

75.56220171PEC2Solucion.pdf



Jose_Blasco_83



Fundamentos de Computadores



1º Grado en Ingeniería Informática



**Facultad de Informática, Multimedia y Telecomunicación
Universitat Oberta de Catalunya**



MÁSTER EN

Inteligencia Artificial & Data Management

MADRID

Formamos
talento para un futuro
Sostenible

saber más



El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.

milanuncios

· · · · Estudios de Informática Multimedia y Telecomunicaciones

PEC2 - Segunda prueba de evaluación continuada

Presentación

Después de conocer los sistemas de representación de la información, esta PEC se focaliza en los circuitos lógicos combinacionales. Las funciones lógicas nos permiten describir la funcionalidad de un circuito y mediante las puertas lógicas y los bloques combinacionales podemos implementarlas en un circuito. Todo esto, no se podría hacer sin saber mecanismos de minimización, como mapas de Karnaugh, que nos permiten reducir las dimensiones del circuito que se tiene que implementar.

Competencias

- Conocer y saber aplicar el álgebra de Boole para la manipulación de funciones lógicas.
- Tener nociones tecnológicas de los circuitos digitales y entender la relación entre los circuitos digitales y las funciones lógicas.
- Conocer y saber utilizar las puertas lógicas y los módulos combinacionales en el diseño de circuitos lógicos.

Objetivos

- Saber aplicar las operaciones básicas y los axiomas del álgebra de Boole.
- Saber representar las funciones lógicas mediante tablas de verdad.
- Saber representar las funciones lógicas mediante expresiones algebraicas.
- Saber analizar un circuito combinacional.
- Saber realizar un cronograma a partir de un circuito digital combinacional.
- Saber sintetizar una función a dos niveles.
- Saber diseñar un circuito combinacional sencillo a partir de los bloques combinacionales de los materiales.

Descripción de la PEC/práctica a realizar

Recursos

Los recursos que se recomienda utilizar para esta PEC son los siguientes:

Básicos: El módulo 3 de los materiales.

Complementarios: KeMap, VerilCIRC, VerilCHART y el Wiki de la asignatura.

Criterios de valoración

- Razonad la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.
- La valoración está indicada en cada uno de los subapartados.



EIMT.UOC.EDU


WUOLAH

1 de 15

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo



¡Mira por aquí!




Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado debéis dirigiros al consultor responsable de vuestra aula.
- Hay que entregar la solución en un fichero PDF utilizando una de las plantillas entregadas conjuntamente con este enunciado.
- Se debe entregar a través de la aplicación de **Entrega y registro de EC** del apartado Evaluación de vuestra aula.
- La fecha límite de entrega es el **2 de noviembre** (a las 24 horas).

Solución

Ejercicio 1 [20%]

Se quiere diseñar un circuito multiplicador **MUL** como el que muestra la figura siguiente:




Donde la entrada **A** contiene un **número binario natural** de dos bits, y la entrada **B** contiene un **número entero codificado en Ca2** de dos bits. La salida **S** tiene que mostrar el resultado de la multiplicación en formato **en signo y magnitud** de cuatro bits.

Se pide:

- a) **[5%]** Rellenad las tablas siguientes con la codificación en decimal de los diferentes valores que pueden tomar las entradas **A y B**, respectivamente, de acuerdo con su codificación.

a1	a0	decimal
0	0	
0	1	
1	0	
1	1	

b1	b0	decimal
0	0	
0	1	
1	0	
1	1	



Entrada **A**:

a1	a0	decimal
0	0	0
0	1	1
1	0	2
1	1	3

Entrada **B**:

b1	b0	decimal
0	0	0
0	1	1
1	0	-2
1	1	-1

- b) **[10%]** Rellenad la tabla de verdad siguiente para que implemente la funcionalidad descrita anteriormente.

NOTA: Este ejercicio está disponible en VerilCHART. Dentro de VerilCHART, suponed la representación 0000 del valor 0 en signo y magnitud.

a1	a0	b1	b0	s3	s2	s1	s0
0	0	0	0				
0	0	0	1				
0	0	1	0				
0	0	1	1				
0	1	0	0				
0	1	0	1				
0	1	1	0				
0	1	1	1				
1	0	0	0				
1	0	0	1				
1	0	1	0				
1	0	1	1				
1	1	0	0				
1	1	0	1				
1	1	1	0				
1	1	1	1				

Para facilitar la implementación de la funcionalidad descrita, añadimos a la tabla tres columnas más donde ponemos los valores decimales de **A**, **B** y **S** (**A x B**) y, a continuación, codificamos **S** en formato en signo y magnitud de 4 bits.

a1	a0	b1	b0	A	B	S	s3	s2	s1	s0
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0
0	0	1	0	0	-2	0	0	0	0	0
0	0	1	1	0	-1	0	0	0	0	0
0	1	0	0	1	0	0	0	0	0	0
0	1	0	1	1	1	1	0	0	0	1
0	1	1	0	1	-2	-2	1	0	1	0

El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.

milanuncios

Estudios de Informática Multimedia y Telecomunicaciones

0	1	1	1	1	-1	-1	1	0	0	1
1	0	0	0	2	0	0	0	0	0	0
1	0	0	1	2	1	2	0	0	1	0
1	0	1	0	2	-2	-4	1	1	0	0
1	0	1	1	2	-1	-2	1	0	1	0
1	1	0	0	3	0	0	0	0	0	0
1	1	0	1	3	1	3	0	0	1	1
1	1	1	0	3	-2	-6	1	1	1	0
1	1	1	1	3	-1	-3	1	0	1	1

- c) [5%] Expresad sin simplificar la función de salida **s3(a1, a0, b1, b0)** en forma de suma de mintérminos.

Nos fijamos en la columna **s3** y sólo seleccionamos los mintérminos con valor 1:

$$s3(a1, a0, b1, b0) = a1' \cdot a0' \cdot b1 \cdot b0' + a1' \cdot a0' \cdot b1 \cdot b0 + a1 \cdot a0' \cdot b1 \cdot b0' + a1 \cdot a0' \cdot b1 \cdot b0 + a1 \cdot a0 \cdot b1 \cdot b0' + a1 \cdot a0 \cdot b1 \cdot b0$$

Ejercicio 2 [25%]

Dada la siguiente tabla de verdad:

x	y	z	w	f	g
0	0	0	0	1	1
0	0	0	1	1	0
0	0	1	0	1	X
0	0	1	1	1	0
0	1	0	0	0	X
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	1	1	1
1	0	0	0	0	1
1	0	0	1	0	1
1	0	1	0	1	1
1	0	1	1	1	1
1	1	0	0	0	1
1	1	0	1	0	0
1	1	1	0	0	1
1	1	1	1	1	0


- a) [10%] Sintetizad de forma mínima a dos niveles la función **g** mediante el método de Karnaugh, e implementad el resultado con puertas lógicas.

NOTA: Tenéis disponible el ejercicio en VerilCIRC y en KeMAP para verificarlo. En cuanto al mapa de Karnaugh, para evitar un mal uso de KeMAP, en caso de que se hagan más de 5 intentos la nota del ejercicio se reducirá al 50%. Os recomendamos

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo



¡Mira por aquí!




hacer pruebas con KeMAP con otros ejercicios antes de hacer los de la PEC. En el caso de VerilCIRC para los circuitos, no hay límite en el número de intentos.

El mapa de Karnaugh para la función **g** es el siguiente:

xy \ zw	00	01	11	10
00	1	X	1	1
01	0	1	0	1
11	0	1	0	1
10	X	0	1	1

Y obtenemos la siguiente expresión mínima: $g = x' \cdot y \cdot w + x \cdot w' + y' \cdot w' + x \cdot y'$

Esta función la implementamos con el siguiente circuito:



milanuncios

**Toda clase de muebles para
que sigas haciéndolo en todas
partes y posturas.**


Estudiar, claro.



El único sitio donde dar una segunda oportunidad y
que tus amigas no te echen la bronca después



¡Mira por aquí!



Otra solución igual de óptima es:

xy \ zw	00	01	11	10
00	1	X	1	1
01	0	1	0	1
11	0	1	0	1
10	X	0	1	1

Y obtenemos la siguiente expresión mínima: $g = x' \cdot y \cdot w + x \cdot w' + z' \cdot w' + x \cdot y'$

El circuito resultante se obtiene de forma similar a la anterior solución.

- b) [5%] **PREGUNTA TESLA VIDEO.** Describid como implementaríais la función f utilizando un decodificador 4-16 y una puerta OR.

NOTA: Esta pregunta se debe responder en el apartado habilitado en el aula tal como se describe al final de este documento. No se permite responder la pregunta en el documento de entrega de la PEC. En caso de hacerlo no se evaluará. Mientras explicáis vuestra solución, podéis aprovechar material como el circuito dibujado en un papel para explicarlo. En caso de no tener webcam, se puede responder con Keystroke Dynamics.

NOTA: Tenéis disponible el ejercicio en VerilCIRC, sin límite en el número de intentos para comprobar vuestra solución.


Conectaremos las 4 variables de la función a las entradas del decodificador, y haremos una OR de las salidas correspondientes a los minterminos.

El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.


milanuncios

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo



Estudios de Informática Multimedia y Telecomunicaciones



c) [10%] Completad el cronograma siguiente:




NOTA: Tenéis disponible el ejercicio en VerilChart. En este caso, no hay límite en el número de intentos.




Ejercicio 3 [25%]

Dado el circuito lógico combinacional siguiente:



donde el contenido de la memoria ROM es:



@	ROM[@]
0	11
1	00
2	01
3	10

Rellenad la tabla de verdad siguiente, que especifica la salida **S** en función de las entradas, calculando previamente los valores intermedios indicados en la tabla (salida de la ROM, salida del codificador, entradas de datos del multiplexor).

x	y	z	Salida ROM		Salida Codif.		e3	e2	e1	e0	S
			+	-	+	-					
0	0	0									
0	0	1									
0	1	0									
0	1	1									
1	0	0									
1	0	1									
1	1	0									
1	1	1									

NOTA: Tenéis disponible el ejercicio en VerilChart. En este caso, no hay límite en el número de intentos.

Las columnas correspondientes a las salidas de la ROM las podemos rellenar directamente a partir del contenido de la ROM, teniendo en cuenta que a su entrada de direcciones se ha conectado $[x\ y]$.

El valor de las salidas del codificador depende de cuál sea la entrada de más peso que está a 1:

- A la entrada de mayor peso (**e3**) hay conectado $(x+y)'$, de forma, que siempre que **x** e **y** valgan 0 (dos primeras filas de la tabla), del codificador saldrá el valor $3_{(10)}$ codificado en binario ($11_{(2)}$).
- Cuando no se dé este caso, miramos en qué casos la entrada **e2** estará a 1. A esa entrada llega **z'**, de forma que siempre que **z** = 0 (si no se da **e3** = 1, como decíamos) saldrá del codificador el valor $2_{(10)}$ codificado en binario ($10_{(2)}$). Por lo tanto, ponemos [1 0] en todas las filas que todavía estaban vacías y en las que **z** = 0.
- Si no estamos en ninguno de los dos casos anteriores, entonces del codificador saldrá $1_{(10)}$ codificado en binario ($01_{(2)}$) si **e1** = 1, es decir si **y·z** = 1. Rellenamos pues con [0 1] todas las filas todavía vacías en las cuales **y = z** = 1.
- Sólo nos queda una fila vacía. Pondremos en ella [0 0], puesto que a la entrada **e0** está conectado 1.

En cuanto a las entradas del multiplexor:

- **e0** = la salida de más peso de la ROM (ROM_1), por lo tanto, copiamos esta columna en la columna **e0**.

El único sitio donde dar una segunda oportunidad y que tus amigas no te echen la bronca después.

milanuncios

Estudios de Informática Multimedia y Telecomunicaciones

- $e1 = z \oplus ROM_0$. A partir de estas dos columnas, vamos apuntando en la columna $e1$ el resultado de la función XOR entre ellas.
- $e2 = (e1 \cdot COD_0)' = e1' + COD_0'$, donde COD_0 es la salida de menos peso del codificador.
- $e3 = COD_0$.

Finalmente, rellenamos la columna **S**. Puesto que a las entradas de control del multiplexor están conectadas las salidas del codificador en el mismo orden de peso, el valor de estas salidas nos indicará cuál de las e_i se conectará con **S** en cada caso.

x	y	z	Sal. ROM		Sal. Codif.		e3	e2	e1	e0	S
			+	-	+	-					
0	0	0	1	1	1	1	1	0	1	1	1
0	0	1	1	1	1	1	1	1	0	1	1
0	1	0	0	0	1	0	0	1	0	0	1
0	1	1	0	0	0	1	1	0	1	0	1
1	0	0	0	1	1	0	0	1	1	0	1
1	0	1	0	1	0	0	0	1	0	0	0
1	1	0	1	0	1	0	0	1	0	1	1
1	1	1	1	0	0	1	1	0	1	1	1

Ejercicio 4 [30%]

Se quiere diseñar un circuito lógico combinacional denominado **X5Y**, con una entrada **X** de 3 bits, una entrada **Y** de 2 bits, y una salida **Z** de anchura desconocida, de acuerdo con la estructura siguiente:




El circuito tiene que realizar la multiplicación de $X \cdot 5 \cdot Y$ y sacar el resultado por **Z**, asumiendo que todos los valores representan números binarios naturales. Se pide:

- a) [5%] **PREGUNTA TESLA KESTROKE DYNAMICS** ¿Cuál es el máximo valor que puede tener **X**? ¿Cuál es el máximo valor que puede tener el producto $X \cdot 5$? Indica ambos en decimal. Si denominamos **n1** al número de bits que hacen falta para representar $X \cdot 5$, ¿cuánto vale **n1**? ¿Cuál es el valor máximo que puede tener el producto $X \cdot 5 \cdot Y$? Si denominamos **n2** al número de bits que hacen falta para representar este producto, ¿cuánto vale **n2**? ¿Cuál será, por lo tanto, la anchura de la salida **Z**?

NOTA: Esta pregunta se debe responder en el apartado habilitado en el aula tal como se describe al final de este documento. No se permite responder la pregunta en el documento de entrega de la PEC. En caso de hacerlo no se evaluará

Sabemos que no eres un tentador, pero aquí te van a dar ganas de probarlo todo





X es un número natural representado en base 2 y con 3 bits. Por lo tanto, el valor máximo que puede tener es $2^3 - 1 = 7_{(10)}$.

Por lo tanto, el valor máximo del producto $X \cdot 5$ es $35_{(10)}$.

Si $n1$ es el número de bits que hacen falta para representar 35 en base 2, se tiene que cumplir que $2^{n1} - 1 \geq 35$. El mínimo valor de $n1$ que lo cumple es $n1 = 6 \text{ bits}$.

La señal Y es de 2 bits, y por lo tanto Y puede valer $[0, 3]$. Así, el producto $X \cdot 5 \cdot Y$ estará dentro del intervalo $[0, 35 \cdot 3]$. Es decir, el valor máximo que puede tomar $X \cdot 5 \cdot Y$ es $105_{(10)}$.

Si $n2$ es el número de bits que hacen falta para representar 105 en base 2, se tiene que cumplir que $2^{n2} - 1 \geq 105$. El mínimo valor de $n2$ que lo cumple es $n2 = 7 \text{ bits}$.

Así pues, el bus de salida del circuito $X5Y$ tiene que tener 7 bits .


- b) [5%] Se quiere implementar la parte del circuito que calcula el producto $X \cdot 5$ usando únicamente una memoria ROM con 3 bits de direcciones y los bits de datos que sean necesarios. Indicad cuántos son. Indicad usando la tabla siguiente el contenido completo de la memoria ROM en decimal y en binario, y empaquetad cada palabra en hexadecimal.

NOTA: En este apartado no hace falta que dibujéis el circuito correspondiente a la implementación.

@	$M[@]$ en decimal	$M[@]$ en binario	$M[@]$ en hexadecimal
000			
001			
010			
011			
100			
101			
110			
111			

Podemos conectar X a la entrada de direcciones de la ROM, y entonces la salida de la ROM nos puede dar $X \cdot 5$, haciendo que $M[i] = i \cdot 5$. Las palabras de la ROM, por lo tanto, tendrán que ser de $n1 = 6 \text{ bits}$, tal como hemos visto en el apartado anterior.

El contenido de la ROM es el siguiente. Para obtener las representaciones en binario podemos aplicar el método de la división entera a cada valor decimal, o bien sumar $101_{(2)}$ a cada representación binaria para obtener la siguiente. El empaquetamiento en hexadecimal se obtiene agrupando los bits de 4 en 4 empezando por la derecha:



@	<i>M[@] en decimal</i>	<i>M[@] en binario</i>	<i>M[@] en hexadecimal</i>
000	0	000000	00h
001	5	000101	05h
010	10	001010	0Ah
011	15	001111	0Fh
100	20	010100	14h
101	25	011001	19h
110	30	011110	1Eh
111	35	100011	23h


- c) **[10%]** Implementad un circuito que calcule el producto de un número **N** de 6 bits por la entrada **Y** de 2 bits. Denominaremos **NY** a la salida de este circuito. Indicad la anchura de todos los buses necesaria para que nunca se produzca desbordamiento.

NOTA 1: En este apartado NO se puede usar ninguna memoria ROM, pero sería útil usar un multiplexor de buses.

NOTA 2: Tenéis disponible el ejercicio en VerilCIRC.

Puesto que los valores posibles de **Y** son [0..3], podemos hacer que **Y** controle un multiplexor de 4 entradas de datos, poniendo a la entrada **i** de datos del multiplexor el valor de **N** multiplicado por **i**. Es decir, en las entradas de datos del multiplexor tendrá que haber, en orden de menos a más peso, 0, **N**, **2·N** y **3·N**.


Podemos obtener **2·N** desplazando **N** un bit a la izquierda mediante un desplazador, y **3·N** sumando **2·N+N**. Para que no se produzca desbordamiento al desplazar a la izquierda hay que añadir 1 bit a **N**, y para que no se produzca desbordamiento al sumar **2·N+N** hay que añadir al resultado de la suma el acarreo de salida. Por lo tanto, **la salida de este circuito tiene que tener 6+2 = 8 bits**.




- d) **[10%]** Implementad el circuito **X5Y** a partir de los dos circuitos anteriores, especificando siempre la anchura de los buses y el número de bits usados en cada bloque. Se valorará el uso mínimo de bits en todos los componentes.

NOTA: Tenéis disponible el ejercicio en VerilCIRC.

Si llamamos **A** al circuito que hemos implementado en el apartado **b)**, y **B** al circuito que hemos implementado en el apartado **c)**, conectándolos obtendríamos el circuito siguiente:




Ahora bien, tal como hemos visto en el apartado **a)**, el valor máximo de la salida **Z** del circuito X5Y será 105₍₁₀₎, y basta con 7 bits para representarlo. En el apartado **c)** hemos implementado un circuito que multiplica un número cualquiera de 6 bits por **Y**, pero, para construir el circuito **X5Y**, lo que se tiene que multiplicar por **Y** no es un número cualquiera, sino el número **X·5**. Por lo tanto, el circuito B tendrá que ser




como el circuito del apartado **c)** pero descartando el bit de más peso (que siempre valdría 0), o más exactamente: sin añadir el **C_{out}** del sumador a la entrada 3 del multiplexor. Todos sus buses serán pues de 7 bits, igual que la salida **Z**.

El circuito completo es el siguiente:



Preguntas TeSLA

Nota importante: Las dos preguntas TeSLA descritas anteriormente las encontraréis en el aula dentro de la actividad PEC2. Hay que responderlas en los enlaces que se habilitarán en el aula. En caso de no tener webcam para la pregunta VÍDEO se habilitará un enlace especial para responderla con keystroke dynamics.



PEC2

 [Descargar en PDF](#)

 [Imprimir](#)

☐ ¡Completada!

Inicio:
13/10/17

Entrega:
02/11/17

Solución:
08/11/17

Calificación:
09/11/17

Descripción y enunciado



Objetivos y competencias



Contenidos y recursos



Materiales y fuentes de información



Criterios de valoración y Formato de entrega



Preguntas TeSLA



En esta sección durante el transcurso de la PEC2 aparecerán los enlaces para responder las preguntas 2.b) y 4.a) Estas preguntas se deberán responder en el enlace que se proporcionará

NOTA IMPORTANTE: No se permite resolver estas preguntas en el documento de la PEC. En el caso de hacerlo no se evaluarán. Por lo tanto, recomendamos con tiempo firmar el consentimiento informado y hacer las actividades de enrollment para evitar problemas de última hora para entregar estas preguntas.