

PAC2 - Segunda prueba de evaluación continua

Presentación

Después de conocer los sistemas de representación de la información, esta PEC se focaliza en los circuitos lógicos combinacionales. Las funciones lógicas nos permiten describir la funcionalidad de un circuito, y mediante las puertas lógicas y los bloques combinacionales podemos implementarlas en un circuito. Todo esto no se podría hacer sin conocer mecanismos de minimización, como los mapas de Karnaugh, que nos permiten reducir las dimensiones del circuito que se tiene que implementar.

Competencias

- Conocer y saber aplicar el álgebra de Boole para la manipulación de funciones lógicas.
- Tener nociones tecnológicas de los circuitos digitales y entender la relación entre los circuitos digitales y las funciones lógicas.
- Conocer y saber utilizar las puertas lógicas y los módulos combinacionales en el diseño de circuitos lógicos.

Objetivos

- Saber aplicar las operaciones básicas y los axiomas del álgebra de Boole.
- Saber representar las funciones lógicas mediante tablas de verdad.
- Saber representar las funciones lógicas mediante expresiones algebraicas.
- Saber analizar un circuito combinacional.
- Saber realizar un cronograma a partir de un circuito digital combinacional.
- Saber sintetizar una función a dos niveles.
- Saber diseñar un circuito combinacional sencillo a partir de los bloques combinacionales de los materiales.

Recursos


Los recursos que se recomienda usar para esta PEC son los siguientes:

Básicos: El módulo 3 de los materiales.

Complementarios: KeMap, VerilCIRC, VerilChart y la Wiki de la asignatura.

Criterios de valoración

- Razonad la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.
- La puntuación está indicada en cada uno de los subapartados.



Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado, dirigiós al consultor responsable de vuestra aula.
- Hay que entregar la solución en un fichero PDF usando una de las plantillas proporcionadas conjuntamente con este enunciado.
- La entrega se debe realizar a través de la aplicación de **Entrega y registro de AC** del apartado Evaluación de vuestra aula.
- La fecha límite de entrega es el **7 de abril** (a las 24 horas).

Enunciado de la PEC

Ejercicio 1 [10%]

Simplificad la función:

$$g(a,b,c,d,e,f) = a \cdot b + a \cdot c' + a \cdot b' + b \cdot c \cdot d + (b' + c') \cdot d + (d \cdot e + f) \cdot (e + f)$$

Usando las propiedades y las leyes del álgebra de Boole.


1. $a \cdot b + a \cdot b' = a \cdot (b + b')$ [propiedad distributiva] $= a \cdot 1$ [complementación] $= a$ [elemento neutro]
2. $(b' + c') \cdot d = b' \cdot d + c' \cdot d$ [propiedad distributiva]
3. $(d \cdot e + f) \cdot (e + f) = d \cdot e \cdot e + f \cdot (e + f) = d \cdot e \cdot e + d \cdot e \cdot f + e \cdot f + f$ [aplicación sucesiva de la propiedad distributiva] $= d \cdot e + f$ [aplicamos dos veces la ley de absorción]
4. $a + a \cdot c' = a$ [ley de absorción]
5. $b \cdot c \cdot d + b' \cdot d + c' \cdot d = (b \cdot c + b' + c') \cdot d$ [propiedad distributiva respecto al $\cdot$] $= ((b + b' + c') \cdot (c + c' + b')) \cdot d$ [propiedad distributiva respecto a la $+$] $= ((1 + c') \cdot (1 + b')) \cdot d$ [por complementación] $= 1 \cdot 1 \cdot d$ [por dominancia] $= d$ [elemento neutro]
6. $d + d \cdot e = d$ [ley de absorción]
7. Finalmente:

$$g(a,b,c,d,e,f) = a + d + f$$




Ejercicio 2 [25%]


Dado el circuito lógico combinacional siguiente:



Resolved cada uno de los apartados que se pide.

a) **[5%]** Determinad el contenido de la memoria ROM a partir del cronograma siguiente:





Para solucionar este apartado, construimos la tabla de verdad con las variables a , c y d (dirección de la ROM) y observamos la salida que se produce por cada combinación para determinar los contenidos de cada celda.

a	c $M@$	d	w Md
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

- b) **[20%]** Rellenad la tabla de verdad que especifica las salidas x , y y z en función de las entradas a , b , c y d . Calculad previamente los valores intermedios (g_4 , g_3 , g_2 , g_1 , h_3 , h_2 , h_1 , h_0) indicados en el circuito y añadidos a la tabla de verdad siguiente:

a	b	c	d	g_2	g_1	x	h_3	h_2	h_1	h_0	g_4	g_3	y	z
0	0	0	0	1	1	0	1	0	0	0	0	0	0	0
0	0	0	1	1	0	1	1	0	0	0	0	0	0	0
0	0	1	0	1	1	0	0	1	1	1	1	0	1	0
0	0	1	1	1	0	1	0	1	1	1	1	0	1	1
0	1	0	0	0	1	1	1	0	0	0	0	0	0	0
0	1	0	1	1	1	0	1	0	0	0	0	1	0	0
0	1	1	0	0	1	1	0	1	1	1	1	0	1	0
0	1	1	1	1	1	0	0	1	1	1	1	1	0	0
1	0	0	0	1	1	0	1	0	0	0	0	0	0	0
1	0	0	1	1	0	1	1	0	0	0	0	0	0	0
1	0	1	0	1	1	0	0	1	1	1	1	0	1	1
1	0	1	1	1	0	1	0	1	1	1	1	0	1	1
1	1	0	0	0	1	1	1	0	0	0	0	0	0	0
1	1	0	1	1	1	0	1	0	0	0	0	1	0	1
1	1	1	0	0	1	1	0	1	1	1	1	0	1	0
1	1	1	1	1	1	0	0	1	1	1	1	1	0	1

Del circuito podemos extraer las siguientes expresiones:

$$g_1 = b + d'$$

$$g_2 = (b \cdot d')' = b' + d$$


$$x = (g_1 \cdot g_2)' = g_1' + g_2'$$

$$h_0 = h_1 = h_2 = c$$

$$h_3 = c'$$

$$g_4 = c$$

$$g_3 = b \cdot d$$



La señal y se corresponde a la salida del multiplexor controlado por las señales $g_4 g_3$ con entradas $h_3' h_2 h_1 h_0$.

La señal z es la función OR de las salidas 3, 10, 11, 13 y 15 del decodificador, las cuales se corresponden con los siguientes terminos:

$$z = a' \cdot b' \cdot c \cdot d + a \cdot b' \cdot c \cdot d' + a \cdot b' \cdot c \cdot d + a \cdot b \cdot c' \cdot d + a \cdot b \cdot c \cdot d$$


Ejercicio 3 [20%]

Dada la tabla de verdad siguiente:

a	b	c	d	f ₁	f ₂
0	0	0	0	1	0
0	0	0	1	1	1
0	0	1	0	1	X
0	0	1	1	0	0
0	1	0	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	0	1	1	X
1	0	1	0	0	0
1	0	1	1	0	1
1	1	0	0	0	1
1	1	0	1	0	X
1	1	1	0	0	1
1	1	1	1	1	0

- a) [10%] Sintetizad de manera mínima a dos niveles la función f_1 mediante el método de Karnaugh, e implementad el resultado en un circuito utilizando puertas lógicas.

NOTA: Tenéis disponible el ejercicio en KeMAP para verificarlo. En cuanto al mapa de Karnaugh, para evitar un mal uso de KeMAP, en caso de que se hagan más de 5 intentos la nota del ejercicio se reducirá al 50%. Os recomendamos hacer pruebas con KeMAP con otros ejercicios antes de hacer los de la PEC.



El mapa de Karnaugh de la función f_1 es el siguiente:

ab \ cd	00	01	11	10
00	1	1	0	1
10	1	1	0	1
11	0	1	1	0
10	1	1	0	0

Del que obtenemos esta expresión mínima:


$$f_1 = b' \cdot c' + a' \cdot d' + a' \cdot b + b \cdot c \cdot d$$

También es correcto hacer la siguiente agrupación:


ab \ cd	00	01	11	10
00	1	1	0	1
01	1	1	0	1
11	0	1	1	0
10	1	1	0	0

Del cual obtenemos esta expresión mínima:

$$f_1 = b' \cdot c' + a' \cdot d' + a' \cdot c' + b \cdot c \cdot d$$



El circuito que implementa la 1a versión de esta función con puertas lógicas es el siguiente:




- b) **[10%]** Sintetizad de manera mínima a dos niveles la función f_2 mediante el método de Karnaugh, e implementad el resultado con un circuito con puertas lógicas.

NOTA: Tenéis disponible el ejercicio en KeMAP para verificarlo. En cuanto al mapa de Karnaugh, para evitar un mal uso de KeMAP, en caso de que se hagan más de 5 intentos la nota del ejercicio se reducirá al 50%. Os recomendamos hacer pruebas con KeMAP con otros ejercicios antes de hacer los de la PEC.

El mapa de Karnaugh de la función f_2 es el siguiente:


ab \ cd	00	01	11	10
00	0	0	1	0
01	1	0	X	X
11	0	0	0	1
10	X	0	1	0



Del que obtenemos esta expresión mínima:

$$f_2 = b' \cdot c' \cdot d + a \cdot b \cdot d' + a \cdot b' \cdot d$$


El circuito que implementa la función con puertas lógicas es el siguiente:




Ejercicio 4 [20%]

a) [10%] Dada la tabla de verdad siguiente:

a	b	c	f ₃	f ₄
0	0	0	0	0
0	0	1	1	0
0	1	0	0	1
0	1	1	1	0
1	0	0	1	1
1	0	1	0	1
1	1	0	1	1
1	1	1	0	0




Completad el cronograma siguiente:





NOTA: Tenéis disponible el ejercicio en VerilCHART.

Las salidas f_3 y f_4 del cronograma se determinan haciendo uso de la tabla de verdad a partir de la combinación concreta de las señales de entrada que hay en cada momento.



b) [10%] Dado el cronograma siguiente:






Rellenad la tabla de verdad siguiente:

x	y	z	h
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

La salida h de la tabla de verdad se determina haciendo uso del cronograma a partir de la combinación concreta de las señales de entrada que hay en cada momento.

Ejercicio 5 [25%]

Se quiere diseñar un circuito lógico combinacional llamado $X7Y$, con una entrada X de 3 bits, una entrada Y de 2 bits, y una salida Z de anchura desconocida, de acuerdo con la estructura siguiente:




El circuito tiene que realizar la multiplicación de $X \cdot 7 \cdot Y$ y sacar el resultado por Z , asumiendo que todos los valores representan números binarios naturales. Se pide:

- a) [5%] ¿Cuál es el valor máximo que puede tener X ? ¿Cuál es el valor máximo que puede tener el producto $X \cdot 7$? Indicad ambos valores en decimal. Si denominamos $n1$ el número de bits que hace falta para representar $X \cdot 7$, ¿cuánto vale $n1$? ¿cuál es el valor máximo (en decimal) que puede tener el producto $X \cdot 7 \cdot Y$? Si denominamos $n2$ el número de bits que hace falta para representar este producto, ¿cuánto vale $n2$? ¿cuál será, pues, la anchura de la salida Z ?

El valor máximo que puede tener un número natural de 3 bits es 111_2 que en decimal es lo 7_{10} . Sabiendo esto, podemos deducir fácilmente que el valor máximo del producto $X \cdot 7$ es 49_{10} o 110001_2 . En consecuencia, el número de bits ($n1$) necesarios para representar $X \cdot 7$ es 6. Como X y Y son números naturales y el valor máximo de Y es 3_{10} (11_2), el valor máximo del producto $X \cdot 7 \cdot Y$ es 147_{10} o 10010011_2 . Así, el número de bits ($n2$) necesarios para representar este producto, y en consecuencia Z , es de 8.

- b) [10%] Se quiere implementar la parte del circuito que calcula el producto $X \cdot 7$ usando únicamente una memoria ROM con 3 bits de direcciones y los bits de datos que sean necesarios, indicad cuántos son. Indicad el contenido completo de la memoria ROM, en binario y en decimal, en la tabla de verdad siguiente:



Tal como se ha indicado en el apartado a, necesitamos 6 bits para representar el producto $X \cdot 7$, así que harán falta 6 bits de datos en esta ROM. Usando el valor de X como dirección, será suficiente almacenar el valor de $X \cdot 7$ en cada posición de la ROM.

@	M[@] en binario	M[@] en decimal
000	000000	0
001	000111	7
010	001110	14
011	010101	21
100	011100	28
101	100011	35
110	101010	42
111	110001	49

- c) **[10%]** Usando la memoria ROM obtenida en el apartado anterior, diseñad el circuito $X7Y$ especificando siempre la anchura de los buses y el número de bits usados en cada bloque. Se valorará el uso mínimo de bits en todos los componentes.



La entrada X la usamos para direccionar la memoria ROM dónde hemos almacenado el producto $X \cdot 7$. Dependiendo del valor de la entrada Y , el producto $X \cdot 7 \cdot Y$ valdrá:

1. 0 ($Y=0$),
2. $X \cdot 7$ ($Y=1$), que es el valor almacenado en la dirección X de la ROM,
3. $X \cdot 7 \cdot 2$ ($Y=2$), que es el valor almacenado en la dirección X de la ROM desplazado un bit a la izquierda,
4. $X \cdot 7 \cdot 3$ ($Y=3$), que es el valor calculado en 3 más el valor obtenido en 2. Así que podemos usar un sumador para obtenerlo.

En cada uno de los casos anteriores, se añaden los 0s a la izquierda que sean necesarios para completar los 8 bits de la salida Z .

Finalmente, usamos los dos bits de Y como entradas de control de un multiplexor que tiene como entradas de datos los valores indicados en la lista anterior.

El circuito que implementa estas funcionalidades es el siguiente:



NOTA: Tenéis disponible el ejercicio en VerilCIRC, sin límite en el número de intentos para comprobar vuestra solución.