

PEC2 - Segunda prueba de evaluación continuada

Presentación

Después de conocer los sistemas de representación de la información, esta PEC se focaliza en los circuitos lógicos combinacionales. Las funciones lógicas nos permiten describir la funcionalidad de un circuito, y mediante las puertas lógicas y los bloques combinacionales podemos implementarlas en un circuito. Todo esto no se podría hacer sin conocer mecanismos de minimización, como los mapas de Karnaugh, que nos permiten reducir las dimensiones del circuito que se tiene que implementar.

Competencias

- Conocer y saber aplicar el álgebra de Boole para la manipulación de funciones lógicas.
- Tener nociones tecnológicas de los circuitos digitales y entender la relación entre los circuitos digitales y las funciones lógicas.
- Conocer y saber utilizar las puertas lógicas y los módulos combinacionales en el diseño de circuitos lógicos.

Objetivos

- Saber aplicar las operaciones básicas y los axiomas del álgebra de Boole.
- Saber representar las funciones lógicas mediante tablas de verdad.
- Saber representar las funciones lógicas mediante expresiones algebraicas.
- Saber analizar un circuito combinacional.
- Saber realizar un cronograma a partir de un circuito digital combinacional.
- Saber sintetizar una función a dos niveles.
- Saber diseñar un circuito combinacional sencillo a partir de los bloques combinacionales de los materiales.

Recursos

Los recursos que se recomienda usar para esta PEC son los siguientes:

Básicos: El módulo 3 de los materiales.

Complementarios: KeMap, VerilCIRC, VerilChart y el Wiki de la asignatura.

Criterios de valoración

- Razonad la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.
- La valoración está indicada en cada uno de los subapartados.



Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado, dirigíos al consultor responsable de vuestra aula.
- Hay que entregar la solución en un fichero PDF usando una de las plantillas proporcionadas conjuntamente con este enunciado.
- Se debe entregar a través de la aplicación de **Entrega y registro de AC** del apartado Evaluación de vuestra aula.
- La fecha límite de entrega es el **27 de octubre** (a las 24 horas).

Enunciado de la PEC

Ejercicio 1 [10%]

Dada la tabla de verdad siguiente


<i>a</i>	<i>b</i>	<i>c</i>	<i>d</i>	<i>f</i>
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

- a) [5%] Expresad la función *f* como suma de minterminos.

Una función está formada por tantos minterminos como combinaciones de las variables de entrada para las cuales la función vale 1. Cada mintermino consiste en un término producto en el que aparecen todas las variables, negadas o no en función de si en la combinación correspondiente valen 0 o 1 respectivamente.

Así, la función *f* está formada por 7 minterminos. Si denominamos *m_i* a los diferentes minterminos, siendo *i* el valor decimal de la combinación para la cual el mintermino vale 1, obtenemos la siguiente expresión de *f* en suma de minterminos:

$$f = m_0 + m_2 + m_5 + m_8 + m_{10} + m_{11} + m_{12} = a'b'c'de + a'b'cd' + a'bc'd + ab'c'de + ab'cd' + ab'cd + abc'de$$



- b) [5 %] Minimizar la expresión algebraica obtenida en el apartado anterior utilizando las leyes del álgebra de Boole que consideréis adecuadas, indicando en cada paso la que habéis utilizado.

En la expresión anterior observamos que, entre todos los minterminos, el producto $b'd'$ es el que más se repite: aparece en m_0 , m_2 , m_8 y m_{10} . Podemos sacar factor común de este producto, aplicando la propiedad distributiva.

Otros productos que se repiten son $ac'd'$, en m_8 y m_{12} , y $ab'c$, en m_{10} y m_{11} . También podemos aplicar la propiedad distributiva en estas dos parejas de minterminos.

Ya habremos aplicado la propiedad distributiva a los minterminos m_8 y m_{10} en la primera manipulación algebraica que hemos propuesto. Sin embargo, por la ley de idempotencia ($x = x + x$) se la podemos aplicar una segunda vez. Veámoslo a paso a paso.

Por la ley de idempotencia sobre m_8 y m_{10} :

$$\begin{aligned} & a'b'c'd' + a'b'cd' + a'bc'd + \textcolor{brown}{ab'c'd'} + \textcolor{brown}{ab'cd'} + ab'cd + abc'd' = \\ & a'b'c'd' + a'b'cd' + a'bc'd + \textcolor{brown}{ab'c'd'} + \textcolor{brown}{ab'c'd'} + \textcolor{brown}{ab'cd'} + \textcolor{brown}{ab'cd'} + ab'cd + abc'd' \end{aligned}$$

Por la propiedad distributiva en los casos mencionados anteriormente:

$$b'd'(a'c' + a'c + ac' + ac) + a'bc'd + ac'd'(b' + b) + ab'c(d' + d)$$

Aplicando la complementación y el elemento neutro a los dos últimos términos producto:

$$b'd'(a'c' + a'c + ac' + ac) + a'bc'd + ac'd' + ab'c$$

Aplicando la propiedad distributiva dentro del paréntesis:

$$b'd'(a'(c' + c) + a(c' + c)) + a'bc'd + ac'd' + ab'c$$

Aplicando la complementación y el elemento neutro dentro el paréntesis:


$$\textcolor{yellow}{b'd' + a'bc'd + ac'd' + ab'c}$$

Hacemos notar que la respuesta en este apartado no es única: a la expresión en suma de minterminos se le pueden aplicar otras leyes del álgebra de Boole, y/o en órdenes diferentes, y obtener distintas minimizaciones de la expresión de la función, todas ellas correctas.

Ejercicio 2 [15%]

Dada la tabla de verdad siguiente

a	b	c	d	g
0	0	0	0	1
0	0	0	1	x



0	0	1	0	x
0	0	1	1	1
0	1	0	0	x
0	1	0	1	1
0	1	1	0	0
0	1	1	1	x
1	0	0	0	x
1	0	0	1	1
1	0	1	0	x
1	0	1	1	0
1	1	0	0	1
1	1	0	1	x
1	1	1	0	0
1	1	1	1	1

- a) **[10%]** Sintetizad e implementad con puertas lógicas de forma mínima a dos niveles la función g mediante el método de Karnaugh.

NOTA: Tenéis disponible el ejercicio en VerilCIRC y KeMAP para verificarlo. Respecto a KeMAP (para la primera parte del ejercicio), para evitar un mal uso de la herramienta, en caso de que se realicen más de 5 intentos la nota del ejercicio se reducirá al 50 %. Os recomendamos hacer pruebas con KeMAP con otros ejercicios antes de hacer el de la PEC. En el caso de VerilCIRC (para la segunda parte del ejercicio) no hay limitación en el número de intentos.


Pasamos los valores de la tabla de verdad al mapa de Karnaugh y agrupamos los unos adyacentes. Así, el mapa de Karnaugh para la función g es el siguiente:

ab \ cd	00	01	11	10
00	1	x	1	x
01	x	1	x	1
11	1	x	1	0
10	x	0	0	x


Y la expresión mínima de la función a dos niveles es esta:

$$g = c' + a'd + bd$$


Obtenemos este circuito:



- b) **[5%]** Completad el siguiente cronograma a partir del circuito que habéis diseñado en el apartado anterior.




NOTA: Tenéis disponible el ejercicio en VeriLCHART.






Ejercicio 3 [30%]

Dado el circuito lógico combinacional siguiente:



Donde la memoria ROM tiene el siguiente contenido:

@	M[@]
0	001
1	101
2	111
3	000
4	001
5	010
6	111
7	110



Se pide:

- a) **[20%]** Rellenad la tabla de verdad de la función $X(a, b, c, d)$, incluyendo los valores intermedios (s_1, s_0 y s) especificados en la tabla:

a	b	c	d	s_1	s_0	s	X

NOTA: Tenéis disponible el ejercicio en VerilCHART.

Siempre que $a = 1$, las salidas del codificador $[s_1, s_0]$ valdrán $[1, 1]$. Si $a = 0$, valdrán $[1, 0]$ siempre que $b = 1$. Si b también vale 0, entonces valdrán $[0, 1]$ siempre que $c = 1$. Y si c también vale 0, entonces valdrán $[0, 0]$, independientemente del valor de d .

A partir de este análisis ya podemos rellenar las columnas s_1 y s_0 de la tabla.

La salida s del multiplexor valdrá i cuando las señales $[s_1, s_0]$ codifiquen el valor i . Por lo tanto, para determinar el valor de s hay que conocer los valores que llegan a las entradas $e_3..e_0$ del multiplexor. Los obtendremos a partir de las expresiones siguientes:

$$e_0 = a + (c \oplus d)'$$

$$e_1 = (b' + d) \cdot c$$

$$e_2 = (c \oplus d) \oplus (a \oplus b)$$

$$e_3 = ad + bcd'$$

A partir de aquí, observando los valores de las seis primeras columnas de la tabla presentes en cada fila, podemos rellenar la columna s .

La función X valdrá 1 solo cuando la salida de la ROM sea mayor que 3. Mirando el contenido de la ROM vemos que esto sólo pasará cuando en su entrada de direcciones estén presentes los valores 1, 2, 6 o 7. Es decir, cuando las señales $[s_1, s_0, s]$ codifiquen estos valores.

Así pues, podremos rellenar la columna X una vez tengamos completadas las columnas s_1 , s_0 y S .





<i>a</i>	<i>b</i>	<i>c</i>	<i>d</i>	<i>s</i> ₁	<i>s</i> ₀	<i>s</i>	<i>X</i>
0	0	0	0	0	0	1	1
0	0	0	1	0	0	0	0
0	0	1	0	0	1	1	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	1	0
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	0
0	1	1	1	1	0	1	0
1	0	0	0	1	1	0	1
1	0	0	1	1	1	1	1
1	0	1	0	1	1	0	1
1	0	1	1	1	1	1	1
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	1
1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1

- b) **[10%]** Fijaos en la funcionalidad de este circuito y proponed otro que realice la misma tarea pero que sea claramente más eficiente (en cuanto a número de puertas lógicas y bloques combinacionales).

Observando el contenido de la tabla vemos, por un lado, que siempre que $a = 1$ entonces $X = 1$. Por otro lado, cuando $a = 0$ la función X vale 1 solo en los casos $b = c = 1$ y $b = c = d = 0$.


Por lo tanto, la función X puede ser implementada por el circuito siguiente, claramente mucho más eficiente que el del enunciado.






Ejercicio 4 [20%]

Se dispone de un visualizador (*display*) de 7 segmentos como el de la figura siguiente.



El *display* tiene 7 entradas, de forma que cada segmento se corresponde con una entrada y se ilumina cuando la mencionada entrada vale 1. El segmento permanece apagado mientras la entrada correspondiente vale 0.

Se quiere diseñar un circuito lógico combinacional, denominado **CMP_BIN**, que compare dos números binarios naturales X e Y , de 2 bits cada uno, y permita la visualización del resultado en el *display* descrito anteriormente. Si $X < Y$ visualizará una 'L' por el display; si $X > Y$ visualizará una 'G' y si $X = Y$ visualizará una 'E'. El circuito se conectará con el *display* y tendrá la estructura siguiente:




Construid la tabla de verdad de cada una de las salidas, en función de las señales de entrada.

Para dibujar la letra 'L' hay que activar los segmentos F, E y D. Para dibujar la letra 'E' hay que activarlos todos salvo el B y el C, y para dibujar la 'G' hay que activarlos todos excepto el B.

Para determinar qué letra hay que visualizar en cada momento basta con comparar los valores de X e Y .

x_1	x_0	y_1	y_0	letra	A	B	C	D	E	F	G
0	0	0	0	E	1	0	0	1	1	1	1
0	0	0	1	L	0	0	0	1	1	1	0
0	0	1	0	L	0	0	0	1	1	1	0
0	0	1	1	L	0	0	0	1	1	1	0



0	1	0	0	G	1	0	1	1	1	1	1
0	1	0	1	E	1	0	0	1	1	1	1
0	1	1	0	L	0	0	0	1	1	1	0
0	1	1	1	L	0	0	0	1	1	1	0
1	0	0	0	G	1	0	1	1	1	1	1
1	0	0	1	G	1	0	1	1	1	1	1
1	0	1	0	E	1	0	0	1	1	1	1
1	0	1	1	L	0	0	0	1	1	1	0
1	1	0	0	G	1	0	1	1	1	1	1
1	1	0	1	G	1	0	1	1	1	1	1
1	1	1	0	G	1	0	1	1	1	1	1
1	1	1	1	E	1	0	0	1	1	1	1

Ejercicio 5 [25%]

Un proceso industrial requiere controlar constantemente la temperatura de dos recipientes, denominados *A* y *B*. Para que el proceso se desarrolle correctamente, es necesario que la diferencia de temperatura entre los dos recipientes se mantenga dentro de unos límites, DT_{max} y DT_{min} . Si la diferencia de temperatura es mayor o igual que DT_{max} o menor igual que DT_{min} se tiene que activar una señal de alarma.

Se quiere diseñar, a nivel de bloques, un circuito que active esta señal de alarma cuando sea necesario y, además, indique constantemente y de forma ordenada cuál es la temperatura de los dos recipientes.

El circuito tiene las entradas siguientes:

- T_a y T_b : señales de 8 bits procedentes respectivamente de los sensores de temperatura de los recipientes *A* y *B*.
- DT_{max} : señal de 8 bits que indica cuál es la diferencia máxima que puede haber entre la temperatura de los dos recipientes sin que se active la señal de alarma.
- DT_{min} : señal de 8 bits que indica cuál es la diferencia mínima que puede haber entre la temperatura de los dos recipientes sin que se active la señal de alarma.

Asumiremos que ninguna de las entradas anteriores puede tener un valor negativo y, por lo tanto, todas las señales estarán codificadas en binario natural.

El circuito tiene las salidas siguientes:

- T_{sup} : señal de 8 bits que indica la temperatura del recipiente que tiene la temperatura más caliente.
- T_{inf} : senyal de 8 bits que indica la temperatura del recipiente que tiene la temperatura más fría.
 - Si los dos recipientes están a la misma temperatura, es indiferente qué temperatura se asigne a DT_{max} y cuál a DT_{min} .
- *Alarma*: señal de un bit que se pone a 1 cuando la diferencia de temperatura entre los dos recipientes es mayor o igual que DT_{max} o menor o igual que DT_{min} .



Dado que las temperaturas T_a y T_b no pueden ser negativas, tampoco lo serán T_{sup} y T_{inf} , y por lo tanto, también se codificarán en binario natural.

Diseñad, a nivel de bloques, el circuito descrito. Se valorará el uso del mínimo número de bloques y de puertas.

NOTA: Tenéis disponible el ejercicio en VerilCIRC, sin límite en el número de intentos para comprobar vuestra solución.

Para generar las salidas T_{sup} y T_{inf} tenemos que comparar las temperaturas de los dos recipientes, mediante un comparador, y conectar a T_{sup} la del recipiente que esté más caliente y a T_{inf} la del recipiente que esté más frío. Esto lo conseguimos mediante un multiplexor para cada una de estas señales.

Para dar el valor adecuado a la salida $Alarma$ en cada momento tenemos que saber qué diferencia hay entre las dos temperaturas. La calcularemos restando $T_{sup} - T_{inf}$, que siempre será un valor positivo.

Haremos el resto mediante un sumador que calcule $T_{sup} + (-T_{inf})$, representando el valor negativo $-T_{inf}$ en complemento a 2. Para que no se produzca desbordamiento en el cambio de signo tenemos que representarlo con 9 bits, y por lo tanto todas las entradas y salidas del sumador que calculará $T_{sup} + T_{inf}' + 1$ tienen que ser de 9 bits.

Sin embargo, la diferencia entre las temperaturas siempre será inferior a ambas, y por lo tanto se puede representar con el mismo número de bits que ellas, 8. Por lo tanto, podemos descartar el bit de mayor peso del resultado de la suma.

Finalmente, compararemos esta diferencia entre las temperaturas con los valores límite DT_{max} y DT_{min} , y activaremos la señal $Alarma$ siempre que se dé alguno de los excesos que se nos han indicado en el enunciado.

