



PAC2 - Segunda prueba de evaluación continuada

Presentación

Después de conocer los sistemas de representación de información, esta PEC se focaliza en los circuitos lógicos combinacionales. Las funciones lógicas nos permiten describir la funcionalidad de un circuito y mediante las puertas lógicas y los bloques combinacionales podemos implementarlas en un circuito. Todo esto, no se podría hacer sin saber mecanismos de minimización, como mapas de Karnaugh, que nos permiten reducir las dimensiones del circuito que se ha de implementar.

Competencias

- Conocer y saber aplicar el álgebra de Boole para la manipulación de funciones lógicas.
- Tener nociones tecnológicas de los circuitos digitales y entender la relación entre los circuitos digitales y las funciones lógicas.
- Conocer y saber utilizar las puertas lógicas y los módulos combinacionales en el diseño de circuitos lógicos.

Objetivos

- Saber aplicar las operaciones básicas y los axiomas del álgebra de Boole.
- Saber representar las funciones lógicas mediante Tablas de verdad.
- Saber representar las funciones lógicas mediante expresiones algebraicas.
- Saber analizar un circuito combinacional.
- Saber realizar un cronograma a partir de un circuito digital combinacional.
- Saber sintetizar una función a dos niveles.
- Saber diseñar un circuito combinacional sencillo a partir de los bloques combinacionales de los materiales.

Recursos

Los recursos que se recomienda usar por esta PEC son los siguientes:

Básicos: El módulo 3 de los materiales.

Complementarios: KeMap, VerilCIRC, VerilChart y el Wiki de la asignatura.

Criterios de valoración

- **Razona la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.**
- **La valoración esta indicada en cada uno de los subapartados.**



Uso de herramientas de IA

En esta actividad no está permitido el uso de herramientas de inteligencia artificial. En el plan docente y en la [web sobre integridad académica y plagio](#) de la UOC encontraréis información sobre que se considera conducta irregular en la evaluación y las consecuencias que puede tener.

Formato y fecha de entrega

- Para dudas y aclaraciones sobre el enunciado, dirigíos al consultor responsable de vuestra aula.
- Hay que entregar la solución en un fichero PDF usando una de las plantillas publicadas conjuntamente con este enunciado.
- Se tiene que entregar a través de la aplicación de **Entrega de la Actividad** correspondiente del apartado **Contenidos** de vuestra aula.
- La fecha tope de entrega es el **17 de abril** (a las 24 horas).

Solución de la PEC

Ejercicio 1 [5 %]

Simplificad la función

$$f(a,b) = (a' + b')' + a \cdot b'$$

usando las propiedades y las leyes del álgebra de Boole.

La solución de este ejercicio, aplicando las diferentes leyes se muestra a continuación.

Por la ley de De Morgan:

$$f(a, b) = (a')' \cdot (b')' + a \cdot b'$$

Por la ley de involución:

$$f(a, b) = a \cdot b + a \cdot b'$$

Por la ley distributiva:

$$f(a, b) = a \cdot b + a \cdot b' = a$$


Aquí ya no podemos simplificar más la función, así que el resultado final es:

$$f(a, b) = a$$



Ejercicio 2 [15 %]

Dado el circuito siguiente



Se pide:

- a) [10 %] Completad la tabla de verdad de la función x , así como también de los valores intermedios $a1$, $t1$, $t2$, $o1$ y $a2$.

a	b	c	d	a1	t1	t2	o1	a2	x
0	0	0	0						
0	0	0	1						
0	0	1	0						
0	0	1	1						
0	1	0	0						
0	1	0	1						
0	1	1	0						
0	1	1	1						
1	0	0	0						
1	0	0	1						
1	0	1	0						
1	0	1	1						
1	1	0	0						
1	1	0	1						
1	1	1	0						
1	1	1	1						



Los valores de la tabla de verdad se han obtenido teniendo en cuenta las siguientes expresiones algebraicas para cada columna:


- $a1 = b \cdot c'$
- $t1 = b \cdot c' \text{ (xnor) } d = (b \cdot c')' \cdot d' + (b \cdot c') \cdot d = (b' + c'') \cdot d' + b \cdot c' \cdot d = b' \cdot d' + c \cdot d' + b \cdot c' \cdot d$
- $t2 = (d + b \cdot c')' = d' \cdot (b \cdot c')' = d' \cdot (b' + c) = b' \cdot d' + c \cdot d'$
- $o1 = a' + b$
- $a2 = t1 \cdot o1$
- $x = ((t1 \cdot (b+a')) \cdot t2)' = (t1 \cdot (b+a'))' + t2' = t1' + (b+a')' + t2' = t1' + b' \cdot a + t2'$

Con esta información podemos completar las columnas de la tabla:

a	b	c	d	a1	t1	t2	o1	a2	x
0	0	0	0	0	1	1	1	1	0
0	0	0	1	0	0	0	1	0	1
0	0	1	0	0	1	1	1	1	0
0	0	1	1	0	0	0	1	0	1
0	1	0	0	1	0	0	1	0	1
0	1	0	1	1	1	0	1	1	1
0	1	1	0	0	1	1	1	1	0
0	1	1	1	0	0	0	1	0	1
1	0	0	0	0	1	1	0	0	1
1	0	0	1	0	0	0	0	0	1
1	0	1	0	0	1	1	0	0	1
1	0	1	1	0	0	0	0	0	1
1	1	0	0	1	0	0	1	0	1
1	1	0	1	1	1	0	1	1	1
1	1	1	0	0	1	1	1	1	0
1	1	1	1	0	0	0	1	0	1




b) [5 %] Completad el siguiente cronograma.



NOTA: Tenéis disponible los ejercicios en VerilCHART para verificarlo. No hay limitación en el número de intentos.

Para completar el cronograma, tenemos que mirar los valores de *a*, *b*, *c* y *d* en cada intervalo, y mirar la salida en la tabla de verdad para cada caso. El cronograma resultante queda así:





Ejercicio 3 [25 %]

Dada la tabla de verdad siguiente:

a	b	c	d	f	g
0	0	0	0	1	X
0	0	0	1	1	X
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	0	X
0	1	0	1	1	X
0	1	1	0	0	0
0	1	1	1	1	X
1	0	0	0	1	X
1	0	0	1	0	X
1	0	1	0	1	X
1	0	1	1	0	X
1	1	0	0	0	1
1	1	0	1	0	1
1	1	1	0	0	1
1	1	1	1	0	0

- a) [10 %] Sintetizar de manera mínima en dos niveles la función f mediante el método de Karnaugh, e implementar el resultado con puertas lógicas en dos niveles:


La única solución correcta se muestra en el siguiente mapa de Karnaugh:

ab \ cd	00	01	11	10
00	1	0	0	1
01	1	1	0	0
11	0	1	0	0
10	0	0	0	1

Dónde la expresión mínima correspondiente a este mapa de Karnaugh es:

$$f = a' \cdot b' \cdot c' + a' \cdot b \cdot d + a \cdot b' \cdot d'$$

El circuito que implementa esta función con puertas lógicas es el siguiente:



- b) [10 %] Minimiza a dos niveles la función g mediante el método de Karnaugh, expresando el resultado en forma algebraica. NO hace falta implementar el resultado con puertas lógicas.

Aplicando el mismo método que en el apartado anterior con mapas de Karnaugh, la solución de la función g es la siguiente:

ab \ cd	00	01	11	10
00	X	X	1	X
01	X	X	1	X
11	1	X	0	X
10	1	0	1	X

Y obtenemos esta expresión mínima:

$$g = b' + a \cdot d' + c'$$

- c) [5 %] Sintetiza la función f con un multiplexor de 3 variables de control.


Teniendo en cuenta que el multiplexor que debemos utilizar tiene 3 variables de control, y nuestra función tiene 4 variables, tendremos que seleccionar 3 variables cualesquiera de nuestra función y conectarlas en las entradas de control. Las entradas de datos se tienen que expresar como funciones de la variable que no hemos seleccionado para las entradas de control. Es decir, las entradas de datos serán 0, 1, x o x' en función de los valores de la tabla de verdad.



Entonces, el ejercicio tiene un total de 4 soluciones posibles, según las variables seleccionadas para las entradas de control del MUX. A continuación, se muestra la solución correspondiente al caso de utilizar las variables a , b , c como variables de control.

a	b	c	d	f	Entrada de datos
0	0	0	0	1	$e_0 = 1$
0	0	0	1	1	
0	0	1	0	0	$e_1 = 0$
0	0	1	1	0	
0	1	0	0	0	$e_2 = d$
0	1	0	1	1	
0	1	1	0	0	$e_3 = d$
0	1	1	1	1	
1	0	0	0	1	$e_4 = d'$
1	0	0	1	0	
1	0	1	0	1	$e_5 = d'$
1	0	1	1	0	
1	1	0	0	0	$e_6 = 0$
1	1	0	1	0	
1	1	1	0	0	$e_7 = 0$
1	1	1	1	0	

Con esta información, ya podemos dibujar el circuito del multiplexor:




NOTA: Tenéis disponible el ejercicio en VerilCIRC y en KeMAP para verificarlo. Respecto a KeMAP (para los dos primeros apartados del ejercicio), para evitar un mal uso de la herramienta, en caso de que se realicen más de 5 intentos la nota del ejercicio se reducirá al 50 %. Os recomendamos hacer pruebas con KeMAP con otros ejercicios antes de hacer los de la PEC. En el caso de VerilCIRC (para el tercer apartado del ejercicio) no hay limitación en el número de intentos.



Ejercicio 4 [25 %]

Dado el circuito siguiente



donde el contenido de la memoria ROM es:

M@	MD
0	2
1	1
2	0
3	3
4	1
5	3
6	0
7	2

Se pide que completéis la tabla de verdad siguiente, que especifica la salida x en función de las entradas, calculando previamente los valores intermedios indicados en la tabla, dónde t corresponde a la salida del multiplexor, la señal S es la salida del sumador y $M@$ y MD son las señales de direccionamiento y de salida de datos de la memoria ROM.

NOTA: Tenéis disponible el ejercicio en VerilCHART. No hay límite en el número de intentos que utilizéis para comprobar vuestra solución.



a	b	c	d	t	s1	s0	M@2	M@1	M@0	MD1	MD0	x
0	0	0	0									
0	0	0	1									
0	0	1	0									
0	0	1	1									
0	1	0	0									
0	1	0	1									
0	1	1	0									
0	1	1	1									
1	0	0	0									
1	0	0	1									
1	0	1	0									
1	0	1	1									
1	1	0	0									
1	1	0	1									
1	1	1	0									
1	1	1	1									

Los valores de la salida t de tabla de verdad se han obtenido teniendo en cuenta la siguiente expresión algebraica del multiplexor:

- $$t = a \cdot (c \text{ (xnor) } d) + b \cdot (c \text{ (xor) } d) = a \cdot (c' \cdot d' + c \cdot d) + b \cdot (c' \cdot d + c \cdot d') = a \cdot c' \cdot d' + a \cdot c \cdot d + b \cdot c' \cdot d + b \cdot c \cdot d'$$

De este modo, y considerando que $M@2$ es la negación de d , podemos rellenar parcialmente la tabla de la siguiente manera:

a	b	c	d	t	s1	s0	M@2	M@1	M@0	MD1	MD0	x
0	0	0	0	0			1					
0	0	0	1	1			0					
0	0	1	0	1			1					
0	0	1	1	0			0					
0	1	0	0	0			1					
0	1	0	1	0			0					
0	1	1	0	0			1					
0	1	1	1	0			0					
1	0	0	0	1			1					
1	0	0	1	1			0					
1	0	1	0	1			1					
1	0	1	1	1			0					
1	1	0	0	1			1					
1	1	0	1	0			0					
1	1	1	0	0			1					
1	1	1	1	1			0					



La salida del sumador depende de los valores de las variables a , d y de la salida t , entonces debemos hacer 8 sumas diferentes:

a	d	t	suma	$s1$	$s0$
0	0	0	$01 + 10 + 0 = 011$	1	1
0	0	1	$01 + 10 + 1 = 100$	0	0
0	1	0	$11 + 10 + 0 = 101$	0	1
0	1	1	$11 + 10 + 1 = 110$	1	0
1	0	0	$01 + 11 + 0 = 100$	0	0
1	0	1	$01 + 11 + 1 = 101$	0	1
1	1	0	$11 + 11 + 0 = 110$	1	0
1	1	1	$11 + 11 + 1 = 111$	1	1

Y ahora podemos completar la tabla principal, considerando los valores de las variables a , d , t :

a	b	c	d	t	$s1$	$s0$	$M@2$	$M@1$	$M@0$	$MD1$	$MD0$	x
0	0	0	0	0	1	1	1					
0	0	0	1	1	1	0	0					
0	0	1	0	1	0	0	1					
0	0	1	1	0	0	1	0					
0	1	0	0	0	1	1	1					
0	1	0	1	0	0	1	0					
0	1	1	0	0	1	1	1					
0	1	1	1	0	0	1	0					
1	0	0	0	1	0	1	1					
1	0	0	1	1	1	1	0					
1	0	1	0	1	0	1	1					
1	0	1	1	1	1	1	0					
1	1	0	0	1	0	1	1					
1	1	0	1	0	1	0	0					
1	1	1	0	0	0	0	1					
1	1	1	1	1	1	1	0					

Considerando que las entradas de la ROM son:

- $M@1 = s_0$
- $M@0 = s_1$

y los valores almacenados en la ROM, podemos completar $MD1$ y $MD0$. Una vez tenemos los valores de $MD1$ y $MD0$, los podemos comparar con los valores de las variables b , c y la salida x tiene valor 1 cuando los valores de $MD1$ y $MD0$ son mayores:




a	b	c	d	t	s1	s0	M@2	M@1	M@0	MD1	MD0	x
0	0	0	0	0	1	1	1	1	1	1	0	1
0	0	0	1	1	1	0	0	0	1	0	1	1
0	0	1	0	1	0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	0	1	0	0	0	0
0	1	0	0	0	1	1	1	1	1	1	0	0
0	1	0	1	0	0	1	0	1	0	0	0	0
0	1	1	0	0	1	1	1	1	1	1	0	0
0	1	1	1	0	0	1	0	1	0	0	0	0
1	0	0	0	1	0	1	1	1	0	0	0	0
1	0	0	1	1	1	1	0	1	1	1	1	1
1	0	1	0	1	0	1	1	1	0	0	0	0
1	0	1	1	1	1	1	0	1	1	1	1	1
1	1	0	0	1	0	1	1	1	0	0	0	0
1	1	0	1	0	1	0	0	0	1	0	1	0
1	1	1	0	0	0	0	1	0	0	0	1	0
1	1	1	1	1	1	1	0	1	1	1	1	0



Ejercicio 5 [30 %]

Se desea diseñar un comparador de 2 números de 8 bits que corresponda a la siguiente estructura:




- a) [10 %] Diseñad el comparador interpretando los números de entrada como naturales, a partir de bloques comparadores de números de 4 bits y las puertas que consideréis necesarias. Indicad como nombre de las salidas del circuito como L , E y G para $A < B$, $A = B$ y $A > B$, respectivamente.

El valor de A será mayor que B si la parte de los 4 bits más significativos es más grande, o si los cuatro bits más significativos son iguales y la parte de los 4 bits menos significativos es más grande.

Contrariamente, el valor de B será mayor si la parte de los 4 bits más significativos de B es más grande que la parte de los cuatro bits más significativos de A o, si estos cuatro bits son iguales a A y B , y los cuatro bits menos significativos de B son mayores.


Finalmente, $A = B$ si el dos grupos de cuatro bits son iguales. El circuito correspondiente quedaría de la siguiente forma:





- b) [10 %] Diseñad el comparador interpretando los números de entrada como enteros representados en exceso a 127. Podéis utilizar los bloques y puertas adecuados sin ninguna restricción tanto por la medida de los bloques como por el número de puertas. Indicad como nombre de las salidas del circuito como L , E y G para $A < B$, $A = B$ y $A > B$, respectivamente.

La comparación de dos números naturales en exceso 127 es matemáticamente equivalente a la comparación de dos números naturales. El enunciado indica que no tenemos restricciones a la medida de los bloques a utilizar, así que la solución se puede implementar directamente con un comparador de números naturales de 8 bits.




- c) [10 %] Diseñad el comparador considerando que los números de entrada son enteros representados en $\text{Ca}2$. Podéis utilizar los bloques y las puertas adecuados sin ninguna restricción. Indicad como nombre de las salidas del circuito como L , E y G para $A < B$, $A = B$ y $A > B$, respectivamente.

Para solucionar este ejercicio debemos analizar los signos de los dos operandos y hacer la comparación diferente por los cuatro casos posibles:

1. Si A es de signo positivo y B es de signo negativo, entonces $A > B$.
2. Si A es de signo negativo y B es de signo positivo, entonces $A < B$.
3. Si A y B son de signo positivo, se puede implementar con un comparador de números naturales ya que la representación de los números positivos en complemento a 2 coincide con la representación de los números naturales.
4. Si A y B son negativos, la comparación también es igual que en el caso de números naturales, ya que la ordenación de las representaciones de los valores negativos en la recta numérica tiene el mismo orden que los números naturales, siendo el valor más pequeño el $10000000_{\text{Ca}2}$ ($-128_{(10)}$) y el más grande el $11111111_{\text{Ca}2}$ ($-1_{(10)}$).

Esta lógica se puede implementar con un único comparador de 8 bits y dos multiplexores que consideren cada una de las cuatro posibilidades.



NOTA: Tenéis disponible el ejercicio en VerilCIRC. No hay límite en el número de intentos que hagáis para comprobar vuestra solución.