

PERURI Chip

Hackathon 2026

Buku Panduan Peserta



Buku Panduan Peserta

Hackathon Desain Chip & Semikonduktor

Kompetisi ini menantang Anda merancang chip atau IP semikonduktor dari **tahap ide, desain teknis, hingga simulasi prototipe**. Anda tidak perlu memulai dari nol. Penyelenggara menyediakan desain dasar (*baseline*) agar Anda bisa langsung berfokus pada inovasi fitur, optimasi, dan keamanan perangkat keras.

1. Syarat Kepesertaan

- **Status:** Mahasiswa aktif jenjang D3, D4, dan S1 perguruan tinggi di seluruh Indonesia
- **Tim:** Anda dapat mendaftar dalam tim yang terdiri dari **maksimal empat orang** serta **satu orang dosen** pembimbing.

2. Jadwal Kegiatan

Berikut adalah alur tahapan yang harus Anda ikuti sepanjang hackathon. Tanggal di bawah adalah tenggat waktu maksimal untuk setiap fase:

23 Sept - 8 Okt 2026 Registrasi Hackathon Publikasi, <i>Roadshow</i>, dan Pembukaan Registrasi resmi. EVENT. [01]	8 Oktober 2026 Akhir Registrasi Hackathon → Penutupan masa pendaftaran tim secara serentak. EVENT. [02]	8 Oktober 2026 Batas Pengumpulan Proposal → Pengumpulan proposal sebagai kurasi tahap pertama. EVENT. [03]
21 - 22 Oktober 2026 Summit & Award Panggung final, presentasi, dan pengumuman pemenang. EVENT. [06]	18 - 20 Oktober 2026 Bootcamp Top 5 ← Karantina intensif, <i>mentoring</i>, dan penyaringan Top 3. EVENT. [05]	13 Oktober 2026 Pengumuman Top 5 ← Pengumuman 5 tim finalis yang akan mengikuti <i>Bootcamp</i>. EVENT. [04]

3. Topik Desain

Pilih satu dari empat area fokus berikut untuk proyek tim Anda:



01

Secure Identity & Security Element Chip

Pengembangan secure *element/identity-oriented function* dengan fokus *authentication, integrity, key handling*, dan *anti-tamper*.

Reference baseline

Peruri chip design

TT07 SHA-256

ECC

PUF



02

Hardware Cryptography Accelerator

Mengembangkan blok kriptografi kecil dan hemat area yang dapat diintegrasikan ke *baseline*.

Reference baseline

TT07 SHA-256

Other Crypto Designs



03

AI / Edge Accelerator

Menambahkan *accelerator* untuk MAC, *small neural network*, *vector/compute workload*, atau *edge inference*.

Reference baseline

TT07 Iterative MAC

TinyTPU

Mini AIE references



04

Secure Communication

Meningkatkan *serial/parallel communication*, CDC, *protocol security*, *secure framing*, atau *interface integrity*.

Reference baseline

TT07 SerDes

CDC FIFO

4. Referensi & Baseline Teknis

Gunakan referensi berikut untuk mempercepat perancangan Anda:

- **Tiny Tapeout 7:** Rujukan untuk gerbang logika, UART, automasi pengujian, hingga arsitektur dasar seperti CPU/RISC-V dan kriptografi (tinytapeout.com/digital_design).
- **Peruri Chip Design:** *Datasheet baseline* resmi yang bisa Anda optimasi atau integrasikan dengan blok buatan Anda (chip.peruri.co.id/datasheet.pdf).
- **Panduan FPGA DE1-Nano - Cyclone V**
[Spesifikasi](#)
[Manual Guide](#)

5. Ketentuan Proposal

Proposal Anda adalah tiket masuk kompetisi. Dokumen wajib disusun secara berurutan menggunakan 5 struktur berikut:

- 1. Ringkasan Ide / Executive Summary:** Menjelaskan masalah, solusi, *chip* yang dirancang, target pengguna, dan dampak.
- 2. Latar Belakang & Rumusan Masalah / Problem Statement:** Menjelaskan mengapa *chip* diperlukan, masalah yang hendak diselesaikan, dan *gap* terhadap solusi yang tersedia.
- 3. Proposed Chip Design:** Menjelaskan arsitektur *chip* (*chip architecture*), fungsi utama, diagram blok (*block diagram*), input/output, arsitektur pemrosesan, arsitektur memori, antarmuka (*interface*), komunikasi, dan pertimbangan konsumsi daya. Menjelaskan arsitektur, pendekatan RTL, ISA (jika relevan), IP yang digunakan, strategi verifikasi, strategi simulasi, target FPGA/ASIC, dan target *technology node* (jika relevan). Pengujian untuk *design chip* yang dapat dilakukan untuk memastikan design nya berjalan sesuai arsitektur.
- 4. Referensi:** Referensi dari design *chip* yang dipakai.
- 5. Lampiran:** Lampiran file berubah rencana saat *bootcamp* 3 hari, identitas personal tim, pembagian peran dalam tim, dan informasi lainnya.

6. Aturan Teknis Tambahan

- Anda diizinkan menggunakan *tools* seperti Altera Quartus, OpenROAD, Yosys, Verilator, cocotb, dan SkyWater Open PDK.
- Desain keamanan (pada bagian *Security Design*) harus menjadi fondasi awal rancangan Anda (*security-by-design*), bukan sekadar fitur tempelan di akhir.