
Výstupná správa

Meno: Henrich Sobotovič
login: xsoboth00

Architektúra navrhnutého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkcie


Komponenty:

- **Riadiaci automat (FSM)** Tento blok riadi celý proces prijímania dát. Podľa hodnoty na vstupe DIN a spätnej väzby z komparátorov prepína stavy automatu
- **Čítač cyklov (CYCLE_CNT)** - 4-bitový čítač, ktorý odmeriava čas trvania jedného bitu. Aktivuje sa signálom CNT_START z FSM.
- **Čítač dátových bitov (BIT_CNT)** – 4-bitový čítač, ktorý sleduje počet prijatých dátových bitov
- **Posuvný register (SHIFT_REG)** – 8-bitový register, ktorý ukladá prichádzajúce bity zo vstupu DIN. Dáta ukladá metódou posunu: nový bit zapíše na pozíciu data (7) a pôvodné bity posunie doprava.
- **Komparátori (CMP) –** Sledujú ho hodnoty v čítačoch. Generujú signály mid_done (stred bitu pri hodnote 7), cnt_done (koniec bitu pri hodnote 15) a bit_done (prijatie 8 bitov).

Obvod čaká na logickú 0 na vstupe DIN. Po detekcii 0 na vstupe sa aktivuje signál CNT_START v FSM, čím spustí čítač cyklov. Automat čaká na signál mid_done, aby sa synchronizoval na stred, kedy je signál najstabilnejší. Po prechode do stavu prijímania dát FSM aktivuje signál READ_START. Ak platí READ_START a MID_DONE tak hradlo AND vyšle impulz, ktorý posunie prichádzajúci bit do registra a zvýši hodnotu v čítači bitov. V momente kedy čítač bitov dosiahne hodnotu 8, komparátor pošle signál BIT_DONE do FSM. Automat vygeneruje potvrdzujúci impulz DOUT_VLD a vráti sa do východiskového stavu.

Návrh automatu (Finite State Machine)

Schéma automatu



Popis Funkcie

- **START_BIT**
  - Automat sa nachádza v tomto stave po resete alebo po úspešnom prijatí bajtu
  - Čítače sú vynulované a zápis do registra je blokovaný
  - Neustále monitoruje vstup DIN a čaká na DIN = 0, vtedy prechádza do stavu FIRST_BIT
- **FIRST_BIT**
  - Meria čas k stredu štartu bitu, aby sa zabezpečila správna synchronizácia
  - Aktivuje sa signál CNT_START, ktorý spustí čítač cyklov
  - Zostáva v tomto stave, pokiaľ čítač nedosiahne hodnotu 7, čo signalizuje MID_DONE = 1a prechádza do stavu GET_DATA
- **GET_DATA**
  - Dochádza k čítaniu 8 dátových bitov
  - Signály CNT_START a READ_START sú aktívne
  - Kombináciou READ_START a MID_DONE umožňuje vykonať posuv v registri a zvýšiť hodnotu v čítači bitov
  - Autom ostáva v tomto stave, kým čítač bitov nedosiahne hodnotu 8, čo signalizuje BIT_DONE = 1 a automat prechádza do stavu STOP_BIT
- **STOP_BIT**
  - Automat čaká na uplynutie času stop bitu, aby zabezpečil správne ukončenie a stabilizáciu dát na výstupe
  - Pri splnení podmienky ukončenia prenosu sa generuje signál DOUT_VLD, ktorý signalizuje, že na zbernici DOUT sú pripravené platné dáta
  - Ak CNT_DONE = 1, automat sa vracia do východiskového stavu START_BIT a je pripravený na ďalší príjem

Snímok obrazovky zo simulácie

