

# Relatório do Experimento 4

Autor: Henrique Morcelles Salum

**Matrícula:** 232003008

## Sumário

1	Intr	oduçad	0	2					
	1.1	Sobre	o Experimento	. 2					
		1.1.1	Primeira Tarefa	. 2					
		1.1.2	Segunda Tarefa	. 2					
	1.2	Introd	lução Teórica	. 3					
		1.2.1	Primeira Tarefa	. 3					
		1.2.2	Segunda Tarefa	. 5					
2	Códigos 6								
	2.1	Questâ	ão 1	. 6					
		2.1.1	Descrição de Hardware	. 6					
		2.1.2	Testbench	. 7					
		2.1.3	Top Module	. 8					
	2.2	Questâ	ão 2	. 9					
		2.2.1	Descrição de Hardware	. 9					
		2.2.2	Testbench	. 10					
		2.2.3	Top Module	. 11					
		2.2.4	Golden Model	. 13					
3	Con	npilaçã	ão	14					
4	4 Simulação								
5	Aná	ilise		16					
	5.1	Questâ	ão 1	. 16					
	5.2	Questa	ão 2	. 17					
6	Con	clusão		17					

## 1 Introdução

#### 1.1 Sobre o Experimento

Este experimento é composto por duas tarefas; em ambas, deve-se implementar funções lógicas com VHDL e simulá-las por meio do software ModelSim, da Intel. É importante notar que utilizamos o top module nesta implementação, isto é, além dos circuitos referentes às questões e dos testbenches, criamos mais um arquivo em que instanciamos e conectamos os estímulos do testbench e o sistema da questão. As especificidades de cada tarefa serão exploradas a seguir.

#### 1.1.1 Primeira Tarefa

Na primeira tarefa, devemos implementar um dispositivo com três bits de entrada, A, B e C e dois bits de saída X e Y. A lógica que relaciona as entradas e saídas desse dispositivo é explicitada pelas funções booleanas a seguir.

$$X = \overline{A}BC + A\overline{B}\overline{C} + AB$$
$$Y = \overline{A}\overline{B} + \overline{A}B\overline{C} + ABC$$

A tabela-verdade desse dispositivo está exibida a seguir.

En	itrac	Saídas		
A	B	C	$\overline{X}$	$\overline{Y}$
0	0	0	0	1
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	0	0
1	1	0	1	0
1	1	1	1	1

Tabela 1: Tabela-verdade do dispositivo da questão 1

Para implementá-las, podemos utilizar apenas dois multiplexadores 4 para 1 (dispositivo desenvolvido no experimento 2) e uma porta inversora.

#### 1.1.2 Segunda Tarefa

Na segunda tarefa, o dispositivo que devemos implementar em VHDL e simular no ModelSim tem sete bits de entrada, A, B, C, D, E, F e G, e um bit de saída S. A lógica entrada-saída desse dispositivo é estabelecida de acordo com a equação a seguir.

$$S = FG + ABCD\overline{E}\,\overline{F}G + \overline{A}\,\overline{B}\,\overline{C}\,\overline{D}\,\overline{E}\,\overline{F}G + A\overline{B}CDEF\overline{G} \\ + \overline{A}BCD\overline{E}F\overline{G} + ABCDE\overline{F}\,\overline{G} + A\overline{B}\,\overline{C}DE\overline{F}\,\overline{G}$$

Para melhor apresentação desse documento, não exibiremos a tabela-verdade desse dispositivo, que teria 128 linhas. Ao invés disso, representaremos a função como o somatório dos mintermos que a formam.

$$\sum_{\substack{M,C,D,E,F,G}} \frac{m(1,3,7,11,15,19,23,27,31,35,39,43,47,51,55,58,59,63,67,71,\\75,76,79,83,87,91,95,99,103,107,111,115,119,121,123,124,127)}{(1)}$$

Para implementar esse dispositivo, nos é permitida a utilização de um decodificador 4 para 16, um multiplexador 8 para 1 (sistemas desenvolvidos no experimento 3) e três portas 'OU'.

#### 1.2 Introdução Teórica

Ambos os dispositivos utilizados nesse experimento - multiplexador e decodificador - já foram extensivamente explicados nos relatórios anteriores. Aqui, portanto, a explicação será breve: só nos interessa lembrar que, no multiplexador, as entradas de dados podem servir para implementar funções das entradas de seleção e que cada saída do decodificador é um dos  $2^n$  mintermos das suas n entradas. Como essas propriedades serão utilizadas na realização de cada tarefa aqui discutida, está explicado nas próximas seções.

#### 1.2.1 Primeira Tarefa

Nessa tarefa, só nos é permitida a utilização de dois multiplexadores 4 para 1 - dotados de duas entradas de seleção cada - implementados em VHDL pelo código a seguir.

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
3
    entity Mux4x1 is
4
        port (
5
             D: in std_logic_vector(3 downto 0);
6
             S: in std_logic_vector(1 downto 0);
7
             Y: out std logic -- Saída
8
        );
    end entity Mux4x1;
10
11
    architecture behavioral of Mux4x1 is
12
13
        Y \leq D(3) when (S = "11") else
14
              D(2) when (S = "10") else
15
              D(1) when (S = "01") else
16
              D(0) when (S = "00") else
17
18
    end architecture behavioral;
```

Código 1: Código para implementação do multiplexador 4 para 1

Note, porém, que as funções X e Y que precisamos implementar nesse dispositivo dependem de três variáveis. Nesse caso, podemos introduzir uma das entradas nas saídas, como mostra a tabela-verdade a seguir.

Entr	adas	Saídas		
A	B	X(C)	Y(C)	
0	0	0	1	
0	1	C	$\overline{C}$	
1	0	$\overline{C}$	0	
1	1	1	C	

Tabela 2: Tabela-verdade do dispositivo da questão 1

No circuito, isso significa inserir a entrada C nas entradas de dados do multiplexador, como mostra a figura a seguir.




Figura 1: Implementação do dispositivo da questão 1 com a variável C inserida

Sem nenhuma razão além de facilidade de compreensão, escolhemos introduzir o C, mas poderíamos, sem nenhum prejuízo, introduzir o A ou o B. Nesses casos, seria conveniente reorientar a tabela-verdade original para facilitar a inserção da variável escolhida na saída, mas é claro que isso não geraria nenhum prejuízo ao sistema.

#### 1.2.2 Segunda Tarefa

Nessa questão, somos restritos a utilizar um multiplexador 8 para 1 e um decodificador 4 para 16, implementados como segue.

```
library IEEE;
use IEEE.std_logic_1164.all;
entity Mux8x1 is
    port (
        D: in std_logic_vector(7 downto
         \rightarrow 0);
        S: in std_logic_vector(2 downto
         \rightarrow 0);
        Y: out std_logic
    );
end entity Mux8x1;
architecture behavioral of Mux8x1 is
begin
    Y \le D(7) when (S = "111") else
         D(6) when (S = "110") else
         D(5) when (S = "101") else
         D(4) when (S = "100") else
         D(3) when (S = "011") else
         D(2) when (S = "010") else
         D(1) when (S = "001") else
         D(0) when (S = "000") else
         1-1;
end architecture behavioral;
```

```
library IEEE;
use IEEE.std_logic_1164.all;
entity Dec4x16 is
    port (
        A: in std_logic_vector(3 downto 0);
        Y: out std_logic_vector(15 downto 0)
   ):
end entity Dec4x16;
architecture behavioral of Dec4x16 is
begin
    with A select Y <=
        X"0001" when X"0",
        X"0002" when X"1",
        X"0004" when X"2",
        X"0008" when X"3",
        X"0010" when X"4",
        X"0020" when X"5",
        X"0040" when X"6",
        X"0080" when X"7",
        X"0100" when X"8",
        X"0200" when X"9",
        X"0400" when X"A",
        X"0800" when X"B",
        X"1000" when X"C",
        X"2000" when X"D",
        X"4000" when X"E",
        X"8000" when X"F",
        "----" when others;
end architecture behavioral;
```

Código 2: Mux 8x1

Código 3: Dec 4x16

O problema é o parecido com o da questão anterior: um decodificador 4 para 16 gera todos os mintermos de **quatro** variáveis, mas temos sete! Aqui podemos utilizar o multiplexador para resolver esse problema: fazemos das outras três variáveis as entradas de seleção do multiplexador 8 para 1 e conseguimos implementar a função.




Figura 2: Implementação do dispositivo da questão 1 com a variável C inserida

Note que o "truque" com o Mux é o mesmo de antes, mas, ao invés de inserir apenas uma variável nas entradas de dados, inserimos mintermos. Além disso, novamente a escolha de  $A,\,B,\,C$  e D como entradas do decodificador e de  $E,\,F$  e G como entradas do multiplexador é apenas por conveniência; poderíamos fazer de outra forma e, mesmo que de maneira mais confusa, teríamos o exato mesmo resultado.

## 2 Códigos

Nessa seção, apresentamos os códigos utilizados para implementar os dispositivos apresentados na seção anterior. Os códigos que implementam os multiplexadores e o decodificador já foram apresentados na introdução, pois não são objetos deste experimento.

#### 2.1 Questão 1

A seguir estão exibidos os códigos para a implementação e teste do dispositivo da questão 1.

#### 2.1.1 Descrição de Hardware

Nessa implementação, foi necessário utilizar uma arquitetura estrutural (*structural*), isto é, não descrevemos apenas o comportamento abstrato do dispositivo; precisamos instanciar outros sistemas e conectá-los por meio de sinais internos.

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
3
    entity questao1 is
4
        port (
5
            A, B, C: in std_logic;
6
            X, Y: out std_logic
        );
8
    end entity questao1;
9
10
    architecture structural of questao1 is
11
        component Mux4x1 is
12
            port (
13
                 D: in std_logic_vector(3 downto 0);
14
                 S: in std_logic_vector(1 downto 0);
15
                 Y: out std_logic
16
            );
17
        end component Mux4x1;
18
        signal D_tb: std_logic_vector(3 downto 0);
19
        signal S_tb: std_logic_vector(1 downto 0);
20
        signal D2_tb: std_logic_vector(3 downto 0);
        signal S2_tb: std_logic_vector(1 downto 0);
22
```

```
begin
23
          Mux_1 : component Mux4x1
24
               port map (
25
                    D \Rightarrow D_{tb}
26
                    S \Rightarrow S_{tb}
27
                    Y => X
28
               );
29
30
          Mux_2 : component Mux4x1
31
               port map (
32
                    D \Rightarrow D2_{tb}
33
                    S \Rightarrow S2_tb,
34
                    Y => Y
35
               );
36
37
          S_tb <= A & B;
38
          D_tb <= '0' & C & (not C) & '1';</pre>
39
40
          S2_tb <= A & B;
41
          D2_tb <= '1' & (not C) & '0' & C;
42
     end architecture structural;
43
```

Código 4: Sistema da questão 1

#### 2.1.2 Testbench

Perceba que o testbench aqui é diferente dos desenvolvidos nos experimentos anteriores: a entity não está vazia, há sinais de saída e apenas geramos estímulos nesses sinais, não conectamos os "cabos" (sinais internos) às entradas do sistema que testamos. Isso ocorre porque instanciaremos esse textbench no top module e só lá conectaremos os "cabos" dele com os sinais de entrada do sistema.

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
    use IEEE.numeric_std.all;
3
4
    entity tb_questao1 is
5
        port (
6
             A, B, C: out std_logic
7
        );
8
    end tb_questao1;
9
10
    architecture testbench of tb_questao1 is
11
        signal X: std_logic_vector(2 downto 0) := (others => '0');
12
    begin
13
        estimulos: process
14
```

```
begin
wait for 7 ns;
X <= std_logic_vector(unsigned(X) + 1);
end process estimulos;
A <= X(2);
B <= X(1);
C <= X(0);
end architecture testbench;</pre>
```

Código 5: Testbench do sistema da questão 1

#### 2.1.3 Top Module

Aqui, no  $top\ module$ , instanciamos e conectamos tudo. É como se fosse onde ligamos o sistema ao resto do circuito.

```
library IEEE;
    use IEEE.std_logic_1164.all;
3
    entity topModule is
4
    end entity topModule;
6
    architecture structural of topModule is
7
         component questao1 is
             port (
                  A, B, C: in std_logic;
10
                  X, Y: out std_logic
11
             );
         end component questao1;
13
14
         component tb_questao1 is
             port (
16
                  A, B, C: out std_logic
17
             );
         end component tb_questao1;
20
         signal A_tb: std_logic;
21
         signal B_tb: std_logic;
22
         signal C_tb: std_logic;
23
    begin
24
         instancia_testbench: component tb_questao1
25
             port map (
26
                  A \Rightarrow A_{tb}
27
                  B \Rightarrow B_{tb}
28
                  C => C_tb
29
30
             );
31
```

```
instancia_questao1: component questao1
32
                port map (
33
                     A \Rightarrow A_Tb,
34
                     B \Rightarrow B_{tb}
35
                     C => C_tb,
36
                     X \Rightarrow open,
37
                     Y => open
38
               );
39
     end architecture structural;
40
```

Código 6: Top module da questão 1

#### 2.2 Questão 2

Os códigos referentes à implementação do sistema da questão 2 estão apresentados abaixo. Neles, segue-se o padrão exposto na Subseção 2.1: a arquitetura do sistema é estrutural, não comportamental e o *testbench* não faz as conexões com o dispositivo; utilizamos o *top module* para ligar os estímulos ao circuito.

#### 2.2.1 Descrição de Hardware

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
3
    entity questao2 is
4
        port (
5
             A, B, C, D, E, F, G: in std_logic;
6
             S: out std_logic
        );
8
    end entity questao2;
9
10
    architecture structural of questao2 is
11
         component Dec4x16 is
12
             port (
13
                 A: in std_logic_vector(3 downto 0);
14
                 Y: out std_logic_vector(15 downto 0)
15
             );
16
        end component Dec4x16;
^{17}
18
         component Mux8x1 is
19
             port (
20
                 D: in std_logic_vector(7 downto 0);
                 S: in std_logic_vector(2 downto 0);
22
                 Y: out std_logic
23
             );
         end component Mux8x1;
25
```

```
26
         signal A_tb: std_logic_vector(3 downto 0);
27
         signal Y_tb: std_logic_vector(15 downto 0);
28
         signal D_tb: std_logic_vector(7 downto 0);
29
         signal S_tb: std_logic_vector(2 downto 0);
30
         signal Y2_tb: std_logic;
31
32
         instancia_Dec4x16: component Dec4x16
33
             port map (
34
                  A \Rightarrow A_{tb}
35
                  Y \Rightarrow Y_tb
36
             );
37
         instancia_Mux8x1: component Mux8x1
38
             port map (
39
                  D => D_tb,
40
                  S \Rightarrow S_{tb}
41
                  Y => Y2_tb
             );
43
         A_Tb <= A & B & C & D;
44
         D_tb <= '1' & (Y_tb(10) or Y_tb(11)) & '0' & (Y_tb(9) or Y_tb(15)) & '1' &
45

→ Y_tb(7) & (Y_tb(0) or Y_tb(15)) & '0';

         S_tb <= E & F & G;
46
         S <= Y2_tb;
47
    end architecture structural;
```

Código 7: Sistema da questão 2

#### 2.2.2 Testbench

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
    use IEEE.numeric_std.all;
3
4
    entity tb_questao2 is
5
        port (
6
             A, B, C, D, E, F, G: out std_logic
        );
8
    end tb_questao2;
9
10
    architecture testbench of tb_questao2 is
11
        signal X: std_logic_vector(6 downto 0) := (others => '0');
12
13
        estimulos: process
14
        begin
15
             wait for 1 ns;
16
             X <= std_logic_vector(unsigned(X) + 1);</pre>
17
```

```
end process estimulos;
18
         A \le X(6);
19
         B \le X(5);
20
         C \le X(4);
21
         D \le X(3);
22
         E \le X(2);
23
         F \le X(1);
24
         G \le X(0);
25
     end architecture testbench;
26
```

Código 8: Testbench da questão 2

#### 2.2.3 Top Module

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
    entity q2_topModule is
4
    end entity q2_topModule;
5
6
7
    architecture structural of q2_topModule is
        component questao2 is
8
            port (
9
10
                 A, B, C, D, E, F, G: in std_logic;
                 S: out std_logic
11
             );
12
        end component questao2;
13
        component GoldenModel is
15
             port (
16
                 A, B, C, D, E, F, G: in std_logic;
                 S: out std_logic
18
             );
19
        end component GoldenModel;
20
21
        component tb_questao2 is
22
             port (
23
                 A, B, C, D, E, F, G: out std_logic
24
             );
25
        end component tb_questao2;
26
27
        signal X: std_logic_vector(6 downto 0);
28
        signal q2_output: std_logic;
29
        signal goldenModel_output: std_logic;
30
31
        instancia_tb_questao2 : component tb_questao2
32
```

```
port map (
33
                    A => X(6),
34
                    B => X(5),
35
                    C => X(4),
36
                    D \Rightarrow X(3),
37
                    E => X(2),
38
                    F => X(1),
39
                    G \Rightarrow X(0)
40
               );
41
^{42}
          instancia_questao2 : component questao2
43
               port map (
44
                    A => X(6),
45
                    B \Rightarrow X(5),
46
                    C \Rightarrow X(4),
47
                    D \Rightarrow X(3),
48
                    E \Rightarrow X(2),
                    F => X(1),
50
                    G \Rightarrow X(0),
51
                    S => q2_output
               );
53
54
          instancia_goldenModel : component questao2
55
               port map (
56
                    A \Rightarrow X(6),
57
                    B => X(5),
58
                    C => X(4),
                    D \Rightarrow X(3),
60
                    E \Rightarrow X(2),
61
                    F \Rightarrow X(1),
62
                    G \Rightarrow X(0),
63
                    S => goldenModel_output
64
               );
65
          comparacao: process(q2_output, goldenModel_output)
67
          begin
68
               if q2_output /= goldenModel_output then
69
                    report "Erro!!";
70
               end if;
71
          end process comparacao;
72
74
     end architecture structural;
75
```

**Código 9:** Top module da questão 2

#### 2.2.4 Golden Model

Perceba que, no código acima, outro componente, além do dispositivo da questão 2, é instanciado: o  $Golden\ Model$ . Como existem  $2^7=128$  possíveis combinações de entradas para o dispositivo dessa questão, foi necessário criar um modelo ideal de como o dispositivo deve funcionar para que pudéssemos testá-lo apropriadamente.

Nesse modelo, como pode ser visto no código a seguir, apenas definimos se a saída é '1' ou '0' em cada caso, de acordo com o exposto em (1), não é necessária nenhuma lógica ou conhecimento sobre circuitos lógicos.

```
library IEEE;
    use IEEE.std_logic_1164.all;
2
3
    entity GoldenModel is
4
        port (
5
             A, B, C, D, E, F, G: in std_logic;
6
             S: out std_logic
        );
8
    end entity GoldenModel;
9
10
    architecture behavioral of GoldenModel is
11
12
    begin
        process(A, B, C, D, E, F, G)
13
             variable I: std_logic_vector(6 downto 0);
14
        begin
15
             I := std_logic_vector'(A & B & C & D & E & F & G);
             case I is
17
                 when "0000001" | "0000011" | "0000111" | "0001011" |
18
                 "0001111" | "0010011" | "0010111" | "0011011" |
19
                 "0011111" | "0100011" | "0100111" | "0101011" |
20
                 "0101111" | "0110011" | "0110111" | "0111010" |
21
                 "0111011" | "0111111" | "1000011" | "1000111" |
22
                 "1001011" | "1001100" | "1001111" | "1010011" |
                 "1010111" | "1011011" | "1011111" | "1100011" |
24
                 "1100111" | "1101011" | "1101111" | "1110011" |
25
                 "1110111" | "1111001" | "1111011" | "1111100" |
26
                 "1111111" =>
27
                     S <= '1';
28
                 when others =>
29
                     S <= '0';
30
             end case;
31
        end process;
32
    end architecture behavioral;
33
```

Código 10: Golden Model da questão 2

## 3 Compilação

Após escrever os códigos, é necessário compilá-los pelo ModelSim para que se possa simular os sistemas digitais discutidos. Caso a compilação tenha sucesso, sabemos que não houve erros nos códigos apresentados, mas ainda não podemos afirmar que a lógica para implementar os circuitos está correta; isso será analisado nas próximas seções. A seguir, está a mensagem de compilação dos códigos apresentados acima, sem nenhum erro, como pode ser visto no terminal no canto inferior da figura.




Figura 3: Compilação de todos os códigos apresentados

## 4 Simulação

Os gráficos de onda das entradas e saídas dos dispositivos das questões 1 e 2 estão exibidos a seguir. Note que no primeiro, como definido no *testbench*, os sinais de entrada variam a cada 12,5 nanosegundos (ns) no decorrer de 100 ns de simulação, resultando em 8 variações - todas as combinações possíveis dos sinais de entrada. No segundo, as variações ocorrem a cada 1 ns e a simulação dura 128 ns.




Figura 4: Simulação em forma de onda binária do dispositivo da questão 1




Figura 5: Simulação em forma de onda binária do dispositivo da questão 2

Perceba que, na segunda imagem, há duas ondas de saída. A segunda, em amarelo, representa o *Golden Model*. Note também que, na segunda simulação, não foram colocados cursores a cada variação das entradas. Isso deixaria a imagem muito poluída, então optamos por posicionar cursores apenas no início, meio e fim da simulação.

### 5 Análise

#### 5.1 Questão 1

O dispositivo da questão 1 tem três entradas e, portanto, oito saídas. Nesse caso, seguiremos o procedimento padrão: exibiremos *prints* das entradas e saídas para cada possível combinação das entradas.




Figura 6: Todas as combinações de entradas do dispositivo da questão 1

Cada print na figura acima representa uma linha da tabela-verdade. Comparando o resultado obtido com a Tabela 1, é evidente que a implementação da questão 1 apresentada está correta. Claro que só consideramos os casos em que as entradas variam entre '0' e '1', os outros valores fornecidos pelo tipo  $std\_logic$  são ignorados. Pela implementação do multiplexador, porém, sabemos que a saída seria  $don't \ care \ (-)$  em qualquer outro caso.

#### 5.2 Questão 2

Na análise da segunda questão, não é necessário (e seria impraticável) exibir os prints de todas as possíveis combinações das entradas. Ao invés disso, utilizaremos o Golden Model. Imediatamente, é fácil perceber que os sinais de saída S e golden Model\_output são idênticos ao olhar Figura 5, mas, além disso, podemos notar que a mensagem "Erro!!" não foi exibida no Transcript em nenhum momento da execução, como mostrado no canto inferior da figura a seguir. Dessa forma, fica claro que o dispositivo da questão 2 foi implementado corretamente.




Figura 7: Tela do ModelSim após a simulação

#### 6 Conclusão

Nesse experimento, colocamos em prática os conhecimentos sobre multiplexadores e decodificadores explorados nos relatórios anteriores, implementando funções booleanas para descrever a lógica entrada-saída de dois sistemas digitais. Além disso, introduzimos o conceito de *Golden Model* e utilizamos isso para verificar a funcionalidade do sistema da questão 2.

Finalmente, com as práticas introduzidas nesse relatório, conseguimos verificar a correção dos códigos da questão 1 e 2, isto é, verificamos que os sistemas foram devidamente implementados pelos arquivos de descrição de *hardware* apresentados na Seção 2.