

Relatório do Experimento 7

Autor: Henrique Morcelles Salum

Matrícula: 232003008

Sumário


1	Introdução	2	1							
2	Códigos	4								
	2.1 Lógica de Saída	4	-							
	2.2 Lógica do Próximo Estado	4	-							
	2.3 Máquina de Refrigerantes	6	,							
	2.4 Testbench	8	,							
3	Compilação	9)							
4	Simulação									
5	Análise									
6	Conclusão	11								

1 Introdução

Este experimento é composto de apenas uma tarefa: implementar um moedeiro por meio de uma máquina de estados finita. Esse moedeiro é utilizado no contexto de uma máquina de refrigerantes simplificada, que contém apenas um refrigerante (ou apenas refrigerantes de mesmo preço, que são escolhidos por uma lógica exterior à máquina).

A função do moedeiro é simples: informar ao resto do sistema quando deve ser liberado o refrigerante e/ou devolvidas as moedas (como troco ou em virtude de desistência do cliente). A saída R representa que o refrigerante deve ser liberado e as saídas T_1 e T_0 representam, respectivamente, que deve ser devolvido R\$0,50 e R\$0,25.

Note que, caso o preço de um refrigerante fosse R\$1,00 e apenas houvesse moedas de R\$1,00, esse poderia ser um circuito combinacional com a seguinte lógica:



Em casos um pouco mais complexos, em que houvesse, por exemplo, apenas moedas de valor maior do que R\$1,00, ainda seria possível formular um sistema combinacional, que simplesmente devolveria o troco e liberaria o refrigerante. No nosso caso, porém, as moedas de valor menor do que R\$1,00 (R\$0,25 ou R\$0,50) impõem uma restrição: é necessária memória! É preciso armazenar o dinheiro que já foi inserido na máquina e, mais do que isso, a lógica do sistema muda em função desse valor acumulado.

Um diagrama de estados simplificados que apresenta o comportamento do moedeiro está exibido a seguir. Para melhor apresentação, foram omitidas as arestas que levam dos estados em que há saídas não nulas a estados diferentes do inicial.




Figura 1: Diagrama de Estados do Moedeiro

A partir do diagrama de estados acima, pode-se montar a tabela a seguir. Ela condensa as tabelas de transição de estados e de saídas.

\mathbf{E}	Estado Atual			$\operatorname{Pr\'oximo}$ Estado (Q^*)				Saídas		
Q_3	Q_2	Q_1	Q_0	$\overline{A_1} \overline{A_0}$	$\overline{A_1}A_0$	$A_1\overline{A_0}$	A_1A_0	R	T_1	T_0
0	0	0	0	0000	0001	0010	0000	0	0	0
0	0	0	1	0001	0010	0011	0100	0	0	0
0	0	1	0	0010	0011	0111	0100	0	0	0
0	0	1	1	0011	0111	1000	0110	0	0	0
0	1	0	0	0000	0001	0010	0000	0	0	1
0	1	0	1	0000	0001	0010	0000	0	1	0
0	1	1	0	0000	0001	0010	0000	0	1	1
0	1	1	1	0000	0001	0010	0000	1	0	0
1	0	0	0	0000	0001	0010	0000	1	0	1

Tabela 1: Tabela de transição de estado e saídas do moedeiro

Partindo dessa tabela é fácil formular um código em VHDL que implemente as lógicas de transição de estados e de saída, especialmente fazendo-se bom uso das estruturas de alto nível de abstração como *when-else*.

Note que muitos estados compartilham a lógica de próximo estado (as células correspondentes ao próximo estado são iguais em uma linha). Isso indica que uma máquina do tipo *Mealy* seria mais eficiente no sentido de economizar estados (e bits para representação de estados); os estados que compartilham a lógica de próximo estado poderiam ser unificados e a saída seria determinada a partir da entrada. O roteiro do experimento, impõe que máquina seja do tipo Moore.

2 Códigos

Para melhor organização, o moedeiro foi implementado como um *top-module*. Ele instancia três subsistemas: um registrador de deslocamento de 4 bits (feito no último experimento), um subcircuito que implementa a lógica de próximo estado e outro que implementa a lógica de saída.

Além disso, foi feito um *testbench* que alcança diversos casos de interesse. Como é um circuito sequencial, não bastaria gerar todas as combinações das entradas para um teste completo, por isso, a decisão foi fazer um *testbench* que só alcança alguns casos que ilustram o funcionamento.

2.1 Lógica de Saída

A lógica de saída é, basicamente, uma tradução direta da Tabela 1.

```
library IEEE;
2
    use IEEE.std_logic_1164.all;
3
     entity LogicaSaidas is
4
5
         port (
6
             estado: in std_logic_vector(3 downto 0);
             T: out std_logic_vector(1 downto 0);
7
                     out std_logic
8
         ):
9
10
     end entity LogicaSaidas;
11
     architecture behavioral of LogicaSaidas is
12
13
         R \le '1' when estado = "0111" or estado = "1000" else '0';
14
15
         T \le "01" when estado = "0100" or estado = "1000" else
16
^{17}
              "10" when estado = "0101" else
              "00";
18
     end architecture behavioral;
19
```

Código 1: Lógica de Saída

2.2 Lógica do Próximo Estado

A lógica de próximo estado é, também, quase uma tradução direta da Tabela 1. Isso ficaria mais claro se não fossem usados *shifts*, apenas *loads*, mas o uso de *shifts* é feito para melhor aproveitar o registrador de deslocamento instanciado.

```
library IEEE;
use IEEE.std_logic_1164.all;

entity LogicaProxEstado is
port (
    estado_atual: in std_logic_vector(3 downto 0);

A: in std_logic_vector(1 downto 0);

load: out std_logic;
```

```
out std_logic_vector(3 downto 0);
9
             data:
10
             direction: out std_logic;
11
                            out std_logic;
             right:
                            out std_logic
12
         );
13
14
     end entity LogicaProxEstado;
15
16
     architecture behavioral of LogicaProxEstado is
17
         process(estado_atual, A)
18
         begin
19
20
             case estado_atual is
21
                 when "0000" => -- S0
22
                     case A is
                         when "01" =>
23
                             load <= '0';
24
                             left <= '1';
25
                             direction <= '0'; -- S1 (0001)
26
27
                          when "10" =>
                             load <= '1';
28
                              data <= "0010";
                                                 -- S2
29
                         when others =>
30
                             load <= '1';
31
32
                             data <= "0000";
                                                  -- SO
                     end case;
33
                 when "0001" => -- S1
34
                     case A is
35
                         when "01" =>
36
                             load <= '0';
37
38
                              direction <= '0';</pre>
                             left <= '0';
                                                 -- S2 (0010)
39
                         when "10" =>
40
                             load <= '0';
41
                             direction <= '0';</pre>
42
43
                             left <= '1';
                                                  -- S3
                          when "11" =>
44
                             load <= '1';
45
                             data <= "0100";
46
                                                 -- S6
                          when others =>
47
                             load <= '1';
48
49
                              data <= "0001";
                                                 -- S1
                     end case;
50
                 when "0010" => -- S2
51
52
                     case A is
                         when "01" =>
53
                             load <= '1';
54
                             data <= "0011";
                                                   -- S3
55
                         when "10" =>
56
                             load <= '1';
57
                             data <= "0111";
                                                   -- S4
58
                         when "11" =>
59
                             load <= '0';
60
                              direction <= '0';</pre>
61
                             left <= '1';
                                                  -- S7 (0101)
62
                         when others =>
63
                             load <= '1';
64
                             data <= "0010";
                                                 -- S2
65
                     end case;
66
                 when "0011" => -- S3
67
                      case A is
68
```

```
when "01" =>
69
                              load <= '0';
70
                              direction <= '0';</pre>
71
                              left <= '1'; -- S4 (0111)
72
                          when "10" =>
73
                              load <= '1';
74
                              data <= "1000"; -- S5
75
76
                          when "11" =>
                              load <= '0';
77
                              direction <= '0';</pre>
78
                              left <= '0'; -- S8 (0110)
79
                          when others =>
80
81
                              load <= '1';
                              data <= "0011"; -- S3
82
83
                  when others => -- S4, S5, S6, S7, S8
84
                      case A is
85
                          when "01" =>
86
                              load <= '1';
87
                              data <= "0001";
88
                          when "10" =>
89
                              load <= '1';
90
91
                              data <= "0010";
                                                   -- S2
                          when others =>
92
                              load <= '1';
93
                              data <= "0000";
                                                     -- SO
94
                      end case:
95
96
             end case;
97
         end process;
98
     end architecture behavioral;
```

Código 2: Lógica de Próximo Estado

2.3 Máquina de Refrigerantes

A máquina de refrigerantes (moedeiro) é, como já explicado, uma estrutura top-module. Nela, instanciamos a lógica de saída, lógica de próximo estado e um registrador de deslocamento e conectamos tudo. Um detalhe é que há um processo extra para o reset. Ele foi necessário para que o estado não fosse 'U' (undefined) até a primeira batida do clock: no início da execução, reset é '1' para que o estado inicial seja definido assincronamente como Q = "0000".

```
library IEEE;
1
2
     use IEEE.std_logic_1164.all;
3
4
     entity MaquinaRefrigerante is
        port (
5
             CLK: in std_logic;
6
                   in std_logic_vector(1 downto 0);
7
8
                     out std_logic_vector(1 downto 0);
                     out std_logic
9
10
         );
     end entity MaquinaRefrigerante;
11
12
     architecture structural of MaquinaRefrigerante is
13
```

```
component Registrador4Bits is
14
15
             port (
                 clock:
                             in std_logic;
16
                             in std_logic;
17
                 reset:
                 load:
                             in std_logic;
18
                             in std_logic_vector(3 downto 0);
19
                 data:
20
                 direction: in std_logic;
21
                 left:
                              in std_logic;
22
                 right:
                             in std_logic;
                             out std_logic_vector(3 downto 0)
23
             );
24
25
         end component;
26
27
         component LogicaProxEstado is
             port (
28
                 estado_atual: in std_logic_vector(3 downto 0);
29
                                 in std_logic_vector(1 downto 0);
                 Α:
30
31
                 load:
                                 out std_logic;
32
                 data:
                                  out std_logic_vector(3 downto 0);
                                 out std_logic;
33
                 direction:
                 left:
                                  out std_logic;
34
                                 out std_logic
35
                 right:
36
             );
37
         end component LogicaProxEstado;
38
         component LogicaSaidas is
39
             port (
40
                 estado: in std_logic_vector(3 downto 0);
41
42
                       out std_logic_vector(1 downto 0);
43
                         out std_logic
             );
44
         end component;
45
46
         signal estado_atual: std_logic_vector(3 downto 0) := (others => '0');
47
48
         signal data: std_logic_vector(3 downto 0);
         signal reset: std_logic := '1';
49
         signal load, direction, left, right: std_logic;
50
51
     begin
         registrador: Registrador4Bits
52
53
             port map (
                 clock
                              => CLK,
54
                 reset
                              => reset,
55
                 load
                             => load.
56
57
                 data
                              => data.
58
                 direction => direction,
                 left
                             => left,
59
                 right
                             => right,
60
                             => estado_atual
61
             );
62
63
64
         proximo_estado: LogicaProxEstado
             port map (
65
                                  => estado_atual,
66
                 estado_atual
                                  => A.
                 Α
67
                                  => load,
68
                 load
69
                 data
                                  => data,
                 direction
                                  => direction,
70
                                  => left,
71
                 left
                 right
                                  => right
72
73
```

```
74
         logica_saidas: LogicaSaidas
75
             port map (
76
                              => estado_atual,
77
                 estado
                              => T,
                 Т
78
                              => R
79
                 R.
             );
80
81
82
         process
         begin
83
             wait for 1 ns;
84
             reset <= '0';
85
86
             wait;
87
         end process;
     end architecture structural;
88
```

Código 3: Máquina de Refrigerantes

2.4 Testbench

```
library IEEE;
 2
     use IEEE.STD_LOGIC_1164.ALL;
 3
     entity tb_MaquinaRefrigerante is
 4
     end entity tb_MaquinaRefrigerante;
5
 6
 7
     architecture testbench of tb_MaquinaRefrigerante is
 8
         component MaquinaRefrigerante is
             port(
9
                 CLK : in std_logic;
10
                 A : in std_logic_vector(1 downto 0);
11
                 T : out std_logic_vector(1 downto 0);
^{12}
13
                 R
                    : out std_logic
14
             );
         end component;
15
         signal CLK : std_logic := '0';
16
         signal A : std_logic_vector(1 downto 0) := "00";
17
18
         signal T : std_logic_vector(1 downto 0);
         signal R : std_logic;
19
20
         constant CLK_PERIOD : time := 20 ns;
21
22
23
         clk_proc: process
24
             CLK <= '0'; wait for CLK_PERIOD/2;</pre>
25
             CLK <= '1'; wait for CLK_PERIOD/2;</pre>
26
         end process clk_proc;
27
28
29
         DUT: MaquinaRefrigerante
30
             port map(
                 CLK => CLK,
31
                 A => A,
32
                    => T,
                 T
33
34
                 R
                     => R
             );
35
36
         stim_proc: process
37
```

```
begin
38
39
             wait for CLK_PERIOD;
             report "01) Inserção até R$1,00";
40
              -- 0.25 + 0.25 + 0.50 = 1.00
41
             A <= "01"; wait for CLK_PERIOD;
42
             A <= "01"; wait for CLK_PERIOD;
43
             A <= "10"; wait for CLK_PERIOD;
44
45
              A <= "00"; wait for CLK_PERIOD * 2;
46
             report "02) Inserção ultrapassando para R$1,25";
47
              -- 0.50 + 0.50 = libera, depois +0.25 gera troco
48
             A <= "10"; wait for CLK_PERIOD;
49
             A <= "10"; wait for CLK_PERIOD;
50
              A <= "01"; wait for CLK_PERIOD;
51
             A <= "00"; wait for CLK_PERIOD * 2;
52
53
             report "03) Cancelamento em cada valor armazenado";
54
              -- Cancelar em S1 (0.25)
              A <= "01"; wait for CLK_PERIOD;
56
             A <= "11"; wait for CLK_PERIOD;
57
             wait for CLK_PERIOD;
58
              -- Cancelar em S2 (0.50)
59
60
             A <= "10"; wait for CLK_PERIOD;
             A <= "11"; wait for CLK_PERIOD;
             wait for CLK_PERIOD;
62
              -- Cancelar em S3 (0.75): 25+50
63
             A <= "01"; wait for CLK_PERIOD;
64
             A <= "10"; wait for CLK_PERIOD;
65
             A <= "11"; wait for CLK_PERIOD;
66
67
              wait for CLK_PERIOD;
68
             report "04) Inserção após liberação ou cancelamento";
69
              -- Após troco (exemplo: máquina idle volta SO)
70
             A <= "01"; wait for CLK_PERIOD;
71
             A <= "01"; wait for CLK_PERIOD;
72
             A <= "10"; wait for CLK_PERIOD;
73
             wait for CLK_PERIOD;
74
              -- Novo ciclo completo até liberação
75
             A <= "10"; wait for CLK_PERIOD;
76
             A <= "10"; wait for CLK_PERIOD;
77
             A <= "10"; wait for CLK_PERIOD;
78
              wait for CLK_PERIOD * 2;
79
80
81
             report "Fim da simulação";
              wait;
82
         end process stim_proc;
83
     end architecture testbench;
84
```

Código 4: Testbench da máquina de refrigerantes

3 Compilação

Após escrever os códigos, é necessário compilá-los pelo ModelSim para que se possa simular os sistemas digitais discutidos. Caso a compilação tenha sucesso, sabemos que não houve erros nos códigos apresentados, mas ainda não podemos afirmar que a lógica para implementar os circuitos está correta; isso será analisado nas próximas seções.

A seguir, está a mensagem de compilação dos códigos apresentados acima. Sem nenhum erro, como pode ser visto no terminal no canto inferior da figura. Os códigos do flip-flop e do multiplexador 4 para 1 são necessários para que o do registrador compile corretamente.




Figura 2: Compilação de todos os códigos apresentados

4 Simulação

O gráfico de forma de onda gerado pelo ModelSim ao simular o top-module está exibido abaixo. Foram marcados com cursores os momento de interesse para a análise.




Figura 3: Simulação em forma de onda binária do moedeiro

5 Análise

Basta olhar o valor das saídas em Figura 3 que percebe-se o correto funcionamento do código apresentado. A saída R, de fato, é 1 apenas quando a máquina atinge ou ultrapassa R\$1,00 e as saídas T_1 e T_0 são ligadas apenas se o valor acumulado atinge R\$1,25 ou o cliente pede o dinheiro de volta (A = "11").

6 Conclusão

Nesse experimento, pela primeira vez, implementamos uma máquina de estados. Máquinas de estados são essenciais para a eletrônica digital; computadores nada mais são do que enormes associações de máquinas de estado de alta complexidade. A importância desse experimento reside nisso.