

# Relatório do Experimento 5

Autor: Henrique Morcelles Salum

**Matrícula:** 232003008

# Sumário

1	Introdução		
	1.1	Sobre o Experimento	2
	1.2	Introdução Teórica	2
2	Códigos		
	2.1	Somador de <i>Nibble</i>	4
	2.2	Golden Model do Somador de $Nibble$	5
	2.3	Testbench	6
	2.4	Top Module	6
3	Con	ompilação 8	
4	Simulação		9
5 Análise		10	
6	Conclusão 1		10

# 1 Introdução

#### 1.1 Sobre o Experimento

Este experimento é separado em três tarefas, mas podemos tratá-las como apenas uma, pois todas são profundamente interligadas. Em suma, projetaremos um somador de 4 bits (nibble), seu testbench e um Golden Model, para analisar os resultados obtidos. Tudo será projetado em VHDL e simulado no ModelSim.

O somador de nibble tem dois vetores de entrada A e B, de quatro bits e um vetor de saída S, de cinco bits. O circuito principal é implementado por meio de instâncias de somadores completos; o  $Golden\ Model$  é implementado por meio de abstrações fornecidas pela biblioteca  $std\_logic\_arith$ , que permite que somemos nibbles (vetores de  $std\_logic$ , em VHDL) apenas utilizando o operador '+' após convertê-los para unsigned; o testbench injeta estímulos em ambos os circuitos mencionados e compara as saídas, exibindo uma mensagem no terminal em caso de erro.

#### 1.2 Introdução Teórica

O somador completo foi devidamente explicado no experimento 2, em que o implementamos por meio do código a seguir:

```
library IEEE;
1
    use IEEE.std_logic_1164.all;
2
3
    entity SomadorCompleto is
4
        port (
5
             A, B, Cin: in std_logic;
6
             S, Cout: out std_logic
        );
8
    end entity SomadorCompleto;
9
10
    architecture behavioral of SomadorCompleto is
11
    begin
12
        S <= A xor B xor Cin;
13
        Cout <= (A and B) or (A and Cin) or (B and Cin);
14
    end architecture behavioral;
15
```

Código 1: Implementação do somador completo em VHDL

Agora, nos dedicaremos a entender como utilizá-lo para projetar um somador de nibble. A ideia consiste em cascatear quatro somadores completos. O  $C_{out}$  de cada somador, que aqui representa uma posição (casa) do número que somamos (que, na representação binária, tem 4 posições), é o  $C_{in}$  do somador seguinte, que representa a próxima casa da soma. Note que é exatamente assim que funciona uma soma normal.

Podemos visualizar isso a nível de circuito pelo esquemático que segue.




Figura 1: Esquemático do somador de nibble

# 2 Códigos

Nessa seção, apresentamos os códigos utilizados para implementar o sistema apresentado na seção anterior. O código que implementa o somador completo já foi apresentado na introdução, pois não é objeto deste experimento.

#### 2.1 Somador de Nibble

Aqui, implementamos o somador instanciando somadores completos. São necessários sinais internos que servem como fios conectando os somadores nos casos em que uma saída de um vira uma entrada de outro (nos  $C_{out}$  e  $C_{in}$ ) - vemos isso nos  $port\_map$ .

```
library IEEE;
     use IEEE.std_logic_1164.all;
2
3
     entity SomadorNibble is
 4
         port (
5
              A, B: in std_logic_vector(3 downto 0);
6
              S: out std_logic_vector(4 downto 0)
         );
     end entity SomadorNibble;
9
10
     architecture structural of SomadorNibble is
11
         component SomadorCompleto is
12
              port (
13
                  A, B, Cin: in std_logic;
14
                  S, Cout: out std_logic
15
              );
16
         end component SomadorCompleto;
17
         signal Cout_0, Cout_1, Cout_2: std_logic;
19
     begin
20
         somador_1: component SomadorCompleto
21
              port map (
22
                  A \Rightarrow A(0),
23
                  B \Rightarrow B(0),
24
                  Cin => '0',
25
                  S \Rightarrow S(0),
26
                  Cout => Cout_0
27
              );
28
         somador_2: component SomadorCompleto
29
              port map (
30
                  A \Rightarrow A(1),
31
                  B => B(1),
32
                  Cin => Cout_0,
33
                  S \Rightarrow S(1),
34
                   Cout => Cout_1
35
```

```
);
36
          somador_3: component SomadorCompleto
37
              port map (
38
                   A \Rightarrow A(2),
39
                   B => B(2),
40
                   Cin => Cout_1,
                   S => S(2),
42
                   Cout => Cout_2
43
              );
44
          somador_4: component SomadorCompleto
^{45}
              port map (
46
                   A \Rightarrow A(3),
47
                   B => B(3),
                   Cin => Cout_2,
49
                   S \Rightarrow S(3),
50
                   Cout => S(4)
51
              );
     end architecture structural;
53
```

Código 2: Descrição de Hardware do somador de nibble

#### 2.2 Golden Model do Somador de Nibble

Aqui implementamos o mesmo somador, mas abstraindo as complicações relativas aos somadores completos. Assumindo o funcionamento correto da biblioteca utilizada  $(std\_logic\_arith)$ , podemos utilizar esse somador para garantir a correta implementação do outro, comparando as saídas.

```
library IEEE;
1
    use IEEE.std_logic_1164.all;
2
    use IEEE.std_logic_arith.all;
4
    entity SomadorNibbleArith is
5
        port (
6
             A, B: in std_logic_vector(3 downto 0);
             S: out std_logic_vector(4 downto 0)
8
        );
9
    end entity SomadorNibbleArith;
10
11
    architecture behavioral of SomadorNibbleArith is
12
13
        S <= ('0' & unsigned(A)) + ('0' & unsigned(B));
14
    end architecture behavioral;
15
```

Código 3: Golden Model da questão 2

#### 2.3 Testbench

Assim como no último experimento, esse testbench é diferente dos desenvolvidos nos primeiros três experimentos: a entity não está vazia, há sinal(is) de saída, e apenas geramos estímulos nesses sinais, não conectamos os "cabos" (sinais internos) às entradas do sistema que testamos. Isso ocorre porque instanciaremos esse testbench no top module e só lá conectaremos os "cabos" dele com os sinais de entrada do sistema.

```
library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
3
4
    entity tb_SomadorNibble is
5
        port (
6
             A, B: out std_logic_vector(3 downto 0)
7
        );
    end entity tb_SomadorNibble;
9
10
    architecture testbench of tb_SomadorNibble is
11
12
        estimulos: process
13
            variable I: std logic vector(7 downto 0) := (others => '0');
14
        begin
15
             A <= I(3 downto 0);
16
            B <= I(7 downto 4);
17
             I := std_logic_vector(unsigned(I) + 1);
18
             wait for 500 ns;
        end process estimulos;
20
    end architecture testbench;
21
```

Código 4: Testbench do somador de nibble

#### 2.4 Top Module

Aqui, no top module, instanciamos e conectamos tudo. É como se fosse onde ligamos o sistema ao resto do circuito. Perceba que há um processo chamado "comparacao", no qual definimos que deve ser exibida uma mensagem em caso de discrepâncias entre o sistema testado e o Golden Model.

```
library IEEE;
use IEEE.std_logic_1164.all;

entity TopModule is
end entity TopModule;

architecture structural of TopModule is

component tb_SomadorNibble is
```

```
port (
10
11
                   A, B: out std_logic_vector(3 downto 0)
          end component tb_SomadorNibble;
13
14
15
          component SomadorNibble is
16
              port (
17
                  A, B: in std_logic_vector(3 downto 0);
                  S: out std_logic_vector(4 downto 0)
18
              );
19
          end component SomadorNibble;
20
21
22
          component SomadorNibbleArith is
23
24
                  A, B: in std_logic_vector(3 downto 0);
                  S: out std_logic_vector(4 downto 0)
25
              );
26
27
          end component SomadorNibbleArith;
          signal A_tb, B_tb: std_logic_vector(3 downto 0);
29
          signal S, S_arith: std_logic_vector(4 downto 0);
30
31
     begin
32
33
          testbench: component tb_SomadorNibble
34
              port map (
                  A \Rightarrow A_tb
35
                  B => B_tb
36
              );
37
38
39
          instancia_somadorNibble: component SomadorNibble
              port map (
40
                  A \Rightarrow A_tb
41
                  B \Rightarrow B_t
42
                  S \Rightarrow S
43
44
              );
45
          instancia_somadorNibbleArith: component SomadorNibbleArith
46
              port map (
47
                  A \Rightarrow A_tb,
48
49
                  B \Rightarrow B_tb,
                  S => S_arith
50
              );
51
52
53
          comparacao: process (A_tb, B_tb)
54
              if S /= S_arith then
55
                  report "Diferente! S = " & to_string(S) & ", S_arith = " & to_string(S_arith);
56
              end if;
57
          end process comparacao;
58
59
     end architecture structural;
60
```

Código 5: Top module da questão 1

**Observação:** Para utilizar o *to\_string()*, foi necessário mudar a versão do VHDL utilizada pelo ModelSim para a "1076-2008". Caso isso não seja feito, o código acima gerará um erro de compilação.

# 3 Compilação

Após escrever os códigos, é necessário compilá-los pelo ModelSim para que se possa simular os sistemas digitais discutidos. Caso a compilação tenha sucesso, sabemos que não houve erros nos códigos apresentados, mas ainda não podemos afirmar que a lógica para implementar os circuitos está correta; isso será analisado nas próximas seções.

A seguir, está a mensagem de compilação dos códigos apresentados acima. Sem nenhum erro, como pode ser visto no terminal no canto inferior da figura.




Figura 2: Compilação de todos os códigos apresentados

# 4 Simulação

As simulações do somador de *nibble* e do seu *Golden Model* estão exibidas a seguir. Os sinais de entrada estão em azul, a saída em verde e o *Golden Model* em amarelo. O tempo de simulação para gerar todas as combinações é de  $2^8 \cdot 500ns = 128.000ns$ .



Figura 3: Simulação em forma de onda binária do dispositivo da questão 1

Perceba que, na saída do somador de *nibble* (não no *Golden Model*), há oscilações de duração, aparentemente, infinitesimais. Não foi encontrada explicação para esse fenômeno e ele não ocorreu todas as vezes que o código foi simulado (quando foi recebido o visto, por exemplo). Ver-se-á doravante que essas variações não foram sequer reconhecidas pelo processo "comparações", mencionado anteriormente.

### 5 Análise

A análise nesse experimento consiste em notar que as ondas do *Golden Model* e do sistema testado são iguais, excetuando-se os picos e vales infinitesimais na saída do sistema. Isso é corroborado pela figura a seguir: notamos que no *Transcript* (parte inferior da imagem) só foi exibida a mensagem de erro, definida no *top module*, uma vez: no início da simulação, quando uma saída era "UUUUU" e a outra era "XXXXX" - caso limite, que não ilustra falha alguma na lógica de implementação utilizada.




Figura 4: Tela do ModelSim após a simulação

#### 6 Conclusão

Neste experimento, implementamos um somador de 4 bits utilizando somadores completos, consolidando um conceito fundamental para a computação moderna, já que operações aritméticas como essa são a base do funcionamento da ULA (Unidade Lógica Aritmética) em processadores.

Além disso, ampliamos nosso conhecimento em metodologias de verificação com a introdução formal do *Golden Model*, uma técnica essencial para validação de projetos digitais. Outro avanço significativo foi a utilização prática da biblioteca  $std\_logic\_arith$  da Synopsys, que simplifica operações aritméticas em VHDL.

Por fim, o experimento não apenas reforçou conceitos-chave da disciplina, mas também demonstrou a importância de ferramentas automatizadas, como o *Golden Model*, que eliminam a necessidade de verificações manuais exaustivas (como a comparação de todas as combinações de entradas), aumentando a eficiência e a confiabilidade do desenvolvimento.