

# Relatório do Experimento 6

Autor: Henrique Morcelles Salum

**Matrícula:** 232003008

# Sumário

1	Intr	rodução	)	2				
	1.1	Sobre o Experimento						
		1.1.1	Flip-Flop JK	2				
		1.1.2	Registrador de Deslocamento	2				
	1.2	Introd	ução Teórica	3				
		1.2.1	Flip-flops e Circuitos Sequenciais	3				
		1.2.2	Registradores	3				
2	Cóc	${f ligos}$		5				
	2.1	Flip-F	lop JK	5				
	2.2	rador de Deslocamento	6					
		2.2.1	Descrição de <i>Hardware</i>	6				
		2.2.2	Testbench	8				
		2.2.3	Top-Module	8				
3	Con	npilaçã	io	10				
4	Sim	ulação		10				
5	Aná	álise		11				
6	Con	ıclusão		11				

## 1 Introdução

#### 1.1 Sobre o Experimento

Este experimento é composto por duas tarefas; em ambas, deve-se escrever códigos em VHDL que implementem sistemas digitais e simulá-los no *software* ModelSim, da Intel.

#### 1.1.1 Flip-Flop JK

Na primeira tarefa, devemos utilizar a estrutura "process" para implementar um flipflop JK gatilhado pela borda de subida. A tabela-verdade desse sistema está apresentada a seguir:

	Entradas								
$\mathbf{PR}$	CLR	CLK	J	K	$\overline{\mathbf{Q}}$				
1	Х	Х	Х	Х	1				
0	1	X	Х	X	0				
0	0		0	0	LastQ				
0	0		0	1	0				
0	0		1	0	1				
0	0		1	1	$\frac{\overline{LastQ}}{LastQ}$				
0	0	outros	Х	Х	LastQ				

Tabela 1: Tabela-verdade do flip-flop JK

#### 1.1.2 Registrador de Deslocamento

A segunda tarefa consiste em implementar, novamente por meio da estrutura "process", um registrador de deslocamento bidirecional gatilhado pela borda de subida e dotado das entradas **RST** (*reset*) e **LOAD**. Esse sistema é descrito pela tabela-verdade a seguir.

	Entradas							
CLK	RST	LOAD	D	DIR	L	$\mathbf{R}$	Q	
	1	X	XXXX	Χ	Χ	Χ	0000	
<u>_</u>	0	1	$D_3D_2D_1D_0$	X	Χ	Χ	$D_3D_2D_1D_0$	
F	0	0	XXXX	0	0	Х	$Q_2Q_1Q_00$	
F	0	0	XXXX	0	1	Х	$Q_2Q_1Q_01$	
F	0	0	XXXX	1	Χ	0	$0Q_3Q_2Q_1$	
F	0	0	XXXX	1	Χ	1	$1Q_3Q_2Q_1$	
outros	Х	Х	XXXX	Х	Х	Х	$Q_3Q_2Q_1Q_0$	

Tabela 2: Tabela-verdade do registrador de deslocamento

Para implementar esse registrador, além do código do flip-flop, que será apresentado doravante, foram utilizados multiplexadores 4x1. Isso não seria necessário de acordo com o roteiro, foi uma decisão minha (avalizada pelo professor) implementar o registrador em mais baixo nível (com uma arquitetura estrutural), o que exigiu o uso do multiplexador.

#### 1.2 Introdução Teórica

#### 1.2.1 Flip-flops e Circuitos Sequenciais

Os **flip-flops** são circuitos digitais fundamentais na eletrônica digital, responsáveis por armazenar informações binárias. Diferentemente das portas lógicas combinacionais, cuja saída depende unicamente das entradas atuais, os flip-flops fazem parte dos chamados circuitos sequenciais, nos quais a saída depende não apenas das entradas atuais, mas também do *estado anterior* do sistema. Essa característica os torna essenciais na implementação de memórias, registradores, contadores, máquinas de estados finitos e diversos sistemas digitais temporizados.




Figura 1: Flip-flop JK

Um flip-flop é capaz de armazenar um único bit de informação e muda de estado geralmente em função de um sinal de controle denominado **clock** (CLK). As transições ocorrem, nas bordas de subida (ou descida) desse sinal de clock, o que sincroniza a operação de múltiplos flip-flops em um sistema.

O comportamento do flip-flop JK, objeto desse experimento, está descrito na Tabela 1. A operação da penúltima linha dessa tabela — de toggle ou comutação — torna o flip-flop JK particularmente útil na construção de contadores binários, nos quais o estado se alterna a cada pulso de clock. Além disso, o comportamento bem definido para todos os pares de entradas diferencia o flip-flop JK do flip-flop RS, que apresenta uma condição inválida quando ambas as entradas são 1.

#### 1.2.2 Registradores

Na eletrônica digital, um registrador é um circuito sequencial síncrono composto por um conjunto de flip-flops, geralmente do tipo D ou JK, que armazena um grupo de bits simultaneamente. Cada flip-flop representa uma posição de armazenamento de um bit, e, juntos, formam uma unidade capaz de armazenar palavras binárias de múltiplos bits. Os registradores são componentes essenciais em microprocessadores, microcontroladores e em diversas arquiteturas digitais, pois atuam como memória de curto prazo e mecanismos de transferência de dados.

Um tipo especial de registrador é o registrador de deslocamento (*shift register*). Ele permite que os dados armazenados sejam deslocados, bit a bit, para a esquerda ou para a direita, em cada pulso de clock. Essa funcionalidade é útil para diversas aplicações. Tipicamente, processadores são dotados desses dispositivos; na programação em assembly, eles são diretamente manipulados pelo programador e, em linguagens de alto nível, a sua manipulação é abstraída por meio de variáveis.




Figura 2: Representação interna do registrador de deslocamento de 4 bits

## 2 Códigos

#### 2.1 Flip-Flop JK

O código utilizado para implementar o flip-flop seguiu uma arquitetura de alto nível (behavioral). O código é bastante simples: as entradas assíncronas foram implementadas por um if-elsif-else e as síncronas por uma expressão avaliada na última cláusula desse if.

```
library IEEE;
2
     use IEEE.std_logic_1164.all;
3
     entity FlipFlopJK is
4
        port (
5
            preset:
6
                        in std_logic;
7
             clear:
                       in std_logic;
                        in std_logic;
8
                        in std_logic;
             J:
9
             K:
                         in std_logic;
10
                         out std_logic
11
12
         );
13
     end entity FlipFlopJK;
     architecture behavioral of FlipFlopJK is
14
         signal Q_in: std_logic;
15
16
^{17}
         process(preset, clear, clock)
18
         begin
            if preset = '1' then
19
                Q_in <= '1';
20
             elsif clear = '1' then
21
                 Q_in <= '0';
22
23
             elsif rising_edge(clock) then
                 Q_in <= (not J and not K and Q_in) or (J and not K) or (J and K and not Q_in);
24
             end if;
25
         end process;
26
27
         Q <= Q_in;
28
     end architecture behavioral;
```

Código 1: Descrição de Hardware do flip-flop JK

Não foi necessário testbench ou top-module. Ao invés disso, o registrador serviu para testar o correto funcionamento do flip-flop.

#### 2.2 Registrador de Deslocamento

O código referente ao registrador, ao contrário do referente ao flip-flop, é de baixo nível (structural). Utilizamos multiplexadores para tomar as decisões referentes às entradas de "controle" (que decidem qual será a operação realizada pelo registrador) e instanciamos os flip-flops para armazenar os dados.

#### 2.2.1 Descrição de Hardware

```
1
     entity Registrador4Bits is
2
        port (
3
             clock:
                     in std_logic;
             reset: in std_logic;
4
             load: in std_logic;
5
                       in std_logic_vector(3 downto 0);
6
             data:
7
             direction:
                           in std_logic;
8
             left: in std_logic;
9
             right:
                        in std_logic;
                    out std_logic_vector(3 downto 0)
10
         );
11
12
     end entity Registrador4Bits;
13
14
     architecture structural of Registrador4Bits is
         component FlipFlopJK is
15
             port (
16
17
                 preset:
                             in std_logic;
                 clear:
                             in std_logic;
18
19
                 clock:
                             in std_logic;
                 J:
                             in std_logic;
20
                 K:
                             in std_logic;
21
22
                 Ω:
                             out std_logic
             );
23
         end component FlipFlopJK;
         component Mux4x1 is
25
             port (
26
                 D: in std_logic_vector(3 downto 0);
27
28
                 S: in std_logic_vector(1 downto 0);
29
                 Y: out std_logic
30
             );
         end component Mux4x1;
31
         signal OP: std_logic_vector(1 downto 0) := (others => '0');
32
         signal FF_output: std_logic_vector(3 downto 0);
33
34
         signal mux_input: std_logic_vector(15 downto 0);
         signal mux_output: std_logic_vector(3 downto 0);
35
         signal J_signals, K_signals: std_logic_vector(3 downto 0);
36
37
     begin
38
         OP_ctrl: process(load, direction)
39
         begin
             if load = '1' then OP <= "11"; -- Load
40
             elsif direction = '1' then OP <= "01"; -- Shift Right</pre>
41
             elsif direction = '0' then OP <= "10"; -- Shift Left</pre>
42
             else OP <= "00"; -- Hold
43
44
             end if;
45
         end process;
46
         mux_input <=</pre>
             data(3) & FF_output(2) & right & FF_output(3) -- Mux4
47
```

```
& data(2) & FF_output(1) & FF_output(3) & FF_output(2)-- Mux3
48
49
             & data(1) & FF_output(0) & FF_output(2) & FF_output(1) -- Mux2
              & data(0) & left & FF_output(1) & FF_output(0); -- Mux1
50
         Mux1: Mux4x1 port map (D => mux_input(3 downto 0), S => OP, Y => mux_output(0));
51
         Mux2: Mux4x1 port map (D => mux_input(7 downto 4), S => OP, Y => mux_output(1));
52
         Mux3: Mux4x1 port map (D => mux_input(11 downto 8), S => OP, Y => mux_output(2));
53
54
         Mux4: Mux4x1 port map (D => mux_input(15 downto 12), S => OP, Y => mux_output(3));
          J_signals <= mux_output;</pre>
         K_signals <= not mux_output;</pre>
56
57
         FF_JK_1: component FlipFlopJK
58
59
             port map (
                  preset => '0',
60
                  clear => reset,
61
                  clock => clock,
62
                  J => J_signals(0),
63
                  K => K_signals(0),
64
65
                  Q => FF_output(0)
66
67
         FF_JK_2: component FlipFlopJK
68
69
             port map (
70
                  preset => '0',
                  clear => reset,
71
                  clock => clock,
72
                  J => J_signals(1),
73
                  K => K_signals(1),
74
                  Q => FF_output(1)
75
76
             );
77
         FF_JK_3: component FlipFlopJK
78
             port map (
79
                 preset => '0',
80
81
                  clear => reset,
82
                  clock => clock,
                  J => J_signals(2),
83
                  K => K_signals(2),
84
                  Q => FF_output(2)
85
             );
86
87
         FF_JK_4: component FlipFlopJK
88
             port map (
89
                  preset => '0',
90
91
                  clear => reset,
92
                  clock => clock,
                  J => J_signals(3),
93
                  K => K_signals(3),
94
                  Q => FF_output(3)
95
             );
96
97
         Q <= FF_output;</pre>
     end architecture structural;
99
```

Código 2: Descrição de Hardware do registrador de deslocamento de 4 bits

#### 2.2.2 Testbench

```
entity tb_Registrador4Bits is
 1
2
          port (
                          in std_logic;
3
              clock:
              reset:
                           out std_logic := '0';
4
             load:     out std_logic := '1';
data:     out std_logic_vector(3 downto 0) := "1011";
5
 6
 7
             direction: out std_logic := '0';
             left:       out std_logic := '-';
right:       out std_logic := '-'
8
9
          );
10
     end entity tb_Registrador4Bits;
11
12
13
      architecture test of tb_Registrador4Bits is
14
          load_and_reset: process
15
          begin
16
17
             wait for 4 ns;
             reset <= '1';
18
             wait for 20 ns;
19
             reset <= '0';
20
              wait for 25 ns;
21
             load <= '0';
22
23
              left <= '0';
              wait for 30 ns;
24
              direction <= '1';</pre>
25
             right <= '0';
26
27
              wait;
28
          end process;
     end architecture;
29
30
```

Código 3: Testbench do registrador

#### 2.2.3 Top-Module

A presença do *process* referente ao *clock* nesse código pode parecer uma mistura das responsabilidades, mas a decisão tomada foi utilizar o *testbench* como um simulacro do resto do circuito, gerando variações nas entradas "normais", e sincronizar esse simulacro com o dispositivo testado diretamente no *top module*. Basicamente, tratamos o *clock* como algo independente do circuito.

```
1
    entity TopModule is
2
    end entity;
3
    architecture structural of TopModule is
4
        component Registrador4Bits is
5
           port (
6
                clock: in std_logic;
7
                reset:
                         in std_logic;
8
9
                load: in std_logic;
                data: in std_logic_vector(3 downto 0);
10
                direction: in std_logic;
11
                left: in std_logic;
12
```

```
in std_logic;
13
                  right:
14
                          out std_logic_vector(3 downto 0)
             );
15
         end component;
16
17
18
         component tb_Registrador4Bits is
19
             port (
20
                  clock:
                               in std_logic;
21
                  reset:
                               out std_logic;
                  load:
                               out std_logic;
22
                               out std_logic_vector(3 downto 0);
                  data:
23
                 direction: out std_logic;
24
25
                 left:
                               out std_logic;
26
                  right:
                               out std_logic
             );
27
         end component;
28
29
30
         signal clock_top:
                                std_logic := '0';
31
         signal reset_top:
                                std_logic;
         signal load_top:
32
                                std_logic;
         signal data_top:
                                std_logic_vector(3 downto 0);
33
         signal direction_top: std_logic;
34
35
         signal left_top:
                               std_logic;
36
         signal right_top:
                                std_logic;
         constant clock_period: time := 20 ns;
37
38
         DUT: Registrador4Bits
39
             port map (
40
41
                  clock => clock_top,
42
                  reset => reset_top,
                  load => load_top,
43
                  data => data_top,
44
                 direction => direction_top,
45
46
                 left => left_top,
47
                 right => right_top,
                  Q => open
48
             );
49
         TB: tb_Registrador4Bits
50
51
             port map (
52
                  clock => clock_top,
                  reset => reset_top,
53
                  load => load_top,
54
                  data => data_top,
55
56
                  direction => direction_top,
57
                  left => left_top,
                  right => right_top
58
59
             );
60
         clock_process: process
61
62
         begin
63
             wait for 0.1 ns;
             while true loop
64
                  clock_top <= not clock_top;</pre>
65
                  wait for clock_period / 2;
66
             end loop;
67
68
         end process;
     end architecture;
69
```

Código 4: Testbench do registrador

## 3 Compilação

Após escrever os códigos, é necessário compilá-los pelo ModelSim para que se possa simular os sistemas digitais discutidos. Caso a compilação tenha sucesso, sabemos que não houve erros nos códigos apresentados, mas ainda não podemos afirmar que a lógica para implementar os circuitos está correta; isso será analisado nas próximas seções.

A seguir, está a mensagem de compilação dos códigos apresentados acima. Sem nenhum erro, como pode ser visto no terminal no canto inferior da figura.




Figura 3: Compilação de todos os códigos apresentados

## 4 Simulação

O gráfico de forma de onda gerado pelo ModelSim ao simular o *top-module* está exibido abaixo. Foram marcados com cursores os momentos de interesse para a análise.




Figura 4: Simulação em forma de onda binária do registrador

## 5 Análise

Na onda apresentada na Figura 4, estão marcados os momentos cruciais do teste. Esses instantes são:

- 1. 4 ns reset assíncrono;
- 2. 20 ns tentativa de load (não ocorre pois o reset segue em 1);
- 3. 40 ns load;
- 4. 60 ns shift left (entra o 0 na direita);
- 5. 80 ns *shift right* (entra o 0 na esquerda).

Analisando a saída Q, percebe-se que todas as instruções funcionam de acordo com o esperado. Podemos concluir, portanto, que a implementação apresentada está correta.

### 6 Conclusão

Neste experimento, tivemos o primeiro contato com flip-flops e, portanto, com circuitos sequenciais. Esses dispositivos são cruciais no projeto de máquinas de estados, além de serem base para o desenvolvimento de dispositivos mais complexos, como registradores, contadores, microprocessadores, etc.

Além disso, instanciando os flip-flops JK, desenvolvemos um registrador de deslocamento de 4 bits, dispositivo que é usado em máquinas de estados mais complexas e é essencial para a arquitetura de processadores digitais.

Em suma, chegamos a uma etapa essencial do estudo de sistemas digitais: começamos a entender o funcionamento em baixo nível dos dispositivos que se tornaram base para o desenvolvimento do mundo digital. É com base nisso que foram desenvolvidos os processadores digitais e, posteriormente, as linguagens de programação, sistemas operacionais, etc.