



Universidade de Brasília
Faculdade de Tecnologia
Departamento de Engenharia Elétrica

Relatório do Experimento 3

Autor: Henrique Morcelles Salum

Matrícula: 232003008

Sumário

1	Introdução	2
1.1	Sobre o Experimento	2
1.1.1	Multiplexador 8 para 1	2
1.1.2	Decodificador 4 para 16	2
1.2	Introdução Teórica	3
1.2.1	Multiplexador 8 para 1	3
1.2.2	Decodificador 4 para 16	4
2	Códigos	5
2.1	Multiplexador 8 para 1	5
2.1.1	Descrição de Hardware	5
2.1.2	Testbench	5
2.2	Decodificador 4 para 16	7
2.2.1	Descrição de <i>Hardware</i>	7
2.2.2	Testbench	8
3	Compilação	9
4	Simulação	10
5	Análise	11
5.1	Análise do comportamento do Multiplexador 8 para 1	11
5.2	Análise do comportamento do Decodificador 4 para 16	12
6	Conclusão	12

Note que, na Tabela 2, há uma coluna para a representação em hexadecimal da saída. Quando lidamos com representações binárias muito grandes, é conveniente utilizar essa representação pois, se um número em sua representação binária tem n casas, em sua representação hexadecimal ele terá $\log_2 n$. Além disso, a conversão de binário para hexadecimal é muito fácil: cada algarismo da representação hexadecimal é substituído pela sua representação binária - que tem quatro bits, já que o algarismo hexadecimal de maior valor é o F_{16} , que tem valor $15_{10} = 1111_2$ - e pronto! Representações hexadecimais serão utilizadas nos códigos em VHDL neste experimento.

1.2 Introdução Teórica

1.2.1 Multiplexador 8 para 1

Um multiplexador, também chamado de Mux, é um dispositivo digital que seleciona uma entre várias entradas de dados como saída. Essencialmente, o multiplexador atua como um “comutador” controlado por entradas de seleção, determinando qual sinal será encaminhado para a saída. Esse dispositivo é extensivamente usado no projeto de máquinas de estados, pois ele é muito conveniente quando é necessário implementar diferentes lógicas a depender do estado atual.

Para entender esse dispositivo, podemos separar as entradas entre entradas de dados, que são informações a serem selecionadas, e as entradas de seleção, que são utilizadas para escolher qual das entradas de dados será enviada para a saída. O número de entradas de seleção pode ser calculado em função do número de entradas de dados n pela função:

$$f(n) = \lceil \log_2 n \rceil$$

Nesse experimento, implementamos, especificamente, um multiplexador 8 para 1, ou seja, um multiplexador com oito entradas de dados e, conseqüentemente, $\log_2 8 = 3$ entradas de seleção, além de um sinal de saída.




Figura 1: Representação externa do multiplexador 8 x 1

1.2.2 Decodificador 4 para 16

O decodificador, chamado de Dec, é um circuito combinatório com n bits de entrada e 2^n bits de saída que, para cada combinação dos bits de entrada, ativa apenas um bit de saída. Por convenção, o bit ativado costuma estar na posição representada pelos bits de entrada. Nesse experimento, implementamos, especificamente, o Dec 4x16.





Figura 2: Representação externa do decodificador 4 x 16

Olhando para a Tabela 2, podemos perceber que cada saída do decodificador representa uma combinação dos n bits de entrada, ou seja, um *mintermo* dos bits de entrada. Esse fato justifica o interesse no decodificador: desde que toda função pode ser decomposta na soma dos mintermos que representam as linhas da tabela-verdade que essa função ativa, podemos fazer um *OR* entre saídas específicas do Dec para gerar qualquer função booleana. Por exemplo:

$$\begin{aligned} f(w, x, y, z) &= \bar{w} \bar{x} \bar{y} \bar{z} + \bar{w} \bar{x} \bar{y} z + \bar{w} x \bar{y} \bar{z} + \bar{w} x \bar{y} z + \bar{w} x y \bar{z} \\ &= \sum_{wxyz} m(0, 1, 4, 5, 6) \end{aligned}$$

Podemos implementar $f(w, x, y, z)$ da seguinte forma:



2 Códigos

Nessa seção, serão apresentados os códigos desenvolvidos, em VHDL, para implementar os sistemas digitais apresentados na introdução. Aqui, alguns comentários foram suprimidos para melhor apresentação, mas os códigos enviados junto a este relatório estão todos devidamente comentados.

2.1 Multiplexador 8 para 1

2.1.1 Descrição de Hardware

O código escrito para implementar o modelo de *hardware* do Mux 8x1, utilizando atribuições condicionais *when-else* está exibido abaixo.

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3
4  entity Mux8x1 is
5      port (
6          D: in std_logic_vector(7 downto 0);
7          S: in std_logic_vector(2 downto 0);
8          Y: out std_logic
9      );
10 end entity Mux8x1;
11
12 architecture behavioral of Mux8x1 is
13 begin
14     Y <= D(7) when (S = "111") else
15         D(6) when (S = "110") else
16         D(5) when (S = "101") else
17         D(4) when (S = "100") else
18         D(3) when (S = "011") else
19         D(2) when (S = "010") else
20         D(1) when (S = "001") else
21         D(0) when (S = "000") else
22         '-';
23 end architecture behavioral;
```

Código 1: Código de *design* do multiplexador 8 para 1

2.1.2 Testbench

Além do código acima, foi necessário implementar, também em VHDL, um *testbench* para que se pudesse testar o comportamento e a funcionalidade do circuito digital projetado. Com ele, podemos gerar todas as combinações de interesse dos sinais de entrada

e analisar o comportamento do circuito sob cada um desses estímulos. O código para implementar esse *testbench* é o que segue:

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity tb_Mux8x1 is
6  end entity tb_Mux8x1;
7
8  architecture main of tb_Mux8x1 is
9      component Mux8x1 is
10         port (
11             D: in std_logic_vector(7 downto 0);
12             S: in std_logic_vector(2 downto 0);
13             Y: out std_logic
14         );
15     end component Mux8x1;
16     signal D_tb: std_logic_vector(7 downto 0) := (others => '1');
17     signal S_tb: std_logic_vector(2 downto 0) := (others => '0');
18 begin
19     instancia_Mux8x1: component Mux8x1
20         port map (
21             D => D_tb,
22             S => S_tb,
23             Y => open
24         );
25     -- Processo para variar as entradas de seleção
26     estimulos_seletoras: process
27         variable s_unsigned: unsigned(2 downto 0);
28     begin
29         wait for 12.5 ns;
30         s_unsigned := unsigned(S_tb);
31         s_unsigned := s_unsigned + 1;
32         S_tb <= std_logic_vector(s_unsigned);
33     end process estimulos_seletoras;
34     -- Processo para variar as entradas selecionadas
35     variacao_dados: process
36         variable i: integer;
37     begin
38         wait for 6.25 ns;
39         i := to_integer(unsigned(S_tb));
40         D_tb(i) <= not D_tb(i);
41         wait on S_tb;
42     end process variacao_dados;
43 end architecture main;
```

Código 2: Testbench do multiplexador 8 para 1

No código acima, o multiplexador construído é instanciado e utilizado como uma “caixa-preta”; associamos às suas entradas sinais do *testbench*, o que é equivalente a conectar cabos nas entradas de um dispositivo digital, e, dentro do *process*, fazemos esses sinais oscilarem. Dessa forma, conseguimos testar o dispositivo criado.

2.2 Decodificador 4 para 16

2.2.1 Descrição de Hardware

O código, em VHDL, que descreve o circuito do decodificador 4 para 16, utilizando atribuição seletiva *with-select*, é o que segue:

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3
4  entity Dec4x16 is
5      port (
6          A: in std_logic_vector(3 downto 0);
7          Y: out std_logic_vector(15 downto 0)
8      );
9  end entity Dec4x16;
10
11 architecture behavioral of Dec4x16 is
12 begin
13     with A select Y <=
14         X"0001" when X"0",
15         X"0002" when X"1",
16         X"0004" when X"2",
17         X"0008" when X"3",
18         X"0010" when X"4",
19         X"0020" when X"5",
20         X"0040" when X"6",
21         X"0080" when X"7",
22         X"0100" when X"8",
23         X"0200" when X"9",
24         X"0400" when X"A",
25         X"0800" when X"B",
26         X"1000" when X"C",
27         X"2000" when X"D",
28         X"4000" when X"E",
29         X"8000" when X"F",
30         "-----" when others;
31 end architecture behavioral;
```

Código 3: Código para implementação do decodificador 4x16

Nesse código, utilizamos o VHDL em alto nível, com a abstração *with-select*. Além disso, representamos os vetores de bits por hexadecimais, precedidos por ‘X’ no VHDL.

2.2.2 Testbench

Assim como com o multiplexador, precisamos fazer um *testbench* para o decodificador para testarmos o dispositivo implementado. O código desse *testbench* está exibido a seguir.

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4
5  entity tb_Dec4x16 is
6  end entity tb_Dec4x16;
7
8  architecture testbench of tb_Dec4x16 is
9
10     component Dec4x16 is
11         port (
12             A: in std_logic_vector(3 downto 0);
13             Y: out std_logic_vector(15 downto 0)
14         );
15     end component Dec4x16;
16
17     signal A_tb: std_logic_vector(3 downto 0) := (others => '0');
18 begin
19     instancia_Dec4x16: component Dec4x16
20         port map (
21             A => A_tb,
22             Y => open
23         );
24
25     estimulos: process
26         variable Uns_A: unsigned(3 downto 0);
27     begin
28         wait for 6.25 ns;
29         Uns_A := unsigned(A_tb);
30         A_tb <= std_logic_vector(Uns_A + 1);
31     end process estimulos;
32 end architecture testbench;
```

Código 4: Testbench para o decodificador 4x16

No código acima, diferente do Código 2, em que geramos apenas algumas combinações de interesse, geramos todas as combinações possíveis das entradas. Isso se deve à natureza do decodificador: diferente do multiplexador, todas as combinações possíveis das entradas são de interesse, pois todas interferem na saída a qualquer momento.

3 Compilação

Após escrever os códigos, é necessário compilá-los pelo ModelSim para que se possa simular os sistemas digitais discutidos. Caso a compilação tenha sucesso, sabemos que não houve erros nos códigos apresentados, mas ainda não podemos afirmar que a lógica para implementar os circuitos está correta; isso será analisado nas próximas seções. A seguir, está a mensagem de compilação dos códigos apresentados acima, sem nenhum erro, como pode ser visto no terminal no canto inferior da figura.




Figura 3: Compilação de todos os códigos apresentados

4 Simulação

Após compilar com sucesso os códigos apresentados, utilizamos o ModelSim para simular o comportamento dos sistemas descritos por eles. Lá, utilizamos a aba “Waves” para analisar o comportamento dos sinais de saída para cada combinação de valores dos sinais de entrada. A forma como as entradas variam segue o que definimos nos *testbenches*, então note que as ondas referentes ao Mux 8x1 não representam todas as combinações das seis entradas. Seguem as imagens das simulações no ModelSim dos sistemas projetados.




Figura 4: Simulação em forma de onda binária do multiplexador 8 para 1




Figura 5: Simulação em forma de onda binária do decodificador 4 para 16

5 Análise

Para analisar os resultados obtidos, basta olhar para os valores das ondas das entradas e saídas entre cada mudança dos sinais de entrada. Os cursores estão posicionados de forma que, ao selecionar cada um deles, vemos todas as possíveis combinações das entradas e saídas correspondentes na aba à esquerda da tela.

5.1 Análise do comportamento do Multiplexador 8 para 1

Abaixo, exibimos os *prints* que denotam o comportamento do sinal de saída Y para cada combinação da entrada de seleção S e selecionada D_n .

<p>Entrada de Seleção</p> <p>S 000</p> <p>Entrada de Dados</p> <p>D 11111111</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 1</p> <p>(2) 1</p> <p>(1) 1</p> <p>(0) 1</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 000</p> <p>Entrada de Dados</p> <p>D 11111110</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 1</p> <p>(2) 1</p> <p>(1) 1</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>	<p>Entrada de Seleção</p> <p>S 001</p> <p>Entrada de Dados</p> <p>D 11111110</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 1</p> <p>(2) 1</p> <p>(1) 1</p> <p>(0) 0</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 001</p> <p>Entrada de Dados</p> <p>D 11111100</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 1</p> <p>(2) 1</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>
<p>Entrada de Seleção</p> <p>S 010</p> <p>Entrada de Dados</p> <p>D 11111100</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 1</p> <p>(2) 1</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 010</p> <p>Entrada de Dados</p> <p>D 11111000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 1</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>	<p>Entrada de Seleção</p> <p>S 011</p> <p>Entrada de Dados</p> <p>D 11111000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 1</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 011</p> <p>Entrada de Dados</p> <p>D 11110000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>
<p>Entrada de Seleção</p> <p>S 100</p> <p>Entrada de Dados</p> <p>D 11110000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 1</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 100</p> <p>Entrada de Dados</p> <p>D 11100000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 0</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>	<p>Entrada de Seleção</p> <p>S 101</p> <p>Entrada de Dados</p> <p>D 11100000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 1</p> <p>(4) 0</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 101</p> <p>Entrada de Dados</p> <p>D 11000000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 0</p> <p>(4) 0</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>
<p>Entrada de Seleção</p> <p>S 110</p> <p>Entrada de Dados</p> <p>D 11000000</p> <p>(7) 1</p> <p>(6) 1</p> <p>(5) 0</p> <p>(4) 0</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 110</p> <p>Entrada de Dados</p> <p>D 10000000</p> <p>(7) 1</p> <p>(6) 0</p> <p>(5) 0</p> <p>(4) 0</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>	<p>Entrada de Seleção</p> <p>S 111</p> <p>Entrada de Dados</p> <p>D 10000000</p> <p>(7) 1</p> <p>(6) 0</p> <p>(5) 0</p> <p>(4) 0</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 1</p>	<p>Entrada de Seleção</p> <p>S 111</p> <p>Entrada de Dados</p> <p>D 00000000</p> <p>(7) 0</p> <p>(6) 0</p> <p>(5) 0</p> <p>(4) 0</p> <p>(3) 0</p> <p>(2) 0</p> <p>(1) 0</p> <p>(0) 0</p> <p>Saída</p> <p>Y 0</p>

Figura 6: Combinações de entradas de seleção e saídas correspondentes do multiplexador 8 para 1

Percebe-se que o comportamento está de acordo com o esperado: quando a entrada de seleção seleciona a entrada de dados D_n , $Y = D_n$.

5.2 Análise do comportamento do Decodificador 4 para 16

Exibimos abaixo os *prints* da seção à esquerda da aba waves do ModelSim para cada combinação possível da entrada.

<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0000</div> <div>0</div> <div>0</div> <div>0</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000000000001</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0001</div> <div>0</div> <div>0</div> <div>0</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000000000010</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0010</div> <div>0</div> <div>0</div> <div>1</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000000000100</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0011</div> <div>0</div> <div>0</div> <div>1</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000000001000</div> </div>
<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0100</div> <div>0</div> <div>1</div> <div>0</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000000010000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0101</div> <div>0</div> <div>1</div> <div>0</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000000100000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0110</div> <div>0</div> <div>1</div> <div>1</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000001000000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>0111</div> <div>0</div> <div>1</div> <div>1</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000010000000</div> </div>
<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1000</div> <div>1</div> <div>0</div> <div>0</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000000100000000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1001</div> <div>1</div> <div>0</div> <div>0</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000001000000000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1010</div> <div>1</div> <div>0</div> <div>1</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000010000000000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1011</div> <div>1</div> <div>0</div> <div>1</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0000100000000000</div> </div>
<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1100</div> <div>1</div> <div>1</div> <div>0</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0001000000000000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1101</div> <div>1</div> <div>1</div> <div>0</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0010000000000000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1110</div> <div>1</div> <div>1</div> <div>1</div> <div>0</div> </div> <div> <div>Saída</div> <div>Y</div> <div>0100000000000000</div> </div>	<div> <div>Entrada</div> <div> <div>A</div> <div> <div>(3)</div> <div>(2)</div> <div>(1)</div> <div>(0)</div> </div> </div> <div>1111</div> <div>1</div> <div>1</div> <div>1</div> <div>1</div> </div> <div> <div>Saída</div> <div>Y</div> <div>1000000000000000</div> </div>

Figura 7: Todas as combinações de entradas e as saídas correspondentes do decodificador 4 para 16

Novamente, percebe-se que o comportamento está de acordo com o esperado. Cada um dos *prints* acima representa uma linha da tabela-verdade do decodificador 4 para 16 e, analisando-os, percebemos que a saída está de acordo com o exibido na Tabela 2.

6 Conclusão

Nesse experimento, simulou-se dois dispositivos digitais de suma importância para a eletrônica digital: o Multiplexador 8 para 1 e o decodificador 4 para 16.

Pelo relatório, concluímos o sucesso do experimento ao analisarmos devidamente os resultados obtidos pelas simulações: notamos que o comportamento dos sistemas explorados foi exatamente o esperado para todo possível estímulo, isto é, não foram observadas discrepâncias entre o comportamento esperado e o observado.