



Universidade de Brasília  
Faculdade de Tecnologia  
Departamento de Engenharia Elétrica

---

# Relatório do Experimento 7

**Autor:** Henrique Morcelles Salum

**Matrícula:** 232003008

## Sumário


<b>1</b>	<b>Introdução</b>	<b>2</b>
<b>2</b>	<b>Códigos</b>	<b>4</b>
2.1	Lógica de Saída . . . . .	4
2.2	Lógica do Próximo Estado . . . . .	4
2.3	Máquina de Refrigerantes . . . . .	6
2.4	<i>Testbench</i> . . . . .	8
<b>3</b>	<b>Compilação</b>	<b>9</b>
<b>4</b>	<b>Simulação</b>	<b>11</b>
<b>5</b>	<b>Análise</b>	<b>11</b>
<b>6</b>	<b>Conclusão</b>	<b>11</b>

# 1 Introdução

Este experimento é composto de apenas uma tarefa: implementar um moedeiro por meio de uma máquina de estados finita. Esse moedeiro é utilizado no contexto de uma máquina de refrigerantes simplificada, que contém apenas um refrigerante (ou apenas refrigerantes de mesmo preço, que são escolhidos por uma lógica exterior à máquina).


A função do moedeiro é simples: informar ao resto do sistema quando deve ser liberado o refrigerante e/ou devolvidas as moedas (como troco ou em virtude de desistência do cliente). A saída  $R$  representa que o refrigerante deve ser liberado e as saídas  $T_1$  e  $T_0$  representam, respectivamente, que deve ser devolvido R\$0,50 e R\$0,25.

Note que, caso o preço de um refrigerante fosse R\$1,00 e apenas houvesse moedas de R\$1,00, esse poderia ser um circuito combinacional com a seguinte lógica:



Em casos um pouco mais complexos, em que houvesse, por exemplo, apenas moedas de valor maior do que R\$1,00, ainda seria possível formular um sistema combinacional, que simplesmente devolveria o troco e liberaria o refrigerante. No nosso caso, porém, as moedas de valor menor do que R\$1,00 (R\$0,25 ou R\$0,50) impõem uma restrição: é necessária memória! É preciso armazenar o dinheiro que já foi inserido na máquina e, mais do que isso, a lógica do sistema muda em função desse valor acumulado.

Um diagrama de estados simplificados que apresenta o comportamento do moedeiro está exibido a seguir. Para melhor apresentação, foram omitidas as arestas que levam dos estados em que há saídas não nulas a estados diferentes do inicial.



**Figura 1:** Diagrama de Estados do Moedeiro

A partir do diagrama de estados acima, pode-se montar a tabela a seguir. Ela condensa as tabelas de transição de estados e de saídas.

Estado Atual				Próximo Estado ( $Q^*$ )				Saídas		
$Q_3$	$Q_2$	$Q_1$	$Q_0$	$\overline{A_1} \overline{A_0}$	$\overline{A_1} A_0$	$A_1 \overline{A_0}$	$A_1 A_0$	$R$	$T_1$	$T_0$
0	0	0	0	0000	0001	0010	0000	0	0	0
0	0	0	1	0001	0010	0011	0100	0	0	0
0	0	1	0	0010	0011	0111	0100	0	0	0
0	0	1	1	0011	0111	1000	0110	0	0	0
0	1	0	0	0000	0001	0010	0000	0	0	1
0	1	0	1	0000	0001	0010	0000	0	1	0
0	1	1	0	0000	0001	0010	0000	0	1	1
0	1	1	1	0000	0001	0010	0000	1	0	0
1	0	0	0	0000	0001	0010	0000	1	0	1

**Tabela 1:** Tabela de transição de estado e saídas do moedeiro

Partindo dessa tabela é fácil formular um código em VHDL que implemente as lógicas de transição de estados e de saída, especialmente fazendo-se bom uso das estruturas de alto nível de abstração como *when-else*.

Note que muitos estados compartilham a lógica de próximo estado (as células correspondentes ao próximo estado são iguais em uma linha). Isso indica que uma máquina do tipo *Mealy* seria mais eficiente no sentido de economizar estados (e bits para representação de estados); os estados que compartilham a lógica de próximo estado poderiam ser unificados e a saída seria determinada a partir da entrada. O roteiro do experimento, impõe que máquina seja do tipo Moore.

## 2 Códigos

Para melhor organização, o moedeiro foi implementado como um *top-module*. Ele instancia três subsistemas: um registrador de deslocamento de 4 bits (feito no último experimento), um subcircuito que implementa a lógica de próximo estado e outro que implementa a lógica de saída.

Além disso, foi feito um *testbench* que alcança diversos casos de interesse. Como é um circuito sequencial, não bastaria gerar todas as combinações das entradas para um teste completo, por isso, a decisão foi fazer um *testbench* que só alcança alguns casos que ilustram o funcionamento.

### 2.1 Lógica de Saída

A lógica de saída é, basicamente, uma tradução direta da Tabela 1.

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3
4  entity LogicaSaidas is
5      port (
6          estado: in  std_logic_vector(3 downto 0);
7          T:      out std_logic_vector(1 downto 0);
8          R:      out std_logic
9      );
10 end entity LogicaSaidas;
11
12 architecture behavioral of LogicaSaidas is
13 begin
14     R <= '1' when estado = "0111" or estado = "1000" else '0';
15
16     T <= "01" when estado = "0100" or estado = "1000" else
17         "10" when estado = "0101" else
18         "00";
19 end architecture behavioral;
```

Código 1: Lógica de Saída

### 2.2 Lógica do Próximo Estado

A lógica de próximo estado é, também, quase uma tradução direta da Tabela 1. Isso ficaria mais claro se não fossem usados *shifts*, apenas *loads*, mas o uso de *shifts* é feito para melhor aproveitar o registrador de deslocamento instanciado.

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3
4  entity LogicaProxEstado is
5      port (
6          estado_atual: in  std_logic_vector(3 downto 0);
7          A:           in  std_logic_vector(1 downto 0);
8          load:        out std_logic;
```

```
9      data:          out std_logic_vector(3 downto 0);
10      direction:    out std_logic;
11      left:         out std_logic;
12      right:        out std_logic
13  );
14  end entity LogicaProxEstado;
15
16  architecture behavioral of LogicaProxEstado is
17  begin
18      process(estado_atual, A)
19      begin
20          case estado_atual is
21              when "0000" => -- S0
22                  case A is
23                      when "01" =>
24                          load <= '0';
25                          left <= '1';
26                          direction <= '0'; -- S1 (0001)
27                      when "10" =>
28                          load <= '1';
29                          data <= "0010"; -- S2
30                      when others =>
31                          load <= '1';
32                          data <= "0000"; -- S0
33                  end case;
34              when "0001" => -- S1
35                  case A is
36                      when "01" =>
37                          load <= '0';
38                          direction <= '0';
39                          left <= '0'; -- S2 (0010)
40                      when "10" =>
41                          load <= '0';
42                          direction <= '0';
43                          left <= '1'; -- S3
44                      when "11" =>
45                          load <= '1';
46                          data <= "0100"; -- S6
47                      when others =>
48                          load <= '1';
49                          data <= "0001"; -- S1
50                  end case;
51              when "0010" => -- S2
52                  case A is
53                      when "01" =>
54                          load <= '1';
55                          data <= "0011"; -- S3
56                      when "10" =>
57                          load <= '1';
58                          data <= "0111"; -- S4
59                      when "11" =>
60                          load <= '0';
61                          direction <= '0';
62                          left <= '1'; -- S7 (0101)
63                      when others =>
64                          load <= '1';
65                          data <= "0010"; -- S2
66                  end case;
67              when "0011" => -- S3
68                  case A is
```

```

69         when "01" =>
70             load <= '0';
71             direction <= '0';
72             left <= '1';      -- S4 (0111)
73         when "10" =>
74             load <= '1';
75             data <= "1000"; -- S5
76         when "11" =>
77             load <= '0';
78             direction <= '0';
79             left <= '0'; -- S8 (0110)
80         when others =>
81             load <= '1';
82             data <= "0011"; -- S3
83     end case;
84     when others => -- S4, S5, S6, S7, S8
85         case A is
86             when "01" =>
87                 load <= '1';
88                 data <= "0001";      -- S1
89             when "10" =>
90                 load <= '1';
91                 data <= "0010";      -- S2
92             when others =>
93                 load <= '1';
94                 data <= "0000";      -- S0
95         end case;
96     end case;
97 end process;
98 end architecture behavioral;

```

Código 2: Lógica de Próximo Estado

## 2.3 Máquina de Refrigerantes

A máquina de refrigerantes (moedeiro) é, como já explicado, uma estrutura *top-module*. Nela, instanciamos a lógica de saída, lógica de próximo estado e um registrador de deslocamento e conectamos tudo. Um detalhe é que há um processo extra para o *reset*. Ele foi necessário para que o estado não fosse 'U' (undefined) até a primeira batida do clock: no início da execução, *reset* é '1' para que o estado inicial seja definido assincronamente como  $Q = "0000"$ .

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3
4  entity MaquinaRefrigerante is
5      port (
6          CLK:    in  std_logic;
7          A:      in  std_logic_vector(1 downto 0);
8          T:      out std_logic_vector(1 downto 0);
9          R:      out std_logic
10     );
11 end entity MaquinaRefrigerante;
12
13 architecture structural of MaquinaRefrigerante is

```

```
14     component Registrador4Bits is
15     port (
16         clock:      in std_logic;
17         reset:       in std_logic;
18         load:        in std_logic;
19         data:         in std_logic_vector(3 downto 0);
20         direction:   in std_logic;
21         left:         in std_logic;
22         right:        in std_logic;
23         Q:            out std_logic_vector(3 downto 0)
24     );
25 end component;
26
27 component LogicaProxEstado is
28 port (
29     estado_atual:   in  std_logic_vector(3 downto 0);
30     A:              in  std_logic_vector(1 downto 0);
31     load:           out std_logic;
32     data:           out std_logic_vector(3 downto 0);
33     direction:      out std_logic;
34     left:           out std_logic;
35     right:          out std_logic
36 );
37 end component LogicaProxEstado;
38
39 component LogicaSaidas is
40 port (
41     estado: in  std_logic_vector(3 downto 0);
42     T:      out std_logic_vector(1 downto 0);
43     R:      out std_logic
44 );
45 end component;
46
47 signal estado_atual: std_logic_vector(3 downto 0) := (others => '0');
48 signal data: std_logic_vector(3 downto 0);
49 signal reset: std_logic := '1';
50 signal load, direction, left, right: std_logic;
51 begin
52     registrador: Registrador4Bits
53     port map (
54         clock      => CLK,
55         reset      => reset,
56         load       => load,
57         data       => data,
58         direction  => direction,
59         left       => left,
60         right      => right,
61         Q          => estado_atual
62     );
63
64     proximo_estado: LogicaProxEstado
65     port map (
66         estado_atual  => estado_atual,
67         A             => A,
68         load          => load,
69         data          => data,
70         direction     => direction,
71         left          => left,
72         right         => right
73     );
```



```
74
75     logica_saidas: LogicaSaidas
76     port map (
77         estado      => estado_atual,
78         T            => T,
79         R            => R
80     );
81
82     process
83     begin
84         wait for 1 ns;
85         reset <= '0';
86         wait;
87     end process;
88 end architecture structural;
```

Código 3: Máquina de Refrigerantes

## 2.4 Testbench

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity tb_MaquinaRefrigerante is
5  end entity tb_MaquinaRefrigerante;
6
7  architecture testbench of tb_MaquinaRefrigerante is
8      component MaquinaRefrigerante is
9          port(
10             CLK : in  std_logic;
11             A   : in  std_logic_vector(1 downto 0);
12             T   : out std_logic_vector(1 downto 0);
13             R   : out std_logic
14          );
15      end component;
16      signal CLK : std_logic := '0';
17      signal A   : std_logic_vector(1 downto 0) := "00";
18      signal T   : std_logic_vector(1 downto 0);
19      signal R   : std_logic;
20
21      constant CLK_PERIOD : time := 20 ns;
22  begin
23      clk_proc: process
24      begin
25          CLK <= '0'; wait for CLK_PERIOD/2;
26          CLK <= '1'; wait for CLK_PERIOD/2;
27      end process clk_proc;
28
29      DUT: MaquinaRefrigerante
30      port map(
31          CLK => CLK,
32          A   => A,
33          T   => T,
34          R   => R
35      );
36
37      stim_proc: process
```


```
38  begin
39      wait for CLK_PERIOD;
40      report "01) Inserção até R$1,00";
41      -- 0.25 + 0.25 + 0.50 = 1.00
42      A <= "01"; wait for CLK_PERIOD;
43      A <= "01"; wait for CLK_PERIOD;
44      A <= "10"; wait for CLK_PERIOD;
45      A <= "00"; wait for CLK_PERIOD * 2;
46
47      report "02) Inserção ultrapassando para R$1,25";
48      -- 0.50 + 0.50 = libera, depois +0.25 gera troco
49      A <= "10"; wait for CLK_PERIOD;
50      A <= "10"; wait for CLK_PERIOD;
51      A <= "01"; wait for CLK_PERIOD;
52      A <= "00"; wait for CLK_PERIOD * 2;
53
54      report "03) Cancelamento em cada valor armazenado";
55      -- Cancelar em S1 (0.25)
56      A <= "01"; wait for CLK_PERIOD;
57      A <= "11"; wait for CLK_PERIOD;
58      wait for CLK_PERIOD;
59      -- Cancelar em S2 (0.50)
60      A <= "10"; wait for CLK_PERIOD;
61      A <= "11"; wait for CLK_PERIOD;
62      wait for CLK_PERIOD;
63      -- Cancelar em S3 (0.75): 25+50
64      A <= "01"; wait for CLK_PERIOD;
65      A <= "10"; wait for CLK_PERIOD;
66      A <= "11"; wait for CLK_PERIOD;
67      wait for CLK_PERIOD;
68
69      report "04) Inserção após liberação ou cancelamento";
70      -- Após troco (exemplo: máquina idle volta S0)
71      A <= "01"; wait for CLK_PERIOD;
72      A <= "01"; wait for CLK_PERIOD;
73      A <= "10"; wait for CLK_PERIOD;
74      wait for CLK_PERIOD;
75      -- Novo ciclo completo até liberação
76      A <= "10"; wait for CLK_PERIOD;
77      A <= "10"; wait for CLK_PERIOD;
78      A <= "10"; wait for CLK_PERIOD;
79      wait for CLK_PERIOD * 2;
80
81      report "Fim da simulação";
82      wait;
83  end process stim_proc;
84 end architecture testbench;
```

Código 4: Testbench da máquina de refrigerantes

### 3 Compilação

Após escrever os códigos, é necessário compilá-los pelo ModelSim para que se possa simular os sistemas digitais discutidos. Caso a compilação tenha sucesso, sabemos que não houve erros nos códigos apresentados, mas ainda não podemos afirmar que a lógica para implementar os circuitos está correta; isso será analisado nas próximas seções.


A seguir, está a mensagem de compilação dos códigos apresentados acima. Sem nenhum erro, como pode ser visto no terminal no canto inferior da figura. Os códigos do flip-flop e do multiplexador 4 para 1 são necessários para que o do registrador compile corretamente.



**Figura 2:** Compilação de todos os códigos apresentados

## 4 Simulação

O gráfico de forma de onda gerado pelo ModelSim ao simular o *top-module* está exibido abaixo. Foram marcados com cursores os momento de interesse para a análise.



**Figura 3:** Simulação em forma de onda binária do moedeiro

## 5 Análise

Basta olhar o valor das saídas em Figura 3 que percebe-se o correto funcionamento do código apresentado. A saída  $R$ , de fato, é 1 apenas quando a máquina atinge ou ultrapassa R\$1,00 e as saídas  $T_1$  e  $T_0$  são ligadas apenas se o valor acumulado atinge R\$1,25 ou o cliente pede o dinheiro de volta ( $A = \text{"11"}$ ).

## 6 Conclusão

Nesse experimento, pela primeira vez, implementamos uma máquina de estados. Máquinas de estados são essenciais para a eletrônica digital; computadores nada mais são do que enormes associações de máquinas de estado de alta complexidade. A importância desse experimento reside nisso.