# Relatório do Experimento 2

Autor: Henrique Morcelles Salum

**Matrícula:** 232003008

Universidade de Brasília - UnB Departamento de Engenharia Elétrica - ENE

# Sumário

1	Introdução							
	1.1	Sobre	o Experimento	. 2				
		1.1.1	Somador Completo	. 2				
		1.1.2	Multiplexador 4 para 1	. 2				
	1.2	Introd	ução Teórica	. 2				
		1.2.1	Somador Completo	. 2				
		1.2.2	Multiplexador 4 para 1	4				
2	Códigos							
	2.1	Somac	lor Completo	5				
		2.1.1	Arquivo de Design VHDL	6				
		2.1.2	Testbench	6				
	2.2	Multip	olexador 4 para 1	. 8				
		2.2.1	Arquivo de Design VHDL	. 8				
		2.2.2	Testbench	9				
3	Cor	npilaçã	11					
4	Sim	nulação 1						
5	Ana	álise		13				
	5.1	Anális	e do comportamento do Somador Completo	13				
	5.2	Anális	e do comportamento do Multiplexador 4 para 1	14				
6	Cor	ıclusão		15				

# 1 Introdução

#### 1.1 Sobre o Experimento

Este experimento é composto por duas tarefas, em ambas, deve-se implementar circuitos lógicos com VHDL e simulá-los por meio do software ModelSim, da Intel. As especificidades de cada tarefa serão exploradas a seguir.

#### 1.1.1 Somador Completo

Na primeira tarefa, implementa-se um somador completo. As funções booleanas dos sinais de saída S e  $C_{out}$  são definidas em função das entradas A, B e  $C_{in}$  como segue:

$$S = A \oplus B \oplus C_{in}$$

$$C_{out} = A \cdot B + A \cdot C_{in} + B \cdot C_{in}$$

#### 1.1.2 Multiplexador 4 para 1

Na segunda tarefa, deve-se implementar um multiplexador de 4 para 1, utilizando dois vetores de entrada: S, de dois sinais e D, de quatro sinais. A saída é um sinal Y definido como segue:

$$Y = D_3 \cdot \overline{S_1} \cdot \overline{S_0} + D_2 \cdot \overline{S_1} \cdot S_0 + D_1 \cdot S_1 \cdot \overline{S_0} + D_0 \cdot S_1 \cdot S_0$$

#### 1.2 Introdução Teórica

#### 1.2.1 Somador Completo

Antes de definir o somador completo (Full Adder), vamos definir o meio somador (Half Adder). O meio somador é um circuito lógico combinacional que realiza a soma entre um bit A e um bit B. O valor máximo da soma de dois bits A e B é quando A=1 e B=1. O resultado dessa soma é 2, representado como 10 em binário. Dessa forma, são necessárias duas saídas para o meio somador: uma para o valor da soma na posição em que estamos e uma para o possível valor da próxima posição, que é igual a 1 quando as duas entradas são 1.




Figura 1: Representação externa do Meio Somador

Esse somador, porém, só consegue somar números de um bit. O que fazer, então, se quisermos somar números grandes de vários bits? Para cada posição das representações binárias das entradas, precisamos de um somador para realizar, além da soma entre o bit dessa posição de cada entrada, a soma com o vai~um da casa anterior - chamaremos de  $C_{in}$ . O somador que cumpre esses requisitos é chamado Somador Completo.




Figura 2: Representação externa do Somador Completo

Note que a representação acima abstrai a lógica que relaciona as saídas do somador às suas entradas. Podemos representar o Somador Completo pela sua representação interna, que explicita a relação entre entradas e saídas. Essa representação consiste na tradução das equações mostradas na seção "Sobre o Experimento" para um esquemático, construído em Logisim.




Figura 3: Representação interna do Somador Completo

Para realizar a soma de números grandes, basta encasquetarmos somadores completos. O número de somadores necessários é o número de casas das entradas e a entrada  $C_{in}$  de cada somador é a saída  $C_{out}$  do somador da posição anterior, com exceção da primeira casa, que tem como entrada  $C_{in} = 0$ . A tabela-verdade do somador completo é a que segue:

$\mathbf{E}_{\mathbf{i}}$	ntra	Saídas		
A	B	$C_{in}$	$C_{out}$	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Tabela 1: Tabela-verdade do Somador Completo

# 1.2.2 Multiplexador 4 para 1

Um multiplexador, também chamado de Mux, é um dispositivo digital que seleciona uma entre várias entradas de dados como saída. Essencialmente, o multiplexador atua como um "comutador" controlado por entradas de seleção, determinando qual sinal será encaminhado para a saída. Esse dispositivo é extensivamente usado no projeto de máquinas de estados, pois ele é muito conveniente quando é necessário implementar diferentes lógicas a depender do estado atual.




Figura 4: Representação externa do Multiplexador 4 x 1

Para entender esse dispositivo, podemos separar as entradas entre entradas de dados, que são as entradas de informações a serem selecionadas, e as entradas de seleção, que são utilizadas para escolher qual das entradas de dados será enviada para a saída. O número de entradas de seleção pode ser calculado em função do número de entradas de dados pela função:

$$f(n) = \lceil \log_2 n \rceil$$

em que n é o número de entradas de dados.

Nesse experimento, implementamos, especificamente, um multiplexador 4 para 1, ou seja, um multiplexador com quatro entradas de dados e, consequentemente,  $\log_2 4 = 2$  entradas de seleção, além de um sinal de saída. A representação externa do Mux 4x1 já foi apresentada e a interna está a seguir:




Figura 5: Representação interna do Multiplexador 4x1

A tabela-verdade do Mux 4x1 é a que segue:

$S_1$	$S_0$	Saída
0	0	$D_3$
0	1	$D_2$
1	0	$D_1$
1	1	$D_0$

Tabela 2: Tabela-verdade do Multiplexador 4x1

# 2 Códigos

Nessa seção, serão apresentados os códigos desenvolvidos, em VHDL, para implementar os sistemas digitais apresentados na introdução. Os códigos referentes ao design dos sistemas digitais são apresentados aqui com alguns comentários, os testbenches, com bem menos. Os códigos enviados junto a esse relatório, porém, estão todos devidamente comentados - aqui, alguns comentários foram suprimidos para melhor apresentação.

#### 2.1 Somador Completo

Para implementar o somador completo descrito anteriormente, foi necessário desenvolver o seu **arquivo de** *design* **VHDL**, composto pela entidade (*entity*), que estabelece a interface do dispositivo, e pela arquitetura (*architecture*), que estabelece a sua lógica interna.

#### 2.1.1 Arquivo de Design VHDL

O código escrito para implementar o arquivo de design do Somador Completo é o que segue:

```
library IEEE;
   use IEEE.std_logic_1164.all;
   -- Criação da entidade, que declara entradas e saídas do sistema
   entity somadorCompleto is
       port (
           A, B, Cin : in std_logic; -- Entradas
           S, Cout : out std_logic -- Saídas
       );
   end somadorCompleto;
10
11
   -- Criação da arquitetura, que estabelece a lógica entre as entradas e
12
       saídas
   architecture main of somadorCompleto is
13
14
       S <= A xor B xor Cin; -- Lógica da saída S
       Cout <= (A and B) or (A and Cin) or (B and Cin); -- Lógica da saída
16
          Cout
   end architecture main;
```

Código 1: Código para implementação do somador completo

A entity no código acima é uma representação equivalente à exposta na **Figura 2**, enquanto a architecture é equivalente à representação exposta na **Figura 3**.

#### 2.1.2 Testbench

Além do código acima, foi necessário implementar, também em VHDL, um testbench para que se pudesse testar o comportamento e a funcionalidade do circuito digital projetado. Com ele, podemos gerar todas as combinações de sinais possíveis e analisar o comportamento do circuito sob cada um desses estímulos. O código para implementar esse testbench é o que segue:

```
library IEEE;
use IEEE.std_logic_1164.all;
```

```
-- A entidade do testbench é vazia pois ele nunca será instanciado
   entity tb_somadorCompleto is
   end tb_somadorCompleto;
   architecture main of tb_somadorCompleto is
        -- Declaração do componente "somadorCompleto". Pense num componente
           como uma classe
       component somadorCompleto is
10
            port (
                 A, B, Cin : in std_logic;
12
                 S, Cout : out std_logic
13
            );
14
       end component somadorCompleto;
15
       -- Sinais internos do testbench
       signal A_tb : std_logic := '0';
17
       signal B_tb : std_logic := '0';
18
       signal Cin_tb : std_logic := '0';
19
   begin
20
        -- Inicialização da instância do componente - como se fosse um objeto
       instancia_somador : component somadorCompleto
22
            port map (
23
                A \Rightarrow A_{tb}
                 B \Rightarrow B_{tb}
25
                Cin => Cin_tb,
26
                 S \Rightarrow open,
27
                 Cout => open
28
            );
        -- Processo para variar as entradas
30
       estimulos : process
31
            variable i : integer := 0;
32
       begin
33
            if i \neq 0 then
                 if i mod 2 = 0 then Cin_tb <= not Cin_tb;</pre>
35
                 end if;
36
37
                 if i mod 4 = 0 then B_tb <= not B_tb;</pre>
                 end if;
38
                 if i mod 8 = 0 then A_tb <= not A_tb;</pre>
39
                 end if;
40
            end if;
41
```

```
i := i + 1;
wait for 6.25 ns;
end process estimulos;
end architecture main;
```

Código 2: Testbench para o somador completo

No código acima, o Somador Completo construído é instanciado e utilizado como uma "caixa-preta"; associamos às suas entradas sinais do *testbench*, o que é equivalente a conectar cabos nas entradas de um dispositivo digital, e, dentro do *process*, fazemos esses sinais oscilarem. Dessa forma, conseguimos testar o dispositivo criado.

## 2.2 Multiplexador 4 para 1

Como pôde ser visto, nos códigos relativos ao somador completo, a abordagem foi bastante de baixo nível: não utilizamos abstrações fornecidas pela linguagem VHDL, a função foi implementada diretamente pela equação correspondente e o testbench gerou todas as oito possíveis combinações das três entradas. A abordagem para o multiplexador foi diferente, como será observado nos códigos subsequentes.

#### 2.2.1 Arquivo de Design VHDL

O código formulado para implementar o Multiplexador 4 para 1 é o que segue:

```
library IEEE;
   use IEEE.std_logic_1164.all;
   entity Mux4x1 is
       port (
5
           D : in std_logic_vector(3 downto 0); -- Entradas de dados
           S : in std_logic_vector(1 downto 0); -- Entradas de seleção
           Y : out std_logic -- Saída
       );
9
   end entity Mux4x1;
10
11
   architecture main of Mux4x1 is
12
   begin
13
       Y \le D(3) when (S = "11") else -- Lógica da saída
14
            D(2) when (S = "10") else -- definida em função
15
            D(1) when (S = "01") else -- das entradas de
16
```

```
D(0) when (S = "00") else -- seleção

'-'; -- don't care quando as entradas de seleção são don't

cares, weak, alta impedância, etc.

end architecture main;
```

Código 3: Código para implementação do multiplexador 4x1

Aqui, ao invés de implementar a função pela equação correspondente, foi utilizada uma construção de controle de fluxo 'if', em que apenas se definiu o comportamento do circuito para as combinações das entradas de seleção, além de se ter considerado apenas alguns valores - 0 e 1 - para elas, fazendo com que as outras possibilidades - X, Z, H, ... - gerassem saída don't care (-). O testbench do multiplexador é o que segue.

Analogamente ao Somador Completo, no Multiplexador 4 para 1, a entidade é equivalente à representação da Figura 4 e a arquitetura, à da Figura 5.

#### 2.2.2 Testbench

O código referente ao testbench do Multiplexador é o que segue:

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity tb_Mux4x1 is
   end entity tb_Mux4x1;
6
   architecture main of tb_Mux4x1 is
       component Mux4x1 is
9
           port (
10
                D : in std_logic_vector(3 downto 0);
11
                S : in std_logic_vector(1 downto 0);
12
                Y : out std_logic
           );
14
       end component Mux4x1;
15
16
       signal D_tb : std_logic_vector(3 downto 0) := (others => '1');
17
       signal S_tb : std_logic_vector(1 downto 0) := (others => '0');
   begin
19
       instancia_Mux4x1 : component Mux4x1
20
```

```
port map (
21
                 D \Rightarrow D_{tb}
22
                 S \Rightarrow S_{tb}
23
                 Y => open
24
            );
25
        -- Processo para variar as entradas de seleção
27
       estimulos_seletoras: process
28
            variable s_unsigned : unsigned(1 downto 0);
29
       begin
30
            wait for 25 ns;
            s_unsigned := unsigned(S_tb);
32
            s_unsigned := s_unsigned + 1;
33
            S_tb <= std_logic_vector(s_unsigned);</pre>
       end process estimulos_seletoras;
35
        -- Processo para variar as entradas selecionadas
37
       variacao_dados: process
38
            variable i : integer;
       begin
40
            wait for 12.5 ns;
            -- O indice do elemento do vetor D que é selecionado coincide com
42
               o valor do vetor S em inteiro
            i := to_integer(unsigned(S_tb));
            D_tb(i) <= not D_tb(i);</pre>
44
            wait on S_tb;
45
       end process variacao_dados;
46
   end architecture main;
47
```

Código 4: Testbench para o multiplexador 4x1

Ao contrário do testbench anterior, aqui não são geradas todas as combinações possíveis dos sinais de entrada. Isso se deve à natureza do multiplexador: nele, é irrelevante a variação dos sinais não selecionados em um momento da simulação. Portanto, basta que geremos todas as combinações das entradas de seleção e se verifique se o sinal de saída corresponde à entrada de dados que deve ser selecionada por essa combinação. Para que essa simulação seja mais completa, fez-se com que os sinais de dados selecionados em um momento da simulação oscilassem entre 0 e 1.

# 3 Compilação

Após escrever os códigos, é necessário compilá-los pelo ModelSim para que se possa simular os sistemas digitais discutidos. Caso a compilação tenha sucesso, sabemos que não houve erros nos códigos apresentados, mas ainda não podemos afirmar que a lógica para implementar os circuitos está correta, isso será analisado nas próximas seções.

A seguir, está a mensagem de compilação dos códigos apresentados acima, sem nenhum erro, como pode ser visto no terminal no canto inferior da figura.




Figura 6: Compilação de todos os códigos apresentados

# 4 Simulação

Após compilar com sucesso os códigos apresentados, utilizamos o ModelSim para simular o comportamento dos sistemas descritos por eles. Lá, utilizamos a aba "Waves" para analisar o comportamento dos sinais de saída para cada combinação de valores dos sinais de entrada. A forma como as entradas variam segue o que definimos nos testbenches, então note que as ondas referentes ao Mux 4x1 não representam todas as combinações das seis entradas. Seguem as imagens das simulações no ModelSim dos sistemas projetados.




Figura 7: Simulação em forma de onda binária do somador completo




Figura 8: Simulação em forma de onda binária do multiplexador

## 5 Análise

Para analisar os resultados obtidos, basta olhar para os valores das ondas das entradas e saídas entre cada mudança dos sinais de entrada. Os cursores estão posicionados de forma que, ao selecionar cada um deles, vemos todas as possíveis combinações das entradas e saídas correspondentes na aba à esquerda da tela.

## 5.1 Análise do comportamento do Somador Completo

Abaixo, exibimos os *prints* que denotam o comportamento dos sinais de saída S e  $C_{out}$  para cada combinação dos sinais de entrada A, B e  $C_{in}$ .



Figura 9: Todas as combinações possíveis de entradas e as saídas correspondentes do Somador Completo

Percebe-se que o comportamento está de acordo com o esperado: a concatenação das saídas  $C_{out}$  e S corresponde à soma dos bits de entrada A, B e  $C_{in}$ .

### 5.2 Análise do comportamento do Multiplexador 4 para 1

Para analisar os resultados da simulação do Mux 4x1, observou-se a saída Y para cada combinação da entrada de seleção. Abaixo, estão exibidos os prints que mostram o comportamento do circuito simulado pelo ModelSim para cada uma dessas combinações. Perceba que cada linha representa uma combinação das entradas de seleção e, portanto, uma entrada de dados selecionada, enquanto cada coluna representa um possível valor do sinal de entrada de dados selecionado.






Figura 10: Saídas para todas as combinações das entradas de seleção e de dados selecionadas

Nota-se, em especial, os sinais destacados em cada coluna - sempre o sinal de saída Y e o sinal de entrada selecionado  $D_n$ . É fácil perceber que aquele é igual a este para qualquer combinação das entradas de seleção, ou seja, que a saída é igual ao sinal selecionado, como é, por definição, em um multiplexador.

# 6 Conclusão

Nesse experimento, simulou-se, com sucesso, dois dispositivos digitais de suma importância para a eletrônica digital: o Somador Completo e o Multiplexador 4 para 1. No relatório, percebeu-se o sucesso do experimento e pôde-se analisar devidamente os resultados obtidos pelas simulações, por meio das quais foi possível analisar minuciosamente esses dois circuitos e o seu comportamento para cada estímulo possível.

Concluindo, não foram observadas discrepâncias entre o comportamento esperado e o observado, podendo-se concluir, portanto, o sucesso do experimento.