

1 Introdução

A atividade requisiava a implementação de três registradores de deslocamento com feedback linear(LFSR) em Verilog, bem como a implementação de gráficos e figuras ilustrativas para visualização dos padrões gerados pelos dados.

O programa foi desenvolvido na linguagem Verilog, compilada utilizando a ferramenta Icarus Verilog, no sistema operacional Windows 10. O programa foi inicialmente implementado e compilado em uma máquina com 16GB de RAM em um processador Intel Core I5-9400F.

2 Instruções de compilação

Para executar as implementações feitas no trabalho, basta realizar os seguintes passos:

```
1 >>> iverilog -o test_bench_<NUM>bit.vvp test_bench_<NUM>bit.v
2 >>> vvp test_bench_<NUM>bit.vvp
```

Onde <NUM> representa o número de bits do LFSR, ou seja, $\langle \text{NUM} \rangle \in \{3, 4, 8\}$. Os dados de ondas são salvos em arquivos test_<NUM>.vcd e podem ser visualizados por meio de programas como o GTKWave.

Todo o código deste trabalho está disponível no seguinte repositório do GitHub:

hfill <https://github.com/HenrySilvaCS/Logical-Systems-UFMG/tree/main/tp3>

3 Implementação dos LFSR

Para realização desta atividade, optou-se por implementar três LFSR diferentes, de tamanhos 3, 4 e 8, utilizando-se os polinômios que maximizam o período do circuito. As seções a seguir contêm as implementações em Verilog, os gráficos das representações decimais em função do tempo e os bitmaps criados para os respectivos registradores.

3.1 3-BIT LFSR

Primeiramente, destaca-se o código do registrador LFSR para 3 bits:

```
1 module lfsr_3bit(
2     input    clock,
3     input    reset,
4     input    [2:0] taps,
5     input    [2:0] reset_value,
6     output   reg [2:0] computed_value);
7
8
9     always @ (posedge clock, negedge reset)
10    begin
11        if (!reset)
12            begin
13                computed_value <= reset_value;
14            end
15        else
16            begin
17                computed_value <= computed_value >> 1;
18                computed_value[2] <= computed_value[0] ^
19                    ((taps[1]) ? computed_value[1] : 0) ^
20                    ((taps[0]) ? computed_value[2] : 0);
21            end
22    end
23 endmodule
24 module lfsr_testbench_3bit;
25     reg clk;
26     reg n_rst;
27     reg [2:0] polinomio;
28     reg [2:0] reset;
29     wire [2:0] test_computed_value;
30     integer posedgectr;
31
32     lfsr_3bit lfsr_iut(.clock(clk),
33                       .reset(n_rst),
34                       .taps(polinomio),
35                       .reset_value(reset),
```

```


36         .computed_value(test_computed_value));
37     initial
38     begin
39         #0
40         $monitor("LSFR_3BIT (clock_atual=%d): %d", posedgectr, test_computed_value);
41         $dumpfile("test_3.vcd");
42         $dumpvars(0, lfsr_testbench_3bit);
43
44         n_rst = 1;
45         clk = 0;
46         posedgectr = 0;
47
48         #10
49         reset = 3'b111;
50         polinomio = 3'b110;
51         n_rst = 0;
52
53         #10
54         n_rst = 1;
55
56         #512
57         $finish;
58     end
59
60     always #1 begin
61         clk = !clk;
62         if (clk) posedgectr = posedgectr + 1;
63     end
64 endmodule

```

Nota-se que ele recebe como entrada a variável taps, que é uma sequência de bits representando o polinômio em questão, que possibilita que diferentes polinômios sejam testados de modo a reutilizar o código. Além disso, também é possível variar o valor inicial armazenado nos flip flops, através da variável reset_value, que por padrão é uma sequência composta apenas por 1's. Esses padrões da implementação foram mantidos para os outros dois registradores criados.

Além disso, também foi feito um gráfico representando os valores gerados em função do tempo: Também foi

Figure 1: Gráfico que mostra os valores gerados em representação decimal em função do tempo em nanosegundos. Percebe-se que o período é máximo e igual a $T = 2^3 - 1 = 7$ ciclos.



desenvolvido o bitmap para o padrão do LFSR em questão:

3.2 4-BIT LFSR


Primeiramente, destaca-se o código do registrador LFSR para 4 bits:

```

1 module lfsr_4bit(
2     input    clock,
3     input    reset,
4     input    [3:0] taps,
5     input    [3:0] reset_value,
6     output   reg [3:0] computed_value);
7
8

```

Figure 2: Bitmap do LFSR de 3 bits para o polinômio $x^3 + x^2 + 1$.




```

9      always @ (posedge clock, negedge reset)
10     begin
11         if (!reset)
12             begin
13                 computed_value <= reset_value;
14             end
15         else
16             begin
17                 computed_value <= computed_value >> 1;
18                 computed_value[3] <= computed_value[0] ^
19                     ((taps[2]) ? computed_value[1] : 0) ^
20                     ((taps[1]) ? computed_value[2] : 0) ^
21                     ((taps[0]) ? computed_value[3] : 0);
22             end
23     end
24 endmodule
25 module lfsr_testbench_4bit;
26     reg clk;
27     reg n_rst;
28     reg [3:0] polinomio;
29     reg [3:0] reset;
30     wire [3:0] test_computed_value;
31     integer posedgectr;
32
33     lfsr_4bit lfsr_iut(.clock(clk),
34                     .reset(n_rst),
35                     .taps(polinomio),
36                     .reset_value(reset),
37                     .computed_value(test_computed_value));
38
39     initial
40     begin
41         #0
42         $monitor("LSFR_4BIT (clock_atual=%d): %d", posedgectr, test_computed_value);
43         $dumpfile("test_4.vcd");
44         $dumpvars(0, lfsr_testbench_4bit);
45
46         n_rst = 1;
47         clk = 0;
48         posedgectr = 0;
49
50         #10
51         reset = 4'b1111;
52         polinomio = 4'b1100;
53         n_rst = 0;
54
55         #10
56         n_rst = 1;
57
58         #512
59         $finish;
60     end
61
62     always #1 begin
63         clk = !clk;
64         if (clk) posedgectr = posedgectr + 1;
65     end
66 endmodule

```


Além disso, também foi feito um gráfico representando os valores gerados em função do tempo: Também foi

Figure 3: Gráfico que mostra os valores gerados em representação decimal em função do tempo em nanosegundos. Percebe-se que o período é máximo e igual a $T = 2^4 - 1 = 15$ ciclos.



desenvolvido o bitmap para o padrão do LFSR em questão:

Figure 4: Bitmap do LFSR de 4 bits para o polinômio $x^4 + x^3 + 1$.



3.3 8-BIT LFSR

Primeiramente, destaca-se o código do registrador LFSR para 8 bits:

```
1 module lfsr_8bit(  
2     input    clock,  
3     input    reset,  
4     input    [7:0] taps,  
5     input    [7:0] reset_value,  
6     output   reg [7:0] computed_value);  
7  
8  
9     always @ (posedge clock, negedge reset)  
10        begin
```

```

11         if (!reset)
12             begin
13                 computed_value <= reset_value;
14             end
15         else
16             begin
17                 computed_value <= computed_value >> 1;
18                 computed_value[7] <= computed_value[0] ^
19                     ((taps[6]) ? computed_value[1] : 0) ^
20                     ((taps[5]) ? computed_value[2] : 0) ^
21                     ((taps[4]) ? computed_value[3] : 0) ^
22                     ((taps[3]) ? computed_value[4] : 0) ^
23                     ((taps[2]) ? computed_value[5] : 0) ^
24                     ((taps[1]) ? computed_value[6] : 0) ^
25                     ((taps[0]) ? computed_value[7] : 0);
26             end
27         end
28     endmodule
29     module lfsr_testbench_8bit;
30         reg clk;
31         reg n_rst;
32         reg [7:0] polinomio;
33         reg [7:0] reset;
34         wire [7:0] test_computed_value;
35         integer posedgectr;
36
37         lfsr_8bit lfsr_iut(.clock(clk),
38                         .reset(n_rst),
39                         .taps(polinomio),
40                         .reset_value(reset),
41                         .computed_value(test_computed_value));
42
43         initial
44         begin
45             #0
46             $monitor("LSFR_8BIT (clock_atual=%d): %d", posedgectr, test_computed_value);
47             $dumpfile("test_8.vcd");
48             $dumpvars(0, lfsr_testbench_8bit);
49
50             n_rst = 1;
51             clk = 0;
52             posedgectr = 0;
53
54             #10
55             reset = 8'b11111111;
56             polinomio = 8'b10111000;
57             n_rst = 0;
58
59             #10
60             n_rst = 1;
61
62             #512
63             $finish;
64         end
65
66         always #1 begin
67             clk = !clk;
68             if (clk) posedgectr = posedgectr + 1;
69         end
70     endmodule

```

Além disso, também foi feito um gráfico representando os valores gerados em função do tempo: Também foi desenvolvido o bitmap para o padrão do LFSR em questão:

Figure 5: Gráfico que mostra os valores gerados em representação decimal em função do tempo em nanosegundos. Percebe-se que o período é máximo e igual a $T = 2^8 - 1 = 255$ ciclos.




Figure 6: Bitmap do LFSR de 8 bits para o polinômio $x^8 + x^6 + x^5 + x^4 + 1$.

