1 Introdução

O programa foi desenvolvido na linguagem Verilog, compilada utilizando a ferramenta Icarus Verilog, no sistema operacional Windows 10. O programa foi inicialmente implementado e compilado em uma máquina com 16GB de RAM em um processador Intel Core I5-9400F.

Todo código deste trabalho está disponível no seguinte repositório do GitHub:

https://github.com/HenrySilvaCS/Logical-Systems/tree/main/tp2

Para compilar e executar os arquivos contidos no repositório utilizando-se o Icarus Verilog, basta realizar os seguintes passos:

```
1 >>> iverilog -o test_bench_<NUM>.vvp test_bench_<NUM>.v
2 >>> vvp test_bench_<NUM>.vvp
3 >>> gtkwave
```

Onde < NUM > indica uma determinada atividade.

2 Primeira atividade

A primeira atividade requisita a implementação de um registrador de deslocamento para esquerda. O código verilog implementado é apresentado a seguir:

```
module shifting_4bit(clock,clear,E,A);
      input clock, clear, E;
      output A;
      reg A;
      reg B,C,D;
6
      always @(posedge clock)
        begin
           if(!clear) begin A<=0;B<=0;C<=0;D<=0;end
           else begin
            D \le E;
10
            <=D;
11
12
            B <= C:
            A <= B:
13
           end
14
```

Além do código, também foi produzido um diagrama temporal:



Figure 1: Diagrama temporal para o registrador de deslocamento para esquerda.

3 Segunda atividade

A segunda atividade requisita a implementação de um contador de 4 bits em anel. O código verilog implementado é apresentado a seguir:

```
module feedback_register(clock, clear,out);
input clock,clear;
output out;
reg A,B,C,D;
always @(posedge clock)
begin
if(!clear) begin A<=1;B<=0;C<=0;D<=0;end</pre>
```





Figure 2: Diagrama temporal para o contador de 4 bits em anel.



4 Terceira atividade

A segunda terceira requisita a implementação de um Contador Johnson. O código verilog implementado é apresentado a seguir:

```
module johnson_counter(clk,clr,out);
  input clk,clr;
  output out;
       reg A,B,C,D;
       always @(posedge clk)
         begin if(!clr) begin A<=0;B<=0;C<=0;D<=0;end
8
             else begin
               D <= C;
10
               C <= B;
               B <= A;
A <= (~D);
11
12
13
            end
          end
14
       assign out=D;
15
    endmodule
```

Figure 3: Diagrama temporal para o Contador Johnson.

