RP2040
硬件设计中文导读

面向自制键盘主板：最小系统、去耦、Flash、晶振、USB 与 PCB 布局

非官方工程导读

依据 Raspberry Pi《Hardware design with RP2040》Release 2（2026-08-20）整理，并结合当前原理图中的 C6-C16 给出布局建议。

用途：设计审阅与 PCB 布局参考 | 不是 Raspberry Pi 官方中文出版物

0 怎么使用这份导读

这不是逐句翻译，而是一份按工程决策重新组织的中文导读。官方原文采用 CC BY-ND 4.0 许可，本导读不复制原书版式与插图，所有示意图和检查表均重新绘制。参数若与器件最新数据手册冲突，应以最新数据手册为准。

先给结论	你当前原理图中的 RP2040 最小系统结构总体正确。C6-C16 的关键不在原理图横向排列，而在 PCB 上必须分散到对应电源脚附近；C8 与 C10 是内部稳压器稳定性所需的 1 μF 电容，优先级最高。

本导读覆盖：

- 供电域、去耦电容与 C6-C16 的精确用途
- 外部 QSPI Flash、BOOTSEL 电路及走线要求
- 12 MHz 晶振、负载电容和 1 kΩ 阻尼电阻
- USB 2.0 Full-Speed 差分对、27 Ω 串联端接与 Type-C CC 电阻
- 两层/四层 PCB 的地平面、回流路径和下单前检查

符号约定

标记	含义
必须	芯片工作或接口合规所要求；应严格满足。
建议	显著改善裕量、EMI 或量产一致性。
参考值	来自官方示例；不能脱离 PCB 叠层或具体器件直接照搬。

官方原文	https://datasheets.raspberrypi.com/rp2040/hardware-design-with-rp2040.pdf

1 最小系统与供电架构

对应官方第 1 章与第 2.1 节

RP2040 是 7 × 7 mm、56 引脚 QFN 器件，常规系统只需外部提供稳定的 3.3 V。芯片内部 LDO 将 3.3 V 转换为约 1.1 V，供数字内核使用。外部 Flash 保存程序，12 MHz 晶振提供稳定时钟，USB 可用于下载和通信。

电源关系

电源脚/域	电压	功能	必须的本地去耦
VREG_VIN（44）	3.3 V	内部 LDO 输入及上电复位/欠压检测供电	1 µF，紧靠引脚
VREG_VOUT（45）	约 1.1 V	内部 LDO 输出；外部连接至全部 DVDD	1 µF，紧靠引脚
DVDD（23、50）	约 1.1 V	数字内核	每脚 100 nF
IOVDD（1、10、22、33、42、49）	通常 3.3 V	GPIO 与 QSPI I/O 电平	原则上每脚 100 nF
USB_VDD（48）	3.3 V	USB PHY	100 nF
ADC_AVDD（43）	3.3 V	ADC 模拟电源	100 nF
GND/EP（57）	0 V	裸露焊盘、主要接地与散热路径	低阻连接地平面，多颗过孔

不要误解　原理图中所有 3V3 电容看起来并联，但它们不是一颗大电容的等价拆分。每颗 100 nF 都负责就地提供瞬态电流，物理位置决定其高频效果。

外部 5 V 转 3.3 V 稳压器的输入/输出电容必须按该稳压器自己的数据手册选值和布局。它们属于电源入口的低频/中频储能，不能替代 RP2040 引脚附近的去耦。

2 C6-C16：一颗电容对应一个位置

针对当前原理图的布局映射

位号	数值	对应 RP2040 引脚	PCB 摆放要求
C6	100 nF	DVDD 50	紧贴 50 脚；不要与 C7 集中摆在另一侧。
C7	100 nF	DVDD 23	紧贴 23 脚。
C8	1 µF	VREG_VOUT 45	必须紧贴 45 脚；短接至 1V1/DVDD，回路极小。
C10	1 µF	VREG_VIN 44	必须紧贴 44 脚；3V3 输入路径短且直接。
C9	100 nF	USB_VDD 48 + IOVDD 49	放在相邻的 48/49 脚旁。官方两层板示例允许两脚共用。
C11	100 nF	IOVDD 42	紧贴 42 脚。
C12	100 nF	IOVDD 33	紧贴 33 脚。
C13	100 nF	IOVDD 22	紧贴 22 脚。
C14	100 nF	IOVDD 10	紧贴 10 脚。
C15	100 nF	IOVDD 1	紧贴 1 脚。
C16	100 nF	ADC_AVDD 43	紧贴 43 脚；避开 USB、时钟及键盘扫描边沿密集走线。

空间允许时　为 48 脚 USB_VDD 与 49 脚 IOVDD 分别配置一颗 100 nF 比共用 C9 更理想。共用是官方两层单面贴装示例为了扇出空间作出的折中，普通键盘应用通常可以接受。

布局优先级

优先级	对象	原因
P0	C8、C10	关系到内部 LDO 的稳定运行。
P1	C6、C7、C9、C11-C16	抑制各电源域高频压降和噪声。
P2	3.3 V 稳压器的大容量输入/输出电容	保证外部电源环路稳定并承受较慢的负载变化。

3 去耦电容的 PCB 放法

重点是环路面积，不是单纯测直线距离

每颗去耦电容都形成一个高频电流回路：电容电源端 → 芯片电源脚 → 芯片内部负载 → GND/裸露焊盘 → 电容地端。回路越短、越宽、越贴近完整地平面，寄生电感越小。

推荐连接顺序

推荐	电气路径	说明
好	电源面/粗线 → 电容电源焊盘 → 短线 → RP2040 电源脚	电容位于电源进入芯片的最后一站。
好	电容 GND 焊盘 → 紧邻地过孔 → 完整地平面 → EP57	过孔贴焊盘，回流路径直接。
差	电源脚 → 长细线 → 一排并联电容	高频时长线电感使远端电容几乎来不及供电。
差	多颗电容共用一根细长地线再接地	共享阻抗造成不同电源域相互耦合。

实操规则

• 优先放在 RP2040 同一面、封装边缘外侧；官方没有硬性毫米指标，目标是焊盘到引脚尽可能短。

• 电容的电源端朝向芯片；地端朝向就近地过孔或大面积地铜。

• 尽量不要在芯片电源脚与电容之间换层。若必须把电容放背面，应把电源/地过孔直接放在相应引脚与电容旁。

• 不要让高速信号穿过电容与芯片之间，也不要切割其下方的地参考面。

• RP2040 中央裸露焊盘 EP57 必须完整焊接到 GND，并使用多个小过孔连接地平面；同时遵守 PCB 厂的阻焊和塞孔能力。

• 0402 的寄生电感较低且容易贴近 0.4 mm 间距 QFN；若使用 0603，必须确认不会迫使走线绕远。

两层板	底层尽量保持连续 GND；顶层完成元件、扇出和关键信号。不要为了布线随意切碎底层地平面。键盘矩阵低速，但 USB、QSPI、晶振和电源瞬态仍然需要良好回流。

4 QSPI Flash 与 BOOTSEL

对应官方第 2.2、2.6 节

RP2040 没有片上非易失存储器，程序通常存放在外部 3.3 V QSPI Flash 中，并通过 XIP 接口执行。官方最小示例使用 W25Q128JVS（128 Mbit / 16 MB），这也是 RP2040 支持的最大寻址容量。

原理图与布局要点

• Flash 紧靠 RP2040 的 QSPI 引脚一侧，QSPI_SS、SCLK、SD0-SD3 直接且短，避免支路和测试焊盘长 stub。

• Flash 的 100 nF 去耦电容（你图中的 C5）紧贴 Flash VCC 引脚，并就近接地。

• QSPI_SS 可预留 10 kΩ 上拉位置；官方示例对指定 Winbond 器件标为 DNF，但更换 Flash 时要重新核对上电要求。

• BOOTSEL 按键把 QSPI_SS 经 1 kΩ 拉到 GND。1 kΩ 允许芯片启动后安全覆盖这个外部低电平，不能用 0 Ω 直接替代。

• BOOTSEL 的 1 kΩ 与可选上拉电阻靠近 Flash，避免额外铜线成为 QSPI 支路。

兼容 Flash 的最低命令集

命令	用途
03h	24 位地址串行读取；Boot ROM 初始探测与通用 XIP 启动基础。
02h	256 字节页编程。
05h	读取状态寄存器。
06h	置位写使能锁存。
20h	4 kB 扇区擦除。

对当前原理图	W25Q128JVSIQ、C5=100 nF、BOOTSEL 串联 1 kΩ 的思路与官方最小系统一致。R40=0 Ω 若只是跳线位可以保留，但应避免让 QSPI_SS 产生长支路。

5 12 MHz 晶振电路

对应官方第 2.3 节

RP2040 可以从内部振荡器启动，但其频率随芯片、电压和温度变化，不能满足 USB 等需要准确时钟的应用。官方首选在 XIN 与 XOUT 之间连接 12 MHz 晶振。

项目	官方示例/推荐	设计含义
晶振	Abracon ABM8-272-T3	12 MHz，CL=10 pF，最大 ESR=50 Ω，3.3 V IOVDD 条件下已验证。
负载电容	C2=C3=15 pF	两颗串联等效约 7.5 pF；加上约 3 pF 寄生后接近 10 pF。
串联阻尼	XOUT 侧 1 kΩ	限制驱动，降低过驱损坏风险；更换晶振或 IOVDD 后需重新验证。
容差	±30 ppm（示例器件）	通常足以满足 USB 和常规时钟需求。

布局规则

- 晶振、C2、C3 和 1 kΩ 电阻都紧靠 XIN/XOUT；整个网络面积尽可能小。
- XIN/XOUT 不换层、不跨分割，不与 USB、QSPI 时钟或键盘扫描线长距离并行。
- 晶振下方及附近不要走高速信号；地参考保持安静连续。
- 负载电容优先使用 C0G/NP0，容差小、温漂低。
- 若改用不同 CL、ESR 的晶振，不能机械照抄 15 pF 与 1 kΩ；需计算并进行温度、供电和启动时间验证。

对当前原理图	12 MHz 晶振、两颗 15 pF 到地以及 XOUT 串联 1 kΩ 的拓扑与官方示例一致。PCB 上应把它们组成一个贴近 20/21 脚的小岛。

6 USB 2.0 Full-Speed 与 Type-C

对应官方第 2.4.1 节，并结合当前 Type-C 原理图

RP2040 的 USB_DP/USB_DM 内部已经具备角色/速率识别所需的上拉和下拉功能，不需要额外外置。官方要求每根数据线串联 27 Ω 端接电阻，并把电阻靠近 RP2040。

项目	要求/建议
串联端接	D+、D- 各 27 Ω，靠近 RP2040，阻值与封装对称。
差分阻抗	目标约 90 Ω differential；必须根据 PCB 厂实际叠层计算。
参考地	差分对全程位于连续 GND 上方，不跨缝隙、孔洞或电源分割。
走线	同层、并行、少转角、少过孔、无支路；长度尽量匹配。
Type-C 设备端	CC1、CC2 各自用 5.1 kΩ 下拉到 GND，不能共用一颗。
ESD	量产或外露接口建议在连接器附近放低电容 USB ESD 器件，泄放路径短接机壳/地。

不要直接照抄线宽　官方两层示例的 0.8 mm 线宽、0.15 mm 间距只针对约 1 mm 板厚及其具体铜厚/介质。若你的键盘 PCB 是常见 1.6 mm 两层板，应让板厂按实际叠层计算 90 Ω；USB FS 往往能容忍一定偏差，但“能枚举”不等于阻抗设计合规。

当前原理图提示

• R2/R3=27 Ω 放在 RP2040 侧，方向正确。

• CC1、CC2 分别使用 5.1 kΩ 下拉，适合作为 USB Type-C 受电设备（UFP）。

• R42/R43=0 Ω 若无调试或隔离用途，可以不装并直接连线；额外焊盘会形成小的阻抗不连续。若保留，必须完全串在线路中且两路对称。

• Type-C 插座的 A6/B6 合并为 D+、A7/B7 合并为 D-，连接器附近合并，避免形成长分叉。

7 PCB 层叠、回流与下单检查

把原理图正确性转化为可制造、可稳定运行的板子

两层板建议

顶层放 RP2040、Flash、晶振、去耦和主要信号；底层尽量作为完整 GND。必要的底层信号走线应短，并避免切断 USB、QSPI、晶振或 RP2040 周围的回流路径。通过地过孔缝合连接器、芯片和板边附近的地铜。

四层板建议

典型顺序可为 Top Signal/Components - Solid GND - Power/Slow Signal - Bottom Signal。紧邻信号层的完整 GND 能显著降低回流阻抗，也更容易获得可控 USB 阻抗。具体介质厚度和线宽仍应由板厂叠层决定。

下单前检查清单

- □ C8 紧贴 VREG_VOUT 45；C10 紧贴 VREG_VIN 44。
- □ C6/C7 分别位于 DVDD 50/23；C11-C15 分散到五个剩余 IOVDD。
- □ C9 位于 48/49；C16 位于 ADC_AVDD 43。
- □ 每颗去耦地端均有紧邻地过孔，且回流不经过细长颈部。
- □ EP57 焊盘尺寸、钢网开窗、过孔孔径和塞孔方式符合贴片厂能力。
- □ Flash 与 RP2040 靠近；QSPI 无长支路；C5 紧贴 Flash VCC。
- □ 晶振网络短、小、无过孔，负载电容为 C0G/NP0。
- □ USB 27 Ω 电阻靠 MCU；D+/D- 连续参考地，不跨平面缝隙。
- □ Type-C CC1/CC2 各自 5.1 kΩ 下拉；连接器屏蔽脚有合理接地策略。
- □ 3.3 V LDO 的输入/输出电容型号、容值与 ESR 满足该 LDO 数据手册。
- □ RUN、BOOTSEL/SWD 均预留可访问测试点，避免装壳后无法救砖。
- □ PCB 厂按实际层叠确认 USB 90 Ω 差分阻抗；不要复用别人的线宽数字。

最重要的一句话	先把 RP2040、Flash、晶振和 C6-C16 放好，再开始键盘矩阵与其他外围布线。关键器件的位置一旦被矩阵走线挤占，后续很难靠补电容或加粗线挽回高频性能。

8 速查表与资料来源

你这张图的快速结论

模块	原理图判断	PCB 阶段重点
RP2040 电源	拓扑基本正确	C6-C16 分散到对应引脚；C8/C10 最优先。
QSPI Flash	结构与官方示例一致	Flash、C5、BOOTSEL 电阻靠近；总线短。
12 MHz 晶振	参数与拓扑匹配官方推荐	围绕 20/21 脚紧凑摆放，避免噪声。
USB-C	27 Ω 与 CC 下拉方向正确	90 Ω 差分、连续地、连接器附近合并 A/B 数据脚。
外部 3.3 V LDO	需单独核对型号手册	输入/输出电容、稳定性、压差和峰值电流。

主要资料

- Raspberry Pi Ltd, Hardware design with RP2040, Release 2, build date 20/08/2026.
- Raspberry Pi Ltd, RP2040 Datasheet：第 2.9 节 Power Supplies、第 2.10 节 Core Supply Regulator。
- Raspberry Pi 官方 Minimal-KiCAD 参考设计：用于核对最小系统器件与布局取舍。

版本说明	本导读按 2026-08-20 的官方文档整理。Raspberry Pi 会更新资料，量产前请再次核对官方最新版、RP2040 勘误以及每个外部器件的数据手册。

官方链接

Hardware design with RP2040

RP2040 Datasheet

RP2040 Minimal KiCad design

整理：OpenAI Codex | 非官方中文工程导读 | 2026-09-08