

Organización computacional

### MAPEO ASOCIATIVO Y SET-ASOCIATIVO EN LA MEMORIA CACHÉ


Angel Mizael Segovia Sansores



La efectividad de una caché depende en gran medida de su capacidad para minimizar los fallos de caché, una tarea lograda a través de técnicas de mapeo inteligente.


### INTRODUCCIÓN

La memoria caché actúa como un puente de alta velocidad entre la CPU y la memoria principal, mejorando significativamente el rendimiento del sistema.



# MAPEO ASOCIATIVO - CONCEPTO

- El mapeo asociativo permite que cualquier bloque de memoria se almacene en cualquier línea de caché, eliminando restricciones fijas.
- Utiliza una comparación de etiquetas para identificar si un bloque de memoria específico está presente en la caché.



Flexibilidad y Rendimiento: Esta flexibilidad permite una mejor gestión del espacio de caché, adaptándose dinámicamente a los patrones de acceso de la aplicación y potencialmente mejorando el rendimiento general del sistema.

# VENTAJAS DEL MAPEO ASOCIATIVO

#### REDUCCIÓN DE CONFLICTOS DE CACHÉ

La capacidad de almacenar cualquier bloque de memoria en cualquier línea de caché disminuye significativamente los conflictos de caché, especialmente útil en aplicaciones con patrones de acceso a memoria intensivos.

#### FLEXIBILIDAD EN LA GESTIÓN DE LA CACHÉ

Ofrece una gran flexibilidad para administrar el contenido de la caché, permitiendo que el sistema se adapte mejor a los patrones de uso de la memoria sin requerir un mapeo predefinido.


#### **MEJORA EN LA TASA DE ACIERTOS**

Al minimizar los conflictos de caché, el mapeo asociativo mejora la tasa de aciertos de la caché, lo que se traduce en un acceso más rápido a los datos y una mejora en el rendimiento general del sistema.

#### EFICIENCIA EN ESCENARIOS DE ACCESO IRREGULAR


El mapeo asociativo es particularmente eficaz en situaciones donde el acceso a la memoria no sigue un patrón regular, evitando la degradación del rendimiento que se observa con el mapeo directo en estos casos.

# ORGANIZACIÓN DE CACHÉ TOTALMENTE ASOCIATIVA



Cada bloque de memoria se compara contra todas las etiquetas en la caché para determinar un hit o miss, ilustrando el proceso de búsqueda totalmente asociativo.

### EJEMPLO 4.2B Y FIGURA 4.12 - MAPEO ASOCIATIVO



**EJEMPLO 4.2b** La Figura 4.12 muestra nuestro ejemplo utilizando mapeo asociativo. Una dirección consiste en una etiqueta de 22 bits y un número de byte de 2 bits. La etiqueta de 22 bits debe debe almacenarse con el bloque de datos de 32 bits para cada línea de la caché. Tenga en cuenta que son los (más significativos) de la dirección son los que forman

la etiqueta. Así, la dirección hexadecimal de 24 bits

hexadecimal de 24 bits 16339C tiene la etiqueta de 22

bits 058CE7. Esto se ve fácilmente en notación binaria:

 Memory address
 0001
 0110
 0011
 0011
 1001
 1100
 (binary)

 Tag (leftmost 22 bits)
 00
 0101
 1000
 1100
 1110
 0111
 (binary)

 0
 5
 8
 C
 E
 7
 (hex)

Este ejemplo muestra cómo una dirección de memoria se divide en un campo de etiqueta y un campo de palabra, y cómo se almacena junto con el bloque de datos correspondiente.

# MAPEO SET-ASOCIATIVO - CONCEPTO

1

El mapeo set-asociativo es un término medio que combina la simplicidad del mapeo directo con la flexibilidad del mapeo asociativo.

2


La caché se divide en varios conjuntos, cada uno con varias líneas. Un bloque de memoria puede ser mapeado a cualquier línea dentro de un conjunto específico.



3


**Optimización del Rendimiento:** Ofrece un equilibrio entre la eficiencia de búsqueda del mapeo directo y la alta tasa de aciertos del mapeo asociativo, optimizando el rendimiento sin la necesidad de hardware complejo o caro.


# FIGURA 4.13 - MAPEO DE MEMORIA PRINCIPAL A CACHÉ



Cada conjunto puede contener un bloque de memoria en cualquiera de sus líneas, reduciendo los conflictos de caché y mejorando la tasa de aciertos.

# FIGURA 4.14 - ORGANIZACIÓN DE CACHÉ SET-ASOCIATIVA DE K-VÍAS






### EJEMPLO 4.2C

**EJEMPLO 4.2c** La Figura 4.15 muestra nuestro ejemplo utilizando el mapeo conjunto-asociativo con dos líneas en cada conjunto, denominado conjunto-asociativo bidireccional. El número de conjunto de 13 bits identifica un único conjunto de dos líneas dentro de la caché. También da el número del bloque en memoria principal, módulo 213. Esto determina la asignación de bloques a líneas. Así, los bloques 000000, 008000, ..., FF8000 de la memoria principal se asignan al conjunto 0 de la caché. cargarse en cualquiera de las dos líneas del conjunto. Tenga en cuenta que no hay dos bloques que tienen el mismo número de etiqueta. Para una operación de lectura, se utiliza el número de conjunto de 13 bits de 13 bits se utiliza para determinar qué conjunto de dos líneas debe examinarse. Se examinan las dos líneas del conjunto para ver si coinciden con el número de etiqueta de la dirección a la que se va a acceder.

### **FIGURA 4.15**



## ANÁLISIS DE LA FIGURA 4.16




Figura 4.16 Variación de la asociatividad en función del tamaño de la caché

La Figura 4.16 muestra cómo la variabilidad en la asociatividad de la caché afecta la tasa de aciertos (hit ratio) a medida que cambia el tamaño de la caché. Esta comparación se realiza para diferentes grados de asociatividad, desde el mapeo directo (que se puede considerar como 1-way set-associative) hasta una configuración de sixteen-way set-associative.