

acparc1feb2019sol.pdf



Tyler1



Arquitectura de Computadores



2º Grado en Ingeniería Informática



**Escuela Técnica Superior de Ingenieros Informáticos
Universidad Politécnica de Madrid**



Estamos de
Aniversario

De la universidad al
mercado laboral:
especialízate con los posgrados
de EOI y marca la diferencia.



EOI Escuela de
organización
industrial



saber más

Importante

Puedo eliminar la publi de este documento con 1 coin

¿Cómo consigo coins? → Plan Turbo: barato
→ Planes pro: más coins

28 de febrero de 2019

Arquitectura de Computadores (Plan 2009)

Página 1 de 4

1 (2 puntos) Sea un computador al que está conectado un único periférico mediante un módulo de Entrada/Salida que trabaja por interrupciones. Suponga que la Rutina de Tratamiento de Interrupción, RTI, consta de 27 instrucciones y que la Secuencia de Reconocimiento de Interrupción, SRI, tiene una duración equivalente a la ejecución de 3 instrucciones. Además, suponga que el módulo de E/S desactiva la línea de petición de interrupción tan pronto como la CPU lee su registro de datos.

Justifique en cuál(es) de las siguientes situaciones se puede producir algún problema de funcionamiento, indique de qué se trata y proponga una solución al mismo:

- El módulo solicita una nueva interrupción cuando el procesador acaba de ejecutar la última instrucción de la RTI correspondiente a una interrupción anterior.
- El módulo solicita una nueva interrupción cuando el procesador se encuentra ejecutando una RTI correspondiente a una petición anterior y, dentro de esta RTI, acaba de ejecutar la instrucción que realiza la lectura del dato disponible en el registro de datos del módulo de E/S. Además, se sabe que la siguiente interrupción no llegará hasta que se hayan ejecutado 200 instrucciones desde que llegó esta última.
- El módulo solicita interrupciones a intervalos regulares, de modo que el tiempo transcurrido entre dos solicitudes consecutivas es igual al que la CPU tarda en ejecutar 27 instrucciones.

SOLUCIÓN

Por cada interrupción que se produce, la CPU requiere el equivalente a la ejecución de 30 instrucciones: 3 por la duración de la SRI y 27 de la RTI.

- El sistema podría funcionar correctamente, incluso si la situación indicada se repitiera muchas veces consecutivas, ya que sería equivalente a suponer que se recibe una interrupción cada 30 instrucciones ejecutadas. En tal caso, la CPU dispondría de tiempo suficiente para atender esas interrupciones, aunque estaría ocupada el 100 % del tiempo en esa función.
- Tampoco en este caso cabe esperar que haya problemas, puesto que una vez leído el registro de datos, su contenido ya se puede sobrescribir, que es lo que ocurre con la llegada de uno nuevo. Además, la solicitud de interrupción correspondiente al dato anterior habría dejado de estar activa en cuanto la CPU ha leído el registro de datos del módulo. Tras ese instante llegará el nuevo dato, se activará de nuevo la solicitud de interrupción y permanecerá activada hasta que se lea otra vez el registro de datos. Aunque el tratamiento de la segunda interrupción (la ejecución de su RTI) se retrase levemente respecto al instante de su activación (será el tiempo equivalente a la ejecución de varias instrucciones, en cualquier caso menos de 27), esto solo supondría un leve retardo en la lectura del registro de datos, pero no se perdería ningún dato ya que, según el enunciado, no llegará uno nuevo hasta que se hayan ejecutado 200 instrucciones.
- En este caso sí habría problemas de funcionamiento. No sería al comienzo, durante las primeras peticiones de interrupción. Pero sí se producirían más adelante, por ser una situación repetitiva en la que cada nueva interrupción se atendería con un retardo equivalente a tiempo de ejecutar 3 instrucciones respecto a la anterior. Ese retardo se iría acumulando y al cabo de pocas interrupciones (10) ya se empezarían a perder datos, con lo que se trata de un funcionamiento incorrecto del sistema. Las soluciones obvias a este problema consistirían en utilizar una CPU más rápida o bien en optimizar si fuera posible la RTI para que estuviera formada por un máximo de 24 instrucciones. Una solución algo más realista y relacionada con el módulo de E/S consistiría en rediseñarlo para aumentar el tamaño de su buffer de datos, de modo que emitiera interrupciones a un ritmo claramente inferior.

2 (1 punto) Considere un computador de 32 bits al que están conectados tres periféricos con las características básicas siguientes:

- Velocidad de transferencia: 100×10^6 B/s. Registro de datos: 2×32 bits. Bloques de 1.024 Bytes. Funciona por interrupciones.
- Velocidad de transferencia: 52×10^6 B/s. Registro de datos: 32 bits. Bloques de 512 Bytes. Funciona por interrupciones.
- Velocidad de transferencia: 512×10^6 B/s. Registro de datos: 32 bits. Bloques de 1.024 Bytes. Funciona por DMA.

Justifique numéricamente, a partir de estos datos, a cuál de los periféricos debería asignarse una mayor prioridad en cuanto a la atención a interrupciones y a cuál la menor prioridad.

WUOLAH

SOLUCIÓN

La solución más adecuada consiste en asignar la máxima prioridad al periférico que interrumpe con mayor frecuencia.

El periférico 1 interrumpe cada vez que se le llena el registro de datos (cada $4+4=8$ bytes), es decir:

$$Frecuencia_{Interrupción} = \frac{100 \times 10^6 B/s}{8B} = 12,5 \times 10^6 Hz = 12,5 MHz$$

El periférico 2 también trabaja por interrupciones y dispone de un registro de datos de 4 bytes:

$$Frecuencia_{Interrupción} = \frac{52 \times 10^6 B/s}{4B} = 13 \times 10^6 Hz = 13 MHz$$

Por último, el tercer periférico trabaja por DMA, por lo que solo genera una interrupción cada vez que completa la transferencia de un bloque (1.024 bytes). Su máxima frecuencia de interrupción se produce cuando esté constantemente transfiriendo información, por lo que sin tener en cuenta los tiempos de inicio, de acceso, la rutina de interrupción (finalización), se alcanzaría como máximo:

$$Frecuencia_{Interrupción} < \frac{512 \times 10^6 B/s}{1.024B} = 1/2 \times 10^6 Hz = 500 kHz$$

Si se utilizaran en el cálculo los tiempos que se no se han tenido en cuenta, la frecuencia de interrupción sería incluso menor. En consecuencia la prioridad máxima se debería asignar al periférico 2 (13MHz) y la mínima al periférico 3 (500kHz).

3 Sea un computador con un procesador de 32 bits con una capacidad de procesamiento de 1.000 MIPS en el que la secuencia de reconocimiento de interrupciones tiene una duración de 10 ns. El protocolo de petición y liberación de los buses dura un total de 2 ns y el tiempo de acceso a memoria son 4 ns. A este computador están conectados 6 periféricos, 2 de cada uno de los siguientes tipos:

- *Unidad de disco:*
 - Velocidad de transferencia de 80×10^6 bytes/s.
 - Tiempo de acceso: 6 ms.
 - Bloques de 4K bytes (4.096 bytes).
 - 4 registros de datos de 32 bits.
 - La rutina de inicio de una operación de E/S ejecuta 80 instrucciones.
 - La rutina de tratamiento de interrupciones ejecuta 40 instrucciones.
 - La rutina de fin de operación ejecuta 120 instrucciones.
 - Funcionamiento por interrupciones.
- *Ethernet:*
 - Velocidad de transferencia: 1.000×10^6 bits/s.
 - Tiempo de acceso medio: 100 μ s.
 - Bloques de 1.536 bytes.
 - 2 registros de datos de 32 bits.
 - La rutina de inicio de una operación de E/S ejecuta 100 instrucciones.
 - La rutina de fin de operación ejecuta 200 instrucciones.
 - Funcionamiento por acceso directo a memoria (DMA).
- *Usb 2.0:*
 - Velocidad de transferencia: 480×10^6 bits/s.
 - Tiempo de acceso medio: 1 ms.
 - Bloques de 1.024 bytes.
 - 1 registro de datos de 32 bits.
 - La rutina de inicio de una operación de E/S ejecuta 200 instrucciones.
 - La rutina de fin de operación ejecuta 400 instrucciones.
 - Funcionamiento por acceso directo a memoria (DMA).

a) (1 punto) Teniendo en cuenta que las dos unidades de disco funcionan simultáneamente, determine cuántas instrucciones podría tener como máximo su rutina de tratamiento de interrupción.

b) (2 puntos) Justifique si los 6 periféricos pueden funcionar simultáneamente.

c) (2 puntos) Calcule cuántas operaciones de E/S se pueden ejecutar por segundo.

Suponga que los programas que se ejecutan en el computador usan en conjunto cada uno de los periféricos el porcentaje de tiempo siguiente:

- Unidad de disco 1: 60 %. Unidad de disco 2: 10 %.
- Ethernet 1: 25 %. Ethernet 2: 25 %.
- Usb 1: 10 %. Usb 2: 2 %.

d) (2 puntos) Determine cuántas instrucciones por segundo ajenas a las operaciones de E/S pueden ejecutar los programas de este computador.

SOLUCIÓN

a) Para determinar el máximo número de instrucciones de la RTI de las unidades de disco se puede tener en cuenta que, en conjunto, deben agotar la capacidad de procesamiento del procesador, 1.000 MIPS.

La secuencia de reconocimiento de interrupción, SRI, tiene una duración de 10 ns, que equivale a $\frac{10 \times 10^{-9} \text{ s}}{1.000 \times 10^6 \text{ instrucciones/s}} = 10 \text{ instrucciones}$, por lo que el consumo por cada interrupción es $10 + \max RTI$ instrucciones. El consumo de capacidad de procesamiento ocasionado por cada unidad de disco es la siguiente:

$$CP_{ud-\max} = \frac{80 \times 10^6 \text{ bytes/s}}{4 \times 4 \text{ bytes/interrupción}} (10 + \max RTI) \text{ instrucciones/interrupción} = 5 \times (10 + \max RTI) \text{ MIPS}$$

Por tanto:

$$2 \times CP_{ud-\max} = 2 \times 5 \times (10 + \max RTI) \text{ MIPS} \leq 1.000 \text{ MIPS}$$

$$\max RTI \leq \frac{1.000 - 100}{10} \text{ instrucciones} = 90 \text{ instrucciones}$$

b) De forma similar al apartado anterior, los seis periféricos podrán funcionar simultáneamente sólo si en conjunto no superan la capacidad de procesamiento del procesador, 1.000 MIPS.

$$CP_{ud} = \frac{80 \times 10^6 \text{ bytes/s}}{4 \times 4 \text{ bytes/interrupción}} (10 + 40) \text{ instrucciones/interrupción} = 250 \text{ MIPS}$$

Los módulos de E/S de las redes Ethernet funcionan por DMA. Al disponer de 2 registros de datos, lo más lógico es que funcionen por ráfagas de DMA. Cada ráfaga consume 2 ns para solicitar y devolver los buses y 4 ns en cada uno de los 2 accesos a memoria usados en la transferencia de los 2 registros, 10 ns en total, que equivalen a la ejecución de 10 instrucciones.

$$CP_{Eth} = \frac{1.000 \times 10^6 \text{ bits/s}}{2 \times 32 \text{ bits/DMA}} (2 + 2 \times 4) \text{ instrucciones/DMA} = 156,25 \text{ MIPS}$$

Por su parte, los módulos de E/S de los USB deben funcionar por robo de ciclo, consumiendo 2 ns + 4 ns en cada acceso a memoria, equivalentes a la ejecución de 6 instrucciones.

$$CP_{Usb} = \frac{480 \times 10^6 \text{ bits/s}}{32 \text{ bits/DMA}} (2 + 4) \text{ instrucciones/DMA} = 90 \text{ MIPS}$$

En conjunto, los seis periféricos consumen $2 \times CP_{ud} + 2 \times CP_{Eth} + 2 \times CP_{Usb} = 992,5 \text{ MIPS}$. Por tanto, pueden funcionar simultáneamente.

c) Para determinar el número de operaciones de E/S que se pueden llevar a cabo en este computador se debe calcular la duración de una operación de E/S de cada periférico:

$$\begin{aligned} Top_{ud} &= 80 t_I + 6 \text{ ms} + \frac{4 \times 1.024 \text{ bytes}}{80 \times 10^6 \text{ bytes/s}} + (10 t_I + 40 t_I + 120 t_I) = \\ &= 80 \text{ ns} + 6.000.000 \text{ ns} + 51.200 \text{ ns} + 170 \text{ ns} = 6.051.450 \text{ ns} \end{aligned}$$

Donde t_I es la duración de la ejecución de una instrucción, 1 ns.

$$\begin{aligned} Top_{Eth} &= 100 t_I + 100 \mu\text{s} + \frac{1.536 \times 8 \text{ bits}}{1.000 \times 10^6 \text{ bits/s}} + (2 \text{ ns} + 2 \times 4 \text{ ns}) + (10 t_I + 200 t_I) = \\ &= 100 \text{ ns} + 100.000 \text{ ns} + 12.288 \text{ ns} + 10 \text{ ns} + 210 \text{ ns} = 112.608 \text{ ns} \end{aligned}$$

$$\begin{aligned} Top_{Usb} &= 200 t_I + 1 \text{ ms} + \frac{1.024 \times 8 \text{ bits}}{480 \times 10^6 \text{ bits/s}} + (2 \text{ ns} + 4 \text{ ns}) + (10 t_I + 400 t_I) = \\ &= 200 \text{ ns} + 1.000.000 \text{ ns} + 17.067 \text{ ns} + 6 \text{ ns} + 410 \text{ ns} = 1.017.683 \text{ ns} \end{aligned}$$

Cada unidad de disco puede realizar $\frac{10^9 \text{ ns}}{6.051.450 \text{ ns}} = 165,25$ operaciones de E/S por segundo. Cada unidad de red puede realizar $\frac{10^9 \text{ ns}}{112.608 \text{ ns}} = 8.880,36$ operaciones por segundo y cada Usb $\frac{10^9 \text{ ns}}{1.017.683 \text{ ns}} = 982,62$ operaciones

Importante

Puedo eliminar la publi de este documento con 1 coin

¿Cómo consigo coins? → Plan Turbo: barato
→ Planes pro: más coins

28 de febrero de 2019

Arquitectura de Computadores (Plan 2009)

Página 4 de 4

por segundo. Considerando los dos periféricos de cada tipo, se pueden realizar un total de 20.054 operaciones de E/S completas por segundo.

d) Para determinar el número de instrucciones por segundo disponibles para la ejecución de programas se debe calcular el tiempo de cpu que consume cada operación de E/S:

$$T_{cpu_{ud}} = 80 I + \frac{4 \times 1.024 \text{ bytes}}{4 \times 4 \text{ bytes/interruptión}} (10 t_I + 40 t_I) / \text{interruptión} + 120 I = 80 I + 12.800 I + 120 I = 13.000 I$$

$$T_{cpu_{Eth}} = 100 I + \frac{1.536 \times 8 \text{ bits}}{2 \times 32 \text{ bits/DMA}} (2 I + 2 \times 4 I) / \text{DMA} + (10 I + 200 I) = 100 I + 1.920 I + 210 I = 2.230 I$$

$$T_{cpu_{U_{sb}}} = 200 I + \frac{1.024 \times 8 \text{ bits}}{32 \text{ bits/DMA}} (2 I + 4 I) / \text{DMA} + (10 I + 400 I) = 200 I + 1.536 I + 410 I = 2.146 I$$

Teniendo en cuenta el número de operaciones de E/S que puede realizar por segundo y su porcentaje de uso, cada periférico realiza el siguiente consumo de capacidad de procesamiento:

$$CP_{ud1} = 165 \text{ OP}_{ES}/s \times 0,6 \times 13.000 I / \text{OP}_{ES} = 1.287.000 \text{ instrucciones}/s$$

$$CP_{ud2} = 165 \text{ OP}_{ES}/s \times 0,1 \times 13.000 I / \text{OP}_{ES} = 214.500 \text{ instrucciones}/s$$

$$CP_{Eth1} = 8.880 \text{ OP}_{ES}/s \times 0,25 \times 2.230 I / \text{OP}_{ES} = 4.950.600 \text{ instrucciones}/s$$

$$CP_{Eth2} = 8.880 \text{ OP}_{ES}/s \times 0,25 \times 2.230 I / \text{OP}_{ES} = 4.950.600 \text{ instrucciones}/s$$

$$CP_{U_{sb1}} = 982 \text{ OP}_{ES}/s \times 0,1 \times 2.146 I / \text{OP}_{ES} = 210.308 \text{ instrucciones}/s$$

$$CP_{U_{sb2}} = 982 \text{ OP}_{ES}/s \times 0,02 \times 2.146 I / \text{OP}_{ES} = 40.774 \text{ instrucciones}/s$$

En conjunto consumen 11.224.782 instrucciones cada segundo dejando disponibles $10^9 - 11.224.782 = 988.775.218$ instrucciones por segundo para la ejecución de los programas.

pierdo espacio



Necesito concentración

ali ali ooh
esto con 1 coin me
lo quito yo...

WUOLAH

WUOLAH