

《数字电路与微机系统》一《数字电路》部分

第五章 触发器

王志

南京大学




时序逻辑电路

一、时序电路的特点

1. 逻辑功能特点

任何时刻电路的 输出,不仅和当前时刻 的输入信号有关,而 且还取决于电路原来 的状态。



2. 电路组成特点

- (1) 与时间因素 (CP) 有关,时刻的划分由CP的沿决定
- (2) 含有记忆性的元件(触发器)。

概述

时序电路与组合电路的区别

1. 组合电路: 电路的输出只与电路的当前输入有关, 与电路的前一时刻的状态无关。

2. 时序电路:

"时刻" 由CP决定

取决于该时刻电路的输入

电路在某一给定时刻的输出

还取决于前一时刻电路的状态

时序电路: 组合电路 + 触发器

由触发器保存

电路的状态与时间顺序有关

触发器 (Flip-Flop, FF)

一、基本要求

- 1. 有两个稳定的状态(0、1),以表示存储内容;
- 2. 能够接收、保存和输出信号。

二、现态和次态

- 1. 现态: Q^n 触发器接收触发信号之前的状态。
- 2. 次态: 0"+1 触发器接收触发信号之后的状态。

三、分类

- 1. 按电路结构和工作特点: 基本、同步、边沿。
- 2. 按逻辑功能分: $RS \setminus JK \setminus D$ 和 T(T')。
- 3. 按器件分:TTL和CMOS,分立和集成。

第五章 触发器

一. 基本R-S触发器

- 1. 由与非门组成
- 2. 由或非门组成
- 3. 集成基本触发器

二. 同步触发器

- 1. 同步R-S触发器
- 2. 同步D触发器

三. 边沿触发器


- 1. 边沿D触发器
- 2. 边沿JK触发器
- 3. 边沿触发器功能分类、功能表示方法及转换


四. 触发器的电气特性

- 1. 静态特性
- 2. 动态特性

双稳态,正反馈-触发翻转,保持。

一、电路及符号






$$Q=0$$
 $\bar{Q}=1$ 0 态

$$\begin{cases} Q = 1 \\ \overline{Q} = 0 \end{cases}$$
 1 $\stackrel{\text{$\infty$}}{=}$

R: RESET 复位 S: SET 置位

二、工作原理



$$\overline{Q} = \overline{SQ}$$

$$\overline{Q} = \overline{RQ}$$

$$\overline{S} = \overline{R} = 0$$

$$\overline{Q} = \overline{Q}$$

$$\overline{S} = \overline{R} = 0$$

$$\overline{R} \text{ 先撤1:} \rightarrow 1$$

$$\overline{S} = \overline{R} = 1$$

$$\overline{Q} = Q$$

$$\overline{Q} = \overline{Q}$$

$$\overline{S} + \overline{R} = 0$$

$$\overline{S} + \overline{R$$

$$\overline{S} = 1, \overline{R} = 0$$
 $\begin{cases} \underline{Q} = 0 \\ \overline{Q} = 1 \end{cases}$ $0 \stackrel{\text{$x$}}{=}$


"置 0"或"复位"(Reset)

$$\overline{S} = 0, \overline{R} = 1$$
 $\left\{ \begin{array}{l} Q = 1 \\ \overline{Q} = 0 \end{array} \right.$ 1 $\stackrel{\text{$\infty$}}{=}$

"置 1"或"置位"(Set)

$$\overline{S} = \overline{R} = 0$$
 Q 和 \overline{Q} 均为 $U_{\rm H}$

简化波形图



- 三、现态、次态、特性表和特性方程
- 1. 现态和次态

现态 ②": 触发器接收触发信号之前的状态。

次态 Q^{n+1} : 触发器接收触发信号之后的新状态。


2. 特性表和特性方程

特性表

简化特性表

R	S	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	不用
1	1	1	不用


R S	Q^{n+1}
$\begin{array}{c c} \hline 0 & 0 \\ 0 & 1 \\ \hline \end{array}$	Q ⁿ 保持 1 置 1
1 0 1 1	0 置 0 不用 不允许



生方程

$$Q^{n+1} = S + R\overline{Q}^{n}$$

$$RS = 0 约束条件$$



第五章 触发器

一. 基本R-S触发器

- 1. 由与非门组成
- 2. 由或非门组成
- 3. 集成基本触发器

二. 同步触发器

- 1. 同步R-S触发器
- 2. 同步D触发器

三. 边沿触发器

- 1. 边沿D触发器
- 2. 边沿JK触发器
- 3. 边沿触发器功能分类、功能表示方法及转换

四. 触发器的电气特性

- 1. 静态特性
- 2. 动态特性

1.2 用或非门组成的基本触发器

一、电路及符号


二、工作原理

$$R = S = 0$$

$$R = 0, S = 1$$

$$R = 1, S = 0$$

$$R = S = 1$$



$$Q^{n+1} = 1, \overline{Q^{n+1}} = 0$$

$$Q^{n+1} = 0, \overline{Q^{n+1}} = 1$$

$$\boldsymbol{Q}^{n+1} = \overline{\boldsymbol{Q}}^{n+1} = \boldsymbol{0}$$


$$\begin{array}{c|c}
Q & \overline{Q} \\
R & S \\
\hline
R & S
\end{array}$$

"置 0"

"不允许"

若高电平同时撤消,则状态不定。

1.2 用或非门组成的基本触发器



三、特性表和特性方程

R S	Q^{n+1}	
0 0	Q^n	保持
0 1	1	置1
1 0	0	置①
1 1	不用	不许

$$\begin{cases} Q^{n+1} = S + RQ^n \\ RS = 0 \text{ 约束条件} \end{cases}$$

四、基本 RS 触发器主要特点

- 1. 优点:结构简单,具有置 0、置 1、保持功能。
- 2. 问题: 输入电平直接控制 输出状态,使用不便,抗干 扰能力差; *R、S*之间有约束。

第五章 触发器

一. 基本R-S触发器

- 1. 由与非门组成
- 2. 由或非门组成
- 3. 集成基本触发器
- 二. 同步触发器
 - 1. 同步R-S触发器
 - 2. 同步D触发器
- 三. 边沿触发器
 - 1. 边沿D触发器
 - 2. 边沿JK触发器
 - 3. 边沿触发器功能分类、功能表示方法及转换


四. 触发器的电气特性

- 1. 静态特性
- 2. 动态特性


1.3 集成基本触发器

一、CMOS 集成基本触发器

1. 由与非门组成: CC4044



2. 由或非门组成: CC4043(略)





内含 4 个基本 RS 触发器

1.3 集成基本触发器

二、TTL集成基本触发器







内含 4 个基本 RS 触发器

第五章 触发器

- 一. 基本R-S触发器
 - 1. 由与非门组成
 - 2. 由或非门组成
 - 3. 集成基本触发器
- 二. 同步触发器
 - 1. 同步R-S触发器
 - 2. 同步D触发器
- 三. 边沿触发器
 - 1. 边沿D触发器
 - 2. 边沿JK触发器
 - 3. 边沿触发器功能分类、功能表示方法及转换
- 四. 触发器的电气特性
 - 1. 静态特性
 - 2. 动态特性

2.1 同步RS触发器

基本 RS 触发器: S 一 直接置位端; (不受 CP 控制) R 一 直接复位端。

直接置位、复位触发器: 电路的抗干扰能力差, 也不便于多个触发器同时工作

同步触发器: 触发器的工作状态不仅受输入端 (R、S) 控制,而且还受时钟脉冲(CP) 的控制。


CP (Clock Pulse): 等周期、等幅的脉冲串。

同步触发器: 同步 RS 触发器 同步 D 触发器

2.1 同步RS触发器

一、电路组成及工作原理

1. 电路及逻辑符号



2. 工作原理

当
$$CP = 0$$
 $\overline{S} = \overline{R} = 1$ $Q^{n+1} = Q^n$ 强制FF进入保持
当 $CP = 1$ $\overline{S \cdot CP} = \overline{S \cdot 1} = \overline{S}$ $\overline{R \cdot CP} = \overline{R \cdot 1} = \overline{R}$ 与基本 RS 触发器功能相同,开放FF.

2.1 同步RS触发器

特性表:

CP	R	S	Q^n	Q^{n+1}	注
0	×	×	×	Q^n	保持
1	0	0	0	0	
1	0_	0	1	1	保持
1	0	1	0	1	四 4
1	0	1	1	1	置1
1	1	0	0	0	PH 0
1	1	0	_1	0	置0
1	1	1	0	不用	不许
1	1	1	1	不用	7 7 7

 Q^{n+1} 与R、S和 Q^n 的真值表,又称为状态转换表。 对次态卡诺图化简,可得出锁存器次态 Q^{n+1} 的逻辑表达式,也称为次态方程或特征方程

特性方程:

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$
 $CP = 1$ 期间有效

二、主要特点

1. 时钟电平控制

CP = 1期间接受输入信号;

CP = 0期间输出保持不变。

- 多个触发器可以在同一个时钟脉冲控制下同 步工作,使用方便
- 抗干扰能力有所增强

2. RS 之间有约束

第五章 触发器

- 一. 基本R-S触发器
 - 1. 由与非门组成
 - 2. 由或非门组成
 - 3. 集成基本触发器

二. 同步触发器

- 1. 同步R-S触发器
- 2. 同步D触发器

三. 边沿触发器

- 1. 边沿D触发器
- 2. 边沿JK触发器
- 3. 边沿触发器功能分类、功能表示方法及转换

四. 触发器的电气特性

- 1. 静态特性
- 2. 动态特性

一、电路组成及工作原理


$$S = D, R = D$$
 ($CP = 1$ 期间有效)
 $Q^{n+1} = S + RQ^n$
 $= D + DQ^n = D$

简化电路: 省掉反相器。

二、主要特点


- 1. 时钟电平控制,无约束问题;
- 2. CP = 1 时跟随 $(Q^{n+1} = D)$ (同步触发器的"空翻"现象)

CP下降沿到来时锁存 $(Q^{n+1} = Q^n)$ (锁存的是CP下降沿瞬间D的值)




三、集成同步 D 触发器

1. TTL 74LS375







$$Q^{n+1} = S + \overline{R}Q^n = D + DQ^n = D$$

4位D-触发锁存器


2. CMOS: CC4042, 利用传输门实现控制

CC4042为时钟控制,锁存D型触发器,逻辑单元相当于主一从型D型触发器中的其中一级触发器,因此数据从D端送到输出端Q只要一个电平就可以了。

当锁存器内部时钟为"L"低电平时传送数据,为"H"高电平时锁存数据。


对于一个完整的四D锁存器,锁存器的时钟端CP和极性控制端 POL经异或门后作为锁存器的内部时钟,因此,存入数据的条件 发生在时钟CP和极性POL同相时,异相时位锁存。

2. CMOS: CC4042, 利用传输门实现控制



通过异或门, pol=1, cp反码传输, Pol=0, cp原码传输

CP通过控制C,



2. 同步触发器

电平触发方式的动作特点

只有当Cp变为有效电平时,触发器才能接受输入信号, 并按照输入信号将触发器的输出置成相应的状态。

在Cp=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。

如果Cp=1期间内输入信号多次发生变化,

则触发器的状态也会发生多次翻转,

这降低了电路的抗干扰能力。

第五章 触发器

- 一. 基本R-S触发器
 - 1. 由与非门组成
 - 2. 由或非门组成
 - 3. 集成基本触发器
- 二. 同步触发器
 - 1. 同步R-S触发器
 - 2. 同步D触发器
- 三. 边沿触发器
 - 1. 边沿D触发器
 - 2. 边沿JK触发器
 - 3. 边沿触发器功能分类、功能表示方法及转换
- 四. 触发器的电气特性
 - 1. 静态特性
 - 2. 动态特性

时钟控制触发器的触发方式及存在问题

时钟控制触发器在*CP*=1期间,输入信号都能影响锁存器的输出状态,这种触发方式称为电平触发方式。

这种触发器在一个*CP*脉冲期间,只要输入信号发生多次变化,触发器就有可能发生多次翻转,降低了触发器的可靠性。

电平触发方式的动作特点

只有当*CP*变为有效电平时,触发器才能接受输入信号,并按照输入信号将触发器的输出置成相应的状态。


在*CP*=1的全部时间里*S*和*R*的变化都将引起触发器输出端状态的变化。

如果CP=1期间内输入信号多次发生变化,

则触发器的状态也会发生多次翻转,

这降低了电路的抗干扰能力。

[例]在时钟控制 RS触发器中,若已知 CP、R、S的波形,试画出 Q端的波形(假设触发器的初始状态为0)。




[解] 由时钟控制 RS触发器的逻辑功能知:

CP=0时,触发器保持原状Q=0;

CP=1时, 触发器的状态由R和S决定。

Q端的波形



由图可见,在一个CP脉冲期间,触发器发生三次翻转。

在数字电路中,为保证电路稳定可靠地工作,一般要求存储单元电路在一个*CP*脉冲周期内只能动作一次。

人们在钟控*RS触发*器的基础上设计出了各种触发器。它们的状态只在时钟脉冲上 升沿或下降沿发生变化,从而保证了触发器的状态在一个时钟周期内只变化一次。

为了提高触发器的可靠性,增强抗干扰能力,希望触发器的次态仅仅取决于*CP*信号的下降沿(或上升沿)到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。

为实现这一设想,人们相继研制成了各种边沿触发的触发器电路。

目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发 D触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。

我们把存储单元电路按照触发方式的电路结构的不同细分为: 锁存器(LATCH) 和触发器(FF)。

锁存器可分为:基本锁存器、时钟控制锁存器.

触发器的分类:

1) 根据控制方式不同,即信号的输入方式以及触发器状态随输入信号变化的规律不同,触发器可分为主从触发器和边沿触发器。

2) 根据逻辑功能的不同,触发器又可分为 D触发器、 Jk触发器、 T触发器和 RS触发器等几种类型。

2. 同步触发器

锁存器 锁存器 (latch) ---对脉冲电平敏感, 在时钟脉冲的电平作用 下改变状态


锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随着数据输入发生变化。锁存器不同于触发器,它在不锁存数据时,输出端的信号随输入信号变化,就像信号通过一个缓冲器一样;一旦锁存信号起锁存作用,则数据被锁住,输入信号不起作用。锁存器也称为透明锁存器,指的是不锁存时输出对于输入是透明的。

锁存器的缺点:容易产生毛刺,时序分析较困难


锁存器与触发器的区别为:

锁存器是利用电平控制数据的输入,它包括不带控制信号的锁存器(其输入电平直接影响输出)和带控制信号的锁存器(仅当控制信号输入有效时,其输入电平才影响输出)。

触发器则是利用脉冲边沿控制数据的输入。



2. 工作原理



(1)接收信号:

$$CP = 1$$

主触发器接收输入信号

$$Q_{\rm M}^{n+1} = D$$
 主触发器跟随 D 变化

(2) 输出信号: *CP* = (

主触发器保持不变;

从触发器由CP到来之前的 Q^n_M 确定。

即: $Q^{n+1} = D$ 下降沿时刻有效


3. 异步输入端的作用

D— 同步输入端


受时钟 CP同步控制

 $\overline{R}_D, \overline{S}_D$ — 异步输入端


不受时钟 CP 控制









曾用符号





触发器的初始 0 状态可利用异步复位端接低电平实现



异步输入端就是预置触 发器初始状态,或者在 工作过程中强行置位和 复位触发器用的


二、 集成边沿 D 触发器

1. CMOS 边沿 D 触发器


CC4013 (双 D 触发器)

引出端

功能








CP上升沿触发

 R_D , S_D 的作用是给Q预置,然后利用 R_D =0, S_D =0,将预置保持

2. TTL 边沿 D 触发器 7474 (双 D 触发器)



CP	D	\bar{R}_{D}	\bar{S}_{D}	Q^{n+1}	注
\uparrow	0	1	1	0	同步置0
↑	1	1	1	1	同步置1
↓	×	1	1	Q^n	保持(↓无效)
×	×	0	1	0	异步置0
×	×	1	0	1	异步置1
×	×	1	1	不用	不允许

主要特点
 CP的上升沿(正边沿)
 或下降沿(负边沿)触发;
 抗干扰能力极强;
 有置 1、置 0 功能。

第五章 触发器


- 一. 基本R-S触发器
 - 1. 由与非门组成
 - 2. 由或非门组成
 - 3. 集成基本触发器
- 二. 同步触发器
 - 1. 同步R-S触发器
 - 2. 同步D触发器


三. 边沿触发器


- 1. 边沿D触发器
- 2. 边沿JK触发器
- 3. 边沿触发器功能分类、功能表示方法及转换
- 四. 触发器的电气特性
 - 1. 静态特性
 - 2. 动态特性

4.3.2 边沿 JK 触发器

一、电路组成及符号







二、工作原理

$$Q^{n+1} = D$$

$$= \overline{J + Q^n} + KQ^n$$

$$= (J + Q^n)(\overline{K} + \overline{Q^n})$$

冗余项
$$JQ^n + \overline{K}Q^n$$


$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

CP上升沿有效


特性表

								_
J	K	Q^n	R_{D}	S_{D}	CP	Q^{n+1}	注	
0	0	0	0	0	↑	0	保持	
0_	0	1	0	_0	11	1	क्र उच	
0	1	0	0	0	\uparrow	0	同步置0	J, K
0	1	1	0	0	\uparrow	0	问少量。	的作
1	0	0	0	0	\uparrow	1		用,
1	0	1	0	0	\uparrow	1	同步置1	动态
1	1	. 0	0	0	· ↑	1	5755 4-4 -	同步
1	1	1	0	0	\uparrow	0	翻转	置零, 置一。
×	×	0	0	0	\downarrow	0	不 变	
×	×	1	0	0	\downarrow	1	1 X	
×	×	×	0	1	×	1	异步置1	
×	×	×	1	0	×	0	异步置0	
×	×	×	1	1	×	不用	不允许	

- 2. TTL 边沿 JK 触发器 74LS112 (双 JK 触发器)
 - CP 下降沿触发
 - 异步复位端 R_D 、异步置位端 S_D 均为低电平有效
- 3. 主要特点
- ① CP 的上升沿或下降沿触发;
- ② 抗干扰能力极强,工作速度很高,在触发沿瞬间,按 $Q^{n+1} = JQ^n + KQ^n$ 的规定更新状态;
- ③功能齐全(保持、置1、置0、翻转),使用方便。



4. CMOS 边沿 JK 触发器



第五章 触发器

- 一. 基本R-S触发器
 - 1. 由与非门组成
 - 2. 由或非门组成
 - 3. 集成基本触发器
- 二. 同步触发器
 - 1. 同步R-S触发器
 - 2. 同步D触发器


三. 边沿触发器

- 1. 边沿D触发器
- 2. 边沿JK触发器
- 3. 边沿触发器功能分类、功能表示方法及转换
- 四. 触发器的电气特性
 - 1. 静态特性
 - 2. 动态特性

- 一、边沿触发器功能分类
- 1. JK 型触发器

定义 在*CP*作用下,*J、K*取值不同时, 具有保持、置0、 置1、翻转功能的电路,都叫做*JK*型时钟触发器。





特性表

J	K	Q^{n+1}	功能
0	0	Q ⁿ	保持
0	1	0	置0
1	0	1	置1
1	1	\overline{Q}^n	翻转


特性方程

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

CP下降沿 时刻有效

2. D型触发器

定义 在*CP*沿的作用下,*D*取值不同时, 具有置0、 置1功能的电路,都叫做 *D*型时钟触发器。



特性表


D	Q^{n+1}	功能
0	0	置 0
1	1	置 1

特性方程

$$Q^{n+1} = D$$

CP 上升沿 时刻有效

在CP作用下,当T=0时保持状态不变,T=1时状态 翻转的电路,叫了型时钟触发器。



T	Q^{n+1}	功能
0	Q^n	保持
1	\overline{Q}^n	翻转


$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$$
$$= T \oplus Q^n$$

CP下降沿时刻有效

4. T'型触发器 在 T=1后

$$Q^{n+1} = \mathbf{1}\overline{Q}^n + \mathbf{0}Q^n = \overline{Q}^n$$

每来一个*CP,*就翻转一次电平,这个电路叫*T*"型时钟触发器.



Q^n	Q^{n+1}	功能
0	1	
1	0	用37 不文

$$Q^{n+1} = \overline{Q^n}$$

CP下降沿时刻有效

二、边沿触发器逻辑功能表示方法

特性表、卡诺图、特性方程、状态图和时序图。

1. 特性表、卡诺图、特性方程

(1) 特性表(真值表)

D	Q^{n+1}	功能
0	0	置 0
1	1	置1

J	K	Q^n	Q^{n+1}	功能
0	0	0 1	Q^n	保持
0	1 1	0 1	0	置 0
1 1	0	0 1	1	置 1
1 1	1 1	0 1	\overline{Q}^n	翻转

(2) 卡诺图

D触发器: 单变量的函数,其卡诺图无意义。

$$JK$$
触发器: $Q^{n+1} = JQ^n + \overline{K}Q^n$


把次态和现态当作不同的 逻辑变量

(3) 特性方程

D触发器: $Q^{n+1} = D$

$$JK$$
触发器: $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$


2. 状态图和时序图



特点:表述了CP对输入和触发器状态在时间上的对应


关系和控制或触发作用。

(2) 时序图



每个cp周期只有1 个上升沿,1个下 降沿

> CP 上升 沿触发



CP下降 沿触发


- 三、边沿触发器逻辑功能表示方法间的转换
- 1. 特性表 → 卡诺图、特性方程、状态图和时序图
- (1) 特性表 → 卡诺图、状态图

J	K	Q^{n+1}	功能
0	0	Q^n	保持
0	1	0	置0
1	0	1	置1
1	1	$\overline{\mathcal{Q}}^n$	翻转


(2) 特性表 → 特性方程

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

向时序图的转换(略)





2. 状态图 → 特性表、卡诺图、特性方程和时序图



状态图 → 时序图

[例 4.3.1] 已知 *CP、J、K* 波形, 画输出波形。 假设初始状态为 0。





第五章 触发器

- 一. 基本R-S触发器
 - 1. 由与非门组成
 - 2. 由或非门组成
 - 3. 集成基本触发器
- 二. 同步触发器
 - 1. 同步R-S触发器
 - 2. 同步D触发器
- 三. 边沿触发器
 - 1. 边沿D触发器
 - 2. 边沿JK触发器
 - 3. 边沿触发器功能分类、功能表示方法及转换

四. 触发器的电气特性

- 1. 静态特性
- 2. 动态特性

4.1 触发器的静态特性

一、CMOS 触发器

由于 CMOS 触发器的输入、输出以 CMOS反相器作为缓冲级,故特性与 CMOS 反相器相同,不作赘述。

二、TTL 触发器

与 TTL 反相器相同,不作赘述。

第五章 触发器

- 一. 基本R-S触发器
 - 1. 由与非门组成
 - 2. 由或非门组成
 - 3. 集成基本触发器
- 二. 同步触发器
 - 1. 同步R-S触发器
 - 2. 同步D触发器
- 三. 边沿触发器
 - 1. 边沿D触发器
 - 2. 边沿JK触发器
 - 3. 边沿触发器功能分类、功能表示方法及转换


四. 触发器的电气特性

- 1. 静态特性
- 2. 动态特性

4.2 触发器的动态特性

- 一、输入信号的建立时间和保持时间
- 1. 建立时间 t_{set}

指要求触发器输入信号 先于 CP 信号的时间。



2. 保持时间 th

指保证触发器可靠翻转, CP 到来后输入信号需保持的时间。

边沿D触发器的 t_{set} 和 t_h 均在10 ns 左右。

4.2 触发器的动态特性

二、时钟触发器的传输延迟时间

指从 CP 触发沿到达开始,到输出端 Q、 \overline{Q} 完成状态改变所经历的时间。

1. *t*_{PHL}

为输出端由高电平变为低电平的传输延迟时间。

TTL 边沿 *D* 触发器7474, *t*_{PHI} ≥ 40 ns。

2. t_{PLH} 7474, \leq 25 ns.

为输出端由低电平变为高电平的传输延迟时间。

三、时钟触发器的最高时钟频率 f_{max} 由于每一级门电路的传输延迟,使时钟触发器的最高工作频率受到限制。7474, $f_{max} \ge 15$ MHz。

- 一、触发器和门电路一样,也是组成数字电路的基本逻辑单元。它有两个基本特性:
 - 1. 有两个稳定的状态(0 状态和1 状态)。
- 2. 在外信号作用下,两个稳定状态可相互转换;没有外信号作用时,保持原状态不变。 因此,触发器具有记忆功能,常用来保存二进制信息。

二、触发器的逻辑功能

指触发器输出的次态 *Q*ⁿ⁺¹ 与输出的现态 *Q*ⁿ 及输入信号之间的逻辑关系。触发器逻辑功能的描述方法主要有特性表、卡诺图、特性方程、状态转换图和波形图(时序图)。

- 二、触发器的分类
- 1. 根据电路结构不同,触发器可分为
- (1) 基本触发器(锁存器): 输入信号电平直接控制。

特性方程
$$\begin{cases} Q^{n+1} = S + RQ^n \\ RS = 0 \end{cases} (\text{约束条件})$$

(2) 同步触发器: 时钟电平直接控制。

特性方程
$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$
 同步 RS 触发器
$$Q^{n+1} = D$$
 同步 D 触发器

- 二、触发器的分类
- 1. 根据电路结构不同,触发器可分为
- (3) 主从触发器: 主从控制脉冲触发。

CP下降沿(或上升沿)到来时有效

特性方程
$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$
 主从 RS 触发器
$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$
 主从 JK 触发器

(4) 边沿触发器: 时钟边沿控制。 CP上升沿(或下降沿)时刻有效

特性方程

$$Q^{n+1} = D$$

$$Q^{n+1} = J\overline{Q}^{n} + \overline{K}Q^{n}$$

边沿 D 触发器 边沿 JK 触发器

- 二、触发器的分类
- 2. 根据逻辑功能不同,时钟触发器可分为
- (1) RS 触发器

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$
 (约束条件)

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$$Q^{n+1} = D$$

$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$$

$$Q^{n+1} = \overline{Q}^n$$

利用特性方程可实现不同功能触发器间逻辑功能的相互转换。

根据各触发器的时钟信号CP的异同,可把时序电路分为同步与异步时序电路。其中,同步时序电路所有触发器的时钟输入端CP都连在一起,使电路各触发器的状态变化与时钟CP同步;异步时序电路只有部分触发器接时钟输入端CP,其他触发器的时钟取自电路中触发器输出的组合,各触发器的状态变化有先后,不与时钟输入CP同步。

第五章作业

教材:《数字电子技术基础简明教程(第四版)》

• 习题: 5.1, 5.3, 5.6, 5.8