

CURS NR. 9, 10

PROCESOARE INTEL


Structura procesorului 286

Arhitectura internă a microprocesorului 286 constă din patru unități funcționale, care lucrează în paralel și realizează execuția instrucțiunilor ca pe o bandă de asamblare.

Funcționarea procesorului se poate rezuma, în principiu, la o succesiune de operații care se execută în mod repetat :

1. Citește instrucțiunea - pe durata acestui ciclu se transmite adresa instrucțiunii de executat și se aduce, din memorie, instrucțiunea în CPU (ciclul **Fetch**).
2. Decodifică instrucțiunea.
3. Transmite adresa și citește un operand din memorie, dacă se specifică în instrucțiune (ciclul **Read**).
4. Execută instrucțiunea (ciclul **Execution**).
5. Transmite adresa și scrie rezultatul în memorie, dacă instrucțiunea o cere (ciclul **Write**);

Cele patru unități funcționale ale procesorului 286 sunt: *unitatea de adresare* (AU), *unitatea interfață cu magistrala* (BU), *unitatea de decodificare instrucțiuni* (IU) și *unitatea de execuție* (EU).



Unitatea de adresare (AU-Address Unit) determină adresa fizică și, conține un sumator de deplasament (offset), care determină deplasamentul în funcție de modul de adresare și un

sumator de adrese fizice, acesta determină adresa fizică, ca sumă între adresa de segment și offset. De asemenea, unitatea mai realizează diferite verificări; verifică limita și dimensiunea unui segment și furnizează adresa de bază a segmentului.

Unitatea de interfață cu magistrala (BU – Bus Unit) conține circuite driver și latch pentru adrese, o unitate de citire anticipată a instrucțiunilor (PreFetcher), interfața cu extensia de procesor (extensia de procesor este un alt procesor specializat, ca de ex. procesorul matematic), logica pentru controlul magistralei, o coadă de instrucțiuni (6 octeți) și realizează transmisia/recepția datelor. Lungimea cozii a fost aleasă astfel încât BU să țină ocupată EU cât mai mult timp posibil. Această unitate realizează comunicația cu exteriorul.

Unitatea de citire anticipată (prefetcher) a instrucțiunilor realizează funcția de anticipare a programului. Atunci când BU nu efectuează cicluri de magistrală (citire/scriere operand) pentru execuția unei instrucțiuni, această unitate utilizează BU pentru citirea secvențială, avans, a fluxului de instrucțiuni. BU lansează o cerere de citire (din memorie) de instrucțiune, imediat ce există 2 octeți liberi în coada de instrucțiuni; citirea instrucțiunilor se face numai pe 16 biți, într-un ciclu de acces la memorie. Dacă, prin program, se citește la o adresă impară, BU citește octetul de la adresa impară și apoi reia citirea a câte doi octeți de la adresele pare următoare.

În general, BU conține cel puțin un octet în coada de instrucțiuni, deci EU nu trebuie să aștepte citirea instrucțiunilor. În coadă sunt introduse instrucțiunile de la adresele imediat următoare instrucțiunii curente, reprezentând instrucțiunile ce urmează să se execute, dacă nu se întâlnește o instrucțiune de transfer al controlului de program (salt). Dacă, la un moment dat, se transferă controlul la altă locație de memorie, coada este inițializată, BU citește instrucțiunea de la noua adresă, o transferă către EU și începe imediat citirea instrucțiunilor următoare.

Unitatea de decodificare a instrucțiunilor (IU - Instruction Unit) preia octeții din coada de instrucțiuni și îi translează în microcod. Instrucțiunile decodificate (în număr de trei) sunt puse într-o coadă, unde așteaptă să fie prelucrate de către unitatea de execuție (EU). Unitatea lucrează în paralel cu celelalte unități și începe o nouă decodificare în momentul în care o locație din coadă devine liberă.

Unitatea de execuție (EU - Execution Unit) execută instrucțiunile din coada de instrucțiuni decodificate și comunică cu celelalte unități. Această unitate implementează funcțiile de execuție ale tuturor instrucțiunilor, furnizează adrese și date spre AU, respectiv BU, manipulează registrele generale și indicatorii de stare. Cu excepția unor pini de control, EU este complet izolată de exterior. Când EU este gata pentru execuția unei instrucțiuni, citește codul acesteia din coada de instrucțiuni decodificate gestionată de IU și apoi execută instrucțiunea. Cele două unități funcționează asincron și se sincronizează în caz de coadă goală sau coadă plină. Dacă în timpul execuției unei instrucțiuni EU necesită un acces la memorie sau la

circuitele de I/O, se lansează o cerere de acces către BU, care controlează și efectuează accesul la adresa furnizată către AU. Dacă o astfel de cerere apare în timp ce BU este într-un ciclu magistrală de citire a unei instrucțiuni, BU termină ciclul curent după care răspunde cererii de acces lansată de EU.

Semnificația semnalelor din schema bloc a procesorului:

- D15 ÷ Do = magistrala bidirecțională de date; ea este folosită ca intrare pentru date de la memorie, porturi de I/O, cicluri de recunoaștere întrerupere, respectiv ca ieșire pentru datele transmise la memorie sau porturi de I/O;
- A23 ÷ Ao = magistrala de adrese (de ieșire), care furnizează adresa fizică de memorie sau adresa unui port de I/O;
- INTR, NMI = cereri de întreruperi externe.

ARHITECTURA DE BAZĂ. SETUL DE REGISTRE

Setul de registre

Un registru este în esență o mică memorie, cu destinație specială. Spre deosebire de o locație de memorie, un registru de memorie oferă un acces rapid, fiind ușor de adresat. Ca zone de memorie, registrele sunt utilizate pentru memorarea de informație asupra căreia se operează într-un anumit mod. Aceștia sunt registrele specializate. Tot ca zone de memorie, registrele sunt folosite drept zone de prelucrare a datelor de către unitatea aritmetică-logică și în transferul datelor cu memoria internă.

Procesorul 286 are 15 registre, grupate în patru categorii:

Cele patru categorii de registre sunt: generale, de segment, index și de bază, de stare și control.

Registre generale – funcții speciale

| | | | | |
|----|------|------|---|-----------------|
| 7 | 0 | 7 | 0 | |
| AX | (AH) | (AL) | | Instrucțiuni |
| DX | (DH) | (DL) | | de I/O, *, / |
| CX | (CH) | (CL) | | Numărător |
| BX | (BH) | (BL) | | Registre de |
| | | | | bază (base) |
| | | | | Registre |
| | | | | Index |
| | | | | Indicator stivă |
| 15 | | | 0 | |

Registre segment

| |
|--------------------|
| Code Segment (CS) |
| Data Segment (DS) |
| Extra Segment (ES) |
| Stack Segment (SS) |

Registre de stare și control

| | |
|-----|---|
| 15 | 0 |
| IP | |
| F | |
| MSW | |

Registrele generale

Sunt opt registre cu scop general: AX, BX, CX, DX, BP, SP, SI, DI, utilizate pentru a păstra operanzi logici și aritmetici. Patru dintre acestea pot fi utilizate fie ca registre de 16 biți referite ca AX, BX, CX, DX, fie pot fi împărțite în perechi de registre separate de câte opt biți,

referite astfel: AH, AL, BH, BL, CH, CL, DH, DL (H=high, L~low, respectiv primii 8 biți și ultimii 8 biți din registrele respective).

Majoritatea instrucțiunilor utilizează în același mod toate registrele; există însă instrucțiuni pentru care anumite registre generale au o anumită semnificație:

- AX și DX sunt utilizate în instrucțiunile de înmulțire, împărțire și cele de I/O cu o semnificație prestabilită; de asemenea, registrul AL pentru operații de translație de cod sau în operațiile cu numere reprezentate în BCD (binary coded decimal);
- CX este utilizat drept numărător pentru operații de deplasare, rotire, bucle software, repetări hardware ale unor instrucțiuni.
- Registrele BX și BP, numite și registre bază, păstrează adresa de bază a structurilor de date, în timp ce registrele index SI și DI stochează offsetul în cadrul unei structuri de date;
- SP este registrul și mai specializat, deoarece el conține offsetul vârfului stivei în cadrul segmentului stivei.

Registrele segment

Sunt patru registre speciale ce permit selectarea, în orice moment, a segmentelor de memorie care sunt adresabile imediat:

- registrul segment de cod - CS
- registrul segment de date - DS
- registrul extrasegment, folosit pentru suplimentarea dimensiunii segmentului de date - ES
- registrul segment de stivă, folosit pentru localizarea stivei în memoria internă - SS

Pe lângă registrele de segment, vizibile programatorului, mai există pentru fiecare registru segment și registre cache de descriptori de segment, care nu sunt vizibile programatorului, dar este util să cunoaștem conținutul lor. Aceste registre, asociate cu fiecare registru segment, conțin: adresa de bază a segmentului (24 biți), limita segmentului (16 biți) și alte atribute de segment (8 biți), deci în total 48 biți. Când valoarea unui selector este încărcată într-un registru segment, registrul cache de descriptor asociat este în mod automat actualizat.

Orice referire la memorie va implica în mod automat registrul cache de descriptor de segment, asociat cu registrul segment utilizat pentru referire. Adresa de bază a segmentului devine o componentă în calculul adresei fizice, limita este utilizată pentru operații de verificare a limitei segmentului, iar atributele sunt utilizate pentru verificarea tipului (drepturilor) de referire la memorie.

Registre index și de bază

Patru dintre registrele generale (BP, BX - registre de bază, SI, DI - registre index) pot fi utilizate, de asemenea, pentru a determina adresele de offset (deplasament) ale operanzilor din

memorie. Aceste registre pot conține adresele de bază sau indexul pentru anumite locații de memorie dintr-un segment. Modul de adresare determină registrul specific utilizat pentru calcularea adresei efective a operandului. Registrele index sunt utilizate în mod implicit pentru a referi sursă, respectiv destinație pentru operațiile pe șiruri. Registrul BP se referă implicit (dacă instrucțiunea nu este precedată de un prefix segment) la segmentul de stivă curent (SS). Tot la segmentul de stivă face referire, implicit pentru operațiile cu stiva și registrul SP (Stack Pointer), dar operațiile cu stiva (PUSH, POP, CALL, RET, INT, IRET) actualizează în mod automat registrul SP, afectând în mod corespunzător stiva (extragerea sau introducerea informației în stivă). În schimb, registrul BP poate fi folosit pentru acces la date din stivă (parametrii sau variabilele locale procedurii), fără însă a extrage datele din stivă (adică fără a modifica stiva).

Registre de stare și control

Sunt trei registre cu scop special, care memorează și controlează anumite stări ale procesorului: IP, MSW și F.

Registrul IP (Instruction Pointer) conține adresa de offset pentru următoarea instrucțiune secvențială ce va fi executată.

Registrul MSW (Machine Status Word) memorează starea procesorului, adică memorează dacă a avut loc o comutare de task și controlează modul de operare a procesorului. Dintre cei 16 biți sunt folosiți doar ultimii patru - unul trece procesorul în modul protejat, iar ceilalți trei controlează interfața cu extensia de procesor - și au următoarea semnificație:

- PE (Protected mod Enable) este poziționat pe 1 când se trece în modul protejat de lucru;
- MP (Monitor Processor extension/Math Present) specifică dacă este prezentă în sistem extensia de procesor;
- EM (Emulate processor extension) specifică dacă funcțiile extensiei de procesor sunt emulate prin software (1) sau nu (0);
- TS (Task Switched) memorează dacă a avut loc o comutare de task.

Registrul de indicatori F (Flags Register) conține trei categorii de indicatori: de stare, de control și specializați.

| | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|--|----|----|----|------|----|----|----|----|----|----|----|----|----|----|----|----|----|--|----|--|----|----|----|--|----|--|----|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | NT | | IOPL | | OF | | DF | | IF | | TF | | SF | | ZF | | | AF | | | PF | | | CF | | |
| | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ |

Registrul de indicatori (Flags Register)

Indicatorii de stare:

- *OF (Overflow Flag)* – indică (este poziționat pe 1) dacă rezultatul unei operații aritmetice depășește domeniul de reprezentare (limita superioară/inferioară a acestuia) pentru numerele cu care se lucrează, adică rezultatul nu poate fi memorat în destinația stabilită de instrucțiune (de exemplu, împărțirea prin zero sau adunarea/înmulțirea a două numere mari la limita superioară a domeniului).
- *SF (Sign Flag)* - este indicatorul de semn al rezultatului unei operații și, de fapt, coincide cu primul bit al rezultatului, fiind 1 dacă numărul este negativ și 0 pentru pozitiv.
- *ZF (Zero Flag)* - este poziționat pe 1 dacă rezultatul unei operații aritmetice sau logice este zero, altfel bitul este poziționat pe 0.
- *AF (Auxiliary carry Flag)* - este 1 dacă în urma execuției unei instrucțiuni a apărut un transport din rangul 3 în rangul 4 sau un împrumut dinspre rangul 4 spre rangul 3. Acest indicator este utilizat pentru implementarea aritmeticii pentru numere zecimale codificate binar (BCD - Binary Coded Decimal).
- *PF (Parity Flag)* - este poziționat pe 1 când numărul de unități din rezultat este par (paritate pară); a nu se confunda cu paritatea unui număr (de exemplu numărul 2, care este un număr par, are reprezentarea binară 00000010, iar acest octet are paritatea impară - o singură unitate).
- *CF (Carry Flag)* - se poziționează pe 1 dacă a apărut un transport sau un împrumut în/din rangul cel mai semnificativ al rezultatului, în urma execuției unei instrucțiuni aritmetice.

Indicatorii de control

- *DF (Direction Flag)* - este utilizat de instrucțiunile pe șiruri și specifică direcția de parcurgere a acestora:
 - 0, adică șirurile se parcurg de la adrese mici spre adrese mari;
 - 1, adică șirurile sunt parcurse invers.
- *IF (Interrupt Flag)* - acest indicator controlează acceptarea semnalelor de întrerupere externă. Dacă $IF = 1$, este activat sistemul de întreruperi, adică sunt acceptate semnale de întrerupere externă (mascabile, pe linia INTR), altfel acestea sunt ignorate. Indicatorul nu are influență asupra semnalului de întrerupere nemascabilă - NMI.
- *TF (Trace Flag)* - este utilizat pentru controlul execuției instrucțiunilor în regim pas cu pas (instrucțiune cu instrucțiune), în scopul depanării programelor.

Indicatori speciali:

- *IOPL (Input/Output Privilege Level)* - acest indicator ocupă doi biți și definește dreptul de a utiliza instrucțiuni de intrare/ieșire (I/O).
- *NT (Nested Task)* - este automat poziționat pe 1 sau 0 de operațiile de comutare de task; execuția unei instrucțiuni IRET, cu NT=1, realizează o comutare de task.

CURS NR. 11

SUBSISTEMUL DE INTRARE-IESIRE

1. Magistrale – conecteaza unitatile functionale interne ale sistemului de calcul
2. Sistemul de I/E – conecteaza dispozitivele de I/E

MAGISTRALE

Magistrala este o cale electrica între mai multe unitati functionale. Magistralele se clasifica în:

- magistrale interne – ce se afla în interiorul microprocesorului;
- magistrale externe – în exteriorul microprocesorului.

Pentru orice magistrală se definește un protocol de magistrală (bus protocol) care precizează regulile de functionare pe magistrală, și anume:

- semnificația semnalelor (date, adrese, control și stare);
- nivelele electrice ale semnalelor;
- specificatii mecanice și electrice.

Primele calculatoare aveau o singură magistrală care trecea pe la toate componentele sistemului de calcul numita magistrala sistem (system bus).

Calculatoarele noi au:

- o magistrala specializată între microprocesor și memorie numita magistrală de memorie;
- una sau mai multe magistrale ce leaga microprocesorul cu dispozitivele de I/E, numite magistrale de I/E.

Functionarea magistrelor

Gestiunea magistralei este realizata de un controler de magistrală (bus controller). În raport cu inițierea unei operații de transfer pe magistrala, dispozitivele conectate la aceasta pot fi:

- active (master);
- pasive (slave).

Memoria are rol de slave. Celelalte dispozitive pot fi master sau slave.

Exemple de relatii master-slave:

| Master | Slave | Operatie |
|-------------|-------------------|-----------------------------------------------|
| UCP | Memoria | Prelucrarea instructiunilor si datelor |
| UCP | Dispozitiv de I/E | Initializarea transferurilor de I/E |
| UCP | Coprocessor | UCP trimite instructiuni coprocessorului |
| Coprocessor | UCP | Coprocessorul prelucreaza operanzii de la UCP |
| I/E | Memorie | Acces direct la memorie (DMA) |

Performantele unei magistrale sunt legate de *viteza de transfer* și de *lărgimea de bandă*. Acestea sunt determinate de principalii parametri de proiectare, anume:

- numărul de linii de adresa, de date și de control;
- frecvența ceasului;
- mecanismul de arbitraj;
- gestionarea întreruperilor;
- gestionarea erorilor.

În funcție de sincronizarea operațiilor de transfer magistralele se împart în:

- magistrale sincrone;
- magistrale asincrone/

Magistrale sincrone

Transferul datelor se face sincronizat după un semnal de ceas magistrală. Frecvența lui determină lungimea unui ciclu magistrală. Fiecare activitate se execută într-un număr întreg de cicluri magistrale.

De exemplu o operație de R/W se execută în cel puțin trei cicluri magistrale (timpi pentru stabilire adrese, semnale de comandă și date propriu zise).

O variantă de accelerare utilizează transferurile sincrone în blocuri de date (burst), indicându-se adresa inițială și numărul de octeți de transferat.

Magistrale asincrone

Nu există un ceas master, iar ciclurile de magistrală pot avea orice lungime. Protocolul este format dintr-un set de semnale care se interblochează (handshaking). Se utilizează semnale suplimentare pentru realizarea unui dialog cu interblocare între cele 2 dispozitive, master și slave, între care se face transferul. Dialogul este independent de timp (semnalele se comandă reciproc), viteza de transfer adaptându-se astfel automat la performanțele dispozitivelor aflate în dialog.

Arbitrajul magistralei

Deoarece atât procesorul, cât și adaptoarele dispozitivelor de I/E pot dori simultan să devină master pe magistrală, este necesară arbitrarea cererilor acestor dispozitive active.

Arbitrarea magistralei se poate realiza:

- centralizat (cu dispozitiv specializat ca arbitru de magistrală - unele microprocesoare pot avea incorporat un astfel de dispozitiv);
- descentralizat, cu linii suplimentare pe magistrală.

Ambele variante asigură accesul la magistrală, în funcție de prioritățile alocate inițial dispozitivelor aflate în conflict.

SISTEMUL DE INTRARE/IESIRE

Sistemul de I/E este componenta sistemului de calcul ce realizează comunicarea acestuia cu mediul extern.

Fiecare echipament de I/E este însoțit atât de:

1. interfața hardware (controller sau adaptor) - formată dintr-o serie de componente electronice ce asigură compatibilizarea nivelelor de semnal, cu standardele de magistrală utilizate, precum și o primă prelucrare logică a acestora.
2. interfața software (driver) - ce asigură o prelucrare logică și compatibilizarea semnificației semnalelor de la ieșirea interfeței hard cu standardele soft ale sistemului de operare.

Fiecare adaptor al unui dispozitiv de I/E conține (cel puțin) 2 registre. Unul va fi utilizat pentru transferul datelor, iar celălalt va conține informații de comandă și stare. O informație de stare esențială este condiția ready, care arată dacă adaptorul a încheiat operația comandată și este pregătit să preia o nouă comandă. O operație de I/E se execută prin transferul informațiilor de control și stare precum și a datelor propriu-zise între procesor și registrele adaptorului. Transferul datelor între procesor și adaptor are loc dacă adaptorul este ready, adică a încheiat o operație de intrare și are date pregătite pentru transfer în registrul de date, sau a încheiat o operație de ieșire și poate accepta alte date în registrul de date.

Există două categorii de arhitecturi ale sistemelor de I/E utilizate la sistemele de calcul moderne:

- canale de date;
- DMA.

Canale de date

Canalele de date se utilizează în special la calculatoarele de tip mainframe, cu arhitecturi complexe, conectate în rețele cu utilizatori multipli, frecvența operațiilor de I/E este foarte mare, iar magistrala este foarte solicitată. La aceste sisteme se utilizează calculatoare specializate pentru realizarea transferurilor de I/E, numite canale de I/E.

Arhitectura unui sistem cu canale de I/E presupune existența unor magistrale specializate, independente:

- o magistrală pentru accesul CPU la memorie,
- magistrala de I/E prin care CPU comunică cu canalele,
- magistrala memoriei prin care canalele comunică cu memoria.

Un canal de date este de fapt un procesor de I/E la care sunt atasate toate dispozitivele de I/E. Acesta va executa un program special, comunicat de CPU și destinat executării unui transfer complex. Se va executa următoarea succesiune de operații:

- CPU transmite canalului programul de I/E .
- Canalul executa operațiile, realizând transferuri directe între memoria principală și sistemul de I/E.
- Canalul semnalizează, printr-o întrerupere la procesor, încheierea transferului.

Funcție de viteză de transfer a dispozitivelor atasate, există două tipuri de canale de I/E:

- canal multiplexor, la care se atasază dispozitive lente (imprimante, terminale), canal care realizează, în paralel, operații din programe de transfer pentru mai multe din dispozitivele conectate la el.
- canal selector, la care se atasază dispozitivele rapide (discuri) și care realizează un singur transfer la un moment dat.

Avantajul acestei organizări constă în transferarea de la CPU către procesorul de I/E a responsabilității majorității operațiilor legate de transferul datelor între periferice și memoria principală.

DMA (acces direct la memorie)

Calculatoarele personale (PC-uri) au o structură mai simplă a sistemului de I/E. Acestea sunt organizate în jurul unor magistrale la care se conectează principalele module ale sistemului: placa de bază (procesor, memorie, controller-e pentru dispozitivele standard mai puțin placa video) și controller-ele dispozitivelor de I/E.

Adaptoarele dispozitivelor ce transferă blocuri de date (discuri) realizează acces direct la memorie (DMA), adică transferă blocuri de caractere direct între disc și memoria principală, fără a ocupa timpul procesorului central.

Această schemă este utilizată pentru perifericele rapide și presupune eliberarea CPU de detaliile de realizare a transferului propriu-zis a unui grup de informații între adaptorul dispozitivului de I/E și memoria principală. Această funcție a CPU este preluată de DMA, dispozitiv conectat la magistrala sistemului.

Chip-ul DMA va conține cel puțin 4 registre care vor fi încărcate, de către programul ce se execută pe procesor, cu următoarele informații ce definesc transferul:

- adresa de memorie la care se face transferul,
- numărul de octeți sau cuvinte ce trebuie transferat (contor),
- identificarea, în spațiul adreselor de I/E, a dispozitivului de I/E cu care se face transferul,

- sensul transferului (citire = intrare, scriere = iesire).

Utilizand aceste informatii, dispozitivul DMA va realiza transferul comandat, prin magistrala sistemului. DMA, devine astfel dispozitiv activ pe magistrala, intrând în competiție cu procesorul. Pentru transferul fiecarui cuvânt va emite semnalul bus request către dispozitivul de arbitraj a accesului pe magistrala și doar la încheierea transferului comandat va lansa o întrerupere către procesor.

Referitor la protocolul de acces la magistrala, DMA este prioritar fata de CPU, deoarece transferurile cu dispozitivele de I/E sunt, în general, condiționate de timp.

Problema ce apare în acest caz este legată de faptul ca aceste transferuri directe se fac pe aceeași magistrala cu restul transferurilor din sistem. Soluția problemei constă în utilizarea unui mecanism pentru arbitrarea accesului la magistrală.