

Dipartimento di Scienze Fisiche, Informatiche e Matematiche

Xilinx toolchain Seminario Informatica Industriale

Corso di Laurea in Ing. Informatica (D.M.270/04) [16-262] Anno accademico 2020/2021 Dott. Gianluca Brilli gianluca.brilli@unimore.it prof. Paolo Burgio Paolo.burgio@unimore.it

È vietata la copia e la riproduzione dei contenuti e immagini in qualsiasi forma.


È inoltre vietata la redistribuzione e la pubblicazione dei contenuti e immagini non autorizzata espressamente dall'autore o dall'Università di Modena e Reggio Emilia.

Toolchain



Strumenti di Sviluppo

→ La progettazione FPGA consiste nella creazione di uno schema a blocchi, come in figura:



→ I blocchi possono funzionare in maniera standalone, o essere controllati da una CPU.

Strumenti di Sviluppo

→ <u>Vitis</u>: programmazione software.

→ <u>Vivado</u>: design hardware.






Vitis HLS

Overview

→ Strumento che vi permette di sintetizzare un IP a partire da un linguaggio di alto livello come il C/C++.

```
void polarDecode (int * Ilrs, int* decodedBits)
 // Initialize polar decoder with LLRs
 for (int i = 0; i < numBits; i++) {
   polarDecoderArray[log(n)-1][i].llr = llrs[i];
 // run successive cancellation
 for (int i = 0; i < channelCode->n; i++) {
   calcElement* currentElement:
   currentElement= &polarDecoderArray[0][i];
   if (currentElement->isG == 0) {
     calcF(currentElement);
    } else {
   calcG(currentElement);
   if (currentElement->L >= 0) {
     decoded[i] = 0;
   } else {
     decoded[i] = 1;
```




30/03/2020

Accelerazione FPGA



Esempio

- → <u>Paradigma host-acceleratore</u>: un applicativo in esecuzione sul processore richiede ad un engine FPGA di accelerare una determinata funzione. (es. convoluzione o moltiplicazione di matrici).
- → Supponiamo di voler realizzare il design seguente:



Esempio

→ Partiamo quindi da un'implementazione software di una somma di vettori:

```
typedef int data_t;

void add_pipe(data_t *x, data_t* y, data_t alpha, int n) {

loop_ddr: for(int i = 0; i < n; ++i) {
        y[i] = alpha*x[i] + y[i];
    }
}</pre>
```

→ Convertito in un modulo hardware:



saxpy_0

→ Per prima cosa andiamo a creare i <u>bus di comunicazione</u> tra l'engine e il core.

Vitis HLS

Interfacce AXI4

- → <u>AXI4</u>: Fornisce elevate prestazioni per accessi di tipo memory mapped. Permette di eseguire fino a 256 trasferimenti con singolo indirizzamento (burst) e altre caratteristiche avanzate per ottenere alte
- → <u>AXI4-Lite</u>: Consente di eseguire singoli (no burst) trasferimenti di tipo memory mapped che richiedono basso livello di throughput. Spesso utilizzato per la scrittura e la lettura di registri di stato e di controllo.
- → <u>AXI4-Stream</u>: Per streaming ad alte prestazioni. Non prevede indirizzamento (i.e. non è di tipo memory mapped). Consente trasferimenti dati di dimensione illimitata. Utilizzato tipicamente, ma non solo, per trasferire flussi di immagini.

Vitis HLS


Passaggi da seguire

```
void add pipe(data t *x, data t* y, data t alpha, int n) {
   #pragma HLS INTERFACE m axi port=x offset=slave bundle=m ddr
   #pragma HLS INTERFACE m axi port=y offset=slave bundle=m ddr
   #pragma HLS INTERFACE s axilite port=n
                                               bundle=s data
   #pragma HLS INTERFACE s axilite port=alpha bundle=s data
   #pragma HLS INTERFACE s axilite port=return bundle=ctrl
   loop ddr: for(int i = 0; i < n; ++i) {
       #pragma HLS LOOP TRIPCOUNT MAX=1000 MIN=1000
       y[i] = alpha*x[i] + y[i];
```

→ Interfacce Slave AXI Lite, le utilizziamo per trasmettere parametri di configurazione alla nostra top function.


→ Interfacce AXI Master, le utilizziamo per accedere alla DDRdall'IP

Design Complessivo




UNIMORE 30/03/2020

Design Complessivo




Design Complessivo



Comparazioni HW - SW


→ Proviamo a svolgere qualche comparazione tra l'IP generato e la rispettiva controparte software.



- → I tempi sono riportati in millisecondi con un numero di elementi pari a 2097152 (2^21).
- → In questo caso notiamo che realizzare la SAXPY in HW comporta uno slowdown di un fattore di circa 12x.
- → I tempi ottenuti in sw sono stati misurati <u>anche</u> disabilitando le cache.

#01 Loop Pipelining


- → Introduciamo la prima ottimizzazione, che consiste nel creare una pipeline sulle iterazioni del loop.
- → Supponiamo il seguente frammento di pseudocodice:



- → La latenza del ciclo for è pari al numero di cicli di clock moltiplicato per il numero di iterazioni.
- → L'esecuzione <u>seriale</u> di un algoritmo, che gira su hardware a <u>bassa</u> <u>frequenza di clock</u> (100MHz) e <u>senza l'utilizzo di memorie cache</u>, comporta pessime prestazioni.

#01 Loop Pipelining

- → I problemi che impediscono il corretto utilizzo di una pipeline sono di due tipologie:
 - → <u>dipendenze inter-iterations</u>: si ha quando una iterazione dipende dal risultato della precedente.
 - → <u>contese di interfacce</u>: quando si cerca di accedere a risorse hardware con un numero limitato di interfacce.
- → Nel nostro caso abbiamo <u>contesa sull'accesso alla porta y</u> che viene acceduta sia in lettura che in scrittura:



→ Questo comporta una latenza totale di **15002 cicli di clock** supponendo di avere un loop da **1000** iterazioni.

Ottimizzazioni #01 Loop Pipelining

→ Per risolvere questo problema inseriamo una terza porta (z) che vada a memorizzare il risultato della SAXPY

```
woid add_pipe(data_t *z, data_t *x, data_t* y, data_t alpha, int n) {
    #pragma HLS INTERFACE m_axi port=x offset=slave bundle=ddr
    #pragma HLS INTERFACE m_axi port=y offset=slave bundle=ddr
    #pragma HLS INTERFACE m_axi port=z offset=slave bundle=ddr

#pragma HLS INTERFACE s_axilite port=n bundle=s_data
    #pragma HLS INTERFACE s_axilite port=alpha bundle=s_data
    #pragma HLS INTERFACE s_axilite port=return bundle=ctrl

loop_ddr: for(int i = 0; i < n; ++i) {
    #pragma HLS LOOP_TRIPCOUNT z[i] = alpha*x[i] + y[i];
}
</pre>
```

Ottimizzazioni **#01 Loop Pipelining**

→ Questa ottimizzazione comporta un notevole incremento di performance, and and a realizzare una pipeline con II = 2.



→ Con una conseguente latenza totale di 2009 cicli di clock supponendo di avere un loop da 1000 iterazioni.

#01 Loop Pipelining

→ Notiamo infine che è presente ancora un punto di contesa, in questo caso in lettura tra x[i] e y[i]:

```
void add_pipe(data_t *z, data_t *x, data_t* y, data_t alpha, int n) {
    #pragma HLS INTERFACE m_axi port=x offset=slave bundle=ddr
    #pragma HLS INTERFACE m_axi port=y offset=slave bundle=ddr
    #pragma HLS INTERFACE m_axi port=z offset=slave bundle=ddr

#pragma HLS INTERFACE s_axilite port=n bundle=s_data
    #pragma HLS INTERFACE s_axilite port=alpha bundle=s_data
    #pragma HLS INTERFACE s_axilite port=return bundle=ctrl

loop_ddr: for(int i = 0; i < n; ++i) {
    #pragma HLS LOOP_TRIPCOUNT MAX=1000 MIN=1000
    z[i] = alpha*x[i] + y[i];
}
</pre>
```

→ Questo dovuto al fatto che abbiamo accorpato tutti i bus in un unico bundle.

#01 Loop Pipelining

→ Notiamo infine che è presente ancora un punto di contesa, in questo caso in lettura tra x[i] e y[i]:

→ Questo dovuto al fatto che abbiamo accorpato tutti i bus in un unico bundle.

Ottimizzazioni #01 Loop Pipelining


→ In questo modo arriviamo infine alla seguente pipeline:



→ Con una conseguente latenza finale di 1004 cicli di clock supponendo di avere un loop da 1000 iterazioni.


#01 Loop Pipelining

→ Resoconto finale delle tre varianti della pipeline, secondo i report di Vitis HLS:



#01 Loop Pipelining

→ Testando infine questa ottimizzazione sulla Zedboard otteniamo le seguenti prestazioni:



- → Vediamo il notevole distacco prestazionale ottenuto rispetto alla versione sw senza cache.
- → Necessario ottimizzare gli accessi in memoria.

#02 BRAM e Accessi Burst

- → L'idea è quella di svolgere il calcolo della SAXPY portando una parte dei dati su <u>memorie molto più veloci</u> della DDR e più vicine al modulo HW che stiamo realizzando.
- → Sfruttiamo le BRAM, sparse all'interno della PL. Per fare questo ci basta definire degli array all'interno dell'IP, che verranno automaticamente sintetizzati sfruttando delle BRAM. Questi possiamo vederli come delle piccole "scratchpad", "una sorta di memoria cache" che vengono gestite manualmente dal programmatore / progettista HW.
- → Nello specifico variabili singole vengono sintetizzate tramite dei <u>registri</u> o dei <u>singoli FlipFlop</u>, mentre gli array tramite delle <u>BRAM</u>.
- → Cerchiamo infine di ottimizzare anche gli spostamenti di memoria da DDR alla scratchpad, andando a trasferire chunck più grandi, sfruttando gli accessi burst di AXI4.

#02 BRAM e Accessi Burst

→ Per prima cosa definiamo dei blocchi di BRAM per gli array x, y e z ed un registro per alpha:

```
data_t z_loc[MAX_SIZE_LOC];
data_t x_loc[MAX_SIZE_LOC];
data_t y_loc[MAX_SIZE_LOC];

data_t alpha_loc;
```

→ Il numero di elementi deve essere noto a tempo di sintesi.

```
#define MAX_SIZE 4194304
#define DIVIDER 128
#define MAX_SIZE_LOC MAX_SIZE/DIVIDER
```

→ Fissiamo quindi un numero massimo di elmenti per i nostri blocchi di BRAM.

#02 BRAM e Accessi Burst

→ Andiamo poi a realizzare un ciclo for esterno per gestire il caricamento in burst dalla DDR alla BRAM:

```
for(int j = 0; j < DIVIDER; ++j) {
    memcpy(x_loc, &x[j*MAX_SIZE_LOC], MAX_SIZE_LOC*sizeof(data_t));
    memcpy(y_loc, &y[j*MAX_SIZE_LOC], MAX_SIZE_LOC*sizeof(data_t));

// implementare il calcolo della SAXPY locale

memcpy(&z[j*MAX_SIZE_LOC], z_loc, MAX_SIZE_LOC*sizeof(data_t));
}</pre>
```

- → La memcpy in HLS può essere utilizzata per il caricamento da DDR a memoria locale all'IP e tramite questa il tool di sintesi realizza automaticamente degli accessi in burst.
- → Dal momento che la Zynq7000 ha un ridotto quantitativo di BRAM, dobbiamo stare attenti a non sforare con il quantitativo di memoria utilizzata.

#02 BRAM e Accessi Burst


→ Implementiamo infine il loop più interno che va a lavorare sui dati locali. Successivamente al termine del loop più interno viene svolta una scrittura burst da BRAM a DDR per salvare i risultati parziali.

```
for(int j = 0; j < DIVIDER; ++j) {
    memcpy(x_loc, &x[j*MAX_SIZE_LOC], MAX_SIZE_LOC*sizeof(data_t));
    memcpy(y_loc, &y[j*MAX_SIZE_LOC], MAX_SIZE_LOC*sizeof(data_t));

    for(int i = 0; i < MAX_SIZE_LOC; ++i) {
    #pragma HLS LOOP_TRIPCOUNT MAX=1000 MIN=1000
        z_loc[i] = alpha_loc*x_loc[i] + y_loc[i];
    }
    memcpy(&z[j*MAX_SIZE_LOC], z_loc, MAX_SIZE_LOC*sizeof(data_t));
}</pre>
```

#02 BRAM e Accessi Burst

→ Utilizzo di risorse finale:




#02 BRAM e Accessi Burst

```
define MAX SIZE
                    4194304
define MAX SIZE LOC MAX SIZE/DIVIDER
typedef int data_t;
<mark>/oid</mark> add_mem_opt(data_t *z, data_t *x, data_t* y, data_t alpha, <mark>int</mark> n) {
pragma HLS INTERFACE m axi port=z offset=slave bundle=z ddr
pragma HLS INTERFACE m_axi port=x offset=slave bundle=x_ddr
pragma HLS INTERFACE m axi port=y offset=slave bundle=y ddr
pragma HLS INTERFACE s_axilite port=n
                                             bundle=s data
pragma HLS INTERFACE s_axilite port=alpha bundle=s data
pragma HLS INTERFACE s axilite port=return bundle=ctrl
    data t z loc[MAX SIZE LOC];
    lata_t x_loc[MAX_SIZE_LOC];
    data t y loc[MAX SIZE LOC];
   data t alpha loc;
   alpha loc = alpha;
   for(int j = 0; j < DIVIDER; ++j) {
       memcpy(x loc, &x[j*MAX SIZE LOC], MAX SIZE LOC*sizeof(data t));
       memcpy(y loc, &y[j*MAX SIZE LOC], MAX SIZE LOC*sizeof(data t));
       for(int i = 0; i < MAX_SIZE_LOC; ++i) {</pre>
pragma HLS LOOP TRIPCOUNT MAX=1000 MIN=1000
           z loc[i] = alpha loc*x loc[i] + y loc[i];
       memcpy(&z[j*MAX_SIZE_LOC], z_loc, MAX_SIZE_LOC*sizeof(data_t));
```

→ Codice finale pronto per essere sintetizzato.

#02 BRAM e Accessi Burst

→ Aggiungendo anche questa ottimizzazione arriviamo al seguente risultato prestazionale:



Precisione ridotta e aritmetica Fixed Point

- → Possibile ridurre il numero di bit utilizzare per rappresentare i nostri dati. In questo caso abbiamo utilizzato degli interi a 32 bit. E' possibile utilizzare una precisione ridotta andando a sfruttare I'header file ap int.h, andando a definire dei dati di tipo (ap int o ap_uint), ad esempio:

 - → ap_uint<5> val
 - → ap_int <5> val → questo definisce rispettivamente intero signed/unsigned a 5 bit.
- → Per quanto riguarda l'utilizzo di <u>numeri reali</u>, è possibile passare ad una rappresentazione in virgola fissa, utilizzando l'header file ap_fixed.h, ad esempio:
 - → ap fixed <9, 5, AP RND CONV, AP SAT> val
 - → questo definisce un numero reale avente in totale 9 bit, di cui 5 per la parte intera e 4 per la parte decimale.

Loop Unrolling

- → In questo caso l'hardware che svolge l'operazione viene replicato per ogni iterazione del loop.
- → Aumenta incredibilmente il numero di risorse utilizzate ed i tempi di sintesi.

```
loop_1: for(int i = 0; i < N; i++) {
    #pragma HLS unroll
    a[i] = b[i] + c[i];
}</pre>
```


Dataflow

- → Permette di eseguire in parallelo dei task all'interno della top function, andando a realizzare una pipeline a livello di funzione.
- → Supponendo questo frammento di codice:


```
void top (a,b,c,d) {
...
func_A(a,b,i1);
func_B(c,i1,i2);
func_C(i2,d)

return d;
}
```

→ Senza Dataflow



→ Con Dataflow



Approfondimenti

→ Alcuni link utili che approfondiscono le ottimizzazioni ottenibili in HIS:

https://www.xilinx.com/html_docs/xilinx2017_4/sdaccel_doc/okr1504034364623.html

http://home.mit.bme.hu/~szanto/education/vimima15/heterogen_xilinx_hls.pdf

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug902-vivado-high-levelsynthesis.pdf#nameddest=xApplyingOptimizationDirectives



Programmazione SW




Diverse alternative

- → <u>Standalone</u>: l'applicazione gira direttamente sopra al core (o quasi);
 - → Librerie di basso livello pre-fornite da Xilinx;
 - → I drivers per l'accesso al modulo HLS, generati automaticamente da Vitis.
- → <u>SO Real-Time</u>: esempio **FreeRTOS**, come baremetal, ma implementato il supporto al multitasking. Implementati scheluder real-time.
- → <u>Distro Linux</u>: necessario implementare un modulo kernel per accedere al modulo HLS.

Standalone

→ Presente uno strato software chiamato <u>Board Support</u> <u>Package</u> (BSP), che si interpone tra l'hardware e l'applicazione.



Standalone

- → Il main inizializza i parametri e chiama la «accel_saxpy»;
- → La «accel_saxpy» effettua chiamate ai drivers;
- → La <u>coerenza delle cache</u>, tra CPU e FPGA deve essere <u>gestita dal programmatore</u>.

```
void accel_saxpy(int *x, int* y, int alpha, int n) {

XAdd adder;
XAdd_Initialize(&adder, XPAR_ADD_PIPE_0_DEVICE_ID);

XAdd_Set_x(&adder, (u32)x);
XAdd_Set_y(&adder, (u32)y);
XAdd_Set_alpha(&adder, alpha);
XAdd_Set_n(&adder, n);

XAdd_Start(&adder);


XAdd_
```

```
18   int main() {
19
20     u32 n = 16;
21
22     int* x = (int*)0x10000000;
23     int* y = x + n*4;
24
25     for(u32 i = 0; i < n; ++i) {
        x[i] = i;
        y[i] = 6;
28
30     int alpha = 2;
31
32     Xil_DCacheFlush();
33
34     accel_saxpy(x, y, alpha, n);
35
36     return 0;
37   }</pre>
```

Linux

- → <u>PetaLinux:</u> toolchain per la creazione di distribuzioni Linux, pensate per sistemi Xilinx.
 - → Basato sul progetto Yocto, un insieme di tool che permettono il build di sistemi basati su Linux.
 - → Semplifica notevolmente il processo di compilazione del kernel;
 - → Permette la creazione di un root filesystem personalizzato, in base alle necessità dell'utilizzatore.

Linux



Grazie per l'attenzione

