Seminario

FPGAs in practice

Gianluca Brilli *gianluca.brilli@unimore.it*





Design su FPGA

> Principali strumenti di lavoro:






> Vivado HLS: permette la creazione di IP VHDL/Verilog a partire da codice C/C++.










> Xilinx SDK: ambiente di crosscompilazione del codice ARM.



Contatore in FPGA, design HLS

> Logica dell'IP-core:





Contatore in FPGA - IP design (1)

- > Logica dell'IP-core:
 - Scrivere un contatore modulo range, che abbassa la frequenza in ingresso.
 - Portare l'uscita del contatore in ingresso ad un Led.
 - > Per il momento usiamo solamente l'FPGA, i cores ARM restano spenti.




Contatore in FPGA - IP design (2)

```
1 #include "contatore.h"
 3 void counter(
           volatile unsigned int range,
           volatile ap_uint<1> *led_output
7 8
       #pragma HLS INTERFACE ap none port=led output
10
       unsigned int counter value = 0;
       static ap uint<1> led status = 0;
11
12
13
       while(counter value < range){</pre>
14
           counter value ++;
15
       }
16
       led status = not(led status);
17
       *led output = led status;
18
19
20
       return;
21 }
22
```



Layout Vivado





Principali Componenti

- > Elementi Fondamentali:
 - Counter (pre-production): IP contatore sviluppato in Vivado HLS.
 - Clocking Wizard: Tramite il pin Y9 della ZedBoard permette di fornire all'IP una sorgente di clock configurabile.
 - Costanti: Rispettivamente fanno partire il modulo (ap_start), mantengono il reset in off (ap_rst) e forniscono l'input per il range (range_r).



Mapping dell I/O sulla ZedBoard

 Assegnamo le nostre porte di ingresso e uscita (led_out e sys_clock), ad un led reale sulla board ed impostiamo una corretta tensione di alimentazione:

```
set_property PACKAGE_PIN T22 [get_ports {led_out[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_out[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports { sys_clock}]

LVCMOS33 [get_ports { sys_clock}]
```


> "Generate HDL wrapper" per andare ad instanziare i componenti del nostro design.



Generazione del Bitstream

> Dopodiché dovremmo avere un file Verilog contenente i nostri componenti:


- > Infine:
 - > Run Synthesis
 - > Run Implementation
 - > Generate Bitstream





Contatore - Area Utilizzata

> Dopodiché possiamo vedere alcune cose interessanti sul bitstream generato:




Area programmabile utilizzata.



Contatore - Potenza Dissipata

 Dopodiché possiamo vedere alcune cose interessanti sul bitstream generato:




Stima dei consumi di potenza



Contatore - Schematico


> Schematico del circuito su FPGA, autogenerato da Vivado:






Test su ZedBoard (1)

> Colleghiamo alimentazione, UART e JTAG.




> Impostiamo il boot da JTAG





Test su ZedBoard (2)


Collegamento:





Test su ZedBoard -Trasferimento Bitstream

> Su Vivado: Open Hardware Manager > Open Target > Auto Connect > Program Device





Contatore in FPGA controllo Software

- > Logica dell'IP-core:
 - Scrivere un contatore modulo range, che accende e spegne un led.
 - > Interfaccia *AXI-Lite* per la connessione PL-PS, per quanto riguarda il range di conteggio.
 - Modulo AXI-GPIO per il controllo del bit di start (ap_start).
 - Gestione degli interrupt generati dalla PL (ap_done), tramite IRQ_F2P.



Contatore in FPGA - IP design (1)

```
1 #include "contatore.h"
 3 void counter(
           volatile unsigned int range,
           volatile ap uint<1> *led output
           ) {
       #pragma HLS INTERFACE s axilite port=range bundle=range
       #pragma HLS INTERFACE ap none port=led output
10
       unsigned int counter value
11
       static ap uint<1> led status = 0;
12
13
14
       while(counter value < range){</pre>
           counter value ++;
15
16
17
18
       led status = not(led status);
       *led output = led status;
19
20
21
       return;
22 }
23
```




Contatore in FPGA - IP design (2)

- In questo caso Vivado HLS va a creare una cartella contenente i drivers per utilizzare la periferica generata da software:
- > VivadoHLS-workspace/contatore/contatore prj/ solution1/impl/ip/drivers/counter v1 4/src





Layout Vivado






Componenti Utilizzati

- > Elementi Fondamentali:
 - Counter (pre-production): IP contatore sviluppato in Vivado HLS.
 - > <u>Processing-System7</u>: IP per la gestione del processore (ARM cortex A9 dual core); fornisce il clock all'esterno, invia alla PL tramite AXI e riceve gli interrupt.
 - Processor System Reset: si occupa del reset della PS e delle periferiche.
 - AXI-Interconnect: permette l'utilizzo di più interfacce AXI.



Mapping degli Indirizzi

- > La memoria è condivisa tra i due ARM A9 e l'FPGA.
- > E' presente un unico Memory Controller.
- > Assegnamento indirizzi per le interfacce AXI:






Generazione Bitstream

- Dopodiché anche in questo caso andiamo a generare il wrapper in Verilog e mappiamo la variabile led_out su un led a nostra scelta ed assegnamo una tensione di 3.3V.
- > Infine come prima lanciamo *Sintesi, Implementazione* e *Generazione Bitstream.*



Contatore - Area Utilizzata

 Notiamo la differenza del consumo di CLBs rispetto alla versione precedente.






Contatore - Potenza Dissipata

 In questo caso i consumi sono dominati dalla componente dinamica, in particolare dalla CPU.

Summary Power analysis from Implemented netlist, Activity derived from constraints files, simulation files or vectorless analysis. Total On-Chip Power: 1.683 W **Design Power Budget:** Not Specified Power Budget Margin: N/A Junction Temperature: 44.4°C Thermal Margin: 40.6°C (3.4 W) Effective θ|A: 11,5°C/W Power supplied to off-chip devices: 0 W Confidence level: Medium Launch Power Constraint Advisor to find and fix invalid switching activity





Esportazione dell'Hardware

- > Una volta sintetizzato il Bitstream, andiamo ad esportare l'hardware e ad avviare XSDK:
 - > File > Export > Export Hardware
 - > File > Launch SDK
- > Una volta avviato XSDK, andiamo a creare una nuova applicazione per Baremetal (Standalone), selezionamo C++.



Contatore in FPGA - Controllo Software (1)

```
#include <stdio.h>
 #include <pthread.h>
 #include <xscugic.h>
 #include <xcounter.h>
 #include "platform.h"
 #include "xil printf.h"
 #define AXI GPIO ADDR
                             0x41200000
#define INTC INTERRUPT ID
 XCounter counterInstance;
 XScuGic Intc:
 XScuGic Config *IntcConf;
 void IntCallback(void *InstancePtr);
 int SetupInterruptSystem();
 void XCounter Start() { Xil Out8(AXI GPIO ADDR, 1); }
void XCounter Stop() { Xil Out8(AXI GPIO ADDR, 0); }
⊖int main() {
     init platform();
     SetupInterruptSystem();
     XCounter Initialize(&counterInstance, 0);
                                                        // inizializza periferica
     XCounter Start();
                                                         // abilita la periferica
     XCounter Set range r(&counterInstance, 100000000); // trasferisce il range tramite AXILite
     // spinna all'infinito
     while(true);
     cleanup platform();
     return 0;
```




Contatore in FPGA - Controllo Software (2)

```
ovoid IntCallback(void *InstancePtr) {
     // interrupt service routine here
     printf("Il contatore ha terminato!\n");
int SetupInterruptSystem() {
   /// Initialize the Interrupt controller driver so that is ready to use
   if(!(IntcConf = XScuGic LookupConfig(XPAR PS7 SCUGIC 0 DEVICE ID))){
       return 1;
   }
   /// Initialize the SCU and GIC, specify edge sensitivity & register callback
   if(XScuGic CfgInitialize(&Intc,IntcConf,IntcConf->CpuBaseAddress)){
       return 1;
   XScuGic SetPriorityTriggerType(&Intc, INTC INTERRUPT ID, 0xA0, 0x3);
   if(XScuGic Connect(&Intc, INTC INTERRUPT ID, //connect interrupt handler
         (Xil ExceptionHandler) IntCallback, (void *)&Intc)){
       return 1;
   }
   XScuGic Enable(&Intc, INTC INTERRUPT ID); // Enable IRQ F2P interrupts
   /// Initialize exception table & register interrupt controller handler with it
   Xil ExceptionInit();
   Xil ExceptionRegisterHandler(XIL EXCEPTION ID INT,
       (Xil ExceptionHandler)XScuGic InterruptHandler, &Intc);
   Xil ExceptionEnable();
   printf("GIC Inizializzato\n");
   return 0;
```



Contatore in FPGA - Funzionamento








Programmazione FPGA in OpenCL

 OpenCL: standard sviluppato dal gruppo Khronos, per la programmazione di sistemi eterogenei.
 Propone un programming model ed un'astrazione hardware unificata per tutti i devices che lo adottano.

Simile a CUDA.





Programmazione FPGA in OpenCL - Lato Device

- In questo caso, idealmente, viene creato un moltiplicatore in FPGA per ogni elemento dell'array.
- > Parallelismo esplicito.
- > Il codice OpenCL è convertito in Verilog/VHDL.

Traditional loops

Parallelism Must be Inferred

Data Parallel OpenCL

Parallelism is Explicit



Programmazione FPGA in OpenCL - Lato Host

- Copia dei dati PS-PL e viceversa tramite API OpenCL.
 - > Non è necessario gestire esplicitamente le interconnessioni HW (es: AXILite, AXI Stream ecc).

L'Host si blocca sulla ReadBuffer, fino a che l'FPGA non termina.

```
Copy data from Host to FPGA

Ask the FPGA to run a particular kernel

Copy data from FPGA to Host
```

```
main()
{
    read_data_from_file( ... );
    maninpulate_data( ... );

clEnqueueWriteBuffer( ... );
clEnqueueNDRangeKernel(..., my_kernel, ...);
clEnqueueReadBuffer( ... );

display_result_to_user( ... );
}
```



Programmazione FPGA in OpenCL - Compilazione

- > Necessari due step di compilazione:
 - > xocc: (Xilinx OpenCL Compiler) per la sintesi del bitstream.
 - > gcc: per il software che invoca i kernel.
- > XOCC Common Options:
 - > --platform: per specificare la piattaforma target (es. Zed, ZCU102, ...)
 - > --kernel-frequency: per settare la frequenza del modulo in FPGA.
 - > --target: per specificare simulazione, emulazione
 ecc 28/11/18 CALCOLO PARALLELO 32



Programmazione FPGA in OpenCL - Compilazione (2)

> In questo caso, a runtime è necessario caricare il file binario generato dal compilatore xocc.

```
fp = fopen(fileName, "r");
if (!fp) {
          fprintf(stderr, "Failed to load kernel.\n");
          exit(1);
}
binary_buf = (char *)malloc(MAX_BINARY_SIZE);
binary_size = fread(binary_buf, 1, MAX_BINARY_SIZE, fp);
fclose(fp);
```