Introduzione a Vivado HLx

Gianluca Brilli, Paolo Burgio


CALCOLO PARALLELO, 2019/2020 gianluca.brilli@unimore.it, paolo.burgio@unimore.it



Introduzione

Hign-Perrormance Real-Time Lab

System-on-Chip Zynq-7000




 CPU avente due cores ARM Cortex A9 (600 MHz);

2. Logica programmabile (FPGA).




Avnet ZedBoard (SoC Zynq-7000)



- Molte porte di ingresso e uscita, che la rendono versatile per diversi utilizzi;
- Relativamente compatta come dimensioni.




Xilinx Pynq (SoC Zynq-7000)



- compatta della precedente;
- Framework Pynq disposizione.




System-on-Chip UltraScale+



- APU: Application Processing Unit, composta da quattro cores ARM Cortex A53;
- 2. RPU: Real-Time Processing Unit, composta da due cores ARM Cortex R5;
- **3.** Logica Programmabile (FPGA).




Xilinx ZCU102 (SoC UltraScale+)





Avnet Ultra96 (SoC UltraScale+)



- Molto piccola e compatta;
- Buona connettività, dispone di un modulo WIFI e Bluetooth;

 E' inoltre possibile espandere le funzionalità tramite delle schede aggiuntive.



FPGA Design Overview



- Strumento principale sviluppato da Xilinx e utilizzato per la programmazione FPGA.
- Suite composta da tre tools:
 - Vivado HLS
 - Vivado HLx
 - Xilinx SDK











FPGA Design Overview: Hardware

 La progettazione FPGA con questi strumenti consiste nella creazione di uno schema a blocchi, come quello in figura:



FPGA Design Overview: Software




Hardware design realizzato con Vivado



High Level Synthesis


High-Performance Real-Time Lab

 IDE basato su Eclipse, che permette la traduzione da codice C/C++ in codice HDL.




 Svolge la funzione di <u>Sintesi</u> per IP customizzati.






Top Function, è la funzione che sarà convertita in un modulo hardware, i parametri della funzione saranno i segnali di ingresso e uscita che ritroveremo nell'IP sintetizzato.






<u>Sintesi</u>, esegue la traduzione da codice HLS (C/C++) in codice HDL.





Export RTL, permette di esportare il codice Verilog / VHDL generato e creare un pacchetto importabile da Vivado.


- RTL = <u>Register Transfer</u> <u>Level</u>;
- Ciò che abbiamo sintetizzato al passo precedente.



Permette di eseguire un <u>TestBench</u>, ovvero una funzione main che va a richiamare la top function che abbiamo scritto.




Vivado HLS: Report Finale





Vivado HLS: Report Finale



- Stima del tempo di esecuzione della nostra Top Function:
 - 9.634 * 844870 = 8.13947758×10⁶
 ns



 Worst-Case-Execution-Time (WCET)




Vivado HLS: Codice di esempio


```
void counter(
 3
             volatile int
                             range,
             volatile bool *led out) {
 6
         static bool led status = 0;
         volatile int temp count = 0;
         while (temp count < range) {</pre>
10
             temp count = temp count + 1;
11
12
13
         led status = not(led status);
14
15
         *led out
                   = led status;
```

• Semplice contatore che accende e spegne un led.




 Ovvero cosa otteniamo dopo aver <u>sintetizzato il codice HLS</u> e dopo aver <u>esportato l'RTL</u>.














Bit di start: quando settato la Top Function parte.






<u>Bit di stato</u>, indicano lo stato interno della Top Function e possono essere usati come interrupts

<u>Done:</u> La Top Function ha terminato;

Idle: La Top Function non sta eseguendo al momento;

Ready: Il modulo è pronto ad eseguire.





Bit di validità, indica se nella rispettiva porta di uscita è presente un dato valido. Non sempre indispensabile, può essere disabilitato tramite direttiva pragma.



Design Globale


High-Performance Real-Time Lab

```
counter_0


- ap_ctrl
- ap_start
- ap_done
- ap_idle
- ap_ready
ap_clk
ap_rst
range_V[31:0]

counter (Pre-Production)
```



























Interazione HW-SW

Interazione HW-SW

- Supponiamo di voler controllare l'IP realizzato tramite software;
- Utilizzare l'IP Zynq PS7;




- Le connessioni tra CPU
 e FPGA, avvengono
 tramite BUS <u>AXI4;</u>
- Piccole modifiche al codice HLS.



Zynq: Spazio di Indirizzamento

- Lo spazio di indirizzamento della memoria principale, (nel caso del SoC Zynq-7000) è condiviso tra:
 - Cortex A9 core_0;
 - Cortex A9 core_1;
 - Programmable Logic.




Modifiche al codice HLS

```
void counter(
             volatile int range,
             volatile bool *led out) {
    #pragma HLS INTERFACE s axilite port=range bundle=control
     #pragma HLS INTERFACE s axilite port=return bundle=control
         static bool led status = 0;
         volatile int temp count = 0;
11
         while (temp count < range) {</pre>
12
             temp count = temp count + 1;
13
14
15
         led status = not(led status);
         *led out
                    = led status;
17
```

 Interfacce AXI4 per la comunicazione PS/PL.



Interazione HW-SW



Zynq: Spazio di Indirizzamento



Interfaccia <u>s axi control</u> dell'IP che abbiamo realizzato.

Mappata all'indirizzo 0x43C00000




Codice ARM



Applicazioni


High-Performance Real-Time Lab

Periferica di acquisizione di frames video in DMA




- Design Hardware realizzato da colleghi di Bologna (prof. Stefano Mattoccia)
 - Tesi di Laurea.. (Andrea Bernardi)

Tramite <u>sensore video</u>
 connesso ad una
 ZedBoard.





Periferica di acquisizione di frames video in DMA





Periferica di acquisizione di frames video in DMA



Scrittura di driversLinux perl'accesso allaperiferica FPGA;

Integrazione in OpenCV.




Localizzazione di un robot in FPGA

Implementazione di un algoritmo di localizzazione (Particle Filter), utilizzato su una macchina autonoma in scala 1/10.



Work in progress.. (Andrea Bernardi)





Implementazione del controllo di motori in FPGA


 Integrazione dello stack di guida autonoma (F1/10), su board <u>Ultra96</u>.








Implementazione del controllo di motori in FPGA



Implementazione del controllo di motori in FPGA


Rimpiazzamento di tutti i microcontrollori che attualmente controllano i motori e successiva implementazione del controllo in FPGA (Ultra96).



Work in progress.. (Federico Gavioli)




Test di Acceleratori per Reti Neurali in FPGA



- Test di YOLO su architettura DPU;
- In termini di FPS,
 mAP e Power.


 Successiva comparazione rispetto alla controparte NVIDIA (NVIDIA Xavier / TX2).





Test di Acceleratori per Reti Neurali in FPGA







Thank you!

Gianluca Brilli & Paolo Burgio