Domande di Reti Logiche – compito del 14/02/2023


C'è **una sola risposta** corretta per ogni domanda Usare lo spazio bianco sul retro del foglio per appunti, se serve

SHL \$2, %AL SHR \$2, %AL


- 1) In AL c'è lo stesso contenuto *prima* e *dopo* il codice scritto sopra se:
 - a) AL è minore di 64
 - b) AL è multiplo di 4
 - c) In ogni caso, perché si usa AH come appoggio
 - d) Nessuna delle precedenti

MOV \$-1024, \$AX IDIV \$BL

- 2) Il codice sopra riportato non dà eccezione se
 - a) $BL = \pm 8$
 - b) $BL \leq -4$
 - c) $BL \ge 1$
 - d) Nessuna delle precedenti
- 3) $|x|_{\alpha} = ||x|_{\alpha}|_{\beta}$
 - a) Sempre
 - b) Se $\beta < \alpha$
 - c) Se $\beta > \alpha$
 - d) Nessuna delle precedenti
- 4) Un'interfaccia va montata in modo tale che i suoi due registri rispondano agli indirizzi di I/O 0x3210 e 0x3214. La maschera che produce il select deve avere in ingresso:
 - a) $a_{15} \dots a_3$
 - b) $a_{15} \dots a_1$
 - c) $a_{15} \dots a_3, a_1, a_0$
 - d) Nessuna delle precedenti



- 5) Affinché l'uscita z sia normalmente a zero, e presenti un impulso ad 1 di durata Δ ogni volta che x cambia, è necessario sostituire a ??? una porta
 - a) AND
 - b) OR
 - c) XNOR
 - d) Nessuna delle precedenti



- 6) La rete sopra disegnata
 - a) Genera un clock di periodo 2T se d è attaccato a Vcc
 - b) È equivalente ad un D-Flip-Flop
 - c) È equivalente ad un D-Latch
 - d) Nessuna delle precedenti

$$T \ge T_{hold} + T_{a-valle}$$

- 7) La disuguaglianza di sopra è vincolante in una rete sequenziale sincronizzata di
 - a) Moore
 - b) Mealy
 - c) Mealy ritardato
 - d) Nessuna delle precedenti
- 8) In un handshake \dav-rfd, il dato del produttore è valido quando:
 - a) $\langle dav = 0 \rangle$
 - b) $\langle dav = 0 \text{ } AND \text{ } rfd = 1$
 - c) $\langle dav = 0 \ OR \ rfd = 1$
 - d) Nessuna delle precedenti
- 9) La SAR implementa una divisione intera per potenze di due, con quoziente approssimato
 - a) Per troncamento
 - b) A sinistra
 - c) A destra
 - d) Nessuna delle precedenti
- 10) In complemento alla radice ed in una base β generica, la somma di due numeri interi *riducibili* è rappresentabile sul numero di cifre degli operandi
 - a) Sempre
 - b) Mai
 - c) Solo per alcuni valori di β
 - d) Nessuna delle precedenti

Domande di Reti Logiche – compito del 14/02/2023
Cognome e nome:
Matricola:
Link al form Google per le risposte (vanno bene entrambi):
https://forms.gle/GYwcMX4kmevFwytW9
https://bit.ly/3x8fHv1

Barrare una sola risposta per domanda

Il punteggio finale è -1 \times (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

SHR \$2, %AL SHL \$2, %AL


- 1) In AL c'è lo stesso contenuto *prima* e *dopo* il codice scritto sopra se:
 - a) AL è minore di 64
 - b) AL è multiplo di 4
 - c) In ogni caso, perché si usa AH come appoggio
 - d) Nessuna delle precedenti

MOV \$-1024, %AX IDIV %BL

- 2) Il codice sopra riportato non dà eccezione se
 - a) $BL \leq -4$
 - b) $BL \ge 1$
 - c) $BL = \pm 8$
 - d) Nessuna delle precedenti


3)
$$|x|_{\beta} = ||x|_{\beta}|_{\alpha}$$

- a) Sempre
- b) Se $\beta < \alpha$
- c) Se $\beta > \alpha$
- d) Nessuna delle precedenti
- 4) Un'interfaccia va montata in modo tale che i suoi due registri rispondano agli indirizzi di I/O 0x3210 e 0x3218. La maschera che produce il select deve avere in ingresso:
 - a) $a_{15} \dots a_1$
 - b) $a_{15} \dots a_4, a_2 \dots a_0$
 - c) $a_{15} \dots a_4$
 - d) Nessuna delle precedenti



- 5) Affinché l'uscita z sia normalmente a uno, e presenti un impulso a zero di durata Δ ogni volta che x cambia, è necessario sostituire a ??? una porta
 - a) XNOR
 - b) AND
 - c) OR
 - d) Nessuna delle precedenti





- 6) La rete sopra disegnata
 - a) Genera un clock di periodo 2T se d è attaccato a Vcc
 - b) È equivalente ad un D-Flip-Flop
 - c) È equivalente ad un D-Latch
 - d) Nessuna delle precedenti

$$T \ge T_{hold} + T_{a-valle}$$

- 7) La disuguaglianza di sopra è vincolante in una rete sequenziale sincronizzata di
 - a) Mealy ritardato
 - b) Mealy
 - c) Moore
 - d) Nessuna delle precedenti
- 8) In un handshake \dav-rfd, il dato del produttore è valido quando:
 - a) $\langle dav = 0 \rangle$
 - b) $\langle dav = 0 \ OR \ rfd = 1 \rangle$
 - c) $\langle dav = 0 \text{ AND } rfd = 1$
 - d) Nessuna delle precedenti
- 9) La SAR implementa una divisione intera per potenze di due, con quoziente approssimato
 - a) A sinistra
 - b) A destra
 - c) Per troncamento
 - d) Nessuna delle precedenti
- 10) In complemento alla radice ed in una base β generica, la somma di due numeri interi *riducibili* è rappresentabile sul numero di cifre degli operandi
 - a) Solo per alcuni valori di β
 - b) Sempre
 - c) Mai
 - d) Nessuna delle precedenti

Domande di Reti Logiche – compito del 14/02/2023	
Cognome e nome:	
Matricola:	
Link al form Google per le risposte (vanno bene entrambi):	
https://forms.gle/GYwcMX4kmevFwytW9	
https://bit.ly/3x8fHv1	


Barrare una sola risposta per domanda

Il punteggio finale è $-1 \times$ (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

- 1) In complemento alla radice ed in una base β generica, la somma di due numeri interi *riducibili* è rappresentabile sul numero di cifre degli operandi
 - a) Sempre
 - b) Mai
 - c) Solo per alcuni valori di β
 - d) Nessuna delle precedenti


$$T \ge T_{hold} + T_{a-valle}$$

- 2) La disuguaglianza di sopra è vincolante in una rete sequenziale sincronizzata di
 - a) Moore
 - b) Mealy
 - c) Mealy ritardato
 - d) Nessuna delle precedenti
- 3) La SAR implementa una divisione intera per potenze di due, con quoziente approssimato
 - a) Per troncamento
 - b) A sinistra
 - c) A destra
 - d) Nessuna delle precedenti
- 4) In un handshake \dav-rfd, il dato del produttore è valido quando:
 - a) $\langle dav = 0 \rangle$
 - b) $\forall dav = 0 AND rfd = 1$
 - c) $\backslash dav = 0 \ OR \ rfd = 1$
 - d) Nessuna delle precedenti



- 5) La rete sopra disegnata
 - a) Genera un clock di periodo 2*T* se d è attaccato a Vcc
 - b) È equivalente ad un D-Flip-Flop
 - c) È equivalente ad un D-Latch
 - d) Nessuna delle precedenti

- 6) $|x|_{\alpha} = ||x|_{\alpha}|_{\beta}$
 - a) Sempre
 - b) Se $\beta < \alpha$
 - c) Se $\beta > \alpha$
 - d) Nessuna delle precedenti
- 7) Un'interfaccia va montata in modo tale che i suoi due registri rispondano agli indirizzi di I/O 0x3210 e 0x3214. La maschera che produce il select deve avere in ingresso:
 - a) $a_{15} \dots a_3$
 - b) $a_{15} \dots a_1$
 - c) $a_{15} \dots a_3, a_1, a_0$
 - d) Nessuna delle precedenti



- 8) Affinché l'uscita z sia normalmente a zero, e presenti un impulso ad 1 di durata Δ ogni volta che x cambia, è necessario sostituire a ??? una porta
 - a) AND
 - b) OR
 - c) XNOR
 - d) Nessuna delle precedenti

SHL \$2, %AL SHR \$2, %AL

- 9) In AL c'è lo stesso contenuto *prima* e *dopo* il codice scritto sopra se:
 - a) AL è minore di 64
 - b) AL è multiplo di 4
 - c) In ogni caso, perché si usa AH come appoggio
 - d) Nessuna delle precedenti

MOV \$-1024, %AX IDIV %BL

- 10) Il codice sopra riportato non dà eccezione se
 - a) $BL = \pm 8$
 - b) $BL \leq -4$
 - c) BL > 1
 - d) Nessuna delle precedenti




Domande di Reti Logiche – compito del 14/02/2023	
Cognome e nome:	
Matricola:	
Link al form Google per le risposte (vanno bene entrambi):	
https://forms.gle/GYwcMX4kmevFwytW9	
https://bit.ly/3x8fHv1	

Barrare una sola risposta per domanda


Il punteggio finale è $-1 \times$ (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve

- 1) In un handshake \dav-rfd, il dato del produttore è valido quando:
 - a) $\langle dav = 0 \rangle$
 - b) $\langle dav = 0 \ OR \ rfd = 1$
 - c) $\forall dav = 0 AND rfd = 1$
 - d) Nessuna delle precedenti
- 2) In complemento alla radice ed in una base β generica, la somma di due numeri interi *riducibili* è rappresentabile sul numero di cifre degli operandi
 - a) Solo per alcuni valori di β
 - b) Sempre
 - c) Mai
 - d) Nessuna delle precedenti



- 3) Affinché l'uscita z sia normalmente a uno, e presenti un impulso a zero di durata Δ ogni volta che x cambia, è necessario sostituire a ??? una porta
 - a) XNOR
 - b) AND
 - c) OR
 - d) Nessuna delle precedenti
- 4) Un'interfaccia va montata in modo tale che i suoi due registri rispondano agli indirizzi di I/O 0x3210 e 0x3218. La maschera che produce il select deve avere in ingresso:
 - a) $a_{15} \dots a_1$
 - b) $a_{15} \dots a_4, a_2 \dots a_0$
 - c) $a_{15} \dots a_4$
 - d) Nessuna delle precedenti
- 5) La SAR implementa una divisione intera per potenze di due, con quoziente approssimato
 - a) A sinistra
 - b) A destra
 - c) Per troncamento
 - d) Nessuna delle precedenti





- 6) La rete sopra disegnata
 - a) Genera un clock di periodo 2T se d è attaccato a Vcc
 - b) È equivalente ad un D-Flip-Flop
 - c) È equivalente ad un D-Latch
 - d) Nessuna delle precedenti

SHR \$2, %AL SHL \$2, %AL

- 7) In AL c'è lo stesso contenuto *prima* e *dopo* il codice scritto sopra se:
 - a) AL è minore di 64
 - b) AL è multiplo di 4
 - c) In ogni caso, perché si usa AH come appoggio
 - d) Nessuna delle precedenti

$$T \ge T_{hold} + T_{a-valle}$$

- 8) La disuguaglianza di sopra è vincolante in una rete sequenziale sincronizzata di
 - a) Mealy ritardato
 - b) Mealy
 - c) Moore
 - d) Nessuna delle precedenti

MOV \$-1024, %AX IDIV %BL

- 9) Il codice sopra riportato non dà eccezione se
 - a) $BL \leq -4$
 - b) $BL \ge 1$
 - c) $BL = \pm 8$
 - d) Nessuna delle precedenti
- $10) |x|_{\beta} = \left| |x|_{\beta} \right|_{\alpha}$
 - a) Sempre
 - b) Se $\beta < \alpha$
 - c) Se $\beta > \alpha$
 - d) Nessuna delle precedenti

Domande di Reti Logiche – compito del 14/02/2023
Cognome e nome:
Matricola:
Link al form Google per le risposte (vanno bene entrambi):
https://forms.gle/GYwcMX4kmevFwytW9
https://bit.ly/3x8fHv1
♠