

## Lezione 11/03/2020


### Silicio intrinseco

Nel silicio intrinseco abbiamo un reticolo cristallino formato solo da atomi di silicio. Abbiamo 4 elettroni nel guscio più esterno e questi sono tutti coinvolti nei legami covalenti con gli atomi di silicio adiacenti. Se consideriamo la situazione allo 0 assoluto è quella che vediamo in figura in cui non ho elettroni libri che possono muoversi con la presenza di un campo elettrico.

Ad una temperatura più alta la situazione cambia in quanto l'energia termica è sufficiente a rompere ad alcuni legami covalenti, cioè l'elettrone che prima era vincolato dal legame tra due atomi di silicio ora ha un'energia sufficiente ad allontanarsi da questa posizione e può diventare un elettrone libero un elettrone che cioè può spostarsi liberamente in presenza di un campo elettrico.

Se vediamo la concentrazione dei portatori liberi, abbiamo che allo 0 assoluto non ci sono portatori liberi mentre ad una temperatura più elevata la presenza di portatori liberi aumenterà e quindi avremo una quantità di elettroni libri ed una stessa quantità di lacune libere dovuta all'allontanamento dell'elettrone. Questa lacuna può essere poi occupata da un elettrone di un atomo vicino e questa quindi si comporta come una carica positiva. La rottura di un legame porta ad avere quindi due cariche, una negativa ed una positiva.

In un silicio intrinseco la concentrazione (numero di particelle per unità di volume) degli elettroni è uguale alla concentrazione delle lacune, questo numero si indica anche con  $n_i$  cioè la **concentrazione dei portatori intrinseci**. Questa concentrazione, a temperature molto elevate, aumenta con la temperatura in modo esponenziale. A temperatura ambiente (300 K) questa concentrazione è uguale a  $10^{10} \text{ cm}^{-3}$ . In queste condizioni se andiamo a calcolare la conducibilità questa è limitata ed è paragonabile a quella di un cattivo materiale isolante e quindi ha una resistività molto alta. All'equilibrio termodinamico vale quella che è chiamata la **legge dell'azione di massa** e cioè  $np = n_i^2$ . Questa legge vale non solo per il silicio intrinseco ma anche per il silicio drogato.




### Drogaggio del silicio

Con il drogaggio è possibile andare a modificare la conducibilità del materiale (e quindi la resistività). Abbiamo due tipi di drogaggio a seconda degli elementi coinvolti (gruppo 3 o gruppo 5). Questi

presentano un numero di elettroni sull'orbitale più esterno pari a 5 o 3. Cominciamo a vedere quelli del gruppo 5.

Solitamente i materiali più utilizzati per il droggaggio sono fosforo e arsenico. Vengono sostituiti alcuni atomi di silicio con atomi del gruppo 5. Questo vuol dire che quattro di questi elettroni verranno coinvolti nei legami covalenti adiacenti. Il quinto elettrone non è coinvolto nei legami covalenti ma è legato all'atomo di fosforo cui appartiene ma comunque a 0 K è vincolato a rimanere nell'orbitale più esterno. Le cose cambiano però ad una temperatura maggiore dello 0 assoluto in quanto l'energia necessaria per svincolare l'elettrone non vincolato nel legame covalente è molto minore rispetto a quella necessaria per rompere il legame covalente, quindi questo significa che a temperatura ambiente questo elettrone diventa un elettrone libero, cioè libero di allontanarsi dall'atomo di fosforo cui era legato. Le cariche libere disponibili per ottenere la conduzione non sono solo quelle generate termicamente dalla rottura dei legami covalente ma anche queste. Si arriva alla conclusione che in un silicio drogato la concentrazione degli elettroni non è più uguale alla concentrazione delle lacune perché, mentre la rottura dei legami porta ad avere  $n=p$ , in questo caso nell'atomo di fosforo che libera l'elettrone non si forma nessuna lacuna e quindi gli elettroni predominano rispetto alle lacune. In questo caso il fosforo è un **atomo donatore** in quanto ha donato l'elettrone, tutti gli atomi donatori che hanno donato l'elettrone in questo caso diventano una carica fissa positiva (in quanto prima, con la presenza dell'elettrone era una carica neutra), si dice anche che l'atomo si è ionizzato.

#### Drogaggio con elementi del gruppo 5: Fosforo (P), Arsenico (As)




L'energia necessaria per rendere "libero" l'elettrone non coinvolto nei legami covalente è molto più piccola di quella necessaria a rompere un legame. A temperatura ambiente essenzialmente tutti gli atomi pentavalenti hanno "donato" un elettrone libero per la conduzione e sono detti atomi "donatori". Ogni atomo donatore che ha perso l'elettrone ha assunto una carica netta positiva e quindi è un carica fissa positiva.

Ora vediamo cosa accade se droghiamo con elementi del gruppo 3, ad esempio il Boro, in questo caso si ha una situazione duale. L'atomo di boro ha solo tre elettroni sull'orbitale più esterno. Questi 3 elettroni saranno coinvolti in legami covalenti con gli atomi di silicio adiacenti mentre si avrà la presenza di una vacanza nella vicinanza del quarto atomo di silicio. Anche in questo caso allo 0 K non ho la presenza di cariche libere, situazione che cambia a temperature più elevate, può succedere infatti che l'elettrone di un atomo vicino va ad occupare la vacanza che si era venuta a creare, questo porta quindi alla generazione di una lacuna. Attenzione che questo processo porta ad aggiungere solo lacune e non elettroni liberi. Ovviamente oltre a questo processo continua ad essere valida la generazione termica in cui gli elettroni si libera da un legame covalente. Si ha quindi

una situazione con elettroni e lacune generati termicamente in ugual numero più un numero di lacune aggiuntive pari alla concentrazione di atomi di boro che ho inserito nel reticolo cristallino. In questo caso l'atomo di boro ha accettato un elettrone in più e viene chiamato **atomo accettore**, inoltre, avendo accettato questo atomo in più è diventato una carica fissa negativa.


### Drogaggio con elementi del gruppo 3: Boro



La vacanza determinata dall'assenza di un elettrone può essere occupata da un elettrone di un atomo vicino generando così una lacuna. L'atomo trivale che ha "accettato" viene detto "accettore" e ha acquisito una carica netta negativa. A temperatura ambiente possiamo ipotizzare che tutti gli atomi trivalenti hanno accettato un elettrone trasformandosi in una carica fissa negativa.

In entrambi i casi abbiamo da ricordare la condizione che la concentrazione di elettroni liberi non è più uguale alla concentrazione di lacune. Inoltre, possono distinguersi due casi, il primo caso è  $n > p$  che si verifica nei **semiconduttori drogati di tipo N**, nel caso in cui si ha invece che  $p > n$  siamo in presenza di un **semiconduttore drogato di tipo P**.

Proseguendo con le definizioni, avendo all'interno del silicio due possibili tipologie di portatori (elettroni o lacune), si parlerà di **portatore maggioritario** quello con concentrazione maggiore e quindi in un semiconduttore drogato di tipo N i portatori maggioritari saranno gli elettroni mentre in un silicio di tipo P i maggioritari saranno le lacune. L'altro portatore è chiamato minoritario, cioè quindi quello a minore concentrazione, quindi in un semiconduttore drogato di tipo N i **portatori minoritari** saranno le lacune mentre in un silicio di tipo P i minoritari saranno gli elettroni.




Portatore maggioritario: portatore in concentrazione maggiore

Portatore minoritario: portatore in concentrazione minore

Ora vogliamo determinare quanto valgono n e p, questo ci serve per determinare la conducibilità di un silicio drogato. Per farlo dobbiamo ricordarci che il materiale nel suo complesso deve rimanere neutro e cioè la somma delle cariche negative deve essere uguale alla somma delle cariche positive. Sostanzialmente le cariche negative sono gli elettroni liberi n e le cariche fisse, cioè gli atomi accettori  $\text{Na}^-$  che hanno accettato un elettrone. Le cariche positive sono invece le lacune p più le

cariche fisse che sono tutti gli atomi donatori ionizzati che hanno ceduto il proprio elettrone  $N_D^+$ . Quindi in definitiva la carica negativa deve essere uguale alla carica positiva in quanto  $q$  rappresenta la carica di un elettrone o di una lacuna. Poi in caso di silicio drogato vale anche la legge dell'azione di massa di cui dobbiamo tener conto per il calcolo. Queste due sono le equazioni che ci consentono di risolvere il nostro problema anche perché noi sappiamo quanto sarà drogato il nostro silicio e quindi conosciamo bene i valori  $N_A^-$  e  $N_D^+$ , facciamo inoltre l'ipotesi semplificativa che tutti gli atomi donatori ed accettori sono stati ionizzati e quindi che siamo in un determinato range di temperatura. Se non facessimo quest'ipotesi la soluzione sarebbe un po' più complicata.

Il materiale deve rimanere neutro:



Legge dell'azione di massa:  $np = n_i^2$

Prendiamo un semiconduttore di tipo N in cui ho effettuato un droggaggio  $N_D$ , sappiamo che questo può valere da  $10^{14}$  a  $10^{21} \text{ cm}^{-3}$ . Questo range di possibilità che ho può essere controllato in modo molto preciso. Supponiamo che siamo nel caso più semplice in cui  $N_A=0$ . Se risolviamo le equazioni possiamo con buona approssimazione fare questa ipotesi, ovvero che la concentrazione degli elettroni liberi è uguale alla concentrazione degli atomi donatori che si sono ionizzati. Ora è molto semplice trovare  $p$ , cioè i portatori minoritari usando la legge dell'azione di massa, si ha quindi  $p=n_i^2/N_D$ . Facendo un esempio, se  $N_D=10^{15} \text{ cm}^{-3}$  allora la concentrazione degli elettroni è  $10^{15} \text{ cm}^{-3}$  e la concentrazione dei portatori minoritari, cioè delle lacune è  $10^5 \text{ cm}^{-3}$ . Abbiamo un aumento di circa cinque ordini di grandezza del numero dei portatori maggioritari. Il droggaggio viene quindi utilizzato per aumentare una delle due tipologie di portatori, nel caso di semiconduttori di tipo n abbiamo aumentato di cinque ordini di grandezza gli elettroni. Vediamo cosa è successo alle lacune. Le lacune invece sono passate da  $10^{10}$  ( $n_i$  a temperatura ambiente) a  $10^5$ . Questo a prima vista potrebbe sembrare un assurdo infatti qualcuno potrebbe chiedersi come mai diminuiscono le lacune per effetto del droggaggio se continua ad esserci la generazione termica? Il discorso si lega al fatto che gli atomi droganti possono andare essi stessi andare ad occupare le lacune generate termicamente e quindi il processo di ricombinazione aumenta nel caso di silicio drogato rispetto al caso di silicio intrinseco.

Semiconduttore di tipo n

$$N_D = 10^{14} \div 10^{21} \text{ cm}^{-3}$$

$$N_A = 0$$

$$n \approx N_D^+ \approx N_D$$

$$p \approx \frac{n_i^2}{N_D}$$

Esempio:

$$N_D = 10^{15} \text{ cm}^{-3} \rightarrow n \approx 10^{15} \text{ cm}^{-3} \quad p \approx \frac{10^{20}}{10^{15}} = 10^5 \text{ cm}^{-3}$$

Ora vediamo il caso duale di silicio dragato di tipo p. In questo caso, risolvendo le equazioni, si ha, nel caso di  $N_A=10^{16} \text{ cm}^{-3}$  che la concentrazione delle lacune è  $10^{16} \text{ cm}^{-3}$  (aumentato di 6 ordini di grandezza) e la concentrazione dei portatori minoritari, cioè degli elettroni, è  $10^4 \text{ cm}^{-3}$  (diminuito di 4 ordini di grandezza).

Semiconduttore di tipo p

$$N_A = 10^{14} \div 10^{21} \text{ cm}^{-3}$$

$$N_D = 0$$



$$p \approx N_A^- \approx N_A$$

$$n \approx \frac{n_i^2}{N_A}$$

Esempio:

$$N_A = 10^{16} \text{ cm}^{-3} \quad \rightarrow \quad p \approx 10^{16} \text{ cm}^{-3} \quad n \approx \frac{10^{20}}{10^{16}} = 10^4 \text{ cm}^{-3}$$

Facciamo un'altra considerazione, come dipendono dalla temperatura queste concentrazioni sia nel silicio di tipo N che P? La concentrazione dei maggioritari, per temperature di normali utilizzo, è  $N_A$  oppure  $N_D$  che è costante e pari alla concentrazione del drogaggio. La concentrazione dei minoritari invece dipende dalla temperatura in quanto  $n$  dipende, da come si vede dalla formula di sopra, da  $n_i^2$  che è funzione della temperatura ed ha una dipendenza esponenziale da questa. Se si arriva a temperature molto elevate allora la generazione termica porta ad una concentrazione di portatori maggiori rispetto al drogaggio e quindi il silicio dragato torna ad essere intrinseco, questo però a noi non interessa in quanto a noi interessa solo quello che avviene a temperatura ambiente. Per quello che interessa noi la concentrazione dei maggioritari rimane costante pari al drogaggio e la concentrazione dei portatori minoritari dipende dalla temperatura ma comunque continua ad essere inferiore alla concentrazione dei portatori maggioritari.

Andiamo ora a vedere come queste informazioni possano essere utili per calcolare la conducibilità. Come sappiamo la conducibilità è data dalla somma di due termini, uno dovuto alla concentrazione ed alla mobilità degli elettroni ed uno dato dalla concentrazione e dalla mobilità delle lacune. Rispetto al caso intrinseco col drogaggio abbiamo un aumento della concentrazione dei portatori (aumentano i maggioritari e diminuiscono i minoritari), il drogaggio però porta anche ad una diminuzione della mobilità, anche se di entità non eccessiva, perché l'inserimento di atomi diversi dal silicio porta alla presenza di difetti cristallini che porta a rendere più difficoltoso il movimento dei portatori all'interno del cristallo stesso.

Vediamo cosa succede in un silicio dragato di tipo N. Se facciamo un drogaggio  $N_D=2 \times 10^{15} \text{ cm}^{-3}$  allora la concentrazione delle lacune sarà  $5 \times 10^4 \text{ cm}^{-3}$ , sapendo qual è la mobilità di elettroni e lacune per questo tipo di drogaggio si ha che  $\sigma=0.422 (\Omega \text{ cm})^{-1}$  e quindi  $\rho_n=2.372 \Omega \text{ cm}$ .

## Effetti del drogaggio sulla conducibilità

$$\sigma = q\mu_n n + q\mu_p p$$

Rispetto al caso del silicio intrinseco, il drogaggio determina una variazione della concentrazione dei portatori e una diminuzione della mobilità.

Esempio silicio di tipo n:

$$N_D = 2 \times 10^{15} \text{ cm}^{-3} \quad p = \frac{10^{20}}{2 \times 10^{15}} = 5 \times 10^4 \text{ cm}^{-3} \quad \mu_n = 1320 \frac{\text{cm}^2}{\text{Vs}} \quad \mu_p = 460 \frac{\text{cm}^2}{\text{Vs}}$$

$$\sigma = 0.422 (\Omega \text{cm})^{-1} \quad \rho = \frac{1}{\sigma} = 2.372 (\Omega \text{cm})$$

Questo valore è nettamente inferiore al caso intrinseco ( $\rho_i = 3 \times 10^5 \Omega \text{ cm}$ ) e quindi abbiamo diminuito la resistività di 5 ordini di grandezza inserendo un atomo di drogante ogni  $10^7$  atomi di silicio. Quindi inserendo solo pochi atomi droganti abbiamo diminuito la resistività di cinque ordini di grandezza.

Confronto tra silicio intrinseco e silicio drogato

$$\begin{aligned} n = p = n_i &= 10^{10} \text{ cm}^{-3} & \rightarrow \rho_i &= 3 \times 10^5 (\Omega \text{cm}) \\ n = N_D &= 2 \times 10^{15} \text{ cm}^{-3} & \frac{\rho_n}{\rho_i} &\approx 10^{-5} \\ p &= 5 \times 10^4 \text{ cm}^{-3} & \rightarrow \rho_n &= 2.372 (\Omega \text{cm}) \end{aligned}$$

La resistività si è ridotta di circa 5 ordini di grandezza introducendo circa un atomo di drogante ogni  $10^7$  atomi di silicio.

## Effetti della temperatura sulla conducibilità

Ritorniamo quindi ora a vedere come varia la conducibilità in funzione della temperatura. Dobbiamo vedere quali sono i termini nella nostra espressione di conducibilità che dipendono dalla temperatura. In prima approssimazione possiamo dire che la temperatura ha effetti sia sulla concentrazione di portatori sia sulla conducibilità: Per quanto riguarda la mobilità, per le temperature che interessano noi, la mobilità diminuisce all'aumentare della temperatura. Per i portatori, nel caso di silicio intrinseco la densità dei portatori aumenta in modo esponenziale. Tra i due termini predomina l'aumento dei portatori e quindi la conducibilità aumenta con la temperatura.

$$\sigma = q\mu_n n + q\mu_p p$$

La temperatura ha effetti sia sul valore delle concentrazioni dei portatori sia sulla mobilità.

Nel range di temperatura di interesse per le applicazioni elettroniche, la mobilità diminuisce all'aumentare della temperatura con un andamento proporzionale a  $T^{-1.5}$ .

Nel caso del silicio intrinseco, la densità dei portatori incrementa con la temperatura in modo esponenziale. Tale aumento predomina, quindi, sulla diminuzione della mobilità e quindi la conducibilità aumenta con la temperatura.

Silicio intrinseco  $\rightarrow \sigma$  aumenta con la temperatura

Nel caso di silicio drogato, la concentrazione dei maggioritari è costante, quella dei minoritari dipende dalla temperatura ma la loro concentrazione è trascurabile rispetto ai maggioritari, quindi prevale la diminuzione della mobilità e quindi nel silicio drogato la conducibilità diminuisce con l'aumento della temperatura.

$$\sigma = q\mu_n n + q\mu_p p$$

Nel range di temperatura di interesse per le applicazioni elettroniche, la mobilità diminuisce all'aumentare della temperatura con un andamento proporzionale a  $T^{-1.5}$ .

Nel caso del silicio drogato, la concentrazione dei maggioritari è praticamente uguale a quella del drogante e quindi è indipendente dalla temperatura, almeno nel range di temperatura di normale interesse. La concentrazione di minoritari dipende dalla temperatura ma rimane trascurabile rispetto a quella dei maggioritari. Prevale, pertanto, la diminuzione della mobilità.

Silicio drogato →  $\sigma$  diminuisce con la temperatura

### Corrente di diffusione

Finora abbiamo solo considerato la **Corrente di Drift** o **Corrente di Deriva** che costituisce il trasporto di carica all'interno di un semiconduttore o conduttore in presenza di un campo elettrico. All'interno di un semiconduttore possiamo anche essere in presenza di un altro fenomeno che consente il trasporto di carica e chiamato fenomeno della diffusione che genera la **Corrente di Diffusione**. Questo meccanismo si aggiunge alla corrente di Drift. La corrente di diffusione è dovuta all'agitazione termica che mi porta ad avere un movimento caotico di carica in tutte le direzioni. Questa agitazione termica in presenza di una determinata condizione però porta a far spostare le cariche in una direzione ben definita, questa condizione corrisponde al fatto che all'interno del materiale deve esserci una concentrazione non uniforme di portatori. Questa è la condizione essenziale per attivare il fenomeno della diffusione. Questo fenomeno agisce cercando di ristabilire l'equilibrio e quindi cerca di ristabilire una concentrazione uniforme. In presenza quindi di una condizione non uniforme i portatori, grazie alla loro energia termica ed al gradiente di concentrazione, si muoveranno dalla zona a maggior concentrazione a quella a minor concentrazione per ristabilire una concentrazione omogenea.


In un semiconduttore esiste un altro meccanismo che consente il trasporto di portatori di carica: la diffusione.

La diffusione è associata con il moto casuale dei portatori dovuto all'agitazione termica ed è presente quando esiste nel materiale una concentrazione di portatori non uniforme.

In questo caso i portatori si muoveranno dalla zona a maggior concentrazione verso quella a minor concentrazione, nel tentativo di ristabilire l'equilibrio.

Vediamo ora di considerare alcuni casi. Supponiamo, nel caso unidimensionale, che la concentrazione di elettroni abbia un andamento come mostrato in figura. In questo caso avrò uno spostamento di carica negativa da sinistra verso destra e quindi avremo una densità di corrente  $J_n$  diretta in senso opposto e cioè da destra verso sinistra. L'espressione della densità di corrente è riportata sotto ed è proporzionale ad una **costante di diffusione degli elettroni**  $D_n=34 \text{ cm}^2/\text{s}$  ed è proporzionale al gradiente di concentrazione e quindi è proporzionale alla derivata con un segno

meno davanti in quanto i portatori si muovono in senso opposto al gradiente di concentrazione (la derivata è minore di 0).




$$J_n = (-q)D_n \left( -\frac{dn}{dx} \right) = qD_n \frac{dn}{dx}$$

$D_n$ : costante di diffusione o diffusività degli elettroni

Nel silicio intrinseco  $D_n = 34 \text{ cm}^2/\text{s}$

Nel caso delle lacune abbiamo che i portatori si muoveranno da sinistra verso destra ed in questo caso la corrente risultante sarà nello stesso verso dello spostamento delle cariche. Anche in questo caso la costante di diffusione delle lacune è minore rispetto a quella degli elettroni che è circa di 1/3, il motivo è che la costante di diffusione si riferisce alla mobilità e quindi alla capacità di muoversi attraverso i legami covalenti del reticolo, infatti la relazione di Einstein lega la costante di diffusione alla mobilità e il rapporto tra i due è uguale alla tensione termica  $V_T = kT/q = 26 \text{ mV}$  @ 300 K (a temperatura ambiente).



$$J_p = qD_p \left( -\frac{dp}{dx} \right) = -qD_p \frac{dp}{dx}$$

$D_p$ : costante di diffusione o diffusività delle lacune

Nel silicio intrinseco  $D_p = 12 \text{ cm}^2/\text{s}$

$$\frac{D_n}{\mu_n} = \frac{D_p}{\mu_p} = \frac{kT}{q} = V_T \quad \text{Relazione di Einstein} \quad V_T(T = 300K) = 0.025875 \text{ V} \approx 26 \text{ mV}$$

### Densità di corrente totale

Ora possiamo concludere con un ragionamento finale, dobbiamo vedere qual è la densità di corrente totale di un semiconduttore. Questa è la somma di due contributi, il contributo del drift e della diffusione, per ciascun portatore.


$$J_{tot} = J_{drift} + J_{diffusione}$$

ELETTRONI       $J_n = q\mu_n nE + qD_n \frac{dn}{dx}$

LACUNE       $J_p = q\mu_p pE - qD_p \frac{dp}{dx}$

## Lezione 12/03/2020


### Giunzione P/N



Il diodo consente il passaggio di corrente solo in un verso, è il primo dispositivo con comportamento non lineare che andremo ad affrontare, la maggioranza dei diodi commerciali di cui disponiamo sono costituiti da una giunzione PN. Come si comporta la giunzione PN? E perché in una giunzione PN la corrente può scorrere solo nel verso che va anodo a catodo?

Abbiamo un silicio drogato di tipo P a contatto di un silicio drogato di tipo N, poi vengono fatti due contatti metallici, uno definito **anodo** e uno **catodo**. Dove il silicio drogato P è a contatto col silicio drogato di tipo N si chiama **giunzione metallurgica**. Dobbiamo capire la caratteristica elettrica del dispositivo.

All'inizio consideriamo il diodo a terminali aperti. In questo caso sappiamo che non potrò avere passaggio di corrente in quanto siamo proprio a terminali aperti.



$$p_p = N_A = 10^{17} \text{ cm}^{-3}$$

$$n_p = \frac{n_i^2}{N_A} = 10^3 \text{ cm}^{-3}$$

$$n_n = N_D = 10^{16} \text{ cm}^{-3}$$

$$p_n = \frac{n_i^2}{N_D} = 10^4 \text{ cm}^{-3}$$

Sul semiconduttore di tipo P indicheremo la concentrazione delle lacune (che sono i portatori maggioritari) con  $p_p$  che in questo caso è uguale alla concentrazione degli atomi accettori  $N_A$ . La concentrazione degli elettroni nella zona P (che in questo caso sono i minoritari) li indichiamo con  $n_p$  e sono pari a temperatura ambiente a  $10^3$ . Lo stesso vale per la zona N.

Cosa succede quando connettiamo il semiconduttore P e quello N? Campi Elettrici sembra che non ci siano, in realtà poi vedremo che sono presenti, quindi non possono essere presenti correnti dovute a campi elettrici, quindi le uniche correnti presenti sono quelle di diffusione, infatti nella zona P è presente una concentrazione di lacune maggiore rispetto a quella della zona N ( $10^{17}$  contro  $10^4$ ) e quindi c'è un alto gradiente di concentrazione di lacune, nella zona N esiste una concentrazione di elettroni maggiore rispetto alla zona P ( $10^{16}$  contro  $10^3$ ) e quindi c'è un gradiente di concentrazione di elettroni. Quindi ci dobbiamo aspettare uno spostamento delle lacune da P a N ed uno spostamento di elettroni da N a P. Quindi per quanto riguarda le lacune abbiamo uno spostamento di carica positiva da P a N e quindi una corrente che va da P a N con densità di carica  $J_p$  e per quanto riguarda gli elettroni abbiamo uno spostamento di carica negativa che va da N a P e quindi una corrente che va da P a N con densità di carica  $J_n$ . Le 2 correnti hanno lo stesso verso da P ad N e quindi la loro somma deve essere  $>0$ .


$$J_p = -qD_p \frac{dp}{dx}$$


$$J_n = qD_n \frac{dn}{dx}$$

$$J_T = J_p + J_n \neq 0!?$$


Quindi vediamo subito che queste due correnti hanno lo stesso verso e sono diverse da zero, quindi all'interno del nostro diodo deve esserci qualche altra corrente che scorre che va ad annullare le correnti di diffusione (infatti la  $J_T$  dovrebbe essere uguale a 0 ma non lo è). Siamo arrivati quindi ad un assurdo, cioè se esistono solo queste due correnti dobbiamo avere una corrente totale diversa da zero che non è possibile perché il circuito è aperto.

L'unica possibilità che ho è che abbiamo sbagliato l'ipotesi di partenza in cui diciamo che non esistono campi elettrici all'interno del diodo. L'unica possibilità che abbiamo di annullare la corrente è la presenza di una corrente di drift (o di deriva) che sia tale da annullare la corrente di diffusione. Ma com'è possibile che ci siano campi elettrici interni al diodo (dall'esterno non l'abbiamo applicato).




Prendiamo due parallelepipedi separati di tipo P ed N visualizzati sopra. I quadratini sono le cariche fisse, cioè gli accettori ionizzati, cioè atomi del gruppo III che hanno preso un elettrone (in P) o atomi del gruppo V che hanno accettato una lacuna, o meglio hanno donato un elettrone (in N), i pallini sono invece le lacune in P e gli elettroni in N, queste sono le cariche mobili che sono state generate termicamente. Ma ora cosa succede se unisco i materiali?


Accadrà che gli elettroni liberi di muoversi in N in elevata concentrazione diffonderanno da destra verso sinistra, questi elettroni entreranno in P e troveranno un'elevata concentrazione di lacune e quindi questi elettroni si ricombineranno e avremo quindi una perdita di elettroni e di lacune. La cosa opposta accade in P, cioè le lacune diffonderanno da sinistra verso destra e una volta in N trovando un'elevata concentrazione di elettroni si ricombineranno. Quindi dopo aver unito i materiali, a causa della ricombinazione, nell'intorno della giunzione metallurgica si avrà una diminuzione di cariche libere perché gli elettroni sono migrati da N a P e si ricombinano e le lacune sono migrate da P a N e si ricombinano, abbiamo quindi la seguente situazione:




Quindi le lacune in P diminuiscono nell'intorno della giunzione metallurgica sia perché alcuni migrano sia perché altri si ricombinano con gli elettroni che arrivano da N. Lo stesso discorso vale per gli elettroni della zona N. Quindi esiste questa zona con larghezza W che si chiama **zona di svuotamento** che noi consideriamo nel corso completamente svuotata di cariche libere. Nella zona di svuotamento abbiamo perso le cariche libere e rimangono solo le cariche fisse e quindi in P c'è una zona con una carica netta negativa ed in N c'è una zona con carica netta positiva. Questa configurazione ci ricorda quella di un condensatore e quindi abbiamo un campo elettrico che va dalle cariche positive a quelle negative e quindi da N verso P.



Possiamo vedere che in N abbiamo una densità di carica  $\rho(x)$  positiva ed in P una densità di carica negativa (la densità di carica ricordiamo che è data dalla quantità di carica per un'unità di volume). Se facciamo l'integrale di  $qN_D$  tra 0 e  $x_n$  abbiamo la carica in quella zona. Lo stesso per la carica negativa in N. Queste due cariche sono uguali ed opposte (l'area verde e gialla devono essere uguali). Dalle equazioni dell'elettrostatica sappiamo che c'è un campo elettrico (sappiamo che la derivata del campo elettrico rispetto alla coordinata x è data dalla densità di carica diviso la costante dielettrica). Quindi il campo elettrico sarà nullo nelle zone neutre perché non ha densità di carica, il campo elettrico sarà diretto dalle cariche positive verso le cariche negative e quindi è diretto verso  $-x$  e quindi è negativo, se la densità di carica è negativa allora il campo elettrico sarà una retta a pendenza negativa e se la carica è positiva allora il campo elettrico una retta a pendenza positiva. In quella zona, siccome c'è un campo elettrico allora c'è un potenziale elettrico con concavità verso l'alto se il campo elettrico diminuisce e verso il basso se il campo elettrico aumenta.



Quindi ai capi della zona di svuotamento c'è una differenza di potenziale, questo potenziale lo indichiamo con  $V_0$  e si chiama **potenziale interno** o **potenziale autocostituito** o **potenziale di built in**. Il campo elettrico va da N a P, le lacune per diffusione diffondono da P verso N ma il campo elettrico contrasta la diffusione di lacune. Gli elettroni per diffusione vanno da N verso P ma il campo elettrico respinge questi elettroni e anche in questo caso il campo elettrico contrasta lo spostamento delle cariche per diffusione.



Dato il potenziale possiamo ricavare l'**energia potenziale  $U(x)$**  (cioè il potenziale per la carica). Una lacuna che vuole passare da P ad N deve superare il gradino e quindi deve avere un'energia potenziale maggiore della barriera di energia. Le cariche minoritarie della zona N (le lacune generate termicamente) sono invece favorite a passare nella zona P perché hanno un campo elettrico favorevole al passaggio.

Il discorso opposto vale per gli elettroni che devono passare dalla zona N alla zona P. L'energia potenziale è opposta perché dobbiamo moltiplicare il potenziale per una carica negativa.

Arriviamo quindi alle conclusioni: per ciascun portatore si crea una corrente di drift che compensa la corrente di diffusione. La corrente di diffusione delle lacune dalla zona P alla zona N è dovuta a


quelle lacune che hanno un'energia potenziale tale che gli permette di superare la barriera di potenziale e questa corrente è uguale ed opposta alla corrente di diffusione delle lacune da N a P (che sono i portatori minoritarie generate termicamente). La stessa cosa vale anche per gli elettroni. Quindi abbiamo risolto l'assurdo a cui eravamo giunti prima.

$$\begin{aligned} J_n &= J_{n,drift} + J_{n,diffusione} = 0 \\ J_p &= J_{p,drift} + J_{p,diffusione} = 0 \end{aligned} \quad \rightarrow \quad V_0 = \frac{kT}{q} \ln \left( \frac{N_A N_D}{n_i^2} \right)$$

Il potenziale di built in  $V_0$  è funzione del droggaggio e la sua espressione è quella data sopra. Questo potenziale è di 0,6 – 0,8 Volt.

La tensione misurata tra i terminali è comunque nulla perché  $V_0$  risulta compensata dai potenziali di contatto metallo semiconduttore tra le zone P ed N e gli elettrodi esterni, cioè la somma tra le 3 differenze di potenziale è nulla. I principi della termodinamica mi dicono che ai capi del diodo non ho una differenza di potenziale perché se così fosse saremmo stati in grado di ottenere una tensione ad un oggetto in equilibrio termodinamico e quindi potrei ottenere energia senza applicare un lavoro (cosa che viola il secondo principio della termodinamica).

La cosa cambia se **andiamo a polarizzare la nostra giunzione**. In particolare, posso avere uno scorrimento di corrente. Vediamo quindi se applico una differenza di potenziale ai capi del diodo ed in particolare se applichiamo un generatore esterno. Un generatore esterno di valore  $V_D$  applicato ai capi del diodo non va a modificare le zone neutre ma modifica il potenziale di contatto o meglio la barriera di potenziale. Di seguito la curva nera è quella in assenza di un potenziale esterno applicato.



Se io invece applico una tensione positiva il potenziale tra P ed N diminuisce, allora diminuisce l'altezza della barriera di potenziale, se io abbasso la barriera di potenziale la corrente di diffusione aumenta perché le lacune che possono andare da P verso N aumentano (lo stesso vale per gli elettroni che vanno da N a P), la corrente di drift invece rimane invariata perché sono pochi i portatori che vi prendono parte (i portatori minoritari che sono generati termicamente e la temperatura non cambia), quindi la corrente di diffusione aumenta, il drift rimane uguale, allora la

corrente totale è diversa da zero e scorre da P verso N (lacune da P verso N e elettroni da N verso P).

Nel caso opposto applico una tensione  $V_D < 0$  allora aumenta la differenza di potenziale e l'altezza della barriera di potenziale. In questo caso la corrente di diffusione diminuisce ulteriormente e tende a zero, la corrente di drift continua a permanere ma continua a essere piccola perché sono pochi i portatori a prendervi parte (quelli minoritari). La corrente di drift è da N verso P e quindi scorre in verso opposto a quella di diffusione ma è molto piccola. Allora vediamo che **la giunzione PN è un oggetto rettificante** in quanto solo applicando una tensione positiva avrò una corrente da P verso N dovuta ai portatori maggioritari. Se applico una tensione negativa la corrente è piccola e scorre da N verso P perché ho solo i portatori minoritari.

Se facciamo tutta la trattazione, applicando tensioni diverse, si modifica anche la larghezza della zona di svuotamento.

La larghezza della zona di svuotamento aumenta con la polarizzazione inversa e diminuisce in polarizzazione diretta. L'espressione della larghezza della zona di svuotamento ovviamente dipende dal droggaggio e dalla differenza tra il potenziale di built in ed il potenziale applicato. L'espressione è la seguente:

$$W = \sqrt{\frac{2\epsilon}{q} \left( \frac{1}{N_A} + \frac{1}{N_D} \right) (V_0 - V_D)}$$

La corrente che scorre è scelta in verso positivo da P verso N (da anodo a catodo) ed è data dalla seguente espressione (**equazione di Shockley**):

$I_D = I_S \left( \exp \left( \frac{V_D}{\eta V_T} \right) - 1 \right)$

Modello di  
Shockley


con

$$V_T = \frac{kT}{q} \approx 26 \text{ mV} @ 300 \text{ K}$$

$I_S : 10^{-18} \div 10^{-9} \text{ A}$  Corrente inversa di saturazione

$\eta : 1 \div 2$  Fattore di idealità

Dove la corrente inversa di saturazione è quella inversa (da catodo ad anodo) ed è dovuta ai minoritari ed è molto piccola. Concludiamo con un grafico della corrente in funzione della tensione con i valori tipici:



Vediamo che per avere un aumento considerevole della corrente mi devo avvicinare a 0.7 Volt.

## Lezione 16/03/2020

Caratteristica I-V: zone di funzionamento

Da oggi lavoreremo con il **fattore di idealità** eta uguale 1.

$$I_D = I_S \left( \exp\left(\frac{V_D}{V_T}\right) - 1 \right) \quad (\eta = 1)$$

Si distinguono cinque zone di funzionamento. Una delle due più utilizzate è la polarizzazione diretta ( $V_D > 0$ ) con il + applicato all'anodo e il – al catodo. Già quando  $V_D \geq 4V_T$  il termine esponenziale è  $e^4$  cioè il termine esponenziale va a predominare sul fattore 1.

L'altra condizione è la polarizzazione inversa ( $V_D < 0$ ), in questo caso il fattore 1 è predominante rispetto all'esponenziale, quindi  $I_D$  vale circa  $I_S$ .

L'ultimo caso è la polarizzazione nulla quando ai capi del diodo non ho una differenza di potenziale, in questo caso non ho corrente. Si ha quindi:

Polarizzazione diretta ( $V_D > 0$ )

$$V_D \geq +4V_T \quad (e^4 = 54.6) \quad \rightarrow \quad I_D \approx I_S \exp\left(\frac{V_D}{V_T}\right)$$

Polarizzazione inversa ( $V_D < 0$ )

$$V_D \leq -4V_T \quad (e^{-4} = 0.018) \quad \rightarrow \quad I_D \approx -I_S$$

Polarizzazione nulla ( $V_D = 0$ )


$$\rightarrow \quad I_D = 0$$

Caratteristica I-V: fenomeno del breakdown

Poi ci sono altre due zone di funzionamento un po' particolari, la prima è una polarizzazione diretta quando la corrente nel diodo non è più trascurabile, l'altra è quando in polarizzazione inversa la tensione inversa diventa di una certa entità.

Vediamo prima quando la tensione inversa diventa di una certa entità, in questo caso ad un certo punto la corrente inversa aumenta in modo repentino, questo accade per i diodi di normale utilizzo quando la tensione inversa è di 70, 100, 200 V. Esistono anche dei diodi particolari chiamati **diodi Zener** in cui volutamente si fa in modo che questo fenomeno avvenga a tensioni più basse.


Vediamo perché questa corrente inversa oltre una certa tensione inversa aumenta in modo repentino: quando il diodo è polarizzato in inversa aumenta il campo elettrico ai capi della zona di svuotamento e aumenta la differenza di potenziale e la barriera di potenziale, allora i portatori non possono più diffondere attraverso questa barriera mentre le componenti dovute al drift erano piccole perché solo i portatori minoritari potevano passare la giunzione metallurgica in quanto c'è un campo elettrico che è favorevole, il limite è solo che ho pochi portatori minoritari e quindi la corrente è piccola. Quindi a tensioni inverse elevate deve esserci qualche fenomeno che mi fa aumentare il passaggio di portatori attraverso la giunzione. In effetti accadono due fenomeni diversi raggruppati sotto il nome di **Breakdown**. Quali sono questi due meccanismi? Nel **breakdown Zener** l'aumento dei portatori è legato al fatto che il campo elettrico è così elevato all'interno della zona di svuotamento che determina la rottura di alcuni legami covalenti. Questi nuovi elettroni e lacune generati con la rottura, trovano un campo elettrico favorevole al passaggio e quindi ci sarà un incremento della corrente. L'altro fenomeno è il **breakdown a valanga**, in questo caso l'elevato campo elettrico è in grado di fornire ai portatori minoritari un'energia così grande da farli accelerare in modo elevato e quando urtano con un atomo possono rompere un legame covalente portando alla formazione di una coppia elettrone- lacuna.



- Breakdown Zener: il breakdown Zener può essere descritto come la conseguenza della rottura dei legami covalenti nella zona di svuotamento causata dall'elevato campo elettrico.
- Breakdown a valanga: si verifica quando il campo elettrico nella zona di svuotamento può accelerare i portatori minoritari che attraversano la zona stessa fino a una velocità tale da rompere i legami covalenti degli atomi con cui collidono.

Ma perché si chiama Breakdown a valanga? Perché come possiamo vedere dall'immagine che segue, dopo l'urto si ha l'elettrone che colpisce e una coppia elettrone-lacuna, ognuno di questi verrà accelerato e quindi ognuno di questi genererà una coppia elettrone-lacuna. Questo sia per le lacune che per gli elettroni, quindi si innesca un effetto a valanga che dopo alcuni urti incrementa notevolmente i portatori liberi che fanno aumentare la corrente inversa di saturazione.

## Breakdown a valanga



Ora cerchiamo di capire la **dipendenza dalla temperatura** di questi due effetti di breakdown.

Per quanto riguarda l'effetto zener, l'aumento della temperatura tende a favorire la rottura dei legami perché gli elettroni che fanno parte dei legami covalenti aumentando la temperatura aumentano l'energia e quindi è molto più facile tramite il campo elettrico riuscire a strapparli dall'atomo cui appartengono. Quindi se aumenta la temperatura, a parità di tensione applicata, aumenta la corrente.

L'effetto valanga invece si comporta in modo opposto ovvero se aumenta la temperatura l'effetto valanga diventa meno avvantaggiato perché se aumenta la frequenza degli urti che gli elettroni hanno contro gli atomi e quindi se aumenta questa frequenza gli elettroni non hanno tempo di aumentare la velocità e quindi diminuiscono gli urti in grado di generare una coppia elettrone-lacuna.

## Dipendenza dalla temperatura

- Effetto Zener: un aumento della temperatura fa sì che gli elettroni dei legami covalenti possiedano un energia più alta e che quindi vengano estratti più facilmente per effetto del campo elettrico, producendo un incremento della corrente, a parità di tensione applicata.
- Effetto valanga: un aumento di temperatura causa una maggiore probabilità di scattering e quindi i portatori acquistano in media un'energia minore, dando luogo, a parità di tensione applicata, a una minore corrente.

## Diodi Zener

Abbiamo visto che esistono dei diodi particolari chiamati diodi Zener fatti in modo tale che il fenomeno del breakdown avvenga a tensioni inverse molto basse, dell'ordine di una decina di Volt o anche meno. In questi diodi, predomina uno dei due fenomeni, così come mostrato nella figura di sotto.

I diodi che presentano tensioni di breakdown volutamente ridotte (al di sotto di qualche decina di volt) sono definiti “diodi Zener”, indipendentemente dall’effettivo meccanismo di breakdown.

$$|V_{BR}| < 7 V \quad \text{predomina effetto valanga}$$

$$|V_{BR}| > 5 V \quad \text{predomina effetto Zener}$$

$$5 V < |V_{BR}| < 7 V \quad \text{presenza entrambi i fenomeni}$$




$$\text{Stabilità in temperatura } |V_{BR}| = 5.6 V$$

I diodi che funzionano tra 5 e 7 Volt (in cui sono presenti entrambi i fenomeni di breakdown) sono molto importanti perché sono molto stabili in temperatura. In particolare, sono molto importanti i diodi zener la cui tensione di Breakdown è  $V_{BR}=5.6$  Volt. L’effetto del breakdown non è distruttivo.

#### Correnti elevate: effetto della resistenza serie


C’è un altro problema che si innesca, quando ho correnti elevate non è più trascurabile l’effetto della resistenza serie. Questa cosa che significa? Quando abbiamo trattato la giunzione PN abbiamo ipotizzato che tutta la tensione applicata dall’esterno cadesse ai capi della zona di svuotamento e abbiamo trascurato le cadute di potenziale nelle zone neutre (che in realtà hanno una certa resistenza). Quando la corrente che scorre nella giunzione diventa elevata non posso più trascurare la caduta di potenziale in queste zone neutre a causa della resistenza. Questo vuol dire che il potenziale applicato dall’esterno non cade tutto nella zona di svuotamento ma una parte cade nelle zone neutre. L’effetto conclusivo è che all’aumentare della tensione la corrente aumenta di meno, quindi riportando in coordinate logaritmiche l’andamento del rapporto della corrente che scorre nel diodo sulla corrente inversa di saturazione in funzione di  $V$ , per basse tensioni è rispettato l’andamento esponenziale del modello di Shockley, quando l’aumento della tensione non è più trascurabile invece l’aumento della corrente è minore di quanto previsto dall’andamento esponenziale, come mostrato nella figura che segue.




Quindi questo fenomeno accade perché la tensione applicata dall’esterno è come se fosse minore di quella reale perché questa non va a ricadere tutta nella zona di svuotamento ma a causa della resistenza una parte ricade nelle zone neutre. Noi non terremo conto di questo fenomeno.

## Simboli circuituali

DIODO




DIODO ZENER



## Analisi dei circuiti

Dobbiamo studiare come si analizza un circuito in cui è presente un Diodo cioè un dispositivo con un legame tra corrente e tensione che non è lineare. Esistono diversi metodi. Partiamo da un circuito molto semplice che può essere anche la semplificazione di un circuito più complicato.



$$\left\{ \begin{array}{l} V_{AA} = RI_D + V_D \\ I_D = f(V_D) \end{array} \right. \quad \begin{array}{l} \text{Eq. maglia - Legge di Kirchhoff} \\ \text{Caratteristica del dispositivo} \end{array}$$

Posso scrivere l'equazione alla maglia e lo metto a sistema con la caratteristica del diodo. Le Incognite sono quelle in rosso,  $I_D$  e  $V_D$ .

## Analisi dei circuiti: modello esponenziale

Ma io la caratteristica del dispositivo la conosco quindi ho:

$$\left\{ \begin{array}{l} V_{AA} = RI_D + V_D \\ I_D = I_S \left( \exp \left( \frac{V_D}{V_T} \right) - 1 \right) \end{array} \right.$$

$$V_{AA} = RI_S \left( \exp \left( \frac{V_D}{V_T} \right) - 1 \right) + V_D$$


↓  
Soluzione numerica

Vediamo che abbiamo riportato il modello di Shockley, posso sostituire quindi  $I_D$  e quindi ho una sola incognita ma sono in presenza di equazioni trascendenti. L'unico modo per risolvere l'equazione è la soluzione numerica, cioè ricorrere a degli strumenti, tipo simulatori che risolva il circuito.

Vediamo quindi se esistono dei metodi alternativi.


## Analisi dei circuiti: metodo grafico – retta di carico

Una prima soluzione alternativa è provare a risolvere in modo grafico. Se ho la caratteristica del diodo, tramite la misura con strumenti di laboratorio, posso aggiungere l'equazione alla maglia sullo stesso grafico, quindi riporto  $I_D$  in funzione di  $V_D$ . Questa equazione non è altro che una retta a pendenza negativa che interseca l'asse delle ordinate in  $V_{AA}$  e l'asse delle ascisse in  $V_{AA}/R$ . Questa retta è denominata retta di carico perché dipende da tutti gli elementi circuituali tranne il diodo, quindi sarebbe il carico sul diodo.




Quindi la soluzione del nostro problema è l'intersezione delle 2 curve. Questo punto di intersezione Q (Quiescent point) è detto punto di lavoro o punto di riposo. Si chiama punto di lavoro perché  $I_{DQ}$  e  $V_{DQ}$  costituiscono la corrente che scorre attraverso il diodo e la tensione ai suoi capi in quelle condizioni di lavoro. Perché si chiama anche punto di riposo lo vedremo più avanti.

Questo metodo è molto utile in quanto ci permette di vedere come si comporta il diodo se variamo alcuni valori del circuito. Se variamo la resistenza si ha infatti la cosa seguente:




Se variamo invece la tensione applicata al circuito si ha:




Analisi dei circuiti: modello a caduta di tensione costante

Posso trovare un'equazione approssimata della  $I_D$  in funzione di  $V_D$  che mi permetta di risolvere il circuito?



Posso introdurre un'approssimazione, posso approssimare la caratteristica del diodo con una retta verticale che intercetta l'asse delle ascisse ad un valore fisso  $V_\gamma$ . La corrente la considero sempre nulla anche in polarizzazione positiva per valori minori di  $V_\gamma$ . Quindi il mio diodo può essere sostituito con un generatore di tensione costante di valore pari a  $V_\gamma$  se  $V \geq V_\gamma$ . Se invece  $V < V_\gamma$  allora può essere sostituito con un circuito aperto.




Per convenzione il valore di  $V_\gamma$  viene preso pari a 0.7 Volt.

Analisi dei circuiti: modello ideale del diodo


Poi il modello a caduta costante può essere approssimato con un altro modello (modello ideale del diodo) se la caduta di tensione  $V_\gamma$  ai capi del diodo può essere trascurata rispetto a tutte le altre

tensioni impiegate nei circuiti. Se ad esempio utilizzo una tensione di 220V allora una tensione di 0.7V può essere trascurata. In questo caso il diodo può essere schematizzato con un interruttore (corto circuito o interruttore aperto) in cui però la corrente passa in un solo verso.



### Analisi dei circuiti: modello lineare a tratti


In questo caso l'approssimazione è meno grossolana, rispetto al modello a caduta costante approssimo con una retta con una certa pendenza e non con una caduta verticale. Si ha quindi una cosa del genere.



La difficoltà di questo modello è quella di stimare  $V_\gamma$  ma soprattutto stimare il valore della resistenza  $R_f$ . Per non  $V_\gamma$  si usa 0.7V ma 0.65V. Usare questo modello non è premiante perché i vantaggi non vanno a compensare le complicazioni.


### Analisi dei circuiti: Esempio

Ora risolviamo un circuito con i vari modelli per vedere le differenze. Quando usiamo i modelli approssimati (gli ultimi 3) dovrò fare delle ipotesi che poi dovrò verificare a posteriori.




Come vediamo facciamo l'ipotesi diodo in conduzione nel modello del diodo a caduta costante, quindi prendo il diodo e lo sostituisco con un generatore di tensione pari a  $V_\gamma$ . A questo punto posso risolvere il circuito e trovo che la corrente  $I_D=4.3mA$ . Ora però devo vedere se l'ipotesi è verificata. In questo caso devo verificare che la corrente sia positiva (perché quando il diodo è in conduzione c'è una corrente positiva), ma vediamo che  $I_D=4.3mA > 0$  allora l'ipotesi è verificata.

Ora proviamo a risolvere col modello del diodo ideale:



Con l'ipotesi diodo in conduzione sostituisco con un circuito chiuso, quindi come vediamo che  $I_D=5mA$ . Anche in questo caso devo verificare l'ipotesi, ma  $I_D=5mA > 0$  allora l'ipotesi è verificata.


Ora vediamo il modello lineare a tratti.



Anche in questo caso facciamo l'ipotesi diodo in conduzione allora sostituiamo il diodo con una resistenza ed un generatore di tensione. In questo caso utilizziamo i valori  $V_y$  e  $R_f$  dati ma come abbiamo detto prima la difficoltà di utilizzare questo modello approssimato è proprio riuscire a stimare soprattutto il valore  $R_f$ .

Attenzione che, quando utilizziamo questo modello, la tensione ai capi del diodo  $V_D$  è  $V_{AK}$  e non  $V_y$ . In altre parole,  $V_D$  è  $V_y$  più la caduta su  $R_f$ . In questo caso otteniamo  $I_D=4.265\text{mA}$  e  $V_D=0.7353\text{V}$ .

Riassumendo si ha:



MODELLO	$I_D$ (mA)	$V_D$ (V)
Esponenziale	4.237	0.762
Grafico	4.2	0.7
Caduta costante	4.3	0.7
Diodo ideale	5	0
Lineare a tratti	4.265	0.7353

Il modello del diodo a caduta di tensione costante è il miglior compromesso tra semplicità del modello e accuratezza della soluzione ottenuta.

Nei circuiti in cui la caduta di tensione sul diodo può essere considerata trascurabile, si può utilizzare il modello ideale del diodo.

Il metodo grafico da delle buone risposte ma ha il problema che bisogna disporre della caratteristica del dispositivo. Il modello a caduta costante da una buona approssimazione, il modello del diodo ideale ha un risultato più approssimato ma è accettabile se  $V_y$  è trascurabile. Il lineare a tratti tra i modelli approssimati è quello più preciso ma i vantaggi non sono compensati dagli svantaggi, in definitiva il modello del diodo a caduta di tensione costante è il miglior compromesso tra semplicità del modello e accuratezza della soluzione ottenuta.


### Analisi dei circuiti: procedura

Riassumendo per risolvere un circuito utilizzando un metodo di quelli approssimati devo utilizzare la procedura che segue.

- Ipotizzare lo stato di ciascun diodo (Conduzione o Interdizione)
- Sostituire ciascun diodo con il corrispondente modello:
  - ) se in conduzione con un generatore di tensione costante di valore  $V_y$  (modello a caduta costante), un cortocircuito (diodo ideale), un generatore con una resistenza in serie (modello lineare a tratti)
  - ) se interdetto con un circuito aperto
- Risolvere il circuito
- Verificare la correttezza delle ipotesi iniziali sullo stato di ciascun diodo:
  - se sono tutte verificate, la soluzione ottenuta è quella corretta
  - se almeno una delle ipotesi non è verificata, bisogna cambiare tale ipotesi, risolvere di nuovo il circuito e fare una nuova verifica delle ipotesi. Il processo continua fino a quando non si trova la soluzione che soddisfa le ipotesi sullo stato di tutti i diodi.

Ma cosa significa verificare la correttezza delle ipotesi? Se l'ipotesi è diodo in conduzione vuol dire che ho una tensione ai suoi capi, quindi devo verificare che ci scorra una corrente. Se l'ipotesi invece è il diodo in interdizione allora vuol dire che non scorre corrente ai suoi capi, questo implica che il diodo è polarizzato in inversa e quindi  $V_D < V_y$ , quindi la verifica da fare è che  $V_D < V_y$ .

STATO DEL DIODO	PARAMETRO FISSATO	VERIFICA
CONDUZIONE	$V_D = V_\gamma$	$I_D > 0$
INTERDIZIONE	$I_b = 0$	$V_D < V_\gamma$




Lezione 18/03/2020

### Circuito rettificatore

Oggi vedremo come si può sfruttare il fatto che il diodo sia un circuito rettificante. Utilizzeremo i due modelli visti l'altra volta, il modello a caduta di tensione costante ed il modello del diodo ideale. Vedremo ad esempio come ottenere una tensione continua da una tensione variabile, ad esempio un caricabatterie prende un segnale di tensione alternata e lo trasforma in continua. Il passo intermedio è quello di ottenere una tensione a valor medio diverso da zero, si fa quindi un'operazione di raddrizzamento, poi da questo si ottiene una tensione se non costante quasi costante. Otterremo quindi uno schema completo che riguarda un alimentatore.



Il primo passo è quello di ottenere un circuito rettificatore che è chiamato anche in (modo errato) raddrizzatore a singola semionda. Il primo circuito è il seguente



Sappiamo che la tensione di rete ha un valore efficace (attualmente) di circa 230V e quindi il valore massimo  $V_M$  230V $\sqrt{2}$  quindi circa 300V. Allora la tensione 0.7V è del tutto trascurabile allora ipotizziamo che si può usare il modello del diodo ideale.


### Circuito rettificatore: modello del diodo ideale


Vediamo se  $V_{AK}$  può essere maggiore di 0 e lo facciamo per ogni semiperiodo. Nel primo semiperiodo  $T_1$  la tensione  $V_s$  è positiva allora l'anodo è collegato ad una tensione positiva allora in queste condizioni è semplice fare l'ipotesi che il diodo è in conduzione. Allora nel modello del diodo ideale sostituiamo il diodo con un corto circuito.



In queste condizioni otteniamo subito  $V_u$ , cioè la caduta ai capi di  $R_L$ , che è uguale a  $V_s$ . Tutti gli istanti di tempo in cui il diodo è in conduzione la tensione di uscita è uguale alla tensione di ingresso. Dobbiamo però verificare l'ipotesi iniziale, e cioè dobbiamo verificare che la corrente  $I_D$  che scorre da anodo a catodo è maggiore di 0. Ma nel primo semiperiodo  $V_s > 0$ ,  $R_L$  è una resistenza e quindi è sempre maggiore di 0, quindi il rapporto tra i due e cioè la corrente  $I_D > 0$ . L'analisi del circuito ci ha portato alla conclusione che nel primo intervallo  $T_1$  in cui la tensione di ingresso  $V_s > 0$  il diodo è ON, cioè in conduzione, e, avendo utilizzato il modello del diodo ideale la tensione in uscita è uguale alla tensione in ingresso ( $V_u = V_s$ ).

Vediamo ora che la situazione cambia notevolmente quando sono nell'altro semiperiodo, quando cioè la tensione in ingresso è negativa.






Consideriamo l'intervallo di tempo  $T_2$ , cioè quello compreso dall'istante  $t_1$  all'istante  $t_2$ . In questo intervallo di tempo la tensione di ingresso  $V_s$  è negativa. Ragioniamo su quale può essere lo stato del diodo. In questo intervallo l'anodo è ora collegato al + di  $V_s$  che però ora è negativa. Allora l'anodo del nostro diodo è collegato ad una tensione negativa rispetto al nostro riferimento, allora in questa situazione è verosimile fare l'ipotesi che il diodo sia in interdizione (stato OFF) allora devo sostituire il diodo con un circuito aperto, in questo caso la tensione  $V_u$  non è più collegato all'anodo. In questo caso  $V_u=0$  in quanto è la caduta di tensione su una resistenza su cui non può scorrere nessuna corrente. Se è verificata questa ipotesi una parte del segnale (quella negativa) non viene fatta transitare attraverso il circuito. Dobbiamo quindi verificare che, essendo il diodo in interdizione,  $V_{AK}<0$  nel caso di modello di diodo ideale. Ma  $V_{AK}$  è la differenza di tensione tra anodo e catodo, La tensione sull'anodo è  $V_s$ , quella sul catodo è  $V_u=0$  allora  $V_s-V_u=V_s$  Ma  $V_s<0$  allora  $V_{AK}<0$  quindi l'ipotesi è verificata.

Una quantità importante perché è un parametro di qualità è il **Peak-Inverse-Voltage (PIV)**. Il circuito schematizzato presume che il circuito sia un circuito aperto. È vero che se la tensione  $< 0$  il diodo è interdetto, il problema è che se la tensione inversa supera un certo valore il diodo può andare in breakdown e condurre una corrente non più trascurabile. Quindi il comportamento di questo circuito rettificatore è soddisfatto a patto che il diodo in interdizione non entri in breakdown allora se nella pratica vogliamo realizzare il circuito dobbiamo scegliere un diodo che sopporti le tensioni negative in modo da non farci entrare mai in breakdown. Per valutare quale diodo dobbiamo utilizzare devo andare a vedere qual è la tensione massima inversa che andiamo ad applicare al diodo. In questo caso è il valore massimo di  $V_s$  che è uguale a  $V_M$ . Quindi devo prendere un diodo con PIV maggiore di  $V_M$ . Più elevato il PIV maggiore è il costo del diodo.


Riassumendo nell'intervallo  $T_2$  la tensione in uscita è uguale a 0. Riassumiamo il tutto nella figura che segue.



Siamo ben lontani da ottenere una tensione continua ma intanto abbiamo ottenuto una tensione con valor medio diverso da zero. Se ruotiamo il diodo di 180 gradi facciamo passare solo i semiperiodi negativi e tagliamo quelli positivi, quindi otteniamo una tensione con valor medio negativo.


### Circuito rettificatore: modello a caduta di tensione costante

Se la tensione non è trascurabile rispetto a quella in ingresso il modello del diodo ideale non è il migliore, quindi andremo ad utilizzare il modello a caduta di tensione costante. Ripercorriamo l'analisi già fatta ma con il nuovo modello.



Ripartiamo con l'intervallo di tempo  $T_1$ , facciamo la stessa ipotesi di diodo in conduzione e sostituiamo il diodo con generatore di tensione costante pari a  $V_\gamma$  con il + collegato al nostro anodo ed il - al nostro catodo.

Scriviamo l'equazione alla maglia e vediamo subito che la tensione in uscita non è uguale alla tensione in ingresso in questo caso ma è uguale alla tensione in ingresso meno la caduta di tensione ai capi del diodo che nel nostro caso è  $V_\gamma$ , quindi  $V_u = V_s - V_\gamma$ . Esiste anche un'altra differenza, andiamo a verificare che il diodo sia in conduzione e per fare questo andiamo a calcolare la corrente che scorre tra A e K e vediamo se questa è positiva. Notiamo subito che  $I_D \geq 0$  (cioè l'ipotesi è verificata) se e solo se  $V_s \geq V_\gamma$ . Quindi l'ipotesi è verificata (e quindi il diodo è in conduzione) solo per valori  $V_s \geq V_\gamma$ . Quindi la forma d'onda è diversa da quella di prima in quanto la tensione di uscita è minore di quella in ingresso, inoltre c'è un ritardo tra il momento in cui la tensione di ingresso >0 ed il diodo comincia a condurre, quindi nell'intervallo tra 0 e  $t^*$  la tensione in ingresso non supera  $V_\gamma$  e il diodo non può entrare in conduzione. Lo stesso succede alla fine, cioè il diodo smette di condurre prima. Per i semiperiodi di tensione negativa invece non cambia nulla.



$$I_D \geq 0 \Leftrightarrow V_s \geq V_\gamma$$

$$V_M \sin(\omega t) \geq V_\gamma$$


$$\sin(\omega t^*) = \frac{V_\gamma}{V_M}$$

$$t^* = \frac{1}{\omega} \arcsin\left(\frac{V_\gamma}{V_M}\right)$$

Il mio circuito sicuramente continua a rettificare ma viene tagliata anche una parte di onda positiva. Possiamo anche calcolare il ritardo di inserzione  $t^*$ .  $V_y$  causa una perdita di segnale e un ritardo tanto maggiore quanto è maggiore il rapporto tra  $V_y$  e  $V_M$ .

### Circuito rettificatore con filtro RC

Ora vediamo se in parallelo alla resistenza mettiamo un condensatore (filtro RC). Prima di questo però sostituiamo la resistenza con il condensatore (circuito che si chiama rilevatore di picco). Utilizziamo il modello del diodo ideale.




Ipotizziamo all'istante  $t=0$  il condensatore scarico, ipotizziamo il diodo in conduzione perché  $V_s > 0$ , sostituisco tra A e K il corto circuito, allora  $V_u = V_s$ . Tuttavia quando si arriva al valore di picco il diodo smette di essere in conduzione, vediamo di capire perché, la corrente che scorre nel diodo deve essere  $> 0$ , ma questa è la stessa che scorre nel condensatore, quindi dobbiamo avere che  $I_c > 0$  ma la  $I_c$  è la derivata della  $V_u$  rispetto al tempo moltiplicato C. quindi devo verificare che la derivata di  $V_u$  rispetto al tempo sia positiva ma la  $V_u$  è uguale a  $V_s$  perché c'è un corto circuito allora dobbiamo verificare che  $V_s$  rispetto al tempo sia positiva. Vediamo comunque che la funzione  $V_u$  quando arriva al massimo scende e quindi vuol dire che la derivata è negativa, questo vuol dire che l'ipotesi non è verificata ed il diodo non è in conduzione ma in interdizione.

Esiste anche una spiegazione circuitale. Il condensatore è un elemento circuitale in grado di immagazzinare carica, quindi il generatore di tensione carica il condensatore, quando arriva al massimo per seguire il fatto che la tensione si abbassa il condensatore dovrebbe scaricare e la corrente scorrere nel verso opposto ma il diodo non lo consente perché si interdice.

Altra spiegazione è che il condensatore è un elemento che non consente di avere una variazione istantanea della tensione ai suoi capi, se così non fosse la corrente diventerebbe infinita. Se vediamo l'istante del massimo, quello immediatamente successivo, la tensione dell'anodo si abbassa e quella sul catodo rimane massima allora il diodo si interdice.

Quando raggiungiamo quindi il massimo il diodo entra in interdizione e di fatto diventa un circuito aperto, il condensatore non è in grado di scaricarsi su nulla proprio perché non c'è un carico. Un condensatore lasciato a sé stesso mantiene la carica al suo interno allora mantiene una differenza di potenziale  $V_s$ . Il diodo potrà tornare in conduzione quando la tensione all'anodo è maggiore al catodo, vediamo quindi che il diodo non può tornare a condurre e quindi la tensione rimane sempre  $V_u$ . Questo circuito rimane sempre al picco e per questo si chiama anche rilevatore di picco. Questo

a patto che negli intervalli indicati con OFF il diodo non vada in breakdown. Il caso peggiore di  $V_{AK}$  è quando  $V_s = -V_M$ , quindi in questo caso il PIV=2 $V_M$ .



Vediamo ora come funziona il circuito quando ho in parallelo Condensatore a Resistenza (filtro RC). Quando è in conduzione il diodo è in corto circuito quindi  $V_u = V_s$ , quando si raggiunge il picco succede come prima che il diodo entra in interdizione, solo che ora c'è una cosa che cambia e cioè il condensatore non rimane solo (ricordiamo che il diodo è sostituito da un circuito aperto) ma ha in parallelo la resistenza di carico, allora quello che possiamo affermare che quando il diodo è interdetto il condensatore si scarica sulla resistenza  $R_L$ , allora la  $V_u$  non rimane  $V_M$  ma avrà una scarica di tipo esponenziale (anche se può sembrare una retta) con curva del tipo  $e^{-(t/RC)}$ . Allora esiste la possibilità che il diodo rientri in conduzione e questo lo fa quando la tensione sull'anodo diventa maggiore della tensione sul catodo quindi il diodo rientra in conduzione e il generatore di tensione torna a caricare il condensatore fin quando non si arriva di nuovo al picco e il diodo si interdice di nuovo, e così via. A parte l'istante iniziale una volta andato a regime il diodo condurrà solo in brevissimi intervalli di tempo in cui il generatore rifornisce il condensatore della carica che aveva perso.

Notiamo alcune cose importanti. La prima, ricordiamoci che il condensatore si può scaricare perché il diodo è spento, se il diodo non si interdicesse la curva blu andrebbe a seguire la curva rossa, quindi in questo circuito è necessaria la presenza del diodo. Altra osservazione che possiamo fare è che è vero che la curva non è costante ma ci si avvicina. L'oscillazione della curva si chiama **Ripple** ed è data dalla differenza tra la tensione massima e minima del condensatore. In questo caso il PIV non è proprio  $2V_M$  ma lo è quasi, allora viene considerata  $2V_M$ , se la scarica del condensatore fosse trascurabile allora il PIV sarebbe proprio  $2V_M$ .


Il circuito di prima senza resistenza è migliore rispetto a questo ma è poco realistico in quanto ad un circuito poi dobbiamo applicargli un carico e quindi una resistenza, quindi la situazione realistica è questa. Se il condensatore è molto grande rispetto a  $R_L$  e cioè la costante di tempo è molto lunga la scarica sul condensatore risulta essere trascurabile. Questo è praticamente un caricabatterie cinese a basso costo.

Ora però vedremo dei circuiti con delle performance migliori rispetto a questo. Per fare questo però dobbiamo fare un piccolo ripasso riguardo i trasformatori. Perché il collegamento ad una tensione di rete viene fatto sempre tramite un trasformatore.

## Trasformatori

Per convenzione si prendono le correnti positive  $I_1$  e  $I_2$  entranti nel pallino. Noi consideriamo solo i trasformatori ideali cioè quelli in cui il flusso magnetico totale è zero, cioè  $N_1I_1+N_2I_2=0$ .

## Trasformatori




Prenderemo in considerazione soltanto i trasformatori ideali, per i quali il flusso magnetico totale può essere considerato trascurabile, per cui:

$$N_1I_1 + N_2I_2 = 0 \quad \rightarrow \quad \frac{I_2}{I_1} = -\frac{N_1}{N_2}$$

$$\frac{V_2}{V_1} = \frac{N_2}{N_1}$$


Il segno meno significa se  $I_1$  è entrante la  $I_2$  deve essere uscente. Si ha inoltre  $V_2/V_1=N_2/N_1$ . Consideriamo ora dei nuovi circuiti.

## Raddrizzatore a doppia semionda



Il raddrizzatore a doppia semionda fa il lavoro mostrato in figura. Mentre il rettificatore fa l'operazione di far passare solo uno dei due lobi, i circuiti che andiamo a vedere fanno il raddrizzamento, cioè il lobo positivo passa mentre quello negativo viene trasformato in positivo. Si chiamano a doppia semionda perché lavorano su tutte e due le semionde. I circuiti visti prima vengono chiamati impropriamente anche raddrizzatori a singola semionda ma in realtà è sbagliato perché questi non raddrizzano niente. Vediamo quindi come posso fare un circuito che mi realizzano questa cosa.

### Raddrizzatore a doppia semionda senza Condensatore



$$V_1 > 0 \rightarrow V_A > 0, \quad V_B > 0 \quad \text{Ipotesi: D1 ON e D2 OFF} \quad \rightarrow V_u = V_A > 0$$

$$I_{D1} = \frac{V_A}{R_L} > 0 \rightarrow \text{D1 ON} \quad V_{AK2} = V_{A2} - V_{K2} = -V_B - (V_A) = -V_B - V_A < 0 \rightarrow \text{D2 OFF}$$

PIV=2V<sub>M</sub>


Il primo circuito è un raddrizzatore a doppia semionda senza condensatore che è basato su un **trasformatore a presa centrale**. Un trasformatore a presa centrale è un trasformatore con un primario con due secondari. In pratica nel secondario ho due avvolgimenti, in questo caso con lo stesso numero di avvolgimenti e quindi  $V_A=V_B$ . Il circuito in questo caso è formato da due diodi con il catodo collegato insieme e il punto a comune collegato alla resistenza di carico  $R_L$ . Vediamo quindi come funziona ragionando sul circuito.  $V_1$  è una tensione sinusoidale e quindi anche  $V_A$  e  $V_B$  sono sinusoidali. Nel primo semiperiodo  $V_A>0$  e  $V_B>0$  con la polarità indicata in figura. D1 ha l'anodo collegato al + di una tensione  $V_A$  che è positiva quindi è verosimile fare l'ipotesi che D1 sia in conduzione. D2 ha l'anodo collegato al meno della tensione  $V_B$  positiva quindi la tensione dell'anodo è negativa rispetto alla tensione di riferimento allora è verosimile che D2 sia in interdizione. Quindi facciamo l'ipotesi D1 ON e D2 OFF. Con queste ipotesi con il modello del diodo ideale D2 diventa un circuito aperto e D1 un corto circuito. La tensione di uscita è quindi  $V_u=V_A>0$ . Verifichiamo però le ipotesi.  $I_{D1}=V_A/R_L$  ma  $V_A>0$  allora  $I_{D1}>0$  allora l'ipotesi è verificata per tutto il semiperiodo. Vediamo di verificare D2 in interdizione. D2 è un circuito aperto e quindi non ci passa corrente. La tensione sull'anodo è  $-V_B$ . La tensione sul catodo è  $V_A$  allora la tensione anodo catodo è  $-V_B-V_A$  che è  $<0$  perché sia  $V_A$  che  $V_B$  sono positive. In questo caso D2 ha un  $V_{AK2}=V_{A2}-V_{K2}$ , tutti e due possono assumere valori  $V_M$  allora PIV=2V<sub>M</sub>.

$$V_1 < 0 \rightarrow V_A < 0, \quad V_B < 0 \quad \text{Ipotesi: D1 OFF e D2 ON} \quad \rightarrow V_u = -V_B > 0$$


$$I_{D2} = \frac{-V_B}{R_L} > 0 \rightarrow \text{D2 ON} \quad V_{AK1} = V_{A1} - V_{K1} = V_A - (-V_B) = V_A + V_B < 0 \rightarrow \text{D1 OFF}$$

PIV=2V<sub>M</sub>

Nel secondo semiperiodo D1 è collegato al + di una tensione negativa e ipotizziamo D1 OFF. D2 è collegato al - di una tensione negativa allora ipotizziamo D2 ON. Otteniamo  $V_u=-V_B$  ma  $V_B$  è negativa allora la  $V_u$  è positiva allora abbiamo fatto il raddrizzamento della tensione di ingresso. Anche in questo caso possiamo vedere che le ipotesi sono verificate. Anche in questo caso D1 deve avere un PIV di  $2V_M$  perché vede una tensione massima inversa di  $V_M$ . Notiamo quindi che otteniamo il circuito che segue. Notiamo che questo circuito utilizza due diodi e la corrente che passa sul carico ha sempre lo stesso verso.




Raddrizzatore a doppia semionda con Condensatore



Vediamo però ora cosa succede se considero lo stesso circuito con il condensatore. Quando considero il condensatore succede la stessa cosa di prima cioè non è vero che i diodi siano in conduzione per tutto il semiperiodo. Quando arrivo al picco la tensione sul condensatore è maggiore di  $V_A$  che tende a diminuire e il condensatore si scarica su  $R_L$ . Ora però la scarica dura la metà perché il condensatore si ricarica quando la  $V_u$  intercetta il semiperiodo raddrizzato dal secondo ramo del trasformatore e quindi la scarica dura circa la metà, quindi la scarica è minore. Otteniamo una tensione con ripple anche ora ma con ripple minore. Lo svantaggio di questo circuito è quello di utilizzare un trasformatore a presa centrale che è un oggetto abbastanza ingombrante.

## Lezione 19/03/2020

### Raddrizzatore a ponte di Graetz



Vediamo come funziona il circuito, all'inizio supponiamo che il Condensatore non sia presente. Supponiamo  $V_2 > 0$ , l'anodo di D2 è collegato ad una tensione positiva allora possiamo ipotizzare che D2 è in conduzione. D1 invece è collegato allo stesso terminale con il catodo allora ipotizziamo che D1 sia interdetto. Guardiamo ora la parte bassa. D3 ha il catodo al segno meno allora ipotizziamolo in conduzione, D4 invece ha l'anodo collegato al meno allora possiamo ipotizzare che sia in interdizione. Quindi l'ipotesi per  $V_2 > 0$  è D2 ON, D3 ON, D1 OFF, D4 OFF.

Che aspetto ha la  $V_U$  in questa configurazione? Possiamo cancellare nel circuito D1 e D4 e sostituiamo D2 e D3 con un corto circuito. Notiamo che la differenza di potenziale  $V_U = V_2$ . Dobbiamo verificare se le ipotesi sono corrette, La corrente è  $V_2/R_L$  ma  $V_2 > 0$  allora  $I > 0$ . Inoltre la tensione ai capi anodo catodo di D1 è pari a  $-V_2$  allora D1 è effettivamente interdetto essendo  $V_2$  negativa. D4 ha l'anodo collegato direttamente al - di  $V_2$  e il catodo al + di  $V_2$  allora anche D4 è polarizzato ai capi con una tensione  $-V_2$  allora è effettivamente interdetto.

Ora vediamo cosa succede al secondo semiperiodo, quando  $V_2 < 0$ . D1 ora ha il catodo collegato al + di  $V_2$  ma  $V_2$  ora è una tensione negativa allora D1 ha il catodo collegato ad una tensione negativa allora è ipotizzabile in conduzione. D2 ha invece l'anodo collegato ad una tensione negativa allora lo ipotizziamo interdetto. D3 ha il catodo collegato al - di  $V_2$  che è negativa allora ipotizziamolo in interdizione. D4 è collegato con l'anodo ad una tensione positiva allora lo ipotizziamo in conduzione. Quindi l'ipotesi per  $V_2 < 0$  è D2 OFF, D3 OFF, D1 ON, D4 ON.

Quando vale in questa condizione la tensione di uscita? Il + di  $V_U$  è collegato al - di  $V_2$  mentre il - di  $V_U$  al + di  $V_2$ . Quindi  $V_U = -V_2$  ma  $V_2$  è negativa allora  $V_U$  è positiva e abbiamo quindi effettuato il raddrizzamento. Vediamo però ora se le ipotesi sono verificate. Vediamo se l'ipotesi è soddisfatta per D1 e D4, è facile verificare che la corrente che ci scorre in verso positivo ed è data da  $-V_2/R_L$  con  $V_2 < 0$  quindi  $I > 0$ . La tensione anodo catodo di D2 uguale a  $V_2$  con  $V_2 < 0$  allora D2 interdetto. D3 ha una tensione anodo catodo  $V_2$  con  $V_2 < 0$  allora D3 è effettivamente interdetto.

Quindi abbiamo visto che tutte le ipotesi, per tutte e due le semionde, sono verificate allora questo circuito è effettivamente in grado di fare il raddrizzamento.

Vediamo ora che succede se aggiungiamo il condensatore. In questo caso il condensatore ha lo stesso effetto visto nel raddrizzatore a presa centrale. In pratica il condensatore si carica fin quando


non raggiunge il massimo della prima semionda, da qui comincia la scarica del condensatore fin quando non incontra una tensione maggiore, allora comincia a ricaricare fino ad arrivare al massimo della semionda.

Questo circuito è molto utilizzato in quanto ha molti vantaggi, innanzitutto richiede un trasformatore standard e non un trasformatore a presa centrale. Ha l'inconveniente di richiedere 4 diodi rispetto ai 2 del caso visto ieri ma in realtà questo non è un grosso svantaggio in quanto questi diodi hanno un requisito ridotto rispetto ai 2 diodi del raddrizzatore con trasformatore a presa centrale in quanto hanno bisogno di un  $PIV = V_M$ , infatti ai capi di ciascun diodo è presente soltanto una tensione pari a  $V_2$  in modulo. Inoltre, il ponte di Graetz viene fornito direttamente in questo modo come circuito integrato. Se proprio vogliamo trovare un inconveniente, questo circuito ha l'inconveniente che nel percorso abbiamo 2 diodi in serie, se consideriamo la condizione che la caduta di tensione sul diodo non è più trascurabile (modello a caduta di tensione costante) allora la tensione  $V_U$  non è più uguale a  $V_2$  (come nel caso del diodo ideale) o a  $V_2 - V_\gamma$  (come nel caso del raddrizzatore con trasformatore a presa centrale) ma si ha  $V_U = V_2 - 2V_\gamma$ . Lo stesso vale per il ritardo di inserzione (che aumenta).

Vediamo ora di riassumere le caratteristiche delle configurazioni studiate:

CONFIGURAZIONE	PIV	Perdita di segnale dovuta ai diodi
Rettificatore senza C	$V_M$	$V_\gamma$
Rettificatore con C	$2V_M$	$V_\gamma$
Raddrizzatore a doppia semionda con trasformatore a presa centrale	$2V_M$	$V_\gamma$
Raddrizzatore a ponte di Graetz	$V_M$	$2V_\gamma$

### Diodo Zener




Vediamo brevemente come si analizza un circuito molto semplice in cui è presente un diodo Zener. In questo caso il diodo è stato messo al contrario (rispetto ad un altro diodo) nel nostro circuito. Il diodo Zener ricordiamo che è un diodo normale in cui la tensione di breakdown è volutamente

molto bassa, di una decina di Volt o anche inferiore. Nel nostro caso supponiamo che la nostra tensione di breakdown è  $V_z=5V$  (questo vuol dire che il breakdown avviene ad una tensione di  $-5V$ ).

Supponiamo  $I_D$  che scorre da anodo a catodo, allora  $V_S=-RI_D-V_D$ . Da questo ricaviamo  $I_D$ . La caratteristica del Diodo Zener è la curva rossa in figura. Per fare l'analisi riportiamo sullo stesso grafico la retta di carico che è quella disegnata in verde. La diversità è che per il diodo Zener c'è una terza zona di funzionamento, abbiamo cioè la polarizzazione diretta per tensioni maggiori di  $V_y$ , l'interdizione per tensioni minori di  $V_y$  e a queste si aggiunge una zona di breakdown per tensioni minori di  $-V_z$ . Vediamo che quindi questo diodo funziona con tensioni e correnti negative se si prende il verso da anodo verso catodo. Quindi una volta disegnata la retta di carico ci ricaviamo la nostra corrente  $-I_z$ . Questa è un'approssimazione perché nel terzo quadrante la caratteristica non è proprio verticale ma comunque ha una pendenza molto piccola, questo vuol dire che in questa zona di funzionamento, se cambiamo di molto la nostra corrente la tensione rimane praticamente costante. Questo vuol dire che possiamo considerare il nostro diodo come un generatore di tensione costante.


Se volessimo risolvere questo circuito utilizzando un modello approssimato del nostro diodo che lavora in breakdown praticamente sostituiamo il diodo con un generatore di tensione costante di tensione  $V_z$  con il + collegato al catodo e il - all'anodo.



Possiamo facilmente risolvere il circuito trovando la  $I_D$ . Ora però dobbiamo verificare l'ipotesi. In questo caso la corrente, per verificare l'ipotesi, deve essere minore di 0. In questo caso quindi l'ipotesi è verificata.

### Regolatore di tensione Diodo Zener

Ora vediamo qual è l'utilità di questo dispositivo. L'utilità è proprio che se il diodo Zener funziona in breakdown allora la tensione ai suoi capi è costante. Allora possiamo utilizzare un diodo Zener per realizzare un regolatore di tensione. Un regolatore di tensione è un dispositivo che in ingresso ha una tensione che possiamo assimilare ad una tensione continua con delle variazioni (ad esempio a quella in uscita da un ponte di Graetz con condensatore, infatti abbiamo visto che questa ha sempre un Ripple) ed è in grado di fornire in uscita una tensione costante. Analizziamo quindi il circuito che segue.



Se  $I_Z > 0$

$$\downarrow \\ V_u = V_Z$$

$$\begin{cases} I_R = \frac{V_A - V_Z}{R} \\ I_L = \frac{V_Z}{R_L} \end{cases} \rightarrow I_Z = I_R - I_L = \frac{V_A - V_Z}{R} - \frac{V_Z}{R_L}$$

In pratica aggiungiamo un diodo Zener, tra il carico e il circuito di prima interponiamo un diodo Zener con in serie una resistenza R.

Vediamo come si studia questo circuito. Ipotizziamo quindi i versi delle correnti  $I_R$ ,  $I_Z$ ,  $I_L$ . Se è verificata la condizione che  $I_Z > 0$  cioè il diodo Zener funziona in breakdown, la tensione ai suoi capi è uguale a  $V_Z$  che in questo caso è uguale anche a  $V_u$ . Questo indipendentemente dal valore  $V_A$ . Vediamo però quali sono i limiti di funzionamento in cui dobbiamo operare. Vediamo quindi che  $I_R = (V_A - V_Z)/R$  e che  $I_L = V_Z/R_L$ . Facciamo il bilancio delle correnti al nodo, abbiamo quindi  $I_Z = I_R - I_L$ , ottenendo quindi il risultato nella figura di sopra. Questo significa che il circuito funziona correttamente fin quando  $I_Z > 0$  cioè fin quando

$$I_Z = I_R - I_L = \frac{V_A - V_Z}{R} - \frac{V_Z}{R_L} > 0$$

In pratica il diodo Zener assorbe le variazioni della corrente  $I_R$  per fare in modo che la  $I_L$  resti costante. Quindi devo verificare che la  $I_Z$  non si annulli mai, quindi ho dei limiti nel carico  $R_L$  che posso applicare. Devo fare in modo che la  $I_L$  non diventi troppo grande. Ipotizziamo  $V_A$  e costante  $V_Z$ , costante allora la  $I_R$  è costante.  $I_R$  va una parte nel diodo Zener e una parte sul carico. Abbiamo visto che  $I_Z$  non si deve annullare mai. Se però vario il carico  $R_L$  ad esempio lo diminuisco allora la  $I_L$  aumenta allora diminuisce la  $I_Z$ . Se diminuisco sempre più  $R_L$  arrivo ad un punto che tutta la  $I_R$  va in  $I_L$  annullando la  $I_Z$ . In queste condizioni quindi il diodo Zener smette di funzionare correttamente. Non posso quindi diminuire troppo il carico perché ad un certo punto la  $I_Z$  si annulla e il diodo smette di funzionare. Quand'è quindi il limite? Il limite è

$$I_Z = 0 \rightarrow I_{LMax} = I_R = \frac{V_A - V_Z}{R}$$

Però posso pensare di diminuire il valore di R per risolvere il problema. Attenzione però perché non posso incrementare la  $I_R$  eccessivamente perché quando ho un regolatore di tensione non sempre applico il carico (ad esempio in un caricabatterie stacco la batteria dalla carica), in questo caso il diodo si rompe. Vediamo perché. Quando noi non abbiamo il carico tutta la nostra  $I_R$  scorre nel diodo Zener perché  $I_L = 0$ . Il diodo Zener ha un limite di potenza massima che può sopportare, quindi non posso aumentare in modo arbitrario la  $I_R$ . Quindi un altro limite è il seguente.

$$I_L = 0 \rightarrow I_{ZMax} = I_R = \frac{V_A - V_Z}{R} \rightarrow P_{Zmax} = V_Z I_{ZMax} = V_Z \frac{V_A - V_Z}{R}$$

Quindi la nostra potenza massima è data da  $V_Z$  moltiplicato per  $I_Z$  massimo. Ecco perché questi circuiti possono funzionare solo per applicazioni in bassa potenza.

Prima abbiamo fatto l'ipotesi che  $V_A$  sia costante. Ora invece vediamo cosa succede quando la  $V_A$  vari entro certi limiti.

Tensione di ingresso variabile

$$V_{Amin} \leq V_A \leq V_{Amax}$$

$$I_{LMax} = \frac{V_{Amin} - V_Z}{R}$$


$$P_{Zmax} = V_Z \frac{V_{Amax} - V_Z}{R}$$

Quando noi diciamo che un regolatore può fornire una certa corrente massima al carico, vuol dire che quello è il valore più alto che il circuito può fornire in qualsiasi condizione e quindi che deve fornire sempre, allora nella espressione della  $I_{LMax}$  devo usare il  $V_{Amin}$  e non il  $V_{Amax}$  perché questo il valore che io riesco a fornire al carico in qualunque condizione. Se mettessi  $V_{Amax}$  ottengo il valore della corrente che riesco a fornire solo quando  $V_A=V_{Amax}$ .


Nel caso della potenza massima invece devo fornire il valore della tensione più sfavorevole che porta alla rottura del diodo e quindi in questo caso  $V_{Amax}$ .

### Modello del diodo per piccoli segnali

I circuiti visti finora sono circuiti in cui la tensione ai suoi capi può variare ma sostanzialmente siamo in presenza di segnali che utilizzano tutta la caratteristica. Questi modelli li abbiamo utilizzati in circuiti come i raddrizzatori in cui abbiamo una tensione variabile ma che varia su ampi valori di tensione e quindi utilizzano una larga parte della caratteristica del nostro diodo. In questo caso abbiamo usato modelli per grandi segnali ovvero sono modelli del diodo che utilizzo per segnali con ampio range di variabilità che quindi interessano tutta la caratteristica del diodo oppure sono in presenza di tensione continua. Vediamo ora un caso molto più tipico che è quello riportato in figura.




$$v_D(t) = V_D + v_d(t)$$



In questo caso vediamo che la sollecitazione applicata al diodo è fatta con 2 generatori, un generatore di tensione costante ed una variabile. Il valore complessivo è dato da un segnale continuo e quindi costante sovrapposto ad uno variabile. Quando si utilizzano questi circuiti bisogna introdurre una notazione per distinguere i segnali tra di loro. I valori costanti nel tempo vengono indicati con lettera maiuscola e pedice maiuscolo, i valori variabili nel tempo vengono indicate con lettera minuscola e pedice minuscolo, il valore istantaneo complessivo dato dalla somma dei due segnali è indicato con lettera minuscola e pedice maiuscolo. La stessa notazione si applica naturalmente anche alla corrente.

Se noi prendiamo la caratteristica del diodo e proviamo a risolvere graficamente, la tensione ai suoi capi è data da un segnale costante più una variazione. Dal punto di vista grafico abbiamo un punto di riposo  $Q$  che è la soluzione quando il segnale  $v_d(t)=0$ . Se io invece applico una variazione  $v_d(t)$  a quel valore costante  $V_D$  avremo che il mio punto di riposo varierà lungo la caratteristica del dispositivo nell'intorno di  $Q$  e quindi una piccola variazione di  $v_d(t)$  mi genererà una piccola variazione di  $i_d(t)$ .

Se io avessi una resistenza potrei disegnare una retta di carico iniziale che è quella legata alla presenza di  $V_D$ , poi applico la variazione che è chiamato segnale (variabile nel tempo) e avrò delle rette che si spostano, se vario solo  $V_D$  avrò un fascio di rette parallele. Il fatto è che questo lo posso fare graficamente (anche se anche graficamente è complicato) e ha tutti i problemi dei metodi grafici. Devo trovare un modello che mi consenta di studiare la caratteristica del circuito. Ovviamente i modelli utilizzati finora non posso utilizzarli. Se utilizzassimo il modello a caduta costante allora polarizziamo il diodo sempre a 0.7V e quindi non ho le variazioni, naturalmente anche gli altri modelli non vanno bene per lo stesso motivo. Allora dobbiamo trovare un nuovo modello. Notiamo che se io applico una piccola variazione  $v_d(t)$  allora sull'esponenziale (la caratteristica del diodo) mi sposterò di un tratto veramente piccolo che mi dà le variazioni sulla corrente. Come posso andare a studiare il segnale se mi sposto di un tratto veramente piccolo intorno al punto di riposo sull'esponenziale? Da un punto di vista analitico una buona approssimazione dell'esponenziale è quello di utilizzare un'approssimazione di tipo lineare e quindi una retta che ha come pendenza la tangente all'esponenziale nel punto di lavoro. Da un punto di vista circuitale qual è l'elemento circuitale che ha una curva nel piano I-V pari a una retta? È l'inverso di una resistenza e cioè una conduttanza. Quindi in questo caso posso sostituire il diodo con una resistenza differenziale. Si chiama resistenza differenziale in quanto questa resistenza calcolata come il differenziale nell'intorno del punto di riposo, quindi quello che vediamo indicato con  $r_d$  è in realtà il valore della resistenza il cui inverso  $1/r_d$  non è altro che la pendenza della retta tangente alla caratteristica nell'intorno del punto di lavoro. Quindi andiamo a studiare il circuito indicato di seguito.



Il circuito lo possiamo risolvere innanzitutto scrivendo l'equazione alla maglia e poi riportando la caratteristica del diodo. Questo però è difficile da risolvere e quindi dobbiamo utilizzare un altro metodo. Notiamo infatti che possiamo assumere che sia la corrente che scorre nel diodo che la tensione ai suoi capi possono essere assunte come la somma di due quantità, una quantità costante ( $V_{DQ}$  e  $I_{DQ}$ ) più una parte variabile ( $v_d(t)$  e  $i_d(t)$ ). Le componenti costanti non sono altro che la soluzione del circuito quando il segnale è nullo, cioè la soluzione con un modello a grandi segnali.

## Lezione 23/03/2020

Modello del diodo per piccoli segnali

Se prendiamo l'equazione della maglia complessiva ed andiamo a sostituire i valori  $v_d(t)$  ed  $i_d(t)$  lo possiamo mettere a sistema con l'equazione che riguarda solo la parte continua ottenendo il sistema seguente.

$$\begin{cases} V_{AA} + v_s(t) = R(I_{DQ} + i_d(t)) + V_{DQ} + v_d(t) \\ V_{AA} = RI_{DQ} + V_{DQ} \end{cases}$$

↓

$v_s(t) = R i_d(t) + v_d(t)$

$i_d = f_1(v_d)$

Dal sistema otteniamo quindi che  $v_s(t) = R i_d(t) + V_D(t)$ . Se vogliamo a questo punto ricavare i valori delle parti variabili dobbiamo di fatto quindi risolvere il circuito corrispondente in cui disattiviamo le parti costanti nel quale però abbiamo un punto di domanda, proprio perché ci vuole un'equazione che mi leggi  $i_d$  a  $v_d$  da mettere a sistema con l'altra equazione. Quindi dobbiamo trovare questa equazione. Come abbiamo accennato in precedenza il punto di domanda va sostituito con una resistenza differenziale. Vediamo come dimostrare questa cosa e soprattutto a trovare il valore di questa resistenza differenziale. L'ipotesi sotto la quale possiamo risolvere questo circuito è ammettere che le variazioni della tensione ai capi del diodo siano trascurabili rispetto alla tensione continua ai capi del diodo. Abbiamo visto che  $i_d(t) = I_{DQ} + i_d(t)$ , questa corrente totale è legata alla tensione totale tramite la funzione  $f$  che noi conosciamo, nel caso specifico è l'espressione del modello di Shockley. Se vale l'ipotesi che la parte variabile è molto più piccola della parte costante

allora possiamo fare uno sviluppo in serie di Taylor nell'intorno del punto di riposo di questa funzione. Abbiamo quindi quanto segue.

Ipotesi  $|v_d(t)| \ll V_{DQ}$

$$\begin{aligned} i_D(t) &= I_{DQ} + i_d(t) = f(V_{DQ} + v_d(t)) = \\ &= f(V_{DQ}) + \left( \frac{df}{dv_D} \Big|_{v_D=V_{DQ}} \right) v_d(t) + \left( \frac{1}{2} \frac{d^2 f}{dv_D^2} \Big|_{v_D=V_{DQ}} \right) v_d^2(t) + \dots \end{aligned}$$

$$\begin{cases} i_D(t) = I_{DQ} + i_d(t) \approx f(V_{DQ}) + \left( \frac{df}{dv_D} \Big|_{v_D=V_{DQ}} \right) v_d(t) \\ I_{DQ} = f(V_{DQ}) \end{cases} \quad \rightarrow \quad i_d(t) \approx \left( \frac{df}{dv_D} \Big|_{v_D=V_{DQ}} \right) v_d(t)$$

Noi ci fermiamo al primo ordine nello sviluppo in serie di Taylor perché comunque otteniamo un errore piccolo. Se quindi sono valide le ipotesi che possiamo fermarci al primo ordine otteniamo una relazione che lega la componente variabile della corrente alla componente variabile della tensione così come mostrato nell'immagine di sopra.

Vediamo però cos'è questa derivata. Se ricordiamo che la nostra funzione  $f$  utilizzando il modello di Shockley non è altro che una corrente, sostanzialmente otteniamo la derivata di una corrente complessiva rispetto ad una tensione complessiva valutata nel punto di riposo allora abbiamo che la variazione dimensionalmente è una corrente su una tensione, cioè una conduttanza, in realtà è differenziale perché questa corrente su tensione è valutata in un particolare punto.

Ipotesi  $|v_d(t)| \ll V_{DQ}$   $i_d(t) \approx \left( \frac{df}{dv_D} \Big|_{v_D=V_{DQ}} \right) v_d(t)$

$$\left( \frac{df}{dv_D} \Big|_{v_D=V_{DQ}} \right) = \frac{di_D}{dv_D} \Big|_Q = g_d \quad \text{Conduttanza differenziale} \quad i_d(t) \approx g_d v_d(t)$$


$$r_d = \frac{1}{g_d} = \frac{1}{\frac{di_D}{dv_D} \Big|_Q} \quad \text{Resistenza differenziale}$$

$$v_d(t) \approx r_d i_d(t)$$

Possiamo dire quindi che la corrente variabile del diodo è circa uguale al prodotto tra la conduttanza differenziale e la tensione variabile ai capi del diodo stesso.

Se invece ragioniamo in termine di resistenza differenziale si ha che la resistenza è l'inverso della conduttanza differenziale e quindi otteniamo che la caduta variabile ai capi del diodo è circa uguale alla resistenza differenziale per la variazione della corrente che scorre nel diodo. Quindi ora

possiamo risolvere il sistema anche per la parte variabile (prima ci mancava un'equazione da mettere a sistema).



Alla fine, quindi otteniamo un circuito equivalente molto semplice che è quello mostrato di sopra, quindi il diodo è sostituito con la resistenza differenziale. Quindi quando faremo il modello per piccoli segnali ciascun diodo dovrà essere sostituito dalla resistenza differenziale il cui valore dipenderà dal valore del punto di riposo in cui quel diodo si troverà ad operare. Vediamo quindi di trovare il valore della resistenza differenziale. Per fare questo utilizziamo il modello di Shockley e possiamo trascurare l'unità rispetto all'esponenziale in quanto il diodo è polarizzato direttamente. Otteniamo quindi quanto segue.

Calcolo della resistenza differenziale

$$i_D = I_s \left( \exp\left(\frac{v_D}{\eta V_T}\right) - 1 \right) \approx I_s \exp\left(\frac{v_D}{\eta V_T}\right)$$

$$g_d = \frac{di_D}{dv_D} \Big|_Q = \frac{1}{\eta V_T} I_s \exp\left(\frac{v_D}{\eta V_T}\right) \Big|_Q = \frac{I_{DQ}}{\eta V_T}$$

$$r_d = \frac{\eta V_T}{I_{DQ}}$$

Quindi il valore della resistenza differenziale è uguale a eta (solitamente uguale a 1) per la tensione termica diviso la corrente nel punto di riposo. Dobbiamo vedere però anche quali sono i limiti di validità di questo modello, cioè noi parliamo di piccolo segnale ma dobbiamo quantificare quant'è il piccolo segnale. Un ragionamento che possiamo fare è vedere quali sono le condizioni che mi permettono di trascurare il termine del secondo ordine rispetto al termine del prim'ordine. Quindi

quello che dobbiamo vedere è che effettivamente il modello mi da errori trascurabili se il termine del prim'ordine è molto maggiore del termine del second'ordine. Vediamo come lo valutiamo.

Limiti di validità del modello

$$\left( \frac{df}{dv_D} \Big|_{v_D=v_{DQ}} \right) v_d(t) \gg \left( \frac{1}{2} \frac{d^2 f}{dv_D^2} \Big|_{v_D=v_{DQ}} \right) v_d^2(t)$$

$$\frac{I_{DQ}}{\eta V_T} v_d(t) \gg \frac{1}{2} \frac{I_{DQ}}{(\eta V_T)^2} v_d^2(t)$$

$$v_d(t) \ll 2\eta V_T$$


$$\begin{aligned} \eta &= 1 \\ T &= 300 \text{ K} \end{aligned} \quad v_d(t) \ll 52 \text{ mV}$$

$$v_d(t) < \frac{V_T}{10}$$

$$v_d(t) < \frac{V_T}{5}$$

Alla fine, otteniamo la condizione che deve essere rispettata che è  $v_d(t) \ll 2\eta V_T$ . Sostituendo i valori  $v_d(t) \ll 52 \text{ mV}$ . Solitamente si accettano valori  $v_d(t) < V_T/10$  oppure  $v_d(t) < V_T/5$ . Attenzione però che il limite di validità non è imposto al generatore di segnale ma alla variazione di tensione ai capi del diodo.

Cerchiamo quindi di risolvere il circuito che segue.



Il circuito si risolve seguendo un certo numero di passi che sono elencati:


- 1) Si risolve il circuito in continua disattivando il generatore di segnale e utilizzando un modello per grandi segnali;
- 2) Risolviamo il nostro circuito trovando il punto di lavoro, in particolare troviamo  $I_{DQ}$  e verifichiamo che sia maggiore di zero, cioè verifichiamo l'ipotesi;
- 3) Troviamo quindi il valore della resistenza differenziale con la formula trovata prima. La resistenza differenziale assumerà un valore diverso a seconda del punto di riposo in quanto dipende da questa (in altre parole il coefficiente angolare della retta tangente alla caratteristica del diodo cambia cambiando il punto di riposo);

- 4) Ora dobbiamo fare il modello per piccoli segnali. Disattiviamo tutti i generatori di corrente costanti e sostituiamo il diodo con la resistenza differenziale trovata al passo precedente;
- 5) A questo punto il circuito è semplice e lo so risolvere, troviamo quindi la componente variabile della corrente  $i_d(t)$ . Dobbiamo anche verificare che l'ipotesi di piccolo segnale è verificata, cioè che  $v_d(t) \ll 2\eta V_T$ ;
- 6) Siamo arrivati al punto finale in cui unisco le due soluzioni, cioè la soluzione del circuito in continua e la soluzione del circuito per le variazioni. Questo mi dà la corrente complessiva che scorre nel diodo. Da questa possiamo ricavare anche la tensione ai capi dello stesso diodo.


Questa procedura va applicata, come vedremo più avanti, anche ai transistori bipolari BJT e ai transistori MOSFET. L'ordine dei passi è obbligatorio in quanto devo ricavare prima il modello in continua per determinare il punto di riposo e solo dopo posso applicare il circuito per risolvere la parte variabile.

#### Generatori di corrente controllati in corrente

Ora scopriamo un nuovo componente che è il transistore bipolare indicato con la sigla BJT. Questo può essere schematizzato come un **generatore di corrente controllato in corrente**. Ecco perché prima di affrontare il BJT vediamo quali sono le caratteristiche e come può essere schematizzato un generatore di corrente controllato in corrente. Questo è un elemento molto utile per svolgere alcune operazioni. A livello circuitale si presenta come un quadripolo, con una porta di ingresso e una porta in uscita, e quindi un elemento a quattro terminali.



Viene rappresentato con una corrente di ingresso  $i_1$ , la tensione ai terminali di ingresso  $v_1$ , una corrente di uscita  $i_2$  ed una tensione ai terminali di uscita  $v_2$ . Un generatore di corrente controllato in corrente ha la caratteristica che la corrente che eroga in uscita è controllato esclusivamente dalla corrente in ingresso, in particolare questo generatore può essere schematizzato nel modo che segue.



C'è un generatore di segnale  $V_s$  con la resistenza  $R_s$  che viene collegata al nostro quadripolo dove abbiamo una porta di ingresso che è rappresentata nel modo più semplice da un corto circuito, in altri casi qui avremo un'impedenza in ingresso, quindi abbiamo la tensione  $V_1$  e la corrente  $I_1$  che scorre nel circuito. La parte di uscita è rappresentata da un generatore di corrente controllato, rappresentato dal simbolo del rombo, per distinguere i generatori controllati dai generatori indipendenti, che eroga una corrente proporzionale, con il fattore di proporzionalità indicato con  $A$ ,

collegato ad un carico  $R_L$ . Vediamo che in questo caso il terminale – è a comune tra ingresso e uscita, infatti tutti questi tipi di componenti di solito hanno un componente a comune tra ingresso e uscita (come vedremo anche nei BJT). Vista questa schematizzazione vediamo alcune definizioni. Definiamo quindi il **guadagno di corrente** ed il **guadagno di tensione**

$$i_2 = Ai_1 \quad A = \frac{i_2}{i_1} \quad \text{Guadagno di corrente}$$

$$v_2 = -R_L i_2 = -R_L A i_1 = -R_L A \frac{v_s}{R_s} \quad A_v = \frac{v_2}{v_s} = -\frac{A R_L}{R_s} \quad \text{Guadagno di tensione}$$

Il parametro  $A = i_2/i_1$  è proprio il **guadagno di corrente**. Possiamo ricavare anche la  $v_2 = -R_L A v_s / R_s$ . Da questo possiamo ricavare il guadagno di tensione dato dal rapporto tra la tensione della porta di uscita e la tensione del generatore di segnale.

Dato il guadagno di corrente, se questo in modulo è maggiore di uno allora siamo in presenza di un **amplificatore di corrente**, se questo è minore di uno allora siamo in situazione di **attenuazione di corrente**. La stessa terminologia possiamo utilizzarla nel caso di guadagno di tensione. Se il **guadagno di tensione in modulo è maggiore di uno** allora siamo in presenza di un **amplificatore di tensione**, se è minore di uno allora abbiamo un'attenuazione di tensione.

$$A_i \triangleq \frac{i_{out}}{i_{in}} \quad \text{Guadagno di corrente}$$

$|A_i| > 1$  Amplificazione di corrente  
 $|A_i| < 1$  Attenuazione di corrente

$$A_v \triangleq \frac{v_{out}}{v_{in}} \quad \text{Guadagno di tensione}$$

$|A_v| > 1$  Amplificazione di tensione  
 $|A_v| < 1$  Attenuazione di tensione

Definiamo però anche il **guadagno di potenza**. Dato il nostro circuito andiamo a calcolare anche la potenza sul carico. Da cosa è data la potenza? Questa è data dalla tensione ai capi del carico moltiplicata per la corrente che ci scorre. La potenza è positiva quando la corrente scorre dal + verso il -, in questo caso è  $-v_2 i_2$ . Calcoliamo anche la potenza in ingresso. Il guadagno di potenza è definito come il rapporto tra la potenza sul carico e quella in ingresso. Abbiamo quindi quanto segue.

$$P_{out} = -v_2 i_2 \quad \text{Potenza sul carico}$$

$$P_{in} = v_s i_1 \quad \text{Potenza in ingresso}$$

$$A_p \triangleq \frac{P_{out}}{P_{in}} \quad \text{Guadagno di potenza}$$

$$A_p = \frac{P_{out}}{P_{in}} = -\frac{v_2 i_2}{v_s i_1} = -AA_v = A^2 \frac{R_L}{R_s}$$


infatti,

$$A = \frac{i_2}{i_1} \quad A_v = \frac{v_2}{v_s} = -\frac{AR_L}{R_s}$$

La cosa da sottolineare è che quando siamo in presenza di un guadagno di potenza in modulo maggiore di uno, vuol dire che la potenza che do al carico è maggiore di quella in ingresso realizza un **amplificatore di potenza** e questo è un fatto molto importante in quanto esistono dei componenti circuitali che forniscono un'amplificazione di potenza, questi vengono detti componenti attivi e noi ne vedremo due di questi componenti attivi, i transistori bipolari BJT ed i transistori a effetti di campo MOSFET. Questi componenti sono detti attivi perché sono in grado di fornire un'amplificazione di potenza. Il diodo non è un componente attivo. Per avere un'amplificazione di potenza il prodotto del guadagno di corrente per il guadagno di potenza deve essere maggiore di uno quindi non è sufficiente avere un'amplificazione di tensione per avere un'amplificazione di potenza. Un esempio è il trasformatore che è in grado di fornirmi, in base al rapporto spire, un'amplificazione di tensione ma non è in grado di darmi un'amplificazione di potenza, infatti associato al guadagno di tensione c'è una forte attenuazione di corrente. Ma da dove questi componenti attivi traggono questa potenza aggiuntiva per essere degli amplificatori di potenza? La traggono dalla corrente continua.

Cominciamo quindi ad analizzare un transistore bipolare e analizziamo il suo comportamento. Dal punto di vista grafico dato un generatore di corrente controllato in corrente il comportamento è individuato da due caratteristiche, una caratteristica di ingresso che è una rappresentazione del nostro dispositivo sul piano  $i_1, v_1$ . Quindi la corrente in ingresso viene rappresentata solitamente come una funzione di  $v_1$  e una tra le due componenti della porta di uscita ( $i_2$  o  $v_2$ ).

Interessanti sono le caratteristiche di uscita che sono una rappresentazione del comportamento del nostro dispositivo sul piano  $i_2, v_2$  e la corrente di uscita si rappresenta in funzione di  $v_2$  e uno dei parametri della porta di ingresso ( $i_1$  o  $v_1$ ). Se vogliamo quindi rappresentare la corrente in uscita del nostro circuito abbiamo la caratteristica rappresentata nella figura che segue, abbiamo quindi una famiglia di rette parallele all'asse delle ordinate.




Caratteristiche di ingresso


$$i_1 = f(v_1, i_2 \text{ o } v_2)$$

Caratteristiche di uscita

$$i_2 = f(v_2, i_1 \text{ o } v_1)$$




Vediamo ora cosa succede se nel nostro circuito di uscita abbiamo una resistenza  $R_L$  e una tensione continua  $V_{AA}$  e in ingresso un generatore di segnale  $V_s$  (che nella figura che segue non è stato rappresentato) tale che mi fornisce una corrente  $i_1$  variabile nel tempo in forma sinusoidale.



$$V_{AA} = R_L i_2 + v_2$$

$$i_2 = \frac{V_{AA}}{R_L} - \frac{v_2}{R_L}$$

Retta di carico




Vogliamo vedere come varia la tensione  $v_2$  in uscita. Sapendo che  $i_1$  è nota devo risolvere la maglia di uscita. Scriviamo l'equazione della maglia di uscita  $V_{AA} = R_L i_2 + v_2$  mostrata sopra da cui si ha il valore  $i_2$  mostrato. Questa curva nel piano  $i_2$   $v_2$  è una retta di carico e quindi cerco di risolvere in modo grafico. Al tempo 0 il mio segnale di ingresso è  $i_{13}$ . L'intersezione tra  $i_{13}$  e la retta di carico è il punto di riposo  $(V_0, I_0)$ . Se la corrente di ingresso aumenta mi sposterò sulla retta di carico fino ad arrivare alla retta  $i_{14}$ , il mio valore massimo lo avrò quindi nell'intersezione tra la retta di carico e la retta  $i_{14}$ , la tensione in questo caso quindi diminuisce rispetto al punto di riposo che avevo prima. Lo stesso vale quando la corrente in ingresso diminuisce, in questo caso la corrente in uscita diminuisce e la tensione tra i terminali di uscita aumenta. E così via. Con questo semplice schema abbiamo visto che se abbiamo un segnale in ingresso  $i_1$  che varia nel tempo in uscita avrà una  $v_2$  che varia di segno (ho un'inversione di fase) e una replica amplificata del segnale.

## Transistore bipolare (BJT)


Cominciamo a trattare il **transistore bipolare (BJT – Bipolar Junction Transistor)**. Dal punto di vista fisico un transistore bipolare è un dispositivo con due giunzioni PN poste una di seguito all'altra e orientata in senso inverso, avrà quindi due tipi di transistori bipolar, PNP e NPN.

Il transistore bipolare a giunzione consiste di due giunzioni *pn* poste una di seguito all'altra e orientate in senso inverso



L'elemento centrale è quindi a comune tra i due dispositivi (diodi). Il dispositivo non è simmetrico in quanto uno dei due estremi è drogato molto di più. Quindi in realtà i dispositivi sono P+NP e N+PN. Il dispositivo è a tre terminali chiamati **emettitore** (l'estremo drogato di più), **collettore** (l'altro estremo) e **base** (la parte centrale). I BJT hanno come simboli quelli indicati sopra, il terminale con la freccia è l'emettitore ed il verso della freccia è diverso tra NPN e PNP. Di seguito vediamo come è realizzato fisicamente un transistore bipolare. Notiamo che ci sono anche delle differenze geometriche rispetto alla rappresentazione data sopra.

Il transistore bipolare a giunzione consiste di due giunzioni *pn* poste una di seguito all'altra e orientate in senso inverso




Lezione 25/03/2020

## Transistore bipolare (BJT)

Per spiegare meglio il funzionamento del BJT ci concentreremo sul PNP. Vogliamo vedere che esiste una possibilità che consente di far funzionare il dispositivo come un generatore di corrente controllato in corrente, questo è possibile facendo funzionare il dispositivo in una opportuna zona di funzionamento. Quando abbiamo trattato la giunzione PN abbiamo effettivamente individuato una zona in cui la giunzione PN ha una corrente costante, questa è la zona di polarizzazione inversa.

In polarizzazione inversa, abbiamo visto, che la corrente è indipendente dal campo elettrico e quindi era costante ma questa corrente era piccola perché era data dai soli portatori minoritari generati termicamente. L'idea potrebbe essere che se ho una giunzione polarizzata in inversa e trovo il modo di rifornire a questa giunzione un gran numero di portatori allora la corrente può rimanere costante ma maggiore. L'idea è quella di rifornire i portatori alla giunzione polarizzata in inversa tramite un'altra giunzione polarizzata direttamente. Questo perché quando ho una giunzione polarizzata positivamente ho una forte immissione di portatori. Quindi l'idea è unire due giunzioni, una polarizzata in diretta per fornire i portatori e l'altra polarizzata in inversa. Questa si chiama **polarizzazione in zona attiva diretta**, questo vuol dire che la giunzione base emettitore viene polarizzata in diretta mentre la giunzione base collettore viene polarizzata in inversa.

Polarizzazione in zona attiva diretta: giunzione base emettitore polarizzata in diretta e giunzione base collettore polarizzata in inversa.



Caduta di tensione nelle zone neutre trascurabile: fuori dalle zone di svuotamento solo corrente di diffusione

Iniezione di elettroni dalla base verso l'emettitore trascurabile (effetto droggaggio p+n)

Corrente inversa della giunzione BC trascurabile (effetto polarizzazione inversa)

Lo studio l'affronteremo ipotizzando che nelle zone neutre, cioè nelle zone dove non ho la zona di svuotamento il campo elettrico è trascurabile e quindi ho lo spostamento dei portatori solo grazie alla corrente di diffusione. Dove ho le 2 giunzioni ho quindi 2 zone di svuotamento ed in particolare ho una zona di svuotamento più piccola dove ho la giunzione polarizzata in diretta e una zona di svuotamento più larga che è dove ho la giunzione polarizzata in inversa. Vediamo il funzionamento. La barriera di potenziale tra base ed emettitore è stata abbassata dalla polarizzazione in diretta e assisterò quindi ad un'iniezione di lacune da P+ verso N e una diffusione di elettroni da N verso P+. In particolare, però, il transistore bipolare è progettato in modo tale che il droggaggio dell'emettitore è molto maggiore di quello della base allora, con questo tipo di droggaggio, possiamo affermare che la quantità di elettroni che vengono iniettati dalla base verso l'emettitore per effetto della polarizzazione diretta è trascurabile rispetto all'iniezione di lacune dall'emettitore verso la base. Questa è una condizione importante per il funzionamento.

Ora concentriamoci a quello che accade alle lacune iniettate dall'emettitore e che finiscono nella base trascurando gli elettroni iniettati dalla base verso l'emettitore. Queste lacune si ritrovano in un semiconduttore drogato N e quindi con una grande disponibilità di elettroni, allora avviene il processo di ricombinazione, queste lacune nella zona neutra diffonderanno e in questo loro spostamento si ricombineranno con gli elettroni. Tuttavia, se la larghezza della base è piccola, la percentuale che si ricombinerà è piccola, allora una grossa quantità di lacune arriveranno al bordo


della zona di svuotamento della giunzione base collettore  $W_{CB}$ . A questo punto all'interno della zona di svuotamento  $W_{CB}$  esiste un campo elettrico che è favorevole al passaggio delle lacune alla zona neutra del collettore. Quindi queste lacune iniettate nell'emettitore che sono sopravvissute alla ricombinazione nella base arrivano in una zona dove trovano un campo elettrico favorevole vengono trascinate da questo campo elettrico nel collettore. Ho quindi avuto una transizione di portatori (in questo caso lacune) dall'emettitore al collettore attraverso la base.

In questo funzionamento l'altra ipotesi che viene fatta è che la giunzione inversa tra base e collettore è tale che la corrente che ci scorre viene resa trascurabile (cioè  $h$  ed  $e$  che troviamo in basso a destra nella figura). Ora è più chiaro anche il nome dei terminali, emettitore perché emette i portatori che vengono raccolti dal collettore. Torneremo dopo sul significato della base. È importante sottolineare che questa cosa può funzionare solo se la larghezza della base è piccola in quanto se così non fosse tutte le lacune iniettate dall'emettitore si ricombinerebbero prima di raggiungere la giunzione base collettore. Le ipotesi quindi sono che nella zona neutra i portatori si muovono solo per diffusione, la corrente che attraversa la giunzione base collettore è trascurabile così com'è trascurabile la corrente di elettroni iniettata dalla base verso l'emettitore. In queste condizioni di funzionamento ho una corrente che scorre dall'emettitore verso il collettore. Questa corrente risulta essere costante perché se consideriamo che la corrente di ricombinazione risulta essere una quantità costante data dalla ricombinazione dei portatori attraverso una zona LB di dimensioni finite allora la quantità di lacune che arriva alla giunzione base collettore è costante. Dobbiamo ora cercare di capire come posso controllare questo flusso di corrente, cioè voglio fare in modo che questo flusso costante di corrente che arriva al collettore sia controllato da un'altra corrente. Ma chi può controllare questa corrente? Nel transistor bipolare questa corrente è controllata dalla corrente di base. Vediamo questa corrente di base com'è costituita. La corrente di base è composta da varie componenti, quella più importante è costituita dagli elettroni nella base che vengono persi dalla ricombinazione. Questi elettroni persi devo rifornirli altrimenti questa zona della base non rimarrà neutra. Inoltre, devo rifornire gli elettroni che dalla base vengono iniettati nell'emettitore perché anche questi vengono persi, poi ho una piccola corrente della zona polarizzata in inversa. Però abbiamo detto nelle ipotesi che la corrente inversa è trascurabile, la corrente di elettroni iniettata nell'emettitore è trascurabile quindi alla fine la corrente di base deve rifornire solo gli elettroni persi nel processo di ricombinazione che in una situazione stazionaria sono una percentuale fissa. Cosa succederebbe se la corrente di base non rifornisse gli elettroni persi, succederebbe la zona neutra non sarebbe più tale ma tenderebbe a caricarsi, infatti così nella base ho una perdita di elettroni dovuti alla ricombinazione e quindi la base tenderebbe a caricarsi positivamente. Ma una carica positiva nella base tende a respingere le lacune fornite dall'emettitore. Quindi la prima conclusione è che è necessario che la base sia rifornita di elettroni altrimenti la base non rimarrebbe neutra e tenderebbe a caricarsi positivamente opponendosi così al passaggio di lacune dall'emettitore al collettore.

L'altra cosa da capire è: perché se io cambio la corrente di base aumentandola aumenta anche la corrente che transita dall'emettitore al collettore? Se sostanzialmente considero che la percentuale di lacune che perdo nella ricombinazione è una percentuale fissa allora è chiaro che se aumento la corrente di base allora posso iniettare un maggior quantitativo di lacune verso la base che poi transiteranno al collettore. Per lo stesso ragionamento se diminuisco la corrente di base dovrà diminuire anche la corrente che arriva al collettore. La corrente di base è quindi in grado di

controllare il flusso principale. Teniamo inoltre presente che la corrente di ricombinazione è piccola, quindi sono nella situazione che la corrente di base è una corrente molto piccola che controlla una corrente molto più grande, quindi siamo in una situazione che il BJT possa essere un amplificatore di corrente.

Non faremo tutta la trattazione ma andremo a utilizzare il **Modello di Ebers-Moll** per grandi segnali del transistore. Questo modello è in grado di descrivere il transistore per tutte le zone di funzionamento che andremo a vedere. Avendo due giunzioni io potrò polarizzare ognuna di questa o in polarizzazione diretta o in polarizzazione inversa, allora avrò 4 modalità in cui andare a polarizzare il transistore e quindi 4 modalità di funzionamento. Vedremo quindi che esistono altre zone di funzionamento anche se le vedremo in modo superficiale. Cominciamo dal PNP.




Abbiamo visto che il transistore bipolare è costituito da 2 giunzioni, ogni giunzione sappiamo che ha il comportamento di un diodo, allora cominciamo a disegnare i due diodi back to back rivolti in modo che abbiano il catodo a comune e la base collegata ai due catodi. In realtà non è semplice utilizzare solo due diodi perché abbiamo visto che il transistore bipolare è qualcosa di più di 2 diodi, sostanzialmente la base è sufficientemente stretta da fare in modo che le lacune iniettate dall'emettitore non riescano a ricombinarsi tutte nella base e quindi la maggior parte di loro riesce a passare al collettore. In polarizzazione diretta quindi le lacune che dall'emettitore riescono a passare al collettore sono date dal generatore controllato  $\alpha_F I_{ED}$ . Con  $\alpha_F$  indichiamo la frazione di corrente diretta e cioè la frazione di portatori iniettati dall'emettitore in base che riescono ad arrivare al collettore. Questo  $\alpha_F$  si avvicina molto a 1, la parte che manca per arrivare a 1 costituisce la parte dei portatori che si ricombinano in base e quindi non riescono ad arrivare al collettore. Il generatore controllato va inserito quindi dalla base al collettore perché costituisce la parte di lacune che dalla base arrivano al collettore perché non sono riuscite a ricombinarsi. Il generatore controllato ha come verso lo stesso della corrente  $I_{ED}$  che va dall'emettitore alla base. F di  $\alpha_F$  sta per forward.

Il nostro transistore può funzionare anche in zona di polarizzazione inversa, posso decidere cioè di polarizzare direttamente la giunzione base collettore e inversamente la giunzione base emettitore, in questo caso ho una corrente  $I_{CD}$  che va dal collettore verso la base, questo funzionamento inverso è identificato dall'altro generatore  $\alpha_R I_{CD}$  che ha lo stesso verso di  $I_{CD}$  e dove  $\alpha_R$  viene chiamato frazione di corrente inversa, R in questo caso sta per reverse. Questo tipo di funzionamento è molto meno efficiente infatti vediamo che  $\alpha_R$  è molto più piccolo rispetto ad  $\alpha_F$ , questo funzionamento

differente dipende dai drogaggi, infatti abbiamo visto che l'emettitore è drogato molto più del collettore. Ricordiamoci quindi che il transistore bipolare non è simmetrico e quindi l'emettitore ed il collettore non sono intercambiabili. Per convenzione quando si fa il modello di Ebers-Moll, il verso delle correnti esterne  $I_E$ ,  $I_B$  e  $I_C$  sono presi tutti entranti nel dispositivo.


### Transistore bipolare (BJT) – Equazioni di Ebers-Moll

Ora in automatico possiamo costruire il modello Ebers-Moll per il transistore bipolare NPN. Abbiamo il seguente schema.



In questo caso vediamo che i diodi sono montati al contrario, così come i generatori controllati, allo stesso modo le correnti  $I_{ED}$  e  $I_{CD}$  hanno verso concorde con i rispettivi generatori. Anche in questo caso, per convenzione, il verso delle correnti esterne  $I_E$ ,  $I_B$  e  $I_C$  sono presi tutti entranti nel dispositivo.

Ora partendo dal PNP andiamo a scrivere le equazioni di Ebers-Moll.




Il valore di  $I_{ED}$  è quello di una corrente che attraversa il diodo espressa dal modello di Shockley, dove  $V_{EB}$  è la tensione tra anodo e catodo, cioè tra emettitore e base. Il valore di  $I_{CD}$  è anche questo il valore della corrente che passa nell'altro diodo dato dal modello di Shockley. Una volta scritti i 2 modelli di Shockley dobbiamo aggiungere una regola di reciprocità, cioè  $\alpha_F I_{ES} = \alpha_R I_{CS}$ . Ricordiamoci questa cosa anche se poi non verrà utilizzata nello svolgimento delle equazioni. Dobbiamo scrivere ora i valori della  $I_E$  complessiva, della  $I_B$  complessiva e della  $I_C$  complessiva.

$$\left\{ \begin{array}{l} I_E = I_{ED} - \alpha_R I_{CD} = I_{ES} \left( \exp \left( \frac{V_{EB}}{V_T} \right) - 1 \right) - \alpha_R I_{CS} \left( \exp \left( \frac{V_{CB}}{V_T} \right) - 1 \right) \\ I_C = -\alpha_F I_{ED} + I_{CD} = -\alpha_F I_{ES} \left( \exp \left( \frac{V_{EB}}{V_T} \right) - 1 \right) + I_{CS} \left( \exp \left( \frac{V_{CB}}{V_T} \right) - 1 \right) \\ I_B = -I_E - I_C \end{array} \right.$$

Scriviamo la  $I_E$  come il bilancio delle correnti al nodo emettitore, quindi  $I_E = I_{ED} - \alpha_R I_{CD}$ . Poi sostituiamo  $I_{ED}$  e  $I_{CD}$  con le loro espressioni del modello di Shockley. Lo stesso facciamo per  $I_C$ .  $I_B$  invece la scriviamo come il bilancio delle correnti esterne entranti nel dispositivo, vediamo quindi il dispositivo come se fosse un nodo.

La stessa cosa possiamo farla per il transistore NPN, facendo attenzione a mettere le tensioni anodo catodo e quindi abbiamo  $V_{BE}$  e  $V_{BC}$ .



Ricapitolando il modello di Ebers-Moll esprime il funzionamento di un transistore bipolare per tutte le zone di funzionamento che abbiamo visto essere quattro, cioè quelle elencate di seguito.

Zona di funzionamento	Polarizzazione giunzioni	Impiego del BJT
Attiva Diretta	Giunzione "BE": diretta Giunzione "BC": inversa	Amplificatore
Attiva Inversa	Giunzione "BE": inversa Giunzione "BC": diretta	Prestazioni molto degradate
Interdizione	Giunzione "BE": inversa Giunzione "BC": inversa	Interruttore aperto
Saturazione	Giunzione "BE": diretta Giunzione "BC": diretta	Interruttore chiuso

L'unica che abbiamo analizzato dal punto di vista fisico è la zona di funzionamento in zona attiva diretta, in questa zona il BJT viene utilizzato come amplificatore perché abbiamo visto che in questo caso una corrente piccola, la corrente di base, riesce a controllarmi una corrente molto più grande, quella di collettore.

La zona attiva inversa è quella in cui vengono invertiti i ruoli tra emettitore e collettore. Anche in questo caso ho un guadagno e quindi ho un'amplificazione di corrente ma le prestazioni sono molto degradate rispetto alla zona attiva diretta, infatti abbiamo visto che  $\alpha_R$  è molto più piccolo di  $\alpha_F$  e

per questo motivo questa configurazione non viene usato quasi mai. Noi vedremo alcuni cenni di un'applicazione per porte logiche per tecnologie TTL.


Nella zona di interdizione entrambe le giunzioni sono polarizzate in inversa, in questo caso la corrente che scorre attraverso il dispositivo è praticamente nulla. In questo caso il transistore bipolare è assimilato come un transistore aperto.

Infine l'ultima zona di funzionamento è quella chiamata saturazione, in questo caso entrambe le giunzioni sono polarizzate in diretta quindi entrambe le giunzioni stanno iniettando portatori nella base, quello che accade in questa situazione è che passa una corrente non trascurabile da emettitore e collettore, con una differenza di potenziale collettore-emettitore molto piccola. In questo caso il BJT può essere assimilato ad un interruttore chiuso.

Le ultime due zone di funzionamento sono sfruttate in campo digitale, mentre la prima zona di funzionamento è utilizzata in campo analogico.

### Transistore bipolare (BJT) – Caratteristiche a emettitore comune

Cominciamo a vedere le caratteristiche del nostro BJT per vedere, in un'opportuna **configurazione chiamata ad emettitore comune**, se in zona attiva diretta può comportarsi come un generatore di corrente controllato in corrente. Configurazione a emettitore comune vuol dire che l'emettitore è il terminale che è a comune tra ingresso ed uscita, ricordiamoci infatti che il generatore di corrente controllato in corrente è un quadripolo con una porta di ingresso ed una porta di uscita ma solitamente un terminale è a comune tra ingresso ed uscita. Avremo quindi una porta di ingresso, che è la porta tra base ed emettitore, ed una porta di uscita, che è la porta tra collettore ed emettitore. Faremo la trattazione per il transistore NPN che è quello in cui abbiamo iniezione di elettroni tra emettitore e collettore, e quindi abbiamo una corrente che scorre tra collettore ed emettitore, ed un'iniezione di lacune nella base. Ora analizziamo il simbolo BJT, il verso della freccia sull'emettitore è il verso in cui scorre la corrente quando il transistore viene polarizzato in zona attiva diretta. Nel nostro caso di NPN abbiamo quindi una freccia uscente dall'emettitore perché la corrente va dal collettore all'emettitore.




Le caratteristiche di ingresso del nostro dispositivo sono la  $I_B$  in funzione di  $V_{BE}$  e  $V_{CE}$ , questo vuol dire che le caratteristiche di ingresso del nostro dispositivo verranno disegnate nel piano  $I_B$   $V_{BE}$  in funzione di uno dei parametri di uscita, in questo caso  $V_{CE}$ . Le caratteristiche di uscita sono la  $I_C$  in funzione di  $V_{CE}$  e  $I_B$ , le caratteristiche di uscita saranno disegnate nel piano  $I_C$   $V_{CE}$  in funzione di un parametro di ingresso, solitamente la corrente di base  $I_B$ .

Per verificare che siamo in presenza di un generatore di corrente controllato in corrente dobbiamo vedere se, quando sono in zona attiva diretta, la corrente  $I_C$  in uscita è proporzionale alla corrente di base  $I_B$  in ingresso.

Abbiamo detto che siamo in presenza di un transistore NPN, quindi riprendiamo le equazioni di Ebers-Moll per i transistori NPN. Ricordandoci poi che siamo in zona attiva diretta, possiamo scrivere che  $V_{BE} \gg V_T$  perché la giunzione base emettitore è polarizzata in diretta e  $V_{BC} \ll -V_T$  perché la giunzione base collettore è polarizzata in inversa, con  $V_{BC}$  negativa.

Se ora guardiamo il primo termine della  $I_E$  nell'equazione di Ebers-Moll abbiamo che siccome  $V_{BE} \gg V_T$  allora l'1 mi diventa trascurabile rispetto all'esponenziale e quindi possiamo eliminarlo, allo stesso modo, nel secondo termine, siccome  $V_{BC} \ll -V_T$  allora l'esponenziale è trascurabile rispetto all'1, perché è negativo, e quindi possiamo eliminarlo. Ora se confrontiamo i termini rimasti notiamo che  $I_{ES}$  e  $I_{CS}$  sono dello stesso ordine di grandezza,  $\alpha_R$  è un numero più piccolo di uno ma l'esponenziale è molto grande allora il secondo termine è trascurabile e rimane solo il primo termine.

Vediamo cosa succede invece alla  $I_C$ , nel primo termine  $V_{BE} \gg V_T$  allora possiamo eliminare l'1 perché trascurabile, nel secondo termine l'esponenziale è negativo e quindi lo trascurro. Alla fine la  $I_{CS}$  può essere trascurata rispetto al primo termine e quindi posso eliminarla. In definitiva abbiamo quanto segue.



$$\begin{cases} I_E = -I_{ES} \left( \exp\left(\frac{V_{BE}}{V_T}\right) - 1 \right) + \alpha_R I_{CS} \left( \exp\left(\frac{V_{BC}}{V_T}\right) - 1 \right) \\ I_C = +\alpha_F I_{ES} \left( \exp\left(\frac{V_{BE}}{V_T}\right) - 1 \right) - I_{CS} \left( \exp\left(\frac{V_{BC}}{V_T}\right) - 1 \right) \\ I_B = -I_E - I_C \end{cases}$$


Zona attiva diretta

$$V_{BE} \gg V_T$$

$$V_{BC} \ll -V_T$$

$$\begin{cases} I_E \approx -I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right) - \alpha_R I_{CS} \approx -I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right) \\ I_C \approx +\alpha_F I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right) + I_{CS} \approx \alpha_F I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right) \end{cases}$$

In pratica rimane quanto segue.



$$\begin{cases} I_E \approx -I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right) \\ I_C \approx \alpha_F I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right) \end{cases} \rightarrow I_C \approx -\alpha_F I_E$$

Il segno meno in  $I_C = -\alpha_F I_E$  è perché per convenzione tutte le correnti nel BJT sono messe entranti ma indefinitiva come risultato abbiamo che la  $I_C$  è effettivamente entrante nel collettore e la  $I_E$  è uscente dall'emettitore.



$$I_B = -I_E - I_C = -\left(-\frac{1}{\alpha_F} I_C\right) - I_C = I_C \left(\frac{1}{\alpha_F} - 1\right) = I_C \frac{1 - \alpha_F}{\alpha_F}$$

$$I_C = \frac{\alpha_F}{1 - \alpha_F} I_B = \beta_F I_B$$

$$\beta_F = \frac{\alpha_F}{1 - \alpha_F} = h_{FE}$$

Guadagno di corrente in corto circuito a emettitore comune

Con queste informazioni abbiamo calcolato la corrente di base e quindi ricavare la relazione tra corrente di collettore e corrente di base  $I_C = \beta_F I_B$ , questo vuol dire che la corrente di collettore è proporzionale alla corrente di base tramite un coefficiente che non dipende dalla tensione. Il termine  $\beta_F$  è indicato anche con  $h_{FE}$ , da non confondere con  $h_{fe}$  che incontreremo più avanti nel corso, è chiamato **guadagno di corrente in corto circuito a emettitore comune**. I valori tipici di  $\beta_F$  sono circe 200-300. Concludiamo e andiamo a vedere come sono le caratteristiche.



Quello che vediamo è che nella caratteristica la  $I_B$  è sempre proporzionale alla  $I_C$  per un fattore  $\beta_F$ , infatti se ad esempio la  $I_B = 20 \mu A$  la  $I_C = 6 \text{ mA}$  (quindi  $I_C = \beta_F I_B$  con  $\beta_F = 200/300$ ), tranne quando diminuisce troppo la  $V_{CE}$ , in questo caso le caratteristiche collassano su se stesse e quindi diminuisce molto la corrente di collettore.

## Lezione 26/03/2020


### Transistor bipolare (BJT) – Caratteristiche a emettitore comune

In zona attiva diretta possiamo anche scrivere la corrente di base  $I_B$  in funzione della  $V_{BE}$ . Questo vuol dire che la corrente di base dipende dalla tensione in ingresso mentre abbiamo visto che la

corrente  $I_C$  è indipendente dalla tensione in uscita  $V_{CE}$  per tensioni sufficientemente alte, infatti abbiamo visto che sotto una certa tensione il transistore va in saturazione.

$$I_B = \frac{1 - \alpha_F}{\alpha_F} \alpha_F I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right) \rightarrow I_B = (1 - \alpha_F) I_{ES} \exp\left(\frac{V_{BE}}{V_T}\right)$$

Ora però vediamo di capire perché se diminuiamo la  $V_{CE}$  il transistore va in saturazione. Possiamo ricavarci prima i valori della  $V_{CE}$  e della  $V_{BE}$ . Da queste ricaviamo la tensione  $V_{CB}$  e da questa  $V_{BC}$ . Vediamo ora però cosa succede al variare della  $V_{CE}$ . Quando  $V_{CE}$  è maggiore di 0.7V allora la  $V_{BC}$  è negativa quindi la giunzione base collettore è polarizzata in inversa, man mano che diminuiamo la  $V_{CE}$  ad un certo punto questa diventa minore di 0.7V, in particolare, quando questa diventa minore di 0.3÷0.4V allora la  $V_{BC}$  diventa maggiore di 0.3÷0.4V quindi in queste condizioni non è più possibile considerare la giunzione base collettore in inversa ma diventa polarizzata in diretta. Alla luce di questo ragionamento, quando la  $V_{CE}$  scende sotto un certo valore di 0.3÷0.4V allora la giunzione base collettore diventa polarizzata in diretta ed il BJT entra in zona di saturazione. In particolare viene considerato un valore  $V_{CESat}$  di circa 0.1÷0.25V tale che quando la  $V_{CE}$  è minore di questo limite allora la giunzione base collettore viene considerata polarizzata in diretta con una corrente non trascurabile.




$V_{CE} \leq V_{CESat} = 0.1 \div 0.25 \text{ V}$  → Le caratteristiche collassano l'una sull'altra e il BJT è assimilabile a un interruttore chiuso


A questo punto, sotto queste condizioni, nelle equazioni di Ebers-Moll rimangono tutti gli esponenziali perché possiamo trascurare le unità in entrambe le giunzioni, quindi troviamo che la corrente di base  $I_B$  non è più così piccola e assume un valore abbastanza elevato, inoltre vediamo che questo valore è comparabile alla corrente di collettore  $I_C$  questo perché ho tutte e due le giunzioni polarizzate in diretta e quindi ho una forte iniezione di portatori sia dall'emettitore che dal collettore verso la base, quindi ho elevate ricombinazioni e la corrente di base comincia ad essere grande. Noi non facciamo tutta la trattazione ma ci basta osservare che quando  $V_{CE}$  diventa inferiore ad un certo valore il BJT va in saturazione (interruttore chiuso).

### Transistore bipolare (BJT) – Effetto Early


Ora dobbiamo andare ad osservare un altro fenomeno del transistore bipolare che si può osservare nelle caratteristiche mostrate di sotto.



Se noi prendiamo le caratteristiche reali di un transistore bipolare quello che più spesso accade è che in zona attiva diretta le caratteristiche non sono perfettamente orizzontali ma presentano una certa inclinazione e quindi la corrente  $I_C$  non è costante come ipotizzato finora. Vediamo che con quest'inclinazione, all'aumentare della tensione  $V_{CE}$ , la corrente  $I_C$  non rimane costante ma tende ad aumentare. Questo fenomeno viene chiamato **effetto Early**. Se io rappresento le caratteristiche non in funzione della  $I_B$  ma della  $V_{BE}$  ottengo l'andamento mostrato nella figura che segue, da cui si evince che l'inclinazione delle caratteristiche è tale che tutte vanno ad incontrarsi nel medesimo punto che è una tensione negativa indicata con  $V_A$  e chiamate **tensione di Early**. Questa tensione negativa è piuttosto grande e va dai -50 ai -100V, questo vuol dire che le caratteristiche non sono molto inclinate ma hanno solo una lieve pendenza.




Ora cerchiamo di capire qual è l'origine fisica dell'effetto Early, cioè perché se mantengo costante il valore di  $V_{BE}$  ottengo una corrente  $I_C$  che aumenta all'aumentare della  $V_{CE}$ . Il motivo fisico è abbastanza chiaro, cerchiamo di capirlo.




Abbiamo il transistore N+PN con la giunzione base emettitore polarizzato in diretta e quindi  $V_{BE}$  positiva e quindi abbiamo la zona di svuotamento  $W_{BE}$  tra base ed emettitore rimpicciolita rispetto al caso in cui non ho polarizzazione applicata perché ricordiamo che la larghezza della zona di svuotamento diminuisce con la polarizzazione diretta. Invece la giunzione base collettore polarizzata inversamente, quindi con la tensione di collettore maggiore di quella di base, e la larghezza della zona di svuotamento  $W_{BC1}$  tra base e collettore più larga dell'altra zona di svuotamento sia perché il droggaggio è minore sia perché ho una tensione inversa applicata. In queste condizioni la larghezza della zona neutra della base in cui avviene la ricombinazione e mi determina il fattore di trasporto di corrente nella base è  $L_{B1}$ . Cosa succede se aumento la  $V_{CE}$  mantenendo la  $V_{BE}$  costante? In questo caso la  $V_{CB}$  aumenta e quindi sto aumentando la polarizzazione inversa della giunzione base collettore allora questo vuol dire che la larghezza della zona di svuotamento tra la base ed il collettore aumenta diventando  $W_{BC2}$ . Questo comporta che diminuisce la larghezza della zona neutra della base  $L_{B2}$ .

Che effetto ha il restringimento della zona neutra della base? Ha l'effetto che gli elettroni che transitano in questa zona hanno una minore probabilità di ricombinarsi e quindi aumento gli elettroni che transiteranno nel collettore e quindi vuol dire che ho aumentato l' $\alpha_F$ . Ragioniamo ora sul fatto se questo effetto Early può avere conseguenze sulle caratteristiche di ingresso, ovvero, mantenendo la  $V_{BE}$  costante la corrente  $I_B$  rimane costante o cambia al cambiare della  $V_{CE}$ ? Possiamo ragionare con il ragionamento fatto finora. La corrente di base deve rifornire i portatori persi nella ricombinazione. Allora se proseguiamo il ragionamento fatto finora, cioè all'aumentare della  $V_{CE}$  aumenta la zona di svuotamento e quindi diminuisce la zona neutra della base e quindi diminuisce la ricombinazione, questo vuol dire che la  $I_B$  diminuisce perché dovrà rifornire meno lacune in base che sono perse nella ricombinazione. Infatti, se andiamo a graficare la  $I_B$  in funzione della  $V_{BE}$  per i diversi valori della  $V_{CE}$  ho quanto segue.



Questo vuol dire che per  $V_{BE}$  costante, al crescere della  $V_{CE}$  aumenta anche la  $I_B$  e viceversa. Queste caratteristiche di fatto sono molto più attaccate una all'altra rispetto alla figura e quindi la  $I_B$  può essere considerato quasi costante. L'effetto Early è molto meno evidente nella caratteristiche di ingresso rispetto a quelle di uscita.

Ora dobbiamo vedere quali sono le caratteristiche per un PNP, noi la trattazione non la facciamo ma se ci interessa possiamo andare a vederla o possiamo farla da soli. Ipotizziamo che siamo in zona attiva diretta, utilizziamo le equazioni di Ebers-Moll con i versi delle correnti del PNP e otterremo che il comportamento di un PNP è analogo al transistore NPN con la differenza che i versi delle correnti e tensioni sono tutti invertiti, ovvero per le caratteristiche di ingresso e di uscita sono nel terzo quadrante e non sul primo ma noi possiamo fare l'inversione e riportarle nel primo quadrante come segue.




### Transistore a effetto di campo (FET)

Prima di andare a vedere applicazioni circuituali del BJT, vedremo il **transistore a effetti di campo (FET - Field Effect Transistor)** che è l'altro elemento attivo. Nei circuiti che andremo a studiare sono molto simili quelli che utilizzano il BJT e quelli che utilizzano il FET. Attualmente il MOSFET ha rimpiazzato il BJT.


I MOSFET sono della famiglia dei transistori a effetto di campo (FET). Nei FET il passaggio di corrente è comandata da una tensione applicata ad un terminale di controllo. Per questo motivo il transistore

a effetto di campo ha il comportamento di un generatore di corrente controllato in tensione e non controllato in corrente com'era il transistore bipolare (anche se nel transistore bipolare abbiamo visto che nelle caratteristiche usate nel modello di Ebers-Moll le varie correnti sono comandate dalle  $V_{BE}$ ,  $V_{BC}$ , quindi in realtà il BJT può anche essere visto come controllato in tensione, infatti le caratteristiche di uscita le abbiamo espresse o in funzione della  $I_B$  o in funzione della  $V_{BE}$  e quindi in funzione di una corrente o una tensione). I FET invece sono esclusivamente controllati in tensione, infatti vedremo che la corrente che scorre nel terminale di ingresso è nulla (quindi il terminale di controllo non assorbe corrente) e quindi l'unico comportamento che il FET schematizza è quello di un generatore di corrente controllato in tensione. Infatti lo schema a cui viene assimilato il FET è quello mostrato in figura.




Nella maglia di ingresso dove abbiamo di fatto il nostro terminale di controllo dove vado a definirmi la mia tensione  $V_1$  presenta una impedenza infinita cioè è un terminale aperto, cioè  $I_1=0$ . Questa sarà la schematizzazione ideale che noi utilizzeremo per i transistori ad effetto di campo. Per noi, in effetti, nei transistori a effetto di campo la corrente assorbita nel terminale di controllo, nel nostro caso il terminale di ingresso, risulta essere identicamente nulla. Invece la tensione  $V_1$  va a regolare la corrente di uscita, si ha che  $I_2=g_m V_1$  dove  $g_m$  è il rapporto tra corrente di uscita e la tensione di ingresso. Dimensionalmente  $g_m$  è quindi [A/V] una conduttanza, in realtà è una transconduttanza perché è un rapporto tra due grandezze non appartenenti alla stessa maglia ma una nella maglia di ingresso e una nella maglia di uscita. Vedremo che  $g_m$  è proporzionale alla tensione di ingresso ma vedremo che non è proprio una proporzionalità lineare ma quasi quadratica.

Le caratteristiche della porta di uscita sono invece rappresentate sul piano  $I_2 V_2$  per i diversi valori di  $V_1$ . Se poi faccio come nel BJT dove ho messo in uscita un generatore con un carico di lavoro, allora posso disegnare la corrispondenza retta di carico. Data quindi una tensione in ingresso  $V_1$  avrò che al variare della tensione in uscita varierà anche la corrente in uscita ed i valori saranno dati dall'intercetta tra la retta di carico ed la corrispondente tensione di ingresso.



Anche in questo caso siamo in presenza di un componente attivo che mi consente di ottenere un guadagno di potenza ossia un'amplificazione di potenza. Ora cercheremo di studiare questo transistor a effetto di campo. Come abbiamo detto nel transistor a effetto di campo il flusso di corrente viene controllato tramite il campo elettrico, quindi è controllato attraverso il campo elettrico applicato ad un opportuno elettrodo di controllo. A differenza del transistor bipolare dove il controllo veniva fatto tramite una corrente (nel BJT ho sempre una corrente in ingresso) nel FET nell'elettrodo di controllo non fluisce corrente. Mentre il transistor bipolare è un transistor il cui comportamento dipende dai portatori minoritari (che vengono immessi nella base per sopperire alla ricombinazione), il transistor a effetto di campo ha un comportamento che dipende dai portatori maggioritari, inoltre il comportamento del FET è indipendente dalla temperatura.


Nei transistori a effetto di campo, come suggerisce il nome stesso, il flusso di corrente viene controllato tramite un campo elettrico e, quindi, attraverso il valore della tensione applicata a un opportuno elettrodo di comando.




I transistori a effetti di campo sono nati prima dei transistori bipolarì ma all'inizio non hanno avuto una grande diffusione in quanto a causa della loro tecnologia non erano molto affidabili. Più tardi invece la loro costruzione è diventata sempre più affidabile andando a sostituire i bipolarì. Esistono 2 tipologie di FET, i MOSFET che sono FET a metallo ossido, ed i JFET che sono FET a giunzione. Noi non tratteremo i JFET anche perché non sono impiegati in applicazioni digitali.

## Condensatore MOS

Il cuore del transistore MOSFET è un condensatore MOS costituito come nel disegno che segue.



Abbiamo un substrato di silicio drogato di tipo P o di tipo N su cui viene cresciuto tramite processi termici uno strato di ossido (fino a qualche anno fa ossido di silicio, in componenti più recenti si possono trovare anche ossidi di tipo diverso comunque noi considereremo l'ossido di silicio), cioè un materiale che è un isolante perfetto e cioè un materiale che non permette il passaggio di cariche attraverso se stesso. Sopra questo ossido andremo a deporre un elettrodo conduttore che chiamiamo **Gate**. Il Gate sarà il nostro terminale di controllo in cui applichiamo la tensione che mi controllerà la corrente in uscita. Questo Gate che nel passato veniva realizzato in metallo, poi sostituito dal polisilicio, cioè un silicio policristallino molto drogato in modo che avesse un comportamento metallico, dal nostro punto di vista è un conduttore perfetto. Quindi in definitiva abbiamo un condensatore costituito da un elettrodo costituito dal substrato di silicio drogato e un elettrodo costituito dal polisilicio separati da un ossido che fa da isolante. Nel Gate posso applicare un potenziale  $V_G$ . Cosa succede quando applico una tensione di gate tra elettrodo e substrato?




La carica negativa presente sull'elettrodo di gate viene bilanciata da una carica positiva costituita dalle lacune del substrato che vengono attratte all'interfaccia tra il substrato e l'ossido, sotto il gate.

$$p_{\text{superficie}} > p_{\text{body}}$$


↓

Accumulazione

Se applico una  $V_G < 0$  allora il gate si caricano negativamente, cioè accumulo degli elettroni liberi sul terminale, allora sul substrato si accumula una quantità di carica positiva che andrà a compensare quella positiva nel gate. Nella regione all'interfaccia tra substrato ed ossido di silicio si vanno ad accumulare delle lacune, che all'inizio sono distribuite uniformemente su tutto il substrato. Nella zona superficiale ho quindi un accumulo di lacune allora la concentrazione di lacune in questa regione è maggiore che nelle restanti zone del substrato, per questo motivo si dice che il condensatore è andato in **accumulazione**, e quindi si dice che in questa regione di spazio molto sottile si è formata una regione di accumulazione. Da notare che è fondamentale la presenza di un ossido senza perdite tra il gate e il substrato.




Se invece applico al gate una tensione positiva non troppo elevata ( $0 < v_G < V_T$  con  $V_T$  tensione di soglia -  $V_T$  non è la stessa  $V_T$  utilizzata nel bipolare) allora sul gate avrà delle cariche positive che in questo caso devono essere compensate sul substrato da cariche negative fornite dagli ioni accettori non più compensati dalle rispettive lacune, ovvero cosa è successo? È successo che se applico una tensione positiva sul gate questa tensione positiva ha generato un campo elettrico che è andata ad allontanare le lacune dalla superficie del substrato, se io allontano le lacune dalla superficie allora vuol dire che in questa regione si è andata a formare una zona di svuotamento ovvero gli ioni accettori che prima erano compensati elettricamente dalle loro rispettive lacune e quindi la zona era elettricamente neutra, adesso che il campo elettrico mi ha portato ad un allontanamento delle lacune, allora in questa zona ho creato uno **svuotamento**. In questo caso la concentrazione delle lacune sulla superficie è minore rispetto al resto del substrato allora si dice che ho applicato uno svuotamento e che il condensatore MOSFET è in svuotamento e quindi abbiamo la presenza di una regione di svuotamento.



Se continuo ad aumentare la tensione di gate ed in particolare supero una tensione di soglia  $V_G > V_T$  allora accade un fenomeno particolare. Succede che aumentando il campo elettrico che continua ad allontanare le lacune allora la polarità del campo elettrico è tale da attirare in superficie gli elettroni liberi del substrato di tipo P, questi sono portatori minoritari originati dalla generazione termica, all'interno della zona di svuotamento ho una continua generazione termica di coppie elettroni lacune, gli elettroni che vengono generati all'interno di questa zona di svuotamento risentono del campo elettrico che li attira verso la superficie. Abbiamo quindi che tutti gli elettroni

vengono ad accumularsi in superficie, quindi dopo un certo tempo e per tensioni di una certa entità in un layer si genera una regione in cui sono accumulati elettroni liberi generati termicamente. In queste condizioni la carica positiva sul gate è compensata sia dalle cariche fisse che da questi elettroni. In realtà questa condizione si ha anche per tensioni più basse ma la tensione di soglia è la tensione per la quale la concentrazione che degli elettroni libri nella superficie supera la concentrazione delle lacune presenti nel substrato. Quando la concentrazione superficiale è così alta allora vuol dire che in quel layer è come se fossi in presenza di un substrato di tipo N e non più di tipo P. Quindi ho localmente un semiconduttore di tipo N e quindi è come se ho invertito il drogaggio. Quando ho questo fenomeno si dice che il condensatore è andato in **inversione**.

Per capire come è fatto realmente un transistore MOSFET possiamo osservare la figura che segue.




Un transistore MOSFET è dato quindi da un condensatore MOS dove ai lati sono realizzati due pozzetti di semiconduttore con drogaggio N+ (se il substrato è di tipo P). Questi due terminali sono chiamati **Source (S)** e **Drain (D)**. Dobbiamo ricordarci che i due pozzetti laterali (Source e Drain) devono essere parzialmente sottostanti all'ossido (cioè al **Gate**). La regione interposta tra i due pozzetti si chiama **regione di canale** la cui lunghezza e larghezza si chiamano rispettivamente **lunghezza di canale** e **larghezza di canale**.

## Lezione 30/03/2020


### Transistore MOSFET

Il **Source** è il terminale che fornisce sempre i portatori e il **Drain** li riceve sempre. Naturalmente poi la corrente scorrerà da source a drain se vengono fornite lacune e da Drain a Source se vengono riforniti elettroni. Vedremo che il passaggio della corrente viene regolato dalla tensione applicata al terminale di Gate (detto terminale di controllo). Il terminale di Body verrà posto a Ground. È evidente, così come viene presentato il MOSFET nella figura che segue, che esistono due giunzioni, una tra il Source ed il substrato ed una tra il Drain ed il substrato. La giunzione può essere schematizzata con un diodo. Entrambi queste due giunzioni dovranno essere polarizzate in inversa.



Vediamo che, osservando anche i diodi schematizzati nella figura, che se entrambe le giunzioni sono polarizzate in inversa non può esserci passaggio di corrente tra source e drain, in quanto è come se siamo in presenza di un transistore bipolare NPN polarizzato in inversa.


Ora andiamo a vederne il funzionamento ipotizzando che Source, Body e Drain sono tenuti a ground. Vediamo se la tensione applicata al Gate e riferita al Source  $V_{GS}$  può andare ad influenzare il comportamento del dispositivo. Partiamo dalla condizione in cui  $V_{GS}=0$ , cioè quando tutti e 4 i terminali sono al potenziale di riferimento, in queste condizioni le 2 giunzioni N+P hanno una differenza di potenziale 0 ai capi e quindi siamo in presenza di diodi con tensione applicata ai capi nulla e quindi in queste zone avremo delle regioni di svuotamento tipiche delle giunzioni N+P.



Nella figura sono evidenziate in rosa le regioni di svuotamento relative alla regione P e in giallo (appena visibili) quelle relative al silicio di tipo N+. Perché la zona di svuotamento relativa a N+ è molto più piccola di quella relativa a P? Perché sappiamo che la quantità di carica positiva e negativa nella regione di svuotamento deve essere bilanciata, siccome però N+ è drogato molto più rispetto a P allora la zona di svuotamento relativa ad N+ sarà molto più piccola in quanto la carica positiva è molto più densa rispetto alla carica negativa in P. In queste condizioni abbiamo 2 giunzioni in condizioni stazionarie e non esiste possibilità di passaggio da Source a Drain in quanto le 2 giunzioni sono separate.


Ora vediamo cosa accade, partendo dalla condizione iniziale  $V_{GS}=0$ , se variamo la tensione di Ground. Naturalmente osserviamo che se applichiamo una  $V_{GS}<0$  la situazione non cambia, infatti andrò ad accumulare carica positiva nella superficie del substrato il che mi impedisce il passaggio di cariche tra Source e Ground, in pratica le cariche positive sulla superficie del substrato mi

mantengono separate le zone N+. Vediamo quindi il caso in cui vado ad applicare una tensione  $0 < V_{GS} < V_T$ .



Quando abbiamo visto il condensatore MOS abbiamo visto che quando applicavamo una tensione  $0 < V_{GS} < V_T$ , questa respingeva le lacune presenti in superficie e quindi si formava in superficie una zona di svuotamento (zona di svuotamento del condensatore MOS). Anche nel MOSFET, per effetto della tensione positiva che respinge le lacune verso il basso si forma in superficie una zona di svuotamento che si unisce alle 2 zone di svuotamento delle giunzioni N+P. Questa zona di svuotamento quindi attraversa tutto il transistore. In questa situazione le cariche positive presenti sul Gate sono compensate da cariche negative dovute a cariche fisse. In questo caso ho 2 regioni N+ separate tra loro non da un silicio drogato di tipo P ma da una zona di svuotamento costituita da cariche fisse, cioè da cariche che non possono muoversi per effetto del campo elettrico e quindi le 2 zone N+ risultano isolate.

Vediamo però cosa succede se io continuo ad aumentare la tensione di Gate fino ad arrivare a superare la tensione di soglia, ho quindi  $V_{GS} > V_T$ .




Nel caso del condensatore MOS abbiamo visto che se  $V_{GS} > V_T$  si verifica l'inversione. Questo accade anche nel transistore MOSFET, quindi in superficie si viene a formare una regione di inversione in cui sono presenti cariche mobili. Queste cariche sono richiamate in superficie dal campo elettrico generato dalla tensione  $V_{GS}$ . Attenzione che però c'è una diversità tra condensatore MOS e transistore MOSFET. Nel condensatore MOS avevamo visto che queste cariche mobili erano gli elettroni generati termicamente nella zona di svuotamento che venivano accumulati in superficie per effetto del campo elettrico. Nel transistore MOSFET oltre a questa componente (ricordiamo che per ottenere queste cariche ci vuole un certo tempo) che è minima, la maggior parte delle cariche

libere viene richiamata dalle regioni Source e Drain che in pratica fungono anche da serbatori di cariche. In questo caso allora sulla superficie si forma una regione che ha una concentrazione di cariche libere (elettroni in questo caso) maggiore o uguale del drogaggio del substrato.


In condizioni normali mentre la zona di svuotamento ha dimensioni che vanno da 0.5 a 1 micron, lo strato di inversione ha uno spessore di 5 nanometri ovvero 50 Angstrom e quindi circa 1/100 della zona di svuotamento, quindi la zona verde superficiale ha uno spessore di 1/100 rispetto alla zona rosa.

Per effetto dell'inversione ora queste due regioni N+ sono unite da un canale conduttivo di cariche mobili. Il canale è possibile proprio perché qui le cariche sono mobili.

A questo punto ipotizziamo di aver creato questo canale, quindi vediamo cosa succede quando applichiamo una tensione tra Drain e Source. Teniamo quindi il terminale di Source alla tensione di riferimento e applichiamo al Drain una tensione positiva rispetto al terminale di riferimento.




Abbiamo quindi Source e Body alla tensione di riferimento, Applichiamo al Gate una tensione  $V_{GS1} > V_T$  ed al Drain una tensione  $V_{DS} > 0$ . Ma se applico una tensione  $V_{DS}$  positiva al Drain allora questa andrà ad attrarre gli elettroni verso di sé e quindi avrò uno scorrimento di elettroni dal Source verso il Drain. Il Source fornisce gli elettroni, è quindi la sorgente di portatori, quindi abbiamo un passaggio di elettroni da Source a Drain e quindi abbiamo una corrente da Drain a Source. Ora cosa accade se io mantengo costante  $V_{DS}$  e vado ad aumentare  $V_{GS}$ ? Maggiore è il valore della  $V_{GS}$  e maggiore è il numero di cariche mobili nel mio canale che richiamerò in superficie, questo mi aumenta di fatto lo spessore del canale.




Io posso vedere il canale come un percorso conduttivo allora vuol dire che questo canale ha una resistenza. Se aumento la  $V_{GS}$  aumento lo spessore del canale, allora mi diminuisce la resistenza, quindi a parità di  $V_{DS}$ , se aumento la  $V_{GS}$  mi aspetto che ci sarà un passaggio maggiore di corrente. Infatti, se vado a vedere le caratteristiche ho un fascio di rette che passano per l'origine (perché se

$V_{DS}=0$  allora non passa corrente, quindi  $I_D=0$ ). La pendenza aumenta con l'aumentare di  $V_{GS}$  perché abbiamo visto che come  $V_{GS}$  aumenta, diminuisce la resistenza e quindi aumenta il passaggio di corrente.



Tutto ciò però vale solo per valori di  $V_{DS}$  piccoli e per piccoli si intende valori inferiori ai 200 mV. Oltre questo valore il comportamento, così come andremo a vedere, cambia. Andiamo quindi a vedere cosa succede quando il valore di  $V_{DS}$  non è più trascurabile.




Quello che accade è quello mostrato in figura e cioè che il canale non ha una forma costante lungo tutta la lunghezza ma mantiene il suo aspetto originale vicino al Source ma poi assume un aspetto rastremato e va ad assottigliarsi verso il Drain. Questa forma in realtà è sempre così ma se  $V_{DS} < 150\text{--}200$  mV allora è trascurabile e sulle caratteristiche non viene rilevato. Se aumenta  $V_{DS}$  la giunzione tra Drain e substrato viene polarizzato maggiormente in inversa e quindi aumenta la zona


di svuotamento tra Drain e Substrato. Questa può essere già una motivazione del perché il canale si va a restringere, infatti se io ho una  $V_{GS}$  positiva, ho sul Gate ho una certa quantità di cariche positive che devono essere compensate dalle cariche negative presenti nel canale, queste cariche negative sono la somma delle cariche fisse (zona rosa) e mobili (zona verde). Se io aumento la polarizzazione inversa tra Drain e substrato allora aumento le cariche fisse in vicinanza del Drain, allora, siccome la densità di carica deve rimanere costante ho che le cariche mobili diminuiscono, quindi si avrà che lo spessore dello strato verde si assottiglierà vicino al Drain.

Inoltre, possiamo valutare il comportamento anche con delle formule, Se noi andiamo da Source verso Drain avrò una caduta di potenziale costante così come mostrato nel grafico precedente. Scrivendo questo abbiamo ipotizzato che il nostro canale si comporta come un resistore che si estende in lunghezza tra Source e Drain. Se io andrò a prendere un punto qualsiasi del mio canale, prenderò ad esempio  $x_i$ , questo punto avrà come potenziale  $\phi(x_i)$ . Andiamo a calcolare la differenza di potenziale tra il Gate ed un punto qualsiasi del canale. Si ha che  $V_{GX_i} = V_{GS} + V_{Sx_i}$  (cioè è uguale alla differenza di potenziale tra Gate e Source + la differenza di potenziale tra Source e  $x_i$ ) ma questo è anche uguale a  $V_{GS} - \phi(x_i)$  (perché la  $V_{Sx_i}$  non è altro che la  $\phi(x_i)$  cambiata di segno, infatti  $\phi(x_i)$  è la differenza di potenziale tra quel punto del canale e il source ma a me serve la differenza di potenziale tra il source ed il punto di canale allora devo cambiare di segno). Ora possiamo valutare la  $V_{GX_i}$  in alcuni punti particolari. Si ha che in  $x_i=0$   $V_{GX_i}=V_{GS}$  e che in  $x_i=L$   $V_{GX_i}=V_{GS}-V_{DS}=V_{GD}$ . Questo vuol dire che in Drain avrò una inversione di popolazione più piccola rispetto al Source.


Se il canale ha una forma rastremata vuol dire che la resistenza è aumentata, quindi la caratteristica che prima era lineare (grazie alla resistenza costante), ora si modificherà. Se io continuo ad aumentare  $V_{DS}$  il canale continua a rastremarsi fino ad arrivare all'immagine mostrata in figura.



Ad un certo punto, aumentando  $V_{DS}$ ,  $V_{DS}$  arriva esattamente al valore  $V_{GS}-V_T$ . Quello che accade è che il canale in corrispondenza del Drain si è strozzato completamente. Questo lo vediamo anche facendo i calcoli del potenziale nel punto L. Nella figura che segue si riassume la caratteristica con i vari casi che abbiamo visto.



Ma ora che succede se continuo ad aumentare ancora  $V_{DS}$ ? Succede che in queste condizioni il punto di strozzatura si sposterà in un punto verso il Source.



Il punto di strozzatura del canale si sposta verso il source alla coordinata  $x_p$


$$V_{GXP} = V_{GS} - \tilde{\phi}(x_p) = V_{GS} - (V_{GS} - V_T) \\ = V_T$$

Ma cosa accade alla corrente quando sono in questa situazione? La prima risposta che viene in mente a tutti è quella sbagliata. Mi dovrei aspettare che la corrente si interrompe perché si interrompe il canale ma questa è la risposta sbagliata, infatti la corrente non si interrompe e rimane costante pari a quella che avevo quando la strozzatura del canale era in corrispondenza del Drain. Vediamo di capire perché?


Vediamo perché la corrente scorre lo stesso. Abbiamo un Source che tramite un canale di cariche libere arriva a  $x_p$ . Poi da qui al Drain ho una zona di svuotamento, in questa zona di svuotamento ho un campo elettrico diretto verso il canale perché le cariche non compensate in N+ sono ioni donatori (cariche positive) e nella zona di svuotamento ho ioni accettori (cariche negative) allora il campo elettrico è diretto verso sinistra. Quindi se  $V_{DS}>0$  gli elettroni che partono dal Source, ripercorrono

il canale ed al bordo della zona di svuotamento trovano un campo elettrico favorevole al loro passaggio nel Drain. Quindi la corrente può continuare a scorrere e non si interrompe.

Ora, visto che la corrente scorre, vogliamo capire anche perché rimane costante. Anticipiamo che rimane costante solo se  $\Delta L$  è piccolo, cioè se lo spazio tra canale e Drain è piccolo. Il canale ha una forma triangolare, se ipotizzo che  $\Delta L$  è piccolo vediamo che differenze ci sono in termini di resistenza ovvero, andiamo a calcolare la resistenza quando il canale arriva al Drain e quando il canale si interrompe. Se vado a calcolare i volumi dei due triangoli, vedo che bene o male hanno lo stesso volume, allora, avendo anche la stessa densità di portatori, la resistenza rimane quasi uguale. Se il canale si accorcia di  $\Delta L$  allora in quel punto la caduta di potenziale rimane sempre  $V_{GS} - V_T$ . Allora i due triangoli hanno sempre la stessa caduta di potenziale. Possiamo quindi ridisegnare la caratteristica con i quattro casi di tensione applicata al Drain.




Quindi il transistore MOSFET funziona in due regioni separate dalla tensione  $V_{DS}$  con valore  $V_{GS} - V_T$ . Se  $V_{DS} < V_{GS} - V_T$  sono in una regione chiamata di **triodo** e se  $V_{DS} > V_{GS} - V_T$  siamo in zona di **saturazione**. In questo caso attenzione al termine zona di saturazione, infatti zona di saturazione assume due significati diversi per transistori bipolaris e transistori MOSFET. Nel caso di MOSFET la saturazione vuol dire essere nelle condizioni di canale strozzato (pinch off) e quindi la corrente può essere considerata costante e quindi satura. Nel BJT invece la saturazione è quando le due giunzioni sono polarizzate in diretta.



In zona triodo la corrente da cosa è determinata? Sicuramente dalla mobilità degli elettroni  $\mu_n$ , dalla capacità dell'ossido  $C_{ox}$  che è il rapporto tra la costante dielettrica dell'ossido e lo spessore dell'ossido (dovevamo aspettarci questa dipendenza in quanto la forma del canale dipende dalla tensione applicata ai capi del condensatore MOS), è proporzionale alla larghezza del canale  $W$  (anche perché più è largo il canale minore è la sua resistenza), inversamente proporzionale alla lunghezza  $L$  del canale (più è lungo il canale maggiore è la resistenza meno corrente passerà). Da notare che la corrente dipende da fattori geometrici  $W$  e  $L$  che il progettista può modificare quando progetta un MOSFET. Poi c'è una dipendenza lineare da  $V_{DS}$  e una dipendenza lineare da  $V_{GS}-V_T$ . Poi c'è anche una dipendenza da  $V_{DS}^2$  che inizia ad essere considerevole quando il canale è più rastremato, ossia quando  $V_{DS}$  cresce.

Quando entro in zona di saturazione l'andamento di corrente si raccorda perfettamente a quella della zona triodo imponendo che la  $V_{DS}=V_{GS}-V_T$ . Quindi ho ottenuto una regione di funzionamento in cui la corrente è indipendente dalla  $V_{DS}$ , quindi il MOSFET in questa zona è assimilabile ad un generatore di corrente il cui valore dipende da  $V_{GS}-V_T$  quindi, come avevamo anticipato, è un generatore di corrente controllato in tensione. La dipendenza da  $V_{GS}-V_T$  è di tipo quadratico.

Ora vediamo quali sono le caratteristiche reali, come mostrato di seguito, in cui abbiamo l'andamento della corrente in funzione di  $V_{DS}$  per vari valori di  $V_{GS}$ . Per  $V_{GS}<V_T$  non ho corrente in quanto non ho il canale e la corrente è identicamente nulla. Anche quando  $V_{DS}=0$  non ho corrente. Quando aumento la  $V_{DS}$  passo dalla zona triodo (all'interno della linea tratteggiata) a quella della zona di saturazione.




Equazione di una parabola nel piano  $I_D$ - $V_{DS}$

L'intercetta tra la linea tratteggiata e una data  $V_{GS}$  mi dà la  $V_{DS}$  tale che  $V_{DS}=V_{GS}-V_T$ . Che espressione ha la superficie di separazione? È molto facile calcolarla. Dal sistema di sopra, se vado a sostituire ottengo  $I_D=kW/LV_{DS}^2$  ma questa non è altro che una parabola, quindi la linea tratteggiata che mi separa la zona triodo dalla zona di separazione è una parabola data dalla formula di sopra tratteggiata in blu.


### Transistore MOSFET – Effetto della modulazione di canale

Ora cerchiamo di vedere però cosa accade alla corrente in zona di saturazione nei casi reali. Nei casi reali in zona di saturazione la corrente aumenta leggermente e non è proprio costante. Vediamo perché.



Questo fenomeno è chiamato **effetto della modulazione di canale** e dipende da quando vale  $\Delta L$ . Se  $\Delta L \ll L$  allora in effetti la corrente rimane costante, se invece  $\Delta L$  non è trascurabile rispetto a  $L$  e quindi è una buona parte del canale allora la corrente aumenta. Ma perché in questo caso la corrente aumenta? Perché questo triangolo non ha più dimensioni paragonabili al triangolo con il vertice che arriva al Drain ma è molto più corto e quindi essendo più corto la resistenza diminuisce. Ora avendo una differenza di potenziale che rimane sempre  $V_{GS}-V_T$  ad un canale con una resistenza minore allora capiamo bene che la corrente aumenta. Questo fenomeno in genere è sempre

presente nei MOSFET a canale corto mentre in quelli a canale lungo capiamo bene che il  $\Delta L$  influirà meno sulla lunghezza totale  $L$  del canale.



$$\text{ZONA SATURAZIONE} \quad I_D = k \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

Questo effetto è chiamato anche **Effetto Early per trasformatori MOSFET** (anche se non ha niente a che vedere con l'effetto Early) in quanto le caratteristiche si incontrano tutte in un punto  $-V_A$ . Si chiama effetto Early per similitudini grafiche. Per tenere presente di questa cosa alla zona di saturazione si aggiunge un fattore  $(1 + \lambda V_{DS})$  con  $\lambda$  che dipende da come è fatto il MOSFET.

Noi non terremo conto dell'effetto della modulazione di canale e quindi per i nostri scopi avremo che  $\lambda=0$ .


## Lezione 01/04/2020

### Transistore MOSFET – Transcaratteristica

Possiamo anche rappresentare il MOSFET tramite una transcaratteristica e quindi sul piano  $I_D$   $V_{GS}$  e quindi rappresentiamo la corrente in uscita dal Drain in funzione della tensione  $V_{GS}$  tra Gate e Source. Si chiama transcaratteristica perché viene rappresentato un valore di uscita in funzione di uno di ingresso.

#### ZONA SATURAZIONE


$$I_D = k \frac{W}{L} (V_{GS} - V_T)^2$$



Questa viene utilizzata quando il MOSFET entra in zona di saturazione, in questo caso infatti sappiamo che, se si trascura l'effetto della modulazione di canale, la  $I_D$  ha una dipendenza quadratica dalla  $V_{GS}$ . Questa transcaratteristica è una parabola ed è unica, a patto di essere in zona di saturazione.

### Transistore MOSFET a svuotamento – Transcaratteristica

Questi MOSFET che abbiamo visto finora non hanno il canale quando vengono costruiti, abbiamo visto che in questi MOSFET il canale si crea quando viene applicato un certo potenziale al Gate. Questa tipologia di MOSFET viene chiamata anche **MOSFET ad arricchimento**. Esiste un'altra categoria di MOSFET in cui il canale viene realizzato dal costruttore, quindi anche per  $V_{GS}=0$  è già presente un canale conduttivo che unisce Source e Drain. Questi MOSFET vengono chiamati MOSFET a svuotamento perché in questo caso il canale è già presente e se voglio andare ad interdire il MOSFET e quindi impedire che questo conduca, devo applicare una  $V_{GS}$  negativa, quindi in questo caso la transcaratteristica parte sempre da  $V_T$  ma  $V_T$  è negativa.



Noi non tratteremo i MOSFET a svuotamento ma tratteremo solo i MOSFET ad arricchimento.


### Transistore MOSFET a canale P

Per i transistori MOS esistono versioni complementari a canale P, nelle quali il substrato è di tipo N e le diffusioni di source e di drain sono di tipo P+. In tali transistori il trasporto tra source e drain è ottenuto tramite una corrente di lacune, che vengono indotte alla superficie tramite l'applicazione di una tensione negativa tra gate e body. Pertanto, le caratteristiche di un transistore a canale P sono equivalenti a quelle di un transistore a canale N, purché si scambino i segni di correnti e tensioni.

I MOS a canale P hanno prestazioni inferiori, a parità di altre caratteristiche, rispetto ai corrispondenti transistori a canale N, in conseguenza della ridotta mobilità delle lacune rispetto a quella degli elettroni. Si può compensare peraltro tale ridotta mobilità con un aumento della larghezza di canale W, cosa che si fa molto frequentemente, dato che la disponibilità di transistori MOS complementari è alla base della tecnologia CMOS, che rappresenta, come vedremo più avanti, uno dei motori trainanti dell'attuale industria microelettronica.

In questo caso dobbiamo usare la mobilità delle lacune che è circa 1/3 di quella degli elettroni, allora a parità di tutti gli altri valori otterremo una corrente inferiore. Ma la corrente dipende anche dalla lunghezza e larghezza di canale. Il progettista può variare queste dimensioni allora per avere la stessa corrente aumenta  $W$ . In definitiva il MOSFET a canale P è più grosso, a parità di prestazioni, di un MOSFET a canale N. Fino a qualche anno fa una differenza tra PMOS e NMOS era anche la tensione di soglia, questa diversità negli anni si è andata a ridurre e attualmente i PMOS hanno una tensione uguale ed opposta agli NMOS. Quindi la tecnologia ha fatto in modo che abbiamo due tipi di transistori MOS uguali e complementari. Questo è alla base della tecnologia CMOS che costituisce tutta la parte trainante della microelettronica, sia analogico che digitale.


### Transistore MOSFET – Simboli circuituali



Il verso della freccia indica il verso di scorrimento della corrente. I simboli in alto sono quelli utilizzati in campo analogico, quelli in basso in campo digitale. Perché si toglie la freccia? Perché in caso di circuiti integrati il MOSFET è completamente simmetrico.

### Polarizzazione transistor BJT

I transistori hanno varie zone di funzionamento. La zona di funzionamento viene determinata attraverso la polarizzazione, se vogliamo usare il BJT come amplificatore allora dobbiamo utilizzarlo in zona attiva diretta, cioè la giunzione base emettitore polarizzata in diretta e la giunzione base collettore polarizzata in inversa. Per determinare il punto di lavoro cosa devo fare? Devo applicare dei generatori costanti. Il circuito più semplice che mi può venire in mente di utilizzare è quello mostrato in figura.



### Equazioni circuituali

$$\begin{cases} V_{BB} = R_B I_B + V_{BE} \\ V_{CC} = R_C I_C + V_{CE} \end{cases}$$

### Caratteristiche BJT

$$\begin{cases} I_B = f(V_{BE}, V_{CE}) \\ I_C = g(V_{CE}, I_B) \end{cases}$$

Abbiamo due porte in ingresso e due porte in uscita (noi in genere utilizziamo i BJT NPN nella configurazione a emettitore comune) se voglio farlo funzionare in zona attiva diretta avrò una  $V_{BE}$  positiva e devo avere una tensione di collettore maggiore della tensione di base in quanto la giunzione base collettore deve essere polarizzato in inversa, quindi devo avere  $V_{CE}$  positiva. Per fare questo posso utilizzare due generatori positivi, uno  $V_{BB}$  collegato tramite una resistenza alla base e l'altro  $V_{CC}$  tramite una resistenza al collettore. Questo è il modo più semplice per polarizzare il BJT. A questo punto se voglio trovare  $V_{BB}$ ,  $R_B$ ,  $V_{CC}$  e  $R_C$  devo fare l'analisi di questo circuito. Posso scrivere quindi le equazioni circitali (sappiamo che sono presenti due maglie e quindi scriviamo le equazioni per la maglia di ingresso e la maglia in uscita). I termini in rosso sono le nostre incognite, abbiamo quindi 2 equazioni e 4 incognite e quindi è impossibile risolvere il circuito.


Se ho 4 incognite mi servono 4 equazioni, le 2 equazioni che mancano sono fornite dalle caratteristiche del transistore bipolare. Da un punto di vista prettamente analitico, utilizzando queste 4 equazioni, siamo in grado di risolvere il circuito.

#### Polarizzazione transistore BJT – Metodo matematico

Il primo metodo che mi può venire in mente per risolvere il circuito è il metodo matematico infatti, conosco un'espressione analitica della caratteristica del BJT che sono le equazioni di Ebers-Moll. Ovviamente questo è possibile ma solo in modo numerico, abbiamo quindi bisogno di un software per il calcolo in quanto siamo in presenza di equazioni trascendenti che non mi permettono di fornire una soluzione in forma chiusa.

#### Polarizzazione transistore BJT – Metodo grafico


Un'altra possibilità è utilizzare un metodo grafico. Per risolvere il circuito con il metodo grafico devo disporre delle caratteristiche del dispositivo in forma grafica, con tutti gli inconvenienti che abbiamo visto anche per i diodi. Il metodo grafico può essere applicato in modo semplice se facciamo un'ipotesi di lavoro. Abbiamo visto che le caratteristiche di ingresso del transistore bipolare dipendono dal valore di  $V_{CE}$  perché abbiamo detto che è l'effetto Early, se così fosse non riuscirei ad applicare il metodo grafico (più tardi vediamo il motivo di questa cosa), tuttavia l'effetto Early non ha un grosso effetto sulle caratteristiche di ingresso, infatti può essere considerato trascurabile (soprattutto se applico un metodo grafico in quanto l'errore che mi può portare è trascurabile rispetto ad altri errori che posso avere con questo metodo). Quindi l'ipotesi di lavoro per utilizzare il metodo grafico è che le caratteristiche di ingresso corrispondenti a diversi valori di  $V_{CE}$  non differiscono significativamente tra loro e quindi se ne utilizza solo una.



Ipotesi: le caratteristiche di ingresso corrispondenti a diversi valori di  $V_{CE}$  non differiscono significativamente tra loro.

Si va quindi a risolvere prima la maglia di ingresso dove abbiamo la caratteristica di ingresso con una sola curva analoga a quella di una giunzione PN con una caratteristica quasi verticale e l'altra equazione è l'altra retta di carico. Una volta che abbiamo queste due funzioni, al punto di intersezione tra la caratteristica di ingresso e la retta di carico ho i valori  $I_{BQ}$  e  $V_{BEQ}$  che sarebbe il punto di lavoro per quanto riguarda la maglia di ingresso. Questi valori dipendono naturalmente dai valori  $V_{BB}$  ed  $R_B$ . Andando a variare questi valori mi cambierà la retta di carico, di conseguenza questi mi determinano anche il punto di lavoro. Se io avessi avuto un fascio di caratteristiche il problema non avrebbe avuto soluzione in quanto avremmo avuto più di un'intersezione. Aver risolto questa parte mi ha consentito di determinare 2 incognite su 4.



Ora possiamo passare a risolvere la maglia di uscita. Possiamo utilizzare le caratteristiche di uscita (con una famiglia di curve) e una retta di carico. Della famiglia di curve vado a selezionare quella con  $I_B = I_{BQ}$  che abbiamo trovato nella soluzione della maglia di ingresso.



L'intercetta tra la caratteristica selezionata (con  $I_B = I_{BQ}$ ) e la retta di carico mi danno il punto di riposo o punto lavoro nella maglia di uscita  $I_{CQ}$  e  $V_{CEQ}$ . Anche in questo caso i valori dipendono dai valori del generatore  $V_{CC}$  e della resistenza  $R_C$ . Il metodo grafico è interessante perché fa vedere visivamente come funziona.

## Polarizzazione transistor BJT – Metodo grafico semplificato

C'è anche un metodo grafico semplificato che consiste nella constatazione che effettivamente, per quanto riguarda la caratteristica di ingresso, se la mia giunzione base emettitore è polarizzata direttamente la giunzione è come quella di un diodo allora la tensione ai suoi capi varierà ma varierà di poco intorno ad un valore a  $V_\gamma$  allora possiamo, oltre a fare l'ipotesi di utilizzare una sola caratteristica per la maglia di ingresso, fare anche l'ipotesi che questa caratteristica sia di fatto verticale con un  $V_{BE}$  costante pari in modulo a 0.7 V (in modulo perché i PNP ricordiamo che hanno  $V_\gamma=0.7$  V). Delle 4 incognite quindi me ne rimangono solo 3 da determinare in quanto possiamo ipotizzare che  $V_{BEQ}=V_\gamma=0.7$  V. A questo punto in realtà non ho neanche più la necessità di usare la caratteristica di ingresso perché posso trovare direttamente la  $I_{BQ}$ , cioè la  $I_B$  nel punto di lavoro, sostituendo  $V_{BEQ}$  nell'equazione alla maglia di ingresso.




In zona attiva diretta la  $V_{BE}$  non si discosta da  $V_\gamma$  più di 0.1-0.15 V

$$V_{BB} = R_B I_B + V_{BE} \rightarrow I_B = \frac{V_{BB} - V_{BE}}{R_B}$$


$$V_{BEQ} \approx V_\gamma = 0.7 \text{ V} \quad \rightarrow \quad I_{BQ} = \frac{V_{BB} - V_{BEQ}}{R_B} = \frac{V_{BB} - V_\gamma}{R_B} = \frac{V_{BB} - 0.7}{R_B}$$

A questo punto in uscita faccio la stessa procedura di prima andando a selezionare la caratteristica in base ai valori trovati e andando a trovare l'intercetta con la retta di carico.



$$V_{BEQ} \approx V_\gamma = 0.7 \text{ V}$$


$$I_{BQ} = \frac{V_{BB} - 0.7}{R_B}$$



Non uso le caratteristiche di ingresso ma solo quelle di uscita

## Polarizzazione transistore BJT – Circuiti equivalenti per ampi segnali semplificati


Come nel diodo vorremmo usare dei metodi semplificati per trovare la soluzione del dispositivo. Abbiamo visto però che in base alla zona di funzionamento in cui si trova il mio transistore bipolare le mie equazioni di Ebers-Moll possono essere semplificate. Se ad esempio siamo in zona attiva diretta nella configurazione ad emettitore comune avevamo trovato che  $I_C = \beta_F I_B$ . Quindi prendiamo le equazioni semplificate ipotizzando di essere in una data zona di funzionamento. Naturalmente anche in questo caso a posteriori dobbiamo vedere se le ipotesi sono verificate. Andiamo quindi a vedere quali sono i circuiti equivalenti che possiamo utilizzare al posto del transistore bipolare. Questi circuiti differiscono a seconda se i transistori sono NPN o PNP. Partiamo quindi con i primi.



Nell'NPN abbiamo il nostro dispositivo con i versi delle correnti  $I_B$ ,  $I_C$  e  $I_E$  tutti entranti. Faccio prima l'ipotesi di funzionamento. Facciamo ad esempio l'ipotesi che siamo in zona attiva diretta, in questo caso possiamo sostituire il nostro componente con il componente mostrato a sinistra nella figura. Tra il terminale di base e quello di emettitore andrà ad inserire un generatore di tensione costante uguale a  $I_B$ . Questa ipotesi l'avevamo già fatta in precedenza nel metodo grafico semplificato. Tra il collettore e l'emettitore vado ad inserire un generatore di corrente controllato in corrente il cui valore è proprio  $\beta_F I_B$  dove  $I_B$  è la corrente entrante nel terminale di base. Quindi il nostro componente non lineare è stato sostituito da due componenti lineari. Questo circuito semplificato è derivato dal modello di Ebers-Moll.

In zona di saturazione cambio il circuito equivalente, la giunzione base emettitore è ancora polarizzata in diretta allora anche in questo caso tra base ed emettitore avremo il nostro generatore di tensione  $V_\gamma$ . Quando siamo in saturazione, ricordiamo che stiamo lavorando vicino all'origine delle caratteristiche cioè  $V_{CE} < V_{CESat}$ , le caratteristiche collassano e siamo molto vicini a delle caratteristiche verticali, allora l'ipotesi semplificativa è che tra il collettore e l'emettitore ci sia un generatore  $V_{CE}$  di tensione  $V_{CESat}$ . Dove il  $V_{CESat} = 0.1 \div 0.2 V$ . Quindi con l'ipotesi che il mio transistore bipolare sia in saturazione possiamo sostituirla dal circuito mostrato a destra in figura.

Per quanto riguarda il transistore PNP i circuiti equivalenti sono analoghi, dobbiamo stare attenti ai versi e quindi i circuiti corrispondenti con i versi invertiti.



Una volta risolto il circuito dobbiamo andare a fare la verifica delle ipotesi. Quindi di seguito riportiamo le ipotesi da verificare.


IPOTESI	VERIFICA NPN	VERIFICA PNP
ZONA ATTIVA DIRETTA	$v_{CE} \geq 0.3 V$	$v_{EC} \geq 0.3 V$
SATURAZIONE	$i_C < \beta_F i_B$	$i_C < \beta_F i_B$

Quindi in zona attiva diretta le tensioni da verificare devono essere cambiate di segno (ricordiamoci che lavoriamo in quadranti diversi).


## Lezione 02/04/2020

### Transistore BJT – Posizionamento punto di riposo

La volta scorsa abbiamo visto i modelli equivalenti a grandi segnali per il transistore bipolare. Questi modelli servono ad individuare il punto di lavoro di questi circuiti. Adesso andiamo a vedere qual è l'importanza di andare a determinare, tramite un circuito, questo punto di lavoro. In figura vediamo un circuito molto semplice di transistore bipolare in configurazione a emettitore comune in cui abbiamo attaccato al collettore una resistenza  $R_C$  e una tensione  $V_{CC}$  ed alla base abbiamo attaccato una resistenza  $R_B$  con due generatori, un generatore di tensione continua  $V_{BB}$  e un generatore di segnale  $v_i$  in funzione del tempo. Quando  $v_i=0$  si viene a determinare qual è il punto di riposo con la procedura vista la volta scorsa. Quindi prima si ricavano le caratteristiche di ingresso (facendo alcune ipotesi) e con queste si ricavano le caratteristiche di uscita.




$$v_i = 0$$




Microelectronic Circuits - Fifth Edition Sedra/Smith

Cosa succede se a questo circuito aggiungo il segnale  $v_i$ . In questo caso la tensione applicata alla resistenza  $R_B$  non sarà più  $V_{BB}$  ma sarà  $V_{BB}+v_i$ . Supponendo che questo segnale sia di forma triangolare come vediamo in basso a destra la tensione  $V_{BE}$  allora sarà, all'intersezione con l'asse delle ascisse  $V_{BB}+v_i$ . Allora avremo che la nostra retta di carico istantaneamente si muove in un fascio di rette parallele che si muovono sulla caratteristica (quelle tratteggiate e oblique nella figura). In questo caso il punto di lavoro (e non più punto di riposo) si va a spostare sulla caratteristica e sarà data dall'intersezione tra la retta di carico dinamica e la caratteristica.




Microelectronic Circuits - Fifth Edition Sedra/Smith




Come vedremo se abbiamo un  $v_i$  piccolo, se siamo cioè in condizione di piccolo segnale, la nostra caratteristica che è una curva esponenziale  $I_B$  in funzione di  $V_{BE}$  può essere approssimata con un tratto rettilineo, di fatto se lo consideriamo lineare accade che le variazioni della  $I_B$  corrispondente e della  $V_{BE}$  corrispondente avranno la stessa andamento della tensione  $v_i$ , ossia se  $v_i$  è triangolare otterremo degli andamenti triangolari della  $I_B$  e della  $V_{BE}$ . Questa cosa la possiamo vedere


chiaramente anche sul disegno di sopra. Se ora vado sulla caratteristica di uscita non dovrò più considerare una sola caratteristica ma tutte le caratteristiche che variano tra i valori  $I_{B1}$  e  $I_{B2}$  (La retta di carico resta costante ma le caratteristiche variano). Il punto di lavoro del nostro transistore si sposterà quindi sull'intersezione con la retta di carico tra i valori  $I_{B1}$  e  $I_{B2}$ . Otterrò che anche la  $i_C$  presenterà una variazione tra due valori massimo e minimo e lo stesso per la  $V_{CE}$ , così come indicato in figura.




Quindi ricapitolando, possiamo vedere nella figura seguente dove abbiamo messo insieme le caratteristiche di ingresso ed uscita, quando io applico un segnale al BJT in ingresso allora il transistore partirà dal punto di riposo e si sposterà nel tempo in funzione del segnale  $v_i$  applicato, sovrapposto alla tensione costante.



Se voglio utilizzare il BJT come un amplificatore, il transistore fornirà un'amplificazione di corrente in uscita che è 200 300 volte di quella in uscita e quindi anche del segnale  $v_i$ . Il posizionamento iniziale del punto Q assume un'importanza notevole perché se vogliamo che il BJT funzioni come amplificatore di corrente e quindi vogliamo che la corrente  $I_C = \beta F_{IB}$  dobbiamo fare in modo che il transistore rimanga all'interno della zona attiva diretta durante tutti gli intervalli di tempo. Quindi durante la variazione il punto di lavoro deve rimanere sempre all'interno della zona attiva diretta, ad esempio il punto di lavoro non si può spostare troppo a destra ed arrivare al valore  $V_{CC}$  perché se così fosse significa che non ho caduta sulla resistenza  $R_C$ , questo vuol dire che la corrente  $I_C$  è diventata nulla e quindi che il transistore si è interdetto. Stessa cosa sul limite a sinistra, se il punto di lavoro lungo la retta di carico sale troppo a sinistra allora arriverà ad un punto in cui il BJT è in saturazione e non avrà più il legame del tipo  $I_C = \beta F_{IB}$ , in questo caso il transistore può essere assimilato ad un generatore di corrente costante  $V_{CESat}$ . Quindi dobbiamo stare attenti che il punto di lavoro sia sempre in zona attiva diretta.



Microelectronic Circuits - Fifth Edition Sedra/Smith




Necessità di fissare una corrente continua costante di collettore o di emettitore che sia calcolabile, predicibile e poco sensibile alle variazioni delle condizioni ambientali (ad esempio la temperatura) e alle variazioni dei parametri del transistore (ad esempio il valore di  $\beta_F$ ).

Quindi se guardiamo l'immagine di sopra dobbiamo fare in modo di scegliere il punto di riposo non agli estremi come ad esempio i punti  $Q_A$  e  $Q_B$ . Questi due punti di riposo sono infatti vicino ai limiti detti sopra, per cui è facile che si possa andare in saturazione oppure assumere il valore  $V_{CC}$ .



#### Transistore BJT – polarizzazione dei circuiti discreti

Noi non affronteremo la polarizzazione dei circuiti integrati ma solo di quelli discreti. Il circuito discreto più semplice è quello mostrato nella figura seguente a sinistra. È costituito da un generatore di tensione  $V_{BB}$  che tramite una resistenza  $R'_B$  è collegato alla base ed un generatore  $V_{CC}$  tramite una resistenza  $R_C$  è collegato al collettore. Il transistore lavora in zona attiva diretta.

Due generatori  
di polarizzazione




Un generatore  
di polarizzazione



Questo circuito ha vari inconvenienti. Il primo è quello di utilizzare due generatori di tensione separati, questo problema è di semplice soluzione infatti si può utilizzare  $V_{CC}$  che alimenta già il collettore per alimentare anche la base. In questo caso dobbiamo sostituire la resistenza  $R'_B$  con  $R_B$  in modo da ottenere una corrente  $I_B$  in base. Questo circuito è mostrato nella figura di sopra al centro. Lo stesso circuito può essere disegnato con un'altra notazione che è quello mostrato a destra. Otteniamo quindi, in definitiva, il circuito polarizzato che è mostrato di seguito.

Polarizzazione fissando  $I_B$




$$I_{BQ} \cong \frac{V_{CC} - V_\gamma}{R_B} \quad I_{CQ} = \beta_F I_{BQ}$$

Questo circuito polarizzato in questo modo è quello più semplice ma non è quello che viene consigliato. Questo perché abbiamo fissato la  $I_B$ . Se noi andiamo a ipotizzare che il BJT funzioni in zona attiva diretta e quindi che  $V_{BE}$  è circa uguale a  $V_\gamma$  allora se andiamo a scrivere l'equazione della maglia di ingresso otteniamo direttamente il valore della corrente di base. Nel modello grafico semplificato avevamo ipotizzato  $V_{BQ} = V_\gamma$  che vuol dire che la  $I_{BQ}$  è fissata. Se la  $I_{BQ}$  è costante allora vuol dire che la corrente di collettore  $I_{CQ}$  dipende da  $\beta_F$  allora questa cosa non ci va bene perché abbiamo già detto che la  $I_{CQ}$  deve essere il più indipendente possibile dal transistore bipolare (ma in questo caso ci dipende direttamente). Questo perché se dipende dal transistore bipolare e lo sostituisco con un altro avrò due correnti di collettore differenti e questo non mi sta bene.

Possiamo utilizzare anche un altro circuito che è quello nella figura seguente, anche questo però presenta dei problemi.

Polarizzazione fissando  $V_{BE}$




$$I_B \ll I_1, I_2 \rightarrow I_1 = I_2 \quad (\text{partitore pesante})$$

$$V_{BEO} \cong V_{CC} \frac{R_2}{R_1 + R_2} \quad I_{CQ} \propto \exp\left(\frac{V_{BEO}}{V_T}\right)$$

Questo circuito è analogo al precedente ma presenta una resistenza in più che collega la base al terminale di riferimento. Questo circuito è utile ma anche questo presenta un inconveniente per cui non è tra quelli utilizzati. Questo circuito tende a fissare il valore di  $V_{BE}$ . Vediamo perché. Notiamo subito che in questo circuito  $I_1 = I_B + I_2$ . Questo circuito si dimensiona con  $I_B$  molto più piccola di  $I_1$  e  $I_2$ . Quindi dobbiamo dimensionare  $R_1$  e  $R_2$  in modo tale che risulti  $I_B$  molto più piccola di  $I_1$  e  $I_2$ . Ma se  $I_B$  è trascurabile allora abbiamo che  $I_1 \approx I_2$ . Questa configurazione si chiama **partitore pesante**. Per fare questa ipotesi la corrente di base deve essere almeno 20 volte più piccola di  $I_1$  e  $I_2$ . Se è vera questa ipotesi allora  $V_{BEO}$  dipende solo dai circuiti esterni ( $V_{CC}$ ,  $R_1$  e  $R_2$ ). Il problema in questo caso è che sappiamo dalle equazioni di Ebers-Moll che la corrente di collettore è proporzionale all'esponenziale di  $V_{BEO}/V_T$ , allora succede che una piccola variazione di  $V_{BEO}$  dovuta al normale funzionamento mi dà una dipendenza di tipo esponenziale che mi si ripercuote sulla  $I_{CQ}$ .

Per questo motivo la soluzione che viene proposta è quella mostrata a sinistra della figura che segue, ovvero inserire tra l'emettitore ed il terminale di riferimento una resistenza di emettitore  $R_E$ . Questa configurazione è detta a 4 resistori.

Configurazione classica con singolo generatore




$$V_{Th\text{ev}} = V_{BB} = V_{CC} \frac{R_2}{R_1 + R_2}$$

$$R_{Th\text{ev}} = R_B = R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2}$$

È proprio l'utilizzo di questa resistenza  $R_E$  che mi andrà a stabilizzare il punto di riposo ovvero mantenere costante il punto di riposo del nostro transistore al variare delle condizioni ambientali e delle caratteristiche del nostro transistore. Andiamo quindi ad analizzare in dettaglio questa configurazione.


Quindi ora dobbiamo partire dal circuito in alto a sinistra ma cerchiamo di semplificarlo. Per fare questo cerchiamo di trovare l'equivalente di Thevenin della parte a sinistra connessa alla base del BJT. Per trovare l'equivalente di Thevenin dobbiamo trovare la tensione a vuoto  $V_{\text{Thev}}$ , quindi stacco il circuito a valle della base e quindi vado a trovare la resistenza di Thevenin  $R_{\text{Thev}}$  che ottengo disattivando i generatori indipendenti ( $V_{CC}$  viene quindi messo a zero) e quindi  $R_1$  e  $R_2$  risultano in parallelo. Il circuito l'abbiamo ricondotto a quello visto all'inizio con la sola differenza della resistenza  $R_E$  tra l'emettitore ed il terminale di riferimento.

A questo punto dobbiamo andare ad analizzare il circuito così configurato. Posso fare l'ipotesi di stare in zona attiva diretta (poi dobbiamo ricordarci di verificare l'ipotesi) andando a sostituire il transistore con il circuito equivalente per grandi segnali. In definitiva abbiamo il circuito equivalente che segue.



Quindi tra la base e l'emettitore inserisco il generatore di tensione  $V_\gamma$  e tra l'emettitore ed il collettore inserisco il generatore di corrente controllato in corrente di valore  $\beta_F i_B$  dove devo fare attenzione ai versi delle varie correnti. Ho tolto il BJT e al suo posto ho inserito il modello equivalente selezionato dopo aver fatto l'ipotesi che siamo in zona attiva diretta e mantenendo tutti gli altri elementi circuituali. Il circuito quindi appare con due maglie, la maglia di ingresso e di uscita. Da notare che la resistenza  $R_E$  è in comune tra la maglia di ingresso ed uscita. Cerchiamo di risolvere il circuito trovando i 4 parametri che identificano il punto di riposo. Scegliendo questo modello le incognite da 4 diventano 3 infatti abbiamo fissato la  $V_{BEQ}$  al valore  $V_\gamma=0.7V$ .


Vediamo quanto valgono le altre incognite. Abbiamo 2 maglie e quindi andiamo a scrivere le equazioni alla maglia. Nella maglia di uscita la  $V_{CE}$  è la caduta di tensione ai capi del generatore di corrente controllato in corrente. Dopo aver scritto le equazioni alla maglia dobbiamo aggiungere l'equazione al nodo di emettitore, cioè  $i_E = i_B + i_C$ . Sappiamo, siccome abbiamo usato questo modello, che la  $i_C$  dipende dalla  $i_B$ .



$$V_{BB} = R_B I_B + V_\gamma + R_E (\beta_F + 1) I_B \rightarrow I_{BQ} = \frac{V_{BB} - V_\gamma}{R_B + R_E (\beta_F + 1)} \quad I_{CQ} = \beta_F I_{BQ}$$

$$V_{CC} = R_C I_C + V_{CE} + R_E (\beta_F + 1) I_B \rightarrow V_{CEQ} = V_{CC} - R_C I_{CQ} - R_E (\beta_F + 1) I_{BQ}$$

Quindi con queste tre equazioni siamo in grado di risolvere il circuito. Quindi sostituiamo la  $I_E$  trovata nella terza equazione alle prime due. Trovato  $I_{BQ}$  naturalmente troviamo facilmente anche  $I_{CQ}$ . Per trovare la  $V_{CEQ}$  posso utilizzare l'equazione alla maglia di uscita. Abbiamo quindi determinato il punto di riposo del transistore bipolare. Però vedendo queste espressioni non sembra che abbiano ottenuto dei grandi vantaggi ad utilizzare questo circuito. Infatti, il circuito a quattro resistenze fornisce dei vantaggi solo se i componenti vengono forniti in modo opportuno. Per avere dei vantaggi andiamo a vedere come questi componenti devono essere scelti in modo opportuno, per vedere qual è il valore delle resistenze che mi fanno funzionare bene il circuito andiamo a valutare la corrente di emettitore. Abbiamo già ottenuto la  $I_{BQ}$ . Ora determiniamo qual è la corrente di emettitore. Notiamo che questa effettivamente dipende dalle caratteristiche del transistore in quanto dipende da  $V_\gamma$  e ci dipende da  $\beta_F$ . Vediamo se ci sono delle condizioni che mi permettono di avere una  $I_{EQ}$  che mi permette di non dipendere dal transistore e cioè di stabilizzare il circuito. Questo è possibile se posso trascurare  $V_\gamma$  e se  $R_E \gg R_B / (\beta_F + 1)$ .



$$\text{Se } \begin{cases} V_{BB} \gg V_\gamma \\ R_E \gg \frac{R_B}{(\beta_F + 1)} \end{cases} \Rightarrow I_{EQ} \approx \frac{V_{BB}}{R_E}$$

La corrente di emettitore e, quindi, quella di collettore è determinata dai componenti esterni collegati al transistore

Partiamo dalla prima delle due condizioni,  $V_{BB} \gg V_\gamma$  ( $V_{BE}$ ) significa che  $V_{BB}$  mi va a mascherare la  $V_\gamma$ . Questa condizione non è molto difficile da soddisfare perché  $V_\gamma$  è solo 0.7 V. Naturalmente  $V_{BB}$  non può essere troppo grande altrimenti vado a polarizzare in inversa la giunzione base collettore. Una


buona regola per questo è quella di scegliere  $V_{BB}$  circa uguale ad un terzo di  $V_{CC}$ . Anche la seconda condizione è abbastanza facile da implementare. Ricordiamo che  $R_B$  è il parallelo di  $R_1$  e  $R_2$ ,  $\beta_F$  vale circa 300. Qualcuno potrebbe pensare di scegliere  $R_1$  e  $R_2$  ma qui c'è un vincolo dovuto alla dissipazione di potenze, nel senso più piccolo è il valore della resistenza più è grande la corrente che ci scorre attraverso e quindi si avrà una dissipazione troppo elevata e questo comporta dissipare potenza. Si cerca in questo caso di fare in modo che la corrente che scorre in  $R_1$  e  $R_2$  sia dell'ordine della corrente di emettitore  $I_E$  o di un decimo di essa. In particolare, questa condizione è quella che permette alla  $I_E$  di diventare indipendente da  $\beta_F$ .

$$V_{BB} \gg V_\gamma$$

Questa condizione assicura che piccole variazioni della  $V_{BE}$  siano mascherate dalla  $V_{BB}$  che è molto più grande

$$R_E \gg \frac{R_B}{(\beta_F + 1)}$$

Questa condizione rende insensibile  $I_E$  dalle variazioni di  $\beta$ .



Dimostreremo che questa condizione è uguale a quella di partitore pesante. L'ipotesi di partitore pesante è inclusa in questa trattazione. Vediamo il motivo. Se è valida quella relazione posso scrivere la seguente.

$$R_B \ll R_E (\beta_F + 1)$$



Se riscriviamo l'equazione della maglia di ingresso

$$V_{BB} = R_B I_B + V_\gamma + R_E (\beta_F + 1) I_B$$

allora vuol dire che posso trascurare la caduta di tensione sulla resistenza  $R_B$  rispetto alla resistenza  $R_E$ . Questa condizione equivale a quella di partitore pesante. Questo vuol dire che

$$V_B \approx V_{BB} = V_{CC} \frac{R_2}{R_1 + R_2}$$

Ora vogliamo capire perché questo circuito funziona meglio di quello di prima. Gli inconvenienti sono stati risolti perché è stata introdotta la resistenza  $R_E$ . Ridisegniamo il circuito iniziale e quello equivalente. Vediamo qual è la funzione di  $R_E$ . Dato il nostro circuito, supponiamo che per qualche motivo la corrente di emettitore provi ad aumentare. Se  $I_E$  la  $V_E$  aumenta. La tensione di base come abbiamo visto finora è fissata dal partitore e quindi è praticamente costante. Ma se questa è costante e la  $V_E$  aumenta la  $V_{BE}$  diminuisce e allora anche  $I_E$  e  $I_B$  diminuiscono. In pratica se  $I_E$  aumenta il sistema mi porta a diminuire  $I_E$ . Lo stesso accade se  $I_E$  diminuisce. In pratica la  $R_E$  fa in modo che ci sia una retroazione cioè in pratica  $R_E$  mi stabilizza il circuito.



$I_E$  aumenta  $\rightarrow V_E$  aumenta  $\rightarrow V_{BE}$  diminuisce se  $V_B$  è mantenuta costante dal partitore di tensione  $R_1, R_2 \rightarrow I_C$  e  $I_E$  diminuiscono

$R_E$  introduce un effetto di retroazione negativa che stabilizza la corrente di polarizzazione

Praticamente è proprio questo mi ha portato a migliorare di molto il circuito in quanto la  $R_E$  mi stabilizza la corrente. Questa cosa è molto importante in quanto i transistori sono soggetti alla fuga termica cioè se aumenta la temperatura mi fa aumentare la corrente. Se non ci fosse un sistema di retroazione questo processo non sarebbe più controllabile, in questo modo invece la corrente si stabilizza.

## Lezione 06/04/2020

Transistor MOS – Circuiti equivalenti per ampi segnali semplificati

Abbiamo visto che per il BJT conviene utilizzare il circuito di polarizzazione a quattro resistenze. Con il MOSFET abbiamo meno problemi rispetto al BJT anche perché con il MOSFET non abbiamo più il problema della fuga termica. Vediamo prima quali sono le semplificazioni che possiamo fare. Partiamo con il MOSFET a canale N. Questo ricordiamo che è ad arricchimento ed ha  $V_T > 0$  (noi supponiamo maggiore o uguale a 1 V). Noi ci mettiamo nelle condizioni che questo sia in conduzione, questo ricordiamo che implica  $V_{GS} \geq V_T$ . L'altra assunzione che noi assumiamo sempre vera è che l'ossido sia un isolante perfetto e quindi  $I_G = 0$ . Abbiamo visto che nel MOSFET i modelli fisici ci consentono di avere un'espressione della corrente in forma analitica sia nella zona triodo che nella zona di saturazione. Queste sono riportate nella figura di seguito.


$$V_T > 0$$

$$V_{GS} \geq V_T$$

$$I_G = 0$$

TRIODO


Canale N



SATURAZIONE

$$i_G = 0$$


$$i_D$$



$$I_{DS} = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

In campo analogico la zona di funzionamento che ci interessa di più è la zona di saturazione. In questo caso il transistore può essere assimilato ad un generatore di corrente controllato in tensione, soprattutto se possiamo trascurare l'effetto di modulazione del canale. Nell'ipotesi che il MOSFET sia in zona di saturazione e l'effetto di modulazione di canale può essere trascurato il circuito equivalente è quello rappresentato nella figura precedente. Il Gate è un terminale isolato sia dal Drain che dal Source da un'impedenza infinita. Alcuni di noi al compito fanno derivare l'ipotesi  $I_G=0$  dalla zona di saturazione ma questa non è assolutamente vera in quanto  $I_G=0$  perché l'ossido è un isolante perfetto che noi ipotizziamo sempre vera. Drain e Source sono collegati da un generatore di corrente controllato in tensione con il verso della corrente che va dal Drain Verso il Source con l'espressione scritta sopra (che dipende in modo quadratico dalla tensione). Vediamo che in questo caso il circuito equivalente è molto semplice.

Ora passiamo al circuito equivalente di un MOSFET a canale P.




In questo caso  $V_T < 0$  perché nel MOSFET a canale P devo applicare una tensione di Gate negativa per far formare il canale. In questo caso  $V_{GS} \leq V_T$  e come nel caso di MOSFET a canale N  $I_G=0$  in qualunque condizione di lavoro. Anche qui abbiamo l'espressione della corrente in zona triodo ed in zona di saturazione. In questo caso l'espressione rimane la stessa ma attenzione ai versi delle correnti e le tensioni che sono opposte rispetto al canale P. Nella zona di saturazione il canale di Gate è isolato, tra Source e Drain c'è un generatore di corrente controllato in tensione con verso della corrente, in questo caso, che va da Source a Drain. Se riassumiamo un po' abbiamo due possibili dispositivi (NMOS e PMOS) e due possibili zone di funzionamento. Noi al compito dobbiamo fare l'ipotesi e poi andare a verificare le condizioni per vedere se le ipotesi sono verificate. Le verifiche da fare sono riassunte di seguito.

IPOTESI	VERIFICA NMOS	VERIFICA PMOS
SATURAZIONE	$V_{GS} \geq V_T$ $V_{DS} \geq V_{GS} - V_T$	$V_{GS} \leq V_T$ $V_{DS} \leq V_{GS} - V_T$
TRIODO	$V_{GS} \geq V_T$ $V_{DS} < V_{GS} - V_T$	$V_{GS} \leq V_T$ $V_{DS} > V_{GS} - V_T$

Per verificare i versi delle correnti e le tensioni ricordiamoci sempre che il PMOS opera nel terzo quadrante e l'NMOS nel primo quadrante.

### Transistore MOS – Polarizzazione in circuiti discreti


Come sono fatti i circuiti di polarizzazione? Sono analoghi al caso dei bipolari nel senso che anche in questo caso se vogliamo far funzionare in saturazione l'NMOS dobbiamo fornire una  $V_{GS} \geq V_T$  e polarizzare in modo che  $V_{DS} \geq V_{GS} - V_T$ . Cominciamo a vedere il circuito più semplice che ci può venire in mente che è quella a  $V_{GS}$  fissa. Cosa significa? Colleghiamo il Gate tramite una resistenza  $R_1$  al generatore  $V_{CC}$  e tramite  $R_2$  al terminale di riferimento, il Source direttamente al terminale di riferimento ed il Drain tramite una resistenza  $R_D$  alla tensione  $V_{CC}$ . Come abbiamo per il BJT ci riferiamo a polarizzazione per circuiti discreti utilizzando un singolo alimentatore con tensione  $V_{CC}$ . Ricordiamoci che nel MOSFET  $I_G = 0$  allora questo vuol dire  $I_1 R_1$  è sempre uguale a  $I_2 R_2$ . Quindi l'ipotesi fatta per il BJT di partitore pesante non è necessario farla in quanto qui è sempre vero che  $I_G = 0$ . Questa polarizzazione si chiama a  $V_{GS}$  fissa. In questo caso abbiamo quindi l'espressione della  $V_{GS}$  che segue.



Questo circuito funziona correttamente. Tramite la resistenza  $R_D$  ed il valore di  $V_{CC}$  posso fissare il valore di  $V_{DS}$  e trovare quindi il punto di lavoro. Questo circuito può essere utilizzato anche se presenta un problema. Se facciamo l'ipotesi di aver polarizzato correttamente in zona di saturazione il nostro MOSFET e di aver posizionato il punto di lavoro al centro delle caratteristiche come abbiamo fatto per il BJT, andiamo a considerare la transcaratteristica che è rappresentata sopra e

che rappresenta la corrente di Drain rispetto alla  $V_{GS}$ . Quello che può accadere è che se prendo due dispositivi MOSFET nominalmente uguali con la stessa sigla, può accadere che le caratteristiche siano diverse l'uno dall'altro. Siccome siamo in polarizzazione a  $V_{GS}$  fissa, abbiamo fissato la  $V_{GS}$ , questo vuol dire che, come possiamo vedere dal grafico, posso ottenere due correnti di Drain molto differenti tra loro. Quindi questo tipo di polarizzazione a  $V_{GS}$  fissa può essere utilizzato ma mi porta ad avere un punto di lavoro dipendente dal transistore utilizzato. Quindi dobbiamo renderlo in qualche modo indipendente. La soluzione è inserire una quarta resistenza tra Source e Drain.

Polarizzazione fissando  $V_G$  e connettendo un resistore al terminale di source



$$V_G = V_{CC} \frac{R_2}{R_1 + R_2}$$

$$V_G = V_{GS} + R_S I_D$$

$$I_D = k \frac{W}{L} (V_{GS} - V_T)^2$$



$$V_G = V_{GS} + R_S k \frac{W}{L} (V_{GS} - V_T)^2$$

Equazione di secondo grado con due soluzioni di cui solo una accettabile

Facciamo l'ipotesi di essere in saturazione. Anche in questo caso possiamo scrivere l'espressione di prima  $V_G = V_{CC} R_2 / (R_1 + R_2)$  perché  $I_G = 0$ . Ma la tensione di Gate, se considero la maglia che comprende Gate e la resistenza  $R_S$ , posso scriverla come  $V_G = V_{GS} + R_S I_D$  (per questo ricordiamoci che essendo  $I_G = 0$  allora  $I_S = I_D$ ). Facendo l'ipotesi di essere in zona di saturazione allora so l'espressione della corrente relativa al generatore di corrente controllato in corrente che mi va a sostituire il MOSFET nel circuito equivalente. Posso quindi sostituire la  $I_D$  nella  $V_G$  e ottengo un'equazione di secondo grado ad un'incognita. Risolvendola ottengo due valori di  $V_{GS}$  ma solo uno è accettabile. Una delle due soluzioni molto spesso non soddisfa la condizione di saturazione.

Ma perché l'introduzione di  $R_S$  ha migliorato la situazione? Possiamo vederlo graficamente.

Polarizzazione fissando  $V_G$  e connettendo un resistore al terminale di source




$$V_G = V_{GS} + R_S I_D$$

$$I_D = k \frac{W}{L} (V_{GS} - V_T)^2$$

Se lavoro sulla transcaratteristica l'espressione che ho ricavato è che la tensione di Gate non è più uguale alla  $V_{GS}$  perché ora la  $V_G$  vale  $V_{GS} + R_S I_D$  perché ho praticamente aggiunto la resistenza  $R_S$ . Possiamo riportare questa equazione nella caratteristica e mi dà una retta di carico (prima la retta di carico era praticamente una retta verticale in quanto avevo fissato la  $V_{GS}$  a  $V_G$ ). Questa retta di carico, non essendo più verticale mi avvicina molto la variazione della corrente  $I_D$  in caso di utilizzo di un dispositivo differente. Anche in questo caso  $R_S$  è un elemento circuitale posto a comune tra maglia di ingresso e maglia di uscita. Se quindi  $I_D$  aumenta  $V_s$  aumenta, diminuisce  $V_{GS}$  e quindi  $I_D$  diminuisce. Anche in questo caso la resistenza  $R_S$  introduce una retroazione negativa che va a stabilizzare la corrente  $I_D$ . Stabilizza il punto di riposo. Vedremo però che questa resistenza avrà effetti negativi sull'amplificazione e quindi vedremo come risolvere questo problema. Al contrario del BJT nel MOSFET  $R_1$  e  $R_2$  non devono soddisfare determinate condizioni in quanto  $I_G=0$ , per questo motivo queste due resistenze possono essere scelte abbastanza grandi per far in modo che ci sia poca dissipazione di potenza.


Polarizzazione fissando  $V_G$  e connettendo un resistore al terminale di source



$R_S$  introduce un effetto di retroazione negativa che stabilizza la corrente di polarizzazione. La resistenza  $R_S$  prende il nome di resistenza di degenerazione

### Transistore BJT – Modello linearizzato per piccoli segnali


Ora andiamo a vedere il modello linearizzato per piccoli segnali, partiremo dal bipolare e poi vedremo il MOSFET. Non faremo la trattazione dettagliata anche perché qui, rispetto al diodo, abbiamo un quadripolo di cui disponiamo delle 2 caratteristiche, quella in ingresso ed uscita. Quindi abbiamo un modello non lineare e vogliamo rappresentarlo in un modello linearizzato. Ci sono varie rappresentazioni che vengono utilizzate perché avendo 4 grandezze posso selezionare due di queste grandezze e renderle indipendenti e rappresentare le altre in funzioni di queste. Abbiamo quindi varie possibilità, una di queste possibilità è la **rappresentazione a parametri ibridi o a parametri H**. Si chiama rappresentazione a parametri ibridi perché si seleziona come parametri indipendenti una corrente e una tensione, quindi due grandezze non omologhe. In particolare, esprimiamo la grandezza  $v_1$  in funzione di  $i_1$  e  $v_2$  e la grandezza  $i_2$  in funzione di  $i_1$  e  $v_2$ . Abbiamo quindi il sistema di equazioni lineari che segue.



$$\begin{cases} v_1 = h_{11}i_1 + h_{12}v_2 \\ i_2 = h_{21}i_1 + h_{22}v_2 \end{cases}$$

Modello a parametri ibridi (H)

Ho scelto quindi  $i_1$  e  $v_2$  come grandezze indipendenti e le grandezze  $v_1$  e  $i_2$  dipendono da queste. Ora andiamo a vedere in particolare come sono definiti gli  $h$ .



$$h_{11} = h_i = \frac{v_1}{i_1} \Big|_{v_2=0}$$

Impedenza di ingresso (input) in cortocircuito


$$h_{12} = h_r = \frac{v_1}{v_2} \Big|_{i_1=0}$$

Guadagno di tensione inverso (reverse) a circuito aperto

$h_{11}$  è uguale al rapporto  $v_1$  e  $i_1$  determinato quando  $v_2=0$ . Questo termine si chiama impedenza di ingresso in cortocircuito, impedenza perché dimensionalmente è espressa in Ohm e quindi è un'impedenza, di ingresso perché è espressa tramite due grandezze della maglia di ingresso, in cortocircuito perché ho cortocircuitato il terminale di uscita.  $h_{11}$  viene anche chiamata  $h_i$  con la  $i$  che sta per input.


L' $h_{12}$  viene anche chiamato  $h_r$  ed è il rapporto  $v_1$  e  $v_2$  quando  $i_1=0$ . Praticamente apro il generatore di ingresso, applico il generatore  $v_2$  e faccio il rapporto  $v_1/v_2$ .  $h_r$  è un guadagno di tensione perché è un rapporto di tensione, inverso perché è rapporto tra tensione di ingresso e tensione di uscita (generalmente è l'opposto perché i guadagni di tensione sono rapporti tra uscita e ingresso), a circuito aperto perché è valutata quando  $i_1=0$ .

$$h_{21} = h_f = \left. \frac{i_2}{i_1} \right|_{v_2=0}$$



Guadagno di corrente diretto (forward) in cortocircuito

$$h_{22} = h_o = \left. \frac{i_2}{v_2} \right|_{i_1=0}$$




Ammettenza di uscita (output) a circuito aperto


Ora andiamo a vedere come sono definiti gli altri parametri.  $h_{21}$  solitamente indicato con  $h_f$  è il rapporto tra  $i_2$  e  $i_1$  quando  $v_2=0$ . Si cortocircuita quindi il generatore di uscita, si mantiene  $i_1$  il generatore di ingresso. Questo è un guadagno di corrente diretto,  $f$  sta per forward calcolato in cortocircuito.

$h_{22}$  indicato con  $h_o$  calcolato con  $h_o$  che è il rapporto  $i_2/v_2$  quando  $i_1=0$ . Apro il circuito in ingresso.  $h_o$  è un'ammettenza perché è un'ammettenza perché la sua unità di misura è l'inverso di un Ohm, di uscita perché è calcolato sulla maglia di uscita, a circuito aperto perché  $i_1=0$ .

Quando tratteremo il transistore bipolare a questi parametri si aggiunge un altro pedice, questo pedice va identificare la configurazione che si va ad utilizzare. Se ad esempio si va ad utilizzare quella ad emettitore comune si aggiungerà una e al parametro  $h$ . Esistono anche altre due configurazioni che però noi non vedremo e sono quella a collettore comune (la e è sostituita dalla c) e quella a base comune (la e è sostituita dalla b). Per la configurazione ad emettitore comune abbiamo quindi quanto segue.




Configurazione a emettitore comune



Ora dobbiamo quindi vedere come faccio a determinare questi parametri per il transistore bipolare. Facciamo quindi la procedura che abbiamo fatto anche per la giunzione PN, naturalmente la cosa sarà un po' più complicata in quanto abbiamo due giunzioni nel BJT.

Configurazione a emettitore comune

$$\begin{cases} v_{be} = h_{ie}i_b + h_{re}v_{ce} \\ i_c = h_{fe}i_b + h_{oe}v_{ce} \end{cases}$$



$$\begin{cases} v_{BE} = f(i_B, v_{CE}) \\ i_c = g(i_B, v_{CE}) \end{cases}$$

$$v_{BE}(t) \triangleq V_{BEQ} + v_{be}(t)$$

$$i_B(t) \triangleq I_{BQ} + i_b(t)$$

$$v_{CE}(t) \triangleq V_{CEQ} + v_{ce}(t)$$

$$i_c(t) \triangleq I_{CQ} + i_c(t)$$

Supponiamo di aver già polarizzato la nostra giunzione con l'equivalente di Thevenin. Ora cosa dobbiamo fare? Dobbiamo applicare alla base un generatore di segnale variabile nel tempo  $v_s(t)$  e vogliamo vedere come variano nel tempo  $V_{BE}$  e  $V_{CE}$  e quindi sapere come dinamicamente varia il punto di lavoro nel tempo, cioè vedere quello che abbiamo visto graficamente qualche tempo fa, quindi ora vogliamo vedere quali sono gli strumenti analitici per studiare questa cosa.

Naturalmente abbiamo le nostre caratteristiche di ingresso ed uscita, quindi la  $v_{BE}$  in funzione di  $i_B$  e  $v_{CE}$  e la  $i_c$  in funzione di  $i_B$  e  $v_{CE}$  (il sistema in altro a destra nella figura di sopra). Se applichiamo un segnale variabile sovrapposto ad uno costante allora presumibilmente posso scrivere le mie incognite come somma di un valore costante ed uno variabile, dove la parte costante è la soluzione del mio circuito quando  $v_s(t)=0$ , allo stesso modo di come avevamo fatto per il diodo, quindi per fare questo dobbiamo risolvere prima il circuito con il solo generatore di tensione costante. Poi per il diodo, dopo aver trovato il punto di riposo, avevamo analizzato il circuito per vedere quando  $v_s(t)$  è diverso da zero sostituendo il diodo con una resistenza differenziale. Per il BJT il procedimento è simile al diodo ma dobbiamo capire con che cosa sostituire il transistore bipolare.

Facciamo quindi la stessa trattazione ed esprimiamo le incognite come somma di una parte variabile e una parte costante. Fatto questo abbiamo quindi.

$$\begin{aligned} & \begin{cases} v_{BE}(t) = V_{BEQ} + v_{be}(t) = f(I_{BQ} + i_b(t), V_{CEQ} + v_{ce}(t)) \\ i_c(t) = I_{CQ} + i_c(t) = g(I_{BQ} + i_b(t), V_{CEQ} + v_{ce}(t)) \end{cases} \\ & \begin{cases} v_{BE}(t) = \cancel{V_{BEQ}} + v_{be}(t) = f(\cancel{I_{BQ}}, \cancel{V_{CEQ}}) + \frac{\partial f}{\partial i_B} \Big|_Q i_b(t) + \frac{\partial f}{\partial v_{CE}} \Big|_Q v_{ce}(t) + \dots \\ i_c(t) = \cancel{I_{CQ}} + i_c(t) = g(\cancel{I_{BQ}}, \cancel{V_{CEQ}}) + \frac{\partial g}{\partial i_B} \Big|_Q i_b(t) + \frac{\partial g}{\partial v_{CE}} \Big|_Q v_{ce}(t) + \dots \end{cases} \\ & \rightarrow \begin{cases} v_{be}(t) \approx + \frac{\partial f}{\partial i_B} \Big|_Q i_b(t) + \frac{\partial f}{\partial v_{CE}} \Big|_Q v_{ce}(t) \\ i_c(t) \approx + \frac{\partial g}{\partial i_B} \Big|_Q i_b(t) + \frac{\partial g}{\partial v_{CE}} \Big|_Q v_{ce}(t) \end{cases} \end{aligned}$$

Quindi una volta espresso le nostre caratteristiche in funzione sia della parte variabile che costante facciamo lo sviluppo in serie di Taylor nell'intorno del punto di lavoro. In questo caso facciamo attenzione al fatto che le nostre grandezze sono espresse in funzione di due variabili e quindi avrò due derivate parziali. Se ci fermiamo al primo ordine e vado a trascurare gli altri termini e so che la  $f$  calcolata in  $V_{BQ}$  e  $V_{CEQ}$  è proprio la  $V_{BEQ}$  e lo stesso per la  $I_{CQ}$  allora ottengo il sistema di equazioni scritte sopra con la freccia arancione. Ma se andiamo a confrontare questo sistema con quello del modello a quadripolo linearizzato abbiamo quanto segue.

$$\begin{cases} v_{be}(t) \approx +\left. \frac{\partial f}{\partial i_B} \right|_Q i_b(t) + \left. \frac{\partial f}{\partial v_{CE}} \right|_Q v_{ce}(t) \\ i_c(t) \approx +\left. \frac{\partial g}{\partial i_B} \right|_Q i_b(t) + \left. \frac{\partial g}{\partial v_{CE}} \right|_Q v_{ce}(t) \end{cases} \quad \begin{cases} v_{BE} = f(i_B, v_{CE}) \\ i_c = g(i_B, v_{CE}) \end{cases} \quad \begin{cases} v_{be} = h_{ie} i_b + h_{re} v_{ce} \\ i_c = h_{fe} i_b + h_{oe} v_{ce} \end{cases}$$


$$h_{ie} = \left. \frac{\partial f}{\partial i_B} \right|_Q = \left. \frac{\partial v_{BE}}{\partial i_B} \right|_Q \quad h_{re} = \left. \frac{\partial f}{\partial v_{CE}} \right|_Q = \left. \frac{\partial v_{BE}}{\partial v_{CE}} \right|_Q \quad h_{fe} = \left. \frac{\partial g}{\partial i_B} \right|_Q = \left. \frac{\partial i_c}{\partial i_B} \right|_Q \quad h_{oe} = \left. \frac{\partial g}{\partial v_{CE}} \right|_Q = \left. \frac{\partial i_c}{\partial v_{CE}} \right|_Q$$

Quindi una volta che ho determinato queste quattro grandezze ho anche determinato il nostro circuito equivalente del nostro transistore bipolare. Ma come sarà fatto il nostro circuito equivalente? Traduciamo in circuito quello che abbiamo ottenuto con le formule.

$h_{ie}$  è un'ammettenza e quindi circuitalmente una resistenza, nel nostro circuito quindi, nella maglia di ingresso, avrò una resistenza  $h_{ie}$  percorsa dalla corrente  $i_b$ . Il secondo termine è sostanzialmente una tensione di ingresso proporzionale ad una tensione di uscita e quindi può essere schematizzato come un generatore di tensione controllato in tensione.

Nella maglia di uscita ho un primo termine che mi dice che la corrente in uscita è proporzionale ad una corrente di base e quindi circuitalmente avrò un generatore di corrente generato in corrente di valore  $h_{fe}i_B$ . Poi abbiamo il termine  $h_{oe}$ , questo per definizione è un'ammettenza e la posso rappresentare come una resistenza in parallelo al nostro generatore di corrente controllato in corrente con valore  $1/h_{oe}$ . Di seguito abbiamo il circuito completo che però più avanti andremo a semplificare.


$$\begin{cases} v_{be} = h_{ie} i_b + h_{re} v_{ce} \\ i_c = h_{fe} i_b + h_{oe} v_{ce} \end{cases} \quad h_{ie} = \left. \frac{\partial v_{BE}}{\partial i_B} \right|_Q \quad h_{re} = \left. \frac{\partial v_{BE}}{\partial v_{CE}} \right|_Q \quad h_{fe} = \left. \frac{\partial i_c}{\partial i_B} \right|_Q \quad h_{oe} = \left. \frac{\partial i_c}{\partial v_{CE}} \right|_Q$$



Ora però per sostituire al nostro transistore bipolare i nuovi componenti dobbiamo vedere come calcolare questi valori. Vediamo prima come si fa se dispongo con le caratteristiche in forma grafica.

$$\begin{cases} v_{be} = h_{ie}i_b + h_{re}v_{ce} \\ i_c = h_{fe}i_b + h_{oe}v_{ce} \end{cases}$$


$$h_{ie} = \left. \frac{\partial v_{BE}}{\partial i_B} \right|_Q$$



Partiamo dall' $h_{ie}$ , questa è la derivata di  $v_{BE}$  rispetto alla  $i_B$  calcolata nel punto di riposo Q. Allora se risolvo graficamente ho che la pendenza della retta tangente alla caratteristica nel punto di riposo Q non è altro che il valore  $1/h_{ie}$  e quindi il valore della nostra resistenza in ingresso sarà l'inverso.

$$\begin{cases} v_{be} = h_{ie}i_b + h_{re}v_{ce} \\ i_c = h_{fe}i_b + h_{oe}v_{ce} \end{cases}$$


$$h_{re} = \left. \frac{\partial v_{BE}}{\partial v_{CE}} \right|_Q = \lim_{\delta v_{CE} \rightarrow 0} \left. \frac{\delta v_{BE}}{\delta v_{CE}} \right|_{i_B=I_{BQ}}$$



L' $h_{re}$  è invece un po' più laboriosa, questa è la variazione della  $v_{BE}$  rispetto alla  $v_{CE}$  calcolata nel punto di riposo Q. Se faccio un passo indietro questa è una derivata e quindi la posso vedere come un limite per  $v_{CE}$  che tende a 0. Allora questa graficamente se ho la caratteristica centrale, applico un  $\Delta v_{CE}$  e vedo come cambia la caratteristica. Per questione di simmetria faccio la variazione nell'intorno di  $v_{CE}$  e quindi mi determino 3 caratteristiche. Siccome devo valutare nel punto di riposo, mantengo la  $i_B$  costante e vedo le corrispondenti variazioni di  $v_{BE}$ . A questo punto avrò un  $\delta v_{BE}$ , il rapporto  $\delta v_{BE} / \Delta v_{CE}$  mi dà il valore di  $h_{re}$ . Vediamo che l'applicazione è molto laboriosa ma mi fa capire che  $h_{re}$  è determinato dall'effetto Early sulle caratteristiche di ingresso nel senso che se la caratteristica d'ingresso varia poco e quindi rimane costante allora  $h_{re}=0$  oppure rimane molto piccolo e quindi si potrebbe anche trascurare.

$$\begin{cases} v_{be} = h_{ie}i_b + h_{re}v_{ce} \\ i_c = h_{fe}i_b + h_{oe}v_{ce} \end{cases}$$


$$h_{fe} = \frac{\partial i_c}{\partial i_b} \Big|_Q = \lim_{\delta i_b \rightarrow 0} \frac{\delta i_c}{\delta i_b} \Big|_{v_{ce}=V_{ceq}}$$



Per quanto riguarda  $h_{fe}$ , questo è il rapporto tra  $i_c$  e  $i_b$  calcolato nel punto di riposo Q. Anche questo, essendo una derivata possiamo scriverla come limite. Procedo analogamente a prima, applico un  $\delta i_b$  alla caratteristica  $I_B$ , mantengo  $v_{ce}$  costante e trovo un  $\delta i_c$ .  $h_{fe} = \delta i_c / \delta i_b$ . Questo valore è un guadagno di corrente nell'intorno del punto di riposo Q.

$$\begin{cases} v_{be} = h_{ie}i_b + h_{re}v_{ce} \\ i_c = h_{fe}i_b + h_{oe}v_{ce} \end{cases}$$

$$h_{oe} = \frac{\partial i_c}{\partial v_{ce}} \Big|_Q = \lim_{\delta v_{ce} \rightarrow 0} \frac{\delta i_c}{\delta v_{ce}} \Big|_{i_b=I_{BQ}}$$



Infine, possiamo concludere allo stesso modo con  $h_{oe}$ . Possiamo vedere che se le caratteristiche sono piatte allora  $h_{oe}=0$ , quindi  $h_{oe}$  dipende dall'effetto Early. Se sono nell'ipotesi di transistore in cui posso trascurare l'effetto Early allora  $h_{oe}=0$ . Nei nostri transistori noi trascureremo sempre l'effetto Early e quindi avremo sempre dei circuiti equivalenti semplificati rispetto a quello visto sopra.

## Lezione 08/04/2020

Transistor BJT – Modello linearizzato per piccoli segnali

In precedenza, abbiamo visto come ottenere i parametri per il modello linearizzato per piccoli segnali e lo abbiamo visto con il metodo grafico, ora vediamo se è possibile ottenere gli stessi parametri non in modo grafico ma cerchiamo di calcolarli. Abbiamo visto che noi prendiamo  $h_{re}$  pari a zero in quanto trascuriamo l'effetto Early. Questa cosa nella maggior parte dei casi non produce


grossi errori e quindi viene accettata. Il parametro  $h_{oe}$  è legato anch'esso all'effetto Early però delle caratteristiche di uscita, in particolare è la variazione della corrente di collettore al variare della  $v_{CE}$  nel punto di riposo. Se riprendiamo le caratteristiche grafiche possiamo dare una espressione abbastanza analitica. In che modo? Ricordiamoci che il problema è la pendenza delle caratteristiche e supponiamo di avere il punto di lavoro Q individuato, tramite una di queste caratteristiche, con i valori  $I_{CQ}$  e  $V_{CEQ}$ . Quello che a noi interessa è la pendenza della caratteristica. Come possiamo calcolarla? Se ricordiamo che le caratteristiche si incontrano tutte in un punto  $V_A$  allora questa pendenza la possiamo calcolare come l'angolo del triangolo rettangolo indicato con cateti  $I_{CQ}$  e  $V_{CEQ} - V_A$ , quindi sostanzialmente l' $h_{oe}$  è approssimabile con il rapporto tra i due cateti. Ora possiamo dire che  $I_{CQ}$  e  $V_{CEQ}$  le conosco e  $V_A$  è un parametro fornito dal costruttore quindi posso facilmente ricavare il mio parametro  $h_{oe}$  approssimato. Molto spesso alla fine viene trovata una resistenza  $1/h_{oe}$  dell'ordine dei  $10\text{ k}\Omega$ , essendo questa molto elevata rispetto alle altre resistenze del circuito a volte viene considerata una resistenza infinita.

### Determinazione dei valori dei parametri

$$h_{re} = \left. \frac{\partial v_{BE}}{\partial v_{CE}} \right|_Q \approx 0$$

$$h_{oe} = \left. \frac{\partial I_C}{\partial v_{CE}} \right|_Q$$

$$h_{oe} \approx \frac{I_{CQ}}{V_A + V_{CEQ}}$$



Concentriamoci invece ora sugli altri due parametri. Cominciamo con  $h_{fe}$ , questa è la derivata di  $i_c$  rispetto a  $i_b$  valutata nel punto di riposo Q. Questa è valutata in zona attiva diretta, in questa zona di funzionamento sappiamo che c'è un legame molto semplice tra di  $i_c$  e  $i_b$ , cioè di  $i_c = \beta_F i_b$ . L'espressione la possiamo quindi calcolare, l'unica complicazione a cui avevamo già accennato è che  $\beta_F$  (a causa del fattore di trasporto) non è costante con la corrente. Sotto è riportato un grafico tipico del  $\beta_F$  in funzione della corrente di collettore. Quindi in definitiva  $\beta_F$  non è costante al variare del punto di riposo. Questo ci complica un po' le cose quando dobbiamo andare a calcolare la derivata di  $i_c$  rispetto a  $i_b$ . Proviamo quindi a scriverla, quando la svolgiamo dobbiamo ricordarci che anche di  $\beta_F$  dipende da  $i_c$  e quindi  $h_o$ , in definitiva, la derivata di un prodotto. Possiamo svolgere tutto e otteniamo l'espressione di sotto. Nella maggior parte dei casi però io non dispongo di questo grafico e molto spesso, anche se il costruttore me lo fornisce, mi trovo a lavorare con la corrente nella zona dove il grafico è costante, quindi nella maggior parte dei casi il BJT risulta essere polarizzato con tensioni di collettore tali che opera in una zona in cui  $\beta_F$  può essere considerato costante, in questo caso è ammesso fare l'approssimazione  $h_{fe} = \beta_F$ . Attenzione però ad essere coscienti che questa è un'approssimazione. Quindi per i nostri scopi  $h_{fe}$  o ci viene fornito dal costruttore o ci viene fornito il  $\beta_F$  e noi approssimiamo  $h_{fe} = \beta_F$  oppure ci viene fornito il grafico  $h_{FE}$ . Attenzione sempre a non confondere  $h_{fe}$  con  $h_{FE}$  che sono due valori diversi, infatti l'ultima espressione di sotto ( $h_{fe} = \beta_F|_Q / (1 + \beta_F|_Q)$ )


$i_C \delta \beta_F / (\beta_F \delta i_C) |_Q$  mi mostra proprio che  $h_{fe}$  è diverso da  $h_{FE}$  (o  $\beta_F$ ). Quelli che li rendono diversi è il denominatore. La diversità è determinata dal fatto che  $\beta_F$  non è costante al variare di  $i_C$ . I due valori sarebbero uguali se la derivata di  $\beta_F$  rispetto a  $i_C$  fosse nulla e cioè se  $\beta_F$  fosse costante.

### Determinazione dei valori dei parametri

$$h_{fe} = \frac{\partial i_C}{\partial i_B} \Big|_Q \quad i_C = \beta_F i_B \quad \beta_F = f(i_C)$$

$$\frac{\partial i_C}{\partial i_B} = \beta_F + i_B \frac{\partial \beta_F}{\partial i_B} = \beta_F + i_B \frac{\partial \beta_F}{\partial i_C} \frac{\partial i_C}{\partial i_B}$$


$$\frac{\partial i_C}{\partial i_B} = \frac{\beta_F}{1 - i_B \frac{\partial \beta_F}{\partial i_C}} \quad h_{fe} = \frac{\partial i_C}{\partial i_B} \Big|_Q = \frac{\beta_F \Big|_Q}{1 - i_B \frac{\partial \beta_F}{\partial i_C} \Big|_Q} = \frac{\beta_F \Big|_Q}{1 - \frac{i_C}{\beta_F} \frac{\partial \beta_F}{\partial i_C} \Big|_Q} \rightarrow h_{fe} \approx \beta_F$$



Vediamo ora di determinare  $h_{ie}$ . Alcuni costruttori forniscono questo valore come la somma di due resistenze e cioè  $h_{ie} = r_{bb'} + r_{b'e}$ . Vediamo perché. Se ci ricordiamo com'è fatto il transistore bipolare noi abbiamo fatto la trattazione con la schematizzazione di sotto, però abbiamo anche posto in evidenza che la rappresentazione geometrica del BJT è differente. Infatti, come vediamo il terminale di base non è posto direttamente a contatto con questa zona interna dove si svolge tutto il funzionamento del transistore. In realtà c'è una certa distanza tra base effettiva (disegnata in arancione) e il terminale di base. Quindi si tende a separare la resistenza vista dalla base in due termini, un termine della resistenza compresa tra B e B' (questa resistenza è costante e non varia con il punto di riposo e quindi essendo costante potremmo scriverla in maiuscolo). La resistenza tra B' ed E invece è la resistenza che varia col punto di riposo.


### Determinazione dei valori dei parametri

$$h_{ie} = \frac{\partial V_{BE}}{\partial i_B} \Big|_Q = r_{bb'} + r_{b'e}$$



$$i_C \approx \alpha_F I_{ES} \exp\left(\frac{V_{B'E}}{V_T}\right) \approx I_{ES} \exp\left(\frac{V_{B'E}}{V_T}\right)$$

$$i_B \approx \frac{i_C}{\beta_F} \approx \frac{I_{ES} \exp\left(\frac{V_{B'E}}{V_T}\right)}{\beta_F}$$



Compresa questa distinzione andiamo ad utilizzare l'equazione di Ebers-Moll in queste condizioni ed in zona attiva diretta. Anche in questo caso facciamo delle approssimazioni molto spinte e

supponiamo che la corrente di collettore sia l'approssimazione riportata sopra, poi ricordandoci che  $\alpha_F$  è circa uguale a 1, anch'esso lo approssimiamo ad 1. Da questo ricaviamo la  $i_B$  e vediamo che questa dipende da  $v_{B'E}$ . Ora andiamo a calcolarla come mostrato di seguito.

Determinazione dei valori dei parametri

$$h_{ie} = \left. \frac{\partial v_{BE}}{\partial i_B} \right|_Q = r_{bb'} + r_{b'e} \quad i_B \approx \frac{i_C}{\beta_F} \approx \frac{I_{ES} \exp\left(\frac{v_{B'E}}{V_T}\right)}{\beta_F}$$

$$\frac{1}{r_{b'e}} = \left. \frac{\partial i_B}{\partial v_{B'E}} \right|_Q = \frac{1}{V_T} \frac{I_{ES} \exp\left(\frac{v_{B'E}}{V_T}\right)}{\beta_F} - \frac{1}{\beta_F^2} \frac{\partial \beta_F}{\partial v_{B'E}} I_{ES} \exp\left(\frac{v_{B'E}}{V_T}\right)$$

$$\frac{1}{r_{b'e}} = \frac{1}{V_T} \frac{i_C}{\beta_F} - \frac{1}{\beta_F^2} \frac{\partial \beta_F}{\partial i_C} \frac{\partial i_C}{\partial v_{B'E}} i_C = \frac{1}{V_T} \frac{i_C}{\beta_F} - \frac{i_C}{\beta_F^2} \frac{i_C}{V_T} \frac{\partial \beta_F}{\partial i_C}$$

Quindi, come mostrato sopra ci calcoliamo la quantità  $1/r_{b'e}$ , ma ricordandoci la definizione della  $r_{b'e}$  la svolgiamo ricordandoci che la  $\beta_F$  dipende anch'essa da  $v_{B'E}$  e quindi dobbiamo fare la doppia derivata. Una volta ottenuta l'espressione di sopra raccogliamo i termini e notiamo che la parte che possiamo vedere sotto tra parentesi tonda è esattamente uguale al denominatore dell'espressione dell' $h_{fe}$  allora lo sostituisco ed ottengo l'espressione finale che alla fine è un'espressione piuttosto semplice.

Determinazione dei valori dei parametri

$$h_{ie} = \left. \frac{\partial v_{BE}}{\partial i_B} \right|_Q = r_{bb'} + r_{b'e} \quad i_B \approx \frac{i_C}{\beta_F} \approx \frac{I_{ES} \exp\left(\frac{v_{B'E}}{V_T}\right)}{\beta_F}$$

$$\frac{1}{r_{b'e}} = \frac{1}{V_T} \frac{i_C}{\beta_F} - \frac{i_C}{\beta_F^2} \frac{i_C}{V_T} \frac{\partial \beta_F}{\partial i_C} = \frac{1}{V_T} \frac{i_C}{\beta_F} \left( 1 - \frac{i_C}{\beta_F} \frac{\partial \beta_F}{\partial i_C} \right) \quad h_{fe} = \frac{\beta_F|_Q}{1 - \frac{i_C}{\beta_F} \frac{\partial \beta_F}{\partial i_C}|_Q}$$

$$\frac{1}{r_{b'e}} = \frac{1}{V_T} \frac{i_C}{\beta_F} \frac{\beta_F}{h_{fe}} \Big|_Q = \frac{1}{V_T} \frac{i_C}{h_{fe}} \Big|_Q \quad \rightarrow \quad r_{b'e} = \frac{V_T}{I_{CQ}} h_{fe}$$

Ora che abbiamo calcolato  $r_{b'e}$  ci rimane da trovare  $r_{bb'}$ . Questo valore è molto più piccolo di  $r_{b'e}$  anche di un fattore 100 perché se riguardiamo la figura è molto più piccolo. Il valore  $r_{bb'}$  o me lo fornisce il costruttore o non sono in grado di determinarlo quindi molto spesso, visto che è trascurabile rispetto a  $r_{b'e}$ , noi lo trascuriamo. C'è però una situazione in cui il costruttore invece di fornirmi  $r_{bb'}$  mi fornisce il valore di  $h_{ie}$  in un particolare punto di riposo, allora in questo caso posso ricavarne  $r_{bb'}$  nel modo seguente.

Determinazione dei valori dei parametri


$$h_{ie} = \left. \frac{\partial v_{BE}}{\partial i_B} \right|_Q = r_{bb'} + r_{b'e} \quad r_{b'e} = \frac{V_T}{I_{CQ}} h_{fe}$$

Se il costruttore fornisce i parametri per un particolare punto di riposo si può determinare il valore di  $r_{bb'}$  considerando che tale resistenza è indipendente dal punto di riposo


$$h_{ie}^* = r_{bb'}^* + r_{b'e}^* \quad r_{bb'}^* = h_{ie}^* - r_{b'e}^* = r_{bb'}$$

$$h_{ie} = r_{bb'} + r_{b'e} = \left( h_{ie}^* - r_{b'e}^* \right) + \frac{V_T}{I_{CQ}} h_{fe}$$

Riassumendo, il modello per piccoli segnali che noi andremo ad usare, riportato nella figura che segue, dove trascuriamo  $h_{re}$ , trascuriamo  $1/h_{oe} = \infty$  e quindi noi utilizziamo solo  $h_{ie}$  e  $h_{fe}$ .



Molte volte si trova un altro circuito equivalente in cui viene cambiata la rappresentazione del generatore di corrente che viene espresso che viene espresso non in funzione della corrente ma della tensione, abbiamo infatti visto che per i BJT il generatore di corrente controllato in corrente può anche essere visto come un generatore di corrente controllato in tensione. Abbiamo quindi il circuito equivalente che segue.




Per calcolare il  $g_m$  imponiamo l'uguaglianza di sopra ed otteniamo l'espressione del  $g_m$ . Questa espressione come vediamo è molto semplice e mi permette di determinare subito questo valore. Inoltre, mi permette di confrontare questo  $g_m$  con quello del transistore MOSFET.

[Transistor BJT – Equivalenza modello linearizzato per piccoli segnali NPN e PNP](#)


Ora che abbiamo visto come ricavare il modello linearizzato per piccoli segnali per il transistor bipolare NPN dobbiamo passare a ricavare lo stesso modello per il PNP. In realtà hanno esattamente

lo stesso modello, cioè i parametri hanno lo stesso segno (tutti positivi) e quindi i due modelli sono esattamente gli stessi. Prima di passare alla spiegazione del perché possiamo vederne anche una abbastanza intuitiva. I parametri che sono riportati sono tutti frutto di linearizzazioni, queste derivate sono limiti di rapporti incrementali, questi limiti se li calcoliamo nel primo quadrante o li calcoliamo nel terzo quadrante mi danno tutti lo stesso risultato in quanto a noi non interessa se il punto di riposo è positivo o negativo ma interessa solo la variazione intorno al punto di riposo. Quindi essendo tutti i parametri rapporti incrementali o limiti di rapporti incrementali non cambia niente. Quindi mentre i modelli per grandi segnali sono differenti quello per piccoli segnali è sempre lo stesso. Possiamo fare una trattazione più rigorosa.



Se guardiamo il nostro NPN a sinistra e lo polarizziamo con una corrente costante ed un segnale variabile e mettiamo un  $V_{CC}$  all'uscita. Avremo una corrente di base entrante ed una corrente di collettore entrante. Se ora applico una variazione  $i_b$  allora la corrente complessiva è la somma di due correnti entranti. La corrente di base in questo caso aumenta. Ma allora aumenterà anche la corrente di collettore complessiva ed è data dall'espressione di sopra a sinistra.

Per il PNP la polarizzazione è opposta, la corrente di base è uscente dalla base e la  $V_{CC}$  è girata nel senso opposto, la corrente di collettore positiva è uscente dal collettore. Il generatore variabile mi inietta una corrente in base, in questo caso i due generatori di corrente sono di verso opposto, allora se inietto una corrente variabile positiva allora la corrente complessiva che esce dalla base diminuisce. Ma allora questo vuol dire che diminuisce anche la corrente totale di collettore, allora la parte variabile del collettore vuol dire che ha verso opposto alla corrente di collettore fissa. Quindi ho ottenuto che se ho un generatore di corrente variabile che inietta corrente in base, un aumento della corrente in base mi determina un aumento della corrente che mi entra nel collettore. La diversità è che questa componente nel caso di NPN si va a sommare e nel caso di PNP si va a sottrarre. Quindi in conclusione abbiamo i seguenti circuiti equivalenti, sia per ampi segnali che per piccoli segnali. Per piccoli segnali l'unica cosa da ricordare è che i versi delle correnti sono entranti quella di base e collettore ed è uscente quella di emettitore.



### Transistore MOSFET – Modello linearizzato per piccoli segnali in saturazione

Per il MOSFET le cose sono molto più semplici perché disponiamo di espressioni semplici. Ripercorriamo i passaggi. Ovviamente ci interessa solo il modello in saturazione. Se teniamo conto anche dell'effetto della modulazione di canale abbiamo che la  $i_D$  entrante è data dall'espressione

$$i_D = k \frac{W}{L} (v_{GS} - V_T)^2 (1 + \lambda v_{DS}) = f(v_{GS}, v_{DS})$$


Quindi vediamo che la corrente di drain dipende dalla tensione tra gate e source  $v_{GS}$  e della tensione tra drain e source  $v_{DS}$ . Anche in questo caso posso fare la stessa trattazione e quindi ipotizzo che  $v_{GS}$  applicata al transistore è data da una parte costante ed una parte variabile, il MOSFET risponderà con correnti e tensioni composte da una parte costante ed una parte variabile, e quindi la corrente di drain sarà data da una parte costante ed una variabile. Anche in questo caso poi posso fare lo sviluppo in serie di Taylor, supponendo poi che ho piccole variazioni posso fermarmi al primo ordine.

$$i_D = I_{DQ} + i_d(t) = f(V_{GSQ} + v_{gs}, V_{DSQ} + v_{ds}) = f(V_{GSQ}, V_{DSQ}) + \left. \frac{\partial f}{\partial v_{GS}} \right|_Q v_{gs} + \left. \frac{\partial f}{\partial v_{DS}} \right|_Q v_{ds} + \dots$$

Fermandoci al primo ordine posso dire che la  $i_D$  è data dalla somma di due termini.

$$i_d = \left. \frac{\partial i_D}{\partial v_{GS}} \right|_Q v_{gs} + \left. \frac{\partial i_D}{\partial v_{DS}} \right|_Q v_{ds}$$

$$i_d = g_m v_{gs} + \frac{v_{ds}}{r_d}$$



Rispetto al BJT perché la trattazione del MOSFET è più semplice? Perché in questo caso non ho la maglia di ingresso. La maglia di ingresso ha impedenza infinita e quindi corrente nulla e quindi ho una sola espressione. Da notare che  $g_m$  è il parametro relativo alla transcaratteristica (quella

parabola che parte da  $v_T$ ).  $1/r_d$  è legato al fatto che la corrente di drain varia anche con la  $v_{DS}$  se ho la modulazione del canale, in pratica questo termine non esisterebbe se non avessi la modulazione di canale. Ora vediamo come si calcolano questi due parametri.

$$i_d = g_m v_{gs} + \frac{v_{ds}}{r_d}$$

$$i_D = k \frac{W}{L} (v_{GS} - V_T)^2 (1 + \lambda v_{DS})$$

Ma  $g_m$  che cos'è? È la derivata della  $i_D$  rispetto alla  $v_{GS}$  calcolata nel punto di riposo, allora se la vado a calcolare ottengo


$$g_m = \left. \frac{\partial i_D}{\partial v_{GS}} \right|_Q = 2k \frac{W}{L} (v_{GS} - V_T)(1 + \lambda v_{DS}) \Big|_Q = \frac{2I_{DQ}}{(V_{GSQ} - V_T)}$$

Se  $\lambda$  fosse uguale a zero l'espressione sarebbe allo stesso modo molto semplice, la differenze con l'ultima formula trovata e che questa non dipende da  $\lambda$  e quindi posso sempre calcolarla anche quando il costruttore non mi fornisce il valore di  $\lambda$ . Possiamo calcolarci allo stesso modo il valore  $1/r_d$ .

$$\frac{1}{r_d} = \left. \frac{\partial i_D}{\partial v_{DS}} \right|_Q = k \frac{W}{L} (v_{GS} - V_T)^2 \lambda \Big|_Q = \frac{I_{DQ} \lambda}{(1 + \lambda V_{DSQ})} = \frac{I_{DQ}}{\left( \frac{1}{\lambda} + V_{DSQ} \right)} \approx I_{DQ} \lambda \quad \rightarrow r_d \approx \frac{1}{\lambda I_{DQ}}$$

Transistore MOSFET – Equivalenza modello linearizzato per piccoli segnali NMOS e PMOS

Anche per i MOSFET i modelli linearizzati per piccoli segnali relativi all'NMOS ed al PMOS sono esattamente coincidenti con il  $g_m$  positivo. Quindi  $r_d$  positiva e  $g_m$  positivo. Naturalmente questa cosa, anche in questo caso, viene dal fatto che io sto trattando il valore relativo ad una piccola variazione del segnale e non il valore assoluto.



$$v_{GS} = V_{GG} + v_{gg}$$

$$v_{SG} = V_{GG} - v_{gg}$$


$$i_D = I_{DQ} + i_d = k \frac{W}{L} (V_{GG} - V_T)^2 + g_m v_{gg}$$

$$i_D = I_{DQ} - i_d = k \frac{W}{L} (-V_{GG} - V_T)^2 - g_m v_{gg}$$


Per convincerci abbiamo disegnato i due circuiti con i due generatori di tensione. Le  $V_{GG}$  (segnale costante) hanno versi opposti, se io applico una piccola variazione di tensione  $v_{gg}$  in entrambi i casi che va ad aumentare la tensione di gate in entrambi i casi significa aumentare la corrente di Drain entrante, aumentare la corrente di drain entrante significa nel caso dell'NMOS che questa si va a sommare alla componente costante, nel PMOS si va a sottrarre alla componente costante. Quindi il segno ne dovrei tener conto quando vado a sommare i singoli contributi ma nel calcolo del singolo contributo la determinazione dell'effetto della  $v_{gg}$  sulla corrente di drain in entrambi i casi ottengo lo stesso risultato ovvero una variazione positiva della tensione di gate mi porta ad una variazione positiva della corrente di drain entrante.

### Transistore MOSFET – Modelli NMOS e PMOS in zona di saturazione.

Allora arriviamo alla conclusione che i circuiti equivalenti sono i seguenti, facendo attenzione che i generatori hanno la stessa espressione ma hanno verso opposto e lo stesso per le correnti. Una volta fatta l'analisi per grandi segnali devo passare a fare l'analisi per piccoli segnali con l'unico circuito equivalente in figura.



### Amplificatore



Guadagno di corrente

$$A_i = \frac{i_o}{i_i}$$

Guadagno di tensione


$$A_v = \left. \frac{v_o}{v_i} \right|_{R_L \rightarrow \infty}$$

Resistenza di ingresso

$$R_i = \frac{v_i}{i_i}$$

Resistenza di uscita

$$R_o = \left. \frac{v_o}{i_o} \right|_{v_s=0}$$



Ora che abbiamo tutti i circuiti equivalenti, sia per grandi segnali che per piccoli segnali, andiamo ad utilizzarli per alcune configurazioni. Cominciamo con gli amplificatori. Gli amplificatori sono una scatola con una porta di ingresso e di uscita come indicato in figura. Gli amplificatori sono caratterizzati anche da parametri fondamentali che sono quelli riportati sotto la figura.

Quando studieremo questi circuiti che contengono gli amplificatori andremo prima a determinare il punto di riposo e poi andiamo a studiare il circuito equivalente per le variazioni. In particolare, andremo a studiare come il circuito si comporta con segnali variabili nel tempo con una certa frequenza. Ora facciamo un quadro di come andiamo a procedere.

Visto che il nostro circuito avrà dei generatori di tensione indipendenti e dei generatori di segnale che noi prenderemo variabile in frequenza, separeremo l'analisi del nostro circuito in due sezioni, una prima analisi (analisi DC) che determina il punto di riposo (Disattivare i generatori di segnale – generatori di tensione cortocircuitati e generatori di corrente messi a circuito aperto, sostituire i condensatori con un circuito aperto e le induttanze con un cortocircuito – questo perché sto lavorando in continua, sostituisco i componenti non lineari con il loro equivalente per grandi segnali – facendo delle ipotesi da verificare successivamente) e, una volta determinato il punto di riposo, una seconda analisi (analisi AC) in media frequenza (disattivare i generatori di valore costante, sostituire i condensatori con un cortocircuito, sostituire le induttanze con un circuito aperto, sostituire i componenti non lineari con il loro modello per piccoli segnali dipendente dal punto di riposo Q, i condensatori intrinseci ai componenti non lineari vengono considerati dei circuiti aperti – noi non abbiamo fatto i condensatori intrinseci) a questo punto posso determinare tutti i parametri caratteristici dell'amplificatore (fdt, guadagni, resistenze, ecc....).

#### ANALISI DC (Punto di riposo)

- Disattivare i generatori di segnale
- Sostituire i condensatori con un circuito aperto
- Sostituire le induttanze con un cortocircuito
- Sostituire i componenti non lineari con il loro modello per ampi segnali

Determino il punto di riposo (Q)

#### ANALISI AC – Media frequenza

- Disattivare i generatori di valore costante
- Sostituire i condensatori con un cortocircuito
- Sostituire le induttanze con un circuito aperto
- Sostituire i componenti non lineari con il loro modello per piccoli segnali dipendente dal punto di riposo (Q)
- I condensatori intrinseci ai componenti non lineari vengono considerati dei circuiti aperti


Determino i parametri dell'amplificatore (fdt, guadagni, resistenze, etc.)

## Lezione 16/04/2020

### Stadio amplificatore a emettitore comune senza resistenza di emettitore

Andiamo a studiare qualche configurazione di amplificatori iniziando dallo stadio amplificatore ad emettitore comune. In questo caso l'emettitore è a comune tra ingresso e uscita, la configurazione migliore, abbiamo visto che è quella a 4 resistenze. Il segnale viene applicato tra la base e l'emettitore ed il segnale di uscita viene prelevato al collettore. Nel circuito sono stati inseriti 3 condensatori che andremo a vedere a cosa servono.

Il segnale di ingresso è costituito da un generatore  $v_s$  (che nel caso generale può avere in serie anche una resistenza che però in questo caso non è inserita) applicato al terminale di base attraverso il condensatore  $C_1$  (condensatore di accoppiamento). Questo condensatore viene utilizzato per accoppiare il segnale alla base perché non vogliamo che il segnale applicato vada a modificare il punto di riposo, in particolare se non ci fosse il condensatore quando vado a considerare il punto di riposo  $v_s$  deve essere disattivata, vuol dire  $R_2$  verrebbe cortocircuitata e quindi  $R_2$  verrebbe a non essere considerata per il calcolo del punto di riposo. Nel caso più generale in cui il generatore  $v_s$  ha una resistenza interna  $R_s$ , verrebbe a succedere che  $R_2$  ed  $R_s$  siano in parallelo, questo vuol dire che nel calcolo del punto di risposto, questo verrebbe a dipendere direttamente da  $R_s$ , questo non va bene e quindi se posso lo evito. Il condensatore  $C_1$  dovrà avere un valore tale che alla frequenza del segnale  $v_s$  questo possa essere considerato un cortocircuito, in questo modo, quando vado a fare l'analisi in continua lo considero e quando faccio l'analisi a media frequenza non mi da nessun contributo. La stessa funzione ce l'ha il condensatore  $C_3$  (anch'esso condensatore di accoppiamento) con cui vado a prelevare il segnale di uscita e quindi possiamo fare dei discorsi analisi al  $C_1$ . Veniamo infine al condensatore  $C_2$  che è posizionato in parallelo alla resistenza  $R_E$ . La funzione di questo condensatore è quella di bypass, cioè viene scelto in modo tale che alla frequenza del segnale il condensatore  $C_2$  possa essere considerato un corto circuito e  $R_E$  bypassata da un cortocircuito e sostituita quindi da  $R_E=0$ . Anche in questo caso, più avanti, vedremo l'utilità di questo condensatore di questo condensatore di bypass e quindi ecco perché quando sono in questa configurazione si parla di emettitore comune senza presenza della resistenza di emettitore, in realtà la resistenza di emettitore è presente ma è cortocircuitata nell'analisi di segnale.



### ANALISI DC (Punto di riposo)

- $v_s=0$
- $C_1, C_2$  e  $C_3$  sono un circuito aperto
- Sostituisco il BJT con modello ampi segnali


Determino il punto di riposo del circuito ( $I_{BQ}$ ,  $V_{BEQ}$ ,  $I_{CQ}$ ,  $V_{CEQ}$ )

Determino i valori di  $h_{ie}$ ,  $h_{fe}$ ,  $h_{re}$ ,  $h_{oe}$

Come dobbiamo analizzare questo circuito? Per prima cosa dobbiamo fare l'analisi per trovare il punto di riposo che abbiamo già fatto e quindi la ricapitoliamo (nel riquadro a sinistra dell'immagine di sopra). Determino il punto di riposo ed in particolare i valori nel riquadro al centro, verifico che l'ipotesi zona attiva diretta è verificata. Se queste ipotesi sono verificate vado a determinare i valori dei parametri  $h$  nel riquadro a destra. Fatto questo passiamo all'analisi a media frequenza che facciamo perché non l'abbiamo mai fatta.

## ANALISI AC – Media frequenza

- $V_{CC}=0$
- $C_1, C_2$  e  $C_3$  sono un corto circuito
- Sostituisco il BJT con modello per piccoli segnali



Devo disattivare i generatori indipendenti costanti, in questo caso  $V_{CC}$  ( $V_{CC}=0$ ), i condensatori sono cortocircuiti e quindi vado a sostituire il BJT con il modello per piccoli segnali. Il risultato è il circuito a sinistra nella figura in alto. Da notare che  $R_1$  e  $R_2$  sono entrambe collegate tra base e terminale di riferimento e quindi possono essere sostituita con la risultante in parallelo  $R'_i$ . ricordiamo che  $i_b$  scorre dalla base all'emettitore. Una volta definito il circuito equivalente possiamo passare a definire i nostri parametri, in particolare il guadagno di tensione e di corrente e le resistenze in uscita e di ingresso. Le resistenze di ingresso e di uscita possono cambiare in funzione del punto dove le vado a misurare per cui  $R_i$  sarà diversa  $R'_i$  quando mi sposto a monte di  $R_1||R_2$ . Quindi quando misuriamo le resistenze dobbiamo anche dire a quali mi riferisco cioè se a quella misurata direttamente ai capi del transistore BJT oppure misurata ai morsetti esterni. A questo punto possiamo definire i nostri parametri, guadagno di corrente e guadagno di tensione. In questo caso  $v_i$  coincide con  $v_s$ .

$$A_i = \frac{i_o}{i_i} = \frac{h_{fe} i_b}{i_b} = h_{fe} \quad A_v = \frac{v_o}{v_i} = \frac{-h_{fe} i_b R_C}{h_{ie} i_b} = -\frac{h_{fe} R_C}{h_{ie}}$$

Facciamo un po' di considerazioni. Per quanto riguarda il guadagno di corrente sappiamo che  $h_{fe}$  ha il valore di circa 200-300, quindi vuol dire che per quanto riguarda la corrente questo circuito me l'amplifica di circa 200-300 volte e questo è un buon risultato. Per quanto riguarda il guadagno di tensione, questo è negativo, quindi questo vuol dire che la tensione in uscita  $v_o$  è invertita di segno rispetto a  $v_i$ , quindi sono in presenza di un cosiddetto amplificatore invertente. Abbiamo detto che  $h_{ie}$  ha valore circa 3-5 kΩ, se  $R_C$  ha lo stesso valore di  $h_{ie}$  allora anche in questo caso il guadagno di tensione è circa 200-300, cioè un'amplificazione molto elevata. Lo svantaggio, per quanto riguarda l'amplificazione di tensione, è che i parametri dipendono direttamente dai parametri del transistore bipolare, in questo caso  $h_{fe}$  e questo non è un buon requisito perché vuol dire che l'amplificazione varia col variare di  $h_{fe}$  e questo va evitato. Vediamo ora di calcolare gli altri parametri.

$$R_i = \frac{v_i}{i_i} = \frac{h_{ie} i_b}{i_b} = h_{ie}$$


$$R_o = \left. \frac{v_o}{i_o} \right|_{v_s=0} = \infty$$

$$R'_i = \frac{v_i}{i'_i} = R_1 \parallel R_2 \parallel h_{ie}$$

$$R'_o = \left. \frac{v_o}{i'_o} \right|_{v_s=0} = R_C \parallel R_o = R_C$$

### Stadio amplificatore a emettitore comune con resistenza di emettitore

Vediamo ora cosa succede se consideriamo anche  $R_E$  e cioè se decidiamo di non cortocircuitarlo, in sostanza eliminiamo il condensatore di bypass  $C_2$ . Per fare l'analisi ripercorriamo i passi che sono sempre gli stessi.



#### ANALISI DC (Punto di riposo)

- $v_s=0$
- $C_1$  e  $C_2$  sono un circuito aperto
- Sostituisco il BJT con modello ampi segnali



Determino il punto di riposo del circuito ( $I_{BQ}$ ,  $V_{BEQ}$ ,  $I_{CQ}$ ,  $V_{CEQ}$ )

Determino i valori di  $h_{ie}$ ,  $h_{fe}$ ,  $h_{re}$ ,  $h_{oe}$

Attenzione che sto considerando un transistor NPN e quindi il circuito per ampi segnali cambia se ho un transistor PNP mentre il circuito per piccoli segnali è lo stesso. Una volta determinato il punto di riposo facciamo l'analisi a media frequenza ottenendo il circuito nella figura in basso.

#### ANALISI AC – Media frequenza


- $V_{CC}=0$
- $C_1$  e  $C_2$  sono un corto circuito
- Sostituisco il BJT con modello per piccoli segnali




Ora vado a rideterminare tutti i parametri del nostro amplificatore in questa configurazione a emettitore comune con resistenza di emettitore.

$$A_i = \frac{i_o}{i_i} = \frac{h_{fe}i_b}{i_b} = h_{fe} \quad R_o = \left. \frac{v_o}{i_o} \right|_{v_s=0} = \infty \quad R'_o = \left. \frac{v'_o}{i'_o} \right|_{v_s=0} = R_C \parallel R_o = R_C$$

In termini di guadagno di corrente non ho differenza tra i due circuiti. Altra grandezza che non cambia sono le resistenze di uscita  $R_o$  e  $R'_o$ . Vediamo invece cosa succede al guadagno di tensione, in questo caso il calcolo è un po' più difficile in quanto la  $v_o$  non è cambiata ma è cambiata la  $v_i$  (o  $v_s$ ).



Ora confrontiamo i due circuiti, quello con resistenza di emettitore e quello senza resistenza di emettitore ed in particolare confrontiamo i due guadagni di tensione ottenuti.




Partiamo dal segno e notiamo che sono tutti e due negativi e questo deve essere vero perché applico il segnale alla base e lo prelevo al collettore. Notiamo che  $R_E$  (peraltro moltiplicato per  $h_{fe}+1$ ) si

aggiunge al denominatore per il calcolo del guadagno di tensione per la versione senza resistenza rispetto a quella con la resistenza, quindi il guadagno di tensione sarà minore rispetto alla versione senza resistenza (o con condensatore  $C_2$ ). In effetti la resistenza di emettitore stabilizza il punto di riposo in quanto lo rende indipendente dalle caratteristiche del BJT ma porta a ridurre il guadagno di tensione. Quando la riduzione del guadagno di tensione non è tollerabile si decide di cortocircuitare  $R_E$ , mettendo il condensatore di bypass, mantenendo gli effetti positivi di  $R_E$  sul punto di riposo ma andando a eliminare gli effetti negativi sulla riduzione dell'amplificazione. Ora però analizziamo la condizione di sotto che peraltro è molto facile da realizzare e vediamo cosa succede.

$$\text{Se } h_{ie} \ll R_E (h_{fe} + 1) \rightarrow A_v \approx \frac{-h_{fe} R_C}{R_E (h_{fe} + 1)} \approx -\frac{R_C}{R_E}$$

Questo vuol dire che nella maggior parte dei casi nella configurazione a emettitore comune con resistenza di emettitore il valore del guadagno di tensione è il rapporto tra resistenza applicata al collettore e quella applicata all'emettitore. Questo guadagno di tensione è sicuramente più piccolo rispetto alla versione dell'amplificatore a emettitore comune senza resistenza di emettitore ma ha il grossissimo vantaggio che l'amplificazione di tensione è completamente indipendente dalle caratteristiche del BJT e quindi costante.



$$R_i = \frac{v_i}{i_i}$$

$$\begin{cases} v_i = h_{ie} i_b + R_E (h_{fe} + 1) i_b = [h_{ie} + R_E (h_{fe} + 1)] i_b \\ i_i = i_b \end{cases}$$

$$R_i = h_{ie} + R_E (h_{fe} + 1)$$


Regola di riflessione della resistenza

$$R'_i = \frac{v_i}{i'_i} = R_1 \parallel R_2 \parallel R_i = R_1 \parallel R_2 \parallel [h_{ie} + R_E (h_{fe} + 1)]$$


Ora vediamo l'ultimo parametro che varia che è la resistenza di ingresso ed andiamo a calcolarlo. Anche in questo caso  $R_E$  ha un effetto sulla resistenza di ingresso. L'espressione in blu è un risultato noto che è chiamata anche regola di riflessione della resistenza e ne faremo ampio utilizzo, quest'espressione vuol dire che quando abbiamo un BJT e andiamo a considerare la resistenza guardando dentro la base, questa resistenza è pari alla resistenza collegata direttamente alla base più la resistenza collegata direttamente all'emettitore moltiplicata per l'ultimo termine, quindi la resistenza  $R_E$  ha l'effetto di aumentare la resistenza all'ingresso e l'aumenta notevolmente.

## Stadio amplificatore a collettore comune

Ora vediamo quest'altra configurazione e vediamone il funzionamento. In questo caso il collettore è posto a comune tra ingresso e uscita. Mentre prima l'uscita la prendevo al collettore ora la prendo all'emettitore.




Per quanto riguarda il punto di riposo la trattazione è uguale a prima e quindi non la ripetiamo e quindi sopra abbiamo riportato il circuito equivalente per le variazioni. Andiamo quindi a calcolare i vari parametri.




$$R'_i = \frac{v_i}{i'_i} = R_1 \parallel R_2 \parallel R_i = R_1 \parallel R_2 \parallel [h_{ie} + R_E(h_{fe}+1)]$$


La resistenza vista dal terminale di base continua ad essere uguale alla resistenza applicata alla base quindi dal momento che il segnale continua ad essere applicato alla base il segnale vede la stessa configurazione di prima e quindi l'espressione è la stessa di prima. Quello che cambia invece è la resistenza di uscita in quanto l'uscita non è più il collettore ma l'emettitore, si ha quindi quanto segue. Per risolvere  $R_o$ , se non posso trovare facilmente che  $i_b=0$ , faccio il percorso classico (che è quello visto quando abbiamo visto i richiami di elettrotecnica) che è quello di mettere un generatore di prova. Quindi inserisco un generatore di tensione  $V_P$  e scrivo l'equazione alla maglia trovo quindi  $V_P$  e  $i_P$ . Da queste mi ricavo la  $R_o$  e quindi la  $R'_o$ .



La  $R_o$  è una resistenza piccola in quanto al denominatore ho circa 300. Anche qui c'è una regola di riflessione (opposta a quella della precedente). Ora determiniamo il guadagno di corrente, questo non è molto complicato.




Ora guardiamo il guadagno di tensione



$$\begin{cases} v_o = R_E (h_{fe} + 1) i_b \\ v_i = h_{ie} i_b + R_E (h_{fe} + 1) i_b \end{cases}$$

$$A_v = \frac{R_E (h_{fe} + 1) i_b}{h_{ie} i_b + R_E (h_{fe} + 1) i_b} = \frac{R_E (h_{fe} + 1)}{h_{ie} + R_E (h_{fe} + 1)}$$

Possiamo ragionare su AV. Il segno è positivo e quindi lo stadio a collettore comune è uno stadio non invertente. Il modulo è minore di uno ma questa cosa può essere utile (considerato che il guadagno di corrente è grande). Ma vediamo cosa succede se  $h_{ie}$  è molto minore di  $R_E$  ( $h_{fe}+1$ ).



$$A_v = \frac{R_E (h_{fe} + 1)}{h_{ie} + R_E (h_{fe} + 1)}$$

$$h_{ie} \ll R_E (h_{fe} + 1)$$

$$A_v \approx 1$$


Inseguitore di emettitore  
(Emitter follower)

In questo caso la tensione che prelevo sull'emettitore è circa uguale a quella sulla base perché la tensione che prelevo sull'emettitore non solo ha la stessa fase della tensione di ingresso ma ha anche quasi lo stesso modulo perché  $A_v$  è circa uguale a 1. Per questo motivo la tensione sull'emettitore è circa uguale a quella di ingresso (sulla base). Per questo motivo questa versione è nota anche come **inseguitore di emettitore**.

## Lezione 20/04/2020

Stadio amplificatore a source comune senza resistenza di source

Oggi vedremo le configurazioni analoghe con transistori MOSFET di amplificatori. Cominciamo con l'amplificatore a source comune senza resistenza di source. Il circuito corrispondente è il seguente.



**ANALISI DC (Punto di riposo)**

- $v_i=0$
- $C_1, C_2$  e  $C_3$  sono un circuito aperto
- Sostituisco il MOS con modello ampi segnali

Determino il punto di riposo del circuito ( $I_{DQ}$ ,  $V_{DSQ}$ ,  $V_{GSQ}$ )


Determino i valori di  $g_m$  e  $r_d$

Se vogliamo applicare un segnale in ingresso e prelevare un segnale in uscita andando a non interagire col circuito di polarizzazione il metodo da utilizzare è quello di fare uso di condensatori di

accoppiamento. La tensione in ingresso viene immessa tramite un condensatore  $C_1$  e quella in uscita prelevata tramite un condensatore  $C_3$ . Oltre questi due condensatori poi c'è il condensatore  $C_2$  che alla frequenza del segnale può essere considerato un cortocircuito e quindi a quella frequenza il circuito risulterà privo di resistenza  $R_s$ . Il segnale viene applicato sul gate e prelevato sul Drain e quindi siamo in una configurazione a Source comune. Come possiamo analizzare questa configurazione? La procedura è la stessa vista in precedenza e cioè troviamo prima il punto di riposo imponendo i vincoli e sostituendo il MOS con il modello per ampi segnali.

Poi vado a trovare i valori relativi al punto di riposo ( $I_{DQ}$ ,  $V_{DSQ}$  e  $V_{GSQ}$ ) che in questo caso non sono 4 ma 3 in quanto la corrente in ingresso è sempre identicamente nulla. Risolti il nostro circuito dobbiamo andare a verificare che l'ipotesi di lavoro sia corretta (se siamo in presenza di un NMOS e abbiamo ipotizzato che siamo in zona di saturazione deve essere verificato che  $V_{DS} \geq V_{GS} - V_T$ . Se siamo in presenza di un PMOS dobbiamo invece verificare  $V_{DS} \leq V_{GS} - V_T$  perché il PMOS lavora nel terzo quadrante). Trovato il punto di lavoro dobbiamo determinare i parametri utili per il circuito per piccoli segnali ( $g_m$  e  $r_d$ ). Per semplicità noi utilizzeremo una  $r_d$  infinita (anche nei compiti d'esame) e quindi opereremo con un solo parametro.

### ANALISI AC – Media frequenza



Nell'analisi a media frequenza cominciamo a disabilitare la  $V_{CC}$ , e i condensatori, infine sostituiamo il MOSFET con il modello per piccoli segnali in modo di ottenere un circuito linearizzato. In questo caso non si fa più distinzione tra PMOS ed NMOS in quanto il circuito corrispondente è equivalente con  $g_m$  positivo. Quindi partendo dal circuito a sinistra otteniamo il circuito di destra.  $R_1$  e  $R_2$  risultano essere in parallelo perché dobbiamo ricordarci che  $V_{CC}$  viene posta a zero. La tensione di controllo è la  $V_{GS}$ . La  $R_D$  è tra Drain e  $V_{CC}$  ma essendo quest'ultima uguale a 0 viene posta tra Drain e terminale di riferimento. Ora andremo a determinare i nostri parametri resistenza di ingresso, di uscita e guadagni. Cominciamo da quelli più semplici, Resistenza di ingresso e amplificazione di corrente. Sono più semplici perché abbiamo detto che per i MOS consideriamo il dielettrico come un isolante perfetto e quindi la corrente in ingresso è nulla, quindi capiamo bene che il guadagno di corrente è infinito. Stesso discorso vale per la resistenza in ingresso che anche ora ha valore infinito. Per quanto riguarda la  $R'$  questa vale  $R_G$ .

$$A_i = \frac{i_o}{i_i} = \infty \quad R_i = \frac{v_i}{i_i} = \infty \quad R'_i = \frac{v_i}{i'_i} = R_G \parallel R_i = R_G$$

Andiamo ora a calcolare gli altri parametri e partiamo dalla Resistenza di Uscita  $R_o$ . Questa deve essere valutata nelle condizioni in cui il segnale di ingresso viene posto uguale a zero, ma se questo è uguale a zero anche la  $V_{GS}=0$ , questo vuol dire che il generatore di corrente controllato in tensione, che non posso di per sé rimuovere quando vado a calcolare la  $R_o$  ma che devo tenere in considerazione (solo a posteriori posso eventualmente eliminare se mi accorgo che risulta essere disattivato), in questo caso è effettivamente disattivato, allora se sono in queste condizioni vuol dire che quello è un ramo aperto e quindi una resistenza infinita. Quindi  $r_d$  è in parallelo ad un ramo aperto e quindi  $R_o=r_d$ . A questo punto è facile calcolare la  $R_o'$ .

$$R_o = \left. \frac{v_o}{i_o} \right|_{v_i=0} = r_d$$

$$R'_o = \left. \frac{v_o}{i'_o} \right|_{v_i=0} = r_d \parallel R_D$$

$\downarrow$

$$v_i = 0 \rightarrow v_{gs} = 0$$


Ora andiamo a calcolare il guadagno di tensione e quindi il rapporto tra tensione di uscita e tensione di ingresso. La  $V_o$  la posso calcolare in vari modi, la posso vedere come la caduta di potenziale su  $R_D$ , la posso vedere come la caduta di potenziale su  $r_d$  che è in parallelo a  $R_D$  oppure prendo in considerazione che le 2 resistenze sono in parallelo e che conosco già la corrente che scorre nel parallelo (nel senso che se sostituiamo le 2 resistenze con il loro parallelo la corrente che scorre nel parallelo è data proprio da  $g_m v_{gs}$ ). La  $g_m v_{gs}$  scorre nella maglia entrando dal - ed uscendo dal + e quindi il segno è negativo. Ora devo esprimere la  $v_{gs}$  in funzione della  $v_i$  ma notiamo proprio che  $v_i=v_{gs}$ .

$$A_v = \frac{v_o}{v_i} \quad \left. \begin{array}{l} v_o = -g_m v_{gs} (r_d \parallel R_D) \\ v_i = v_{gs} \end{array} \right\} \rightarrow A_v = -\frac{g_m v_{gs} (r_d \parallel R_D)}{v_{gs}} = -g_m (r_d \parallel R_D)$$

La prima considerazione da fare è sul segno che guadagno di tensione, questo ha segno – e quindi anche la configurazione a source comune è una configurazione invertente e quindi c'è un'inversione di segno (sfasamento di  $180^\circ$ ) tra segnale in entrata e quello in uscita. Il valore dell'amplificazione è proporzionale al  $g_m$  (che dipende dal punto di riposo e quindi posso operare sul punto di riposo per eventualmente aumentarne il valore), l'altra resistenza che influisce sull'amplificazione è la resistenza di Drain che ne dà una dipendenza diretta, abbiamo un'amplificazione che risulta proporzionale ai parametri del nostro transistore.

### Stadio amplificatore a source comune con resistenza di source

Ora passiamo ad analizzare la configurazione a source comune con resistenza di source. Cosa succede quindi nel caso in cui non inserisco il condensatore di bypass  $C_2$  sulla resistenza  $R_S$ ? Abbiamo quindi il circuito che segue. A questo punto dobbiamo fare l'analisi del punto di riposo che non cambia rispetto a prima e troviamo gli stessi valori di prima in quanto ricordiamo che i condensatori, per l'analisi dei grandi segnali, vengono considerati circuiti aperti. Lo stesso quindi vale per i valori  $g_m$  e  $r_d$ .



### ANALISI DC (Punto di riposo)

- $v_s=0$
- $C_1$  e  $C_2$  sono un circuito aperto
- Sostituisco il MOS con modello ampi segnali


Determino il punto di riposo del circuito ( $I_{DQ}$ ,  $V_{DSQ}$ ,  $V_{GSQ}$ )

Determino i valori di  $g_m$  e  $r_d$

Costruiamo il circuito equivalente a media frequenza considerando, per semplicità di calcolo,  $r_d=\infty$  e cioè molto grande alle altre resistenze del circuito. In questo caso il circuito diventa così come mostrato. La diversità è che Source ora non è collegato al Ground ma è collegato al terminale di riferimento tramite una resistenza  $R_s$ .

### ANALISI AC – Media frequenza

- $V_{CC}=0$
- $C_1$  e  $C_2$  sono un corto circuito
- Sostituisco il MOS con modello per piccoli segnali



Ora vediamo che alcuni valori non cambiano. Quali saranno i valori che non cambiano? Sono quelli relativi all'ingresso, abbiamo quindi i seguenti valori considerando che la corrente in ingresso è sempre nulla.

$$A_i = \frac{i_o}{i_i} = \infty \quad R_i = \frac{v_i}{i_i} = \infty \quad R'_i = \frac{v_i}{i'_i} = R_G \parallel R_i = R_G$$

Ora andiamo a vedere se cambia qualcosa sulle altre quantità. Anche in questo caso  $v_i=0$  vuol dire  $v_{gs}=0$ . Se  $v_i=0$  la tensione di gate è uguale a zero, la tensione di source è anch'essa uguale a zero perché è data da  $g_m v_{gs} R_S$  ma  $v_g=0$  quindi  $v_s=g_m v_{gs} R_S$ .

$$R_o = \frac{v_o}{i_o} \Big|_{v_i=0} = \infty \quad R'_o = \frac{v'_o}{i'_o} \Big|_{v_s=0} = R_o \parallel R_D = R_D$$

$$v_i = 0 \rightarrow v_{gs} = 0$$

Il guadagno di tensione cambia sicuramente. In questo caso  $v_i$  non è più uguale a  $v_{gs}$  ma è uguale alla tensione di gate. Si ha quanto segue.

$$\left. \begin{array}{l} v_i = v_g \\ v_s = g_m v_{gs} R_S \end{array} \right\} \rightarrow v_{gs} = v_g - v_s = v_i - g_m v_{gs} R_S$$


$$A_v = \frac{v_o}{v_i} \quad v_{gs} (1 + g_m R_S) = v_i \quad \rightarrow \boxed{v_{gs} = \frac{v_i}{(1 + g_m R_S)}}$$

Quindi l'effetto di aver introdotto  $R_S$  mi implica che  $v_{gs}$  che prima era  $v_i$  ora invece è una partizione di  $v_i$ , quindi una frazione di  $v_i$ .

Ora andiamo a calcolare la  $v_o$ , con questa possiamo calcolare il guadagno di tensione.

$$\left. \begin{array}{l} v_o = -g_m v_{gs} R_D \\ v_{gs} = \frac{v_i}{(1 + g_m R_S)} \end{array} \right\} \rightarrow A_v = -\frac{g_m R_D \frac{v_i}{(1 + g_m R_S)}}{v_i} = -\frac{g_m R_D}{(1 + g_m R_S)}$$

Ora confrontiamo le due configurazioni.



$$\boxed{A_v = -\frac{g_m R_D}{(1 + g_m R_S)}}$$


$$\boxed{A_v = -g_m (r_d \parallel R_D)}$$

A sinistra abbiamo la configurazione a source comune con resistenza di source mentre a destra senza resistenza di source. In entrambi i casi il parametro è negativo (questo è assodato perché abbiamo detto che tutte le volte che entriamo sul gate e usciamo sul drain abbiamo l'inversione di segno). Dopodiché, per confrontarle meglio, consideriamo  $r_d=\infty$  in entrambi i casi, vediamo che


l'amplificazione in modulo in assenza di resistenza di source è  $g_m R_D$  e in presenza di  $R_s$  è  $g_m R_D / (1 + g_m R_s)$ , in quest'ultimo caso l'amplificazione è minore di un fattore  $1 + g_m R_s$  ecco perché la resistenza di source è anche chiamata **resistenza di degenerazione di source** perché la sua introduzione implica un fattore di riduzione del guadagno. Questa cosa si può immaginare anche perché la  $v_{gs}$  non è più uguale alla  $v_i$  ma è una partizione della  $v_i$ . La  $R_s$  introduce una riduzione del guadagno che può essere corretta introducendo il condensatore di bypass. Da notare che in presenza di  $R_s$  se  $g_m R_s \gg 1$  l'amplificazione di tensione anche in questo caso si riduce a circa – il rapporto tra  $R_D$  ed  $R_s$ , quindi anche in questo caso l'amplificazione di tensione è circa pari al rapporto tra resistenza al drain e resistenza al Source, come per il caso dello stadio ad emettitore comune.

### Stadio amplificatore a drain comune

La configurazione a source comune appena vista consente di ottenere dei buoni guadagni di tensione ed è quindi quella certamente più utilizzata. Un altro tipo di configurazione utilizzata è quella a **drain comune**. In questo caso il drain è utilizzato come terminale di riferimento e quindi come vediamo viene anche rimossa la resistenza  $R_D$ , il terminale di gate viene utilizzato come terminale di ingresso e l'uscita viene prelevata dal Source. La differenza rispetto al caso di prima è che l'uscita viene presa dal Source invece che dal drain. Le resistenze rimangono le stesse di prima tranne quella di drain che è stata rimossa. La tensione di uscita viene prelevata tramite il condensatore  $C_2$  e quella di ingresso immessa tramite  $C_1$ . Saltiamo l'analisi del punto di riposo in quanto i passi sono sempre gli stessi di prima, per fare questo naturalmente supponiamo che il nostro MOSFET sia in saturazione, Si troveranno le grandezze di interesse, si verificano le ipotesi e si calcolano i parametri di interesse  $g_m$  e  $r_d$ .




Una volta fatto questo passiamo a fare il circuito equivalente per l'analisi a piccoli segnali. Anche in questo caso poniamo  $r_d = \infty$ .



Rispetto a prima la resistenza di drain è nulla e la resistenza di uscita si va a prendere sul Source. È evidente che avendo cambiato solo il terminale di uscita i parametri di ingresso rimarranno invariati.

$$A_i = \frac{i_o}{i_i} = \infty \quad R_i = \frac{v_i}{i_i} = \infty \quad R'_i = \frac{v_i}{i'_i} = R_G \parallel R_i = R_G$$

Quelli che cambieranno saranno invece i parametri di uscita. La  $R_o$  è la resistenza che vedo guardando dentro al Source, siccome ho un generatore di corrente controllato in tensione che non so se risulta essere acceso o spento in queste condizioni andiamo ad utilizzare il metodo canonico da usare in questi casi, disattivo i generatori indipendenti, utilizzo un generatore di prova e vedo quant'è la corrente erogata da questo generatore di prova. Il rapporto tra tensione di prova e corrente di prova mi daranno l'impedenza vista da quei due terminali. La situazione è la seguente. Per risolvere il circuito che segue vediamo quanto vale  $i_p$ ,  $v_g$  e  $v_s$ . A questo punto possiamo esprimere la  $v_{gs}$  che ho nell'espressione di  $i_p$  in funzione di  $v_p$  stessa. Quindi andando a sostituire otteniamo la  $R_o$ . Questo è un risultato noto che mi consente di accelerare nella risoluzione del circuito e mi dice che la resistenza vista dal terminale di source è  $1/g_m$ .



Successivamente possiamo calcolare  $R'_o$ .

$$R_o = \frac{1}{g_m}$$

$$R'_o = \frac{1}{g_m} \parallel R_S$$

Ora possiamo calcolare il guadagno di tensione.

$$\left. \begin{aligned} v_o &= g_m v_{gs} R_S \\ v_{gs} &= \frac{v_i}{(1 + g_m R_S)} \end{aligned} \right\} A_v = g_m R_S \frac{v_i}{(1 + g_m R_S)} \frac{1}{v_i} = \frac{g_m R_S}{(1 + g_m R_S)}$$

Il risultato ottenuto significa che il guadagno di tensione è palesemente minore di uno, non solo, il segno è positivo e quindi abbiamo una configurazione non invertente. Se però come accade molto spesso  $g_m R_S \gg 1$  allora questo vuol dire che il guadagno di tensione è circa uno. Quindi abbiamo in

uscita circa lo stesso segnale di ingresso, per questo motivo questa configurazione è chiamata anche a **inseguitore di source o source follower**. Questa configurazione è molto utile quando ho bisogno di un amplificatore con guadagno di tensione unitario e impedenza di uscita ( $R_o$ ) piccola e impedenza di ingresso ( $R_i$ ) elevata. Questi sono utili nei circuiti buffer che vedremo più avanti.


$$A_v = \frac{g_m R_s}{(1 + g_m R_s)}$$

Se  $(g_m R_s) \gg 1 \rightarrow A_v \approx 1$

Inseguitore di source  
(Source follower)

### Amplificatori multistadio


Abbiamo visto che gli stadi visti finora hanno ognuno le sue caratteristiche e proprietà, non sempre riesco con un unico stadio a soddisfare tutte le caratteristiche del mio progetto, in questo caso la soluzione è quella di mettere in cascata molti stadi di amplificatori (diversi o uguali) per soddisfare tutte le caratteristiche di progetto. Quello che viene fatto è mettere degli stadi in cascata come nell'immagine successiva. Come viene ottenuto il guadagno di tensione complessivo in questo caso? Il guadagno complessivo è il prodotto dei singoli guadagni. Quello a cui devo fare attenzione è che questi singoli guadagni sono diversi quando ogni singolo stadio è considerato a se stante ovvero, i guadagni che compaiono nel prodotto non sono quelli dei singoli stadi isolati.



$$A_v = \frac{v_n}{v_1} = \frac{v_n}{v_{n-1}} \frac{v_{n-1}}{v_{n-2}} \dots \frac{v_3}{v_2} \frac{v_2}{v_1} = A_{n-1} A_{n-2} \dots A_2 A_1$$

I guadagni che compaiono nel prodotto non sono quelli calcolati per i singoli stadi isolati, ma devono tenere conto dell'interazione tra gli stadi stessi.

Vediamo quindi meglio di cosa si tratta e lo vediamo a livello generale. Non mi pongo il problema della configurazione che sto utilizzando, ogni stadio avrà le sue caratteristiche, cioè resistenza  $R_i$ , resistenza  $R_o$  e guadagno  $A_{V1}$ . Poniamo in cascata due stadi. Il primo stadio avrà la sua resistenza di ingresso  $R_{i1}$ , il suo generatore di tensione di valore  $A_{V1}V_1$ . Il secondo stadio avrà la resistenza in uscita del primo stadio collegato in ingresso alla resistenza in ingresso  $R_{i2}$ . Poi avrò il generatore di tensione di valore  $A_{V2}V_2$ . Ora devo calcolare l'amplificazione complessiva degli amplificatori in cascata. Questa è data da  $v_o/v_s = v_o/v_2$   $v_2/v_1 = A_2 A_1$ . Vediamo ora che valore c'è tra  $A_1$  e  $A_2$  ed il valore di  $A_{V1}$  e  $A_{V2}$  perché abbiamo detto che generalmente questi non coincidono. Procediamo quindi con il calcolo di  $v_2$  e  $A_1$  risolvendo la maglia ottenendo il risultato di sotto.



$$v_2 = A_{v1} v_1 \frac{R_{i2}}{R_{i2} + R_{o1}} \quad A_1 = \frac{v_2}{v_1} = A_{v1} \frac{R_{i2}}{R_{i2} + R_{o1}}$$

Questo risultato è importante perché  $A_1$  non è più uguale ad  $A_{v1}$  ma è diversa perché c'è da considerare  $R_{i2}$  cioè la resistenza di ingresso dello stadio a valle. In realtà ci sono due casi specifici in cui le 2 amplificazioni coincidono, se accadono 2 cose, se  $R_{o1}=0$  oppure  $R_{i2}=\infty$ . In questo caso  $A_1=A_{v1}$ . In queste configurazioni si dice che lo stadio a valle non carica lo stadio a monte.

$$A_1 = A_{v1} \frac{R_{i2}}{R_{i2} + R_{o1}} \quad \text{Se } \begin{cases} R_{o1} = 0 \\ \text{oppure} \\ R_{i2} = \infty \end{cases} \rightarrow A_1 = A_{v1}$$

Lo stadio a "valle" non carica  
lo stadio a "monte"

Questo per quanto riguarda  $A_1$ , e per quanto riguarda  $A_2$ ? Per quanto riguarda  $A_2$  la cosa non cambia, possiamo quindi andare a calcolare la sua espressione.

$$A_1 = A_{v1} \frac{R_{i2}}{R_{i2} + R_{o1}} \quad A_2 = \frac{v_o}{v_2} = A_{v2}$$

$$A_v = \frac{v_o}{v_s} = \frac{v_o}{v_2} \frac{v_2}{v_1} = A_2 A_1 = A_{v1} A_{v2} \frac{R_{i2}}{R_{i2} + R_{o1}}$$


Quello che abbiamo fatto è un semplice esempio. Sulle dispense troviamo un altro esempio.

## Lezione 22/04/2020

### Funzione di trasferimento degli amplificatori

Vedremo qual è il comportamento in frequenza degli amplificatori. Questa parte non viene fatta in modo approfondito e ci permette di analizzare la risposta in frequenza degli amplificatori. Nei nostri circuiti sono presenti sia dei condensatori esterni, cioè condensatori che noi abbiamo aggiunto al nostro circuito per accoppiare il segnale, ecc., o dei condensatori intrinseci interni a ciascun componente. Come sappiamo i condensatori e induttanze hanno una impedenza in funzione della frequenza, e quindi al variare della frequenza il loro contributo (effetto sul circuito) varierà. Questo

vuol dire che al variare della frequenza del segnale, siccome cambia il loro effetto sul circuito stesso, cambierà anche il segnale del nostro amplificatore. Solitamente per analizzare la risposta in frequenza degli amplificatori si va a valutare la funzione di trasferimento, per funzione di trasferimento si intende il rapporto tra tensione in uscita che si va a prelevare all'uscita dell'amplificatore e la tensione di ingresso. L'analisi della funzione di trasferimento viene fatta nel dominio di Laplace e quindi nel dominio della variabile complessa  $s$  e l'andamento viene identificato tramite i diagrammi di Bode. Quella che viene utilizzata più frequentemente è il diagramma di Bode del modulo della funzione di trasferimento. Molto spesso, nel caso degli amplificatori, questo presenta l'andamento mostrato in figura.



Sull'asse delle ordinate c'è la funzione di trasferimento in modulo  $A$  valutata in  $j\omega$  che viene espresso in dB e nelle ascisse c'è la frequenza in Hz. Quello mostrato in figura è un andamento tipico, gli amplificatori sono caratterizzati da una banda passante in cui si ha un intervallo di frequenze all'interno del quale la risposta dell'amplificatore è più o meno costante. Il guadagno all'interno della banda passante viene chiamato **guadagno di centro banda** ( $A_{CB}$ ). La **banda passante** viene chiamata così perché a sinistra e destra di questa banda c'è una forte diminuzione del guadagno. Il limite della banda viene individuato prendendo il modulo a -3 dB della risposta del nostro amplificatore e sono indicati come limite inferiore di banda ( $f_L$ ) e limite superiore di banda ( $f_H$ ). Tra limite inferiore e superiore di banda c'è un bel distanziamento, di solito almeno 2 decadi, e in questo caso il comportamento dell'amplificatore è quello mostrato in figura. Se siamo in presenza di un comportamento di questo tipo vuol dire che siamo in presenza di un certo numero di poli e di zeri (ogni elemento reattivo indipendente introduce un polo nel circuito e quindi il numero dei poli è uguale al numero degli elementi reattivi indipendenti). Questi poli e zeri danno il loro contributo frequenziale in due range separati ovvero, un certo numero di elementi reattivi danno il loro contributo a frequenza bassa ovvero  $<f_L$  e superato questo il loro contributo diventa costante. Poi abbiamo invece una serie di elementi circuituali reattivi che danno il loro effetto ad alta frequenza e quindi il loro contributo è visibile per frequenza  $>f_H$ . Cosa determina se un elemento reattivo fornisce il suo contributo a bassa o alta frequenza? Ovviamente è dovuto al valore del condensatore stesso (valore numerico della capacità e dell'induttanza). I condensatori di valore più elevato daranno un contributo preponderante sulle basse frequenze e quelli più piccoli daranno un effetto maggiore sulle alte frequenze. Se siamo in presenza di una risposta di questo tipo ed il

comportamento, e quindi poli e zeri a bassa ed alta frequenza sono ben separati (almeno un paio di decadi), allora la funzione di trasferimento del nostro amplificatore può essere scritta nel modo seguente, ovvero possiamo scrivere la funzione di trasferimento come il prodotto di due funzioni di trasferimento, la funzione di trasferimento a bassa frequenza ( $F_L(s)$ ) per la funzione di trasferimento ad alta frequenza ( $F_H(s)$ ). Fare un'operazione di questo tipo vuol dire, nell'ipotesi di aver identificato tutti i poli e zeri del nostro circuito, possiamo dividere questi in due gruppi, un gruppo a bassa frequenza e un gruppo ad alta frequenza. In  $F_L(s)$  vengono raccolti quelli a bassa frequenza ed in  $F_H(s)$  vengono raccolti quelli ad alta frequenza.

$$A(s) = \frac{V_U(s)}{V_{IN}(s)} = A_{CB} F_L(s) F_H(s)$$

Questa mi consente di dire che a bassa frequenza

Bassa frequenza

$$A(s) \approx A_{CB} F_L(s)$$

$$F_L(s) = \frac{(s + \omega_{z_1})(s + \omega_{z_2}) \cdots (s + \omega_{z_{m'}})}{(s + \omega_{p_1})(s + \omega_{p_2}) \cdots (s + \omega_{p_{n'}})}$$

I poli e gli zeri che determinano il comportamento a bassa frequenza sono di solito quelli relativi agli elementi reattivi (condensatori e induttanze) esterni ai componenti elettronici.

e ad alta frequenza

Alta frequenza

$$A(s) \approx A_{CB} F_H(s)$$

$$F_H(s) = \frac{\left(1 + \frac{s}{\omega_{z'_1}}\right) \left(1 + \frac{s}{\omega_{z'_2}}\right) \cdots \left(1 + \frac{s}{\omega_{z'_{m''}}}\right)}{\left(1 + \frac{s}{\omega_{p'_1}}\right) \left(1 + \frac{s}{\omega_{p'_2}}\right) \cdots \left(1 + \frac{s}{\omega_{p'_{n''}}}\right)}$$


I poli e gli zeri che determinano il comportamento a alta frequenza sono di solito quelli relativi ai condensatori interni ai componenti elettronici.

**Limite di funzionamento ad alta frequenza: la frequenza di transizione**

La **frequenza di transizione** è quella frequenza a cui il guadagno di corrente a corto circuito nella configurazione ad emettitore comune diventa unitaria. Noi abbiamo considerato  $h_{fe}$  costante, in realtà non è così in quanto questo ha un andamento caratteristico a singolo polo, cioè un andamento costante a bassa frequenza, un singolo polo in  $\omega_B$  e dopo abbiamo una pendenza di 20 dB per decade (o 6dB ad ottava che è la stessa cosa) fino ad arrivare ad una frequenza caratteristica  $\omega_T$  ( $f_T$ ) a cui il modulo del guadagno è uguale a zero ossia il guadagno vale 1. Per valori superiori il nostro componente non è quindi più in grado di fornire un'amplificazione. Questa frequenza  $f_T$  la

troviamo nei datasheet. Il prodotto guadagno banda è il prodotto tra l'altezza massima della banda per la frequenza di transizione.

Per un transistor bipolare, la frequenza di transizione ( $f_T$ ) è la frequenza a cui il guadagno di corrente di cortocircuito dell'amplificatore nella configurazione a emettitore comune diviene unitario



Per un transistor MOSFET, la frequenza di transizione ( $f_T$ ) è la frequenza a cui il guadagno di corrente di cortocircuito dell'amplificatore nella configurazione a source comune diviene unitario

$$f_T \propto \mu \frac{V_T}{W_B^2} \quad \text{BJT}$$

$$f_T \propto \mu \frac{V_{GS} - V_T}{L^2} \quad \text{MOSFET}$$

### Teoria semplificata della reazione

#### Teoria semplificata della reazione

Il principio della reazione consiste nel riportare all'ingresso di un sistema una porzione del segnale in uscita, in modo da modificare le proprietà del sistema stesso.


In tutti quei casi nei quali lo scopo è quello di mantenere una grandezza costante, la reazione che si realizza è di tipo negativo, vale a dire che il segnale riportato in ingresso ha segno rovesciato rispetto a quello del segnale di ingresso che lo ha prodotto. In questo modo ogni variazione determina un effetto a essa opposto, che tende a contrastarla.

In campo elettronico la reazione utilizzata è di solito negativa, anche se gli scopi per cui viene realizzata sono ben più vari che della semplice regolazione di una grandezza.

Dobbiamo introdurre la **teoria semplificata della reazione** perché molti circuiti elettronici hanno una reazione, del resto anche quando abbiamo fatto il transistore bipolare abbiamo detto che  $R_E$  introduce una reazione. Andremo a vedere come alcuni circuiti fanno ampio uso della reazione e quindi diamo alcuni principi minimi per capire quello che andremo a vedere.

Dato un nostro sistema siamo in presenza di un'uscita, la reazione consiste nel prelevare una parte dell'uscita la si riporta in ingresso e solitamente si fa un confronto fra l'ingresso e la porzione di uscita in modo tale da modificare la risposta del sistema. Solitamente i sistemi in reazione sono diffusissimi e fanno parte della vita di tutti i giorni, noi stessi siamo dei sistemi in reazione. Uno degli scopi della reazione è per mantenere una grandezza costante, in questo caso viene realizzata una **reazione di tipo negativo**, cioè la parte che viene riportata in ingresso è di segno opposto a quello di ingresso. Poi c'è la **reazione di tipo positivo**. I sistemi elettronici hanno in genere reazioni di tipo negativo anche se esistono anche sistemi di tipo positivo, ad esempio utilizzata per gli oscillatori.


Possiamo dare uno schema di base di un circuito (con un amplificatore) in cui è presente una reazione. Possiamo vedere il nostro generatore  $V_s$  che entra in una rete sommatrice, collegata ad un amplificatore di base di guadagno  $A$  collegato ad una rete di prelievo. Questa ha un segnale in uscita e tramite una rete di reazione con guadagno  $\beta$  riporta un segnale in ingresso alla rete sommatrice.




La rete sommatrice e la rete di prelievo possono avere diverse configurazioni a seconda di come si comportano. Di reti di prelievo ne esistono fondamentalmente di due tipologie. Posso andare per esempio a prelevare la tensione di uscita allora collogo la rete di reazione al segnale di uscita nel modo mostrato a sinistra della figura in basso (praticamente la rete di reazione è collegata in parallelo al carico). La rete di reazione moltiplica per  $\beta$  questo segnale e lo riporta in ingresso ( $\beta$  è solitamente minore di 1). Possiamo invece avere anche un prelievo di corrente, in questo caso la rete di reazione è collegata in serie al carico. Nella rete di reazione scorrerà la stessa corrente nel carico, a questa corrente verrà applicato il guadagno  $\beta$  e riportato in ingresso.

## Tipologie di prelievo del segnale d'uscita

Prelievo di tensione




Prelievo di corrente




In modo del tutto analogo possiamo avere due tipologie di re-inserzione del segnale in ingresso (o rete sommatrice). Il segnale che esce dalla rete di reazione posso metterlo in serie alla sorgente di segnale  $V_s - R_s$ . Questa inserzione di tipo serie. L'altra possibilità è l'inserzione in parallelo. In questo caso il generatore di segnale viene schematizzato con l'equivalente di Norton (un generatore di corrente con la resistenza  $R_s$  in parallelo) e la rete di reazione viene posta in parallelo, in pratica fornisce una corrente che si andrà a sottrarre (in caso di inserzione negativa) alla corrente  $I_s$ .

## Tipologie di re-inserzione del segnale in ingresso

Inserzione serie




Inserzione parallelo



Siccome poi ho due possibilità di inserzioni in ingresso e due possibilità di prelievo in totale abbiamo la combinazione di quattro tipologie di circuiti. Indipendentemente dal tipo di inserzione o dal tipo di prelievo possiamo rappresentare il segnale di ingresso (quindi una tensione o una corrente)  $X_s$  in ingresso ad un sommatore ideale, cioè un circuito detto rete sommatrice che non fa altro che fare la somma tra due segnali in ingresso  $X_s$  e  $X_f$  ( $f$  sta per feedback) e lo restituisce in uscita  $X_i$ . Il risultato di questa somma viene applicato ad un sommatore con guadagno  $A$ . Il segnale di uscita dall'amplificatore lo applico alla rete di reazione con guadagno  $\beta$ .

Rappresentazione generale di una rete in reazione



La rete di reazione è semplificata perché applichiamo delle ipotesi semplificative che sono: l'amplificatore è unidirezionale e quindi il segnale non può tornare indietro, anche la rete di reazione è unidirezionale, il valore del guadagno  $\beta$  è indipendente dalla resistenza del carico e della resistenza della sorgente e quindi diciamo che  $\beta$  è costante. Ora ci interessa andare a valutare la seguente cosa: se abbiamo un amplificatore che guadagna  $A$  e lo andiamo ad utilizzare all'interno di un sistema in reazione, quanto vale il guadagno della rete reazionata? Ovvero, quanto vale il rapporto  $X_o/X_s$ ? Vediamo di andarlo a calcolare.

$$\begin{aligned} X_i &= X_s + X_f \\ X_f &= \beta X_o \end{aligned} \quad \Rightarrow \quad \begin{aligned} X_i &= X_s + \beta X_o \\ X_o &= AX_i \end{aligned} \quad \Rightarrow \quad X_o = A(X_s + \beta X_o) \quad \Rightarrow \quad \frac{X_o}{X_s} = \frac{A}{1 - \beta A}$$

Troviamo quindi la funzione di trasferimento che è quella indicata sopra. Ora data una rete di reazione il valore di  $A$  si definisce guadagno ad anello aperto (perché è il guadagno se la mia rete di reazione viene aperta), il termine  $\beta A$  è chiamato **guadagno di anello** perché è il guadagno di un segnale che percorre tutto l'anello,  $A_f$  viene definito **Guadagno ad anello chiuso**.

A Guadagno ad anello aperto


$$A_f = \frac{X_o}{X_s} = \frac{A}{1 - \beta A}$$

Guadagno ad anello chiuso

βA Guadagno d'anello

Ora possiamo vedere quando si va a parlare di reazione positiva e reazione negativa. In un circuito in cui  $|A_f| < |A|$  siamo in presenza di una reazione negativa, viceversa siamo in presenza di reazione positiva. Nella maggior parte dei casi ci si trova ad operare con reazione negativa e quindi quello

che otteniamo è sicuramente che il guadagno ad anello chiuso risulta essere inferiore al guadagno ad anello aperto. Quindi la rete di reazione come effetto ha sicuramente una diminuzione del guadagno, questo potrebbe sembrare negativo, però in alcuni casi questo effetto è positivo, infatti andiamo ad analizzare un caso specifico per cui questo effetto di riduzione del guadagno è positivo.




Analizziamo quindi il caso in cui  $|\beta A| \gg 1$ . Se  $|\beta A| \gg 1$  allora il guadagno è circa  $-1/\beta$ , questo vuol dire che in questo caso il guadagno non dipende più dall'amplificatore ma solo dalle caratteristiche della rete di reazione, in particolare se la rete di reazione è costituita da una rete di rapporti tra resistenze potremmo ottenere un guadagno complessivo che dipende solo da un rapporto di resistenze e questo significa avere un guadagno che è stabile, in quanto rapporto di resistenze, e soprattutto indipendente dalle caratteristiche specifiche dell'amplificatore. Questo vuol dire che se abbiamo un amplificatore con un guadagno molto elevato, se utilizziamo un sistema in reazione, allora il guadagno complessivo diventa indipendente di fatte dalle caratteristiche specifiche dell'amplificatore ma solo dalla rete di reazione, allora tutti i problemi che ci eravamo posti, che l'amplificatore dipende da parametri che possono essere di tipo ambientale ad esempio la temperatura e possono differire da un componente all'altro, allora in questo caso con la reazione ottengo un guadagno costante. Per ottenere questo l'unica cosa richiesta è che l'amplificatore abbia un guadagno molto elevato.

Ora vediamo di dimostrare anche che la reazione non ha solo un effetto sul guadagno ma anche un effetto sulle resistenze, in particolare la reazione va a modificare quelle che sono le resistenze di ingresso  $R_i$  e di uscita  $R_o$  del nostro amplificatore. Gli effetti sulle resistenze però sono differenti a seconda del tipo di inserzione e del tipo di prelievo. Di questi quattro combinazioni di circuiti noi ne andremo a considerare solo uno che ci tornerà utile nei regolatori di tensione.

Vediamo quindi l'effetto che abbiamo sull'impedenza di uscita in presenza di una reazione di tensione. Nell'immagine che segue l'amplificatore è schematizzato con un generatore di tensione controllato in tensione  $AX_i$  e possiede la resistenza  $R_o$  di uscita. A questa vado ad applicare la mia reazione tramite un prelievo di tensione. Quanto vale la resistenza complessiva in feedback  $R_{of}$ ? La resistenza vista tra due terminali abbiamo visto che può essere valutata facendo il rapporto tra la tensione a vuoto, cioè la tensione che misuro tra questi due terminali, quando non è applicato nessun carico diviso la corrente di cortocircuito ovvero, la corrente che scorre tra questi due terminali quando questi vengono posti in cortocircuito. Quindi possiamo andare a calcolare la nostra

R<sub>of</sub>. Per fare il calcolo della I<sub>sc</sub> dobbiamo considerare che la reazione è nulla perché non c'è un carico in uscita (in quanto viene messo in cortocircuito), se la reazione è nulla allora X<sub>i</sub>=X<sub>s</sub>.




Indefinitiva ottengo questa importante conclusione, cioè in presenza di reazione non solo il guadagno viene diminuito di un fattore (1-βA) ma se sono in presenza di una reazione di tensione allora la resistenza di uscita è uguale alla resistenza di uscita dell'amplificatore a loop aperto diminuito di un fattore (1-βA). Se invece di fare un prelievo di tensione faccio un prelievo di corrente, in questo caso la resistenza di uscita è moltiplicata (1-βA). Nel circuito di ingresso se ho un'inserzione di tipo serie la resistenza di ingresso dell'amplificatore viene moltiplicata per un fattore (1-βA), se ho una inserzione in parallelo la resistenza di ingresso viene divisa per (1-βA).

## Lezione 23/04/2020

### Amplificatori differenziali


Oggi analizzeremo l'amplificatore operazionale che appartiene alla più ampia classe degli amplificatori differenziali. Questo è un amplificatore con due porte di ingresso ed un terminale di riferimento. Quindi abbiamo la tensione v<sub>1</sub> tra il primo terminale di ingresso ed il terminale di riferimento, la tensione v<sub>2</sub> tra il secondo terminale di ingresso ed il terminale di riferimento. La tensione di uscita v<sub>u</sub> tra la porta di uscita ed il terminale di riferimento è proporzionale solo alla differenza delle due tensioni di ingresso.

In molte applicazioni risulta utile disporre di un amplificatore in grado di fornire in uscita un segnale proporzionale alla differenza tra i segnali applicati a due ingressi e indipendente dalla componente rispetto a massa presente con eguale ampiezza in ciascuno dei segnali.




Naturalmente se la differenza tra le due tensioni di uscita è nulla anche quella di uscita sarà nulla. L'amplificatore risulterà indipendente. Quali sono le applicazioni in cui è vantaggioso utilizzare un amplificatore differenziale? Sono tutte quelle applicazioni in cui ho disturbi sui due terminali che siano più o meno uguali. Ad esempio, sappiamo che la rete elettrica è distribuita all'interno delle case ed i luoghi di lavoro con alimentazione monofase in cui abbiamo 2 terminali che portano l'alimentazione con un terminale o filo che porta la fase ed ha un potenziale di circa 220V ed una frequenza di 50 Hz ed un terminale o filo neutro che ha un potenziale che è quasi uguale al terminale di terra. Se abbiamo un microfono e vogliamo amplificare la tensione che si presenta ai capi di questo microfono quello che succede è che se i fili del microfono passano vicino alla rete elettrica allora questi terminali hanno un accoppiamento capacitivo sia col terminale di fase che col terminale neutro. Dei due quello che dà di disturbi è il terminale di fase perché il terminale neutro ha una tensione circa 0. Questa cosa genera disturbi sui fili del microfono. Se poi vado ad amplificare questo segnale se utilizza un amplificatore differenziale succede che se il rumore pur essendo una variabile aleatoria che varia nel tempo, tuttavia i due disturbi vadano allo stesso modo nel tempo, se io vado ad amplificare quindi solo la differenza delle tensioni, allora vado ad amplificare solo  $v_s$  in quanto il rumore si cancella. Quindi l'amplificatori differenziali sono molto utili quando mi serve di andare a cancellare i cosiddetti disturbi a modo comune ovvero quei disturbi che sono variabili nel tempo ma che istante per istante sono uguali su entrambi i fili.

L'utilizzo di un amplificatore differenziale risulta particolarmente utile in quei casi in cui sono presenti prevalentemente disturbi a modo comune, come quelli, per esempio, indotti da accoppiamenti elettrostatici tra i cavi di rete a 50 Hz e le linee microfoniche.



Fare la differenza di tensione significa cancellare tutti quei disturbi che istante per istante sono uguali in entrambi i fili. Ora però andiamo con ordine e andiamo a definire tutte le caratteristiche utili per gli amplificatori differenziali ma prima diamo qualche definizione. Il segnale a modo differenziale, date le grandezze definite come nella figura nell'immagine seguente, è quel segnale dato dalla differenza tra  $v_1$  e  $v_2$ . Il segnale a modo comune è invece la semisomma dei due segnali di ingresso. Da queste 2 espressioni possiamo rappresentare anche  $v_1$  e  $v_2$  in funzione di  $v_c$  e  $v_d$ , così come rappresentato nell'immagine seguente. Questa trasformazione mi dice che posso analizzare l'amplificatore differenziale o utilizzando come tensioni di ingresso  $v_1$  e  $v_2$  o utilizzando le grandezze  $v_c$  e  $v_d$ , questo è come fare un cambiamento del sistema di riferimento quando sono in coordinate cartesiane.




$$v_d = v_1 - v_2 \quad \text{Segnale a modo differenziale}$$

$$v_c = \frac{v_1 + v_2}{2} \quad \text{Segnale a modo comune}$$

$$\begin{cases} v_1 = \frac{v_d}{2} + v_c \\ v_2 = -\frac{v_d}{2} + v_c \end{cases}$$

Detto questo posso andare a calcolare il guadagno rispetto al nuovo sistema di riferimento, quindi andiamo a definire il guadagno a modo differenziale ed il guadagno a modo comune così come definito di seguito. Posso definire anche il CMRR o Rapporto di Reiezione del Modo Comune che è il rapporto del guadagno a modo differenziale e guadagno a modo comune. Questo parametro è importante perché nel caso ideale l'amplificatore amplifica solo la differenza dei segnali di ingresso, e quindi AC in questo caso è uguale a zero e un CMRR di valore  $\infty$ . Nei casi reali il CMRR non sarà  $\infty$  ma comunque sarà un valore molto elevato e si misura in dB (dell'ordine dei 90/100 dB). Per essere un buon amplificatore il guadagno a modo differenziale deve essere almeno 4 o 5 ordini di grandezza in più rispetto al guadagno a modo comune.




$$A_d = \frac{v_u}{v_d} \quad \text{Guadagno a modo differenziale}$$


$$A_c = \frac{v_u}{v_c} \quad \text{Guadagno a modo comune}$$

$$CMRR = \frac{A_d}{A_c} \quad \text{Rapporto di reiezione del modo comune (Common Mode Rejection Ratio)}$$

Tenendo a mente quella che è la trasformazione trovata prima che ci permetti di scrivere  $v_d$  e  $v_c$  in funzione di  $v_1$  e  $v_2$  (questo consente anche di trovare  $v_1$  e  $v_2$  quando abbiamo  $v_d$  e  $v_c$ ). Questo mi consente anche di trovare  $A_1$  e  $A_2$  con  $A_d$  e  $A_c$ , nel modo seguente.



Da questa ottengo quindi



Queste dette finora sono le nozioni di base per gli amplificatori differenziali.

### Amplificatori differenziali

Ora andiamo a studiare un tipo particolare di amplificatore differenziale detto amplificatore operazionale. L'amplificatore operazionale viene anche detto **op amp** o semplicemente **operazionale** che ha varie caratteristiche le tre principali sono che ha un ingresso differenziale quindi presenta due ingressi e nel caso ideale amplifica solo la differenza della tensione dei due ingressi. Nel caso ideale ma anche in quello reale ha un guadagno differenziale molto elevato, l'ultima proprietà è che è accoppiato in continua, cioè i segnali di ingresso \$v\_1\$ e \$v\_2\$ sono collegati ai circuiti interni direttamente senza condensatore di accoppiamento in ingresso e quindi non ho un limite di banda inferiore e quindi la frequenza si estende per frequenze inferiori fino a frequenza nulla. Non ho quindi un limite inferiore di banda ma ho un limite superiore di banda che costituisce quindi la banda stessa del mio amplificatore, quindi l'\$f\_l\$ visto ieri in questo caso è uguale a 0, in questo caso si dice quindi che l'amplificatore è accoppiato in continua. Si chiama operazionale perché i primi amplificatori di questo tipo furono introdotti per fare delle operazioni sul segnale, come somma o sottrazioni all'interno di circuiti più complessi. Questo amplificatore poi si è rivelato molto versatile e quindi viene utilizzato anche per altre cose. Negli anni 60 fu introdotto il primo operazionale su circuito integrato. Un'altra proprietà degli operazionali è che con questi è possibile realizzare circuiti che hanno un comportamento reale molto vicino a quello ideale.


L'amplificatore operazionale ("op amp" o semplicemente "operazionale") è un amplificatore con le seguenti caratteristiche principali:

- ingresso differenziale
- guadagno molto elevato
- accoppiato in continua (banda che si estende fino a frequenza nulla)


Il nome "operazionale" deriva dal fatto che esso venne inizialmente concepito per la realizzazione di operazioni di somma e sottrazione tra segnali all'interno di circuiti più complessi.

I primi amplificatori operazionali erano costruiti utilizzando componenti discreti e avevano un costo proibitivo (decine di dollari). Intorno alla metà degli anni '60 fu il prodotto il primo operazionale su circuito integrato: il  $\mu$ A 709. Nonostante caratteristiche non eccellenti e un costo ancora elevato l'apparizione di tale dispositivo segnò l'inizio di una nuova era nel progetto dei circuiti elettronici. In pochi anni furono disponibili operazionali di elevata qualità a prezzi estremamente bassi (decine di centesimi di dollaro). Una delle ragioni della popolarità degli operazionali risiede nella loro versatilità.


Vediamo ora qual è il simbolo dell'operazionale, questo è un triangolo con due terminali di ingresso e uno di uscita. Un ingresso è indicato con + ed è chiamato ingresso non invertente e l'altro è indicato con – ed è chiamato ingresso invertente.



In realtà quando andiamo a comprare un operazionale questo presenta anche altri due terminali che nei circuiti non sono rappresentati ma che senza di questi l'amplificatore non può funzionare, questi due terminali sono quelli dell'alimentazione, infatti l'operazionale è costituito da transistori MOSFET e BJT che sono componenti attivi, che possono cioè amplificare il segnale, a patto di essere alimentati. In particolare, l'alimentazione viene fornita nel modo indicato in figura. Il terminale a comune delle due batterie viene preso come terminale di riferimento delle tensioni. In genere le due alimentazioni sono duali e cioè hanno entrambi lo stesso valore ( $V_{CC}=V_{EE}$ ) con valori tipici di 5, 10, 12, 18 V, quindi ad esempio 18V applicata al piedino superiore e – 18 V applicata al piedino inferiore. In questo caso il baricentro è nullo, cioè la media delle due tensioni presa come tensione di riferimento è nulla. In altri casi il baricentro non è nullo.




Di solito si dà per scontata la presenza delle due alimentazioni, se si vuole rappresentare anche le due alimentazioni allora abbiamo il simbolo seguente.



Ora andiamo a vedere com'è il circuito equivalente che è quello mostrato in figura. Tra i due terminali in ingresso è presente una resistenza di ingresso  $R_i$ , questo dato viene fornito. Il circuito di uscita è costituito da un generatore di tensione comandato in tensione di valore  $A_{vol} V_{in}$ , dove  $V_{in}$  è la differenza tra la tensione sul terminale non invertente e quella sul terminale invertente con in serie la resistenza di uscita  $R_o$  dell'operazionale, l'uscita è il terminale + della mia tensione di uscita. Ma la tensione di uscita rispetto a quale terminale di riferimento viene calcolata? Questa è riferita al terminale baricentro delle nostre alimentazioni. Attenzione che i terminali di ingresso non hanno un collegamento al ground e quindi non hanno il ground come tensione di riferimento.

Circuito equivalente per le variazioni




Proseguiamo andando a vedere le caratteristiche reali ed ideali di un operazionale introdotto negli anni 70 che tuttavia è molto diffuso ed utilizzato per molte applicazioni generiche.

Proprietà	Operazionale ideale	Operazionale reale (μA 741)
Amplificazione ad anello aperto ( $A_{vol}$ )	$\infty$	$10^5$
Resistenza di ingresso ( $R_i$ )	$\infty$	$2 \text{ M}\Omega$
Resistenza di uscita ( $R_o$ )	0	$25 \Omega$
Banda	$\infty$	4-8 Hz
Prodotto Guadagno Banda	$\infty$	1 MHz
CMRR	$\infty$	90 dB

La banda è l'unico parametro che si discosta molto tra amplificatore operazionale ideale e amplificatore operazionale reale, in realtà questa non è una grossa limitazione perché gli operazionali vengono utilizzati in sistemi in reazione e quello che mi interessa è il prodotto guadagno banda (che si ottiene dal prodotto tra il guadagno o amplificazione ad anello aperto e la banda) che è molto elevato. Siccome il prodotto guadagno banda è molto elevato ed inoltre è costante nei sistemi reazionati, allora se mi accontento di un'amplificazione di  $10^2$  (e non  $10^5$ ) allora avrò una banda più alta.

Ora vediamo com'è fatta la caratteristica di trasferimento di un amplificatore operazionale a loop aperto.




Caratteristica di trasferimento di un operazionale con  $A_{vol}=10^4$ , livelli di saturazione di  $\pm 10 \text{ V}$  e tensione di offset di 5 mV.

L'operazionale mostrato tramite la caratteristica di sopra ha un guadagno  $A_{vol}$  di  $10^4$ , questo vuol dire che se applico 1V in ingresso ho  $10^4\text{V}$  in uscita? Ovviamente no anche se questa è la risposta che molti di noi danno all'esame, non dobbiamo dimenticarci che il nostro circuito operazionale

funziona solo se alimentato, supponiamo che sia alimentato a +/- 10 V, allora la tensione di uscita può variare ma i suoi limiti di variazione sono determinati dall'alimentazione stessa, quindi la tensione di uscita può arrivare al massimo a questi valori (in realtà leggermente meno di questo limiti). Se consideriamo questi limiti, la zona lineare in cui la tensione di uscita è pari ad  $A_{vol} V_{in}$  ha un range piuttosto limitato, nel nostro caso 2 mV. La tensione di offset è la tensione che deve essere applicata dall'esterno per fare sì che la tensione di uscita sia nulla. In caso di offset nullo la curva sarà centrata nell'origine (noi considereremo sempre operazionali con offset nulli e quindi con la curva centrata nell'origine). Un operazionale non viene quindi quasi mai utilizzato a loop aperto in quanto satura immediatamente a causa dell'elevato guadagno. L'operazionale quindi noi lo utilizzeremo sempre a loop chiuso, quindi in un sistema in reazione, che farà in modo di mantenere sempre piccola la differenza di potenziale tra i due terminali di ingresso e quindi di mantenere il funzionamento dell'operazionale in zona lineare.

### Amplificatori operazionali – metodo del corto circuito virtuale

Ora andremo ad applicare il metodo del corto circuito virtuale che serve a studiare i circuiti. Questo metodo si applica quando l'amplificatore operazionale opera in zona lineare e quindi quando questo non è saturo. Abbiamo detto che la  $v_o$  è limitata dalla tensione di alimentazione, l'amplificazione è molto elevata, allora si ha che  $v_{in}$  è infinitesima e quindi la differenza di potenziale tra terminale in ingresso + e terminale in ingresso - è circa 0. Ricapitolando se opero in zona lineare, quando l'amplificatore non è saturo, allora la differenza di potenziale tra i due terminali di ingresso è circa 0, quindi le due tensioni ai terminali di ingresso sono circa uguali. Ricordandoci che queste due tensioni in ingresso sono collegate tra loro da una tensione che nel caso ideale è infinita e nel caso reale è comunque molto alta allora la corrente che scorre sui terminali + e - ( $i^+$  e  $i^-$ ) è circa 0. Questa cosa è vera se le due condizioni di sotto sono verificate.




Applicabile se sono soddisfatte le seguenti condizioni:

1. L'amplificatore operazionale non è saturo, ovvero funziona in zona lineare
2. Il modulo del guadagno di anello ( $|\beta A|$ ) della rete in reazione nella quale l'operazionale è inserito è molto maggiore dell'unità

Si chiama metodo del corto circuito virtuale perché i due ingressi hanno lo stesso potenziale e quindi è come se fossero in cortocircuito, bisogna aggiungere virtuale in quanto il corto circuito è virtuale e quindi il corto circuito non c'è. Questo metodo posso applicarlo quando l'amplificatore non è saturo e quindi funziona in zona lineare. L'altra richiesta è che la  $v_{in}$  deve essere trascurabile rispetto alle altre tensioni presenti nel circuito. Si può dimostrare che nei circuiti in reazione questa condizione è vera se  $|\beta A| >> 1$ . Ora vediamo come con questo metodo possiamo andare a studiare circuiti.

## Amplificatore invertente

Partiamo dal primo circuito a cui applicare il metodo del corto circuito virtuale che è chiamato amplificatore invertente, questo, rappresentato nella figura di sotto, è costituito dall'ingresso non invertente collegato al terminale di riferimento, il terminale invertente è collegato alla tensione di uscita tramite una resistenza  $R_2$ . Questa resistenza fa una reazione di tensione perché la riporta in ingresso. La tensione  $V_s$  è collegata al terminale invertente.



Applichiamo il metodo del corto circuito virtuale. Ipotizziamo le due condizioni vere. Allora  $V^+ = V^-$  ma  $V^+ = 0$  perché l'ho collegata al riferimento di tensione quindi  $V^+ = V^- = 0$ . L'altra condizione mi dice che la corrente che scorre nel terminale invertente è uguale a 0. Se faccio il bilancio delle correnti al nodo invertenti dell'operazionale ottengo che  $I_{R1} = I_{R2}$  (perché la corrente che entra in - è circa uguale 0).

$$v^+ \approx v^- \rightarrow V^- = V^+ = 0$$

$$\begin{aligned} i^+ &\approx 0 \\ i^- &\approx 0 \end{aligned} \rightarrow I_{R1} = I_{R2}$$

Da quanto ottenuto sopra posso ottenere

$$\left. \begin{aligned} V_s &= R_1 I_{R1} \rightarrow I_{R1} = \frac{V_s}{R_1} \\ V_u &= -R_2 I_{R2} = -R_2 I_{R1} \end{aligned} \right\} V_u = -R_2 \frac{V_s}{R_1} \rightarrow A = \frac{V_u}{V_s} = -\frac{R_2}{R_1}$$

Abbiamo ottenuto che questa configurazione è un amplificatore invertente con un'amplificazione data dal rapporto di due resistenze e il cui valore è assolutamente indipendente dal guadagno  $A$  dell'amplificatore operazionale. Quindi possiamo andare a valutare anche la resistenza di uscita, abbiamo visto che nei sistemi in reazione la  $R_{of}$  è  $R_o$  diviso  $1/\beta A$  quindi ottengo  $R_{of}$  vale circa 0. Possiamo anche andare a calcolare la resistenza vista in ingresso.

$$A = \frac{V_u}{V_s} = -\frac{R_2}{R_1}$$


$$R_{of} \approx 0$$

$$\left( I_{R1} = \frac{V_s}{R_1} \right) \rightarrow R_{if} = R_1$$

Reazione di tensione

## Amplificatore non invertente

Adesso vediamo anche la configurazione non invertente. La configurazione non invertente è simile alla precedente ma la  $V_s$  si applica al terminale non invertente.



Questa piccola variazione vediamo cosa comporta.

$$v^+ \approx v^- \rightarrow V^- = V^+ = V_s$$

$$\begin{aligned} i^+ &\approx 0 \\ i^- &\approx 0 \end{aligned} \rightarrow I_{R1} = I_{R2}$$

Da questo

$$\left. \begin{aligned} I_{R1} &= \frac{V^-}{R_1} = \frac{V_s}{R_1} \\ V_u &= (R_1 + R_2) I_{R1} \end{aligned} \right\} V_u = (R_1 + R_2) \frac{V_s}{R_1} \rightarrow A = \frac{V_u}{V_s} = 1 + \frac{R_2}{R_1}$$

E quindi abbiamo ottenuto un'amplificazione positiva anche in questo caso indipendente dall'operazionale e con il valore di sopra. Possiamo poi calcolare i valori di sotto.

$$A = \frac{V_u}{V_s} = 1 + \frac{R_2}{R_1}$$

$$R_{of} \approx 0$$

$$R_{if} \rightarrow \infty$$

Reazione di tensione

## Lezione 27/04/2020

Iniziamo la lezione di oggi andando a rivedere alcuni concetti già visti nella lezione di ieri, abbiamo visto i circuiti che utilizzano gli amplificatori operazionali e che questi circuiti li andremo ad

analizzare utilizzando il metodo del corto circuito virtuale. Questo metodo ci dice che se siamo in presenza di un amplificatore che non è saturo (e quindi opera nella zona lineare) ed è inserito in un anello di reazione in cui il guadagno di anello  $\beta A$  è molto maggiore di uno allora in buona approssimazione possiamo affermare che la tensione sul terminale invertente e sul terminale non invertente sono circa uguali e da questa ne deriva che la corrente che scorre nei terminali dell'amplificatore operazionale può essere considerata nulla. Questa configurazione per i nostri scopi, se non diciamo nulla al riguardo, la consideriamo sempre valida.

Poi siamo andati a studiare due configurazioni particolari, la prima è la configurazione invertente, in questa abbiamo un valore indipendente del guadagno dalle caratteristiche dell'amplificatore e del valore  $-R_2/R_1$ , la resistenza di uscita è circa nulla e la resistenza di ingresso è circa  $R_1$ .

Poi abbiamo visto la configurazione non invertente, il cui circuito ha solo una leggera modifica rispetto alla precedente, in questo caso il guadagno è anch'esso indipendente dall'amplificatore è positivo e ha valore  $1+R_2/R_1$ , la resistenza di uscita ha valore nullo e la resistenza di ingresso è infinita.


#### Amplificatore non invertente - Buffer

Adesso andremo a vedere una particolare configurazione dell'amplificatore invertente in cui  $R_2=0$ . Se sostituisco la resistenza  $R_2$  con un corto circuito vediamo che l'amplificazione essendo  $R_2=0$  allora è uguale a 1 e quindi  $R_1$  risulta ininfluente, quindi solitamente  $R_1$  viene eliminata. Si ottiene quindi la configurazione seguente.

$$A = \frac{V_u}{V_s} = 1 + \frac{R_2}{R_1}$$

$$R_2 = 0 \rightarrow A = 1$$

$$R_{of} \approx 0 \quad R_{if} \rightarrow \infty$$




In questa configurazione quindi non viene riportato indietro dalla reazione una porzione del segnale di uscita ma viene riportato indietro tutto il segnale di uscita (in quanto  $R_2=0$ ). Un dispositivo di questo tipo viene indicato come **buffer di tensione** e andremo a vedere perché è utile, infatti a primo impatto avere un amplificatore di guadagno 1 sembra non avere nessuna utilità. Ci sono delle applicazioni in cui questo amplificatore risulta molto utile.

Vediamo ora di capire perché questi circuiti sono utili. Supponiamo di trovarci nelle seguenti condizioni: abbiamo un generatore di segnale che presenta una resistenza interna non trascurabile  $R_s$  e vogliamo trasmettere questo segnale su un carico con una resistenza interna molto bassa. Perché stiamo vedendo questo esempio (il cui circuito con i valori delle resistenze sono illustrato nell'immagine di sotto a sinistra)? Perché questo è un caso tipico di quando vogliamo trasmettere un segnale audio alla cassa di un altoparlante. La prima cosa che ci può venire in mente è di collegare direttamente i due circuiti, ma se li collego direttamente (circuito in alto) cosa succede? Andiamo a fare due calcoli. La tensione di uscita varrà (considerato che è un semplice partitore di tensione)  $V_o$

descritta in basso, Questo vuol dire che ho sul carico un segnale che è 100 volte minore del segnale che avevo in ingresso. Quindi il segnale si attenua di circa 100 volte.

Se invece tra i due circuiti inserisco il nostro buffer? Sappiamo che il nostro buffer è in grado di riprodurre in uscita la tensione del terminale non invertente. Allora andiamo a vedere quanto vale la tensione sul terminale non invertente. Sappiamo che questo amplificatore operazionale presenta una impedenza di ingresso infinita allora se l'impedenza in ingresso è infinita in  $R_S$  non potrà scorrere nessuna corrente allora  $V_+ = V_S$ , allora questo vuol dire che in uscita mi ritroverò esattamente la tensione in ingresso. Avendo inserito quindi un buffer mi ha consentito di trasferire la tensione di ingresso direttamente al carico in modo completamente inalterato, quindi ho trasferito esattamente lo stesso segnale. Il buffer è quindi utili tutte le volte che devo trasferire un segnale con resistenza interna non trascurabile e la devo applicare ad un carico di piccola entità.




### Amplificatore differenziale (amplificatore di differenza)

Ora vediamo un'altra configurazione, cioè un amplificatore in cui vogliamo amplificare la differenza del segnale. Qualcuno potrà obiettare che l'operazionale è già un operatore differenziale che amplifica la differenza di segnale, il problema è che l'operazionale è un amplificatore differenziale con un guadagno elevatissimo (e questo ha come inconveniente che quando viene utilizzato privo di reazione la larghezza in cui il segnale funziona in zona lineare risulta molto stretta e quindi la parte utili è piccola e quindi risulta quasi sempre saturo) che però presenta grosse variazioni tra un operazionale e l'altro anche appartenendo alla stessa famiglia e cioè il guadagno risulta impredicibile. Quindi noi vogliamo rinunciare ad avere un guadagno molto elevato (e quindi vogliamo un guadagno finito) per avere un valore predicable e stabile e che quindi non vari nel tempo o con la variazione delle condizioni ambientali oppure perché ho dovuto sostituire l'operazionale con uno simile. Il circuito proposto è quindi quello mostrato in figura e notiamo che questo è un mix tra configurazione invertente e non invertente. Abbiamo il nostro operazionale, Un generatore di tensione  $V_1$  collegata tramite la resistenza  $R_1$  al terminale invertente del nostro operazionale, poi abbiamo l'uscita collegata allo stesso terminale invertente tramite la resistenza  $R_2$ , Poi c'è il generatore di tensione  $V_2$  collegato al terminale non invertente tramite la resistenza  $R_3$  ed il terminale non invertente è collegato, tramite la resistenza  $R_4$  al terminale di riferimento. È facile verificare che in assenza delle resistenze  $R_3$  e  $R_4$ , se collegiamo direttamente  $V_2$  al terminale non invertente non riusciamo più ad ottenere un amplificatore differenza. Noi vogliamo ottenere un segnale  $V_U$  che è proporzionale, tramite un coefficiente  $A_D$  (che poi sarà il nostro guadagno) alla


differenza delle tensioni  $V_2 - V_1$ , questa non è possibile ottenerla senza  $R_3$  e  $R_4$ . Vedremo inoltre che i valori  $R_1$ ,  $R_2$ ,  $R_3$  ed  $R_4$  dovranno essere scelti opportunamente se vogliamo fare in modo che questa configurazione si comporti come un amplificatore differenziale ideale, ovvero un amplificatore differenziale dove l'amplificazione di modo comune nulla e che quindi amplifichi solo la differenza tra  $V_2$  e  $V_1$ .

Necessità di disporre di un amplificatore differenziale il cui guadagno sia finito, predicibile e stabile




Analizzeremo il circuito utilizzando due principi, il metodo del corto circuito virtuale e il principio di sovrapposizione degli effetti (analizzeremo il circuito quando agisce solo  $V_1$ , poi quando agisce solo  $V_2$  ed otterremo l'andamento complessivo andando a sommare i due contributi in uscita).

Cominciamo quindi ad analizzare il circuito quando  $V_2=0$ . In questo caso dal circuito viene eliminato il generatore di tensione  $V_2$  ( $V_2$  viene sostituito con un corto circuito). Questo ci porta subito alla conclusione che  $V^+=0$  perché sul terminale non scorre nessuna corrente, a questo punto possiamo anche immaginare di togliere  $R_3$  e  $R_4$  e collegare  $V^+$  direttamente al terminale di riferimento. Se facciamo questo la configurazione ottenuta è uguale a quella di un amplificatore invertente. Questo vuol dire, senza rifarsi i calcoli, che  $V_{u1} = -\frac{R_2}{R_1} V_1$ .



Ora vediamo cosa succede se invece  $V_1=0$ . Se  $V_1=0$  allora possiamo sostituire  $V_1$  con un corto circuito, allora otteniamo la configurazione mostrata in basso. In questo caso la configurazione somiglia molto alla configurazione non invertente, quello che differisce rispetto a quest'ultima è che

$V_2$  non è applicata direttamente al terminale + ma è applicata tramite un partitore di tensione  $R_3 R_4$ . Possiamo dire che se applichiamo il metodo del corto circuito virtuale la corrente che scorre in  $i^+$  è nulla, e la tensione sul nodo + è uguale all'espressione indicata di sotto. Ora che ho trovato  $V^+$  posso sostituire tutta la parte del circuito in ingresso al terminale + con un nuovo generatore di tensione del valore  $V^+$ , a questo punto ho quindi ottenuto la stessa configurazione dell'amplificatore non invertente e quindi posso, anche in questo caso, applicare direttamente quanto già ottenuto in precedenza per avere la tensione in uscita.



A questo punto per ottenere la tensione in uscita non dobbiamo far altro che unire le due soluzioni, quindi otteniamo

$$V_{u1} = -\frac{R_2}{R_1} V_1$$

$$V_{u2} = \left(1 + \frac{R_2}{R_1}\right) \frac{R_4}{R_3 + R_4} V_2$$

$$V_u = V_{u1} + V_{u2} = -\frac{R_2}{R_1} V_1 + \left(1 + \frac{R_2}{R_1}\right) \frac{R_4}{R_3 + R_4} V_2$$

Vediamo che siamo sulla strada giusta, siamo cioè in presenza di un amplificatore che è in grado di amplificare qualcosa che è proporzionale alla differenza dei due segnali, però se voglio effettivamente che accada questo devo fare in modo che i coefficienti che moltiplicano  $V_1$  e  $V_2$  siano esattamente uguali ed opposti (non è detto neanche che questi coefficienti esistano). Andiamo ad impostare che la tensione di uscita sia nulla nel caso in cui le due tensioni di ingresso siano uguali. Facciamo questo perché vogliamo che l'amplificazione di modo comune sia nulla e che quindi siamo in presenza di un amplificatore ideale. Quindi vogliamo vedere se esiste una opportuna scelta delle resistenze per cui se  $V_1 = V_2$  allora  $V_u = 0$ . A questo punto otteniamo quanto segue e cioè otteniamo che  $R_3/R_4$  deve essere uguale a  $R_1/R_2$ . Questa condizione mi garantisce che l'amplificatore di modo comune sia uguale a zero.

$$V_1 = V_2 \rightarrow V_u = 0$$

$$\frac{R_2}{R_1} = \left(1 + \frac{R_2}{R_1}\right) \frac{R_4}{R_3 + R_4}$$

$$\frac{R_3 + R_4}{R_4} = \frac{R_1 + R_2}{R_1} \frac{R_1}{R_2} \quad 1 + \frac{R_3}{R_4} = 1 + \frac{R_1}{R_2} \quad \boxed{\frac{R_3}{R_4} = \frac{R_1}{R_2}}$$

Ora vediamo con questa scelta di resistenze quanto viene l'amplificazione di modo differenziale. Andiamo a sostituire nella  $V_u$  gli  $R_3/R_4$  con  $R_1/R_2$ .


$$V_u = -\frac{R_2}{R_1} V_1 + \left(1 + \frac{R_2}{R_1}\right) \frac{R_4}{R_3 + R_4} V_2$$

$$V_u = -\frac{R_2}{R_1} V_1 + \left(1 + \frac{R_2}{R_1}\right) \frac{1}{\frac{R_3}{R_4} + 1} V_2$$

$$V_u = -\frac{R_2}{R_1} V_1 + \left(1 + \frac{R_2}{R_1}\right) \frac{1}{\frac{R_1}{R_2} + 1} V_2 = -\frac{R_2}{R_1} V_1 + \frac{R_1 + R_2}{R_1} \frac{R_2}{R_1 + R_2} V_2 = -\frac{R_2}{R_1} V_1 + \frac{R_2}{R_1} V_2$$

Con questa vediamo che se scelgo in modo opportuno le resistenze allora effettivamente la mia tensione di uscita dipende da  $V_1$  e  $V_2$  e vi dipende con due coefficienti uguali ed opposti uguali ad  $R_2/R_1$ .

Quindi in definitiva l'amplificazione differenziale è  $R_2/R_1$ , l'amplificazione di modo comune è uguale a zero e abbiamo ottenuto una configurazione con un CMRR che tende ad infinito. Quindi questa è la configurazione ideale ma non sempre riesco a trovare le resistenze che mi permettano di soddisfare il rapporto resistenze in modo imperfetto, in questo modo il CMRR non sarà infinito. Una soluzione è di mettere un trimmer al posto di una resistenza, cioè una resistenza variabile. La cosa migliore è, dati  $R_1$ ,  $R_2$  ed  $R_3$  andare a mettere un trimmer in  $R_4$  e variarla fin quando non si ha una condizione ottimale. La prova da fare per tridmare è applicare due segnali uguali in ingresso  $V_1$  e  $V_2$  e variare  $R_4$  fin quando l'uscita non risulti nulla.



$$V_u = -\frac{R_2}{R_1} V_1 + \left(1 + \frac{R_2}{R_1}\right) \frac{R_4}{R_3 + R_4} V_2$$

$$\frac{R_3}{R_4} = \frac{R_1}{R_2}$$

$$V_u = -\frac{R_2}{R_1} V_1 + \frac{R_2}{R_1} V_2$$


$$V_u = \frac{R_2}{R_1} (V_2 - V_1)$$

$$\begin{cases} A_d = \frac{R_2}{R_1} \Rightarrow CMRR \rightarrow \infty \\ A_c = 0 \end{cases} \quad R_{i1}|_{V_2=0} = R_1 \quad R_{i2}|_{V_1=0} = R_3 + R_4 \quad R_{out} \approx 0$$

Il problema può essere delle impedenze, andiamo a vedere quanto vale l'impedenza vista  $R_{i2}$  dal generatore  $V_1$  quando  $V_2$  è spento. Quando  $V_2$  è disattivato siamo in una configurazione invertente e quindi la corrente erogata da  $V_1$  è  $v_1/R_1$  quindi la resistenza vista da  $V_1$  è uguale a  $R_1$ . L'impedenza vista da  $V_2$  quando  $V_1$  è spenta non è infinita ed è  $R_3/R_4$ . Quindi la resistenza di ingresso non è alta e la resistenza di uscita è bassa, quindi in realtà c'è una configurazione migliore di operazionale ma noi non vedremo.


### Integratore di Miller

Finora abbiamo visto che con l'operazionale possiamo amplificare col segno positivo, col segno negativo, possiamo amplificare la differenza di due segnali e allo stesso tempo andremo a vedere un'altra operazione che possiamo fare sul segnale che è l'operazione di integrazione. Quindi posso fare l'integrale del segnale di ingresso che posso fare con una configurazione chiamata integratore di Miller che però vedremo dopo aver visto una estensione della configurazione invertente (quella mostrata in figura) ovvero, l'analisi che abbiamo fatto per l'invertente la possiamo generalizzare ad una trattazione nel dominio della variabile di Laplace  $S$  in cui sostituiamo a  $R_1$  e  $R_2$  due impedenze  $Z_1$  e  $Z_2$ . Se io prendo un amplificatore operazionale, un generatore di segnale  $V_s$  collegato tramite un'impedenza  $Z_1$  al terminale invertente, questo terminale è collegato tramite un'impedenza  $Z_2$  all'uscita e colleghiamo il terminale non invertente direttamente al terminale di riferimento. Ora possiamo andare a studiare nel dominio della variabile  $S$  e otterremo lo stesso identico risultato ottenuto con l'amplificatore invertente e quindi otterremo che il rapporto tra segnale di uscita e segnale di ingresso è uguale all'inverso dell'impedenza del segnali di uscita e del segnale di ingresso sul terminale invertente.



$$\frac{V_u(s)}{V_s(s)} = -\frac{Z_2}{Z_1}$$


Questa cosa funziona anche nel caso più generale in cui alle impedenze sostituisco dei condensatori, vediamo quindi cosa succede in questo caso con il circuito riportato sulla destra chiamato integratore di Miller.



Questo è un circuito in cui ho una configurazione invertente in cui viene mantenuta la resistenza tra il generatore di segnale e l'ingresso invertente, in pratica  $Z_1$  viene posta uguale a  $R$ . La resistenza  $R_2$  sostituita con un condensatore  $C$ . La reazione tra ingresso e uscita viene attuata tramite un condensatore che nel dominio della variabile  $S$  viene sostituito dalla sua impedenza e l'impedenza di un condensatore è pari a  $1/Cs$ . Se andiamo a calcolare la  $V_u(S)/V_s(S)$  otteniamo  $-1/RCs$ . Per operare nel dominio della variabile di Laplace  $S$  dobbiamo fare l'antitrasformata e quindi otteniamo  $v_u(t)$ . Come sappiamo  $1/S$  antitrasformato è proprio l'operazione di integrazione nel tempo.

$$\frac{V_u(s)}{V_s(s)} = -\frac{1}{RCs} \longleftrightarrow v_u(t) = -\frac{1}{RC} \int_0^t v_s(\tau) d\tau + v_u(0)$$

Con questo abbiamo dimostrato che la tensione di uscita è uguale all'integrale negativo della tensione di ingresso. Ora però dobbiamo anche fare l'analisi nel dominio del tempo. Anche in questo caso utilizziamo il metodo del circuito virtuale (come abbiamo già detto noi diamo per scontato che il metodo del corto circuito virtuale possa essere utilizzato). Se vale il metodo del corto circuito virtuale  $V=V^+=0$ . Da questo possiamo determinare il valore della corrente che scorre in  $R$ . Sempre utilizzando il metodo del ccv  $i^-=0$  e quindi possiamo la corrente che scorre in  $C$ . A questo punto però andiamo ad identificare che tipo di componente ho nel circuito e cioè il condensatore e quindi scrivo il legame che ho nel condensatore tra tensione e corrente che scorre ai suoi capi, sappiamo però, considerando il metodo del corto circuito virtuale ( $V=0$ ) anche che  $v_u=-v_c$ . Quindi posso sostituire  $i_c$  e vado a fare l'integrale di entrambi i membri e ottengo quanto avevo già ottenuto nel dominio della frequenza.



$$\text{c.c.v. } V^- = V^+ = 0 \rightarrow i_r = \frac{v_s}{R}$$

$$\text{c.c.v. } i^- = 0 \rightarrow i_c = i_r = \frac{v_s}{R}$$

$$\begin{cases} i_c = C \frac{dv_c}{dt} \Rightarrow \frac{dv_u}{dt} = -\frac{i_c}{C} \\ v_u = -v_c \end{cases}$$

$$\frac{dv_u}{dt} = -\frac{v_s}{RC}$$


$$v_u(t) = -\frac{1}{RC} \int_0^t v_s(\tau) d\tau + v_u(0)$$

Il circuito non è stabile sulla base del criterio BIBO (Bounded Input – Bounded Output)

Questo è un circuito un po' particolare in quanto è un circuito che presenta un polo nell'origine e tutti i sistemi che presentano un polo nell'origine non risultano essere stabili sulla base del criterio BIBO, cioè il criterio che ci dice che se ho un ingresso limitato allora anche l'uscita è limitata. Questa cosa si può intuire anche nel seguente modo, se metto in ingresso una tensione costante nel tempo allora l'uscita è l'integrale di una funzione costante e quindi una funzione proporzionale a t e quindi una rampa, se l'ingresso è positivo l'uscita è negativa e quindi la nostra rampa sarà negativa e viceversa. Quindi avendo applicato una tensione limitata nel tempo in ingresso, in uscita avrò una tensione che nel tempo diverge, quindi si capisce che questo sistema non è stabile dal punto di vista BIBO. Naturalmente la rampa crescerà ma non all'infinito in quanto crescerà fino ad arrivare alla saturazione, non dimentichiamoci che tutti gli amplificatori operazionali possono fornire una tensione massima di uscita pari alla tensione di alimentazione o qualcosa meno. Cosa succede se io scambio condensatore e resistenza? Si possono fare i calcoli, si ottiene un circuito derivatore, quindi ha uno zero nell'origine ed è un circuito molto instabile e che quindi non viene molto utilizzato, l'integratore è invece molto utilizzato.

### Sommatore

Ora vogliamo andare a studiare un altro tipo di amplificatore operazionale che è il sommatore. Il sommatore è il circuito indicato nella figura che segue.



$$\text{c.c.v. } V^- = V^+ = 0$$



$$I_1 = \frac{V_1}{R} \quad I_2 = \frac{V_2}{R} \quad I_3 = \frac{V_3}{R}$$

$$\text{c.c.v. } i^- = 0 \quad \rightarrow \quad I_{R'} = I_1 + I_2 + I_3$$

$$V_u = -R' I_{R'} = -R' (I_1 + I_2 + I_3)$$

$$V_u = -\frac{R'}{R} (V_1 + V_2 + V_3)$$

Vediamo come funziona. Abbiamo 3 generatori di segnale  $V_1$ ,  $V_2$  e  $V_3$  e ipotizziamo che questi vengono collegati tutti tramite la stessa resistenza  $R$  al terminale invertente dell'amplificatore operazionale, il terminale invertente è collegato tramite una resistenza  $R'$  al terminale di uscita ed il terminale non invertente è collegato direttamente alla tensione di riferimento. Anche in questo caso utilizziamo una configurazione invertente ed anche in questo caso utilizziamo il metodo del corto circuito virtuale e quindi  $V^- = V^+ = 0$ . A questo punto possiamo calcolare le varie correnti  $I_1$ ,  $I_2$  e  $I_3$  con il metodo della sovrapposizione degli effetti, andiamo a spegnere a turno i 3 generatori di tensione. Di fatto i 3 generatori sono indipendenti uno dall'altro in senso che la corrente generata da uno non è influenzata dagli altri generatori, questa cosa me la garantisce proprio il metodo del corto circuito virtuale. Queste 3 correnti si sommeranno e questa somma di correnti scorrerà tutta in  $I_{R'}$ . A questo punto possiamo calcolare  $V_u$ . Quindi abbiamo ottenuto un circuito che è in grado di amplificare la somma dei segnali applicati in ingresso col segno – in quanto la configurazione è quella di un amplificatore invertente. Con questo chiudiamo la panoramica sui circuiti che utilizzano l'amplificatore operazionale.

### Regolatori di tensione

Ora vediamo un'altra applicazione degli amplificatori operazionali che vengono utilizzati per realizzare i cosiddetti regolatori di tensione o alimentatori stabilizzati. Abbiamo già introdotto la necessità di disporre regolatori di tensione quando abbiamo visto il diodo Zener, tuttavia con il diodo Zener avevamo visto che ci sono delle limitazioni dovute alla potenza che il diodo può sopportare (avevamo visto che tutta la corrente che veniva fornita al carico doveva essere supportata dal diodo Zener in assenza del carico stesso). Questo pone dei limiti a quelle che possono essere le potenze degli alimentatori realizzati con un alimentatore Zener. Andiamo ora quindi ad analizzare i circuiti che superano ampiamente questo limite posti dal diodo Zener, questi sono tutti quei circuiti in cui mi serve di avere un'alimentazione stabilizzata sia nel caso di avere circuiti elettronici che mi servono a fornire alimentazione agli amplificatori operazionali e anche per circuiti più generali (ad esempio se ho bisogno di un circuito che mi alimenti un computer, uno smartphone, ecc...). Per poter effettivamente ottenere una tensione costante, una volta ottenuta questa tensione in presenza di un ripple, vengono posti in cascata questi dispositivi che si chiamano regolatori di tensione.

Un regolatore di tensione ideale è un circuito elettronico progettato per ottenere una tensione di uscita  $V_u$  continua predeterminata indipendentemente da 3 entità, la corrente erogata al carico  $I_L$ , variazione della tensione di rete  $V_{in}$  e la temperatura ( $T$ ). In generale, abbiamo quindi che la variazione della tensione in uscita è data da

$$\Delta V_u = \frac{\partial V_u}{\partial I_L} \Delta I_L + \frac{\partial V_u}{\partial V_{in}} \Delta V_{in} + \frac{\partial V_u}{\partial T} \Delta T$$

Nel caso ideale questi 3 coefficienti sono uguali a zero per ogni variazione di questo parametro. Nel caso reale non è così ma vogliamo che comunque siano di un certo valore per fare in modo che il nostro regolatore di tensione lavori in modo accettabile. Vediamo come vengono definiti questi 3 valori.

$$R_o = \left. \frac{\partial V_u}{\partial I_L} \right|_{\Delta V_{in}=0, \Delta T=0} \quad \text{Resistenza di uscita (Load Regulation)}$$

$$S_v = \left. \frac{\partial V_u}{\partial V_{in}} \right|_{\Delta I_L=0, \Delta T=0} \quad \text{Fattore di regolazione di ingresso (Line Regulation)}$$


$$S_T = \left. \frac{\partial V_u}{\partial T} \right|_{\Delta V_{in}=0, \Delta I_L=0} \quad \text{Coefficiente di temperatura (Temperature Coefficient)}$$

## Lezione 29/04/2020

### Regolatore di tensione lineare serie

Vediamo di seguito com'è fatto il primo regolatore di tensione chiamato regolatore di tensione lineare serie realizzato come segue. Costituito dalla somma di due generatori di tensione, uno costante ed uno variabile, questo va identificare di una presenza in ingresso di una tensione non perfettamente costante. Poi c'è un transistore di passo, in questo caso costituito un BJT (ma che può essere anche sostituito da un MOSFET) posizionato tra l'ingresso e l'uscita, dove in uscita abbiamo il nostro carico  $R_L$ . Il transistore di passo deve essere pilotato in modo tale da compensare le variazioni della tensione di ingresso, sarà infatti proprio il transistore, opportunamente controllato, varierà la tensione ai suoi capi in modo tale che la  $V_u$  si mantenga costante al variare della corrente arrivata al carico e della tensione in ingresso. La regolazione viene fatta andando ad agire sull'elemento di passo in che modo? Tramite una reazione. Abbiamo detto che tutte le volte che andiamo ad effettuare una regolazione di qualcosa in modo tale che questa cosa si mantenga costante ci affidiamo ad una reazione di tipo negativa. La reazione è operata dall'amplificatore operazionale, questo ha il terminale invertente che preleva tramite le 2 resistenze  $R_1$  e  $R_2$  una parte della tensione in uscita, sul terminale non invertente viene portata una tensione costante pari alla tensione di riferimento del diodo Zener ad essa collegato che è opportunamente polarizzato tramite la resistenza  $R_Z$ .  $R_Z$  ha quindi il compito di polarizzare correttamente il diodo Zener in zona Zener facendo in modo che la tensione ai suoi capi sia proprio  $V_Z$ . Questa tensione  $V_Z$  viene utilizzata collegandola al terminale non invertente come tensione di riferimento e dal confronto tra questa tensione di riferimento e la partizione della tensione di uscita verrà effettuato un opportuno controllo (perché la tensione del terminale di uscita è collegata all'ingresso del terminale di base del nostro transistore bipolare). Come vedremo nella prossima lezione questo amplificatore

operazionale è in grado di agire sulla corrente di base del nostro transistore di passo in modo tale di mantenere costante la tensione d'uscita. Possiamo notare che anche in questo caso utilizzo il diodo Zener che però ora non sarà collegato direttamente al carico ma darà solo una tensione di riferimento all'operazionale, la corrente al carico sarà fornita dal transistore di passo che sarà comunque un transistore di potenza, che sarà quindi in grado di erogare elevate correnti (oggetti in grado di erogare anche 1A).




Vediamo ora quali sono le condizioni che permettano al nostro regolatore di tensione di funzionare correttamente, in particolare ipotizziamo che  $|\beta A| \gg 1$ , che siamo in presenza di una reazione negativa. Abbiamo detto che se abbiamo queste condizioni e che l'operazionale non saturi possiamo applicare il metodo del corto circuito virtuale.

$$|\beta A| \gg 1 \rightarrow \text{c.c.v.} \rightarrow \begin{cases} V^+ \approx V^- \\ i^+ \approx i^- \approx 0 \end{cases} \quad \Rightarrow \quad V^+ = V_z \quad \Rightarrow \quad V_U = V_z \frac{R_1 + R_2}{R_2}$$

Dal fatto che possiamo trascurare le correnti nei terminali invertente e non invertente allora possiamo calcolare le tensioni  $V^+$  e  $V^-$ . In definitiva troviamo la  $V_U$ . Da questo abbiamo ottenuto che la tensione di uscita dipende dalla tensione di riferimento, nel nostro caso è data da un diodo Zener e quindi rimane costante perché dalla tensione di ingresso e dalla corrente assorbita dal carico, e poi dipende da un rapporto tra resistenze. Quindi abbiamo dimostrato che la tensione di uscita è indipendente dalla corrente assorbita dal carico, è indipendente dalla tensione di ingresso ed ha una scarsissima dipendenza dalla temperatura.

Quello che abbiamo ipotizzato però è che  $|\beta A| \gg 1$  e che il sistema è in reazione negativa. Vediamo se il sistema è in reazione negativa. Facciamo l'ipotesi per qualche motivo la tensione di uscita tenda ad aumentare, vediamo se il nostro anello di reazione è in grado di reagire per compensare questo aumento. Se la tensione di uscita aumenta, visto che la  $V^-$  è stata ricavata come una partizione della tensione di uscita tra  $R_1$  e  $R_2$  allora si ha che se  $V_U$  aumenta anche  $V^-$  aumenta. La tensione sul + invece rimane costante perché è immessa tramite il diodo Zener allora ci troviamo nella situazione che la tensione sul + è costante e sul - aumenta, vuol dire che la differenza tra le 2  $V_{in}$  (che è l'ingresso sull'operazionale) diminuisce, ma se diminuisce la tensione di ingresso sull'operazionale diminuirà anche la tensione di uscita perché abbiamo detto che la tensione di uscita dell'operazionale è legata alla tensione di ingresso dal termine  $A_{vol}$ , ovvero diminuirà la corrente che l'amplificatore operazionale rifornisce alla base del nostro transistore bipolare. In presenza di un BJT se diminuisce la corrente di base diminuirà anche la corrente di emettitore e quindi siccome la corrente di emettitore va sul carico allora la tensione di uscita diminuisce. Quindi effettivamente

abbiamo ottenuto che a un aumento della tensione di uscita mi corrisponde una reazione negativa. L'opposto avviene se diminuisce la tensione in uscita.



Notiamo che questa cosa funziona perché la regolazione viene effettuata dal BJT tramite la variazione della corrente di base sull'operazionale.

Vediamo ora però quali sono i limiti di funzionamento ed in particolare andiamo a vedere qual è la funzione di questi due condensatori posti in uscita. Per prima cosa andiamo a valutare la resistenza in uscita  $R_{of}$  di questo condensatore. Se non fosse in reazione e quindi se togliamo l'operazionale,  $R_1$  ed  $R_2$  allora l'uscita è collegata all'emettitore del BJT. Come abbiamo detto la resistenza vista dall'emettitore è una resistenza piccola e quindi presenta una resistenza di uscita piccola, poi abbiamo anche una reazione. Sappiamo però qual è  $R_{of}$ , cioè la resistenza vista del sistema reazionato.

Il circuito del regolatore serie presenta una reazione di tensione, quindi la sua impedenza di uscita è molto bassa, dell'ordine dei pochi milliohm.


$$R_{of} = \frac{R_o}{1 - \beta A}$$

Alle alte frequenze  $|\beta A|$  diminuisce  $\rightarrow$  accoppiamenti indesiderati tra carichi diversi connessi allo stesso alimentatore


Questa cosa però è vera solo per basse frequenze perché alle alte frequenze non è più vero che  $|\beta A| >> 1$ , questo perché alle alte frequenze diminuisce il guadagno dell'operazionale (visto ad esercitazione) e quindi non è più garantito che la resistenza di uscita sia piccola. Se la resistenza di uscita non è piccola quello che può succedere è che ci siano accoppiamenti indesiderati tra carichi diversi connessi allo stesso alimentatore. Spieghiamo cosa significa questa cosa con un esempio. Supponiamo di collegare al nostro regolatore 2 carichi, cioè 2 resistenze  $R_{L1}$  e  $R_{L2}$ . A bassa frequenza il nostro regolatore di tensione si comporta come un generatore di tensione ideale, cioè con una  $V_0$  proporzionale alla tensione del diodo Zener ed una  $R_o$  che non ho indicato perché è piccola e quindi la considero trascurabile. Poi ci sono i due carichi  $R_{L1}$  e  $R_{L2}$  su cui scorrono due correnti  $I_{L1}$  e  $I_{L2}$ . Queste due correnti possono essere anche disturbate e non essere costanti, se  $I_{L2}$  è variabile nel tempo questa non mi da nessun problema al carico  $R_{L1}$  che continuerà ad avere ai suoi capi una tensione  $V_0$ .

Accoppiamenti indesiderati ad alta frequenza tra carichi diversi connessi allo stesso alimentatore

Bassa frequenza




Alta frequenza



Se però ad alta frequenza la resistenza non è più trascurabile avrò un altro circuito in cui mi trovo ad operare. Se  $R_{of}$  non è trascurabile allora la tensione ai capi del carico non è più costante ma è data dalla tensione  $V_o$  meno la caduta ai capi del carico. Naturalmente a bassa frequenza essendo  $R_{of}=0$  allora mi annulla il secondo termine e quindi la caduta di tensione ai capi del carico.

Il problema che aumentando la frequenza la resistenza di uscita non è più trascurabile si risolve andando a collegare al carico, in parallelo, un condensatore (vedremo in realtà che se ne usano 2 di tipologie diverse).



accoppiamenti indesiderati ad alta frequenza tra carichi diversi connessi allo stesso alimentatore

Introduco dei condensatori in parallelo all'uscita del regolatore, i quali presentano una reattanza molto bassa alle alte frequenze

Si sono indicati due condensatori perché di solito uno è di grosso valore e di tipo elettrolitico che presenta però scadenti caratteristiche elettriche a frequenze oltre qualche decina di kHz. L'altro condensatore, non elettrolitico, è di valore molto più piccolo e interviene alle frequenze più elevate, garantendo un'impedenza di uscita comunque bassa.

Il condensatore ad alta frequenza diminuisce l'impedenza e quindi il condensatore si considera come un corto circuito e quindi i disturbi vengono cortocircuitati dai condensatori. Perché ne utilizzo due. Lo scopo è mettere in parallelo all'uscita un condensatore che a all'aumento della frequenza


possa avere un'impedenza molto piccola. In questo modo avrei un circuito che in continua  $C_1$  e  $C_2$  sono circuiti aperti e quindi mostrerà la tensione di uscita costante con una resistenza di uscita bassa. Appena aumenta la frequenza i condensatori cortocircuitano tutte le componenti frequentiali di corrente presenti sul carico che sono a frequenza diversa da zero. Per fare questo, siccome voglio un'impedenza piccola sul condensatore anche a frequenze molto piccole, la soluzione che ci viene in mente è mettere un condensatore molto grande perché abbiamo detto che il modulo dell'impedenza è  $1/\omega C$ , se  $C$  è grande l'impedenza sarà piccola anche a bassa frequenza. I condensatori grandi, dell'ordine di qualche  $\mu F$ , sono i cosiddetti condensatori elettrolitici ovvero, condensatori in cui il materiale usato come dielettrico è un elettrolita e per questo i terminali sono anche polarizzati. A questo punto il problema sembrerebbe risolto ma c'è un problema. Il problema è che tutti i condensatori non presentano un comportamento ideale all'aumentare della frequenza ovvero, se facciamo il circuito equivalente del condensatore questo, oltre alla capacità, presenta una resistenza e un'induttanza, in particolare i condensatori elettrolitici presentano un comportamento ideale solo a bassa frequenza. Se aumentiamo la frequenza, sopra qualche KHz, il condensatore elettrolitico non si comporta come un condensatore ma addirittura si comporta come un'induttanza e quindi l'impedenza comincia a riaumentare. Quindi dovrei disporre di un condensatore sufficientemente grosso che mi da un buon comportamento a bassa frequenza, il problema è che ad alta frequenza non funziona più bene. La soluzione è utilizzare altre tipologie di condensatori. Altre tipologie di condensatori esistono, ad esempio ci sono i condensatori ceramici che hanno un buon comportamento ad alta frequenza, il loro problema è che i materiali ceramici non mi consentono di avere valori elevati di capacità dell'ordine del  $\mu F$  ma sono dell'ordine del nano o pico Farad. La soluzione è quindi di mettere 2 condensatori in parallelo in quanto quando sono in parallelo le capacità si sommano e accade che ho 2 condensatori, uno elettrolitico di valore elevato ed uno ceramico di valore più piccolo in modo tale che i condensatori mostrano 2 range diversi in cui condensatori si comportano idealmente come capacità e la somma dei due mi da un condensatore equivalente in grado di mostrare un'impedenza molto piccola su un range di frequenze molto alto.

Altra cosa da notare è che aver utilizzato un elemento in serie tra ingresso ed uscita comporta che tra ingresso ed uscita ci sia sempre una caduta di potenziale il cui valor minimo è indicato con  $V_{Dropout}$ . Cioè  $V_{Dropout}$  deve essere la tensione minima tra ingresso ed uscita affinché il circuito funzioni correttamente.

### Regolatori monolitici integrati

Del circuito di cui abbiamo parlato finora ne esistono delle versioni integrate. Ad esempio, il 7812 è un regolatore monolitico integrato di tensione in grado di fornire 12 V (il 7805 ad esempio invece fornisce 5 V). Esiste anche la versione negativa, che appunto danno una tensione negativa, che sono identificati con la cifra 79. Questi circuiti integrati hanno 3 terminali, il terminale E di ingresso, il terminale U di uscita ed il terminale M che è il terminale di riferimento. Questi circuiti sono molto semplici da utilizzare, se voglio ottenere una tensione costante di 12 V cosa mi serve? Mi serve un trasformatore per prelevare la tensione dalla rete, vado ad utilizzare un ponte di Graetz che mi dà una tensione di uscita costante con una piccola oscillazione, un regolatore di tensione con due condensatori, uno in ingresso ed uno in uscita. Questi due condensatori sono richiesti per il funzionamento del regolatore e i loro valori sono indicati direttamente sul datasheet. Il dato dropout voltage sul datasheet di 2 volt sta a significare che come minimo tra terminale di ingresso

e di uscita devono esserci 2 V di differenza, in pratica se vogliamo avere 12 V in uscita dobbiamo fornire in ingresso almeno 14 V. Quanto vale la line regulation? Se la tensione di ingresso varia da 14.8 V a 30 V e l'oggetto eroga 500 mA la tensione di uscita varia di 13 mV e quindi la tensione di uscita è praticamente costante. Vediamo invece la corrente fornita al carico, per una tensione di ingresso fisso a 19 V e corrente che varia tra 5 mA e 1 A allora la tensione in uscita varia di 25 mV quindi anche in questo caso la possiamo considerare costante. Lo stesso per il coefficiente di temperatura, la tensione diminuisce di un mV per ogni grado in aumento.



Caratteristiche 7812


Output voltage: 12 V      Maximum output current: 1.5 A      Dropout voltage: 2 V

Line regulation (14.8 V < Vi < 30 V, I=500 mA): 13 mV

Load regulation (Vi=19V, 5 mA < I < 1 A): 25 mV

Temperature coefficient: -1 mV/°C


Se voglio fare il duale, abbiamo visto che l'operazionale funziona molto bene con il duale, allora uso sia il 78 che il 79 nel modo seguente.



Le 2 diagonali del ponte di Graetz vengono portate una sul 78 e una sul 79, devo avere una presa centrale perché ho bisogno di un terminale di riferimento per il mio zero. L'unica accortezza da utilizzare quando usiamo il 7812 ed il 7912 è che su quest'ultimo l'ordine dei piedini è cambiato rispetto al 7812.

#### Regolatori di corrente basati su regolatori monolitici integrati

Questi oggetti sono così versatili che posso pensare di farci un regolatore di corrente, cioè un circuito in grado di fornire al carico una corrente costante. Il circuito è mostrato in figura.



$$V_{DC} = V_{dropout} + V_{XX} + R_{Lmax} I_R$$

$$R_{Lmax} = \frac{V_{DC} - V_{dropout} - V_{XX}}{I_R}$$

Il terminale di ingresso del 78XX viene collegato ad una tensione costante  $V_{DC}$ , tra il terminale U ed M viene collegata una resistenza R, tra il terminale di riferimento ed il – di  $V_{DC}$  viene collegato il carico  $R_L$ . Dato il 78XX esiste una configurazione in cui io riesco a fornire una corrente costante al carico  $R_L$ ? Lo posso fare così come nella figura di sopra. Possiamo trovare  $I_R$ . Se  $I_M$  è molto più piccola di  $I_R$  allora la corrente  $I_L$  è circa uguale a  $I_R$ , e quindi la corrente sul carico non dipende più da  $R_L$ .  $I_M$  tipica è pochi mA e quindi è sempre piccola rispetto a  $I_R$ .

C'è un altro limite. La resistenza di uscita non può essere grande quanto si vuole perché il regolatore monolitico di tensione funziona correttamente quando la caduta tra ingresso ed uscita  $\geq V_{Dropout}$ , quindi si ha l'espressione in basso a sinistra. Tornando all'esempio di prima, Se  $V_{DC}=16$  V, sapendo che  $V_{Dropout}=2$  V e  $V_{XX}=12$  V allora la caduta sul carico deve essere di 2 V, allora possiamo trovare il carico massimo che possiamo applicare perché  $I_R$  l'abbiamo fissata noi.

### Regolatori non lineari a commutazione


Questi circuiti sono molto utili e versatili ma hanno un problema fondamentale, cioè avere un elemento posto in serie tra ingresso ed uscita (elemento di passo – transistore di passo), questo è un elemento di potenza, se noi eroghiamo 1 A allora questo è percorso da 1 A su cui abbiamo anche una tensione  $V_{CE}$  diversa da zero, questo è quindi un elemento che dissipava molta potenza o energia e quindi si scalda, questi infatti hanno necessità di essere collegati ad un dissipatore di calore. Da un punto di vista energetico quindi non conviene. Vedremo quindi una categoria di regolatori che hanno una dissipazione di potenza praticamente nulla.

Questi regolatori sono chiamati regolatori non lineari a commutazione ovvero i regolatori switching che sono praticamente utilizzati in tutti i regolatori di tensione. Questi regolatori funzionano con un principio diverso, esiste sempre un elemento di passo, cioè un elemento posto tra ingresso ed uscita che attua la regolazione. Nei regolatori in serie abbiamo visto che l'elemento di passo è un regolatore elettronico che è posto tra ingresso ed uscita invece nei regolatori a commutazione, l'elemento in serie tra ingresso ed uscita è sostanzialmente un interruttore che viene aperto o chiuso con una strategia. L'interruttore ideale è non dissipativo e quindi non ha dissipazione di potenza. Quando scorre la corrente la differenza di potenziale ai suoi capi è nulla in quanto è un cortocircuito. Quando l'interruttore è aperto ci sarà una differenza di potenziale ai suoi capi ma non ci scorre


corrente e quindi il prodotto tensione corrente è nullo sempre. Se quindi riesco a fare un circuito con un interruttore come elemento di passo non ho dissipazione. Quindi il nostro circuito può essere quello illustrato in figura.

I regolatori di tensione visti fino a questo punto presentano un problema comune, consistente nella dissipazione di potenza sull'elemento di passo, il quale è attraversato dalla corrente di uscita e ai capi del quale è presente una caduta di tensione non trascurabile. Questo è indubbiamente un problema, sia perché sprechiamo dell'energia sia perché la dissipazione termica crea dei problemi di smaltimento del calore.

L'inconveniente della dissipazione viene risolto utilizzando i cosiddetti regolatori a commutazione, i quali utilizzano una strategia basata sull'apertura e chiusura, con tempi opportuni, di un interruttore, che è un elemento non dissipativo, poiché la tensione ai suoi capi è nulla o lo è la corrente che lo attraversa.



Vediamo quindi come sarà l'implementazione finale di questo oggetto ma facciamolo passo passo. Se ho quindi questo circuito con una differenza di potenziale in ingresso  $V_d$ , posso ottenere una  $V_o$  costante in uscita che dipenda da quanto tempo è stato aperto o chiuso l'interruttore? Vediamo se è possibile. Abbiamo una tensione costante in ingresso, un interruttore che si apre e si chiude e una resistenza  $R$ .



$$\overline{V_o} = \frac{1}{T_s} \int_0^{T_s} v_o(t) dt = \frac{1}{T_s} \left( \int_0^{t_{on}} V_d dt + \int_{t_{on}}^{T_s} 0 dt \right) = V_d \frac{t_{on}}{T_s}$$

$$D = \frac{t_{on}}{t_{on} + t_{off}} = \frac{t_{on}}{T_s} \quad \text{Duty cycle}$$

$\overline{V_o} = V_d D$

Come mostrato in figura, il tempo  $t_{on}$  è il tempo in cui l'interruttore è chiuso e  $t_{off}$  quando l'interruttore è aperto. La tensione  $V_o$  è uguale a  $V_d$  oppure uguale a zero. Quindi se apro e chiudo

ho una forma d'onda (quadra) ripetuta che effettivamente non è costante. Vediamo cosa succede se io prendo il valor medio dell'onda periodica che è dato dall'espressione con l'integrale mostrata sopra. Se  $t_{on}$  e  $t_{off}$  rimangono costanti allora anche il valor medio rimane costante. Si definisce poi il Duty cycle D il rapporto tra il tempo in cui l'interruttore risulta chiuso ed il tempo del ciclo completo. Quello che si ricava è che il valor medio della tensione di uscita è il prodotto tra il Duty cycle e la tensione di ingresso. Ho ottenuto un risultato molto interessante, cioè se vado a prelevare il valor medio della tensione di uscita questo dipende dal Duty cycle e dalla tensione di ingresso, quindi se cambio l'intervallo di apertura dell'interruttore posso cambiare il valor medio a mio piacimento. Per andare a vedere il primo schema che realizza il circuito dobbiamo però andare a vedere quali sono le problematiche realizzative. I problemi sono praticamente due:


- abbiamo schematizzato il carico come una resistenza, in realtà non è sempre così, il carico ha sempre una componente induttiva e quindi ha anche un'induttanza che è inerziale ai cambiamenti di corrente, quindi quello che accade è che se proviamo ad aprire l'interruttore interrompiamo istantaneamente il passaggio di corrente questo fa sì che l'interruttore deve sopportare numerose sovratensioni per le componenti induttive e quindi l'interruttore deve essere realizzato in modo opportuno per assorbire o dissipare l'energia dell'induttore;
- l'altro problema è estrapolare il valor medio, devo farlo senza dissipare energia e quindi non posso utilizzare un circuito che dissipia energia.

### Regolatore a commutazione di tipo forward

Vediamo quindi il commutatore di tipo forward realizzato come segue.


Problematiche realizzative:

- Il carico presenta sempre una componente induttiva e quindi l'interruttore deve essere in grado di assorbire o dissipare l'energia accumulata dall'induttore
- il valore medio deve essere estratto senza dissipare energia



Abbiamo la nostra tensione di ingresso  $V_{DC}$ , vediamo che poi abbiamo il nostro interruttore utilizzato in abbinamento ad un diodo (di cui poi vedremo la funzione ed il comportamento) con il catodo collegato al terminale di uscita dall'interruttore e l'anodo collegato al – di  $V_{DC}$  e quindi è polarizzato in inversa. Ora prima di arrivare al carico devo inserire il filtro, il filtro è costituito da elementi non dissipativi e quindi induttanza e capacità, quindi l'idea è di estrarre il valor medio con un filtro che contiene elementi non dissipativi ed in particolare è un filtro LC del secondo ordine che è un filtro

passa basso del 2° ordine (-20dB per decade). L e C devono essere scelte in modo opportuno per fare in modo che sia un buon filtro passa basso. Ragioniamo su questo principio.




Il nostro circuito è mostrato nella figura in alto a sinistra. La tensione ai capi del diodo varrà alternativamente, a seconda dell'apertura e chiusura dell'interruttore,  $V_d$  e 0. Come faccio a ragionare per vedere che il filtro riesce a darmi il valor medio e come faccio a dimensionarlo in modo opportuno? Vado a vedere com'è fatta la trasformata di Fourier di questo segnale (Spettro in frequenza), questa presenta una componente in  $f_s$  più le altre componenti a frequenza multipla di  $f_s$  (la trasformata di Fourier mi da tutte le componenti armoniche multiple di  $f_s$ ). Ora se faccio passare queste componenti in un filtro passa basso con frequenza di corner (e quindi frequenza del filtro) molto minore di  $f_s$  allora la frequenza in 0 passa inalterata (perché li ho risposta piatta) mentre le frequenze più alte ( $f_s$ ,  $2f_s$ ,  $3f_s$ , ...) vengono attenuate notevolmente dalla risposta del filtro. Se facciamo in modo che la frequenza di apertura e chiusura dell'interruttore è molto maggiore della frequenza del corner del filtro allora le componenti frequentziali saranno attenuate, almeno in questo caso di 80 dB, quindi le componenti frequentziali saranno tutte eliminate tranne quella a frequenza nulla (che è il valor medio) e quindi avrò in uscita come tensione il valor medio, questo a patto che  $f_c \ll f_s$ . Quindi deve essere rispettata la condizione


$$f_c = \frac{1}{2\pi\sqrt{LC}} \ll f_s$$

Facile da realizzare soprattutto se  $f_s$  è grande. Per fare che  $f_s$  sia grande si utilizzano degli interruttori elettronici. Vediamo ora come si comporta il circuito. Quando l'interruttore è chiuso il diodo si trova col catodo a una tensione positiva rispetto all'anodo e quindi il diodo è interdetto e quindi scorrerà una corrente nel verso indicato nel circuito in alto a destra della figura di sotto ( $T_{on}$ ). Quando apro l'interruttore l'induttanza è inerziale rispetto alle variazioni di corrente, se non avessi messo il diodo la corrente elevata che stava scorrendo vuole continuare a scorrere e quindi si avrebbe una sovratensione, la presenza del diodo è tale che il diodo viene polarizzato in diretta dalle tensioni presenti ai capi del diodo e consente alla corrente di continuare a scorrere nello stesso verso evitando che si generino sovratensioni.

Facciamo l'ipotesi semplificativa che la corrente nell'induttore non si interrompa mai



Ora andiamo a vedere come varia la tensione ai capi dell'induttanza. La tensione ai capi dell'induttanza sarà data, nel periodo  $T_{on}$ ,  $V_d$  ad un capo e  $V_o$  all'altro e quindi  $V_d - V_o$ . La tensione di uscita, nel periodo  $T_{off}$ , il + di  $v_L$  è collegato al – di  $V_o$ , e quindi  $v_L = -V_o$ . Quando il diodo è interdetto scorrerà la  $i_L$  che è costante, la tensione in un'induttanza è uguale a  $L$  per la derivata della corrente che ci scorre rispetto al tempo. Allora abbiamo quanto segue perché la corrente è costante e quindi aumenta linearmente.




Un'importante conclusione è che quando il sistema funziona regolarmente a regime allora la corrente avrà un andamento di tipo periodico e quindi la  $i_L(t) = i_L(t + T_s)$  e quindi possiamo andare a sostituire. Quindi con l'ultimo risultato abbiamo dimostrato che la tensione in uscita è uguale alla tensione di ingresso per il Duty cycle.

## Lezione 30/04/2020

### Regolatore a commutazione di tipo forward

Ieri abbiamo visto come realizzare un regolatore di tensione di tipo forward che è quello indicato in figura. Nell'ultima trattazione abbiamo visto che abbiamo un andamento periodico a forma rettangolare dell'onda e si dimostra che la tensione di uscita dipende dalla tensione di ingresso e dal duty cycle.




Quando S è chiuso, il diodo D è polarizzato inversamente (D OFF) e quindi non interviene.

Quando l'interruttore S si apre, la corrente tende a mantenersi costante nell'induttanza (data l'inerzialità della stessa): questa volta il diodo risulta polarizzato direttamente (D ON) e consente alla corrente di continuare a scorrere nel verso che aveva precedentemente (la corrente va dall'induttanza al parallelo C-R<sub>L</sub> e poi torna all'induttanza tramite il diodo).|

### Regolatore a commutazione di tipo flyback

In questo tipo di regolatore il circuito rimane quasi lo stesso a meno del diodo e dell'induttore che vengono scambiati di posto.




Quando S è chiuso, il diodo D risulta interdetto (D OFF) e la tensione di alimentazione si trova ai capi dell'induttanza L che si carica, con una corrente che cresce linearmente nel tempo.

Quando S si apre, la corrente che passava nell'induttanza comincia a circolare in senso antiorario nella maglia formata da L, dal parallelo C-R<sub>L</sub> e dal diodo D che risulta ora polarizzato direttamente (D ON).

Si noti che nel caso del regolatore flyback la sorgente V<sub>DC</sub> non alimenta mai direttamente il carico

Quando l'interruttore è chiuso possiamo ipotizzare, ed in effetti si verifica, che il diodo è interdetto in quanto il catodo collegato al + di  $V_{DC}$  e quindi tutta la parte destra del circuito è scollegata dall'alimentazione. All'alimentazione rimane collegata solo l'induttanza, la corrente aumenta linearmente nel tempo e quindi l'energia si accumula nella nostra induttanza. La corrente nell'induttanza scorre dall'alto verso il basso. Cosa succede invece quando apro l'interruttore? Quando l'interruttore è aperto, la corrente è inerziale nell'induttanza e quindi il diodo entra in conduzione per consentire alla corrente nel verso di prima. Poi si richiude l'interruttore e così via. Mentre nella configurazione forward c'era un collegamento diretto tra il generatore di tensione ed il carico in uscita (quando l'interruttore era chiuso) in questo caso non c'è mai questo collegamento diretto.

Se andiamo a prendere la tensione  $V_L$  ai capi dell'induttore, durante  $T_{on}$  la tensione è uguale a  $V_{DC}$ , durante la fase successiva il diodo è in conduzione, la tensione  $V_L$  è uguale a  $-V_U$ . Questo poi si ripete in modo periodico. A questo punto possiamo trovare quanto trovato ieri e cioè che l'integrale deve essere nullo in un periodo e quindi l'area del rettangolo di sinistra deve essere uguale al rettangolo di destra. Otteniamo che la tensione di uscita è uguale a quella di ingresso moltiplicato per  $D/(1-D)$ . Questo vuol dire la tensione in uscita in questo caso può essere minore, maggiore o uguale a quella di ingresso.




I risultati per i due regolatori di tensione li abbiamo ottenuti ipotizzando una tensione in ingresso costante. Se vogliamo fare un regolatore di tensione per la nostra rete bisogna vedere come realizzarlo per una tensione che non è costante, quindi dobbiamo mettere un trasformatore. I trasformatori a 50 o 60 Hz hanno l'inconveniente di essere oggetti molto ingombranti e pesanti. E impensabile utilizzare questa configurazione per fare un caricabatterie per uno smartphone.

### Isolamento galvanico

Qualcuno potrebbe pensare di eliminare quindi il trasformatore per questioni di ingombro ma questo non è possibile per ragioni di sicurezza, a questo punto facciamo una piccola digressione e vediamo perché. Tutte le volte che abbiamo una strumentazione da collegare alla rete questo deve essere fatto utilizzando un trasformatore o meglio, realizzare quello che viene denominato

isolamento galvanico. Facciamo due esempi che ci mostrano come collegare un'apparecchiatura alla rete senza questo isolamento può risultare molto pericolosa e portare al pericolo di prendere una scossa elettrica. La configurazione errata è quella mostrata a sinistra. Il collegamento in basso è la terra mentre a sinistra c'è il collegamento a fase e neutro. Se collego direttamente alla rete, il potenziale di riferimento (simbolo tra  $Z_1$  e  $Z_2$ ) si trova ad avere un'impedenza  $Z_1$  verso la fase e  $Z_2$  verso il neutro. Se consideriamo questa maglia, il potenziale di massa si porta ad un potenziale diverso da zero che si trova tra  $Z_1$  e  $Z_2$  e quindi la massa della nostra apparecchiatura (che coincide con l'involucro) si trova ad un potenziale intermedio tra 230 V efficaci e neutro. Cosa succede ora se la persona, indicata con l'impedenza  $Z_p$ , che ha un riferimento verso terra, va a toccare l'apparecchiatura? Succede che c'è la maglia chiusa in cui la corrente può circolare a partire dalla fase attraverso  $Z_1$  e si chiude verso terra. Quindi c'è la possibilità di far passare la corrente attraverso il corpo umano.

Vediamo invece cosa accade se interponiamo tra l'alimentazione e l'apparecchiatura un trasformatore. Succede che il secondario del trasformatore non ha nessun riferimento rispetto al ground del primario. La situazione interna dell'apparecchiatura rimane identica alla precedente ma il corpo umano ha il riferimento verso terra e nel secondario non c'è nessun altro riferimento verso terra e quindi la maglia non si può chiudere. Quindi non chiudendosi la maglia non può esserci passaggio di corrente. Può passare corrente solo se io tocco due punti a potenziali diversi del circuito.




In presenza di un trasformatore (b), si ha il cosiddetto "isolamento galvanico": viene interrotto il collegamento che riferiva a terra le tensioni all'interno della apparecchiatura e l'unico modo perché l'utente, rappresentato dall'impedenza  $Z_p$ , possa subire una scossa elettrica è che questi tocchi contemporaneamente due punti del circuito. Si notino i due simboli diversi utilizzati per indicare la terra e la massa.

#### Regolatore switching forward senza trasformatore a frequenza di rete

Abbiamo detto che il trasformatore devo utilizzarlo per forza per ragioni di sicurezza però quello che posso fare per diminuire l'ingombro è utilizzare un trasformatore a frequenza diversa. Possiamo quindi utilizzare il circuito mostrato in figura in cui al posto di utilizzare il trasformatore come primo elemento della mia catena collegarlo a valle dell'interruttore di un regolatore switching forward in cui posso regolare la frequenza e se ho una frequenza dell'ordine dei 100 KHz posso realizzare trasformatori molto più piccoli e leggeri. Quindi la tensione di rete viene applicata direttamente al nostro regolatore tramite il ponte di Graetz (in questa parte iniziale faccio quindi la rettificazione), poi pongo a valle l'interruttore e quindi avrò un'onda quadra alla frequenza dell'interruttore. Poi

metterò il mio trasformatore di dimensioni minori e poi realizza la restante parte del circuito. Ora rispetto al classico regolatore forward avrò due diodi, uno in uscita dal secondario, e poi la parte restante è il classico circuito del forward, al classico del diodo  $D_1$  avevo l'interruttore che ora prima è a monte del trasformatore. Vediamo ora cosa succede.

Quando l'interruttore è chiuso passerà una corrente passerà corrente nel primario e quindi passa corrente nel secondario del trasformatore ed esce dal pallino e il diodo  $D_1$  è polarizzato positivamente,  $D_2$  sarà interdetto e quindi la corrente scorre nell'induttanza e poi continua come nel forward classico. Cosa succede invece quando l'interruttore è aperto? In questo caso il trasformatore non è percorso da corrente, allora  $D_1$  si interdice, l'inerzialità dell'induttanza permette che la corrente continui a scorrerci attraverso da sinistra verso destra, il diodo  $D_2$  viene polarizzato direttamente e quindi la corrente scorre attraverso il carico ed il condensatore.




Quando S è chiuso, passa una corrente crescente nel primario del trasformatore; per mantenere il flusso nullo all'interno del trasformatore la corrente fuoriesce dal terminale con il pallino del secondario, determinando una polarizzazione diretta di  $D_1$  ( $D_1$  ON) e inversa di  $D_2$  ( $D_2$  OFF). La corrente passa quindi dall'induttanza  $L$  e raggiunge il carico  $R_L$  e il condensatore  $C_2$ .

Quando S è aperto, il trasformatore non è più attraversato da corrente, il diodo  $D_1$  è interdetto ( $D_1$  OFF) mentre il diodo  $D_2$  entra in conduzione ( $D_2$  ON), consentendo all'induttanza  $L$  di scaricarsi sul parallelo  $C_2-R_L$ .

#### Regolatore switching flyback senza trasformatore a frequenza di rete

Esiste naturalmente anche la configurazione flyback che rispetto al forward può essere realizzata con un minor numero di componenti e quindi per questo motivo è quella più utilizzata. La tensione di rete viene applicata al ponte di Graetz e al regolatore, poi abbiamo il trasformatore. Il trasformatore in questo caso viene applicato in una configurazione particolare, infatti possiamo notare che il pallino del secondario è verso il basso. Poi abbiamo il diodo  $D_1$  collegato con l'anodo dove non c'è il pallino del secondario. Il trasformatore non funziona più a flusso nullo, vediamo perché? Quando l'interruttore è chiuso la corrente scorre nel primario. La corrente nel secondario dovrebbe uscire dal pallino ma in questo caso, per la presenza del diodo interdetto, non può scorrere. Allora nel primario scorre corrente e non scorre nel secondario (e quindi il trasformatore non funziona a flusso nullo). In questo caso sto accumulando energia all'interno del trasformatore (nel primario) sotto forma di campo magnetico. Quando apro l'interruttore la corrente nel primario non può scorrere, per l'inerzialità del flusso magnetico l'unica possibilità di mantenere il flusso magnetico è che la corrente che provi a scorrere nel primario scorra nel secondario e questo lo fa entrando nel pallino del secondario e il diodo  $D_1$  entra in conduzione. Otterrò una tensione di uscita con polarità indicata in figura.




In questa configurazione il trasformatore non funziona più come tale, poiché, come discuteremo nel seguito, non opera a flusso nullo.

Quando S è chiuso, la corrente sale linearmente nel primario, che si comporta a tutti gli effetti come una semplice induttanza, dato che nel secondario la corrente uscirebbe dal pallino (essendo entrante quella del primario) ma non può farlo, perché il diodo D1 risulta polarizzato inversamente (D1 OFF).

Quando S si apre, la corrente non può più circolare nel primario e l'unico modo di mantenere il flusso magnetico che era presente subito prima dell'apertura consiste nel far circolare una corrente nel secondario, entrante dal pallino. Questa corrente determina una polarizzazione diretta del diodo D1 (D1 ON) e va ad alimentare il condensatore C<sub>2</sub> e il carico.

### Regolatore switching flyback con trasformatore ad alta frequenza e circuito di regolazione


Quello che ci rimane da vedere ora è come faccio a regolare l'apertura e chiusura dell'interruttore S in modo da avere la tensione V<sub>U</sub> voluta in uscita. Per fare questo dobbiamo implementare un sistema a reazione. Il circuito semplificato per realizzare questo è quello seguente.



In ingresso abbiamo il raddrizzatore della tensione di rete. In uscita a C<sub>1</sub> abbiamo una tensione più o meno costante. Poi dovremmo avere l'interruttore, un modo per realizzare l'interruttore c'è un MOSFET di potenza in quanto siamo collegati direttamente a 220 V e correnti elevate. Dopo l'interruttore abbiamo l'alimentatore flyback con primario, secondario, diodo D<sub>1</sub>, C<sub>2</sub> e R<sub>L</sub>. Il controllo


è fatto tramite il blocco verde. Questo è collegato alla tensione di uscita, effettua delle operazioni e fornisce un segnale che pilota l'apertura e chiusura dell'interruttore.

Vediamo nel dettaglio come funziona il blocco. Abbiamo la tensione  $V_u$  prelevata attraverso un partitore di resistenze  $R_1$  e  $R_2$  e la linea tra due resistenze viene portata al + di un amplificatore differenziale ai capi del terminale non invertente ci viene portata la partizione della tensione di uscita e sul terminale invertente una tensione di riferimento. Amplifica la differenza tra i due segnali. L'uscita viene portato ad un amplificatore operazionale utilizzato a loop aperto e quindi che funziona come comparatore. Sul + viene inviata un'onda triangolare. Quindi il comparatore genera il segnale in nero  $T_{on}$   $T_{off}$ .



Se guardiamo il grafico la retta indicata con uscita  $A_1$  corrisponde all'uscita del primo amplificatore che viene confrontata nel secondo amplificatore (comparatore) con l'onda triangolare in ingresso sul -. Il segnale triangolare per una parte del periodo è maggiore del segnale sul + e per una parte è minore. Il tempo  $T_{on}$  indica il tempo in cui è maggiore e  $T_{off}$  il tempo on cui è minore. Vediamo però se questo sistema è in grado di controllare la tensione di uscita e supponiamo che questa diminuisca. In questo caso la tensione si abbassa (linea rossa) e quindi vediamo nel grafico che il  $T_{on}$  aumenta ed il  $T_{off}$  diminuisce. Ricordiamoci che la somma di  $T_{on}$  e  $T_{off}$  rimane costante ed è uguale alla frequenza. L'aumento di  $T_{on}$  comporta l'aumento del Duty cycle e viceversa. Quindi si vede che questo è un sistema a reazione negativa. A questo punto devo andare a riportare il segnale di controllo all'interruttore, quindi torniamo al nostro schema. Per mantenere l'isolamento galvanico utilizzo l'accoppiatore ottico. Da notare che il circuito di controllo ha necessità anch'esso di alimentazione allora si utilizza il secondo secondario. Questo è un flyback a due secondari. Questo è lo schema di principio, rimane da capire un paio di problemi. Il primo problema è che tutto funziona bene a regime ma a regime ci devo arrivare e quindi ci vuole un certo tempo per avere un controllo fine del MOSFET e quindi del nostro interruttore. Quindi cosa faccio all'inizio? Il circuito di controllo pilota il nostro interruttore con un Duty Cycle memorizzato al suo interno per avere una tensione quasi costante e leggermente inferiore a quella necessaria. L'altro problema è che appena acceso il circuito di controllo deve essere alimentato ma all'inizio il secondario non l'alimenta ancora. Il problema viene risolto con la resistenza  $R_A$  che collega direttamente il circuito di controllo all'uscita il ponte di Graetz e quindi questa resistenza alimenta all'inizio il circuito di controllo e così

via.  $R_A$  è quella resistenza che quando spegniamo il computer e lo riaccendiamo subito dopo questo non si accende, questo non vuol dire che si è rotta durante lo spegnimento ma durante il funzionamento in quanto questa resistenza serve al funzionamento solo nella prima accensione, poi, una volta acceso  $R_A$  non funziona più.



### Segnali analogici e digitali

Adesso vediamo brevemente un breve introduzione sul mondo digitale e vediamo la differenza tra segnale analogico e segnale digitale.

Segnale analogico: il nome deriva dal fatto che tale segnale è "analogo" al segnale fisico che esso rappresenta. L'ampiezza di un segnale analogico può assumere un qualunque valore all'interno dell'intervallo di validità, ovvero l'ampiezza del segnale esibisce una variazione continua nel suo intervallo di validità. Può essere tempo continuo, se è valido in qualunque istante di tempo, oppure tempo discreto se il segnale è presente solo precisi istanti di tempo.


Segnale digitale: è una sequenza di numeri finita con ogni numero che rappresenta l'ampiezza del segnale in un certo istante di tempo. E' necessario individuare il sistema numerico per rappresentare i valori del segnale e da tale scelta ne deriva il numero di cifre disponibili e la complessità dei circuiti che trattano il segnale digitale. Il sistema binario costituisce la scelta più semplice con solo due cifre o digit: 0 e 1. Ad ogni cifra dovrà associare un intervallo di valori della variabile analogica associata (ad esempio una tensione) e tali intervalli dovranno essere disgiunti.

### Logica a diodi

Supponiamo di avere un circuito a diodi (quello mostrato in basso) e di avere due livelli di tensione,  $V_{CC}=5V$  e ground =0V. Tutte le volte che ho in uscita 5 V ci associo la cifra uno, al valore 0 V associo la cifra 0. Vediamo come funziona il circuito mostrato.  $V_{CC}$  è collegato ad una resistenza collegato a due diodi con l'anodo collegati alla resistenza e i catodi collegati ognuno al + di una tensione ( $V_A$  e  $V_B$ ). Al nodo è collegato la tensione di uscita. Se applico  $V_A=5V$  allora ipotizziamo il diodo OFF, lo stesso per  $V_B$ , quindi sulla resistenza non passa corrente allora  $V_U=V_{CC}=5V$ . Ora se pongo  $V_B=0V$  allora il diodo B lo ipotizziamo ON, allora in questo caso la tensione  $V_U$  sarà 0V lo stesso se

invertiamo A e B. Se tutti e due i diodi sono in conduzione la tensione è 0V. quello descritto è il comportamento fisico, vediamo ora il comportamento logico. Dal punto di vista logico abbiamo la tabella di destra, notiamo che questo circuito ci rappresenta un AND.

$$V_{CC} = 5 \text{ V}$$



$5 \text{ V} \Leftrightarrow "1"$

$0 \text{ V} \Leftrightarrow "0"$


$v_A$	$v_B$	$v_U$	A	B	U
5 (diodo off)	5 (diodo off)	5	1	1	1
5 (diodo off)	0 (diodo on)	0	1	0	0
0 (diodo on)	5 (diodo off)	0	0	1	0
0 (diodo on)	0 (diodo on)	0	0	0	0

Ora vediamo un altro circuito e facciamo anche ora l'analisi. Possiamo farlo da soli. Questo circuito rappresenta un OR.

$$V_{CC} = 5 \text{ V}$$

$5 \text{ V} \Leftrightarrow "1"$

$0 \text{ V} \Leftrightarrow "0"$




$v_A$	$v_B$	$v_U$	A	B	U
5 (diodo on)	5 (diodo on)	5	1	1	1
5 (diodo on)	0 (diodo off)	5	1	0	1
0 (diodo off)	5 (diodo on)	5	0	1	1
0 (diodo off)	0 (diodo off)	0	0	0	0

### Logica a diodi – problematiche

La logica a diodi in realtà presenta tre problematiche principali che per la loro entità non mi permettono di realizzare circuiti complessi ma solo circuiti molto semplici.

La prima problematica riguarda l'assorbimento di corrente, supponiamo di avere in cascata due porte OR così come mostrato nel circuito seguente e vediamo cosa succede quando  $v_{A1}=0\text{V}$  e  $v_{B1}=5\text{V}$

Assorbimento di corrente




$$V_{A1} = 0 \text{ V}$$

$$V_{B1} = 5 \text{ V}$$

In ingresso a  $V_{B1}$  si dovrà fornire sia la corrente che scorre in  $R_1$  sia quella che scorre in  $R_2$ . Se si aggiungono ulteriori porte in cascata, la corrente richiesta diverrà ben presto estremamente elevata e porrà seri problemi pratici.

Un'altra problematica è il degrado dei livelli logici, cosa significa questo? Vediamo, nella stessa configurazione di prima cosa succede alla tensione in uscita. Se ogni diodo ha una caduta di 0.7 V si parte da un livello logico pieno (5V) e ad ogni passaggio la tensione e quindi il segnale si degrada. Come si va avanti il problema è interpretare il segnale, non solo, questo prima o poi arriverà a zero. Quindi capiamo bene che l'unico modo di realizzare le porte logiche è quella di utilizzare componenti attivi, componenti che cioè danno un'amplificazione del segnale e quindi questa cosa consente di rigenerare i livelli logici.

Degrado dei livelli logici



$$V_{A1} = 0 \text{ V}$$


$$V_{B1} = 5 \text{ V}$$

$$V_1 = V_{B1} - V_\gamma = 4.3 \text{ V}$$

$$V_2 = V_1 - V_\gamma = 3.6 \text{ V}$$

Infine, arriviamo all'ultimo problema che è quella fondamentale. Non esiste la porta NOT e quindi sappiamo che senza la porta NOT non riusciamo a fare logiche complesse.

### ASSENZA della porta NOT



## Lezione 04/05/2020

### Richiamo sui limiti della logica a diodi

Oggi vedremo la parte introduttiva dei circuiti digitali e dovremo affrontare due argomenti principali, il primo vedremo (ma li abbiamo visti anche ieri) i problemi della logica a diodi ed in particolare vedremo inverter possibili (ed in particolare il CMOS), poi vedremo le principali caratteristiche dei circuiti digitali (in particolare caratteristiche statiche e dinamiche).

Ieri abbiamo visto che esistono 3 problematiche che impediscono la logica a diodi per circuiti di grandi dimensioni, il limite principale è l'impossibilità di implementare la porta logica invertente, il secondo problema è che quando la profondità logica aumenta il segnale degrada in quanto i diodi sono passivi, il terzo problema è la dissipazione di potenza statica, cioè quando la porta logica si trova in uno dei due possibili stati allora c'è una dissipazione di potenza.

- Assenza di una porta logica invertente
- Degradazione dei livelli logici
- Dissipazione di potenza (assorbimento di corrente)

### Inverter con carico resistivo (1nMOS/1R)


Ora abbiamo visto che con i diodi non è possibile fare una porta logica invertente (uscita uguale all'ingresso negato) e quindi andremo a vedere come è possibile realizzare un inverter. Uno dei modi per realizzare un inverter è quello di utilizzare un NMOS ed una resistenza così come segue. Il circuito l'abbiamo già visto sotto un altro nome, abbiamo un transistore di tipo N, l'ingresso è sul Gate del Transistor e l'uscita sul Drain, questa configurazione è equivalente a uno stadio di amplificazione a source comune ma c'è una differenza significativa e cioè la zona di funzionamento.

Come amplificatore il circuito viene polarizzato in un punto di lavoro per mantenere il circuito in saturazione e l'ingresso è di piccolo segnale e quindi il punto di lavoro si sposta di pochissimo intorno al valore  $V_{DC}$ . Quando invece il circuito viene utilizzato come inverter utilizziamo tutta la dinamica del circuito, cioè l'ingresso varia da 0V a  $V_{DD}$  e l'uscita varia da  $V_{DD}$  a 0V. Per poter intuire il funzionamento del circuito proviamo a tracciare una curva che lega la tensione di uscita a quella di ingresso. Intanto osserviamo che  $V_{IN}$  coincide con la  $V_{GS}$  dell'NMOS, la  $V_U$  coincide con la  $V_{DS}$  ed in

più possiamo osservare che la corrente che attraversa la resistenza è la stessa che entra nel transistore. Queste considerazioni valgono in qualsiasi punto di lavoro. L'NMOS è caratterizzato da una tensione di soglia  $V_{TN}$ , vediamo cosa succede quando la tensione di ingresso varia tra 0 e  $V_{TN}$ , quando siamo in questa regione il transistore è interdetto perché il transistore si accende solo se la  $V_{GS} > V_{TN}$ . Ma  $V_{IN} = V_{GS}$  e quindi tra 0 e  $V_{IN}$  il transistore è interdetto. In questa zona la  $V_U$  vale  $V_{DD}$  in quanto  $V_U = V_{DS} = V_{DD} - R_D I_{RD}$  e la corrente che attraversa  $R_D$  è 0.

Ora supponiamo che  $V_{IN} \gg V_{DD} \gg V_{TN}$ , in questa zona il transistore è in zona triodo e ha una resistenza equivalente molto minore  $R_D$  e quindi la tensione di uscita ha un livello molto vicino a 0V. Infatti possiamo applicare la regola del partitore che dice che  $V_U = R_{eq\ NMOS} / (R_{eq\ NMOS} + R_D) V_{CC}$ .

Quando la  $V_{GS}$  è tra i valori  $V_{TN}$  e  $V_{DD}$  allora, non facciamo un calcolo rigoroso ma, possiamo assumere, che all'aumentare della  $V_{GS}$  la resistenza equivalente tende a diminuire e quindi la tensione di uscita va verso lo zero. Abbiamo quindi disegnato un esempio di porta logica invertente in quanto quando l'ingresso vale 0 l'uscita vale  $V_{DD}$  e quando l'ingresso vale  $V_{DD}$  l'uscita vale 0.



Problema della dissipazione di potenza in continua quando la porta si trova in uno dei due stati logici possibili: **in '1'**, **out '0'**, ovvero quando il transistore **nMOS** è acceso


Questa realizzazione in realtà ha un problema non trascurabile, risolve due dei problemi della logica a diodi in quanto implementa la logica invertente e risolve il problema della degenerazione dei segnali ma abbiamo il problema non risolto della dissipazione di potenza perché quando l'ingresso vale  $V_{DD}$  la tensione ai capi della resistenza vale  $V_{DD}-0$  e quindi abbiamo una dissipazione di potenza statica quando la tensione di ingresso è alta (perché la resistenza è attraversata da una corrente non nulla). E quindi abbiamo una potenza dissipata  $P_{DISS}$ . È possibile aumentare  $R_D$  per limitare la dissipazione di potenza ma in generale non è conveniente farlo in quanto  $R_D$  grande comporta ritardi elevati.

### Inverter con carico resistivo (1pMOS/1R)

Poi c'è un'altra realizzazione che è l'implementazione duale della prima con una resistenza e un pMOS con le posizioni di resistenza e pMOS scambiate perché il transistore in questo caso si accende per una tensione negativa. La realizzazione è quella mostrata di seguito e proviamo a fare i ragionamenti sul grafico.

Noi abbiamo che quando  $V_{IN}$  è compresa tra  $V_{DD}-V_{TP}$  e  $V_{DD}$  allora il transistore è spento allora la corrente  $I_{DP}$  è nulla e quindi la  $V_U=0V$ .

Quando la  $V_{IN}>0$  e  $V_{IN}< V_{DD}-V_{TP}$  allora il transistore è acceso, vale la regola del partitore e la resistenza del pMOS è molto minore di  $R_D$  e quindi abbiamo l'uscita desiderata.



Problema della dissipazione di potenza in continua quando la porta si trova in uno dei due stati logici possibili : in '0', out '1', ovvero quando il transistore pMOS è acceso

Analogamente alla realizzazione vista prima anche questo inverter ha un problema di dissipazione di potenza, con la differenza che ora la dissipazione ce l'abbiamo con lo stato di ingresso basso e uscita alta. Anche questo caso aumentare la resistenza mi farebbe far aumentare il ritardo.


#### Inverter con due MOSFET (inverter CMOS)

A questo punto andiamo a vedere la terza implementazione che è quella vincente in quanto mi risolve tutti e tre i problemi che avevamo nella logica a diodi. Questo inverter prevede l'uso di un pMOS ed un nMOS. Questo inverter quindi presenta i vantaggi del pMOS per ingressi alti e dell'nMOS per ingressi bassi. La realizzazione è quella che segue.

Andiamo quindi anche in questo caso di vedere il comportamento del circuito seguendo quanto accade nel grafico a seconda dei valori della tensione in ingresso. Quando  $0 < V_{IN} < V_{TN}$  l'nMOS è interdetto e il pMOS è ON. In questo caso la tensione di uscita viene portata su dal pMOS.

Quando  $V_{DD}+V_{TP} < V_{IN} < V_{DD}$  (ricordandoci che  $V_{TP}$  è una tensione negativa possiamo anche scrivere  $V_{DD}-|V_{TP}| < V_{IN} < V_{DD}$ ) il pMOS è interdetto e l'nMOS è acceso e quindi si scambiano i ruoli. Questo vuol dire che la tensione in uscita viene portata giù a zero dal transistore nMOS.

Nella zona intermedia (detta anche zona proibita) in cui  $V_{TN} < V_{IN} < V_{DD}+V_{TP}$  allora nMOS si comincia ad accendere ed il pMOS comincia ad accendersi e quindi si ha una transizione tra i due valori delle tensioni di uscita ma questa cosa la vedremo meglio successivamente. In pratica in questa zona si ha il valore della tensione di uscita  $V_U=R_{eqNMO}/(R_{eqPMOS} + R_{eqNMO})V_{DD}$ .



La logica CMOS permette di superare tutte le problematiche della logica a diodi:

- è possibile implementare un inverter
- i livelli logici vengono rigenerati
- assorbimento di corrente (e dissipazione di potenza) trascurabile in condizioni statiche

La caratteristica che lega la tensione di uscita alla tensione di ingresso si definisce transcaratteristica o funzione di trasferimento. Quando siamo nella zona di nMOS interdetto (zona A) l'uscita vale sempre  $V_{DD}$  e quando siamo in zona di pMOS interdetto (zona B) l'uscita vale sempre 0V. quindi nelle due situazioni statiche, zona A e zona B non abbiamo dissipazione di potenza in quanto quando l'nMOS è interdetto allora la corrente che circola in nMOS vale zero. Lo stesso accade in zona B. L'inverter CMOS è la porta logica più semplice che si può implementare in logica CMOS. Molte caratteristiche che abbiamo per l'inverter CMOS si mantengono anche per le porte più complesse.


Quindi abbiamo risolto il problema dell'implementazione dell'inverter che nella logica a diodi non c'era, poi avevamo il problema della degradazione del segnale, questo nell'inverter CMOS non succede in quanto si osserva che se ad esempio ho un ingresso basso un po' rumoroso, l'ingresso alto sarà comunque  $V_{DD}$ . Allo stesso modo se ho un ingresso non precisamente  $V_{DD}$  l'uscita sarà comunque 0V. Questa rigenerazione del segnale è possibile grazie alla transcaratteristica delle porte CMOS. Abbiamo risolto anche il terzo problema per il motivo descritto sopra. La zona centrale è detta zona proibita in quanto in questa zona c'è incertezza (soprattutto se il rumore è alto) e quindi per i segnali digitali questa zona è da evitare. In realtà vedremo più tardi che la zona proibita è necessaria in quanto permette di rigenerare i livelli logici.

### Circuiti digitali: parametri statici

Cominciamo a vedere quali sono le caratteristiche statiche, il primo concetto da discutere è quello della rigenerazione dei livelli logici. Supponiamo di avere due porte invertenti messe in cascata, quindi l'uscita del secondo inverter è uguale all'ingresso del primo inverter. Questa configurazione ha un suo senso molto preciso quando abbiamo segnali rumorosi e abbiamo bisogno di rigenerarli. Questa porta logica con due inverter in cascata si chiama buffer.

## Rigenerazione dei livelli logici

La condizione necessaria per rigenerare i livelli logici è che la porta logica sia implementata con almeno un elemento attivo che consenta di ottenere una caratteristica di trasferimento in tensione tra ingresso e uscita (*Voltage Transfer Characteristics*, VTC) con una regione a guadagno differenziale  $> 1$  (regione «proibita»)




Se  $V_{IN} < V_{IL,max} \rightarrow V_U > V_{OH,min}$  (IN= 'L', OUT='H')  
 Se  $V_{IN} > V_{IH,min} \rightarrow V_U < V_{OL,max}$  (IN= 'H', OUT='L')  
 Se  $V_{IL,max} < V_{IN} < V_{IH,min} \rightarrow$  operazione non valida

Il concetto è che quando l'ingresso del primo inverter è un segnale con del rumore e quindi oscilla intorno a  $V_{DD}$ , l'uscita del primo inverter è sempre 0 V perché il segnale è stato rigenerato. L'uscita del secondo inverter vale esattamente  $V_{DD}$ . Naturalmente il rumore non deve superare mai la  $V_{TP}$ .


Allo stesso modo quando l'ingresso del primo inverter oscilla intorno a 0V perché il segnale è molto rumoroso ed il rumore non supera mai  $V_{TN}$ , l'uscita del primo inverter sarà  $VDD$  e l'uscita del secondo inverter è esattamente 0 Volt, senza oscillazioni. Il buffer ha praticamente rigenerato i livelli logici.

Ora la domanda da porre è: quale caratteristica deve avere una porta logica affinché possa rigenerare i livelli? La rigenerazione dei livelli avviene perché abbiamo una zona della transcaratteristica con un guadagno in modulo maggiore di 1. Se abbiamo almeno un dispositivo attivo e l'amplificazione tra ingresso verso uscita nella zona proibita è maggiore di 1 allora la porta logica può rigenerare i livelli. Per calcolare il guadagno possiamo fare un grafico con sulle ordinate  $V_{IN}$ , sulle ascisse non riportiamo  $V_{OUT}$  ma riportiamo il guadagno, cioè  $| \delta V_U / \delta V_I |$  allora siccome nella zona A e nella zona B il segnale è costante il guadagno è nullo, nella zona proibita invece il guadagno da zero crescerà fino a metà zona proibita e poi decrescerà per tornare a zero. Da qui si capisce perché una logica implementata con soli diodi e resistenze non permette la rigenerazione del segnale in quanto i diodi non permettono di avere una regione in cui il segnale viene amplificato. In sintesi, la condizione necessaria affinché una porta logica sia in grado di rigenerare i livelli logici è che la stessa abbia una zona di funzionamento in cui la sua  $V_{TC}$ , ovvero la transcaratteristica, mostra un guadagno in modulo maggiore di uno.

Legato a questo discorso abbiamo anche la definizione di margini di rumore. Per cercare i margini di rumore dobbiamo vedere quali sono i punti (nel grafico definito prima) in cui il guadagno vale uno. In quei punti, nella transcaratteristica, la tangente ha valore unitario. Questi due punti li definiamo  $V_{IL,max}$  e  $V_{IH,min}$ . La regione proibita è quindi quella definita tra i valori  $V_{IL,max}$  e  $V_{IH,min}$  in quanto qui il guadagno è maggiore di uno. Tutto quello che ricada in questo range non lo possiamo accettare in quanto ricade in una regione di incertezza.




Possiamo notare dal grafico che più alto è il range in ingresso più basso è il range in uscita. Guardando sul grafico infatti possiamo notare che se è piccola la regione proibita in ingresso è grande la regione proibita in uscita, se è piccola la regione proibita in uscita è grande il range di valori accettati in ingresso e quindi è piccolo il range di valori accettati in uscita perché è grande la regione proibita in uscita.



L'ultima cifra di merito statica che ci interessa è la potenza statica, cioè la potenza dissipata da una porta logica generica in condizioni statiche. Una porta logica generica ha naturalmente più ingressi ed un'uscita unica, avrà poi una tensione di riferimento e l'alimentazione. Per valutare la potenza statica ci dobbiamo mettere in un'ipotesi semplice, cioè che le correnti entranti nelle porte di ingresso e quella di uscita dall'unica porta di uscita in condizioni statiche siano nulle. Poniamo l'uscita nello stato H (alto o valore logico 1) usando un'opportuna configurazione degli ingressi e

misuriamo la  $I_{DD}$  che definiamo  $I_H$  cioè la corrente che entra dalla porta di alimentazione con tensione  $V_{DD}$ . Poi poniamo l'uscita nello stato L (basso o valore logico 0) usando un'opportuna configurazione degli ingressi e misuriamo la  $I_{DD}$  che definiamo  $I_L$ . Possiamo definire poi le potenze negli stati L e H come  $P_{DL}$  e  $P_{DH}$ . Una volta ottenuti questi due valori possiamo definire la potenza dissipata media (statica) come la media delle 2 potenze dissipate (assumendo che il tempo sia ripartito uniformemente tra H e L).



Assumendo che per il 50% del tempo  $V_{out}$  sia nello stato H (e 50% in L)

Potenza dissipata (statica)	$P_D = \frac{P_{DH} + P_{DL}}{2} = V_{DD} \frac{I_H + I_L}{2},$
-----------------------------	---


## Lezione 06/05/2020

### Circuiti digitali: parametri dinamici

Da oggi cominceremo a vedere quali sono i parametri caratteristici dinamici dei circuiti digitali che sono ritardi di propagazione, potenza dissipata dinamica e prodotto potenza ritardo. Poi vedremo il Fan-in ed il fan-out che rientrano sia nei parametri statici che nei parametri dinamici.

Per quanto riguarda le caratteristiche dinamiche dei circuiti digitali in generale, noi abbiamo ragionato sempre sull'inverter come porta logica di esempio, poi avevamo analizzato il buffer come due porte logiche connesse tra di loro. Noi finora abbiamo visto come la tensione di uscita varia in base alla tensione di ingresso ma solo in condizioni statiche. Per vedere come variano le caratteristiche dinamiche dobbiamo variare il modellino del buffer con l'aggiunta di capacità, in quanto, le capacità mi permettono di introdurre ritardi o dinamiche delle forme d'onda al variare del tempo.


Noi se vogliamo andare a studiare i parametri dinamici del nostro buffer dobbiamo tenere presente della capacità di ingresso del secondo inverter, la capacità della connessione tra il primo e secondo inverter e poi della capacità del primo inverter da ingresso verso uscita. In pratica abbiamo il seguente circuito digitale.



Il carico dell'INV1 è rappresentato dalle seguenti capacità:

- capacità del wire (di solito trascurabile)
- capacità di ingresso dell'INV2
- capacità complessiva tra ingresso e uscita dello stesso INV1


Questo modellino è utile per due ragioni, in primo luogo mi permette di tener conto dei ritardi di propagazione del segnale, in secondo luogo mi permette di tener conto della dissipazione di potenza dinamica. Ora però noi possiamo semplificare questo modello dinamico nel modo seguente.



La capacità del primo condensatore è contata due volte perché quando l'ingresso è L l'uscita è H e quindi viene contata una volta, quando l'ingresso è H l'uscita è L viene contata un'altra volta e quindi, in definitiva, rispetto alle altre due capacità pesa il doppio perché ha una doppia variazione (se ho capito bene le altre due non hanno peso quando l'ingresso è H e l'uscita è L in quanto non c'è differenza di potenziale tra ingresso ed uscita del condensatore). La  $C_{in-out}$  è anche detta capacità di Miller  $C_{miller}$ .


Ipotizzando che l'inverter uno è un inverter CMOS, dobbiamo ricordarci com'è fatto il circuito dell'inverter. Se si ha una transizione L→H in ingresso e quindi corrispondentemente una transizione H→L allora possiamo vedere il circuito equivalente come una resistenza che connette l'uscita a massa. Se invece abbiamo una transizione opposta, cioè da H→L in ingresso e quindi una transizione L→H in uscita allora il nostro circuito equivalente è una resistenza abbastanza bassa tra l'uscita e  $V_{DD}$ . I nomi caratteristici delle resistenze per questi due casi sono rispettivamente  $R_{pull-down}$  e  $R_{pull-up}$ .

Se ora andiamo a considerare i ritardi di transizione o di propagazione, dobbiamo ricordarci che il nostro buffer è formato da due inverter, abbiamo quindi, supponendo che andiamo a considerare la transizione L→H in ingresso e quindi corrispondentemente una transizione H→L, abbiamo il seguente circuito equivalente.



Quando la  $V_{in}$  cambia perché passa da L→H la  $V_{out}$  cambia con un ritardo rispetto alla variazione  $V_{in}$  passando da H→L.


Ritardo osservato nella transizione dell'uscita da H verso L ( $t_{PHL}$ ) o da L verso H ( $t_{PLH}$ ), causata da una variazione dell'ingresso nel verso opposto, prendendo come riferimento i due valori medi nelle rispettive transizioni



Ritardo di propagazione medio


$$t_P = \frac{t_{PHL} + t_{PLH}}{2}$$

Naturalmente di questo c'è anche il duale.




E anche qui in modo equivalente possiamo definire il ritardo di transizione.

Ora ci rimane da guardare la dissipazione di potenza dinamica. Dobbiamo ancora una volta partire dal modello equivalente di prima, per prima vediamo il caso in cui l'ingresso va da L→H e l'uscita da H→L. In questo caso abbiamo.



- Energia immagazzinata nella capacità precedentemente caricata a \$V\_{DD}\$  $E_C = \frac{1}{2}C_{out}V_{DD}^2$
- Nella transizione H\$\rightarrow\$L (scarica da \$V\_{DD}\$ a 0V) tutta l'energia precedentemente immagazzinata in \$C\_{load}\$ viene dissipata dalla \$R\_{eq}\$ sottoforma di calore  $E_{HL} = \frac{1}{2}C_{out}V_{DD}^2$

Nel caso di transizione opposta abbiamo invece.



- Nella transizione L\$\rightarrow\$H, il generatore eroga un'energia pari a  $E_{PS} = \int_0^T V_{DD}i(t)dt = V_{DD}Q = V_{DD}CV_{DD} = CV_{DD}^2$
- Di questa energia, quella immagazzinata in \$C\_{load}\$ al termine del transitorio vale  $E_C = \frac{1}{2}C_{out}V_{DD}^2$
- Di conseguenza, l'energia dissipata dalla \$R\_{eq}\$ nella transizione L\$\rightarrow\$H è  $E_{LH} = E_{PS} - E_C = \frac{1}{2}C_{out}V_{DD}^2$

A questo punto abbiamo anche tutte le informazioni per calcolare l'energia dinamica totale dissipata in una doppia operazione quindi L\$\rightarrow\$H\$\rightarrow\$L che sarà la somma dei due risultati. Poi possiamo calcolare l'energia dinamica media.

Ipotizzando di avere due commutazioni (H\$\rightarrow\$L e L\$\rightarrow\$H) per ogni periodo di clock, la potenza dinamica dissipata è pari a

$$P_{diss,dyn} = \frac{E_{HL} + E_{LH}}{T_{clk}} = f_{clk} C_{out} V_{DD}^2$$

A questo punto possiamo pensare di calcolare la massima frequenza di clock possibile (o minimo periodo di clock), per stimarla dobbiamo andare a vedere il minimo ritardo di propagazione. Il caso limite è quando il ritardo di propagazione è così lento che la risposta dell'uscita avviene un istante prima dell'altra commutazione.

Ora andiamo a vedere l'ultima cifra di merito ovvero il prodotto Delay-Potenza.


$$PDP = P_{diss} \times t_p \approx P_{diss,dyn} \times t_p$$

Se si sceglie di operare il circuito alla massima frequenza di clock che corrisponde circa a un periodo di clock di  $T_{clk,min} = t_p$


$$PDP \approx f_{clk,max} C_{out} V_{DD}^2 \times t_p = \frac{C_{out} V_{DD}^2}{t_p} \times t_p = C_{out} V_{DD}^2$$

Gli ultimi due parametri da valutare sono Fan In e Fan out. Il fan in è il numero massimo di ingressi di una porta logica implementata in una data tecnologia, naturalmente questo parametro non è caratteristico per un inverter.

**FAN-IN:** numero massimo di ingressi che una tipologia di porta logica (NAND, NOR, etc) implementata in una determinata logica (es. logica CMOS) e tecnologia (tipo di processo CMOS) può avere



**FAN-OUT:** numero massimo di porte logiche in cascata dello stesso tipo che una porta logica può pilotare




Fan-in e fan-out sono in genere limitati sia da aspetti statici (eg. margini di rumore) che dinamici (eg. velocità di commutazione)

Il Fan out è invece il numero massimo di porte logiche in cascata dello stesso tipo che una porta logica può pilotare.

### Inverter CMOS

Abbiamo già visto l'inverter CMOS ma ora è il caso di addentrarci un po' più profondamente nella trattazione. Ora tracciamo la caratteristica di trasferimento  $V_{TC}$  con metodo grafico.



- L'inverter CMOS è la porta logica più semplice implementabile in logica CMOS
- I parametri caratteristici di porte logiche CMOS più complesse possono essere valutati con un metodo analogo e, in molti casi, valgono le stesse conclusioni tratte sull'inverter

Possiamo osservare che la corrente che attraversa i due transistori è la stessa cambiata di segno. Poi dobbiamo osservare per l'NMOS che la  $V_{GS}$  coincide con la  $V_{IN}$  e la  $V_{DS}$  coincide con la  $V_U$ . Per quanto riguarda invece il PMOS la  $V_{GS}$  coincide con  $V_{IN}-V_{DD}$  e la  $V_{DS}$  coincide con  $V_U-V_{DD}$ . Quindi possiamo scrivere che  $V_U=V_{DSn}=V_{DSP}+V_{DD}$  e che  $V_{IN}=V_{GSn}=V_{GSP}+V_{DD}$ . Ricordiamoci però che per l'NMOS si ha che  $V_{DS}>=0$  e  $V_{GS}>=0$  e quindi  $V_{TN}>0$ , per il PMOS invece  $V_{GSP}<=0$ ,  $V_{DSP}<=0$  e quindi  $V_{TP}<0$ .

#### Costruzione della VTC dell'inverter con il metodo grafico

Quindi dobbiamo cominciare, dati i risultati ottenuti sopra, a costruirsi la funzione di trasferimento. Cominciamo con l'NMOS.


- Riprendiamo le caratteristiche  $I_D(V_{DS}, V_{GS})$  di un transistore nMOS

$$\begin{aligned} V_{Tn} &> 0 \\ V_{GSn} &> 0 \\ V_{DSn} &> 0 \end{aligned}$$

$$\left\{ \begin{array}{l} V_{GSn} < V_{Tn} \quad \text{off} \quad \Rightarrow I_{Dn} = 0 \\ V_{GSn} \geq V_{Tn} \quad \left\{ \begin{array}{l} V_{DSn} < V_{OVn} \quad \text{triodo} \quad \Rightarrow I_{Dn} = k_n \frac{W_n}{L_n} [2 \cdot V_{OVn} V_{DSn} - V_{DSn}^2] \\ V_{DSn} > V_{OVn} \quad \text{sat} \quad \Rightarrow I_{Dn} = k_n \frac{W_n}{L_n} V_{OVn}^2 \end{array} \right. \end{array} \right.$$

$$k_n = \frac{1}{2} \mu_n C_{ox}$$

$$V_{OVn} = V_{GSn} - V_{Tn}$$




In pratica la linea tratteggiata in rosso separa la zona triodo dalla zona di saturazione, le caratteristiche sono quelle invece tracciate in nero.

Per quanto riguarda il PMOS abbiamo il risultato seguente.


- Riprendiamo le caratteristiche  $I_D(V_{DS}, V_{GS})$  di un transistore pMOS



$$\begin{cases} V_{Tp} < 0 \\ V_{GSp} < 0 \\ V_{DSP} < 0 \end{cases}$$



Naturalmente dobbiamo notare che il PMOS opera nel terzo quadrante e quindi il grafico di sopra è ribaltato rispetto all'asse delle correnti. Ora dobbiamo fare un'altra trasformazione e cioè spostare queste caratteristiche verso destra del valore  $V_{DD}$ , e quindi le tracciamo rispetto a  $V_U = V_{DSP} + V_{DD}$ .

Quindi ora possiamo andare a mettere l'uno a fianco all'altro i due grafici finali.






Ora dobbiamo fissare una  $V_{IN}$ , andare a disegnare sullo stesso grafico le due curve del transistore NMOS e PMOS e vedere dove si intersecano. In questo punto si ha la  $V_U$  corrispondente.


Caso a:  $V_I < V_{TM}$  ( $V_I = 0.5$  V)

$$V_{DD} = 5 \text{ V}$$




Caso b:  $V_I < V_{TM}$  ( $V_I = 1.5 \text{ V}$ )

$$V_{DD} = 5 \text{ V}$$




Caso c:  $V_I < V_{TM}$  ( $V_I = 2.5 \text{ V}$ )

$$V_{DD} = 5 \text{ V}$$




Caso d:  $V_I < V_{TM}$  ( $V_I = 2.5 \text{ V}$ )


$$V_{DD} = 5 \text{ V}$$




$$V_{DD} = 5 \text{ V}$$



$$V_{DD} = 5 \text{ V}$$



$$V_{DD} = 5 \text{ V}$$




In pratica abbiamo tracciato punto per punto i valori della caratteristica e quindi possiamo andare a tracciarci il grafico.

Lezione 07/05/2020


Soglia logica

La soglia logica è definita come il punto della VTC dove  $V_{IN}$  e  $V_U$  coincidono. In genere la soglia logica non è simmetrica perché le caratteristiche di uscita di NMOS e PMOS non sono simmetriche.

- La soglia logica (TL) è definita come la  $V_{IN}$  (o la  $V_U$ ) in corrispondenza di cui la VTC interseca la retta a pendenza unitaria (ovvero  $V_U = V_{IN}$ )
- Solo in caso di transistori nMOS e pMOS simmetrici corrisponde a  $V_{DD}/2$
- La soglia logica NON è un valore logico ammesso, considerando che ricade praticamente sempre nella zona proibita



VTC simmetrica  $\rightarrow TL = V_{DD}/2$



VTC asimmetrica  $\rightarrow TL \neq V_{DD}/2$

Proviamo a calcolare la soglia logica. Dobbiamo ipotizzare che entrambi i transistori, NMOS e PMOS siano in saturazione, questo è ragionevole in quanto abbiamo visto ieri che nella zona centrale del grafico entrambi i transistori sono in saturazione. L'altra approssimazione che facciamo è che NMOS e PMOS siano ideali dal punto di vista della modulazione di canale (in altre parole possiamo trascurare la modulazione di canale). Quindi andiamo prima a ricavare  $I_{DN(sat)}$  e  $I_{DP}$ .

Se stiamo trascurando la modulazione di canale allora la  $V_{TC}$  in zona centrale è verticale. Questo ci assicura che la soglia logica, cioè il punto in cui  $V_{IN}=V_U$ , sarà sicuramente pari alla  $V_I$  che mantiene entrambi i transistori in saturazione.

Il calcolo della soglia logica con quelle due assunzione si può fare andando a esplicitare in una delle due caratteristiche trovate  $I_{DN(sat)}$  e  $I_{DP}$  il valore della  $V_{GS}$  e sostituirla nell'altra, poi si isola la  $V_{IN}$  che corrisponde alla soglia logica che stiamo cercando. Quando otteniamo la  $V_I$  c'è un termine sotto radice che possiamo chiamare  $\beta$  e che di solito è diverso da uno in quanto la mobilità di elettroni e lacune sono diverse. Però possiamo imporre il  $\beta=1$  in modo da ottenere la  $V_{TC}$  simmetrica. Per avere  $\beta=1$  e quindi la  $V_{TC}$  simmetrica si deve avere  $W_P/L_P=W_NL_N(\mu_N/\mu_P)$ , cioè il rapporto profondità lunghezza del transistore P deve essere circa 2,5 volte del rapporto profondità lunghezza del transistore N. L'altra condizione è che  $V_{TP}=-V_{TN}$ . Con queste assunzioni otteniamo quindi  $V_I=V_U=V_{DD}/2$ .

Facendo un passo indietro avere  $W_P/L_P=W_NL_N(\mu_N/\mu_P)$  ci permette di avere:


- soglia logica vicina a  $V_{DD}/2$ ;
- buoni margini di rumore;
- ritardi di propagazione  $L \rightarrow H$  e  $H \rightarrow L$  simmetrici.

### Calcolo della potenza dinamica

Qui vediamo il calcolo della potenza dinamica del caso particolare inverter CMOS. Noi abbiamo visto questo calcolo per un circuito generale. Ora vediamo più precisamente il caso particolare. Quello che bisogna fare è andare a disegnare il circuito e andar ad analizzare transistor per transistor le

capacità parassite che entrano in gioco ed individuare la capacità equivalente in uscita con un approccio equivalente al caso generale.

- Consideriamo le capacità intrinseche dei transistori nMOS e pMOS degli inverter



Le  $C_{gd}$  (tra in e out) vengono pesate 2 volte perché sono sottoposte a una transizione pari a  $2xV_{DD}$  (da  $-V_{DD}$  a  $+V_{DD}$  e viceversa)

→ Il calcolo della dissipazione di potenza dinamica nelle due transizioni si esegue come nel caso generale, sostituendo il valore stimato per  $C_{out}$

$$\left. \begin{array}{l} E_{HL} = \frac{1}{2} C_{out} V_{DD}^2 \\ E_{LH} = E_{PS} - E_C = \frac{1}{2} C_{out} V_{DD}^2 \end{array} \right\}$$


Il circuito disegnato equivalente con le capacità parassite equivalenti è quello indicato nell'immagine di sopra. Andiamo a calcolare la  $C_{out}$  come illustrato sopra. L'espressione per calcolare la potenza dissipata rimane la stessa a cui va sostituito il valore  $C_{out}$ .

### Porte logiche a più ingressi


Ora vogliamo, oltre all'inverter, implementare delle porte logiche più generali con due o più ingressi. Quando abbiamo visto l'inverter abbiamo visto che il PMOS giocava il ruolo di transistore di pull-up (si attiva per un ingresso basso e connette l'uscita a VDD) e l'NMOS giocava il ruolo di transistore di pull-down (si attiva per un ingresso alto e connette l'uscita a massa). Da qui possiamo immaginare una porta logica a più ingresso dove il pull-up e il pull-down non vengono fatti da un singolo PMOS o NMOS ma in generale viene implementata con una rete di transistori. Naturalmente il numero di ingressi questa volta può essere un numero maggiore rispetto a prima.

Come mostrato nella figura che segue la PUN è una rete di transistori PMOS e quindi si attiva per una particolare configurazione di ingressi quando questi sono a livello basso. La PDN è una rete di transistori NMOS e si attiva per una particolare configurazione di ingressi quando questi sono a livello alto.

Dobbiamo ancora garantire, come per l'inverter, che non ci sia nessun caso in cui sia accesa sia la PUN che la PDN e quindi queste due non devono essere mai attive contemporaneamente.



- Prendendo come riferimento l'inverter CMOS, l'**nMOS** svolge il ruolo di «**Pull-Down**» (si accende con un ingresso «H» e connette l'uscita a ground), il **pMOS** quello di «**Pull-Up**» (si accende con un ingresso «L» e connette l'uscita a  $V_{DD}$ )
- Estendendo il concetto, è possibile implementare le funzioni di «**Pull-UP**» e «**Pull-Down**» con reti («**network**») realizzate con più transistori
- La **Pull-Down-Network (PDN)** sarà progettata in modo da condurre per tutte le combinazioni delle variabili di ingresso che richiedono un'uscita «L»
- La **Pull-Up-Network (PUN)** sarà progettata in modo da condurre per tutte le combinazioni delle variabili di ingresso che richiedono un'uscita «H»




- È indispensabile che nessuna combinazione di ingressi che attiva la PDN attivi anche la PUN, e viceversa (questo succede naturalmente nell'inverter)
- La **PDN** prevede l'uso di soli **nMOS** → si attiva per una configurazione di ingressi posti a livello «H» (NB: se tutti gli ingressi sono «L» sarà sicuramente disattiva)
- La **PUN** prevede l'uso di soli **pMOS** → si attiva per una configurazione di ingressi posti a livello «H» (NB: se tutti gli ingressi sono «H» sarà sicuramente disattiva)
- Le configurazioni di ingressi che attivano la PDN o la PUN dipendono dalla particolare implementazione circuitale

Ora il passaggio aggiuntivo è capire come devono essere fatte queste reti in modo che queste rispondano a valori logici particolari e che quindi implementino una particolare funzione logica. Passiamo da casi semplici e andiamo a vedere come possiamo poi generalizzare. Partiamo da due transistori per ogni PUN e PDN e vediamo come poi possiamo andare ad interconnetterli. Partiamo dalla rete PDN e vediamo due possibili configurazioni, la configurazione serie e la configurazione parallelo.


## PDN: configurazioni serie e parallelo

- Una PDN costituita da due (o più) NMOS in **PARALLELO** implementa la funzione logica **NOR**
- È sufficiente un ingresso a '1' per avere l'uscita '0'**



A	B	Y	n(A)	n(B)	n(Y)
0	0	1	1	1	0
0	1	0	1	0	1
1	0	0	0	1	1
1	1	0	0	0	1

- Una PDN costituita da due (o più) NMOS in **SERIE** implementa la funzione logica **NAND**
- È necessario che tutti gli ingressi siano '1' per avere l'uscita '0'**




A	B	Y	n(A)	n(B)	n(Y)
0	0	1	1	1	0
0	1	1	1	0	0
1	0	1	0	1	0
1	1	0	0	0	1

Ora dobbiamo fare qualche ragionamento su queste due configurazioni. Quando due transistori sono in serie la funzione della rete particolare è quella di connettere l'uscita a massa e quindi implementano come funzione particolare un AND, cioè l'uscita va a massa se e solo se sia il transistore pilotato dal segnale A che il transistore pilotato del segnale B sono attivi. Viceversa, nella configurazione parallelo l'uscita viene portata a massa o se A è attivo o se B è attivo e quindi basta solo uno dei due transistori per portare l'uscita a massa, quindi in questo caso abbiamo una funzione di tipo OR. Possiamo quindi costruire le tabelle di verità equivalenti.


## PUN: configurazioni serie e parallelo

- Una PUN costituita da due (o più) PMOS in **PARALLELO** implementa la funzione logica **OR (ingressi negati)**
- È sufficiente un ingresso a '0' per avere l'uscita '1'**



A	B	Y	n(A)	n(B)	n(Y)
0	0	1	1	1	0
0	1	1	1	0	0
1	0	1	0	1	0
1	1	0	0	0	1


- Una PUN costituita da due (o più) PMOS in **SERIE** implementa la funzione logica **AND (ingressi negati)**
- È necessario che tutti gli ingressi siano '0' per avere l'uscita '1'**



A	B	Y	n(A)	n(B)	n(Y)
0	0	1	1	1	0
0	1	0	1	0	1
1	0	0	0	1	1
1	1	0	0	0	1


Possiamo ripetere lo stesso discorso per la PUN, abbiamo la configurazione serie e la configurazione parallelo. Ora nella configurazione serie i transistori si attivano per gli ingressi bassi, la configurazione serie si attiva quando sia A che B sono a livello basso, quindi l'uscita sarà  $V_{DD}$  solo quando A e B sono a livello basso, attenzione però che la configurazione serie della PUN implementa l'AND ma non sugli ingressi ma sugli ingressi negati. Per la configurazione parallelo Y vale uno se almeno uno tra A e B valgono zero e quindi implementa una funzione di tipo OR però operando sugli ingressi negati.

Ora andiamo ad implementare porte logiche a due ingressi che sono la NAND e la NOR, poi vedremo anche porte logiche più complesse.



Le reti PUN e PDN sono sempre complementari, questo vuol dire che per una realizzazione di un circuito qualsiasi, per una configurazione serie della PUN devo avere una configurazione parallelo della PDN e viceversa.

La configurazione parallelo della PUN implementa la OR tra due ingressi negati, ora abbiamo implementato la NAND per gli ingressi diretti, questo è possibile grazie alla legge di De Morgan (La NAND equivale alla OR dei due ingressi negati).



Lo stesso vale per la porta NOR, così come mostrato sopra.

## Sintesi di porte logiche più complesse

Immaginiamo di avere la funzione  $Y = \text{NOT}(A(B+CD))$ , questa la possiamo implementare in 3 differenti modi.

- Generalizzando, reti più complesse si possono implementare utilizzando combinazioni di transistori serie e parallelo, usando 3 metodi:
  - Sintesi di PUN tramite l'espressione logica
  - Sintesi di PDN tramite l'espressione logica negata
  - Derivazione di una rete dall'altra usando il principio di dualità
- In qualsiasi caso, è necessario semplificare la funzione logica utilizzando le operazioni booleane per minimizzare la complessità della rete circuitale

$$\begin{aligned} \text{Esempio: } Y &= \overline{A(B + CD)} \\ &= \overline{A} + \overline{B + CD} \\ &= \overline{A} + \overline{B} \overline{CD} \\ &= \overline{A} + \overline{B}(\overline{C} + \overline{D}) \end{aligned}$$

Mentre l'uscita negata vale:


$$\overline{Y} = A(B + CD)$$

Dobbiamo quindi applicare ripetutamente De Morgan per semplificare questa operazione.

### Caso 1) Sintesi di PUN tramite l'espressione logica

→ È conveniente partire dalla PUN (che è la rete che implementa la funzione di connettere l'uscita a  $V_{DD}$ ) e i cui transistori si attivano con segnali logici bassi ('0', quindi con il negato del rispettivo ingresso)

$$Y = \overline{A} + \overline{B}(\overline{C} + \overline{D})$$



NB: notare che i segnali dati in ingresso ai gate dei transistori PMOS sono negati rispetto a quelli indicati nell'espressione logica


### Caso 2) Sintesi di PDN tramite l'espressione logica negata

→ È conveniente partire dalla PDN (che è la rete che implementa la funzione di connettere l'uscita a ground) e i cui transistori si attivano con segnali logici alti ('1', quindi con i segnali degli ingressi non negati )

$$\overline{Y} = A(B + CD)$$

NB: notare che i segnali dati in ingresso ai gate dei transistori NMOS sono esattamente quelli indicati nell'espressione logica.

Invece l'uscita è negata rispetto a quella riporta nell'espressione logica, in quanto la rete di Pull-Down forza uno '0' in uscita quando almeno uno dei possibili percorsi verso ground è attivo.




La PDN implementa l'uscita negata perché implementa perché connette l'uscita a ground quando è attiva, si attiva con gli ingressi alti (bisogna usare gli stessi segnali non negati rispetto a quelli riportati nell'espressione).

Ora vediamo l'ultimo metodo che è quello che conviene utilizzare negli esercizi.

### Caso 3) Derivazione di una rete dall'altra usando il principio di dualità

→ Una proprietà fondamentale delle porte logiche CMOS consiste nel fatto che la PUN e la PDN, in condizioni statiche, non devono mai essere entrambe attive per la stessa configurazione di ingressi

→ Questa proprietà ci consente di derivare una rete (es. la PDN) dall'altra (quindi dalla PUN) utilizzando il principio di dualità: ogni connessione serie si trasforma parallelo e viceversa.



## Lezione 08/05/2020

### Caso particolare: porta XOR


La porta XOR è interessante in quanto per realizzarla non bastano solo gli ingressi A e B ma abbiamo bisogno anche dei loro valori negati, quindi abbiamo bisogno di 4 ingressi. Abbiamo quindi bisogno anche di due inverter.

- In alcuni casi non è possibile ottenere un'espressione dell'uscita non negata in funzione delle sole variabili di ingresso negate (o viceversa), è quindi necessario usare degli inverter per disporre sia degli ingressi non negati che di quelli negati
- Un esempio tipico è costituito dall'espressione logica per una porta OR esclusivo (XOR):

$$\begin{aligned} \bar{Y} &= \overline{AB + \bar{A}\bar{B}} \\ &= \overline{AB} \overline{\bar{A}\bar{B}} \\ &= (\overline{A} + B)(A + \overline{B}) \\ &= \overline{AA} + \overline{A} \overline{B} + BA + B\overline{B} \\ &= \overline{A} \overline{B} + AB. \end{aligned}$$

$$Y = A\overline{B} + \overline{A}B$$

A	B	$Y = \text{XOR}(A, B)$
0	0	0
0	1	1
1	0	1
1	1	0




### Dimensionamento W/L

La progettazione di una porta logica prevede sia la definizione delle reti circuitali PUN e PDN, sia il dimensionamento ovvero W/L di ogni transistor NMOS e PMOS.

Prima partiamo da una particolare porta logica e poi generalizziamo il problema. Partiamo dell'inverter.

- Dopo aver determinato la rete della porta logica, è necessario stabilire il valore W/L dei singoli transistori.
- Il dimensionamento si fa con l'obiettivo di garantire che la porta sia in grado di fornire una corrente al carico pari a quella dell'inverter semplice.
- Il dimensionamento si fa nel caso più svantaggioso (percorso critico) valutando sia i casi in cui si carica (dimensionamento PUN) che si scarica (dimensionamento PDN) la capacità equivalente in uscita.
- In principio questa soluzione dovrebbe garantire un ritardo di propagazione per la porta logica minore o uguale di quello dell'inverter (ma ci sono dei limiti di fan-in, discussi nella slide finale di questa presentazione).

- L'inverter da prendere come riferimento dipende dal particolare processo CMOS utilizzato.
- Tipicamente si assume  $(W_p/L_p)=p=5$  e  $(W_n/L_n)=n=2$ , in modo da garantire un rapporto d'aspetto tra pMOS e nMOS di 2.5 che compensa il valore maggiore della mobilità dell'nMOS rispetto a quella del pMOS (tipicamente  $\mu_n/\mu_p=2.5$ ).



- Percorsi di transistori in serie tra loro hanno una resistenza equivalente di canale pari alla somma delle singole resistenze di canale  $R_i$
- La resistenza di ogni transistore è inversamente proporzionale a  $[W/L]_i$ , quindi la resistenza equivalente complessiva può essere scritta come

$$R_{eq} = \sum_i R_i = \sum_i \frac{\text{const}}{(W/L)_i} = \frac{\text{const}}{(W/L)_{eq}}$$


- Ne risulta che la  $[W/L]_{eq}$  complessiva che dev'essere posta uguale a «p» (per i percorsi di pMOS nella PUN) o a «n» (per i percorsi di nMOS nella PDN) vale

$$(W/L)_{eq} = \left[ \sum_i \frac{1}{(W/L)_i} \right]^{-1} \quad \Leftrightarrow \quad \boxed{\begin{aligned} \frac{1}{p} &= \sum_i \frac{1}{(W/L)_{p,i}} \\ \frac{1}{n} &= \sum_i \frac{1}{(W/L)_{n,i}} \end{aligned}}$$


NAND vs. NOR: calcolo dell'area occupata

Le porte NAND e NOR si somigliano molto e sono praticamente complementari.

NAND a 4 ingressi




NOR a 4 ingressi



- Approssimando l'area di ogni transistor con  $A_i = W_i \times L_i$  e dimensionando i transistori con il metodo descritto in precedenza, si trova:
  - NOR4:  $A_{NOR4} = 4nL^2 + 16pL^2 = 88L^2$
  - NAND4 :  $A_{NAND4} = 4pL^2 + 16nL^2 = 52L^2$
- In tecnologia CMOS una porta NAND occupa un'area di molto inferiore rispetto ad una NOR, il vantaggio viene enfatizzato all'aumentare del fan-in

#### Limiti di Fan-In

- Come anticipato, il fatto di garantire la stessa capacità di fornire corrente dell'inverter semplice non garantisce che il tempo di ritardo risulti invariato rispetto a quello dell'inverter stesso.
- All'aumentare delle dimensioni e del numero totale dei transistori, infatti, la capacità intrinseca della porta logica aumenta e questa fa aumentare la capacità equivalente vista in uscita.
- Per queste ragioni è sconsigliato realizzare NAND con più di 4 ingressi.




Lezione 13/05/2020

#### Pass-transistor logic


In questa nuova tecnologia che andremo a studiare vengono sempre utilizzati i transistori MOS ma in questo caso vengono usati come elementi di passo ovvero interruttori. Nella logica CMOS abbiamo bisogno di un numero elevato di transistori e quindi vanno ad occupare un'area non

trascutabile del nostro chip. La logica pass transistor risulterà molto utile proprio perché è possibile realizzare funzioni logiche con un numero ridotto di transistori. Vediamo come possiamo realizzare delle funzioni logiche con degli interruttori. Nell'esempio che segue possiamo notare che le variabili B e C possono essere implementate da interruttori.



$$Y = ABC$$

Possiamo notare che quindi la variabile Y è uguale all'and di A, B e C. Possiamo anche vedere un altro esempio che è il seguente.




$$Y = A(B + C)$$

È facile verificare che l'espressione di sopra è giusto, cioè che la variabile Y è l'and di B or C.

C'è un requisito fondamentale affinché le porte realizzate con la logica pass-transistor funzionino correttamente e quindi in modo deterministico. Ogni nodo del circuito in ogni istante deve presentare un percorso a bassa resistenza verso  $V_{DD}$  o verso il terminale di riferimento. Questo requisito è fondamentale. Vediamo quali problemi possono verificarsi se così non fosse. Supponiamo di avere un circuito del genere con la  $V_{IN}$  che entra in un inverter CMOS, collegato in cascata ad un altro inverter CMOS, abbiamo anche inserito un condensatore che rappresenta il condensatore equivalente del secondo inverter. Poi abbiamo inserito l'interruttore tra i due inverter per realizzare una funzione logica.

Se l'uscita del primo inverter la chiamiamo A, B è la variabile dell'interruttore e Y è l'ingresso al secondo inverter. Se  $B=1$  allora l'interruttore è chiuso e quindi  $A=Y$ . Se invece  $B=0$  vediamo cosa accade. Ci possono essere due casi,  $A=1=Y$  e  $A=0=Y$ . In questo caso, se  $B=0$ , l'interruttore è aperto allora Y non ha un percorso a bassa impedenza verso ground. Se  $Y=0$  allora Y resta 0, il problema c'è se  $Y=1$ , infatti se vado a prendere la tensione  $V_o$  ai capi del condensatore all'istante  $t=0$  (quando ho chiuso) è uguale a  $V_{DD}$ , ma questo valore col tempo si scarica a causa delle correnti parassite e quindi abbiamo un comportamento non deterministico. Questo valore da valore logico alto può diventare valore logico basso.




$$B=1 \Rightarrow A=Y$$

$$B=0 \Rightarrow A=I=Y \quad U_o(t=0)=V_{DD} \quad \text{SCARICA LENTAMENTE}$$

$$A=0=Y \quad \text{RESTA "0"}$$

Questo problema si risolve andando ad aggiungere un altro interruttore come mostrato di seguito.



$$B=1 \quad \bar{B}=0 \Rightarrow A=Y$$


$$\rightarrow B=0 \quad \bar{B}=1 \Rightarrow Y=\phi$$

Abbiamo la stessa configurazione con la variabile A, Y e la variabile B che comanda l'interruttore. Il problema era quando B si apriva. Con questa configurazione inseriamo un secondo interruttore comandato dalla variabile B negata. Quando B è aperto B negata è chiuso e quando B è chiuso B negata è aperto. Vediamo se in questo modo risolviamo il problema. Quando B=1 B negato=0 (l'interruttore è aperto e quindi non da nessun tipo di contributo e si viene a ricreare la situazione di prima), A=Y e quindi la cosa ci soddisfa. Vediamo se ora risolviamo i problemi di prima quando B=0, in questo caso B si apriva è Y era in alta impedenza. Questo ora non accade perché B negata =1 quindi il secondo interruttore si chiude e quindi in questo caso Y=0.

Ora vediamo se posso usare un NMOS per realizzare un interruttore. Per vedere se lo posso usare utilizziamo il circuito che segue. Prendiamo un NMOS e lo collegiamo ad un condensatore, indichiamo con  $V_i$  la tensione in ingresso e con  $V_o$  la tensione sul condensatore. Vogliamo vedere, ipotizzando che al tempo  $t=0$  il condensatore è scarico, cosa succede se  $V_i$  passa al tempo  $t=0$  passi da 0 a  $V_{DD}$ . Vogliamo vedere se riusciamo a caricare il condensatore. Quindi se in ingresso passa da un valore logico 0 al valore logico 1, avrà questo passaggio anche in uscita? Per andare in condizione l'NMOS ha bisogno di una tensione alta e quindi applichiamo  $V_{DD}$  sul Gate, la tensione di Source all'istante  $0^+$  è uguale a 0, Allora  $V_{GS}(0^+)=V_G-V_S=V_{DD}>V_T$  allora l'NMOS conduce. Per vedere però se


conduce in zona di saturazione o in zona triodo bisogna vedere quanto vale la  $V_{DS}(0^+)$ . Questa vale  $V_D - V_S = V_{DD} > V_{GS} - V_T = V_{DD} - V_T$ , questo vuol dire che l'NMOS è saturo. Ora però vogliamo vedere se questo rimane saturo e quindi dobbiamo vedere per  $t > 0^+$  se  $V_{DS} > V_{GS} - V_T$ . Però sappiamo che per ogni  $t$   $V_G = V_D$  e cioè  $V_{GS} = V_{DS}$ . Si ottiene quindi che 0 deve essere maggiore o uguale ad un numero negativo e allora abbiamo concluso che l'NMOS rimane saturo. In altre parole se l'NMOS conduce questo rimane sempre saturo.

#### Interruttore NMOS: carica di un condensatore



Il problema è vedere se rimane sempre in conduzione, succede che al passare del tempo la tensione sul source cresce e quindi la condizione che  $V_{GS} > V_T$  non è detto che rimanga soddisfatta. In effetti quando la tensione  $V_{GS} = V_T$  la condizione non è più verificata. Riprendiamo quindi il nostro circuito. La condizione  $V_{GS} \geq V_T$  equivale a dire che  $V_G - V_S \geq V_T$ . Quindi troviamo che il MOS è ON se  $V_o \leq V_{DD} - V_T$ . Ci riprendiamo l'equazione della corrente  $i_D$  in zona di saturazione se consideriamo trascurabile la corrente di canale e ci disegniamo le caratteristiche. Poi dobbiamo disegnare anche la parabola con l'espressione sottolineata. Quindi il punto di lavoro deve trovarsi su quella parabola e quindi con il passare del tempo, ad ogni  $V_{GS}$  il punto di lavoro sarà dato all'intersezione con la parabola, fin quando arriverà all'istante finale in cui la tensione di uscita è arrivata al valore  $V_{DD} - V_T$  e la  $V_{DS}$  è arrivata al valore  $V_T$ . Oltre non si può andare perché il MOSFET si interdice.


### Interruttore NMOS: carica di un condensatore



$$\text{MOS "ON"}$$


$$V_G = V_{DD}$$

$$V_S \leq V_{DD} - V_T \Rightarrow V_0 \leq V_{DD} - V_T$$




Se andiamo a fare un grafico temporale della tensione di uscita, questo sarà esponenziale, perché c'è un condensatore con una resistenza (quella del MOSFET), fino ad arrivare a  $V_{DD} - V_T$  e quindi non riesco ad ottenere  $V_D$  e quindi ottengo quella che viene chiamata degradazione del livello logico 1. Questa perdita è più grave del previsto nel senso che la tensione di soglia non è la  $V_{TO}$  ma è la  $V_{TO}$  più un fattore gamma moltiplicato con qualcosa di  $V_{SB}$  ( $V_{SB}$  è la differenza di tensione tra il terminale di substrato collegato a ground). Quindi tra Source e substrato esiste una differenza di potenziale diversa da zero. Quindi la tensione di soglia è più alta del previsto perché  $V_{SB}$  è diversa da zero e quindi la degradazione del livello logico è più alta di quanto possiamo aspettarci.

### Interruttore NMOS: carica di un condensatore



$$V_T = V_{TO} + \gamma \left( \sqrt{2\phi_f + V_{SB}} - \sqrt{2\phi_f} \right)$$


$$2\phi_f \approx 0.6 V \quad \gamma = \frac{\sqrt{2qN_A\varepsilon_s}}{C_{ox}}$$



Ora dobbiamo invece vedere se l'NMOS è in grado di scaricare il condensatore. Il circuito è uguale al precedente, con l'NMOS collegato al nostro condensatore.  $V_D(0)=V_{DD}$  e quindi abbiamo ora la commutazione opposta. Vogliamo vedere se in questo caso riesco a trasferire correttamente il valore 0. Vediamo chi è il drain e il source. Se entra in conduzione la corrente di scarica deve scorrere nel verso indicato allora il drain è a destra e il source a sinistra perché nell'NMOS la corrente scorre dal drain vero il source. Il MOSFET, rispetto al caso precedente, è sempre lo stesso ma essendo perfettamente simmetrico i due terminali vengono denominati in modo opposto nelle due situazioni (carica e scarica). Al tempo  $t=0^+$  si ha che  $V_G=V_{DD}$  e  $V_S=0$ , quindi in questo caso  $V_{GS}=V_{DD}>V_T$  allora il


MOS è in conduzione e quindi è ON. Però possiamo verificare che questa condizione è sempre vera per ogni  $t > 0^+$ . Quindi per qualunque  $t$  il MOS è ON e quindi rimane sempre in conduzione. Se vado ad analizzare le caratteristiche e vedo cosa sta succedendo vediamo che ora lavoreremo solo su una caratteristica perché  $V_{GS} = V_{DD}$ . Cosa succede all'aumentare del tempo? Il condensatore si scarica e la tensione sul drain diminuisce e quindi alla fine riuscirà a scaricare tutto il mio condensatore fino ad arrivare al valore 0 nell'origine.

#### Interruttore NMOS: scarica di un condensatore



Se vado a considerare quindi questa situazione e considero l'evoluzione temporale in funzione del tempo allora partiamo da  $V_{DD}$  e poi arriverò, tramite la scarica esponenziale decrescente, al mio 0. In questo caso quindi in gergo si dice che il livello logico 0 diventerà un livello logico pieno in quanto riesco a trasferire correttamente il livello logico dall'ingresso all'uscita come mostrato nell'immagine seguente.


#### Interruttore NMOS: scarica di un condensatore



Quindi abbiamo visto che l'interruttore NMOS riesce a trasmettere correttamente il livello logico 0 ma non riesce a trasmettere il livello logico 1. Vediamo quindi di vedere il comportamento del PMOS, lo facciamo in maniera più veloce. Partiamo dalla carica di un condensatore. Al tempo  $t=0^+$  ho il condensatore scarico ( $V_O=0$ ) la tensione di ingresso passa dal valore logico 0 al valore logico 1 e quindi da 0 a  $V_{DD}$ , la tensione sul gate vale 0. La corrente, per caricare il condensatore deve scorrere


da sinistra verso destra e quindi dal source verso il drain e quindi a sinistra abbiamo il source e a destra il drain. Quanto vale in questo caso la  $V_{GS}$ ?  $V_{GS}=0-V_{DD}=-V_{DD}$  che è sicuramente minore di  $V_T$ , ricordiamo però che in un PMOS  $V_T < 0$  e quindi il PMOS è in conduzione e quindi il PMOS è ON. Ricordiamo che in un PMOS i segni sono sempre invertiti. Vediamo che questa condizione è soddisfatta per qualunque  $t$  e quindi questa è sempre ON. Se andiamo a tracciare le caratteristiche (in questo ne avremo una sola per  $V_{GS}=-V_{DD}$ ), per il PMOS sono nel terzo quadrante, all'inizio abbiamo che  $V_{DS}=-V_{DD}$  ed il nostro condensatore è scarico. Al passare del tempo il condensatore si caricherà e quindi aumenterà la tensione di drain e quindi il MOSFET rimarrà in conduzione ed il punto di lavoro si sposterà sulla caratteristica fino ad arrivare all'origine degli assi dove  $V_{DS}=0$  e quindi implicherà che  $V_o=V_{DD}$ .

#### Interruttore PMOS: carica di un condensatore



In questo caso se andiamo a fare un grafico temporale della  $V_o$  in funzione del tempo, partì dal valore 0 e mi caricherò in modo esponenziale fino ad arrivare a  $V_{DD}$  e quindi arriverò fino ad un 1 logico pieno e quindi non degradato.


#### Interruttore PMOS: carica di un condensatore



Vediamo a questo punto cosa succede nella scarica del condensatore. In questo caso abbiamo la situazione opposta cioè che il condensatore è carico e il gate viene posto a 0 e quindi la corrente scorre da destra verso sinistra e quindi il source è a destra e il drain è a sinistra. Al tempo  $t=0^+$   $V_s=V_{DD}$ ,  $V_G=0$ , quindi  $V_{GS}=-V_{DD}<V_T$  e quindi il MOS è ON cioè conduce. In che condizioni conduce?  $V_{DS}=-$


$V_{DD} < V_{GS} - V_T = -V_{DD} - V_T$  (che è negativa) e quindi all'inizio il MOS è saturo. Per tempi  $t > 0^+$  il condensatore tende a scaricarsi e quindi il MOS può andare in interdizione. Questo può accadere quando  $V_{GS} = V_T$ ,  $V_G - V_T = V_T$  ma  $V_G = 0$  e quindi  $V_S = -V_T$  e quindi il MOS si interdice quando  $V_S = -V_T$ . Se  $V_T = -1V$  allora  $V_S = 1V$  e quindi non posso scaricarlo completamente. Finché conduce il nostro MOSFET rimarrà saturo perché  $V_{DS} = V_{GS}$  in qualunque situazione e quindi il MOSFET è sempre saturo.

#### Interruttore PMOS: scarica di un condensatore



Vediamo cosa succede sulle caratteristiche. In questo caso abbiamo (lavoriamo nel terzo quadrante) otteniamo le varie caratteristiche del PMOS, poi abbiamo una parabola che parte da  $-V_T$  ed i valori si muoveranno nel tempo fino ad arrivare ad  $i_D=0$ . Se guardiamo l'andamento di  $V_O$  nel tempo vediamo che partiremo da  $V_{DD}$ , il MOSFET si scaricherà fino ad arrivare a  $-V_T$ , non riesco ad arrivare quindi a 0, quindi questo vuol dire che il valore logico è degradato.



#### Interruttore PMOS: scarica di un condensatore



Vediamo quindi di riassumere e vedere come risolvere la situazione. Abbiamo visto che con l'NMOS si riesce ad ottenere un valore logico pieno perché il condensatore riesce a scaricare completamente ed un livello logico 1 degradato. La cosa opposta la ottengo con il PMOS e cioè un livello logico 0 degradato ed un livello logico 1 pieno. Nessuno dei due transistori presi singolarmente riesce a soddisfarmi e quindi la soluzione da adottare è quella di utilizzarli entrambi per realizzare quella che viene chiamata pass gate. In questo caso come mostrato in figura la variabile di controllo  $V_C$  viene

applicata in maniera complementata tra PMOS ed NMOS perché abbiamo visto che quando devo far condurre devo applicare una tensione alta sull'NMOS ed una tensione bassa sul PMOS. Vediamo come funziona la porta. Se devo caricare un condensatore, il mio ingresso varia da 0 a VDD, i MOSFET all'inizio sono entrambi in conduzione, ad un certo punto l'NMOS si interdice e il PMOS continua ad essere in conduzione, cioè la carica iniziale al condensatore la danno entrambi, successivamente l'NMOS si interdice e quindi il condensatore viene caricato solo dal PMOS. Se invece siamo nella condizione opposta, entrambi sono in conduzione e quindi entrambi scaricano il condensatore, poi si arriva ad un punto in cui il PMOS si interdice e l'NMOS continua ad essere in conduzione e quindi scaricherà completamente il condensatore. In questo modo abbiamo realizzato una porta che mi idealizza quel comportamento che volevo avere tra la tensione di ingresso  $V_I$  e la tensione di uscita  $V_O$  pilotata dalla variabile  $C$ .



#### Pass gate CMOS



Ora vediamo un'applicazione delle porte pass-transistor, queste risultano molto utili quando vogliamo fare un multiplexer 2 a 1. Posso schematizzare il comportamento di un multiplexer con la variabile A e la B schematizzate nel modo seguente. Quindi dati due ingressi solo uno dei due alternativamente sono rappresentati in uscita. Dal punto di vista logico sono rappresentati con l'espressione mostrata sotto. Il multiplexer possiamo rappresentarlo facilmente da una pass-gate così come rappresentato. Vediamo che riusciamo a realizzare un multiplexer utilizzando solo 6 MOSFET (2 mi servono per la C negata). Se volessimo usare la tecnologia CMOS complementare avremmo bisogno di 2 MOS per ogni variabile ed avrei poi necessità di 3 inverter e quindi in totale avremmo bisogno di  $(4 \cdot 2) + (3 \cdot 2) = 14$  MOSFET e quindi risparmiamo 10 MOSFET.

### Multiplexer 2-a-1

$$Y = AC + B\bar{C}$$




CMOS COMPLEMENTARE:  $(4 \times 2) + (3 \times 2) = 14$

Ora vediamo un altro caso che è l'OR esclusivo, questo in termini di porte logiche pass-transistor può essere pensato come a negato che viene trasmessa quando ho l'interruttore comandata da B e la variabile A viene trasmessa quando ho l'interruttore comandato da B negato, quindi possiamo vedere nell'immagine di sotto la realizzazione completa. In questo caso ho bisogno 4 MOS più 4 MOS per realizzare A negato e B negato, Ricordiamo che nella CMOS complementare avevo bisogno di 12 MOS.


### OR-esclusivo (XOR)

$$Y = \bar{A}B + A\bar{B}$$



CMOS COMPLEMENTARE

$(4 \times 2) + (2 \times 2) = 12$



La tecnica è quella di utilizzare entrambi i metodi MOS complementare e pass-transistor per realizzare le reti combinatorie a seconda dalla semplicità. Nella prossima lezione vedremo una rivisitazione storica della tecnologia bipolare che ormai è stata soppiantata. Vedremo come si sono evolute queste porte logiche.

Lezione 14/05/2020

### Famiglie logiche bipolari

Oggi trattiamo le famiglie logiche bipolari, storicamente il transistore bipolare è stato realizzato prima del MOSFET e fino agli anni 80 quasi tutto veniva realizzato con il bipolare. Più tardi, con i


vantaggi a livello di potenza dissipata e all'assenza di corrente assorbita dalla porta, il MOSFET ha soppiantato quasi totalmente il bipolare.

Abbiamo già visto come uno dei problemi della logica a diodi sia quello della realizzazione dell'inverter, infatti con i diodi non è possibile realizzare un inverter. Vediamo ora, invece, come con il BJT è possibile realizzare un inverter. Prendiamo quindi il circuito mostrato in figura, la tensione di ingresso è applicata in A, la tensione di uscita viene presa tra collettore e terminale di riferimento. Il collettore è collegato a  $V_{CC}$  tramite  $R_C$ . Lo standard per il  $V_{CC}$  è 5V.


Vediamo cosa succede se  $V_i < V_Y$ . Se  $V_i < V_Y$  allora la  $V_i$  non è in grado di polarizzare direttamente la giunzione base-emettitore del BJT possiamo dire che il BJT è interdetto e quindi è OFF. Se indichiamo con  $i_c$  la corrente che scorre in  $R_C$ , allora  $i_c = 0$  e  $V_o = V_{CC}$ .

Vediamo invece quando  $V_i \gg V_Y$ . In questo caso la  $V_i$  è in grado di polarizzare direttamente la giunzione base-emettitore del BJT. Ipotizziamo anche di aver scelto  $R_B$  e  $R_C$  in modo tale che quando il BJT è in conduzione questo sia saturo. Se è verificata questa condizione allora  $V_o = V_{CE\text{SAT}} = 0.2V$ . Se sono verificate tutte le ipotesi possiamo associare il valore logico alto in caso in cui l'uscita è alta e associare lo 0 quando l'uscita è bassa.

Se prendiamo le caratteristiche di uscita del nostro BJT (che sono quotate in funzione della  $I_B$ ) e disegniamo anche la retta di carico del circuito di uscita. Scegliendo opportunamente  $R_B$  e  $R_C$  posso fare in modo che la curva di funzionamento sia quella indicata che è nella zona di saturazione. Non voglio scegliere come zona di funzionamento del BJT la zona centrale che è la zona attiva diretta ma scegliendo  $R_C$  e  $R_B$  faccio funzionare  $R_B$  ed  $R_C$  in zona di interdizione o in zona di saturazione.




Supponiamo di avere il circuito che segue con i valori indicati, allora otteniamo che la  $V_o$  in funzione di  $V_i$  è quella tipica degli inverter che è rappresentata alla destra del circuito. Abbiamo quindi visto che il BJT può essere usato come un inverter, cominciamo però a vedere quali sono i margini di rumore cominciando dal livello alto.  $NM_H = V_{OH} - V_{IH} = 3.34V$ . Per il livello logico basso  $NM_L = V_{IL} - V_{OL} = 0.5V$ . Vediamo già un problema, cioè che si presenta con dei margini di rumore non simmetrici (diversi l'uno dall'altro) e poi il margine del rumore sul livello basso è molto piccolo e questo è un problema.




$$R_B = 10 \text{ k}\Omega \quad R_C = 1 \text{ k}\Omega$$

$$V_{cc} = 5 \text{ V} \quad \beta_F = h_{fe} = 50$$



Questa logica è chiamata resistor transistor logic e quindi una logica che viene realizzata tramite transistori BJT e resistenze. La porta più semplice da realizzare con la resistor transistor logic è quella realizzata in figura dove abbiamo lo stesso schema di prima con due ingressi in parallelo, A e B. Se vogliamo avere il livello logico alto in ingresso deve succedere che  $i_c=0$  e questa sarà 0 solo quando entrambi gli ingressi saranno interdetti. È facile verificare che questa porta è una NOR in quanto l'uscita è alta se e solo se tutti e due gli ingressi sono a 0.

RTL (Resistor Transistor Logic)



Problematiche:


- Margini di rumore diversi e  $NM_L$  molto piccolo
- Dissipazione di potenza statica non trascurabile
- Tempo di commutazione dal livello basso a quello alto ( $t_{PLH}$ ) molto lungo
- Fan-out piccolo

I problemi della RTL presentavano alcuni problemi, il primo ne abbiamo già parlato ed è quello che i margini di rumore non sono simmetrici e  $NM_L$  è troppo piccola (e quindi la caratteristica è spostata molto verso sinistra). Poi in questo caso la dissipazione di potenza statica è non trascurabile quando i BJT sono in saturazione perché sulla  $R_C$  passa una corrente  $i_c$ . Un altro problema è il tempo di commutazione molto lungo quando si deve passare da livello basso a livello alto e quindi il BJT deve passare da saturo ad interdetto. Nella saturazione entrambe le giunzioni sono polarizzate in diretta e quindi nella base c'è una forte accumulo di portatori perché entrambe le giunzioni iniettano

portatori in base. Per uscire dalla saturazione dobbiamo portare via dalla base un certo quantitativo di carica e questo richiede diverso tempo. L'ultimo problema è che questo hanno un fan out molto piccolo e quindi abbiamo poche porte che possiamo collegare alla stessa uscita senza compromettere il funzionamento. Il problema è che quando il transistore è in saturazione, attraverso la base devo fornire una corrente di base  $i_b$  di saturazione (che è dell'ordine dei mA) che non è trascurabile. Questo vuol dire che l'ingresso A deve fornire questa corrente non trascurabile e lo stesso vale per l'uscita. Questo problema non si presenta con il MOSFET in quanto la corrente di gate che dobbiamo fornire è identicamente nulla.

L'evoluzione storica ci ha guidati a cercare di risolvere queste 4 problematiche. Vediamo come. La prima evoluzione è la famiglia DTL (Diode Transistor Logic) con cui sono stati introdotti i diodi e la resistenza tratteggiati. I diodi in ingresso sono stati introdotti per ridurre la corrente assorbita dalla porta quando il BJT è saturo. Abbiamo visto prima che quando il BJT è saturo vuole una corrente di base non trascurabile, questo accade quando l'ingresso è alto. Quando A e B sono alti i diodi sono interdetti e quindi non forniscono nessuna corrente. Chi è che fornisce la corrente di saturazione? Questa viene fornita dall'alimentazione ( $I_{BSAT}$  tratteggiata) e non dagli ingressi logici. I diodi al centro sono stati inseriti perché spostano la caratteristica verso destra e quindi aumentano i margini di rumore. Il motivo è che il punto angoloso con cui la porta esce dal valore alto è  $V_y$ . Con questa configurazione se noi andiamo ad analizzare la tensione sul nodo K, quando deve essere la tensione sul nodo K per mandare il BJT in conduzione? Non è  $V_y$  ma è  $V_y + 2V_T$  perché devo mandare in conduzione anche i diodi. Questo di fatto fa spostare la caratteristica verso destra. La resistenza è stata collegata in modo tale da accelerare l'uscita dalla saturazione e questo andava a migliorare il TPLH perché drenava le cariche presenti nella base. In definitiva ci sono stati vari accorgimenti che hanno migliorato la DTL. Questo circuito realizza una NAND che poi è stata la porta principale della DTL.

DTL (Diode Transistor Logic)




Miglioramenti introdotti:

- I diodi di ingresso consentono una riduzione della corrente assorbita
- I diodi collegati alla base del BJT aumentano il margine di rumore
- La resistenza sulla base del BJT velocizza l'uscita dalla saturazione


Sono stati risolti alcuni problemi ma non altri (tra cui quello della potenza) e quindi si è arrivata ad un'altra evoluzione con la TTL (transistor transistor logic). La realizzazione di questa porta è divisa

in 3 sezioni, la sezione di input, uno stadio centrale (chiamato anche sfasatore o phase splitter) e poi abbiamo l'ultimo stadio, quello di output.


### TTL (Transistor Transistor Logic)




Analizziamo prima lo stadio di ingresso che è rappresentato nella figura seguente (stiamo analizzando praticamente l'input collegato a Q2). Facciamo il caso in cui  $V_A$  sia un valore basso ( $0.2V$ ) e quindi transistore saturo. Vediamo le ipotesi che posso fare, per il transistore Q1 posso ipotizzare giunzione base emettitore polarizzata in modo diretto e giunzione base collettore polarizzata in modo diretto. Queste due ipotesi implicano Q1 saturo (questa ipotesi deve poi essere verificata). Q1 saturo vuol dire che ci deve essere la corrente  $i_{CSAT}$  indicata in figura, ma se siamo in queste condizioni è anche vero che dalla base di Q2 non può uscire nessuna corrente perché la corrente di base entra in base, quindi se è vera la condizione di saturazione accade che  $i_{CSAT}$  è circa 0, questo vuol dire che Q1 è saturo  $V_{CESAT}$  è circa  $0.2V$ . A questo punto la  $V_{B2}$  è data da  $V_{CESAT} + V_A = 0.3V$ . Questo valore è minore di  $V_Y$  e quindi Q2 è interdetto e quindi la corrente  $i_c=0$  e quindi  $V_O=V_Y=V_{CC}=5V$ . Quindi quando la tensione di inverso è a livello basso la tensione di uscita è a livello alto. Noi non lo facciamo ma in effetti le ipotesi iniziali sono verificate.



Ora andiamo a vedere l'altro caso in cui  $V_A=5V$ . In questo caso possiamo delle ipotesi su Q1. La giunzione base emettitore è collegata a VCC tramite una resistenza dove c'è una caduta di tensione e quindi è ammissibile che la giunzione base emettitore è polarizzata in inversa. Per quanto riguarda la giunzione base collettore non è cambiato molto rispetto a prima e quindi l'ipotesi è che è polarizzata in diretta. Questa condizione è quella della polarizzazione in zona attiva inversa che abbiamo detto che è poco usata ma che avremmo visto un'applicazione che è questa. In questo caso le correnti scorrono in verso opposto, il transistore non è caratterizzato da  $\beta_F$  ma da un che  $\beta_R$  che tra l'altro è molto piccolo (circa 0.02) e quindi si invertono i versi delle correnti di emettitore e di collettore di Q1 che sono caratterizzati dai valori di sotto. La corrente  $I_{B2}$  non è trascurabile e fa sì che Q2 vada in saturazione. Se Q2 è saturo la  $V_o=V_y=V_{CESAT2}=0.2V$ . quindi quando l'ingresso è alto l'uscita è bassa e quindi in definitiva questa porta si comporta da inverter. Il primo vantaggio di questa porta è il fan out migliore perché la  $I_{IN}$  è piccola.




Oltre a migliorare il fan out questa realizzazione ha anche un altro vantaggio, migliora l'uscita della saturazione. Ricordiamo che Q2 deve passare da saturo a interdetto, per fare questo l'ingresso è passato da livello logico alto a livello logico basso, quindi in ingresso ho 0.2V, la giunzione base emettitore è polarizzata in diretta per cui avrò una tensione di 0.9V, il Q2 se è ancora saturo avrà una tensione di 0.7V. In questo transitorio in cui Q2 è ancora saturo ed inoltre Q1 è in zona attiva diretta, quindi  $i_{C1}$  non è trascurabile e porta via i portatori fuori dalla Q2 e quindi Q2 esce dalla saturazione velocemente. Quindi la porta commuta velocemente e quindi mi porta dei vantaggi è cioè il  $t_{PLH}$  è piccolo.




L'altro problema che viene risolto è legato alla porta di uscita. In uscita abbiamo il circuito mostrato sotto in rosso, il problema di questa porta è che se è collegato ad un condensatore di uscita, se vado a considerare il tPLH, il condensatore è caricato tramite RC. Quando vado a considerare il tPHL allora C è scaricato tramite Q2 e quindi abbiamo un comportamento asimmetrico, questo problema è stato risolto modificando l'uscita con lo stadio totem pole in cui il condensatore viene caricato e scaricato sempre con dei BJT, la carica con Q1 e la scarica con Q2. Ovviamente dobbiamo fare in modo che le tensioni siano in controposizione cioè Q1 e Q2 non devono mai funzionare contemporaneamente.

#### TOTEM-POLE




Arriviamo quindi alla porta definitiva. I due stadi di uscita devono avere due tensioni l'una l'opposta dell'altra. In pratica il collettore di Q2 mi comanda Q4 e l'emettitore Q3. Il diodo serve a fare in modo che non siano entrambi in conduzione. Questa è una porta NAND.



Rimane solo il problema che la saturazione porta tempi troppo elevati, questo viene risolto con il transistore Schottky. In questo transistore tra base e collettore viene inserito un diodo Schottky che è un diodo in cui invece di avere una giunzione di tipo PN si ha una giunzione tra P ed un metallo. Questi diodi hanno la proprietà di avere un  $V_V$  di 0.5V. La tensione base collettore massima è quindi di 0.5V e quindi la  $V_{CEmin}$  è 0.3V, questo consente di accelerare anche l'operazione di uscire dalla saturazione. La famiglia TTL di base vista da noi è caratterizzata dalla sigla 74, viene dissipata una potenza di 10mW con  $t_p=10\text{ns}$ . La potenza per il tempo è 100 pJ. La 74S è la prima evoluzione della NAND TTL con un transistore Schottky e quindi si evita di andare in profonda saturazione. Poi ci sono delle evoluzioni della stessa porta. L'ultima famiglia è realizzata con MOSFET ma compatibili con le famiglie 74 BJT, quindi si può sostituire ogni chip della famiglia con il corrispondente 74HC.

Transistore Schottky




	74	74S	74LS	74ALS	74HC
$P_D (\text{mW})$	10	20	2	1.2	0.025
$t_p (\text{ns})$	10	3	10	4	10
$P_D t_p (\text{pJ})$	100	60	20	4.8	0.25


Ora vediamo l'ultima famiglia bipolare ancora utilizzata che è la ECL (emitter coupled logic). In questa famiglia la filosofia è quella di avere una commutazione di corrente. Supponiamo di avere la tensione VCC con due rami paralleli con una resistenza RC per ramo, poi c'è n deviatore portato a destra e sinistra con un generatore di corrente costante. Le 2 uscite vengono prese ai capi delle RC.

Se il deviatore è a sinistra allora  $V_{O1} = V_{CC} - R_{ClE}$  e  $V_{O2} = V_{CC}$ . Quando sono invece a destra con il deviatore e quindi nella posizione B ho che  $V_{O1} = V_{CC}$  e  $V_{O2} = V_{CC} - R_{ClE}$ . Questo è un nuovo metodo per fare una porta logica. In che modo posso fare la porta logica? Devo vedere come realizzare il deviatore. Questo viene realizzato con due transistori ad emettitore accoppiato.

Ora andremo a dimostrare che questo circuito svolge questa funzione. Se siamo in zona attiva diretta (sia Q1 che Q2 in ZAD) calcoliamo  $i_{C1}$  e  $i_{C2}$  e facciamo il loro rapporto.  $V_{E1}$  e  $V_{E2}$  si semplificano perché gli emettitori sono accoppiati. Se  $V_{IN} > V_{REF}$  allora  $i_{C1} \gg i_{C2}$ , se invece  $V_{IN} < V_{REF}$   $i_{C1} \ll i_{C2}$ . In pratica è sufficiente un  $\Delta V$  piccolo per fare in modo che la corrente passi tutta a sinistra o tutta a destra.



Per concludere vediamo come utilizzare una ECL per realizzare una porta NOR. Una volta realizzato il circuito proviamo a fare una tabella di verità. Quando A e B hanno valore logico alto allora tutta la corrente passa a sinistra e la Y ha valore logico basso. Questo vale anche per qualunque combinazione in cui un transistore ha un valore è uguale a 1. Se tutti e due invece sono in condizione di avere una  $V_{IN} < V_{REF}$ , allora la corrente passa a destra e Y ha un valore logico basso. In pratica l'uscita Y è la NOR ma la X è uguale a OR.



Il vantaggio delle ECL è con tutte le porte ho sia la porta che il negato, come in questo caso NOR e OR. L'altro vantaggio è che i nostri BJT sono mantenuti sempre in zona attiva, commutati tra forte

conduzione e bassa conduzione, e non vengono portati mai in saturazione o spenti. Inoltre, i rumori di queste porte logiche sono molto bassi. Lo svantaggio è sempre il consumo molto alto (anche se la velocità è alta).

## Lezione 18/05/2020

### Logica sequenziale

Oggi cominceremo a vedere l'analisi dei circuiti in logica sequenziale. Brevemente, i circuiti logici sequenziali si differenziano dai combinatori perché l'uscita in un istante non dipende solo dalle variabili d'ingresso in quell'istante ma in questo caso anche da valori di variabili di stato interne. L'uscita quindi dipende anche dalla storia precedente e quindi all'interno ci sono degli elementi di memoria. Come faccio a realizzare dei circuiti che memorizzano queste informazioni? Ci sono due approcci differenti, il primo approccio è la memorizzazione statica (i circuiti mantengono informazioni tramite circuiti bistabili). In questo caso lo stato rimane stabile fin quando non c'è una sollecitazione esterna che lo fa commutare nell'altro stato. In questa categoria rientrano i flip flop. L'altro tipo di approccio è la memorizzazione dinamica e cioè memorizzare temporaneamente l'informazione su un condensatore. La quantità di carica all'interno del condensatore fornisce lo stato del condensatore. Anche se il circuito continua ad essere alimentato, sono presenti correnti di perdita parassite che fanno sì che il condensatore non possa mantenere l'informazione per un tempo troppo lungo (a meno che non si utilizzino condensatori particolari utilizzate nelle ROM).

I circuiti logici sequenziali si differenziano da quelli semplicemente combinatori per l'esistenza di variabili di stato interne, i cui valori, insieme con quelli delle variabili di ingresso, determinano i dati in uscita.


L'uscita di una rete sequenziale è quindi dipendente dalla storia precedente, della quale rimane traccia nelle variabili di stato, che rappresentano dunque elementi di memoria.

In elettronica, la memorizzazione di un dato può essere implementata con due diversi approcci:


- “memorizzazione statica” tramite circuiti bistabili, cioè caratterizzati da due stati stabili e pertanto in grado di immagazzinare un bit di informazione;
- “memorizzazione dinamica” sfruttando la carica di un condensatore, la tensione ai capi del quale può essere mantenuta quasi costante per un certo tempo.

### Latch


Cominciamo a vedere il primo circuito chiamato latch che è quello mostrato in figura. Questo è realizzato con 2 inverter collegati in reazione. Tutti i circuiti bistabili utilizzano una reazione.



Ora concentriamoci sul vedere che questo presenta due stati stabili. Questi possono essere realizzati con tecnologia CMOS. Possiamo vedere facilmente che i valori in  $Q$  e  $Q$  negati vengono mantenuti per un tempo indefinito e quindi il latch ha la possibilità di memorizzare al suo interno due stati possibili. Per comprendere un po' più il funzionamento facciamo però un'analisi più dettagliata. Per farlo prendiamo il circuito e andiamo a interrompere l'anello di reazione nel modo ottenendo così il circuito mostrato in figura (in realtà quello ottenuto non è proprio il circuito di sopra a cui ho interrotto l'anello di reazione infatti al circuito ottenuto dobbiamo anche aggiungere la condizione  $V_{i1}=V_{u2}$  che mi permette di avere l'equivalenza). Se mettiamo insieme le due caratteristiche otteniamo il grafico che segue. Quali sono i punti in cui il circuito funziona? Il circuito funziona nei tre punti di intersezione. In particolare, A e C sono stabili e B è metastabile cioè un punto in cui teoricamente il circuito può funzionare, in realtà in questo punto il circuito non ci permarrà mai in quanto l'anello di reazione se ho una piccola diminuzione di  $\Delta V$  questa mi si ripercuote velocemente nel circuito portandolo al valore A e se ho un piccolo aumento di  $\Delta V$  la controreazione mi porta velocemente il valore a C. Quindi B è un punto di funzionamento ideale che può mantenersi in tale condizione solo se mi mantengo perfettamente a  $V_{DD}/2$ .




Il latch è quindi il circuito mostrato in figura con due stati stabili. Se voglio memorizzare l'informazione devo aggiungere dei circuiti esterni per far commutare il valore. Quindi il latch più il circuito esterno per la memorizzazione del dato si chiama flip flop. Se aggiungiamo un circuito esterno per far aggiornare il valore solo alla transizione di clock ottengo il flip flop edge-triggered.




### Flip flop set reset

Il primo flip flop che andremo a vedere è il set reset che è mostrato in figura. Questo si può realizzare con due porte NOR collegate in reazione. Vediamo come funziona il circuito, quando  $S$  e  $R$  sono entrambi uguali a zero il nostro circuito è in uno stato di memorizzazione, infatti se  $S$  e  $R$  sono uguali a 0  $Q$  mantiene il valore che ha già. Se  $R=1$  allora si vede che  $Q=0$ , la cosa opposta se  $S=1$ . Il caso  $R=1$  e  $S=1$  non viene utilizzato perché questa configurazione presenta due problematiche. La prima è che se ho  $S=1$  e  $R=1$ , avendo due porte NOR,  $Q=Q$  negato=0 e questo non è ammissibile. Il secondo inconveniente, quando tolgo la condizione  $S=1$ ,  $R=1$  la porta mi va in uno stato indefinito perché la commutazione non avviene mai istantaneamente e quindi l'ultima che cambia stato in 0 delle due comanda sull'altra e quindi, non potendo controllare questa cosa, l'uscita risulta essere indefinita.




Naturalmente questa flip flop potrei realizzarla anche con due porte NAND. Comunque vediamo come realizzare questo flip flop set reset con porta NOR in logica complementare. Sappiamo che

per realizzare 2 NOR in logica complementare ho bisogno di 8 MOSFET ma esistono delle realizzazioni migliori che utilizzano un numero minore di MOSFET. Vediamo la prima realizzazione. Il cuore del flip flop è il latch di cui abbiamo parlato prima realizzato con i MOSFET Q1, Q2, Q3 e Q4. Poi collegiamo i MOSFET Q5 e Q6 in serie, uno comandato da un segnale di enable e uno comandato dalla variabile S. Allo stesso modo nell'altro lato ho i MOSFET Q7 e Q8 collegati alla variabile di enable e uno comandato da R. In questo modo ho sempre utilizzato 8 MOSFET ma in questo caso ho in più il segnale di enable. Quando enable sono uguali a 0, S e R non hanno possibilità di influire sul funzionamento del latch e quindi il flip flop rimane in memorizzazione. Quando enable è attivo ( $\phi=1$ ) allora Q6 e Q8 sono in conduzione e quindi tutto dipende dal segnale S e R. Se S=1 e R=0 allora Q5 è ON e Q7 OFF e quindi  $V_{Q_{neg}}$  va verso 0 e  $V_Q=V_{DD}$ . Il contrario del S=0 e R=1. Questo circuito funziona correttamente se sono soddisfatte due ipotesi. La prima è che S e R devono essere attivi per un tempo sufficiente a far commutare il latch. Immaginiamo che Q=0 e  $Q_{neg}=1$ . Ora voglio applicare S=1 per portare Q=1 e  $Q_{neg}=0$ , per fare questo devo portare  $Q_{neg}$  da  $V_{DD}$  a 0. Qual è il tempo necessario per fare quest'operazione. Qui ci viene in aiuto il funzionamento del latch che avevamo visto. Quando devo applicare S=1 non devo aspettare che  $Q_{neg}$  vada a 0 ma è sufficiente che tenga acceso S solo per il tempo necessario a farlo passare  $V_{DD}/2$ , a quel punto posso anche togliere il segnale su S in quanto l'anello di reazione mi completa la transizione di  $Q_{neg}$  a 0. La seconda ipotesi da soddisfare è che W/L di Q5, Q6, Q7 e Q8 siano adeguate. Che vuol dire? Consideriamo Q2 che è quello attivo, ho la serie Q2, Q5 e Q6, devo vedere in quali condizioni si trovano, vado ad imporre che la corrente sia uguale per tutti e due e vado a trovare W/L in modo tale che la tensione sia uguale a  $V_{DD}/2$ . Attenzione che il S è sempre da parte del  $Q_{neg}$  ed il R dalla parte del Q.




Per ridurre il numero di MOSFET posso fare un'altra realizzazione del set reset che è quella mostrata in figura. In questo caso vengono collegati due transistori ali lati del latch che vengono utilizzati come pass-gate. In questo caso il R è messo dalla parte di  $Q_{neg}$  ed il S dalla parte di Q. In questa configurazione le configurazione R=1 e S=1 non vengono utilizzate in quanto q e  $Q_{neg}$  avrebbero lo stesso valore ma anche per R=0 e S=0 abbiamo lo stesso problema.



$\phi = 1 \quad R = 1 \quad S = 1 \quad \text{NOT USED}$   
 $\phi = 0 \quad R = 0 \quad S = 0 \quad \text{NOT USED}$


### Flip flop tipo D

Ora vedremo un altro tipo di flip flop chiamato flip flop tipo D. Quando  $\phi=1$  il flip flop è in trasparenza cioè  $Q=D$ , se  $\phi=0$  sono in memorizzazione. Il flip flop può essere realizzato, così come mostrato nella figura seguente, con un flip flop SR ed un inverter.



Tuttavia, questo può essere realizzato con un implementazione che consente di utilizzare un minor numero di componenti che inoltre permette un funzionamento sia con memorizzazione di tipo statico che con memorizzazione di tipo dinamico. Vediamolo nel dettaglio. Il circuito è fatto da due inverter collegati in cascata, un MOSFET di accesso in cui abbiamo il segnale D ed il segnale  $\phi$ . Poi abbiamo un anello di reazione in cui è inserito un altro MOSFET comandato dalla variabile  $\phi_{\text{neg}}$ . I due segnali  $\phi$  e  $\phi_{\text{neg}}$  sono costituiti da due segnali detti non overlapped, cioè non devono essere mai contemporaneamente uguali a 1 e quindi esiste sempre un intervallo  $\Delta T$  in cui sono entrambi uguali a 0. Vediamo come funziona questa configurazione. Se  $\phi=1$  allora  $\phi_{\text{neg}}=0$  allora  $Q_1=\text{ON}$  e  $Q_2=\text{OFF}$  e quindi sono in trasparenza. Se  $\phi=0$  allora  $\phi_{\text{neg}}=1$  allora  $Q_1=\text{OFF}$  e  $Q_2=\text{ON}$  e quindi si attiva l'anello di reazione e quindi i due inverter sono collegati in reazione e quindi ho ottenuto un latch e quindi il


flip flop è in memorizzazione. Vediamo però perché è necessario un  $\Delta T$  e cosa avviene durante questo  $\Delta T$ , questa situazione deve essere verificata perché potrei altrimenti avere Q1 e Q2 contemporaneamente attivi, il segnale D avrebbe due percorsi possibili tra ingresso ed uscita (potrebbe arrivare all'uscita sia attraverso i due inverter che tramite l'anello di reazione), questo può creare vari problemi che si possono innescare. Quanto deve essere lungo  $\Delta T$ ? Può essere lungo a piacere? No, deve essere piccolo ed in genere  $< (1/10) T$ , vediamo perché. Supponiamo di avere in ingresso un valore alto e quindi una tensione  $V_{DD}$  con  $\phi$  attivo, a questo punto  $\phi$  diventa zero, ma se  $\phi$  diventa zero allora scollego  $V_{DD}$ . A questo punto chi ricorda che il valore in ingresso era  $V_{DD}$ ? Se Q2 è interdetto questa informazione non viene mantenuta neanche dalla Q2. Questa informazione viene mantenuta dalla capacità d'ingresso dell'inverter 1. Chi è la capacità d'ingresso dell'inverter 1? Se fatto in tecnologia CMOS l'inverter 1 è realizzato con due gate del PMOS ed NMOS che sono una capacità. L'informazione quindi viene temporaneamente mantenuta della capacità d'ingresso dell'inverter 1. Questa è una memorizzazione dinamica e quindi questa informazione non può essere mantenuta per un tempo indefinito, può essere mantenuta per un intervallo piccolo perché ho delle correnti di perdita che mi fanno scaricare la capacità, quindi ho la necessità di riattivare Q2 in modo tale che venga riattivata la reazione e che mi faccia in modo che il dato in ingresso nell'inverter uno possa essere interpretato come valore logico alto. Il  $\Delta T$  deve essere piccolo perché memorizzo su capacità dell'inverter uno. Questo tipo di latch ha lo svantaggio che durante la trasparenza D e Q sono direttamente collegati uno all'altro e quindi le fluttuazioni di D vengono riportate direttamente a Q.



### Flip flop tipo D edge-triggered

A questo punto com'è possibile fare uno schema master slave? Si prendono due flip flop tipo D realizzate in cascata. L'accortezza che dobbiamo avere è che se il master è comandato da  $\phi_1$  lo slave da  $\phi_2$  e quindi sono incrociati. Vediamo come funziona l'oggetto in questo caso. Se  $\phi_1=1$  il master è in trasparenza e quindi  $\phi_2=0$  lo slave è in memorizzazione e viceversa. Quando  $\phi_1$  è in trasparenza D passa, arriva in ingresso allo slave che non è in trasparenza e quindi lo stato non passa. Cosa devo

aspettare per far passare il segnale per vedere in uscita il nuovo dato? Quando  $\phi_2$  va in trasparenza e quindi passerà l'ultimo dato preso dal master nell'ultimo istante in cui è stato attivo.



## Multivibratori


I multivibratori sono circuiti che si distinguono in 3 categorie principali, multivibratori bistabili (ad esempio i flip flop), multivibratori monostabili (presentano uno stato stabile ed uno stato quasi stabile, questi in pratica sono generatori di impulsi chiamati anche timer) e multivibratori astabili (circuiti che non hanno stati stabili ma due stati quasi stabili, in pratica un oscillatore che oscilla tra due stati o un clock, la commutazione tra uno stato e l'altro non richiede un segnale di ingresso). Vediamo come posso realizzare dei circuiti monostabili e astabili sia utilizzando porte CMOS sia utilizzando un particolare circuito integrato, l'NE555.

### Circuito integrato NE555


Questo circuito contiene all'interno elementi che si comportano sia come circuiti digitali che analogici. Aggiungendo pochi elementi circuitali esterni mi permette di ottenere diversi circuiti. Noi andiamo a vedere com'è fatto il circuito interno. Il piedino 8 è collegato a  $V_{CC}$  che può andare da 4.5V fino a 16V e quindi abbiamo molta libertà sull'alimentazione. Il piedino 1 è collegato a Ground. Tra  $V_{CC}$  e ground sono collegate tre resistenze uguali e quindi costituiscono un partitore di tensione. Quindi la resistenza più in basso ha un estremo collegato a ground e quindi 0V e l'altro ad una tensione  $V_{CC}/3$ . L'altro livello di tensione disponibile anche nel piedino 5 è  $2/3 V_{CC}$ . Queste due tensioni sono collegate a due operazionali (1 e 2) utilizzati a loop aperto e quindi usati come comparatori. Al comparatore 1 sul + è collegata la tensione  $V_{CC}/3$  e sul meno è collegato un collegamento esterno chiamato trigger (piedino 2). Il comparatore 2 ha il - collegato a  $2/3 V_{CC}$  ed il + collegato ad un segnale di soglia esterno (piedino 6). L'uscita del comparatore 2 andrà a comandare il Reset di un flip flop SR e l'uscita del comparatore 1 andrà a comandare il Set del flip flop. Con l'uscita  $Q_{neg}$  del flip flop se ne fanno due utilizzi, questa viene inviata ad un inverter che renderà disponibile il valore  $Q$  sul piedino 3. Perché si è scelto fornire all'uscita  $Q$  e non  $Q_{neg}$ ? Perché questo inverter è in grado di fornire una buona corrente di uscita dell'ordine dei 100mA. Questa uscita  $Q_{neg}$  viene anche utilizzata per pilotare la base di un transistore BJT con l'emettitore collegato

a Ground ed il collettore reso disponibile all'esterno col piedino 7 chiamato anche piedino di scarica perché quando  $Q_{neg}=1$  il BJT Q1 satura e quindi la tensione  $V_7$  viene forzata a 0. Quando  $Q_{neg}=0$  si ha che  $Q1=OFF$  e quindi 7 è in alta impedenza. Esiste poi un piedino quattro di Reset esterno, quando viene applicata una tensione viene resettato tutto. Il Set ha la priorità del Reset del Flip Flop.

Interessante esempio di combinazione di funzioni digitali e analogiche. Proposto nel 1972 dalla Signetics Corporation, il temporizzatore (timer) 555 ha ancora un rilevante interesse applicativo.





Vediamo ora come funziona questo circuito. Se  $V_{TR} < V_{CC}/3$  si avrà sicuramente  $S=1$ ,  $V_{TR} > V_{CC}/3$  allora  $S=0$ . Se  $V_{TH} < 2/3 V_{CC}$  allora l'uscita del comparatore 2 è bassa allora  $R=0$ . Se  $V_{TH} > 2/3 V_{CC}$  allora  $R=1$ . Abbiamo quindi 4 regioni di funzionamento. Nel quadrante in basso a sinistra ho  $Q=1$ , nel quadrante in alto a sinistra ho  $Q=1$ , nel quadrante in alto a destra ho  $Q=0$  e nell'ultimo quadrante ho la memorizzazione.



## Lezione 20/05/2020

### Circuito integrato NE555


Riprendiamo il discorso sul circuito NE555 cui riportiamo di seguito la struttura interna.




### Circuito integrato NE555 – Circuito monostabile (timer)

Vediamo ora come possiamo utilizzare questo circuito per realizzare un multivibratore monostabile o anche detto timer. La durata dell'impulso di uscita anche per un minuto. Ricordiamo che un circuito monostabile può rimanere in uno stato stabile in assenza di sollecitazione esterna per poi commutare in uno stato temporaneo per un tempo definito e dopo di che il sistema torna in uno stato iniziale. Per realizzare questo timer è quindi sufficiente collegare all'NE555 una resistenza ed un condensatore così come rappresentato in figura. La resistenza viene collegata tra  $V_{CC}$  ed il terminale TH, è collegata in serie con un condensatore, il terminale tra resistenza e condensatore è collegato anche al terminale di Discharge. Inoltre l'NE555 è collegata tra  $V_{CC}$  e ground.


Lo stato stabile è quello in cui  $V_{TR}=V_{CC}$  e questo significa  $S=0$ . In queste condizioni  $V_Q=0$ , questo vuol dire che  $V_{Q_{neg}}=V_{CC}$  e quindi  $Q_{neg}=1$ . Questo implica che il BJT è saturo e quindi  $V_D=0$ , cioè  $D=0$  e quindi  $V_C=0=V_{TH}$  e questo implica che anche  $R=0$  e quindi in definitiva siamo nello stato di memorizzazione ( $S=0$  e  $R=0$ ) che è uno stato stabile.




Il circuito realizza un timer, che sostanzialmente corrisponde a un monostabile; lo si definisce timer perché la durata dell'impulso di uscita può essere anche dell'ordine di qualche minuto.



Vediamo ora cosa accade se cambio lo stato di  $V_{IN}$  e quindi lo porto in uno stato basso. Per vedere questo facciamoci dei diagrammi temporali. Abbiamo detto che lo stato stabile è  $V_{IN}$  alto e quindi se  $V_{IN}$  rimane al valore  $V_{CC}$  l'uscita sul condensatore è uguale a 0 e l'uscita  $V_U=0$ . Vediamo ora cosa succede se applico al segnale di ingresso un segnale basso per un intervallo di tempo  $\Delta t$ . Se  $V_{IN}=0$  allora il segnale di trigger è diventato 0 e quindi abbiamo sicuramente  $S=1$ , questo vuol dire  $Q=1$  ( $V_{CC}$ ). Ma  $q=1$  allora  $Q_{neg}=0$  e quindi BJT è OFF e quindi il terminale D è in alta impedenza, allora lungo questo terminale non scorre corrente, quindi avrò come risultante un circuito formato da una resistenza in serie ad un condensatore collegato a  $V_{CC}$ , dove il terminale a comune è il terminale TH. Il condensatore all'inizio era scarico e a questo il condensatore comincerà a caricarsi (la corrente che scorre su C è la stessa che scorre su R perché il terminale Th è collegato all'ingresso di un operazionale e quindi la corrente  $i_+=0$  e quindi  $i_R=i_C$ ). Allora il condensatore si caricherà con andamento esponenziale fino ad arrivare a  $V_{CC}$ , in realtà però il condensatore è collegato a  $V_{TH}$  e quindi quando la tensione  $V_{TH}$  raggiunge i  $2/3 V_{CC}$  allora R va a 1. Se nel frattempo se l'impulso su  $V_{IN}$  è finito allora abbiamo  $S=0$ . Queste condizioni mi danno  $Q=0$ , quindi il condensatore si carica soltanto fino a  $2/3 V_{CC}$ ,  $Q=0$  implica che  $Q_{neg}=1$  che implica  $D=0$  e quindi fa scaricare velocemente il condensatore ed il terminale di uscita torna a 0 e quindi al suo stato stabile. Quindi in uscita abbiamo ottenuto un impulso di durata T. Per far funzionare tutto si deve avere che  $\Delta t$  deve essere  $\ll T$  perché quando  $V_{TH}$  è arrivata a  $2/3 V_{CC}$  la tensione su VTR deve essere già tornata a livello alto altrimenti non è più vero che il reset=1 e rimaniamo invece nello stato di memorizzazione.




Di seguito riportiamo le forme d'onda disegnate correttamente dove vediamo che il requisito è che l'impulso deve essere << T. Ora vogliamo trovare quanto dura T. Per fare questo dobbiamo ricordarci come è fatto il circuito che è quello riportato in basso. T lo calcoliamo usando questa formula che indica l'andamento temporale della carica di un condensatore.  $V_f$  è la tensione sul condensatore quando questo è completamente carico il che implica che la corrente  $i_c$  è uguale a 0. La tensione  $V_i$  è la tensione iniziale del condensatore. Questa formula è assolutamente da ricordare in quanto serve per svolgere l'esercizio C del compito. Andiamo a sostituire i valori,  $V_i=0\text{ V}$ , la tensione  $V_f$  è la  $V_{CC}$ . La tensione all'istante  $t_1$  (cioè il tempo in cui vado a commutare) è uguale a  $2/3 V_{CC}$ . Alla fine ottengo  $t_1=T \ln(3)=RC \ln(3)$ . Vediamo che possiamo avere impulsi anche piuttosto lunghi dell'ordine di una decina di secondi.




## Circuito integrato NE555 – Circuito astabile


In questo caso, per ottenere un circuito astabile (cioè che oscilla sempre), il circuito si complica leggermente, nel senso che servono due resistenze. In questo caso il terminale di trigger e quello di Th sono collegati insieme. In questo caso non si ha nessuno stato stabile da cui partire. Andiamo prima a disegnare l'andamento della tensione  $V_U$  e sulla stessa scala temporale l'andamento  $V_C = V_{TR} = V_{TH}$ . Se tutto funzionasse correttamente il nostro circuito dovrebbe oscillare tra 0 e  $V_{CC}$ . A questo punto ipotizziamo che all'istante iniziale la tensione sia uguale a  $V_{CC}$  e questo istante è quello in cui è avvenuta la commutazione. Ma cosa fa commutare? Questo vuol dire che in quell'istante il segnale sul trigger è  $1/3 V_{CC}$  ed inoltre il terminale D (siccome  $Q=1$ ) è in alta impedenza e quindi il nostro circuito sarà come disegnato in basso in rosso. Quindi il condensatore comincerà a caricarsi e tenderebbe verso il valore  $V_{CC}$ . Quando la tensione sul condensatore arriva al valore  $2/3 V_{CC}$  ci troviamo nella situazione di avere  $V_{TH}=2/3 V_{CC}$  e il che significa  $R=1$  ed inoltre  $V_{TR}=2/3 V_{CC}$  il che significa  $S=0$ , questo implica  $Q=0$ . Quindi a quest'istante l'uscita diventa livello logico basso, se  $q=0$  anche  $D=0$ . In questo caso il circuito diventa come il circuito rosso in basso. Questo implica che il circuito si scaricherà, quando la tensione  $V_{TR}=1/3 V_{CC}$  allora  $S=1$  e quindi la nostra uscita sarà  $Q=1$  e quindi mi ritroverò nella condizione iniziale. Quindi il condensatore comincerà a caricarsi ecc... Il sistema non ha quindi stati stabili ed è caratterizzato da due periodi  $T_1$  e  $T_2$  che ora andremo a valutare.




Ora per valutare  $T_1$  e  $T_2$  utilizziamo sempre la stessa formula di prima. Al solito se prendiamo l'istante 0 quello in cui inizia la carica del condensatore e  $T_1$  quello in cui comincia la scarica del condensatore. Se svolgiamo tutti i calcoli otteniamo  $t_1 = \tau_1 \ln(2)$  e quindi  $T_1 = C(R_A + R_B) \ln(2)$ .



A questo punto andiamo a calcolare il tempo  $T_2$ . Anche in questo caso ci riportiamo il circuito equivalente. Utilizzando la stessa formula otteniamo quindi che  $t_2 = \tau_2 \ln(2)$  e quindi  $T_2 = C R_B \ln(2)$ . Notiamo che in questo caso  $R_A$  non viene considerata in quanto l'unica resistenza che vede il condensatore è  $R_B$  e quindi non è un clock perfetto in quanto  $T_1$  non è uguale a  $T_2$ .




Riportiamo di seguito i grafici, compreso le due tensioni di Set e Reset.




### Multivibratore monostabile a porte logiche CMOS


Un multivibratore monostabile è possibile realizzarlo, oltre che con l'NE555 anche con delle porte logiche CMOS, vediamo come. Utilizziamo due porte NOR a due ingressi. Il comportamento che voglio realizzare è quello mostrato nei grafici di sotto. La prima porta riceve in ingresso il Trigger e la reazione. In uscita c'è un condensatore l'altro estremo di un condensatore è collegato a  $V_{DD}$  tramite una resistenza. Che è collegata tramite un cortocircuito ai due ingressi della seconda porta NOR. L'uscita viene portato in reazione nella prima porta NOR. In caso di uscita bassa il nostro circuito è schematizzato con una resistenza (rete pull-down). In caso di uscita bassa un'altra resistenza (rete pull-up). Le reti in ingresso sono schematizzate con i loro circuiti di protezione e quindi con i diodi (circuito mostrato in basso a destra).




Ora dobbiamo andare a valutare il nostro stato stabile e quindi anche in questo caso andiamo a fare i nostri grafici temporali. Mi servono quattro grafici come mostrato in basso. Lo stato stabile è quando  $V_{IN}=0$ , questo si ottiene quando  $V_2=V_{DD}$  e quindi lo ipotizziamo. Se  $V_2=V_{DD}$  implica che  $V_{OUT}=0$  e quindi  $V_1=V_{DD}$  che implica  $V_C=0$  (perché anche  $V_2=V_{DD}$ ). Cosa succede però se viene applicato un segnale di Trigger su  $V_{IN}$ . Sulla porta NOR avevamo un ingresso uguale a 0 e l'altra, quella col trigger, è uguale a 1, quindi l'uscita tende ad andare a 0. Poi vediamo perché non è possibile arrivare a 0. Il condensatore è un componente che ha un comportamento, per quanto riguarda la tensione, inerziale, questo vuol dire che la tensione ai capi del condensatore non potrà cambiare istantaneamente. Quindi ai capi del condensatore la tensione deve scendere della stessa quantità, questo vuol dire  $V_1(t^*)=V^*=V_2(t^*)<V_{TH}$  e quindi  $V_{OUT}$  commuta e va ad un livello alto. Quindi la tensione  $V_{OUT}=V_{DD}$  viene riportata in ingresso e quindi mantiene  $V_1$  a livello basso.




Quindi a questo punto devo andare a vedere come evolve il circuito. Lo disegniamo in rosso. La tensione  $V_1$  all'istante  $t^*$  è la partizione della  $V_{DD}$ . E quindi nel caso reale la  $V_1(t^*)=V^*\neq 0$  perché  $R_{ON}\neq 0$ . Poi il condensatore comincerà a caricare e quindi per  $t>t^*$   $V_C>0$  e quindi il condensatore carica e quindi in queste condizioni  $V_2$  tende a caricarsi verso  $V_{DD}$  e  $V_1$  tende ad andare a 0. In realtà però se indichiamo con  $V_{TH}$  la tensione di soglia, il secondo NOR quando raggiungerà  $V_{TH}$  l'uscita commuta a livello basso.



$V_1$  vorrebbe andare a  $V_{DD}$  ma non ci arriva, vediamo perché. Il condensatore è inerziale. La tensione  $V_2$  vorrebbe fare lo stesso salto ma non può farlo perché abbiamo i diodi di protezione. Infatti, il valore massimo a cui può arrivare non è  $V_{DD} + V_{TH}$  ma è  $V_{DD} + V_Y$ . Vediamo in questo caso come si presenta il nostro circuito. Il circuito con cui ci troviamo a lavorare è quello mostrato in rosso in figura con la corrente che scorre nel verso della freccia. La tensione  $V_1$  salirà a  $V_{DD}$  con diodi ON. Possiamo calcolare la costante di tempo  $\tau_1$ . La tensione  $V_2$  scenderà a  $V_{DD}$  con diodo OFF (perché quando  $V_2$  scende il diodo si interrompe). In questo caso calcoliamo la costante di tempo  $\tau_2$ .




A questo punto riportiamo l'andamento delle curve corrette. Anche in questo caso possiamo fare il calcolo di  $T$  che facciamo domani. Facciamo però una considerazione, devo aspettare un po' di tempo prima che io applichi un altro impulso. L'espressione è vera solo se  $V_1 = V_2$  che implica  $V_C = 0$ . Se  $V_1 \neq V_2$  allora  $V^*$  è un valore diverso e quindi anche  $T$  avrebbe un valore diverso e quindi il monostabile avrebbe un comportamento aleatorio e quindi devo aspettare che il transitorio di  $V_2$  si esaurisca prima di applicare un nuovo trigger. Questo tempo è detto recovery time.




## Lezione 21/05/2020

### Multivibratore monostabile a porte logiche CMOS

L'altra lezione eravamo arrivati alla necessità di dover determinare la durata dell'impulso che riusciamo ad ottenere in uscita per un tempo pari a T. Questo è il tempo che impiega il condensatore e per passare da  $V^*$  a  $V_{TH}$ . Per determinare questo tempo utilizziamo la solita formula che è quella in basso. Dobbiamo quindi prima determinare le tensioni  $V_i$  e  $V_f$ . Poi dobbiamo calcolare la tensione di commutazione  $v(t_1)$  e cioè la tensione a cui si blocca e questa è uguale a  $V_{TH}$ . Applichiamo quindi la formula.



A questo punto possiamo calcolare T nel modo seguente. Per fare questo possiamo ipotizzare (perché è la condizione in cui ci troviamo realmente a lavorare)  $R_{ON} \ll R$ . Poi possiamo calcolare il caso in cui la nostra soglia è proprio  $V_{DD}/2$ . Quindi in questo caso questa durata dipende esclusivamente del valore della resistenza R e della capacità C. Poi andiamo quindi a calcolare il recovery Time  $T_R$  e cioè il tempo che impiega il condensatore alla situazione iniziale.



La formula che segue la possiamo anche esprimere in un altro modo che ci sarà più utile durante il compito. Facciamo l'ipotesi di partire col transitorio al tempo  $t=0$  ed aspettare che il transitorio si è completato, all'istante  $t_1$  abbiamo la tensione di commutazione  $V_{com}$  cioè la tensione a cui il nostro condensatore termina la carica perché è avvenuta la commutazione. La formula finale possiamo utilizzarla direttamente nella soluzione dell'esercizio C.

$$v(t) = V_f + (V_i - V_f) \exp\left(-\frac{t}{\tau}\right)$$

$$v(t_1) = V_{com} = V_f + (V_i - V_f) \exp\left(-\frac{t_1}{\tau}\right)$$


$$\exp\left(-\frac{t_1}{\tau}\right) = \frac{V_{com} - V_f}{V_i - V_f}$$

$$\exp\left(\frac{t_1}{\tau}\right) = \frac{V_i - V_f}{V_{com} - V_f}$$

$$\frac{t_1}{\tau} = \ln\left(\frac{V_i - V_f}{V_{com} - V_f}\right) \quad \rightarrow \quad t_1 = \tau \ln\left(\frac{V_i - V_f}{V_{com} - V_f}\right)$$

### Multivibratore astabile a porte logiche CMOS


Vedremo ora come applicare questa formula ad un astabile che è la cosa che troviamo nei compiti. In questo caso vedremo come realizzare l'astabile non con l'NE555 ma con porte logiche CMOS. In questo caso vengono usati 2 NOR collegati come due inverter (lo stesso circuito può essere realizzato con 2 inverter). Nell'astabile non c'è un ingresso in quanto la c'è un continuo cambio di valore. Anche in questo caso siamo in presenza di una reazione. Per la trattazione facciamo delle ipotesi semplificative e cioè  $R_{on}$  hanno valore circa 0, altra ipotesi è che la protezione dei diodi in ingresso (e quindi i due diodi in ingresso utilizzati per protezione sono presenti) hanno una resistenza  $R_s$  circa 0 e anche la  $V_g$  è circa 0.



Andiamo a valutare l'andamento del transitorio ed in particolare andiamo a valutare 3 valori ed in particolare le tensioni  $V_{i1}$ ,  $V_{o1}$  e  $V_{o2}$ . Non sapendo come partire, fissiamo un istante e partiamo. Partiamo da un istante in cui  $V_{TH} < V_{i1} < V_{DD}$ . Se questa è una tensione alta la  $V_{o1}$  sarà una tensione bassa e conseguentemente la  $V_{o2}$  è una tensione bassa. Per facilitarci disegniamo il nostro circuito formato dalla resistenza e il condensatore. In questa configurazione la corrente scorrerà da  $V_{DD}$  verso ground e la  $V_{i1}$  tenderà a diminuire perché a regime a destra la tensione sarà  $V_{DD}$  e non passerà più corrente e  $V_{i1}$  tende a 0. Quando arrivo però a  $V_{TH}$  il NOR numero 1 commuta e quindi anche il NOR 2 commuterà, questa tensione però non arriverà a 0 immediatamente perché c'è il condensatore che è inerziale rispetto alle variazioni e quindi la  $V_{i1}$  cercherà di arrivare fino alla tensione negativa ( $V_{TH}-V_{DD}$ ) ma a questo valore non può arrivarci perché ci sono i diodi di protezione che bloccherà questo valore alla tensione 0.


A questo punto c'è una commutazione e quindi ci ridisegniamo il circuito corrispondente, in questo caso la corrente scorrerà da sinistra verso destra e la tensione  $V_{i1}$  tenderà a salire fino ad arrivare a  $V_{TH}$ . In questo intervallo di tempo  $V_{o1}$  rimarrà a livello alto e  $V_{o2}$  rimarrà a livello basso. A questo punto però ci sarà un'altra commutazione e quindi  $V_{o1}$  tenderà ad andare a livello basso,  $V_{o2}$  a livello basso e  $V_{i1}$  tenderà ad arrivare al valore  $V_{DD}+V_{TH}$  ma i diodi di protezione la fermeranno al valore  $V_{DD}$ .

A questo punto la tensione  $V_{i1}$  da  $V_{DD}$  si riscaricherà al valore  $V_{TH}$  e poi il ciclo si ripete. Quindi l'operazione è una continua carica e scarica del condensatore. Ora possiamo applicare la formula per il calcolo del tempo ed in particolare andiamo a calcolare il tempo  $T_1$ .




CALCOLO DI T<sub>1</sub>

$$T = \tau \ln \left( \frac{V_i - V_f}{V_{com} - V_f} \right)$$




$$V_i = \phi \quad V_f = V_{DD} \quad V_{com} = V_{Th}$$

$$\begin{aligned} T_1 &= RC \ln \left( \frac{-V_{DD}}{V_{Th} - V_{DD}} \right) = \\ &= RC \ln \left( \frac{V_{DD}}{V_{DD} - V_{Th}} \right) \end{aligned}$$



Ora andiamo anche a calcolare il tempo T<sub>2</sub>.




$$T = \tau \ln \left( \frac{V_i - V_f}{V_{com} - V_f} \right)$$

$$V_i = V_{DD} \quad V_{com} = V_{Th} \quad V_f = \phi \quad C = RC$$

$$T_2 = RC \ln \left( \frac{V_{DD} - \phi}{V_{Th} - \phi} \right) = RC \ln \left( \frac{V_{DD}}{V_{Th}} \right)$$


Ora possiamo andare a valutare l'intero andamento e calcolare la somma dei tempi T<sub>1</sub> e T<sub>2</sub>. Inoltre, vediamo che se ipotizziamo V<sub>Th</sub>=V<sub>DD</sub>/2 allora sia T<sub>1</sub> che T<sub>2</sub> hanno lo stesso valore e quindi l'astabile può essere assimilato all'andamento di clock.



$$T_1 = RC \ln \left( \frac{V_{DD}}{V_{DD} - V_{th}} \right) = \left( V_{th} = \frac{V_{DD}}{2} \right) = RC \ln(2)$$

$$T_2 = RC \ln \left( \frac{V_{DD}}{V_{th}} \right) = RC \ln(2)$$

$$T_x = RC \left[ \ln \left( \frac{V_{DD}}{V_{DD} - V_{th}} \frac{V_{DD}}{V_{th}} \right) \right] = \left( \text{se } V_{th} = \frac{V_{DD}}{2} \right) = RC \ln(4)$$



## Oscillatore ad anello


Ora vediamo un altro metodo molto semplice per realizzare un'onda quadra che quello dell'oscillatore ad anello. Questo metodo consiste nel mettere in cascata un numero dispari di inverter con una reazione dall'ultimo al primo inverter. Vediamo il caso di 3 inverter collegati in cascata. Se ne utilizzo un numero pari quindi ho un latch, se metto un numero dispari ho un oscillatore.

Anche in questo caso dobbiamo ipotizzare un istante da cui partire per l'analisi. Consideriamo anche il tempo  $\tau$  di propagazione di ciascuna porta e ipotizziamo che gli inverter siano tutti uguali e quindi il tempo di propagazione sia lo stesso per ogni inverter.


Partiamo da  $V_1$  che parte da un valore basso e passa ad un valore alto. Dopo un tempo  $\tau$  la  $V_2$  passerà da un valore alto ad un valore basso, la tensione  $V_3$  dopo un tempo  $\tau$  commuterà da basso ad alto, a questo punto dopo un tempo  $\tau$  la  $V_1$  tornerà al valore basso. In definitiva il tempo totale del primo inverter in cui rimarrà al valore alto sarà  $3\tau$ . Dopo un tempo  $\tau$  la  $V_2$  andrà al valore alto e dopo un tempo  $\tau$  anche la tensione  $V_3$  tornerà al valore basso e così via.

In definitiva abbiamo 3 onde quadre della durata di  $3\tau$ . Il fronte in salita della tensione  $V_1$  si ripercuote sul fronte in discesa della  $V_2$  che si ripercuote sul fronte in salita della  $V_3$  che si ripercuote sul fronte in discesa della tensione  $V_1$ , ecc....

Nel caso generale di  $N$  inverter avremo che il tempo  $T$  sarà dato da  $(2N)\tau$  ( $\tau$  è anche indicato con  $t_p$ ) e la frequenza è data da  $1/2N\tau$ . Visto che la frequenza di uscita dell'onda è inversamente proporzionale a  $\tau$  allora questo può essere anche utilizzato per la misura  $\tau$ .



$$\begin{aligned} \tau &= \text{TEMPO DI PROPAGAZIONE} = t_p \\ T_1 &= T_2 \quad T = T_1 + T_2 = 6\tau = 6t_p \\ N \text{ INVERTER (DISPARI)} \\ T &= (2N)t_p \quad f = \frac{1}{(2N)t_p} \\ \text{MISURA } &\underline{\underline{t_p}} \end{aligned}$$




## Architettura delle memorie

Ora andiamo a vedere come sono fatte le memorie. Queste possono essere sequenziali in cui l'accesso al dato è subordinato alla posizione del dato stesso e poi ci sono quelle più interessanti per i nostri interessi che sono quelle ad accesso casuale o RAM propriamente dette che possono

essere volatili e non volatili. Prima però di andare a vedere come sono costituite le celle di memoria vediamo prima in generale com'è l'architettura generale della memoria o meglio com'è fatto il chip.

La memoria è una matrice quadrata perché è caratterizzata da un accesso quadrato che consente di andare ad accedere in modo semplice ai vari dati. Per avere un accesso casuale ma con un numero di fili limitato si va ad implementare la struttura che segue a forma matriciale. Le righe vengono chiamate word line e le colonne bit line. All'intersezione tra riga e colonna si ha quella che viene chiamata la cella di memoria dove ho memorizzato il singolo bit.

Per accedere ad una particolare cella devo inviare l'indirizzo di riga e l'indirizzo di colonna. Per accedere alla word line ho un decodificatore che dato in input un valore mi attiva in uscita corrispondente. Allo stesso modo ho bisogno di un decodificatore per l'indirizzo della bit line. In realtà nelle colonne i circuiti sono leggermente diversi in quanto l'indirizzo viene inviato ad un multiplexer/demultiplexer perché in questo caso il circuito deve essere in grado di consentire sia l'ingresso che l'uscita del dato. Tra il multiplexer/demultiplexer e la matrice è posto un altro circuito chiamato Sense amplifier driver che consente di leggere correttamente e scrivere correttamente il dato dalla matrice stessa. Ora andremo a vedere come sono fatti questi circuiti ed in particolare vedremo la matrice, il decodificatore, il multiplexer/demultiplexer ed il sense amplifier driver.




### RAM statiche (SRAM)

Partiamo dal vedere come sono fatte le celle della memoria SRAM (RAM Statica). Questa non è altro che un flip flop SR con l'enable che noi abbiamo già trattato. Questa abbiamo visto che è costituita da sei transistori. La configurazione della cella si presenta come mostrato di seguito. Abbiamo un latch interno cerchiato col tratteggio con due transistori NMOS di accesso. Poi ci sono due linee di accesso sulla bit line che sono la bit line e la bit line complementata e c'è una linea d'accesso per la word line.

Ora vediamo come possiamo scrivere un 1 nella mia cella. Si applica una tensione alta alla linea della bit line e quindi una tensione bassa alla bit line complementata. Poi attivo la word line e quindi questa viene messa a 1 e quindi vuol dire tensione alta ( $V_{DD}$ ). La bit line forza lo spostamento di Q a  $V_{DD}$  e contemporaneamente la bit line complementata forza lo spostamento di Q negato verso 0. Questo provoca la commutazione del latch interno.


Invece se voglio scrivere uno 0 devo comportarmi in maniera opposta, in questo caso il latch viene forzato nella condizione  $Q=0$ .



Vediamo ora come viene fatta la lettura. Questa viene fatta in maniera un po' particolare. In questo caso deve essere fatta prima la precarica della bit line e della bit line complementare a  $V_{DD}/2$ . Alla bit line è associata una capacità parassita della linea che è chiamata  $C_B$  che indichiamo in maniera tratteggiata. Lo stesso per la bit line complementata. Dopo la precarica il generatore viene staccato e quindi è come se caricassi il condensatore della capacità a quel valore.

Poi al punto due pongo la word line uguale a 1 e quindi se Q vale 1 trasferisco la carica dall'interno della cella alla bit line e quindi la tensione della bit line mi diventa  $V_{DD}/2 + \Delta V$ . Contemporaneamente  $Q_{neg}=0$  e quindi la capacità complementata viene collegata a ground e quindi la tensione sulla bit line complementata diminuirà e quindi ora varrà  $V_{DD}/2 - \Delta V$ . E quindi in questo caso leggo il valore 1.

Se invece  $Q=0$  si avrà il contrario e quindi andrò a leggere 0. Qual è il circuito in grado di rilevare questa variazione della tensione e che quindi misura lo sbilanciamento della bit line e della bit line complementata è il sense amplifier. I valori di  $\Delta V$  che i sense amplifier sono in grado di misurare sono molto piccoli e dell'ordine di 100-200 mV. Questo è vantaggioso perché meno è accesa la word line meno ho la possibilità di modificare il dato e questo mi garantisce una delle proprietà dell'SRAM e cioè che la lettura non è distruttiva.




### RAM dinamiche (DRAM)

Ora andiamo a vedere le RAM dinamiche. Queste hanno bisogno di un refresh continuo e la lettura è distruttiva ma è possibile realizzarla con pochi componenti e quindi occupa poco spazio. In questo caso ho una singola bit line perché ho bisogno di minimizzare le dimensioni. Anche in questo caso la bit line ha la capacità parassita  $C_B$ .

Cominciamo a vedere com'è fatta la scrittura. Supponiamo di voler scrivere un 1. Poniamo la bit line a  $V_{DD}$  e la word line uguale a 1. Carico  $C_s$ . In questo caso  $V_{CS} = V_{DD} - V_T$ .

Quando voglio scrivere lo 0 applico una tensione nulla alla bit line e un 1 alla word line, scarico il condensatore  $C_s$  e  $V_{CS} = 0V$ .




## Lezione 22/05/2020

### RAM dinamiche (DRAM)


Continuiamo ad analizzare le RAM Dinamiche con la lettura. Questa avviene in maniera analoga all'SRAM con la differenza che questa lettura della DRAM è distruttiva. Il primo passo che si fa comunque è sempre la precarica della bit line a  $V_{DD}/2$  come avveniva anche nell'SRAM. La scelta

di  $V_{DD}/2$  come valore della precarica ricade nel funzionamento del sense amplifier. Il secondo passo è poi quello di porre la  $wl=1$  e quindi il condensatore interno della cella  $C_s$  viene messo in contatto con il condensatore della bit line e quindi ci sarà un trasferimento di carica tra condensatore interno e condensatore della bit line. Il risultato di questa procedura è quindi il trasferimento di carica tra  $C_s$  e  $C_B$ . Possiamo schematizzare questa situazione con il circuito disegnato in rosso. A causa delle ridotte dimensioni la capacità  $C_B \gg C_s$  (circa 30 volte di più). Il risultato è che in entrambi i condensatori ci sarà una tensione  $V_{DD}/2 + \Delta V$ . Questo valore è anche nel condensatore  $C_s$  e quindi abbiamo di fatto distrutto il contenuto della cella in quanto abbiamo un valore che non può essere interpretato facilmente né come 0 che come 1 logico, al termine della lettura dobbiamo quindi fare l'operazione di refresh. Ora andiamo a studiare il circuito analizzando il principio della conservazione della carica. Quando metto in comunicazione i 2 condensatori condividerò la carica tra i 2 condensatori che quindi trasferiscono tra loro la carica. La carica iniziale posseduta dai due condensatori sarà uguale a quella finale dopo il trasferimento. La carica posseduta all'inizio sarà quindi  $C_s V_{CS} + C_B (V_{DD}/2)$ , al termine avremo invece  $(C_s + C_B) (V_{DD}/2 + \Delta V)$ . Possiamo fare l'uguaglianza tra i due termini ed otteniamo, dopo aver sostituito il rapporto tra  $C_s$  e  $C_B$  che è circa 1/30, quindi che la lettura è distruttiva e quindi ora ho un dato degradato.



Se nella cella avevamo quindi memorizzato un 1 abbiamo il  $\Delta V$  che vale, per dare un'indicazione, per un  $C_B=30C_s$ ,  $V_{DD}=5V$ ,  $V_t=1,5V$ , si ottiene un valore di circa 33mV. Nel caso dello 0 abbiamo invece un valore di circa -83mV. Essendo  $\Delta V$  molto piccolo ho necessità di un circuito apposito per interpretare questa piccola variazione e quindi abbiamo bisogno di un sense amplifier.

## LETTURA




### Sense amplifier

Un esempio di circuito che implementa il sense amplifier è quello seguente, come possiamo vedere questo non è altro che un latch. I due terminali sono collegati uno alla bit line e l'altro alla bit line complementata. La differenza è che il sense amplifier viene alimentato solo quando corre perché potrebbe creare malfunzionamenti durante la lettura e anche perché dobbiamo limitare i consumi di potenza. Quindi si usano un NMOS per il collegamento a ground ed un PMOS per collegarlo a  $V_{DD}$ .

Come funziona il sense amplifier? Supponiamo che nella cella c'è un valore 1 allora sulla BL si ha una tensione  $V_{DD}/2 + \Delta V$  e sulla BL complementata si ha  $V_{DD}/2 - \Delta V$ . Si sfrutta il fatto che il latch ha un punto di funzionamento metastabile proprio a  $V_{DD}/2$ . Se mi sposto di una piccola quantità in positivo da  $V_{DD}/2$  questo evolve in modo spontaneo a  $V_{DD}$ . L'altro lato viene sbilanciato negativamente e quindi il latch evolve al valore 0V. Da questo è chiaro perché precarichiamo a  $V_{DD}/2$ .


Naturalmente nel caso di 0 si avrà una situazione opposta nel senso che il latch si sbilancia in modo opposto.



### Circuito di precarica

A questo punto ci rimane da analizzare il circuito di precarica che è quello mostrato nel seguito. La la BL e la BL complementare abbiamo, per ogni BL, un circuito di precarica costituito da 3 MOSFET. I MOSFET Q1 e Q3 hanno il gate in comune. Quando  $\phi_P$  viene attivato, Q1 e Q3 entrano in conduzione applicano una tensione  $V_{DD}/2$  alle 2 bit line. In realtà viene utilizzato anche il transistore Q2 perché voglio essere sicuro che le due BL siano alla stessa tensione.


Andiamo quindi ad analizzare l'andamento nel tempo della tensione sulla BL. Se il sense amplifier è spento, la cella è isolata e quindi non è collegata alla BL e attivo il circuito di precarica. Trascorso un certo intervallo di tempo vado a porre  $\phi_P=0$  perché è un circuito di precarica e se mantenesse acceso la tensione sulla bit line sarebbe sempre  $V_{DD}/2$ , pongo la WL=1. Se nella cella di memoria avevo memorizzato un 1 allora vado ad una tensione aumentata di  $\Delta V$  se avevo uno 0 invece mi diminuisce di  $\Delta V$ . A questo punto quando raggiungo una tensione che il sense amplifier riesce a leggere correttamente accendo il sense amplifier e pongo la WL=0. Il sense amplifier sente il  $\Delta V$  e quindi la tensione evolve a  $V_{DD}$  o a 0.



## Sense amplifier per DRAM

Per la DRAM dobbiamo fare alcune precisazioni perché abbiamo due problemi da risolvere, uno dobbiamo fare il refresh del dato, questa informazione non è così difficile da ricostruire in quanto al termine della lettura il sense amplifier è stato in grado di ricostruire le tensioni corrette corrispondenti ai livelli logici. Il secondo problema è che nella DRAM abbiamo solo la BL e non la complementata. L'idea quindi è quella di utilizzare i circuiti visti finora con piccole variazioni. Andiamo quindi a vedere lo schema. Viene proposto di prendere la BL della DRAM e dividerla in due parti uguali. Ai lati del quali si mette il sense amplifier ed il circuito di precarica. Questi due rami posso indicarli con BLS e BLD. Poi inserisco sia a sinistra che a destra due celle finte (dummy cell) che sono costituite come le altre. Aggiungo di fatto complessivamente due celle che hanno ognuno un proprio comando ( $W_R$  e  $W_L$ ). Poi viene aggiunto un circuito di precarica per le dummy cell in grado di generare una tensione  $V_{DD}/2$  che viene applicata al condensatore delle dummy cell.

Se voglio leggere una cella di memoria sul lato sinistro attivo il sense amplifier sul lato destro. Sulla BLS ho un valore  $V_{DD}/2 + \Delta V$  e a destra ho  $V_{DD}/2$  grazie al dummy cell. Il sense amplifier sente lo sbilanciamento. Il dummy cell serve quindi a mantenere non sbilanciato la BL sul lato opposto della cella.



## Decoder degli indirizzi di riga

Ora dobbiamo andare a vedere gli altri circuiti. Cominciamo dal decoder degli indirizzi di riga. Come possiamo accedere a queste celle. Si accede alle righe tramite un decoder. Questo può essere realizzato con logica combinatoria a porte complementate. In realtà se facessi così avrei decoder molto ingombranti e quindi vengono sviluppati dei circuiti ad hoc. Supponiamo di avere solo 3 bit di indirizzamento e quindi 8 WL. Se ho 000 voglio accedere alla prima WL e questo lo posso realizzare con porte NOR o con NAND. Se utilizzo porte NOR posso realizzarle con un WIRED NOR


Ciascuna word line deve essere attivata soltanto se sul corrispondente blocco di indirizzi compare l'indirizzo associato. Questo risultato potrebbe essere ottenuto utilizzando una appropriata logica combinatoria a porte, ma risulterebbe piuttosto complicato. Sono pertanto stati progettati dei circuiti specifici per questo scopo, come quello che descriviamo nel seguito.

$$\begin{aligned} (000) \rightarrow W_0 &= \overline{\overline{A_2}} \overline{\overline{A_1}} \overline{\overline{A_0}} = \overline{\overline{A_2 + A_1 + A_0}} \\ (001) \rightarrow W_1 &= \overline{\overline{A_2}} \overline{\overline{A_1}} \overline{A_0} = \overline{\overline{A_2 + A_1 + \overline{A_0}}} \\ (010) \rightarrow W_2 &= \overline{\overline{A_2}} \overline{A_1} \overline{\overline{A_0}} = \overline{\overline{A_2 + \overline{A_1} + A_0}} \\ (011) \rightarrow W_3 &= \overline{\overline{A_2}} \overline{A_1} \overline{A_0} = \overline{\overline{A_2 + \overline{A_1} + \overline{A_0}}} \end{aligned} \quad \left. \right\} \text{WIRED-NOR}$$

Vediamo quindi come è fatto un decoder realizzato in logica combinatoria WIRED NOR mostrata in basso. A destra avremo la mia matrice di memoria. Naturalmente i negati nelle colonne degli indirizzi vengono realizzati con degli inverter. Collego a ciascuna WL un transistore PMOS di pull up comandati da  $\phi_P$  negato. Questi precaricano tutte le WL a 1, poi tramite degli NMOS riporto a 0 tutte le WL che non mi servono lasciando a uno solo quella che mi serve.


Vediamo il discorso  $W_0$ , questo deve rimanere a 1 quando  $A_2, A_1$  e  $A_0$  sono uguali a 0 e quindi si deve scaricare quando almeno uno di questi sia uguale a 1. Quindi collego il MOSFET 1 in modo tale che il drain sia collegato alla WL, il source collegato a 0 e il gate collegato a  $A_0$ , se  $A_0$  vale uno il MOSFET entra in conduzione e mi scarica la WL0, lo stesso per i MOSFET 2 e 3. Possiamo vedere che abbiamo messo i MOSFET nel corrispondente  $A_x$  o  $A_x$  negato.

In questo modo si può quindi fare un circuito molto compatto che funziona correttamente ma non posso collegare direttamente la WL alla matrice perché in questo caso all'inizio quando le precarico metto a 1 tutte le WL della cella di memoria e quindi significherebbe attivare tutte le righe della matrice. Questo collegamento non posso farlo direttamente ma posso farlo con un interruttore. Una realizzazione dell'interruttore è mettere un opportuno MOSFET in serie con un comando opportuno che lo abilita quando necessario.




### Multiplexer – demultiplexer della bit line

Utilizzo lo stesso decoder NOR utilizzato in precedenza, in questo caso le righe vanno a comandare un MOSFET che permetterà di attivare la Bit line.




### Memorie ROM a diodi

La memoria ROM più semplice da realizzare è quella realizzata con diodi che segue. Viene messo un diodo in ogni cella in cui voglio un uno. L'anodo viene collegato alla WL e il catodo alla BL. Quando la WL vale 1 il diodo entra in conduzione e la BL si porta al valore logico 1. Se non ho il diodo invece se la WL è 1 la BL rimarrà a 0 perché non ho nessun diodo che entra in conduzione. Mi servono tante resistenze quante sono le BL.



### Memorie ROM a MOS

In questo caso le BL vengono comandate da un PMOS con  $\phi_{P\text{neg}}$ , ed ho un NMOS nelle celle dove voglio lo 0. In questo caso uso il MOSFET per effettuare lo scaricamento della cella. Nel processo produttivo i MOSFET sono in ogni cella ma vengono collegati solo quelli necessari, cioè dove voglio avere lo 0.



### Memorie ROM programmabili


Queste si dividono in 3 categorie, le PROM che consentono di fare una sola scrittura, le EPROM sono memorie programmabili elettricamente che possono essere cancellate e programmate. Poi le EEPROM sono quelle programmabili e cancellabili elettricamente.

Le PROM possono essere realizzate da un MOSFET il cui gate è comandato dalla WL, il drain è collegato alla BL ed il source è collegato tramite un fusibile al ground. La programmazione avveniva facendo passare una corrente elevata che interrompe il fusibile dove voglio avere un 1.

PROM: Programmable Read Only Memory

EPROM: Erasable Programmable Read Only Memory



EEPROM: Electrically Erasable Programmable Read Only Memory



### Memorie EPROM

Queste memorie sono basate da un MOSFET particolare indicato in figura chiamato MOSFET a gate flottante, questo è un MOSFET classico con due gate, un gate interno distanziato da un altro gate collegato all'esterno. Il primo gate è completamente immerso nell'ossido.

Il metodo che viene utilizzato si basa sul seguente fenomeno. Supponiamo di poter accumulare elettroni all'interno del gate flottante, se voglio formare un canale conduttivo tra source e drain devo applicare una tensione positiva. Gli elettroni sul gate flottante tendono a respingere quelli sul canale e quindi mi aumenta la tensione di soglia. In pratica se riesco a piazzare degli elettroni sul gate flottante la tensione di soglia aumenta perché questi si oppongono alla formazione del canale. Se vado a vedere la transcaratteristica, vediamo che se non ho carica sul gate flottante avrò una  $V_T=1V$ , se invece ho un gate flottante in cui ho accumulato carica negativa avrò una  $V_T=4V$ . Come posso usare un dispositivo di questo tipo? Se vado a posizionare un dispositivo del genere in ogni cella, se utilizzo una  $V_{GS}$  tale che  $1V < V_{GS} < 4V$ , ottengo che quel MOSFET in quella cella andrà in conduzione (valore logico 0) se il gate flottante è scarico e invece rimane interdetto (valore logico 1) se il gate flottante è carico.




Nella prossima lezione andremo a vedere come posso caricare e scaricare il gate flottante ed in particolare vedremo le differenze tra EPROM e EEPROM.

## Lezione 25/05/2020

### Memorie EPROM

Riprendiamo il discorso relativo alle memorie EPROM, cioè le memorie ROM che si possono programmare tramite un segnale elettrico. Per cancellarle abbiamo bisogno di un'altra tipologia di segnale. Queste sono caratterizzate, come abbiamo visto l'altra volta, dal gate flottante. Questi sono MOSFET con una tensione di soglia programmabile e quindi differente a seconda se abbiamo depositato o non depositato elettroni sul gate flottante. Valori tipici sono tensioni di soglia di 1 e 4 V e si arriva anche a tensioni di soglia di 7.5V.




Una delle tecniche adottate per il Gate flottante è la seguente. Si impone una VDS tra Drain e Source molto elevata e quindi c'è una corrente elevata con un campo elettrico molto elevato e in questa zona le cariche vengono accelerate e hanno quindi un'energia molto elevata. Gli elettroni che hanno questa accelerazione si chiamano elettroni caldi. Contemporaneamente applico una tensione sufficientemente alta tra il gate ed il source, quindi questi elettroni che transitano vengono attirati verso l'alto e vanno a posizionarsi all'interno del gate flottante. Il passaggio è nel gate flottante è assicurato tramite l'effetto tunnel (alcune particelle riescono a passare attraverso una barriera di potenziale). Questo procedimento è autolimitante perché gli elettroni che passano nel gate flottante tendono a respingere gli stessi elettroni, quindi con il passare del tempo il passaggio è sempre più difficile.

Il problema che ci poniamo ora è come faccio a portare fuori gli elettroni depositati nel gate flottante. Questi sono isolati da uno strato di ossido e quindi pure se applico una tensione negativa tra gate e source non riesco a portare fuori questi elettroni. Non posso quindi trasformare questi elettroni in elettroni caldi e quindi devo trovare un metodo alternativo per portare fuori questi elettroni. In questo caso si ricorre ad un metodo ottico, si fornisce quindi energia sotto forma di raggi ultravioletti alla lunghezza d'onda di 253.7 nm. Questi fotoni forniti fanno sì che gli elettroni riescano ad uscire dal gate flottante.

Quindi la cancellazione della memoria EPROM viene fatta tramite una radiazione ultravioletta che però viene fatta su tutta la memoria e quindi non è possibile farla solo su una parte della memoria. La il chip di memoria deve essere estratto dal circuito e messi in un apposito dispositivo che emette luce ultravioletta e ne permette la cancellazione.

Metodo per caricare il gate flottante:

- Si impone una tensione  $V_{DS}$  piuttosto elevata (18 V): questa determina la formazione nel canale dei cosiddetti "elettroni caldi" o "hot electron";
- Si impone una tensione sufficientemente grande tra il gate superiore e il canale ( $V_{GS} = 25$  V) in modo da favorire il trasferimento di elettroni caldi nel gate flottante.



Metodo per scaricare il gate flottante:


- Si fornisce agli elettronni l'energia necessaria per superare la barriera sotto forma di fotoni ultravioletti alla lunghezza d'onda di 253.7 nm.

$$E = h\nu$$

## Memorie EEPROM

Gli inconvenienti delle EPROM vengono superati dalle memorie EEPROM che permettono anche la cancellazione tramite dei segnali elettrici di controllo. La creazione delle EEPROM è stata possibile grazie al FLOTOX (Floating Gate Thin Oxide MOS). L'innovazione tecnologica è legata all'accorgimento, la possibilità di ottenere tra gate flottante e drain di uno strato di ossido molto sottile di 10 nm che permette l'attraversamento di elettroni per effetto tunnel tramite l'applicazione di una tensione negativa o positiva che comunque è piuttosto elevata. In questo caso poi, applicando una tensione negativa è possibile anche rimuovere gli elettronni dal gate flottante. In questo caso non è necessario che gli elettronni siano elettroni caldi e quindi non è necessaria una tensione elevata tra source e drain.

Se noi continuiamo a scrivere e cancellare la memoria, con il tempo l'ossido così sottile va a deteriorarsi e quindi le memorie EEPROM hanno solo un numero limitato di letture e scritture.



Metodo per caricare il gate flottante:

- Si impone una tensione  $V_{GD}$  piuttosto elevata ( $V_{GD} = 18$  V): la barriera tra canale e floating gate viene distorta in modo tale da consentire il passaggio di elettroni verso il floating gate stesso per effetto tunnel


Metodo per scaricare il gate flottante:

- Si impone una tensione  $V_{GD}$  di segno opposto ( $V_{GD} = -18$  V)

Ora vediamo se possiamo realizzare una ROM generica con una EEPROM, per vedere questo prendiamo una memoria con quattro celle EEPROM. Vogliamo ad esempio provare a programmare la cella di memoria (i,j), devo applicare tra Gate e Drain un potenziale di 18V, quindi applico 18V alla WL e 0V alla BL. Ovviamente quando programmo la (i,j) non devo interferire con le celle adiacenti, vediamo che però tutte le celle sulla WL hanno 18V allora dobbiamo applicare 18V anche alla BLj+1. Alla WL i+1 devo mantenere il valore a 0V. Alla cella (i+1,j+1) avrò però 0V alla WL e 18V alla BL e

quindi questa cella viene cancellata. Questo è un primo problema che si viene a creare. Lo stesso problema si ha nella cancellazione, se cancello la (i,j) andrò a programmare la (i+1,j+1).

Abbiamo anche un altro problema, anche se di minore entità, se guardiamo il transistore Q1, abbiamo  $V_{GD}=0V$ ,  $V_{GS}=18V$  e  $V_{DS}=18V$  e quindi il transistore Q1 è sicuramente in conduzione ed è anche saturo. In modo generico possiamo scrivere che (i,j+1) è saturo e quindi sto dissipando energia.



Questi problemi vengono risolti andando a complicare la cella elementare e quindi per accedere al FLOTOX c'è bisogno di un NMOS il cui gate viene comandato da un comando sel i.

Vediamo, riempiendo la tabella se ho risolto i problemi di prima. La configurazione a cui fa riferimento la tabella è sempre il circuito dell'immagine di sopra. Nella scrittura devo innanzitutto selezionare e quindi sel  $i=18V$ , devo programmare la  $i$  e quindi  $i=18V$  e  $j=0V$ . Durante la programmazione il terminale di gate del FLOTOX viene lasciato flottante perché non è necessario lasciare il terminale di  $j$  attivo. Questo comporta che tutte le celle di memoria che sono collegate alla BL non hanno collegamento a ground. Quindi sel  $i+1$  e  $i+1$  vengono mantenute a  $0V$ . La  $j+1$  viene posta a  $18V$  ma viene messo a flottante la gnd  $j+1$ . Se io quindi scrivo  $(i,j)$  ho evitato di cancellare  $(i+1,j+1)$  mettendo a  $0$  sel  $i+1$ , quindi in questo modo isolo  $i+1$  e quindi deseleziono il suo transistore MOS di accesso. Ma anche la saturazione è stata risolta non collegando a ground Q1, in che modo? Mettendo il Gnd  $j+1$  flottante.

Se devo fare la cancellazione invertto  $i$  e  $j$  e metto a  $18V$  la sel  $i$ , metto i valori nella seconda riga della tabella. In questo modo posso andare a cancellare la singola cella.

A questo punto dobbiamo vedere come posso fare la lettura. Non dovendo fare una scrittura o cancellazione la Sel  $i$  la metto solo a  $5V$ , la  $i$  la metto a  $2.5V$  che è un valore intermedio ai due valori  $V_T$  che erano  $1$  e  $4$  Volt. Sul  $j$  ottengo il valore del dato della cella di memoria  $(i,j)$ . Il Gnd  $j$  deve essere posto a  $0V$ . Sel  $i+1$  e  $i+1$  vengono posti a  $0$  perché non mi interessa leggere la  $i+1$ . Naturalmente leggo il dato anche della cella  $(i,j+1)$ . Il Gnd  $j+1$  lo metto a  $0$ .

Le memorie flash rispetto alle EEPROM hanno anche un floating Gate. Nelle flash si utilizzano delle celle più piccole in cui rinuncio alla cancellazione di singola cella ma ottengo una cancellazione a blocchi. Anche nelle flash la scrittura e cancellazione vengono ottenute tramite effetto tunnel. Anche in questo caso abbiamo un numero limitato di letture/scritture che ora sono dell'ordine di


$10^4/10^5$ . Con l'evoluzione questo numero tende a crescere ma si scontra col fatto che si aumentano le memorie con la conseguenza della diminuzione dello spazio.



### Convertitore Digitale-Analogico (D/A o DAC)

In ingresso abbiamo N bit di cui  $d_0$  è il meno significativo (LSB), in ingresso riceve anche una tensione di riferimento  $V_{REF}$  costante del tempo (con i regolatori di tensione che abbiamo già studiato), in uscita abbiamo una tensione  $v_o$  che è proporzionale alla  $V_{REF}$  tramite F. Questo valore F è proporzionale al valore numerico della parola data in ingresso.


Il  $V_{LSB}$  è il valore di tensione associato al valore meno significativo. La  $V_{FS}$  è la tensione più alta che può essere fornita in uscita. In pratica sono i valori massimi e minimi che possiamo avere del coefficiente F.



$$V_{LSB} = \frac{V_{REF}}{2^N} \quad V_{FS} = \frac{2^N - 1}{2^N} V_{REF}$$

Vediamo ora come è costituita la caratteristica ingresso uscita del convertitore digitale analogico. Facciamo l'esempio di una parola di 3 bit. Quando in ingresso tutti 0 la tensione di uscita è 0. Se ho la codifica 001 ho il valore 1/8, per 010 ho 2/8, ecc... fino ad arrivare a 111 che corrisponde alla codifica 7/8.


Da notare che la caratteristica di trasferimento di un convertitore digitale analogico è un insieme di punti perché l'ingresso è discretizzato e in ingresso sono previsti solo un numero finito di punti. Il numero di punti da cui è costituita la caratteristica è naturalmente  $2^N$ .




### Convertitore D/A con resistori a pesi binari

Vediamo ora il primo circuito che si può utilizzare che realizza un convertitore digitale-analogico. Questo viene chiamato convertitore digitale analogico con resistori a pesi binari. Quello di seguito è uno schema tipico. Abbiamo la tensione  $V_{REF}$  collegata ad una serie di resistenze, in particolare ho  $N$  resistori a pesi binari, quindi di valore  $R, 2R, 4R, \dots, 2^{(N-1)}R$ . Ciascun resistore è collegato ad un deviatore la cui posizione è determinata dal bit. Il primo deviatore è collegato al bit  $D_{N-1}$ , in particolare se il valore di questo è 0 il deviatore si trova nella posizione 1 altrimenti se vale 1 si trova nella posizione 2. Questo vale per tutti i deviatori. Tutte le posizioni 2 dei deviatori sono collegate insieme e vengono portate all'ingresso invertente di un amplificatore operazionale. Questo poi è reazionato tramite una resistenza  $RF$ . Il terminale non invertente è collegato a ground.

Osserviamo che se abbiamo un operazionale reazionato e vale il metodo del corto circuito virtuale allora il potenziale sul terminale non invertente è uguale a quello invertente e quindi il terminale invertente lo posso considerare a ground virtuale. Quindi ogni deviatore è collegato o direttamente a ground o al ground virtuale dell'operazionale. Quindi ora andiamo a vedere le correnti che scorrono nel ramo. La corrente  $I_{N-1}$  sarà uguale  $V_{REF}/R$ . Possiamo fare lo stesso per calcolare le altre correnti. Queste correnti andranno verso ground se il deviatore corrispondente è in posizione 1, altrimenti, se il deviatore è in posizione 2 allora queste correnti si sommeranno ed andranno nel terminale invertente dell'operazionale.



Possiamo quindi calcolare la corrente  $i_0$  all'ingresso dell'operazionale come la somma di queste singole correnti. Il valore tra parentesi sottolineato di rosso non è altro che il valore della parola che ho applicato in ingresso. Questa scorrerà su  $R_f$  e quindi ottengo  $v_o = -i_0 R_f$  che è quello che cercavo.



Il problema di questo circuito è che tutte le resistenze devono essere con un rapporto di 2 una dall'altra, questo può essere un problema soprattutto se voglio usare tanti bit. Questo può portare imprecisioni sul valore di  $R$  che mi porta imprecisione sull'uscita. Poi i deviatori devono essere ideali e quindi non devono avere perdite. Questo anche può essere un problema.


### Convertitore D/A con rete a scala R-2R

Il problema è stato risolto con un circuito in cui utilizzo un maggior numero di resistenze ma utilizzo solo 2 tipi di resistenze con valore  $r$  e  $2r$ . Nei tratti verticali ho resistenze di valore  $2r$ . Tra i tratti verticali utilizzo resistenze di valore  $r$ . La differenza poi ce l'ho in fondo dove ho aggiunto una resistenza  $2r$  collegata a ground. La parte bassa invece è rimasta invariata.

Dobbiamo analizzare una proprietà importante di questa cella. Utilizzando le resistenze messe in questa maniera ottengo che la resistenza vista a destra di ogni resistenza orizzontale è sempre uguale a  $r$ , qualunque sia il numero di resistenze a destra di questa e cioè  $R_v = r$ . Cominciamo dal

fondo, in questo caso abbiamo  $R' = 2R \parallel 2R = R$ . Ma abbiamo anche che  $R'' = 2R \parallel (R+R') = 2R \parallel 2R = R$ . Poi abbiamo  $R''' = 2R \parallel (R+R'') = R$ . In definitiva  $R_V = 2R \parallel (R+R''') = R$ .

Ora vediamo cosa accade alla corrente. Indichiamo con  $I_{REF}$  la corrente erogata dal generatore di riferimento. La  $I_{REF}$  vede un ramo verticale di valore  $2R$  ed un ramo orizzontale di valore  $R+R_V = 2R$  e quindi la corrente vede 2 rami con la stessa resistenza e quindi si sdoppia esattamente a metà. Anche al nodo successivo trova 2 resistenze uguali e così via. Quindi la corrente si divide sempre in 2.



Dato il nostro circuito otteniamo quindi la  $i_0$ . Quello tra parentesi è il valore numerico D della parola che abbiamo fornito in ingresso. A questo punto si può calcolare la tensione di uscita  $v_0$  che è dipendente con un fattore di proporzionalità a D.

The simplified circuit diagram shows the resistor ladder with the reference voltage  $V_{REF}$  and the output current  $i_0$ . The output voltage  $v_o$  is produced by an operational amplifier with a feedback resistor  $R_f$ .

$$i_0 = \frac{V_{REF}}{2R} d_{N-1} + \frac{V_{REF}}{2R} \frac{1}{2} d_{N-2} + \cdots + \frac{V_{REF}}{2R} \frac{1}{2^{N-1}} d_0 =$$

$$= \frac{V_{REF}}{2^N R} (d_{N-1} 2^{N-1} + d_{N-2} 2^{N-2} + \cdots + d_0) =$$

$$= \frac{V_{REF}}{2^N R} D$$


$$\rightarrow v_o = -i_0 R_f = -\frac{V_{REF}}{2^N R} R_f D$$

## Convertitore Analogico- Digitale (A/D o ADC)

Il convertitore ha in ingresso una tensione analogica e quindi continua ed in uscita ha un numero e quindi può assumere solo un numero finito di valori e quindi un valore discreto ( $2^N$  valori diversi). In questo caso la caratteristica è un tratto continuo.

Per tutte le tensioni in ingresso comprese tra 0 e 1/8 di  $V_{REF}$  vengono convertite in uscita con uno 000. Per le tensioni tra 1/8 e 2/8 di  $V_{REF}$  abbiamo in uscita un valore 001, ecc... e quindi come caratteristica ho una gradinata.


Quando faccio una conversione analogico digitale faccio un errore chiamato errore di quantizzazione ottenuto dal fatto che sto quantizzando una variabile continua in un numero finito di valori possibili.



## Lezione 27/05/2020

### Convertitore Analogico-Digitale (A/D o ADC)

I convertitori analogici-digitali convertono una codifica su  $N$  bit della tensione di ingresso. La tensione di riferimento in genere la tensione di fondo scala. Anche in questo caso, come per i DAC si definiscono le tensioni  $V_{LSB}$  e  $V_{FS}$ . La larghezza del gradino corrisponde al  $V_{LSB}$ .





In questi convertitori ADC c'è un errore di quantizzazione identificato in genere con Q ed è identificato come la differenza tra la tensione in ingresso e la tensione che ottengo riconvertendo il numero in uscita in tensione. Vediamo graficamente come otteniamo l'errore di quantizzazione. Mi disegno prima la caratteristica e sotto riporto il grafico relativo all'errore. Vediamo che ottengo un dente di sega, cioè al punto 0 l'errore è nullo, poi cresce linearmente fino ad arrivare al punto 1/8 dove ho un errore di  $V_{LSB}$ , poi qui l'errore torna immediatamente a 0 e così via. L'errore di quantizzazione è inevitabile ed in questo caso varia tra 0 e  $V_{LSB}$ . L'errore è la distanza tra la bisettrice e la caratteristica.

Molto spesso si preferisce avere un errore distribuito intorno allo 0 e quindi tra  $-0,5V_{LSB}$  e  $0,5V_{LSB}$ . Questo si può ottenere traslando la curva a sinistra di un valore di  $1/16$ . Vediamo che in questo caso l'errore può assumere anche un valore negativo. Notiamo però che nell'ultimo gradino l'errore arriva a  $V_{LSB}$ , questo posso evitarlo imponendo una tensione massima di  $15/16$  in ingresso.


Il convertitore ha anche altri errori che si sommano all'errore di quantizzazione su cui però noi non andremo ad indagare e quindi ci fermiamo a questo livello.

Errore di quantizzazione  $Q_e = v_{in} - D \frac{V_{REF}}{2^N} = v_{in} - DV_{LSB}$




### Convertitore A/D a singola rampa.

Ora noi andremo a studiare i vari tipi di convertitori analogici digitali partendo dai più lenti ed arrivando ai più veloci. I convertitori più lenti sono quelli ad integrazione, il più semplice è il convertitore A/D a singola rampa. La conversione in questo caso è una misura temporale, misuro cioè un intervallo di tempo espresso in multipli di cicli di clock. Questo intervallo di tempo deve essere correlato alla tensione che voglio convertire. Più è alta la tensione di ingresso più alto deve essere il conteggio dell'intervallo di tempo in uscita. Si prende una tensione nota di riferimento  $V_{REF}$  che viene integrata. L'integrale di una tensione costante è una rampa, si usa quindi un circuito integratore. Proseguo nell'integrazione della tensione fin quando la tensione di uscita dall'integratore non risulta uguale alla mia tensione di ingresso  $V_{IN}$ . Se ho una tensione di ingresso grande mi serve un tempo grande, se ho una tensione piccola impiegherò un tempo minore. Quello che devo fare, tramite gli impulsi di clock, è contare quanti impulsi di clock mi occorrono per arrivare fino a  $V_{IN}$ . In questo modo la misura ottenuta è proporzionale alla tensione di ingresso.




Si integra una tensione nota e costante e si misura quanto tempo occorre per ottenere in uscita dall'integratore una tensione uguale al segnale che si vuole convertire.



{ INTEGRATORE + COMPARATORE + CONTATTORE + LATC H

Come posso disegnare questo circuito? Avrò sicuramente bisogno di un integratore (per integrare la  $V_{REF}$ , poi ho bisogno di un comparatore (operazionale a loop aperto) che mi confronterà il risultato in uscita dall'integratore con la mia  $V_{IN}$ . Poi avrò bisogno di un contatore perché ho bisogno di un circuito che riceve in ingresso un clock e conta quanti cicli di clock stanno passando. Poi avrò bisogno di un elemento di memoria (latch) per memorizzare il risultato del conteggio ed avrò bisogno di un'elettronica di controllo. Il circuito è il seguente. Il tasto di reset serve ad azzerare il condensatore quando devo ripartire da zero. La tensione di ingresso viene portata al comparatore tramite il Sample and Hold che serve a mantenere costante la tensione per il tempo necessario e cioè il tempo dell'integratore. Quando la tensione sul - sarà maggiore di quella sul + la tensione di uscita da alta diventerà bassa. La logica di controllo riceverà in ingresso il clock, al tempo 0 reset il contatore, quando il comparatore diventa basso la logica di controllo blocca il conteggio ed il risultato del conteggio verrà memorizzato nel latch. L'uscita del latch sarà il numero in binario.


Possiamo vedere in formule se tutto funziona. Il problema di questo convertitore è che il risultato dipende da  $R$ , da  $C$  e dalla frequenza di clock. Se il clock non risulta perfettamente stabile e ha delle piccole variazioni ci possono essere degli errori di conversione. Quindi il clock deve essere generato da un circuito molto stabile.



$$v_c = -\frac{1}{RC} \int_0^{t_c} (-V_{REF}) d\tau = \frac{V_{REF}}{RC} t_c = v_{IN} \Rightarrow t_c = DT_{ck} = v_{IN} \frac{RC}{V_{REF}} \Rightarrow D = v_{IN} \frac{RC}{V_{REF}} \frac{1}{T_{ck}}$$


### Convertitore A/D a doppia rampa.

I problemi di questo circuito vengono risolti da un convertitore simile al precedente che al posto di generare una singola rampa ne genera due. Vengono in questo caso fatto due integrazioni. In una prima fase integro la tensione di ingresso per un tempo noto, questo intervallo di tempo corrisponde a  $2^N T_{ck}$ . Nella seconda fase faccio l'integrale di una tensione nota  $V_{REF}$  di segno opposto a  $V_{IN}$  modo che la pendenza sia negativa, lo faccio fino a quando arrivo a 0. La misura di questo secondo intervallo di tempo è il risultato della conversione. Più è grande la tensione di ingresso maggiore sarà il tempo che impiegherò per tornare a 0.




Nel convertitore a doppia rampa vengono fatte due integrazioni. Nella prima integrazione, si parte da zero e si integra la tensione di ingresso  $V_{IN}$  per un periodo di tempo pari al fondoscala del contatore, ovvero  $2^N$  cicli di clock. Nella fase successiva, si integra una tensione costante  $V_{REF}$  di segno opposto alla tensione  $v_{IN}$  per un intervallo di tempo necessario per far ritornare a zero l'uscita dell'integratore. Il conteggio eseguito nella seconda fase viene preso come risultato della conversione.

Il circuito è poco diverso da quello di prima. Abbiamo l'integratore che viene utilizzato sia per integrare  $V_{IN}$  (nella rampa positiva) che  $V_{REF}$  (nella rampa negativa), un comparatore che ora deve accorgersi quando torno a 0, questo deve accorgersi quando la tensione di ingresso da 0 è tornata a 0. All'inizio devo integrare fino a quando il contatore va in overflow perché devo integrare fino a  $2^N$ , quando il contatore va in overflow la logica di controllo deve resettare il contatore, a questo punto comincio a integrare  $V_{REF}$  in discesa e lo faccio fin quando il comparatore non scatta. Quando il comparatore scatta la logica di controllo blocca il contatore, salva nel latch la conversione e all'uscita del latch ho la misura dell'intervallo di tempo. A questo punto deve essere resettato il condensatore che deve essere resettato solo alla fine della conversione e non a metà



Anche in questo caso possiamo riportare tutto in formule e separiamo la fase 1 dalla fase 2. Quando ho l'overflow inizio a de-integrare e inizio la fase due. Dalle due  $V_C$  posso ricavare  $D$  che è proporzionale  $V_{IN}$  e  $V_{REF}$  ma è indipendente da  $R$ , da  $C$  e dalla frequenza di clock. Questo ha funzionato perché ho utilizzato lo stesso integratore per fare le due operazioni. Questo vantaggio l'ho pagato in termini di tempo. In questo caso il tempo è più grande.




### Convertitore A/D flash

Il convertitore flash è il convertitore più veloce che permette di fornire il risultato in un unico ciclo di clock. La strategia applicata è la seguente. Abbiamo una tensione applicata in modo continuo e che devo convertire in un numero e quindi devo scegliere quali dei numeri in uscita mi rappresenta al meglio la tensione di ingresso. Posso confrontare quindi la tensione di ingresso con gli 8 livelli che ho a disposizione. Se ho N bit ho bisogno di  $2^N$  resistenze. Con queste resistenze mi genero tutti i possibili valori di tensioni che posso avere, questi valori poi li invio ad una batteria di comparatori che confrontano tutti i possibili valori di tensione con  $V_{IN}$ . Ottengo una serie di 0 seguita da una serie di 1, questa codifica si chiama codifica termometrica (funziona infatti come un termometro). Poi basta inviare questa codifica ad un decoder che mi deve fornire l'indirizzo del più alto ingresso uguale a 1. Questo circuito ha il vantaggio di essere molto veloce ma ha lo svantaggio di essere molto ingombrante. Infatti, servono moltissime resistenze e comparatori. È difficile, per questo motivo, trovare convertitori flash per cifre superiori a 8 bit.

$N$  Bit

$2^N$  Resistenze


$(2^N - 1)$  Comparatori



Si può rinunciare ad avere la conversione ad un ciclo di clock per averla in due cicli di clock. Si calcolano prima i 4 bit più significativi e poi i 4 meno significativi. Ora la  $V_{IN}$  devo mantenerla costante per almeno 2 cicli di clock e quindi mi serve un S/H. Invio prima il segnale ad un convertitore ad  $N/2$  bit, salvato, riconvertito in tensione ed il risultato sottratto alla mia tensione di ingresso, ho quindi un residuo di tensione. Il residuo lo amplifico di  $2^{N/2}$  e poi lo riconverto. La conversione del residuo mi costituisce i 4 bit meno significativi. Devo amplificare perché nel secondo convertitore voglio utilizzare la stessa tensione  $V_{REF}$ . Ho avuto il vantaggio di utilizzare un numero di comparatori uguale a  $2^{N/2}-1$ . Nel caso di 8 bit ho bisogno di 30 comparatori contro i 255.

$$\text{COMPARATORI} : 2 \times (2^{\frac{N}{2}} - 1)$$

$$8 \text{ bit} \rightarrow 30 \text{ COMPARATORI}$$




Lo svantaggio è quello che mi sono necessari due cicli di clock. Potrei però utilizzare una pipeline, cioè utilizzare il primo convertitore per calcolare il secondo dato mentre il secondo sta ancora lavorando sul primo. Questa tecnica può essere portata all'estremo facendo la conversione di un bit alla volta.

## Convertitore A/D ad approssimazioni successive (SAR)



Concludiamo con il convertitore più comune, quello ad approssimazioni successive. In questo caso ho uno Shift Register ad N bit a cui ho in ingresso il clock e la cui uscita è in ingresso in un SAR, l'uscita del SAR è collegata ad un DAC che riceve in ingresso  $V_{REF}$ , l'uscita viene inviata al terminale non invertente del comparatore dove sull'altro terminale ho la  $v_{IN}$  tramite un S/H. L'uscita del comparatore è in ingresso al SAR.

Ho i passi elencati in rosso



- 1)  $b_{N-1} = 1 ; ALTRI = \phi$
- 2)  $d_{N-1} = 1 ; ALTRI = \phi$
- 3)  $\bar{V}_D = \frac{V_{REF}}{2}$
- 4) Se  $\bar{V}_{IN} > \frac{V_{REF}}{2} \rightarrow d_{N-1} = 1$   
Se  $\bar{V}_{IN} < \frac{V_{REF}}{2} \rightarrow d_{N-1} = \phi$
- 5)  $b_{N-2} = 1 ; ALTRI = \phi$
- 6)  $d_{N-2} = 1 ; d_{N-1} = \text{PER} ; ALTRI = \phi$
- 7)  $\bar{V}_D < \frac{V_{REF}}{3} \Rightarrow d_{N-2} = \phi$   
 $\frac{3}{5}V_{REF} \approx \bar{V}_{IN} \Rightarrow d_{N-2} = 1$
- 8)  $\bar{V}_{IN} > \bar{V}_D \rightarrow d_{N-2} = 1$   
 $\bar{V}_{IN} < \bar{V}_D \rightarrow d_{N-2} = \phi$

In pratica per approssimazioni successive il circuito mi ricava la conversione che andavo cercando, così come mostrato nell'immagine di sotto. In pratica faccio quella che viene chiamata ricerca binaria.



Questi convertitori sono un buon compromesso tra complessità e velocità e quindi sono tra i convertitori più diffusi.