
Objectif

L'objectif de ce TP est de réaliser une architecture permettant de faire clignoter deux LEDs RGB en rouge, vert et bleu. Le pilotage des LEDs se fera à l'aide de machines à états. Lors de ce TP vous apprendrez à utiliser des paramètres génériques ainsi que des modules.


1. Dans un fichier .vhd, créez un module Counter_unit à partir du compteur du TP1. Le module prendra en entrée un signal d'horloge et de resetn, et donnera en sortie le signal end_counter. Utilisez un paramètre generic() pour définir le nombre de coup d'horloge à compter.



Le code de Counter_unit ne sera plus modifié ensuite.

```
library ieee;
use ieee.std_logic_ll64.all;
use ieee.std_logic_unsigned.all;
use ieee.NUMERIC STD.ALL;
entity counter unit is
    generic ( constant Cst : positive := 200000000);
    port (
        clk : in std_logic; resetn : in c
        End Counter : out std logic;
end counter_unit;
architecture behavioral of counter_unit is
    --Declaration des signaux internes
    signal D_out : positive range 0 to Cst ;
    Signal Cmd : std_logic := '0';
        --Partie sequentielle
        process(clk.resetn)
        begin
            if(resetn = '1') then
                D out <= 0;
                 elsif(rising_edge(clk)) then
                    D_out <= D_out + 1 ;</pre>
                     if (Cmd = 11) then
                         D_out <= 0;</pre>
                     end if;
                 end if;
            end if;
     -Partie combinatoire
    Cmd <= '1' when (D_out = Cst-1 )</pre>
           else '0';
    End_Counter <= Cmd;</pre>
end behavioral:
```

2. En schéma RTL, créez un compteur du signal end_counter. Ce compteur doit permettre de déterminer le nombre de cycles allumé/éteint qui ont été effectués par la LED. Le compteur doit pouvoir être remis à 0, maintenir sa valeur actuelle ou s'incrémenter.



3. Ecrivez un code VHDL décrivant ce compteur de cycle, vous utiliserez le module Counter unit.


```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity tp_fsm is
     generic (
        constant Nb_Cycle : positive := 5
    ):
                  : in std_logic;
        resetn
                    : in std_logic;
         --a completer
        Output_On_Off : out std_logic
-end tp_fsm;
architecture behavioral of tp_fsm is
     --type state is (idle, state1, state2); --a modifier avec vos etats
     --signal current_state : state: --etat dans lequel on se trouve actuellement
     --signal next_state : state;
                                      --etat dans lequel on passera au prochain coup d'horloge
     signal End_Counter : std_logic;
     --signal D_out_1 : positive range 0 to Nb_Cycle ; -- Pour la synthèse
     signal D_out_1 : positive := 0;
     signal RAZ
                      : std_logic;
         onent Counter_unit
         port (
                       : in std_logic;
           clk
            resetn : in std_logic;
            End_Counter : out std_logic
```

```
--Affectation des signaux du testbench avec ceux de l'entite a tester
      Compteur : Counter_unit
           port map (
               clk => clk.
                resetn => resetn,
               End_Counter => End_Counter
           process (clk, resetn)
            begin
                if(resetn = '1') then
                    D_out_1 <= 0;
                     --current_state <= idle;
                elsif(rising_edge(clk)) then
                     --current_state <= next_state;
                     --a completer avec votre compteur de cycles
if(RAZ = '0') then
                         if (End_counter = '1') then
                            D_out_1 <= D_out_1 + 1;
                          elsif(End_counter = '0') then
                            D_out_1 <= D_out_1;
                          end if;
                      else
                         D_out_1 \Leftarrow 0;
                       end if:
                end if;
           end process;
           --Partie combinatoire
      \label{eq:RAZ} \texttt{RAZ} \  \, \Leftarrow \  \, \texttt{'l'} \quad \text{when} \  \, \texttt{(D_out\_l} = \texttt{Mb\_Cycle-l} \  \, \text{and} \  \, \texttt{End\_Counter} = \texttt{'l'}\texttt{)}
               else '0';
      Output On Off <= RAZ;
  end behavioral;
```

4. Tester votre architecture avec un testbench.

```
library ieee;
  use ieee.std_logic_1164.all;
entity tb_tp_fsm is
 --end tb_tp_fsm;
architecture behavioral of tb_tp_fsm is
                        : std_logic := '1';
: std_logic := '0';
       signal resetn
       signal clk
       --a completer
      signal Output_On_Off : std_logic := '0';
      --constant nb_loop : positive := 100; signal D_out_1 : positive := 0;
       -- Les constantes suivantes permette de definir la frequence de l'horloge
       constant hp : time := 5 ns; --demi periode de 5ns
constant period : time := 2*hp; --periode de 10ns, soit une frequence de 100Hz
       constant Mb_Cycle : positive := 5;
       constant Nb_loop : positive := 350;
       component tp_fsm
           port (
                             : in std_logic;
: in std_logic;
               resetn
                --a completer
               Output_On_Off : out std_logic
            ):
       end component;
  begin
      dut: tp_fsm
          port map (
              clk ⇒ clk,
               resetn => resetn,
                --a completer
              Output_On_Off => Output_On_Off
```


```
-- Test avec Reset non active
      resetn <= '0':
       for i in 1 to 2 loop
          for i in 1 to mb_loop loop
            clk <= not clk:
            wait for hp;
             if (D_out_1 = Nb_Cycle-1) then
                assert Output_On_Off = '0'
                report "Output_On_Off : test failed, il devrait etre a 0" severity failure;
              end if:
           end loop;
        end loop;
       -- Test avec Reset active
      resetn <= '0';
      for i in 1 to 10 loop
          if (i > 5 \text{ and } i < 8) then
              resetn <= 'l';
              resetn <= '0';
           end if:
           for i in 1 to nb_loop loop
             clk <= not clk;
              wait for hp;
              if (D_out_1 = Nb_Cycle-1) then
                 assert Output_On_Off = '1'
                 report "Output_On_Off : test failed, il devrait etre a 1" severity failure;
              end if;
            end loop;
        end loop:
    end process;
end behavioral:
```



On peut voir que le comportement est respecté. On compte bien les fronts montants de End_counter et à 5 (Valeur pour la simulation), on a bien une remise à zéro et notre sortie Output_On_Off qui se met à un. De plus quand le reset est activé on ne compte plus donc le reset fonctionne.

5. Créez en RTL une machine à états (FSM) permettant de faire clignoter une LED RGB en rouge puis bleu et enfin en vert avant de recommencer le cycle (rouge, bleu, vert, ...). Dans chaque état la LED devra clignoter 3 fois. De plus, si le bouton restart est appuyé, on retourne dans l'état initial quel que soit l'état dans lequel on se situe. L'état initial est l'état dans lequel on se situe au démarrage, on passe à l'état rouge après 3

clignotements de la LED en blanc (rouge, vert et bleu actifs en même temps).



6. Listez les signaux d'entrée, de sortie et les signaux internes de votre architecture 7.

Les signaux d'entrée sont :

- Clk: in std logic;
- Resetn: in std logic;
- Restart: in std logic;

Les signaux de sortie sont :

- Output On Off: out std logic;
- LED_OUT: out std_logic_vector (2 downto 0)
- → Horloge de notre système → Reset de notre système
- > RAZ de la machine d'état
- → Sortie du compteur de notre Syst. → LEDs RGB pour la carte CORA
- Les signaux internes sont :
 - S_LED_OUT: std_logic_vector (2 downto 0);
 - Compteur_clignotement : positive :=0;
 - Validation_clignotement : std_logic ;
- → Signal interne pour LED_OUT
- → Comptage du Nb de clignotement
- → Permet la validation du chgt d'état

8. Ajoutez à votre code VHDL les éléments que vous venez de créer

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std logic unsigned.all;
entity tp fsm is
    generic (
        --vous pouvez ajouter des parameres generics ici
        constant Nb Cycle : positive := 3
    );
    port (
       clk : in std_logic;
resetn : in std_logic;
       --a completer
       Restart
                  : in std logic;
        Output_On_Off : out std_logic;
        LED_OUT : out std_logic_vector( 2 downto 0)
     );
end tp fsm;
architecture behavioral of tp_fsm is
    type state is (Etat_Init, Etat_Rouge, Etat_Bleu, Etat_Vert); --a modifier avec vos etats
    signal current_state : state; --etat dans lequel on se trouve actuellement
    signal next state : state;
                                  --etat dans lequel on passera au prochain coup d'horloge
    signal End_Counter : std_logic;
    signal D_out_1 : positive := 0; -- Pour la simulation !!!!
    signal RAZ
                 : std logic;
    signal S_LED_OUT : std_logic_vector(2 downto 0);
    signal Count_clign : positive := 0;
    signal Validation Clignotement : std logic;
    component Counter_unit
        port (
            clk : in std_logic;
resetn : in std_logic;
            End_Counter : out std_logic
        );
    end component;
    begin
    --Affectation des signaux du testbench avec ceux de l'entite a tester
    Compteur : Counter unit
        port map (
           clk => clk,
           resetn => resetn,
           End Counter => End Counter
```


```
process(clk,resetn,Restart)
begin
    if(resetn = '1' or Restart ='1') then
       Count clign <= 0;
       current_State <= Etat_Init;
       D_out_1 <= 0;
    elsif(rising_edge(clk)) then
        current state <= next state;
        --a completer avec votre compteur de cycles
        if(RAZ = '0') then
           if (End counter = '1') then
               D_out_1 <= D_out_1 + 1;
            elsif(End_counter = '0') then
              D_out_1 <= D_out_1;</pre>
            end if;
         else
            D_out_1 <= 0;</pre>
         end if;
         if(D out 1 = Nb Cycle-1 and End Counter = '1') then
           Count clign <= Count clign+1;
           -- Validation_Clignotement <= '0';
           else if (Validation_Clignotement ='1') then
              Count cliqn <= 0;
              -- Validation Clignotement <= '1';
               Count_clign <= Count_clign;
              -- Validation Clignotement <= '0';
            end if;
         end if;
    end if;
end process;
--Partie combinatoire
RAZ \leftarrow '1' when (D_out_1 = Nb_Cycle-1 and End_Counter = '1')
       else '0';
Output_On_Off <= RAZ;
LED_OUT<=S_LED_OUT;
Validation_Clignotement <= '1' when (Count_clign = Nb_Cycle*2 and End_Counter = '1')
process(current_state, Restart, Validation_Clignotement, count_clign) --a completer avec vos signaux
begin
   case current_state is
     when Etat_Init =>
        if(Restart = '0') then
               if (Validation_Clignotement = '0') then
                    if (Count clign mod 2 = 0 ) then
                       S LED OUT <= "000";
                    else
                      S_LED_OUT <= "111";
                    end if;
                    next_state <= Etat_Init;
                   next_state <= Etat_Rouge;
                end if;
            next_state <= Etat_Init;
        end if;
```

```
when Etat Rouge =>
                  if(Restart = '0') then
                       if (Validation_Clignotement = '0') then
                            if (Count clign mod 2 = 0 ) then
                               S LED OUT <= "000";
                               S_LED_OUT <= "001";
                            end if;
                       next_state <= Etat_Rouge;</pre>
                           next_state <= Etat_Bleu;
                       end if;
                else
                    next state <= Etat Init;
                end if;
                when Etat Bleu =>
                  if(Restart = '0') then
                        if (Validation_Clignotement = '0') then
                            if(Count\_clign mod 2 = 0) then
                               S LED OUT <= "000";
                               S_LED_OUT <= "100";
                            end if;
                           next_state <= Etat_Bleu;
                           next_state <= Etat_Vert;
                       end if;
                    else
                        next state <= Etat Init;
                     end if;
               when Etat_Vert =>
                 if(Restart = '0') then
                       if (Validation_Clignotement = '0') then
                            if(Count\_clign mod 2 = 0) then
                               S_LED_OUT <= "000";
                            else
                              S_LED_OUT <= "010";
                            end if;
                            next_state <= Etat_Vert;
                           next_state <= Etat_Rouge;
                       end if;
                   next_state <= Etat_Init;
                end if;
                When OTHERS =>
                 next_state <= Etat_Init;
                 S LED OUT <= "000";
              end case;
        end process;
end behavioral;
```

8. Ecrivez un testbench pour tester votre architecture. Vérifiez à la simulation que vous obtenez le résultat attendu.

```
library ieee;
use ieee.std logic 1164.all;
entity tb_tp_fsm is
-end tb tp fsm;
architecture behavioral of tb tp fsm is
signal resetn : std_logic := 'l';
    signal clk : std logic := '0';
    --a completer
    signal Restart : std logic := '0';
    signal Output On Off : std logic := '0';
    signal LED_OUT : std_logic_vector( 2 downto 0) := "000";
    --constant nb loop : positive := 100;
    signal D out 1 : positive := 0;
    -- Les constantes suivantes permette de definir la frequence de l'horloge
    constant period : time := 2*hp; --periode de 10ns, soit une frequence de 100Hz
    constant Nb Cycle : positive := 3;
    constant Nb loop : positive := 250;
    signal Indice : std logic := '0';
    component tp fsm
       port (
                 : in std_logic;
i : in std_logic;
          clk
          resetn
          Restart : in std_logic;
           --a completer
          Output On Off : out std logic;
          LED OUT : out std logic vector( 2 downto 0)
        );
    end component;
    begin
    dut: tp fsm
       port map (
          clk => clk,
           resetn => resetn,
          Restart => Restart,
          --a completer
          Output On Off => Output On Off,
          LED OUT => LED OUT
        );
```

```
process
    begin
3
           for i in 1 to 100 loop
              resetn <= '1';
- 3
              clk <= not clk;
              wait for hp;
           end loop;
           for i in 1 to 16000 loop
              resetn <='0';
              restart <= '0';
              clk <= not clk;
              wait for hp;
           end loop;
3
           for i in 1 to 100 loop
              restart <= '1';
- 3
              clk <= not clk;
              wait for hp;
           end loop;
           for i in 1 to 5000 loop
              restart <= '0';
_
=
              clk <= not clk;
              wait for hp;
           end loop;
           for i in 1 to 100 loop
              resetn <= '1';
              clk <= not clk;
              wait for hp;
           end loop;
3
           for i in 1 to 5000 loop
              resetn <= '0';
              clk <= not clk;
              wait for hp;
           end loop;
      end process;
end behavioral;
```



On peut voir que l'on a bien le fonctionnement attendu, tout d'abords on passe bien de l'état blanc, à l'état rouge, à l'état bleu à l'état vert puis à l'état rouge. Quand on a un reset ou un restart notre compteur se réinitialise et on repasse à l'état initiale. De plus pour chaque état notre compteur compte jusqu'à 6, notre led s'éteint et s'allume (3 fois allumer et 3 fois état) de la couleur souhaitée. On change d'état car notre validation_clignotement passe à 1.

9. Exécutez la synthèse et relevez les ressources utilisées (y compris la FSM). Sur la schématique, identifiez où se situe votre compteur de cycle.


On peut voir ci-dessous dans le rapport de synthèse notre machine d'états avec nos 4 états :

State	New Encoding	Previous Encoding
etat_init	00	00
etat_rouge	01	01
etat_bleu	10	10
etat_vert	11	11

On peut voir ci-dessous les composants de notre schéma RTL :

```
Start RTL Component Statistics
Detailed RTL Component Info :
+---Adders :
      +---Registers :
                 3 Bit Registers := 1
                       Registers := 1
                 2 Bit
 +---Muxes :
              3 Bit
      2 Input
                          Muxes := 1
      4 Input
              3 Bit
                          Muxes := 1
      2 Input 2 Bit
                          Muxes := 8
      4 Input 2 Bit
                          Muxes := 1
      2 Input
              1 Bit
                          Muxes := 2
Finished RTL Component Statistics
D DANGE (C)
                                                                           🖚 шо олтра
```

On peut voir notre module counter_unit au centre et sa droite notre compteur de clignotement en gérant la validation.



10. Modifiez le fichier de contraintes pour connecter vos entrées / sorties du système avec les broches de la carte. Réglez l'horloge pour que sa fréquence soit à 100MHz

11. Lancez l'implémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	2,746 ns	Worst Hold Slack (WHS):	0,267 ns	Worst Pulse Width Slack (WPWS):	3,500 ns
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	34	Total Number of Endpoints:	34	Total Number of Endpoints:	35

On peut voir que l'on n'a aucune violation (pas de slack) donc il n'y aura pas de métastabilité car on peut voir qu'aucune valeur n'est dans le négatif pour le THS et dans le TNS.

Chemin critique:

Slack (MET): 2.746ns (required time - arrival time)

Source: Compteur/D_out_reg[3]/C

(rising edge-triggered cell FDCE clocked by sys clk pin {rise@0.000ns fall@4.000ns period=8.000ns})

Destination: Compteur/D_out_reg[25]/D

(rising edge-triggered cell FDCE clocked by sys clk pin {rise@0.000ns fall@4.000ns period=8.000ns})

12. Générez le bitstream pour vérifier le système sur carte.

Voir vidéo dans le dossier