

Tp 1: LtSpice


Schéma utilisé



Résultat de la simulation



1) Mettre en évidence la latence



On peut voir qu'on à une latence de 50ns.


2) Mettre en évidence le comportement du circuit


On peut voir que cette architecture se comporte comme une porte inverseuse. Lorsque notre Vn est à 5V on a Vout à 0V et inversement. Cela est dû au comportement des Mosfet P et N.

Sur la première phase, pour le mosfet P, on a VGS=VG-VS=5-5V=0V donc on a Vgs>-VTh=0,5V donc le mosfet est bloquant. Pour le mosfet N, on a VGS=5-0=5V, on a Vgs>VTn=1,1V donc le mosphet N est passant donc Vout=0V.

Sur la deuxième phase, pour le mosfet P, on a VGS=VG-VS=0-5V=-5V donc on a Vgs<-VTh donc le mosfet est passant donc on a Vout=5V. Pour le mosfet N, on a VGS=0-0V donc on a Vgs<Vtn donc le mosfet N est fermé donc Vout=5V.

En ce qui concerne le courant, on peut voir des pics car des fois notre tension continue est reliée directement à la masse car Vth et Vtn ne sont pas égaux donc des fois on peut apercevoir les deux Mosfet en position fermée.






On peut observer une porte AND. Le schéma fonctionne de la manière suivant. Pour notre premier cas ou V1=0V et V2=0V pour nos mosfet P, on a Vgs=Vg-Vs=0-0=0V donc Vgs>-0,5 donc nos deux mosfets sont bloquants. Pour nos mosfet N, on a Vgs=0-0=0V donc Vgs<1,1 donc nos mosfet N sont bloquants donc Vout=0V.


Dans le deuxième cas, V1=5V et V2=0V pour nos mosfet P. Pour le premier mosfet P, on a Vgs=Vg-Vs=5-0=5V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le deuxième mosfet P, on a Vgs=Vg-Vs=0-0=0V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le premier mosfet N, on a Vgs=5-0=5V donc Vgs>1,1 donc le mosfet N est passant. Pour le deuxième mosfet N, on a Vgs=0-0=0V donc Vgs<1,1 donc le mosfet N est bloquant d'où Vout=0.

Dans le troisème cas, V1=0V et V2=5V pour nos mosfet P. Pour le premier mosfet P, on a Vgs=Vg-Vs=0-0=0V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le deuxième mosfet P, on a Vgs=Vg-Vs=5-0=0V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le premier mosfet N, on a Vgs=0-0=0V donc Vgs<1,1 donc le mosfet N est bloquant. Pour le deuxième mosfet N, on a Vgs=5-0=0V donc Vgs>1,1 donc le mosfet N est passant d'où Vout=0.

Dans le derniers ou V1=5V et V2=5V pour nos mosfet P, on a Vgs=Vg-Vs=0-0=5V donc Vgs>-0,5 donc nos deux mosfet sont bloquants. Pour nos mosfet N, on a Vgs=5-0=0V donc Vgs>1,1 donc nos mosfet N sont passants donc Vout=5V.

Cette porte and est tributaire du pull down au niveau de sa sortie.







On peut observer une porte ou. Le schéma fonctionne de la manière suivant. Pour notre premier cas ou V1=0V et V2=0V pour nos mosfet P, on a Vgs=Vg-Vs=0-0=0V donc Vgs>-0,5 donc nos deux mosfets sont bloquants. Pour nos mosfet N, on a Vgs=0-0=0V donc Vgs<1,1 donc nos mosfet N sont bloquants donc Vout=0V.

Dans le deuxième cas, V1=5V et V2=0V pour nos mosfet P. Pour le premier mosfet P, on a Vgs=Vg-Vs=5-0=5V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le deuxième mosfet P, on a Vgs=Vg-Vs=0-0=0V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le premier mosfet N, on a Vgs=5-0=5V donc Vgs>1,1 donc le mosfet N est passant. Pour le deuxième mosfet N, on a Vgs=0-0=0V donc Vgs<1,1 donc le mosfet N est bloquant d'où Vout=5V.


Dans le troisème cas, V1=0V et V2=5V pour nos mosfet P. Pour le premier mosfet P, on a Vgs=Vg-Vs=0-0=0V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le deuxième mosfet P, on a Vgs=Vg-Vs=5-0=0V donc Vgs>-0,5 donc le mosfet est bloquant. Pour le premier mosfet N, on a Vgs=0-0=0V donc Vgs<1,1 donc le mosfet N est bloquant. Pour le deuxième mosfet N, on a Vgs=5-0=5V donc Vgs>1,1 donc le mosfet N est passant d'où Vout=5V.


Dans le derniers ou V1=5V et V2=5V pour nos mosfet P, on a Vgs=Vg-Vs=0-0=5V donc Vgs>-0,5 donc nos deux mosfet sont bloquants. Pour nos mosfet N, on a Vgs=5-0=0V donc Vgs>1,1 donc nos mosfet N sont passants donc Vout=5V.






On peut observer une porte nand. Le fonctionnement est le même que pour les autres cas sauf que pour nos Pmos la source va être V3.






On peut voir que pour cette nous avons une porte NOR. Le comportement se résout de la même manière que précédemment (Attention aux sources).

TD substractor





Réalisation sur LtSpice :

