VHDL par l'Exemple

Jean-Christophe Le Lann

9 mars 2018

Table des matières

T	Intr	roduction	3
	1.1	Que peut-on faire avec VHDL?	
	1.2	Comment est-il né?	3
	1.3	VHDL et Verilog	4
	1.4	Description de systèmes parallèles	4
	1.5	L'EDA: Electonic Design Automation	4
	1.6	Communauté et Open-source	4
	1.7	Ouvrages à consulter	
Ι	\mathbf{M}	odélisation au niveau RTL	6
2	Les	bases du code RTL	7
	2.1	Registres	
	2.2	Compteurs	
	2.3	Conversions entre types	10
	2.4	Multiplexeurs	10
	2.5	Instanciation de composants	11
	2.6	Mémoires synthétisables	12
3	Ma		15
	3.1	Introduction	
	3.2	Rappels	
	3.3	Diagramme état-transitions	
	3.4	Principes du codage proposé	16
	3.5	Exemple du PGCD	
	3.6	FSMD : considération sur le chemin de données	18
	3.7	Machines d'états finis hiérarchique et concurrentes : Statecharts	19
	3.8	Machine d'états finisen logiciel	19
	3.9	Conclusion	20
4	Coc		21
	4.1	Instructions for generate	21
	4.2	Cas des boucles for et while synthétisables	
	4.3	Paramétrisation à compile time	23
	4.4	Utilisation des packages	23
	4.5	Utilisation des records	24
	4.6	Types non contraints	25
	4.7	Tableaux indexés par des types énumérés	25
	4.8	Compilation dans une <i>library</i> particulière	
II	T . /	Madálisation comportomentale et bancs de test	26
11	IV.	Iodélisation comportementale et bancs de test 2	ıΌ
5			27
	5.1	Principe du test. Modèle de référence	
	5.2	Générateurs d'horloges et de reset	
	5.3	Lecture et écriture de fichiers	28

	5.4 Vecteurs de tests et de vérification	29
	Packages utiles en simulation 6.1 Affichage des bits vectors	32 32
	Amenage des bies vectors	92
ΙΙ	Composants utiles	34
7	Composants utiles	35
	7.1 Timer	35
	7.2 Afficheur 7 segments	35
	7.3 Transformation décimal vers BCD : algorithme Double-Dabble	35
	7.4 FIFO	36
	7.5 UART	37
3	Interaction PC-FPGA	38
	8.1 Choix de l'UART	38
	8.2 Présentation du composant	
	8.3 Protocole d'interaction avec les registres de configuration	
	8.4 Exemple d'utilisation sous Linux	38
\mathbf{V}	Travaux pratiques	39
	• •	
	Moyenne mobile	40
	9.1 Présentation du sujet	40
	9.3 Solution proposée	40 40
	9.3.1 Algorithme de référence : $golden\ model$ en Ruby	40
	9.3.2 Cas simple à profondeur de 4	41
	9.3.3 Cas générique à profondeur n : version $1 \dots \dots \dots \dots \dots \dots \dots \dots$	41
	9.4 Cas générique à profondeur n : version 2	43
	9.4.1 Cas générique à profondeur n : version 2, sans bug	46
	9.4.2 Annexe: makefile	47
0	Chemin de données contrôlable	49
	10.1 Présentation du sujet	49
	10.2 Travail à réaliser	49
	10.3 Solution proposée	50
	10.3.1 Combinatoire et séquentiel	50
	10.3.2 Routage des données	50
	10.3.3 Datapath en VHDL	50
	10.3.4 Test du datapath à l'aide d'un testbench (sans contrôleur)	51
	10.3.5 Contrôleur en VHDL	54
	10.3.6 FSMD: FSM+Datapath	$\frac{56}{57}$
	Conception d'un Softcore simple	59
	11.1 Enoncé	59 60
	11.2 Modèle de programmation et jeu d'instructions	60 60
	11.4 Architecture non-pipelinée	62
	11.5 Banc de test	62
	11.6 Synthèse du softcore	63
2	Codage d'automates en C	66
	12.1 Recours à une table de lookup	66
	12.2 Exemple 2	
		~ ·

Introduction

Ce cours est une introduction au langage VHDL: ce langage permet de décrire, simuler et synthétiser des systèmes numériques. VHDL est un langage important car il accompagne le développement de l'ensemble de la société numérique: tous les circuits fabriqués depuis les 20 dernières années ont été décrits en VHDL (ou Verilog), puis simulés et synthétisés grâce à des outils qui connaissent ces langages. Il est donc incontournable. Il existe certes des tentatives pour s'affranchir des HDLs classiques: on peut noter par exemple MyHDL, basé sur Python. Mais force est de constater que ces tentatives ne font que répliquer les concepts clés de ces HDLs. Ces langages et ces concepts sont relativement complexes au premier abord, mais le jeu en vaut la chandelle, car ils vous permettront d'être extrêmment créatif en matière de systèmes numériques.

1.1 Que peut-on faire avec VHDL?

Comme nous venons de le dire, VHDL est un langage de description matérielle (hardware description). Il est donc très différent de C, Java, Ruby ou Python. Alors que ces derniers utilisent un circuit pour s'exécuter¹, VHDL permet de créer un tel circuit, ou tout autre circuit. Il ne faut donc pas s'attendre à ce que VHDL rende les mêmes services que les langages que nous venons de citer.

Parmi les circuits que l'on peut créer avec VHDL, on trouve des circuits très classiques comme des microprocesseurs, des microcontrôleurs ou des processeurs de traitement du signal (DSP). A l'inverse, on peut créer des circuits très spécialisés, qui répondent à des besoins précis en calcul et communication : codecs vidéo, appareils de mesure médical, radar et sonar, etc. Ces circuits sont appelés ASIC (application specific integrated circuits); ils exhibent des performances surpassant la performance de processeurs généralistes. Il existe enfin un dernier type de circuits, qui peut être vu comme un compromis entre ces deux types de circuits : il s'agit des FPGA. Ces FPGA (Field Programmable Gate Array) sont des circuits reconfigurables, c'est-à-dire des circuits qui peuvent être reprogrammés à volonté. Ils cumulent ainsi les avantages des deux types de circuits précédent, aliant vitesse et reprogrammabilité. Les FPGA sont aujourd'hui utilisés massivement et ils constituent une cible de choix lors de l'apprentissage du langage.

Ce cours doit vous permettre à terme de développer de tels circuits en VHDL et, au final, de les exécuter sur un circuit de type FPGA. On ne devra toutefois pas associer uniquement VHDL à la notion de FPGA et se souvenir qu'un circuit, par exemple prototypé sur un FPGA, peut devenir un ASIC spécialisé, aux performances encore plus redoutables.

1.2 Comment est-il né?

Le langage VHDL a émergé dans les années 80 et est depuis devenu incontournable dans l'Industrie des Semi-conducteurs. C'est le département à la défense américain (DARPA) qui a fait la commande de VHDL. A cette époque concevoir un système à l'aide de composants venant de différentes sociétés était très délicat et l'industrie de la défense ne faisait pas exception. Alors que toute la Silicon Valley

^{1.} Même la machine virtuelle Java a besoin d'un processeur pour s'exécuter!

fourmillait d'inventivité, le manque de format d'échange devenait criant. Inspiré d'ADA, le langage informatique phare de l'époque, une première version de VHDL est apparu en 1983, puis 1987. Mais c'est la version VHDL 93 qui s'est imposé et qui continue de représenter l'essentiel des codes disponibles. C'est également cette norme qu'on utilisera ici. Plusieurs évolutions ont été adoptées par le comité de normalisation et il y a fort à parier que VHDL continuera d'être utilisé durant de nombreuses années encore.

1.3 VHDL et Verilog

On ne peut pas parler de VHDL, sans parler de son alter ego: Verilog. Ils partagent un grand nombre de points communs, à l'exception de leur syntaxe : on peut reconnaître une lointaine parenté avec le C côté Verilog. En terme d'utilisateurs, Verilog est globalement plus utilisé que VHDL: Verilog est notamment plus utilisé aux Etats-Unis et au Japon, alors que VHDL est fortement ancré en Europe. Mais cette "géopolitique" est approximative, étant donné la mondialisation des développements actuels. Par ailleurs et à titre personnel, je souligne que les systèmes que l'on conçoit aujourd'hui nécessitent le recours aux deux langages à la fois : certains composants (on parle plutôt de blocs de propriété intellectuelle ou IP) sont disponibles dans l'un ou l'autre des langages. Les outils commerciaux savent désormais simuler et synthétiser des systèmes décrits dans les deux langages. De même, à certaines étapes d'un développement industriel grandeur nature, il est de mise de recourir à l'un plutôt qu'à l'autre : ainsi, Verilog excelle dans les simulations de portes logiques (c'est-à-dire à bas niveau), alors que VHDL semble permettre de meilleures abstractions à haut niveau. Il est donc très fréquent de devoir passer de l'un à l'autre... Verilog a donc connu une évolution similaire à celle de VHDL, jusqu'à l'avénement du langage SystemVerilog, qui le modernise fortement (notamment concernant les tests automatiques). Dans tous les cas, l'industrie et les besoins en la matière permettent de s'accommoder de la présence de tels langages, aux buts similaires...

1.4 Description de systèmes parallèles

VHDL n'est pas un langage simple. Sa syntaxe verbeuse rebute au premier abord. Pourtant, VHDL et les HDL (hardware description languages) en général présentent des caractéritiques très intéressantes susceptibles de piquer la curiosité de l'informaticien. Parmi ces traits marquants, on trouve la notion de parallélisme : VHDL permet de décrire des systèmes hautement parallèles. On sait que cette gestion du parallélisme est généralement pénible et sujette à erreur dans la plupart des langages de programmation traditionnels. Ici, le parallélisme est immédiat. Par exemple, on peut réaliser plusieurs affectations sans avoir à se soucier de l'ordre dans lequel ces affectations sont décrites dans le langage!

1.5 L'EDA: Electonic Design Automation

Ce cours vous permettra de mettre un pied dans une industrie fascinante : celle de l'EDA. L'EDA (Electronic design Automation) est l'industrie qui développe les outils permettant d'automatiser la conception de circuits. Les simulateurs VHDL en font partie. C'est une industrie vaste et aux pieds solides, qui continue de s'étendre. Pour les lecteurs intéressés, ils consulteront avec intérêt les analyses des experts et notamment de Gary Smith sur les différents axes de l'EDA : de très nombreuses sociétés (Mentor Graphics, Synopsys, Cadence) et start-ups y sont citées (environ 400). L'EDA est souvent présentée comme exemple d'industrie : elle a su accompagner les évolutions rapides de la micro-électronique, sur des sujets variés et complexes. L'EDA est notamment consommatrice de développeurs logiciels et d'algorithmiciens (la théorie des graphes est omniprésente).

1.6 Communauté et Open-source

Autres faits marquants dans l'histoire de ces langages : très rapidement, des simulateurs opensource ont vu le jour. Ils ont ainsi permis de démocratiser la pratique de ces langages. Dans ce cours d'introduction, nous utiliserons le simulateur GHDL. GHDL a été développé par une seule personne : le français Tristan Gingold. GHDL est aujourd'hui un simulateur stable, mature et parfaitement utilisable sous Linux, Windows ou Mac. Une petite équipe de volontaire épaule désormais Tristan Gingold et propose sans cesse de nouvelles évolutions.

Comment poser des questions à la communauté? Il existe plusieurs sites Internet permettant d'échanger autour de questions VHDL.

- On peut par exemple signaler le tag VHDL sur Stackoverflow. Ce site met également à disposition un tutoriel, co-construit par les internautes, toujours selon le principe de gratification par des points.
- Forum Xilinx et Altera

1.7 Ouvrages à consulter

Un grand nombre de livres ont été écrits sur VHDL et continuent de l'être. Parmi les références qui me paraissent les plus proches de ce cours, je n'hésite pas à citer les livres de Pong.P CHU [?].

Première partie Modélisation au niveau RTL

Les bases du code RTL


2.1 Registres

Registre simple d'un bit Le code suivant présente la description d'un composant (entity) qui contient un registre de 1 bit, le plus simple qui soit. Nous parlerons ici de registre, de bascule ou flip-flop de manière indifférenciée : il s'agit de l'élément séquentiel par excellence : la bascule D. La première partie du code décrit l'entité : c'est l'interface du composant. Le registre à proprement parlé est contenu dans l'architecture associée à cette entité. La seule manière d'inférer un registre est de recourir à un processus. Ce processus, éventuellement précédé d'un label, commence par déclarer une liste de sensibilité : comme notre processus n'a vocation qu'à être évalué qu'au front montant de l'horloge (tand en simulation qu'en synthèse matérielle), seule l'horloge apparaît dans cette liste de sensibilité. Le corps du processus contient ici une instruction if qui indique que toutes les assignations de signaux qui suivront (il n'y en a qu'une ici) seront clockées. Le synthétiseur RTL comprend cette règle simple et n'inférera qu'un simple registre ici. Dans le cas de plusieurs assignations, plusieurs registres, associés aux signaux mentionnés, seront inférés.

```
library ieee;
  use ieee.std logic 1164.all;
  entity dff is
    port(
               : in
                      std logic;
               : in std logic;
      input
              : out std logic
       output
  end entity;
  architecture using rising edge of dff is
12
13
  begin
14
       only means to describe registers: use
          processes!
    process(clk) -

    only clock is necessary

        here
    begin
       if rising_edge(clk) then
18
           event and clk = '1
         output <= input;
20
      end if:
    end process;
21
  end using_rising_edge;
```



Registre générique de plusieurs bits et reset asynchrone Le second exemple met en avant la capacité de VHDL à décrire des structures génériques. Nous y reviendrons plus tard, mais l'exemple reste intéressant : le synthétiseur possède ici toutes les informations pour inférer un registre codé sur plusieurs bits. Afin de complexifier l'exemple, nous avons également adjoint la notion de reset asynchrone au code du processus. Asynchrone signifie que les assignations afférentes sont prioritaires sur l'horloge et indépendante d'elle. Ceci est parfaitement traduit, de manière intuitive, dans VHDL,

par le recours à la construction if...elsif....

```
library ieee;
  use ieee.std logic 1164.all;
  entity dff is
    generic (NB BITS : natural := 8);
    port (
      reset_n : in std_logic;
              : in std_logic;
       clk
               : in std_logic;
: in std_logic_vector(NB_BITS-1 downto 0);
       sreset
              : in
      input
       output : out std_logic_vector(NB_BITS-1 downto 0)
11
12
  end entity;
13
14
  architecture using rising edge of dff is
15
    -- only means to describe registers : use processes !
18
    process(reset n, clk) -- only async reset & clock are necessary here
19
20
       if reset_n = 0, then
                                             --active low
21
         output <= (others => '0');
                                             -- all bits to '0'
       elsif rising_edge(clk) then
                                             --or : clk 'event and clk = '1'
        output <= input;
24
25
      end if:
    end process;
26
27
  end using_rising_edge;
```

Registre générique de plusieurs bits, resets synchrone et asynchrone Il est fréquent que la condition de reset ne soit pas asynchrone, mais provienne d'une autre partie (synchrone) du design. Dans ce cas, la possibilité de réinitialiser la bascule est une feature du système à concevoir.

Utilisation des wait until Il est également possible d'inférer une bascule D à l'aide de la construction VHDL wait until, mais nous préférons l'éviter dans ce cours. Un exemple est donné dans le listing suivant.

```
architecture using_wait_until of dff is
begin
process — No sensitivity list
begin
wait until rising_edge(clk);
output <= input;
end process;
end using_wait_until;
```

2.2 Compteurs

Inférence à parti d'un seul process séquentiel Armé de la bascule D, nous souhaitons désormais rapidement concevoir des circuits plus significatifs en terme de fonctionnalité. Sans brûler les étapes, nous présentons un compteur qui s'incrémente et se décrémente. Si nous ne disposions pas de VHDL,

mais simplement d'un papier et d'un crayon, nous décriverions ce compteur par un registre de plusieurs bits, précédé de multiplexeurs qui, selon la condition up ou down font recirculer la valeur précédente du compteur incrémentée ou décrémentée de 1. C'est déjà, sur papier un réseau de fonctions logiques interconnectées remarquablement complexe.

La chose intéressante à observer est que le codage VHDL, typique du niveau RTL, va rendre cette capture bien plus simple que la description explicite d'un tel réseau : il s'agit de l'exemple le plus illustratif de la notion d'inférence, essentielle à la bonne compréhension de la synthèse VHDL (ou Verilog). A titre d'anecdote, on estime que l'Industrie de l'Electronique au Japon a réalisé une erreur colossale en ne faisant pas le choix initial des langages HDL, au profit d'outils de capture graphique : recourir à de tels outils de saisie graphique est une fausse bonne idée : la portabilité des design est rendue très dépendente des outils.

```
architecture rtl of counter is
    signal value : signed(NB BITS-1 downto 0);
  begin
    process (reset n, clk)
    begin
      if reset n = 0, then
        value = to signed(0, NB_BITS);
      elsif rising edge(clk) then
        if cnt_up = '1' then
          value \le value + 1;
         elsif cnt down = '1' then
          value \le value - 1;
13
14
      end if:
    end process;
  end rtl;
```

Notons enfin que la valeur du compteur value ne peut être directement émise vers la sortie, ce qui peut paraître contre-intuitif. La raison en est simple : on ne peut relire une sortie; or le compteur doit effectivement faire re-circuler cette valeur.

Décomposition séquentiel-combinatoire Pour des cas plus complexes que les compteurs, le fait de mélanger, dans un seul processus *clocké*, des descriptions qui conduiront à des éléments séquentiels **et** combinatoires peut être délicat. Parfois, les concepteurs préfèrent séparer explicitement les parties purement séquentielles et combinatoires : dans le cas du compteur, cela conduit à deux processus, comme exposé dans le code suivant.

```
architecture rtl of counter is
      signal value r, value c : signed (NB BITS-1 downto 0);
   begin
       sequential: process(reset n, clk)
      begin
          \textbf{if} \hspace{0.2cm} \texttt{reset} \hspace{0.1cm} \underline{\hspace{0.1cm}} \hspace{0.1cm} n \hspace{0.1cm} = \hspace{0.1cm} \phantom{} , 0 \hspace{0.1cm} , \hspace{0.1cm} \textbf{then}
            value_r <= to_signed(0, NB_BITS);
          elsif rising edge(clk) then
            value r <= value c;
11
          end if;
      end process;
1.3
14
       combinatorial: process(cnt up, cnt down, value r)
15
       begin
          if cnt up = '1' then
          value_c c \le value_r + 1;

elsif cnt_down = '1' then
18
20
            value c \ll value r - 1;
21
            value c \le value r;
         end if;
23
24
      end process;
25
   end rtl;
```

Pour procéder à la transformation, nous avons soigneusement appelé $value_r$ la sortie du registre, tandis que l'entrée du registre s'appelle désormais $value_c$, issue de la logique combinatoire. Un second

processus a été ajouté : à première vue, il ressemble beaucoup au code initial. Toutefois, on a ajouté une dernière clause else à l'ensemble des if; la raison est importante : dans le cas où l'on aurait omis cette partie du code, le synthétiseur aurait automatiquement inféré un élément étranger : un latch transparent. Par défaut, le synthétiseur tente de refaire circuler non pas la valeur issue du registre, mais la valeur $value_c$ combinatoire! Il s'agit d'un cas d'inférence de boucle combinatoire, qui on le rappelle, sont proscrites des conceptions synchrones. Ce choix délibéré du synthétiseur peut paraître étonnant, mais c'est ainsi : il serait compliqué de décider de refaire circuler une autre valeur : pourquoi par exemple la valeur du registre, plutôt qu'une valeur par défaut ? Et si jamais aucun registre n'avait été décrit, etc. La leçon à tirer est de bien vérifier la complétude des assignations dans un processus combinatoire.

2.3 Conversions entre types

L'exemple du compteur précédent nous donne également l'opportunité d'introduire la notion de conversions entre type. Dans l'exemple précédent, la valeur value et la sortie output n'ont pas été typées de la même manière, par le concepteur. C'est un choix délibéré de sa part : il aurait très bien pu utiliser un type unsigned pour la sortie également. L'énorme majorité des types sont synthétisables, y compris les types définis par l'utilisateur comme les record (nous y reviendrons). La ligne 35 force donc une conversion entre le type unsigned et le type std logic vector.

Ces conversions entre type sont très contraignantes : VHDL est fortement typé et veille scrupuleusement au respect des types, pour plus de sécurité (lors des traductions notamment). Fort heureusement, il existe un petit ensemble de principe de conversions simples qui rend la tâche aisée. Ce petit ensemble a été parfaitement illustré par la société Doulos, à qui nous empruntons le schéma 2.1 suivant.




Figure 2.1 – Conversions usuelles dans la bibliothèque numeric std [Doulos]

2.4 Multiplexeurs

Parmi les éléments matériels essentiels à la conception RTL figurent les multiplexeurs. Pour rappel, ces circuits permettent de faire le choix entre plusieurs entrées et acheminer l'une d'entre elles sur une sortie unique. Ce choix se fait par une entrée dédiée ou commande: généralement, pour un nombre n d'entrées, le signal de commande porte simplement le numéro de l'entrée qui doit être sélectionnée. On parle de multiplexeurs n-to-1. Il existe plusieurs manière d'écrire de tels multiplexeurs.

Utilisation des if statements Comme nous l'avons déjà vu pour le compteur, le if de VHDL conduit naturellement à un multiplexeur : dans le corps du if il faut observer quel signal est assigné; il possédera telle ou telle valeurs, en fonction de la condition du if. Cette manière de procéder ne peut se retrouver que dans un processus (combinatoire ou non). Dans le cas combinatoire, on rappelle l'importance de vérifier la complétude des assignations.

Utilisation des *when* **statements** En dehors des processus, il est possible de décrire également des multiplexeurs :

Utilisation des select statements

Autres manière d'inférer des multiplexeurs

2.5 Instanciation de composants

L'instanciation de composants est similaire, dans la démarche, à l'instanciation de Classes en languages orientés objets (Ruby, Python, Java, C++ etc) : dans notre cas, une entité déclarée reste l'équivalent de la classe : une sorte de modèle dont on fera usage si nécessaire. On instancie cette entité de deux manières.

Instanciation de components La plus ancienne des manières de procéder consiste à déclarer, au sein d'une architecture (ou d'un package) un **component** ayant le même nom et la même interface que l'entité. Cela autorise à effectivement utiliser le composant instancié. Cette manière de procéder est en perte de vitesse dans la communauté. La seconde

Instanciation d'entity La seconde manière de procéder est plus directe. Il suffit d'appeler l'entité elle-même. La seule contrainte est de devoir rappeler la librairie VHDL où a été compilée cette entité. Il n'y a pas besoin de rappeler une quelconque définition de "component". C'est désormais un style recommandé.

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  entity system comp is
    port(
      cnt up 2, cnt down 2 : in std logic
      - warn : no output? => nothing synthesized !!!
11
      );
12
  end system comp;
13
14
  architecture rtl of system comp is
       we recall here what a counter is...as a component...
    component counter is
18
      generic (
19
        NB BITS : natural);
      port (
21
                          : in std logic;
22
                         : in std_logic;
23
        cnt_up, cnt_down : in std_logic;
24
25
        output
                    : out std_logic_vector(31 downto 0));
    end component counter;
26
27
    signal cnt up, cnt down : std logic;
28
                    : std_logic_vector(31 downto 0);
29
    signal output
30
  begin
31
32
     - then we instanciate the component...
33
    counter 1 : counter
34
      generic map (
35
        NB BITS \Rightarrow 32)
36
      port map (
37
        reset_n => reset_n,
38
              => clk,
39
        cnt\_up \quad => cnt\_up \; ,
40
        cnt down => cnt down,
41
42
        output => output);
43
```

44 end rtl;

```
library ieee;
   \mathbf{use} \quad \mathtt{ieee.std\_logic\_1164.all} \; ;
   use ieee.numeric std.all;
   entity system is
     port(
        reset_n
                                    : in std_logic;
        cnt_up_2, cnt_down_2 : in std_logic
        - warn : no output? => nothing synthesized !!!
11
        );
12
13
   end entity;
14
      entities instanciation : shorter way !
15
   architecture rtl of system is
      signal output_1 : std_logic_vector(NB_BITS-1 downto 0);
18
      signal output 2: std logic vector (15 downto 0); -16 bits
19
      signal output 1 : std logic vector(7 downto 0);
21
      signal output_1 : std_logic_vector(7 downto 0);
23
   begin
24
25
      — classical way. explicit
      counter_1 : entity work.counter(rtl)
26
        generic map(NB BITS \Rightarrow 10)
                                                       -- no '; '
27
28
        port map(
           reset_n
                     => reset_n,
29
           clk
                      => clk,
30
           {\tt cnt\_up} \quad \  = > \  {\tt cnt\_up\_1} \, ,
31
           \operatorname{cnt} \operatorname{down} \implies \operatorname{cnt} \operatorname{down} 1,
32
           output => output_1);
33
34
35
      counter 2 : entity work.counter(rtl)
        generic map(16)
36
37
        port map(
38
           \operatorname{reset} \underline{\phantom{a}} \operatorname{n}
                      => reset n,
39
           clk
                      => clk,
40
           \verb"cnt_up" \implies \verb"cnt_up_2",
41
           cnt\_down \implies cnt\_down\_2 \;,
42
           output => output 2);
43
44
      -default generic to 8 (see counter.vhd)
45
      counter 3 : entity work.counter(rtl)
        port map(
46
47
           reset_n
                      => reset_n,
           clk
                      => clk,
48
           cnt up \implies cnt up 1,
           cnt\_down \implies cnt\_down\_1 \,,
5.0
51
           output => output 3);
52
        - labels are optional
54
      entity work.counter(rtl)
5.5
        port map(
                      => reset_n,
56
           \mathtt{reset} \, \underline{\phantom{a}} \, \, \mathtt{n}
57
           clk
                      => clk,
           \operatorname{cnt} \operatorname{up} = \operatorname{cnt} \operatorname{up} 2,
58
           cnt down => cnt down 2,
           output => output 4);
60
61
   end rtl;
```

2.6 Mémoires synthétisables

Lors d'une conception, il est généralement utile de pouvoir stocker des données dans une *mémoire* adressable. Il est tout à fait possible de décrire de telles mémoires en VHDL et de les synthétiser. Un exemple est donné ici.

Le problème des mémoires Le synthétiseur va simplement agglomérer un ensemble (généralement grand!) de bascules initialement "dispersées" afin de donner l'illusion de l'existence d'un composant "mémoire" bien constitué. Ceci n'est généralement pas très efficace et il est donc nécessaire d'envisager une autre solution. En fait, il en existe 3 : la première des solutions de repli est d'écrire un code VHDL particulier qui permettra au synthétiseur de reconnaître une ressource plus efficace : le block-ram. C'est une sorte d'accord tacite entre le synthétiseur et vous : si vous écrivez d'une certaine manière, la synthèse conduira aux block-rams, sinon ce sera des registres distribués...

```
— RAM with asynchronous read => distributed RAM (based on DFF)
    - only recommended for small memories
  library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  entity ram is
    ADDR SIZE : natural := 10);
11
    port(
      reset_n : in std_logic;
13
      clk : in std_logic;
14
      we
              : in std_logic;
      dataout : out std logic vector (WORD SIZE-1 downto 0)
18
19
20
  end entity;
2:
  architecture rtl of ram is
    type mem type is array(0 to 2**ADDR SIZE-1) of std logic vector(WORD SIZE-1 downto
23
        0);
    signal mem : mem type;
24
  begin
25
    ram p : process(reset n, clk)
27
    begin
28
      if \ \operatorname{rising} \underline{\phantom{a}} \operatorname{edge} (\operatorname{clk}) \ \mathbf{then}
29
        if we = '1' then
30
          mem(to_integer(unsigned(address))) <= datain;
31
        end if:
      end if:
33
34
    end process;
35
    dataout <= mem(to integer(unsigned(address))); --asynchronous read
36
37
38 end rtl;
```

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
   entity ram is
     generic (WORD SIZE : natural := 8;
               ADDR\_SIZE : natural := 10);
     port(
       reset n : in std logic;
               : in std logic;
       clk
               : in std logic;
       address \ : \ \textbf{in} \quad std\_logic\_vector(ADDR\_SIZE-1 \ \textbf{downto} \ \ 0) \ ;
       datain : in std_logic_vector(WORD_SIZE-1 downto 0); dataout : out std_logic_vector(WORD_SIZE-1 downto 0)
13
14
  end entity;
   architecture rtl of ram is
18
     type mem type is array(0 to 2**ADDR SIZE-1) of std logic vector(WORD SIZE-1 downto
         0);
     signal mem : mem type;
    signal addr r : std logic vector(ADDR SIZE-1 downto 0);
22 begin
23
   ram p : process(reset n, clk)
```

```
begin
25
      if rising_edge(clk) then
  if we = '1' then
    mem(to_integer(unsigned(address))) <= datain;</pre>
26
27
28
        end if;
29
30
        addr_r <= address;
      end if;
31
    end process;
32
33
    34
end rtl;
```

Machines d'états finis

3.1 Introduction

Les machines d'états finis (indifféremment appelées automates OU FSM, finite state machines ici) sont essentielles aux systèmes embarqués: elles assurent à la fois la notion de séquencement ainsi que les tâches de contrôle de dispositifs. Dans un premier temps, nous reviendrons sur des rappels concernant ces automates. Par la suite, nous proposerons un codage spécifique en VHDL: une des difficultés des HDL et —selon moi— une de leur faiblesse réside dans l'absence de mots clés réservés à la description de telles machines d'états finis. On palie cette absence par un codage rigoureux et systématique de ces notions, à l'aide des concepts du langage (signaux et processus).

3.2 Rappels

Il y a lieu de distinguer deux types d'automates : Moore et Mealy. Très proches conceptuellement, il est toutefois nécessaires de bien comprendre leurs différence pour l'Ingénieur Numéricien. Nous verrons notamment que le couplage de tels automates peut-être source de tracasseries délicates.

Automate de Moore Une automate de Moore est un sextuplet $(Q, \Sigma, \Delta, \sigma, \lambda, q_0)$:

- Q est un ensemble fini d'états, q_0 est l'état initial
- Σ est l'alphabet d'entrée, Δ est l'alphabet de sortie
- δ est une application de $Q \times \Sigma$ dans Q
- λ est une application de Q dans Δ , donnant la sortie associée à chaque état

La sortie de l'automate de Moore en réponse à une entrée $a_1a_2 \ldots a_n$, $n \geq 0$ est $\lambda(q_0), \lambda(q_1) \ldots \lambda(q_n)$ où q_0, \ldots, q_n est la séquence d'états tels que $\lambda(q_{i-1}, a_i) = q_i$ pour $1 \leq i \leq n$. Remarque : Un automate de Moore retourne la sortie $\lambda(q_0)$ pour toute entrée.

Automate de Mealy Une automate de Mealy est un sextuplet $(Q, \Sigma, \Delta, \sigma, \lambda, q_0)$:

- Q est un ensemble fini d'états, q_0 est l'état initial
- Σ est l'alphabet d'entrée, Δ est l'alphabet de sortie
- δ est une application de $Q \times \Sigma$ dans Q
- λ est une application de $Q \times \Sigma$ dans Δ , donnant la sortie associée à chaque état

lambda(q,a) donne la sortie associée à une transition d'un état q sur l'entrée a. La sortie de l'automate de Mealy, en réponse à une séquence d'entrées $a_1, \ldots a_n$ est $\lambda(q_0, a_1)\lambda(q_1, a_2)\ldots\lambda(q_{n-1}, a_n)$ où q_0, q_1, \ldots, q_n est la séquence des états tels que $\lambda(q_{i-1}, a_i) = q_i$ pour $1 \le i \le n$.

Comparaison Les deux définitions sont très proches l'une de l'autre. On doit seulement comprendre que dans le cas d'une machine de Mealy, les sorties dépendent des entrées et de l'état courant, alors que dans le cas de la machine de Moore, ces sorties dépendent uniquement de l'état courant. En règle générale, les machines de Mealy sont plus rapides : leur chemin critique est plus court. Par contre, elles sont souvent proscrites des bonnes règles de conception —en vigueur dans la plupart des sociétés— car elles peuvent induire des bugs difficiles à localiser. En effet, l'interconnexion de plusieurs automates de Mealy peut présenter des cycles combinatoires. On rappelle que ces cycles (ou boucles) combinatoires sont interdites en logique synchrone car elle ne permettent pas de déterminer la fréquence propre de




FIGURE 3.1 – Automates de Moore et de Mealy

l'horloge du circuit.

En règle générale, toutefois, on plus code naturellement avec des machines de Mealy. La seule chose à prendre en compte est de bien clore le chemin des sorties combinatoires par un registre adéquat. Cela fait partie des bonnes règles applicables par ailleurs : les entrées et les sorties d'un circuit un tant soit peu complexe doivent être "clockées", c'est-à-dire échantillonnées dans des registres.




Figure 3.2 – Composition d'automates de Mealy et risque de cycles combinatoires

3.3 Diagramme état-transitions

Le diagramme état-transitions (aussi souvent appelé diagramme à bulles) est la forme graphique la plus pratique pour représenter à la fois les états et les transitions associées à ces états.

3.4 Principes du codage proposé

A première vue, il peut paraître tentant de réaliser ces circuits de contrôle et de séquencement sans réelle structuration du code sous forme d'automate. C'est là une pratique dangereuse et rapidement non-viable.

Nous proposons ici un codage systématique des FSM : ceci permet de palier l'absence dans la syntaxe du langage de ces notions pourtant essentielles à la conception numérique. Ce codage peut être décrit par les points suivants :

- On crée deux processus séquentiels, visant à capturer d'une part l'état de la FSM, et d'autre part les registres de travail (contenant notamment les variables applicatives, ou autres signaux utiles éventuels).
 - Tous ces signaux sont déclarés avec un suffix " r", pour indiquer leur nature séquentielle.
 - On leur affecte leur homologue combinatoire suffixé par "_c". C'est le fil d'entrée (combinatoire) du registre.
- L'ensemble de la logique combinatoire est regroupée en un seul processus (un label adéquat peut être utilisé comme "comb"...).
- Au sein de cette logique combinatoire, nous basculons sur des variables de VHDL, toutes suffixées par " v":
 - En début de processus, les variables sont affectées par les signaux " r"
 - Au cours du processus, Le traitement combinatoire est effectué sur les seules variables.
 - En fin de processus, on réaffecte les signaux combinatoire "_c" avec les variables "_v"

3.5 Exemple du PGCD

```
library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric std.all;
   \mathbf{entity} \ \mathsf{pgcd\_fsmd} \ \mathbf{is}
         reset n : in std logic;
        clk : in std_logic;
go : in std_logic;
         a_valid : in std_logic;
b_valid : in std_logic;
11
         a, b : in unsigned (31 downto 0);
         result : out unsigned (31 downto 0);
13
                  : out std_logic
14
         done
         );
   end entity;
   architecture rtl of pgcd fsmd is
18
      type state type is (IDLE, WAITING A, WAITING B, COMPUTING);
20
21
      signal state r, state c : state type;

      signal a_r, a_c
      : unsigned(31 downto 0);

      signal b_r, b_c
      : unsigned(31 downto 0);

      signal result_r, result_c
      : unsigned(31 downto 0);

23
24
25
26
      signal done r, done c
                                      : std logic;
27
   begin
29
30
      tick : process(reset n, clk)
31
         if reset n = 0, then
32
           state\_r <= IDLE;
33
         elsif rising_edge(clk) then
34
3.5
           state r <= state c;
         end if;
36
      end process;
37
38
      comb \; : \; \mathbf{process}(\mathtt{a}, \; \mathtt{a\_r}, \; \mathtt{a\_valid} \; , \; \mathtt{b}, \; \mathtt{b\_r}, \; \mathtt{b\_valid} \; , \; \mathtt{go} \; , \; \mathtt{state\_r})
39
         40
41
         variable result_v : unsigned(31 downto 0);
42
         variable done_v : std_logic;
43
         variable state_v : state_type;
44
45
46
47

    default variable assignments

         \operatorname{state}\_v \quad := \ \operatorname{state}\_r \; ;
48
         49
        result_v := to_unsigned(0,32);
51
         done v := '0';
```

```
algorithm with software-like variables
54
         case state v is
           when IDL\overline{E} =>
56
              if go = '1' then
57
                state_v := WAITING_A;
5.8
              end if;
           when WAITING_A =>
60
              if a valid = '1' then
61
                a\_v \quad := \ a \ ;
                 \mathtt{state\_v} \; := \; \mathtt{WAITING} \; \; \mathtt{B};
63
              end if;
           when WAITING_B =>
65
              \mathbf{if} \ \mathbf{b} \ \mathbf{valid} = '1' \mathbf{then}
66
                 b_v := b;
67
                 \overline{\text{state}} v := COMPUTING;
68
              end if;
           \textbf{when} \hspace{0.1cm} \text{COMPUTING} \hspace{0.1cm} \Longrightarrow \hspace{0.1cm}
              if a v = b v then
71
                result_v := a_v;
72
                 done \overline{v} := \overline{1};
73
                 state_v := IDLE;
              else
                 if a v > b v then
                  a_v := a_v - b_v;
78
79
                   b \ v := b \ v - a \ v;
                 end if:
80
81
              end if;
           when others=>
82
              null;
83
84
         end case;
85
         -- combinatorial signal assignments
86
         87
         b_c
                  <= b_v;
         result\_c <= result\_v \; ;
89
         done_c <= done_v;
state_c <= state_v;
90
91
      end process;
92
93
       -- (sequential) variables assignment (storage)
94
95
      vars : process(reset n, clk)
96
      begin
         if reset_n = '0' then
97
           98
99
           result_r <= to_unsigned(0, 32);
done_r <= '0';
100
         elsif rising edge(clk) then
                 <= a_c;
<= b_c;
103
           a r
           b r
104
            result \quad r <= \ result \quad c \ ;
                     <= done_c;
           done r
         end if;
108
      end process;
       result <= result r;
   end rtl;
```

3.6 FSMD : considération sur le chemin de données

Nous nous devons ici de signaler que les Electroniciens numériques et les architectes des ordinateurs tiennent à distinguer deux formes de FSMD :

FSMD implicite Les FSMD implicite correspondent à la manière la plus naturelle de décrire le matériel. C'est ce que nous avons fait lors de l'exemple précédent du PGCD : le code de séquencement et le code de calcul sont entremélés. On peut le voir de manière positive : ce code compact est plus explicite. Le cheminement du flot de contrôle permet également de bien suivre les calculs afférents, pour

chaque état ou chaque transition. On parle de FSMD implicite car la partie Datapath est effectivement noyée dans une seule et même description.

FSMD explicite A l'inverse, on peut chercher à isoler la partie séquencement (et contrôle) de la partie purement calculatoire : les additionneurs, multiplieurs etc ainsi que les ressources de multiplexages peuvent être explicitement séparées dans la description. Le rôle de la partie FSM (sans le 'D') est alors uniquement de réaliser le flot de contrôle et de lancer les ordres à la partie Datapath. En retour, le Datapath envoie les signaux de status qui permette à la FSM de réaliser ses transitions. Ces signaux d'échange sont uniquement binaires. Cette séparation FSM et Datapath conduit naturellement à la microprogrammation, où le contrôleur pilote chaque ressource de manière précise. Cette manière d'envisager le Système est due à Maurice Wilkes, un pionner des machines informatiques.

Quel style adopter? Il n'y a pas de réponse toute faite. Toutefois, les capacités du langage, son expressivité et le mécanisme d'inférence poussent à recourir de manière intensive à des FSMD Implicites. La décomposition du contrôle et des calculs possède par contre un avantage majeur : en cas de nécessité de partager des opérateurs gourmands en surface, les FSMD explicites sont indispensables. En général, en effet, les synthétiseurs ne sont guère efficaces pour réaliser eux-mêmes ces partages de ressources.

3.7 Machines d'états finis hiérarchique et concurrentes : Statecharts

Un certain nombre de scientifiques (dont David Harel) et ingénieurs ont tenté de généraliser la notion d'automate d'états finis en leur adjoignant deux nouvelles caractérisitiques intéressante pour la capture de comportements complexes :

- La **concurrence** : il s'agit de la possibilité de décrire des automates qui évolueront en parallèle.
- La **hiérarchie** : il s'agit de la possibilité de décrire un automate complet au sein d'un ou plusieurs états particuliers.

Cette nouvelle forme d'automates s'appele des statecharts.

3.8 Machine d'états finis...en logiciel

Il peut être intéressant de s'interresser à la manière de coder un tel automate à l'aide d'un langage informatique traditionnel. C'est loin d'être un exercice purement récréatif : la majeure partie des logiciels dans les systèmes critiques (aéronautique, ferroviaire, nucléaire, etc) sont écrits ou générés sous cette forme. Dans la pratique, il existe deux grandes manières de coder de tels automates : la "boucle réactive" et la "pattern Etat".

Boucle réactive Par "boucle réactive" on entend un code organisé autour d'une boucle infinie, au sein de laquelle on sélectionne l'état courant grâce à un *switch*. Un code simple est donnée ci-dessous.

```
#include < stdio.h>
  #include <unistd.h>
  enum states {PING, PONG};
  enum states state = PING;
   void led on(){
     printf(" \cup led \cup ON \setminus n");
10
11
   void led off(){
     printf("_led_OFF\n");
13
14
16 int main() {
18
     \mathbf{while}(1) {
       switch (state) {
19
          case PING:
20
            led on();
```

```
state = PONG;
22
                 \mathbf{break}\;;
23
              case PONG:
24
                 led_off();
state = PING;
25
26
27
                 break;
28
29
30
       \textbf{return} \quad 0 \ ;
31
```

Nous laissons en annexe d'autres exemples de code C plus évolués.

Pattern Etat

3.9 Conclusion

Les automates d'états finis permettent de coder le séquencement et le contrôle des dispositifs. C'est une représentation à la fois étudiée par les théoriciens (informaticiens, automaticiens et électroniciens) et les ingénieurs. Ils constituent un point de rendez-vous interdisciplinaire important. Le chapitre nous a permis de proposer un schéma d'encodage de tels automates, en VHDL.

Codage avancé

VHDL possède des constructions syntaxiques puissantes, qui permettent au concepteur d'élaborer des structures RTL complexes. Ces constructions nécessitent une compréhension globale des limites de synthétisabilité des outils EDA. La compréhension des mécanismes de base survolés dans les chapitres précédents sont un prérequis à la lecture de ce chapitre, plus avancé. Nous recensons ici quelques unes de ces constructions, ainsi que quelques pratiques d'usage dans le domaine.

4.1 Instructions for ... generate

VHDL permet de décrire des structures génériques. Les structures génériques correspondent à du code qui se déroule non pas dans le temps, mais dans l'espace, c'est-à-dire sur la surface de la puce, comme une structure mécanique qui se déploirerait. Il est difficile de trouver immédiatement un équivalent dans les langages de programmation traditionnels : cela se situe probablement entre de la métaprogrammation et des approches par macros : cela permet demander au compilateur (ici le synthétiseur) d'écrire du code pour vous. Ces manières de procéder en Electronique sont par contre très naturelles : par exemple, nous savons que certaines structures de calculs sont répétitives spatiallement : nous donnons ici l'exemple basique d'un simple additionneur, qui se construit à partir d'additionneurs 1 bits. Quel que soit la cardinalité de l'additionneur final, il est possible de décrire cette réutilisation à l'aide du for ... generate.

On commence par rappeler la constitution d'un additionneur 1 bit (pour rappel il est possible de composer cet additionneur à partir d'un demi-additionneur, ce qui n'est pas fait ici).

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric_std.all;
  entity full adder 1 is
    port(
      a, b, cin : in std_logic;
f : out std_logic;
                 : out std logic
9
      );
  end entity;
11
  architecture rtl of full adder 1 is
13
14 begin
         <= a xor b xor cin;
    f
    cout \ll (a and b) or (cin and (a xor b));
16
  end rtl;
```

Nous passons maintenant à l'utilisation du for ... generate.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity adder is
generic (NB_BITS : natural := 8);
port(
    a, b : in std_logic_vector(NB_BITS-1 downto 0);
    c : out std_logic_vector(NB_BITS-1 downto 0);
    carry : out std_logic_vector(NB_BITS-1 downto 0);
```

```
);
11
  end entity;
12
  architecture rtl of adder is
14
    signal f, cin : std logic vector(NB BITS-1 downto 0);
15
16
     cin(0) \ll 0; —entry carry fixed to '0'
18
    GEN: for i in 0 to NB BITS-1 generate
2.0
21
       inst i : entity work.full adder 1(RTL)
22
         port map(
23
           a
                 \Rightarrow a(i),
                => b(i)
24
           b
           cin = cin(i)
25
           f \Rightarrow f(i)
26
           cout => cin(i+1);
28
     end generate;
29
           \leq = f;
30
     carry <= cin(NB BITS-1);
31
32
  end rtl;
```

Dans cet exemple, on voit que l'on doit être méticuleux en ce qui concerne les indices des signaux à connecter. Dans des exemples plus complexes, cela est encore plus vrai : le jeu consiste à préparer soigneusement le "déroulement spatial" de la boucle. Des exemples beaucoup plus complexes peuvent être imaginés : par exemple des structures non plus 1D, mais 2D voire plus : il suffit alors d'avoir de telles boucles imbriquées. Là encore, un concepteur novice peut être impressionné par de telles constructions et douter de leur synthétisabilité. Ces structures bidimensionnelles sont très fréquentes : on les retrouve par exemple dans la description de certains multiplications sur silicium, ou des réseaux réguliers de calculateurs identiques : calcul systolique, FPGA virtuels, matrice d'ALU ou de processeurs, etc.

Le for ... generate peut s'utiliser dans une telle interconnexion de composants de base, dans le but de construire une structure plus large, mais également permet de composer plusieurs processus ou assignations concurrentes.

4.2 Cas des boucles for et while synthétisables

Notre style de codage VHDL retenu jusqu'ici se voulait descriptif : le concepteur visualise un système composé de parties logiques et de partie combinatoire et les code de manière appropriée. Le grand absent de cette stratégie est la notion de boucle "traditionnelle". Effectivement, en première approche, les boucles for et while sont à proscrire. Il existe toutefois des cas où le synthétiseur RTL est capable d'inférer un matériel (combinatoire) respectant la sémantique de la boucle : notamment lorsque la boucle peut être déroulée (statiquement) par le compilateur. Un exemple illustratif a trait à l'initialisation de registres.

```
architecture rtl of circuit is
begin
registers_p:process(reset_n,clk)

if reset_n='0' then

for i in 0 to 255 loop
    reg(i) <= to_unsigned(0,8);
end loop;
elsif rising_edge(clk) then
    — etc....
end if;
end process;
end rtl;</pre>
```

4.3 Paramétrisation à compile time

Une pratique fréquence en VHDL est de s'appuyer sur une calcul préalable, réalisé par le synthétiseur, lors de la paramétrisation de certains signaux, types ou composants. Ce calcul abouti à un résultat (scalaire voire vectoriel) : par exemple une valeur entière calculée grâce à une formule complexe faisant appel à des librairies VHDL. Ce calcul ne se retrouvera pas implémenté in-situ, mais peut être vu comme une aide à la conception. Des fonctions comme log,log2, etc sur des flottants, ramenés dans un domaine synthétisable (signed, unsigned etc) sont donc parfaitement utilisables lors de cette paramétrisation, y compris dans un composant synthétisable. Un principe de base consiste à se restreindre à une telle utilisation uniquement lors des déclarations d'architecture.

Nous illustrons ici un calcul d'exponentiation. En toute logique, une exponentiation correspond à une multiplication itérée, coûteuse en matériel. Toutefois, comme ce calcul peut être réalisé par le synthétiseur à *compile-time* (ou *design-time*, ce qui est équivalent), ce calcul coûteux n'apparaîtra aucunement dans le circuit réalisé : c'est une simple valeur, constante précalculée.

```
1 — in testbench
2 constant bits : integer := 13;
3
4 — in architecture
5 constant pow : integer := 2**bits;
6 constant squared : integer := pow**2;
```

4.4 Utilisation des packages

Les packages permettent de regrouper des définitions utiles et partagées à travers différents autres fichiers VHDL: il peut s'agir de définitions de constantes utiles, mais également de types, procédures et fonctions. L'exemple qui suit présente une définition de constante, ainsi que la définition d'une fonction log2 très utile en conception.

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  use ieee.math real.all;
  package util pkg is
    constant magic_number : unsigned(31 downto 0) := x"DEADBEEF"; — hexa!
    function log2(x : natural) return natural;
    function floor(x : natural) return natural;
  end package;
 package body util pkg is
14
    function log2(x : natural) return natural is
      variable i : natural;
    begin
18
19
      i := 0;
      while x > 2**i loop
20
        i := i+1;
21
      end loop;
      return i:
    end function;
24
25
26
    function floor (x : natural) return natural is
27
28
      return integer (floor (real(x)));
    end function;
3.0
31
  end package body;
```

L'exemple qui suit permet de rendre concrète l'utilisation d'un tel package : dans l'en-tête, on rappelle l'existence de ce package (compilé au préalable). Dès lors, les élements du package sont connus et directement utilisables.

```
library ieee;
```

```
use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  use work.my package.all;
  library std;
  {f use} std.textio.{f all};
  entity test log2 is
11 end test log2;
architecture bhy of test log2 is
14
  begin
     process
15
     begin
       report "log2(13) ..... & integer 'image(log2(13));
17
       report "log2 (1023) __ _ = _ " & integer 'image(log2 (1023));
1.8
19
    end process;
20
21
22
    process is
    begin
       report "magic_number_=_" & to string(std logic vector(magic number));
24
    end process;
26
27
  end bhv;
28
```

4.5 Utilisation des records

Comme tout langage de haut niveau, VHDL permet également de recourir aux types structurés. Ces définitions de types sont des **record**. Nous donnons ici un exemple de définition d'un type record dans une bibliothèque custom appelée "my_complex". Dans cette bibliothèque sont définis le type complex_16, ainsi qu'une première fonction opérant sur ce nouveau type. Il s'agit en l'occurence d'une simple addition de nombres complexe.

```
library ieee;
  use ieee.std_logic 1164.all;
  {f use} ieee.numeric_std.{f all};
  package my complex is
    subtype int 16 is signed(15 downto 0);
    type complex_16 is record
       real : int_16;
       imag : int_16;
11
12
    end record;
13
    function "+" (x,y: complex 16) return complex 16;
14
  end package;
15
17
  package body my complex is
18
     function "+" (x,y : complex 16) return complex 16 is
19
20
       variable tmp : complex_16;
21
    begin
       tmp.real := x.real + y.real;
       tmp.imag \ := \ x.imag \ + \ y.imag \, ;
       return tmp;
24
25
    end function;
26
  end package body;
```

L'exemple qui suit est un simple test montrant l'utilisation du package et du nouveau type complexe ainsi défini.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```

```
5 use work.my complex.all;
  entity complex test is
  end complex test;
architecture bhy of complex test is
11 begin
    process
     variable c1, c2, c3 : complex_16;
     begin
14
       report "testing_complex pkg";
       {\tt c1} := (\,{\tt to\_signed}\,(3\,,16\,)\,\,,{\tt to\_signed}\,(5\,,16\,)\,)\,;
       c2 := (to\_signed(4,16),to\_signed(-1,16));
17
       c3 := c1 + c2;
18
       report "C3=(" & integer 'image(to integer(c3.real)) & "," & integer 'image(
            to integer (c3.imag)) & ")";
       wait:
20
     end process;
21
end bhv;
```

4.6 Types non contraints

4.7 Tableaux indexés par des types énumérés

4.8 Compilation dans une library particulière

Par défaut, les fichiers VHDL (les unités de compilation qu'ils contiennent, en réalité) sont compilés dans une bibliothèque particulière, appellé **work**. Il est possible de préciser dans quelle bibliothèqe *library* on souhaite voir ces fichiers affectés. Par exemple, dans GHDL, l'option est simplement :

```
ghdl -a comp.vhd --work=MY_LIB
```

Deuxième partie

Modélisation comportementale et bancs de test

Bancs de tests ou Testbenches

5.1 Principe du test. Modèle de référence

L'industrie du semi-conducteur est exemplaire en matière de test, bien loin devant l'industrie du logiciel : les milliards d'artefacts manipulés, à des niveaux d'abstractions variés (RTL, logique, transistor, masque symbolique, masque physique, polygones, electro-chimie, aux comportements numériques ou analogiques) ont forcé les microélectroniciens à mettre en place des stratégies de vérifications systématiques et performants. Un des principes fondamentaux retenus est celui de la remplacabilité : lorsqu'un composant abstrait est remplacé par un composant concret (et vice versa), le test doit pouvoir établir la conservation de propriétés essentielles du composant, significatives au niveau d'abstraction retenu. Pour cela, un modèle de référence doit faire foi concernant ces propriétés : il assure le bon fonctionnement du circuit au regard d'une certaine abstraction.

Vérification de composants RTL Dans notre cas, nous cherchons à mettre en place des procédure de vérification, appelées ibancs de test ou testbenches: il s'agit de l'analogie du laboratoire d'électronique, où l'on trouve divers types de générateurs de signaux, ainsi que des sondes de mesure et des oscilloscopes. On retrouvera l'ensemble de ces instruments, virtualisés dans l'environnement VHDL. Un tel banc de test na toutefois pas vocation à être implémenté sur circuit.

Afin de vérifier un circui décrit au niveau RTL, la mise en place de l'environnement de test passe fort heureusement par un niveau d'abstraction supérieur : le niveau comportemental. Cela signifie que les contraintes liées à la synthèse vont disparaître concernant ces "instruments virtuels". On pourra alors utiliser toute la puissance du langage, qui s'étend bien au delà du niveau RTL.

5.2 Générateurs d'horloges et de reset

Le testbench représente un "banc de test" : comme on l'a dit, c'est une paillasse virtuelle où l'on trouve toute sorte d'instruments et de générateurs. Parmi ceux ci, on doit disposer d'un générateur de reset et un générateur d'horloge. Concernant le reset, nous présentons un code très simple : on indique que le reset actif bas se relève au bout de 666 nanosecondes.

Concernant l'horloge elle-même, on fait osciller un signal VHDL entre 0 et 1, après une demipériode d'horloge. Cette oscillation numérique peut se faire éternellement, jusqu'à l'interruption plus ou moins "sauvage" de la personne qui a lancé le simulateur : cela peut-être un arrêt brutal grâce à "control-c" (sous Linux). Les simulateurs possèdent également des arguments passés en ligne de commande qui permettent d'indiquer la durée à simuler. Notre code propose une troisième manière de stopper la simulation : un signal appelé **runnin** interne au design dit si oui ou non on doit effectivement réaliser l'oscillation. Si le signal running est à false, l'horloge n'est pas générée : cela a une conséquence intéressante, puisque le simulateur à événement discret n'aura rapidement plus aucun événement à ordonnancer. Ce sera l'arrêt par famine (starvation en anglais). Le simulateur considère alors qu'il doit rendre la main. Le signal running est lui-même pilotable par un autre processus VHDL : généralement c'est celui qui injecte des stimuli sur les ports d'entrée du design à tester (DUT).

architecture bhv of mon_design is

2

```
constant HALF PERIOD : time := 5 ns;
   signal clk: std logic := '0';
   begin
6
     clk <= not(clk) after HALF PERIOD when running else clk; --generateur
9
     11
     stimuli : process
13
     begin
        — ....code des stimuli ....
14
15
        running <= false;
16
        wait:
17
     end
18 end
```

5.3 Lecture et écriture de fichiers

```
library ieee;
 use ieee.std logic 1164.all;
 s use ieee.numeric std.all;
    - hexadecimal read is provided by Synopsys pseudo IEEE package.
  use IEEE.std_logic_textio.all; -- hread, hwrite,...
    — to use it with GHDL, compile with ——ieee=synopsys.
   -- ghdl -a --ieee=synopsys lecture fichier hexa.vhd
10 library std;
use std.textio.all;
   entity lecture fichier tb is
end entity;
15
architecture bhy of lecture fichier tb is
    constant HALF PERIOD : time := 5 ns;
                            : std_logic := '',1';
: std_logic;
     signal clk
18
     signal reset n
                        : boolean:=true;
20
     signal running
     signal signal1, signal2 : unsigned (7 downto 0);
21
22 begin
23
     file_read_proc : process
24
25
         file F : text;
         variable L: line;
27
         variable status : file open status;
         variable nb lines : natural := 0;
28
         variable value1, value2
                                     : std_logic_vector(7 downto 0);
29
30
         variable v_SPACE : character;
31
         FILE OPEN(status, F, "stim.txt", read mode);
32
33
         if status/=open_ok then
           report "problem_to_open_stimulus_file_stim.txt" severity error;
34
35
          else
           while not(ENDFILE(f)) loop
36
37
              wait until rising edge(clk);
              \label{eq:nb_lines} \verb"nb_lines" := \verb"nb_lines" + 1;
38
              readline (F, l);
39
              --report "before value1: '" & 1.all & "'";
40
41
              hread(l, value1);
              read(l,v SPACE);
42
              hread(l,value2);
43
              signal1 <= unsigned(value1);
44
              \operatorname{signal2} \ <= \ \operatorname{unsigned} \left( \operatorname{value2} \right);
45
           end loop;
46
           report integer 'image(nb_lines) & "_lines_read._Good.";
47
         end if;
48
       end process;
49
50
end bhv;
```

5.4 Vecteurs de tests et de vérification

Outre la lecture de fichiers de stimuli, il est souvent pratique d'embarquer les vecteurs de tests (ou stimuli directement dans le banc de test, accompagné des valeurs attendues. Il est alors possible de comparer ces valeurs attendues aux valeurs calculées par le composant en cours de test. Nous donnons ici l'exemple d'une ALU minimaliste, ainsi que son testbench. Le testbench calcule le nombre de succès et d'échecs lors des tests et les reporte au final.

```
library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric std.all;
   use work.ual pkg.all;
   entity ual is
     port(
       a, b : in
                     std logic vector (15 downto 0);
              : in opcode;
             : out std_logic_vector(15 downto 0)
        res
        );
  end entity;
13
14
15
   architecture rtl of ual is
17
   begin
18
19
     ual proc : process(a, b, op)
     begin
20
        res <= (others => '0');
21
        case op is
22
          \mathbf{when} \ \mathrm{OP\_ADD} =>
23
             res <= std logic vector(signed(a) + signed(b));
24
          when OP SUB =>
25
            res \le \overline{std} logic vector(signed(a) - signed(b));
26
          when OP MUL =>
27
            res <= std_logic_vector(resize(signed(a) * signed(b),16));
28
          when OP_AND =
29
            res \le a and b;
30
          when OP OR =>
31
            res \le a or b;
32
          \mathbf{when} \ \mathrm{OP} \underline{\ \ } XOR =>
33
             \label{eq:res} r\,e\,s \;<=\; a \;\; \mathbf{xor} \;\; b\,;
34
          when OP NOTA =>
             res \le not(a);
36
37
          when others =>
             null:
38
        end case;
39
     end process;
40
41
  end rtl;
```

```
— This file was partially generated automatically by tb gen Ruby utility
  -- date: (d/m/y) 08/03/2018 14:14
  -- Author : Jean-Christophe Le Lann - 2014
  library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  use work.ual pkg.all;
  use work.print_pkg.all;
12
  entity ual tb is
  end entity;
14
15
  architecture bhy of ual tb is
    constant HALF PERIOD : time := 5 ns;
18
                    : std logic := '0';
    signal clk
20
    signal reset_n : std_logic := '0';
21
    signal sreset : std_logic := '0';
```

```
signal running : boolean := true;
23
24
    procedure wait cycles(n : natural) is
25
26
    begin
       for i in 1 to n loop
        wait until rising edge(clk);
28
      end loop;
29
    end procedure;
30
31
    signal a, b : std_logic_vector(15 downto 0);
32
33
    signal op : opcode;
    signal res : std_logic_vector(15 downto 0);
34
35
    type stimulus is record
36
37
      a, b : std logic vector (15 downto 0);
      op : opcode;
38
      res : std logic vector(15 downto 0);
39
    end record;
40
41
    type stimuli type is array(integer range <>) of stimulus;
42
43
    44
45
46
      2 \Rightarrow (op \Rightarrow OP ADD, a \Rightarrow x"0abc", b \Rightarrow x"0def", res \Rightarrow x"18ab"),
47
48
      49
50
51
      5 \ \ => \ (op \ => OP\_MUL, \ a \ => \ x"00AB" \,, \ b \ => \ x"00b0" \,, \ res \ => \ x"7590") \,,
52
        => (op => OP MUL, a => x"AB00", b => x"CD00", res => x"0000")--strong
53
          truncation!
54
56
  begin
57
     -- clock and reset
58
59
    reset n \ll 0, '1' after 12 ns;
60
61
    clk <= not(clk) after HALF PERIOD when running else clk;
62
63
64
    -- Design Under Test
65
66
    dut : entity work.ual(rtl)
67
      port map (
68
69
        a => a
        b \implies b,
70
71
        op => op,
72
        res => res);
73
74
75
     — sequential stimuli
77
    stim : process
78
       variable success , failure_nb : natural;
                                 : integer := -1;
       variable stim
79
80
    begin
       success := 0;
81
82
       failure nb := 0;
83
      \mathbf{a}
                 <= (others = > '0');
      b
                 <= (others = > '0');
84
                 \langle = OP ADD;
85
      report "running_testbench_for_ual(rtl)";
86
       report "waiting_for_asynchronous_reset";
87
       wait until reset_n = '1';
88
       wait cycles (10);
89
       report "applying_stimuli...";
90
       for i in stimuli 'range loop
91
        stim := stim + 1;
92
        wait_cycles(1);
93
        a = stimuli(i).a;
94
95
        b \ll stimuli(i).b;
```

```
op \ll stimuli(i).op;
96
         wait until falling_edge(clk);
if res /= stimuli(i).res then
97
98
           failure nb := failure_nb + 1;
99
           report("......Expecting." & hstr(stimuli(i).res) & "..Got." & hstr(res) & ".
         else
           success := success+1;
         end if;
       end loop;
       report "end_of_simulation";
       report "number_of_success_:_" & integer 'image(success);
report "number_of_failure_:_" & integer 'image(failure_nb);
108
       running <= false;
109
       wait;
     end process;
end bhv;
```

```
ual_tb.vhd:86:5:@0ms:(report note): running testbench for ual(rtl)
ual_tb.vhd:87:5:@0ms:(report note): waiting for asynchronous reset
ual_tb.vhd:90:5:@105ns:(report note): applying stimuli...
ual_tb.vhd:106:5:@180ns:(report note): end of simulation
ual_tb.vhd:107:5:@180ns:(report note): number of success : 7
ual_tb.vhd:108:5:@180ns:(report note): number of failure : 0
```

Packages utiles en simulation

6.1 Affichage des bits vectors

Les bibliothèques du langage VHDL sont relativement modestes concernant l'affichage : que ce soit dans un terminal ou dans un fichier, l'affichage nécessite de passer par des bibliothèques plus confidentielles, voire de se créer ses propres packages. Nous proposons ici un embryon d'un tel package.

```
library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric std.all;
   package print pkg is
      function str(sl : std logic) return string;
      function str(slv : std_logic_vector) return string;
      function hstr(s : std logic vector) return string;
   end package;
13
14
   package body print pkg is
      function str(sl : std logic) return string is
18
         variable sl_str_v : string(1 to 3); -- std_logic image with quotes around
        sl_str_v := std_logic'image(sl);
return "" & sl_str_v(2);
20
                                                            -- "" & character to get string
21
22
      end function;
23
      function str(slv : std_logic_vector) return string is
24
         alias slv_norm : std_logic_vector(1 to slv'length) is slv; variable sl_str_v : string(1 to 1); — String of std_logic
25
                              : string(1 to slv'length);
27
         variable res v
      begin
28
         for idx in slv_norm'range loop
29
30
           sl str v := str(slv norm(idx));
           \stackrel{-}{\operatorname{res}} \ v\left(\stackrel{-}{\operatorname{i}}\operatorname{d}x\right) \ := \ \operatorname{sl\_str\_v}\left(1\right);
31
32
         end loop;
         return res v;
33
      end function;
34
35
      function hstr(s: std_logic_vector) return string is
36
             Locals to make the indexing easier
         \textbf{constant} \hspace{0.2cm} s \_ norm \colon \hspace{0.2cm} st \hspace{0.2cm} d \hspace{0.2cm} \_ logic \_ v \hspace{0.2cm} ector \hspace{0.2cm} (4 \hspace{0.2cm} \textbf{to} \hspace{0.2cm} s \hspace{0.2cm} ; \hspace{0.2cm} length \hspace{0.2cm} +3) \hspace{0.2cm} := \hspace{0.2cm} s \hspace{0.2cm} ;
38
         variable result: string (1 to s'length/4);
39
40

    A subtype to keep the VHDL compiler happy

             (the rules about data types in a CASE are quite strict)
41
        subtype slv4 is std logic vector(1 to 4);
43
         assert (s'length mod 4) = 0
44
            report "SLV must be a multiple of 4 bits"
45
           severity FAILURE;
46
47
         for i in result 'range loop
           case slv4'(s_norm(i*4 to i*4+3)) is
```

```
when "0000" \Rightarrow result(i) := '0';
49
               when "0000" => result(i) := '1';

when "0010" => result(i) := '2';

when "0011" => result(i) := '3';
50
51
52
                when "0100" \Rightarrow result(i) := '4';
53
                when "0101" \Rightarrow result(i) := '5';
54
                when "0110" \Rightarrow result(i) := '6';
55
               when "0111" => result(i) := '7';
when "1000" => result(i) := '8';
56
57
                when "1001" \Rightarrow result(i) := '9';
58
                when "1010" => result(i) := 'A';
               when "1011" => result(i) := 'B';
when "1100" => result(i) := 'C';
when "1101" => result(i) := 'D';
60
61
62
                when "1110" \Rightarrow result (i) := 'E';
63
                when "1111" \Rightarrow result(i) := 'F';
64
65
                when others \Rightarrow result(i) := 'x';
66
             end case;
          end loop;
67
          return result;
68
      end;
70 end package body;
```

Troisième partie Composants utiles

Composants utiles

7.1 Timer

7.2 Afficheur 7 segments

Les afficheurs 7-segments sont constitués d'un ensemble de LEDs (diodes électro-luminescentes), contrôlables individuellement. Un afficheur 7-segments permet l'affichage d'un unique digit hexadécimal. Notons que nous ne sommes pas strictement restreint à l'hexadécimal, puisque nous avons le contrôle sur chacune des LEDs. Il faut par contre bien comprendre que lorsque plusieurs digits sont disponibles sur une carte électronique, le contrôle des digits est global, car ils partagent un certains nombre de signaux: il faut un contrôleur qui séquence l'affichage successif sur les digits. Par conséquent, le simple contrôle de ces afficheurs représente un exercice intéressant.

Utilisation basique L'utilisation d'un afficheur 7-segment est très pratique et immédiat si on cherche à afficheur des données hexadécimal. Par exemple, si on manipule une donnée codée sur 8 bits non signés, l'affichage de cette valeur sur les LEDs consiste à router les 4 bits de poids fort vers un digits (à gauche) et les 4 bits de poids faible (LSB) vers le digit de droite. Cette extraction des quartets est immédiate.

Carte Nexys4DDR Sur la carte Nexys4DDR, nous disposons de 8 afficheurs 7-segments : comme expliqué à l'instant, ces 8 afficheurs partagent des signaux.

7.3 Transformation décimal vers BCD : algorithme Double-Dabble

Dans le cas où on cherche à afficher une donnée non plus sous forme hexadécimale, mais sous forme décimale (base 10), les choses se compliquent : par exemple, à partir d'un nombre décimal 123 contenu dans un registre 8 bits, l'extraction des 3 digits décimaux ne peut se faire par un routage direct de certains fils. Nous savons que nous devons représenter le nombre 123_{10} en représentation BCD. Dans cette représentation chaque digit décimal nécessite 4 bits. On a : $123_{10} = 000100100011_{2,BCD} = 291_{10,BCD}$ La transformation $\mathbb{N} \to \mathbb{N}$ est non-triviale. Il existe un algorithme qui réalise cette transformation : c'est l'algorithme Double-Dabble.

```
17 begin
18
  bcd1: process(binIN)
2.0

    temporary variable

21
     variable temp : STD LOGIC VECTOR (11 downto 0);
22
23
24

    variable to store the output BCD number

     -- organized as follows
     - thousands = bcd(15 \text{ downto } 12)
     -- hundreds = bcd(11 downto 8)
27
28
     -- tens = bcd (7 downto 4)
     -- units = bcd(3 downto 0)
29
     variable bcd : UNSIGNED (15 \text{ downto } 0) := (\text{ others } \Rightarrow '0');
30
31
3.2
     -- https://en.wikipedia.org/wiki/Double dabble
33
34
35
36

    zero the bcd variable

       bcd := (others => '0');
37
38
       -- read input into temp variable
3.9
       temp(11 downto 0) := binIN;
40
41
       -- cycle 12 times as we have 12 input bits
42
43
       - this could be optimized, we do not need to check and add 3 for the
       -- first 3 iterations as the number can never be >\!4
44
       for i in 0 to 11 loop
45
46
          if bcd(3 downto 0) > 4 then
47
            bcd(3 downto 0) := bcd(3 downto 0) + 3;
48
         end if;
49
50
          if bcd(7 downto 4) > 4 then
51
           bcd(7 \text{ downto } 4) := bcd(7 \text{ downto } 4) + 3;
52
         end if;
53
54
         if bcd(11 downto 8) > 4 then
           bcd(11 downto 8) := bcd(11 downto 8) + 3;
5.6
57
58
         -- thousands can't_be_>4_for_a_12-bit_input_number
59
   يريري — so don't need to do anything to upper 4 bits of bcd
60
61
           - shift bcd left by 1 bit, copy MSB of temp into LSB of bcd
62
         bcd := bcd(14 downto 0) \& temp(11);
63
64
          — shift temp left by 1 bit
65
         temp := temp(10 downto 0) & '0';
66
67
68
       end loop;
69
        set outputs
70
       ones <= STD_LOGIC_VECTOR(bcd(3 downto 0));
tens <= STD_LOGIC_VECTOR(bcd(7 downto 4));</pre>
71
       hundreds <= STD LOGIC VECTOR(bcd(11 downto 8));
74
       thousands <= STD LOGIC VECTOR(bcd(15 downto 12));
     end process bcd1;
76
78 end Behavioral;
```

7.4 FIFO

Une FIFO est une structure de données qui permet de mémoriser une quantité finie d'informations, au fur et à mesure que ces informations arrivent. La relecture des informations stockées ne peut se faire que dans un certain ordre : c'est d'abord la plus ancienne des informations qui est accédée, et ainsi de suite, jusqu'à ce que la FIFO ne contienne plus d'informations. Ce mode de fonctionnement est important car il permet d'introduire de l'asynchronisme entre deux traitements émetteurs et récepteurs.

Le mot "asynchrone" a déjà été utilisé ici à propos des resets, mais il est utilisé ici d'un point de vue algorithmique : il s'agit d'offrir la possibilité à l'émetteur et au recepteur de travailler à leur rythme. En ce sens, émetteur et récepteur peuvent très bien fonctionner à la même horloge clk, mais s'échanger des données "quand ils le peuvent". Bien évidemment, la FIFO est à l'occasion le composant idéal capable d'introduire, si on le souhaite effectivement, des horloges physiques différentes : une horloge pour l'entrée et une horloge pour la sortie, mais ceci n'est pas une obligation. On rappelle que le fait de recourir à plusieurs horloges physiques peut être source de problèmes techniques fins et est généralement à proscrire en première approche.

7.5 UART

Chapitre 8

Interaction PC-FPGA

- 8.1 Choix de l'UART
- 8.2 Présentation du composant
- 8.3 Protocole d'interaction avec les registres de configuration
- 8.4 Exemple d'utilisation sous Linux

Quatrième partie

Travaux pratiques

Chapitre 9

Moyenne mobile

9.1 Présentation du sujet

La notion de moyenne mobile est utilisée pour monitorer des flux rapides de données : c'est le cas du high-speed trading, mais un grand nombre de systèmes de traitement du signal se basent sur cette moyenne, plutôt que sur la valeur des échantillons bruts. La moyenne mobile d'un flux continu d'échantillons se définit comme la moyenne des m derniers échantillons reçus. Un algorithme de moyenne mobile doit donc supprimer la donnée la plus ancienne au profit de la plus récente, et actualiser le calcul de la moyenne, à chaque échantillon.

9.2 Travail à réaliser

En supposant que $m=2^n$:

- Prototyper un algorithme de moyenne mobile dans votre langage préféré (15mn max).
- Dessiner une solution RTL à partir des éléments suivants : additionneurs et registres (15mn).
- Ecrire le code VHDL de votre système.
- Ecrire un banc de test (inspiré du code de la LED), permettant de simuler dans les mêmes conditions qu'en 1.
- On cherche maintenant à améliorer le système précédent, en détectant des franchissements de seuils paramétrés par l'utilisateur : dès que la moyenne franchit les valeurs MIN et MAX, un signal 'alerte_low' et alerte_high' sont émis par le système. Modifier le circuit, et le système précédent pour incorporer ces nouvelles features.

9.3 Solution proposée

9.3.1 Algorithme de référence : golden model en Ruby

Nous présentons ici un algorithme de référence écrit dans le langage Ruby, sous la forme d'une fonction très simple, écrite en moins de 10 lignes de code.

```
def moyenne_mobile t,length=4
    res = []
    for i in 0..t.size
    res << t.take(length).inject(0,:+)/length
        t.shift
    end
    res
end</pre>
```

Ruby, Python et Matlab sont très utilisés pour étudier l'algorithme visé, mais également générer les fichiers de stimuli, ainsi que les fichiers de référence, qui pourront être utilisés au cours de la simulation du banc de test.

9.3.2 Cas simple à profondeur de 4

Commençons par une moyenne mobile de profondeur fixe, 4 en l'occurrence : les 4 derniers échantillons sont sommés, puis la somme résultant est divisée par 4. Cet manière de procéder reste naïve, mais nous permet de prendre rapidement connaissance du problème, de manière Agile.

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
     The entity is shared (the same) between several architectures.
   - Hence some generic parameters are not all used in each architecture.
  entity moving average is
    generic (
       n : natural := 2;
       sample width: natural:= 8; -- nb bits for signed sample
11
       output width : natural := 8
13
    port(
14
                         : in std logic;
15
       reset n
       clk
                         : in std logic;
       sample
                        : in signed (sample width-1 downto 0);
       sample valid : in std logic;
18
                         : out signed (output width-1 downto 0)
19
20
  end entity;
21
  architecture depth 4 of moving_average is
23
    signal r1, r2, r3, r4 : signed(sample width-1 downto 0);
24
25
  begin
26
27
     process(reset n, clk)
     begin
28
       if reset n = 0, then
29
         r1 \ll to signed(0, sample width);
3.0
         r2 <= to signed (0, sample width);
31
         r3 <= to_signed(0,sample_width);
32
         r4 \ll to_signed(0,sample_width);
33
       elsif rising edge(clk) then
         if sample valid = '1' then
35
           r1 <= sample;
36
           r\,2 \ <= \ r\,1 \; ;
3.7
38
           r3 \ll r2;
           r4 \ll r3;
39
        end if;
40
       end if;
41
    end process;
42
43
     process(reset_n, clk)
44
45
      variable tmp : signed(sample width-1 downto 0);
    begin
46
       if reset_n = '0' then
47
48
         mean \leq to signed (0, sample width);
       elsif rising_edge(clk) then
49
         tmp := (\overline{r1} + r2) + (r3 + r4);
         mean \le "00" \& tmp(sample\_width-1 downto 2);
51
       end if:
    end process;
54
  end depth 4;
```

9.3.3 Cas générique à profondeur n: version 1

Version générique 1 Nous proposons désormais une solution plus évoluée, qui prend en paramètre générique le nombre des n échantillons conservés dans le calcul de la moyenne mobile. Très vite, nous nous sommes rendu à l'évidence : il n'est pas raisonnable d'augmenter le nombre d'additionneurs, comme la solution précédente le laisser envisager. Nous avons donc modifié la manière de procéder algorithmiquement : lorsqu'un nouvel échantillon est introduit dans notre registre à décallage, il est additionné à la somme courante tandis que le dernier échantillon est soustrait à cette même somme : un seul additionneur et un soustracteur sont donc nécessaires, quel que soit le nombre n d'échantillons

pris en considération. Notons que le calcul de la moyenne finale mean fait appel à la fonction prédéfinie $shift\ right$

```
library ieee;
   use ieee.std_logic_1164.all;
  use ieee.numeric std.all;
   use work.util pkg.log2;
   architecture depth_generic of moving_average is
     type reg array is array (0 to n-1) of signed (sample width-1 downto 0);
     signal reg : reg array;
     signal sum : signed (sample width-1 downto 0);
11
13
     process (reset n, clk)
14
     begin
        if reset n = 0, then
          for i in 0 to n-1 loop
           reg\left(\:i\:\right) \: <= \: to\_signed\left(\:0\:, sample\_widt\:h\:\right)\:;
         end loop;
18
        elsif rising_edge(clk) then
          if sample_valid = '1' then
reg(0)<= sample;</pre>
20
21
            for i in 0 to n-2 loop
              reg(i+1) <= reg(i);
            end loop;
24
25
         end if;
       end if:
26
27
     end process;
28
     process(reset n, clk)
29
30
     begin
        if reset n = 0, then
31
         sum \le to \_signed(0, sample\_width);
32
        elsif rising edge(clk) then
33
         sum \le sum + reg(0) - reg(n-1);
34
        end if;
35
     end process;
36
37
     mean <= shift \underline{right}(sum, log2(n));
38
39
   end depth generic;
```

Test de la solution Le banc de test se présente sous la forme du design implementé, et d'un processus de génération de stimuli. Cette génération est basée sur la lecture d'un tableau d'échantillon, codé en dur dans l'architecture du banc de test.

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  use work.util_pkg.all;--log2
  entity moving average tb is
    generic (
      n : natural :=4; --number of samples taken into account
       sample\_width : natural := 8
12
  end entity;
13
  architecture bhy of moving average tb is
14
    constant HALF PERIOD : time := 5 ns;
                       : std_logic := 
: std_logic;
    signal clk
     signal reset n
    signal running
                          : boolean:=true;
18
    signal sample
                          : signed(sample width-1 downto 0);
19
20
    signal sample_valid : std_logic;
21
    signal mean
                           : signed (sample width-1 downto 0);
    type samples_t is array(integer range <>) of integer;
23
24
```

```
signal samples: samples t(0 \text{ to } 199) := (
25
            12, 14, 5, 15, 22, 11, 16, 34, 27, 20,
26
            3\,6\;,\;\;2\,7\;,\;\;1\,9\;,\;\;2\,8\;,\;\;2\,2\;,\;\;3\,9\;,\;\;3\,2\;,\;\;3\,0\;,\;\;3\,3\;,\;\;2\,6\;,
27
            38, 30, 15, 5, 15, 11, 5, 23, 19,
28
            12, -8, -10, 7, -4, -4, -23, -5, -32, -26,
           -24, -29, -35, -28, -41, -43, -31, -20, -14, -37,
30
           -17\,,-12\,,-25\,,-20\,,-19\,,-14\,,-2\,,-19\,,-1\,,-1\,,-12\,,
31
            33
            3\,2\;,\quad 3\,1\;,\quad 2\,1\;,\quad 2\,8\;,\quad 2\,1\;,\quad 2\,4\;,\quad 1\,9\;,\quad 1\,4\;,\quad 1\,5\;,\quad 2\,3\;,
34
            24, 10, 0, -13, 11, -2, 5, 0, -3, -4,
           -1\,2\,,-1\,4\,,-19\,,-39\,,-32\,,-35\,,-31\,,-28\,,-35\,,-15\,,
36
           -22, -44, -30, -21, -34, -19, -18, -32, -9, -26,
37
           -25, 3, 5, -20, -16, 12, -7, -5, 5, 15,
38
            17\,,\ 2\,5\,,\ 10\,,\quad 8\,,\ 15\,,\ 2\,0\,,\ 2\,0\,,\ 3\,5\,,\ 3\,4\,,\ 2\,5\,,
39
            3\,9\;,\quad 2\,5\;,\quad 2\,5\;,\quad 2\,6\;,\quad 1\,4\;,\quad 2\,2\;,\quad 3\,4\;,\quad 1\,8\;,\quad 3\,2\;,\quad 2\,5\;,
40
           41
42
           -23, -17, -33, -20, -23, -30, -14, -31, -25, -38,
43
           -2\,3\,,-2\,7\,,-2\,6\,,-1\,9\,,-11\,,-15\,,-16\,,-10\,,\quad 1\,2\,,\qquad 8\,\,,
44
45
            21, 5, 11, 4, 23, 27, 34, 37, 22, 37
     );
46
47
   begin
48
49
50
     DUT: entity work.moving average(depth generic)
        generic map (
51
52
          n => n,
          sample width => sample width,
           output width => sample width -
54
                                                 — same range as input
56
        port map(
                                => reset n,
57
           reset n
           clk
                                => clk.
5.8
          sample
                                => sample,
          sample_valid
                                => sample valid,
6.0
          mean
                                => mean
61
62
63
      clk <= not(clk) after HALF PERIOD when running else '0';
      reset_n <= 0, 1, 1, after 66 ns;
6.5
66
67
      stim: process
     begin
68
        sample <= to_signed(0, sample_width);
        sample\_valid <= '0';
                             n = '1';
71
        wait until reset
        report "size_of_moving_average_:_" & integer 'image(n);
72
        report "starting_samples..."
73
        for i in 0 to samples 'length -1 loop
74
          wait until rising_edge(clk);
           sample <= to signed(samples(i),sample width);</pre>
          sample valid <= '1';
78
        end loop;
79
        sample\_valid <= ~'0~';
        report "end_of_simulation";
80
        running <= false;
81
        wait:
82
83
     end process;
   end bhv;
```

Nous testons notre implémentation générique. Les premiers tests s'avèrent fructueux, comme exposé sur le chronogramme 9.1.

9.4 Cas générique à profondeur n: version 2

Notre seul test précédent, dont les échantillons étaient codés en dur, ne peut suffir à se convaincre du bon fonctionnement du circuit. Il faut pour cela explorer son comportement un peu plus...Pour cela, on modifie le banc de test de manière à lire dansun fichiers externe les échantillons générés par notre modèle de référence. Ce listing est proposé ici.




FIGURE 9.1 – Premier test de la moyenne mobile générique : profondeur 4, échantillons signés sur 8 bits

```
library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric std.all;
   library std;
  use std.textio.all;
   use work.util pkg.all; -- log2
   entity moving_average_file_stim_tb is
11
     generic (
       n : natural := 4;—number of samples taken into account
        sample\_width : natural := 8
13
14
15
  end entity;
16
   architecture bhv of moving_average_file_stim_tb is
17
     \label{eq:constant} \textbf{constant} \ \ \text{HALF\_PERIOD} \ : \ \ \text{time} \ := \ 5 \ \ \text{ns} \ ;
     signal clk
                             : std_logic :=
     signal reset n
                             : std logic;
     signal running
                              : boolean:=true;
21
     signal sample
                               : signed (sample width-1 downto 0);
22
     signal sample_valid : std_logic;
23
     signal mean
                               : signed(sample\_width-1 downto 0);
24
25
   begin
26
27
     DUT : entity work.moving_average(depth_generic)
28
        generic map (
29
30
         n => n,
          sample\_width
                             => sample_width,
31
          output width
                             => sample width
32
33
        port map(
34
35
          \mathtt{reset} \, \underline{\ } \, n
                              => reset_n,
          clk
                              => clk.
36
37
          sample
                              => sample,
          sample_valid
                              => sample_valid,
38
39
          mean
                              => mean
40
41
     clk <= not(clk) after HALF_PERIOD when running else '0';
42
     reset n \ll 0, '1' after 6\overline{6} ns;
43
     stimuli_proc : process
file F : text;
45
46
47
      variable L: line;
      variable status : file_open_status;
48
49
      variable data : integer;
      \begin{tabular}{ll} \bf variable & nb\_samples & : & natural & := & 0; \\ \end{tabular}
5.0
51
       FILE OPEN(status, F, "samples.txt", read mode);
        if status/=open ok then
          report "problem_to_open_stimulus_file_samples.text" severity error;
```

```
55
          sample <= to\_signed (0, sample\_width);
56
          sample_valid <= '0';
wait until reset_n='1';</pre>
57
58
          report "size_of_moving_average_:_" & integer 'image(n);
          report "starting_samples ...";
60
          while not(ENDFILE(f)) loop
            nb \quad samples := nb \quad samples + 1;
            wait until rising_edge(clk);
63
            readline (F, 1);
64
65
            read(l,data);
            sample <= to_signed(data,sample_width);
            sample valid <= '1';
68
          end loop:
          sample valid \ll '0';
          report "end_of_simulation";
          report integer 'image(nb samples) & "_samples_processed.";
71
72
                \leq false:
73
       running
74
       wait;
75
     end process;
   end bhv;
```

Analyse de la simulation Une politique de tests massifs révèle que, dans certains cas, la moyenne mobile se révélait erratique : comme le montre le chronogramme, il existe en effet des cas, où la somme des échantillons n'est pas correctement calculée. Cela peut arriver lorsque la somme de n échantillons dépasse la valeur $2^{nb}_{-}^{bits}$. Il s'agit d'un bug de conception dans le dimensionnement des variables du problème (signaux en l'occurence!).




FIGURE 9.2 – Test de la moyenne mobile générique révélant un bug (profondeur 16, échantillons signés sur 8 bits)

Calcul de la dynamique exacte Combien de bits faut-il pour coder le résultat de la somme de n valeurs codées sur m bits? On rappelle que le nombre de bits nécessaires au codage d'un entier naturel x est donné par :

$$D(x) = \lfloor log_2(x) + 1 \rfloor$$

Posons : $S = \sum_{i=0}^{n-1} x_i$, avec $x_i \in \{0 \dots 2^m - 1\}$. On a $S_{max} = n \cdot (2^m - 1)$ et donc :

$$D(S_{max}) = |log_2(2^m - 1) + log_2(n) + 1|$$

Dans le cas d'un entier relatif codé sur m bits, sa plage de valeur est $-2^{m-1}, \ldots, +2^{m-1} - 1$. En sommant n fois, la plus grande valeur absolue est donc : $|S|_{max} = n \cdot 2^{m-1}$, qui s'encode avec

$$D(|s|_{max}) = |log_2(n.2^{m-1}) + 1|$$
 bits

En prenant en compte le bit de signe supplémentaire, le nombre de bits nécessaires à la somme de n entiers relatifs codés sur m bits est donc :

$$\lfloor m + \log_2(n) - 1 + 1 + 1 \rfloor = \lfloor m + \log_2(n) + 1 \rfloor$$

.

9.4.1 Cas générique à profondeur n: version 2, sans bug

Une correction du bug est proposée ici, respectant une nouvelle dynamique de sortie, différente de celle d'entrée, mais fonction d'elle.

```
library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric std.all;
   use work.util pkg.all;
   {\bf architecture} \ {\bf depth\_generic\_v2} \ {\bf of} \ {\bf moving\_average} \ {\bf is}
     type reg array is array (0 to n-1) of signed (sample width-1 downto 0);
     signal reg : reg_array;
     signal sum : signed (output width-1 downto 0);
11
12
13
      process(reset n, clk)
14
      begin
        if reset n = 0, then
           for i in 0 to n-1 loop
             reg(i) \ll to\_signed(0, sample\_width);
           end loop;
18
        elsif rising_edge(clk) then
           if sample valid = '1' then
20
21
             reg(0) \le sample;
             for i in 0 to n-2 loop
22
23
                reg(i+1) <= reg(i);
             end loop;
24
           end if;
25
        end if;
26
27
     end process;
28
      process(reset n, clk)
29
30
        \textbf{if} \hspace{0.2cm} \texttt{reset} \hspace{0.1cm} \underline{\hspace{0.1cm}} \hspace{0.1cm} n \hspace{0.1cm} = \hspace{0.1cm} \phantom{} ,0 \hspace{0.1cm} , \hspace{0.1cm} \textbf{then}
31
          sum \le to \_signed(0, output \_width);
33
        elsif rising_edge(clk) then
          sum \le sum + resize(reg(0), output width) - resize(reg(n-1), output width);
34
        end if;
     end process;
36
37
     mean \le shift right (sum, log 2 (n));
38
39
40 end depth_generic_v2;
```

Le testbench légèrement modifié est également proposé : dans ce testbench, on calcule notamment la dynamique de la sortie exacte.

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  library std;
  use std.textio.all;
  use work.util_pkg.all;--log2
                     = V2 architecture
   -- FIXES : bug in sum dynamics.
11
13
  entity moving_average_file_stim_v2_tb is
15
      n : natural :=16; -- number of samples taken into account
       sample width : natural := 8
18
  end entity;
20
  architecture bhy of moving average file stim v2 tb is
21
22
    constant output width : natural := floor(log2(sample width)+n+1);
23
24
    constant HALF PERIOD : time := 5 ns;
```

```
signal clk
                                  : std logic := '1';
26
27
      signal reset n
                                 : std logic;
      signal running
                                  : boolean:=true;
28
      signal sample
                                  : signed(sample width-1 downto 0);
      signal sample_valid : std_logic;
3.0
      signal mean
                                 : signed (output width-1 downto 0);
31
33
34
   begin
3.5
36
      DUT : entity work.moving_average(depth_generic_v2) - V2
37
38
         generic map (
39
           n => n,
           sample width => sample width,
40
           output width => output width
41
42
43
        port map(
                                  => reset_n,
44
           reset_n
           clk
                                 => clk,
45
46
           sample
                                 => sample,
           sample_valid
                                 => sample_valid,
47
                                  => mean
48
           mean
49
50
      clk <= not(clk) after HALF PERIOD when running else '0';
51
      reset_n <= ,0,,1 after 6\overline{6} ns;
52
53
      stimuli_proc : process
54
       file F : text;
55
       variable L: line;
56
       variable status : file open status;
57
       variable data : integer;
58
       \begin{tabular}{ll} \bf variable & nb\_samples : natural := 0; \\ \end{tabular}
60
61
        \begin{array}{lll} \textbf{report} & \texttt{"n\_(window\_size)\_=\_"} & \texttt{& integer'image(n);} \\ \textbf{report} & \texttt{"sample\_width\_\_\_=\_"} & \texttt{& integer'image(sample\_width);} \\ \end{array}
62
63
         report "output_width____" & integer 'image(output_width);
64
65
        FILE OPEN(status, F, "samples.txt", read mode);
66
67
         if status/=open ok then
           \textbf{report} \texttt{"problem\_to\_open\_stimulus\_file\_samples.text"} \textbf{ severity } \texttt{error};
68
69
70
           sample <= to_signed(0, sample_width);
           sample_valid <= '0';
71
           wait until reset n = '1';
72
           report "size_of_moving_average_:_" & integer 'image(n);
73
           report "starting_samples ...";
74
75
           while not(ENDFILE(f)) loop
              n\,b\,\,\underline{\hspace{1.5pt}}\hspace{1.5pt} \mathtt{samples}\hspace{0.5pt} :=\hspace{0.5pt} n\,b\,\,\underline{\hspace{1.5pt}}\hspace{1.5pt} \mathtt{samples}\hspace{0.5pt} +\hspace{0.5pt} 1\hspace{0.5pt} ;
              wait until rising_edge(clk);
              readline (F, 1);
78
              read(l,data);
79
80
              sample <= to_signed(data, sample_width);
              sample_valid <= '1';
81
           end loop;
82
           sample\_valid <= ``0";
83
           report "end_of_simulation";
84
           report integer 'image(nb samples) & "_samples_processed.";
85
         end if;
86
         running <= false;
87
         wait:
88
      end process;
90
   end bhv;
```

Analyse La simulation semble désormais correcte, du moins visuellement.

9.4.2 Annexe: makefile

A toutes fins utiles un Makefile simple est donné pour automatiser l'exploration de notre design.




FIGURE 9.3 – Test de la moyenne mobile générique révélant un bug (profondeur 16, échantillons signés sur 8 bits)

```
GHDL=ghdl
  GHDLFLAGS=
  MODULES=\
       util_pkg.o\
       moving_average.o \
moving_average_generic.o \
      moving_average_tb
  all: moving_average_tb.ghw
           gtkwave moving_average_tb.ghw moving_average_tb.sav
11
  moving\_average\_tb.ghw: \$(MODULES)
           ghdl -r moving average tb -wave=moving average tb.ghw
13
14
  # Binary depends on the object file
15
  %: %.o
16
           GHDL -e GHDLFLAGS
17
  # Object file depends on source
19
  %.o: %.vhd
20
           GHDL -a GHDLFLAGS $<
21
22
  clean:
           echo "Cleaning_up..."
24
           rm -f *.o * tb work *.cf *.ghw *.sav
```

Chapitre 10

Chemin de données contrôlable

10.1 Présentation du sujet

Nous cherchons ici à modéliser en VHDL un chemin de données contrôlé par un séquenceur. Ce chemin de données (ou *datapath* en anglais) peut-être vu comme l'embryon des unités de calculs d'un microprocesseur. Toutefois, le datapath d'un microprocesseur est contrôlé par un programme résidant en mémoire; ici, nous cherchons à contrôler ce datapath par une machine à états finis (non reprogrammable). Cette séparation FSM-datapath est fréquente en électronique numérique.

10.2 Travail à réaliser

Soit le circuit suivant, représentatif d'un chemin de données (datapath) d'un petit processeur. Afin de réaliser un calcul donné (ici y = a*x+b), on cherche à piloter ce chemin de données par un automate qui séquence et envoie les bonnes commandes aux bons cycles d'horloge. On suppose également que la trame d'arrivée des données a,x et b est donnée (voir schéma).




FIGURE 10.1 – Datapath

- 1. Entourer le nuage combinatoire (quels éléments en présence?) et localiser les registres.
- 2. Comment stocker une valeur qui se présente sur l'entrée?
- 3. Comment router des valeurs stockées dans les registres vers les opérateurs?
- 4. Coder le datapath en VHDL. Tester à l'aide d'un testbench.
- 5. Dessiner l'automate ("diagramme à bulles") qui permet de séquencer le calcul (bien prendre en compte la trame d'arrivée des données)

- 6. Coder l'automate en VHDL et tester.
- 7. Assembler le système complet en instanciant les deux composants précédents (fsm+datapath).
- 8. Tester.

10.3 Solution proposée

10.3.1 Combinatoire et séquentiel

La partie combinatoire a été entourée sur le schéma suivant. On y distingue :

- des multiplexeurs à l'entrée des registres, permettant de router des données vers ces registres, et provenant de différentes sources (entrées, opérateurs, etc).
- des opérateurs arithmétiques. Ici + et *




FIGURE 10.2 – Datapath: partie combinatoire (entourée) et séquentielle (registres)

10.3.2 Routage des données

Il est aisé de constater que les commandes des multiplexeurs permettent de router les données dans ce datapath. Prenons le registre de gauche : en le pilotant en combinatoire par le signal mux1=2, la donnée d'entrée est dirigée vers l'entrée du registre, qui l'échantillonne. Au cycle suivant, si l'on souhaite conserver cette valeur stockée, il ne faut pas oublier de piloter le multiplexeur par mux1=0, afin que la donnée soit effectivement "piégée" (on parle de recirculation de la donnée). A noter que cette recirculation est souvent masquée par la mise à disposition d'un signal "enable" dans la bascule : il s'agit en réalité d'un multiplexeur qui, en interne, fait recirculer la donnée ; dans notre schéma, nous avons "banalisé" de signal "enable" parmi les 3 chemins du multiplexeur. Cette banalisation est très naturelle dans le codage VHDL (if...elsif imbriqués).

De la même manière, on comprend désormais que pour router les valeurs stockées dans les registres vers les opérateurs, il faut piloter les signaux mux3 et mux4 de manière adéquate. On comprend alors bien désormais la terminologie "chemin de données".

10.3.3 Datapath en VHDL

Nous proposons ici un codage de ce datapath. Il existe plusieurs alternatives possibles.

```
library ieee;
use ieee.std_logic_1164.all;
```

```
3 use ieee.numeric std.all;
   entity datapath is
      generic(N : natural := 16);
      port(
         reset_n : in std_logic;
         clk
                   : in std_logic;
                  : in signed (N-1 downto 0);
         input
                    : in std_logic_vector(1 downto 0);
11
         mux1
                    : in std_logic_vector(1 downto 0);
         mux2
                  : in std logic;
                : in std_logic;
         mux4
14
                    : in std_logic;
15
         mux5
         output : out signed (N-1 downto 0)
16
   end datapath;
18
   architecture rtl of datapath is
20
      \begin{array}{lll} \textbf{signal} & \text{reg} \, \underline{\hspace{0.1cm}} l \, , \text{reg} \, \underline{\hspace{0.1cm}} r & : & \text{signed} \, (N\!\!-\!\!1 \, \, \textbf{downto} \, \, 0) \, ; \end{array}
21
      signal m1, m2, m3, m4, m5 : signed (N-1 downto 0);
22
23 begin
24
      — synchronous (a.k.a 'clocked') process
25
      process(reset _ n , clk)
27
      begin
         \textbf{if} \hspace{0.1in} \texttt{reset} \hspace{0.1in} \underline{\hspace{0.1in}} \texttt{n} = \texttt{'0'} \hspace{0.1in} \textbf{then}
28
            reg_l = to_signed(0,16);
29
30
            reg r \ll signed(0,16);
         elsif rising edge(clk) then
31
           reg_l <= m1;
32
            reg r \ll m2;
33
         end i\overline{f};
34
35
      end process;
36
37

    conditional assignments

      m1 <= \ in\, p\, u\, t \ \ \textbf{when} \ \ mux\, 1 = "\, 1\, 0 \, " \ \ \textbf{els}\, \textbf{e}
38
              m5 when mux1="01" else
39
40
               reg_l;
41
42
      m2 <= input when mux2="10" else
              m5 when mux2="01" else
43
              reg r;
44
45
      m3 \le reg l when mux3 = '0' else
46
47
             reg_r;
48
      m4 \le reg l when mux4 = '0' else
49
50
              reg_r;
51
      m5 \le (m3+m4) when mux5 = 0, else
52
              resize ((m3*m4),N);
53
54
55
      output <= reg r;
56
   end rtl;
```

10.3.4 Test du datapath à l'aide d'un testbench (sans contrôleur)

```
This file was generated automatically by tb_gen Ruby utility

— date: (d/m/y) 24/10/2017 11:51

— Author: Jean-Christophe Le Lann - 2014

library ieee;

use ieee.std_logic_1164.all;

use ieee.numeric_std.all;

entity datapath_tb is
end entity;

architecture bhv of datapath_tb is
```

```
constant HALF PERIOD : time := 5 ns;
15
16
     constant N : natural := 16;
18
                    : std logic := '0';
     signal clk
     signal reset n : std logic := '0';
20
     signal sreset : std logic := '0';
21
     signal running : boolean
                                    := true;
23
     24
25
26
         for i in 1 to n loop
27
           wait until rising_edge(clk);
28
         end loop;
      end procedure;
29
30
     signal input : signed(N-1 downto 0);
31
     signal output : signed (N-1 downto 0);
32
33
     type controls type is record
34
35
       mux1 : std_logic_vector(1 downto 0);
       mux2 : std_logic_vector(1 downto 0);
36
       mux3 : std_logic;
mux4 : std_logic;
37
3.8
       mux5 : std logic;
39
40
     end record;
41
42
     constant controls default : controls type := (
       mux1 \implies "00",
43
       mux2 \implies "00",
44
       mux3 => '0',
45
       mux4 \implies '0'
46
       mux5 \; \Longrightarrow \; \; ,0 \; ,
47
     );
48
     signal datapath control: controls type;
50
     signal done : std_logic := '0';
51
52
   begin
53
54
     — clock and reset
56
     reset n \ll 0, '1' after 666 ns;
57
     clk <= not(clk) after HALF PERIOD when running else clk;
58
59
60
      - Design Under Test
61
62
63
     dut : entity work.datapath(rtl)
64
              generic map(N=> N)
              port map (
65
                reset\_n \; => \; reset\_n \; ,
66
                        => clk,
67
                clk
                input
                         => input,
68
                         => \ d\,a\,t\,a\,p\,a\,t\,h\,\_\,c\,o\,n\,t\,r\,o\,l\,\,.\,mux\,1\,,
69
                mux1
                mux2
                         => datapath \_control.mux2,
71
                mux3
                         \Rightarrow datapath_control.mux3,
                         => datapath control.mux4,
                mux4
73
               mux5
                         => datapath_control.mux5,
74
         output => output);
75
76
     -- input generator : .....0xf A . X . . B .....
78
79
     input_gen : process
        \mathbf{variable} = \mathbf{a}, \mathbf{x}, \mathbf{b} : \mathbf{signed} (\mathbf{N}-1 \ \mathbf{downto} \ \mathbf{0});
80
81
        variable nb_tests : natural :=0;
82
      begin
         a := to \underline{signed(0,N)};
83
84
         x := to_signed(1,N);
85
         b := to_signed(2,N);
86
         input \le to_signed(0,N);
87
         report "running_testbench_for_datapath(rtl)";
88
```

```
report "waiting_for_asynchronous_reset";
89
90
          wait until reset_n='1';
          wait_cycles(4);
91
          report "generating_input_stream";
92
          while true loop
93
            wait cycles (1);
94
95
            nb tests := nb tests + 1;
            report "generation_" & integer 'image(nb tests);
96
97
            a := a + 1;
            x := x + 1;
98
99
            b := b + 1;
            input <= resize(x"0F",N);
            wait_cycles(1);
input <= a;
            wait cycles (1);
            input \ll to signed(0,N);
104
            wait_cycles(1);
106
            input <= x;
            wait_cycles(1);
            input \ll to signed(0,N);
108
109
            wait cycles (2);
            input <= b;
            \begin{array}{l} \text{wait\_cycles(1);} \\ \text{input} <= & \text{to\_signed(0,N);} \end{array}
111
            wait cycles (10);
113
114
          end loop;
          wait;
116
       end process;
118
       — sequential stimuli
119
      fsm stim : process
121
       begin
123
          report "running_controler_*emulation*_process";
124
          for i in 0 to 1 loop
126
            datapath_control <= controls_default;
            done \leq \overline{\phantom{0}}0;
            \textbf{report} \quad \texttt{"waiting\_for\_start\_code"} \; ;
128
            report "state_Idle";
            wait until input=resize(x"0F",N);
130
            wait cycles (1);
            report "state_SA";
133
            datapath_control <= controls_default;
134
            datapath control.mux1 <= "10";
135
137
            wait cycles (1);
            \textbf{report} \quad \text{"state\_SW1"} \; ;
138
            datapath_control <= controls default;
140
141
            wait_cycles(1);
            report "state_SX";
142
143
            datapath_control <= controls_default;
            datapath control.mux2 \ll "10";
144
145
            wait_cycles(1);
146
147
            report "state_SW2";
            datapath\_control <= controls\_default \; ;
148
            datapath_control.mux4 <= '1';
datapath_control.mux5 <= '1';
datapath_control.mux1 <= "01";
149
            wait cycles (1);
            report "state_SW3";
154
            datapath_control <= controls_default;
155
            wait_cycles(1);
            report "state_SB";
            datapath\_control <= controls\_default \; ;
158
159
            datapath control.mux2 <= "10";
160
            wait_cycles(1);
            report "state_SY";
```

```
datapath control <= controls default;
163
              datapath_control.mux4 <= '1';
datapath_control.mux5 <= '0';
164
              d\,a\,t\,a\,p\,a\,t\,h\,\_\,c\,o\,n\,t\,r\,o\,l\,\,.\,\,mux\,2 \,\,<= \,\,\,"\,\,0\,1\,"\,\,;
166
              wait cycles (1);
168
              datapath_control <= controls_default;
              done \ll \overline{\phantom{a}} 1;
              wait_cycles(1);
171
              done <= '0';
173
           end loop;
174
175
            wait _ cycles(100);
            report "end_of_simulation";
            running <= false;
178
            wait;
         end process;
180
181
   end bhv;
182
```




FIGURE 10.3 – Testbench du datapath seul: un processus (non syntétisable) génère une entrée respectant le protocole. Un second processus pilote le datapath de manière à réaliser le calcul de y = ax + b

10.3.5 Contrôleur en VHDL

Un schéma du contrôleur est proposé ici.

```
library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric_std.all;
   use work.controler pkg.all;
   entity controler is
     generic(N : natural := 16);
     port (
        reset n : in std logic;
10
               : in std_logic;
        clk
11
12
        input
                 : in \quad signed(N-1 \ downto \ 0);
        control : out controls_type;
13
                 : out std_logic
        done
14
        );
15
   end entity;
17
   architecture rtl of controler is
18
     {f type} \ {f state\_type} \ {f is} \ ({f IDLE}, {f SA}, {f SW1}, {f SX}, {f SW2}, {f SW3}, {f SB}, {f SY}) \; ;
20
     signal state r, state c : state type;
     signal done_s : std_logic;
21
22
   begin
23
24
25
     state_p : process(reset_n, clk)
     begin
        if reset n = 0, then
27
          \text{state } \bar{r} <= \mathrm{IDLE}\,;
28
        elsif rising_edge(clk) then
29
```




FIGURE 10.4 – Contrôleur sous forme de machine d'états finis(FSM), pilotant le chemin de données précédent.

```
30
             \mathtt{state} \quad r \ <= \ \mathtt{state} \quad c \ ;
          end if;
31
32
       end process;
33
       next state function : process(input, state r)
34
35
          variable state v : state type;
          variable control_v : controls_type;
36
37
          variable done v : std logic;
       begin
38
          done v := '0';
39
          \operatorname{state\_v} \quad := \ \operatorname{state\_r} \; ;
40
          \begin{array}{lll} \texttt{control\_v} \; := \; & \texttt{CONTROLS\_DEFAULT}; \\ \textbf{case} \; & \texttt{state\_v} \; & \textbf{is} \end{array}
41
42
             when IDL\overline{E} =>
43
                if input = resize (x"0F",N) then
44
                  state_v := SA;
45
                end if:
46
             when SA =>
47
                {\tt control\_v.mux1} \; := \; "\,10\,"\,;
48
49
                state v
                                      := SW1;
             when SW\overline{1} =>
50
             \begin{array}{c} \mathtt{state\_v} := \ \mathrm{SX}; \\ \mathbf{when} \ \mathrm{SX} = > \end{array}
51
52
                {\tt control\_v.mux2} \; := \; "\,10\," \; ;
                                  := SW2;
54
                state v
             when SW\overline{2} =>
55
                56
57
                control v.mux1 := "01";
58
59
                state v
                                      := SW3;
             when SW\overline{3} =>
60
                state v := SB;
61
             when SB = >
62
                state v
                                      := SY;
63
                control_v.mux2 := "10";
64
             when SY = >
65
66
                control v.mux4 := '1';
                control_v.mux5 := 0,0,
67
                \texttt{control\_v.mux2} \; := \; "01" \; ;
68
                state v
                                   := IDLE;
69
                done_{\overline{v}} := '1';
70
71
             when others =>
                null;
          end case;
```

```
state c <= state v;
74
           \verb|control| <= \verb|control|_v ;
76
          done s \le done v;
       end process;
7.8
       delay 1t: process (reset n, clk)
79
       begin
80
           \textbf{if} \hspace{0.1in} \texttt{reset} \hspace{0.1in} \underline{\hspace{0.1in}} \texttt{n} = \texttt{'0'} \hspace{0.1in} \textbf{then}
81
              done <= '0';
82
           elsif rising edge(clk) then
83
              done <= done_s;
           end if:
85
86
       end process;
87
   end rtl;
```

Notons que nous avons fait le choix de placer quelques définitions dans une package : il s'agit ici d'une structure de données de type "record" (struct en C) définissant un ensemble structuré de signaux de contrôle. Cette programmation structurée est fortement conseillée en VHDL, car elle simplifie la manipulation de signaux, tout en diminuant le nombre de signaux réellement manipulés par l'ordonnanceur lors de la simulation.

```
library ieee:
   use ieee.std logic 1164.all;
   use ieee.numeric std.all;
  package controler pkg is
     type controls type is record
       mux1 : std_logic_vector(1 downto 0);
mux2 : std_logic_vector(1 downto 0);
       mux3 : std
                     logic;
       mux4 : std logic;
12
       mux5 : std logic;
     end record;
13
14
15
     constant CONTROLS DEFAULT : controls type := (
       mux1 \implies "00",
        mux2 \implies "00",
       mux3 \implies \ \ '0\ '\ ,
18
       mux4 \implies '0'
       mux5 => 0
20
21
  end package;
```

10.3.6 FSMD: FSM+Datapath

L'assemblage du couple contrôleur et datapath conduit à la formation d'un nouveau composant appelé "FSMD" (finite state machine & datapath). En général le datapath émet des status vers le contrôleur, qui prend des décisions quant au flot de contrôle à exécuter et change d'état en conséquence. Le contrôleur émet en retoiur des signaux de contrôle vers le datapath, afin de router les données vers les unités de calculs et les résultats de ces calculs vers les registres de travail. Un schéma générique est proposé sur la figure 10.5. Lors de notre exercice, nous avons légèrement dévié de ce schéma générique : dans notre cas, nous n'avons pas de signal de démarrage (go), ni de signaux de status. La raison tient à la simplicité du circuit que nous concevons ici. Le seul status éventuel aurait été la détection vraie ou fausse d'un start code; il a été remplacé par un accès direct du signal d'entrée par le contrôleur.




FIGURE 10.5 – Assemblage FSM et Datapath ou "FSMD" explicite.

```
: out std logic;
        done
                 : out signed (N-1 downto 0)
        output
14
15
   end fsmd;
17
   architecture rtl of fsmd is
18
19
     signal control: controls type;
20
   begin
21
22
     controler 1: entity work.controler
        generic map (
23
24
         N => N)
        port map (
25
26
          reset \_n \implies reset \_n \; ,
27
          clk
                   \Rightarrow clk,
          input
                   => input,
28
          control => control,
29
                   => done);
30
          done
31
     datapath 1: entity work.datapath
32
        generic map (
33
         N \Rightarrow N
34
        port map (
          reset\_n \implies reset\_n \; ,
36
          clk
37
                   => clk,
38
          input
                   => input,
39
          mux1
                   => control.mux1,
                   = > control.mux2,
          mux2
40
41
          mux3
                   => control.mux3,
          mux4
                   => control.mux4,
42
43
          mux5
                   => control.mux5,
44
          output
                   => output);
45
   end rtl;
```

Nosu ne présentons pas ici le banc de test, très similaire au précédent.

10.4 Conclusion

Ce TP nous a permis de coder un chemin de données, de le tester isolément, puis de concevoir la machine d'états finis qui permet de piloter ce chemin de données. L'ensemble résultant est une FSMD. Au passage, l'exercice nous a également permis, lors de la phase de montage du testbench, de décrire une trame (ou protocole) arrivant d'une source externe.

Comme précisé en introduction, le chemin de donnée peut être amélioré pour effectuer d'autres opérations, le rapprochant d'un datapath de véritable microprocesseur. La structure basée sur des multiplexeurs ne changerait pas fondamentalement. Le remplacement du contrôleur cablé (FSM) par un véritable séquenceur programmable est toutefois nécessaire.

De plus, le codage d'une telle FSMD *explicite* est un travail certes formateur (les concepts se dégagent clairement), mais fastidieux. Dans un TP prochain, nous allons coder de tels processeurs (programmables) en poussant le codage VHDL et en décrivant le datapath de manière *implicite*.

Chapitre 11

Conception d'un Softcore simple

11.1 Enoncé

Dans ce TP, nous entamons la conception d'un softcore : c'est un processeur décrit et délivré en VHDL (ou Verilog) au niveau RTL, et synthétisables sur FPGA ou ASIC, selon un flot RTL classique.

Par opposition, il existe des hard macros qui sont délivrés sous une forme bien moins portable. Les hard macros sont spécifiques à une technologie Silicium donnée (TSMC, Intel, IBM, Infineon,...).

Les plus connus des softcores sont :

- le processeur Sparc LEON, issu de l'Agence Spatiale Européenne.
- les processeurs PicoBlaze et Microblaze, fournis par Xilinx
- le processeur Nios-II fournir par Intel-Altera.
- une liste complète est disponible sur wikipedia, avec les différentes licences logicielles associées.

Note: ce type de softcores est un cauchemar pour les juristes! Un softcore est-il du matériel ou du logiciel?

Dans un temps imparti très serré, nous allons concevoir un processeur respectant le jeu d'instructions que nous avons retenu au début de ce cours : nous avions conçu un simulateur de jeu d'instruction (ISS). Nous allons maintenant répéter le même travail, mais en VHDL RTL. Après synthèse Xilinx, le softcore existera sur FPGA! Ceci signifie que nous serrons capables d'exécuter le même code binaire sur le softcore synthétisé que sur notre simulateur de jeu d'instruction. L'ISS nous permettra aussi de mettre au point notre VHDL, en alimentant notre banc de test avec des exemples bien maîtrisés.

Partie 1 : préparer le banc de test Dans le banc de test, nous décidons de placer :

- La partie matérielle :
 - le softcore
 - la mémoire instruction
 - la mémoire de données
- Les stimuli nécessaires à la simulation :
 - génération de l'horloge
 - génération du reset
 - processus divers (lecture fichier etc)

Le travail à réaliser est le suivant :

- 1. Relancer votre logiciel d'assemblage pour générer un fichier un fichier ASCII contenant deux colonnes en hexadécimal : Adresse-Instruction.
- 2. Le banc de test est classique et devra incorporer un générateur de clock et reset.
- 3. Il devra également permettre la lecture du fichier ASCII contenant nos instructions "binaires" et les charger dans la mémoire d'instructions. Il faut donc créer un processus VHDL qui ouvre, puis lit ces deux informations sous forme hexadécimale et les écrit sur deux signaux. Ces deux signaux seront connectés à la mémoire d'instructions. Un exemple est fourni dans le booklet du cours.

Partie 2: conception

1. Dessiner scrupuleusement l'assemblage des parties combinatoires et séquentielle d'un tel processeur, en vous posant les bonnes questions :

- Où est l'instruction initialement?
- A quelle adresse?
- Vers où se déplace-t-elle?
- Où sont les données?
- 2. Nommer scrupuleusement les signaux afférents : adresses, instructions, etc. Appuyez vous sur le booklet concernant les mémoires.
- 3. Dimensionner correctement votre système : taille des mémoires, cardinalité des signaux, etc

Partie 3: codage

- 1. Décrire l'entité du circuit
- 2. Décrire un embryon de l'architecture (synthétisable) du circuit :
 - les registres de travail (au nombre de 32, mais cette taille peut être générique) en VHDL.
 - Le PC (program counter)
- 3. On s'intéresse maintenant au coeur du coeur :
 - Ecrire le processus combinatoire qui recoit une instruction et la décompose : opcode, r1,o,r2 etc...
 - Utiliser un branchement VHDL (case ... when) pour effectuer les modifications de registres (ADD,SUB,...)
 - Le mécanisme précédent ne suffit pas...Pourquoi? Que faut-il ajouter? Proposer un premier codage.

11.2 Modèle de programmation et jeu d'instructions

Pour rappel, notre processeur est de type RISC : reduced instruction set. Il dispose de deux mémoires distinctes, que l'on pourra considérer comme physiquement séparées : la mémoire d'instruction et la mémoire de données. Le processeur possède également une batterie de registres de travail, au nombre de 32. Chacun de ces registres est codé sur 32 bits. Le jeu d'instructions est rappelé dans le tableau suivant.

11.3 Simulateur de jeu d'instruction ou ISS

Un simulateur de jeu d'instruction, écrit en Ruby, est proposé ici. Bien entendu, Ruby n'est pas le premier choix instinctif pour ce genre de simulateur : il serait a priori plus intéressant de recourir à un langage compilé, comme le C. Néanmoins, Ruby possède de très nombreux avantages, dont la concision. Par ailleurs, notons que le langage Crystal, développé depuis peu, tend aujourd'hui à donner à Ruby la même performance que le C, avec l'Agilité de Ruby en prime.

```
require 'pp'
  require relative 'opcodes'
  require relative 'eda utils'
  class ISS
     def initialize
       puts "ISS/VM_for_4.5"
     def apply filename
       load in memory (filename)
12
13
       run
14
     def load in memory filename
       IO.readlines(filename).each do | line |
18
19
         addr, data=line.split("").collect{|e| e.to i(16)}
         @mem[addr] = data
20
       end
21
       show mem
22
24
     def show regs
```

```
@reg.each with index do |v, regnum |
26
27
             puts "reg#{regnum} = \#\{v\}"
          end
28
       end
3.0
       def show mem
31
         @mem.each with index do |code,idx |
             puts "0x#{idx.to s(16).rjust(8,'0')}_0x#{code.to s(16).rjust(8,'0')}"
33
34
       end
3.5
36
       def init
37
38
          @pc=0
39
          @running=true
          @reg = Array.new(32,0)
40
         @data=Array.new(1024,0) #1 Ko
41
42
43
       def decode code
44
         #puts code.to s(2).rjust(32,'0')
45
46
          opcode=code.bit field (31..27)
47
          r1, flag, o, r2=extract [26..22,21..21,20..5,4..0], code
48
          addr=@reg[r1]+(flag==0 ? o : @reg[o])
49
50
          puts OPCODE.invert[opcode]
51
52
          case opcode
          when OPCODE[:add]
54
             @reg[r2] = @reg[r1] + (flag == 0 ? o : @reg[o]) if r2! = 0
55
          when OPCODE[:sub]
56
57
             @reg[r2] = @reg[r1] - (flag == 0 ? o : @reg[o]) if r2! = 0
          when OPCODE[:mul]
58
              @ \operatorname{reg} \left[ \ r \, 2 \right] = @ \operatorname{reg} \left[ \ r \, 1 \right] \ * \ ( \ f \, l \, a \, g = = 0 \ ? \ o \ : \ @ \operatorname{reg} \left[ \ o \right] ) \ if \ r \, 2 \, ! = 0 
60
          when OPCODE[: div]
             Qreg[r2] = Qreg[r1] / (flag == 0 ? o : Qreg[o]) if r2! = 0
61
          when OPCODE[:and]
62
63
              @ \operatorname{reg} \left[ \ r \, 2 \ \right] = @ \operatorname{reg} \left[ \ r \, 1 \ \right] \\ \& \ ( \ \operatorname{flag} == 0 \ \ ? \quad o \ \ : \ \ @ \operatorname{reg} \left[ \ o \ \right] ) \\ if \quad r \, 2 \, ! = 0 
          when OPCODE[: or
64
             @reg[r2] = @reg[r1] | (flag == 0 ? o : @reg[o]) if r2! = 0
65
          when OPCODE[:xor]
66
              @ \operatorname{reg} \left[ \ r \, 2 \ \right] = @ \operatorname{reg} \left[ \ r \, 1 \ \right] \quad \hat{} \quad ( \ f \, l \, a \, g = = 0 \ \ ? \quad o \ \ : \quad @ \operatorname{reg} \left[ \ o \ \right] \,) \quad \text{if} \quad r \, 2 \, ! = 0 
67
          when OPCODE[:shl]
68
             Qreg[r2] = Qreg[r1] << (flag==0 ? o : Qreg[o]) if r2!=0
69
70
          when OPCODE[: slt]
             71
          when OPCODE[:sle]
72
              @ \operatorname{reg} \left[ \, \operatorname{r2} \, \right] = \left( \, \left( \, @ \operatorname{reg} \left[ \, \operatorname{r1} \, \right] \, \, <= \, \left( \, \operatorname{fla} \, g == 0 \, \, ? \, \, \, o \, \, : \, \, \, @ \operatorname{reg} \left[ \, o \, \right] \, \right) \, \right) \, \, ? \, \, \, 1 \, \, : \, \, 0 \right) \quad \text{if} \quad \operatorname{r2} \, ! = 0 \, . 
73
74
          when OPCODE[:seq]
75
             Qreg[r2] = (Qreg[r1] == ((flag == 0 ? o : Qreg[o])) ? 1 : 0) if r2! = 0
          when OPCODE[:load]
             @reg[r2] = @data[addr] if r2! = 0
          when OPCODE[:store]
78
             @data[addr] = @reg[r2] if r2! = 0
80
          when OPCODE[:jmp]
             flag\_jmp\;,o\_jump\;,r\_jmp\;=\;ex\,tra\,ct\;\;[\,2\,6\dots 2\,6\;\;,2\,5\dots 5\;\;,4\dots 0\,]\;,code
81
             82
83
             return addr
84
          when OPCODE[:braz]
85
             r, a=extract [26..22,21..0], code
86
             return a if @reg[r] == 0
87
          when OPCODE[:branz]
88
             return a if @reg[r]!=0
          when OPCODE[:scall]
90
91
            n=extract [26..0], code
92
            n=n.shift
93
             case n
94
                puts "scall_0_: read_an_integer"
9.5
96
                @reg[1] = \$stdin.gets.chomp.to i
97
             when 1
                puts "scall_1_: write"
98
99
                puts @reg[1]
```

```
raise "scall_#{n}_unknown"
        when OPCODE[:stop]
          abort
104
          puts "unknown_opcode"
          abort
        end
        return nil
111
     def extract fields, code
        fields.collect { | field | code.bit field (field ) }
114
     def run
        init
        while @running
118
          puts "fetching_@_#{@pc}"
          key=$stdin.gets.chomp
          code=@mem[@pc]
          next addr=decode(code)
         @pc= next addr || @pc+1
          show regs
125
        end
     end
   end
   ISS.new.apply(ARGV.first)
```

11.4 Architecture non-pipelinée

Nous savons que le chemin de données d'un un processeur est généralement découpé en différents étages de pipeline: pendant qu'un étage réalise une tâche realtive à une instruction n, l'étage suivant est en train de réaliser une autre tâche, relative à l'instruction précédente n-1 etc... Cette découpe du travail permet d'augmenter la fréquence du processeur, en isolant par des registres les parties combinatoires afférentes aux différents étages de traitement.

Notre réalisation est plus modeste : nous ne cherchons pas à pipeliner notre processeur. C'est une tâche intéressante, mais elle demande un peu de mise au point. On se cantonnera ici à une architecture organisée autour d'un seul étage de traitement. Ce principe est représenté sur la figure 11.1. A partir de la seule instruction, issue de la mémoire d'instruction, on conçoit une logique combinatoire de décodage et d'exécution de l'instruction. Cette exécution conduit à modifier soit les registres de travail r_0, \ldots, r_{31} , soit la mémoire de données, soit le PC (programe counter), soit bien entendu plusieurs de ces élements, simultanément.

La réalisation du processeur nous montre également qu'il est nécessaire d'adjoindre une notion d'état du processeur : nous avons adjoint un registre d'état, qui permet de connaître l'état courant de la machine d'états finis sous jacente. Cette FSM est nécessaire pour une instruction : l'instruction load nécessite, dans l'instant courant, de générer une addresse vers la mémoire de données, puis, dans l'état suivant, de stocker cette donnée. On rappelle que la mémoire de données est également synchrone, ce qui explique ce cycle d'attente. Une mémoire asynchrone aurait été parfaitement possible sur FPGA, mais conduit à synthétiser cette mémoire à l'aide des registres des CLB, c'est à dire de manière très distribuée sur la puce : cette manière de procéder aurait immanquablement consommer des ressources précieuses. A l'inverse, le recours aux mémoires synchrones conduit la synthèse à inférer des block ram, beaucoup plus denses.

11.5 Banc de test

Le banc de test VHDL est exposé dans le listing suivant. Il permet en premier lieu de lire un fichier ASCII qui contient les addresses et instructions exprimées en hexdécimal. La lecture de tels nombres




FIGURE 11.1 – Principe architectural du softcore non pipeliné.

est simplifiée par l'utilisation de la bibliothèque IEEE "Synopsys" appelée std_logic_textio . Puis le banc de test émet un signal go qui démarre le processeur : c'est le boot de notre machine!

11.6 Synthèse du softcore

Bibliographie

Annexes

Chapitre 12

Codage d'automates en C

12.1 Recours à une table de lookup

Ce premier code (dû à John Santic) utilise eune table de lookup : cette table liste les fonctions appelables lorsque la machine se trouve dans un état donné et qu'elle reçoit un événement donné. La fonction de transition est encodé dans chacune de ces fonctions.

```
1 /* Define the states and events. If your state machine program has multiple
2 source files, you would probably want to put these definitions in an "include"
_{3} file and #include it in each source file. This is because the action
4 procedures need to update current_state, and so need access to the state
5 definitions. */
  enum states { STATE_1, STATE_2, STATE_3, MAX_STATES } current state;
  enum events { EVENT 1, EVENT 2, MAX EVENTS } new event;
10 /* Provide the fuction prototypes for each action procedure. In a real
11 program, you might have a separate source file for the action procedures of
12 each state. Then you could create a .h file for each of the source files,
13 and put the function prototypes for the source file in the .h file. Instead
14 of listing the prototypes here, you would just #include the .h files. */
15
void action_s1_e1 (void);
void action s1 e2
                     (void):
18 void action s2 e1
                     (void):
void action_s2_e2
                     (void);
void action_s3_e1
                     (void);
void action_s3_e2 (void);
22 enum events get new event (void);
24 /* Define the state/event lookup table. The state/event order must be the
25 same as the enum definitions. Also, the arrays must be completely filled -
don't leave out any events/states. If a particular event should be ignored in
  a particular state, just call a "do-nothing" function. */
27
void (*const state table [MAX STATES] [MAX EVENTS]) (void) = {
30
        action_s1_e1, action_s1_e2 \}, /* procedures for state 1 */
3.1
       { action s2 e1, action s2 e2 }, /* procedures for state 2 */ { action s3 e1, action s3 e2 } /* procedures for state 3 */
32
33
34 };
  /* This is the heart of the state machine - where you execute the proper
  action procedure based on the new event you have to process and your current
  state. It's important to make sure the new event and current state are
  valid, because unlike "switch" statements, the lookup table method has no
  "default" case to catch out-of-range values. With a lookup table,
  out-of-range values cause the program to crash! */
41
43
  void main (void)
44
       new\_event = get\_new\_event (); /* get the next event to process */
45
46
       if (((new event \geq 0) && (new event < MAX EVENTS))
47
      && ((current_state >= 0) && (current_state < MAX_STATES))) {
48
```

```
state_table [current_state][new_event] (); /* call the action procedure */
50
51
       } else {
52
53
           /* invalid event/state — handle appropriately */
54
55
56 }
57
  /* In an action procedure, you do whatever processing is required for the
59 particular event in the particular state. Among other things, you might have
60 to set a new state. */
61
void action s1 e1 (void)
63
       /* do some processing here */
64
65
       current_state = STATE_2; /* set new state, if necessary */
66
67 }
68
ovoid action s1 e2 (void) {} /* other action procedures */
void action_s2_e1
                      (void) {}
void action s2 e2 (void) {}
void action_s3_e1 (void) {}

void action_s3_e2 (void) {}
74
75 /* Return the next event to process — how this works depends on your
76 application. */
78 enum events get new event (void)
79 {
       \textbf{return} \ \ \text{EVENT}\_1;
80
81 }
```

12.2 Exemple 2