

H37 [2]

- (1) 以下に疑似コードを示す。(なお、適宜 // (コメントアウト) により、その内容の補足を記している)

```
int popcount(int k) {
    int res = 0;
    for bit in {0...5}
        if {(k >> bit) & 1} res++; // kのbit目が1かどうか判定
    return res;
}
```

まず $0 \leq n \leq 32$ に対し、高々 $[0 \sim 5]$ bit 目まで判定すれば良い。k の bit 番目の bit は $(k \gg \text{bit}) \& 1$ で得ることができ、これは 1 であれば、それは k の bit 番目の bit が 1 である。これは (回のシフト演算と 1 回の論理演算) で実現でき、そのコストは 2 単位時間である。

これを $[0 \sim 5]$ bit 目まで順に行うことから、要する計算時間は $2 \times 6 = 12$ 単位時間 とする。

- (2) あらかじめ (1) の方法等で、 $0 < n \leq 32$ に対する population count の値を計算しておき、表 ≤ 32 の画己列に、順にその計算結果を前から保存しておくこととする。
 すると、 $0 < n \leq 32$ に対する population count の値は、配列の前から n 番目 (1-index) にアクセスすることで取得できる。これは、(回の画己列) アクセス計算と 1 回のアクセス参照で実現でき、そのコストは $0 + 1 = 1$ 単位時間である。以上より、表引き操作による計算時間は 1 単位時間 とする。

- (3) (1) と (2) の中間的な方式の疑似コードを示す。(なお、適宜コメントアウトにより、その内容を補足している。)

```
cache = [0] * 8 // cache[n] = (0 ≤ n < 8) に対する population-count の値
// cache[0...7] を計算
for n in {0...7}
    for bit in {0...3}
        if (n >> bit) & 1 : cache[n]++;

int popcount7(int n) {
    int res = 0; // nの前半3bitと後半3bitに分けて計算する(この際、あらかじめ計算した
    res = cache[n & 7] + cache[n >> 3]; // cacheのテーブルを使用する)
    return res;
}
```

この方法は、あらかじめ $0 \leq n \leq 32$ ではなく、前半の範囲の $0 \leq n < 8$ に対して population-count の値を計算しておき、 $0 \leq n \leq 32$ に対する population-count の際は 前半 3 bit を取り $(n \& 7)$ と、後半 3 bit を取り $(n \gg 3)$ ごとに、前計算の結果が得て、その合計を返すというアイデアに基づいている。

例えば $n = 27(10) = \underbrace{011}_{(2)} \underbrace{011}_{(1)}(2)$ に対して、 $n \& 7$ は ① に対応し、 $n \gg 3$ は ② に対応するといふ事である。

cache の計算コストを除けば、この疑似コードによる population-count の計算コストは、1回の論理演算、1回のシフト演算、2回の表引き、1回の四則演算(加算)の合計といふ解釈で、その計算時間は 4単位時間 である。

これは (1) の高速化例、また要するストレージの量も ② のおおよそ $\frac{1}{4}$ ほどである。

(4) 入力を低位から順に I_0, I_1, I_2 、出力のうち高位の方を S_1 、低位の方を S_0 とする。

この時得られる真値表は以下。

I_2	I_1	I_0	S_1	S_0
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

カルー図を用いて S_1, S_0 の論理式を簡略化すると

[S_1]

$I_2 \backslash I_1$	00	01	11	10
0			1	
1		1	1	1

[S_0]


$I_2 \backslash I_1$	00	01	11	10
0		1		1
1	1		1	

$$S_1 = I_0 I_1 + I_1 I_2 + I_2 I_0$$

$$S_0 = \overline{I_2} \overline{I_1} \overline{I_0} + \overline{I_2} \overline{I_1} I_0 + \overline{I_2} I_1 \overline{I_0} + I_2 \overline{I_1} \overline{I_0} + I_2 I_1 \overline{I_0}$$

したがって、 P_3 を設計すると以下のようになる。(表記法は MIL 記法に基づく)

$I_2 \quad I_1 \quad I_0$




//

(5) 入力を低位から順に $I_0, I_1, I_2, I_3, I_4, I_5$. 出力を高位から順に S_2, S_1, S_0 とする。

この時、 P_3 や AND, OR, NOT ゲートを用いて P_6 を作成すると以下のようになる。

(但し、 P_3 の入力フェーズは入力において高位から順に、 b_2, b_1, b_0 で与えられ、出力については高位から順に c_1, c_0 で与えられるものとする。右下図参照)



(6) 上のように、 n ビットをいくつかの連続 bit グループごとに計算し、その総和をもとに計算するという方式では、その再帰の深さに応じて発生するゲート遅延の影響が相対的に大きくなる。これを回避するには、再帰における小問題の出力を待つことなく、 n ビットの入力から直接その入力から計算する論理回路を設計することが挙げられる。これは加算器の高速化においても用いられている技術で、「キャーリーックヘッド方式」と呼ばれる。設計に要する素子の個数が n にあわせて大きく増加するものの、その遅延コストは $O(n)$ から $O(\lg n)$ 程度まで改善されることが期待できる。