並列ソート算法の分類

ワイズマン・インスティテュート応用数学科

D. Bitton

オハイオ州立大学計算機情報科学科

D. K. Hsiao, J. Menon

ウィスコンシン大学計算機科学科

D. J. DeWitt

訳 野下浩平

細目次

はじめに 92	4. ブロックソート算法 102
1. 逐次ソート算法の並列化 94	4.1 複線マージ分割
1.1 奇偶転置ソート法	4.2 双単調マージ交換
1.2 木選択ソート法の並列版	5. 並列外部ソート算法 105
2. ネットワーク型ソート算法 96	5.1 並列テープソート算法
2.1 ソート用ネットワーク	5.2 並列ディスクソート算法
2.2 SIMD 機械のソート算法	5.3 並列外部ソート算法の解析
2.3 まとめ	6. ハードウェア・ソータ
3. 共有メモリ型ソート算法 100	6.1 反転ソータ
3.1 ソート用ネットワークの変形版	6.2 昇降ソータ
3.2 高速並列マージ算法	6.3 磁気パブルメモリによるソート
3.3 パケツソート法	6.4 まとめと最近の結果
3.4 総当りソート法	7. 結論と研究課題 114
3.5 まとめ	参考文献

[†] ACM Computing Surveys, Vol. 16, No. 3, pp. 287-318.

[&]quot;A Taxonomy of Parallel Sorting"

配列とファイルに対する各種のソート算法を調べ、並列ソート算法の分類を試 みる。初期の頃のソート用ネットワークから共有メモリ型算法や VLSI ソータ に至るまで、並列ソーティングに関する研究がどのように進展してきたかを調べ

ソート用ネットワークとしては、奇偶マージと双単調マージの基本的な並列マ ージ法を2つ説明する。これらのマージ法から発展したソート算法で並列計算機 のためのものについて議論する。この並列計算機は、完全シャフルや網目状のも のなどのように (疎に結合した) ネットワークを通じて通信する処理装置からな、 一っている。ネットワーク型ソート算法に続いて、どのようにして総当りソート方 式から高速算法が作られるかを説明する。この方式は、共有メモリ型のモデルを 用いて、最初キーの順位を求め、次にその順位に従ってキーを並べ換えるもので "我们就要说,我们是我有关的

並列算法の時間計算量と計算機アーキテクチャの実現可能性の両方に関係する いくつかの基準に従って、算法を評価する、ネットワーク型ソート算法は、通信 方式が好都合である上、非適応型のものなので、具体化するのに向いているとい うことを示す。特に、この型の算法は、容易に一般化できて、並列性に制約をつ けても,大きいソート問題が解けるブロックソート算法に適用することができる. また、ディスク装置に調整を加えたものや知的な磁気パプルメモリを用いて、大 容量ファイルを並列的にソートする問題を考える。並列ソート算法の研究方向と して、VLSI によるソートが将来性があり盛んになることを結論で触れる。

Categories and Subject Descriptors; B.3[Hardware]: Memory Structures; B.4 [Hardware]: Input/Output and Data Communications; B.7.1 [Integrated Circuits]: Types and Design Styles; F.2.2[Analysis of Algorithms and Problem Complexity]: Nonnumerical Algorithms and Problems

General Terms: Algorithms

Additional Key Words and Phrases: Block sorting, bubble memory, external sorting, hardware sorters, internal sorting, limited parallelism, merging, parallel sorting, sorting networks

はじめに

And a second of the second of

計算機用語として、ソート(整列, sorting)とは、数 の列を上昇順または下降順に並べ換えるプロセスのこと。 であると定義される。コンパイラやエディタなどのプロ グラムでは、(たとえば、要素の探索や追加のために) 記号の列や表を参照する場合、記憶領域内で列や表をソ ートしておくことにより、その速度を上げたり、あるい は算法の単純化をはかるということがよく行なわれる. ソートは、実用的に重要であり、理論的にも面白く、従 来、特にランダムアクセス記憶領域でのソートのための 算法 (内部ソート算法, internal sorting algorithm) が盛んに研究されてきた。このように、まず逐次的なソ - ト算法が調べられてきたが、その後、並列処理の登場 により、並列的なソート算法の研究がきわめて活発にな ってきた。逐次的な算法としては、ヵ個の数に対して高 々O(nlogn)回の比較しか必要としないものが数多く

る [Knuth 1973]. 逐次的な内部ソート算法について は、これらの時間計算量の他に、いろいろな性質も調べ られている. 特に、時間と記憶領域(入力のデータの分 以外に用いるもの)の大きさの間に成り立つ関係、安定 性(同じ大きさの値の順序が入力の順序通りになってい ること), 値の分布への依存性(特に, 最も運の良い場 合や悪い場合の計算量) などがソート算法の評価に考慮 されてきた.

最近の10年間では、ソート算法は、新しく並列処理の 側面からも研究されている。並列計算のモデルがいくつ か考えられており、それぞれの流儀で記憶場所の繋がり | 具合や複数の処理装置の参照方法が定義されている。並 列ソートということを明確に述べるには、まず、並列処 理装置に対して 'ソートされた列' とはどういうこと で あるかを定義する必要がある。複数の処理装置が1つの 記憶装置を共有している場合には、並列処理装置の連続 した記憶場所というものは、逐次処理装置の場合と同様 知られている。この比較の回数は、理論的な下界でもあ である。それで、逐次的な場合のように、ソート算法の

時間計算量は、(複数の処理装置で並列的に実行される) 比較とデータの転送の回数で計ることができる. 一方、 処理装置が記憶装置を共有せず、ネットワークの接続線 を通じて通信を行なう場合には、ソートということを定 義するのに、処理装置の順序とそれぞれの記憶場所の順 序に関する約束が必要になる. このような並列処理装置 を用いる場合には、ソート算法の時間計算量は、並列的 比較回数およびネットワークで隣り合う処理装置間のデ ータの交換回数によって定義される.

共有の記憶領域をもつ並列計算モデル、すなわち共有 メモリ型の並列計算モデルは、ソートにおける本質的な 並列性を研究するための道具として用いられてきてい る. 並列ソート算法に関する最初の頃の結果は、ソート用 ネットワークに関するものであったが[Batcher 1968]。 もっと速い並列ソート算法は、共有メモリ型処理装置の 理論的モデルに対するものである [Hirschberg 1978; Preparata 1978]. この共有メモリ型の計算に関する一 連の研究によって、並列ソートについても、O(logn)時 間計算量をもつ並列ソート算法がいくつか開発されてい る. 共有メモリ型ソート算法とは、 n 個の数が与えられ て、1つの大きな記憶領域を共有する n 個以上の処理装 置を用いてソートするものであるといえるが、ここで、 記憶場所の参照にはいろいろな自由度が考えられる. た とえば, 同時に読出しができるか, あるいは同時に書き込 むのにどう制限を付けるかというものである. 並列ソー ト算法は、たいてい純理論的なものとして研究されてき たが、ようやく最近になって、並列性に制約を設けたり、 あるいは、VLSI に関連して、(チップ面積として表わさ れる)ハードウェア量と時間計算量の関係を調べるとい うように、その実現可能性が注目されはじめている.

一般に、ソートは、単に記憶領域内の数を並べ換える というだけでなく、もっと広くデータ処理に用いるもの としてその重要さが強調されることも多い。そのような 場合には、ソート算法は、大容量記憶装置内のレコード のファイルを並べ換えるものとして用いられる。 レコー ドは、キー (key) の値に従って並べられる。 キーは、 ひとまとまりのデータの場合もあるし、いくつかのデー タを繋いだ長いものである場合もある。 ファイルはソー トされて、(電話帳のように) 整った形式で外部に 出力 されたり、あるいはデータベースでの複雑な操作の中間 結果として扱われる [Bitton と DeWitt 1983; Selinger

他 1979]、このようなファイルのソートは、記憶領域の大 きさからみて、主記憶領域内ではできないので、外部ソ ート算法 (external sorting algorithm) が必要になる. 外部ソートは、マージ (併合、merge) を繰り返して行 なわれるのが普通である[Knuth 1973, 5, 4 節]. 高速の ディスク装置を大容量記憶装置として用いる場合でも、 外部ソートでは、入出力が実行時間の主要部分になって いる

巨大なファイルを高速にソートすることの必要性は明 らかであるが、並列処理を使った外部ソート算法の研究 はあまりされていない. 並列外部ソートの研究が相対的 にみて少ないのは[Bitton-Friedland 1982; Even 1974], そのような方法を記憶装置の特性に合わせる必要がある ということによるものと思われる.

計算機の技術が進んで、たとえば、知的メモリや連想 メモリが使えるようになれば、他の操作を行なうための 道具としてソート算法を用いることが減ったり、あるい はなくなったりするかもしれない。たとえば、探索を簡 単にするためにソートするということは、連想記憶を用 いれば、不要になるといえるかもしれない。しかしなが ら、連想メモリは、広く使われるようになるには、まだ 値段が高すぎる、特に、データの量が巨大な場合には、 一層そうである. ソートがデータを並べるということに のみ用いる場合には、ソート時間を減らす唯一の道は、 高速の並列ソートの方法を開発することである。 それ は、おそらく、ソートの機能が大容量記憶装置の中に組 み込まれるというものであろう[Chen 他 1978; Chung

この論文では、内部と外部のソート算法の両方をふく めて, 並列ソート算法の分類を行なおう. 並列ソートの 研究が、最初の頃のソート用ネットワークから共有メモ リ型モデルの算法や VLSI ソータまでどのように進んで きたかを調べよう. そして, 時間的な能率やアーキテク チャに対する条件をふくむいろいろな基準によって、多 岐にわたる並列ソート算法を分類していこう。 この論文 の目的は、並列ソート算法に関する研究成果に対する基 本的な知識と統一的な見方を与えることである。もちろ ん、従来提案されてきた計算モデルを詳しく紹介し、算 法の計算量を深く解析するのは、一編の論文でできるこ とではなかろう. それで、計算量に関する議論は最少限 にとどめ、並列的な比較回数の上界に関する主な結果を 示すことだけにする. そして, 並列ソートに関する理論 的な問題 (たとえば Borodin と Hopcroft [1982]. Shiloach と Vishkin[1981], Valiant [1975] で詳しく

[†] IBM システムにおいて、あらゆる入出力のための時間の うち、OS/VS Sort/Merge プログラムは、その25%程度 使っているものと見積られている[Bryant 1980].

扱われているようなもの)というより、むしろ、現在あ るいは近い将来の技術で実現できる並列ソート算法に関 する問題を主として取り上げる。

本論文の構成は、次のとおりである。第1節では、高 速の逐次的なソート算法で並列化できるものを示す。し かし、このやり方では、単純であるがあまり速い並列算 法は作れない。第2節では、ネットワークによるソート 算法を取り扱う. 特に、Batcher の双単調 (bitonic) 法を実現するネットワークをいくつか詳しく述べる。第 3節では、非常に高速のソート算法に関する一連の研究 結果を紹介する. それらは、共有メモリ型モデルの並列 マージ算法 [Gavril 1975; Valiant 1975] や共有メモリ 型モデルのソート 算法[Hirschberg 1978; Preparata 1978] である。第4節では、並列性に制限をつけたもの を調べる. ここでは、 ク個の処理装置でM・ク個の要素 をソートするブロックソートの方法を説明する. そし て、プロックソート算法を導き出す2通りの考え方を示 す。第5節では、巨大ファイルを並列的にソートする間 題を取り上げる。第4節までの並列ソートに対するたい ていの結果は、ソートする配列全体が主記憶領域に納ま る内部ソートの方法に対して適用されるものであり、外 部ソートのための並列算法は、今後の研究課題であると いうことを指摘する、第6節は、最近提案されているソ ート専用機械の設計について調べる。第7節では、この 論文をまとめるとともに、今後の研究方向を示す.

1. 逐次ソート算法の並列化

並列計算によれば、単位時間に2回以上の比較を行な うことができる、並列計算のある種のモデルでは、(特 にソート用ネットワークでは、) 単位時間におの おのの キーが他のキー1つと比較するものと仮定する。ここで、 並列性が利用できるのは、キーの対を複数個同時に比較 できる点である。他のモデルとしては、1つのキーと数 多くのキーを同時に比較するというものもある。たとえ ば、Muller と Preparata [1975] では、(n-1) 個の処 理装置を用いて、単位時間に1つのキーを他の (n-1) 個のキーと比較している。

また、並列計算によれば、多くのキーを同時に転送で きる. 並列的な比較のステップの後に, 処理装置は, デ ータを交換する. この交換ステップで行なわれる並列的 な操作は、処理装置の接続方式とか(共有メモリ方式の 場合には) 記憶の頗合とかによって制約を受ける.

単一の処理装置の記憶領域内での比較と転送のステッ プと同様にして, 並列処理装置では、キーの対複数個に 対する並列的な比較・交換を行なうので、並列ソート算 法の能率の評価は、この比較・交換の回数で行なうのが 自然である. 並列ソート算法による速度向上の効果は, 最適の逐次ソート算法での比較・転送回数に対するその 並列ソート算法の比較・交換回数の割合で計ることがで

上較に基づいてソートする逐次算法では、 n 個の要素 のソートに $O(n \log n)$ 回の比較回数が必要にして十分 であるので[Knuth 1973, p. 183], n 個の処理装置を用 いて、速度向上を最もうまく行なうと、O(logn)回の 並列的比較まで減らせることが期待される。 しかした がら、この上界は、 $O(n \log n)$ 時間の逐次算法でよく 知られているものを並列化しても違成できそうにない。 これらの算法には、逐次的な制約を緩める余地がなさそ うである. たとえば、複線マージ法 (two-way merge sort) [Knuth 1973, p. 160] を考えてみよう、この算法 は、logn回の繰返しからできている。各繰返しごとに、 (前の繰返しまでで作られた) ソートされ ている列の対 がもっと長い列にマージされる。 はじめのほうでは、 処 理装置を数多く用いて、数多くの対を並列的に併合でき る。しかし、後のほうでは、並列性をよく利用できる方 法がありそうにない。特に、最終回の繰返しは、n/2個 の要素でなる列の対をマージするが、これは、 n-1 回 の比較が必要となる逐次的な操作となる.

一方, O(n²) 回の比較を要する直接的なソート算法で は、並列化が簡単であろう、しかし、このやり方では、 O(n) 個の処理装置を用いても、せいぜいO(n) 時間 の並列算法しか作れない。それは、単位時間に n回しか 比較できないので、全実行時間は $O(n^2)$ をO(n)にしか できないからである. この種の並列化の例としては、普 通のバブル法 (bubble sort) の並列版で奇偶転置法 (odd-even transposition sort) とよばれるものがある (1.1節).

また、高速の逐次算法を部分的に並列化して、O(n) の並列算法を作ることができる. その例としては、木選 択法 (tree selection sort) を調整して、木の同一レベ ルでの比較を並列的に行なうようにしたものである. こ の並列木選択法は、1.2節で説明する. この並列算法 は、データベース用 Tree Machine で用いられている [Bentley & Kung 1979].




図1 並列木選択法

1.1 寄偶転置ソート法

逐次的"バブル法"は、隣り合う要素を比較して交換 することを繰り返すものである。配列 (x_1, x_2, \cdots, x_n) をソートするには、 (x_1, x_2) 、 (x_2, x_3) 、…、 (x_{n-1}, x_n) に対 して (n-1) 回の比較·交換を行なう. これによって. 配列の右端に最大値がくる、この第1ステップにより、 x_n を除外することができ、比較・交換による同様の'バ ブル'列を要素 1 つ分小 さい列 $(x_1, x_2, \dots, x_{n-1})$ に適 用する. こうして、(n-1) 回の繰返しにより、全体が ソートされる。

逐次的奇偶転置法 [Knuth 1973] は、上述の基本的な バブル法の変形である。これは、 n/2 回の比較で なる ステップを n 回繰り返す. そして, 奇数回目と偶数回目 のステップは、おのおの次のように行なう。

奇数回目のステップでは、奇数番目の要素がおのおの 右隣りの要素と比較する. つまり $(x_1, x_2), (x_3, x_4), \dots$ と いう比較を行なう. 偶数回目のステップでは、 (x_2, x_3) 、 (x_4, x_5) ,…というように偶数番目の要素がおのおの右隣 りと比較する. ソートが終了するまでには、 奋偶交互に nステップを繰り返す[Knuth 1973, p. 65].

この算法は、直接並列化できる [Baudet と Stevenson 1978]. 1列に接続した処理装置をn個用意して,そ れらを P_1, P_2, \dots, P_n とよぶ. 処理装置は両方向に接続 して、 P_i が P_{i-1} と P_{i+1} の両方と通信できるように する. 最初, 要素 xi を Pi におく (i=1,2,...,n). 列 (x_1, \dots, x_n) を並列的にソートするには、 奇数番目のス テップにおいて、 P_1 , P_3 , P_5 , … を働かせて、逐次的な奇 偶転置法の奇数番目の操作を並列的に行ない, 偶数番目 のステップにおいては、P2, P4, P6, … に対して同様に偶 数番目の操作を行なえばよい.

1回の比較・交換には、2回のデータの転送が必要で

ある. たとえば、第1ステップでは、 x_2 が P_1 に転送 されて、 x_1 と比較される、ここで、 $x_1 > x_2$ であれば、 x_1 が P_2 に転送される. $x_1 < x_2$ であれば、 x_2 が P_2 に 戻される。こうして、並列奇偶転置法では、 n 個の処理 装置で n 個の数をソートするのに、 n 回の (並列的) 比 較と 2n 回の転送が必要である.

1.2 木選択ソート法の並列版

逐次的木選択法では、(2n-1) 個の節点をもつ 2分 木のデータ構造を用いる.この木は、 n 個の葉をもち、 最初は、各葉に入力の数を1つずついれておく、ソート のやり方は、 n個の数の最小値を選択し、次に、残りの n-1個の数の最小値を選択し、以下同様、というもので ある.

2分木構造を用いて、兄弟の2つの数を比較して、小

さいほうの数をその親に送るという操作を繰り返すこと によって最小値を求めることができる (図1をみよ). 2分木の同じレベルにあるものをすべて並列的に比較す るのが並列的木選択法である[Bentley と Kung 1979]. 処理装置を(2n-1)個用意して、n個の葉の節点と (n-1) 個の内部節点おのおのに1つずつ処理装置を割 り当て、2分木の形に接続する。葉の処理装置からはじ めて、log2n回の並列的比較と転送のステップを繰り返 せば、最小値を根の処理装置まで送ることができる。各 ステップにおいて、親が2つの子から要素を受け取り、 比較し、小さい要素を残して、大きい要素を戻す、最小 値が根に到着すると、それを外へ書き出す。一般に、空 の(つまり要素を親に送った)処理装置は、空でない子 からデータを受け取り、2つのデータを受け取った場合 に小さいほうを選択するというように働く. 各ステップ ごとに、上昇順にみて順次要素が根に到着するので、ソ

^{† (}訳注) 本論文を通して、O-記法は、必ずしも上界のみを 表わすように用いられていない。O(f(n))という書き方 は、'f(n)に比例する'という程度の意味で解釈するもの であろう

ートは、O(n) 時間で終了する。


奇偶転置法も木選択法も簡単な並列算法であり、おの おの対応する逐次算法の各段階で行なう比較の列を並列 的に行なうという考え方で作られている。どちらも、任 意のn個の数に対して,O(n)個の処理装置を用いて,O(n)回の比較でソートする. 後でみることであるが、逐 次的なソート算法を並列化したものよりも、ソートの並 列的性質を直接利用して作った並列算法のほうが速い。

2. ネットワーク型ソート算法

多入力多出力のスイッチ・ネットワークの設計という ハードウェアの問題が、並列ソート算法を生むもとにな ったということはちょっと面白い、並列ソートに関する 最初の頃の結果は、ソート用ネットワークに関する文献 にでている [Batcher 1968; Van Voorhis 1971]. その頃 以後、接続の仕方に応じていろいろなネットワークが提 案されており、それによってソートを高速に行なうこと が詳しく研究されている。2.1節では、 奇偶ネットワー クと双単調ネットワークを説明する.2.2節では, SIMD(単一命令多データ制御式) 計算機での並列ソート 算法が双単調ネットワークより作り出せることを示す。 特に、網目状に接続された処理装置に対する双単調算法 を2種類説明する[Nassimi と Sahni 1979; Thompson と Kung 1977]. 他の型のネットワークも同様に 重要である。特に、超立体格子的な接続をもつものは [Pease 1977; Preparata と Vuillemin 1979], 数値計 算問題だけでなく、ソートにもうまく応用できる、双単 調マージに基づくソートは、この種のネットワークにお いて経路の選択法を定めることで実現できる。これらの ネットワークについて深く検討することは、この論文の 範囲をこえているが、経路の選択法を定めるための基本 的なマージの方法は詳しく説明しよう、 そして、Batcher のネットワークでのソート時間に関する下界 O (log²n) を導くことにする.

2.1 ソート用ネットワーク

ソート用ネットワークは、もともと高速で値段の安い スイッチ・ネットワークとして考え出された。 π入力の ソート用ネットワークでは、(1,2,…,n)の順列の並べ 換えを行なうので、それを多入力多出力のスイッチ・ネ ットワークとして用いることができる[Batcher 1968]. 比較器 (comparator) から構成されるネットワークによ って逐次的なソート算法を実現しようとすると、比較器 を直列的に繋ぐことになり、したがって時間遅れも大き



くなる. それで、高速のソート用ネットワークは、比較 を並列的に行なう比較器モジュールから構成しなければ ならず、その設計のためには、並列的なソート算法が必 要となる.


並列ソートに関する結果の中で、Batcher [1968] のも のは、最初の頃のものである. Batcher は、2つの方法 を考えたが、いずれもn個のキーのソートにO(nlog2n) 個の比較器を使い、O(log²n) 時間ですませるものであ る、図2に示すように、比較器は、2つの入力線A, B をもち、出力線 Lから小さいほうの値、出力線 Hから大 きいほうの値をそれぞれ出力するようになっている。逐 次的な比較器は、A、Bから最上位ビットから順に入力 するものであり、少数の論理ゲートで実現できる。並列 的な比較器は、いくつかのビットを同時に入力するもの で、速くなるが、複雑な構成になる、奇偶法と双単調法 とよばれる Batcher の算法はいずれも、マージを繰り 返すという考え方によっている。繰返し方を詳しくいう と, 2* 個の入力列に対して, 長さ 2,4,8,…, 2* のソー トされた列を順次作っていくというものである。

2.1.1 奇偶マージ方式

奇偶マージ (odd-even merge) 法における繰返し方 は、図3に示している。あらかじめソートされた列2つ $(a_1, a_2, \dots, a_n), (b_1, b_2, \dots, b_n)$ から次のような2つの列を 作る. おのおのの列から奇数番目のものでなる列と偶数 番目のものでなる列を取り出し、それぞれマージする. すなわち、奇列というもの(c₁, c₂, …)は、奇数番目の列 (a_1, a_3, \cdots) と (b_1, b_3, \cdots) をマージしたものであり、偶 列というもの (d_1, d_2, \cdots) は、偶数番目の列 (a_2, a_4, \cdots) と (ba, ba, …) をマージしたものである. 次に、奇列 (c₁, c₂, …) と偶列(d₁, d₂, …) を次のような比較・交換 によりマージして、列 (e₁, e₂, ···, e_{2n}) を作る.

 $e_1 = c_1$ $e_{2i}=\min\left(c_{i+1},\,d_i\right)$ $e_{2i+1} = \max(c_{i+1}, d_i)$ $i = 1, 2, \cdots$ $e_{2n} = d_n$

こうしてできた列は、実際にソートされた列になって いる (証明は Knuth[1973, pp. 224, 225]をみよ), この 奇偶マージの考え方を用いて、2*個の数をソートする には、2*-1個の(長さ1の対用) マージ・ネットワー



ク (比較・交換器), その後に、 2*-2 個の (長さ2の対 用) のもの, その後に 2*-3 個の (長さ4 の対用) のも のという具合に並べる。 長さ 2 441 の列の対用マージ・ ネットワークには、長さ21の列の対用のものより比較 ・交換が1回余分に必要であるので、入力は、高々1+ $2+3+\cdots+k=k(k+1)/2$ 個の 比較器を通過するだけ であることがわかる。このことより、2* 個の数のソー トには、k(k+1)/2回の比較・交換が実行されることに なる。しかしながら、このネットワークでは、比較器が (k²-k+4) 2^{k-2}-1 個必要である [Batcher 1968].

2.1.2 双単調マージ法

双単調法は、繰返し方が異なっている (図4). 双単 調列 (bitonic sequence) とは、一方が上昇順で他方が 下降順の2つの列を繋いでできる列である。さらに、こ の列を巡回シフトしたものも双単調列という. 双単調法 の繰返し方は、次の考え方に基づいている:双単調列 は、比較・交換を1段行なえば、2つの双単調列に分割 することができる. いま, (a_1,a_2,\cdots,a_{2n}) が $a_1 \leq a_2 \leq \cdots$ $\leq a_n, a_{n+1} \geq a_{n+2} \geq \cdots \geq a_{2n}$ である双単調列とすれば!, 次 の2つの列

 $\min(a_1, a_{n+1}), \min(a_2, a_{n+2}), \cdots$ $\max(a_1, a_{n+1}), \max(a_2, a_{n+2}), \cdots$

はいずれも双単調列になっている。 さらに、 前者 の 列




図4 双単調マージの繰返し方

は、もとの列の小さいほうのn個、後者のほうは大きい ほうの n 個でなっている。それで、双単調列をソートす るには、その列の半分の長さの双単調列をおのおの別々 にソートすればよいことがわかる.

この双単調法の繰返し方に従って、2* 個の数をソー トするには、ソートとマージを繰り返し、だんだん大き い列を作り、最後に24個の数でなる双単調列を作り、 この双単調列を分割して, 下半分の部分列と上半分の部 分列を作る. 双単調列を繰り返し作り上げる部分には, (双単調列の下降順の部分のために、出力線を入れ換え、 下降順に数の対を出力する) ような比較器が 必 要 で あ る. 図5には、8入力の双単調ネットワークを示してい る. 一般に, 2^k 個の数に対する双単調法では, k (k+1)/ 2ステップかかり、 各ステップに 2*-1 個の比較器を使

最初の双単調ソータが発表された後、同様のソートの 考え方であるが、 n/2 個しか比較器を使わない もので完 全シャフル (perfect shuffle) の繋ぎ方によるものが示さ れた[Stone 1971]. いま入力の値に 2 進数のラベルをつ ければ、双単調ソートのどの段階でも比較器に入るキー の対は、そのラベルが2進表現で1ビットだけ異なって いることがわかる、さらに、ネットワークは log n 個の 段階からなり、第i段階は、i個のステップでなり、各 ステップでは、(巡回シフトによってできる) 最下位ビ ットの異なる入力が比較されることがわかる。このよう な双単調ソータの規則性からわかることは、隣り合う段

[†] 上昇列と下降列が同じ長さに限らないほうがよいというこ とが査読者によって指摘されたが、双単調マージを理解す るのがやさしいので、この仮定をおいておく、

図5 Batcher の8入力用双単調法 (負号のついた箱は出力線を 入れ換える比較器を示す)

1.3

にある比較器どうしの繋ぎ方を同じ構造にすることがで きそうである. Stone は、完全シャフルの繋ぎ方がネッ トワークのすべての段階で適用できるということを示し た. 入力線の 'シャフル' は、(トランプのシャフルに似 たもので,) その2進数表現を左へ巡回シフトすること に等しい、シャフルを2回すれば、おのおのの2進表現 が2ビット巡回シフトする. それで, 比較・交換の各ス テップの前に、双単調法で必要な回数だけシャフルする ことにより、入力線を並べることができる。この考え方 を実現するネットワークで8入力に対するものを図6に 示す。一般に、 $n=2^{t}$ 個の入力線に対して、この型の 双単調ソータは、 (n/2) 個の比較器を (log n)² 段に配 置して,全体として, (n/2)(log n) 個の比較器を使う. ネットワークは、logn段階でなっていて、各段階は、 log n ステップでなる。 各ステップ では、出力線がシャ フルされて、次の段の比較器に入る. 第 i 段階のはじめ の $(\log n) - i$ ステップでは、比較器は入力の交換に使 われず、入力のシャフルにのみ使われる・

このような多段階のネットワークとは異なる方式とし て、双単調法を循環式のネットワークとして実現するも のがある。これによれば、比較器の数を大幅に減らすこ とができる。たとえば、図7に示すように、シフトレジ スタとシャフルの接続でなる段階が1つのものとして, 双単調ソータが実現できる. 双単調ソート法の第:段階 では、i回の比較・交換がいるので、Batcher 法では、

 $1+2+\cdots + \log n = \log n (\log n + 1)/2$ 段の並列的比較・交換が必要であったが、Stone の双単 調ソータでは、全体で(log n)²段必要である. これは, (比較しないで、) 単に入力線のシャフルのための余分の ステップが必要であるからである。こうして、逐次ソー トでは O(n log n) の計算量であった も の が, 並列ソ




図6 Stone の双単調法 (負号のついた箱は出力線 を入れ換える比較器を示す)




図7 Stone による双単調法のアーキテクチャ

ートではO(n/log n) 倍の速度向上が得られたことにな る。それで、この算法によって、 n 個の処理装置で n 個 の数をソートするのに、O(n)時間かかっていたものよ りはるかに速くできることになった。

Siegel によれば、双単調法は、他の種類のネットワ ークでも O(log²n) 時間できる [Siegel 1977]. Siegel の考えたものには、超立体格子や Plus-Minus 2¹ ネッ トワークなどがある、ここでのポイントは、双単調法で 必要なデータの交換がこのようなネットワークでも実現 できるという点である。(実際に、完全シャフルは、超 立方格子を模倣するものとみることができる。) Siegel は、ネットワークの繋ぎ方のある一般的なクラスに対し て、シャフルを模倣するには、 $O(\log^2 n)$ 時間かかり、 そしてソートもこの時間内で実行できるということを示 した. 最後に、融通性の高い CCC (cube-connected-


cycle) に触れておく. これは、超立方格子を能率的に 模倣するネットワークであるが, 処理装置当り3本の通 信線しか必要としない [Preparata と Vuillemin 1979]. CCC を用いれば、双単調法も奇偶マージ法も $O(\log^2 n)$ 時間で実行できる.


2.2 SIMD 機械のソート算法

ソート用ネットワークの特徴は、非適応性である。す なわち、比較する順序は最初から固定されており、途中 の比較の結果に依存しない。 言い換えれば、 2つのキー R_i , R_j が比較されるとすると、以後の R_i に対する比 較は、 $R_i < R_j$ の場合も $R_i > R_j$ の場合もまったく同一 である. この非適応性より、ネットワーク型のソート算 法は、SIMD機械でうまく実現できる、SIMD機械(単 一命令流れ・多データ流れ)とは、1つの制御装置があ り、その他に、それぞれの専用メモリをもつ処理装置の いくつかがネットワークで接続されているシステムであ る. 処理装置は完全に同期的に働く. 制御装置により、 命令が伝達されて、すべての処理装置(で活動中のも の) により同時に実行される。(マスクを用いて、命令 サイクルの間、処理装置のうちいくつかを休止させてお くこともできる.) ネットワークによるソート 算法で実 行される比較と転送の列は、ソートの開始時点で決定さ れるので、中央制御装置は、各ステップで相応しい比較 ・交換命令を各処理装置に伝達することによって、算法 の実行をつかさどることができる.

2.2.1 アレイ処理装置によるソート

SIMD 機械では、ソートすることは、処理装置の専 用メモリの間でデータを並べ換えることと考えることも できる. 特に、網目状に接続された処理装置それぞれが 専用メモリの中に1つの数を貯えておくものとすると, ソートは、隣り合う処理装置に貯えた数を交換して、最 終的に、処理装置のある順序に合わせるように並べるプ ロセスとみることができる。 n×n個の処理装置が網目 状に接続されている場合、たとえば、行優先あるいは列 優先というような一定のやり方で番号をふることができ る. このやり方は、配列の添字を定めるのに普通よく行 なわれるものである. Thompson と Kung [1977] によ って、双単調法が網目状接続のシステムに適用されてい る. これには、3つの番号のふり方が考えられている: 行優先のもの, ジグザグ行優先のもの, シャフル行優先 のもの. これらの例は、図8に示されている. いま, n² 個のキーが任意に与えられていて、 それらが各処理 装置にちょうど1つずつばらまかれているものとする





(c) シャフル行優先

図8 アレイ処理装置の順序付け方式

と、ソートは、・番目の処理装置に小さいものから・番 目のものを移すということになる $(i=1,2,\cdots,n^2)$. ソ ート用ネットワークと同様に、並列性の使い方は、数の 対いくつかを同時に比較することであるが、どの時点で も、どの数も別の数1つと比較されるだけである。デー タの転送は同時に行なえるが、すべて同一の方向に限 る. つまり、すべての処理装置は、転送レジスタの内容 を上下左右のいずれかの方向に同時に転送する。このよ うな計算モデルは SIMD であるといえる. というの は、各時刻で、1つの命令(比較または転送)のみが伝 達されて、その命令に従って、処理装置が一斉に同時に 実行するからである. この方式でソート問題を解くため の計算量は、比較回数と単位距離で測った経路決定のス テップによって定められる. この節では以下, 経路決定 の単位距離を転送の単位にとる. このモデルにおいて, 入力を並べ換えるどんな算法でも少なくとも 4(n-1) 回 の転送が必要である. なぜならば、アレイ処理装置では 最も遠い2つの隅にある処理装置の間で数を交換しなけ ればいけない場合があるからである.

奇偶法も双単調法もここでの並列計算モデルに適用さ れている。これらによれば、O(n)回の比較と転送でソ ートが実行できる[Thompson と Kung 1977]. 前者の 算法では、2次元配列の奇偶マージを用いて、ジグザグ 行優先の番号付けでキーを並べる. 後者の算法では, 双 単調法を用いて、シャフル行優先の番号付けでキーを並 べる. 同様の計算量をもつ3つ目の算法で行優先の番号 付けのものは、後で発表されている [Nassimi と Sahni 1979]。この算法も双単調法を適用したもので、繰返し方に2次元配列のマージを用いている。最後に、2次元の奇偶マージの改良版が最近提案されている [Kumar と Hirschberg 1983]。このマージのやり方をもとにして、2次元配列が行優先の順序に O(n) 時間でソートできる。これは、前に述べた算法に比べて比例定数がもっと小さくなっている。

2.3 まとめ

この節では、奇偶マージ法と双単調法というよく知ら れているソート用ネットワークを2種類調べ、ソート用 ネットワークの考え方が同期的な並列ソートのいろいろ な方式に拡張できることを示した。 ハードウェア量につ いていくらかは考えたが、主に、ネットワークの計算量 として、実行時間と処理装置の個数を取り上げた、つま り、ネットワークで使われるソートの方式を評価するの に、基本的には、比較・交換の回数を用いており、ソー ト算法の計算量として、ネットワークの接続の複雑さは 特に系統的には取り扱わなかった. ネットワークの接続 方式を包括的に解析することは、ここでの守備範囲をこ えている. この話題については、文献が豊富にあるの で、関心をもたれた読者のためにそのいくつかを挙げ ておく [Feng 1981; Nassimi と Sahni 1982; Pease 1977; Preparata & Vuillemin 1979; Siegel 1977, 1979; Thompson 1980].

ごく最近までは、最も良い計算量のもつソート用ネットワークは、O(n log²n) 個の比較器を使い、O(log²n) 時間のものであった。本稿でも、双単調法によれば、n個の数のソートがn/2 個の処理装置でO(log²n) 時間でできることを示した。第3節では、もっと速い並列ソート算法を開発する目的で、ネットワークの比較器よりももっと融通のきく並列計算モデル――共有メモリ型モデル――を調べる。しかしながら、最近の理論的な結果[Ajtai 他 1983]によって、ネットワーク型のソート算法への関心が再び高まっている。この結果によれば、n個の数のソートがO(logn) 回の比較ですむ、残念ながら、この算法は、具体的に実現するのに向いていない。これはあるグラフの複雑な構成に基づいており、(比較回数の下界に対する) 比例定数が救いがなく大きい。

3. 共有メモリ型ソート算法

「ネットワーク型算法で $O(\log^2 n)$ 時間の上界を得たので、当時、研究者は、次に理論的な下界 $O(\log n)$ にど

こまで近づけるかを調べはじめた。この節では、O(log n) 回の比較でn個の数をソートする算法をいくつか説明する。これらの算法では、共有メモリをもつ並列計算モデルを仮定する。

ネットワーク型の算法は、要素の対に対する比較・交 換に基づいているが、一般的にいって、共有メモリ型算 法では、要素の順位を計算する総当り (enumeration) 方式によっている. ソーティングの仕方は、まず並列的 に要素それぞれの順位を計算して, 次に, その順位に従 って、各要素を望みの場所に転送するというものである。 ネットワーク型算法では、個々の処理装置がすぐ隣りの ものと連絡をとって局所的に転送経路を決定 している が、共有メモリ型算法では、どの時点においても、どの 処理装置も全体で共有しているメモリのどの場所も参照 できる。第2節で示したように、ネットワーク型算法で は、接続に疎なものを用いており、接続の形の差異しか なかった。共有メモリ型算法では、読出しと書込みの競 合を許すか否か、あるいはどのような競合を許すかとい った計算モデルの設定によって差異がでてくる[Borodin と Hopcroft 1982]. 明らかに、共有メモリ型モデルの ほうがより強力である。しかしながら、現在のところ、 このモデルは、主として理論的な関心から調べられてい るにすぎない。ネットワーク型モデルは、現在あるいは 近い将来の技術で実現可能なものである.

この節では以下、 $O(n^2)$ 個の処理装置を用いて、総当りによるソート法でネットワーク型のものを変形したものを説明する [Muller と Preparata 1975]. その後で、(第2節での奇偶マージや双単調マージのような)非適応型のネットワーク型の算法より速い並列マージ法を2つ調べ、そして、それらに総当りの考え方を組み合わせたソート算法をみていこう [Preparata 1978]. これら総当りソート算法の他に、並列バケツソート算法も説明する [Hirschberg 1978].

3.1 ソート用ネットワークの変形版

Muller と Preparata [1975]は、ソートに要する比較回数を減らすのに、O(n)以上の並列性を持ち込むことによって、これまでとは種類が違う比較器を用いるネットワークの変形版を発表した(図 9). これらの比較器には、2つの入力線と1つの出力線がある。入力線AとBに2つの数を受け取り、出力線には、A<Bならり、A>Bなら1を出力する。n要素のソートには、全部でn(n-1)個の比較器を用いて、要素それぞれが他のすべての要素と同時に比較する。次に、この比較器からの出




図9 Muller-Preparata のソート用ネットワーク[1975]

カビットを並列カウンタに送り、各要素の順位を log n ステップで計算する。これには、各要素と他の(n-1) 個 の要素の比較で求められた 1 の個数を勘定してやればよい。最後に、二又の枝分れスイッチを (log n) + 1 段二分木状に並べてできるスイッチ・ネットワークを 用いて、順位が i の要素を i 番目の端子に転送する。スイッチ・ネットワークの 2 分末 1 つ当り (2 n-1) 個のスイッチが必要であり、各要素ごとにこの 2 分末を用意することになる。この 2 分末を通して要素を転送する時間は、log n であり、これが算法全体の計算量を決定する。ハードウェア量を増やし、O(n²) 個の処理装置を用いているが、O(log n) 時間でソートできることになった。

Muller-Preparata 算法は、並列ソートに総当り方式を使った最初のものである。総当りによるソートの考え方は、他の高速並列ソート算法にも 利用 されている [Hirschberg 1978; Preparata 1978]. この結果によれば、Muller-Preparata の結果より処理装置の個数が改善されている。 $O(\log n)$ 時間のソートに n^2 個処理装置を用いるのでは、理論的な観点からも不十分であろう。完全に並列的に働く高々 O(n) 個の処理装置を用いれば、 $O(\log n)$ 時間でソートを行なうことは、理論的には可能であると思われる。

3.2 高速並列マージ算法

並列ソート算法で最適のものを見つけるには、総当りの考え方の他、高速マージ算法も利用できるかもしれない。 Valiant [1975] は、比較問題における並列性を研究して、高速マージ算法を発表した。それは、長されとm

のソートされた列 2本をマージするのに、mn 個の処理 装置を使って、 $2\log(\log n) + O(1)$ 回の比較でできる という再帰的な算法である。 双単調マージでは、 $\log n$ 回の比較を要することに注意せよ。また、Gavril[1975] は、長さnとmのソートされた列 2 本のマージにp個(p $\leq n \leq m$) しか処理装置を使わない高速マージ算法を提案した。この算法は、2分挿入法に基づいており、n=mの場合には、わずか $2\log(n+1) + 4(n/p)$ 回の比較しか実行されない。

Valiant と Gavril の両方のマージ算法では共有メモリ型計算モデルを仮定している。このモデルでは、すべての処理装置が入力データも途中の結果も同時に参照できる。

3.3 パケツソート法

Hirschberg のバケツソート法 (bucket sort) は、n個の数のソートがn個の処理装置を用いて、O(log n) 時間でできるものである。ただし、入力の数は、{0,1,…,m-1}からとられるものとする。この算法では、副作用として、入力列に重複して現われている数がソートの間に除去されてしまう。メモリの競合のことを無視できるとすると、逐次バケツ法を直接的に並列化できよう。すなわち、加個バケツを用意しておいて、各処理装置に1つずつ入力の数を割り当てれば十分であろう。 i番目の数を受け取る処理装置を P. とすると、P. の仕事は、その数に相応しいバケツに番号 iを入れることである。たとえば、P. が数5を受け取れば、5番目のバケツに数3を入れる。この単純な解法には、問題がある。つまり、同じバケツにいろいろな iの値を同時に入れようとすると、メモリの衝突が起こってしまう。

メモリの衝突の問題は、メモリ量をうんと増やしてやれば解決できる。いま、大きさnの配列をm本用意できるものとしよう。するとメモリの衝突なしに、処理装置はバケツに書込みができる。そして、最後に、m本の配列をマージすればよい。このマージの操作は、2分探索木で行なうような具合に、処理装置が兄弟関係にある処理装置で活動中のものを探すことによる。 P_i と P_j が互のマークをみつけると (i < j)、 P_i は活動を続け、 P_j は休止する(ここで重複した値が除去されることがわかる)。

Hirschberg は、この算法を一般化して、重複した数もソートされた列に残るようにするものを作ったが、この一般化のために、能率は犠牲にしている。この方法では、n個の数のソートが、n¹⁺¹ 個の処理装置を用い

て、O(k log n) 時間でできる(ここで k は任意の整数で 方から無理のないものになる可能性もある。共有メモリある)。 型モデルに対する研究においていろいろな仮定を分類す

共有メモリ型モデルが具体化できないという点に加えて、並列バケツソート法には、O(mn)のメモリが必要であるという欠点もある。値の範囲がそれほど大きくないという場合でも、このメモリ量は減らすことが望ましかろう。値の範囲が大きい場合(たとえば、整数の代わりに文字の列である場合)、この算法はこのままでは利用できない。

3.4 総当りソート法

ソートされる値の範囲に制限を つけ ない で, O(log n)時間で走る並列ソート算法で総当りによるものが Preparata [1978] によって示された。キーの集合を部分 集合にわけ、各要素に対して、それぞれ対応する集合で カウントする。すると、これらのカウントを合計するこ とでその要素の順位が決定できる. Preparata の算法の 最初のものは、Valiant のマージ算法 [1975] を利用する もので、n個の数のソートが、nlogn 個の処理装置を 用いて、O(log n) 時間で実行できる。第2の算法は、 Batcher の奇偶マージを利用しており、n^{1+1/k} 個の処理 装置で O(k logn) 時間のものである。こちらの算法の 能率は、Hirschberg のもの (3.3節) に似ているが、メ モリの衝突を起こさない点が優れている。Hirschberg のモデルでは、共有メモリから同時に読出しを行なって いるが、Preparata のものは行なっていない (これは 各キーがどの時点でも1回の比較にしか関与していない。 ととによる).

3.5 まとめ

最近の共有メモリ型算法は、メモリの衝突を除く改良が加えられているが、依然具体化に適当でない。どのモデルも処理装置の個数が少なくともキーの個数必要であり、きわめて大きいメモリを共有するので、現在や近い将来の技術では実現不可能である。さらに、これらのモデルでは、たとえば、ソートの途中で処理装置を割り当てるための時間といったオーバヘッドが考慮されていない。(なお、計算モデルにこの要因を取り入れることがVishkin[1981]によって試みられている。)

しかしながら、ここでの結果は、理論的にきわめて重要であり、そこで使われた手法は、ある種のソート算法の本質的な並列性を明らかにしている。また、今後の研究によっては、並列計算の共有メモリ型モデルの改良がうまくいくかもしれないし、計算機アーキテクチャの見

方から無理のないものになる可能性もある。共有メモリ型モデルに対する研究においているいろな仮定を分類することが Borodin と Hoperoft [1982] によって試みられている。特に面白いのは、同時読取りを許し、すべて同一の値のときにのみ同時書込みを許すという算法のクラスである[Shiloach と Vishkin 1981].

4. プロックソート算法

これまで説明した並列ソート算法はどれについても、 ソートするレコードやキーの数と処理装置の数になんら 制限をおいていなかった。n個のレコードのソートにO (n)個あるいはそれ以上の処理装置を使ってよいという 具合である。つまり、これらの算法では、処理装置がい くつでも使えるものと仮定している。

このような仮定は、最初の頃、並列ソート算法の開発が高速スイッチ・ネットワークの実現を目的にしていたので、無理からぬものであった。こうした場合、n個の数をソートするのに、処理装置をn個(あるいは n/2個)使う理由としては、次の2つがあげられる。まず、スイッチ・ネットワークでは、個々の処理装置が2入力の比較・交換を行なう簡単なハードウェアであるし、また、処理装置の個数が入力線の本数に比例しており、その個数が極度に増えることはありえない。

しかしながら、汎用のソート算法としては、処理装置 の数にある程度制限をおくにしても、ソートされるレコ ードの数に制限をおかないほうが望ましい。そして、大 きな配列のソートに少数の処理装置しか用いないですま せる必要がある。一般的にいって、ソートやサーチや数 値計算などの問題に対する並列算法の研究では、無制限 の並列性を仮定してきた。 最近になって、技術的な制限 を考慮することと並列算法への理解が深まったことによ り、相対的に処理装置が少ない計算機のための算法が開 発されはじめている。この動向の好例として、完全シャ フルや超立方格子などのネットワークに対する商ネット ワーク (quotient network) の研究があげられる [Fishburn と Finkel 1982]. 商ネットワークは、制限付き の並列性を能率良く実現するアーキテクチャである. そ の考え方は、処理装置 p個のネットワークによって、サ イズが (任意に大きい) nである問題を解くのに、同じ 接続の仕方で大きさ O(n/p) のネットワーク を処理装 置それぞれが模倣するというものである。これで、 ク個 の処理装置が併わせて大きさO(n)のネットワークを模

並列ソートの分野では、制限付き並列性は、最近まで

組織的に研究されてこなかった. 今後この方向で研究するための基本的な考え方を次にいくつか提案しよう.

処理装置 p 個でレコード n 個をソートする場合、レコードを処理装置に配分して、各処理装置の専用メモリに $M=\lceil n/p\rceil$ 個のレコードを 1 ブロック として貯える というやり方が考えられる、(最後のブロックにダミーのレコードを追加して個数を調整するものとする。) 処理装置には、ネットワークの接続の仕方に応じて番号をふり、 P_1, P_2, \cdots, P_p とする。そして、次のように処理装置間でレコードを再配分する:

- (1) 各処理装置のメモリにあるプロックは、長さM のソートされた列 S_{i} となっている
- (2) これらの列を並べたもの S_1, S_2, \dots, S_n は長さ n のソートされた列になっている.

たとえば、3個の処理装置では、ソートの前後でキー の配分の仕方が次のようになろう。

·.	ソート前	ソート後	
P_1	2, 7, 3	1, 2, 3	
P_2	4, 9, 1	4, 5, 6	
P_3	6, 5, 8	7, 8, 9	

以上のように処理装置全体に一定の順序を与えることに すると、nがpよりはるかに大きい場合も大きさnの配 列の並列ソートという問題がはっきりする.

大きい配列を処理装置の専用メモリに配分してソートする算法としては、ブロックのマージ分割ステップの列として実現するものが考えられる。1回のマージ分割ステップでは、(前のステップで作られる) 同じ大きさのソートされたブロック2つをマージして、次に、大きいほうと小さいほうの2つのブロックに分け、(比較交換ステップのようにして、) 次の処理装置それぞれに送る。(比較交換ステップでできているソート算法において)比較交換ステップをすべてマージ分割ステップに置き換えればブロックソート算法ができる。この算法で正しくソートできることを確かめるのは容易である。

さて、マージ分割ステップを実行する方法は2通り考えられる。1つは、複線マージ(two-way merge)によるものであり[Baudet と Stevenson 1978]、もう1つは、双単調マージによるものである[Hsiao と Menon 1980]、4.1節と4.2節で、両方の方法を示して、奇偶転置ソート法(1.1節)と双単調ソート法(2.1.2節)にそれぞれ基づいているブロックソート算法を例で説明しよう。これらの方法で作られる並列ブロックソート算法に




図10 複線マージに基づくマージ分割

関する重要な性質としては、ネットワーク型ソート算法 と同様に、SIMD機械(2.2節)で実行できることである.

4.1 複線マージ分割

複線マージ分割ステップは、大きさMのソートされたプロック2つを複線マージして、できた大きさ2Mのプロックを半分ずつ2つに分けるものである。この操作は、各処理装置の専用メモリの中で実行できる。処理装置のメモリの内容が複線マージ分割でどう変わるかを図10に示す。長さMのソートされた列2つが専用メモリに納められると、処理装置が並列的にマージ手続きを実行して、出力バッファの[1・2M]に結果を入れる。それで、複線マージ分割ステップでは、専用メモリが少なくとも4M必要になる。すべての処理装置がマージ手続きを終了すると、出力バッファを分割して、半分ずつ次の処理装置に送る。次の処理装置の番号は、前に調べた比較・交換の算法で定められるものと同じである。

4.1.1 複線マージ分割に基づく

ブロック奇偶ソート法

最初、夕個の処理装置のメモリにはそれぞれ長さMの列が貯えられているとする。この算法は、各メモリの列それぞれをソートする前処理の段階(ステップ 0) の後、(ステップ 1からりまでの) 夕段階を経て、ステップ 0で作られた列を並列的にマージする。ステップ 0では、逐次的な高速ソート法のどれか1つを用いて、専用メモリの列をソートする。たとえば、クイック法(Quicksort)を用いる。ステップ 1からりまでは、奇偶転置ソート法(1.1節)のステップ 1からりまでと同様である。奇数番目のステップでは、奇数番目の処理装置が右隣りからソートされたブロックを受け取り、複線マージを行ない、大きいほうのM個のレコードを送り返す。偶数番目のステップについても同様である。この算法は、同期的に実行できるものであり、奇数番目と偶数番目の処理装置が交互に働く。

4.1.2 複線マージ分割に基づく

ブロック双単調ソート法

Batcher の双単調ソート法を応用すれば、p/2 台の処




図 11 複線マージ分割に基づくプロック双単調ソート法

型装置によって、 log2 p 回のシャフルステップと1/2 ((log p) +1) (log p) 回の比較・交換ステップでp 個の レコードがソートできる。 今の場合、処理装置は、大き さMのブロック2つに対して複線マージ分割を行なうこ とができる。そこで、比較交換ステップを複線マージ分 割で置き換えれば、ブロックソート算法が出来上がる。 この算法では、p/2 個の処理装置によって、 $\log^2 p$ 回 の シャフルステップと 1/2 ((log p)+1)(log p) 回の マー シ分割ステップによって、M・p 個のレコードをソート することになる。マージ分割ステップでは、処理装置が それぞれ(シャフルステップで受け取った)長さMの列2 つに対して複線マージ分割を実行し、長さMの2つの列 に分割する. そして、次のマージ分割ステップのため に、処理装置がそれぞれ行先の処理装置に長さMのソー トされた列を送る。 算法の実行例を図11 に示す。 ここ で, 処理装置は2個で, M=2である.

一一般的には,この算法では,p/2 個の処理装置が必要 である. ここで、 pは2の巾として、 M・p 個のレコー ドのソートには、各処理装置が大きさ4Mの専用メモリ をもつものとする.

4.1.3 処理装置の同期

Mが大きい場合やレコード自身が大きい場合、処理装 置間で M・p 個のレコードを転送すると、各処理装置の 命令実行速度に比べて桁違いに遅くなる. さらに、デー タの分布の具合によっては、大きさMのブロック2つの マージに要する比較回数が異なりうる。それで、複線マ ージ分割に基づくブロックソート算法を実行するには、 処理装置の同期を機械命令レベルで同期を とる SIMD 型のものよりもっと緩くするほうが望ましい。多数の処 理装置がそれぞれ独立に働くというモデルで、処理装置 間でメッセージを交換することで同期をとるとか、ある いは1つの主処理装置が数千命令ごとに同期をとるとか いったものがこの算法により相応しい。プロックソート

算法の開始時点で、主処理装置がいくつかの処理装置を 実行させる. 他の計算を行なっているかもしれないの で、主処理装置は、使用可能な処理装置をリストに並べ ておいて、このリストから実行するものを割り当ててい く、この主処理装置は、使用可能かどうかを調べるだけ でなく, ソートするデータ量に応じて処理装置をうまく 割り当てるものとする.

4.2 双単調マージ交換

今2つの処理装置 Pi と Pi にそれぞれ長さMのソー トされたブロックがあるとして、処理装置間でレコード を比較・交換して、小さいほうの M個のレコードを P. に、大きいほうのM個のレコードを Py に置くことを考 える、これは、次のような方法で実行できる:

- · (1) P, は P, にブロックを送る
- (2) P₄ は複線マージ分割を行なう
- (3) P₁ は大きいほう半分を P₁ に送る

しかしながら、前節で触れたように、複線マージ分割で は、1つの処理装置の専用メモリが4M必要になる。そ れで、別の方法として、P, がレコードを1つ送り、P. からレコードが1つ返ってきてから、次のレコードを送 るというものが考えられる. いま、 P. のメモリに上昇 順にM個の ν コード (x_1, x_2, \dots, x_M) . P_1 のメモリに下 降順にM個の ν コード $(y_1, y_2, ..., y_N)$ がそれぞれ入って いるものとしよう. まず、 P, が y, を送り、P, で x, と yi を比較する. このうち、小さいほうを Pi に残し、 大きいほうを P_1 に返す。 同様にこの手続きを (x_3, y_2) 、 …, (x_M, y_M) に対して繰り返す。この比較交換の列は、 双単調マージになっており、P」には大きいほうの M 個 のレコード、 P_{i} には小さいほうのM個のレコードが それぞれ残る [Alekseyev 1969; Knuth 1973]. こう して、Pi と Pi それぞれが独立にソートを行なえば、 マージ分割の操作は完了 る。図 12 には、M=5 に対




図 12 双単調マージ交換ステップ

する双単調マージ交換の操作の例を示す。 ととで、(複 線マージ分割と異なり、) データの交換が同期して 行 な われることに注意されたい. それで、双単調マージ交換 に基づくプロックソート算法は、処理装置間の同期性の 高い並列計算機で実現するのに相応しい。

双単調マージ交換は、複線マージ分割よりバッファ領 域がはるかに小さくてよい、複線マージ分割は、専用メ モリで大きさMのブロック2つをマージするので、4M のメモリ量を使う. 一方, 双単調マージ交換は、わずか M+1個のレコードの分しか必要としない。 双単調マー ジ交換では、各ステップで、(レコードの対の)比較と転 送を並列的に実行できる. つまり、複線マージ分割では、 マージをはじめる前に、プロック全体を転送しておかな ければならないのに対して、双単調マージ交換では、レ コードの転送時間と処理時間を重ねることができる.

しかしながら、双単調マージ交換の欠点は、交換のス テップの後で、処理装置それぞれが独立にソートを行た う必要があることである。このソートには、(ヒープ法 (Heapsort) のように) 余分の記憶場所を使わない算法 を用いるべきである。でなければ、交換のために用いる 分以上に使ってしまうことになる. なお, 双単調交換で 作られた列は双単調になることに注意せよ。

4.2.1 双単調マージ交換に基づく

プロック奇偶ソート法

複線マージに基づくブロック奇偶マージと同様に、こ こでも、各処理装置のメモリにレコードがM個納められ ているとして、各メモリで独立にソートすることではじ める。しかし、ステップ1からりまでは異なっている。 奇数番目 (偶数番目) のステップでは、奇数番目 (偶数 番目) の処理装置が右隣りのものと双単調マージ交換を 実行する. 図13 に、M=5、p=5 に対する算法の実行 例を示す.

4.2.2 双単調マージ交換に基づく

ブロック双単調ソート法

2.1.2 節で説明した双単調ソート法の Stone によるも のを用いて、高速でメモリ量も少ないプロックソート法 を作ることができる. いま、 ク個の処理装置からなるネ ットワークを考えよう. ここで、 ρは2の巾であるとし て、処理装置は次の2種類の線で連結されているとする (図14).

- (1) 隣り合う処理装置 P₀P₁, P₂P₃, ··· をつなぐ両方 向の線
- (2) 各 P_i のシャフルに用いる一方向のシャフルの

各処理装置が大きさ M+1 の専用メモリをもっていれ ば、M・ ク個のレコードのソートは、専用メモリ内での ソート, 隣り合う処理装置間のブロック双単調交換。シ ャフルの3操作を顧番に繰り返すことによって実行でき る. シャフル操作では、各処理装置は、メモリに入って いるレコードを順次受取り側の処理装置に送るととも に、送り側からのレコードを順次受け取る。図15に、 M=5, p=4 に対する算法の実行例を示す。

5. 並列外部ソート算法

この節では、大きいファイルを並列的にソートするこ とを考えよう、逐次的なソートで"外部ソート"といわ れるものに対応する。これまでに説明したものは、"内 部ソート"とよばれる。普通の計算機システムでは、外、 部ソートは、ファイルが主記憶に納め切れない状況で必 要になる。そこで、単一の処理装置では、内部ソートと 外部ソートの区別がはっきりするし、算法の評価基準も 定めやすかった. しかしながら、並列的な外部ソートと いう話題は、十分考察されてきたとはいえない。

第4節では、複数の処理装置に配分されているデータ をソートする算法をいくつか説明してきた. この場合. データ全体の大きさは、(処理装置の専用メモリを併せ た)全メモリ量以下であるものとしていた。逐次的な内 部ソートと同様に考えると、そのような 算法は、"並列 内部ソート算法"といってもよかろう。

並列ソート算法が"並列外部ソート算法"といわれる のは、処理装置のメモリ全部を併せてもなお納まらない ほど大量のデータをソートするような場合である。この 言葉使いによれば、"共有メモリ"多数処理装置や"緩 く結合された"多数処理装置のような並列アーキテクチ ャなども含めて取り扱うことができる.

共有メモリ多数処理装置に対しては、データ全体(と ソート算法のための作業用場所) が共有メモリに納まら ない場合に、外部ソート算法が必要になる。また、緩く 結合された複数処理装置では、データ全体が処理装置の 専用メモリに配分し切れない場合に対応する. つまり,





図 13 ブロック奇偶ソート法 (20個のレコード)

複数処理装置は、 ク個の同一の処理装置をもち、各専用 メモリにも個のレコードを納めることができるとして、

ソートするデータがク・ル個のレコードより多い場合で ある. 算法の終了時点では、全ファイルが大容量記憶装






図 14 プロック双単調ソート法の処理装置の接続

置にソートされた順に書き込まれることになる'、

磁気テープに対する並列ソート法に関する結果がまず Even [1974] により発表 されている. 最近, Bitton [1982]により、可動ヘッドディスクに調整を加えたもの に対する並列ソート算法がいくつか提示されている。

5.1 並列テープソート算法

Even [1974] が考えた問題は、 ヶ個の処理装置と 4ヵ 本の磁気テープでヵ個のレコードをソートすることであ る (ここで、n はpよりはるかに大きいとする). 内部 メモリに関する要請としては、処理装置の専用メモリに 3個のレコードが納まるということである. このような 仮定の下で、Even の提示した2つの方法は、逐次的な 外部複線マージソート算法を並列化したものである. 一 番目の方法では、処理装置がすべて一斉に働きはじめ、 互に独立に、ファイルの分割された部分を取り扱う。二

番目の方法では、パイプライン的にソートを実行する. 両方法とも簡単に説明できる.

方法1:各処理装置には、 4 本のテープ と n/p 個 の レコードを割り当てることにして、(逐次的な)外部ソ ート法によりそれぞれソートする. この並列的な段階 で、 ク本のソートされた列ができるので、あとは、やは り普通の外部ソート法により、2本ずつ並列的にマージ していけば、最終的に1本のソートされた列を作ること かてきる.

方法2:基本的な考え方は、各処理装置には逐次的な マージ手続きの各段階を割り当てるというものである。 i番目の処理装置は、大きさ2¹⁻¹ の上昇列の対を大き さ 2 の上昇列にマージすることを担当する。いまれが ちょうど2の中でlogn 個の処理装置が使えるものとし て考えよう。1つの処理装置の出力テープを次の処理装 置の入力テープとすることで、高度の並列性が実現でき る. ここで、1つの処理装置が出力として、2つの上昇 列を作り出すとすぐに、もう1つの処理装置がそれらを 読み込んでマージするものとする、処理装置の出力時間 と次の処理装置の入力時間を重ね合わせるために、各処 理装置は、出力に4本のテープを順繰りに用いる(つま り1本のテーブに1つの上昇列を出力する).

これらの方法をみれば、算法としての見方から、普通 の外部複線ソート法に高度の並列性を導入できることが わかる. しかしながら、大容量記憶装置に対するここで の仮定には、技術的な制約が十分考慮されていない。内 部ソーティングの共有メモリ型モデルと同様に、並列外 部ソーティングのモデルには、(ク個の処理装置で 4ク 本のテープ装置のモデルのように、) いくらでも同時に 入出力できる大容量共有記憶装置が使えるものと仮定し ているので、実際の場での実現のためには、あまり良い 見通しが得られない。

5.2 並列ディスクソート算法

磁気ディスクは逐次的な装置でないので、ファイルが ソートされているという場合、物理的な順序というもの を定義してやる必要がある. ディスクのトラックの中で は、レコードが逐次的に貯えられるが、トラックには番 号をふる約束がいる。たとえば、隣り合うトラックとい うものは、ディスク面で相続くものであるという具合で ある. この約束は、異なる処理装置が別々のディスク面 に対応させている場合に適当である. 大容量記憶装置の モデルとしては、同一シリンダのトラックに対して並列 的に読み書きができるように可動ヘッドディスクを調整

[†] 大容量記憶装置での物理的順序は、その装置の物理的な性 質に応じて定義されるものとする。たとえば、磁気ディス クでは、トラックの番号の約束に従って定義される。

9

段階A

段階B




図 15 ブロック双単調ソート法

16 4 12 8 10 6 7 3 15 11 13 9 5 1 14 2 (P2)P1 (P_4) P3段階C 図 16 並列 2分木マージソート法 したものがある (図17). この機能をもつディスクはす

でに提案されていたが [Banerjee 他 1978], 実際にもい くつか実現されている。この考え方は、データベース機 滅の設計ではじめて使われ、データベース研究用として 具体化されている (たとえば Leilich 他[1978])。 商 業用の並列読出し可能なディスクは、最近、高性能の計 算機で使用できるようになっている (たとえば、600 メ ガバイト, 4トラック並列読出し可能, データ転送速度 4.84メガバイト/秒のもの が Cray-1 コンピュータで使 える). それで、並列読出し可能のディスクは、コスト 的に有利な普通の可動ヘッドディスクと旧式の固定ヘッ ドディスクの間でうまく調和をとったものと思われる。

シーク時間を最小にするために、ディスク装置2台を

並列的に使うことができる。ソート算法の1段階を実行 するのに、一方を読出しに使い、他方を書込みに使う。

Bitton-Friedland[1982] では、並列外部ソート算法と そのためのアーキテクチャが研究されている。 そこで は、大容量記憶装置が並列読出し/書込みディスクとし て、モデル化されており、最高の性能をもつ算法は、並 列2分木マージ法 (parallel binary merge) と名づけら れた並列外部複線マージソート法である。 これは, 5.1 節の方法1の改良版であり、この方法の第2段階を並列 化したものである.

出力の上昇列の個数 が 2^k になった 場 合 (k>1), 2*-1 個の処理装置を用いればマージソート法の次のス テップが並列的に実行できる。それで、並列2分木マー

ジ法は、図16に示すように3段階に分けて実行される。 この算法は、(方法1の第1段階と同様に) まず段階 A で実行がはじまる。この段階では、上昇列の対を次々と マージして、上昇列の個数が処理装置数の2倍に等しく なるまで続ける。この段階Aでは、処理装置が並列的に 働くが、おのおの独立したデータを取り扱っている。並 列入出力は、各処理装置に読み側のディスクと書き側の ディスクの各面を対応させることにより実現できる。

上昇列の数が2pになると、各処理装置は、2つずつ 上昇列をマージする。このときマージされる上昇列の長 さはおのおの n/2p である. これが段階 B である. 次 の段階Cでは、並列性が2通りのやり方で導入される. まず第一に、2*-1 個の処理装置が上昇列の2*-1 個の 対を並列的にマージするのに用いられる(これは log (n/p) 回のマージのステップの後生ずる). 第二に、マ ージのステップの間、バイブラインの考え方が使われ る. i 番目のマージのステップは、(i-1) 番目のス テップで2本の出力上昇列のはじめのデータができると すぐに、
i番目のマージステップが開始される(ここで 1つのデータは、1つのレコードのこともあるし、ディ スクのページ全体のこともある).

この算法を実行するアーキテクチャとして理想的なの は、図17に示すように、処理装置が2分木状になって いるものである。大容量記憶装置は、2つのディスク装 置でなり、薬の処理装置はそれぞれ両方の装置の面に対 応している. 葉の処理装置の他に、根の処理装置も出力 ファイルを書き出すためにディスクを参照する. この構 成によって、葉の処理装置は、入出力を並列的に実行で きるし、実際に入出力を行なう処理装置の個数をほぼ半 分に減らすことができる.

5.3 並列外部ソート算法の解析

逐次的な外部ソート算法については、実際の計算機で 実際のデータを使って、算法の評価のための実験的研究 が数多くなされている. 参照時間の効果やデータの分布 の影響を解析的なモデルを作って調べるのが複雑すぎる 場合、これらの実験的な研究結果は解析的な結果と相補 うものであった. 並列的な計算機では, 入出力装置が複 雑なので, 外部ソート法を解析的に性能評価することは 一層難しくなる.

同時にできる入出力数が処理装置数で押えられるもの と仮定すれば、外部ソートを並列的に実行することによ る速度向上についてある程度の目安を得ることができ る。しかしながら、並列外部ソート算法を解析して十分




図17 並列2分木マージソート法のアーキテクチャ

な結果を得るには、大容量記憶装置の技術からくる制限 も考慮しなければならない. たとえば, 5.2 節で述べた ディスクの調整したものを用いる場合, 並列2分末マー ジ算法の段階Aは、複数の処理装置が同一シリンダ内の トラックを参照できるか否かによって、高度に並列的に 実行できたり、ほとんど逐次的にしか実行できなかった りする。

6. ハードウェア・ソータ

ソートは、頻繁に必要であり、コストが高くつくの で、ソート・エンジンを設計して、汎用の中央処理装置 からソート機能を分離させようという考え方がある. 高 能率のソート算法で実行される比較・転送の操作をハー ドウェアで実現すれば、中央処理装置の負担を大幅に軽 減するような低価格で高速な装置になろう. 最近, ハー ドウェア・ソータ (hardware sorter) がいくつか提案 されている[Chen 他 1978; Chung 他 1980; Dohi 他 1982; Lee 他 1981; Thompson 1983; Yasuura 他 1982]. また、予備的な評価によれば、ソータは、VLSI でもう すぐ実現できるとされている. ソートには、比較的簡単 なロジックしか必要でないことが、この方向が支持さ れる理由になっている。さらに、磁気バブルメモリや CCD のように新しい低価格の シフトレジスタ 技術が利 用可能になったことが刺激になって、ハードウェア・ソ

ータが設計されている [Chung 他 1980; Lee 他 1981]. 将来技術が進歩すれば、磁気バブルのチップでソート 機能をもつ大容量記憶装置が実現できるであろう。この 場合、ソート機能は、大容量記憶装置と一体となってい て、別のソート専用機や汎用計算機にファイルを転送す ることはない. しかし現時点では、技術の進歩によっ、 て、ソート機能をもつ知的な大容量記憶装置が具体化で、 きるかどうかを判定するにはまだ時期尚早である.

現在、ハードウェア・ソータ、 特に VLSI ソート用 回路は、盛んに研究されている。 面積・時間複雑さに関 する理論では、VLSI によるソートが非常な関心を集め ている[Leiserson 1981; Thompson 1980, 1983]. VLSI ソータのチップ面積と時間に関する理論的結果を 概観するのは、この論文の範囲外のことである。 これら は、計算量理論で確立しつつある研究分野での結果であ り、VLSI 回路の面積をきちんと定義せずに、あるいは 面積×時間²の理論的な関係を説明せずに、ここで紹介 することはできない1.

がめていく、ここでは、もともと磁気パブルのために考 えられたソータをもっぱら取り上げるが、その理由は、 同時入出力量、メモリ、制御線数などのパラメタとソー ト速度の関係が技術的制約により決定されることをよく 示しているからである. 特に、 反転ソー タ (rebound sorter) と昇降ソータ (up-down sorter) を説明する. これらは、奇偶転置法 (1.1節) を巧みにパイプライン 化したものである。それから、磁気バブルメモリにソー ト機能を組み込んだ磁気バブルソータをいく つか 調べ

6.1 反転ソータ

一様梯子 (uniformladder) [Chen 1976]は、1つの ループに1個のレコードを対応させ、レコードN個を貯 えるループN個のシフトレジスタである。隣り合ってい るループに貯えられているレコードは互に交換できるの で、この構造は、奇偶転置法(1.1節)をハードウェア 化するのにびったりである。ループ内でビットが1周す





図18 反転ソータ [Chen 他1978© IEEE 1978]


る時間を周期とよぶことにすると、(梯子に貯えられて いる) レコードN個は、(N-1)個の比較器を用いて、 (N+1)/2周期でソートできる.

この梯子構造はさらに詳しく調べられて、レコードの この節では以下、ハードウェア・ソータの設計案をな 入出力を完全に重ね合わせることができる別の新しいソ ート法が設計された. これが反転ソート法である[Chen 他1978]. 基本的な構成要素は、左上セルしと右下セル R をもつ振分け器である (図18(a)). レコードN 個の ソータは、(N-1)個の振分け器を(N-1)個重ね、さ らに一番上と下にそれぞれセルを追加したものである (図18(b)). 振分け器の2つのセルには、比較器が1個 つけられていて、左上と右下のセルの値2つを比較する. 各レコードは、隣り合う2つの振分け器を使って貯えら れるが、ソートのためのキー (レコードの先頭部分にあ るとする)の大きさは、必ず1つのセルに納まる必要が ある. これは、1つの振分け器の中で2つのキーを比較 するためである。振分け器の列を通してレコードをパイ プライン的に流すことでソートが実行される. レコード は、最上段の左上セルから入り、2Nステップ後に、最 上段の右上隅のセルからソートされて出ていく、この方 法でN=4の例を図19に示す、ソータは、交互に判定 状態と継続状態をとる. 判定状態では, 振分け器が左上 セルと右下セルのキーを比較して, 比較の結果に 従っ て,水平方向(左上キーを右方向,右下キーを左方向) か垂直方向(左上キーを下方向,右下キーを上方向)か に送る. 継続状態では、直前の判定状態で定められた方 向にレコードを送り出すが、この状態が必要なのは、キ - の後にレコード本体を付け加えねばならないからであ る. すぐわかるように、最初のキーは、Nステップ後 (図 19 では も+8) にソータから送り出され、次のN

^{† (}本論文の書かれた後で発表された) Thompson の仕事の 中で、ヒープ法、パイプライン・マージ法、双単調法、パ プル法、総当り法などのソート算法の実現のための VLSI 回路が13種類調べられている。これらのソート算法のおの おのについて、1つあるいは複数の回路の接続方法 (一次 元配列。網目、二分木、シャフル交換、CCC、木の網目) が考えられていて、面積×時間²に関する評価が与えられ ている.



4個のレコードに対する反転ソータの操作 [Chen 他 1978 ◎ IEEE 1978]



6個のレコードに対する昇降ソータの操作 [Lee 他 1981 ◎ IEEE 1981]

6.2. 昇降ソータ

梯子形ソータは大幅に改良できる. それは、基本的な 振分け器に比較機能を組み込み、反転ソート方式の代わ りに、昇降ソート方式を用いるものである。"比較/振分" け磁気ペブルソータ" [Lee 他 1981] では、2 N個のキ ーをソートするのに、 N 個の比較/振分けユニットを重 ねたものである。いま、レコード全体が1つのセルに納 まるものとしよう。(それで1つの比較/振分けユニット に2個のレコードが入る.) 昇降ソート法で N=3 の例 を図20に示す(比較/振分けユニット3個でレコード6 個をソートする). 昇降ソータは2段階に分かれている. まず、下方向の入力段階では、2N周期で2N個のキー が入力される。入力段階の各周期では、キーが入力され ると、すべての1'ユニットは、2つのキーの大きいほう を下方のユニットに押し下げる. 上方向の出力段階で は、それぞれのユニットは、2つのキーの小さいほうを 上方のユニットに押し上げる。そして、各周期ごとに1 つずつキーが出力される.

昇降ソータでは、反転ソータで必要であった数多くの 制御線が不要になる. 反転ソータでは、磁気バブル梯子 のスイッチを独立に制御するための多数の制御線を必要 としたのに対して、昇降ソータでは、2つの段階の最初 に、すべての比較/振分けユニットをリセットするため の制御線が1本あればよい。 それで、 比較/振分けユニ ットをチップ上に作るほうが大ファイル用ソータを実現 するのに好都合であろう.

反転ソータも昇降ソータもソート時間と入出力時間を 完全に重ね合わせることができるという大変うまい性質 をもっている。それで、レコードの入出力を逐次的に行 なうという仮定の下では、ファイルのソートが最適なハ ードウェアとして実現できる.

6.3 磁気パブルメモリによるソート

これまで説明したソータでは、磁気パブルのチップの 設計に比較機能を取り入れていた. それで, この種のチ ップは、ソートに必要な論理操作が実行できる知的メモ リでできている. Chung 他 [1980] が提案したソータで は、やはり磁気バブルメモリに比較器を取り入れている が、前の算法では本質的であった入出力機能を取り除い ている. メモリ内でソートする磁気バブル回路を設計す る動機は、磁気パブルメモリがやがて価格的に有利な大 容量記憶装置として使えるという想定からきている. 技

トには、入出力操作や CPU の介在なしに、メモリ内で 実行される比較の結果に応じて、大容量記憶装置内でレ コードが並べ換えられることになる.

> 知的な磁気バブルのモデルが Chung 他[1980]により 4 種類考えられており、モデルごとに別のソート方式が 提案されている。モデルの差異は、磁気バブルのループ の大きさとループ間の (比較のための) スイッチの数に よっている. そのうち2つのモデルは、バブル法と奇偶 転置法をそれぞれ実現するものである。他の2つは、双 単調法を実現している。第一のモデルは、大きさ (n-1) と1の2つのループでなるもので、ループの間に1 つスイッチがある (図 21(a)). これでバブル法を実行 する. 第二のモデルは、大きさ1のループを一次元的に |並べたもので,隣り合うループの間に1つずつスイッチ を置いている (図21(b)). (n-1) 個のスイッチは、奇 偶転置法(1.1節)に従って並列的に比較を実行する. 他 の2つのモデルでは (図21(c), (d), 基本となる考え 方として、(モデル3で同一の大きさ、モデル4で異なる 大きさの)隣り合うループの間のスイッチを開放して、2 つのループを大きいループにまとめることもできるよう になっている. 双単調ソートの各ステップで, 双単調列 をふくむ大きいループが作られる。このソータは、速い 算法を実現しているので、前のものより高速である. し かしその代わりに、ハードウェアが著しく複雑になる. スイッチが多数必要であり、スイッチ当りの状態数もふ える。それで、現在のチップの密度では実現が難しい。 たとえば, バブル法によるソータでは, O(n2) 回の比較回 数でソートするが、わずか1個のスイッチ (3状態) し か必要でない、一方、双単調ソータでは、 $O(n \log^2 n)$ 回の比較でソートできるが、 logn 個の複雑な スイッチ (状態数 $3 \log n$) が要る、磁気パブルソータの設計を詳 しく考えれば、ソートにおける価格と性能の相反する関 係がよくわかる.

6.4 まとめと最近の結果

最近、ハードウェア・ソータが数種類提案 されてお り、それらの実現可能性について予備的な評価が行なわ れている。最も見込みのある方法の1つとして、磁気バ ブルチップに単純なパイプライン式のソート法を実現す るものがあげられる.

しかし、その他の設計もいくつか研究されている。 ご く最近、VLSI ソータの詳しいレイアウトが提案されて いる. 総当りソート法を実現する大容量のセル構造配列




図21 磁気パブルのループ構造 [Chung 他 1980 © IEEE 1980]

が Yasuura 他[1982]により研究されている。 Dohi 他 [1982]には、圧縮された形のデータをソート/マージで きるセルを2分木構造に接続して、強力なソータが作ら れている。どちらのものも、基本となるセルは、十分簡 単なものなので、現在か近い将来の技術で非常に高密度 に詰めることができる.

現在提案されているハードウェア・ソータでは、そこ に使っているソート算法がソート用ネットワークや共有 メモリ型モデルの算法のいずれと比べても, 単 純 で 遅 い. もっと速い VLSI ソータに対して、理論的な計算 量の限界や重要な結果が得られているが[Bilardi と Preparata 1983; Thompson 1983], 高速で大容量の VLSI ソータが実現可能であるかどうかはいぜんわかっ ていない。しかしこの方向での並列ソート法の研究は, 将来性が大きい. ハードウェアの複雑さと時間的能率を 結びつけた, うまい VLSI のモデルが定義できれば, 並列ソート算法の解析が組織的に研究できる。磁気パブ ルメモリ装置に対しては、レコードが逐次的に読み書き されると仮定して、入出力時間がソート時間と完全に重 ね合わせうることを示した。それで、技術の進歩によっ て、やがて、うまく設計されたソート専用装置が、価格 的に有利なものとして、多くの計算機システムに付加さ れることになろう・

7. 結論と研究課題

ここの10年間,並列ソートは集中的に研究されてきた。 現在, 並列ソート算法が数多く知られているし, 新しい

算法も開発されている。 それらは、ネットワーク型から 共有メモリ型や VLSI チップまでさまざまなものであ る. 並列ソートは、理論家にもシステム設計者にも数多 くの研究課題を提供してきた、理論的な見方からは、主 な課題は,ソートやマージの本質的な並列性 を 考 慮 し て、時間に関する理論的下界を達成するような算法を設 計することである. つまり, その算法は, n個の数のソ ートが, O(n) 個処理装置 をもつ 並列計算機 の 上 で, $O(\log n)$ 時間でできるものであろう。実際的な 見方か らは、現在または近い将来の技術でシステム設計に使え るかどうかを調べ,入出力時間も並列ソートのコストに 取り入れて考慮することである.

これまで提案されてきた算法は実にさまざまなもので あるが、大きく分けてネットワーク型、共有メモリ型。 並列ファイルソートの3種類に分類できる. 第一のもの は、非適応型のマージの繰返しに基づく算法である. 基 本的な並列マージ算法2つ(2.1節で説明した奇偶マー ジと双単調マージ) は、当初ソート用ネットワークのた めに提案されたものであるが、後でもっと一般的な並列 計算モデル(疎に結合したネットワークの通信線を通し て処理装置がデータを同期的に交換するもの) に適用さ れている。特に、双単調ソート法は、網目状に接続され た処理装置やシャフル、超立方格子、CCCなどのネット ワークなどに応用されている。

第二の種類の算法では、ネットワーク型算法よりメモ リの参照がもっと融通の効く方式が必要になる. この算 法では、処理装置が1つの大きなメモリ装置に対して読 み書きを行なうという共有メモリのモデルを仮定してい る、ここで、メモリの読み書きには、制限がさまざまな 形で導入されている。大体において、共有メモリ型の並 列ソート算法は、ネットワーク型のものより高速である が、ハードウェアの見方からは、実現がはるかに難し い、表1には、ネットワーク型と共有メモリ型の算法の 主なものについて、処理装置数と計算時間の漸近的な上 界を簡単にまとめている。(ここで、計算時間は、算法 で実行される並列的な比較回数で計っている)。

第三の種類としては、大規模な問題に対して並列性を 限定したソート算法を取り扱った。まず,処理装置数に 比例する要素数のデータに対するブロックソート算法を 調べた。ここで、その比例定数は、処理装置のメモリの 大きさによって定まる。次に、大容量記憶装置のファイ ルをソートするための並列外部ソート算法を 紹介した・

これら3種類のソート算法の他に、6節では、ハード・ ウェア・ソータの設計をいくつか説明した。これまで提 案されているハードウェア・ソータは、処理部分が疎に 接続されて固定されているものとしている。このソータ による並列ソート算法は、高度に同期的であり、大抵。 ネットワーク型と分類した算法 (特に双単調 ソー ト 算 法) から作られたものである. ハードウェア・ソータに は新しい考え方の算法が導入されていないが、その設計 には、並列ソーティング研究の新しく重要な方向が示さ れつつある。そのような方向の1つとして、磁気パブル のような新しい記憶装置技術の特徴を生かした算法の閉 発があげられる。もう1つは、VLSI ハードウェアの複 雑さとコストのモデルを設定して、並列ソート算法を評 価するというものである。

この概説論文からすぐに得られる結論を述べよう. 並 列ソートの研究は大概,ソート算法の理論的な計算時間 を改良する方法の発見に集中されており、他の側面(た とえば技術的な制約やデータへの依存性)が比較的なお ざりにされてきた。典型的なものとしては、並列性や記 憶容量になんの制限もない仮想的な計算機で漸近的に最 小時間をもつ算法の開発である. 現在では、ネットワー ク型でも共有メモリ型でもソートの計算量についてはか なり良く理解されていると思われる。並列ソートの計算 量について残されている研究課題は、主として、チップ 面積と時間を結びつける VLSI 計算量に関する新しいモ デルに関するものである [Thompson 1983].

この10年間は、主として並列ソートの計算量を理論的 に研究してきたので、今後は、現在あるいは近い将来の 技術を前提として、並列ソートの具体化の可能性に関す

表1 並列ソート算法の処理装置数と計算時間

算 法	処理装置数	計算時間
	n	O(n)
Batcher の双単調	$O(n\log^2 n)$	$O(\log^2 n)$
Stone の双単調	n/2	$O(\log^2 n)$
網目状接続双単調	n	$O(\sqrt{n})$
Muller-Preparata	n^2	$O(\log n)$
Hirschberg(1)	n	$O(\log n)$
Hirschberg (2)	$n^{1+1/k}$	$O(k \log n)$
Preparata(1)	n log n	$O(\log n)$
Preparata(2)	n1+1/k	$O(k \log n)$
Ajtai 他	n log n	$O(\log n)$

る側面が組織的に研究されることになると思われる. 並 列ソートが実際上重要なのは、最初の頃の並列ソート算 法が、ハードウェアの問題を解くためのものであったこ とをみればよくわかる。その問題とは、逐次的なソート より小さい遅延時間で、 n本の入力線のすべての順列を 作るスイッチ・ネットワークを設計することである。数 多くの高速並列ソート算法が知られているので、これら が並列計算の現実的なモデルに適用できるかどうか調べ ることは、重要であると思われる。特に、今後一層研究 しなければならないのは、制約付きの並列性(問題の大 きさに対する処理装置数に関する制約を取り除く), 部 分的な情報の伝達(同じ記憶場所から同時読出しをやめ る)、メモリの競合の解決などに関連するものである. もう1つの重要な問題は、これまで並列ソート算法を評 価するのに用いてきた基準を再考することである. 明ら かに、通信、入出力コスト、ハードウェアの複雑さをコ ストの包括的なモデルに取り入れるべきである。それに よって、並列処理装置のさまざまなアーキテクチャを広 く包括できる一般的なモデルが作られることになる。特 に、入力データを処理装置のメモリに読み込むための初 期設定コストは、従来大概の場合、並列ソートの研究で 無視されてきた. 逐次的な内部ソート算法ではこれを無 視しても差支えないが、並列処理では、状況がまったく 別である. 処理装置が1台の場合, 入力データは, 逐次 的にメモリに読み込まれる. 並列処理では、複数の処理 装置が同時に読み書きできる可能性がある。たとえば、 ILLIAC-IV 計算機では、64個の処理装置すべてが並列 的に入出力をするために、固定ヘッドのディスクが使わ れた. しかし、はるかに多くの処理装置が使われる場 合、そのごく一部しか並列的に入出力を実行できない。 それで、並列内部ソートに対しては、算法の評価にデー タを読み書きするためのコストを考慮すべきである。特 に、データをメモリに読み込むのにO(n)時間かかる場

合、 $O(\log n)$ 時間しかかからない並列ソート算法を使 っても意味がなかろう。入出力のコストをモデルに取り 入れることは、大容量ファイルを並列的にソートする間 題に対して一層本質的なものになる. データベース・シ ステムにおけるファイルのソートは、重要なので、今後 この方向でさらに研究されていくことが確実である。

- AJTAI, M., KOMLÓS, J., AND SZEMERÉDI, E. 1983. An $O(n \log n)$ sorting network. In Proceedings of the 15th Annual ACM Symposium on Theory of Computing (Boston, Apr. 25-27). ACM, New York, pp. 1-9.
- ALEKSEYEV, V. E. 1969. On certain algorithms for sorting with minimal memory. Kibernetica 5, 5.
- BANERJEE, J., BAUM, R. I., AND HSIAO, D. K. 1978. Concepts and capabilities of a database computer: ACM Trans. Database Syst. 3, 4 (Dec.),
- BATCHER, K. E. 1968. Sorting networks and their applications. In Proceedings of the 1968 Spring Joint Computer Conference (Atlantic City, N.J., Apr. 30-May 2), vol. 32. AFIPS Press, Reston. Va., pp. 307-314.
- BAUDET, G., AND STEVENSON, D. 1978. Optimal sorting algorithms for parallel computers. IEEE Trans. Comput. C-27, 1 (Jan.).
- BENTLEY, J. L., AND KUNG, H. T. 1979. A tree machine for searching problems. In Proceedings of the 1979 International Conference on Parallel Processing (Aug.).
- BILARDI, G., AND PREPARATA, F. P. 1983. A minimum area VLSI architecture for O(log n) time sorting. TR-1006, Computer Science Department, Univ. of Illinois at Urbana-Champaign (Nov.).
- BITTON, D., AND DEWITT, D. J. 1983. Duplicate record elimination in large data files. ACM Trans. Database Syst. 8, 2 (June), 255-265.
- BITTON-FRIEDLAND, D. 1982. Design, analysis and implementation of parallel external sorting algorithms. Ph.D. dissertation, TR464, Computer Science Department, Univ. of Wisconsin, Madi-
- BORODIN, A., AND HOPCROFT, J. E. 1982. Routing, merging and sorting on parallel models of computation. In Proceedings of the 14th Annual ACM Symposium on Theory of Computing (San Francisco, Calif., May 5-7). ACM, New York, pp. 338-
- BRYANT, R. 1980. External sorting in a layered storage architecture. Lecture. IBM Research Center, Yorktown Heights, N.Y.
- CHEN, T. C., LUM, V. Y., AND TUNG, C. 1978. The rebound sorter: An efficient sort engine for large files. In Proceedings of the 4th International Conference on Very Large Data Bases (West Berlin, FRG, Sept. 13-15). IEEE, New York, 312-318.
- CHUNG, K., LUCCIO, F., AND WONG, C. K. 1980. On the complexity of sorting in magnetic bubble

- memory systems, IEEE Trans. Comput. C-29
- DOHI, Y., SUZUKI, A., AND MATSUI, N. 1982. Hardware sorter and its application to data base machine. In Proceedings of the 9th Conference on Computer Architecture (Austin, Tex., Apr. 26-29). IEEE, New York, pp. 218-225.
- EVEN. S. 1974. Parallelism in tape-sorting. Commun. ACM 17, 4 (Apr.), 202-204.
- FENG, T.-Y. 1981. A survey of interconnection networks. Computer 14, 12 (Dec.).
- FISHBURN, J. P., AND FINKEL, R. A. 1982. Quotient networks. IEEE Trans. Comput. C-31, 4 (Apr.).
- GAVRIL, F. 1975. Merging with parallel processors. Commun. ACM 18, 10 (Oct.), 588-591.
- HIRSCHBERG, D. S. 1978. Fast parallel sorting algorithms, Commun. ACM 21, 8 (Aug.), 657-666.
- HSIAO, D. C., AND MENON, M. J. 1980. Parallel record-sorting methods for hardware realization. Tech. Rep. OSU-CISRC-TR-80-7, Computer and Science Information Dept., Ohio State Univ., Columbus. Ohio (July).
- KNUTH, D. E. 1973. Sorting and searching. In The Art of Computer Programming, vol. 3, Addison-Wesley, Reading, Mass.
- KUMAR, M., AND HIRSCHBERG, D. S. 1983. An efficient implementation of Batcher's odd-even merge algorithm and its application in parallel sorting schemes. IEEE Trans. Comput. C-32
- LEE, D. T., CHANG, H., AND WONG, K. 1981. An onchip compare/steer bubble sorter. IEEE Trans. Comput. C-30 (June).
- LEILICH, H. O., STIEGE, G., AND ZEIDLER, H. C. 1978. A search processor for database management systems. In Proceedings of the 4th Conference on Very Large Databases (West Berlin, FRG, Sept. 13-15). IEEE, New York, pp. 280-287.
- LEISERSON, C. E. 1981. Area-efficient VLSI computation. Ph.D. dissertation. Tech. Rep. CMU-CS-82-108, Computer Science Dept.; Carnegie-Mellon Univ., Pittsburgh, Pa. (Oct.).
- MULLER, D. E., AND PREPARATA, F. P. 1975. Bounds to complexities of networks for sorting and for switching. J. ACM 22, 2 (Apr.), 195-201.
- NASSIMI, D., AND SAHNI, S. 1979. Bitonic sort on a mesh connected parallel computer. IEEE Trans. Comput. C-27, 1 (Jan.).
- NASSIMI, D., AND SAHNI, S. 1982. Parallel algorithms to set up the Benes permutation network. IEEE Trans. Comput. C-31, 2 (Feb.).
- PEASE, M. C. 1977. The indirect binary n-cube microprocessor array. IEEE Trans. Comput. C-26,
- PREPARATA, F. P. 1978. New parallel sorting schemes. IEEE Trans. Comput. C-27, 7 (July).
- PREPARATA, F. P., AND VUILLEMIN, J. 1979. The cube-connected-cycles. In Proceedings of the 20th Symposium on Foundations of Computer Science.
- SELINGER, P. G., ASTRAHAN, M. M., CHAMBERLIN. D. D., LORIE, R. A., AND PRICE, T. G. 1979. Access path selection in a relational database

- system. In Proceedings of the ACM SIGMOD International Conference on Management of Data (Boston, Mass., May 30-June 1). ACM, New York, pp. 23-34.
- SIIILOACH, Y., AND VISHKIN, U. 1981. Finding the maximum, merging and sorting in a parallel computation model. J. Algorithms 2, 1 (Mar.).
- SIEGEL, H. J. 1977. The universality of various types of SIMD machine interconnection networks. In Proceedings of the 4th Annual Symposium on Computer Architecture (Silver Spring, Md., Mar. 23-25). ACM SIGARCH/IEEE-CS, New York.
- SIEGEL, H. J. 1979. Interconnection networks for SIMD machines. IEEE Comput. 12, 6 (June).
- STONE, H. S. 1971. Parallel processing with the perfect shuffle. IEEE Trans. Comput. C-20, 2 (Feb.).
- THOMPSON, C. D. 1980. A complexity theory for VLSI. Ph.D. dissertation, Tech. Rep. CMU-CS-80-140, Computer Science Dept., Carnegie-Mel-

- ion Univ., (Aug.).
- THOMPSON, C. D. 1983. The VLSI complexity of sorting. IEEE Trans. Comput. C-32, 12 (Dec.).
- THOMPSON, C. D., AND KUNG, H. T. 1977. Sorting on a mesh-connected parallel computer. Commun. ACM 20, 4 (Apr.), 263-271.
- VALIANT, L. G. 1975. Parallelism in comparison problems. SIAM J. Comput. 3, 4 (Sept.).
- VAN VOORHIS, D. C. 1971. On sorting networks. Ph.D. dissertation, Computer Science Dept., Stanford Univ., Stanford, Calif.
- VISHKIN U. 1981. Synchronized parallel computation. Ph.D. dissertation, Computer Science Dept., Technion-Israel Institute of Technology, Haifa,
- YASUURA, H., TAKAGI, N., AND YAJIMA, S. 1982. The parallel enumeration sorting scheme for VLSI. IEEE Trans. Comput. C-31, 12 (Dec.).

or Mos (reportation of the 2320) ?

N PEarson STA = 23200 ??