# ĐẠI HỌC QUỐC GIA TP.HÒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN



## TỔ CHÚC VÀ CẦU TRÚC MÁY TÍNH II LỚP: IT012.N21.2

## BÁO CÁO THỰC HÀNH SỐ 1 (LAB 01)

Giảng viên hướng dẫn: Nguyễn Thành Nhân

Sinh viên: Hồ Trọng Hiển

MSSV: 22520414

# MŲC LŲC

I. Mô phỏng chức năng các cổng luận lý:	3
II. Mô phỏng các thiết bị lưu trữ	4
II.1. D LATCH	4
II.2. D FLIP FLOP.	5
III. Bài tập.	5

#### I. Mô phỏng chức năng các cổng luận lý:

#### I.1. Cổng AND



Output sẽ là 1 khi hai input có giá trị 1. Còn lại output sẽ có giá trị 0.

#### I.2. Cổng OR




Output sẽ là 1 khi có ít nhất một input có giá trị 1. Output nhận giá trị 0 khi hai input đầu vào mang giá trị 0.

## I.3. Cổng NOT




Trả về output là kết quả phủ định của input. Input là 0 sẽ trả về 1 và ngược lại.

### I.4. Cổng NAND




Output trả về 0 khi hai input mang giá trị 1. Các trường hợp còn lại đều trả về 1.

## I.5. Cổng NOR




Output trả về 1 khi hai input có giá trị 0. Các trường hợp còn lại đều trả về 0.

### I.6. Cổng XOR



Output trả về 0 khi hai input có cùng giá trị. Các trường hợp còn lại trả về 1.


#### I.7. Cổng XNOR



Output trả về 1 khi hai input có cùng giá trị. Các trường hợp còn lại trả về 0.

#### II. Mô phỏng các thiết bị lưu trữ.


#### II.1. D LATCH



Trigger: High Level

D Latch sẽ lưu dữ liệu tích cực ở mức cao. Khi CLK ở mức 1 thì D Latch sẽ lưu các giá trị ở Input.


#### II.2. D FLIP FLOP



Trigger: Rising Edge

D Flip Flop sẽ lưu dữ liệu tích cực theo cạnh. D Flip Flop sẽ lưu dữ liệu từ input trong khoảng thời gian mà CLK chuyển từ 0 sang 1.


#### II.3. THANH GHI



Thanh ghi 4 bit gồm 4 D Flip Flop. Thanh ghi hoạt động giống với cơ chế của D Flip Flop. Thanh ghi chỉ ghi dữ liệu từ input trong khoảng thời gian CLK chuyển từ 0 sang 1.

#### III. Bài tập.

1. Mô phỏng mạch tổ hợp:



# 2. Mô phỏng mạch tuần tự.

