PROYECTO FINAL FASE-1



JAUREGUI RABELERO HUGO JOHNATHAN HERMOSILLO GUIZAR IRVIN YAEL CRUZ SANCHEZ JUAN PABLO COVARRUBIAS BECERRA JOSE ANTONIO

15/11/2023

Investigación

Procesador MIPS de 32 bits

El procesador MIPS (Microprocessor without Interlocked Pipeline Stages) de 32 bits es una arquitectura de procesador basada en RISC (Reduced Instruction Set Computing). A continuación se detallan algunos de sus elementos y características generales:

- 1. Unidad de control (Control Unit): es la parte del procesador que se encarga de controlar el flujo de datos y de instrucciones a través de las diferentes unidades del procesador.
- 2. Unidad aritmético-lógica (Arithmetic Logic Unit, ALU): es la unidad encargada de realizar las operaciones aritméticas y lógicas básicas, como sumar, restar, multiplicar, dividir, comparar y realizar operaciones booleanas
- 3. Arquitectura RISC: El procesador MIPS utiliza una arquitectura RISC (Reduced Instruction Set Computing) que se caracteriza por tener un conjunto de instrucciones reducido y simple. Esto permite que el procesador pueda ejecutar instrucciones de manera más rápida y eficiente
- 4. Memoria caché: el procesador MIPS utiliza una memoria caché para acelerar el acceso a los datos almacenados en memoria. La memoria caché es una memoria de acceso rápido que almacena copias de los datos más utilizados en la memoria principal.
- 5. FPU (Floating Point Unit): es la unidad encargada de realizar operaciones aritméticas en punto flotante, como sumas, restas, multiplicaciones y divisiones.
- 6. Arquitectura de canalización: El procesador MIPS utiliza una arquitectura de canalización para aumentar la eficiencia en la ejecución de instrucciones. La canalización permite que varias instrucciones se ejecuten al mismo tiempo, 1 reduciendo el tiempo de espera entre instrucciones.
- 7. Registro de propósito general: El procesador MIPS tiene 32 registros de propósito general de 32 bits, que se utilizan para almacenar datos y direcciones de memoria.

Set de instrucciones

INSTRUCCION ADD: La instrucción "add" es una instrucción de tipo R utilizada en la arquitectura de computadoras y en el lenguaje de programación ensamblador. La instrucción "add" se utiliza para sumar dos operandos y almacenar el resultado en un registro de destino.

INSTRUCCION SUB: La instrucción "sub" es una instrucción de tipo R utilizada en la arquitectura de computadoras y en el lenguaje de programación ensamblador. La

instrucción "sub" se utiliza para restar dos operandos y almacenar el resultado en un registro de destino.

INSTRUCCION OR: La instrucción "or" es una instrucción de tipo R utilizada en la arquitectura de computadoras y en el lenguaje de programación ensamblador. La instrucción "or" se utiliza para realizar una operación lógica OR a nivel de bit entre dos operandos y almacenar el resultado en un registro de destino

INSTRUCCION AND: La instrucción "and" es una instrucción de tipo R utilizada en la arquitectura de computadoras y en el lenguaje de programación ensamblador. La instrucción "and" se utiliza para realizar una operación lógica AND a nivel de bit entre dos operandos y almacenar el resultado en un registro de destino.

INSTRUCCION SLT: La instrucción "slt" es una instrucción de tipo R utilizada en la arquitectura de computadoras y en el lenguaje de programación ensamblador. La instrucción "slt" se utiliza para comparar dos valores y almacenar el resultado de la comparación en un registro de destino.

INSTRUCCION NOP: La instrucción "nop" es una instrucción de tipo R utilizada en la arquitectura de computadoras y en el lenguaje de programación ensamblador. La instrucción "nop" (abreviatura de "no operation" o "sin operación" en español) se utiliza para indicar que no se realizará ninguna operación en la ejecución de una instrucción y se utiliza comúnmente como un espacio reservado para futuras expansiones del programa


Personajes

LJUBISA BAJIC: Ljubisa Bajic es un ingeniero en computación que ha trabajado en el diseño de microprocesadores durante más de 30 años. Una de sus contribuciones más importantes en microarquitectura ha sido en la técnica de pipeline en paralelo, que permite que el procesador ejecute múltiples instrucciones simultáneamente. Bajic también ha trabajado en la mejora de la eficiencia energética de los procesadores y ha desarrollado técnicas para reducir el consumo de energía de los circuitos de procesamiento de datos.

JIM KELLER: Jim Keller es otro ingeniero en computación que ha sido fundamental en la evolución de los microprocesadores. Keller ha trabajado en el diseño de procesadores de alta gama durante más de 20 años y ha liderado equipos de diseño en empresas como AMD, Apple e Intel. Una de sus contribuciones más importantes ha sido en la arquitectura de los procesadores x86 de 64 bits, que se utilizan en la mayoría de los ordenadores personales modernos. Keller también ha trabajado en la optimización de la eficiencia energética de los procesadores, la mejora de la velocidad de reloj y la reducción del tamaño de los transistores en los circuitos integrados

Desarrollo

Se implementaron módulos correspondientes a la siguiente imagen:



En código se ve de la siguiente manera:

Adder:

```
`timescale lns/lns
 2
     module Adder (
 3
           input [31:0] suma,
 4
           input [31:0] numprimero,
 5
           output reg [31:0] fuera
 6
     -);
 7
 8
       assign fuera = numprimero + suma;
 9
       endmodule
10
```

<mark>ALU</mark>:

```
module alu(
 2
               input [31:0]op1,
 3
               input [31:0]op2,
               input [3:0]sel,
 4
 5
               output reg [31:0]Resultado,
 6
               output reg zeroflag
     h);
 7
 8
 9
10
11
      always @*
     begin
12
13
               case (sel)
14
                       4'b0000:
15
                               Resultado= opl&op2;
                       4'b0001:
16
17
                               Resultado = opl|op2;
18
                       4'b0010:
19
                               Resultado = opl+op2;
20
                       4'b0110:
21
                               Resultado = op1-op2;
22
                       4'b0111:
23
                               Resultado = op1<op2?1:0;
                       4'b1100:
24
25
                               Resultado = ~(op1 | op2);
26
                       default:
27
                               Resultado =0;
28
               endcase
29
               if (Resultado==0)
30
                       zeroflag=1;
```

Alu control:

```
1
    module ALU_Control(
 2
               input [5:0] functionfield,
 3
 4
               input [1:0]Alu op,
 5
               output reg [3:0]operacion
     -);
 6
      always@*
 8
9
    þ begin
    中
10
               case (Alu_op)
11
               2'b10:
12
                       case (functionfield)
13
                       6'b100000:
                   operacion=4'b0010;
14
               6'b100010:
15
16
                   operacion=4'b0110;
17
               6'b100101:
18
                   operacion=4'b0001;
19
               6'b100100:
20
                   operacion=4'b0000;
21
               6'b101010:
                   operacion=4'b0111;
22
23
               endcase
24
           endcase
25
     - end
26
     L endmodule
27
28
```

Memoria:

```
`timescale lns/lns
 2
     □ module Memoria(
 3
               input Wen,//Senial para escribir
 4
               input [31:0]Adress,//La direccion de la memoria
 5
               input [31:0]DataW,//Escribir un valor nuevo en la memoria
 6
               input Ren,//Senial para leer
 7
               output reg [31:0]DataR//Valor para leer
 8
     h);
 9
10
      reg [31:0] ROM[0:255];
11
12
      always@*
     begin
13
14
               if (Wen)
15
                       ROM[Adress] = DataW;
16
               if (Ren)
17
                       DataR=ROM[Adress];
18
               if (Wen&Ren)
19
                       DataR=0;
20
     - end
21
     - endmodule
22
23
```

Mux 5 bits:

```
`timescale lns/lns
    module Mux5bits(
 3
          input [4:0] Valorenl,
 4
          input [4:0]Valoren0,
5
          input selector,
 6
          output reg [4:0]WriteReg
7
     -);
8
9
      always @*
10
          begin
11
               case (selector)
12
               1'b1:
13
                   WriteReg=Valorenl;
14
               1'b0:
15
                   WriteReg=Valoren0;
16
               endcase
17
           end
18
       endmodule
```

Y así se creó modulo por modulo hasta que cada uno de los módulos se instancio en un TestBench.

Resultados:

Una vez creado el TestBench e instanciado los módulos se corrió la simulación y lo primero fue cargar la memoria de instrucciones

ADD:

```
5 000000_10//ADD $26, $17, $19 70+80=150
6 001_10011
7 11010_000
8 00_100000
9
```

Diciéndole que vamos a sumar lo que este en la posición 17,19 y se lo vamos a agregar a la posición 26.

Corroboramos los resultados de revisando nuestro banco de registros:

2	20
3	x
4	x
5	10
6	15
7	20
8	25
9	30
10	35
11	40
12	45
13	50
14	55
15	60
16	65
17	70
18	75
19	80
20	85
21	90
22	95
23	100
24	105
25	110
26	150

Referencias:

MIPS Architecture. (n.d.). Retrieved from https://mips.com/

LjubisaBajic, Founder and CEO, Tenstorrent - Topio Networks. https://www.topionetworks.com/people/ljubisa-bajic-588b09eb2c537740e300002a

Cutress, I. (2021, May 27). An Interview with Tenstorrent: CEO Ljubisa Bajic and CTO Jim Keller. AnandTech.

 $\underline{https://www.anandtech.com/show/16709/an-interview-with-tenstorrent-ceo-ljubisa-bajic-and-cto-jim-keller}$