

Residência Tecnológica em FPGA - EmbarcaTech
Residente: Hirislayne Batista Ramos dos Santos
Matrícula: 20202EE0007

Unidade 1 - Tarefa 1: Aplicações - Fundamentos de FPGA

1. Objetivo

Projetar um circuito combinacional capaz de ativar um alarme de segurança em um cofre bancário, com base nas condições de horário de funcionamento e autorização do gerente. A tarefa envolve a construção da tabela verdade, derivação da expressão booleana, e o desenho do circuito lógico utilizando portas lógicas básicas.

2. Enunciado - Alarme de Segurança em um Cofre Bancário

Uma agência bancária possui um cofre que só pode ser aberto no horário do expediente do banco e este horário é controlado por um relógio eletrônico. Durante o expediente, um interruptor situado na mesa do gerente deve estar desligado para que o cofre possa ser aberto. Se as condições descritas não forem satisfeitas e mesmo assim o cofre for aberto deve-se soar uma sirene de alarme, ou seja, para não soar o alarme na abertura do cofre, deve-se estar em horário de expediente e com o interruptor desligado.

3. Descrição do sistema

Entrada (Sensores):

- Porta do cofre ($C = 0$ - porta fechada; $C = 1$ - porta aberta)
- Relógio eletrônico ($R = 0$ - fora do expediente; $R = 1$ - horário de expediente)
- Interruptor na mesa do gerente ($I = 0$ - alarme desativado; $I = 1$ - alarme ativado)

Saída (Atuadores):

- Alarme (A): 0 - silencioso, 1 - gerando sinal sonoro.

4. Desenvolvimento

a. Análise do enunciado

Condições de Ativação do alarme:

Fora do Horário de expediente (R=0)

OU

Sem autorização do gerente (interruptor ligado - I=1)

E

Cofre aberto (C=1)

b. Construção da tabela verdade

C	R	I	A
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

c. Dedução da expressão lógica (booleana) correspondente à saída A (alarme)

$$A = C.R'.I' + C.R'.I + C.R.I$$

d. Simplificação da expressão booleana

		CR			
		0 0	0 1	1 1	1 0
I	0	0	0	0	1
	1	0	0	1	1


Usando o método do mapa de Karnaugh teremos:

$$\begin{aligned} A &= C.R'.I' + C.R'.I + C.R.I \\ &= C.R' + C.I \end{aligned}$$

Por meio da álgebra booleana podemos simplificar mais ainda:

$$\begin{aligned} A &= C.R'.I' + C.R'.I + C.R.I \\ &= C.R' + C.I \\ &= C.(R' + I) \end{aligned}$$

e. Representação gráfica do circuito lógico



Link para simulação do circuito: [Arquivo Logisim - Google Drive](#).