



Residência Tecnológica em FPGA - EmbarcaTech / Turma Beta Residente: Hirislayne Batista Ramos dos Santos Matrícula: 20251RSE.MTC0041

Unidade 3 - Capítulo 2: Linguagem VHDL - Registradores

1. Objetivo

Desenvolver a capacidade de projetar, modelar, simular e implementar circuitos digitais por meio da linguagem VHDL (VHSIC *Hardware Description Language*), promovendo a compreensão dos conceitos de lógica digital e sua aplicação prática no desenvolvimento de sistemas embarcados e dispositivos programáveis, como FPGAs.

2. Enunciado - Registrador Paralelo-Paralelo de 8 Bits com Flip-Flops Tipo D

Desenvolver e simular um registrador paralelo de 8 bits utilizando flip-flops tipo D, onde cada flip-flop possui apenas entrada D e entrada de clock. O registrador deve permitir o armazenamento de dados paralelos e a atualização simultânea de todos os bits a cada pulso ascendente de clock.

3. Requisitos

- Implementar em VHDL um registrador paralelo de 8 bits utilizando flip-flops tipo D, onde:
 - o Cada flip-flop deve ter entrada D, entrada de clock e saída Q e Q'.
 - O registrador deve possuir uma entrada de clock comum para todos os flip-flops.
 - Os dados de entrada devem ser carregados de forma paralela em cada pulso ascendente de clock.
 - Comprove o seu funcionamento e apresente o relatório da implementação
- Desenvolver um testbench que simule o comportamento do registrador, fornecendo diferentes valores de entrada e analisando as saídas. Relate a simulação e anexe os códigos .vhdl do registrador e do testbench.

4. Desenvolvimento

a. Implementação dos Códigos em VHDL:

Primeiro, foi criado o componente básico, o flip-flop tipo D:

Código flip_flop_D.vhd





```
use IEEE.STD LOGIC 1164.ALL;
       if rising edge(clk) then
```

Com isso, construímos o registrador de entrada e saída paralelo usando 8 flip-flops tipo D implementado anteriormente:

Código registrador_8bits.vhd

```
-- Residencia Tecnologica em FPGA - Residente: Hirislayne Batista
-- Data: 17/09/2025
-- Descrição: O registrador possui uma entrada de clock comum para todos os
```





```
use IEEE.STD LOGIC 1164.ALL;
       Q_out : out std_logic_vector(7 downto 0); -- Saída paralela Q de 8
               Q => Q_out(i),
               Qn => Qn out(i)
```





```
);
end generate gen_ff;
end structural;
```

E por fim, o seu testbench.

Código tb_registrador_8bits.vhd

```
signal Q out : std logic vector(7 downto 0);
```





```
wait for CLK PERIOD/2;
```

b. Compilação e Simulação





Para compilar e simular o circuito implementado nos códigos acima, execute os seguintes comandos na Terminal:

Compilar os componentes

ghdl -a flip_flop_D.vhd ghdl -a registrador_8bits.vhd ghdl -a tb_registrador_8bits.vhd

• Elaborar o testbench

ghdl -e tb_registrador_8bits

Executar a simulação e gerar waveform

ghdl -r tb_registrador_8bits --vcd=waveform.vcd --stop-time=200ns

Visualizar a forma de onda no GTKWave

gtkwave waveform.vcd

Com isso, por meio do comando *dir* é possível ver o diretório completo contendo os arquivos criados (.vhd, .vcd e .cf):


Mode	LastWriteTime		Length	Name
-a	17/09/2025	15:26	1201	flip_flop_D.vhd
-a	17/09/2025	15:37	1384	registrador_8bits.vhd
-a	17/09/2025	15:47	1646	tb_registrador_8bits.vhd
-a	17/09/2025	15:47	5129	waveform.vcd
-a	17/09/2025	15:47	580	work-obj93.cf

Fonte: Terminal no VSCode.

Na tela do GTKWave adicione os sinais (contidos na instância *uut* criada na aba do canto superior esquerdo) e ajuste as formas de ondas por meio da lupa "*Zoom Fit*" para melhor visualização.








Fonte: GTKWave no VSCode.

Sendo assim, podemos ver o comportamento das saídas do registrador por meio dos valores de entrada fornecidos no arquivo de testbench.



Fonte: GTKWave no VSCode.

Link para acesso à pasta do projeto: Arquivo Tarefa U3C2 - Google Drive.