

RL78/G11

ユーザーズマニュアル ハードウェア編

16 ビット・シングルチップ・マイクロコントローラ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、
家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、
金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

6. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
10. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
12. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力ブルアップ電源を入れないでください。入力信号や入出力ブルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違くと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

このマニュアルの使い方

対象者 このマニュアルは RL78/G11 の機能を理解し、その応用システムや応用プログラムを設計、開発するユーザのエンジニアを対象としています。
対象製品は、次に示す各製品です。

- 10 ピン： R5F1051A
- 16 ピン： R5F1054A
- 20 ピン： R5F1056A
- 24 ピン： R5F1057A
- 25 ピン： R5F1058A

目的 このマニュアルは、次の構成に示す機能をユーザに理解していただくことを目的としています。

構成 RL78/G11のマニュアルは、このマニュアルとソフトウェア編(RL78ファミリ共通)の2冊に分かれています。

RL78/G11
ユーザーズ・マニュアル
ハードウェア編

- 端子機能
- 内部ブロック機能
- 割り込み
- その他の内蔵周辺機能
- 電気的特性

RL78ファミリ
ユーザーズ・マニュアル
ソフトウェア編

- CPU機能
- 命令セット
- 命令の説明

読み方 このマニュアルを読むにあたっては、電気、論理回路、マイクロコントローラの一般知識を必要とします。

□ 一通りの機能を理解しようとするとき

→目次に従って読んでください。本文欄外の★印は、本版で改訂された主な箇所を示しています。

この“★”をPDF上でコピーして「検索する文字列」に指定することによって、改版箇所を容易に検索できます。

□ レジスタ・フォーマットの見方

→ビット番号を□で囲んでいるものは、そのビット名称がアセンブラでは予約語に、コンパイラでは#pragma sfr指令で、sfr変数として定義されているものです。

□ RL78/G11マイクロコントローラの命令機能の詳細を知りたいとき

→別冊のRL78ファミリ ユーザーズ・マニュアル ソフトウェア編(R01US0015J)を参照してください。

凡例	データ表記の重み：	左が上位桁，右が下位桁
	アクティブ・ロウの表記：	<u>xxx</u> (端子，信号名称に上線)
	注：	本文中につけた注の説明
	注意：	気をつけて読んでいただきたい内容
	備考：	本文の補足説明
	数の表記：	2進数...xxxx または xxxxB
		10進数...xxxx
		16進数...xxxxH

関連資料

関連資料は暫定版の場合がありますが，この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

デバイスの関連資料

資料名	資料番号	
	和文	英文
RL78/G11 ユーザーズ・マニュアル ハードウェア編	このマニュアル	R01UH0637E
RL78 ファミリ ユーザーズ・マニュアル ソフトウェア編	R01US0015J	R01US0015E

フラッシュ・メモリ書き込み用の資料(ユーザーズ・マニュアル)

資料名	資料番号	
	和文	英文
PG-FP6 フラッシュメモリプログラマ ユーザーズマニュアル	R20UT4025J	R20UT4025E
E1, E20 エミュレータ ユーザーズマニュアル	R20UT0398J	R20UT0398E
E2 エミュレータ ユーザーズマニュアル	R20UT3538J	R20UT3538E
E2 Lite エミュレータ ユーザーズマニュアル	R20UT3240J	R20UT3240E
Renesas Flash Programmer フラッシュ書き込みソフトウェア ユーザーズマニュアル	R20UT4066J	R20UT4066E
ルネサスフラッシュ開発ツールキット ユーザーズマニュアル	R20UT0508J	R20UT0508E

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには，必ず最新の資料をご使用ください。

その他の資料

資料名	資料番号	
	和文	英文
ルネサス マイクロコンピュータ RL78 ファミリ	R01CP0003J	R01CP0003E
半導体パッケージ実装マニュアル	R50ZZ0003J	R50ZZ0003E
信頼性ハンドブック	R51ZZ0001J	R51ZZ0001E

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには、必ず最新の資料をご使用ください。

すべての商標および登録商標は、それぞれの所有者に帰属します。
EEPROMは、ルネサス エレクトロニクス株式会社の登録商標です。
SuperFlashは、米国 Silicon Storage Technology, Inc.の米国、日本などの国における登録商標です。

注意：本製品は Silicon Storage Technology, Inc. からライセンスを受けた SuperFlash® を使用しています。

目次

1.	概説	1
1.1	特徴	1
1.2	型名一覧	4
1.3	端子接続図(Top View)	6
1.3.1	10ピン製品	6
1.3.2	16ピン製品	6
1.3.3	20ピン製品	6
1.3.4	24ピン製品	7
1.3.5	25ピン製品	8
1.4	端子名称	9
1.5	ブロック図	10
1.5.1	10ピン製品	10
1.5.2	16ピン製品	11
1.5.3	20ピン製品	12
1.5.4	24, 25ピン製品	13
1.6	機能概要	14
2.	端子機能	17
2.1	ポート機能	17
2.1.1	10ピン製品	18
2.1.2	16ピン製品	19
2.1.3	20ピン製品	20
2.1.4	24ピン製品	21
2.1.5	25ピン製品	22
2.2	ポート以外の機能	24
2.2.1	製品別の搭載機能	24
2.2.2	機能説明	27
2.3	未使用端子の処理	29
2.4	端子ブロック図	30
3.	CPUアーキテクチャ	41
3.1	メモリ空間	42
3.1.1	内部プログラム・メモリ空間	45
3.1.2	ミラー領域	49
3.1.3	内部データ・メモリ空間	51
3.1.4	特殊機能レジスタ(SFR : Special Function Register)領域	52
3.1.5	拡張特殊機能レジスタ(2nd SFR : 2nd Special Function Register)領域	52
3.1.6	データ・メモリ・アドレッシング	53
3.2	プロセッサ・レジスタ	54
3.2.1	制御レジスタ	54
3.2.2	汎用レジスタ	57
3.2.3	ES, CSレジスタ	58
3.2.4	特殊機能レジスタ(SFR : Special Function Register)	59
3.2.5	拡張特殊機能レジスタ(2nd SFR : 2nd Special Function Register)	63
3.3	命令アドレスのアドレッシング	71

3.3.1	レラティブ・アドレッシング	71
3.3.2	イミディエト・アドレッシング	71
3.3.3	テーブル・インダイレクト・アドレッシング	72
3.3.4	レジスタ・インダイレクト・アドレッシング	73
3.4	処理データ・アドレスに対するアドレッシング	74
3.4.1	インプライド・アドレッシング	74
3.4.2	レジスタ・アドレッシング	74
3.4.3	ダイレクト・アドレッシング	75
3.4.4	ショート・ダイレクト・アドレッシング	76
3.4.5	SFRアドレッシング	77
3.4.6	レジスタ・インダイレクト・アドレッシング	78
3.4.7	ベースト・アドレッシング	79
3.4.8	ベースト・インデクスト・アドレッシング	82
3.4.9	スタック・アドレッシング	83
4.	ポート機能	86
4.1	ポートの機能	86
4.2	ポートの構成	87
4.2.1	ポート0	88
4.2.2	ポート2	88
4.2.3	ポート3	89
4.2.4	ポート4	89
4.2.5	ポート5	90
4.2.6	ポート12	90
4.2.7	ポート13	90
4.3	ポート機能を制御するレジスタ	91
4.3.1	ポート・モード・レジスタ (PMxx)	93
4.3.2	ポート・レジスタ (Pxx)	94
4.3.3	プルアップ抵抗オプション・レジスタ (PUxx)	95
4.3.4	ポート入力モード・レジスタ (PIMxx)	96
4.3.5	ポート出力モード・レジスタ (POMxx)	97
4.3.6	ポート・モード・コントロール・レジスタ (PMCxx)	98
4.3.7	周辺I/Oリダイレクション・レジスタ (PIORx)	99
4.3.8	グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS)	100
4.4	ポート機能の動作	101
4.4.1	入出力ポートへの書き込み	101
4.4.2	入出力ポートからの読み出し	101
4.4.3	入出力ポートでの演算	101
4.4.4	入出力バッファによる異電位(1.8 V系, 2.5 V系, 3.0 V系)対応	102
4.5	兼用機能使用時のレジスタの設定	105
4.5.1	兼用機能使用時の基本的な考え方	105
4.5.2	出力機能を使用しない兼用機能のレジスタ設定	106
4.5.3	使用するポート機能および兼用機能のレジスタ設定例	108
4.6	ポート機能使用時の注意事項	120
4.6.1	ポート・レジスタ n (Pn)に対する1ビット・メモリ操作命令に関する注意事項	120
4.6.2	端子設定に関する注意事項	121
5.	オペレーション・ステート・コントロール	122
5.1	オペレーション・ステート・コントロールの構成	122

5.2	オペレーション・ステート・コントロールを制御するレジスタ	124
5.2.1	フラッシュ動作モード選択レジスタ (FLMODE)	124
5.2.2	フラッシュ動作モード・プロテクト・レジスタ (FLMWRP)	126
5.2.3	レギュレータ・モード制御レジスタ (PMMC)	126
5.3	フラッシュ動作モードの初期設定	127
5.4	フラッシュ動作モードの遷移	128
5.5	フラッシュ動作モードの詳細	129
5.5.1	HS (高速メイン)モードの詳細	129
5.5.2	LS (低速メイン)モードの詳細	130
5.5.3	LP (低電力メイン)モードの詳細	131
5.5.4	LV (低電圧メイン)モードの詳細	132
6.	クロック発生回路	133
6.1	クロック発生回路の機能	133
6.2	クロック発生回路の構成	136
6.3	クロック発生回路を制御するレジスタ	138
6.3.1	クロック動作モード制御レジスタ (CMC)	138
6.3.2	システム・クロック制御レジスタ (CKC)	140
6.3.3	クロック動作ステータス制御レジスタ (CSC)	142
6.3.4	発振安定時間カウンタ状態レジスタ (OSTC)	143
6.3.5	発振安定時間選択レジスタ (OSTS)	145
6.3.6	サブシステム・クロック選択レジスタ (CKSEL)	147
6.3.7	周辺イネーブル・レジスタ 0, 1, 2 (PER0, PER1, PER2)	148
6.3.8	動作スピード・モード制御レジスタ (OSMC)	153
6.3.9	高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)	154
6.3.10	高速オンチップ・オシレータ・トリミング・レジスタ (HIOTRM)	155
6.3.11	中速オンチップ・オシレータ周波数選択レジスタ (MOCODIV)	156
6.4	システム・クロック発振回路	157
6.4.1	X1 発振回路	157
6.4.2	高速オンチップ・オシレータ	160
6.4.3	中速オンチップ・オシレータ	160
6.4.4	低速オンチップ・オシレータ	160
6.5	クロック発生回路の動作	161
6.6	クロックの制御	163
6.6.1	高速オンチップ・オシレータの設定例	163
6.6.2	X1 発振回路の設定例	165
6.6.3	CPUクロック状態移行図	167
6.6.4	CPUクロックの移行前の条件と移行後の処理	171
6.6.5	CPUクロックの切り替えとメイン・システム・クロックの切り替えに要する時間	173
6.6.6	クロック発振停止前の条件	175
6.7	発振子と発振回路定数	176
7.	タイマ・アレイ・ユニット	177
7.1	タイマ・アレイ・ユニットの機能	179
7.1.1	単独チャネル動作機能	179
7.1.2	複数チャネル連動動作機能	180
7.1.3	8ビット・タイマ動作機能(チャネル1, 3のみ)	182
7.2	タイマ・アレイ・ユニットの構成	183
7.2.1	タイマ・カウンタ・レジスタ mn (TCRmn)	187

7.2.2	タイマ・データ・レジスタ mn (TDRmn)	189
7.3	タイマ・アレイ・ユニットを制御するレジスタ	190
7.3.1	周辺イネーブル・レジスタ 0 (PER0)	191
7.3.2	周辺リセット制御レジスタ 0 (PRR0)	192
7.3.3	タイマ・クロック選択レジスタ m (TPSm)	193
7.3.4	タイマ・モード・レジスタ mn (TMRmn)	196
7.3.5	タイマ・ステータス・レジスタ mn (TSRmn)	201
7.3.6	タイマ・チャンネル許可ステータス・レジスタ m (TEm)	202
7.3.7	タイマ・チャンネル開始レジスタ m (TSM)	203
7.3.8	タイマ・チャンネル停止レジスタ m (TTm)	205
7.3.9	タイマ入力選択レジスタ 0 (TIS0)	206
7.3.10	タイマ出力許可レジスタ m (TOEm)	207
7.3.11	タイマ出力レジスタ m (TOM)	208
7.3.12	タイマ出力レベル・レジスタ m (TOLm)	209
7.3.13	タイマ出力モード・レジスタ m (TOMm)	210
7.3.14	入力切り替え制御レジスタ (ISC)	211
7.3.15	ノイズ・フィルタ許可レジスタ 1 (NFEN1)	212
7.3.16	タイマ入出力端子のポート機能を制御するレジスタ	213
7.4	タイマ・アレイ・ユニットの基本ルール	214
7.4.1	複数チャンネル連動動作機能の基本ルール	214
7.4.2	8ビット・タイマ動作機能の基本ルール(チャンネル1, 3のみ)	216
7.5	カウンタの動作	217
7.5.1	カウント・クロック (f _{TCLK})	217
7.5.2	カウンタのスタート・タイミング	219
7.5.3	カウンタの動作	220
7.6	チャンネル出力(TOMn端子)の制御	225
7.6.1	TOMn端子の出力回路の構成	225
7.6.2	TOMn端子の出力設定	226
7.6.3	チャンネル出力操作時の注意事項	227
7.6.4	TOMnビットの一括操作	232
7.6.5	カウント動作開始時のタイマ割り込みとTOMn端子出力について	233
7.7	タイマ入力(TImn)の制御	234
7.7.1	TImnの入力回路構成	234
7.7.2	ノイズ・フィルタ	234
7.7.3	チャンネル入力操作時の注意事項	235
7.8	タイマ・アレイ・ユニットの単独チャンネル動作機能	236
7.8.1	インターバル・タイマ／方形波出力としての動作	236
7.8.2	外部イベント・カウンタとしての動作	241
7.8.3	分周器としての動作	245
7.8.4	入力パルス間隔測定としての動作	249
7.8.5	入力信号のハイ／ロウ・レベル幅測定としての動作	253
7.8.6	ディレイ・カウンタとしての動作	257
7.9	タイマ・アレイ・ユニットの複数チャンネル連動動作機能	261
7.9.1	ワンショット・パルス出力機能としての動作	261
7.9.2	2入力式ワンショット・パルス出力としての動作	268
7.9.3	PWM機能としての動作	275
7.9.4	多重PWM出力機能としての動作	282
7.10	タイマ・アレイ・ユニット使用時の注意事項	290
7.10.1	タイマ出力使用時の注意事項	290

8.	12ビット・インターバル・タイマ	291
8.1	12ビット・インターバル・タイマの機能	291
8.2	12ビット・インターバル・タイマの構成	291
8.3	12ビット・インターバル・タイマを制御するレジスタ	292
8.3.1	周辺イネーブル・レジスタ2 (PER2)	292
8.3.2	周辺リセット制御レジスタ2 (PRR2)	293
8.3.3	動作スピード・モード制御レジスタ (OSMC)	293
8.3.4	タイマ・クロック選択レジスタ3 (TPS3)	294
8.3.5	12ビット・インターバル・タイマ・コントロール・レジスタ (ITMC)	295
8.4	12ビット・インターバル・タイマの動作	296
8.4.1	12ビット・インターバル・タイマの動作タイミング	296
8.4.2	HALT/STOP モードから復帰後にカウンタ動作開始し、 再度HALT/STOPモードへの移行	297
9.	8ビット・インターバル・タイマ	298
9.1	概要	298
9.2	入出力端子	300
9.3	レジスタの説明	300
9.3.1	8ビット・インターバル・タイマ・カウンタ・レジスタ n_i (TRT n_i) ($n = 0, i = 0, 1$)	301
9.3.2	8ビット・インターバル・タイマ・カウンタ・レジスタ n (TRT n) ($n = 0$)	301
9.3.3	8ビット・インターバル・タイマ・コンペア・レジスタ n_i (TRTCMP n_i) ($n = 0, i = 0, 1$)	302
9.3.4	8ビット・インターバル・タイマ・コンペア・レジスタ n (TRTCMP n) ($n = 0$)	302
9.3.5	8ビット・インターバル・タイマ制御レジスタ n (TRTCR n) ($n = 0$)	303
9.3.6	8ビット・インターバル・タイマ分周レジスタ n (TRTMD n) ($n = 0$)	304
9.4	動作説明	305
9.4.1	カウンタ・モード	305
9.4.2	タイマ動作	306
9.4.3	開始/停止タイミング	308
9.4.3.1	カウンタ・ソース (fil) 選択時	308
9.4.3.2	カウンタ・ソース (fil/2 ^m) 選択時	310
9.4.4	コンペア・レジスタ値の反映タイミング	312
9.4.5	8ビット・インターバル・タイマの設定手順	313
9.5	8ビット・インターバル・タイマ使用上の注意事項	314
9.5.1	動作モード設定変更について	314
9.5.2	コンペア・レジスタへのアクセスについて	314
9.5.3	8ビット・インターバル・タイマ設定手順について	314
10.	16ビット・タイマKB0	315
10.1	16ビット・タイマKB0の機能	315
10.2	16ビット・タイマKB0の構成	317
10.2.1	16ビット・タイマKBコンペア・レジスタ n_0 - n_3 (TKBCR n_0 -TKBCR n_3)	319
10.2.2	16ビット・タイマKBトリガ・コンペア・レジスタ n (TKBTGCR n)	319
10.3	16ビット・タイマKB0を制御するレジスタ	320
10.3.1	周辺イネーブル・レジスタ2 (PER2)	321
10.3.2	周辺リセット制御レジスタ2 (PRR2)	321
10.3.3	タイマ・クロック選択レジスタ2 (TPS2)	322
10.3.4	16ビット・タイマKB動作制御レジスタ n_0 (TKBCTL n_0)	324
10.3.5	16ビット・タイマKB動作制御レジスタ n_1 (TKBCTL n_1)	326

10.3.6	16ビット・タイマKB出力制御レジスタ n0 (TKBIOCN0)	327
10.3.7	16ビット・タイマKB出力制御レジスタ n1 (TKBIOCN1)	328
10.3.8	16ビット・タイマKBフラグ・レジスタ n (TKBFLGN)	329
10.3.9	16ビット・タイマKBトリガ・レジスタ n (TKBTRGN)	330
10.3.10	16ビット・タイマKBフラグ・クリア・トリガ・レジスタ n (TKBCLRn)	331
10.3.11	16ビット・タイマKBディザリング数レジスタ n0, n1 (TKBDNRn0, TKBDNRn1)	332
10.3.12	16ビット・タイマKBコンペア1L&ディザリング数レジスタ n0 (TKBCRLDn0)	333
10.3.13	16ビット・タイマKBコンペア3L&ディザリング数レジスタ n1 (TKBCRLDn1)	333
10.3.14	16ビット・タイマKBソフト・スタート初期デューティ・レジスタ n0, n1 (TKBSIRn0, TKBSIRn1)	334
10.3.15	16ビット・タイマKBソフト・スタート・ステップ幅レジスタ n0, n1 (TKBSSRn0, TKBSSRn1)	334
10.3.16	16ビット・タイマKB最大周波数リミット設定レジスタ n (TKBMFRn)	335
10.3.17	周辺機能切り替えレジスタ 0 (PFSEL0)	336
10.3.18	外部割り込みエッジ許可レジスタ (INTPEG)	338
10.3.19	16ビット・タイマKB入出力端子のポート機能を制御するレジスタ	339
10.4	16ビット・タイマKB0の動作	340
10.4.1	カウンタ基本動作	343
10.4.2	デフォルト・レベルとアクティブ・レベル	343
10.4.3	動作停止と動作開始	347
10.4.4	一斉書き込み動作	350
10.4.5	単体動作モード (TKBCRn0による周期制御)	351
10.4.6	単体動作モード (外部トリガ入力による周期制御)	357
10.4.7	インターリーブPFC (Power Factor Correction) 出力モード	364
10.5	16ビット・タイマKB0のオプション機能	377
10.5.1	トリガ出力機能	378
10.5.2	PWM出力ディザリング機能	379
10.5.3	PWM出力ソフト・スタート機能	383
10.5.4	最大周波数リミット機能	386
10.6	強制出力停止機能	388
10.6.1	強制出力停止機能1と強制出力停止機能2	389
10.6.2	強制出力停止機能の構成	391
10.6.3	強制出力停止機能を制御するレジスタ	391
10.6.3.1	強制出力停止機能制御レジスタ n0, n1 (TKBPACTLn0, TKBPACTLn1)	392
10.6.3.2	強制出力停止機能制御レジスタ n2 (TKBPACTLn2)	394
10.6.3.3	強制出力停止機能フラグ・レジスタ (TKBPAFLGN)	395
10.6.3.4	強制出力停止機能1開始トリガ・レジスタ n (TKBPAHFSn)	396
10.6.3.5	強制出力停止機能1解除トリガ・レジスタ n (TKBPAHFTn)	396
10.7	強制出力停止機能1の動作説明	397
10.7.1	強制出力停止機能1の概要	397
10.7.2	強制出力停止機能1のソフトウェア解除操作	398
10.7.3	強制出力停止機能1の基本動作	399
10.8	強制出力停止機能2の動作説明	403
10.8.1	強制出力停止機能2の概要	403
10.8.2	強制出力停止機能2の基本動作	404
11.	クロック出力／ブザー出力制御回路	406
11.1	クロック出力／ブザー出力制御回路の機能	406
11.2	クロック出力／ブザー出力制御回路の構成	407

11.3	クロック出力／ブザー出力制御回路を制御するレジスタ	407
11.3.1	クロック出力選択レジスタ n (CKSn)	407
11.3.2	クロック出力／ブザー出力端子のポート機能を制御するレジスタ	409
11.4	クロック出力／ブザー出力制御回路の動作	410
11.4.1	出力端子の動作	410
11.5	クロック出力／ブザー出力制御回路の注意事項	410
12.	ウォッチドッグ・タイマ	411
12.1	ウォッチドッグ・タイマの機能	411
12.2	ウォッチドッグ・タイマの構成	412
12.3	ウォッチドッグ・タイマを制御するレジスタ	413
12.3.1	ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)	413
12.4	ウォッチドッグ・タイマの動作	414
12.4.1	ウォッチドッグ・タイマの動作制御	414
12.4.2	ウォッチドッグ・タイマのオーバフロー時間の設定	415
12.4.3	ウォッチドッグ・タイマのウインドウ・オープン期間の設定	416
12.4.4	ウォッチドッグ・タイマのインターバル割り込みの設定	418
13.	シリアル・アレイ・ユニット	419
13.1	シリアル・アレイ・ユニットの機能	420
13.1.1	3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)	420
13.1.2	UART (UART0, UART1)	421
13.1.3	簡易I ² C (IIC00, IIC01, IIC10, IIC11)	422
13.2	シリアル・アレイ・ユニットの構成	423
13.2.1	シフト・レジスタ	426
13.2.2	シリアル・データ・レジスタ mn (SDRmn) の下位 8/9 ビット	426
13.3	シリアル・アレイ・ユニットを制御するレジスタ	428
13.3.1	周辺イネーブル・レジスタ 0 (PER0)	429
13.3.2	周辺リセット制御レジスタ 0 (PRR0)	430
13.3.3	シリアル・クロック選択レジスタ m (SPSm)	431
13.3.4	シリアル・モード・レジスタ mn (SMRmn)	433
13.3.5	シリアル通信動作設定レジスタ mn (SCRmn)	434
13.3.6	シリアル・データ・レジスタ mn (SDRmn)	437
13.3.7	シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn)	439
13.3.8	シリアル・ステータス・レジスタ mn (SSRmn)	440
13.3.9	シリアル・チャネル開始レジスタ m (SSm)	442
13.3.10	シリアル・チャネル停止レジスタ m (STm)	443
13.3.11	シリアル・チャネル許可ステータス・レジスタ m (SEm)	444
13.3.12	シリアル出力許可レジスタ m (SOEm)	445
13.3.13	シリアル出力レジスタ m (SOM)	446
13.3.14	シリアル出力レベル・レジスタ m (SOLm)	447
13.3.15	シリアル・スタンバイ・コントロール・レジスタ m (SSCm)	449
13.3.16	入力切り替え制御レジスタ (ISC)	450
13.3.17	ノイズ・フィルタ許可レジスタ 0 (NFEN0)	451
13.3.18	シリアル入出力端子のポート機能を制御するレジスタ	452
13.4	動作停止モード	453
13.4.1	ユニット単位で動作停止とする場合	453
13.4.2	チャネルごとに動作停止とする場合	454
13.5	3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)通信の動作	455

13.5.1	マスタ送信	457
13.5.2	マスタ受信	465
13.5.3	マスタ送受信	473
13.5.4	スレーブ送信	481
13.5.5	スレーブ受信	489
13.5.6	スレーブ送受信	495
13.5.7	SNOOZE モード機能	503
13.5.8	転送クロック周波数の算出	508
13.5.9	3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)通信時におけるエラー発生時の 処理手順	510
13.6	スレーブ・セレクト入力機能付クロック同期シリアル通信の動作	511
13.6.1	スレーブ送信	514
13.6.2	スレーブ受信	524
13.6.3	スレーブ送受信	531
13.6.4	転送クロック周波数の算出	541
13.6.5	スレーブ・セレクト入力機能付クロック同期シリアル通信時におけるエラー 発生時の処理手順	543
13.7	UART (UART0, UART1)通信の動作	544
13.7.1	UART 送信	547
13.7.2	UART 受信	556
13.7.3	SNOOZE モード機能	563
13.7.4	ボー・レートの算出	571
13.7.5	UART (UART0, UART1)通信時におけるエラー発生時の処理手順	575
13.8	LIN通信の動作	576
13.8.1	LIN送信	576
13.8.2	LIN受信	579
13.9	簡易I ² C (IIC00, IIC01, IIC10, IIC11)通信の動作	584
13.9.1	アドレス・フィールド送信	586
13.9.2	データ送信	591
13.9.3	データ受信	594
13.9.4	ストップ・コンディション発生	598
13.9.5	転送レートの算出	599
13.9.6	簡易I ² C (IIC00, IIC01, IIC10, IIC11)通信時におけるエラー発生時の処理手順	601
14.	シリアル・インタフェースIICA	602
14.1	シリアル・インタフェースIICAの機能	602
14.2	シリアル・インタフェースIICAの構成	605
14.3	シリアル・インタフェースIICAを制御するレジスタ	608
14.3.1	周辺イネーブル・レジスタ0 (PER0)	609
14.3.2	周辺リセット制御レジスタ0 (PRR0)	610
14.3.3	IICAコントロール・レジスタn0 (IICCTLn0)	610
14.3.4	IICAステータス・レジスタn (IICSn)	615
14.3.5	IICAフラグ・レジスタn (IICFn)	617
14.3.6	IICAコントロール・レジスタn1 (IICCTLn1)	619
14.3.7	IICAロウ・レベル幅設定レジスタn (IICWLn)	621
14.3.8	IICAハイ・レベル幅設定レジスタn (IICWHn)	621
14.3.9	IICA入出力端子のポート機能を制御するレジスタ	622
14.4	I ² Cバス・モードの機能	623
14.4.1	端子構成	623

14.4.2	IICWLn, IICWHnレジスタによる転送クロック設定方法	624
14.5	I ² Cバスの定義および制御方法	626
14.5.1	スタート・コンディション	626
14.5.2	アドレス	627
14.5.3	転送方向指定	627
14.5.4	アクノリッジ(ACK)	628
14.5.5	ストップ・コンディション	629
14.5.6	ウェイト	630
14.5.7	ウェイト解除方法	632
14.5.8	割り込み要求(INTIICAn)発生タイミングおよびウェイト制御	633
14.5.9	アドレスの一致検出方法	634
14.5.10	エラーの検出	634
14.5.11	拡張コード	635
14.5.12	アービトレーション	636
14.5.13	ウエイク・アップ機能	638
14.5.14	通信予約	641
14.5.15	その他の注意事項	645
14.5.16	通信動作	646
14.5.17	I ² C割り込み要求(INTIICAn)の発生タイミング	654
14.6	タイミング・チャート	675
15.	データ演算回路(DOC)	690
15.1	概要	690
15.2	データ演算回路を制御するレジスタ	691
15.2.1	周辺イネーブル・レジスタ2 (PER2)	692
15.2.2	周辺リセット制御レジスタ2 (PRR2)	693
15.2.3	DOCコントロールレジスタ (DOCR)	694
15.2.4	DOCデータインプットレジスタ (DODIR)	695
15.2.5	DOCデータセッティングレジスタ (DODSR)	695
15.3	動作説明	696
15.3.1	データ比較モード	696
15.3.2	データ加算モード	697
15.3.3	データ減算モード	698
15.4	割り込み要求	699
16.	A/Dコンバータ	700
16.1	A/Dコンバータの機能	700
16.2	A/Dコンバータの構成	703
16.3	A/Dコンバータを制御するレジスタ	705
16.3.1	周辺イネーブル・レジスタ0 (PER0)	706
16.3.2	周辺リセット制御レジスタ0 (PRR0)	707
16.3.3	A/Dコンバータ・モード・レジスタ0 (ADM0)	708
16.3.4	A/Dコンバータ・モード・レジスタ1 (ADM1)	716
16.3.5	A/Dコンバータ・モード・レジスタ2 (ADM2)	717
16.3.6	10ビットA/D変換結果レジスタ (ADCR)	719
16.3.7	8ビットA/D変換結果レジスタ (ADCRH)	719
16.3.8	アナログ入力チャネル指定レジスタ (ADS)	720
16.3.9	変換結果比較上限値設定レジスタ (ADUL)	722
16.3.10	変換結果比較下限値設定レジスタ (ADLL)	722

16.3.11	A/Dテスト・レジスタ (ADTES)	723
16.3.12	アナログ入力端子のポート機能を制御するレジスタ	724
16.4	A/Dコンバータの変換動作	725
16.5	入力電圧と変換結果	727
16.6	A/Dコンバータの動作モード	728
16.6.1	ソフトウェア・トリガ・モード(セレクト・モード, 連続変換モード)	728
16.6.2	ソフトウェア・トリガ・モード(セレクト・モード, ワンショット変換モード)	729
16.6.3	ソフトウェア・トリガ・モード(スキャン・モード, 連続変換モード)	730
16.6.4	ソフトウェア・トリガ・モード(スキャン・モード, ワンショット変換モード)	731
16.6.5	ハードウェア・トリガ・ノーウエイト・モード (セレクト・モード, 連続変換モード)	732
16.6.6	ハードウェア・トリガ・ノーウエイト・モード (セレクト・モード, ワンショット変換モード)	733
16.6.7	ハードウェア・トリガ・ノーウエイト・モード (スキャン・モード, 連続変換モード)	734
16.6.8	ハードウェア・トリガ・ノーウエイト・モード (スキャン・モード, ワンショット変換モード)	735
16.6.9	ハードウェア・トリガ・ウエイト・モード(セレクト・モード, 連続変換モード)	736
16.6.10	ハードウェア・トリガ・ウエイト・モード (セレクト・モード, ワンショット変換モード)	737
16.6.11	ハードウェア・トリガ・ウエイト・モード(スキャン・モード, 連続変換モード)	738
16.6.12	ハードウェア・トリガ・ウエイト・モード (スキャン・モード, ワンショット変換モード)	739
16.7	A/Dコンバータの設定フロー・チャート	740
16.7.1	ソフトウェア・トリガ・モード設定	741
16.7.2	ハードウェア・トリガ・ノーウエイト・モード設定	742
16.7.3	ハードウェア・トリガ・ウエイト・モード設定	743
16.7.4	温度センサ出力電圧／内部基準電圧を選択時の設定 (例 ソフトウェア・トリガ・モード, ワンショット変換モード時)	744
16.7.5	テスト・モード設定	745
16.8	SNOOZEモード機能	746
16.9	A/Dコンバータ特性表の読み方	750
16.10	A/Dコンバータの注意事項	753
17.	D/Aコンバータ	757
17.1	D/Aコンバータの機能	757
17.2	D/Aコンバータの構成	758
17.3	D/Aコンバータを制御するレジスタ	759
17.3.1	周辺イネーブル・レジスタ1 (PER1)	759
17.3.2	周辺リセット制御レジスタ1 (PRR1)	760
17.3.3	D/Aコンバータ・モード・レジスタ (DAM)	761
17.3.4	D/A変換値設定レジスタ <i>i</i> (DACSi)(<i>i</i> = 0, 1)	761
17.3.5	イベント出力先選択レジスタ <i>n</i> (ELSELR <i>n</i>), <i>n</i> = 00 ~ 17	762
17.3.6	アナログ出力端子のポート機能を制御するレジスタ	762
17.4	D/Aコンバータの動作	763
17.4.1	通常モード時の動作	763
17.4.2	リアルタイム出力モード時の動作(チャンネル1 (<i>i</i> = 1)のみ)	765
17.4.3	D/A変換値の出力タイミング	766
17.5	D/Aコンバータ使用上の注意事項	767

18.	プログラマブル・ゲイン・アンプ(PGA)	768
18.1	プログラマブル・ゲイン・アンプの性能	768
18.2	プログラマブル・ゲイン・アンプの構成	768
18.3	プログラマブル・ゲイン・アンプを制御するレジスタ	770
18.3.1	周辺イネーブル・レジスタ 1 (PER1)	771
18.3.2	周辺リセット制御レジスタ 1 (PRR1)	771
18.3.3	PGA制御レジスタ (PGACTL)	772
18.3.4	コンパレータ入力信号選択制御レジスタ (COMPISEL)	773
18.3.5	ポート・モード・コントロール・レジスタ 2 (PMC2)	774
18.3.6	ポート・モード・レジスタ 2 (PM2)	775
18.4	プログラマブル・ゲイン・アンプの動作	775
18.4.1	プログラマブル・ゲイン・アンプの設定手順	776
18.4.2	プログラマブル・ゲイン・アンプの設定手順	777
19.	コンパレータ	778
19.1	コンパレータの機能	778
19.2	コンパレータの構成	779
19.3	コンパレータを制御するレジスタ	780
19.3.1	周辺イネーブル・レジスタ 1 (PER1)	780
19.3.2	周辺リセット制御レジスタ 1 (PRR1)	781
19.3.3	コンパレータモード設定レジスタ (COMPMDR)	782
19.3.4	コンパレータフィルタ制御レジスタ (COMPFIR)	784
19.3.5	コンパレータ出力制御レジスタ (COMPOCR)	786
19.3.6	コンパレータの入出力端子のポート機能を制御するレジスタ	787
19.4	動作説明	788
19.4.1	コンパレータ i デジタルフィルタ (i = 0, 1)	791
19.4.2	コンパレータ i 割り込み (i = 0, 1)	791
19.4.3	イベント・リンク・コントローラ (ELC) へのイベント信号出力	792
19.4.4	コンパレータ i 出力 (i = 0, 1)	793
19.4.5	コンパレータクロック停止/供給	793
19.5	タイマKB連動機能使用時の注意事項	794
20.	データ・トランスファ・コントローラ (DTC)	796
20.1	DTCの機能	796
20.2	DTCの構成	798
20.3	DTCを制御するレジスタ	799
20.3.1	DTCコントロール・データ領域とDTCベクタ・テーブル領域の配置	800
20.3.2	コントロール・データの配置	801
20.3.3	ベクタ・テーブル	802
20.3.4	周辺イネーブル・レジスタ 1 (PER1)	804
20.3.5	DTC制御レジスタ j (DTCCRj) (j = 0-23)	805
20.3.6	DTCブロック・サイズ・レジスタ j (DTBLSj) (j = 0-23)	806
20.3.7	DTC転送回数レジスタ j (DTCCTj) (j = 0-23)	806
20.3.8	DTC転送回数リロード・レジスタ j (DTRL Dj) (j = 0-23)	807
20.3.9	DTCソース・アドレス・レジスタ j (DTSARj) (j = 0-23)	807
20.3.10	DTCデスティネーション・アドレス・レジスタ j (DTDARj) (j = 0-23)	807
20.3.11	DTC起動許可レジスタ i (DTCENi) (i = 0-2)	808
20.3.12	DTCベース・アドレス・レジスタ (DTCBAR)	811
20.4	DTCの動作	811

20.4.1	起動要因	812
20.4.2	ノーマル・モード	813
20.4.3	リピート・モード	816
20.4.4	チェーン転送	819
20.5	DTC使用上の注意事項	821
20.5.1	DTCのコントロール・データおよびベクタ・テーブルの設定	821
20.5.2	DTCコントロール・データ領域とDTCベクタ・テーブル領域の配置	821
20.5.3	DTC保留命令	822
20.5.4	データ・フラッシュ空間にアクセスする場合の動作	822
20.5.5	DTC実行クロック数	823
20.5.6	DTC応答時間	824
20.5.7	DTC起動要因	824
20.5.8	スタンバイ・モード時の動作	825
21.	イベント・リンク・コントローラ(ELC)	826
21.1	ELCの機能	826
21.2	ELCの構成	826
21.3	ELCを制御するレジスタ	827
21.3.1	イベント出力先選択レジスタ n (ELSELn) (n = 00-17)	828
21.4	ELCの動作	831
22.	割り込み機能	833
22.1	割り込み機能の種類	833
22.2	割り込み要因と構成	833
22.3	割り込み機能を制御するレジスタ	838
22.3.1	割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L, IF1H, IF2L, IF2H)	841
22.3.2	割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L, MK1H, MK2L, MK2H)	844
22.3.3	優先順位指定フラグ・レジスタ (PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H)	846
22.3.4	外部割り込み立ち上がりエッジ許可レジスタ (EGP0), 外部割り込み立ち下がりエッジ許可レジスタ (EGN0)	848
22.3.5	割り込みフラグ制御レジスタ	849
22.3.6	プログラム・ステータス・ワード (PSW)	852
22.4	割り込み処理動作	853
22.4.1	マスカブル割り込み要求の受け付け動作	853
22.4.2	ソフトウェア割り込み要求の受け付け動作	856
22.4.3	多重割り込み処理	856
22.4.4	除算命令中の割り込み処理	860
22.4.5	割り込み要求の保留	861
23.	キー割り込み機能	862
23.1	キー割り込みの機能	862
23.2	キー割り込みの構成	862
23.3	キー割り込みを制御するレジスタ	864
23.3.1	キー・リターン・コントロール・レジスタ (KRCTL)	864
23.3.2	キー・リターン・モード・レジスタ 0 (KRM0)	865
23.3.3	キー・リターン・フラグ・レジスタ (KRF)	866
23.3.4	ポート・モード・レジスタ 3, 5 (PM3, PM5)	867

24.	スタンバイ機能	868
24.1	スタンバイ機能	868
24.2	スタンバイ機能を制御するレジスタ	869
24.3	スタンバイ機能の動作	870
24.3.1	HALTモード	870
24.3.2	STOPモード	875
24.3.3	SNOOZEモード	881
25.	リセット機能	885
25.1	リセット動作のタイミング	887
25.2	リセット要因を確認するレジスタ	891
25.2.1	リセット・コントロール・フラグ・レジスタ (RESF)	891
25.2.2	周辺リセット制御レジスタ0 (PRR0)	894
25.2.3	周辺リセット制御レジスタ1 (PRR1)	895
25.2.4	周辺リセット制御レジスタ2 (PRR2)	896
26.	パワーオン・リセット回路	897
26.1	パワーオン・リセット回路の機能	897
26.2	パワーオン・リセット回路の構成	898
26.3	パワーオン・リセット回路の動作	898
27.	電圧検出回路	902
27.1	電圧検出回路の機能	902
27.2	電圧検出回路の構成	903
27.3	電圧検出回路を制御するレジスタ	903
27.3.1	電圧検出レジスタ (LVIM)	904
27.3.2	電圧検出レベル・レジスタ (LVIS)	905
27.4	電圧検出回路の動作	909
27.4.1	リセット・モードとして使用する場合の設定	909
27.4.2	割り込みモードとして使用する場合の設定	911
27.4.3	割り込み&リセット・モードとして使用時の設定	913
27.5	LVD 検出電圧の設定変更	918
27.5.1	LVD リセット・モード時のLVD 検出電圧の設定変更	919
27.5.2	LVD 割り込みモード時のLVD 検出電圧の設定変更	920
27.6	電圧検出回路の注意事項	922
28.	安全機能	924
28.1	安全機能の概要	924
28.2	安全機能で使用するレジスタ	925
28.3	安全機能の動作	925
28.3.1	フラッシュ・メモリCRC演算機能(高速CRC)	925
28.3.1.1	フラッシュ・メモリCRC制御レジスタ (CRC0CTL)	926
28.3.1.2	フラッシュ・メモリCRC演算結果レジスタ (PGCRCL)	927
28.3.2	CRC演算機能(汎用CRC)	929
28.3.2.1	CRC入力レジスタ (CRCIN)	930
28.3.2.2	CRCデータ・レジスタ (CRCD)	931
28.3.3	RAMパリティ・エラー検出機能	932
28.3.3.1	RAMパリティ・エラー制御レジスタ (RPECTL)	932

28.3.4	RAMガード機能	933
28.3.4.1	不正メモリ・アクセス検出制御レジスタ (IAWCTL)	934
28.3.5	SFRガード機能	935
28.3.5.1	不正メモリ・アクセス検出制御レジスタ (IAWCTL)	935
28.3.6	不正メモリ・アクセス検出機能	936
28.3.6.1	不正メモリ・アクセス検出制御レジスタ (IAWCTL)	937
28.3.7	周波数検出機能	938
28.3.7.1	タイマ入力選択レジスタ 0 (TISO)	939
28.3.8	A/Dテスト機能	940
28.3.8.1	A/Dテスト・レジスタ (ADTES)	942
28.3.8.2	アナログ入力チャネル指定レジスタ (ADS)	943
28.3.9	入出力端子のデジタル出力信号レベル検出機能	945
28.3.9.1	ポート・モード選択レジスタ (PMS)	945
29.	レギュレータ	946
29.1	レギュレータの概要	946
29.2	レギュレータを制御するレジスタ	947
29.2.1	レギュレータ・モード制御レジスタ (PMMC)	947
30.	オプション・バイト	948
30.1	オプション・バイトの機能	948
30.1.1	ユーザ・オプション・バイト (000C0H-000C2H/010C0H-010C2H)	948
30.1.2	オンチップ・デバッグ・オプション・バイト (000C3H/010C3H)	949
30.2	ユーザ・オプション・バイトのフォーマット	950
30.3	オンチップ・デバッグ・オプション・バイトのフォーマット	957
30.4	オプション・バイトの設定	958
31.	フラッシュ・メモリ	959
31.1	フラッシュ・メモリ・プログラマによるシリアル・プログラミング	960
31.1.1	プログラミング環境	962
31.1.2	通信方式	962
31.2	外部デバイス (UART 内蔵) によるシリアル・プログラミング	963
31.2.1	プログラミング環境	963
31.2.2	通信方式	964
31.3	オンボード上の端子処理	964
31.3.1	P40/TOOL0 端子	965
31.3.2	RESET 端子	965
31.3.3	ポート端子	966
31.3.4	REGC 端子	966
31.3.5	X1, X2 端子	966
31.3.6	電源	966
31.4	プログラミング方法	967
31.4.1	シリアル・プログラミング手順	967
31.4.2	フラッシュ・メモリ・プログラミング・モード	968
31.4.3	通信方式	970
31.4.4	通信コマンド	971
31.5	PG-FP6 使用時の各コマンド処理時間 (参考値)	973
31.6	セルフ・プログラミング	974
31.6.1	セルフ・プログラミング手順	975

31.6.2	ブート・スワップ機能	976
31.6.3	フラッシュ・シールド・ウインドウ機能	978
31.7	セキュリティ設定	979
31.8	データ・フラッシュ	981
31.8.1	データ・フラッシュの概要	981
31.8.2	データ・フラッシュを制御するレジスタ	982
31.8.2.1	データ・フラッシュ・コントロール・レジスタ (DFLCTL)	982
31.8.3	データ・フラッシュへのアクセス手順	983
32.	オンチップ・デバッグ機能	984
32.1	E1オンチップデバッグエミュレータとの接続	984
32.2	オンチップ・デバッグ・セキュリティ ID	985
32.3	ユーザ資源の確保	985
32.4	使用上の注意事項	986
33.	10進補正(BCD)回路	987
33.1	10進補正回路の機能	987
33.2	10進補正回路で使用するレジスタ	987
33.2.1	BCD補正結果レジスタ (BCDADJ)	987
33.3	10進補正回路の動作	988
34.	命令セットの概要	990
34.1	凡例	991
34.1.1	オペランドの表現形式と記述方法	991
34.1.2	オペレーション欄の説明	992
34.1.3	フラグ動作欄の説明	993
34.1.4	PREFIX命令	993
34.2	オペレーション一覧	994
35.	電気的特性 (TA = -40 ~ +85°C)	1012
35.1	絶対最大定格	1013
35.2	発振回路特性	1015
35.2.1	X1特性	1015
35.2.2	オンチップ・オシレータ特性	1016
35.3	DC特性	1017
35.3.1	端子特性	1017
35.3.2	電源電流特性	1022
35.4	AC特性	1029
35.5	周辺機能特性	1033
35.5.1	シリアル・アレイ・ユニット	1034
35.5.2	シリアル・インタフェース IICA	1063
35.6	アナログ特性	1067
35.6.1	A/Dコンバータ特性	1067
35.6.2	温度センサ／内部基準電圧特性	1071
35.6.3	D/Aコンバータ (チャネル1)	1071
35.6.4	コンパレータ	1072
35.6.5	PGA	1073
35.6.6	POR回路特性	1074
35.6.7	LVD回路特性	1075

35.6.8	電源電圧立ち上がり傾き特性	1076
35.7	RAMデータ保持特性	1077
35.8	フラッシュ・メモリ・プログラミング特性	1077
35.9	専用フラッシュ・メモリ・プログラマ通信(UART)	1078
35.10	フラッシュ・メモリ・プログラミング・モードの引き込みタイミング	1078
36.	電气的特性 (TA = -40 ~ +105°C)	1079
36.1	絶対最大定格	1081
36.2	発振回路特性	1083
36.2.1	X1特性	1083
36.2.2	オンチップ・オシレータ特性	1083
36.3	DC特性	1084
36.3.1	端子特性	1084
36.3.2	電源電流特性	1089
36.4	AC特性	1094
36.5	周辺機能特性	1097
36.5.1	シリアル・アレイ・ユニット	1098
36.5.2	シリアル・インタフェース IICA	1123
36.6	アナログ特性	1124
36.6.1	A/Dコンバータ特性	1124
36.6.2	温度センサ／内部基準電圧特性	1128
36.6.3	D/Aコンバータ (チャンネル1)	1128
36.6.4	コンパレータ	1129
36.6.5	PGA	1130
36.6.6	POR回路特性	1131
36.6.7	LVD回路特性	1132
36.6.8	電源電圧立ち上がり傾き特性	1132
36.7	RAMデータ保持特性	1133
36.8	フラッシュ・メモリ・プログラミング特性	1133
36.9	専用フラッシュ・メモリ・プログラマ通信(UART)	1134
36.10	フラッシュ・メモリ・プログラミング・モードの引き込みタイミング	1134
37.	外形図	1135
37.1	10ピン製品	1135
37.2	16ピン製品	1136
37.3	20ピン製品	1137
37.4	24ピン製品	1138
37.5	25ピン製品	1139
付録A	改版履歴	1140
A.1	本版で改訂された主な箇所	1140
A.2	前版までの改版履歴	1143

第1章 概説

1.1 特徴

超低消費電力テクノロジー

- $V_{DD} = 1.6 \sim 5.5 \text{ V}$
- HALTモード
- STOPモード
- SNOOZEモード

RL78 CPUコア

- 3段パイプラインのCISCアーキテクチャ
- 最小命令実行時間：高速($0.04167 \mu\text{s}$ ：高速オンチップ・オシレータ・クロック 24 MHz動作時)から超低速($66.6 \mu\text{s}$ ：低速オンチップ・オシレータ・クロック 15 kHz動作時)までを変更可能
- 乗除・積和演算命令対応
- アドレス空間：1 Mバイト
- 汎用レジスタ：8ビット・レジスタ $\times 8 \times 4$ バンク
- 内蔵RAM：1.5 KB

コード・フラッシュ・メモリ

- コード・フラッシュ・メモリ：16 KB
- ブロック・サイズ：1 KB
- オンチップ・デバッグ機能内蔵
- セルフ・プログラミング；ブート・スワップ機能とフラッシュ・シールド・ウインドウ機能あり

データ・フラッシュ・メモリ

- データ・フラッシュ・メモリ：2 KB
- バックグラウンド・オペレーション(BGO)；データ・フラッシュ書き換え中に、プログラム・メモリ内の命令実行が可能
- 書き換え回数：1,000,000回(TYP.)
- 書き換え電圧： $V_{DD} = 1.8 \sim 5.5 \text{ V}$

高速オンチップ・オシレータ

- 48 MHz/24 MHz/16 MHz/12 MHz/8 MHz/6 MHz/4 MHz/3 MHz/2 MHz/1 MHzから選択
- 高精度 $\pm 1.0\%$ ($V_{DD} = 1.8 \sim 5.5 \text{ V}$, $T_A = -20 \sim +85 \text{ }^\circ\text{C}$)

中速オンチップ・オシレータ

- 4 MHz/2 MHz/1 MHzから選択

動作周囲温度

- $T_A = -40 \sim +85\text{ }^{\circ}\text{C}$ (A : 民生用途)
- $T_A = -40 \sim +105\text{ }^{\circ}\text{C}$ (G : 産業用途)

電源管理とリセット機能

- パワーオン・リセット(POR)回路内蔵
- 電圧検出(LVD)回路内蔵(割り込み, リセットを14段階で選択)

データ・トランスファ・コントローラ(DTC)

- 転送モード : ノーマル転送モード, リピート転送モード, ブロック転送モード
- 起動要因 : 割り込み要因により起動
- チェイン転送機能あり

イベント・リンク・コントローラ(ELC)

- 18種類のイベント信号を特定の周辺機能へリンク可能

シリアル・インタフェース

- CSI : 4チャンネル
- UART : 2チャンネル
- I²C/簡易I²C : 4チャンネル
- マルチマスタI²C : 2チャンネル

タイマ

- 16ビット・タイマ (TAU) : 4チャンネル
- TKB : 1チャンネル
- 12ビット・インターバル・タイマ : 1チャンネル
- 8ビット・インターバル・タイマ : 2チャンネル
- ウォッチドッグ・タイマ : 1チャンネル

A/Dコンバータ

- 8/10ビット分解能A/Dコンバータ ($V_{DD} = 1.6 \sim 5.5\text{ V}$)
- アナログ入力 : 10~11チャンネル
- 内部基準電圧(1.45 V)と温度センサを搭載

D/Aコンバータ

- 8ビット分解能D/Aコンバータ ($V_{DD} = 1.6 \sim 5.5\text{ V}$)
- アナログ出力 : 2チャンネル
(チャンネル1 : 端子ANO1に出力, チャンネル0 : CMPに出力)
- 出力電圧 : $0\text{ V} \sim V_{DD}$
- リアルタイム出力機能を搭載

コンパレータ

- 2チャンネル
- 動作モード : コンパレータ高速モード, コンパレータ低速モード, ウィンドウモード

PGA

- 1チャンネル

入出力ポート

- I/Oポート：17～21本
N-chオープン・ドレイン入出力[V_{DD} 耐圧^{注1}/E_{VDD} 耐圧^{注2}]：10～14本
- N-chオープン・ドレイン，TTL入力バッファ，内蔵プルアップの切り替え可能
- 異電位(1.8/2.5/3V系)動作デバイスと接続可能
- キー割り込み機能内蔵
- クロック出力/ブザー出力制御回路内蔵

その他

- 10進補正(BCD)回路内蔵
- データ演算回路内蔵

注1. 16, 20, 24ピン製品

注2. 25ピン製品

備考 製品によって、搭載している機能が異なります。1.6 機能概要を参照してください。

OROM, RAM容量

フラッシュ ROM	データ・ フラッシュ	RAM	RL78/G11				
			10ピン	16ピン	20ピン	24ピン	25ピン
16 KB	2 KB	1.5 KB	R5F1051A	R5F1054A	R5F1056A	R5F1057A	R5F1058A


備考 セルフ・プログラミングおよびデータ・フラッシュ書き換えを行う場合、ライブラリが次に示す製品のRAM領域を一部使用します。対象製品とライブラリが使用するRAM領域のスタートアドレスを示します。

R5F105xA (x = 1, 4, 6, 7, 8) : スタート・アドレス FF900H

フラッシュ・ライブラリが使用するRAM領域は、RL78ファミリセルフ・プログラミング・ライブラリセルフRAMリスト(R20UT2943)を参照してください。

1.2 型名一覧

図1-1 RL78/G11の型名とメモリサイズ・パッケージ



★ 注 20ピンLSSOP製品のみ、梱包仕様はTubeとなります。

ピン数	パッケージ	発注型名
10ピン	10ピン・プラスチックLSSOP (4.4 × 3.6 mm, 0.65 mm ピッチ)	R5F1051AGSP#30, R5F1051AASP#30 R5F1051AGSP#50, R5F1051AASP#50
16ピン	16ピン・プラスチックSSOP (4.4 × 5.0 mm, 0.65 mm ピッチ)	R5F1054AGSP#30, R5F1054AASP#30 R5F1054AGSP#50, R5F1054AASP#50
20ピン	20ピン・プラスチックLSSOP (4.4 × 6.5 mm, 0.65 mm ピッチ)	R5F1056AGSP#30, R5F1056AASP#30 R5F1056AGSP#50, R5F1056AASP#50
24ピン	24ピン・プラスチックHWQFN (4 × 4 mm, 0.50 mm ピッチ)	R5F1057AGNA#U0, R5F1057AANA#U0 R5F1057AGNA#W0, R5F1057AANA#W0
25ピン	25ピン・プラスチックWFLGA (3 × 3 mm, 0.50 mm ピッチ)	R5F1058AGLA#U0, R5F1058AALA#U0 R5F1058AGLA#W0, R5F1058AALA#W0


注意1. 用途区分は、図1-1 RL78/G11の型名とメモリサイズ・パッケージを参照してください。

注意2. 発注型名は、本マニュアル発行時のものです。最新の発注型名は、当社ホームページの対象製品ページを必ず参照してください。

1.3 端子接続図 (Top View)


1.3.1 10ピン製品

- ★ 10ピン・プラスチックLSSOP (4.4 × 3.6 mm, 0.65 mm ピッチ)




1.3.2 16ピン製品

- ★ 16ピン・プラスチックSSOP (4.4 × 5.0 mm, 0.65 mm ピッチ)



1.3.3 20ピン製品

- ★ 20ピン・プラスチックLSSOP (4.4 × 6.5 mm, 0.65 mm ピッチ)




注意 REGC端子はコンデンサ(0.47 ~ 1 μF)を介し、V_{SS}に接続してください。

備考1. 端子名称は、1.4 端子名称を参照してください。

備考2. 上図の ()内の機能は、周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)の設定により割り当て可能です。

1.3.4 24ピン製品

★ ・24ピン・プラスチックHWQFN (4 × 4 mm, 0.5 mmピッチ)



注意 REGC端子はコンデンサ(0.47~1 μ F)を介し、Vssに接続してください。


備考1. 端子名称は、1.4 端子名称を参照してください。

備考2. exposed die padは、Vssに接続することを推奨します。

備考3. 上図の ()内の機能は、周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)の設定により割り当て可能です。

1.3.5 25ピン製品

・25ピン・プラスチックWFLGA (3 × 3 mm, 0.5 mm ピッチ)



注意 REGC端子はコンデンサ(0.47 ~ 1 μF)を介し、VSSに接続してください。

備考1. 端子名称は、1.4 端子名称を参照してください。


備考2. 上図の()内の機能は、周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)の設定により割り当て可能です。

1.4 端子名称


ANI0 to ANI3,	: Analog input	PCLBUZ0, PCLBUZ1	: Programmable clock output/buzzer output
ANI16 to ANI22			
ANO1	: Analog output	REGC	: Regulator capacitance
AVREFM	: A/D converter reference potential (- side) input	RESET	: Reset
AVREFP	: A/D converter reference potential (+ side) input	RxD0, RxD1	: Receive data
EVDD	: Power supply	SCK00, SCK01, SCK10, SCK11	: Serial clock input/output
EXCLK	: External clock input (main system clock)	SCLA0, SCLA1	: Serial clock input/output
INTP0 to INTP11	: External interrupt input	SCL00, SCL01, SCL10, SCL11	: Serial clock output
INTFO	: Interrupt Flag output	SDAA0, SDAA1	: Serial data input/output
IVCMP0, IVCMP1	: Comparator input	SDA00, SDA01, SDA10, SDA11	: Serial data input/output
IVREF0, IVREF1	: Comparator reference input	SI00, SI01, SI10, SI11	: Serial data input
KR0 to KR7	: Key return	SO00, SO01, SO10, SO11	: Serial data output
PGAI, PGAGND	: PGA Input	SSI00	: Serial interface chip select input
P00 to P01	: Port 0	TI00 to TI03	: Timer input
P20 to P23	: Port 2	TKBO0, TKBO1	: TMKB output
P30 to P33	: Port 3	TO00 to TO03	: Timer output
P40	: Port 4	TOOL0	: Data input/output for tool
P51 to P56	: Port 5	TOOLRXD, TOOLTXD	: Data input/output for external device
P121, P122, P125	: Port 12	TxD0, TxD1	: Transmit data
P137	: Port 13	VCOUT0, VCOUT1	: Comparator output
		VDD	: Power supply
		VSS	: Ground
		X1, X2	: Crystal oscillator (main system clock)

1.5 ブロック図


1.5.1 10ピン製品




1.5.2 16ピン製品



1.5.3 20ピン製品



1.5.4 24, 25ピン製品



注 25ピン製品

1.6 機能概要

周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)を00Hに設定時の機能概要です。

(1/3)

★

項目		10ピン	16ピン	20ピン	24ピン	25ピン
		R5F1051A	R5F1054A	R5F1056A	R5F1057A	R5F1058A
コード・フラッシュ・メモリ		16 KB				
データ・フラッシュ・メモリ		2 KB				
RAM		1.5 KB				
メモリ空間		1 Mバイト				
メイン・システム・クロック	高速システム・クロック (f _{MX})	X1 (水晶／セラミック)発振注、 外部メイン・システム・クロック入力(EXCLK) 1～20 MHz : V _{DD} = 2.7～5.5 V 1～16 MHz : V _{DD} = 2.4～5.5 V 1～8 MHz : V _{DD} = 1.8～5.5 V 1～4 MHz : V _{DD} = 1.6～5.5 V				
	高速オンチップ・オシレータ・クロック (f _{IH}) Max: 24 MHz	HS (高速メイン)モード : 1～24 MHz (V _{DD} = 2.7～5.5 V), HS (高速メイン)モード : 1～16 MHz (V _{DD} = 2.4～5.5 V), LS (低速メイン)モード : 1～8 MHz (V _{DD} = 1.8～5.5 V), LV (低電圧メイン)モード : 1～4 MHz (V _{DD} = 1.6～5.5 V), LP (低電力メイン)モード : 1 MHz (V _{DD} = 1.8～5.5 V)				
	中速オンチップ・オシレータ・クロック (f _{IM}) Max: 4 MHz					
サブシステム・クロック	低速オンチップ・オシレータ・クロック (f _{IL})	15 kHz (TYP.): V _{DD} = 1.6～5.5 V				
汎用レジスタ		8ビット×32レジスタ(8ビット×8レジスタ×4バンク)				
最小命令実行時間		0.04167 μs (高速オンチップ・オシレータ・クロック : f _{IH} = 24 MHz動作時)				
		0.05 μs (高速システム・クロック : f _{MX} = 20 MHz動作時)				
命令セット		・ データ転送(8/16ビット) ・ 加減／論理演算(8/16ビット) ・ 乗算(8×8ビット, 16×16ビット), 除算(16÷16ビット, 32÷32ビット) ・ 積和演算(16×16+32ビット) ・ ローテート, バレル・シフト, ビット操作(セット, リセット, テスト, ブール演算)など				
I/Oポート	合計	7	13	17	21	
	CMOS入出力	4	9	13	17	
	CMOS入力	3	4			
タイマ	16ビット・タイマ	4チャンネル				
	ウォッチドッグ・タイマ	1チャンネル				
	タイマKB	1チャンネル				
	12ビット・インターバル・タイマ	1チャンネル				
	8/16ビット・インターバル・タイマ	2チャンネル(8ビット)／1チャンネル(16ビット)				
	タイマ出力	3	5	6		

注 16, 20, 24, 25ピン製品

注意 セルフ・プログラミングおよびデータ・フラッシュ書き換えを行う場合、ライブラリが次に示す製品のRAM領域を一部使用します。対象製品とライブラリが使用するRAM領域のスタートアドレスを示します。

R5F105xA (x = 1, 4, 6, 7, 8) : スタート・アドレス FF900H

フラッシュ・ライブラリが使用するRAM領域は、RL78ファミリセルフ・プログラミング・ライブラリセルフRAMリスト(R20UT2943)を参照してください。

(2/3)

項目		10ピン	16ピン	20ピン	24ピン	25ピン
		R5F1051A	R5F1054A	R5F1056A	R5F1057A	R5F1058A
クロック出力／ブザー出力		1本		2本		
		・ 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz (メイン・システム・クロック : f _{MAIN} = 20 MHz動作時)				
		・ 117 Hz, 234 Hz, 469 Hz, 938 Hz, 1.875 kHz, 3.75 kHz, 7.5 kHz, 15 kHz (サブシステム・クロック : f _{IL} = 15 kHz動作時)				
10ビット分解 能A/Dコンバー タ	外部	3チャンネル	8チャンネル	10チャンネル	11チャンネル	
	内部	1チャンネル				
8ビットD/Aコンバータ		1チャンネル	2チャンネル			
コンパレータ (ウィンドウコンパレータ)		1チャンネル	2チャンネル			
PGA		1チャンネル				
データ演算回路(DOC)		16ビットのデータを比較, 加算, 減算する機能				
シリアル・インタフェース		【10ピン製品】 ・ CSI : 1チャンネル／UART : 1チャンネル 【16ピン製品】 ・ CSI : 2チャンネル／UART : 2チャンネル／簡易I ² C : 1チャンネル 【20ピン製品】 ・ CSI : 3チャンネル／UART : 2チャンネル／簡易I ² C : 3チャンネル 【24, 25ピン製品】 ・ CSI : 4チャンネル／UART : 2チャンネル／簡易I ² C : 4チャンネル				
		I ² Cバス	なし	1チャンネル	2チャンネル	
データ・トランスファ・コン トローラ(DTC)		13要因	22要因	23要因	24要因	
イベント・リンク・コン トローラ(ELC)		イベント入力 : 11, イベントトリガ 出力 : 3	イベント入力 : 16, イベントトリガ 出力 : 4	イベント入力 : 17, イベントトリガ 出力 : 4	イベント入力 : 18, イベントトリガ出力 : 4	
ベクタ割り込 み要因	内部	20	24	25		
	外部	3	9	10	13	
キー割り込み		なし	3	5	8	
リセット		・ <u>RESET</u> 端子によるリセット ・ ウォッチドッグ・タイマによる内部リセット ・ パワーオン・リセットによる内部リセット ・ 電圧検出回路による内部リセット ・ 不正命令の実行による内部リセット ・ RAMパリティ・エラーによる内部リセット ・ 不正メモリ・アクセスによる内部リセット				
パワーオン・リセット回路		・ パワーオン・リセット : 1.51 ± 0.04 V (T _A = -40 ~ +85 °C) 1.51 ± 0.06 V (T _A = +85 ~ +105 °C) ・ パワーダウン・リセット : 1.50 ± 0.04 V (T _A = -40 ~ +85 °C) 1.50 ± 0.06 V (T _A = +85 ~ +105 °C)				

(3/3)

項目		10ピン	16ピン	20ピン	24ピン	25ピン
		R5F1051A	R5F1054A	R5F1056A	R5F1057A	R5F1058A
電圧検出回路	パワーオン	1.67 V ~ 4.06 V (14段階)				
	パワー ダウン	1.63 V ~ 3.98 V (14段階)				
オンチップ・デバッグ機能		あり (トレース機能なし)				
電源電圧		V _{DD} = 1.6 ~ 5.5 V				
動作周囲温度		T _A = -40 ~ + 85 °C (民生用途) T _A = -40 ~ + 105 °C (産業用途)				

第2章 端子機能

2.1 ポート機能

端子の入出力バッファ電源は、製品によって異なります。それぞれの電源と端子の関係を次に示します。

表2 - 1 各端子の入出力バッファ電源

(1) 10ピン製品

電源	対応する端子
V _{DD}	P20-P22, P40, P122, P125, P137

(2) 16ピン製品

電源	対応する端子
V _{DD}	P20-P23, P30, P31, P33, P40, P56, P121, P122, P125, P137

(3) 20ピン製品

電源	対応する端子
V _{DD}	P00, P01, P20-P23, P30, P31, P33, P40, P54-P56, P121, P122, P125, P137

(4) 24ピン製品

電源	対応する端子
V _{DD}	P00, P01, P20-P23, P30-P33, P40, P51-P56, P121, P122, P125, P137

(5) 25ピン製品

電源	対応する端子
V _{DD}	P20-P23, P121, P122, P125, P137
EV _{DD}	P00, P01, P30-P33, P40, P51-P56

各ポートで設定した入出力やバッファ、プルアップ抵抗は、兼用機能に対しても有効です。

2.1.1 10ピン製品

機能 名称	端子 タイプ	入出力	リセット 解除時	兼用機能	機能
P20	4-9-3	入出力	アナログ 入力ポート	ANI0/AVREFP/IVREF1/TKBO1	ポート2。
P21	4-9-4			ANI1/AVREFM/IVREF0	3ビット入出力ポート。
P22	4-18-2			ANI2/PGAI/IVCMP0/SO10/TxD1	1ビット単位で入力／出力の指定可能。
P40	8-1-4	入出力	入力ポート	TOOL0/TO03/PCLBUZ0/SCK10/ VCOUT0/INTFO/TKBO0	ポート4。 1ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P40の入力は、ソフトウェアの設定により、内蔵プルアップ 抵抗を使用可能。
P122	2-2-1	入力	入力ポート	EXCLK/TI02/INTP1	ポート12。 2ビット入力専用ポート。
P125	3-1-1			RESET/INTP9	P125は外部リセット用の入力端子（RESET）と兼用してい ます。外部リセットとして使用する場合は、オプション・バ イト（000C1H）のPORTSELBビットに“1”を設定してくだ さい。 P125はソフトウェアの設定により、内蔵プルアップ抵抗を 使用可能。
P137	2-1-2	入力	入力ポート	INTP10/TI03/SI10/RxD1	ポート13。 1ビット入力専用ポート。

2.1.2 16ピン製品

機能 名称	端子 タイプ	入出力	リセット 解除時	兼用機能	機能
P20	4-9-3	入出力	アナログ 入力ポート	P20/ANI0/AVREFP/IVREF1/SO10/ TxD1	ポート2。 4ビット入出力ポート。 1ビット単位で入力／出力の指定可能。
P21	4-9-4			ANI1/AVREFM/IVREF0	
P22	4-18-2			ANI2/PGAI/IVCMP0	
P23	4-8-2			ANI3/ANO1/PGAGND	
P30	8-1-4	入出力	アナログ 入力ポート	ANI21/KR1/TI00/TO01/INTP3/ SCK11/SCL11/TxD0/PCLBUZ0/ TKBO1/SDAA0	ポート3。 3ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P30, P31, P33の入力は、ソフトウェアの設定により、内蔵 プルアップ抵抗を使用可能。 P30-P31の入力はTTL入力バッファに設定可能。 P30, P31の出力はN-chオープン・ドレイン出力に設定可能。
P31				ANI20/KR0/TI01/TO00/INTP4/ TKBO0/RxD0/SI11/SDA11/SCLA0	
P33	7-9-4			ANI18/IVCMP1/INTP11	
P40	8-1-4	入出力	入力ポート	TOOL0/TO03/(PCLBUZ0)/SCK10/ VCOUT0/VCOUT1/INTFO	ポート4。 1ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P40の入力は、ソフトウェアの設定により、内蔵プルアップ 抵抗を使用可能。
P56	8-3-4	入出力	アナログ 入力ポート	ANI22/KR2/SO11/INTP10/(TO03)/ (INTFO)	ポート5。 1ビット入出力ポート。 P56の入力では、ソフトウェアの設定により、内蔵プルアッ プ抵抗を使用可能。 P56の出力はN-chオープン・ドレイン出力に設定可能。
P121	2-2-1	入力	入力ポート	X1/(TI01)/INTP2	ポート12。 3ビット入力専用ポート。 P125は外部リセット用の入力端子（RESET）と兼用してい ます。外部リセットとして使用する場合は、オプション・バ イト（000C1H）のPORTSELBビットに“1”を設定してくだ さい。 P125はソフトウェアの設定により、内蔵プルアップ抵抗を 使用可能。
P122				X2/EXCLK/SI10/RxD1/TI02/ INTP1	
P125	3-1-1			RESET/INTP9	
P137	2-1-2	入力	入力ポート	INTP0/TI03	ポート13。 1ビット入力専用ポート。

2.1.3 20ピン製品

機能 名称	端子 タイプ	入出力	リセット 解除時	兼用機能	機能
P00	8-3-4	入出力	アナログ 入力ポート	ANI17/PCLBUZ1/TI03/(VCOUT1)/ SI10/RxD1/SDA10/(SDAA1)	ポート0。 2ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P00-P01の入力は、ソフトウェアの設定により、内蔵プル アップ抵抗を使用可能。 P00の入力はTTL入力バッファに設定可能。 P00-P01の出力はN-chオープン・ドレイン出力に設定可能。
P01	7-3-4			ANI16/INTP5/SO10/TxD1	
P20	4-9-3	入出力	アナログ 入力ポート	ANI0/AVREFP/IVREF1/ (SO10/TXD1)	ポート2。 4ビット入出力ポート。 1ビット単位で入力／出力の指定可能。
P21	4-9-4			ANI1/AVREFM/IVREF0	
P22	4-18-2			ANI2/PGAI/IVCMP0	
P23	4-8-2			ANI3/ANO1/PGAGND	
P30	8-1-4	入出力	アナログ 入力ポート	ANI21/KR1/TI00/TO01/INTP3/ SCK11/SCL11/(TxD0)/PCLBUZ0/ TKBO1/SDAA0	ポート3。 3ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P30, P31, P33の入力は、ソフトウェアの設定により、内蔵 プルアップ抵抗を使用可能。 P30, P31の入力はTTL入力バッファに設定可能。 P30, P31の出力はN-chオープン・ドレイン出力に設定可能。
P31				ANI20/KR0/TI01/TO00/INTP4/ TKBO0/(RxD0)/SI11/SDA11/SCLA0	
P33	7-9-4			ANI18/IVCMP1/(INTP11)	
P40	8-1-4	入出力	入力ポート	TOOL0/TO03/(PCLBUZ0)/SCK10/ SCL10/VCOUT0/VCOUT1/INTFO/ (SCLA1)	ポート4。 1ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P40の入力は、ソフトウェアの設定により、内蔵プルアップ 抵抗を使用可能。 P40の入力はTTL入力バッファに設定可能。 P40の出力はN-chオープン・ドレイン出力に設定可能。
P54	8-1-4	入出力	入力ポート	KR4/SO00/TxD0/TOOLTXD/(TI03)/ (TO03)	ポート5。 3ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P54-P56の入力では、ソフトウェアの設定により、内蔵プル アップ抵抗を使用可能。 P55, P56の入力はTTL入力バッファに設定可能。 P54-P56の出力はN-chオープン・ドレイン出力に設定可能。
P55				KR3/SI00/RxD0/SDA00/TOOLRXD/ TI02/TO02/INTP11/(VCOUT0)/ SDAA1	
P56	8-3-4		アナログ 入力ポート	ANI22/KR2/SCK00/SCL00/SO11/ INTP10/(TO03)/(INTFO)/SCLA1	
P121	2-2-1	入力	入力ポート	X1/(TI01)/INTP2	ポート12。 3ビット入力専用ポート。 P125は外部リセット用の入力端子 (RESET) と兼用してい ます。外部リセットとして使用する場合は、オプション・バ イト (000C1H) のPORTSELBビットに“1”を設定してくだ さい。 P125はソフトウェアの設定により、内蔵プルアップ抵抗を 使用可能。
P122				X2/EXCLK/(SI10/RxD1)/(TI02)/ INTP1	
P125	3-1-1			RESET/INTP9	
P137	2-1-2	入力	入力ポート	INTP0/SSI00/(TI03)	ポート13。 1ビット入力専用ポート。

備考 表中の()内の機能は、周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)の設定により、割り当て可能です。

2.1.4 24ピン製品

機能 名称	端子 タイプ	入出力	リセット 解除時	兼用機能	機能
P00	8-3-4	入出力	アナログ 入力ポート	ANI17/PCLBUZ1/TI03/(VCOUT1)/ SI10/RxD1/SDA10/(SDAA1)	ポート0。 2ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P00-P01の入力は、ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。 P00の入力はTTL入力バッファに設定可能。 P00-P01の出力はN-chオープン・ドレイン出力に設定可能。
P01	7-3-4			ANI16/INTP5/SO10/TxD1	
P20	4-9-3	入出力	アナログ 入力ポート	ANI0/AVREFP/IVREF1/(SO10/TXD1)	ポート2。 4ビット入出力ポート。 1ビット単位で入力／出力の指定可能。
P21	4-9-4			ANI1/AVREFM/IVREF0	
P22	4-18-2			ANI2/PGAI/IVCMP0	
P23	4-8-2			ANI3/ANO1/PGAGND	
P30	8-1-4	入出力	アナログ 入力ポート	ANI21/KR1/TI00/TO01/INTP3/ SCK11/SCL11/(TxD0)/PCLBUZ0/ TKBO1/(SDAA0)	ポート3。 4ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P30-P33の入力は、ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。 P30-P32の入力はTTL入力バッファに設定可能。 P30-P33の出力はN-chオープン・ドレイン出力に設定可能。
P31				ANI20/KR0/TI01/TO00/INTP4/ TKBO0/(RxD0)/SI11/SDA11/(SCLA0)	
P32				ANI19/SO11/(INTP10)/(VCOUT1)/ (SDAA1)	
P33	7-9-4			ANI18/IVCMP1/(INTP11)/(SCLA1)	
P40	8-1-4	入出力	入力ポート	TOOL0/TO03/(PCLBUZ0)/SCK10/ SCL10/VCOUT0/VCOUT1/INTFO/ (SCLA1)	ポート4。 1ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P40の入力は、ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。 P40の入力はTTL入力バッファに設定可能。 P40の出力はN-chオープン・ドレイン出力に設定可能。
P51	8-1-4	入出力	入力ポート	KR7/INTP8/(TI02)/(TO02)/SCK01/ SCL01/(TxD0)	ポート5。 6ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P51-P56の入力では、ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。 P51-P56の入力はTTL入力バッファに設定可能。 P51-P56の出力はN-chオープン・ドレイン出力に設定可能。
P52				KR6/INTP7/SI01/SDA01/(RxD0)/ (SDAA0)	
P53				KR5/INTP6/SO01/SDAA0	
P54				KR4/SO00/TxD0/TOOLTXD/(TI03)/ (TO03)/SCLA0	
P55				KR3/SI00/RxD0/SDA00/TOOLRXD/ TI02/TO02/INTP11/(VCOUT0)/SDAA1	
P56	8-3-4		アナログ 入力ポート	ANI22/KR2/SCK00/SCL00/(SO11)/ INTP10/(TO03)/(INTFO)/SCLA1	
P121	2-2-1	入力	入力ポート	X1/(TI01)/INTP2/(SI01)	ポート12。 3ビット入力専用ポート。 P125は外部リセット用の入力端子 (RESET) と兼用しています。外部リセットとして使用する場合は、オプション・バイト (000C1H) のPORTSELBビットに“1”を設定してください。 P125は、ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。
P122				X2/EXCLK/(SI10/RxD1)/(TI02)/INTP1	
P125	3-1-1			RESET/INTP9	
P137	2-1-2	入力	入力ポート	INTP0/SSI00/(TI03)	ポート13。 1ビット入力専用ポート。

備考 表中の()内の機能は、周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)の設定により、割り当て可能です。

2.1.5 25ピン製品

(1/2)

機能 名称	端子 タイプ	入出力	リセット 解除時	兼用機能	機能
P00	8-3-4	入出力	アナログ 入力ポート	ANI17/PCLBUZ1/TI03/(VCOUT1)/ SI10/RxD1/SDA10/(SDAA1)	ポート0。 2ビット入出力ポート。
P01	7-3-4			ANI16/INTP5/SO10/TxD1	1ビット単位で入力／出力の指定可能。 P00-P01の入力は、ソフトウェアの設定により、内蔵プルアップ 抵抗を使用可能。 P00の入力はTTL入力バッファに設定可能。 P00-P01の出力はN-chオープン・ドレイン出力に設定可能。
P20	4-9-3	入出力	アナログ 入力ポート	ANI0/AVREFP/IVREF1/(SO10/TXD1)	ポート2。
P21	4-9-4			ANI1/AVREFM/IVREF0	4ビット入出力ポート。
P22	4-18-2			ANI2/PGAI/IVCMP0	1ビット単位で入力／出力の指定可能。
P23	4-8-2			ANI3/ANO1/PGAGND	
P30	8-1-4	入出力	アナログ 入力ポート	ANI21/KR1/TI00/TO01/INTP3/ SCK11/SCL11/(TxD0)/ PCLBUZ0/TKBO1/(SDAA0)	ポート3。 4ビット入出力ポート。 1ビット単位で入力／出力の指定可能。
P31				ANI20/KR0/TI01/TO00/INTP4/ TKBO0/(RxD0)/SI11/SDA11/ (SCLA0)	P30-P33の入力は、ソフトウェアの設定により、内蔵プルアップ 抵抗を使用可能。
P32				ANI19/SO11/(INTP10)/(VCOUT1)/ (SDAA1)	P30-P32の入力はTTL入力バッファに設定可能。
P33	7-9-4			ANI18/IVCMP1/(INTP11)/(SCLA1)	P30-P33の出力はN-chオープン・ドレイン出力に設定可能。
P40	8-1-4	入出力	入力ポート	TOOL0/TO03/(PCLBUZ0)/SCK10/ SCL10/VCOUT0/VCOUT1/INTFO/ (SCLA1)	ポート4。 1ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 P40の入力は、ソフトウェアの設定により、内蔵プルアップ抵抗 を使用可能。 P40の入力はTTL入力バッファに設定可能。 P40の出力はN-chオープン・ドレイン出力に設定可能。
P51	8-1-4	入出力	入力ポート	KR7/INTP8/(TI02)/(TO02)/SCK01/ SCL01/(TxD0)	ポート5。 6ビット入出力ポート。
P52				KR6/INTP7/SI01/SDA01/(RxD0)/ (SDAA0)	1ビット単位で入力／出力の指定可能。
P53				KR5/INTP6/SO01/SDAA0	P51-P56の入力では、ソフトウェアの設定により、内蔵プルアッ プ抵抗を使用可能。
P54				KR4/SO00/TxD0/TOOLTxD/(TI03)/ (TO03)/SCLA0	P51-P56の入力はTTL入力バッファに設定可能。
P55				KR3/SI00/RxD0/SDA00/TOOLRXD/ TI02/TO02/INTP11/(VCOUT0)/ SDAA1	P51-P56の出力はN-chオープン・ドレイン出力に設定可能。
P56	8-3-4		アナログ 入力ポート	ANI22/KR2/SCK00/SCL00/(SO11)/ INTP10/(TO03)/(INTFO)/SCLA1	
P121	2-2-1	入力	入力ポート	X1/(TI01)/INTP2/(SI01)	ポート12。
P122				X2/EXCLK/(SI10/RxD1)/(TI02)/ INTP1	3ビット入力専用ポート。
P125	3-1-1			RESET/INTP9	125は外部リセット用の入力端子 (RESET) と兼用しています。 外部リセットとして使用する場合は、オプション・バイト (000C1H) のPORTSELBビットに“1”を設定してください。 P125は、ソフトウェアの設定により、内蔵プルアップ抵抗を使 用可能。

(2/2)

機能 名称	端子 タイプ	入出力	リセット 解除時	兼用機能	機能
P137	2-1-2	入力	入力ポート	INTP0/SSI00/(TI03)	ポート 13。 1 ビット入力専用ポート。

備考 表中の () 内の機能は、周辺 I/O リダイレクション・レジスタ 0-3 (PIOR0-3) の設定により、割り当て可能です。

2.2 ポート以外の機能

2.2.1 製品別の搭載機能

(1/3)

機能名称	25ピン	24ピン	20ピン	16ピン	10ピン
ANI0	○	○	○	○	○
ANI1	○	○	○	○	○
ANI2	○	○	○	○	○
ANI3	○	○	○	○	—
ANI16	○	○	○	—	—
ANI17	○	○	○	—	—
ANI18	○	○	○	○	—
ANI19	○	○	—	—	—
ANI20	○	○	○	○	—
ANI21	○	○	○	○	—
ANI22	○	○	○	○	—
IVCMP0	○	○	○	○	○
IVCMP1	○	○	○	○	—
IVREF0	○	○	○	○	○
IVREF1	○	○	○	○	○
PGAI	○	○	○	○	○
PGAGND	○	○	○	○	—
KR0	○	○	○	○	—
KR1	○	○	○	○	—
KR2	○	○	○	○	—
KR3	○	○	○	—	—
KR4	○	○	○	—	—
KR5	○	○	—	—	—
KR6	○	○	—	—	—
KR7	○	○	—	—	—
TI00	○	○	○	○	—
TI01	○	○	○	○	—
TI02	○	○	○	○	○
TI03	○	○	○	○	○
TO00	○	○	○	○	—
TO01	○	○	○	○	—
TO02	○	○	○	—	—
TO03	○	○	○	○	○
ANO1	○	○	○	○	—
VCOUT0	○	○	○	○	○
VCOUT1	○	○	○	○	—
TKBO0	○	○	○	○	○
TKBO1	○	○	○	○	○
RXD0	○	○	○	○	—

(2/3)

機能名称	25ピン	24ピン	20ピン	16ピン	10ピン
RXD1	○	○	○	○	○
TXD0	○	○	○	○	—
TXD1	○	○	○	○	○
SCLA0	○	○	○	○	—
SCLA1	○	○	○	—	—
SCL00	○	○	○	—	—
SCL01	○	○	—	—	—
SCL10	○	○	○	—	—
SCL11	○	○	○	○	—
SDAA0	○	○	○	○	—
SDAA1	○	○	○	—	—
SDA00	○	○	○	—	—
SDA01	○	○	—	—	—
SDA10	○	○	○	—	—
SDA11	○	○	○	○	—
SCK00	○	○	○	—	—
SCK01	○	○	—	—	—
SCK10	○	○	○	○	○
SCK11	○	○	○	○	—
SI00	○	○	○	—	—
SI01	○	○	—	—	—
SI10	○	○	○	○	○
SI11	○	○	○	○	—
SO00	○	○	○	—	—
SO01	○	○	—	—	—
SO10	○	○	○	○	○
SO11	○	○	○	○	—
SSI00	○	○	○	—	—
INTP0	○	○	○	○	—
INTP1	○	○	○	○	○
INTP2	○	○	○	○	—
INTP3	○	○	○	○	—
INTP4	○	○	○	○	—
INTP5	○	○	○	—	—
INTP6	○	○	—	—	—
INTP7	○	○	—	—	—
INTP8	○	○	—	—	—
INTP9	○	○	○	○	○
INTP10	○	○	○	○	○

(3/3)

機能名称	25ピン	24ピン	20ピン	16ピン	10ピン
INTP11	○	○	○	○	—
INTFO	○	○	○	○	○
PCLBUZ0	○	○	○	○	○
PCLBUZ1	○	○	○	—	—
EXCLK	○	○	○	○	○
X1	○	○	○	○	—
X2	○	○	○	○	—
RESET	○	○	○	○	○
REGC	○	○	○	○	○
V _{DD}	○	○	○	○	○
EV _{DD}	○	—	—	—	—
AVREFP	○	○	○	○	○
AVREFM	○	○	○	○	○
V _{SS}	○	○	○	○	○
TOOLRXD	○	○	○	—	—
TOOLTXD	○	○	○	—	—
TOOL0	○	○	○	○	○

2.2.2 機能説明

(1/2)

機能名称	入出力	機能
ANI0-ANI3	入力	A/Dコンバータのアナログ入力(VDD接続)
ANI16-ANI22	入力	A/Dコンバータのアナログ入力(25ピン製品: EVDD接続, 24, 20, 16ピン製品: VDD接続)
IVCMP0, IVCMP1	入力	コンパレータアナログ電圧入力
IVREF0, IVREF1	入力	コンパレータのリファレンス電圧入力
PGAI, PGAGND	入力	PGA入力
KR0-KR7	入力	キー割り込み入力
TI00-TI03	入力	16ビット・タイマ00-03への外部カウント・クロック/キャプチャ・トリガ入力
TO00-TO03	出力	16ビット・タイマ00-03のタイマ出力
ANO1	出力	D/Aコンバータ出力
VCOUT0, VCOUT1	出力	コンパレータ出力
TKBO0, TKBO1	出力	16ビット・タイマKB0出力
RxD0, RxD1	入力	シリアル・インタフェースUART0, UART1のシリアル・データ入力
TxD0, TxD1	出力	シリアル・インタフェースUART0, UART1のシリアル・データ出力
SCLA0, SCLA1	入出力	シリアル・インタフェースIICA0, IICA1のシリアル・クロック入出力
SCL00, SCL01, SCL10, SCL11	出力	シリアル・インタフェースIIC00, IIC01, IIC10, IIC11のシリアル・クロック出力
SDAA0, SDAA1	入出力	シリアル・インタフェースIICA0, IICA1のシリアル・データ入出力
SDA00, SDA01, SDA10, SDA11	入出力	シリアル・インタフェースIIC00, IIC01, IIC10, IIC11のシリアル・データ入出力
SCK00, SCK01, SCK10, SCK11	入出力	シリアル・インタフェースCSI00, CSI01, CSI10, CSI11のシリアル・クロック入力/出力
SI00, SI01, SI10, SI11	入力	シリアル・インタフェースCSI00, CSI01, CSI10, CSI11のシリアル・データ入力
SO00, SO01, SO10, SO11	出力	シリアル・インタフェースCSI00, CSI01, CSI10, CSI11のシリアル・データ出力
SSI00	入力	シリアル・インタフェースCSI00のチップ・セレクト入力
INTP0-INTP11	入力	外部割り込み要求入力
INTFO	出力	割り込みフラグ出力
PCLBUZ0, PCLBUZ1	出力	クロック出力/ブザー出力
EXCLK	入力	メイン・システム・クロック用外部クロック入力
X1, X2	—	メイン・システム・クロック用発振子接続
RESET	入力	ロウ・レベル・アクティブのシステム・リセット入力。
REGC	—	内部動作レギュレータ出力安定容量接続。 コンデンサ(0.47~1 μF)を介し、Vssに接続してください。 また、内部電圧の安定のために使用するため、特性のよいコンデンサを使用してください。
VDD	—	P20-P23, P121, P122, P125, P137 端子の正電源(25ピン製品) 全端子の正電源 (24, 20, 16, 10ピン製品)
EVDD	—	P20-P23, P121, P122, P125, P137 端子以外の正電源 (25ピン製品)
AVREFP	入力	A/Dコンバータの+側基準電圧入力
AVREFM	入力	A/Dコンバータの-側基準電圧入力
VSS	—	全端子のグラウンド電位

(2/2)

機能名称	入出力	機能
TOOLRxD	入力	フラッシュ・メモリ・プログラミング時外部デバイス接続用UARTシリアル・データ受信
TOOLTxD	出力	フラッシュ・メモリ・プログラミング時外部デバイス接続用UARTシリアル・データ送信
TOOL0	入出力	フラッシュ・メモリ・プログラマ／デバッガ用データ入出力

注意 リセット解除時のP40/TOOL0と動作モードとの関係は、次のようになります。

表2-2 リセット解除時のP40/TOOL0と動作モードとの関係

P40/TOOL0	動作モード
V _{DD}	通常動作モード
0 V	フラッシュ・メモリ・プログラミング・モード

詳細は、31.4 プログラミング方法を参照してください。

備考 ノイズ対策およびラッチアップ対策として、EV_{DD}-EV_{SS}、V_{DD}-V_{SS}ライン間へのバイパスコンデンサ(0.1 μF程度)を最短距離でかつ、比較的太い配線を使って接続してください。

2.3 未使用端子の処理

表2-3に各端子の未使用端子処理を示します。

備考 製品により、搭載している端子が異なります。1.3 端子接続図(Top View), 2.1 ポート機能を参照してください。

表2-3 各端子の未使用端子処理


端子名称	入出力	未使用時の推奨接続方法
P00-P01	入出力	入力時：個別に抵抗を介して、EVDD [※] またはVSSに接続してください。 出力時：オープンにしてください。
P20-P23		入力時：個別に抵抗を介して、VDDまたはVSSに接続してください。 出力時：オープンにしてください。
P30-P33		入力時：個別に抵抗を介して、EVDD [※] またはVSSに接続してください。 出力時：オープンにしてください。
P40/TOOL0		入力時：個別に抵抗を介して、EVDD [※] に接続またはオープンにしてください。 出力時：オープンにしてください。
P51-P56		入力時：個別に抵抗を介して、EVDD [※] またはVSSに接続してください。 出力時：オープンにしてください。
P121,P122	入力	個別に抵抗を介して、VDDまたはVSSに接続してください。
P125/ $\overline{\text{RESET}}$	入力	PORTSELB=0時：個別に抵抗を介して、VDDまたはVSSに接続してください。 PORTSELB=1時：VDDに直接接続または抵抗を介して接続してください。
P137	入力	個別に抵抗を介して、VDDまたはVSSに接続してください。
REGC	—	コンデンサ(0.47～1 μF)を介し、VSSに接続してください。

注 25ピン製品のみ。24, 20, 16, 10ピン製品の場合はVDD。

2.4 端子ブロック図


2.1.1 10ピン製品～2.1.5 25ピン製品に記載した端子タイプについて、端子ブロック図を図2-1～図2-11に示します。

図2-1 端子タイプ 2-1-2 の端子ブロック図



備考 兼用機能は、2.1 ポート機能を参照してください。

図2 - 2 端子タイプ 2-2-1 の端子ブロック図



備考 共用機能は、2.1 ポート機能を参照してください。

図2-3 端子タイプ3-1-1の端子ブロック図




図2-4 端子タイプ4-8-2の端子ブロック図





図2 - 5 端子タイプ4-9-3の端子ブロック図



注意 ポート出力モード・レジスタ (POMx) で N-ch オープン・ドレイン出力モード設定時は、出力モード時においても、入力バッファがオンになっているため、中間電位となった場合、貫通電流が流れることがあります。

図2 - 6 端子タイプ4-9-4の端子ブロック図




図2-7 端子タイプ4-18-2の端子ブロック図





図2 - 8 端子タイプ7-3-4の端子ブロック図




注意 ポート出力モード・レジスタ(POMx)でN-chオープン・ドレイン出力モード設定時は、出力モード時においても、入力バッファがオンになっているため、中間電位となった場合、貫通電流が流れることがあります。

備考1. 兼用機能は、2.1 ポート機能を参照してください。

備考2. SAU : シリアル・アレイ・ユニット

図2-9 端子タイプ7-9-4の端子ブロック図




注意 ポート出力モード・レジスタ(POMx)でN-chオープン・ドレイン出力モード設定時は、出力モード時においても、入力バッファがオンになっているため、中間電位となった場合、貫通電流が流れることがあります。

備考1. 兼用機能は、2.1 ポート機能を参照してください。

備考2. SAU：シリアル・アレイ・ユニット

図2-10 端子タイプ8-1-4の端子ブロック図




注意1. ポート出力モード・レジスタ (POMx) でN-chオープン・ドレイン出力モード設定時は、出力モード時においても、入力バッファがオンになっているため、中間電位となった場合、貫通電流が流れることがあります。

注意2. ポート入力モード・レジスタ (PIMx) でTTL入力バッファに設定し、ハイレベルを入力している場合、TTL入力バッファの構造により貫通電流が流れることがあります。貫通電流を防ぐためには、ローレベルを入力してください。

備考1. 兼用機能は、2.1 ポート機能を参照してください。

備考2. SAU : シリアル・アレイ・ユニット

図2 - 11 端子タイプ 8-3-4の端子ブロック図



注意1. ポート出力モード・レジスタ(POMx)でN-chオープン・ドレイン出力モード設定時は、出力モード時においても、入力バッファがオンになっているため、中間電位となった場合、貫通電流が流れることがあります。

注意2. ポート入力モード・レジスタ(PIMx)でTTL入力バッファに設定し、ハイレベルを入力している場合、TTL入力バッファの構造により貫通電流が流れることがあります。貫通電流を防ぐためには、ローレベルを入力してください。

備考1. 兼用機能は、2.1 ポート機能を参照してください。

備考2. SAU : シリアル・アレイ・ユニット

第3章 CPUアーキテクチャ

RL78/G11は、RL78-S3 CPUコアを搭載するマイクロコントローラです。

RL78-S3のCPUコアは、命令フェッチ用のバスとアドレス・データ・バスがそれぞれ独立したハーバード・アーキテクチャを採用しています。さらに、フェッチ、デコード、メモリ・アクセスの3段パイプライン制御を採用することで、従来のCPUコアよりも効率が飛躍的に向上しています。高性能かつ高機能な処理を必要とする様々なアプリケーションに対して、高性能かつ高速な命令処理で応えることができます。

- 3段パイプラインのCISCアーキテクチャ
- アドレス空間：1 Mバイト
- 最小命令実行時間：1命令1クロック実行
- 汎用レジスタ：8ビット・レジスタ×8本
- 命令の種類：81種類

以下の乗除算命令は、RL78-S3コアにのみあります。

MULHU (符号なし16ビット乗算)

MULH (符号付き16ビット乗算)

DIVHU (符号なし16ビット除算)

DIVWU (符号なし32ビット除算)

MACHU (符号なし積和算(16ビット×16ビット)+32ビット)

MACH (符号付き積和算(16ビット×16ビット)+32ビット)


- データ配置：リトル・エンディアン

RL78/G11はOCDトレース機能をサポートしません。

3.1 メモリ空間

RL78/G11は、1 Mバイトのアドレス空間をアクセスできます。図3-1にメモリ・マップを示します。

図3-1 メモリ・マップ



注1. セルフ・プログラミングおよびデータ・フラッシュ書き換えを行う場合、スタック、データ・バッファ、ベクタ割り込み処理の分岐先やDTCによる転送先／転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に配置しないでください。また、フラッシュ・ライブラリがFF900Hから一部のRAM領域を使用します。フラッシュ・ライブラリが使用するRAM領域は、RL78ファミリセルフ・プログラミング・ライブラリセルフRAMリスト(R20UT2943)を参照してください。

注2. 汎用レジスタを除いたRAM領域から命令実行をすることができます。


注3. ブート・スワップ未使用時: 000C0H-000C3Hにオプション・バイト, 000C4H-000CDHにオンチップ・デバッグ・セキュリティIDを設定

ブート・スワップ使用時: 000C0H-000C3H, 010C0H-010C3Hにオプション・バイト, 000C4H-000CDH, 010C4H-010CDHにオンチップ・デバッグ・セキュリティID設定

注4. セキュリティの設定により、ブート・クラスタ0は書き換えを禁止することができます(31.7 セキュリティ設定を参照)。

注意 RAMパリティ・エラー・リセット発生を許可(RPERDIS = 0)で使用する場合、データ・アクセス時は「使用するRAM領域」を、RAM領域からの命令実行時は「使用するRAM領域 + 10 バイト」の領域を必ず初期化してください。リセット発生により、RAMパリティ・エラー・リセット発生許可(RPERDIS = 0)となります。詳細は、28.3.3 RAMパリティ・エラー検出機能を参照してください。

備考 フラッシュ・メモリはブロックごとに分かれています(1ブロック=1Kバイト)。アドレス値とブロック番号については、表3-1のフラッシュ・メモリのアドレス値とブロック番号の対応を参照してください。



フラッシュ・メモリのアドレス値とブロック番号の対応を次に示します。

表3-1 フラッシュ・メモリのアドレス値とブロック番号の対応

アドレス値	ブロック番号	アドレス値	ブロック番号
00000H-003FFH	00H	02000H-023FFH	08H
00400H-007FFH	01H	02400H-027FFH	09H
00800H-00BFFFH	02H	02800H-02BFFFH	0AH
00C00H-00FFFFH	03H	02C00H-02FFFFH	0BH
01000H-013FFH	04H	03000H-033FFH	0CH
01400H-017FFH	05H	03400H-037FFH	0DH
01800H-01BFFFH	06H	03800H-03BFFFH	0EH
01C00H-01FFFFH	07H	03C00H-03FFFFH	0FH

3.1.1 内部プログラム・メモリ空間

内部プログラム・メモリ空間にはプログラムおよびテーブル・データなどを格納します。RL78/G11は、次に示す内部ROM (フラッシュ・メモリ)を内蔵しています。

表3-2 内部ROM容量

内部ROM	
構造	容量
フラッシュ・メモリ	16384 × 8ビット (00000H-03FFFH)

内部プログラム・メモリ空間には、次に示す領域が割り付けられています。

(1) ベクタ・テーブル領域

00000H-0007FHの128バイト領域はベクタ・テーブル領域として予約されています。ベクタ・テーブル領域には、リセット、各割り込み要求発生により分岐するときのプログラム・スタート・アドレスを格納しておきます。また、ベクタ・コードは2バイトとしているため、割り込みの飛び先アドレスは00000H-0FFFFHの64 Kアドレスとなります。

16ビット・アドレスのうち下位8ビットが偶数アドレスに、上位8ビットが奇数アドレスに格納されます。

ブート・スワップを使用する際には、01000H-0107FHにもベクタ・テーブルを設定してください。

表3-3にベクタ・テーブルを示します。サポートする割り込み要因を○で示します。—はサポートしない割り込み要因であることを示します。

表3-3 ベクタ・テーブル (1/2)

ベクタ・テーブル・アドレス	割り込み要因	25ピン	24ピン	20ピン	16ピン	10ピン
00000H	RESET, POR, LVD, WDT, TRAP, IAW, RPE	○	○	○	○	○
00004H	INTWDTI	○	○	○	○	○
	INTSRO	○	○	○	○	○
00006H	INTLVI	○	○	○	○	○
00008H	INTP0	○	○	○	○	—
0000AH	INTP1	○	○	○	○	○
0000CH	INTP2	○	○	○	○	—
0000EH	INTP3	○	○	○	○	—
00010H	INTP4	○	○	○	○	—
00012H	INTP5	○	○	○	—	—
00014H	INTP6	○	○	—	—	—
00016H	INTST0	○	○	○	○	—
	INTCSI00	○	○	○	—	—
	INTIIC00	○	○	○	—	—
00018H	INTSR0	○	○	○	○	—
	INTCSI01	○	○	—	—	—
	INTIIC01	○	○	—	—	—
0001EH	INTSRE0	○	○	○	○	—
00020H	INTTM00	○	○	○	○	○
00022H	INTST1	○	○	○	○	○
	INTCSI10	○	○	○	○	○
	INTIIC10	○	○	○	—	—
00024H	INTSR1	○	○	○	○	○
	INTCSI11	○	○	○	○	—
	INTIIC11	○	○	○	○	—
00026H	INTSRE1	○	○	○	○	○
00028H	INTICA0	○	○	○	○	—
0002AH	INTTM01H	○	○	○	○	○
0002CH	INTTM03H	○	○	○	○	○
0002EH	INTTM01	○	○	○	○	○
00030H	INTTM02	○	○	○	○	○
00032H	INTTM03	○	○	○	○	○

表3-3 ベクタ・テーブル (2/2)

ベクタ・テーブル・ アドレス	割り込み要因	25ピン	24ピン	20ピン	16ピン	10ピン
00034H	INTAD	○	○	○	○	○
00036H	INTIT	○	○	○	○	○
00038H	INTKR	○	○	○	○	—
0003AH	INTP7	○	○	—	—	—
0003CH	INTP8	○	○	—	—	—
0003EH	INTP9	○	○	○	○	○
00040H	INTP10	○	○	○	○	○
00042H	INTP11	○	○	○	○	—
00044H	INTCMP0	○	○	○	○	○
00046H	INTCMP1	○	○	○	○	—
00048H	INTDOC	○	○	○	○	○
0004AH	INTIT00	○	○	○	○	○
0004CH	INTIT01	○	○	○	○	○
0004EH	INTTMKB0	○	○	○	○	○
00050H	INTIICA1	○	○	○	—	—
00052H	INTFL	○	○	○	○	○
00054H	INTFO	○	○	○	○	○
0007EH	BRK	○	○	○	○	○

(2) CALLT 命令テーブル領域

00080H-000BFH の 64 バイト領域には、2 バイト・コール命令 (CALLT) のサブルーチン・エントリ・アドレスを格納することができます。サブルーチン・エントリ・アドレスは 00000H-0FFFFH 内の値を設定してください(アドレス・コードが 2 バイトのため)。

ブート・スワップを使用する際には、01080H-010BFH にも CALLT 命令テーブルを設定してください。

(3) オプション・バイト領域

000C0H-000C3H の 4 バイト領域にオプション・バイト領域を用意しています。ブート・スワップを使用する際には 010C0H-010C3H にもオプション・バイトを設定してください。詳細は第 30 章 オプション・バイトを参照してください。

(4) オンチップ・デバッグ・セキュリティ ID 設定領域

000C4H-000CDH, 010C4H-010CDH の 10 バイト領域にオンチップ・デバッグ・セキュリティ ID 設定領域を用意しています。ブート・スワップ未使用時には 000C4H-000CDH に、ブート・スワップ使用時には 000C4H-000CDH と 010C4H-010CDH に 10 バイトのオンチップ・デバッグ・セキュリティ ID を設定してください。詳細は第 32 章 オンチップ・デバッグ機能を参照してください。

3.1.2 ミラー領域


RL78/G11では、00000H-0FFFFHのコード・フラッシュ・エリアをF0000H-FFFFFHへミラーさせています(プロセッサ・モード・コントロール・レジスタ(PMC)で設定)。

ミラー先のF0000H-FFFFFHからデータを読み出すことにより、オペランドにESレジスタを持たない命令を使用することができるため、短いコードでコード・フラッシュ内容の読み出しを行うことができます。ただし、特殊機能レジスタ(SFR)、拡張特殊機能レジスタ(2nd SFR)、RAM領域、データ・フラッシュ・メモリ領域、使用不可領域にはミラーされません。

各製品のミラー領域は、3.1 メモリ空間を参照してください。

ミラー領域は読み出しのみ可能で、命令フェッチはできません。

次に例を示します。



次に、PMCレジスタについて説明します。

・プロセッサ・モード・コントロール・レジスタ (PMC)

F0000H-FFFFFFHへミラーするフラッシュ・メモリ空間を設定するレジスタです。

PMCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図3-2 プロセッサ・モード・コントロール・レジスタ (PMC)のフォーマット

アドレス : FFFFEH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PMC	0	0	0	0	0	0	0	MAA
MAA	F0000H-FFFFFFHへミラーするフラッシュ・メモリ空間を設定							
0	00000H-0FFFFHをF0000H-FFFFFFHへミラー							
1	設定禁止							

注意1. 必ずビット0 (MAA)を0 (初期値)でご使用ください。

注意2. PMCレジスタの設定後、1命令以上空けてミラー領域にアクセスしてください。

3.1.3 内部データ・メモリ空間

RL78/G11は、次に示すRAMを内蔵しています。

表3-4 内部RAM容量

内部RAM
1536 × 8 ビット (FF900H-FFEFFH)

内部RAMは、データ領域として使用できるほか、プログラム領域として命令を実行することができます（汎用レジスタが割り当てられた領域では命令実行不可）。内部RAM領域のうちFFEE0H-FFEFFHの32バイトの領域には、8ビット・レジスタ8個を1バンクとする汎用レジスタが、4バンク割り付けられます。

また、スタック・メモリは内部RAMを使用します。

- 注意1. 汎用レジスタが割り当てられている空間(FFEE0H-FFEFFH)は、命令フェッチやスタックの領域に使用できません。
- 注意2. セルフ・プログラミング時およびデータ・フラッシュ書き換え時は、スタック、データ・バッファ、ベクタ割り込み処理の分岐先やDTCによる転送先／転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に配置しないでください。
- 注意3. セルフ・プログラミングおよびデータ・フラッシュ書き換えを行う場合、フラッシュ・ライブラリがFF900Hから一部のRAM領域を使用します。
- フラッシュ・ライブラリが使用するRAM領域は、RL78 ファミリセルフプログラミングライブラリセルフRAMリスト（R20UT2943）を参照してください。

3.1.4 特殊機能レジスタ (SFR : Special Function Register) 領域

FFF00H-FFFFFHの領域には、オン・チップ周辺ハードウェアの特殊機能レジスタ (SFR) が割り付けられています (3.2.4 特殊機能レジスタ (SFR : Special Function Register) の表 3 - 5 参照)。

注意 SFRが割り付けられていないアドレスにアクセスしないでください。

3.1.5 拡張特殊機能レジスタ (2nd SFR : 2nd Special Function Register) 領域

F0000H-F07FFHの領域には、オン・チップ周辺ハードウェアの拡張特殊機能レジスタ (2nd SFR) が割り付けられています (3.2.5 拡張特殊機能レジスタ (2nd SFR : 2nd Special Function Register) の表 3 - 6 参照)。

注意1. 拡張SFRが割り付けられていないアドレスにアクセスしないでください。

注意2. 拡張SFR (2nd SFR)の一部の領域F0500H-F0515Hに配置している8ビット・インターバル・タイマ・カウンタ・レジスタ 0 (TRT0), 8ビット・インターバル・タイマ・カウンタ・レジスタ 1 (TRT1), DOC コントロールレジスタ (DOCR), DOC データインプットレジスタ (DODIR), DOC データセッティングレジスタ (DODSR) へのアクセス時に、CPU は次の命令処理に移行せず、CPU 処理としてウェイト状態となります。このため、このウェイトが発生した場合、命令の実行クロック数がウェイト・クロック数分長くなります。8ビット・インターバル・タイマ・カウンタ・レジスタ 0 (TRT0), 8ビット・インターバル・タイマ・カウンタ・レジスタ 1 (TRT1), DOCコントロールレジスタ (DOCR), DOC データインプットレジスタ (DODIR), DOC データセッティングレジスタ (DODSR) アクセス時のウェイト・クロック数は、リード、ライトともに1クロックです。


3.1.6 データ・メモリ・アドレッシング

次に実行する命令のアドレスを指定したり、命令を実行する際に操作対象となるレジスタやメモリなどのアドレスを指定したりする方法をアドレッシングといいます。

命令を実行する際に操作対象となるメモリのアドレッシングについて、RL78/G11では、その操作性などを考慮して豊富なアドレッシング・モードを備えました。特にデータ・メモリを内蔵している領域では、特殊機能レジスタ (SFR) や汎用レジスタなど、それぞれのもつ機能にあわせて特有のアドレッシングが可能です。図3-3にデータ・メモリとアドレッシングの対応を示します。

各アドレッシングの詳細については、「3.4 処理データ・アドレスに対するアドレッシング」を参照してください。

図3-3 データ・メモリとアドレッシングの対応



3.2 プロセッサ・レジスタ

RL78/G11は、次のプロセッサ・レジスタを内蔵しています。

3.2.1 制御レジスタ

プログラム・シーケンス、ステータス、スタック・メモリの制御など専用の機能を持ったレジスタです。制御レジスタには、プログラム・カウンタ (PC)、プログラム・ステータス・ワード (PSW)、スタック・ポインタ (SP)があります。


(1) プログラム・カウンタ (PC)

プログラム・カウンタは、次に実行するプログラムのアドレス情報を保持する 20 ビット・レジスタです。

通常動作時には、フェッチする命令のバイト数に応じて、自動的にインクリメントされます。分岐命令実行時には、イミディエト・データやレジスタの内容がセットされます。

リセット信号の発生により、00000H と 00001H 番地のリセット・ベクタ・テーブルの値がプログラム・カウンタにセットされます。

図3-4 プログラム・カウンタの構成




(2) プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワードは、命令の実行によってセット、リセットされる各種フラグで構成される 8 ビット・レジスタです。

プログラム・ステータス・ワードの内容は、ベクタ割り込み要求受け付け発生時および PUSH PSW 命令の実行時にスタック領域に格納され、RETB、RETI 命令および POP PSW 命令の実行時に復帰されます。

リセット信号の発生により、06Hになります。

図3-5 プログラム・ステータス・ワードの構成



(a) 割り込み許可フラグ (IE)

CPUの割り込み要求受け付け動作を制御するフラグです。

IE = 0のときは割り込み禁止 (DI) 状態となり、マスカブル割り込みはすべて禁止されます。

IE = 1のときは割り込み許可 (EI) 状態となります。このとき割り込み要求の受け付けは、インサービス・プライオリティ・フラグ (ISP1, ISP0)、各割り込み要因に対する割り込みマスク・フラグおよび優先順位指定フラグにより制御されます。

このフラグは、DI命令の実行または割り込みの受け付けでリセット (0) され、EI命令の実行によりセット (1) されます。

(b) ゼロ・フラグ (Z)

演算結果がゼロのときセット(1)され、それ以外のときにリセット(0)されるフラグです。

(c) レジスタ・バンク選択フラグ (RBS0, RBS1)

4個のレジスタ・バンクのうちの1つを選択する2ビットのフラグです。

SEL Rn命令の実行によって選択されたレジスタ・バンクを示す2ビットの情報が格納されています。

(d) 補助キャリー・フラグ (AC)

演算結果で、ビット3からキャリーがあったとき、またはビット3へのボローがあったときセット(1)され、それ以外のときリセット(0)されるフラグです。

(e) インサース・プライオリティ・フラグ (ISP1, ISP0)

受け付け可能なマスカブル・ベクタ割り込みの優先順位レベルを管理するフラグです。優先順位指定フラグ・レジスタ (PRn0L, PRn0H, PRn1L, PRn1H, PRn2L, PRn2H) (22.3.3 参照) で ISP0, ISP1 フラグの値より低位に指定されたベクタ割り込み要求は受け付け禁止となります。なお、実際に割り込み要求が受け付けられるかどうかは、割り込み許可フラグ (IE) の状態により制御されます。

備考 n = 0, 1


(f) キャリー・フラグ (CY)

加減算命令実行時のオーバーフロー、アンダフローを記憶するフラグです。また、ローテート命令実行時はシフト・アウトされた値を記憶し、ビット演算命令実行時には、ビット・アキュムレータとして機能します。

(3) スタック・ポインタ (SP)

メモリのスタック領域の先頭アドレスを保持する 16 ビットのレジスタです。スタック領域としては内部 RAM 領域のみ設定可能です。

図3-6 スタック・ポインタの構成



スタック・ポインタを用いたスタック・アドレッシングでは、スタック・メモリへの書き込み(退避)動作に先立ってデクリメントされ、スタック・メモリからの読み取り(復帰)動作のあとインクリメントされます。

- 注意1. SPの内容はリセット信号の発生により、不定になりますので、必ずスタック使用前にイニシャライズしてください。
- 注意2. 汎用レジスタが割り当てられている空間(FFEE0H-FFEFFH)は、命令フェッチやスタックの領域に使用できません。
- 注意3. セルフ・プログラミング時およびデータ・フラッシュ書き換え時は、スタック、データ・バッファ、ベクタ割り込み処理の分岐先やDTCによる転送先／転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に配置しないでください。

3.2.2 汎用レジスタ


汎用レジスタは、データ・メモリの特定番地 (FFEE0H-FFEFFH) にマッピングされており、8ビット・レジスタ8個 (X, A, C, B, E, D, L, H) を1バンクとして4バンクのレジスタで構成されています。

各レジスタは、それぞれ8ビット・レジスタとして使用できるほか、2個の8ビット・レジスタをペアとして16ビット・レジスタとしても使用できます (AX, BC, DE, HL)。

命令実行時に使用するレジスタ・バンクは、CPU制御命令 (SEL RBn) によって設定します。4レジスタ・バンク構成になっていますので、通常処理で使用するレジスタと割り込み時で使用するレジスタをバンクごとに切り替えすれば、効率のよいプログラムを作成できます。

注意 汎用レジスタが割り当てられている空間 (FFEE0H-FFEFFH) は、命令フェッチやスタックの領域に使用できません。

図3-7 汎用レジスタの構成



3.2.3 ES, CS レジスタ

ES レジスタでデータ・アクセス, CS レジスタで(レジスタ・ダイレクト・アドレッシング)分岐命令実行時の、それぞれ上位アドレスを指定できます。

ES レジスタのリセット後の初期値は0FH, CS レジスタのリセット後の初期値は00Hです。


図3-8 ES/CS レジスタの構成

	7	6	5	4	3	2	1	0
ES	0	0	0	0	ES3	ES2	ES1	ES0

	7	6	5	4	3	2	1	0
CS	0	0	0	0	CS3	CS2	CS1	CS0

16 ビット・アドレスでアクセスできるデータ領域は、F0000H-FFFFFHの64 K バイト空間ですが、ES: を付加すると00000H-FFFFFHの1 Mバイト空間に拡張できます。

図3-9 データ・アクセス領域の拡張



3.2.4 特殊機能レジスタ (SFR : Special Function Register)

SFRは、汎用レジスタとは異なり、それぞれ特別な機能を持つレジスタです。

SFR空間は、FFF00H-FFFFFHの領域に割り付けられています。

SFRは、演算命令、転送命令、ビット操作命令などにより、汎用レジスタと同じように操作できます。操作可能なビット単位(1, 8, 16)は、各SFRで異なります。

操作ビット単位ごとの指定方法を次に示します。

- 1ビット操作

1ビット操作命令のオペランド(sfr.bit)には、次のような記述をしてください。

ビット名称が定義されている場合 : <ビット名称>

ビット名称が定義されていない場合 : <レジスタ名>.<ビット番号>または<アドレス>.<ビット番号>

- 8ビット操作

8ビット操作命令のオペランド(sfr)にアセンブラで定義されている略号を記述します。アドレスでも指定できます。

- 16ビット操作

16ビット操作命令のオペランド(sfrp)にアセンブラで定義されている略号を記述します。アドレスを指定するときは偶数アドレスを記述してください

表3-5にSFRの一覧を示します。表中の項目の意味は次のとおりです。

- 略号

特殊機能レジスタのアドレスを示す略号です。アセンブラで予約語に、コンパイラでは#pragma sfr 指令で、sfr変数として定義されているものです。アセンブラ、デバッガおよびシミュレータ使用時に命令のオペランドとして記述できます。

- R/W

該当する特殊機能レジスタが読み出し(Read)／書き込み(Write)可能かどうかを示します。

R/W : 読み出し／書き込みがともに可能

R : 読み出しのみ可能

W : 書き込みのみ可能

- 操作可能ビット単位

操作可能なビット単位(1, 8, 16)を○で示します。—は操作できないビット単位であることを示します。

- リセット時

リセット信号発生時の各レジスタの状態を示します。

注意 SFRが割り付けられていないアドレスにアクセスしないでください。

備考 拡張SFR (2nd SFR)については、3.2.5 拡張特殊機能レジスタ (2nd SFR : 2nd Special Function Register)を参照してください。

表3-5 特殊機能レジスタ (SFR) 一覧 (1/3)

アドレス	特殊機能レジスタ (SFR) 名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
FFF00H	ポート・レジスタ0	P0	R/W	○	○	—	00H
FFF02H	ポート・レジスタ2	P2	R/W	○	○	—	00H
FFF03H	ポート・レジスタ3	P3	R/W	○	○	—	00H
FFF04H	ポート・レジスタ4	P4	R/W	○	○	—	00H
FFF05H	ポート・レジスタ5	P5	R/W	○	○	—	00H
FFF0CH	ポート・レジスタ12	P12	R	○	○	—	不定
FFF0DH	ポート・レジスタ13	P13	R	○	○	—	不定
FFF10H	シリアル・データ・レジスタ00	TXD0/ SIO00	R/W	—	○	○	0000H
FFF11H		—		—	—	—	
FFF12H	シリアル・データ・レジスタ01	RXD0/ SIO01	R/W	—	○	○	0000H
FFF13H		—		—	—	—	
FFF18H	タイマ・データ・レジスタ00	TDR00	R/W	—	—	○	0000H
FFF19H				—	—	—	
FFF1AH	タイマ・データ・レジスタ01	TDR01L	R/W	—	○	○	00H
FFF1BH		TDR01H		—	○	—	00H
FFF1EH	10ビットA/D変換結果レジスタ	ADCR	R	—	—	○	0000H
FFF1FH	8ビットA/D変換結果レジスタ	ADCRH	R	—	○	—	00H
FFF20H	ポート・モード・レジスタ0	PM0	R/W	○	○	—	FFH
FFF22H	ポート・モード・レジスタ2	PM2	R/W	○	○	—	FFH
FFF23H	ポート・モード・レジスタ3	PM3	R/W	○	○	—	FFH
FFF24H	ポート・モード・レジスタ4	PM4	R/W	○	○	—	FFH
FFF25H	ポート・モード・レジスタ5	PM5	R/W	○	○	—	FFH
FFF30H	A/Dコンバータ・モード・レジスタ0	ADM0	R/W	○	○	—	00H
FFF31H	アナログ入力チャネル指定レジスタ	ADS	R/W	○	○	—	00H
FFF32H	A/Dコンバータ・モード・レジスタ1	ADM1	R/W	○	○	—	00H
FFF34H	キー・リターン・コントロール・レジスタ	KRCTL	R/W	○	○	—	00H
FFF35H	キー・リターン・フラグ・レジスタ	KRF	R/W	—	○	—	00H
FFF37H	キー・リターン・モード・レジスタ0	KRM0	R/W	○	○	—	00H
FFF38H	外部割り込み立ち上がりエッジ許可レジスタ0	EGP0	R/W	○	○	—	00H
FFF39H	外部割り込み立ち下がりエッジ許可レジスタ0	EGN0	R/W	○	○	—	00H
FFF3AH	外部割り込み立ち上がりエッジ許可レジスタ1	EGP1	R/W	○	○	—	00H
FFF3BH	外部割り込み立ち下がりエッジ許可レジスタ1	EGN1	R/W	○	○	—	00H
FFF3CH	D/A変換値設定レジスタ0	DACS0	R/W	—	○	—	00H
FFF3DH	D/A変換値設定レジスタ1	DACS1	R/W	—	○	—	00H

表3-5 特殊機能レジスタ (SFR)一覧(2/3)

アドレス	特殊機能レジスタ (SFR) 名称	略号		R/W	操作可能ビット範囲			リセット時
					1ビット	8ビット	16ビット	
FFF3EH	D/Aコンバータ・モード・レジスタ	DAM		R/W	○	○	—	00H
FFF44H	シリアル・データ・レジスタ 02	TXD1/ SIO10	SDR02	R/W	—	○	○	0000H
FFF45H		—			—	—		
FFF46H	シリアル・データ・レジスタ 03	RXD1/ SIO11	SDR03	R/W	—	○	○	0000H
FFF47H		—			—	—		
FFF50H	IICAシフト・レジスタ 0	IICA0		R/W	—	○	—	00H
FFF51H	IICAステータス・レジスタ 0	IICS0		R	○	○	—	00H
FFF52H	IICAフラグ・レジスタ	IICF0		R/W	○	○	—	00H
FFF54H	IICAシフト・レジスタ 1	IICA1		R/W	—	○	—	00H
FFF55H	IICAステータス・レジスタ 1	IICS1		R	○	○	—	00H
FFF56H	IICAフラグ・レジスタ 1	IICF1		R/W	○	○	—	00H
FFF64H	タイマ・データ・レジスタ 02	TDR02		R/W	—	—	○	0000H
FFF65H								
FFF66H	タイマ・データ・レジスタ 03	TDR03L	TDR03	R/W	—	○	○	00H
FFF67H		TDR03H			—	○	00H	
FFF90H	12ビット・インターバル・タイマ・	ITMC		R/W	—	—	○	0FFFH
FFF91H	コントロール・レジスタ							
FFFA0H	クロック動作モード制御レジスタ	CMC		R/W	—	○	—	00H
FFFA1H	クロック動作ステータス制御レジスタ	CSC		R/W	○	○	—	C0H
FFFA2H	発振安定時間カウンタ状態レジスタ	OSTC		R	○	○	—	00H
FFFA3H	発振安定時間選択レジスタ	OSTS		R/W	—	○	—	07H
FFFA4H	システム・クロック制御レジスタ	CKC		R/W	○	○	—	00H
FFFA5H	クロック出力選択レジスタ 0	CKS0		R/W	○	○	—	00H
FFFA6H	クロック出力選択レジスタ 1	CKS1		R/W	○	○	—	00H
FFFA7H	サブシステム・クロック選択レジスタ	CKSEL		R/W	○	○	—	00H
FFFA8H	リセット・コントロール・フラグ・レジスタ	RESF		R	—	○	—	不定注1
FFFA9H	電圧検出レジスタ	LVIM		R/W	○	○	—	00H注1
FFFAAH	電圧検出レベル・レジスタ	LVIS		R/W	○	○	—	注3
FFFABH	ウォッチドッグ・タイマ・イネーブル・レジスタ	WDTE		R/W	—	○	—	1AH/9AH注2
FFFACH	CRC入力レジスタ	CRCIN		R/W	—	○	—	00H
FFFD0H	割り込み要求フラグ・レジスタ 2L	IF2L	IF2	R/W	○	○	○	00H
FFFD1H	割り込み要求フラグ・レジスタ 2H	IF2H		R/W	○	○	—	00H
FFFD4H	割り込みマスク・フラグ・レジスタ 2L	MK2L	MK2	R/W	○	○	○	FFH
FFFD5H	割り込みマスク・フラグ・レジスタ 2H	MK2H		R/W	○	○	—	FFH

表3-5 特殊機能レジスタ (SFR)一覧(3/3)

アドレス	特殊機能レジスタ (SFR) 名称	略号		R/W	操作可能ビット範囲			リセット時
					1ビット	8ビット	16ビット	
FFFD8H	優先順位指定フラグ・レジスタ 02L	PR02L	PR02	R/W	○	○	○	FFH
FFFD9H	優先順位指定フラグ・レジスタ 02H	PR02H		R/W	○	○		FFH
FFFDCH	優先順位指定フラグ・レジスタ 12L	PR12L	PR12	R/W	○	○	○	FFH
FFFDH	優先順位指定フラグ・レジスタ 12H	PR12H		R/W	○	○		FFH
FFFE0H	割り込み要求フラグ・レジスタ 0L	IF0L	IF0	R/W	○	○	○	00H
FFFE1H	割り込み要求フラグ・レジスタ 0H	IF0H		R/W	○	○		00H
FFFE2H	割り込み要求フラグ・レジスタ 1L	IF1L	IF1	R/W	○	○	○	00H
FFFE3H	割り込み要求フラグ・レジスタ 1H	IF1H		R/W	○	○		00H
FFFE4H	割り込みマスク・フラグ・レジスタ 0	MK0L	MK0	R/W	○	○	○	FFH
FFFE5H		MK0H		R/W	○	○		FFH
FFFE6H	割り込みマスク・フラグ・レジスタ 1	MK1L	MK1	R/W	○	○	○	FFH
FFFE7H		MK1H		R/W	○	○		FFH
FFFE8H	優先順位指定フラグ・レジスタ 00	PR00L	PR00	R/W	○	○	○	FFH
FFFE9H		PR00H		R/W	○	○		FFH
FFFEAH	優先順位指定フラグ・レジスタ 01	PR01L	PR01	R/W	○	○	○	FFH
FFFEBH		PR01H		R/W	○	○		FFH
FFFECH	優先順位指定フラグ・レジスタ 10	PR10L	PR10	R/W	○	○	○	FFH
FFFEH		PR10H		R/W	○	○		FFH
FFFEH	優先順位指定フラグ・レジスタ 11	PR11L	PR11	R/W	○	○	○	FFH
FFFEFH		PR11H		R/W	○	○		FFH
FFFF0H	積和演算累計レジスタ (L)	MACRL		R/W	—	—	○	0000H
FFFF1H								
FFFF2H	積和演算累計レジスタ (H)	MACRH		R/W	—	—	○	0000H
FFFF3H								
FFFFEH	プロセッサ・モード・コントロール・レジスタ	PMC		R/W	○	○	—	00H

注1. リセット要因により、次のように異なります。

リセット要因 レジスタ		RESET入力	PORによる リセット	不正命令の実行 によるリセット	WDTによる リセット	RAMパリティ・エ ラーによるリセット	不正メモリ・アクセ スによるリセット	LVDによる リセット
RESF	TRAP	クリア (0)		セット (1)	保持			保持
	WDTRF			保持	セット (1)	保持		
	RPERF			保持		セット (1)	保持	
	IAWRF			保持			セット (1)	
	LVIRF			保持				
LVIM	LVIEN	クリア (0)						保持
	LVIOMSK	保持						
	LVIF							

注2. WDTEレジスタのリセット値は、オプション・バイトの設定で決定します。

注3. LVISレジスタのリセット値は、オプション・バイトの設定で決定します。

備考 拡張SFR (2nd SFR)については、表3-6 拡張SFR (2nd SFR)一覧を参照してください。

3.2.5 拡張特殊機能レジスタ (2nd SFR : 2nd Special Function Register)

拡張SFR (2nd SFR)は、汎用レジスタとは異なり、それぞれ特別な機能を持つレジスタです。

拡張SFR空間は、F0000H-F07FFHの領域です。SFR領域(FFF00H-FFFFFH)以外のSFRが割り付けられています。ただし、拡張SFR領域のアクセス命令はSFR領域より1バイト長くなります。

拡張SFRは、演算命令、転送命令、ビット操作命令などにより、汎用レジスタと同じように操作できます。操作可能なビット単位(1, 8, 16)は、各拡張SFRで異なります。

操作ビット単位ごとの指定方法を次に示します。

- 1ビット操作

1ビット操作命令のオペランド(!addr16.bit)には、次のような記述をしてください。

ビット名称が定義されている場合 : <ビット名称>

ビット名称が定義されていない場合 : <レジスタ名>.<ビット番号>または<アドレス>.<ビット番号>

- 8ビット操作

8ビット操作命令のオペランド(!addr16)にアセンブラで定義されている略号を記述します。アドレスでも指定できます。

- 16ビット操作

16ビット操作命令のオペランド(!addr16)にアセンブラで定義されている略号を記述します。アドレスを指定するときは偶数アドレスを記述してください。

表3-6に拡張SFRの一覧を示します。表中の項目の意味は次のとおりです。

- 略号

拡張SFRのアドレスを示す略号です。アセンブラで予約語に、コンパイラでは#pragma sfr指令で、sfr変数として定義されているものです。アセンブラ、デバッガおよびシミュレータ使用時に命令のオペランドとして記述できます。

- R/W

該当する拡張SFRが読み出し(Read)／書き込み(Write)可能かどうかを示します。

R/W : 読み出し／書き込みがともに可能

R : 読み出しのみ可能

W : 書き込みのみ可能

- 操作可能ビット単位

操作可能なビット単位(1, 8, 16)を○で示します。—は操作できないビット単位であることを示します。

- リセット時

リセット信号発生時の各レジスタの状態を示します。

注意 2nd SFRが割り付けられていないアドレスにアクセスしないでください。

備考 SFR領域のSFRについては、3.2.4 特殊機能レジスタ (SFR : Special Function Register) を参照してください。

表3-6 拡張特殊機能レジスタ (2nd SFR) 一覧 (1/7)

アドレス	拡張特殊機能レジスタ (2nd SFR) 名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
F0010H	A/Dコンバータ・モード・レジスタ2	ADM2	R/W	○	○	—	00H
F0011H	変換結果比較上限値設定レジスタ	ADUL	R/W	—	○	—	FFH
F0012H	変換結果比較下限値設定レジスタ	ADLL	R/W	—	○	—	00H
F0013H	A/Dテスト・レジスタ	ADTES	R/W	—	○	—	00H
F0030H	プルアップ抵抗オプション・レジスタ0	PU0	R/W	○	○	—	00H
F0033H	プルアップ抵抗オプション・レジスタ3	PU3	R/W	○	○	—	00H
F0034H	プルアップ抵抗オプション・レジスタ4	PU4	R/W	○	○	—	01H
F0035H	プルアップ抵抗オプション・レジスタ5	PU5	R/W	○	○	—	00H
F003CH	プルアップ抵抗オプション・レジスタ12	PU12	R/W	○	○	—	20H
F0040H	ポート入力モード・レジスタ0	PIM0	R/W	○	○	—	00H
F0043H	ポート入力モード・レジスタ3	PIM3	R/W	○	○	—	00H
F0044H	ポート入力モード・レジスタ4	PIM4	R/W	○	○	—	00H
F0045H	ポート入力モード・レジスタ5	PIM5	R/W	○	○	—	00H
F0050H	ポート出力モード・レジスタ0	POM0	R/W	○	○	—	00H
F0053H	ポート出力モード・レジスタ3	POM3	R/W	○	○	—	00H
F0054H	ポート出力モード・レジスタ4	POM4	R/W	○	○	—	00H
F0055H	ポート出力モード・レジスタ5	POM5	R/W	○	○	—	00H
F0060H	ポート・モード・コントロール・レジスタ0	PMC0	R/W	○	○	—	FFH
F0062H	ポート・モード・コントロール・レジスタ2	PMC2	R/W	○	○	—	FFH
F0063H	ポート・モード・コントロール・レジスタ3	PMC3	R/W	○	○	—	FFH
F0065H	ポート・モード・コントロール・レジスタ5	PMC5	R/W	○	○	—	FFH
F0070H	ノイズ・フィルタ許可レジスタ0	NFEN0	R/W	○	○	—	00H
F0071H	ノイズ・フィルタ許可レジスタ1	NFEN1	R/W	○	○	—	00H
F0073H	入力切り替え制御レジスタ	ISC	R/W	○	○	—	00H
F0074H	タイマ入力選択レジスタ0	TIS0	R/W	—	○	—	00H
F0075H	周辺I/Oリダイレクション・レジスタ2	PIOR2	R/W	—	○	—	00H
F0077H	周辺I/Oリダイレクション・レジスタ0	PIOR0	R/W	—	○	—	00H
F0078H	不正メモリ・アクセス検出制御レジスタ	IAWCTL	R/W	—	○	—	00H
F0079H	周辺I/Oリダイレクション・レジスタ1	PIOR1	R/W	—	○	—	00H
F007BH	ポート・モード選択レジスタ	PMS	R/W	○	○	—	00H
F007CH	周辺I/Oリダイレクション・レジスタ3	PIOR3	R/W	—	○	—	00H
F007DH	グローバル・デジタル・インプット・ディス エーブル・レジスタ	GDIDIS	R/W	○	○	—	00H
F0090H	データ・フラッシュ・コントロール・レジ スタ	DFLCTL	R/W	○	○	—	00H

表3-6 拡張特殊機能レジスタ (2nd SFR) 一覧 (2/7)

アドレス	拡張特殊機能レジスタ (2nd SFR) 名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
F00A0H	高速オンチップ・オシレータ・トリミング・レジスタ	HIOTRM	R/W	—	○	—	不定 ^{注1}
F00A8H	高速オンチップ・オシレータ周波数選択レジスタ	HOCODIV	R/W	—	○	—	不定 ^{注2}
F00AAH	フラッシュ動作モード選択レジスタ	FLMODE	R/W	○	○	—	不定 ^{注3}
F00ABH	フラッシュ動作モード・プロテクト・レジスタ	FLMWRP	R/W	○	○	—	00H
F00F0H	周辺イネーブル・レジスタ 0	PER0	R/W	○	○	—	00H
F00F1H	周辺リセット制御レジスタ 0	PRR0	R/W	○	○	—	00H
F00F2H	中速オンチップ・オシレータ周波数選択レジスタ	MOCODIV	R/W	—	○	—	00H
F00F3H	動作スピード・モード制御レジスタ	OSMC	R/W	○	○	—	00H
F00F5H	RAMパリティ・エラー制御レジスタ	RPECTL	R/W	○	○	—	00H
F00F8H	レギュレータ・モード制御レジスタ	PMMC	R/W	○	○	—	00H
F00FAH	周辺イネーブル・レジスタ 1	PER1	R/W	○	○	—	00H
F00FBH	周辺リセット制御レジスタ 1	PRR1	R/W	○	○	—	00H
F00FCH	周辺イネーブル・レジスタ 2	PER2	R/W	○	○	—	00H
F00FDH	周辺リセット制御レジスタ 2	PRR2	R/W	○	○	—	00H
F00FEH	BCD補正結果レジスタ	BCDADJ	R	—	○	—	不定
F0100H	シリアル・ステータス・レジスタ 00	SSR00L	SSR00	R	—	○	0000H
F0101H		—		—	—	—	
F0102H	シリアル・ステータス・レジスタ 01	SSR01L	SSR01	R	—	○	0000H
F0103H		—		—	—	—	
F0104H	シリアル・ステータス・レジスタ 02	SSR02L	SSR02	R	—	○	0000H
F0105H		—		—	—	—	
F0106H	シリアル・ステータス・レジスタ 03	SSR03L	SSR03	R	—	○	0000H
F0107H		—		—	—	—	
F0108H	シリアル・フラグ・クリア・トリガ・レジスタ 00	SIR00L	SIR00	R/W	—	○	0000H
F0109H		—		—	—	—	
F010AH	シリアル・フラグ・クリア・トリガ・レジスタ 01	SIR01L	SIR01	R/W	—	○	0000H
F010BH		—		—	—	—	
F010CH	シリアル・フラグ・クリア・トリガ・レジスタ 02	SIR02L	SIR02	R/W	—	○	0000H
F010DH		—		—	—	—	
F010EH	シリアル・フラグ・クリア・トリガ・レジスタ 03	SIR03L	SIR03	R/W	—	○	0000H
F010FH		—		—	—	—	
F0110H	シリアル・モード・レジスタ 00	SMR00	R/W	—	—	○	0020H
F0111H							

注1. リセット値は出荷時に調整した値です。

注2. オプション・バイト 000C2H の FRQSEL2 - FRQSEL0 で設定した値になります。

注3. FLMODE レジスタのリセット値は、オプション・バイトの設定で決定します。

表3-6 拡張特殊機能レジスタ (2nd SFR) 一覧 (3/7)

アドレス	拡張特殊機能レジスタ (2nd SFR) 名称	略号		R/W	操作可能ビット範囲			リセット時
					1ビット	8ビット	16ビット	
F0112H	シリアル・モード・レジスタ 01	SMR01		R/W	—	—	○	0020H
F0113H								
F0114H	シリアル・モード・レジスタ 02	SMR02		R/W	—	—	○	0020H
F0115H								
F0116H	シリアル・モード・レジスタ 03	SMR03		R/W	—	—	○	0020H
F0117H								
F0118H	シリアル通信動作設定レジスタ 00	SCR00		R/W	—	—	○	0087H
F0119H								
F011AH	シリアル通信動作設定レジスタ 01	SCR01		R/W	—	—	○	0087H
F011BH								
F011CH	シリアル通信動作設定レジスタ 02	SCR02		R/W	—	—	○	0087H
F011DH								
F011EH	シリアル通信動作設定レジスタ 03	SCR03		R/W	—	—	○	0087H
F011FH								
F0120H	シリアル・チャネル許可ステータス・レジスタ 0	SE0L	SE0	R	○	○	○	0000H
F0121H		—			—	—		
F0122H	シリアル・チャネル開始レジスタ 0	SS0L	SS0	R/W	○	○	○	0000H
F0123H		—			—	—		
F0124H	シリアル・チャネル停止レジスタ 0	ST0L	ST0	R/W	○	○	○	0000H
F0125H		—			—	—		
F0126H	シリアル・クロック選択レジスタ 0	SPS0L	SPS0	R/W	—	○	○	0000H
F0127H		—			—	—		
F0128H	シリアル出力レジスタ 0	SO0		R/W	—	—	○	0F0FH
F0129H								
F012AH	シリアル出力許可レジスタ 0	SOE0L	SOE0	R/W	○	○	○	0000H
F012BH		—			—	—		
F0134H	シリアル出力レベル・レジスタ 0	SOL0L	SOL0	R/W	—	○	○	0000H
F0135H		—			—	—		
F0138H	シリアル・スタンバイ・コントロール・レジスタ 0	SSC0L	SSC0	R/W	—	○	○	0000H
F0180H	タイマ・カウンタ・レジスタ 00	TCR00		R	—	—	○	FFFFH
F0181H								
F0182H	タイマ・カウンタ・レジスタ 01	TCR01		R	—	—	○	FFFFH
F0183H								
F0184H	タイマ・カウンタ・レジスタ 02	TCR02		R	—	—	○	FFFFH
F0185H								
F0186H	タイマ・カウンタ・レジスタ 03	TCR03		R	—	—	○	FFFFH
F0187H								
F0190H	タイマ・モード・レジスタ 00	TMR00		R/W	—	—	○	0000H
F0191H								
F0192H	タイマ・モード・レジスタ 01	TMR01		R/W	—	—	○	0000H
F0193H								

表3-6 拡張特殊機能レジスタ (2nd SFR) 一覧 (4/7)

アドレス	拡張特殊機能レジスタ (2nd SFR) 名称	略号		R/W	操作可能ビット範囲			リセット時
					1ビット	8ビット	16ビット	
F0194H	タイマ・モード・レジスタ 02	TMR02		R/W	—	—	○	0000H
F0195H					—	—	○	
F0196H	タイマ・モード・レジスタ 03	TMR03		R/W	—	—	○	0000H
F0197H					—	—	○	
F01A0H	タイマ・ステータス・レジスタ 00	TSR00L	TSR0	R	—	○	○	0000H
F01A1H		—	0		—	—		
F01A2H	タイマ・ステータス・レジスタ 01	TSR01L	TSR0	R	—	○	○	0000H
F01A3H		—	1		—	—		
F01A4H	タイマ・ステータス・レジスタ 02	TSR02L	TSR0	R	—	○	○	0000H
F01A5H		—	2		—	—		
F01A6H	タイマ・ステータス・レジスタ 03	TSR03L	TSR0	R	—	○	○	0000H
F01A7H		—	3		—	—		
F01B0H	タイマ・チャンネル許可ステータス・レジスタ 0	TE0L	TE0	R	○	○	○	0000H
F01B1H		—	—		—	—		
F01B2H	タイマ・チャンネル開始レジスタ 0	TS0L	TS0	R/W	○	○	○	0000H
F01B3H		—	—		—	—		
F01B4H	タイマ・チャンネル停止レジスタ 0	TT0L	TT0	R/W	○	○	○	0000H
F01B5H		—	—		—	—		
F01B6H	タイマ・クロック選択レジスタ 0	TPS0		R/W	—	—	○	0000H
F01B7H					—	—		
F01B8H	タイマ出力レジスタ 0	TO0L	TO0	R/W	—	○	○	0000H
F01B9H		—	—		—	—		
F01BAH	タイマ出力許可レジスタ 0	TOE0L	TOE0	R/W	○	○	○	0000H
F01BBH		—	—		—	—		
F01BCH	タイマ出力レベル・レジスタ 0	TOL0L	TOL0	R/W	—	○	○	0000H
F01BDH		—	—		—	—		
F01BEH	タイマ出力モード・レジスタ 0	TOM0L	TOM0	R/W	—	○	○	0000H
F01BFH		—	—		—	—		
F0230H	IICA コントロール・レジスタ 00	IICCTL00		R/W	○	○	—	00H
F0231H	IICA コントロール・レジスタ 01	IICCTL01		R/W	○	○	—	00H
F0232H	IICA ロウ・レベル幅設定レジスタ 0	IICWL0		R/W	—	○	—	FFH
F0233H	IICA ハイ・レベル幅設定レジスタ 0	IICWH0		R/W	—	○	—	FFH
F0234H	スレーブ・アドレス・レジスタ 0	SVA0		R/W	—	○	—	00H
F0238H	IICA コントロール・レジスタ 10	IICCTL10		R/W	○	○	—	00H
F0239H	IICA コントロール・レジスタ 11	IICCTL11		R/W	○	○	—	00H
F023AH	IICA ロウ・レベル幅設定レジスタ 1	IICWL1		R/W	—	○	—	FFH
F023BH	IICA ハイ・レベル幅設定レジスタ 1	IICWH1		R/W	—	○	—	FFH
F023CH	スレーブ・アドレス・レジスタ 1	SVA1		R/W	—	○	—	00H
F0240H	イベント出力先選択レジスタ 00	ELSELR00		R/W	—	○	—	00H
F0241H	イベント出力先選択レジスタ 01	ELSELR01		R/W	—	○	—	00H

表3-6 拡張特殊機能レジスタ (2nd SFR) 一覧 (5/7)

アドレス	拡張特殊機能レジスタ (2nd SFR) 名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
F0242H	イベント出力先選択レジスタ 02	ELSELR02	R/W	—	○	—	00H
F0243H	イベント出力先選択レジスタ 03	ELSELR03	R/W	—	○	—	00H
F0244H	イベント出力先選択レジスタ 04	ELSELR04	R/W	—	○	—	00H
F0245H	イベント出力先選択レジスタ 05	ELSELR05	R/W	—	○	—	00H
F0246H	イベント出力先選択レジスタ 06	ELSELR06	R/W	—	○	—	00H
F0247H	イベント出力先選択レジスタ 07	ELSELR07	R/W	—	○	—	00H
F0248H	イベント出力先選択レジスタ 08	ELSELR08	R/W	—	○	—	00H
F0249H	イベント出力先選択レジスタ 09	ELSELR09	R/W	—	○	—	00H
F024AH	イベント出力先選択レジスタ 10	ELSELR10	R/W	—	○	—	00H
F024BH	イベント出力先選択レジスタ 11	ELSELR11	R/W	—	○	—	00H
F024CH	イベント出力先選択レジスタ 12	ELSELR12	R/W	—	○	—	00H
F024DH	イベント出力先選択レジスタ 13	ELSELR13	R/W	—	○	—	00H
F024EH	イベント出力先選択レジスタ 14	ELSELR14	R/W	—	○	—	00H
F024FH	イベント出力先選択レジスタ 15	ELSELR15	R/W	—	○	—	00H
F0250H	イベント出力先選択レジスタ 16	ELSELR16	R/W	—	○	—	00H
F0251H	イベント出力先選択レジスタ 17	ELSELR17	R/W	—	○	—	00H
F02D4H	タイマ・クロック選択レジスタ 2	TPS2	R/W	—	○	—	00H
F02D5H	タイマ・クロック選択レジスタ 3	TPS3	R/W	—	○	—	00H
F02E0H	DTC ベース・アドレス・レジスタ	DTCBAR	R/W	—	○	—	FDH
F02E8H	DTC 起動許可レジスタ 0	DTCEN0	R/W	○	○	—	00H
F02E9H	DTC 起動許可レジスタ 1	DTCEN1	R/W	○	○	—	00H
F02EAH	DTC 起動許可レジスタ 2	DTCEN2	R/W	○	○	—	00H
F02F0H	フラッシュ・メモリ CRC 制御レジスタ	CRC0CTL	R/W	○	○	—	00H
F02F2H	フラッシュ・メモリ CRC 演算結果レジスタ	PGCRCL	R/W	—	—	○	0000H
F02FAH	CRC データ・レジスタ	CRCD	R/W	—	—	○	0000H
F0340H	コンパレータモード設定レジスタ	COMPMDR	R/W	○	○	—	00H
F0341H	コンパレータフィルタ制御レジスタ	COMPFIR	R/W	○	○	—	00H
F0342H	コンパレータ出力制御レジスタ	COMPOCR	R/W	○	○	—	00H
F0348H	コンパレータ入力選択レジスタ	COMPISEL	R/W	○	○	—	00H
F0349H	PGA 制御レジスタ	PGACTL	R/W	○	○	—	00H
F0350H	8ビット・インターバル・タイマ・コンペア・レジスタ 00	TRTCMP00	TRTCMP0	R/W	—	○	FFH
F0351H	8ビット・インターバル・タイマ・コンペア・レジスタ 01	TRTCMP01		R/W	—	○	FFH
F0352H	8ビット・インターバル・タイマ制御レジスタ 0	TRTCR0	R/W	○	○	—	00H

表3-6 拡張特殊機能レジスタ (2nd SFR) 一覧 (6/7)

アドレス	拡張特殊機能レジスタ (2nd SFR) 名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
F0353H	8ビット・インターバル・タイマ・ 分周レジスタ0	TRTMD0	R/W	—	○	—	00H
F0400H	16ビット・タイマKBコンペア・レ ジスタ00	TKBCR00	R/W	—	—	○	0000H
F0401H							
F0402H	16ビット・タイマKBコンペア・レ ジスタ01	TKBCR01	R/W	—	—	○	0000H
F0403H							
F0404H	16ビット・タイマKBコンペア・レ ジスタ02	TKBCR02	R/W	—	—	○	0000H
F0405H							
F0406H	16ビット・タイマKBコンペア・レ ジスタ03	TKBCR03	R/W	—	—	○	0000H
F0407H							
F0408H	16ビット・タイマKBトリガ・コン ペア・レジスタ0	TKBTGCR0	R/W	—	—	○	0000H
F0409H							
F040AH	16ビット・タイマKBソフト・ス タート初期デューティ・レジスタ00	TKBSIR00	R/W	—	—	○	0000H
F040BH							
F040CH	16ビット・タイマKBソフト・ス タート初期デューティ・レジスタ01	TKBSIR01	R/W	—	—	○	0000H
F040DH							
F040EH	16ビット・タイマKBディザリング 数レジスタ00	TKBDNR00	R/W	—	○	—	00H
F040FH	16ビット・タイマKBソフト・ス タート・ステップ幅レジスタ00	TKBSSR00	R/W	—	○	—	00H
F0410H	16ビット・タイマKBディザリング 数レジスタ01	TKBDNR01	R/W	—	○	—	00H
F0411H	16ビット・タイマKBソフト・ス タート・ステップ幅レジスタ01	TKBSSR01	R/W	—	○	—	00H
F0412H	16ビット・タイマKBトリガ・レジ スタ0	TKBTRG0	W	○	○	—	00H
F0413H	16ビット・タイマKBフラグ・レジ スタ0	TKBFLG0	R	○	○	—	00H
F0414H	16ビット・タイマKBコンペア1L & ディザリング数レジスタ00	TKBCRLD00	R/W	—	—	○	0000H
F0415H							
F0416H	16ビット・タイマKBコンペア1L & ディザリング数レジスタ01	TKBCRLD01	R/W	—	—	○	0000H
F0417H							
F0420H	16ビット・タイマ・カウンタKB0	TKBCNT0	R	—	—	○	FFFFH
F0421H							
F0422H	16ビット・タイマKB動作制御レジ スタ00	TKBCTL00	R/W	—	—	○	0000H
F0423H							
F0424H	16ビット・タイマKB最大周波数リ ミット設定レジスタ0	TKBMFR0	R/W	—	—	○	0000H
F0425H							

表3-6 拡張特殊機能レジスタ (2nd SFR) 一覧 (7/7)

アドレス	拡張特殊機能レジスタ (2nd SFR) 名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
F0426H	16ビット・タイマKB出力制御レジスタ00	TKBIOC00	R/W	○	○	—	00H
F0427H	16ビット・タイマKBフラグ・クリア・トリガ・レジスタ0	TKBCLR0	W	○	○	—	00H
F0428H	16ビット・タイマKB出力制御レジスタ01	TKBIOC01	R/W	○	○	—	00H
F0429H	16ビット・タイマKB動作制御レジスタ01	TKBCTL01	R/W	○	○	—	00H
F0430H	強制出力停止機能制御レジスタ00	TKBPACTL00	R/W	—	—	○	0000H
F0431H							
F0432H	強制出力停止機能制御レジスタ01	TKBPACTL01	R/W	—	—	○	0000H
F0433H							
F0434H	強制出力停止機能スタート・トリガ・レジスタ0	TKBPAHFS0	W	○	○	—	00H
F0435H	強制出力停止機能ストップ・トリガ・レジスタ0	TKBPAHFT0	W	○	○	—	00H
F0436H	強制出力停止機能フラグ・レジスタ0	TKBPAFLG0	R	○	○	—	00H
F0437H	強制出力停止機能制御レジスタ02	TKBPACTL02	R/W	○	○	—	00H
F0440H	周辺機能切り替えレジスタ0	PFSEL0	R/W	○	○	—	00H
F0441H	外部割り込みエッジ許可レジスタ	INTPEG	R/W	○	○	—	00H
F0448H	割り込みフラグ許可レジスタ	INTFE	R/W	○	○	—	00H
F0449H	割り込みフラグ出力制御レジスタ0	INTFOCTL0	R/W	○	○	—	00H
F044AH	割り込みフラグ出力制御レジスタ1	INTFOCTL1	R/W	○	○	—	00H
F0500H	8ビット・インターバル・タイマ・カウンタ・レジスタ00	TRT00	R	—	○	○	00H
F0501H	8ビット・インターバル・タイマ・カウンタ・レジスタ01	TRT01					
F0511H	DOCコントロールレジスタ	DOCR	R/W	○	○	—	00H
F0512H	DOCデータインプットレジスタ	DODIR	R/W	—	—	○	0000H
F0514H	DOCデータセッティングレジスタ	DODSR	R/W	—	—	○	0000H

備考 SFR領域のSFRについては、表3-5 SFR一覧を参照してください。


3.3 命令アドレスのアドレッシング

3.3.1 レラティブ・アドレッシング

【機能】

プログラム・カウンタ (PC) の値 (次に続く命令の先頭アドレス) に対し、命令語に含まれるディスプレースメント値 (符号付きの補数データ: -128 ~ +127 または -32768 ~ +32767) を加算した結果を、プログラム・カウンタ (PC) に格納し分岐先プログラム・アドレスを指定するアドレッシングです。レラティブ・アドレッシングは分岐命令のみに適用されます。

図3 - 10 レラティブ・アドレッシングの概略



3.3.2 イミディエト・アドレッシング

【機能】

命令語中のイミディエト・データをプログラム・カウンタに格納し、分岐先プログラム・アドレスを指定するアドレッシングです。

イミディエト・アドレッシングには20ビットのアドレスを指定するCALL !!addr20 / BR !!addr20と、16ビットのアドレスを指定するCALL !addr16 / BR !addr16があります。16ビット・アドレスを指定する場合は上位4ビットには0000が入ります。

図3 - 11 CALL !!addr20/BR !!addr20の例





図3 - 12 CALL !addr16/BR !addr16の例




3.3.3 テーブル・インダイレクト・アドレッシング

【機能】

命令語中の5ビット・イミディエト・データによりCALLTテーブル領域(0080H-00BFH)内のテーブル・アドレスを指定し、その内容とそれに続くアドレスの内容を16ビット・データとしてプログラム・カウンタ(PC)に格納し、プログラム・アドレスを指定するアドレッシングです。テーブル・インダイレクト・アドレッシングはCALLT命令にのみ適用されます。

RL78マイクロコントローラでは、00000H-0FFFFHの64 Kバイト空間のみ分岐可能です。

図3 - 13 テーブル・インダイレクト・アドレッシングの概略




3.3.4 レジスタ・インダイレクト・アドレッシング

【機能】

命令語で指定されるカレント・レジスタ・バンク内の汎用レジスタ・ペア (AX/BC/DE/HL) と CS レジスタの内容を20ビット・データとしてプログラム・カウンタ (PC) に格納し、プログラム・アドレスを指定するアドレッシングです。レジスタ・インダイレクト・アドレッシングはCALL AX / BC / DE / HL と BR AX 命令にのみ適用されます。

図3 - 14 レジスタ・インダイレクト・アドレッシングの概略



3.4 処理データ・アドレスに対するアドレッシング

3.4.1 インプライド・アドレッシング


【機能】

アキュムレータなどの特別な機能を与えられたレジスタをアクセスする命令は、命令語中にはレジスタ指定フィールドを持たず命令語で直接指定します。

【オペランド形式】

インプライド・アドレッシングはMULU Xのみに適用されます。

図3 - 15 インプライド・アドレッシングの概略



3.4.2 レジスタ・アドレッシング


【機能】

汎用レジスタをオペランドとしてアクセスするアドレッシングです。8ビット・レジスタを指定する場合は命令語の3ビット、16ビット・レジスタを指定する場合は命令語の2ビットによりレジスタが選択されます。

【オペランド形式】

表現形式	記述方法
r	X, A, C, B, E, D, L, H
rp	AX, BC, DE, HL

図3 - 16 レジスタ・アドレッシングの概略



3.4.3 ダイレクト・アドレッシング

【機能】

命令語中のイミディエト・データがオペランド・アドレスとなり，対象となるアドレスを直接指定するアドレッシングです。

【オペランド形式】

表現形式	記述方法
!addr16	ラベルまたは16ビット・イミディエト・データ (F0000H~FFFFFFH空間のみ指定可能)
ES:!addr16	ラベルまたは16ビット・イミディエト・データ (ESレジスタにて上位4ビット・アドレス指定)

図3 - 17 !addr16の例





図3 - 18 ES:!addr16の例



3.4.4 ショート・ダイレクト・アドレッシング


【機能】

命令語中の8ビット・データで対象となるアドレスを直接指定するアドレッシングです。このアドレッシングが適用されるのはFFE20H-FFF1FHの空間に限られます。

【オペランド形式】

表現形式	記述方法
SADDR	ラベルまたはFFE20H-FFF1FHのイミーディエト・データまたは0FE20H-0FF1FHのイミーディエト・データ (FFE20H-FFF1FH空間のみ指定可能)
SADDRP	ラベルまたはFFE20H-FFF1FHのイミーディエト・データまたは0FE20H-0FF1FHのイミーディエト・データ(偶数アドレスのみ) (FFE20H-FFF1FH空間のみ指定可能)

図3 - 19 ショート・ダイレクト・アドレッシングの概略



備考 SADDR, SADDRP は、(実アドレスの上位4ビット・アドレスを省略した) 16ビットのイミーディエト・データでFE20H-FF1FHの値を記述することができます。また、20ビットのイミーディエト・データでFFE20H-FFF1FHの値を記述することもできます。

ただし、どちらの形式で書いても、メモリはFFE20H-FFF1FH空間のアドレスが指定されます。

3.4.5 SFR アドレッシング


【機能】

命令語中の8ビット・データで対象となるSFRアドレスを直接指定するアドレッシングです。このアドレッシングが適用されるのはFFF00H-FFFFFHの空間に限られます。

【オペランド形式】

表現形式	記述方法
SFR	SFRレジスタ名
SFRP	16ビット操作可能なSFRレジスタ名(偶数アドレス)

図3 - 20 SFRアドレッシングの概略



3.4.6 レジスタ・インダイレクト・アドレッシング

【機能】

命令語で指定されたレジスタ・ペアの内容がオペランド・アドレスになり、対象となるアドレスを指定するアドレッシングです。

【オペランド形式】

表現形式	記述方法
—	[DE], [HL] (F0000H~FFFFFH空間のみ指定可能)
—	ES:[DE], ES:[HL] (ESレジスタにて上位4ビット・アドレス指定)

図3 - 21 [DE], [HL]の例





図3 - 22 ES:[DE], ES:[HL]の例



3.4.7 ベース・アドレッシング

【機能】

命令語で指定されるレジスタ・ペアの内容または16ビットのイミディエト・データをベース・アドレスとし、8ビット・イミディエト・データまたは16ビット・イミディエト・データをオフセット・データとしてベース・アドレスに加算した結果で、対象となるアドレスを指定するアドレッシングです。

【オペランド形式】

表現形式	記述方法
—	[HL + byte], [DE + byte], [SP + byte] (F0000H-FFFFFH空間のみ指定可能)
—	word[B], word[C] (F0000H-FFFFFH空間のみ指定可能)
—	word[BC] (F0000H-FFFFFH空間のみ指定可能)
—	ES:[HL + byte], ES:[DE + byte] (ESレジスタにて上位4ビット・アドレス指定)
—	ES:word[B], ES:word[C] (ESレジスタにて上位4ビット・アドレス指定)
—	ES:word[BC] (ESレジスタにて上位4ビット・アドレス指定)

図3 - 23 [SP + byte]の例




図3 - 24 [HL + byte], [DE + byte]の例




図3 - 25 word[B], word[C]の例




図3 - 26 word[BC]の例




図3 - 27 ES:[HL + byte], ES:[DE + byte]の例




図3 - 28 ES:word[B], ES:word[C]の例





図3 - 29 ES:word[BC]の例



3.4.8 ベース・インデクスト・アドレッシング

【機能】

命令語で指定されるレジスタ・ペアの内容をベース・アドレスとし、同様に命令語で指定されるBレジスタまたはCレジスタの内容をオフセット・アドレスとしてベース・アドレスに加算した結果で、対象となるアドレスを指定するアドレッシングです。

【オペランド形式】

表現形式	記述方法
—	[HL + B], [HL + C] (F0000H~FFFFFH空間のみ指定可能)
—	ES:[HL + B], ES:[HL + C] (ESレジスタにて上位4ビット・アドレス指定)

図3-30 [HL + B], [HL + C]の例





図3-31 ES:[HL + B], ES:[HL + C]の例



3.4.9 スタック・アドレッシング

【機能】

スタック・ポインタ (SP) の値によりスタック領域を間接的に指定するアドレッシングです。PUSH, POP, サブルーチン・コール, リターン命令の実行時, および割り込み要求発生によるレジスタの退避／復帰時に自動的に用いられます。

スタック領域は内部RAM上にだけ設定できます。

【記述形式】

表現形式	記述方法
—	PUSH PSW AX/BC/DE/HL POP PSW AX/BC/DE/HL CALL/CALLT RET BRK RETB (割り込み要求発生) RETI

各スタック動作によって退避／復帰されるデータは図3 - 32～図3 - 37のようになります。

図3 - 32 PUSH rpの例




図3 - 33 POPの例




図3 - 34 CALL, CALLTの例




図3 - 35 RETの例




図3-36 割り込み、BRKの例





図3-37 RETI, RETBの例



第4章 ポート機能

4.1 ポートの機能

RL78/G11は、デジタル入出力ポートを備えており、多様な制御を行うことができます。

また、デジタル入出力ポートとしての機能以外に、各種兼用機能を備えています。兼用機能については、第2章 端子機能を参照してください。

4.2 ポートの構成

ポートは、次のハードウェアで構成しています。

表4-1 ポートの構成

項目	構成
制御レジスタ	ポート・モード・レジスタ (PM0, PM2-PM5) ポート・レジスタ (P0, P2-P5, P12, P13) プルアップ抵抗オプション・レジスタ (PU0, PU3-PU5, PU12) ポート入力モード・レジスタ (PIM0, PIM3-PIM5) ポート出力モード・レジスタ (POM0, POM3-POM5) ポート・モード・コントロール・レジスタ (PMC0, PMC2, PMC3, PMC5) 周辺I/Oリダイレクション・レジスタ (PIOR0-3)
ポート	• 10ピン製品 : 合計 : 7本 (CMOS入出力 : 4本, CMOS入力 : 3本) • 16ピン製品 : 合計 : 13本 (CMOS入出力 : 9本, CMOS入力 : 4本) • 20ピン製品 : 合計 : 17本 (CMOS入出力 : 13本, CMOS入力 : 4本) • 24ピン製品 : 合計 : 21本 (CMOS入出力 : 17本, CMOS入力 : 4本) • 25ピン製品 : 合計 : 21本 (CMOS入出力 : 17本, CMOS入力 : 4本)
プルアップ抵抗	• 10ピン製品 : 合計 : 2本 • 16ピン製品 : 合計 : 6本 • 20ピン製品 : 合計 : 10本 • 24ピン製品 : 合計 : 14本 • 25ピン製品 : 合計 : 14本

4.2.1 ポート0

出力ラッチ付き入出力ポートです。ポート・モード・レジスタ0 (PM0)により1ビット単位で入力モード／出力モードの指定ができます。

P00,P01端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ0 (PU0)により1ビット単位で内蔵プルアップ抵抗を使用できます。

P00 端子の入力は、ポート入力モード・レジスタ0 (PIM0)の設定により1ビット単位で通常入力バッファ／TTL入力バッファの指定ができます。

P00,P01端子の出力は、ポート出力モード・レジスタ0 (POM0)により1ビット単位でN-chオープン・ドレイン出力(V_{DD} 耐圧^{注1}/EV V_{DD} 耐圧^{注2})に設定可能です。

P00,P01 端子をデジタル入出力ポートとして使用する場合、ポート・モード・コントロール・レジスタ0 (PMC0)で“デジタル入出力”を設定してください(1ビット単位で設定可能)。

また、兼用機能としてA/Dコンバータのアナログ入力、外部割り込み要求入力、シリアル・インタフェースのデータ入出力、タイマの入力、コンパレータ出力、ブザー出力があります。

リセット信号の発生により、アナログ入力ポートになります。

注1. 20, 24ピン製品

注2. 25ピン製品

4.2.2 ポート2

出力ラッチ付き入出力ポートです。ポート・モード・レジスタ2 (PM2)により1ビット単位で入力モード／出力モードの指定ができます。

P20-P23 端子をデジタル入出力ポートとして使用する場合、ポート・モード・コントロール・レジスタ2 (PMC2)で“デジタル入出力”を設定してください(1ビット単位で設定可能)。

また、兼用機能としてA/Dコンバータのアナログ入力、コンパレータアナログ電圧入力、PGA入力、シリアル・インタフェースのデータ出力、DAコンバータ出力があります。

リセット信号の発生により、アナログ入力ポートになります。

4.2.3 ポート 3

出力ラッチ付き入出力ポートです。ポート・モード・レジスタ 3 (PM3)により1ビット単位で入力モード／出力モードの指定ができます。

P30-P33端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ 3 (PU3)により1ビット単位で内蔵プルアップ抵抗を使用できます。

P30-P32端子の入力は、ポート入力モード・レジスタ 3 (PIM3)の設定により1ビット単位で通常入力バッファ／TTL入力バッファの指定ができます。

P30-P33端子の出力は、ポート出力モード・レジスタ 3 (POM3)により1ビット単位でN-chオープン・ドレイン出力(V_{DD} 耐圧^{注1}/EV_{DD} 耐圧^{注2})に設定可能です。

P30-P33端子をデジタル入出力ポートとして使用する場合は、ポート・モード・コントロール・レジスタ 3 (PMC3)で“デジタル入出力”を設定してください(1ビット単位で設定可能)。

また、兼用機能としてA/Dコンバータのアナログ入力、外部割り込み要求入力、キー割り込み入力、シリアル・インタフェースのクロック入出力およびデータ入出力、タイマの入出力、ブザー出力、コンパレータ出力、コンパレータアナログ電圧入力があります。

リセット信号の発生により、アナログ入力ポートになります。

注1. 20, 24ピン製品

注2. 25ピン製品

4.2.4 ポート 4

出力ラッチ付き入出力ポートです。ポート・モード・レジスタ 4 (PM4)により1ビット単位で入力モード／出力モードの指定ができます。

P40端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ 4 (PU4)により1ビット単位で内蔵プルアップ抵抗を使用できます。

P40端子の入力は、ポート入力モード・レジスタ 4 (PIM4)の設定により1ビット単位で通常入力バッファ／TTL入力バッファの指定ができます。

P40端子の出力は、ポート出力モード・レジスタ 4 (POM4)により1ビット単位でN-chオープン・ドレイン出力(V_{DD} 耐圧^{注1}/EV_{DD} 耐圧^{注2})に設定可能です。

また、兼用機能としてフラッシュ・メモリ・プログラマ／デバッグ用のデータ入出力、タイマ出力、ブザー出力、シリアル・インタフェースのクロック入出力、コンパレータ出力、割り込みフラグ出力があります。

リセット信号の発生により、入力ポートになります。

注1. 20, 24ピン製品

注2. 25ピン製品

4.2.5 ポート 5

出力ラッチ付き入出力ポートです。ポート・モード・レジスタ 5 (PM5)により1ビット単位で入力モード／出力モードの指定ができます。

P51-P56端子を入力ポートとして使用する場合は、プルアップ抵抗オプション・レジスタ 5 (PU5)により1ビット単位で内蔵プルアップ抵抗を使用できます。

P51-P56端子の入力は、ポート入力モード・レジスタ 5 (PIM5)の設定により1ビット単位で通常入力バッファ／TTL入力バッファの指定ができます。

P51-P56端子の出力は、ポート出力モード・レジスタ 5 (POM5)により1ビット単位でN-chオープン・ドレイン出力 (V_{DD} 耐圧^{注1}/E V_{DD} 耐圧^{注2})に設定可能です。

P56端子をデジタル入出力ポートとして使用する場合は、ポート・モード・コントロール・レジスタ 5 (PMC5)で“デジタル入出力”を設定してください(1ビット単位で設定可能)。

また、兼用機能としてA/Dコンバータのアナログ入力、外部割り込み要求入力、キー割り込み入力、シリアル・インタフェースのクロック入出力およびデータ入出力、クロック入出力、プログラミングUARTの送受信、タイマの入出力、コンパレータ出力、割り込みフラグ出力があります。

リセット信号の発生により、入力ポート (P56以外)、アナログ入力ポート (P56)になります。

注1. 16, 20, 24ピン製品

注2. 25ピン製品

4.2.6 ポート 12

P121, P122, P125は3ビットの入力ポートです。

P125端子はプルアップ抵抗オプション・レジスタ 12 (PU12)により、内蔵プルアップ抵抗を使用できます。(RESET端子 (PORTSELB = 1)を選択時は、内蔵プルアップ抵抗が常時有効になります)。

また兼用機能としてメイン・システム・クロック用発振子接続、メイン・システム・クロック用外部クロック入力、外部割り込み要求入力、シリアル・インタフェースのデータ入力、タイマ入力があります。

注意 電源投入後、P125はRESET入力として機能します。パワー・オン・リセット (POR) が内部リセット信号を解除しても、この端子にロウ・レベルが入力されている期間はリセット状態を継続します。

P125/INTP9を使用する場合は、オプション・バイト (000C1H) でポート機能 (PORTSELB = 0) を選択し、すべてのリセット要因を解除してください。

4.2.7 ポート 13

P137は1ビットの入力ポートです。

また兼用機能として外部割り込み要求入力、シリアル・インタフェースのチップセレクト入力、タイマ入力があります。

4.3 ポート機能を制御するレジスタ

ポートは、次のレジスタで制御します。

- ポート・モード・レジスタ (PMxx)
- ポート・レジスタ (Pxx)
- プルアップ抵抗オプション・レジスタ (PUxx)
- ポート入力モード・レジスタ (PIMx)
- ポート出力モード・レジスタ (POMx)
- ポート・モード・コントロール・レジスタ (PMCxx)
- 周辺 I/O リダイレクション・レジスタ x (PIORx)

注意 製品によって、搭載しているレジスタとビットは異なります。各製品に搭載しているレジスタとビットについては、表4-2を参照してください。また、搭載していないビットには必ず初期値を設定してください。

表4-2 各製品で搭載しているPMxx, Pxx, PUxx, PIMxx, POMxx, PMCxx レジスタとそのビット (1/2)

ポート		ビット名						25-pin	24-pin	20-pin	16-pin	10-pin
		PMxx レジスタ	Pxx レジスタ	PUxx レジスタ	PIMxx レジスタ	POMxx レジスタ	PMCxx レジスタ					
ポート0	0	PM00	P00	PU00	PIM00	POM00	PMC00	○	○	○	—	—
	1	PM01	P01	PU01	—	POM01	PMC01	○	○	○	—	—
	2	—	—	—	—	—	—	—	—	—	—	—
	3	—	—	—	—	—	—	—	—	—	—	—
	4	—	—	—	—	—	—	—	—	—	—	—
	5	—	—	—	—	—	—	—	—	—	—	—
	6	—	—	—	—	—	—	—	—	—	—	—
	7	—	—	—	—	—	—	—	—	—	—	—
ポート2	0	PM20	P20	—	—	—	PMC20	○	○	○	○	○
	1	PM21	P21	—	—	—	PMC21	○	○	○	○	○
	2	PM22	P22	—	—	—	PMC22	○	○	○	○	○
	3	PM23	P23	—	—	—	PMC23	○	○	○	○	—
	4	—	—	—	—	—	—	—	—	—	—	—
	5	—	—	—	—	—	—	—	—	—	—	—
	6	—	—	—	—	—	—	—	—	—	—	—
	7	—	—	—	—	—	—	—	—	—	—	—
ポート3	0	PM30	P30	PU30	PIM30	POM30	PMC30	○	○	○	○	—
	1	PM31	P31	PU31	PIM31	POM31	PMC31	○	○	○	○	—
	2	PM32	P32	PU32	PIM32	POM32	PMC32	○	○	—	—	—
	3	PM33	P33	PU33	—	POM33注	PMC33	○	○	○	○	—
	4	—	—	—	—	—	—	—	—	—	—	—
	5	—	—	—	—	—	—	—	—	—	—	—
	6	—	—	—	—	—	—	—	—	—	—	—
	7	—	—	—	—	—	—	—	—	—	—	—

注 24, 25ピン製品

表4-2 各製品で搭載しているPMxx, Pxx, PUxx, PIMxx, POMxx, PMCxx レジスタとそのビット(2/2)

ポート		ビット名						25-pin	24-pin	20-pin	16-pin	10-pin
		PMxx レジスタ	Pxx レジスタ	PUxx レジスタ	PIMxx レジスタ	POMxx レジスタ	PMCxx レジスタ					
ポート4	0	PM40	P40	PU40	PIM40 ^{注1}	POM40 ^{注1}	—	○	○	○	○	○
	1	—	—	—	—	—	—	—	—	—	—	—
	2	—	—	—	—	—	—	—	—	—	—	—
	3	—	—	—	—	—	—	—	—	—	—	—
	4	—	—	—	—	—	—	—	—	—	—	—
	5	—	—	—	—	—	—	—	—	—	—	—
	6	—	—	—	—	—	—	—	—	—	—	—
	7	—	—	—	—	—	—	—	—	—	—	—
ポート5	0	—	—	—	—	—	—	—	—	—	—	—
	1	PM51	P51	PU51	PIM51	POM51	—	○	○	—	—	—
	2	PM52	P52	PU52	PIM52	POM52	—	○	○	—	—	—
	3	PM53	P53	PU53	PIM53	POM53	—	○	○	—	—	—
	4	PM54	P54	PU54	PIM54 ^{注2}	POM54	—	○	○	○	—	—
	5	PM55	P55	PU55	PIM55	POM55	—	○	○	○	—	—
	6	PM56	P56	PU56	PIM56 ^{注1}	POM56	PMC56	○	○	○	○	—
	7	—	—	—	—	—	—	—	—	—	—	—
ポート12	0	—	—	—	—	—	—	—	—	—	—	—
	1	—	P121	—	—	—	—	○	○	○	○	—
	2	—	P122	—	—	—	—	○	○	○	○	○
	3	—	—	—	—	—	—	—	—	—	—	—
	4	—	—	—	—	—	—	—	—	—	—	—
	5	—	P125	PU125	—	—	—	○	○	○	○	○
	6	—	—	—	—	—	—	—	—	—	—	—
	7	—	—	—	—	—	—	—	—	—	—	—
ポート13	0	—	—	—	—	—	—	—	—	—	—	—
	1	—	—	—	—	—	—	—	—	—	—	—
	2	—	—	—	—	—	—	—	—	—	—	—
	3	—	—	—	—	—	—	—	—	—	—	—
	4	—	—	—	—	—	—	—	—	—	—	—
	5	—	—	—	—	—	—	—	—	—	—	—
	6	—	—	—	—	—	—	—	—	—	—	—
	7	—	P137	—	—	—	—	○	○	○	○	○

注1. 20, 24, 25ピン製品

注2. 24, 25ピン製品

4.3.1 ポート・モード・レジスタ (PMxx)

ポートの入力／出力を1ビット単位で設定するレジスタです。

ポート・モード・レジスタは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

ポート端子を兼用機能の端子として使用する場合、4.5 兼用機能使用時のレジスタの設定を参照し、設定してください。

図4-1 ポート・モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PM0	1	1	1	1	1	1	PM01	PM00	FFF20H	FFH	R/W
PM2	1	1	1	1	PM23	PM22	PM21	PM20	FFF22H	FFH	R/W
PM3	1	1	1	1	PM33	PM32	PM31	PM30	FFF23H	FFH	R/W
PM4	1	1	1	1	1	1	1	PM40	FFF24H	FFH	R/W
PM5	1	PM56	PM55	PM54	PM53	PM52	PM51	1	FFF25H	FFH	R/W

PMmn	PMmn端子の入出力モードの選択 (m = 0,2-5; n = 0-6)
0	出力モード(出力ポートとして機能(出力バッファ・オン))
1	入力モード(入力ポートとして機能(出力バッファ・オフ))

注意 搭載していないビットには必ず初期値を設定してください。

4.3.2 ポート・レジスタ (Pxx)

ポートの出カラムの値を設定するレジスタです。

リードする場合、入力モード時は端子レベルが、出力モード時はポートの出カラムの値が読み出されます注。

ポート・レジスタは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

注 P00, P01, P20-P23, P30-P33, P56 をアナログ機能として設定した場合に、ポートを入力モード時にリードすると端子レベルではなく常に0が読み出されます。

また、RESET 端子 (PORTSELB = 1) を選択時に、P125の入力データを読み出すと常に1が読み出されます。

図4-2 ポート・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
P0	0	0	0	0	0	0	P01	P00	FFF00H	00H (出カラム)	R/W
P2	0	0	0	0	P23	P22	P21	P20	FFF02H	00H (出カラム)	R/W
P3	0	0	0	0	P33	P32	P31	P30	FFF03H	00H (出カラム)	R/W
P4	0	0	0	0	0	0	0	P40	FFF04H	00H (出カラム)	R/W
P5	0	P56	P55	P54	P53	P52	P51	0	FFF05H	00H (出カラム)	R/W
P12	0	0	P125	0	0	P122	P121	0	FFF0CH	不定	R
P13	P137	0	0	0	0	0	0	0	FFF0DH	不定	R

Pmn	m = 0,2-5, 12, 13; n = 0-7	
	出力データの制御(出力モード時)	入力データの読み出し(入力モード時)
0	0を出力	ロウ・レベルを入力
1	1を出力	ハイ・レベルを入力

注意 搭載していないビットには必ず初期値を設定してください。

4.3.3 プルアップ抵抗オプション・レジスタ (PUxx)

内蔵プルアップ抵抗を使用するか、しないかを設定するレジスタです。プルアップ抵抗オプション・レジスタで内蔵プルアップ抵抗の使用を指定した端子で、POMmn = 0で入力モード(PMmn = 1)に設定したビットにのみ、ビット単位で内蔵プルアップ抵抗が使用できます。出力モードに設定したビットは、プルアップ抵抗オプション・レジスタの設定にかかわらず、内蔵プルアップ抵抗は接続されません。兼用機能の出力端子として使用するときやアナログ機能に設定している場合も同様です。

プルアップ抵抗オプション・レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00H (PU4のみ01H)になります。

注意 PIMnレジスタがあるポートで、異電位デバイスからTTLバッファに入力する場合は、PUmn = 0を設定して、外部抵抗を介して異電位デバイスの電源にプルアップしてください。

図4-3 プルアップ抵抗オプション・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PU0	0	0	0	0	0	0	PU01	PU00	F0030H	00H	R/W
PU3	0	0	0	0	PU33	PU32	PU31	PU30	F0033H	00H	R/W
PU4	0	0	0	0	0	0	0	PU40	F0034H	01H	R/W
PU5	0	PU56	PU55	PU54	PU53	PU52	PU51	0	F0035H	00H	R/W
PU12	0	0	PU125注	0	0	0	0	0	F003CH	20H	R/W

PUmn	PUmnの内蔵プルアップ抵抗の選択(m = 0, 3-5, 12; n = 0-6)
0	内蔵プルアップ抵抗を接続しない
1	内蔵プルアップ抵抗を接続する

注 P125/INTP9 (PORTSELB = 0) を選択しているときのみ、PU125を選択できます。

RESET端子 (PORTSELB = 1) を選択時は、内蔵プルアップ抵抗が常時有効になります。

注意 搭載していないビットには必ず初期値を設定してください。

4.3.4 ポート入力モード・レジスタ (PIMxx)

入力バッファを1ビット単位で設定するレジスタです。

異電位の外部デバイスとのシリアル通信などにTTL入力バッファを選択できます。

ポート入力モード・レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図4-4 ポート入力モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PIM0	0	0	0	0	0	0	0	PIM00	F0040H	00H	R/W
PIM3	0	0	0	0	0	PIM32	PIM31	PIM30	F0043H	00H	R/W
PIM4	0	0	0	0	0	0	0	PIM40 注1	F0044H	00H	R/W
PIM5	0	PIM56 注1	PIM55	PIM54 注2	PIM53	PIM52	PIM51	0	F0045H	00H	R/W

PIMmn	PIMmn端子の入力バッファの選択 (m = 0,3-5; n = 0-6)
0	通常入力バッファ
1	TTL入力バッファ

注1. 20, 24, 25ピン製品

注2. 24, 25ピン製品

注意 搭載していないビットには必ず初期値を設定してください。

4.3.5 ポート出力モード・レジスタ (POMxx)

出力モードを1ビット単位で設定するレジスタです。

異電位の外部デバイスとのシリアル通信時および同電位の外部デバイスとのマルチマスタ I²C , 簡易 I²C 通信時の SDAA0, SDAA1, SDA00, SDA01, SDA10, SDA11 端子に N-ch オープン・ドレイン出力 (V_{DD} 耐圧^{注1} / EV_{DD} 耐圧^{注2}) モードを選択できます。

また, POMxx レジスタは PUxx レジスタとともに, 内蔵プルアップ抵抗を使用するかどうかを設定します。

ポート出力モード・レジスタは, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により, 00H になります。

注意 N-ch オープン・ドレイン出力 (V_{DD} 耐圧^{注1} / EV_{DD} 耐圧^{注2}) モード (POMmn = 1) を設定したビットは, 内蔵プルアップ抵抗が接続されません。

図4-5 ポート出力モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
POM0	0	0	0	0	0	0	POM01	POM00	F0050H	00H	R/W
POM3	0	0	0	0	POM33 注3	POM32	POM31	POM30	F0053H	00H	R/W
POM4	0	0	0	0	0	0	0	POM40 注4	F0054H	00H	R/W
POM5	0	POM56	POM55	POM54	POM53	POM52	POM51	0	F0055H	00H	R/W

POMmn	POMmn 端子の出力モードの選択 (m = 0,2-5; n = 0-6)
0	通常出力モード
1	N-ch オープン・ドレイン出力 (V _{DD} 耐圧 ^{注1} / EV _{DD} 耐圧 ^{注2}) モード

注1. 16, 20, 24 ピン製品

注2. 25 ピン製品

注3. 24, 25 ピン製品

注4. 20, 24, 25 ピン製品

注意 搭載していないビットには必ず初期値を設定してください。

4.3.6 ポート・モード・コントロール・レジスタ (PMCxx)

デジタル入出力／アナログ入力を1ビット単位で設定するレジスタです。

ポート・モード・コントロール・レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

図4-6 ポート・モード・コントロール・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PMC0	1	1	1	1	1	1	PMC01	PMC00	F0060H	FFH	R/W
PMC2	1	1	1	1	PMC23	PMC22	PMC21	PMC20	F0062H	FFH	R/W
PMC3	1	1	1	1	PMC33	PMC32	PMC31	PMC30	F0063H	FFH	R/W
PMC5	1	PMC56	1	1	1	1	1	1	F0065H	FFH	R/W

PMCmn	PMCmn端子のデジタル入出力／アナログ入力の選択 (m = 0,2,3,5; n = 0-3,6)
0	デジタル入出力 (アナログ入力以外の兼用機能)
1	アナログ入力

注意 搭載していないビットには必ず初期値を設定してください。

4.3.7 周辺I/Oリダイレクション・レジスタ (PIORx)

周辺I/Oリダイレクト機能の許可／禁止を設定するレジスタです。

周辺I/Oリダイレクト機能は、兼用機能を割り当てるポートを切り替える機能です。

なお、リダイレクトの設定を変更できるのは、その機能を動作許可にするまでです。

PIORxレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図4-7 周辺I/Oリダイレクション・レジスタ (PIORx)のフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PIOR0	0	PIOR06	PIOR05	PIOR04	PIOR03	PIOR02	PIOR01	PIOR00	F0077H	00H	R/W
PIOR1	PIOR17	PIOR16	PIOR15	PIOR14	PIOR13	PIOR12	PIOR11	PIOR10	F0079H	00H	R/W
POIR2	0	0	PIOR25	PIOR24	PIOR23	PIOR22	PIOR21	PIOR20	F0075H	00H	R/W
POIR3	0	0	0	0	PIOR33	PIOR32	PIOR31	PIOR30	F007CH	00H	R/W

ビット	機能	25ピン		24ピン		20ピン		16ピン	
		設定値		設定値		設定値		設定値	
		0	1	0	1	0	1	0	1
PIOR06	INTP11	P55	P33	P55	P33	P55	P33	注	注
PIOR05	INTP10	P56	P32	P56	P32	P56	注	注	注
PIOR02	VCOU0	P40	P55	P40	P55	P40	P55	注	注
PIOR01	PCLBUZ0	P30	P40	P30	P40	P30	P40	P30	P40
PIOR00	INTFO	P40	P56	P40	P56	P40	P56	P40	P56
PIOR15	TO02	P55	P51	P55	P51	P55	注	注	注
PIOR10	TI01	P31	P121	P31	P121	P31	P121	P31	P121
PIOR25	SO11	P32	P56	P32	P56	注	注	—	—
PIOR24	SO10/TxD1	P01	P20	P01	P20	P01	P20	—	—
PIOR23	SI10/RxD1	P00	P122	P00	P122	P00	P122	—	—
PIOR22	SI01	P52	P121	P52	P121	注	注	—	—

ビット	機能	25ピン				24ピン				20ピン				16ピン			
		設定値				設定値				設定値				設定値			
		00	01	10	11	00	01	10	11	00	01	10	11	00	01	10	11
PIOR04	PIOR03	VCOU1	P40	P00	P32	注	P40	P00	P32	注	P40	P00	注	注	注	注	注
PIOR17	PIOR16	TO03	P40	P56	P54	注	P40	P56	P54	注	P40	P56	P54	注	P40	P56	注
PIOR14	PIOR13	TI03	P00	P54	P137	注	P00	P54	P137	注	P00	P54	P137	注	注	注	注
PIOR12	PIOR11	TI02	P55	P122	P51	注	P55	P122	P51	注	P55	P122	注	注	注	注	注
PIOR21	PIOR20	RXD0	P55	P31	P52	注	P55	P31	P52	注	P55	P31	注	注	注	注	注
		TxD0	P54	P30	P51	注	P54	P30	P51	注	P54	P30	注	注	注	注	注
PIOR33	PIOR32	SCLA1	P56	P40	P33	注	P56	P40	P33	注	P56	P40	注	注	—	—	—
		SDAA1	P55	P00	P32	注	P55	P00	P32	注	P55	P00	注	注	—	—	—
PIOR31	PIOR30	SCLA0	P54	P31	P54	注	P54	P31	P54	注	注	注	注	注	—	—	—
		SDAA0	P53	P30	P52	注	P53	P30	P52	注	注	注	注	注	—	—	—

注 使用できません。0 (初期値)を設定してください。

4.3.8 グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS)

EV_{DD}の電源をオフする時に、EV_{DD}を電源とする入力ポートの入力バッファの貫通電流を防止するレジスタです。

EV_{DD}を電源とする入出力ポートを全て使用しない場合、GDIDISレジスタをセット(1)してEV_{DD}の電源をオフすることにより、低消費電力にすることができます。

GDIDIS0ビットを1に設定することにより、EV_{DD}を電源とするすべての入力バッファを入力禁止とし、EV_{DD}の電源をオフした時の貫通電流を防止します。

GDIDISレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

備考 GDIDISレジスタは、25ピン製品に搭載しています。

図4-8 グローバル・デジタル・インプット・ディスエーブル・レジスタ (GDIDIS)

アドレス：F007DH リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
GDIDIS	0	0	0	0	0	0	0	GDIDIS0

GDIDIS0	EV _{DD} 電源の入力バッファ設定
0	入力バッファの入力許可(デフォルト)
1	入力バッファの入力禁止。入力バッファへの貫通電流防止。

EV_{DD}の電源をオフする場合は、次の手順で設定してください。

- ① 入力バッファの入力禁止(GDIDIS0 = 1)に設定
- ② EV_{DD}の電源オフ

EV_{DD}の電源を再投入する場合は、次の手順で設定してください。

- ① EV_{DD}の電源オン
- ② 入力バッファの入力許可(GDIDIS0 = 0)に設定

注意1. EV_{DD}を電源とする入力ポートに、EV_{DD}以上の入力電圧を入力しないでください。

注意2. 入力バッファの入力禁止(GDIDIS0 = 1)を設定した場合、EV_{DD}を電源とするポートのポート・レジスタ(Pxx)の読み出し値は“1”となります。また、ポート出力モード・レジスタ(POMxx)に“1”(N-chオープン・ドレイン出力(EV_{DD}耐圧))設定時は、ポート・レジスタ(Pxx)の読み出し値は“0”となります。

備考 入力バッファの入力禁止(GDIDIS0 = 1)を設定した場合でも、EV_{DD}を電源とするポート機能を使用しない周辺機能は使用できます。

4.4 ポート機能の動作

ポートの動作は、次に示すように入出力モードの設定によって異なります。

4.4.1 入出力ポートへの書き込み

(1) 出力モードの場合

転送命令により、出力ラッチに値を書き込みます。また、出力ラッチの内容が端子より出力されます。一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

(2) 入力モードの場合

転送命令により、出力ラッチに値を書き込みます。しかし、出力バッファがオフしていますので、端子の状態は変化しません。

一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

4.4.2 入出力ポートからの読み出し

(1) 出力モードの場合

転送命令により、出力ラッチの内容が読み出せます。出力ラッチの内容は変化しません。

(2) 入力モードの場合

転送命令により、端子の状態が読み出せます。出力ラッチの内容は変化しません。

4.4.3 入出力ポートでの演算

(1) 出力モードの場合

出力ラッチの内容と演算を行い、結果を出力ラッチに書き込みます。また、出力ラッチの内容が端子より出力されます。

一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

(2) 入力モードの場合

端子レベルをリードし、その内容と演算を行います。演算結果を出力ラッチに書き込みます。しかし、出力バッファがオフしていますので、端子の状態は変化しません。このため、入力と出力が混在するポートでのバイト書き込みができます。

また、リセット信号が発生したときに、出力ラッチのデータはクリアされます。

4.4.4 入出力バッファによる異電位(1.8 V系, 2.5 V系, 3.0 V系)対応

ポート入力モード・レジスタ(PIMxx)、ポート出力モード・レジスタ(POMxx)で入出力バッファを切り換えることにより、異電位(1.8 V系, 2.5 V系, 3.0 V系)で動作している外部デバイスとの接続が可能になります。

異電位(1.8 V系, 2.5 V系, 3.0 V系)の外部デバイスからの入力を受ける場合、ポート入力モード・レジスタ0, 3-5 (PIM0, PIM3-5)をビットごとに設定して、通常入力(CMOS)/TTL入力バッファを切り換えます。

異電位(1.8 V系, 2.5 V系, 3.0 V系)の外部デバイスへ出力する場合、ポート出力モード・レジスタ0, 3-5 (POM0, POM3-POM5)をビットごとに設定して、通常出力(CMOS)/N-chオープン・ドレイン(V_{DD}耐圧^{注1}/EV_{DD}耐圧^{注2})を切り換えます。

注1. 16, 20, 24ピン製品

注2. 25ピン製品

以下、シリアル・インタフェースでの接続について説明します。

- (1) UART0, UART1, CSI00, CSI01, CSI10, CSI11 機能の入力ポートを TTL 入力バッファで使用する場合の設定手順

UART0の場合: P55 (P31, P52)

UART1の場合: P00

CSI00の場合: P55, P56

CSI01の場合: P51, P52

CSI10の場合: P00, P40

CSI11の場合: P30, P31

備考 ()内の端子は、周辺I/Oリダイレクション・レジスタ2 (PIOR2)の設定により、割り当て可能です。

- ①使用する入力端子を外部抵抗を介して、対象デバイスの電源にプルアップします(内蔵プルアップ抵抗は使用不可)。
- ②PIM0, PIM3-PIM5 レジスタの該当ビットを1に設定し、TTL入力バッファに切り換えます。なお、V_{IH}, V_{IL}は、TTL入力バッファ選択時のDC特性を参照してください。
- ③シリアル・アレイ・ユニットを動作許可し、UART/CSIモードに設定します。

- (2) UART0, UART1, CSI00, CSI01, CSI10, CSI11 機能の出力ポートをN-chオープン・ドレイン出力モードで使用する場合の設定手順

UART0の場合 : P54 (P30, P51)

UART1の場合 : P01

CSI00の場合 : P54, P56

CSI01の場合 : P51, P53

CSI10の場合 : P01, P40

CSI11の場合 : P30, P32, (P56)

備考 ()内の端子は、周辺I/Oリダイレクション・レジスタ2 (PIOR2)の設定により、割り当て可能です。

- ①使用する出力端子を外部抵抗を介して対象デバイスの電源にプルアップします (内蔵プルアップ抵抗は使用不可)。
- ②リセット解除後、ポート・モードは入力モード(Hi-Z)になっています。
- ③該当するポートの出カラッチに1を設定します。
- ④POM0, POM3-POM5レジスタの該当ビットを1に設定し、N-chオープン・ドレイン出力 (V_{DD} 耐圧^{注1}/EV_{DD} 耐圧^{注2})モードに設定します。
- ⑤シリアル・アレイ・ユニットを動作許可し、UART/CSIモードに設定します。
- ⑥PM0, PM3-PM5レジスタを操作して出力モードに設定します。この時点では、出力データはハイ・レベルであるため、端子はHi-Z状態となっています。

注1. 16, 20, 24ピン製品

注2. 25ピン製品

(3) IIC00, IIC01, IIC10, IIC11機能の入出力ポートを、異電位(1.8 V系, 2.5 V系, 3 V系)で使用する場合の設定手順

簡易IIC00の場合 : P55, P56

簡易IIC01の場合 : P51, P52

簡易IIC10の場合 : P00, P40

簡易IIC11の場合 : P30, P31

- ①使用する入力端子を外部抵抗を介して、対象デバイスの電源にプルアップします(内蔵プルアップ抵抗は使用不可)。
- ②リセット解除後、ポート・モードは入力モード(Hi-Z)になっています。
- ③該当するポートの出力ラッチに1を設定します。
- ④POM0, POM3-POM5レジスタの該当ビットを1に設定し、N-chオープン・ドレイン出力(V_{DD}耐圧^{注1}/EV_{DD}耐圧^{注2})モードに設定します。
- ⑤PIM0, PIM3-PIM5レジスタの該当ビットを1に設定し、TTL入力バッファに切り換えます。なお、V_{IH}, V_{IL}は、TTL入力バッファ選択時のDC特性を参照してください。
- ⑥シリアル・アレイ・ユニットを動作許可し、簡易I²Cモードに設定します。
- ⑦PM0, PM3-PM5レジスタの該当ビットを出力モードに設定します(出力モードのままデータ入出力可能)。この時点では、出力データはハイ・レベルであるため、端子はHi-Z状態となっています。

注1. 16, 20, 24ピン製品

注2. 25ピン製品


4.5 兼用機能使用時のレジスタの設定

4.5.1 兼用機能使用時の基本的な考え方

最初に、アナログ機能と兼用している端子については、アナログ機能で使用するかデジタル入出力で使用するかをポート・モード・コントロール・レジスタ (PMCxx) で設定してください。

デジタル入出力で使用する端子の出力回路の基本的な構成を図4-9に示します。ポートの出力ラッチの出力と兼用しているSAU機能の出力はANDゲートに入力されます。ANDゲートの出力はORゲートに入力されます。ORゲートのほかの入力には、兼用しているSAU以外の機能(タイマ、クロック/ブザー出力、IICA等)の出力が接続されています。このような端子をポート機能または兼用機能として使用する場合には、使用しない兼用機能が使用したい機能の出力を邪魔しないようになっている必要があります。このときの基本的な設定の考え方を表4-3に示します。

図4-9 端子の出力回路の基本的な構成



注1. POMレジスタがない場合には、この信号はLow (0)とと考えてください。

注2. 兼用機能がない場合には、この信号はHigh (1)とと考えてください。

注3. 兼用機能がない場合には、この信号はLow (0)とと考えてください。

表4-3 基本的な設定の考え方

使用する端子の出力機能	使用しない兼用機能の出力設定		
	ポート機能	SAUの出力機能	SAU以外の出力機能
ポート出力機能	—	出力はHigh (1)	出力はLow (0)
SAUの出力機能	High (1)	—	出力はLow (0)
SAU以外の出力機能	Low (0)	出力はHigh (1)	出力はLow (0)注

注 1つの端子にSAU以外の出力機能が複数兼用になっていることがあるので、使用しない兼用機能の出力はLow (0)にしておく必要があります。具体的な設定方法については、4.5.2 出力機能を使用しない兼用機能のレジスタ設定を参照してください。

4.5.2 出力機能を使用しない兼用機能のレジスタ設定

端子の兼用機能の出力を使用しない場合には、次に示す設定を行ってください。なお、周辺I/Oリダイレクト機能の対象になっている場合には、周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)を設定することで、出力を他の端子に切り替えることもできます。これにより、対象の端子に割り当てられたポート機能や他の兼用機能を使用することが可能となります。

- (1) $SOp = 1/TxDq = 1$ (SAUのシリアル出力 (SO_p/Tx_{Dq}) を使用しない場合の設定)

SAUをシリアル入力のみで使用するなど、シリアル出力 (SO_p/Tx_{Dq}) を使用しない場合は、使用しない出力に対応したシリアル出力許可レジスタ m (SO_{Em}) のビットを0 (出力禁止) に設定し、シリアル出力レジスタ m (SO_m) のSO_{mn}ビットを1 (High) に設定してください。これは初期状態と同じ設定です。

- (2) $SCKp = 1/SDAr = 1/SCLr = 1$ (SAUのチャネル n を使用しない場合の設定)

SAUを使用しない場合は、シリアル・チャネル許可ステータス・レジスタ m (SE_m) のビット n (SE_{mn}) を0 (動作停止状態) に設定し、使用しない出力に対応したシリアル出力許可レジスタ m (SO_{Em}) のビットを0 (出力禁止) に設定し、シリアル出力レジスタ m (SO_m) のSO_{mn}ビットとCKO_{mn}ビットを1 (High) に設定してください。これは初期状態と同じ設定です。

- (3) $TOmn = 0$ (TAUのチャネル n の出力を使用しない場合の設定)

TAUのTO_{mn}出力を使用しない場合は、使用しない出力に対応したタイマ出力許可レジスタ0 (TOE0) のビットを0 (出力禁止)、タイマ出力レジスタ0 (TO0) のビットを0 (Low) に設定してください。これは初期状態と同じ設定です。

- (4) $SDAAn = 0/SCLAn = 0$ (IICAを使用しない場合の設定)

IICAを使用しない場合は、IICAコントロール・レジスタ n (IICCTL_n) のIICEnビットを0 (動作停止) にしてください。これは初期状態と同じ設定です。

- (5) PCLBUZn=0 (クロック出力/ブザー出力を使用しない場合の設定)

クロック出力/ブザー出力を使用しない場合は、クロック出力選択レジスタ n (CKSn) の PCLOEn ビットを 0 (出力禁止) にしてください。これは初期状態と同じ設定です。

- (6) TKBO0=0 (16ビット・タイマKB0を使用しない場合の設定)

16ビット・タイマKB0を使用しない場合は、16ビット・タイマKB出力制御レジスタ n1 (TKBIOcn1) の TKBTOEn0,1 ビットを 0 (出力停止) にしてください。これは初期状態と同じ設定です。

4.5.3 使用するポート機能および兼用機能のレジスタ設定例

使用するポート機能および兼用機能のレジスタ設定例を表4-4～表4-10に示します。ポート機能を制御するレジスタを表4-4～表4-10のように設定してください。なお、表4-4～表4-10の表記については次の備考を参照してください。

備考 — : 対象外

× : Don't care 注

PIORx : 周辺I/Oリダイレクション・レジスタ

POMxx : ポート出力モード・レジスタ

PMCxx : ポート・モード・コントロール・レジスタ

PMxx : ポート・モード・レジスタ

Pxx : ポートの出力ラッチ

() 内の機能は、周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)の設定により、割り当て可能です。

注 兼用機能を持たない場合も含む

表4 - 4 P00-P01端子機能使用時のレジスタの設定例

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外の 出力機能					
P00	P00	入力	—	x	0	1	x	x	x	○	○	○	—	—
		出力	—	0	0	0	0/1	SDA10=1	PCLBUZ1=0 (VCOUT1)=0 (SDAA1)=0	○	○	○	—	—
		Nch-OD 出力	—	1	0	0	0/1							
	ANI17	アナログ 入力	—	x	1	1	x	x	x	○	○	○	—	—
	PCLBUZ1	出力	—	0	0	0	0	SDA10=1	(VCOUT1)=0 (SDAA1)=0	○	○	○	—	—
	TI03	入力	—	x	0	1	x	x	x	○	○	○	—	—
	(VCOUT1)	出力	PIOR0 [4:3]=01	0	0	0	0	SDA10=1	PCLBUZ1=0 (SDAA1)=0	○	○	○	—	—
	SI10/RxD1	入力	—	x	0	1	x	x	x	○	○	○	—	—
	SDA10	入出力	—	1	0	0	1	—	PCLBUZ1=0 (VCOUT1)=0 (SDAA1)=0	○	○	○	—	—
	(SDAA1)	入出力	PIOR3 [3:2]=01	1	0	0	0	SDA10=1	PCLBUZ1=0 (VCOUT1)=0	○	○	○	—	—
P01	P01	入力	—	x	0	1	x	x	—	○	○	○	—	—
		出力	—	0	0	0	0/1	SO10/TxD1=1	—	○	○	○	—	—
		Nch-OD 出力	—	1	0	0	0/1							
	ANI16	アナログ 入力	—	x	1	1	x	x	—	○	○	○	—	—
	INTP5	入力	—	x	0	1	x	x	—	○	○	○	—	—
	SO10/ TxD1	出力	—	0/1	0	0	1	—	—	○	○	○	—	—

表4 - 5 P20-P23端子機能使用時のレジスタの設定例

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
★ P20	P20	入力	—	—	0	1	x	x	x	○	○	○	○	○
		出力	—	—	0	0	0/1	(SO10/TxD1) =1注1 SO10/TxD1=1 注2	TKBO1=0 注3					
	ANI0	アナログ 入力	—	—	1	1	x	x	x	○	○	○	○	○
	AVREFP	アナログ 入力	—	—	1	1	x	x	x	○	○	○	○	○
	IVREF1	アナログ 入力	—	—	1	1	x	x	x	○	○	○	○	○
	(SO10/ TxD1)	出力	PIOR2 [4]=1	—	0	0	1	—	—	○	○	○	—	—
	SO10/TxD1	出力	—	—	0	0	1	—	—	—	—	—	○	—
P21	P21	入力	—	—	0	1	x	—	—	○	○	○	○	○
		出力	—	—	0	0	0/1	—	—					
	ANI1	アナログ 入力	—	—	1	1	x	—	—	○	○	○	○	○
	AVREFM	アナログ 入力	—	—	1	1	x	—	—	○	○	○	○	○
	IVREF0	アナログ 入力	—	—	1	1	x	—	—	○	○	○	○	○
P22	P22	入力	—	—	0	1	x	x	—	○	○	○	○	○
		出力	—	—	0	0	0/1	SO10/TxD1=1 注3	—					
	ANI2	アナログ 入力	—	—	1	1	x	x	—	○	○	○	○	○
	PGAI	アナログ 入力	—	—	1	1	x	x	—	○	○	○	○	○
	IVCMP0	アナログ 入力	—	—	1	1	x	x	—	○	○	○	○	○
	SO10/TxD1	出力	—	—	0	0	1	—	—	—	—	—	—	○
P23	P23	入力	—	—	0	1	x	—	—	○	○	○	○	—
		出力	—	—	0	0	0/1	—	—					
	ANI3	アナログ 入力	—	—	1	1	x	—	—	○	○	○	○	—
	ANO1	アナログ 出力	—	—	1	1	x	—	—	○	○	○	○	—
	PGAGND	アナログ 入力	—	—	1	1	x	—	—	○	○	○	○	—

注1. 20, 24, 25ピン製品のみ。

注2. 16ピン製品のみ。

注3. 10ピン製品のみ。

表4 - 6 P30-P33 端子機能使用時のレジスタの設定例 (1/3)

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
P30	P30	入力	—	x	0	1	x	x	x	○	○	○	○	—
		出力	—	0	0	0	0/1	SCK11/ SCL11=1 (TxD0)=1 注1 TxD0=1注2	TO01=0 PCLBUZ0=0 TKBO1=0 (SDAA0)=0注3 SDAA0=0注4					
		Nch-OD出力	—	1	0	0	0/1							
	ANI21	アナログ入 力	—	x	1	1	x	x	x	○	○	○	○	—
	KR1	入力	—	x	0	1	x	x	x	○	○	○	○	—
	TI00	入力	—	x	0	1	x	x	x	○	○	○	○	—
	TO01	出力	—	0	0	0	0	SCK11/ SCL11=1 (TxD0)=1 注1 TxD0=1注2	PCLBUZ0=0 TKBO1=0 (SDAA0)=0注3 SDAA0=0注4	○	○	○	○	—
	INTP3	入力	—	x	0	1	x	x	x	○	○	○	○	—
	SCK11	入力	—	x	0	1	x	x	x	○	○	○	○	—
		出力	—	0/1	0	0	1	(TxD0)=1 注1 TxD0=1注2	TO01=0 PCLBUZ0=0 TKBO1=0 (SDAA0)=0注3 SDAA0=0注4	○	○	○	○	—
	SCL11	出力	—	0/1	0	0	1	(TxD0)=1 注1 TxD0=1注2	TO01=0 PCLBUZ0=0 TKBO1=0 (SDAA0)=0注3 SDAA0=0注4	○	○	○	○	—
	(TxD0)	出力	PIOR2[1:0] =01	0/1	0	0	1	SCK11/ SCL11=1	TO01=0 PCLBUZ0=0 TKBO1=0 (SDAA0)=0注3 SDAA0=0注5	○	○	○	—	—
	TxD0	出力	—	0/1	0	0	1	SCK11/ SCL11=1	TO01=0 PCLBUZ0=0 TKBO1=0 SDAA0=0	—	—	—	○	—
	PCLBUZ0	出力	—	0	0	0	0	SCK11/ SCL11=1 (TxD0)=1 注1 TxD0=1注2	TO01=0 TKBO1=0 (SDAA0)=0注3 SDAA0=0注4	○	○	○	○	—
	TKBO1	出力	—	0	0	0	0	SCK11/ SCL11=1 (TxD0)=1 注1 TxD0=1注2	TO01=0 PCLBUZ0=0 (SDAA0)=0注3 SDAA0=0注4	○	○	○	○	—

表 4 - 6 P30-P33端子機能使用時のレジスタの設定例 (2/3)

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
P30	(SDAA0)	入出力	PIOR3[1:0] =01	1	0	0	0	SCK11/ SCL11=1 (TxD0)=1	TO01=0 PCLBUZ0=0 TKBO1=0	○	○	—	—	—
	SDAA0	入出力	—	1	0	0	0	SCK11/ SCL11=1 (TxD0)=1 注5 TxD0=1注2	TO01=0 PCLBUZ0=0 TKBO1=0	—	—	○	○	—
P31	P31	入力	—	×	0	1	×	×	×	○	○	○	○	—
		出力	—	0	0	0	0/1	SDA11= 1	TO00=0 TKBO0=0 (SCLA0)=0注3 SCLA0=0注4					
		Nch-OD出力	—	1	0	0	0/1							
	ANI20	アナログ 入力	—	×	1	1	×	×	×	○	○	○	○	—
	KR0	入力	—	×	0	1	×	×	×	○	○	○	○	—
	TI01	入力	—	×	0	1	×	×	×	○	○	○	○	—
	TO00	出力	—	0	0	0	0	SDA11= 1	TKBO0=0 (SCLA0)=0注3 SCLA0=0注4	○	○	○	○	—
	INTP4	入力	—	×	0	1	×	×	×	○	○	○	○	—
	TKBO0	出力	—	0	0	0	0	SDA11= 1	TO00=0 (SCLA0)=0注3 SCLA0=0注4	○	○	○	○	—
	(RxD0)	入力	PIOR2[1:0] =01	×	0	1	×	×	×	○	○	○	—	—
	RxD0	入力	—	×	0	1	×	×	×	—	—	—	○	—
	SI11	入力	—	×	0	1	×	×	×	○	○	○	○	—
	SDA11	入出力	—	1	0	0	1	—	TO00=0 TKBO0=0 (SCLA0)=0注3 SCLA0=0注4	○	○	○	○	—
	(SCLA0)	入出力	PIOR3[1:0] =01	1	0	0	0	SDA11= 1	TO00=0 TKBO0=0	○	○	—	—	—
	SCLA0	入出力	—	1	0	0	0	SDA11= 1	TO00=0 TKBO0=0	—	—	○	○	—
P32	P32	入力	—	×	0	1	×	×	×	○	○	—	—	—
		出力	—	0	0	0	0/1	SO11= 1	(VCOUT1)=0 (SDAA1)=0					
		Nch-OD出力	—	1	0	0	0/1							
	ANI19	アナログ 入力	—	×	1	1	×	×	×	○	○	—	—	—
	SO11	出力	—	0/1	0	0	1	—	(VCOUT1)=0 (SDAA1)=0	○	○	—	—	—
	(INTP10)	入力	PIOR0[5]=1	×	0	1	×	×	×	○	○	—	—	—
	(VCOUT1)	出力	PIOR0[4:3]= 10	0	0	0	0	SO11= 1	(SDAA1)=0	○	○	—	—	—
	(SDAA1)	入出力	PIOR3[3:2]= 10	1	0	0	0	SO11= 1	(VCOUT1)=0	○	○	—	—	—

表4 - 6 P30-P33端子機能使用時のレジスタの設定例 (3/3)

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
P33	P33	入力	—	x	0	1	x	—	x	○	○	○	○	—
		出力	—	0	0	0	0/1	—	(SCLA1)=0 ^{注3}					
		Nch-OD出力	—	1	0	0	0/1							
	ANI18	アナログ 入力	—	x	1	1	x	—	x	○	○	○	○	—
	IVCMP1	アナログ 入力	—	x	1	1	x	—	x	○	○	○	○	—
	(INTP11)	入力	PIOR0[6] = 1	x	0	1	x	—	x	○	○	○	—	—
	INTP11	入力	—	x	0	1	x	—	x	—	—	—	○	—
	(SCLA1)	入出力	PIOR3[3:2] =10	1	0	0	0	—	—	○	○	—	—	—

注1. 20, 24, 25ピン製品のみ。

注2. 16ピン製品のみ。

注3. 24, 25ピン製品のみ。

注4. 16, 20ピン製品のみ。

注5. 20ピン製品のみ。

表4 - 7 P40端子機能使用時のレジスタの設定例 (1/2)

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
P40	P40	入力	—	×	0	1	×	×	×	○	○	○	○	○
		出力	—	0	0	0	0/1	SCK10=1	TO03=0 (PCLBUZ0)=0 注2	○	○	○	○	○
		Nch-OD 出力	—	1	0	0	0/1	SCL10=1注1	PCLBUZ0=0注3 VCOUT0=0 VCOUT1=0注2 INTFO=0 (SCLA1)=0注1 TKBO0=0注3					
	TO03	出力	—	0	0	0	0	SCK10=1 SCL10=1注1	(PCLBUZ0)=0 注2 PCLBUZ0=0注3 VCOUT0=0 VCOUT1=0注2 INTFO=0 (SCLA1)=0注1 TKBO0=0注3	○	○	○	○	○
	(PCLBUZ0)	出力	PIOR0[1] = 1	0	0	0	0	SCK10=1 SCL10=1注1	TO03=0 VCOUT0=0 VCOUT1=0 INTFO=0 (SCLA1)=0注1	○	○	○	○	—
	PCLBUZ0	出力	—	0	0	0	0	SCK10=1	TO03=0 VCOUT0=0 INTFO=0 TKBO0=0	—	—	—	—	○
	SCK10	入力	—	×	0	1	×	×	×	○	○	○	○	○
		出力	—	0/1	0	0	1	×	TO03=0 (PCLBUZ0)=0 注2 PCLBUZ0=0注3 VCOUT0=0 VCOUT1=0注2 INTFO=0 (SCLA1)=0注1 TKBO0=0注3	○	○	○	○	○
	SCL10	出力	—	0/1	0	0	1	×	TO03=0 (PCLBUZ0)=0 VCOUT0=0 VCOUT1=0 INTFO=0 (SCLA1)=0	○	○	○	—	—

表4 - 7 P40端子機能使用時のレジスタの設定例 (2/2)

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
P40	VCOUT0	出力	—	0	0	0	0	SCK10=1 SCL10=1注1	TO03=0 (PCLBUZ0)=0 注2 PCLBUZ0=0注3 VCOUT1=0注2 INTFO=0 (SCLA1)=0注1 TKBO0=0注3	○	○	○	○	○
	VCOUT1	出力	—	0	0	0	0	SCK10=1 SCL10=1注1	TO03=0 (PCLBUZ0)=0 VCOUT0=0 INTFO=0 (SCLA1)=0注1	○	○	○	○	—
	INTFO	出力	—	0	0	0	0	SCK10=1 SCL10=1注1	TO03=0 (PCLBUZ0)=0 注2 PCLBUZ0=0注3 VCOUT0=0 VCOUT1=0注2 (SCLA1)=0注1 TKBO0=0注3	○	○	○	○	○
	(SCLA1)	入出力	PIOR3 [3:2]=01	1	0	0	0	SCK10/ SCL10=1	TO03=0 (PCLBUZ0)=0 VCOUT0=0 VCOUT1=0 INTFO=0	○	○	○	—	—
	TKBO0	出力	—	0	0	0	0	SCK10=1	TO03=0 PCLBUZ0=0 VCOUT0=0 INTFO=0	—	—	—	—	○

注1. 20, 24, 25ピン製品のみ。

注2. 16, 20, 24, 25ピン製品のみ。

注3. 10ピン製品のみ。

表4 - 8 P51-P56 端子機能使用時のレジスタの設定例 (1/3)

端子名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの出力機能	SAU 以外					
P51	P51	入力	—	x	0	1	x	x	x	○	○	—	—	—
		出力	—	0	0	0	0/1	SCK10/SCL10=1 (TxD0)=1	(TO02)=0					
		Nch-OD 出力	—	1	0	0	0/1							
	KR7	入力	—	x	0	1	x	x	x	○	○	—	—	—
	INTP8	入力	—	x	0	1	x	x	x	○	○	—	—	—
	(TI02)	入力	PIOR1[2:1] =10 注1	x	0	1	x	x	x	○	○	—	—	—
	(TO02)	出力	PIOR1[5]= 1注1	0	0	0	0	SCK10/SCL10=1 (TxD0)=1	—	○	○	—	—	—
	SCK01	入力	—	x	0	1	x	x	x	○	○	—	—	—
		出力	—	0/1	0	0	1	(TxD0)=1	(TO02)=0	○	○	—	—	—
	SCL01	出力	—	0/1	0	0	1	(TxD0)=1	(TO02)=0	○	○	—	—	—
(TxD0)	出力	PIOR2[1:0] =10	0/1	0	0	1	SCK10/SCL10=1	(TO02)=0	○	○	—	—	—	
P52	P52	入力	—	x	0	1	x	x	x	○	○	—	—	—
		出力	—	0	0	0	0/1	SDA01 = 1	(SDAA0)=0					
		Nch-OD 出力	—	1	0	0	0/1							
	KR6	入力	—	x	0	1	x	x	x	○	○	—	—	—
	INTP7	入力	—	x	0	1	x	x	x	○	○	—	—	—
	SI01	入力	—	x	0	1	x	x	x	○	○	—	—	—
	SDA01	入出力	—	1	0	0	1	—	(SDAA0)=0	○	○	—	—	—
	(RxD0)	入力	PIOR2[1:0] =10	x	0	1	x	x	x	○	○	—	—	—
(SDAA0)	入出力	PIOR3[1:0] =10	1	0	0	0	SDA01 = 1	—	○	○	—	—	—	
P53	P53	入力	—	x	0	1	x	x	x	○	○	—	—	—
		出力	—	0	0	0	0/1	SO01 = 1	SDAA0 = 0					
		Nch-OD 出力	—	1	0	0	0/1							
	KR5	入力	—	x	0	1	x	x	x	○	○	—	—	—
	INTP6	入力	—	x	0	1	x	x	x	○	○	—	—	—
	SO01	出力	—	0/1	0	0	1	—	SDAA0 = 0	○	○	—	—	—
	SDAA0	入出力	—	1	0	0	0	SO01=1	—	○	○	—	—	—

表4 - 8 P51-P56端子機能使用時のレジスタの設定例 (2/3)

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
P54	P54	入力	—	x	0	1	x	x	x	○	○	○	—	—
		出力	—	0	0	0	0/1	SO00/ TxD0=1	(TO03)=0 SCLA0=0注1					
		Nch-OD出力	—	1	0	0	0/1							
	KR4	入力	—	x	0	1	x	x	x	○	○	○	—	—
	SO00/TxD0	出力	—	0/1	0	0	1	—	(TO03)=0 SCLA0=0注1	○	○	○	—	—
	(TI03)	入力	PIOR1[4:3] =01	x	0	1	x	x	x	○	○	○	—	—
	(TO03)	出力	PIOR1[7:6] =10	0	0	0	0	SO00/ TxD0=1	SCLA0=0注1	○	○	○	—	—
P55	P55	入力	—	x	0	1	x	x	x	○	○	○	—	—
		出力	—	0	0	0	0/1	SDA00=1	TO02=0 (VCOUT0)=0 SDAA1=0					
		Nch-OD出力	—	1	0	0	0/1							
	KR3	入力	—	x	0	1	x	x	x	○	○	○	—	—
	SI00/RxD0	入力	—	x	0	1	x	x	x	○	○	○	—	—
	SDA00	入出力	—	1	0	0	1	—	TO02=0 (VCOUT0)=0 SDAA1=0	○	○	○	—	—
	TI02	入力	—	x	0	1	x	x	x	○	○	○	—	—
	TO02	出力	—	0	0	0	0	SDA00=1	(VCOUT0)=0 SDAA1=0	○	○	○	—	—
	INTP11	入力	—	x	0	1	x	x	x	○	○	○	—	—
	(VCOUT0)	出力	PIOR0[2]= 1	0	0	0	0	SDA00=1	TO02=0 SDAA1=0	○	○	○	—	—
	SDAA1	入出力	—	1	0	0	0	SDA00=1	TO02=0 (VCOUT0)=0	○	○	○	—	—

表4 - 8 P51-P56端子機能使用時のレジスタの設定例 (3/3)

端子 名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25 ピン	24 ピン	20 ピン	16 ピン	10 ピン
	機能名称	入出力						SAUの 出力機能	SAU以外					
P56	P56	入力	—	x	0	1	x	x	x	○	○	○	○	—
		出力	—	0	0	0	0/1	SCK00/ SCL00=1注3	(TO03)=0 (INTFO)=0 SCLA1=0注3					
		Nch-OD出力	—	1	0	0	0/1	(SO11)=1注1 SO11=1注2						
	ANI22	アナログ入力	—	x	1	1	x	x	x	○	○	○	○	—
	KR2	入力	—	x	0	1	x	x	x	○	○	○	○	—
	SCK00	入力	—	x	0	1	x	x	x	○	○	○	—	—
		出力	—	0/1	0	0	1	(SO11)=1注1 SO11=1注4	(TO03)=0 (INTFO)=0 SCLA1=0	○	○	○	—	—
	SCL00	出力	—	0/1	0	0	1	(SO11)=1注1 SO11=1注4	(TO03)=0 (INTFO)=0 SCLA1=0	○	○	○	—	—
	(SO11)	出力	PIOR2[5] =1	0/1	0	0	1	SCK00/ SCL00=1	(TO03)=0 (INTFO)=0 SCLA1=0	○	○	—	—	—
	SO11	出力	—	0/1	0	0	1	SCK00/ SCL00=1注4	(TO03)=0 (INTFO)=0 SCLA1=0注4	—	—	○	○	—
	INTP10	入力	—	x	0	1	x	x	x	○	○	○	○	—
	(TO03)	出力	PIOR1[7:6] =01	0	0	0	0	SCK00/ SCL00=1注3 (SO11)=1注1 SO11=1注2	(INTFO)=0 SCLA1=0注3	○	○	○	○	—
	(INTFO)	出力	PIOR0[0]= 1	0	0	0	0	SCK00/ SCL00=1注3 (SO11)=1注1 SO11=1注2	(TO03)=0 SCLA1=0注3	○	○	○	○	—
	SCLA1	入出力	—	1	0	0	0	SCK00/ SCL00=1 (SO11)=1注1 SO11=1注4	(TO03)=0 (INTFO)=0	○	○	○	—	—

注1. 24, 25ピン製品のみ。

注2. 16, 20ピン製品のみ。

注3. 20, 24, 25ピン製品のみ。

注4. 20ピン製品のみ。

表4 - 9 P121, P122, P125 端子機能使用時のレジスタの設定例

端子名称	使用機能		PIORx	Pxx	その他	25ピン	24ピン	20ピン	16ピン	10ピン
	機能名称	入出力								
P121	P121	入力	—	×	EXCLK, OSCSEL=00/10/11	○	○	○	○	—
	X1	—	—	—	EXCLK, OSCSEL=01	○	○	○	○	—
	(TI01)	入力	PIOR1[0]=1	×	EXCLK, OSCSEL=00/10/11	○	○	○	○	—
	INTP2	入力	—	×	EXCLK, OSCSEL=00/10/11	○	○	○	○	—
	(SI01)	入力	PIOR2[2]=1	×	EXCLK, OSCSEL=00/10/11	○	○	—	—	—
P122	P122	入力	—	×	EXCLK, OSCSEL=00/10	○	○	○	○	○
	X2	—	—	—	EXCLK, OSCSEL=01	○	○	○	○	○
	EXCLK	入力	—	—	EXCLK, OSCSEL=11	○	○	○	○	○
	SI10/RxD0	入力	—	×	EXCLK, OSCSEL=00/10	—	—	—	○	—
	(SI10/RxD1)	入力	PIOR2[3]=1	×	EXCLK, OSCSEL=00/10	○	○	○	—	—
	TI02	入力	—	×	EXCLK, OSCSEL=00/10	—	—	—	○	○
	(TI02)	入力	PIOR1[2:1]=01	×	EXCLK, OSCSEL=00/10	○	○	○	—	—
	INTP1	入力	—	×	EXCLK, OSCSEL=00/10	○	○	○	○	○
P125	P125	入力	—	×	PORTSELB=0	○	○	○	○	○
	RESET	—	—	—	PORTSELB=1	○	○	○	○	○
	INTP9	入力	—	×	PORTSELB=0	○	○	○	○	○

表4 - 10 P137 端子機能使用時のレジスタの設定例

端子名称	使用機能		PIORx	POMxx	PMCxx	PMxx	Pxx	兼用機能出力		25ピン	24ピン	20ピン	16ピン	10ピン
	機能名称	入出力						SAUの出力機能	SAU以外					
P137	P137	入力	—	—	—	—	×	—	—	○	○	○	○	○
	INTP0	入力	—	—	—	—	×	—	—	○	○	○	○	○
	SSI00	入力	—	—	—	—	×	—	—	○	○	○	—	—
	TI03	入力	—	—	—	—	×	—	—	—	—	—	○	○
	(TI03)	入力	PIOR1[4:3]=10	—	—	—	×	—	—	○	○	○	—	—
	SI10/RxD1	入力	—	—	—	—	×	—	—	—	—	—	—	○

4.6 ポート機能使用時の注意事項

4.6.1 ポート・レジスタ n (Pn) に対する1ビット・メモリ操作命令に関する注意事項

入力／出力が混在しているポートに対して1ビット・メモリ操作命令を行った場合、操作対象のビットだけでなく、操作対象ではない入力ポートの出力ラッチの値も書き換わる可能性があります。

そのため、任意のポートを入力モードから出力モードに切り替える前には、出力ラッチの値を書き直すことを推奨します。

<例> P20は出力ポート、P21-P23は入力ポート(端子状態はすべてハイ・レベル)で、かつポート2の出力ラッチの値が“00H”のとき、出力ポートP20の出力を1ビット・メモリ操作命令により“ロウ・レベル”→“ハイ・レベル”とすると、ポート2の出力ラッチの値は、“0FH”になります。

説明: PMnmビット=1であるポートのPnレジスタへの書き込みの対象は出力ラッチ、読み出しの対象は端子状態です。

1ビット・メモリ操作命令はRL78/G11内部で、次の順序で行われます。

<1> Pnレジスタを8ビット単位で読み出し

<2> 対象の1ビットを操作


<3> Pnレジスタへ8ビット単位で書き込み

<1> のとき、出力ポートであるP20は出力ラッチの値(0)を読み出し、入力ポートであるP21-P23は端子状態を読み出します。このときP21-P23の端子状態が“ハイ・レベル”とすると、読み出し値は“0EH”となります。

<2> の操作で、値は“0FH”となります。

<3> の操作で、出力ラッチに“0FH”が書き込まれます。

図4-10 1ビット・メモリ操作命令(P20の場合)



4.6.2 端子設定に関する注意事項

複数の兼用機能が割り当てられている出力端子については、使用しない兼用機能の出力を初期状態と同じにする必要があります(出力の衝突を回避)。周辺I/Oリダイレクション・レジスタ0-3 (PIOR0-3)の設定により、割り当てられた機能も同様です。兼用出力については、4.5 兼用機能使用時のレジスタの設定を参照してください。

入力として使用する端子では、兼用機能の出力が無効(バッファ出力がHi-Z)となるので、処理不要です。

なお、入力だけや入出力のないブロックを含めて、低消費電力化のために、使用しない機能は停止させることをおすすめします。

第5章 オペレーション・ステート・コントロール

内部回路の動作電圧、動作タイミング、動作電流は、フラッシュ動作モードによって最適化されます。マイコンを動作させる電源電圧範囲やクロック周波数に合わせて、適切なフラッシュ動作モードを選択してください。

リセット解除直後はオプション・バイトで設定されたフラッシュ動作モードで動作します。その後、レジスタの設定により各モードで動作します。


5.1 オペレーション・ステート・コントロールの構成

オペレーション・ステート・コントロールは、次のハードウェアで構成されています。

表5-1 オペレーション・ステート・コントロールの構成

項目	構成
オプション・バイト	・ユーザ・オプション・バイト アドレス：000C2H
制御レジスタ	・フラッシュ動作モード選択レジスタ (FLMODE) ・フラッシュ動作モード・プロテクト・レジスタ (FLMWRP) ・レギュレータ・モード制御レジスタ (PMMC)

図5-1 オペレーション・ステート・コントロールの概略図



フラッシュ動作モードは、以下の4つのモードあります。

- HS (高速メイン)モード
- LS (低速メイン)モード
- LV (低電圧メイン)モード
- LP (低電力メイン)モード

マイコンの動作環境に合わせてこれらのフラッシュ動作モードを設定することにより、効率よくマイコンを動作させることができます。表5-2各フラッシュ動作モードの特長示します。

表5-2 各フラッシュ動作モードの特長

フラッシュ動作モード	レギュレータ・モード	推奨動作範囲		動作電流 (typ.)	説明
HS(高速メイン)モード	通常設定のみ (MCSEL = 0)	2.7 V ~ 5.5 V	1 MHz ~ 24 MHz	3.2 mA (24 MHz ^{注1} 動作時)	CPUの高速動作(24 MHz (max.))が可能なモードです。CPUの処理能力が必要な場合に最適です。
		2.4 V ~ 5.5 V	1 MHz ~ 16 MHz		
LS(低速メイン)モード	通常設定 (MCSEL = 0)	1.8 V ~ 5.5 V	1 MHz ~ 8 MHz	1.1 mA (8 MHz ^{注1} 動作時)	動作電流とCPUの演算処理(8 MHz (max.))のバランスのとれたモードです。CPUを4 MHz ~ 8 MHzで動作させる場合、レギュレータ・モードを通常設定にしてください。CPUを1 MHz ~ 4 MHzで動作させる場合は、レギュレータ・モードを低消費設定にすることでより動作電流を低減することができます。
	低消費設定 (MCSEL = 1)	1.8 V ~ 5.5 V	1 MHz ~ 4 MHz	0.58 mA (4 MHz ^{注2} 動作時)	
LP(低電力メイン)モード	低消費設定のみ (MCSEL = 1)	1.8 V ~ 5.5 V	1 MHz	0.124 mA (1 MHz ^{注2} 動作時)	1 MHzで動作するモードです。 1 MHzで低動作電流を実現します。
LV(低電圧メイン)モード ^{注1}	通常設定のみ (MCSEL = 0)	1.6 V ~ 5.5 V	1 MHz ~ 4 MHz	1.2 mA (4 MHz動作時)	1.6 Vまで低電圧動作が可能なモードです。電源電圧が1.6 V ~ 1.8 VでCPUを動作させる場合はこのモードを選択してください。

注1. 高速オンチップ・オシレータのみで動作可能

注2. 中速オンチップ・オシレータ動作時

- 注意1. FLMODEレジスタは、フラッシュ動作モードプロテクトレジスタ (FLMWRP)のFLMWENビットが0のとき、値を変更できません。また、レギュレータ・モード制御レジスタのMCSELビットが1のとき、値を変更しないでください。FLMODEレジスタの値を変更する場合は、MCSELが0のときにFLMERPレジスタのFLMWENビットに1を設定した後に行ってください。また、FLMODEレジスタの値を変更した後はFLMWENビットを0に設定してください。
- 注意2. MODE1ビット、MODE0ビットはシステム・クロック制御レジスタ (CKC) のCSSビットが1 (低速オンチップ・オシレータ (fil)動作)のとき、設定できません。
- 注意3. MODE1ビット、MODE0ビットはCFLSTOPビットが1のとき、値を変更しないでください。
- 注意4. MODE1ビット、MODE0ビットをDTCで値を変更しないでください。
- 注意5. フラッシュ動作モードを変更する場合、変更後のフラッシュ動作モードで動作可能な電圧範囲および動作周波数範囲であることを確認した後、フラッシュ動作モードを変更してください。
- 注意6. LV (低電圧メイン) モードでは中速オンチップ・オシレータを使用できません。LVモードに遷移する場合、前もって動作クロックを中速オンチップ・オシレータ以外の発振に切り替えたのち、LVモードに遷移してください。
- 注意7. MODE1ビット、MODE0ビットでフラッシュ動作モードを変更した場合、フラッシュ動作モードが遷移するまで下記の時間CPUはウェイト状態になります。このウェイト期間中の割り込み要求は保留されます。

表5-3 フラッシュ動作モード変更時間

フラッシュ動作モードの変更	変更時間
LS (低速メイン)モード ⇒ HS (高速メイン)モード	225サイクル ^{*1}
LS (低速メイン)モード ⇒ LV (低電圧メイン)モード	99サイクル ^{*1, *2}
LP (低電力メイン)モード ⇒ LS (低速メイン)モード	10サイクル ^{*1}
LS (低速メイン)モード ⇒ LP (低電力メイン)モード	10サイクル ^{*1}
LV (低電圧メイン)モード ⇒ LS (低速メイン)モード	20サイクル ^{*1}
HS (高速メイン)モード ⇒ LS (低速メイン)モード	30サイクル ^{*1}

*1: CPU/周辺クロック (f_{CLK}) のサイクル数

*2: LV (低電圧メイン) モードに切り替える場合は、高速オンチップ・オシレータの発振が安定している状態で行ってください。

- 注意8. FLMODEレジスタの書き換えはFLMODEレジスタの書き換え後、1クロック以上間を空けてから書き込みを行ってください。FLMODEレジスタへの連続書き込みはしないでください。
- 注意9. フラッシュ・メモリ書き換えの際にFLMODEレジスタは変更しないでください。
- 注意10. CFLSTOPビットに1を設定した時点でコード・フラッシュが停止状態に遷移するため、CLFSTOPビットはRAMに転送したプログラムで設定してください。

5.2.2 フラッシュ動作モード・プロテクト・レジスタ (FLMWRP)

FLMWRP レジスタは、フラッシュ動作モード選択レジスタへのアクセスを制御する8ビットのレジスタです。

FLMWRP レジスタは1ビット・メモリ操作命令または、8ビット・メモリ操作命令で設定します。

リセット発生により、FLMWRP レジスタは00Hになります。

図5-3 フラッシュ動作モード・プロテクト・レジスタ (FLMWRP)のフォーマット

アドレス : F00ABH	リセット時 : 00H	R/W						
略号	7	6	5	4	3	2	1	0
FLMWRP	0	0	0	0	0	0	0	FLMWEN
FLMWEN	フラッシュ動作モード選択レジスタ (FLMODE)の制御							
0	FLMODE レジスタの書き換え禁止							
1	FLMODE レジスタの書き換え許可							

5.2.3 レギュレータ・モード制御レジスタ (PMMC)

PMMC レジスタは、内蔵されているレギュレータのモードを制御する8ビットのレジスタです。

PMMC レジスタは1ビット・メモリ操作命令または、8ビット・メモリ操作命令で設定します。

リセット発生により、PMMC レジスタは00Hになります。

図5-4 レギュレータ・モード制御レジスタ (PMMC)のフォーマット

アドレス : F00F8H	リセット時 : 00H	R/W						
略号	7	6	5	4	3	2	1	0
PMMC	0	MCSEL	0	0	0	0	0	0
MCSEL	レギュレータ・モードの制御							
0	通常設定							
1	低消費設定							

注意1. MCSELが1のときフラッシュ動作モード選択レジスタ (FLMODE)を変更しないでください。

注意2. HS (高速メイン)モード, LV (低電圧メイン)モードではMCSELを1に設定しないでください。

注意3. LS (低速メイン)モードでは、MCSELが1のときにSTOPモード状態に移移することは禁止です。

5.3 フラッシュ動作モードの初期設定

オプション・バイト (000C2H) は、フラッシュ動作モードと高速オンチップ・オシレータのリセット解除後の初期状態を設定します。

リセット解除時のV_{DD}の電圧と高速オンチップ・オシレータの周波数に合わせて、適切なフラッシュ動作モードを設定してください。

リセット解除時にCMODE1, CMODE0の値はフラッシュ動作モード選択レジスタ (FLMODE)のMODE1, MODE0に、FRQSEL4-FRQSEL0の値は、高速オンチップ・オシレータ周波数選択レジスタ (HIODIV)に反映されます。

図5-5 ユーザ・オプション・バイト (000C2H)のフォーマット

アドレス : 000C2H

略号	7	6	5	4	3	2	1	0
	CMODE1	CMODE0	1	FRQSEL4	FRQSEL3	FRQSEL2	FRQSEL1	FRQSEL0


CMODE1	CMODE0	フラッシュ動作モードの選択		
			動作周波数範囲 (fMAIN)	動作電圧範囲 (VDD)
0	0	LV (低電圧メイン)モード	1 MHz～4 MHz	1.6 V～5.5V
1	0	LS (低速メイン)モード	1 MHz～8 MHz	1.8 V～5.5 V
1	1	HS (高速メイン)モード	1 MHz～16 MHz	2.4 V～5.5 V
			1 MHz～24 MHz	2.7 V～5.5 V
上記以外		設定禁止		

FRQSEL4	FRQSEL3	FRQSEL2	FRQSEL1	FRQSEL0	高速オンチップ・オシレータ・ クロック周波数	
					fHOCO	fIH
1	0	0	0	0	48 MHz	24 MHz
0	0	0	0	0	24 MHz	24 MHz
0	1	0	0	1	16 MHz	16 MHz
0	0	0	0	1	12 MHz	12 MHz
0	1	0	1	0	8 MHz	8 MHz
0	0	0	1	0	6 MHz	6 MHz
0	1	0	1	1	4 MHz	4 MHz
0	0	0	1	1	3 MHz	3 MHz
0	1	1	0	0	2 MHz	2 MHz
0	1	1	0	1	1 MHz	1 MHz
上記以外					設定禁止	

5.4 フラッシュ動作モードの遷移

リセット解除直後のフラッシュ動作モードは、オプション・バイト(000C2H)のCMODE1, CMODE0で設定によって、HS (高速メイン)モード、LS (低速メイン)モード、LV (低電圧メイン)モードを選択することができます。また、CMODE1, CMODE0の値はフラッシュ動作モード選択レジスタ(FLMODE)のMODE1, MODE0ビットに反映されます。その後は、CPU 動作中にFLMODE レジスタの値を変更することによって、フラッシュ動作モードを遷移させることができます。

図5-6 フラッシュ動作モードの状態遷移



注1. 動作周波数と動作電圧範囲は、次のとおりです。

$$1\text{MHz} \leq f_{CLK} \leq 16\text{MHz} \quad (2.4\text{V} \leq V_{DD} \leq 5.5\text{V})$$

$$1\text{MHz} \leq f_{CLK} \leq 24\text{MHz} \quad (2.7\text{V} \leq V_{DD} \leq 5.5\text{V})$$

注2. 高速オンチップ・オシレータ動作時の電流です。

注3. 中速オンチップ・オシレータ動作時の電流です。

注4. MCSEL=1 (低消費設定)のときは、各フラッシュ動作モードおよび、STOPモードへ遷移できません。フラッシュ動作モードを変更、およびSTOPモードに遷移する場合、必ずMCSEL=0 (通常設定)で変更してください。

注5. オプション・バイト(000C2H)のCMODE1=1, CMODE0=1に設定した場合、LS (低速メイン)モードへ遷移後、動作電圧2.4 V未満でリセットが発生した場合の動作は保障できません。

注6. オプション・バイト(000C2H)のCMODE1=1, CMODE0=0に設定した場合、LV (低電圧メイン)モードへ遷移後、動作電圧1.8 V未満でリセットが発生した場合の動作は保障できません。

注意 マイコンの動作中にリセットが入った場合、リセット解除後は必ずオプション・バイトで設定したフラッシュ動作モードで動作を開始します。従って、LVDの検出電圧をオプション・バイトに設定したフラッシュ動作モードの動作電圧範囲以上に設定するなど、リセット解除時に動作電圧範囲外で動作を開始しないようにしてください。

5.5 フラッシュ動作モードの詳細

5.5.1 HS (高速メイン)モードの詳細

HS (高速メイン)モードは、CPUの高速処理が必要なアプリケーションに最適なモードです。


HSモードは、リセット解除直後から動作可能です。また、LS (低速メイン)モードから遷移することが可能です。HSモードに遷移する場合は、LSモードで電源電圧が $2.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ 、動作周波数が $1\text{ MHz} \leq f_{CLK} \leq 8\text{ MHz}$ の状態に遷移してください。

HSモードの最適動作範囲は、電源電圧が以下の条件のときです。

- $2.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ 、動作周波数が $1\text{ MHz} \leq f_{CLK} \leq 16\text{ MHz}$
- $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ 、動作周波数が $1\text{ MHz} \leq f_{CLK} \leq 24\text{ MHz}$

8 MHz以下で動作させる場合は、その他のモードが最適なフラッシュ動作モードになります。

図5-7 HSモードの動作範囲



5.5.2 LS (低速メイン)モードの詳細

LS (低速メイン)モードは、CPUの処理能力と動作電力性能を両立しており、1 MHz～8 MHzで低消費電力が必要なアプリケーションに最適なモードです。

LSモードはリセット解除直後から動作可能です。また、HS (高速メイン)モード、LV (低電圧メイン)モード、LP (低電力メイン)モードから遷移することが可能です。HSモードからLSモードに遷移する場合、動作周波数が $1\text{ MHz} \leq f_{\text{CLK}} \leq 8\text{ MHz}$ の状態に遷移してください。

LSモードはレギュレータ・モード制御レジスタ(PMMC)のMCSELビットによって、低消費設定にすることが可能です。低消費設定にする場合、動作周波数が $1\text{ MHz} \leq f_{\text{CLK}} \leq 4\text{ MHz}$ の状態にMCSELビットを1に設定してください。

LSモードの最適動作範囲は、MCSEL = 0の場合、電源電圧が $1.8\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$ 、動作周波数が $4\text{ MHz} < f_{\text{CLK}} \leq 8\text{ MHz}$ のときで、MCSEL = 1の場合、電源電圧が $1.8\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$ 、動作周波数が $1\text{ MHz} < f_{\text{CLK}} \leq 4\text{ MHz}$ のときです。

図5-8 LSモードの動作範囲(MCSEL = 0)





図5-9 LSモードの動作範囲(MCSEL = 1)



注意 他のフラッシュ動作モードに遷移する場合は、MCSEL = 0の状態に遷移してください。


5.5.3 LP (低電力メイン)モードの詳細

LP (低電力メイン)モードは、1 MHzの動作周波数によって低電力でCPUを動作させるモードです。

LPモードはLS (低速メイン)モードから遷移することが可能です。LSモードからLPモードに遷移する場合、動作周波数が $f_{CLK}=1\text{ MHz}$ の状態で遷移してください。遷移後は、レギュレータ・モード制御レジスタのMCSELビットを1にセットしてください。

LPモードの最適動作範囲は、電源電圧が $1.8\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ 、動作周波数が1 MHzのときです。

図5 - 10 LPモードの動作範囲



注意 LS (低速メイン)モードに遷移する場合は、MCSEL = 0の状態 で遷移してください。


5.5.4 LV (低電圧メイン)モードの詳細

LV (低電圧メイン)モードは、1.8V以下の動作が必要なアプリケーションに最適なモードです。

LVモードはリセット解除直後から動作可能です。また、LS (低速メイン)モードから遷移することが可能です。LSモードからLVモードに遷移する場合、動作周波数が $1\text{ MHz} \leq f_{\text{CLK}} \leq 4\text{ MHz}$ の状態で遷移してください。

LVモードの最適動作範囲は、電源電圧が $1.6\text{ V} \leq V_{\text{DD}} < 1.8\text{ V}$ のときです。電源電圧が $1.8\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$ で動作させる場合は他のモードが最適なフラッシュ動作になります。

図5 - 11 LVモードの最適な動作範囲



注意 LV (低電圧メイン)モードでは中速オンチップ・オシレータを使用できません。LVモードに遷移する場合、前もって動作クロックを中速オンチップ・オシレータ以外の発振に切り替えたのち、LVモードに遷移してください。

第6章 クロック発生回路

6.1 クロック発生回路の機能

クロック発生回路は、CPUおよび周辺ハードウェアに供給するクロックを発生する回路です。

システム・クロックおよびクロック発振回路には、次の種類があります。

(1) メイン・システム・クロック

① X1発振回路

X1端子、X2端子に発振子を接続することにより、 $f_x = 1 \sim 20$ MHzのクロックを発振させることができます。STOP命令の実行またはMSTOPビット(クロック動作ステータス制御レジスタ(CSC)のビット7)の設定により、発振を停止することができます。

② 高速オンチップ・オシレータ

オプションバイト(000C2H)により、 $f_{HOCO} = 48$ MHz/24 MHz/16 MHz/12 MHz/8 MHz/6 MHz/4 MHz/3 MHz/2 MHz/1 MHz (TYP.)から周波数を選択し、発振させることができます。 f_{HOCO} に48 MHzを選択した場合、 f_{IH} は24 MHzになります。 f_{HOCO} に24 MHz以下を選択した場合、 f_{IH} は分周されず、 f_{HOCO} と同じ周波数になります。リセット解除後、CPUは必ずこの高速オンチップ・オシレータ・クロックで動作を開始します。STOP命令の実行またはHIOSTOPビット(CSCレジスタのビット0)の設定により、発振を停止することができます。

オプション・バイトで設定した周波数は、高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)で変更できます。周波数は、図6-12 高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)のフォーマットを参照してください。

次に、高速オンチップ・オシレータで設定できる発振周波数を示します(オプション・バイトと高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)で選択できるバリエーション)。

電源電圧	発振周波数 (MHz)									
	1	2	3	4	6	8	12	16	24	48
$2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	○	○	○	○	○	○	○	○	○	○
$2.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	○	○	○	○	○	○	○	○	—	—
$1.8\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	○	○	○	○	○	○	—	—	—	—
$1.6\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	○	○	○	○	—	—	—	—	—	—

③ 中速オンチップ・オシレータ

MOCODIVビット(MOCODIVレジスタのビット0, 1)の設定により, $f_{IM} = 4\text{ MHz}/2\text{ MHz}/1\text{ MHz}$ (TYP.) から周波数を選択し, 発振させることができます。STOP命令の実行またはMIOENビット(CSCレジスタのビット1)の設定により, 発振を停止することができます。

また, EXCLK/X2/P122端子から外部メイン・システム・クロック($f_{EX} = 1 \sim 20\text{ MHz}$)を供給することができます。STOP命令の実行またはMSTOPビットの設定により, 外部メイン・システム・クロック入力を無効にすることができます。

メイン・システム・クロックは, MCM0ビット(システム・クロック制御レジスタ(CKC)のビット4)およびMCM1ビット(システム・クロック制御レジスタ(CKC)のビット0)の設定により, 高速システム・クロック(X1クロックまたは外部メイン・システム・クロック)とメイン・オンチップ・オシレータ・クロック(高速オンチップ・オシレータ・クロックまたは中速オンチップ・オシレータ・クロック)を切り替えられます。

なお, メイン・システム・クロックは, 電源電圧 V_{DD} によって使用可能な周波数範囲が異なり, オプション・バイト(000C2H)のCMODE0, CMODE1によりフラッシュの動作電圧モードの設定(第30章オプション・バイト)が必要です。

(2) サブシステム・クロック

① 低速オンチップ・オシレータ・クロック

fil = 15 kHz (TYP.)のクロックを発振させることができます。

オプション・バイト(000C0H)のビット4 (WDTON)または、動作スピード・モード制御レジスタ(OSMC)のビット4 (WUTMMCK0)または、サブシステム・クロック選択レジスタ(CKSEL)のビット0(SELLOSC)のいずれか、または複数のビットが1のときに動作します。

ただし、WDTON = 1, WUTMMCK0 = 0, SELLOSC = 0 かつオプション・バイト(000C0H)のビット0(WDSTBYON)が0のときに、HALT 命令またはSTOP 命令を実行した場合、低速オンチップ・オシレータは発振を停止します。

備考	fx :	X1クロック発振周波数
	fih :	高速オンチップ・オシレータ・クロック周波数(最大24 MHz)
	fim :	中速オンチップ・オシレータ・クロック周波数(最大4 MHz)
	fex :	外部メイン・システム・クロック周波数
	fil :	低速オンチップ・オシレータ・クロック周波数


6.2 クロック発生回路の構成

クロック発生回路は、次のハードウェアで構成しています。

表6-1 クロック発生回路の構成

項目	構成
制御レジスタ	クロック動作モード制御レジスタ (CMC) システム・クロック制御レジスタ (CKC) クロック動作ステータス制御レジスタ (CSC) 発振安定時間カウンタ状態レジスタ (OSTC) 発振安定時間選択レジスタ (OSTS) 周辺イネーブル・レジスタ 0, 1, 2 (PER0, PER1, PER2) 動作スピード・モード制御レジスタ (OSMC) 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV) 高速オンチップ・オシレータ・トリミング・レジスタ (HIOTRM) サブシステム・クロック選択レジスタ (CKSEL) 中速オンチップ・オシレータ周波数選択レジスタ (MOCODIV)
発振回路	X1 発振回路 高速オンチップ・オシレータ 中速オンチップ・オシレータ 低速オンチップ・オシレータ

図6-1 クロック発生回路のブロック図



注 TMKB用倍速

備考 fx : X1クロック発振周波数

fHOCO : 高速オンチップ・オシレータ・クロック周波数 (最大48 MHz)

fH : 高速オンチップ・オシレータ・クロック周波数 (最大24 MHz)

fM : 中速オンチップ・オシレータ・クロック周波数 (最大4 MHz)

fEX : 外部メイン・システム・クロック周波数

fMX : 高速システム・クロック周波数

fMAIN : メイン・システム・クロック周波数

fXT : XT1クロック発振周波数

fSUB : サブシステム・クロック周波数

fCLK : CPU/周辺ハードウェア・クロック周波数

fL : 低速オンチップ・オシレータ・クロック周波数

fOCO : メイン・オンチップ・オシレータ・クロック周波数 (fHまたはfM)

6.3 クロック発生回路を制御するレジスタ

クロック発生回路は、次のレジスタで制御します。

- クロック動作モード制御レジスタ (CMC)
- システム・クロック制御レジスタ (CKC)
- クロック動作ステータス制御レジスタ (CSC)
- 発振安定時間カウンタ状態レジスタ (OSTC)
- 発振安定時間選択レジスタ (OSTS)
- 周辺イネーブル・レジスタ 0, 1, 2 (PER0, PER1, PER2)
- 動作スピード・モード制御レジスタ (OSMC)
- 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)
- 高速オンチップ・オシレータ・トリミング・レジスタ (HIOTRM)
- サブシステム・クロック選択レジスタ (CKSEL)
- 中速オンチップ・オシレータ周波数選択レジスタ (MOCODIV)

注意 製品によって、搭載しているレジスタとビットは異なります。搭載していないビットには必ず初期値を設定してください。

6.3.1 クロック動作モード制御レジスタ (CMC)

X1/P121, X2/EXCLK/P122端子の動作モードの設定と、発振回路のゲインを選択するレジスタです。

CMC レジスタは、リセット解除後、8ビット・メモリ操作命令で1回のみ書き込み可能です。読み出す場合は、8ビット・メモリ操作命令で操作可能です。

リセット信号の発生により、00Hになります。

図6-2 クロック動作モード制御レジスタ (CMC)のフォーマット

アドレス : FFFA0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
CMC	EXCLK	OSCSEL	0	0	0	0	0	AMPH

EXCLK	OSCSEL	高速システム・クロック 端子の動作モード	X1/P121 端子	X2/EXCLK/P122 端子
0	0	入力ポート・モード	入力ポート	
0	1	X1発振モード	水晶／セラミック発振子接続	
1	0	入力ポート・モード	入力ポート	
1	1	外部クロック入力モード	入力ポート	外部クロック入力

AMPH	X1クロック発振周波数の制御
0	$1\text{ MHz} \leq f_x \leq 10\text{ MHz}$
1	$10\text{ MHz} < f_x \leq 20\text{ MHz}$

注意1. CMC レジスタは、リセット解除後、8ビット・メモリ操作命令で1回のみ書き込み可能です。CMC レジスタを初期値(00H)のまま使用する場合、暴走時の誤動作(00H以外の誤書き込みで復帰不可)を防止するために、リセット解除後は必ず00Hに設定してください。

注意2. リセット解除後、クロック動作ステータス制御レジスタ(CSC)の設定でX1発振を開始する前に、CMCレジスタを設定してください。

注意3. X1クロック発振周波数が10 MHzを越える場合は、必ずAMPHビットに1を設定してください。

注意4. AMPHビットは、リセット解除後fCLKにfIHを選択した状態(fCLKをfMXに切り替える前の状態)で設定してください。

注意5. システム・クロックの周波数上限は24 MHzですが、X1発振回路の周波数上限は20 MHzになります。

備考 fx : X1クロック発振周波数

6.3.2 システム・クロック制御レジスタ (CKC)

CPU／周辺ハードウェア・クロックやメイン・システム・クロックを選択するレジスタです。

CKCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図6-3 システム・クロック制御レジスタ(CKC)のフォーマット

アドレス：FFFA4H リセット時：00H R/W^{注1}

略号	7	6	5	4	3	2	1	0
CKC	CLS	CSS ^{注2}	MCS	MCM0 ^{注2}	0	0	MCS1	MCM1 ^{注2}
CLS	CPU／周辺ハードウェア・クロック (fCLK) のステータス							
0	メイン・システム・クロック (fMAIN)							
1	サブシステム・クロック (fSUB)							
CSS ^{注2}	CPU／周辺ハードウェア・クロック (fCLK) の選択							
0	メイン・システム・クロック (fMAIN)							
1	サブシステム・クロック (fSUB)							
MCS	メイン・システム・クロック (fMAIN) のステータス							
0	メイン・オンチップ・オシレータ・クロック (fOCO)							
1	高速システム・クロック (fMX)							
MCM0 ^{注2}	メイン・システム・クロック (fMAIN) の動作制御							
0	メイン・システム・クロック (fMAIN) にメイン・オンチップ・オシレータ・クロック (fOCO) を選択							
1	メイン・システム・クロック (fMAIN) に高速システム・クロック (fMX) を選択							
MCS1	メイン・オンチップ・オシレータ・クロック (fOCO) のステータス							
0	高速オンチップ・オシレータ・クロック							
1	中速オンチップ・オシレータ・クロック							
MCM1 ^{注2}	メイン・オンチップ・オシレータ・クロック (fOCO) の動作制御							
0	高速オンチップ・オシレータ・クロック							
1	中速オンチップ・オシレータ・クロック							

注1. ビット7, 5, 1は、Read Onlyです。

注2. CSS = 1を設定した状態で、MCM0ビット、MCM1ビットの値を変更することは禁止です。

注意1. ビット2, 3には、必ず0を設定してください。

注意2. CSSビットで設定したクロックは、CPUと周辺ハードウェアに供給されます。したがって、CPUクロックを変更すると、周辺ハードウェア・クロックも同時に変更されます(12ビット・インターバル・タイマ、クロック出力／ブザー出力、8ビット・インターバル・タイマおよびウォッチドッグ・タイマは除く)。よって、CPU／周辺ハードウェア・クロックを変更する場合は、各周辺機能を停止してください。

注意3. 周辺ハードウェア・クロックとしてサブシステム・クロックが使われている場合、A/Dコンバータ、IICAの動作は保証できません。周辺ハードウェアの動作特性については、各周辺ハードウェアの章および第35章または第36章 電気的特性を参照してください。

備考	f _{IH} :	高速オンチップ・オシレータ・クロック周波数(最大24 MHz)
	f _{MX} :	高速システム・クロック周波数
	f _{MAIN} :	メイン・システム・クロック周波数
	f _{SUB} :	サブシステム・クロック周波数
	f _{OCO} :	メイン・オンチップ・オシレータ・クロック周波数(f _{IH} またはf _{IM})

6.3.3 クロック動作ステータス制御レジスタ (CSC)

高速システム・クロック、高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロックの動作を制御するレジスタです(低速オンチップ・オシレータ・クロックは除く)。

CSCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、C0Hになります。

図6-4 クロック動作ステータス制御レジスタ (CSC) のフォーマット

アドレス : FFFA1H リセット時 : C0H R/W

略号	7	6	5	4	3	2	1	0
CSC	MSTOP	1	0	0	0	0	MIOEN	HIOSTOP
MSTOP	高速システム・クロックの動作制御							
	X1発振モード時			外部クロック入力モード時		入力ポート・モード時		
	0	X1発振回路動作		EXCLK端子からの外部クロック有効		入力ポート		
	1	X1発振回路停止		EXCLK端子からの外部クロック無効				
MIOEN	中速オンチップ・オシレータ・クロックの動作制御							
0	中速オンチップ・オシレータ停止							
1	中速オンチップ・オシレータ動作							
HIOSTOP	高速オンチップ・オシレータ・クロックの動作制御							
	0	高速オンチップ・オシレータ動作						
	1	高速オンチップ・オシレータ停止						

注意1. リセット解除後は、クロック動作モード制御レジスタ (CMC) を設定してから CSC レジスタを設定してください。

注意2. リセット解除後 MSTOP ビットを 0 に設定する前に発振安定時間選択レジスタ (OSTS) を設定してください。ただし OSTS レジスタを初期値のまま使用する場合は、OSTS レジスタを設定する必要はありません。

注意3. MSTOP ビットの設定で X1 発振を開始する場合は、X1 クロックの発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。

注意4. CPU/周辺ハードウェア・クロック (fCLK) に選択しているクロックは、CSC レジスタで停止させないでください。

注意5. クロック発振停止 (外部クロック入力無効) するためのレジスタのフラグ設定と停止前の条件は、表 6-2 のようになります。

クロックを停止する場合は、クロック停止前条件を確認した後に停止してください。

表6-2 クロック停止方法

クロック	クロック停止(外部クロック入力無効)前条件	CSCレジスタのフラグ設定
X1クロック	CPU／周辺ハードウェア・クロックが高速システム・クロック以外で動作 (CLS = 0かつMCS = 0, またはCLS = 1)	MSTOP = 1
外部メイン・システム・クロック		
高速オンチップ・オシレータ・クロック	CPU／周辺ハードウェア・クロックが高速オンチップ・オシレータ・クロック以外で動作(CLS = 0かつMCS = 1, またはCLS = 1), またはCLS = 0かつMCS = 0かつMCS1 = 1	HIOSTOP = 1

6.3.4 発振安定時間カウンタ状態レジスタ (OSTC)

X1クロックの発振安定時間カウンタのカウント状態を示すレジスタです。

次のときに、X1クロックの発振安定時間を確認することができます。

- CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックの発振を開始した場合
- CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している状態でSTOPモードに移行し、その後、STOPモードを解除した場合

OSTCレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出すことができます。

リセット信号の発生、STOP命令、MSTOPビット(クロック動作ステータス制御レジスタ(CSC)のビット7) = 1により、00Hになります。

備考 発振安定時間カウンタは、次の場合にカウントを開始します。

- X1クロック発振開始時(EXCLK, OSCSEL = 0, 1 → MSTOP = 0)
- STOPモードを解除したとき

図6-5 発振安定時間カウンタ状態レジスタ (OSTC)のフォーマット

アドレス : FFFA2H リセット時 : 00H R

略号 7 6 5 4 3 2 1 0

OSTC	MOST8	MOST9	MOST10	MOST11	MOST13	MOST15	MOST17	MOST18
------	-------	-------	--------	--------	--------	--------	--------	--------

MOST8	MOST9	MOST10	MOST11	MOST13	MOST15	MOST17	MOST18	発振安定時間のステータス		
									fx = 10 MHz時	fx = 20 MHz時
0	0	0	0	0	0	0	0	2 ⁸ /fx 未満	25.6 μs 未満	12.8 μs 未満
1	0	0	0	0	0	0	0	2 ⁸ /fx 以上	25.6 μs 以上	12.8 μs 以上
1	1	0	0	0	0	0	0	2 ⁹ /fx 以上	51.2 μs 以上	25.6 μs 以上
1	1	1	0	0	0	0	0	2 ¹⁰ /fx 以上	102 μs 以上	51.2 μs 以上
1	1	1	1	0	0	0	0	2 ¹¹ /fx 以上	204 μs 以上	102 μs 以上
1	1	1	1	1	0	0	0	2 ¹³ /fx 以上	819 μs 以上	409 μs 以上
1	1	1	1	1	1	0	0	2 ¹⁵ /fx 以上	3.27 ms 以上	1.63 ms 以上
1	1	1	1	1	1	1	0	2 ¹⁷ /fx 以上	13.1 ms 以上	6.55 ms 以上
1	1	1	1	1	1	1	1	2 ¹⁸ /fx 以上	26.2 ms 以上	13.1 ms 以上


注意1. 上記時間経過後、MOST8ビットから順番に“1”となっていく、そのまま“1”を保持します。

注意2. 発振安定時間カウンタは発振安定時間選択レジスタ (OSTS) で設定した発振安定時間までしかカウントしません。

次のときには、OSTSレジスタの発振安定時間を、OSTCレジスタで確認したいカウント値より大きい値に設定してください。

- CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックの発振を開始したい場合
- CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している状態でSTOPモードに移行し、その後、STOPモードを解除したい場合
(したがって、STOPモード解除後のOSTCレジスタは、OSTSレジスタで設定している発振安定時間までのステータスしかセットされないので注意してください)

注意3. X1クロックの発振安定時間は、クロック発振を開始するまでの時間(下図a)は含みません。



備考 fx : X1クロック発振周波数

6.3.5 発振安定時間選択レジスタ (OSTS)

X1クロックの発振安定時間を選択するレジスタです。

X1クロックを発振させる場合は、X1発振回路動作(MSTOP = 0)後、OSTSレジスタで設定した時間を自動でウェイトします。

CPUクロックを高速オンチップ・オシレータ・クロックから、X1クロックに切り換える場合や、CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している状態でSTOPモードに移行し、その後STOPモードを解除した場合は、発振安定時間カウンタ状態レジスタ(OSTC)で発振安定時間が経過したかを確認してください。OSTCレジスタでは、あらかじめOSTSレジスタで設定した時間までの確認ができます。

OSTSレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、07Hになります。

図6 - 6 発振安定時間選択レジスタ (OSTS)のフォーマット

アドレス : FFFA3H リセット時 : 07H R/W

略号	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0		発振安定時間の選択	
				fx = 10 MHz時	fx = 20 MHz時
0	0	0	$2^8/fx$	25.6 μ s	12.8 μ s
0	0	1	$2^9/fx$	51.2 μ s	25.6 μ s
0	1	0	$2^{10}/fx$	102 μ s	51.2 μ s
0	1	1	$2^{11}/fx$	204 μ s	102 μ s
1	0	0	$2^{13}/fx$	819 μ s	409 μ s
1	0	1	$2^{15}/fx$	3.27 ms	1.63 ms
1	1	0	$2^{17}/fx$	13.1 ms	6.55 ms
1	1	1	$2^{18}/fx$	26.2 ms	13.1 ms


注意1. OSTSレジスタの設定を変更する場合は、クロック動作ステータス制御レジスタ (CSC)のMSTOPビットを0に設定する前に行ってください。

注意2. 発振安定時間カウンタはOSTSレジスタで設定した発振安定時間までしかカウントしません。

次のときには、OSTSレジスタの発振安定時間を、発振開始後にOSTCレジスタで確認したいカウント値より大きい値に設定してください。

- CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックの発振を開始したい場合
- CPUクロックが高速オンチップ・オシレータ・クロックで、X1クロックも発振している状態でSTOPモードに移行し、その後、STOPモードを解除したい場合
(したがって、STOPモード解除後のOSTCレジスタは、OSTSレジスタで設定している発振安定時間までのステータスしかセットされないので注意してください)

注意3. X1クロックの発振安定時間は、クロック発振を開始するまでの時間(下図a)は含みません。



備考 fx : X1クロック発振周波数

6.3.6 サブシステム・クロック選択レジスタ (CKSEL)

サブシステム・クロックとして低速オンチップ・オシレータ・クロックを選択するレジスタです。

CKSEL レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図6-7 サブシステム・クロック選択レジスタ (CKSEL)のフォーマット

アドレス : FFFA7H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
CKSEL	0	0	0	0	0	0	0	SELLOSC
SELLOSC	低速オンチップ・オシレータ・クロック選択							
0	低速オンチップ・オシレータ・クロックを選択しない							
1	低速オンチップ・オシレータ・クロックを選択							

注意 SELLOSCを変更する場合は、必ずCSS = 0 (fMAIN選択)に設定し、CLS = 0の状態です切り替えてください。

6.3.7 周辺イネーブル・レジスタ 0, 1, 2 (PER0, PER1, PER2)

各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

これらのレジスタで制御される以下の周辺機能を使用する場合は、周辺機能の初期設定前に対応するビットをセット(1)してください。

- A/Dコンバータ
- D/Aコンバータ
- PGA0
- シリアル・アレイ・ユニット0
- IICA0, 1
- タイマKB0
- タイマ・アレイ・ユニット0
- コンパレータ
- DTC
- 12ビット・インターバル・タイマ
- データ演算回路(DOC)

PER0, PER1, PER2レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。リセット信号の発生により、00Hになります。

図6-8 周辺イネーブル・レジスタ0 (PER0)のフォーマット

アドレス : F00F0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	0	IICA1EN	ADCEN	IICA0EN	0	SAU0EN	0	TAU0EN

IICA1EN	IICA1の入カクロック供給の制御
0	入カクロック供給停止 ・ IICA1で使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注1
1	入カクロック供給 ・ IICA1で使用するSFRへのリード/ライト可

ADCEN	A/Dコンバータの入カクロック供給の制御
0	入カクロック供給停止 ・ A/Dコンバータで使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注2
1	入カクロック供給 ・ A/Dコンバータで使用するSFRへのリード/ライト可

IICA0EN	IICA0の入カクロック供給の制御
0	入カクロック供給停止 ・ IICA0で使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注3
1	入カクロック供給 ・ IICA0で使用するSFRへのリード/ライト可

SAU0EN	シリアル・アレイ・ユニット0の入カクロック供給の制御
0	入カクロック供給停止 ・ シリアル・アレイ・ユニット0で使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注4
1	入カクロック供給 ・ シリアル・アレイ・ユニット0で使用するSFRへのリード/ライト可

TAU0EN	タイマ・アレイ・ユニット0の入カクロック供給の制御
0	入カクロック供給停止 ・ タイマ・アレイ・ユニット0で使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注5
1	入カクロック供給 ・ タイマ・アレイ・ユニット0で使用するSFRへのリード/ライト可

注1. IICA1ENおよびIICA1ENで使用するSFRを初期化する場合, PRR0のビット6 (IICA1RES)を使用してください。

注2. A/DコンバータおよびA/Dコンバータで使用するSFRを初期化する場合, PRR0のビット5 (ADCRES)を使用してください。

注3. IICA0ENおよびIICA0ENで使用するSFRを初期化する場合, PRR0のビット4 (IICA0RES)を使用してください。

注4. シリアル・アレイ・ユニット0およびシリアル・アレイ・ユニット0で使用するSFRを初期化する場合, PRR0のビット2 (SAU0RES)を使用してください。

注5. タイマ・アレイ・ユニット0およびタイマ・アレイ・ユニット0で使用するSFRを初期化する場合、PRR0のビット0 (TAU0RES)を使用してください。

注意1. 次のビットには必ず“0”を設定してください。

ビット1, 3, 7

注意2. 各周辺機能が動作許可の状態で、PER0 レジスタの対象ビットを切り替えないでください。PER0 による設定は、PER0に割り当てている各周辺機能が停止している状態で切り替えてください。

図6-9 周辺イネーブル・レジスタ1 (PER1)のフォーマット

アドレス : F00FAH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
----	---	---	---	---	---	---	---	---

PER1	DACEN	0	CMPEN	0	DTCEN	PGA0EN	0	0
------	-------	---	-------	---	-------	--------	---	---

DACEN	D/Aコンバータの入カクロック供給の制御
0	入カクロック供給停止 ・ D/Aコンバータで使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注1
1	入カクロック供給 ・ D/Aコンバータで使用するSFRへのリード/ライト可

CMPEN	コンパレータの入カクロック供給の制御
0	入カクロック供給停止 ・ コンパレータで使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注2
1	入カクロック供給 ・ コンパレータで使用するSFRへのリード/ライト可

DTCEN	DTCの入カクロック供給の制御
0	入カクロック供給停止 ・ DTCは動作不可
1	入カクロック供給 ・ DTCは動作可

PGA0EN	PGAの入カクロック供給の制御
0	入カクロック供給停止 ・ PGAで使用するSFRへのライト不可, リードした場合は0Hが読めます。ただし, 初期化はされていません。注3
1	入カクロック供給 ・ PGAで使用するSFRへのリード/ライト可

注1. DACENおよびDACENで使用するSFRを初期化する場合, PRR1のビット7 (DACRES)を使用してください。

注2. コンパレータおよびコンパレータで使用するSFRを初期化する場合, PRR1のビット5 (CMPRES)を使用してください。

注3. PGA0ENおよびPGA0ENで使用するSFRを初期化する場合, PRR1のビット2 (PGA0RES)を使用してください。

注意1. 次のビットには必ず“0”を設定してください。

ビット0, 1, 4, 6

注意2. 各周辺機能が動作許可の状態、PER1レジスタの対象ビットを切り替えないでください。PER1による設定は、PER1に割り当てている各周辺機能が停止している状態で切り替えてください。

図6-10 周辺イネーブル・レジスタ2 (PER2)のフォーマット

アドレス : F00FCH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
----	---	---	---	---	---	---	---	---

PER2	TMKAEN	0	DOCEN	0	0	0	0	TKB0EN
------	--------	---	-------	---	---	---	---	--------

TMKAEN	12ビット・インターバル・タイマの入カクロック供給の制御
0	入カクロック供給停止 ・ 12ビット・インターバル・タイマで使用するSFRへのライト不可、リードした場合は0Hが読めます。ただし、初期化はされていません。注1
1	入カクロック供給 ・ 12ビット・インターバル・タイマで使用するSFRへのリード／ライト可

DOCEN	データ演算回路の入カクロック供給の制御
0	入カクロック供給停止 ・ データ演算回路で使用するSFRへのライト不可、リードした場合は0Hが読めます。ただし、初期化はされていません。注2
1	入カクロック供給 ・ データ演算回路で使用するSFRへのリード／ライト可

TKB0EN	タイマKB0の入カクロック供給の制御
0	入カクロック供給停止 ・ タイマKB0で使用するSFRへのライト不可、リードした場合は0Hが読めます。ただし、初期化はされていません。注3
1	入カクロック供給 ・ タイマKB0で使用するSFRへのリード／ライト可

注1. 12ビット・インターバル・タイマおよび12ビット・インターバル・タイマで使用するSFRを初期化する場合、PRR2のビット7 (TMKARES)を使用してください。

注2. データ演算回路およびデータ演算回路で使用するSFRを初期化する場合、PRR2のビット5 (DOCRES)を使用してください。

注3. TKB0ENおよびTKB0ENで使用するSFRを初期化する場合、PRR2のビット0 (TKB0RES)を使用してください。

注意1. 次のビットには必ず“0”を設定してください。

ビット1-4, 6

注意2. 各周辺機能が動作許可の状態、PER2レジスタの対象ビットを切り替えないでください。PER2による設定は、PER2に割り当てている各周辺機能が停止している状態で切り替えてください。

6.3.8 動作スピード・モード制御レジスタ (OSMC)

OSMC レジスタでは 12 ビット・インターバル・タイマ, 8 ビット・インターバル・タイマ, クロック出力／ブザー出力制御回路の動作クロックを選択できます。

OSMC レジスタは, 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。

リセット信号の発生により, 不定になります。

図 6 - 11 動作スピード・モード制御レジスタ (OSMC) のフォーマット

アドレス : F00F3H リセット時 : 不定 R/W^{注1}

略号	7	6	5	4	3	2	1	0
OSMC	0	0	0	WUTMMCK0	x	x	0	0

WUTMMCK0	12 ビット・インターバル・タイマ ^{注2} , 8 ビット・インターバル・タイマ, クロック出力/ブザー出力制御回路の動作クロックの選択
0	低速オンチップ・オシレータ・クロックを選択しない
1	低速オンチップ・オシレータ・クロックを選択

- 注1. ビット 0-3, 5-7 には, 必ず 0 を設定してください。
- 注2. 12 ビット・インターバル・タイマの動作クロックは, タイマ・クロック選択レジスタ 3 (TPS3) と OSMC.WUTMMCK0 で選択します (8.3.4 タイマ・クロック選択レジスタ 3 (TPS3) を参照)。

6.3.9 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)

オプション・バイト(000C2H)で設定した高速オンチップ・オシレータ周波数を変更するレジスタです。ただし、オプション・バイト(000C2H)のFRQSEL4, FRQSEL3ビットの値によって、選択できる周波数が異なります。

HOCODIVは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、オプション・バイト(000C2H)のFRQSEL2-FRQSEL0で設定した値になります。

図6-12 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)のフォーマット

アドレス : F00A8H リセット時 : オプション・バイト(000C2H) FRQSEL2 - FRQSEL0の設定値 R/W

略号	7	6	5	4	3	2	1	0
HOCODIV	0	0	0	0	0	HOCODIV2	HOCODIV1	HOCODIV0

HOCODIV2	HOCODIV1	HOCODIV0	高速オンチップ・オシレータ・クロック周波数の選択			
			FRQSEL4 = 0		FRQSEL4 = 1	
			FRQSEL3 = 0	FRQSEL3 = 1	FRQSEL3 = 0	FRQSEL3 = 1
0	0	0	f _{IH} = 24 MHz	設定禁止	f _{IH} = 24 MHz f _{HOCO} = 48 MHz	設定禁止
0	0	1	f _{IH} = 12 MHz	f _{IH} = 16 MHz	f _{IH} = 12 MHz f _{HOCO} = 24 MHz	設定禁止
0	1	0	f _{IH} = 6 MHz	f _{IH} = 8 MHz	f _{IH} = 6 MHz f _{HOCO} = 12 MHz	設定禁止
0	1	1	f _{IH} = 3 MHz	f _{IH} = 4 MHz	f _{IH} = 3 MHz f _{HOCO} = 6 MHz	設定禁止
1	0	0	設定禁止	f _{IH} = 2 MHz	設定禁止	設定禁止
1	0	1	設定禁止	f _{IH} = 1 MHz	設定禁止	設定禁止
上記以外			設定禁止			

注意1. HOCODIV レジスタの設定は、周波数の変更前、変更後ともにオプション・バイト (000C2H) で設定したフラッシュ動作モードの動作可能な電圧範囲で行ってください。

オプションバイト(000C2H)の値		フラッシュ動作モード	動作周波数範囲	動作電圧範囲
CMODE1	CMODE0			
0	0	LV (低電圧メイン)モード	1 MHz～4 MHz	1.6 V～5.5 V
1	0	LS (低速メイン)モード	1 MHz～8 MHz	1.8 V～5.5 V
1	1	HS (高速メイン)モード	1 MHz～16 MHz	2.4 V～5.5 V
			1 MHz～24 MHz	2.7 V～5.5 V
上記以外		設定禁止		

注意2. HOCODIV レジスタの設定は、高速オンチップ・オシレータ・クロック (f_{IH}) をCPU／周辺ハードウェア・クロック (f_{CLK}) に選択している状態で行ってください。

注意3. HOCODIV レジスタで周波数を変更後、次の遷移時間経過して周波数が切り替わります。

- ・変更前の周波数で最大3クロック動作
- ・変更後の周波数で最大3クロックのCPU／周辺ハードウェア・クロックウェイト

6.3.10 高速オンチップ・オシレータ・トリミング・レジスタ (HIOTRM)

高速オンチップ・オシレータの精度補正を行うレジスタです。

高精度の外部クロック入力を用いたタイマを使用するなどして高速オンチップ・オシレータの周波数を自己測定し、精度補正することができます。

HIOTRMは、8ビット・メモリ操作命令で設定します。

注意 精度補正後に温度、VDD端子電圧に変化があった場合、周波数は変動します。

温度、VDD電圧が変動する場合は、周波数の精度が必要になる前または定期的に補正を実行する必要があります。

図6-13 高速オンチップ・オシレータ・トリミング・レジスタ (HIOTRM)のフォーマット

アドレス : F00A0H リセット時 : 注 R/W

略号	7	6	5	4	3	2	1	0
HIOTRM	0	0	HIOTRM5	HIOTRM4	HIOTRM3	HIOTRM2	HIOTRM1	HIOTRM0
	HIOTRM5	HIOTRM4	HIOTRM3	HIOTRM2	HIOTRM1	HIOTRM0	高速オンチップ・オシレータ	
	0	0	0	0	0	0	最低速	
	0	0	0	0	0	1	↑	
	0	0	0	0	1	0		
	0	0	0	0	1	1		
	0	0	0	1	0	0		
	.						↓	
	.							
	.							
	1	1	1	1	1	0		
	1	1	1	1	1	1		
							最高速	

注 リセット値は出荷時に調整した値です。

備考1. HIOTRMレジスタの1ビットあたり高速オンチップ・オシレータ・クロック精度を約0.05%補正できます。

備考2. HIOTRMレジスタの使用例は、RL78 MCU シリーズ高速オンチップ・オシレータ・クロック周波数補正 アプリケーションノート (R01AN0464) を参照してください。

6.3.11 中速オンチップ・オシレータ周波数選択レジスタ (MOCODIV)

中速オンチップ・オシレータの分周比を選択するレジスタです。

MOCODIVレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図6 - 14 中速オンチップ・オシレータ周波数選択レジスタ (MOCODIV)のフォーマット

アドレス : F00F2H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
MOCODIV	0	0	0	0	0	0	MOCODIV1	MOCODIV0

MOCODIV1	MOCODIV0	中速オンチップ・オシレータ・クロック選択
0	0	4 MHz
0	1	2 MHz
1	0	1 MHz
上記以外		設定禁止

6.4 システム・クロック発振回路

6.4.1 X1発振回路

X1発振回路はX1, X2端子に接続された水晶振動子またはセラミック発振子(1~20 MHz)によって発振します。

また、外部クロックを入力することができます。その場合はEXCLK端子にクロック信号を入力してください。

X1発振回路を使用する場合、クロック動作モード制御レジスタ(CMC)のビット7, 6 (EXCLK, OSCSEL)を次のように設定してください。


- 水晶, セラミック発振 : EXCLK, OSCSEL = 0, 1
- 外部クロック入力 : EXCLK, OSCSEL = 1, 1

X1発振回路を使用しない場合は、入力ポート・モード(EXCLK, OSCSEL = 0, 0)に設定してください。

さらに、入力ポートとしても使用しない場合は、表2-3 各端子の未使用端子処理を参照してください。

図6-15にX1発振回路の外付け回路例を示します。

図6-15 X1発振回路の外付け回路例




注意 X1発振回路を使用する場合は、配線容量などの影響を避けるために、図6-15の破線の部分を次のように配線してください。

- 配線は極力短くしてください。
- 他の信号線と交差させない、変化する大電流が流れる線と接近させないでください。
- 発振回路のコンデンサの接地点は、常にVSSと同電位となるようにしてください。大電流が流れるグランド・パターンに接地しないでください。
- 発振回路から信号を取り出さないでください。


図6 - 16に発振子の接続の悪い例を示します。

図6 - 16 発振子の接続の悪い例(1/2)


(a) 接続回路の配線が長い




(b) 信号線が交差している



(c) X1, X2の信号線の配線が交差している



(d) X1, X2配線の下に電源/GNDパターンがある




注 多層基板や両面基板において、X1, X2端子と発振子の配線部(図中の点線部分)の下には、電源/GNDパターンを配置しないでください。


容量成分の原因となり、発振特性に影響を与える配置はしないでください。

図6-16 発振子の接続の悪い例(2/2)


(e) 変化する大電流が信号線に
近接している



(f) 発振回路部のグランド・ライン上に電流が流れる
(A点、B点、C点の電位が変動する)



(g) 信号を取り出している



6.4.2 高速オンチップ・オシレータ

RL78/G11 は、高速オンチップ・オシレータを内蔵しています。オプションバイト (000C2H) により 24 MHz, 16 MHz, 12 MHz, 8 MHz, 6 MHz, 4 MHz, 3 MHz, 2 MHz, 1 MHz から周波数を選択することが可能です。クロック動作ステータス制御レジスタ (CSC) のビット 0 (HIOSTOP) にて発振を制御できます。

リセット解除後、高速オンチップ・オシレータは自動的に発振を開始します。

6.4.3 中速オンチップ・オシレータ

RL78/G11 は、中速オンチップ・オシレータを内蔵しています。クロック動作ステータス制御レジスタ (CSC) のビット 1 (MIOEN) にて発振を制御できます。

6.4.4 低速オンチップ・オシレータ

RL78/G11 は、低速オンチップ・オシレータを内蔵しています。

ウォッチドッグ・タイマの動作時、または、動作スピード・モード制御レジスタ (OSMC) のビット 4 (WUTMMCK0) とサブシステム・クロック選択レジスタ (CKSEL) のビット 0 (SELLOSC) のいずれか、または両ビットが 1 の時に低速オンチップ・オシレータは動作します。

ウォッチドッグ・タイマ停止時で、WUTMMCK0 = 0 かつ、SELLOSC = 0 のとき、低速オンチップ・オシレータは停止します。

6.5 クロック発生回路の動作

クロック発生回路は次に示す各種クロックを発生し、かつ、スタンバイ・モードなどのCPUの動作モードを制御します(図6-1を参照)。

○メイン・システム・クロック f_{MAIN}

・高速システム・クロック f_{MX}

X1クロック f_X

外部メイン・システム・クロック f_{EX}

・高速オンチップ・オシレータ・クロック f_{IH}

・中速オンチップ・オシレータ・クロック f_{IM}

○サブシステム・クロック f_{SUB}


・低速オンチップ・オシレータ・クロック f_{IL}

○CPU／周辺ハードウェア・クロック f_{CLK}

RL78/G11では、リセット解除後、CPUは高速オンチップ・オシレータの出力により動作を開始します。

電源電圧投入時のクロック発生回路の動作を、図6-17に示します。

図6-17 電源電圧投入時のクロック発生回路の動作



- ① 電源投入後、パワーオン・リセット(POR)回路による内部リセット信号が発生します。
ただし、35.4 AC特性に示す動作電圧範囲に達するまで、電圧検出回路が外部リセットでリセット状態を保ちます(上図は、外部リセット使用時の例)。
- ② リセットが解除されると、高速オンチップ・オシレータが自動的に発振開始されます。
- ③ リセット解除後に電圧安定待ちとリセット処理が行われたのちに、CPU が高速オンチップ・オシレータ・クロックで動作開始します。
- ④ X1クロックは、ソフトウェアにて発振開始を設定してください(6.6.2 X1発振回路の設定例を参照)。
- ⑤ CPU をX1クロックに切り替える場合は、クロックの発振安定待ち後に、ソフトウェアにて切り替えを設定してください(6.6.2 X1発振回路の設定例を参照)。

注1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、リセット処理時間に含まれます。

注2. リセット解除時は、X1クロックの発振安定時間を発振安定時間カウンタ状態レジスタ(OSTC)で確認してください。

注3. リセット処理時間は、第26章 パワーオン・リセット回路を参照してください。

注意 EXCLK端子からの外部クロック入力を使用する場合、発振安定待ち時間は不要です。

6.6 クロックの制御

6.6.1 高速オンチップ・オシレータの設定例

CPU／周辺ハードウェア・クロック (fCLK) はリセット解除後必ず高速オンチップ・オシレータ・クロックで動作します。高速オンチップ・オシレータの周波数は、オプション・バイト (000C2H) の FRQSEL0-FRQSEL4 により、48MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz, 6 MHz, 4 MHz, 3 MHz, 2 MHz, 1 MHz から選択可能です。また、高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV) により、周波数を変更することもできます。

【オプション・バイト設定】

アドレス : 00C2H

オプション・	7	6	5	4	3	2	1	0
バイト (000C2H)	CMODE1 0/1	CMODE0 0/1	1	FRQSEL4 0/1	FRQSEL3 0/1	FRQSEL2 0/1	FRQSEL1 0/1	FRQSEL0 0/1

CMODE1	CMODE0	フラッシュの動作モード設定	
0	0	LV (低電圧メイン) モード	V _{DD} = 1.6 V ~ 5.5 V @ 1 MHz ~ 4 MHz
1	0	LS (低速メイン) モード	V _{DD} = 1.8 V ~ 5.5 V @ 1 MHz ~ 8 MHz
1	1	HS (高速メイン) モード	V _{DD} = 2.4 V ~ 5.5 V @ 1 MHz ~ 16 MHz V _{DD} = 2.7 V ~ 5.5 V @ 1 MHz ~ 24 MHz
上記以外		設定禁止	

FRQSEL4	FRQSEL3	FRQSEL2	FRQSEL1	FRQSEL0	高速オンチップ・オシレータの周波数	
					f _{HOCO}	f _{IH}
1	0	0	0	0	48 MHz	24 MHz
0	0	0	0	0	24 MHz	24 MHz
0	1	0	0	1	16 MHz	16 MHz
0	0	0	0	1	12 MHz	12 MHz
0	1	0	1	0	8 MHz	8 MHz
0	0	0	1	0	6 MHz	6 MHz
0	1	0	1	1	4 MHz	4 MHz
0	0	0	1	1	3 MHz	3 MHz
0	1	1	0	0	2 MHz	2 MHz
0	1	1	0	1	1 MHz	1 MHz
上記以外					設定禁止	

【高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)設定】

アドレス : F00A8H

略号	7	6	5	4	3	2	1	0
HOCODIV	0	0	0	0	0	HOCODIV2	HOCODIV1	HOCODIV0

HOCODIV2	HOCODIV1	HOCODIV0	高速オンチップ・オシレータ・クロック周波数の選択			
			FRQSEL4 = 0		FRQSEL4 = 1	
			FRQSEL3 = 0	FRQSEL3 = 1	FRQSEL3 = 0	FRQSEL3 = 1
0	0	0	f _{IH} = 24 MHz	設定禁止	f _{IH} = 24 MHz f _{HOCO} = 48 MHz	設定禁止
0	0	1	f _{IH} = 12 MHz	f _{IH} = 16 MHz	f _{IH} = 12 MHz f _{HOCO} = 24 MHz	設定禁止
0	1	0	f _{IH} = 6 MHz	f _{IH} = 8 MHz	f _{IH} = 6 MHz f _{HOCO} = 12 MHz	設定禁止
0	1	1	f _{IH} = 3 MHz	f _{IH} = 4 MHz	f _{IH} = 3 MHz f _{HOCO} = 6 MHz	設定禁止
1	0	0	設定禁止	f _{IH} = 2 MHz	設定禁止	設定禁止
1	0	1	設定禁止	f _{IH} = 1 MHz	設定禁止	設定禁止
上記以外			設定禁止			

6.6.2 X1発振回路の設定例

CPU／周辺ハードウェア・クロック (fCLK) はリセット解除後必ず高速オンチップ・オシレータ・クロックで動作します。その後、X1発振クロックに変更する場合、発振安定時間選択レジスタ (OSTS)、クロック動作モード制御レジスタ (CMC)、クロック動作ステータス制御レジスタ (CSC) で発振回路の設定と発振開始を行い、発振安定時間カウンタ状態レジスタ (OSTC) で発振の安定待ちを行います。発振安定待ちが終了したあと、システム・クロック制御レジスタ (CKC) でX1発振クロックをfCLKに設定します。

【レジスタ設定】①～⑤の順に設定してください。

- ① CMCレジスタのOSCSELビットをセット(1)、 $f_x > 10\text{ MHz}$ 以上の場合はAMPHビットをセット(1)してX1発振回路を動作させます。

	7	6	5	4	3	2	1	0
CMC	EXCLK 0	OSCSEL 1	0	0	0	0	0	AMPH 0/1

- ② OSTSレジスタでSTOPモード解除時のX1発振回路の発振安定時間を選択しておきます。

例) 10 MHzの発振子で102 μs 以上までウェイトする場合は、以下の値に設定してください。

	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2 0	OSTS1 1	OSTS0 0

- ③ CSCレジスタのMSTOPビットをクリア(0)してX1発振回路の発振を開始します。

	7	6	5	4	3	2	1	0
CSC	MSTOP 0	1	0	0	0	0	MIOEN 0	HIOSTOP 0

- ④ OSTCレジスタでX1発振回路の発振安定待ちを行います。

例) 10 MHzの発振子で102 μs 以上までウェイトする場合は、以下の値になるまでウェイトしてください。

	7	6	5	4	3	2	1	0
OSTC	MOST8 1	MOST9 1	MOST10 1	MOST11 0	MOST13 0	MOST15 0	MOST17 0	MOST18 0

- ⑤ CKCレジスタのMCM0ビットでX1発振クロックをCPU／周辺ハードウェア・クロックに設定します。

	7	6	5	4	3	2	1	0
CKC	CLS 0	CSS 0	MCS 0	MCM0 1	0	0	MCS1 0	MCM1 0


注意 HOCODIVレジスタの設定は、周波数の変更前、変更後ともにオプション・バイト(000C2H)で設定したフラッシュ動作モードの動作可能な電圧範囲で行ってください。

オプションバイト(000C2H)の値		フラッシュ動作モード	動作周波数範囲	動作電圧範囲
CMODE1	CMODE0			
0	0	LV (低電圧メイン)モード	1 MHz～4 MHz	1.6 V～5.5 V
1	0	LS (低速メイン)モード	1 MHz～8 MHz	1.8 V～5.5 V
1	1	HS (高速メイン)モード	1 MHz～16 MHz	2.4 V～5.5 V
			1 MHz～24 MHz	2.7 V～5.5 V
上記以外		設定禁止		

6.6.3 CPUクロック状態移行図

この製品のCPUクロック状態移行図を図6 - 18に示します。

図6 - 18 CPUクロック状態移行図



CPUクロックの状態移行とレジスタの設定例などを表6-3に示します。

表6-3 CPUクロックの移行とSFRレジスタの設定例(1/4)

- (1) リセット解除後 (A) に、CPUを高速オンチップ・オシレータ・クロック動作 (B) へ移行

対象状態遷移：(A) → (B)

移行先のクロック	SFRレジスタの設定
高速オンチップ・オシレータ	SFRレジスタ設定不要(リセット解除後の初期状態)

- (2) 高速オンチップ・オシレータ・クロック動作 (B) へ移行

対象状態遷移：(C) → (B), (D) → (B), (E) → (B)

(SFRレジスタの設定順序) →

SFRレジスタの設定フラグ 移行先のクロック	CSCレジスタ	発振安定待ち	CKCレジスタ		
	HIOSTOP		CSS	MCM0	MCM1
高速オンチップ・オシレータ	0	65 μ s	0	0	0

高速オンチップ・オシレータ・
クロック動作中の場合は不要

- (3) 中速オンチップ・オシレータ・クロック動作 (C) へ移行

対象状態遷移：(B) → (C), (D) → (C), (E) → (C)

(SFRレジスタの設定順序) →

SFRレジスタの設定フラグ 移行先のクロック	CSCレジスタ	発振安定待ち	CKCレジスタ		
	MIOEN		CSS	MCM0	MCM1
中速オンチップ・オシレータ	1	4 μ s	0	0	1

中速オンチップ・オシレータ・
クロック動作中の場合は不要

備考 表6-3の (A) – (N) は、図6-18の (A) – (N) と対応しています。

表6-3 CPUクロックの移行とSFRレジスタの設定例(2/4)

(4) CPUを高速システム・クロック動作(D)へ移行

対象状態遷移 : (B) → (D), (C) → (D), (E) → (D)

(SFRレジスタの設定順序) →

SFRレジスタの設定フラグ 移行先のクロック	CMCレジスタ ^{注1}			OSTS レジスタ	CSC レジスタ MSTOP	OSTC レジスタ	CKC レジスタ	
	EXCLK	OSCSSEL	AMPH				CSS	MCM0
X1クロックに移行 : $1\text{ MHz} \leq f_x \leq 10\text{ MHz}$	0	1	0	注2	0	確認必要	0	1
X1クロックに移行 : $10\text{ MHz} < f_x \leq 20\text{ MHz}$	0	1	1	注2	0	確認必要	0	1
外部メイン・クロックに移行	1	1	×	注2	0	確認不要	0	1

設定済みの場合は不要 高速システム・クロック
動作中の場合は不要

注1. クロック動作モード制御レジスタ(CMC)は、リセット解除後、1回のみ設定可能です。設定済みの場合は不要です。

注2. 発振安定時間選択レジスタ(OSTS)の発振安定時間を次のように設定してください。

・期待する発振安定時間カウンタ状態レジスタ(OSTC)の発振安定時間 ≤ OSTSレジスタで設定する発振安定時間

注意 設定するクロックの動作可能電圧(第35章または第36章 電気的特性を参照)に電源電圧が達してから、クロックを設定してください。

備考 表6-3の(A)–(N)は、図6-18の(A)–(N)と対応しています。

表6-3 CPUクロックの移行とSFRレジスタの設定例(3/4)

(5) 低速オンチップ・オシレータ・クロック動作(E)へ移行

対象状態遷移 : (B) → (E), (C) → (E), (D) → (E)

(SFRレジスタの設定順序) →

SFRレジスタの設定フラグ 移行先のクロック	CKSEL	発振精度安定待ち	CKCレジスタ
	SELLOSC		CSS
低速オンチップ・オシレータに移行	1	210 μs	1

低速オンチップ・オシレータ・クロック
動作中の場合は不要

備考1. × : don't care

備考2. 表6-3の(A)–(N)は、図6-18の(A)–(N)と対応しています。

表6 - 3 CPUクロックの移行とSFRレジスタの設定例(4/4)

(6) CPU動作モード(B), (C), (D), (E)からHALTモード(F), (I), (L), (N)へ移行

対象状態遷移 : (B) → (F), (C) → (I), (D) → (L), (E) → (N)

移行先のモード	設定内容
HALTモード	HALT命令を実行する

(7) CPU動作モード(B), (C), (D)からSTOPモード(G), (J), (M)へ移行

対象状態遷移 : (B) → (G), (C) → (J), (D) → (M)

(設定順序) →

移行先のモード	設定内容		
STOPモード	STOPモード中に動作できない周辺機能を停止する	OSTS レジスタを設定する	STOP命令を実行する

CPUが高速システム・クロック動作中からSTOPモードに移行する場合以外は設定不要

(8) STOPモード(G), (J)とSNOOZEモード(H), (K)の移行

STOPモードからSNOOZEモードへ移行するための設定の詳細については、13.5.7 SNOOZEモード機能、13.7.3 SNOOZEモード機能、16.8 SNOOZEモード機能を参照してください。

備考1. 表6 - 3の(A) - (N)は、図6 - 18の(A) - (N)と対応しています。

6.6.4 CPUクロックの移行前の条件と移行後の処理

CPUクロックの移行前の条件と移行後の処理について、次に示します。

表6-4 CPUクロックの移行について (1/2)

CPUクロック		移行前の条件	移行後の処理
移行前	移行後		
高速オンチップ・オシレータ・クロック	中速オンチップ・オシレータ・クロック	中速オンチップ・オシレータが発振されていること ・ MIOEN = 1	CPUクロックが移行後のクロックに切り替わったことを確認した後、高速オンチップ・オシレータを停止(HIOSTOP = 1)すると、動作電流を低減可能
	X1クロック	X1発振が安定していること ・ OSCSEL = 1, EXCLK = 0, MSTOP = 0 ・ 発振安定時間経過後	
	外部メイン・システム・クロック	EXCLK端子からの外部クロック入力を有効にすること ・ OSCSEL = 1, EXCLK = 1, MSTOP = 0	
	低速オンチップ・オシレータ・クロック	低速オンチップ・オシレータが選択されていること。 ・ SELLOSC = 1	
中速オンチップ・オシレータ・クロック	高速オンチップ・オシレータ・クロック	高速オンチップ・オシレータが発振されていること ・ HIOSTOP = 0	CPUクロックが移行後のクロックに切り替わったことを確認した後、中速オンチップ・オシレータを停止(MIOEN = 0)すると、動作電流を低減可能
	X1クロック	X1発振が安定していること ・ OSCSEL = 1, EXCLK = 0, MSTOP = 0 ・ 発振安定時間経過後	
	外部メイン・システム・クロック	EXCLK端子からの外部クロック入力を有効にすること ・ OSCSEL = 1, EXCLK = 1, MSTOP = 0	
	低速オンチップ・オシレータ・クロック	低速オンチップ・オシレータが選択されていること。 ・ SELLOSC = 1	
X1クロック	高速オンチップ・オシレータ・クロック	高速オンチップ・オシレータの発振を許可していること ・ HIOSTOP = 0 ・ 発振安定時間経過後	CPUクロックが移行後のクロックに切り替わったことを確認した後、X1発振停止可能(MSTOP = 1)
	中速オンチップ・オシレータ・クロック	中速オンチップ・オシレータが発振されていること ・ MIOEN = 1	
	外部メイン・システム・クロック	移行不可	—
	低速オンチップ・オシレータ・クロック	低速オンチップ・オシレータが選択されていること。 ・ SELLOSC = 1	CPUクロックが移行後のクロックに切り替わったことを確認した後、X1発振停止可能(MSTOP = 1)

表6-4 CPUクロックの移行について(2/2)

CPUクロック		移行前の条件	移行後の処理
移行前	移行後		
外部メイン・システム・クロック	高速オンチップ・オシレータ・クロック	高速オンチップ・オシレータの発振を許可していること ・ HIOSTOP = 0 ・ 発振安定時間経過後	CPUクロックが移行後のクロックに切り替わったことを確認した後、外部メイン・システム・クロック入力を無効に設定可能(MSTOP = 1)
	中速オンチップ・オシレータ・クロック	中速オンチップ・オシレータが発振されていること ・ MIOEN = 1	
	X1クロック	移行不可	—
	低速オンチップ・オシレータ・クロック	低速オンチップ・オシレータが選択されていること。 SELLOSC = 1	CPUクロックが移行後のクロックに切り替わったことを確認した後、外部メイン・システム・クロック入力を無効に設定可能(MSTOP = 1)
低速オンチップ・オシレータ・クロック	高速オンチップ・オシレータ・クロック	高速オンチップ・オシレータが発振され、メイン・システム・クロックに高速オンチップ・オシレータ・クロックが選択されていること ・ HIOSTOP = 0, MCS = 0, MCS1 = 0	CPUクロックが移行後のクロックに切り替わったことを確認した後、低速オンチップ・オシレータ・クロックを停止(SELLOSC = 0)すると、動作電流を低減可能
	中速オンチップ・オシレータ・クロック	中速オンチップ・オシレータが発振され、中速オンチップ・オシレータ・クロックが選択されていること ・ MIOEN = 1, MCS = 0, MCS1 = 1	
	X1クロック	X1発振が安定、かつメイン・システム・クロックに高速システム・クロックが選択されていること ・ OSCSEL = 1, EXCLK = 0, MSTOP = 0 ・ 発振安定時間経過後 ・ MCS = 1	
	外部メイン・システム・クロック	EXCLK端子からの外部クロックが入力有効、かつメイン・システム・クロックに高速システム・クロックが選択されていること ・ OSCSEL = 1, EXCLK = 1, MSTOP = 0 ・ MCS = 1	
	低速オンチップ・オシレータ・クロック	移行不可	—

6.6.5 CPUクロックの切り替えとメイン・システム・クロックの切り替えに要する時間

システム・クロック制御レジスタ (CKC) のビット 0, 4, 6 (MCM0, MCM1, CSS) のの設定により, CPU クロックの切り替え (メイン・システム・クロック⇄サブシステム・クロック), メイン・システム・クロックの切り替え (オンチップ・オシレータ・クロック⇄高速システム・クロック), オンチップ・オシレータ・クロックの切り替え (高速オンチップ・オシレータ・クロック⇄中速オンチップ・オシレータ・クロック) をすることができます。

実際の切り替え動作は, CKC レジスタを書き換えた直後ではなく, CKC レジスタを変更したのち, 数クロックは切り替え前のクロックで動作します (表 6-5 ~ 表 6-8 参照)。

CPU クロックがメイン・システム・クロックで動作しているか, サブシステム・クロックで動作しているかは, CKC レジスタのビット 7 (CLS) で判定できます。メイン・システム・クロックが高速システム・クロックで動作しているか, メイン・オンチップ・オシレータ・クロックで動作しているかは, CKC レジスタのビット 5 (MCS) で判定できます。メイン・オンチップ・オシレータ・クロックが高速オンチップ・オシレータ・クロックで動作しているか, 中速オンチップ・オシレータで動作しているかは, CKC レジスタのビット 1 (MCS1) で判定できます。

CPU クロックを切り替えると, 周辺ハードウェア・クロックも同時に切り替わります。

表 6-5 メイン・システム・クロックの切り替えに要する最大時間

クロック A	切り替え方向	クロック B	備考
foco	↔	fmx	表 6-6 参照
fih	↔	fim	表 6-7 参照
fMAIN	↔	fSUB	表 6-8 参照

表 6-6 foco ⇄ fmx で要する最大クロック数

切り替え前の設定値		切り替え後の設定値	
MCM0		MCM0	
		0 (fMAIN = foco)	1 (fMAIN = fmx)
0 (fMAIN = foco)	fmx ≥ foco		2クロック
	fmx < foco		2 foco/fmx クロック
1 (fMAIN = fmx)	fmx ≥ foco	2 fmx/foco クロック	
	fmx < foco	2クロック	

表 6-7 fih ⇄ fim で要する最大クロック数

切り替え前の設定値		切り替え後の設定値	
MCM1		MCM1	
		0 (fMAIN = fih)	1 (fMAIN = fim)
0 (fMAIN = fih)	fim ≥ fih		2クロック
	fim < fih		2 fih/fim クロック
1 (fMAIN = fim)	fim ≥ fih	2 fim/fih クロック	
	fim < fih	2クロック	

表 6 - 8 fMAIN ⇄ fSUB で要する最大クロック数

切り替え前の設定値	切り替え後の設定値	
CSS	CSS	
	0 (fCLK = fMAIN)	1 (fCLK = fSUB)
0 (fCLK = fMAIN)		1 + 2 fMAIN/fSUB クロック
1 (fCLK = fSUB)	3クロック	

備考1. 表6-6, 表6-7, 表6-8のクロック数は, 切り替え前のCPUクロックのクロック数です。

備考2. 表6-6, 表6-7, 表6-8のクロック数は, 小数点以下を切り上げてください。

例 メイン・システム・クロックを高速オンチップ・オシレータ・クロック (8 MHz選択時) から高速システム・クロックに切り替える場合 (f_{1H} = 8 MHz, f_{MX} = 10 MHz発振時)

$$1 + f_{1H}/f_{MX} = 1 + 8/10 = 1 + 0.8 = 1.8 \rightarrow 2 \text{クロック}$$

6.6.6 クロック発振停止前の条件

クロック発振停止（外部クロック入力無効）するためのレジスタのフラグ設定と停止前の条件を次に示します。

クロックを停止する場合は、クロック停止前条件を確認した後に停止してください。

表6-9 クロック発振停止前の条件とフラグ設定

クロック	クロック停止(外部クロック入力無効)前条件	SFRレジスタのフラグ設定
高速オンチップ・オシレータ・クロック	MCS1 = 1 または MCS = 1 または CLS = 1 (CPUクロックが高速オンチップ・オシレータ・クロック以外で動作)	HIOSTOP = 1
中速オンチップ・オシレータ・クロック	MCS1=0 または MCS = 1 または CLS = 1 (CPUクロックが中速オンチップ・オシレータ・クロック以外で動作)	MIOEN = 0
X1クロック	MCS = 0 または CLS = 1	MSTOP = 1
外部メイン・システム・クロック	(CPUクロックが高速システム・クロック以外で動作)	
低速オンチップ・オシレータ・クロック	CLS = 0 (CPUクロックが低速オンチップ・オシレータ・クロック以外で動作)	SELLOSC = 0

6.7 発振子と発振回路定数


動作確認済みの発振子と、その発振回路定数(参考)は、当社ホームページの対象製品ページを参照してください。

注意1. この発振回路定数は、発振子メーカーによる特定の環境下での評価に基づく参考値です。実アプリケーションでは、実装回路上での評価を発振子メーカーに依頼してください。

また、別製品からのマイコンの変更、基板の変更の際には、再度、実装回路上での評価を発振子メーカーに依頼してください。

注意2. 発振電圧、発振周波数は、あくまでも発振回路特性を示すものです。RL78 マイクロコントローラの内部動作条件については、DC, AC 特性の規格内で使用してください。

図6 - 19 X1 発振外付け回路例




第7章 タイマ・アレイ・ユニット

タイマ・アレイ・ユニットのチャンネルは製品によって異なります。

チャンネル	10ピン	16, 20, 24, 25ピン
チャンネル0	—	○
チャンネル1	—	○
チャンネル2	○	○
チャンネル3	○	○

タイマ・アレイ・ユニットは4個の16ビット・タイマを搭載しています。

各16ビット・タイマは「チャンネル」と呼び、それぞれを単独のタイマとして使用することはもちろん、複数のチャンネルを組み合わせることで高度なタイマ機能として使用することもできます。



各機能の詳細に関しては下記を参照ください。

単独チャンネル動作機能	複数チャンネル連動動作機能
・インターバル・タイマ(→7.8.1参照) ・方形波出力(→7.8.1参照) ・外部イベント・カウンタ(→7.8.2参照) ・分周器注(→7.8.3参照) ・入力パルス間隔測定(→7.8.4参照) ・入力信号のハイ／ロウ・レベル幅測定(→7.8.5参照) ・ディレイ・カウンタ(→7.8.6参照)	・ワンショット・パルス出力(→7.9.1参照) ・2入力式ワンショット・パルス出力(→7.9.2参照) ・PWM出力(→7.9.3参照) ・多重PWM出力(→7.9.4参照)

注 チャンネル0のみ

チャンネル1, 3の16ビット・タイマを2つの8ビット・タイマ(上位／下位)として使用することもできます。チャンネル1, 3が8ビット・タイマとして使用できる機能は、次の機能です。

- ・インターバル・タイマ(上位/下位 8ビット・タイマ)/方形波出力(下位 8ビット・タイマのみ)
- ・外部イベント・カウンタ(下位 8ビット・タイマのみ)
- ・ディレイ・カウンタ(下位 8ビット・タイマのみ)

7.1 タイマ・アレイ・ユニットの機能


タイマ・アレイ・ユニットには、次のような機能があります。

7.1.1 単独チャネル動作機能

単独チャネル動作機能は、他のチャネルの動作モードに影響を受けることなく任意のチャネルを独立して使用可能な機能です。


(1) インターバル・タイマ

一定間隔で割り込み(INTTMmn)を発生する基準タイマとして利用できます。




(2) 方形波出力

INTTMmn 割り込みの発生ごとにトグル動作を行い、デューティ 50%の方形波をタイマ出力端子(TOmn)より出力します。




(3) 外部イベント・カウンタ

タイマ入力端子(TImn)に入力される信号の有効エッジをカウントし、規定回数に達したら割り込みを発生するイベント・カウンタとして利用できます。




(4) 分周器機能(チャネル0のみ)

タイマ入力端子(TI00)から入力されたクロックを分周して出力端子(TO00)より出力します。




(5) 入力パルス間隔測定

タイマ入力端子(TImn)に入力されるパルス信号の有効エッジでカウントをスタートし、次のパルスの有効エッジでカウント値をキャプチャすることで、入力パルスの間隔を測定します。




(6) 入力信号のハイ／ロウ・レベル幅測定

タイマ入力端子(TImn)に入力される信号の片エッジでカウントをスタートし、もう一方の片エッジでカウント値をキャプチャすることで、入力信号のハイ・レベル幅、ロウ・レベル幅を測定します。



(7) ディレイ・カウンタ

タイマ入力端子(TImn)に入力される信号の有効エッジでカウントをスタートし、任意のディレイ期間後、割り込みを発生します。



備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)


7.1.2 複数チャンネル連動動作機能

複数チャンネル連動動作機能は、マスタ・チャンネル(主に周期を制御する基準タイマ)とスレーブ・チャンネル(マスタ・チャンネルに従い動作するタイマ)を組み合わせる機能です。

複数チャンネル連動動作機能は、次に示すモードとして利用できます。

(1) ワンショット・パルス出力

2チャンネルをセットで使用し、出力タイミングとパルス幅を任意に設定できるワンショット・パルスを生成します。




注意 複数チャンネル連動動作機能のルールの詳細については、7.4.1 複数チャンネル連動動作機能の基本ルールを参照してください。

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (p=3)


(2) 2入力式ワンショット・パルス出力

2チャンネルをセットで使用し、タイマ入力端子（TI00またはTI02, TI03）に入力される有効エッジで、タイマ出力端子（TO03）をセット／リセットして任意のワンショット・パルスを生成します。



(3) PWM (Pulse Width Modulation) 出力

2チャンネルをセットで使用し、周期とデューティを任意に設定できるパルスを生成します。




注意 複数チャンネル連動動作機能のルールの詳細については、7.4.1 複数チャンネル連動動作機能の基本ルールを参照してください。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3),
p, q : スレーブ・チャンネル番号 (n < p < q ≤ 3)

(4) 多重PWM (Pulse Width Modulation) 出力

PWM機能を拡張し、1つのマスタ・チャンネルと複数のスレーブ・チャンネルを使用することで、周期一定で、任意のデューティのPWM信号を最大3種類生成することができます。



注意 複数チャンネル連動動作機能のルールの詳細については、7.4.1 複数チャンネル連動動作機能の基本ルールを参照してください。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3),
p, q : スレーブ・チャンネル番号 (n < p < q ≤ 3)

7.1.3 8ビット・タイマ動作機能(チャンネル1, 3のみ)

8ビット・タイマ動作機能は、16ビット・タイマのチャンネルを8ビット・タイマの2チャンネル構成として使用する機能です。チャンネル1, 3のみが使用できます。

注意 8ビット・タイマ動作機能の使用にあたっては、いくつかのルールがあります。

詳細は、7.4.2 8ビット・タイマ動作機能の基本ルール(チャンネル1, 3のみ)を参照してください。

7.2 タイマ・アレイ・ユニットの構成

タイマ・アレイ・ユニットは、次のハードウェアで構成されています。

表7-1 タイマ・アレイ・ユニットの構成

項目	構成
タイマ／カウンタ	タイマ・カウンタ・レジスタ mn (TCRmn)
レジスタ	タイマ・データ・レジスタ mn (TDRmn)
タイマ入力	TI00-TI03 ^{注1}
タイマ出力	TO00-TO03 ^{注1} , 出力制御回路
制御レジスタ	<ユニット設定部のレジスタ> ・周辺イネーブル・レジスタ 0 (PER0) ・周辺リセット制御レジスタ 0 (PRR0) ・タイマ・クロック選択レジスタ m (TPSm) ・タイマ・チャネル許可ステータス・レジスタ m (TEm) ・タイマ・チャネル開始レジスタ m (TSM) ・タイマ・チャネル停止レジスタ m (TTm) ・タイマ入力選択レジスタ 0 (TIS0) ・タイマ出力許可レジスタ m (TOEm) ・タイマ出力レジスタ m (TOM) ・タイマ出力レベル・レジスタ m (TOLm) ・タイマ出力モード・レジスタ m (TOMm) <各チャネル部のレジスタ> ・タイマ・モード・レジスタ mn (TMRmn) ・タイマ・ステータス・レジスタ mn (TSRmn) ・ノイズ・フィルタ許可レジスタ 1 (NFEN1) ・ポート・モード・コントロール・レジスタ (PMCxx)^{注2} ・ポート・モード・レジスタ (PMxx)^{注2} ・ポート・レジスタ (Pxx)^{注2}

注1. チャネル0-3のタイマ入出力端子の有無は製品によって異なります。

注2. 製品によって設定するポート・モード・コントロール・レジスタ (PMCxx), ポート・モード・レジスタ (PMxx)とポート・レジスタ (Pxx)が異なります。詳細は、4.5 兼用機能使用時のレジスタの設定を参照してください。


備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

タイマ・アレイ・ユニットは、4本の入出力端子 (TI00-TI03, TO00-TO03) を搭載しています。

タイマ入力とタイマ出力が同一端子で兼用されている場合は、タイマ入力かタイマ出力のどちらかのみ使用可能です。

図7-1, 図7-2にタイマ・アレイ・ユニットのブロック図を示します。

図7-1 タイマ・アレイ・ユニット0の全体ブロック図



備考 fIL : 低速オンチップ・オシレータ・クロック周波数

fIM : 中速オンチップ・オシレータ・クロック周波数

図7-2 タイマ・アレイ・ユニット0のチャンネル0内部ブロック図




図7-3 タイマ・アレイ・ユニット0のチャンネル1内部ブロック図




図7-4 タイマ・アレイ・ユニット0のチャンネル2内部ブロック図





図7-5 タイマ・アレイ・ユニット0のチャンネル3内部ブロック図



7.2.1 タイマ・カウンタ・レジスタ mn (TCRmn)

TCRmnレジスタは、カウント・クロックをカウントする16ビットのリード専用レジスタです。


カウント・クロックの立ち上がり同期して、カウンタをインクリメント／デクリメントします。

インクリメントかデクリメントかは、タイマ・モード・レジスタ mn (TMRmn)のMDmn3-MDmn0ビットで動作モードを選択することで切り替わります(7.3.4 タイマ・モード・レジスタ mn (TMRmn)参照)。

図7-6 タイマ・カウンタ・レジスタ mn (TCRmn)のフォーマット

アドレス : F0180H, F0181H (TCR00) - F0186H, F0187H (TCR03)

リセット時 : FFFFH R



備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

タイマ・カウンタ・レジスタ mn (TCRmn) をリードすることにより、カウント値をリードできます。

次の場合、カウント値はFFFFHになります。

- ・リセット信号の発生時
- ・周辺リセット制御レジスタ 0 (PRR0) の TAU0RES ビットをクリアしたとき
- ・PWM出力モードで、スレーブ・チャンネルのカウント完了時
- ・ディレイ・カウント・モードで、スレーブ・チャンネルのカウント完了時
- ・ワンショット・パルス出力モードで、マスタ/スレーブ・チャンネルのカウント完了時
- ・多重PWM出力モードで、スレーブ・チャンネルのカウント完了時

また、次の場合には、カウント値は0000Hになります。

- ・キャプチャ・モード時に、スタート・トリガが入力されたとき
- ・キャプチャ・モード時で、キャプチャ完了時

注意 TCRmn レジスタをリードしても、タイマ・データ・レジスタ mn (TDRmn) にはキャプチャしません。

TCRmn レジスタ読み出し値は、動作モード変更や動作状態により次のように異なります。

表 7-2 各動作モード時のタイマ・カウンタ・レジスタ mn (TCRmn) 読み出し値

動作モード	カウント方式	タイマ・カウンタ・レジスタ (TCRmn) の読み出し値 ^注			
		リセット解除後に 動作モード変更した 場合の値	カウント動作を一時 停止 (TTmn = 1) した 場合の値	カウント動作を一時 停止 (TTmn = 1) 後、 動作モード変更した 場合の値	ワンカウント後の スタート・トリガ 待ち状態時の値
インターバル・ タイマ・モード	ダウン・カウント	FFFFH	停止時の値	不定	—
キャプチャ・ モード	アップ・カウント	0000H	停止時の値	不定	—
イベント・ カウンタ・モード	ダウン・カウント	FFFFH	停止時の値	不定	—
ワンカウント・ モード	ダウン・カウント	FFFFH	停止時の値	不定	FFFFH
キャプチャ & ワンカウント・ モード	アップ・カウント	0000H	停止時の値	不定	TDRmn レジスタの キャプチャ値 + 1

注 チャンネル n がタイマ動作停止状態 (TEmn = 0) かつカウント動作許可状態 (TSmn = 1) にした時点の、TCRmn レジスタの読み出し値を示します。カウント動作開始までこの値が TCRmn レジスタに保持されます。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

7.2.2 タイマ・データ・レジスタ mn (TDRmn)

キャプチャ機能とコンペア機能を切り替えて使用できる16ビットのレジスタです。キャプチャ機能がコンペア機能かは、タイマ・モード・レジスタ mn (TMRmn)のMDmn3-MDmn0ビットで動作モードを選択することで切り替わります。

TDRmnレジスタは任意のタイミングで書き換えることができます。

16ビット単位でリード/ライト可能です。

また、TDRm1, TDRm3レジスタは、8ビット・タイマ・モード時(タイマ・モード・レジスタ m1, m3 (TMRm1, TMRm3)のSPLITビットが1)に、上位8ビットをTDRm1H, TDRm3H, 下位8ビットをTDRm1L, TDRm3Lとして、8ビット単位でリード/ライト可能になります。

リセット信号の発生により、TDRmnレジスタは0000Hになります。

図7-7 タイマ・データ・レジスタ mn (TDRmn)(n = 0, 2)のフォーマット





図7-8 タイマ・データ・レジスタ mn (TDRmn)(n = 1, 3)のフォーマット



(i) タイマ・データ・レジスタ mn (TDRmn)をコンペア・レジスタとして使用するとき

TDRmnレジスタに設定した値からダウン・カウントをスタートして、0000Hになったときに割り込み信号(INTTmn)を発生します。TDRmnレジスタは書き換えられるまで値を保持します。

注意 コンペア機能に設定したTDRmnレジスタはキャプチャ・トリガが入力されても、キャプチャ動作を行いません。

(ii) タイマ・データ・レジスタ mn (TDRmn)をキャプチャ・レジスタとして使用するとき

キャプチャ・トリガの入力により、タイマ・カウンタ・レジスタ mn (TCRmn)のカウンタ値をTDRmnレジスタにキャプチャします。

キャプチャ・トリガとして、Tlmn端子の有効エッジの選択ができます。キャプチャ・トリガの選択は、タイマ・モード・レジスタ mn (TMRmn)で設定します。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

7.3 タイマ・アレイ・ユニットを制御するレジスタ

タイマ・アレイ・ユニットを制御するレジスタを次に示します。

- 周辺イネーブル・レジスタ 0 (PER0)
- 周辺リセット制御レジスタ 0 (PRR0)
- タイマ・クロック選択レジスタ m (TPSm)
- タイマ・モード・レジスタ mn (TMRmn)
- タイマ・ステータス・レジスタ mn (TSRmn)
- タイマ・チャンネル許可ステータス・レジスタ m (TEm)
- タイマ・チャンネル開始レジスタ m (TSM)
- タイマ・チャンネル停止レジスタ m (TTm)
- タイマ入力選択レジスタ 0 (TIS0)
- タイマ出力許可レジスタ m (TOEm)
- タイマ出力レジスタ m (TOM)
- タイマ出力レベル・レジスタ m (TOLm)
- タイマ出力モード・レジスタ m (TOMm)
- ノイズ・フィルタ許可レジスタ 1 (NFEN1)
- ポート・モード・コントロール・レジスタ (PMCxx)
- ポート・モード・レジスタ (PMxx)
- ポート・レジスタ (Pxx)

注意 製品によって、搭載しているレジスタとビットは異なります。搭載していないビットには必ず初期値を設定してください。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

7.3.1 周辺イネーブル・レジスタ0 (PER0)

PER0 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

タイマ・アレイ・ユニット0を使用する場合は、必ずビット0 (TAU0EN)を1に設定してください。

PER0 レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PER0 レジスタは00Hになります。

図7-9 周辺イネーブル・レジスタ0 (PER0)のフォーマット

アドレス : F00F0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	0	IICA1EN	ADCEN	IICA0EN	0	SAU0EN	0	TAU0EN

TAU0EN	タイマ・アレイ・ユニット0の入カクロックの制御
0	入カクロック供給停止 ・タイマ・アレイ・ユニット0で使用するSFRへのライト不可
1	入カクロック供給 ・タイマ・アレイ・ユニット0で使用するSFRへのリード／ライト可

注意1. タイマ・アレイ・ユニットの設定をする際には、必ず最初に TAUmEN = 1 の状態で、下記のレジスタの設定を行ってください。TAUmEN = 0 の場合は、タイマ・アレイ・ユニットの制御レジスタへの書き込みは無視されます(タイマ入力選択レジスタ0 (TIS0), ノイズ・フィルタ許可レジスタ1 (NFEN1), ポート・モード・コントロール・レジスタ0, 3, 5 (PMC0, PMC3, PMC5), ポート・モード・レジスタ0, 3, 4, 5 (PM0, PM3, PM4, PM5), ポート・レジスタ0, 3, 4, 5, 12, 13 (P0, P3, P4, P5, P12, P13)は除く)。

- ・タイマ・ステータス・レジスタmn (TSRmn)
- ・タイマ・チャネル許可ステータス・レジスタm (TEm)
- ・タイマ・チャネル開始レジスタm (TSm)
- ・タイマ・チャネル停止レジスタm (TTm)
- ・タイマ出力許可レジスタm (TOEm)
- ・タイマ出力レジスタm (TOM)
- ・タイマ出力レベル・レジスタm (TOLm)
- ・タイマ出力モード・レジスタm (TOMm)

注意2. 次のビットには必ず“0”を設定してください。

ビット1, 3, 7

7.3.2 周辺リセット制御レジスタ0 (PRR0)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR0レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

タイマ・アレイ・ユニット0をリセットする場合は、必ずビット0 (TAU0RES)を1に設定してください。

PRR0レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR0レジスタは00Hになります。

図7 - 10 周辺リセット制御レジスタ0 (PRR0)のフォーマット

アドレス : F00F1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR0	0	IICA1RES	ADCRES	IICA0RES	0	SAU0RES	0	TAU0RES

TAU0RES	タイマ・アレイ・ユニット0のリセット制御
0	タイマ・アレイ・ユニット0のリセット解除
1	タイマ・アレイ・ユニット0はリセット状態

7.3.3 タイマ・クロック選択レジスタ m (TPSm)

TPSm レジスタは、各チャンネルに共通して供給される2種類または4種類の動作クロック (CKm0, CKm1, CKm2, CKm3) を選択する16ビット・レジスタです。CKm0はTPSm レジスタのビット3-0で、CKm1はTPSm レジスタのビット7-4で選択します。さらにチャンネル1, 3のみ、CKm2, CKm3も選択できます。CKm2はTPSm レジスタのビット9-8で、CKm3はTPSm レジスタのビット13, 12で選択できます。

タイマ動作中のTPSm レジスタの書き換えは、次の場合のみ可能です。

PRSm00-PRSm03ビットが書き換え可能な場合 (n = 0-3) :

動作クロックにCKm0を選択 (CKSmn1, CKSmn0 = 0, 0) しているチャンネルがすべて停止状態 (TEmn = 0)

PRSm10-PRSm13ビットが書き換え可能な場合 (n = 0-3) :

動作クロックにCKm2を選択 (CKSmn1, CKSmn0 = 0, 1) しているチャンネルがすべて停止状態 (TEmn = 0)

PRSm20, PRSm21ビットが書き換え可能な場合 (n = 1, 3) :

動作クロックにCKm1を選択 (CKSmn1, CKSmn0 = 1, 0) しているチャンネルがすべて停止状態 (TEmn = 0)

PRSm30-PRSm31ビットが書き換え可能な場合 (n = 1, 3) :

動作クロックにCKm3を選択 (CKSmn1, CKSmn0 = 1, 1) しているチャンネルがすべて停止状態 (TEmn = 0)

TPSm レジスタは16ビット・メモリ操作命令で設定します。

リセット信号の発生により、TPSm レジスタは0000Hになります。

図7-11 タイマ・クロック選択レジスタm (TPSm)のフォーマット(1/2)

アドレス : F01B6H, F01B7H (TPS0)

リセット時 : 0000H

R/W

略号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TPSm	0	0	PRS m31	PRS m30	0	0	PRS m21	PRS m20	PRS m13	PRS m12	PRS m11	PRS m10	PRS m03	PRS m02	PRS m01	PRS m00
------	---	---	------------	------------	---	---	------------	------------	------------	------------	------------	------------	------------	------------	------------	------------

PRS mk3	PRS mk2	PRS mk1	PRS mk0		動作クロック (CKmk) の選択 ^注 (k = 0, 1)				
					fCLK = 2 MHz	fCLK = 5 MHz	fCLK = 10 MHz	fCLK = 20 MHz	fCLK = 24 MHz
0	0	0	0	fCLK	2 MHz	5 MHz	10 MHz	20 MHz	24 MHz
0	0	0	1	fCLK/2	1 MHz	2.5 MHz	5 MHz	10 MHz	12 MHz
0	0	1	0	fCLK/2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz	6 MHz
0	0	1	1	fCLK/2 ³	250 kHz	625 kHz	1.25 MHz	2.5 MHz	3 MHz
0	1	0	0	fCLK/2 ⁴	125 kHz	313 kHz	625 kHz	1.25 MHz	1.5 MHz
0	1	0	1	fCLK/2 ⁵	62.5 kHz	156 kHz	313 kHz	625 kHz	750 kHz
0	1	1	0	fCLK/2 ⁶	31.3 kHz	78.1 kHz	156 kHz	313 kHz	375 kHz
0	1	1	1	fCLK/2 ⁷	15.6 kHz	39.1 kHz	78.1 kHz	156 kHz	187.5 kHz
1	0	0	0	fCLK/2 ⁸	7.81 kHz	19.5 kHz	39.1 kHz	78.1 kHz	93.8 kHz
1	0	0	1	fCLK/2 ⁹	3.91 kHz	9.77 kHz	19.5 kHz	39.1 kHz	46.9 kHz
1	0	1	0	fCLK/2 ¹⁰	1.95 kHz	4.88 kHz	9.77 kHz	19.5 kHz	23.4 kHz
1	0	1	1	fCLK/2 ¹¹	977 Hz	2.44 kHz	4.88 kHz	9.77 kHz	11.7 kHz
1	1	0	0	fCLK/2 ¹²	488 Hz	1.22 kHz	2.44 kHz	4.88 kHz	5.86 kHz
1	1	0	1	fCLK/2 ¹³	244 Hz	610 Hz	1.22 kHz	2.44 kHz	2.93 kHz
1	1	1	0	fCLK/2 ¹⁴	122 Hz	305 Hz	610 Hz	1.22 kHz	1.46 kHz
1	1	1	1	fCLK/2 ¹⁵	61.0 Hz	153 Hz	305 Hz	610 Hz	732 Hz

注 fCLKに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、タイマ・アレイ・ユニットを停止(TTm = 000FH)させてください。

動作クロック (fMCK), TImn端子からの入力信号の有効エッジのどれを選択している場合でも停止する必要があります。

注意1. ビット15, 14, 11, 10には、必ず0を設定してください。

注意2. 動作クロック (CKmk)にfCLK (分周なし)を選択し、TDRnm = 0000H (n = 0, m = 0-3)を設定すると、タイマ・アレイ・ユニットからの割り込み要求は使用できません。

備考1. fCLK : CPU/周辺ハードウェア・クロック周波数

備考2. TPSmレジスタで選択するクロックの波形は、立ち上がりからfCLKの1周期分だけハイ・レベルになります (m = 1-15)。詳しくは、7.5.1 カウント・クロック (fTCLK)を参照してください。

図7-11 タイマ・クロック選択レジスタm (TPSm)のフォーマット(2/2)

アドレス : F01B6H, F01B7H (TPS0)

リセット時 : 0000H

R/W

略号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TPSm	0	0	PRS m31	PRS m30	0	0	PRS m21	PRS m20	PRS m13	PRS m12	PRS m11	PRS m10	PRS m03	PRS m02	PRS m01	PRS m00
------	---	---	------------	------------	---	---	------------	------------	------------	------------	------------	------------	------------	------------	------------	------------

PRS m21	PRS m20	動作クロック (CKm2)の選択注					
			fCLK = 2 MHz	fCLK = 5 MHz	fCLK = 10 MHz	fCLK = 20 MHz	fCLK = 24 MHz
0	0	fCLK/2	1 MHz	2.5 MHz	5 MHz	10 MHz	12 MHz
0	1	fCLK/2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz	6 MHz
1	0	fCLK/2 ⁴	125 kHz	313 kHz	625 kHz	1.25 MHz	1.5 MHz
1	1	fCLK/2 ⁶	31.3 kHz	78.1 kHz	156.2 kHz	313 kHz	375 kHz

PRS m31	PRS m30	動作クロック (CKm3)の選択注					
			fCLK = 2 MHz	fCLK = 5 MHz	fCLK = 10 MHz	fCLK = 20 MHz	fCLK = 24 MHz
0	0	fCLK/2 ⁸	7.81 kHz	19.5 kHz	39.1 kHz	78.1 kHz	93.8 kHz
0	1	fCLK/2 ¹⁰	1.95 kHz	4.88 kHz	9.77 kHz	19.5 kHz	23.4 kHz
1	0	fCLK/2 ¹²	488 Hz	1.22 kHz	2.44 kHz	4.88 kHz	5.86 kHz
1	1	fCLK/2 ¹⁴	122 Hz	305 Hz	610 Hz	1.22 kHz	1.46 kHz

注 fCLKに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、タイマ・アレイ・ユニットを停止(TTm = 000FH)させてください。

動作クロック(fmck), TImn端子からの入力信号の有効エッジのどれを選択している場合でも停止する必要があります。

注意 ビット15, 14, 11, 10には、必ず0を設定してください。

チャンネル1, 3を8ビット・タイマ・モードで使用し、CKm2, CKm3を動作クロックとすることにより、インターバル・タイマ機能で、表7-3に示すインターバル時間を実現することが可能です。

表7-3 動作クロックCKSm2, CKSm3で設定可能なインターバル時間

クロック		インターバル時間注(fCLK = 20 MHz)			
		16 μs	160 μs	1.6 ms	16 ms
CKm2	fCLK/2	○	—	—	—
	fCLK/2 ²	○	—	—	—
	fCLK/2 ⁴	○	○	—	—
	fCLK/2 ⁶	○	○	—	—
CKm3	fCLK/2 ⁸	—	○	○	—
	fCLK/2 ¹⁰	—	○	○	—
	fCLK/2 ¹²	—	—	○	○
	fCLK/2 ¹⁴	—	—	○	○

注 ○には5%以下の誤差が含まれます。

備考1. fCLK : CPU/周辺ハードウェア・クロック周波数

備考2. TPSmレジスタで選択するfCLK/2ⁿの詳細は、7.5.1 カウント・クロック(fCLK)を参照してください。

7.3.4 タイマ・モード・レジスタ mn (TMRmn)

TMRmn レジスタは、チャンネルnの動作モード設定レジスタです。動作クロック (fMCK) の選択、カウント・クロックの選択、マスタ/スレーブの選択、16ビット/8ビット・タイマの選択(チャンネル1, 3のみ)、スタート・トリガとキャプチャ・トリガの設定、タイマ入力の有効エッジ選択、動作モード(インターバル、キャプチャ、イベント・カウンタ、ワンカウント、キャプチャ&ワンカウント)設定を行います。

TMRmn レジスタは、動作中(TEmn = 1 のとき)の書き換えは禁止です。ただし、ビット7, 6 (CISmn1, CISmn0) は、一部の機能で動作中(TEmn = 1 のとき)の書き換えが可能です(詳細は7.8 タイマ・アレイ・ユニットの単独チャンネル動作機能、7.9 タイマ・アレイ・ユニットの複数チャンネル連動動作機能を参照)。

TMRmn レジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、TMRmn レジスタは0000Hになります。

注意 TMRmn レジスタのビット11は、チャンネルによって搭載するビットが異なります。

TMRm2: MASTERmn ビット (n = 2)

TMRm1, TMRm3: SPLITmn ビット (n = 1, 3)

TMRm0: 0 固定

図7-12 タイマ・モード・レジスタ mn (TMRmn)のフォーマット(1/4)

アドレス : F0190H, F0191H (TMR00) - F0196H, F0197H (TMR03) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 2)	CKS mn1	CKS mn0	0	CCS mn	MAS TERmn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 1, 3)	CKS mn1	CKS mn0	0	CCS mn	SPLIT mn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 0)	CKS mn1	CKS mn0	0	CCS mn	0注	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0

CKS mn1	CKS mn0	チャンネルnの動作クロック (fMCK)の選択
0	0	タイマ・クロック選択レジスタ m (TPSm)で設定した動作クロック CKm0
0	1	タイマ・クロック選択レジスタ m (TPSm)で設定した動作クロック CKm2
1	0	タイマ・クロック選択レジスタ m (TPSm)で設定した動作クロック CKm1
1	1	タイマ・クロック選択レジスタ m (TPSm)で設定した動作クロック CKm3
動作クロック (fMCK)は、エッジ検出回路に使用されます。また、CCSmnビットの設定によりサンプリング・クロックおよびカウント・クロック (fCLK)を生成します。		
動作クロック CKm2, CKm3は、チャンネル1, 3のみ選択可能です。		

CCSmn	チャンネルnのカウント・クロック (fCLK)の選択
0	CKSmn0, CKSmn1ビットで指定した動作クロック (fMCK)
1	Tlmn端子からの入力信号の有効エッジ チャンネル0, チャンネル1では、TIS0で選択した入力信号の有効エッジ
カウント・クロック (fCLK)は、カウンタ, 出力制御回路, 割り込み制御回路に使用されます。	

注 ビット11はRead onlyの0固定で、書き込みは無視されます。

注意1. ビット13, 5, 4には、必ず0を設定してください。

注意2. カウント・クロック (fCLK)にCKSmn0, CKSmn1ビットで指定した動作クロック (fMCK), Tlmn端子からの入力信号の有効エッジのどれを選択していても、fCLKに選択しているクロックを変更 (システム・クロック制御レジスタ (CKC)の値を変更)する場合は、タイマ・アレイ・ユニットを停止 (TTm = 00FFH)させてください。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-12 タイマ・モード・レジスタ mn (TMRmn)のフォーマット(2/4)

アドレス : F0190H, F0191H (TMR00) - F0196H, F0197H (TMR03) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 2)	CKS mn1	CKS mn0	0	CCS mn	MAS TERmn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 1, 3)	CKS mn1	CKS mn0	0	CCS mn	SPLIT mn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 0)	CKS mn1	CKS mn0	0	CCS mn	0注	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0

(TMRmn (n = 2)のビット11)

MASTERmn	チャンネルnの単独チャンネル動作／複数チャンネル連動動作(スレーブ／マスタ)の選択
0	単独チャンネル動作機能, または複数チャンネル連動動作機能でスレーブ・チャンネルとして動作
1	複数チャンネル連動動作機能でマスタ・チャンネルとして動作
チャンネル2のみマスタ・チャンネル(MASTERmn = 1)に設定できます。 チャンネル0は0固定となります(チャンネル0は最上位チャンネルのため、このビットの設定によらずマスタとして動作します)。 また、単独チャンネル動作機能として使用するチャンネルは、MASTERmn = 0 にします。	

(TMRmn (n = 1, 3)のビット11)

SPLIT mn	チャンネル1, 3の8ビット・タイマ／16ビット・タイマ動作の選択
0	16ビット・タイマとして動作 (単独チャンネル動作機能, または複数チャンネル連動動作機能でスレーブ・チャンネルとして動作)
1	8ビット・タイマとして動作

STS mn2	STS mn1	STS mn0	チャンネルnのスタート・トリガ、キャプチャ・トリガの設定
0	0	0	ソフトウェア・トリガ・スタートのみ有効(他のトリガ要因を非選択にする)
0	0	1	Tlmn 端子入力の有効エッジを、スタート・トリガ、キャプチャ・トリガの両方に使用
0	1	0	Tlmn 端子入力の両エッジを、スタート・トリガとキャプチャ・トリガに分けて使用
1	0	0	マスタ・チャンネルの割り込み信号を使用(複数チャンネル連動動作機能のスレーブ・チャンネル時)
1	1	0	マスタ・チャンネルのINTTMmnをスタート・トリガに選択、スレーブ・チャンネルのTImp 端子入力の有効エッジをエンド・トリガ(キャプチャ・トリガ)に選択
上記以外			設定禁止

注 ビット11はRead onlyの0固定で、書き込みは無視されます。

備考 m : ユニット番号(m = 0), n : チャンネル番号(n = 0-3)

図7-12 タイマ・モード・レジスタ mn (TMRmn)のフォーマット(3/4)

アドレス : F0190H, F0191H (TMR00) - F0196H, F0197H (TMR03) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 2)	CKS mn1	CKS mn0	0	CCS mn	MAS TERmn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 1, 3)	CKS mn1	CKS mn0	0	CCS mn	SPLIT mn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 0)	CKS mn1	CKS mn0	0	CCS mn	0注	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0

CIS mn1	CIS mn0	Tlmn端子の有効エッジ選択
0	0	立ち下がリエッジ
0	1	立ち上がりエッジ
1	0	両エッジ(ロウ・レベル幅測定時) スタート・トリガ : 立ち下がリエッジ, キャプチャ・トリガ : 立ち上がりエッジ
1	1	両エッジ(ハイ・レベル幅測定時) スタート・トリガ : 立ち上がりエッジ, キャプチャ・トリガ : 立ち下がリエッジ
STSmn2-STSmn0ビット = 010B時以外で両エッジ指定を使用する場合は, CISmn1-CISmn0ビット = 10Bに設定してください。		

注 ビット11はRead onlyの0固定で、書き込みは無視されます。

備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

図7-12 タイマ・モード・レジスタ mn (TMRmn)のフォーマット (4/4)

アドレス : F0190H, F0191H (TMR00) - F0196H, F0197H (TMR03) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 2)	CKS mn1	CKS mn0	0	CCS mn	MAS TERmn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 1, 3)	CKS mn1	CKS mn0	0	CCS mn	SPLIT mn	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRmn (n = 0)	CKS mn1	CKS mn0	0	CCS mn	0注	STS mn2	STS mn1	STS mn0	CIS mn1	CIS mn0	0	0	MD mn3	MD mn2	MD mn1	MD mn0

MD mn3	MD mn2	MD mn1	チャンネルnの動作モードの設定	対応する機能	TCRのカウンタ動作
0	0	0	インターバル・タイマ・モード	インターバル・タイマ／方形波出力／分周器機能／PWM出力(マスタ)	ダウン・カウンタ
0	1	0	キャプチャ・モード	入力パルス間隔測定	アップ・カウンタ
0	1	1	イベント・カウンタ・モード	外部イベント・カウンタ	ダウン・カウンタ
1	0	0	ワンカウント・モード	ディレイ・カウンタ／ワンショット・パルス出力／PWM出力(スレーブ)	ダウン・カウンタ
1	1	0	キャプチャ&ワンカウント・モード	入力信号のハイ／ロウ・レベル幅測定	アップ・カウンタ
上記以外			設定禁止		
各モードの動作は、MDmn0ビットによって変わります(下表を参照)。					

動作モード(MDmn3-MDmn1で設定 (上表参照))	MD mn0	カウント・スタートと割り込みの設定
・ インターバル・タイマ・モード (0, 0, 0) ・ キャプチャ・モード(0, 1, 0)	0	カウント開始時にタイマ割り込みを発生しない(タイマ出力も変化しない)。
	1	カウント開始時にタイマ割り込みを発生する(タイマ出力も変化させる)。
・ イベント・カウンタ・モード (0, 1, 1)	0	カウント開始時にタイマ割り込みを発生しない(タイマ出力も変化しない)。
・ ワンカウント・モード注2 (1, 0, 0)	0	カウント動作中のスタート・トリガは無効とする。その際に割り込みは発生しない。
	1	カウント動作中のスタート・トリガを有効とする注3。その際に割り込みは発生しない。
・ キャプチャ&ワンカウント・ モード(1, 1, 0)	0	カウント開始時にタイマ割り込みを発生しない(タイマ出力も変化しない)。 カウント動作中のスタート・トリガは無効とする。 その際に割り込みは発生しない。

注1. ビット11はRead onlyの0固定で、書き込みは無視されます。

注2. ワンカウント・モードでは、カウント動作開始時の割り込み出力(INTTMmn), TOn出力は制御しません。

注3. 動作中にスタート・トリガ(TSmn = 1)がかかると、カウンタを初期化し、再カウント・スタートします(割り込み要求は発生せず)。

備考 m : ユニット番号(m = 0), n : チャンネル番号(n = 0-3)

7.3.5 タイマ・ステータス・レジスタ mn (TSRmn)

TSRmnレジスタは、チャンネルnのカウンタのオーバーフロー状況を表示するレジスタです。

TSRmnレジスタは、キャプチャ・モード (MDmn3-MDmn1 = 010B) とキャプチャ&ワンカウント・モード (MDmn3-MDmn1 = 110B)のみ有効です。各動作モードにおけるOVFビットの動作とセット／クリア条件は表7-4を参照してください。

TSRmnレジスタは、16ビット・メモリ操作命令で読み出します。

またTSRmnレジスタの下位8ビットは、TSRmnLで8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、TSRmnレジスタは0000Hになります。

図7-13 タイマ・ステータス・レジスタ mn (TSRmn)のフォーマット

アドレス : F01A0H, F01A1H (TSR00) - F01A6H, F01A7H (TSR03)

リセット時 : 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSRmn	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	OVF

OVF	チャンネルnのカウンタのオーバーフロー状況
0	オーバーフローなし
1	オーバーフロー発生
OVF = 1のとき、次にオーバーフローなしでキャプチャしたときにクリア (OVF = 0) されます。	

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

表7-4 各動作モードにおけるOVFビットの動作とセット／クリア条件

タイマの動作モード	OVFビット	セット／クリア条件
・キャプチャ・モード	クリア	キャプチャ時にオーバフローが発生していない場合
・キャプチャ&ワンカウント・モード	セット	キャプチャ時にオーバフローが発生していた場合
・インターバル・タイマ・モード	クリア	— (使用不可)
・イベント・カウンタ・モード	セット	
・ワンカウント・モード		

備考 OVFビットは、カウンタがオーバーフローしてもすぐには変化せず、その後のキャプチャ時に変化します。

7.3.6 タイマ・チャンネル許可ステータス・レジスタ m (TEm)

TEmレジスタは、各チャンネルのタイマ動作許可／停止状態を表示するレジスタです。

TEmレジスタの各ビットは、タイマ・チャンネル開始レジスタ m (TSm) とタイマ・チャンネル停止レジスタ m (TTm) の各ビットに対応しています。TSmレジスタの各ビットが1にセットされると、TEmレジスタの対応ビットが1にセットされます。TTmレジスタの各ビットが1にセットされると、その対応ビットが0にクリアされます。

TEmレジスタは、16ビット・メモリ操作命令で読み出します。

またTEmレジスタの下位8ビットは、TEmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、TEmレジスタは0000Hになります。

図7-14 タイマ・チャンネル許可ステータス・レジスタ m (TEm) のフォーマット

アドレス : F01B0H, F01B1H (TE0)

リセット時 : 0000H

R

略号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TEm	0	0	0	0	TEHm 3	0	TEHm 1	0	0	0	0	0	TEm3	TEm2	TEm1	TEm0
-----	---	---	---	---	-----------	---	-----------	---	---	---	---	---	------	------	------	------

TEH m3	チャンネル3が8ビット・タイマ・モード時、上位側8ビット・タイマの動作許可／停止状態の表示
0	動作停止状態
1	動作許可状態

TEH m1	チャンネル1が8ビット・タイマ・モード時、上位側8ビット・タイマの動作許可／停止状態の表示
0	動作停止状態
1	動作許可状態

TEm n	チャンネルnの動作許可／停止状態の表示
0	動作停止状態
1	動作許可状態
チャンネル1, 3が8ビット・タイマ・モード時は、TEm1, TEm3で下位側8ビット・タイマの動作許可／停止状態を表示します。	

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

7.3.7 タイマ・チャネル開始レジスタ m (TSm)

TSm レジスタは、タイマ・カウンタ・レジスタ mn (TCRmn) を初期化し、カウント動作の開始をチャネルごとに設定するトリガ・レジスタです。

各ビットが1にセットされると、タイマ・チャネル許可ステータス・レジスタ m (TEm) の対応ビットが1にセットされます。TSmn, TSHm1, TSHm3 ビットはトリガ・ビットなので、動作許可状態 (TEmn, TEHm1, TEHm3 = 1) になるとすぐ TSmn, TSHm1, TSHm3 ビットはクリアされます。

TSm レジスタは、16 ビット・メモリ操作命令で設定します。

また TSm レジスタの下位8ビットは、TSmL で1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TSm レジスタは0000Hになります。

図7-15 タイマ・チャネル開始レジスタ m (TSm) のフォーマット

アドレス : F01B2H, F01B3H (TS0)

リセット時 : 0000H

R/W

略号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TSm	0	0	0	0	TSH m3	0	TSH m1	0	0	0	0	0	0	0	0
-----	---	---	---	---	-----------	---	-----------	---	---	---	---	---	---	---	---

TSH m3	チャネル3が8ビット・タイマ・モード時、上位側8ビット・タイマの動作許可(スタート)トリガ
0	トリガ動作しない
1	TEHm3 ビットを1にセットし、カウント動作許可状態になる。 カウント動作許可状態における TCRm3 レジスタのカウント動作開始は、インターバル・タイマ・モードになります(7.5.2 カウンタのスタート・タイミングの表7-5参照)。

TSH m1	チャネル1が8ビット・タイマ・モード時、上位側8ビット・タイマの動作許可(スタート)トリガ
0	トリガ動作しない
1	TEHm1 ビットを1にセットし、カウント動作許可状態になる。 カウント動作許可状態における TCRm1 レジスタのカウント動作開始は、インターバル・タイマ・モードになります(7.5.2 カウンタのスタート・タイミングの表7-5参照)。

TSm n	チャネルnの動作許可(スタート)トリガ
0	トリガ動作しない
1	TEmn ビットを1にセットし、カウント動作許可状態になる。 カウント動作許可状態における TCRmn レジスタのカウント動作開始は、各動作モードにより異なります(7.5.2 カウンタのスタート・タイミングの表7-5参照)。 チャネル1, 3が8ビット・タイマ・モード時は、TSm1, TSm3 が下位側8ビット・タイマの動作許可(スタート)トリガになります。

(注意、備考は次ページにあります。)

注意1. ビット15-12, 10, 8-4には必ず0を設定してください。

注意2. TImn端子入力を使用しない機能から、TImn端子入力を使用する機能に切り替える場合、タイマ・モード・レジスタmn (TMRmn)設定後、TSmn (TSHm1, TSHm3)ビットを1に設定するまでに、次の期間ウエイトが必要になります。

TImn端子のノイズ・フィルタ有効時(TNFENmn = 1) : 動作クロック (fMCK)の4クロック

TImn端子のノイズ・フィルタ無効時(TNFENmn = 0) : 動作クロック (fMCK)の2クロック

備考1. TSmレジスタの読み出し値は常に0となります。

備考2. m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

7.3.8 タイマ・チャンネル停止レジスタ m (TTm)

TTmレジスタは、カウント動作の停止をチャンネルごとに設定するトリガ・レジスタです。

各ビットが1にセットされると、タイマ・チャンネル許可ステータス・レジスタ m (TEm)の対応ビットが0にクリアされます。TTmn, TTHm1, TTHm3 ビットはトリガ・ビットなので、動作停止状態 (TEmn, TEHm1, TEHm3 = 0) になるとすぐ TTmn, TTHm1, TTHm3 ビットはクリアされます。

TTmレジスタは、16ビット・メモリ操作命令で設定します。

またTTmレジスタの下位8ビットは、TTmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TTmレジスタは0000Hになります。

図7-16 タイマ・チャンネル停止レジスタ m (TTm)のフォーマット

アドレス : F01B4H, F01B5H (TT0)

リセット時 : 0000H

R/W

略号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TTm	0	0	0	0	TTHm3	0	TTHm1	0	0	0	0	0	0	0	0
-----	---	---	---	---	-------	---	-------	---	---	---	---	---	---	---	---

TTHm3	チャンネル3が8ビット・タイマ・モード時、上位側8ビット・タイマの動作停止トリガ
0	トリガ動作しない
1	TEHm3ビットを0にクリアし、カウント動作停止状態になる。

TTHm1	チャンネル1が8ビット・タイマ・モード時、上位側8ビット・タイマの動作停止トリガ
0	トリガ動作しない
1	TEHm1ビットを0にクリアし、カウント動作停止状態になる。

★

TTmn	チャンネルnの動作停止トリガ
0	トリガ動作しない
1	TEmnビットを0にクリアし、カウント動作停止状態になる。 チャンネル1, 3が8ビット・タイマ・モード時は、TTm1, TTm3が下位側8ビット・タイマの動作停止トリガになります。

注意 ビット15-12, 10, 8-4には必ず0を設定してください。

備考1. TTmレジスタの読み出し値は常に0となります。

備考2. m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

7.3.9 タイマ入力選択レジスタ0 (TIS0)

TIS0 レジスタは、ユニット0のチャンネル0, 1のタイマ入力を選択するレジスタです。

TIS0 レジスタは8ビット・メモリ操作命令で設定します。

リセット信号の発生により、TIS0 レジスタは00Hになります。

図7-17 タイマ入力選択レジスタ0 (TIS0)のフォーマット

アドレス : F0074H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TIS0	0	TIS06	TIS05	TIS04	0	TIS02	TIS01	TIS00

TIS06	TIS05	チャンネル3で使用するタイマ入力の選択
0	0	タイマ入力端子(TI03)の入力信号
0	1	コンパレータ1のVCOUT1出力信号 ^{注1}
1	0	コンパレータ0のVCOUT0出力信号 ^{注2}
1	1	設定禁止

TIS04	チャンネル0で使用するタイマ入力の選択
0	タイマ入力端子(TI00)の入力信号
1	ELCからのイベント入力信号

TIS02	TIS01	TIS00	チャンネル1で使用するタイマ入力の選択
0	0	0	タイマ入力端子(TI01)の入力信号
0	0	1	ELCからのイベント入力信号
0	1	0	タイマ入力端子(TI01)の入力信号
0	1	1	中速オンチップ・オシレータ・クロック (f _{IM})
1	0	0	低速オンチップ・オシレータ・クロック (f _{IL})
上記以外			設定禁止

注1. VCOUT1信号は外部端子に出力できません。

注2. VCOUT0信号は外部端子に出力できません。

注意1. 選択するタイマ入力のハイ・レベル幅、ロウ・レベル幅は、 $1/f_{MCK} + 10\text{ ns}$ 以上必要となります。そのため、 f_{CLK} に f_{IL} を選択時（CKCレジスタのCSS = 1）は、TIS02ビットに1を設定できません。

注意2. タイマ入力選択レジスタ0 (TIS0)で、ELCからのイベント入力信号を選択する場合、タイマ・クロック選択レジスタ0 (TPS0)は f_{CLK} を選択してください。

7.3.10 タイマ出力許可レジスタ m (TOEm)

TOEmレジスタは、各チャネルのタイマ出力許可／禁止を設定するレジスタです。

タイマ出力を許可したチャネル n は、後述のタイマ出力レジスタ m (TOm) の TOmn ビットの値をソフトウェアによって書き換えできなくなり、カウント動作によるタイマ出力機能によって反映された値がタイマ出力端子 (TOmn) から出力されます。

TOEmレジスタは、16ビット・メモリ操作命令で設定します。

また TOEm レジスタの下位8ビットは、TOEmL で1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOEmレジスタは0000Hになります。

図7-18 タイマ出力許可レジスタ m (TOEm) のフォーマット

アドレス : F01BAH, F01BBH (TOE0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOEm	0	0	0	0	0	0	0	0	0	0	0	0	TOE m3	TOE m2	TOE m1	TOE m0
TOE mn	チャネルnのタイマ出力許可／禁止															
0	タイマの出力を禁止 タイマ動作をTOmnビットに反映せず、出力を固定します。 TOmnビットへの書き込みが可能となり、TOmnビットに設定したレベルがTOmn端子から出力されます。															
1	タイマの出力を許可 タイマ動作をTOmnビットに反映し、出力波形を生成します。 TOmnビットへの書き込みは無視されます。															

注意 ビット15-4には必ず0を設定してください。

備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

7.3.11 タイマ出力レジスタ m (TOm)

TOm レジスタは、各チャネルのタイマ出力のバッファ・レジスタです。

このレジスタの各ビットの値が、各チャネルのタイマ出力端子(TOmn)から出力されます。

このレジスタの TOmn ビットのソフトウェアによる書き換えは、タイマ出力禁止時 (TOEmn = 0) のみ可能です。タイマ出力許可時 (TOEmn = 1) は、ソフトウェアによる書き換えは無視され、タイマ動作によってのみ値が変更されます。

また、TI00, TO00, TI01/TO01, TI02/TO02, TI03/TO03 をポート機能として使用する場合は、該当する TOmn ビットに“0”を設定してください。

TOm レジスタは、16ビット・メモリ操作命令で設定します。

またTOm レジスタの下位8ビットは、TOmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOm レジスタは0000Hになります。

図7 - 19 タイマ出力レジスタ m (TOm)のフォーマット

アドレス : F01B8H, F01B9H (TO0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOm	0	0	0	0	0	0	0	0	0	0	0	0	TOm3	TOm2	TOm1	TOm0

TOm n	チャンネルnのタイマ出力
0	タイマ出力値が“0”
1	タイマ出力値が“1”

注意 ビット15-4には必ず0を設定してください。

備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

7.3.12 タイマ出力レベル・レジスタ m (TOLm)

TOLmレジスタは、各チャネルのタイマ出力レベルを制御するレジスタです。

このレジスタによる各チャネル n の反転設定は、タイマ出力許可 (TOEmn = 1)、複数チャネル連動動作機能 (TOMmn = 1) 時にタイマ出力信号がセット、リセットされるタイミングで反映されます。マスタ・チャネル出力モード (TOMmn = 0) 時には、このレジスタの設定は無効となります。

TOLmレジスタは、16ビット・メモリ操作命令で設定します。

またTOLmレジスタの下位8ビットは、TOLmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOLmレジスタは0000Hになります。

図7-20 タイマ出力レベル・レジスタ m (TOLm)のフォーマット

アドレス : F01BCH, F01BDH (TOL0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOLm	0	0	0	0	0	0	0	0	0	0	0	0	TOLm 3	TOLm 2	TOLm 1	0
TOL mn	チャネルnのタイマ出力レベルの制御															
0	正論理出力(アクティブ・ハイ)															
1	反転出力(アクティブ・ロウ)															

注意 ビット15-4, 0には必ず0を設定してください。

備考1. タイマ動作中にこのレジスタの値を書き換えた場合、書き換えた直後のタイミングではなく、次にタイマ出力信号が変化するタイミングで、タイマ出力の論理が反転します。

備考2. m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

7.3.13 タイマ出力モード・レジスタ m (TOMm)

TOMmレジスタは、各チャンネルのタイマ出力モードを制御するレジスタです。

単独チャンネル動作機能として使用する場合、使用するチャンネルの対応ビットを0に設定します。

複数チャンネル連動動作機能(PWM出力、ワンショット・パルス出力、多重PWM出力)として使用する場合、マスタ・チャンネルの対応ビットを0に設定し、スレーブ・チャンネルの対応ビットを1に設定します。

このレジスタによる各チャンネルnの設定は、タイマ出力許可(TOEmn = 1)時にタイマ出力信号がセット、リセットされるタイミングで反映されます。

TOMmレジスタは、16ビット・メモリ操作命令で設定します。

またTOMmレジスタの下位8ビットは、TOMmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、TOMmレジスタは0000Hになります。

図7-21 タイマ出力モード・レジスタ m (TOMm)のフォーマット

アドレス : F01BEH, F01BFH (TOM0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOMm	0	0	0	0	0	0	0	0	0	0	0	0	TOM m3	TOM m2	TOM m1	0

TOM mn	チャンネルnのタイマ出力モードの制御
0	マスタ・チャンネル出力モード(タイマ割り込み要求信号(INTTMmn)によりトグル出力を行う)
1	スレーブ・チャンネル出力モード (マスタ・チャンネルのタイマ割り込み要求信号(INTTMmn)で出力がセット、スレーブ・チャンネルのタイマ割り込み要求信号(INTTMmp)で出力がリセットされる)

注意 ビット15-4, 0には必ず0を設定してください。

備考 m : ユニット番号(m = 0)

n : チャンネル番号

n = 0-3 (マスタ・チャンネル時 : n = 0, 2)

p : スレーブ・チャンネル番号

n = 0 : p = 1, 2, 3

n = 2 : p = 3

(マスタ・チャンネル、スレーブ・チャンネルの関係についての詳細は、7.4.1 複数チャンネル連動動作機能の基本ルールを参照してください。)

7.3.14 入力切り替え制御レジスタ (ISC)

ISC1ビットは、タイマ・アレイ・ユニットのチャネル3のTI03端子入力を制御するビットです。
ISCレジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
リセット信号の発生により、ISCレジスタは00Hになります。

図7 - 22 入力切り替え制御レジスタ (ISC)のフォーマット

アドレス : F0073H		リセット時 : 00H		R/W			
略号	7	6	5	4	3	2	1 0
ISC	SSIE00	0	0	0	0	0	ISC1 ISC0
ISC1	タイマ・アレイ・ユニットのチャネル3のTI03端子入力の設定						
0	TIS0レジスタのTIS06,TIS05ビットで指定する信号 ^注						
1	RXD0端子入力						

注 図7 - 17 タイマ入力選択レジスタ0 (TIS0)のフォーマット参照。

注意 ビット6-2に必ず0を設定してください。

7.3.15 ノイズ・フィルタ許可レジスタ 1 (NFEN1)

NFEN1レジスタは、タイマ入力端子からの入力信号に対するノイズ・フィルタの使用可否をチャンネルごとに設定するレジスタです。

ノイズ除去が必要な端子は、対応するビットに1を設定して、ノイズ・フィルタを有効にしてください。

ノイズ・フィルタ有効時は、対象チャンネルの動作クロック (fMCK) で同期化のあと、2クロックの一致検出を行います。ノイズ・フィルタ無効時は、対象チャンネルの動作クロック (fMCK) で同期化だけ行います注。

NFEN1レジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、NFEN1レジスタは00Hになります。

注 詳細は、7.5.1 (2) TImn端子からの入力信号の有効エッジを選択した場合 (CCSmn = 1)、7.5.2 カウンタのスタート・タイミング、7.7 タイマ入力(TImn)の制御を参照してください。

図7-23 ノイズ・フィルタ許可レジスタ 1 (NFEN1)のフォーマット

アドレス : F0071H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
NFEN1	0	0	0	0	TNFEN03	TNFEN02	TNFEN01	TNFEN00

TNFEN03	TI03端子またはRxD0端子の入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

TNFEN02	TI02端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

TNFEN01	TI01端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

TNFEN00	TI00端子入力信号のノイズ・フィルタ使用可否
0	ノイズ・フィルタOFF
1	ノイズ・フィルタON

備考 チャンネル0-3のタイマ入出力端子の有無は製品によって異なります。

7.3.16 タイマ入出力端子のポート機能を制御するレジスタ

タイマ・アレイ・ユニット使用時は、対象チャネルと兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx), ポート・モード・コントロール・レジスタ (PMCxx)) を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.2 ポート・レジスタ (Pxx), 4.3.6 ポート・モード・コントロール・レジスタ (PMCxx) を参照してください。

また、製品によって設定するポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx), ポート・モード・コントロール・レジスタ (PMCxx) が異なります。詳細は、4.5 兼用機能使用時のレジスタの設定を参照してください。

タイマ出力端子を兼用するポート (P30/TO01 など) をタイマ出力として使用するときは、各ポートに対応するポート・モード・コントロール・レジスタ (PMCxx) のビット、ポート・モード・レジスタ (PMxx) のビットおよびポート・レジスタ (Pxx) のビットに0を設定してください。

(例) P30/TO01 をタイマ出力として使用する場合

ポート・モード・コントロール・レジスタ3のPMC30ビットを0に設定

ポート・モード・レジスタ3のPM30ビットを0に設定

ポート・レジスタ3のP30ビットを0に設定

タイマ入力端子を兼用するポート (P30/TI00 など) をタイマ入力として使用するときは、各ポートに対応するポート・モード・レジスタ (PMxx) のビットに1を設定してください。また、ポート・モード・コントロール・レジスタ (PMCxx) のビットに0を設定してください。このときポート・レジスタ (Pxx) のビットは、0または1のどちらでもかまいません。

(例) P30/TI00 をタイマ入力として使用する場合

ポート・モード・コントロール・レジスタ3のPMC30ビットを0に設定

ポート・モード・レジスタ3のPM30ビットを1に設定

ポート・レジスタ3のP30ビットを0または1に設定

7.4 タイマ・アレイ・ユニットの基本ルール

7.4.1 複数チャネル連動動作機能の基本ルール

複数チャネル連動動作機能は、マスタ・チャネル(主に周期をカウントする基準タイマ)とスレーブ・チャネル(マスタ・チャネルに従い動作するタイマ)を組合せて実現する機能で、使用にあたってはいくつかのルールがあります。

次に複数チャネル連動動作機能の基本的なルールを示します。


- (1) マスタ・チャネルには、偶数チャネル(チャネル0, チャネル2)のみ設定できます。
- (2) スレーブ・チャネルには、チャネル0を除くすべてのチャネルを設定できます。
- (3) スレーブ・チャネルには、マスタ・チャネルの下位チャネルのみ設定できます。
例 チャネル0をマスタ・チャネルにした場合、チャネル1以降(チャネル1, チャネル2, チャネル3)をスレーブ・チャネルに設定できます。
- (4) 1つのマスタ・チャネルに対し、スレーブ・チャネルは複数設定できます。
- (5) マスタ・チャネルを複数使用する場合、マスタ・チャネルをまたいだスレーブ・チャネルの設定はできません。
例 チャネル0, チャネル2をマスタ・チャネルにした場合、マスタ・チャネル0は、チャネル1をスレーブ・チャネルとして設定できます。マスタ・チャネル0は、チャネル3をスレーブ・チャネルとして設定できません。
- (6) マスタ・チャネルと連動するスレーブ・チャネルは、同じ動作クロックを設定します。マスタ・チャネルと連動するスレーブ・チャネルのCKSmn0, CKSmn1ビット(タイマ・モード・レジスタmn (TMRmn)のビット15, 14)が同じ設定値になっている必要があります。
- (7) マスタ・チャネルはINTTMmn (割り込み)/スタート・ソフトウェア・トリガ/カウント・クロックを下位チャネルに伝えることができます。
- (8) スレーブ・チャネルはマスタ・チャネルのINTTMmn (割り込み)/スタート・ソフトウェア・トリガ/カウント・クロックをソース・クロックとして使用できますが、下位チャネルに自身のINTTMmn (割り込み)/スタート・ソフトウェア・トリガ/カウント・クロックを伝えることはできません。
- (9) マスタ・チャネルは、他の上位のマスタ・チャネルからのINTTMmn (割り込み)/スタート・ソフトウェア・トリガ/カウント・クロックをソース・クロックとして使用することはできません。
- (10) 連動させるチャネルを同時スタートさせるため、連動させるチャネルのチャネル・スタート・トリガ・ビット(TSmn)を同時に設定する必要があります。
- (11) カウント動作中のTSmnビットの設定は、連動させるすべてのチャネルまたはマスタ・チャネルのみ使用できます。スレーブ・チャネルのTSmnビットのみの設定では使用できません。
- (12) 連動させるチャネルを同時に停止させるため、連動させるチャネルのチャネル・ストップ・トリガ・ビット(TTmn)を同時に設定する必要があります。
- (13) 連動動作時は、マスタ・チャネルとスレーブ・チャネルの動作クロックをあわせる必要があるため、CKm2/CKm3は選択できません。
- (14) タイマ・モード・レジスタm0 (TMRm0)は、マスタ・ビットがなく、“0”に固定されています。しかし、チャネル0は最上位チャネルなので、連動動作時は、チャネル0をマスタ・チャネルとして使用できます。

複数チャネル連動動作機能の基本ルールは、チャネル・グループ(1つの複数チャネル連動動作機能を形成するマスタ・チャネルとスレーブ・チャネルの集合)内に適用されるルールです。


それぞれが連動しない2つ以上のチャネル・グループを設定した場合、チャネル・グループ間には上記の基本ルールは適用されません。

備考 m : ユニット番号(m = 0), n : チャネル番号(n = 0-3)

例1



例2



7.4.2 8ビット・タイマ動作機能の基本ルール(チャンネル1, 3のみ)

8ビット・タイマ動作機能は、16ビット・タイマのチャンネルを8ビット・タイマの2チャンネル構成として使用する機能です。

8ビットタイマ動作機能は、チャンネル1, 3のみ使用できる機能で、使用にあたってはいくつかのルールがあります。

次に8ビット・タイマ動作機能の基本的なルールを示します。

- (1) 8ビット・タイマ動作機能が適用されるチャンネルは、チャンネル1, 3のみです。
- (2) 8ビット・タイマとして使用する場合には、タイマ・モード・レジスタ mn (TMRmn) の SPLIT ビットを“1”に設定します。
- (3) 上位8ビットは、インターバル・タイマ機能として動作することができます。
- (4) 上位8ビットは、動作開始時に INTTMm1H/INTTMm3H (割り込み) を出力します (MDmn0 =1 設定と同じ動作)。
- (5) 上位8ビットの動作クロック選択は、下位ビットの TMRmn レジスタの CKSmn1, CKSmn0 ビットにしたがって動作します。
- (6) 上位8ビットは、TSHm1/TSHm3 ビットを操作することでチャンネル動作を開始し、TTHm1/TTHm3 ビットを操作することでチャンネル動作を停止します。チャンネルのステータスは、TEHm1/TEHm3 ビットで確認できます。
- (7) 下位8ビットは、TMRmn レジスタの設定にしたがって動作します。下位8ビットの動作をサポートする機能は、以下の3機能です。
 - インターバル・タイマ機能
 - 外部イベント・カウンタ機能
 - デイレイ・カウント機能
- (8) 下位8ビットは、TSm1/TSm3 ビットを操作することでチャンネル動作を開始し、TTm1/TTm3 ビットを操作することでチャンネル動作を停止します。チャンネルのステータスは、TEm1/TEm3 ビットで確認できます。
- (9) 16ビットで動作させる場合には、TSHm1/TSHm3/TTHm1/TTHm3 ビットの操作は無効となります。
TSm1/TSm3, TTm1/TTm3 ビットを操作することでチャンネル1, 3が動作します。TEHm3 ビットと TEHm1 ビットは変化しません。
- (10) 8ビット・タイマ機能で、連動動作機能(ワンショット・パルス, PWM, 多重PWM)を使用することはできません。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 1, 3)

7.5 カウンタの動作

7.5.1 カウント・クロック (fTCLK)

タイマ・アレイ・ユニットのカウント・クロック (fTCLK) は、タイマ・モード・レジスタ mn (TMRmn) の CCSmn ビットにより、以下のどちらかを選択することができます。

- CKSmn0, CKSmn1 ビットで指定した動作クロック (fMCK)
- TImn 端子からの入力信号の有効エッジ


タイマ・アレイ・ユニットは、fCLK との同期をとって動作するように設計されているため、カウント・クロック (fTCLK) のタイミングは次のようになります。

- (1) CKSmn0, CKSmn1 ビットで指定した動作クロック (fMCK) を選択した場合 (CCSmn = 0)

カウント・クロック (fTCLK) は、タイマ・クロック選択レジスタ m (TPSm) の設定により、fCLK ~ fCLK/2¹⁵ となります。ただし、fCLK の分周を選んだ場合、TPSm レジスタで選択するクロックは、立ち上がりから fCLK の 1 周期分だけハイ・レベルになる信号となります。fCLK を選んだ場合は、ハイ・レベル固定となります。

タイマ・カウンタ・レジスタ mn (TCRmn) は、fCLK との同期をとるため、カウント・クロックの立ち上がりから fCLK の 1 クロック分遅れてカウントしますが、このことを便宜上“カウント・クロックの立ち上がりでカウントする”と表現します。

図 7 - 24 fCLK とカウント・クロック (fTCLK) のタイミング (CCSmn = 0 時)



備考1. ▲ : カウント・クロックの立ち上がり

▲ : 同期化, カウンタのインクリメント/デクリメント


備考2. fCLK : CPU/周辺ハードウェア・クロック

(2) TImn端子からの入力信号の有効エッジを選択した場合(CCSmn = 1)

カウント・クロック (fCLK) は、TImn 端子からの入力信号の有効エッジを検出し、次の fMCK の立ち上がりで同期した信号になります。これは、実際の TImn 端子からの入力信号より fMCK の 1~2 クロック分遅れた信号になります (ノイズ・フィルタ使用時は、fMCK の 3~4 クロック分遅れます)。

また、タイマ・カウンタ・レジスタ mn (TCRmn) は、fCLK との同期をとるためにカウント・クロックの立ち上がりから fCLK の 1 クロック分遅れてカウントしますが、このことを便宜上 “TImn 端子からの入力信号の有効エッジでカウントする” と表現します。

図7-25 カウント・クロック (fCLK) のタイミング (CCSmn = 1, ノイズ・フィルタ未使用時)



① TSmn ビットをセットすることでタイマが動作を開始し、TImn 入力の有効エッジ待ちになります。

② TImn 入力の立ち上がりが fMCK でサンプリングされます。

③ サンプリングした信号の立ち上がりでエッジ検出がおこなわれ、検出信号 (カウント・クロック) が出力されます。

備考1. △ : カウント・クロックの立ち上がり

▲ : 同期化, カウンタのインクリメント/デクリメント

備考2. fCLK : CPU/周辺ハードウェア・クロック

fMCK : チャネルnの動作クロック

備考3. 入力パルス間隔測定, 入力信号のハイ/ロウ・レベル幅測定, ディレイ・カウンタ, ワンショット・パルス出力機能の TImn 入力も同様の波形になります。

7.5.2 カウンタのスタート・タイミング

タイマ・カウント・レジスタ mn (TCRmn)は、タイマ・チャネル開始レジスタ m (TSM)の TSmn ビットをセットすることにより、動作許可状態になります。

カウント動作許可状態からタイマ・カウント・レジスタ mn (TCRmn)のカウント・スタートまでの動作を、表 7-5に示します。

表 7-5 カウント動作許可状態からタイマ・カウント・レジスタ mn (TCRmn)のカウント・スタートまでの動作

タイマの動作モード	TSmn = 1にセットしたときの動作
インターバル・タイマ・モード	スタート・トリガ検出(TSmn = 1)後、カウント・クロック発生まで何も動作しません。 最初のカウント・クロックでTDRmnレジスタの値をTCRmnレジスタにロードし、以降のカウント・クロックでダウン・カウント動作を行います(7.5.3 (1) インターバル・タイマ・モードの動作参照)。
イベント・カウンタ・モード	TSmnビットに1を書き込むことにより、TDRmnレジスタの値をTCRmnレジスタにロードします。 TImn入力のエッジを検出すると、以降のカウント・クロックでダウン・カウント動作を行います(7.5.3 (2) イベント・カウンタ・モードの動作参照)。
キャプチャ・モード	スタート・トリガ検出後、カウント・クロック発生まで何も動作しません。 最初のカウント・クロックで0000HをTCRmnレジスタにロードし、以降のカウント・クロックでアップ・カウント動作を行います(7.5.3 (3) キャプチャ・モードの動作(入力パルス間隔測定)参照)。
ワンカウント・モード	タイマ動作停止(TEmn = 0)の状態、TSmnビットに1を書き込むことによりスタート・トリガ待ち状態となります。 スタート・トリガ検出後、カウント・クロック発生まで何も動作しません。 最初のカウント・クロックでTDRmnレジスタの値をTCRmnレジスタにロードし、以降のカウント・クロックでダウン・カウント動作を行います(7.5.3 (4) ワンカウント・モードの動作参照)。
キャプチャ&ワンカウント・モード	タイマ動作停止(TEmn = 0)の状態、TSmnビットに1を書き込むことによりスタート・トリガ待ち状態となります。 スタート・トリガ検出後、カウント・クロック発生まで何も動作しません。 最初のカウント・クロックで0000HをTCRmnレジスタにロードし、以降のカウント・クロックでアップ・カウント動作を行います(7.5.3 (5) キャプチャ&ワンカウント・モードの動作(ハイ・レベル幅測定)参照)。


7.5.3 カウンタの動作

各モードでのカウンタ動作を説明します。

(1) インターバル・タイマ・モードの動作

- ① TSmn ビットへ1を書き込むことにより、動作許可状態 ($TE_{mn} = 1$) となります。タイマ・カウンタ・レジスタ mn (TCRmn) は、カウント・クロック発生まで初期値を保持しています。
- ② 動作許可後の最初のカウント・クロック (f_{MCK}) で、スタート・トリガが発生します。
- ③ MDmn0 ビットが1に設定されている場合には、スタート・トリガにより、INTTMmnが発生します。
- ④ 動作許可後の最初のカウント・クロックにより、タイマ・データ・レジスタ mn (TDRmn) の値を TCRmn レジスタにロードし、インターバル・タイマ・モードでのカウントを開始します。
- ⑤ TCRmn レジスタがカウント・ダウンしてカウント値が0000Hになると、次のカウント・クロック (f_{MCK}) で INTTMmn を発生し、タイマ・データ・レジスタ mn (TDRmn) の値を TCRmn レジスタにロードしてカウントを継続します。

図7-26 動作タイミング(インターバル・タイマ・モード)




注意 カウント・クロックの1周期目の動作はTSmn ビット書き込み後、カウント・クロックが発生するまでカウント開始が遅れるため、1周期目は最大でカウント・クロック1クロック分の誤差が生じます。また、カウント開始タイミングの情報が必要な場合は、MDmn0 = 1に設定することで、カウント開始時に割り込みを発生させることができます。

備考 fMCK, スタート・トリガ検出信号, INTTMmn は、fCLKに同期して1クロック間アクティブとなります。

(2) イベント・カウンタ・モードの動作

- ①動作停止状態($TE_{mn} = 0$)の期間, タイマ・カウンタ・レジスタ mn (TCR_{mn})は, 初期値を保持します。
- ② TS_{mn} ビットへ1を書き込むことにより, 動作許可状態($TE_{mn} = 1$)となります。
- ③ $TS_{mn} = 1 \rightarrow TE_{mn} = 1$ と同時に, TCR_{mn} レジスタにタイマ・データ・レジスタ mn (TDR_{mn})の値をロードし, カウントを開始します。
- ④以降は TI_{mn} 入力の有効エッジでのカウント・クロックに従い, TCR_{mn} レジスタの値をダウン・カウントします。

図7-27 動作タイミング(イベント・カウンタ・モード)




備考 このタイミングはノイズ・フィルタを使用しないときのタイミングです。ノイズ・フィルタをオンにすると, エッジ検出は TI_{mn} 入力からさらに f_{MCK} の2周期分(合計で3~4周期分)遅くなります。1周期分の誤差は TI_{mn} 入力とカウント・クロック (f_{MCK}) が非同期なためです。

(3) キャプチャ・モードの動作(入力パルス間隔測定)

- ① TSmn ビットへ1を書き込むことにより、動作許可状態($TEmn = 1$)となります。
- ② タイマ・カウンタ・レジスタ mn (TCRmn)は、カウント・クロック発生まで初期値を保持しています。
- ③ 動作許可後の最初のカウンタ・クロック ($fMCK$)で、スタート・トリガが発生します。そして0000Hの値をTCRmnレジスタにロードし、キャプチャ・モードでのカウントを開始します。(MDmn0ビットが1に設定されている場合には、スタート・トリガにより、INTTMmnが発生します。)
- ④ TImn 入力の有効エッジを検出すると、TCRmn レジスタの値を TDRmn レジスタにキャプチャし、INTTMmn 割り込みが発生しますが、このときのキャプチャ値は意味をもちません。TCRmn レジスタは0000Hからカウントを継続します。
- ⑤ 次のTImn 入力の有効エッジを検出すると、TCRmn レジスタの値を TDRmn レジスタにキャプチャし、INTTMmn 割り込みが発生します。

図7-28 動作タイミング(キャプチャ・モード：入力パルス間隔測定)



注 スタート前からTImnにクロックが入力されている(トリガがある)場合、エッジ検出をしなくても、トリガ検出でカウントを開始するため、最初のキャプチャ(④)でのキャプチャ値はパルス間隔とならない(この例では0001:2クロック分の間隔)ので、無視してください。


注意 カウント・クロックの1周期目の動作はTSmnビット書き込み後、カウント・クロックが発生するまでカウント開始が遅れるため、1周期目は最大でカウント・クロック1クロック分の誤差が生じます。また、カウント開始タイミングの情報が必要な場合は、MDmn0 = 1に設定することで、カウント開始時に割り込みを発生させることができます。

備考 このタイミングはノイズ・フィルタを使用しないときのタイミングです。ノイズ・フィルタをオンにすると、エッジ検出はTImn入力からさらにfMCKの2周期分(合計で3~4周期分)遅くなります。1周期分の誤差はTImn入力とカウント・クロック(fMCK)が非同期なためです。

(4) ワンカウント・モードの動作

- ① TSmn ビットへ1を書き込むことにより、動作許可状態 ($TEmn = 1$) となります。
- ② タイマ・カウンタ・レジスタ mn (TCRmn) は、スタート・トリガ発生まで初期値を保持しています。
- ③ TImn 入力の立ち上がりエッジを検出します。
- ④ スタート・トリガが発生して、TDRmn レジスタの値 (m) を TCRmn レジスタにロードし、カウントを開始します。
- ⑤ TCRmn レジスタがカウント・ダウンしてカウント値が 0000H になると、INTTMmn 割り込みを発生し、TCRmn レジスタは FFFFH で停止します。

図7-29 動作タイミング(ワンカウント・モード)




備考 このタイミングはノイズフィルタを使用しないときのタイミングです。ノイズフィルタをオンすると、エッジ検出は TImn 入力からさらに f_{MCK} の2周期分(合計で3~4周期分)遅くなります。1周期分の誤差は TImn 入力とカウント・クロック (f_{MCK}) が非同期なためです。

(5) キャプチャ & ワンカウント・モードの動作(ハイ・レベル幅測定)

- ① タイマ・チャンネル開始レジスタ m (TS m)のTS m nビットに1を書き込むことにより、動作許可状態 (TE m n = 1)となります。
- ② タイマ・カウンタ・レジスタ mn (TCR mn)は、スタート・トリガ発生まで初期値を保持します。
- ③ TImn入力の立ち上がりエッジを検出します。
- ④ スタート・トリガが発生して、0000HをTCR mn レジスタにロードし、カウントを開始します。
- ⑤ TImn入力の立ち下がりエッジを検出すると、TCR mn レジスタの値をTDR mn レジスタにキャプチャし、INTTM mn 割り込みが発生します。

図7-30 動作タイミング(キャプチャ & ワンカウント・モード：ハイ・レベル幅測定)




備考 このタイミングはノイズ・フィルタを使用しないときのタイミングです。ノイズ・フィルタをオンにすると、エッジ検出はTImn入力からさらにfMCKの2周期分(合計で3~4周期分)遅くなります。1周期分の誤差はTImn入力とカウント・クロック(fMCK)が非同期なためです。

7.6 チャンネル出力(TOmn端子)の制御

7.6.1 TOmn端子の出力回路の構成

図7 - 31 出力回路構成図



TOmn端子の出力回路の説明を次に示します。

- ①TOMmn = 0 (マスタ・チャンネル出力モード)のときは、タイマ出力レベル・レジスタm (TOLm)の設定値は無視され、INTTMmp (スレーブ・チャンネル・タイマ割り込み)のみがタイマ出力レジスタm (TOm)に伝えられます。
- ②TOMmn = 1 (スレーブ・チャンネル出力モード)のときは、INTTMmn (マスタ・チャンネル・タイマ割り込み)とINTTMmp (スレーブ・チャンネル・タイマ割り込み)がTOm レジスタに伝えられます。
このとき、TOLm レジスタが有効となり、次のように信号を制御します。
TOLmn = 0の場合 : 正転動作 (INTTMmn→セット, INTTMmp→リセット)
TOLmn = 1の場合 : 反転動作 (INTTMmn→リセット, INTTMmp→セット)
また、INTTMmnとINTTMmpが同時に発生した場合 (PWM出力の0%出力時)は、INTTMmp (リセット信号)が優先され、INTTMmn (セット信号)はマスクされます。
- ③タイマ出力許可状態 (TOEmn = 1)で、INTTMmn (マスタ・チャンネル・タイマ割り込み)とINTTMmp (スレーブ・チャンネル・タイマ割り込み)がTOm レジスタに伝えられます。TOm レジスタへの書き込み (TOmn ライト信号)は無効となります。
また、TOEmn = 1のとき、割り込み信号以外でTOmn端子の出力が変化することはありません。
TOmn端子の出力レベルを初期化する場合は、タイマ動作停止 (TOEmn = 0)に設定しTOm レジスタに値を書き込む必要があります。
- ④タイマ出力禁止状態 (TOEmn = 0)で、対象チャンネルのTOmnビットへの書き込み (TOmn ライト信号)が有効となります。タイマ出力禁止状態 (TOEmn = 0)のとき、INTTMmn (マスタ・チャンネル・タイマ割り込み)とINTTMmp (スレーブ・チャンネル・タイマ割り込み)はTOm レジスタに伝えられません。
- ⑤TOm レジスタは常に読み出し可能であり、TOmn端子の出力レベルを確認することができます。

備考 m : ユニット番号 (m = 0)

n : チャンネル番号

n = 0-3 (マスタ・チャンネル時 : n = 0, 2)

p : スレーブ・チャンネル番号


n = 0 : p = 1, 2, 3

n = 2 : p = 3

7.6.2 TOmn端子の出力設定

TOmn出力端子の初期設定からタイマ動作開始までの手順と状態変化を次に示します。

図7-32 タイマ出力設定から動作開始までの状態変化



①タイマ出力の動作モードを設定します。

- TOMmnビット(0: マスタ・チャンネル出力モード, 1: スレーブ・チャンネル出力モード)
- TOLmnビット(0: 正論理出力, 1: 負論理出力)

②タイマ出力レジスタ m (TOm)を設定することにより, タイマ出力信号が初期状態に設定されます。

③TOEmn ビットに1を書き込み, タイマ出力動作を許可します (TOm レジスタへの書き込みは不可となります)。

④ポート・モード・コントロール・レジスタ (PMCxx) でポートをデジタル入出力に設定します (7.3.16 タイマ入出力端子のポート機能を制御するレジスタ参照)。

⑤ポートの入出力設定を出力に設定します (7.3.16 タイマ入出力端子のポート機能を制御するレジスタ参照)。

⑥タイマを動作許可にします (TSmn = 1)。

備考 m: ユニット番号(m = 0), n: チャンネル番号(n = 0-3)

7.6.3 チャネル出力操作時の注意事項

(1) タイマ動作中のTOM,TOEm,TOLm,TOMmレジスタの設定値変更について

タイマ動作(タイマ・カウンタ・レジスタ mn (TCRmn), タイマ・データ・レジスタ mn (TDRmn)の動作)は, TOMn 出力回路とは独立しています。よって, タイマ出力レジスタ m (TOM), タイマ出力許可レジスタ m (TOEm), タイマ出力レベル・レジスタ m (TOLm) の設定値変更はタイマ動作に影響しないため, タイマ動作中に設定値の変更が可能です。ただし, 各タイマ動作において期待する波形をTOMn 端子から出力するためには, 7.8, 7.9節で示す各動作のレジスタ設定内容例の値に設定してください。

各チャネルのタイマ割り込み(INTTMmn)近辺で, TOM レジスタを除く TOEm レジスタ, TOLm レジスタの設定値変更を行うと, タイマ割り込み(INTTMmn)信号発生タイミング直前に設定値変更が実施された場合と, タイマ割り込み(INTTMmn)信号発生タイミング直後に設定値変更が実施された場合とでは, TOMn 端子に出力される波形が異なる場合があります。


備考 m : ユニット番号(m = 0), n : チャネル番号(n = 0-3)

(2) TOmn端子の初期レベルとタイマ動作開始後の出力レベルについて

ポート出力許可前に、タイマ出力禁止($TOEmn = 0$)の状態ではタイマ出力レジスタ m (TOm)に書き込みを行い、初期レベル変更後、タイマ出力許可状態($TOEmn = 1$)に設定した場合のTOmn端子出力レベルの変化を次に示します。

(a) マスタ・チャンネル出力モード($TOMmn = 0$)設定で動作を開始した場合

マスタ・チャンネル出力モード($TOMmn = 0$)の時、タイマ出力レベル・レジスタ m ($TOLm$)の設定は無効となります。初期レベル設定後、タイマ動作を開始するとトグル信号発生によりTOmn端子の出力レベルを反転します。

図7-33 トグル出力時($TOMmn = 0$)のTOmn端子出力状態


備考1. トグル: TOmn端子の出力状態を反転

備考2. m : ユニット番号 ($m = 0$), n : チャンネル番号 ($n = 0-3$)

(b) スレーブ・チャンネル出力モード (TOMmn = 1) 設定で動作を開始した場合 (PWM出力)

スレーブ・チャンネル出力モード (TOMmn = 1) の時、タイマ出力レベル・レジスタ m (TOLmn) の設定によりアクティブ・レベルを決定します。

図7-34 PWM出力時 (TOMmn = 1) のTOMn端子出力状態



備考1. セット : TOMp端子の出力信号が、インアクティブ・レベルからアクティブ・レベルに変化

リセット : TOMp端子の出力信号が、アクティブ・レベルからインアクティブ・レベルに変化

備考2. m : ユニット番号 (m = 0), n : チャンネル番号 (p = 1-3)


(3) TOmn端子のスレーブ・チャンネル出力モード(TOMmn = 1)での動作について

(a) タイマ動作中にタイマ出力レベル・レジスタm (TOLm)の設定を変更した場合

タイマ動作中にTOLmレジスタの設定を変更した場合、設定が有効となるのはTOmn端子変化条件の発生タイミングです。TOLmレジスタの書き換えでは、TOmn端子の出力レベルは変化しません。

TOMmn = 1で、タイマ動作中(TEmn = 1)にTOLmレジスタの値を変更した場合の動作を次に示します。

図7-35 タイマ動作中にTOLmレジスタの内容を変更した場合の動作



備考1. セット：TOmn端子の出力信号が、インアクティブ・レベルからアクティブ・レベルに変化

リセット：TOmn端子の出力信号が、アクティブ・レベルからインアクティブ・レベルに変化

備考2. m：ユニット番号(m = 0), n：チャンネル番号(n = 0-3)

(b) セット／リセット・タイミング

PWM出力時に、0%／100%出力を実現するため、マスタ・チャンネル・タイマ割り込み(INTTMmn)発生時のTOmn端子/TOmnビットのセット・タイミングをスレーブ・チャンネルにて1カウント・クロック分遅らせています。

セット条件とリセット条件が同時に発生した場合、リセット条件が優先されます。


マスタ／スレーブ・チャンネルを次のように設定した場合のセット／リセット動作状態を図7-36に示します。

マスタ・チャンネル：TOEmn = 1, TOMmn = 0, TOLmn = 0


スレーブ・チャンネル：TOEmp = 1, TOMmp = 1, TOLmp = 0

図7-36 セット/リセット・タイミング動作状態

(1)基本動作タイミング



(2) 0% デューティ時の動作タイミング



備考1. 内部リセット信号 : TOnn端子のリセット/トグル信号

内部セット信号 : TOnn端子のセット信号

備考2. m : ユニット番号 (m = 0)

n : チャンネル番号

n = 0-3 (マスタ・チャンネル時 : n = 0, 2)

p : スレーブ・チャンネル番号


n = 0 : p = 1, 2, 3

n = 2 : p = 3

7.6.4 TOmn ビットの一括操作

タイマ出力レジスタ m (TO m) には、タイマ・チャンネル開始レジスタ m (TS m) と同様に、1 レジスタに全チャンネル分の設定ビット (TO m n) が配置されています。よって、全チャンネルの TO m n ビットを一括で操作することが可能です。また、操作対象としたいチャンネル出力 (TO m n) のみ TO m n ビットへの書き込み可能 (TOE m n = 0) とすることによって任意のビットのみ操作することが可能です。


図7-37 TO0 n ビットの一括操作例



TOE m n = 0 の TO m n ビットのみ書き込みが行われます。TOE m n = 1 の TO m n ビットへの書き込みは無視されます。

TOE m n = 1 に設定されている TO m n (チャンネル出力) は、書き込み操作による影響は受けません。TO m n ビットに書き込み操作が行われても無視し、タイマ動作による出力変化は正常に行われます。

図7-38 TO0 n ビットの一括操作による TO0 n の端子状態



備考 m : ユニット番号 ($m = 0$), n : チャンネル番号 ($n = 0-3$)

7.6.5 カウント動作開始時のタイマ割り込みとTOmn端子出力について


インターバル・タイマ・モード／キャプチャ・モードの場合、タイマ・モード・レジスタ mn (TMRmn) の MDmn0 ビットは、「カウント開始時にタイマ割り込みを発生する／しない」を設定するビットとなります。

MDmn0 = 1 に設定することで、タイマ割り込み (INTTMmn) の発生によりカウント動作開始タイミングを知ることが可能です。

その他の動作モードでは、カウント動作開始時のタイマ割り込み、TOmn 出力は制御しません。

インターバル・タイマ・モード (TOEmn = 1, TOMmn = 0) に設定した場合の動作例を次に示します。

図7-39 カウント動作開始時のタイマ割り込み、TOmn 出力の動作例



MDmn0 = 1 に設定した場合、カウント動作開始時にタイマ割り込み (INTTMmn) が出力され、TOmn がトグル動作します。

MDmn0 = 0 に設定した場合、カウント動作開始時にタイマ割り込み (INTTMmn) を出力しません。TOmn も変化しません。1周期をカウント後、INTTMmn を出力し、TOmn がトグル動作します。

備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)


7.7 タイマ入力(Tlmn)の制御

7.7.1 Tlmnの入力回路構成

タイマ入力端子から信号は、ノイズ・フィルタとエッジ検出回路を通過してタイマ制御回路へ入力されます。

ノイズ除去が必要な端子は、対応する端子のノイズ・フィルタを有効にしてください。以下に入力回路の構成図を示します。


図7-40 入力回路構成図



7.7.2 ノイズ・フィルタ

ノイズ・フィルタ無効時は、チャンネルnの動作クロック(fMCK)で同期化だけ行います。ノイズ・フィルタ有効時は、チャンネルnの動作クロック(fMCK)で同期化のあと、2クロックの一致検出を行います。以下に、Tlmn入力端子に対するノイズ・フィルタON/OFFによるノイズ・フィルタ回路を通過後の波形を示します。

図7-41 Tlmn入力端子に対するノイズ・フィルタON/OFFによるサンプリング波形



注意 Tlmn端子の入力波形は、ノイズ・フィルタON/OFFの動作を説明するためのものであり、実際は、35.4 AC特性に示すTlmn入力ハイ・レベル幅、ロウ・レベル幅に従って入力してください。

7.7.3 チャンネル入力操作時の注意事項

タイマ入力端子を使用しない設定において、ノイズ・フィルタ回路へ動作クロックは供給されません。そのため、タイマ入力端子を使用する設定をしてから、タイマ入力端子に対応するチャンネルの動作許可トリガを設定するまで、以下の待ち時間が必要になります。

(1) ノイズ・フィルタ OFF の場合

タイマ・モード・レジスタ mn (TMRmn) のビット 12 (CCSmn), ビット 9 (STSmn1), ビット 8 (STSmn0) がすべて 0 の状態から、いずれかのビットをセットした場合は、動作クロック (fMCK) の 2 サイクル以上経過してから、タイマ・チャンネル開始レジスタ (TSM) の動作許可トリガをセットしてください。

(2) ノイズ・フィルタ ON の場合

タイマ・モード・レジスタ mn (TMRmn) のビット 12 (CCSmn), ビット 9 (STSmn1), ビット 8 (STSmn0) がすべて 0 の状態から、いずれかのビットをセットした場合は、動作クロック (fMCK) の 4 サイクル以上経過してから、タイマ・チャンネル開始レジスタ (TSM) の動作許可トリガをセットしてください。

7.8 タイマ・アレイ・ユニットの単独チャネル動作機能

7.8.1 インターバル・タイマ／方形波出力としての動作

(1) インターバル・タイマ

一定間隔でINTTMmn (タイマ割り込み) を発生する基準タイマとして利用することができます。

割り込み発生周期は、次の式で求めることができます。

$$\text{INTTMmn (タイマ割り込み) の発生周期} = \text{カウント} \cdot \text{クロックの周期} \times (\text{TDRmn の設定値} + 1)$$

(2) 方形波出力としての動作

TOmn は、INTTMmn 発生と同時にトグル動作を行い、デューティ 50% の方形波を出力します。

TOmn 出力波形の周期と周波数は、次の式で求めることができます。

$$\bullet \text{ TOmn からの出力方形波の周期} = \text{カウント} \cdot \text{クロックの周期} \times (\text{TDRmn の設定値} + 1) \times 2$$

$$\bullet \text{ TOmn からの出力方形波の周波数} = \text{カウント} \cdot \text{クロックの周波数} / \{ (\text{TDRmn の設定値} + 1) \times 2 \}$$

タイマ・カウンタ・レジスタ mn (TCRmn) はインターバル・タイマ・モードでダウン・カウンタとして動作します。

タイマ・チャネル開始レジスタ m (TSM) のチャネル・スタート・トリガ・ビット (TSMn, TSHm1, TSHm3) に 1 を設定後、最初のカウント・クロックで TCRmn レジスタはタイマ・データ・レジスタ mn (TDRmn) の値をロードします。このときタイマ・モード・レジスタ mn (TMRmn) の MDmn0 = 0 ならば、INTTMmn を出力せず、TOmn はトグルしません。TMRmn レジスタの MDmn0 = 1 ならば、INTTMmn を出力して、TOmn をトグルします。


その後、TCRmn レジスタはカウント・クロックに合わせてダウン・カウントを行います。

TCRmn = 0000H になったら、次のカウント・クロックで INTTMmn を出力し TOmn をトグルします。また、同タイミングで再び TCRmn レジスタは TDRmn レジスタの値をロードします。以降、同様の動作を継続します。

TDRmn レジスタは任意のタイミングで書き換えることができます。書き換えた TDRmn レジスタの値は、次の周期から有効となります。


備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

図7-42 インターバル・タイマ／方形波出力としての動作のブロック図



注 チャンネル1, 3の場合は, CKm0, CKm1, CKm2, CKm3からクロックを選択できます。

図7-43 インターバル・タイマ／方形波出力としての動作の基本タイミング例(MDmn0 = 1)



備考1. m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

備考2. TSmn : タイマ・チャンネル開始レジスタ m (TSm) のビット n


TEmn : タイマ・チャンネル許可ステータス・レジスタ m (TEm) のビット n

TCRmn : タイマ・カウンタ・レジスタ mn (TCRmn)

TDRmn : タイマ・データ・レジスタ mn (TDRmn)

T0mn : T0mn 端子出力信号

図7-44 インターバル・タイマ／方形波出力時のレジスタ設定内容例
(a) タイマ・モード・レジスタ mn (TMRmn)



(b) タイマ出力レジスタ m (TOM)

ビットn	
TOMn	0 : TOMnより0を出力する 1 : TOMnより1を出力する

(c) タイマ出力許可レジスタ m (TOEm)

ビットn	
TOEm	0 : カウント動作によるTOMn出力動作停止 1 : カウント動作によるTOMn出力動作許可

(d) タイマ出力レベル・レジスタ m (TOLm)

ビットn	
TOLm	0 : TOMmn = 0 (マスタ・チャンネル出力モード) では0を設定

(e) タイマ出力モード・レジスタ m (TOMm)

ビットn	
TOMm	0 : マスタ・チャンネル出力モードを設定

注 TMRm2の場合 : MASTERmn ビット
TMRm1, TMRm3の場合 : SPLITmn ビット
TMRm0の場合 : 0固定

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-45 インターバル・タイマ／方形波出力機能時の操作手順(1/2)

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAUmENビットに1を設定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)
	タイマ・クロック選択レジスタm (TPSm)を設定する CKm0-CKm3のクロック周波数を確定する	タイマ・アレイ・ユニットmの入カクロック供給状態 (クロック供給開始, 各レジスタへの書き込み可能)
チャネル 初期 設定	タイマ・モード・レジスタmn (TMRmn)を設定する(チャネルの動作モード確定) タイマ・データ・レジスタmn (TDRmn)にインターバル(周期)値を設定する	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
	TOmn出力を使用する場合, タイマ出力モード・レジスタm (TOMm)のTOMmnビットに0 (マスタ・チャネル出力モード)を設定する TOLmnビットに0を設定する TOmnビットを設定し, TOmn出力の初期レベルを確定する TOEmnビットに1を設定し, TOmnの動作を許可 ポート・レジスタとポート・モード・レジスタに0を設定する	TOmn端子はHi-Z出力状態 ポート・モード・レジスタが出力モードでポート・レジスタが0の場合は, TOmn初期設定レベルが出力される。 チャネルは動作停止状態なので, TOmnは変化しない TOmn端子はTOmn設定レベルを出力
動作再開 動作 停止	動作開始 (TOmn出力を使用する場合で, かつ動作再開時のみTOEmnビットに1を設定する) TSmn (TSHm1, TSHm3)ビットに1を設定する TSmn (TSHm1, TSHm3)ビットはトリガ・ビットなので, 自動的に0に戻る	TEmn (TEHm1, TEHm3) = 1になり, カウント動作開始 タイマ・カウンタ・レジスタmn (TCRmn)はTDRmnレジスタの値をロードする。TMRmnレジスタのMDmn0ビットが1の場合は, INTTMmnを発生し, TOmnもトグル動作する。
	動作中 TDRmnレジスタは, 任意に設定値変更が可能 TCRmnレジスタは, 常に読み出し可能 TSRmnレジスタは, 使用しない TOm, TOEmレジスタは, 設定値変更可能 TMRmnレジスタ, TOMmn, TOLmnビットは, 設定値変更禁止	カウンタ(TCRmn)はダウン・カウント動作を行い, 0000Hまでカウントしたら, 再びTCRmnレジスタはTDRmnレジスタの値をロードし, カウント動作を継続する。TCRmn = 0000H検出でINTTMmnを発生し, TOmnはトグル動作する。 以降, この動作を繰り返す。
	動作停止 TTmn (TTHm1, TTHm3)ビットに1を設定する TTmn (TTHm1, TTHm3)ビットはトリガ・ビットなので, 自動的に0に戻る TOEmnビットに0を設定し, TOmnビットに値を設定する	TEmn (TEHm1, TEHm3) = 0になり, カウント動作停止 TCRmnレジスタはカウント値を保持して停止 TOmn出力は初期化されず, 状態保持 TOmn端子はTOmnビットに設定したレベルを出力

(備考は次ページにあります。)

図7-45 インターバル・タイマ／方形波出力機能時の操作手順(2/2)

	ソフトウェア操作	ハードウェアの状態
TAU 停止	TOmn 端子の出力レベルを保持する場合 ポート・レジスタに保持したい値を設定後、TOmn ビットに0を設定する	TOmn 端子出力レベルはポート機能により保持される。
	TOmn 端子の出力レベルを保持不要の場合 設定不要	
	PER0 レジスタの TAUmEN ビットに0を設定する	タイマ・アレイ・ユニット m の入力クロック供給停止状態
	全回路を初期化する場合 PRR0 レジスタの TAU0RES ビットに1を設定する	全回路が初期化され、各チャネルの SFR も初期化される (TOmn ビットが0になり、TOmn 端子はポート機能となる)

備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

7.8.2 外部イベント・カウンタとしての動作

TI_{mn}端子入力の有効エッジ検出(外部イベント)をカウントし、規定カウント数に達したら割り込みを発生するイベント・カウンタとして利用することができます。規定カウント数は次の式で求めることができます。

$$\text{規定カウント数} = \text{TDRmnの設定値} + 1$$

タイマ・カウンタ・レジスタ mn (TCRmn)はイベント・カウンタ・モードでダウン・カウンタとして動作します。

タイマ・チャンネル開始レジスタ m (TSm) の任意のチャンネル・スタート・トリガ・ビット (TS_{mn1}, TS_{mn2}, TS_{mn3})に1を設定することによりTCRmnレジスタはタイマ・データ・レジスタ mn (TDRmn)の値をロードします。


TCRmnレジスタはTI_{mn}端子入力の有効エッジ検出に合わせてダウン・カウントを行い、TCRmn = 0000H になったら、再びTDRmnレジスタの値をロードして、INTTM_{mn}を出力します。

以降、同様の動作を継続します。

TO_{mn}端子出力は外部イベントに依存した不規則な波形となるため、タイマ出力許可レジスタ m (TOEm) のTOEm_nビットに0を設定して出力動作を停止するようにしてください。


TDRmnレジスタは任意のタイミングで書き換えることができます。書き換えたTDRmnレジスタの値は次のカウント期間で有効になります。

図7-46 外部イベント・カウンタとしての動作のブロック図



備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-47 外部イベント・カウンタとしての動作の基本タイミング例



備考1. m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

備考2. TSmn : タイマ・チャネル開始レジスタ m (TSm) のビット n

TE mn : タイマ・チャネル許可ステータス・レジスタ m (TE m) のビット n


TImn : TImn 端子入力信号

TCRmn : タイマ・カウンタ・レジスタ mn (TCRmn)


TDRmn : タイマ・データ・レジスタ mn (TDRmn)

図7-48 外部イベント・カウンタ・モード時のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ m (TOM)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)



注 TMRm2 の場合 : MASTERmn ビット
TMRm1, TMRm3 の場合 : SPLITmn ビット
TMRm0 の場合 : 0 固定

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-49 外部イベント・カウンタ機能時の操作手順

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAUmENビットに1を設定する タイマ・クロック選択レジスタm (TPSm)を設定する CKm0-CKm3のクロック周波数を確定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可) タイマ・アレイ・ユニットmの入カクロック供給状態, 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)
チャ ネル 初期 設定	ノイズ・フィルタ許可レジスタ1 (NFEN1)の対応するビットに0 (オフ), 1 (オン)を設定する タイマ・モード・レジスタmn (TMRmn)を設定する (チャネルの動作モード確定) タイマ・データ・レジスタmn (TDRmn)にカウント数を設定する タイマ出力許可レジスタm (TOEm)のTOEmnビットに0を設定する	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
動作再開	動作 開始	TSmnビットに1を設定する TSmnビットはトリガ・ビットなので, 自動的に0に戻る TEmn = 1になり, カウント動作開始 タイマ・カウンタ・レジスタmn (TCRmn)はTDRmnレジスタの値をロードし, TImn端子入力のエッジ検出待ち状態になる
	動作 中	TDRmnレジスタは, 任意に設定値変更が可能 TCRmnレジスタは, 常に読み出し可能 TSRmnレジスタは, 使用しない TMRmnレジスタ, TOMmn, TOLmn, TOMn, TOEmnビットは, 設定値変更禁止 TImn端子入力のエッジが検出されるごとに, カウンタ (TCRmn)はダウン・カウント動作を行う。0000Hまでカウントしたら, 再びTCRmnレジスタはTDRmnレジスタの値をロードし, カウント動作を継続する。 TCRmn = 0000H検出でINTTMmn出力を発生する。以降, この動作を繰り返す。
	動作 停止	TTmnビットに1を設定する TTmnビットはトリガ・ビットなので, 自動的に0に戻る TEmn = 0になり, カウント動作停止 TCRmnレジスタはカウント値を保持して停止
	TAU 停止	PER0レジスタのTAUmENビットに0を設定する 全回路を初期化する場合 PRR0レジスタのTAU0RESビットに1を設定する タイマ・アレイ・ユニットmの入カクロック供給停止状態 全回路が初期化され, 各チャネルのSFRも初期化される

備考 m: ユニット番号 (m = 0), n: チャネル番号 (n = 0-3)

7.8.3 分周器としての動作

Tlmn 端子に入力されたクロックを分周し、TOmn 端子から出力する分周器として利用することができます。

TOmn 出力の分周クロック周波数は次の式で求めることができます。

- 立ち上がりエッジ／立ち下がりエッジ選択時：

$$\text{分周クロック周波数} = \text{入力クロック周波数} / \{(\text{TDRmn の設定値} + 1) \times 2\}$$
- 両エッジ選択時：

$$\text{分周クロック周波数} \approx \text{入力クロック周波数} / (\text{TDRmn の設定値} + 1)$$

タイマ・カウンタ・レジスタ mn (TCRmn) はインターバル・タイマ・モードでダウン・カウンタとして動作します。

タイマ・チャンネル開始レジスタ 0 (TS0) のチャンネル・スタート・トリガ・ビット (TSmn) に 1 を設定後、Tlmn の有効エッジ検出で TCRmn レジスタはタイマ・データ・レジスタ mn (TDRmn) の値をロードします。このときタイマ・モード・レジスタ mn (TMRmn) の MDmn0 = 0 ならば、INTTMmn を出力せず、TOmn はトグルしません。TMRmn レジスタの MDmn0 = 1 ならば、INTTMmn を出力して、TOmn をトグルします。

その後、Tlmn 端子入力の有効エッジに合わせてダウン・カウントを行い、TCRmn = 0000H になったら、TOmn をトグルします。同時に TCRmn レジスタは TDRmn レジスタの値をロードして、カウントを継続します。

Tlmn 端子入力の両エッジ検出を選択すると、入力クロックのデューティ誤差が TOmn 出力の分周クロック周期に影響します。

TOmn の出力クロックの周期には、動作クロック 1 周期分のサンプリング誤差が含まれます。

$$\text{TOmn 出力のクロック周期} = \text{理想の TOmn 出力クロック周期} \pm \text{動作クロック周期 (誤差)}$$

TDRmn レジスタは任意のタイミングで書き換えることができます。書き換えた TDRmn レジスタの値は次のカウント期間で有効となります。

図 7 - 50 分周器としての動作のブロック図






図7-51 分周器としての動作の基本タイミング例(MDmn0 = 1)




- 備考
- TSmn : タイマ・チャネル開始レジスタ0 (TS0)のビット0
 - TEmn : タイマ・チャネル許可ステータス・レジスタ0 (TE0)のビット0
 - TImn : TImn端子入力信号
 - TCRmn : タイマ・カウンタ・レジスタ mn (TCRmn)
 - TDRmn : タイマ・データ・レジスタ mn (TDRmn)
 - TOmn : TOmn端子出力信号

図7-52 分周器として動作時のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ 0 (TO0)



(c) タイマ出力許可レジスタ 0 (TOE0)



(d) タイマ出力レベル・レジスタ 0 (TOL0)



(e) タイマ出力モード・レジスタ 0 (TOM0)




図7-53 分周器機能時の操作手順

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAU0ENビットに1を設定する	タイマ・アレイ・ユニット0の入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)
	タイマ・クロック選択レジスタ0 (TPS0)を設定する CK00-CK03のクロック周波数を確定する	タイマ・アレイ・ユニット0の入カクロック供給状態, 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)
チャネル初期 設定	ノイズ・フィルタ許可レジスタ1 (NFEN1)の対応するビットに0 (オフ), 1 (オン)を設定する	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
	タイマ・モード・レジスタmn (TMRmn)を設定する(チャネルの動作モード確定, 検出エッジの選択)	
	タイマ・データ・レジスタmn (TDRmn)にインターバル(周期)値を設定する	
	タイマ出力モード・レジスタ0 (TOM0)のTOMmnビットに0 (マスタ・チャネル出力モード)を設定する TOLmnビットに0を設定する	TOMn端子はHi-Z出力状態
動作再開	TOMnビットを設定し, TOMn出力の初期レベルを確定する	ポート・モード・レジスタが出力モードでポート・レジスタが0の場合は, TOMn初期設定レベルが出力される。
	TOEmnビットに1を設定し, TOMnの動作を許可	チャネルは動作停止状態なので, TOMnは変化しない
	ポート・レジスタとポート・モード・レジスタに0を設定する	
		TOMn端子はTOMn設定レベルを出力
動作開始	TOEmnビットに1を設定する(動作再開時のみ)	
	TSmnビットに1を設定する TSmnビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 1になり, カウント動作開始 タイマ・カウンタ・レジスタmn (TCRmn)はTDRmnレジスタの値をロードする。TMRmnレジスタのMDmn0ビットが1の場合は, INTTMmnを発生し, TOMnもトグル動作する。
動作中	TDRmnレジスタは, 任意に設定値変更が可能 TCRmnレジスタは, 常に読み出し可能 TSRmnレジスタは, 使用しない TO0, TOE0レジスタは, 設定値変更可能 TMRmnレジスタ, TOMmn, TOLmnビットは, 設定値変更禁止	カウンタ (TCRmn)はダウン・カウント動作を行い, 0000Hまでカウントしたら, 再びTCRmnレジスタはTDRmnレジスタの値をロードし, カウント動作を継続する。TCRmn = 0000H検出でINTTMmnを発生し, TOMnはトグル動作する。以降, この動作を繰り返す。
動作停止	TTmnビットに1を設定する TTmnビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 0になり, カウント動作停止 TCRmnレジスタはカウント値を保持して停止 TOMn出力は初期化されず, 状態保持
	TOEmnビットに0を設定し, TOMnビットに値を設定する	TOMn端子はTOMn設定レベルを出力
TAU 停止	TOMn端子の出力レベルを保持する場合 ポート・レジスタに保持したい値を設定後, TOMnビットに0を設定する	TOMn端子出力レベルはポート機能により保持される。
	TOMn端子の出力レベルを保持不要の場合 設定不要	
	PER0レジスタのTAU0ENビットに0を設定する 全回路を初期化する場合 PRR0レジスタのTAU0RESビットに1を設定する	タイマ・アレイ・ユニット0の入カクロック供給停止状態 全回路が初期化され, 各チャネルのSFRも初期化される (TOMnビットが0になり, TOMn端子はポート機能となる)

7.8.4 入力パルス間隔測定としての動作

Tlmn 有効エッジでカウント値をキャプチャし、Tlmn 入力パルスの間隔を測定することができます。また、TEmn = 1の期間中に、ソフトウェア操作(TSmn = 1)をキャプチャ・トリガにして、カウント値をキャプチャすることもできます。

パルス間隔は次の式で求めることができます。

$$\text{Tlmn 入力パルス間隔} = \text{カウント} \cdot \text{クロックの周期} \times ((10000\text{H} \times \text{TSRmn:OVF}) + (\text{TDRmnのキャプチャ値} + 1))$$

注意 Tlmn 端子入力は、タイマ・モード・レジスタ mn (TMRmn)のCKSmnビットで選択した動作クロックでサンプリングされるため、動作クロックの1クロック分の誤差が発生します。

タイマ・カウンタ・レジスタ mn (TCRmn)はキャプチャ・モードでアップ・カウンタとして動作します。

タイマ・チャンネル開始レジスタ m (TSM)のチャンネル・スタート・トリガ・ビット (TSmn)に1を設定すると TCRmn レジスタはカウント・クロックに合わせて0000Hからアップ・カウントを開始します。


Tlmn 端子入力の有効エッジを検出すると、TCRmn レジスタのカウント値をタイマ・データ・レジスタ mn (TDRmn)に転送(キャプチャ)すると同時に、TCRmn レジスタを0000Hにクリアして、INTTMmnを出力します。このとき、カウンタのオーバーフローが発生していたら、タイマ・ステータス・レジスタ mn (TSRmn)のOVFビットが1にセットされ、オーバーフローが発生していなかったら OVF ビットはクリアされます。以降、同様の動作を継続します。

カウント値がTDRmn レジスタにキャプチャされると同時に、測定期間のオーバーフロー有無に応じて、TSRmn レジスタのOVFビットが更新され、キャプチャ値のオーバーフロー状態を確認できます。

カウンタが2周期以上フルカウントした場合もオーバーフロー発生とみなされ、TSRmn レジスタのOVFビットがセット(1)されます。しかし、OVF ビットは、2回以上のオーバーフローが発生した場合は正常な間隔値を測定できません。

TMRmn レジスタのSTSmn2-STSmn0 = 001Bに設定して、Tlmn 有効エッジをスタート・トリガとキャプチャ・トリガに利用します。


図7-54 入力パルス間隔測定としての動作のブロック図



注 チャンネル1, 3の場合は、CKm0, CKm1, CKm2, CKm3からクロックを選択できます。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-55 入力パルス間隔測定としての動作の基本タイミング例(MDmn0 = 0)



備考1. m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

備考2. TSmn : タイマ・チャネル開始レジスタ m (TSm) のビット n

TEmn : タイマ・チャネル許可ステータス・レジスタ m (TEm) のビット n


TImn : TImn 端子入力信号

TCRmn : タイマ・カウンタ・レジスタ mn (TCRmn)

TDRmn : タイマ・データ・レジスタ mn (TDRmn)

OVF : タイマ・ステータス・レジスタ mn (TSRmn) のビット 0

図7-56 入力パルス間隔測定時のレジスタ設定内容例



(b) タイマ出力レジスタ m (TOM)

ビット n

TOMn

0: TOMn より 0 を出力する

(c) タイマ出力許可レジスタ m (TOEm)

ビット n

TOEmn

0: カウント動作による TOMn 出力動作停止

(d) タイマ出力レベル・レジスタ m (TOLm)

ビット n

TOLmn

0: マスタ・チャンネル出力モード (TOMmn = 0) では 0 を設定

(e) タイマ出力モード・レジスタ m (TOMm)

ビット n

TOMmn

0: マスタ・チャンネル出力モードを設定

注 TMRm2 の場合: MASTERmn ビット

TMRm1, TMRm3 の場合: SPLITmn ビット

TMRm0 の場合: 0 固定

備考 m: ユニット番号 (m = 0), n: チャンネル番号 (n = 0-3)

図7-57 入力パルス間隔測定機能時の操作手順

	ソフトウェア操作	ハードウェアの状態	
TAU 初期 設定		タイマ・アレイ・ユニットmの入力クロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)	
	周辺イネーブル・レジスタmのTAUmENビットに1を設定する	タイマ・アレイ・ユニットmの入力クロック供給状態。 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)	
	タイマ・クロック選択レジスタm (TPSm)を設定する CKm0-CKm3のクロック周波数を確定する		
チャ ネル 初期 設定	ノイズ・フィルタ許可レジスタ1 (NFEN1) の対応するビットに0 (オフ), 1 (オン)を設定する タイマ・モード・レジスタmn (TMRmn)を設定する (チャネルの動作モード確定)	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)	
動作 再開	動作 開始	TSmnビットに1を設定する TSmnビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 1になり, カウント動作開始 タイマ・カウンタ・レジスタmn (TCRmn)を0000H にクリアする。TMRmnレジスタのMDmn0ビットが 1の場合は, INTTMmnを発生する。
	動作 中	TMRmnレジスタは, CISmn1, CISmn0ビットのみ設定 値変更可能 TDRmnレジスタは, 常に読み出し可能 TCRmnレジスタは, 常に読み出し可能 TSRmnレジスタは, 常に読み出し可能 TOMmn, TOLmn, TOMn, TOEmnビットは, 設定値変 更禁止	カウンタ (TCRmn)は0000Hからアップ・カウント動作 を行い, TImn端子入力の有効エッジが検出または, TSmnビットに1を設定すると, カウント値をタイマ・ データ・レジスタmn (TDRmn)に転送(キャプチャ)す る。同時に, TCRmnレジスタを0000Hにクリアし, INTTMmnを発生する。 このときオーバフローが発生していたら, タイマ・ス テータス・レジスタmn (TSRmn)のOVFビットがセッ トされ, オーバフローが発生していなかったらOVF ビットがクリアされる。 以降, この動作を繰り返す。
	動作 停止	TTmnビットに1を設定する TTmnビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 0になり, カウント動作停止 TCRmnレジスタはカウント値を保持して停止 TSRmnレジスタのOVFビットも保持
	TAU 停止	PER0レジスタのTAUmENビットに0を設定する 全回路を初期化する場合はPRR0レジスタの TAUORESビットに1を設定する	タイマ・アレイ・ユニットmの入力クロック供給停止 状態 全回路が初期化され, 各チャネルのSFRも初期化され る

備考 m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

7.8.5 入力信号のハイ／ロウ・レベル幅測定としての動作

Tlmn端子入力の片方のエッジでカウントをスタートし、もう片方のエッジでカウント数をキャプチャすることと、Tlmnの信号幅(ハイ・レベル幅／ロウ・レベル幅)を測定することができます。Tlmnの信号幅は次の式で求めることができます。

$\begin{aligned} \text{Tlmn 入力信号幅} = \\ \text{カウント} \cdot \text{クロックの周期} \times ((10000\text{H} \times \text{TSRmn.OVF}) + (\text{TDRmnのキャプチャ値} + 1)) \end{aligned}$
--

注意 Tlmn端子入力は、タイマ・モード・レジスタ mn (TMRmn)のCKSmnビットで選択した動作クロックでサンプリングされるため、動作クロックの1クロック分の誤差が発生します。

タイマ・カウンタ・レジスタ mn (TCRmn)はキャプチャ & ワンカウント・モードでアップ・カウンタとして動作します。

タイマ・チャンネル開始レジスタ m (TSM)のチャンネル・スタート・トリガ・ビット(TSmn)に1を設定すると、TEmn = 1となりTlmn端子のスタート・エッジ検出待ち状態となります。

Tlmn端子入力のスタート・エッジ(ハイ・レベル幅測定ならTlmn端子入力の立ち上がりエッジ)を検出すると、カウント・クロックに合わせて0000Hからアップ・カウントを行います。その後、キャプチャ有効エッジ(ハイ・レベル幅測定ならTlmn端子入力の立ち下がりエッジ)を検出すると、カウンタ値をタイマ・データ・レジスタ mn (TDRmn)に転送すると同時にINTTMmnを出力します。このとき、カウンタのオーバフローが発生していたら、タイマ・ステータス・レジスタ mn (TSRmn)のOVFビットがセットされ、オーバフローが発生していなかったらOVFビットはクリアされます。TCRmnレジスタは、「TDRmnレジスタに転送した値 + 1」の値で停止し、Tlmn端子のスタート・エッジ検出待ち状態となります。以降同様の動作を継続します。

カウンタ値がTDRmnレジスタにキャプチャされると同時に、測定期間のオーバフロー有無に応じて、TSRmnレジスタのOVFビットが更新され、キャプチャ値のオーバフロー状態を確認できます。

カウンタが2周期以上フルカウントした場合もオーバフロー発生とみなされ、TSRmnレジスタのOVFビットがセット(1)されます。しかし、OVFビットは、2回以上のオーバフローが発生した場合は正常な間隔値を測定できません。


Tlmn端子入力のハイ・レベル幅を測定するか、ロウ・レベル幅を測定するかは、TMRmnレジスタのCISmn1, CISmn0ビットにて設定することができます。

この機能は、Tlmn端子入力の信号幅測定を目的とするため、TEmn = 1期間中のTSmnビットのセット(1)は使用できません。

TMRmnレジスタのCISmn1, CISmn0 = 10B : ロウ・レベル幅を測定する


TMRmnレジスタのCISmn1, CISmn0 = 11B : ハイ・レベル幅を測定する

図7-58 入力信号のハイ/ロウ・レベル幅測定としての動作のブロック図



注 チャンネル1, 3の場合は, CKm0, CKm1, CKm2, CKm3からクロックを選択できます。

図7-59 入力信号のハイ/ロウ・レベル幅測定としての動作の基本タイミング例



備考1. m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

備考2. TSmn : タイマ・チャンネル開始レジスタ m (TSm) のビット n

TEmn : タイマ・チャンネル許可ステータス・レジスタ m (TEm) のビット n

TImn : TImn 端子入力信号


TCRmn : タイマ・カウンタ・レジスタ mn (TCRmn)

TDRmn : タイマ・データ・レジスタ mn (TDRmn)


OVF : タイマ・ステータス・レジスタ mn (TSRmn) のビット 0

図7-60 入力信号のハイ／ロウ・レベル幅測定時のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ m (TOm)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)



注 TMRm2の場合 : MASTERmn ビット

TMRm1, TMRm3の場合 : SPLITmn ビット

TMRm0の場合 : 0固定

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-61 入力信号のハイ/ロウ・レベル幅測定機能時の操作手順

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAUmENビットに1を設定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)
	タイマ・クロック選択レジスタm (TPSm)を設定する CKm0-CKm3のクロック周波数を確定する	タイマ・アレイ・ユニットmの入カクロック供給状態, 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)
	チャネル初期設定 ノイズ・フィルタ許可レジスタ1 (NFEN1)の対応するビットに0 (オフ), 1 (オン)を設定する タイマ・モード・レジスタmn (TMRmn)を設定する (チャネルの動作モード確定) TOEmn ビットに0を設定し, TOmnの動作を停止	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
動作 開始	TSmn ビットに1を設定する TSmn ビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 1になり, TImn端子のスタート・エッジ検出待ち状態になる
	TImn端子入力のカウント・スタート・エッジ検出	タイマ・カウンタ・レジスタmn (TCRmn)を0000Hにクリアし, カウント・アップ動作を開始する
動作 中	TDRmn レジスタは, 任意に設定値変更が可能 TCRmn レジスタは, 常に読み出し可能 TSRmn レジスタは, 使用しない TMRmn レジスタ, TOMmn, TOLmn, TOmn, TOEmn ビットは, 設定値変更禁止	TImn端子のスタート・エッジ検出後, カウンタ (TCRmn)は0000Hからアップ・カウント動作を行う。 TImn端子のキャプチャ・エッジが検出されたら, カウント値をタイマ・データ・レジスタmn (TDRmn)に転送し, INTTmnを発生する。 このときオーバフローが発生していたら, タイマ・ステータス・レジスタmn (TSRmn)のOVFビットがセットされ, オーバフローが発生していなかったらOVFビットがクリアされる。TCRmn レジスタは, 次のTImn端子のスタート・エッジ検出までカウント動作を停止する。 以降, この動作を繰り返す。
動作 停止	TTmn ビットに1を設定する TTmn ビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 0になり, カウント動作停止 TCRmn レジスタはカウント値を保持して停止 TSRmn レジスタのOVFビットも保持
TAU 停止	PER0 レジスタのTAUmENビットに0を設定する 全回路を初期化する場合PRR0レジスタのTAU0RESビットに1を設定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 全回路が初期化され, 各チャネルのSFRも初期化される

備考 m: ユニット番号 (m = 0), n: チャネル番号 (n = 0-3)

7.8.6 ディレイ・カウンタとしての動作

TI_{mn} 端子入力の有効エッジ検出 (外部イベント) でダウン・カウントをスタートし、任意の設定間隔で INTTM_{mn} (タイマ割り込み) を発生することができます。

また、TE_{mn} = 1 の期間中に、ソフトウェアで TS_{mn} = 1 に設定してダウン・カウントをスタートし、任意の設定間隔で INTTM_{mn} (タイマ割り込み) を発生することもできます。

割り込み発生周期は、次の式で求めることができます。

$$\text{INTTM}_{mn} \text{ (タイマ割り込み) の発生周期} = \text{カウント} \cdot \text{クロックの周期} \times (\text{TDR}_{mn} \text{ の設定値} + 1)$$


タイマ・カウンタ・レジスタ_{mn} (TCR_{mn}) はワンカウント・モードでダウン・カウンタとして動作します。

タイマ・チャンネル開始レジスタ_m (TS_m) のチャンネル・スタート・トリガ・ビット (TS_{mn}, TSH_{m1}, TSH_{m3}) に 1 を設定すると、TE_{mn}, TEH_{m1}, TEH_{m3} = 1 となり TI_{mn} 端子の有効エッジ検出待ち状態となります。

TCR_{mn} レジスタは、TI_{mn} 端子入力の有効エッジ検出により動作を開始し、タイマ・データ・レジスタ_{mn} (TDR_{mn}) から値をロードします。TCR_{mn} レジスタはロードした TDR_{mn} レジスタの値からカウント・クロックに合わせてダウン・カウントを行い、TCR_{mn} = 0000H になったら INTTM_{mn} を出力し、次の TI_{mn} 端子入力の有効エッジがあるまで、カウントを停止します。

TDR_{mn} レジスタは任意のタイミングで書き換えることができます。書き換えた TDR_{mn} レジスタの値は、次の周期から有効となります。


図7-62 ディレイ・カウンタとしての動作のブロック図



注 チャンネル 1, 3 の場合は、CK_{m0}, CK_{m1}, CK_{m2}, CK_{m3} からクロックを選択できます。

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-63 デイレイ・カウンタとしての動作の基本タイミング例



備考1. m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3)

備考2. TSmn : タイマ・チャネル開始レジスタ m (TSm) のビット n

TEmn : タイマ・チャネル許可ステータス・レジスタ m (TEm) のビット n


TImn : TImn 端子入力信号

TCRmn : タイマ・カウンタ・レジスタ mn (TCRmn)


TDRmn : タイマ・データ・レジスタ mn (TDRmn)

図7-64 ディレイ・カウンタ機能時のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ m (TOM)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)



注 TMRm2 の場合 : MASTERmn ビット

TMRm1, TMRm3 の場合 : SPLITmn ビット

TMRm0 の場合 : 0 固定

備考 m : ユニット番号 (m = 0), n : チャンネル番号 (n = 0-3)

図7-65 ディレイ・カウンタ機能時の操作手順

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAUmENビットに1を設定する タイマ・クロック選択レジスタm (TPSm)を設定する CKm0-CKm3のクロック周波数を確定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可) タイマ・アレイ・ユニットmの入カクロック供給状態, 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)
チャ ネル 初期 設定	ノイズ・フィルタ許可レジスタ1 (NFEN1)の対応するビットに0 (オフ), 1 (オン)を設定する タイマ・モード・レジスタmn (TMRmn)を設定する(チャネルnの動作モード確定) タイマ・データ・レジスタmn (TDRmn)に遅延時間を設定する TOEmnビットに0を設定し, TOmnの動作を停止	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
動作 開始	TSmnビットに1を設定する TSmnビットはトリガ・ビットなので, 自動的に0に戻る 次のスタート・トリガ検出によって, ダウン・カウンタを開始します。 • TImn端子入力の有効エッジ検出 • ソフトウェアでTSmnビットに1を設定	TEmn = 1になり, スタート・トリガ検出(TImn端子入力の有効エッジの検出, またはTSmnビットに1を設定)待ち状態となる タイマ・カウンタ・レジスタmn (TCRmn)はTDRmnレジスタの値をロードする。
動作 中	TDRmnレジスタは, 任意に設定値変更が可能 TCRmnレジスタは, 常に読み出し可能 TSRmnレジスタは, 使用しない	カウンタ(TCRmn)はダウン・カウント動作を行う。 TCRmn = 0000HまでカウントしたらINTTMmn出力を発生し, 次のスタート・トリガ検出(TImn端子入力の有効エッジの検出, またはTSmnビットに1を設定)までTCRmn = 0000Hでカウント動作を停止する。
動作 停止	TTmnビットに1を設定する TTmnビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 0になり, カウント動作停止 TCRmnレジスタはカウント値を保持して停止
TAU 停止	PER0レジスタのTAUmENビットに0を設定する 全回路を初期化する場合PRR0レジスタのTAU0RESビットに1を設定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 全回路が初期化され, 各チャネルのSFRも初期化される

備考 m: ユニット番号(m = 0), n: チャネル番号(n = 0-3)

7.9 タイマ・アレイ・ユニットの複数チャネル連動動作機能

7.9.1 ワンショット・パルス出力機能としての動作

2 チャネルをセットで使用して、TImn 端子入力により任意のディレイ・パルス幅を持ったワンショット・パルスを生産することができます。

ディレイとパルス幅は次の式で求めることができます。

$\begin{aligned} \text{ディレイ} &= \{\text{TDRmn (マスタ) の設定値} + 2\} \times \text{カウント} \cdot \text{クロック周期} \\ \text{パルス幅} &= \{\text{TDRmp (スレーブ) の設定値}\} \times \text{カウント} \cdot \text{クロック周期} \end{aligned}$

マスタ・チャネルは、ワンカウント・モードで動作し、ディレイをカウントします。マスタ・チャネルのタイマ・カウンタ・レジスタ mn (TCRmn) は、スタート・トリガ検出により動作を開始し、タイマ・データ・レジスタ mn (TDRmn) から値をロードします。TCRmn レジスタはロードした TDRmn レジスタの値からカウント・クロックに合わせてダウン・カウントを行い、TCRmn = 0000H になったら INTTMmn を出力し、次のスタート・トリガ検出があるまで、カウントを停止します。

スレーブ・チャネルは、ワンカウント・モードで動作し、パルス幅をカウントします。スレーブ・チャネルの TCRmp レジスタは、マスタ・チャネルの INTTMmn をスタート・トリガとして動作を開始し、TDRmp レジスタから値をロードします。TCRmp レジスタはロードした値からカウント・クロックに合わせてダウン・カウントを行います。そしてカウンタ値 = 0000H になったら INTTMmp を出力して、次のスタート・トリガ(マスタ・チャネルの INTTMmn) 検出があるまで、カウントを停止します。TOmp の出力レベルは、マスタ・チャネルの INTTMmn 発生から 1 カウント・クロック経過後にアクティブ・レベルとなり、TCRmp = 0000H になったらインアクティブ・レベルとなります。


ワンショット・パルス出力は、TImn 端子入力を使用せず、ソフトウェア操作(TSmn = 1)をスタート・トリガにすることもできます。

注意 マスタ・チャネルのタイマ・データ・レジスタ mn (TDRmn) とスレーブ・チャネルの TDRmp レジスタでは、ロード・タイミングが異なるため、カウント動作中に TDRmn レジスタ、TDRmp レジスタを書き換えるとロード・タイミングと競合して不正波形が出力される場合があります。TDRmn レジスタは INTTMmn 発生後に、TDRmp レジスタは INTTMmp 発生後に書き換えてください。

備考 m : ユニット番号 (m = 0), n : マスタ・チャネル番号 (n = 0, 2)

p : スレーブ・チャネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)


図7-66 ワンショット・パルス出力機能としての動作のブロック図



備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)

図7-67 ワンショット・パルス出力機能としての動作の基本タイミング例



備考1. m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)

備考2. TSmn, TSmp : タイマ・チャンネル開始レジスタ m (TSm) のビット n, p

TEmn, TEmp : タイマ・チャンネル許可ステータス・レジスタ m (TEm) のビット n, p

TImn, TImp : TImn, TImp 端子入力信号


TCRmn, TCRmp : タイマ・カウンタ・レジスタ mn, mp (TCRmn, TCRmp)

TDRmn, TDRmp : タイマ・データ・レジスタ mn, mp (TDRmn, TDRmp)


TOnn, TOmp : TOnn, TOmp 端子出力信号

図7-68 ワンショット・パルス出力機能時(マスタ・チャンネル)のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ m (TOm)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)




注 TMRm2の場合 : MASTERmn = 1
TMRm0の場合 : 0固定

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

図7-69 ワンショット・パルス出力機能時(スレーブ・チャンネル)のレジスタ設定内容例

(a) タイマ・モード・レジスタ mp (TMRmp)



(b) タイマ出力レジスタ m (TOm)

ビットp	
TOmp	0 : TOmpより0を出力する
1/0	1 : TOmpより1を出力する

(c) タイマ出力許可レジスタ m (TOEm)

ビットp	
TOEmp	0 : カウント動作によるTOmp出力動作停止
1/0	1 : カウント動作によるTOmp出力動作許可

(d) タイマ出力レベル・レジスタ m (TOLm)

ビットp	
TOLmp	0 : 正論理出力 (アクティブ・ハイ)
1/0	1 : 負論理出力 (アクティブ・ロウ)

(e) タイマ出力モード・レジスタ m (TOMm)

ビットp	
TOMmp	1 : スレーブ・チャンネル出力モードを設定
1	

注 TMRm2の場合 : MASTERmp ビット

TMRm1, TMRm3の場合 : SPLITmp ビット

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)

図7-70 ワンショット・パルス出力機能時の操作手順(1/2)

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAUmENビットに1を設定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)
	タイマ・クロック選択レジスタm (TPSm)を設定する CKm0とCKm1のクロック周波数を確定する	タイマ・アレイ・ユニットmの入カクロック供給状態, 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)
チャ ネル 初期 設定	ノイズ・フィルタ許可レジスタ1 (NFEN1)の対応するビットに1を設定する 使用する2チャネルのタイマ・モード・レジスタmn, mp (TMRmn, TMRmp)を設定する(チャネルの動作モード確定) マスタ・チャネルのタイマ・データ・レジスタmn (TDRmn)に出力遅延時間, スレーブ・チャネルのTDRmpレジスタにパルス幅を設定する	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
	スレーブ・チャネルの設定 タイマ出力モード・レジスタm (TOMm)のTOMmpビットに1(スレーブ・チャネル出力モード)を設定する TOLmpビットを設定する TOmpビットを設定し, TOmp出力の初期レベルを確定する TOEmpビットに1を設定し, TOmpの動作を許可 ポート・レジスタとポート・モード・レジスタに0を設定する	TOmp端子はHi-Z出力状態 ポート・モード・レジスタが出力モードでポート・レジスタが0の場合は, TOmp初期設定レベルが出力される。 チャネルは動作停止状態なので, TOmpは変化しない TOmp端子はTOmp設定レベルを出力

(注, 備考は次ページにあります。)

図7-70 ワンショット・パルス出力機能時の操作手順(2/2)

	ソフトウェア操作	ハードウェアの状態
動作再開	動作開始 TOEmp (スレーブ) ビットに1を設定する (動作再開時のみ) タイマ・チャンネル開始レジスタ m (TSm) の TSmn (マスタ), TSmp (スレーブ) ビットに同時に1を設定する TSmn, TSmp ビットはトリガ・ビットなので、自動的に0に戻る マスタ・チャンネルのスタート・トリガ検出によって、マスタ・チャンネルのカウンタ動作を開始します。 ・ TImn 端子入力の有効エッジ検出 ・ ソフトウェアでマスタ・チャンネルの TSmn ビットに1を設定注	TEmn = 1, TEm = 1 となり、マスタ・チャンネルはスタート・トリガ検出 (TImn 端子入力の有効エッジの検出、または、マスタ・チャンネルの TSmn ビットに1を設定) 待ち状態となる カウンタはまだ停止状態のまま マスタ・チャンネルがカウンタ動作開始
	動作中 TMRmn レジスタは、CISmn1, CISmn0 ビットのみ設定値変更可能 TMRmp, TDRmn, TDRmp レジスタ, TOMmn, TOMmp, TOLmn, TOLmp ビットは、設定値変更禁止 TCRmn, TCRmp レジスタは、常に読み出し可能 TSRmn, TSRmp レジスタは、使用しない スレーブ・チャンネルの TOm, TOEm レジスタは、設定値変更可能	マスタ・チャンネルでは、スタート・トリガ検出 (TImn 端子入力の有効エッジの検出または、マスタ・チャンネルの TSmn ビットに1を設定) により、タイマ・カウンタ・レジスタ mn (TCRmn) は TDRmn レジスタの値をロードし、ダウン・カウンタ動作を行う。 TCRmn = 0000H までカウントしたら INTTMmn 出力を発生し、次の TImn 端子入力までカウンタ動作を停止する。 スレーブ・チャンネルでは、マスタ・チャンネルの INTTMmn をトリガとして、TCRmp レジスタは TDRmp レジスタの値をロードし、カウンタはダウン・カウンタを開始する。マスタ・チャンネルの INTTMmn 出力から1カウント・クロック経過後に TOmp 出力レベルをアクティブ・レベルとする。そして TCRmp = 0000H までカウントしたら TOmp 出力レベルをインアクティブ・レベルにして、カウンタ動作を停止する。 以降、この動作を繰り返す。
	動作停止 TTmn (マスタ), TTmp (スレーブ) ビットに同時に1を設定する TTmn, TTmp ビットはトリガ・ビットなので、自動的に0に戻る スレーブ・チャンネルの TOEmp ビットに0を設定し、TOmp ビットに値を設定する	TEmn, TEm = 0 になり、カウンタ動作停止 TCRmn, TCRmp レジスタはカウンタ値を保持して停止 TOmp 出力は初期化されず、状態保持 TOmp 端子は TOmp 設定レベルを出力
	TAU 停止 TOmp 端子の出力レベルを保持する場合 ポート・レジスタに保持したい値を設定後、TOmp ビットに0を設定する TOmp 端子の出力レベルを保持不要の場合 設定不要 PER0 レジスタの TAUmEN ビットに0を設定する 全回路を初期化する場合 PRR0 レジスタの TAU0RES ビットに1を設定する	TOmp 端子出力レベルはポート機能により保持される。 タイマ・アレイ・ユニット m の入力クロック供給停止状態 全回路が初期化され、各チャンネルの SFR も初期化される (TOmp ビットが0になり、TOmp 端子はポート機能となる)

注 スレーブ・チャンネルの TSmn ビットには1を設定しないでください。

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)

7.9.2 2入力式ワンショット・パルス出力としての動作

2 端子入力 (Tl_{mn}, Tl_{mp} 端子入力) により任意のディレイ (出力遅延時間) を持ったワンショット・パルスを生成できます。

ディレイ (出力遅延時間) とワンショット・パルス幅は、次の式で求められます。

ディレイ = {TDR_{mn} (マスタ) の設定値 + 2} × カウント・クロック周期

ワンショット・パルスのアクティブ・レベル幅 =

カウント・クロックの周期 × ((10000H × TSR_{mp} : OVF) + (TDR_{mp} (スレーブ) のキャプチャ値 + 1))

注意 Tl_{mn}, Tl_{mp} 端子入力は、タイマ・モード・レジスタ mn (TMR_{mn}) の CKS_{mn1} ビットで選択した動作クロック (fMCK) でサンプリングされるため、動作クロック (fMCK) の 1 クロック分の誤差が発生します。

マスタ・チャンネルは、ワンカウント・モードとして動作させます。マスタ・チャンネルの Tl_{mn} 端子入力の有効エッジ検出をスタート・トリガにしてディレイ (出力遅延時間) をカウントします。Tl_{mn} 端子入力によりスタート・トリガ検出すると、タイマ・データ・レジスタ mn (TDR_{mn}) に設定した値をタイマ・カウンタ・レジスタ mn (TCR_{mn}) にロードし、カウント・クロック (fCLK) に合わせてダウン・カウントを行います。TCR_{mn} = 0000H になったら INTTM_{mn} を出力し、TO_{mp} 端子からアクティブ・レベルを出力します。次のスタート・トリガ検出があるまで、マスタ・チャンネルはカウント動作を停止します。

スレーブ・チャンネルは、キャプチャ・モードとして動作させます。スレーブ・チャンネルの Tl_{mp} 端子入力、もしくは TIS0 レジスタで選択したタイマ入力信号の有効エッジ検出をエンド・トリガとしてワンショット・パルスをインアクティブ・レベルにします。

Tl_{mp} 端子入力によりエンド・トリガ検出すると、TCR_{mp} レジスタのカウント値を TDR_{mp} レジスタに転送 (キャプチャ) して、TCR_{mn} レジスタを 0000H にクリアします。それと同時に、INTTM_{mp} を出力し、TO_{mp} 端子からインアクティブ・レベルを出力します。このとき、カウンタのオーバフローが発生していたら、タイマ・ステータス・レジスタ mn (TSR_{mp}) の OVF ビットが 1 にセットされ、オーバフローが発生していなかったら OVF ビットはクリアされます。以降、同様の動作を継続します。


カウント値が TDR_{mp} レジスタにキャプチャされると同時に、アクティブ・レベル期間のオーバフロー有無に応じて、TSR_{mp} レジスタの OVF ビットが更新され、キャプチャ値のオーバフロー状態を確認できます。

カウンタが 2 周期以上フルカウントした場合もオーバフロー発生とみなされ、TSR_{mp} レジスタの OVF ビットがセット (1) されます。しかし、OVF ビットは、2 回以上のオーバフローが発生した場合は正常な間隔値を測定できません。

マスタ・チャンネルのスタート・アップ検出は、Tl_{mn} 端子入力を使用せず、ソフトウェア操作 (TS_{mn} = 1) をスタート・トリガにすることもできます。

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2), p : スレーブ・チャンネル番号 (p = 3)

図7-71 2入力式ワンショット・パルス出力としての動作のブロック図




注 チャンネル3のみ

備考 m : ユニット番号 (m = 0),

n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (p = 3)

図7-72 2入力式ワンショット・パルス出力としての動作の基本タイミング例



備考1. m : ユニット番号 (m = 0),

n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (p = 3)

備考2. TSmn, TSmp : タイマ・チャンネル開始レジスタ0 (TS0) のビットn, p

TE mn, TE mp : タイマ・チャンネル許可ステータス・レジスタ0 (TE0) のビットn, p

TImn, TImp : TImn, TImp 端子入力信号


TCRmn, TCRmp : タイマ・カウンタ・レジスタ m0n, mp (TCRmn, TCRmp)

TDRmn, TDRmp : タイマ・データ・レジスタ mn, mp (TDRmn, TDRmp)


TOmn, TOmp : TOmn, TOmp 端子出力信号

図7-73 2入力式ワンショット・パルス出力（マスタ・チャンネル）のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ m (TOM)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)



注1. TMRm2 の場合 : MASTERm2 = 1


TMRm0 の場合 : 0 固定

注2. TImn 端子入力を使用せず、ソフトウェア操作 (TSmn = 1) をスタート・トリガにすることもできます。

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

図7-74 2入力式ワンショット・パルス出力（スレーブ・チャンネル）のレジスタ設定内容例

(a) タイマ・モード・レジスタ mp (TMRmp)



(b) タイマ出力レジスタ m (TOm)

ビットp	
TOmp	0 : TOmp より0を出力する
1/0	1 : TOmp より1を出力する

(c) タイマ出力許可レジスタ m (TOEm)

ビットp	
TOEmp	0 : カウント動作によるTOmp出力動作停止 (TOmpビットに設定したレベルをTOmp端子から出力)
1/0	1 : カウント動作によるTOmp出力動作許可 (TOmp端子からトグル出力)

(d) タイマ出力レベル・レジスタ m (TOLm)

ビットp	
TOLmp	0 : 正論理出力 (アクティブ・ハイ)
1/0	1 : 負論理出力 (アクティブ・ロウ)

(e) タイマ出力モード・レジスタ m (TOMm)

ビットp	
TOMmp	1 : スレーブ・チャンネル出力モードを設定
1	

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (p = 3)

図7-75 2入力式ワンショット・パルス出力の操作手順(1/2)

	ソフトウェア操作	ハードウェアの状態
TAU初期設定	周辺イネーブル・レジスタ0 (PER0) のTAU0ENビットに1を設定する (TAU0ENビットが0のときは、読み出し／書き込み不可) タイマ・クロック選択レジスタm (TPSm) を設定する 各チャネルの動作クロック (CK00, CK01) を確定する	パワーオフ状態 (クロック供給停止, TAUのSFRへの書き込み不可) パワーオン状態, 各チャネルは動作停止状態 (クロック供給開始, TAUのSFRへの書き込み可能)
チャネル初期設定	ノイズ・フィルタ許可レジスタ1 (NFEN1) を設定する タイマ・モード・レジスタmn, p (TMRmn, TMRmp) を設定する (各チャネルの動作モードを確定, 検出エッジの選択) マスタ・チャネルの設定 タイマ・データ・レジスタmn (TDRmn) にディレイ (出力遅延時間) を設定する (TDRmnH, TDRmnLレジスタへのアクセス手順は, 7.2.2 タイマ・データ・レジスタmn (TDRmn)を参照) タイマ出力モード・レジスタ0 (TOM0) の対象ビットに0 (マスタ・チャネル出力モード) を設定する TOLmレジスタの対象ビットに0を設定する タイマ出力許可レジスタ0 (TOEm) の対象ビットに0を設定する スレーブ・チャネルの設定 タイマ出力モード・レジスタm (TOMm) の対象ビットに1 (スレーブ・チャネル出力モード) を設定する TOLmレジスタの対象ビットを設定する TOmpビットを設定し, TOmp出力の初期レベルを確定する TOEmpビットに1を設定し, TOmpの動作を許可 ポート・レジスタとポート・モード・レジスタに0を設定する (出力モード設定)	チャネルは動作停止状態 TOmp端子はHi-Z状態 (ポート・モード・レジスタは入力モード) チャネルは動作停止状態なので, TOmpは変化しない (TO0pビットを書き換えてもTOmp端子に反映されない) TOmpビットに設定したレベルをTOmp端子から出力

備考 m: ユニット番号 (m = 0), n: マスタ・チャネル番号 (n = 0, 2)

p: スレーブ・チャネル番号 (p = 3)

図7-75 2入力式ワンショット・パルス出力の操作手順(2/2)

	ソフトウェア操作	ハードウェアの状態
動作再開	動作開始 スレーブ・チャンネルのTOEmpビットに1を設定し、TO0pの動作を許可（動作再開時のみ） TSmnレジスタの対象ビット（マスタ、スレーブ）に1を同時に設定する TSmnレジスタの対象ビットはトリガ・ビットなので、自動的に0に戻る 次のスタート・トリガ検出によって、カウント動作開始 ・ TImn端子入力の有効エッジ検出 ・ ソフトウェアによりTSmnビットに1を設定	TEmレジスタの対象ビットが1となり、マスタ・チャンネルはTImn端子入力の有効エッジ検出待ち状態になる マスタ・チャンネルのタイマ・カウンタ・レジスタmn（TCRmn）はTDRmnレジスタの値をロードし、ダウン・カウント動作を開始する。
	動作中 マスタ・チャンネルの設定変更 TCRmnレジスタは、常に読み出し可能（TCRmnH, TCRmnLレジスタへのアクセス手順は、7.2.1 タイマ・カウンタ・レジスタmn（TCRmn）を参照） TMRmnレジスタは、CISmn1, CISmn0ビットのみ設定値変更可能 TDRmn, TOmn, TOEm, TOMm, TOLmレジスタの対象ビットは、設定値変更禁止 スレーブ・チャンネルの設定変更 TDRmpレジスタは、常に読み出し可能 TCRmpレジスタは、常に読み出し可能 TSRmpレジスタは、常に読み出し可能 TMRmpレジスタは、CISmp1, CIS0pmビットのみ設定値変更可能 TOmp, TOEmp, TOMm, TOLmレジスタの対象ビットは、設定値変更可能	マスタ・チャンネルのカウンタ（TCRmn）はダウン・カウント動作を行う。TCRmn = 0000HまでカウントしたらINTTMmnを発生し、次のスタート・トリガ検出（TImn端子入力の有効エッジ検出または、TSmnビットに1を設定）までTCRmn = FFFFHでカウント動作を停止する。 スレーブ・チャンネルは、マスタ・チャンネルのINTTMmnをスタート・トリガとして、タイマ・カウンタ・レジスタmp（TCRmp）を0000Hにクリアする。カウンタ（TCRmp）は0000Hからアップ・カウント動作を行い、TImn端子入力の有効エッジが検出すると、カウント値をタイマ・データ・レジスタmp（TDRmp）に転送（キャプチャ）し、TCRmpレジスタを0000Hにクリアする。同時に、INTTMmnを発生してTOmp出力レベルをインアクティブ・レベルとする。以降、この動作を繰り返す。
	動作停止 TT0レジスタの対象ビット（マスタ、スレーブ）に1を同時に設定する TT0レジスタの対象ビットはトリガ・ビットなので、自動的に0に戻る スレーブ・チャンネルのTOEmpビットに0を設定し、TOmpビットに値を設定する	TE0レジスタの対象ビットが0になり、カウント動作停止 TCRmn, TCRmpレジスタはカウント値を保持して停止 TOmp出力は初期化されず、状態保持 TOmpビットに設定したレベルをTOmp端子から出力
	TAU停止 TOmp端子の出力レベルを保持する場合 ポート・レジスタに保持したい値（出力ラッチ）を設定後、TOmpビットに0を設定する PER0レジスタのTAUmENビットに0を設定する	TOmp端子出力レベルはポート機能で保持される。 パワーオフ状態 （クロック供給停止、TAUのSFRが初期化される）

備考 m : ユニット番号 (m = 0)

n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n < p ≤ 3)

7.9.3 PWM機能としての動作

2チャンネルをセットで使用し、任意の周期およびデューティのパルスを生成することができます。

出力パルスの周期、デューティは次の式で求めることができます。

$$\begin{aligned} \text{パルス周期} &= \{\text{TDRmn (マスタ) の設定値} + 1\} \times \text{カウント} \cdot \text{クロック周期} \\ \text{デューティ [\%]} &= \{\text{TDRmp (スレーブ) の設定値}\} / \{\text{TDRmn (マスタ) の設定値} + 1\} \times 100 \\ 0\% \text{出力} &: \text{TDRmp (スレーブ) の設定値} = 0000\text{H} \\ 100\% \text{出力} &: \text{TDRmp (スレーブ) の設定値} \geq \{\text{TDRmn (マスタ) の設定値} + 1\} \end{aligned}$$

備考 TDRmp (スレーブの設定値) > {TDRmn (マスタ) の設定値 + 1} の場合は、デューティ値が100 %を越えますが、集約して100%出力となります。

マスタ・チャンネルはインターバル・タイマ・モードとして動作させます。タイマ・チャンネル開始レジスタ m (TSm) のチャンネル・スタート・トリガ・ビット (TSmn) に1を設定すると、割り込み (INTTMmn) を出力して、タイマ・データ・レジスタ mn (TDRmn) に設定した値をタイマ・カウンタ・レジスタ mn (TCRmn) にロードし、カウント・クロックに合わせてダウン・カウントを行います。カウントが0000Hになったところで、INTTMmn を出力して、再び TDRmn レジスタから TCRmn レジスタに値をロードしてダウン・カウントを行います。以降、タイマ・チャンネル停止レジスタ m (TTm) のチャンネル・ストップ・トリガ・ビット (TTmn) に1を設定するまでの動作を繰り返します。

PWM機能としての動作では、マスタ・チャンネルがダウン・カウントして0000Hになるまでの期間がPWM出力 (TOmp) の周期となります。

スレーブ・チャンネルはワンカウント・モードとして動作させます。マスタ・チャンネルからの INTTMmn をスタート・トリガとして、TDRmp レジスタから TCRmp レジスタに値をロードし、0000Hになるまでダウン・カウントを行います。カウントが0000HになったところでINTTMmpを出力して、次のスタート・トリガ(マスタ・チャンネルからのINTTMmn)が来るまで待機します。

PWM機能としての動作では、スレーブ・チャンネルがダウン・カウントして0000Hになるまでの期間がPWM出力 (TOmp) のデューティとなります。


PWM出力 (TOmp) は、マスタ・チャンネルのINTTMmn発生から1クロック後にアクティブ・レベルとなり、スレーブ・チャンネルのTCRmpレジスタが0000Hになったタイミングでインアクティブ・レベルになります。

注意 マスタ・チャンネルのタイマ・データ・レジスタ mn (TDRmn) とスレーブ・チャンネルのTDRmpレジスタを両方とも書き換える場合、2回のライト・アクセスが必要となります。TCRmn, TCRmpレジスタにTDRmn, TDRmpレジスタの値がロードされるのは、マスタ・チャンネルのINTTMmn発生時となります。そのため、書き換えがマスタ・チャンネルのINTTMmn発生前と発生後に分かれて行われると、TOmp端子は期待通りの波形を出力できません。したがって、マスタのTDRmnレジスタとスレーブのTDRmpレジスタを双方とも書き換える場合は、必ずマスタ・チャンネルのINTTMmn発生直後に両方のレジスタを書き換えてください。

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)


図 7 - 76 PWM機能としての動作のブロック図



備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)

図7-77 PWM機能としての動作の基本タイミング例



備考1. *m* : ユニット番号 (*m* = 0), *n* : マスタ・チャンネル番号 (*n* = 0, 2)

p : スレーブ・チャンネル番号 (*n* = 0 : *p* = 1, 2, 3, *n* = 2 : *p* = 3)

備考2. TSmn, TSmp : タイマ・チャンネル開始レジスタ *m* (TSm) のビット *n*, *p*

TEmn, TEmn : タイマ・チャンネル許可ステータス・レジスタ *m* (TEm) のビット *n*, *p*


TCRmn, TCRmp : タイマ・カウンタ・レジスタ *mn*, *mp* (TCRmn, TCRmp)

TDRmn, TDRmp : タイマ・データ・レジスタ *mn*, *mp* (TDRmn, TDRmp)


TOmn, TOmp : TOmn, TOmp 端子出力信号

図7 - 78 PWM機能時(マスタ・チャンネル)のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ m (TOMm)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)




注 TMRm2の場合 : MASTERmn = 1

TMRm0の場合 : 0固定


備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

図7-79 PWM機能時(スレーブ・チャンネル)のレジスタ設定内容例


(a) タイマ・モード・レジスタ mp (TMRmp)




(b) タイマ出力レジスタ m (TOm)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)



注 TMRm2の場合 : MASTERmp ビット

TMRm1, TMRm3の場合 : SPLITmp ビット

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)

図7 - 80 PWM機能時の操作手順(1/2)

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAUmENビットに1を設定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)
	タイマ・クロック選択レジスタm (TPSm)を設定する CKm0とCKm1のクロック周波数を確定する	タイマ・アレイ・ユニットmの入カクロック供給状態, 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)
チャ ネル 初期 設定	使用する2チャネルのタイマ・モード・レジスタmn, mp (TMRmn, TMRmp)を設定する(チャネルの動作モード確定) マスタ・チャネルのタイマ・データ・レジスタmn (TDRmn)にインターバル(周期)値, スレーブ・チャネルのTDRmpレジスタにデューティ値を設定する	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
	スレーブ・チャネルの設定 タイマ出力モード・レジスタm (TOMm)のTOMmpビットに1(スレーブ・チャネル出力モード)を設定する TOLmpビットを設定する TOmpビットを設定し, TOmp出力の初期レベルを確定する TOEmpビットに1を設定し, TOmpの動作を許可 ポート・レジスタとポート・モード・レジスタに0を設定する	TOmp端子はHi-Z出力状態 ポート・モード・レジスタが出力モードでポート・レジスタが0の場合は, TOmp初期設定レベルが出力される。 チャネルは動作停止状態なので, TOmpは変化しない TOmp端子はTOmp設定レベルを出力

(備考は次ページにあります。)

図7 - 80 PWM機能時の操作手順(2/2)

	ソフトウェア操作	ハードウェアの状態
動作再開	動作開始 TOEmp (スレーブ) ビットに1を設定する (動作再開時のみ) タイマ・チャンネル開始レジスタ m (TSM) の TSmn (マスタ), TSmp (スレーブ) ビットに同時に1を設定する TSmn, TSmp ビットはトリガ・ビットなので、自動的に0に戻る	TEmn = 1, TEm = 1 となる マスタ・チャンネルがカウント動作開始し、INTTMmn を発生する。それをトリガとしてスレーブ・チャンネルもカウント動作開始する。
	動作中 TMRmn, TMRmp レジスタ, TOMmn, TOMmp, TOLmn, TOLmp ビットは、設定値変更禁止 TDRmn, TDRmp レジスタは、マスタ・チャンネルの INTTMmn 発生後に設定値変更可能 TCRmn, TCRmp レジスタは、常に読み出し可能 TSRmn, TSR0p レジスタは、使用しない	マスタ・チャンネルでは、タイマ・カウンタ・レジスタ mn (TCRmn) は TDRmn レジスタの値をロードし、ダウン・カウント動作を行う。TCRmn = 0000H までカウントしたら INTTMmn を発生する。同時に、TCRmn レジスタは TDRmn レジスタの値をロードし、再びダウン・カウントを開始する。 スレーブ・チャンネルでは、マスタ・チャンネルの INTTMmn をトリガとして、TCRmp レジスタは TDRmp レジスタの値をロードし、カウンタはダウン・カウント動作を行う。マスタ・チャンネルの INTTMmn 出力から1カウント・クロック経過後に TOmp 出力レベルをアクティブ・レベルとする。そして TCRmp = 0000H までカウントしたら TOmp 出力レベルをインアクティブ・レベルにして、カウント動作を停止する。 以降、この動作を繰り返す。
	動作停止 TTmn (マスタ), TTmp (スレーブ) ビットに同時に1を設定する TTmn, TTmp ビットはトリガ・ビットなので、自動的に0に戻る スレーブ・チャンネルの TOEmp ビットに0を設定し、TOmp ビットに値を設定する	TEmn, TEm = 0 になり、カウント動作停止 TCRmn, TCRmp レジスタはカウント値を保持して停止 TOmp 出力は初期化されず、状態保持 TOmp 端子は TOmp 設定レベルを出力
	TAU 停止 TOmp 端子の出力レベルを保持する場合 ポート・レジスタに保持したい値を設定後、TOmp ビットに0を設定する TOmp 端子の出力レベルを保持不要の場合 設定不要 PER0 レジスタの TAUmEN ビットに0を設定する 全回路を初期化する場合は PRR0 レジスタの TAU0RES ビットに1を設定する	TOmp 端子出力レベルはポート機能により保持される。 タイマ・アレイ・ユニット m の入力クロック供給停止状態 全回路が初期化され、各チャンネルの SFR も初期化される (TOmp ビットが0になり、TOmp 端子はポート機能となる)

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0, 2)

p : スレーブ・チャンネル番号 (n = 0 : p = 1, 2, 3, n = 2 : p = 3)

7.9.4 多重PWM出力機能としての動作

PWM機能を拡張しスレーブ・チャンネルを複数使用することで、デューティの異なる多数のPWM出力を行う機能です。

たとえばスレーブ・チャンネルを2個使う場合は、出力パルスの周期、デューティは次の式で求めることができます。

$$\begin{aligned} \text{パルス周期} &= \{\text{TDRmn (マスタ) の設定値} + 1\} \times \text{カウント} \cdot \text{クロック周期} \\ \text{デューティ 1 [\%]} &= \{\text{TDRmp (スレーブ1) の設定値}\} / \{\text{TDRmn (マスタ) の設定値} + 1\} \times 100 \\ \text{デューティ 2 [\%]} &= \{\text{TDRmq (スレーブ2) の設定値}\} / \{\text{TDRmn (マスタ) の設定値} + 1\} \times 100 \end{aligned}$$

備考 TDRmp (スレーブ1) の設定値 > {TDRmn (マスタ) の設定値 + 1} の場合

または TDRmq (スレーブ2) の設定値 > {TDRmn (マスタ) の設定値 + 1} の場合は、

デューティ値が100%を越えますが、集約して100%出力となります。

マスタ・チャンネルのタイマ・カウンタ・レジスタ mn (TCRmn) は、インターバル・タイマ・モードで動作して、周期をカウントします。

スレーブ・チャンネル1のTCRmpレジスタは、ワンカウント・モードで動作して、デューティをカウントし、TOmp端子よりPWM波形を出力します。TCRmpレジスタは、マスタ・チャンネルのINTTMmnをスタート・トリガとして、タイマ・データ・レジスタ mp (TDRmp) の値をロードし、ダウン・カウントを行います。TCRmp = 0000H となったら、INTTMmpを出力し、次のスタート・トリガ(マスタ・チャンネルのINTTMmn)が入力されるまでカウントを停止します。TOmpの出力レベルは、マスタ・チャンネルのINTTMmn発生から1カウント・クロック経過後にアクティブ・レベルとなり、TCRmp = 0000H となったらインアクティブ・レベルとなります。

スレーブ・チャンネル2のTCRmqレジスタも、スレーブ・チャンネル1のTCRmpレジスタと同様に、ワンカウント・モードで動作して、デューティをカウントし、TOmq端子よりPWM波形を出力します。TCRmqレジスタは、マスタ・チャンネルのINTTMmnをスタート・トリガとして、TDRmqレジスタの値をロードし、ダウン・カウントを行います。TCRmq = 0000H となったら、INTTMmqを出力し、次のスタート・トリガ(マスタ・チャンネルのINTTMmn)が入力されるまでカウントを停止します。TOmqの出力レベルは、マスタ・チャンネルのINTTMmn発生から1カウント・クロック経過後にアクティブ・レベルとなり、TCRmq = 0000H となったらインアクティブ・レベルとなります。

このようにして、チャンネル0をマスタ・チャンネルとした場合は、最大3種のPWMを同時に出力できます。


注意 マスタ・チャンネルのタイマ・データ・レジスタ mn (TDRmn) とスレーブ・チャンネル1のTDRmpレジスタを両方とも書き換える場合、最低2回のライト・アクセスが必要となります。TCRmn, TCRmpレジスタにTDRmn, TDRmpレジスタの値をロードするのは、マスタ・チャンネルのINTTMmn発生後となるため、書き換えがマスタ・チャンネルのINTTMmn発生前と発生後に分かれて行われると、TOmp端子は、期待通りの波形を出力できません。したがって、TDRmnレジスタとスレーブのTDRmpレジスタを双方とも書き換える場合は、必ずマスタ・チャンネルのINTTMmn発生直後に両方のレジスタを書き換えてください。(スレーブ・チャンネル2のTDRmqレジスタの場合も同様です。)

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0)

p : スレーブ・チャンネル番号, q : スレーブ・チャンネル番号

$n < p < q \leq 3$ (ただし p, q は, n以降の整数)

図7-81 多重PWM出力機能としての動作のブロック図(2種類のPWMを出力する場合)




備考 m: ユニット番号 (m=0), n: マスタ・チャンネル番号 (n=0)

p: スレーブ・チャンネル番号, q: スレーブ・チャンネル番号

$n < p < q \leq 3$ (ただし p, q は, n以降の整数)

図7 - 82 多重PWM出力機能としての動作の基本タイミング例(2種類のPWMを出力する場合)



(備考は次ページにあります。)

備考1. m : ユニット番号 ($m = 0$), n : マスタ・チャンネル番号 ($n = 0$)

p : スレーブ・チャンネル番号, q : スレーブ・チャンネル番号

$n < p < q \leq 3$ (ただし p, q は, n 以降の整数)

備考2. $TSmn, TSmp, TSmq$: タイマ・チャンネル開始レジスタ m (TSm) のビット n, p, q

$TEmn, TEmq, TEMq$: タイマ・チャンネル許可ステータス・レジスタ m (TEm) のビット n, p, q


$TCRmn, TCRmp, TCRmq$: タイマ・カウンタ・レジスタ mn, mp, mq ($TCRmn, TCRmp, TCRmq$)

$TDRmn, TDRmp, TDRmq$: タイマ・データ・レジスタ mn, mp, mq ($TDRmn, TDRmp, TDRmq$)


$TOmn, TOmp, TOmq$: $TOmn, TOmp, TOmq$ 端子出力信号

図7-83 多重PWM出力機能時(マスタ・チャンネル)のレジスタ設定内容例


(a) タイマ・モード・レジスタ mn (TMRmn)




(b) タイマ出力レジスタ m (TOMm)




(c) タイマ出力許可レジスタ m (TOEm)



(d) タイマ出力レベル・レジスタ m (TOLm)



(e) タイマ出力モード・レジスタ m (TOMm)




注 TMRm2の場合 : MASTERmn = 1

TMRm0の場合 : 0固定

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0)

図7-84 多重PWM機能時(スレーブ・チャンネル)のレジスタ設定内容例(2種類のPWMを出力する場合)

(a) タイマ・モード・レジスタ mp, mq (TMRmp, TMRmq)



(b) タイマ出力レジスタ m (TOm)

ビット q ビット p	
TOmq	TOmp
1/0	1/0

0 : TOmp, TOmq より 0 を出力する
1 : TOmp, TOmq より 1 を出力する

(c) タイマ出力許可レジスタ m (TOEm)

ビット q ビット p	
TOEmq	TOEmp
1/0	1/0

0 : カウント動作による TOmp, TOmq 出力動作停止
1 : カウント動作による TOmp, TOmq 出力動作許可

(d) タイマ出力レベル・レジスタ m (TOLm)

ビット q ビット p	
TOLmq	TOLmp
1/0	1/0

0 : 正論理出力 (アクティブ・ハイ)
1 : 負論理出力 (アクティブ・ロウ)

(e) タイマ出力モード・レジスタ m (TOMm)

ビット q ビット p	
TOMmq	TOMmp
1	1

1 : スレーブ・チャンネル出力モードを設定

注 TMRm2 の場合 : MASTERmp, MASTERmq ビット

TMRm1, TMRm3 の場合 : SPLITmp, SPLITmq ビット

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0)

p : スレーブ・チャンネル番号, q : スレーブ・チャンネル番号

n < p < q ≤ 3 (ただし p, q は, n 以降の整数)

図7-85 多重PWM機能時の操作手順(2種類のPWMを出力する場合)(1/2)

	ソフトウェア操作	ハードウェアの状態
TAU 初期 設定	周辺イネーブル・レジスタ0 (PER0)のTAUmENビットに1を設定する	タイマ・アレイ・ユニットmの入カクロック供給停止状態 (クロック供給停止, 各レジスタへの書き込み不可)
	タイマ・クロック選択レジスタm (TPSm)を設定する CKm0とCKm1のクロック周波数を確定する	タイマ・アレイ・ユニットmの入カクロック供給状態, 各チャネルは動作停止状態 (クロック供給開始, 各レジスタへの書き込み可能)
チャ ネル 初期 設定	使用する各チャネルのタイマ・モード・レジスタmn, mp, mq (TMRmn, TMRmp, TMRmq)を設定する(チャネルの動作モード確定) マスタ・チャネルのタイマ・データ・レジスタmn (TDRmn)にインターバル(周期)値, スレーブ・チャネルのTDRmp, TDRmqレジスタにデューティ値を設定する	チャネルは動作停止状態 (クロック供給されており, 多少の電力を消費する)
	スレーブ・チャネルの設定 タイマ出力モード・レジスタm (TOMm)のTOMmp, TOMmqビットに1 (スレーブ・チャネル出力モード)を設定する TOLmp, TOLmqビットに0を設定する TOmp, TOmqビットを設定し, TOmp, TOmq出力の初期レベルを確定する TOEmp, TOEmqビットに1を設定し, TOmp, TOmqの動作を許可 ポート・レジスタとポート・モード・レジスタに0を設定する	TOmp, TOmq端子はHi-Z出力状態 ポート・モード・レジスタが出力モードでポート・レジスタが0の場合は, TOmp, TOmq初期設定レベルが出力される。 チャネルは動作停止状態なので, TOmp, TOmqは変化しない TOmp, TOmq端子はTOmp, TOmq設定レベルを出力
動作再開(次ページへ)	動作開始 (動作再開時のみTOEmp, TOEmq (スレーブ)ビットに1を設定する) タイマ・チャネル開始レジスタm (TSm)のTSmn (マスタ), TSmp, TSmq (スレーブ)ビットに同時に1を設定する TSmn, TSmp, TSmqビットはトリガ・ビットなので, 自動的に0に戻る	TEmn = 1, TEmq, TEmq = 1となる マスタ・チャネルがカウント動作開始し, INTTMmnを発生する。それをトリガとしてスレーブ・チャネルもカウント動作開始する。

(備考は次ページにあります。)

図7 - 85 多重PWM機能時の操作手順(2種類のPWMを出力する場合)(2/2)

動作再開(前ページへ)	ソフトウェア操作		ハードウェアの状態	
	動作中	TMRmn, TMRmp, TMRmq レジスタ, TOMmn, TOMmp, TOMmq, TOLmn, TOLmp, TOLmq ビットは、設定値変更禁止 TDRmn, TDRmp, TDRmq レジスタは、マスタ・チャンネルのINTTMmn発生後に設定値変更可能 TCRmn, TCRmp, TCRmq レジスタは、常に読み出し可能 TSRmn, TSRmp, TSRmq レジスタは、使用しない	マスタ・チャンネルでは、タイマ・カウンタ・レジスタmn (TCRmn)はTDRmnレジスタの値をロードし、ダウン・カウント動作を行う。TCRmn = 0000HまでカウントしたらINTTMmnを発生する。同時に、TCRmn レジスタはTDRmnレジスタの値をロードし、再びダウン・カウントを開始する。 スレーブ・チャンネル1では、マスタ・チャンネルのINTTMmn信号をトリガとして、TDRmpレジスタ値をTCRmpレジスタに転送し、カウンタはダウン・カウントを開始する。マスタ・チャンネルのINTTMmn出力から1カウント・クロック経過後にTOmp出力レベルをアクティブ・レベルとする。そして0000HまでカウントしたらTOmp出力レベルをインアクティブ・レベルにして、カウント動作を停止する。 スレーブ・チャンネル2では、マスタ・チャンネルのINTTMmn信号をトリガとして、TDRmqレジスタ値をTCRmqレジスタに転送し、カウンタはダウン・カウントを開始する。マスタ・チャンネルのINTTMmn出力から1カウント・クロック経過後にTOmq出力レベルをアクティブ・レベルとする。そして0000HまでカウントしたらTOmq出力レベルをインアクティブ・レベルにして、カウント動作を停止する。以降、この動作を繰り返す。	
	動作停止	TTmn (マスタ), TTmp, TTmq (スレーブ)ビットに同時に1を設定する TTmn, TTmp, TTmq ビットはトリガ・ビットなので、自動的に0に戻る スレーブ・チャンネルのTOEmp, TOEmq ビットに0を設定し、TOmp, TOmq ビットに値を設定する	TEmn, TEmq = 0になり、カウント動作停止 TCRmn, TCRmp, TCRmq レジスタはカウント値を保持して停止 TOmp, TOmq出力は初期化されず、状態保持	TOmp, TOmq 端子はTOmp, TOmq 設定レベルを出力
	TAU停止	TOmp, TOmq 端子の出力レベルを保持する場合 ポート・レジスタに保持したい値を設定後、TOmp, TOmq ビットに0を設定する TOmp, TOmq 端子の出力レベルを保持不要の場合 設定不要 PER0 レジスタのTAUmEN ビットに0を設定する 全回路を初期化する場合PRR0レジスタのTAU0RES ビットに1を設定する	TOmp, TOmq 端子出力レベルはポート機能により保持される。 タイマ・アレイ・ユニットmの入タクロック供給停止状態 全回路が初期化され、各チャンネルのSFRも初期化される (TOmp, TOmq ビットが0になり、TOmp, TOmq 端子はポート機能となる)	

備考 m : ユニット番号 (m = 0), n : マスタ・チャンネル番号 (n = 0)

p : スレーブ・チャンネル番号, q : スレーブ・チャンネル番号

n < p < q ≤ 3 (ただし p, q は, n 以降の整数)

7.10 タイマ・アレイ・ユニット使用時の注意事項

7.10.1 タイマ出力使用時の注意事項

製品によってはタイマ出力機能が割り当てられた端子に他の兼用機能の出力も割り当てられていることがあります。このような場合にタイマ出力を使用するには、他方の兼用機能の出力を初期状態にする必要があります。

詳細は、4.5 兼用機能使用時のレジスタの設定を参照してください。

第8章 12ビット・インターバル・タイマ

8.1 12ビット・インターバル・タイマの機能

あらかじめ設定した任意の時間間隔で割り込み (INTIT) を発生します。STOP モードからのウエイク・アップや、A/DコンバータのSNOOZEモードのトリガに使えます。


8.2 12ビット・インターバル・タイマの構成

12ビット・インターバル・タイマは、次のハードウェアで構成されています。

表8-1 12ビット・インターバル・タイマの構成

項目	構成
カウンタ	12ビット・カウンタ
制御レジスタ	周辺イネーブル・レジスタ2 (PER2)
	周辺リセット制御レジスタ2 (PRR2)
	動作スピード・モード制御レジスタ (OSMC)
	タイマ・クロック選択レジスタ3 (TPS3)
	12ビット・インターバル・タイマ・コントロール・レジスタ (ITMC)

図8-1 12ビット・インターバル・タイマのブロック図



8.3 12ビット・インターバル・タイマを制御するレジスタ

12ビット・インターバル・タイマは、次のレジスタで制御します。

- 周辺イネーブル・レジスタ2 (PER2)
- 周辺リセット制御レジスタ2 (PRR2)
- 動作スピード・モード制御レジスタ (OSMC)
- タイマ・クロック選択レジスタ3 (TPS3)
- 12ビット・インターバル・タイマ・コントロール・レジスタ (ITMC)

8.3.1 周辺イネーブル・レジスタ2 (PER2)

PER2 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

12ビット・インターバル・タイマを使用するときは、必ずビット7 (TMKAEN)を1に設定してください。

PER2 レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図8-2 周辺イネーブル・レジスタ2 (PER2)のフォーマット

アドレス : F00FCH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER2	TMKAEN	0	DOCEN	0	0	0	0	TKB0EN

TMKAEN	12ビット・インターバル・タイマの入カクロック供給の制御
0	入カクロック供給停止 ・ 12ビット・インターバル・タイマで使用するSFRへのライト不可、リードした場合は0Hが読めます。ただし、初期化はされていません。 ^注
1	入カクロック供給 ・ 12ビット・インターバル・タイマで使用するSFRへのリード／ライト可

^注 12ビット・インターバル・タイマおよび12ビット・インターバル・タイマで使用するSFRを初期化する場合、PRR2のビット7 (TMKAEN)を使用してください。

注意1. 次のビットには必ず“0”を設定してください。

ビット0～4

注意2. 各周辺機能が動作許可の状態、PER2レジスタの対象ビットを切り替えないでください。PER2による設定は、PER2に割り当てている各周辺機能が停止している状態で切り替えてください(ただし、FMCENは除く)。

8.3.2 周辺リセット制御レジスタ2 (PRR2)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR2レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

12ビット・インターバル・タイマをリセットする場合は、必ずビット7 (TMKARES)を1に設定してください。

PRR2レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR2レジスタは00Hになります。

図8-3 周辺リセット制御レジスタ2 (PRR2)のフォーマット

アドレス : F00FDH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR2	TMKARES	0	DOCRES	0	0	0	0	TKB0RES
TMKARES	12ビット・インターバル・タイマのリセット制御							
0	12ビット・インターバル・タイマのリセット解除							
1	12ビット・インターバル・タイマはリセット状態							

8.3.3 動作スピード・モード制御レジスタ (OSMC)

WUTMMCK0ビットで12ビット・インターバル・タイマの動作クロックを選択できます。

OSMCレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、不定になります。

図8-4 動作スピード・モード制御レジスタ (OSMC)のフォーマット

アドレス : F00F3H リセット時 : 不定 R/W^{注1}

略号	7	6	5	4	3	2	1	0
OSMC	0	0	0	WUTMMCK0	x	x	0	0
WUTMMCK0	12ビット・インターバル・タイマ ^{注2} 8ビット・インターバル・タイマ、クロック出力/ブザー出力制御回路の動作クロックの選択							
0	低速オンチップ・オシレータ・クロックを選択しない							
1	低速オンチップ・オシレータ・クロックを選択							

注1. ビット0-3, 5, 6には、必ず0を設定してください。

注2. 12ビット・インターバル・タイマの動作クロックは、タイマ・クロック選択レジスタ3 (TPS3) と OSMC.WUTMMCK0で選択します (8.3.4 タイマ・クロック選択レジスタ3 (TPS3) を参照)。

8.3.4 タイマ・クロック選択レジスタ3 (TPS3)

TPS3レジスタは、カウント・クロックを選択する8ビット・レジスタです。

TPS3レジスタの書き換えは、12ビット・インターバル・タイマの停止状態で可能です。

TPS3レジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、TPS3レジスタは00Hになります。

図8-5 タイマ・クロック選択レジスタ3 (TPS3) のフォーマット

アドレス : F02D5H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TPS3	0	0	0	0	0	TPS302	TPS301	TPS300

TPS302	TPS301	TPS300	カウント・クロックの選択 ^{注1}					
				fCLK = 2 MHz	fCLK = 5 MHz	fCLK = 10 MHz	fCLK = 20 MHz	fCLK = 24 MHz
0	0	0	fil ^{注2}	15 kHz				
0	0	1	fCLK	2 MHz	5 MHz	10 MHz	20 MHz	24 MHz
0	1	0	fCLK/2	1 MHz	2.5 MHz	5 MHz	10 MHz	12 MHz
0	1	1	fCLK/2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz	6 MHz
1	0	0	fCLK/2 ³	250 kHz	625 kHz	1.25 MHz	2.5 MHz	3 MHz
1	0	1	fCLK/2 ⁴	125 kHz	313 kHz	625 kHz	1.25 MHz	1.5 MHz
1	1	0	fCLK/2 ⁵	62.5 kHz	156 kHz	313 kHz	625 kHz	750 kHz
上記以外			設定禁止					

注1. カウント・クロックを変更する場合は、12ビット・インターバル・タイマを停止 (RINTE = 0) させてください。

注2. OSMC.WUTMMCK0 = 1のときに、filを選択します (OSMC.WUTMMCK0 = 0のときはクロックは供給されません)。

注意 ビット7-3には必ず“0”を設定してください。

8.3.5 12ビット・インターバル・タイマ・コントロール・レジスタ (ITMC)

12ビット・インターバル・タイマの動作停止／開始の設定とコンペア値を設定するレジスタです。

ITMCレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0FFFHになります。

図8-6 12ビット・インターバル・タイマ・コントロール・レジスタ (ITMC)のフォーマット

アドレス : FFF90H リセット時 : 0FFFH R/W

略号

15

14

13

12

11-0

ITMC	RINTE	0	0	0	ITCMP11-ITCMP0
------	-------	---	---	---	----------------

RINTE	12ビット・インターバル・タイマの動作制御
0	カウンタ動作停止(カウント・クリア)
1	カウンタ動作開始

ITCMP11-ITCMP0	12ビット・インターバル・タイマのコンペア値設定
001H	「カウント・クロック周期 × (ITCMP設定値 + 1)」の定周期割り込みを発生します。
・	
・	
・	
FFFH	設定禁止
000H	

ITCMP11-ITCMP0 = 001H, FFFH設定時の割り込み周期例

・ ITCMP11-ITCMP0 = 001H, カウント・クロック : fSUB = 15kHz

1/15 [kHz] × (1 + 1) ≐ 0.133 [ms] = 13.3[us]

・ ITCMP11-ITCMP0 = FFFH, カウント・クロック : fSUB = 15kHz

1/15 [kHz] × (4095 + 1) ≐ 273 [ms]

注意1. RINTE ビットを1→0に変更する場合は、INTIT を割り込みマスク・フラグ・レジスタで割り込み処理禁止にしてから書き換えてください。再度動作開始(0→1)する場合は、ITIF フラグをクリアしてから割り込み処理許可にしてください。

注意2. RINTE ビットのリード値は、RINTE ビット設定後、カウント・クロックの1クロック後に反映されます。

注意3. スタンバイ・モードから復帰後に RINTE ビット設定して、再度スタンバイ・モードに移行する場合は、RINTE ビットの書き込み値が反映されたことを確認するか、スタンバイ・モードの復帰からカウント・クロックの1クロック分以上経過後に移行してください。

注意4. ITCMP11-ITCMP0 ビットの設定を変更する場合は、必ず RINTE = 0 のときに行ってください。

ただし、RINTE = 0→1または1→0に変更すると同時にITCMP11-ITCMP0 ビットの設定を変更することは可能です。

8.4 12ビット・インターバル・タイマの動作

8.4.1 12ビット・インターバル・タイマの動作タイミング


ITCMP11-ITCMP0 ビットに設定したカウント値をインターバルとし、繰り返し割り込み要求 (INTIT) を発生する12ビット・インターバル・タイマとして動作します。

RINTE ビットを1に設定すると、12ビット・カウンタがカウントを開始します。

12ビット・カウンタ値がITCMP11-ITCMP0 ビットに設定した値と一致したとき、12ビット・カウンタの値を0にクリアしてカウントを継続すると同時に、割り込み要求信号 (INTIT) を発生します。

12ビット・インターバル・タイマの基本動作を図8-7に示します。

図8-7 12ビット・インターバル・タイマ動作のタイミング
(ITCMP11-ITCMP0 = 0FFH, カウント・クロック : f_{IL} = 15 kHz)




8.4.2 HALT/STOP モードから復帰後にカウンタ動作開始し、再度HALT/STOPモードへの移行

HALTモードもしくはSTOPモードから復帰後にRINTE = 1に設定し、再度HALTモード、STOPモードへ移行する場合は、RINTE = 1に設定してから、RINTEビットの書き込み値が反映されたことを確認するか、復帰からカウント・クロックの1クロック分以上経過後に移行してください。

- RINTE = 1に設定後、RINTEビットが1になるのをポーリングで確認後にHALTモード、STOPモードへ移行する(図8-8 例1参照)。
- RINTE = 1に設定してから、カウント・クロックの1クロック分以上経過後にHALTモード、STOPモードへ移行する(図8-8 例2参照)。

図8-8 RINTE = 1に設定後のHALTモード、STOPモードへの移行手順



第9章 8ビット・インターバル・タイマ

8ビット・インターバル・タイマは8ビット・タイマを2つ(チャンネル0, チャンネル1)持ち、それぞれが独立して動作します。また、2つの8ビット・タイマを連結動作させることで16ビット・タイマとして動作させることができます。

9.1 概要


8ビット・インターバル・タイマはCPUと非同期のf_{IL}クロックで動作する8ビット・タイマです。

表9-1に8ビット・インターバル・タイマの仕様を、図9-1に8ビット・インターバル・タイマのブロック図を示します。

表9-1 8ビット・インターバル・タイマの動作仕様

項目	内容
カウント・ソース (動作クロック)	f_{IL}, f_{IL}/2, f_{IL}/4, f_{IL}/8, f_{IL}/16, f_{IL}/32, f_{IL}/64, f_{IL}/128
動作モード	8ビット・カウンタ・モード チャンネル0, チャンネル1が独立した8ビット・カウンタとして動作するモード 16ビット・カウンタ・モード チャンネル0, チャンネル1を連結して16ビット・カウンタとして動作するモード
割り込み	カウンタがコンペア値と一致したとき出力

図9-1 8ビット・インターバル・タイマのブロック図



TSTARTni (i = 0, 1), TCSMDn, TCLKENn: TRTCRn レジスタのビット

TCKni [2:0]: TRTMDn レジスタのビット

備考 m = 2, 4, 8, 16, 32, 64, 128

n = 0

9.2 入出力端子

8ビット・インターバル・タイマは入出力端子を持ちません。

9.3 レジスタの説明

表9-2に8ビット・インターバル・タイマのレジスタ構成を示します。

表9-2 レジスタ一覧

レジスタ名	シンボル
8ビット・インターバル・タイマ・カウンタ・レジスタ00	TRT00 ^{注1}
8ビット・インターバル・タイマ・カウンタ・レジスタ01	TRT01 ^{注1}
8ビット・インターバル・タイマ・カウンタ・レジスタ0	TRT0 ^{注2}
8ビット・インターバル・タイマ・コンペア・レジスタ00	TRTCMP00 ^{注1}
8ビット・インターバル・タイマ・コンペア・レジスタ01	TRTCMP01 ^{注1}
8ビット・インターバル・タイマ・コンペア・レジスタ0	TRTCMP0 ^{注2}
8ビット・インターバル・タイマ制御レジスタ0	TRTCR0
8ビット・インターバル・タイマ分周レジスタ0	TRTMD0

注1. TRTCRn レジスタのTCSMDnビット = 0のときのみアクセス可能です。

注2. TRTCRn レジスタのTCSMDnビット = 1のときのみアクセス可能です。

備考 n = 0

9.3.1 8ビット・インターバル・タイマ・カウンタ・レジスタ_{ni} (TRT_{ni}) (n = 0, i = 0, 1)

8ビット・インターバル・タイマのカウンタ・レジスタです。カウンタ・クロックによりカウンタ・アップするカウンタです。

TRT_{ni}レジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図9-2 8ビット・インターバル・タイマ・カウンタ・レジスタ_{ni} (TRT_{ni})のフォーマット

アドレス : F0500H (TRT00), F0501H (TRT01) リセット時 : 00H R^{注1,2}

略号	7	6	5	4	3	2	1	0
TRT _{ni}								

注1. TRT_{ni}レジスタはコンペア・レジスタ TRTCMP_{ni}に書き込みアクセス後、カウンタ・クロックで2サイクル後に00Hになります。詳細は、9.4.4 コンペア・レジスタ値の反映タイミングを参照してください。

注2. 8ビット・インターバル・タイマ制御レジスタ_n (TRTCR_n)のモード選択ビット (TCSMD_n)が0の場合のみアクセスが可能になります。

9.3.2 8ビット・インターバル・タイマ・カウンタ・レジスタ_n (TRT_n) (n = 0)

8ビット・インターバル・タイマを16ビット・インターバル・タイマ・モードで使用する場合は16ビットのカウンタ・レジスタです。

TRT_nレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図9-3 8ビット・インターバル・タイマ・カウンタ・レジスタ_n (TRT_n)のフォーマット

アドレス : F0500H (TRT0) リセット時 : 0000H R^{注1,2}

F0501H (TRT01)								F0500H (TRT00)								
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRTn																

注1. TRT_nレジスタはコンペア・レジスタ TRTCMP_nに書き込みアクセス後、カウンタ・クロックで2サイクル後に0000Hになります。詳細は、9.4.4 コンペア・レジスタ値の反映タイミングを参照してください。

注2. 8ビット・インターバル・タイマ制御レジスタ_n (TRTCR_n)のモード選択ビット (TCSMD_n)が1の場合のみアクセスが可能になります。

9.3.3 8ビット・インターバル・タイマ・コンペア・レジスタ_{ni} (TRTCMP_{ni}) ($n = 0, i = 0, 1$)

8ビット・インターバル・タイマのコンペア値レジスタです。

TRTCMP_{ni}レジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。


設定範囲は01H-FFH^{注1}です。

TRT_{n0}, TRT_{n1}レジスタ(カウンタ)との比較値を格納します。

ライト・アクセスによりカウント値(TRT₀)を00Hにクリアします。

コンペア値の書き換えタイミングは、9.4.4 コンペア・レジスタ値の反映タイミングを参照してください。

図9-4 8ビット・インターバル・タイマ・コンペア・レジスタ_{ni} (TRTCMP_{ni})のフォーマット



注1. TRTCMP_{ni}レジスタの00H設定は禁止です。

注2. 8ビット・インターバル・タイマ制御レジスタ_n (TRTCR_n)のモード選択ビット(TCSMD_n)が0の場合のみアクセスが可能になります。

9.3.4 8ビット・インターバル・タイマ・コンペア・レジスタ_n (TRTCMP_n) ($n = 0$)

8ビット・インターバル・タイマを16ビット・インターバル・タイマ・モードで使用する場合のコンペア値レジスタです。

TRTCMP_nレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFFFHになります。

設定範囲は0001H-FFFFH^{注1}です。

TRT_nレジスタ(カウンタ)との比較値を格納します。

ライト・アクセスによりカウント値(TRT_n)を0000Hにクリアします。

コンペア値の書き換えタイミングは、9.4.4 コンペア・レジスタ値の反映タイミングを参照してください。

図9-5 8ビット・インターバル・タイマ・コンペア・レジスタ_n (TRTCMP_n)のフォーマット



注1. TRTCMP_nレジスタの0000H設定は禁止です。

注2. 8ビット・インターバル・タイマ制御レジスタ_n (TRTCR_n)のモード選択ビット(TCSMD_n)が1の場合のみアクセスが可能になります。

9.3.5 8ビット・インターバル・タイマ制御レジスタ n (TRTCRn) (n = 0)

8ビット・インターバル・タイマのカウント停止／開始の設定と8ビット・カウンタ/16ビット・カウンタ動作の切替えを設定するレジスタです。

TRTCRnレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図9-6 8ビット・インターバル・タイマ制御レジスタ n (TRTCRn)のフォーマット

アドレス : F0352H (TRTCR0) リセット時 : 00H R/W^{注3}

略号	7	6	5	4	3	2	1	0
TRTCRn	TCSMDn	0	0	TCLKENn	0	TSTARTn1	0	TSTARTn0

TCSMDn	モード選択
0	8ビット・カウンタとして動作
1	16ビット・カウンタとして動作(チャネル0, チャネル1を連結)
詳細は、9.4 動作説明を参照。	

TCLKENn	8ビット・インターバル・タイマ・クロック許可 注1
0	クロック停止
1	クロック供給

TSTARTn1	8ビット・インターバル・タイマ1カウント開始 注1,2
0	カウント停止
1	カウント開始
8ビット・インターバル・タイマ・モードでは、TSTARTn1ビットに1を書くことによりTRTn1がカウントを開始し、0を書くことによりカウントを停止します。	
16ビット・インターバル・タイマ・モードでは、未使用のため無効になります。詳細は、9.4 動作説明を参照。	

TSTARTn0	8ビット・インターバル・タイマ0カウント開始 注1,2
0	カウント停止
1	カウント開始
8ビット・インターバル・タイマ・モードでは、TSTARTn0ビットに1を書くことによりTRTn0がカウントを開始し、0を書くことによりカウントを停止します。	
16ビット・インターバル・タイマ・モードでは、TSTARTn0ビットに1を書くことによりTRTnがカウントを開始し、0を書くことによりカウントを停止します。詳細は、9.4 動作説明を参照。	

- 注1. 8ビット・インターバル・タイマを設定するには、必ず最初にTCLKENnビットを1に設定してください。クロックを停止させる場合、TSTARTn0およびTSTARTn1に0を設定後、動作クロック(f_{IL})で1サイクル以上経過後にTCLKENnビットに0を設定してください。詳細は、9.5.3 8ビット・インターバル・タイマ設定手順についてを参照してください。
- 注2. TSTARTn0, TSTARTn1, TCSMDnビットの使用上の注意は、9.5.1 動作モード設定変更についてを参照してください。
- 注3. ビット6, 5, 3, 1は、Read Onlyです。ライトする場合は、0を書き込んでください。リードする場合は、0が読み込まれます。

9.3.6 8ビット・インターバル・タイマ分周レジスタn (TRTMDn) (n = 0)

8ビット・インターバル・タイマのカウント・ソースの分周比選択を設定するレジスタです。

TRTMDnレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図9-7 8ビット・インターバル・タイマ分周レジスタn (TRTMDn)のフォーマット

アドレス : F0353H (TRTMD0) リセット時 : 00H R/W^{注4}

略号	7	6	5	4	3	2	1	0
TRTMDn	—	TCKn1			—	TCKn0		

TCKn1			8ビット・インターバル・タイマ1分周選択 注1, 2, 3
ビット6	ビット5	ビット4	
0	0	0	fIL
0	0	1	fIL/2
0	1	0	fIL/4
0	1	1	fIL/8
1	0	0	fIL/16
1	0	1	fIL/32
1	1	0	fIL/64
1	1	1	fIL/128

8ビット・インターバル・タイマ・モードでは、TCKn1に設定したカウント・ソースによりTRTn1がカウントします。

16ビット・インターバル・タイマ・モードでは、使用しないため“000”に設定してください。詳細は、9.4 動作説明を参照。

TCKn0			8ビット・インターバル・タイマ1分周選択 注1, 2, 3
ビット2	ビット1	ビット0	
0	0	0	fIL
0	0	1	fIL/2
0	1	0	fIL/4
0	1	1	fIL/8
1	0	0	fIL/16
1	0	1	fIL/32
1	1	0	fIL/64
1	1	1	fIL/128

8ビット・インターバル・タイマ・モードでは、TCKn0に設定したカウント・ソースによりTRTn0がカウントします。

16ビット・インターバル・タイマ・モードでは、TCKn0に設定したカウント・ソースによりTRTnがカウントします。詳細は、9.4 動作説明を参照。

注1. カウント中にカウント・ソースの切り替えをしないでください。カウント・ソースを切替えるときは、TRTCRnレジスタのTSTARTnビットが0 (カウント停止)の時に、設定してください。

注2. 未使用チャネルのTCKniは000Bに設定してください。

注3. TCKni (i = 0, 1)ビットは、必ずTRTCMPniレジスタの設定前に設定してください。

注4. ビット7, 3は、Read Onlyです。ライトする場合は、0を書き込んでください。リードする場合は、0が読み込まれます。

9.4 動作説明

9.4.1 カウンタ・モード

8ビット・カウンタ・モード/16ビット・カウンタ・モードの2種類のモードを持ちます。表9-3に8ビット・カウンタ・モード時の使用レジスタと設定値を、表9-4に16ビット・カウンタ・モード時の使用レジスタと設定値を示します。

表9-3 8ビット・カウンタ・モード時の使用レジスタと設定値

レジスタ名(シンボル)	ビット	機能
8ビット・インターバル・タイマ・カウンタ・レジスタ n0 (TRTn0)	7-0	チャンネル0側の8ビット・カウンタ。 カウント値が読み出せます。
8ビット・インターバル・タイマ・カウンタ・レジスタ n1 (TRTn1)	7-0	チャンネル1側の8ビット・カウンタ。 カウント値が読み出せます。
8ビット・インターバル・タイマ・コンペア・レジスタ n0 (TRTCMPn0)	7-0	チャンネル0側の8ビット・コンペア値。 コンペア値を設定してください。
8ビット・インターバル・タイマ・コンペア・レジスタ n1 (TRTCMPn1)	7-0	チャンネル1側の8ビット・コンペア値。 コンペア値を設定してください。
8ビット・インターバル・タイマ制御レジスタ n (TRTCRn)	TSTARTn0	チャンネル0側のカウント開始/停止を選択してください。
	TSTARTn1	チャンネル1側のカウント開始/停止を選択してください。
	TCLKENn	1に設定してください。
	TCSMDn	0に設定してください。
8ビット・インターバル・タイマ分周レジスタ n (TRTMDn)	TCKn0	チャンネル0側のカウント・クロックを選択してください。
	TCKn1	チャンネル1側のカウント・クロックを選択してください。

備考 n = 0

表9-4 16ビット・カウンタ・モード時の使用レジスタと設定値

レジスタ名(シンボル)	ビット	機能
8ビット・インターバル・タイマ・カウンタ・レジスタ n (TRTn)	15-0	16ビット・カウンタ。 カウント値が読み出せます。
8ビット・インターバル・タイマ・コンペア・レジスタ n (TRTCMPn)	15-0	16ビット・コンペア値。 コンペア値を設定してください。
8ビット・インターバル・タイマ制御レジスタ n (TRTCRn)	TSTARTn0	カウント開始/停止制御を選択してください。
	TSTARTn1	0に設定してください。
	TCLKENn	1に設定してください。
	TCSMDn	1に設定してください。
8ビット・インターバル・タイマ分周レジスタ n (TRTMDn)	TCKn0	カウント・クロックを選択してください。
	TCKn1	000Bに設定してください。


備考 n = 0

9.4.2 タイマ動作

分周レジスタ (TRTMDn) の TCKni ($n = 0, i = 0, 1$) ビットにより選択されたカウント・ソースで、アップ・カウントします。カウント・ソースが入力されるごとにカウント値が1だけ増加し、カウント値がコンペア値になったあと、次のカウント・ソースが入力されるとコンペア・マッチし、割り込み要求を発生します。割り込み要求はカウント・ソース同期の1パルスで出力されます。ただし、TRTCRn レジスタの TSTARTni ビットを0に設定し、カウント値が00hで停止した場合は、割り込み信号 (INTITnm) がハイ・レベルで固定されます。その間はデータ・トランスファ・コントローラの DTC 起動要因、またはイベント・リンク・コントローラのイベント発生元に使用している場合は、起動要因またはイベントが発生し続けます。

また、動作停止時には停止直前のカウンタ値を保持し続けます。カウント値をクリアする場合は、TRTCMPni レジスタのコンペア値を再設定してください。TRTCMPni レジスタに書き込み後、カウント・ソースで2サイクル後にカウント値がクリアされます。

図9-8 タイマ動作例



備考 $n = 0$ $i = 0, 1$ m, p : TRTCMPni レジスタの設定値

ただし、カウント動作開始時の最初の00H カウント期間は、TRTCR レジスタの TSTARTni ($i = 0, 1$) ビットに1を書き込むタイミングにより、下記のように可変します。

- カウント・ソース (f_{IL}) 選択時
 - 最大: カウント・ソースで2サイクル
 - 最小: カウント・ソースで1サイクル
- カウント・ソース (f_{IL}/2^m) 選択時
 - 最大: カウント・ソース1サイクル
 - 最小: 選択クロック (f_{IL}) 1サイクル

カウント値がコンペア値と一致した場合、次のカウント・ソースでカウント値はクリアされます。また、TRTCMPn_iレジスタのコンペア値を書き換えた場合も、書き込み後カウント・ソースで2サイクル後にカウント値がクリアされます。

8/16ビット・カウンタ・モード時割り込み要因を、以下の表9-5に示します。

表9-5 8/16ビット・カウンタ・モード時割り込み要因

割り込み名称	8ビット・カウンタ・モード要因	16ビット・カウンタ・モード要因
INTIT _{n0}	チャンネル0コンペア・マッチ後、次のカウント・ソースの立ち上がり	コンペア・マッチ後、次のカウント・ソースの立ち上がり
INTIT _{n1}	チャンネル1コンペア・マッチ後、次のカウント・ソースの立ち上がり	未発生

備考 n = 0


9.4.3 開始/停止タイミング

9.4.3.1 カウント・ソース (fil) 選択時

TRTCRn レジスタの TSTARTni ($n = 0, i = 0, 1$) ビットに1を書き込み後、次の低速オンチップ・オシレータ・クロック (fil) でカウントが開始され、その次のカウント・ソース (fil) でカウンタが 00H から 01H にカウント・アップされます。同様に、TSTARTni ビットに0を書き込み後、低速オンチップ・オシレータ・クロック (fil) でカウント・アップ後にカウントが停止します。

カウント動作の開始/停止タイミングを図9-9、カウント停止→コンペア設定(カウント・クリア)→カウント開始のタイミングを図9-10に示します。図9-9、図9-10は、8ビット・カウンタ・モード時の反映タイミングですが、16ビット・カウンタ・モードでも同タイミングの動作となります。


図9-9 カウント開始/停止動作例(fil選択時)



TRTCRn レジスタの TCSMDn ビットが0 (8ビット・カウンタ動作)

備考 $n = 0$
 $i = 0, 1$

図9 - 10 カウント停止→カウント・クリア→カウント開始動作例 (fil選択時)



TRTCRnレジスタのTCSMDnビットが0 (8ビット・カウンタ動作)

備考 n = 0
i = 0, 1

9.4.3.2 カウント・ソース (fil/2^m) 選択時

TRTCRn レジスタの TSTARTni (n = 0, i = 0, 1) ビットに 1 を書き込み後、次の低速オンチップ・オシレータ・クロック (fil) でカウントが開始され、その次のカウント・ソース (fil/2^m) でカウンタが 00H から 01H にカウント・アップされます。同様に、TSTARTni ビットに 0 を書き込み後、次の低速オンチップ・オシレータ・クロック (fil) でカウントが停止します。


ただし、タイマカウント開始時の最初の 00H カウント期間は、TSTARTni ビットの書き込みタイミングと次のカウント・ソースのタイミングによって下記のようにカウント・ソース 1 サイクルよりも短くなります。

最小：低速オンチップ・オシレータ・クロック (fil) 1 サイクル

最大：カウント・ソース 1 サイクル


カウント動作の開始/停止タイミングを図9-11、カウント停止→コンペア・レジスタ設定(カウント・クリア)→カウント開始のタイミングを図9-12に示します。図9-11、図9-12は、8ビット・カウンタ・モード時の反映タイミングですが、16ビット・カウンタ・モードでも同タイミングの動作となります。

図9-11 カウント開始/停止動作例 (fil/2^m 選択時)



TRTCRn レジスタの TCSMDn ビットが 0 (8ビット・カウンタ動作)

備考 n = 0
i = 0, 1

図9-12 カウント停止→カウント・クリア→カウント開始動作例 (fil/2^m選択時)

TRTCRn レジスタの TCSMDn ビットが0 (8ビット・カウンタ動作)

備考 n = 0


i = 0, 1

9.4.4 コンペア・レジスタ値の反映タイミング

TRTCMPn_i (n = 0, i = 0, 1) レジスタの値が反映されるタイミングはTRTCR_n レジスタのTSTART_{ni} ビットの値によらず、同じタイミングとなります。TRTCMPn_i への書き込みアクセス後、カウント・ソースで2サイクル後にコンペア・レジスタに格納されます。コンペア・レジスタ格納時にカウント値はクリアされ (8ビット・カウンタ・モード : 00H, 16ビット・カウンタ・モード : 0000H) になります。

図9 - 13に書き換え動作のタイミング図を示します。図9 - 13は、8ビット・カウンタ・モード時の反映タイミングですが、16ビット・カウンタ・モードでも同タイミングの動作となります。

図9 - 13 コンペア値書き換え動作のタイミング図




備考 n = 0
i = 0, 1

9.4.5 8ビット・インターバル・タイマの設定手順


8ビット・インターバル・タイマの設定手順を以下に示します。

図9 - 14 8ビット・インターバル・タイマの設定手順フロー

8ビット・インターバル・タイマ動作開始手順



8ビット・インターバル・タイマ動作停止手順



9.5 8ビット・インターバル・タイマ使用上の注意事項

9.5.1 動作モード設定変更について

TCSMDnビット, TCKni ($n = 0, i = 0, 1$)ビットの設定変更は, TRTCRnレジスタのTSTARTniビットが0 (カウント停止)中に設定してください。また, TSTARTniビットを1から0に書き換え後(カウント停止), 8ビット・インターバル・タイマ関連レジスタ (TRTCRn, TRTMDn)にアクセスする場合, filで1サイクル以上経過後にアクセスしてください。

9.5.2 コンペア・レジスタへのアクセスについて

同一のコンペア・レジスタ (TRTCMPn0, TRTCMPn1, TRTCMPn)に連続して書き込みしないでください。連続して書くときは, 書き込み間隔をカウント・ソースクロックの2サイクル以上空けてください。

また, コンペア・レジスタ (TRTCMPn0, TRTCMPn1, TRTCMPn) への書き込みは, 必ずカウント・ソースが発振している状態で, 8ビット・インターバル・タイマ・クロック許可ビット (TCLKENn) を1に設定したあとに書き込みを実施してください。

9.5.3 8ビット・インターバル・タイマ設定手順について

クロックを供給する場合, 最初に8ビット・インターバル・タイマ制御レジスタn (TRTCRn)の8ビット・インターバル・タイマ・クロック許可ビット (TCLKENn)を1に設定したあとに, TSTARTniビットを設定してください。(TCLKENn, TSTARTniビットを同時に変更しないでください。)

クロックを停止させる場合, TSTARTniを0に設定したあと, filで1サイクル以上経過後にTCLKENnビットを0に設定してください。

第10章 16ビット・タイマKB0

16ビット・タイマKB0は電源や照明制御に適したPWM出力を生成可能なタイマです。

10.1 16ビット・タイマKB0の機能

16ビット・タイマKB0は、それぞれ2つの出力を持つPWM出力専用のタイマで、最大2出力のPWM出力を生成することができます。また、ハーフブリッジ回路（2出力）を制御する相補PWM出力を生成することができます。さらに、コンパレータやINTP10、INTP11と連動してPWM出力の緊急停止を実現することができます。

16ビット・タイマKB0には、次のような機能があります。

(1) PWM出力

- PWM出力のデューティおよび周期は、タイマ動作中に変更することができます。
- タイマ停止中のデフォルト・レベルとタイマ動作中のアクティブ・レベルをそれぞれハイ・レベルまたはロウ・レベルに設定することができます。

(2) トリガ出力（ELCイベント発生信号出力）

16ビット・タイマKBトリガ・コンペア・レジスタ0 (TKBTGCR0)を使用して、ELCイベント発生元に出 forceすることができます。

(3) タイマ・リスタート機能（コンパレータ、INTPと連動）

トリガ要因（コンパレータ0, 1出力、INTP10、INTP11）の発生により、CPUを介さずにタイマ出力をリスタートすることができます。本機能を使用することにより、たとえば臨界導通モードのPFC制御が実現可能です。

(4) 強制出力停止機能1（コンパレータと連動）

トリガ要因（コンパレータ0, 1出力）の発生により、CPUを介さずに16ビット・タイマKBn回路の動作クロックf_{KBKC}と非同期でタイマ出力をHi-Z、ハイ／ロウ・レベル固定状態にすることができます。強制出力停止機能1のストップ・トリガの設定により、16ビット・タイマKBn回路の動作クロックf_{KBKC}と同期して強制出力停止状態は解除されます。

(5) 強制出力停止機能2（コンパレータ、INTPと連動）

トリガ要因（コンパレータ0, 1出力、INTP10、INTP11）の発生により、CPUを介さずに16ビット・タイマKBn回路の動作クロックf_{KBKC}と非同期でタイマ出力をハイ／ロウ・レベル固定状態にすることができます。トリガ要因発生後の次のカウンタの周期開始、またはトリガ要因信号がインアクティブになった次のカウンタ周期開始のタイミングで強制出力停止状態は解除されます。

(6) PWM出力ディザリング機能

16周期ごとに設定デューティ+1の波形を0～15回の範囲で出力させることができます。本機能を使用することにより、タイマKBn 16周期間の平均分解能として、カウント・クロックの16倍に向上したPWMを出力することができます。

(7) PWM出力ソフト・スタート機能

PWM出力スタート後に設定デューティまで自動的にデューティを増加させるソフト・スタートが実現できます。

初期デューティおよびデューティ+1増加周期を設定可能です。

(8) 最大周波数リミット機能

タイマ・リスタート機能使用時に、設定した最大周波数より早いタイミングでトリガが発生した場合に、設定した最大周波数までリスタートを保留することができます。

(9) インターリーブPFC出力モード

タイマ・リスタート機能時に、外部要因により2つの出力を自動で交互にリスタート出力することができます。臨界導通モードのインターリーブPFC制御が実現可能です。

備考 臨界導通モードとは、インダクタ電流がゼロになることを検出してスイッチングFETをオンにするPFC制御の方式です。

10.2 16ビット・タイマKB0の構成

16ビット・タイマKB0は、次のハードウェアで構成されています。


表 10 - 1 16ビット・タイマKB0の構成

項目	構成
タイマ／カウンタ	16ビット・タイマ・カウンタ KBn (TKBCNTn)
レジスタ	16ビット・タイマKBコンペア・レジスタ n0-n3 (TKBCRn0-TKBCRn3) 16ビット・タイマKBトリガ・コンペア・レジスタ n (TKBTGCRn)
タイマ出力	TKBO0, TKBO1
制御レジスタ	周辺イネーブル・レジスタ 2 (PER2) 周辺リセット制御レジスタ 2 (PRR2) タイマ・クロック選択レジスタ 2 (TPS2) 16ビット・タイマKB動作制御レジスタ n0 (TKBCTLn0) 16ビット・タイマKB動作制御レジスタ n1 (TKBCTLn1) 16ビット・タイマKB出力制御レジスタ n0 (TKBIOCn0) 16ビット・タイマKB出力制御レジスタ n1 (TKBIOCn1) 16ビット・タイマKBフラグ・レジスタ n (TKBFLGn) 16ビット・タイマKBトリガ・レジスタ n (TKBTGRn) 16ビット・タイマKBクリア・トリガ・レジスタ n (TKBCLRn) 16ビット・タイマKBディザリング数レジスタ n0, n1 (TKBDNRn0, TKBDNRn1) 16ビット・タイマKBコンペア1L & ディザリング数レジスタ n0 (TKBCRLDn0) 16ビット・タイマKBコンペア3L & ディザリング数レジスタ n1 (TKBCRLDn1) 16ビット・タイマKBソフト・スタート・初期デューティ・レジスタ n0, n1 (TKBSIRn0, TKBSIRn1) 16ビット・タイマKBソフト・スタート・ステップ幅レジスタ n0, n1 (TKBSSRn0, TKBSSRn1) 16ビット・タイマKB最大周波数リミット設定レジスタ n (TKBMFRn) 周辺機能切り替えレジスタ 0 (PFSEL0) 外部割り込みエッジ許可レジスタ (INTPEG) ポート・モード・コントロール・レジスタ 3 (PMC3) ポート・モード・レジスタ 3 (PM3) ポート・レジスタ 3 (P3)

備考 n = 0

図10-1にブロック図を示します。

図10-1 16ビットタイマKB0のブロック図



備考1. f_KBKC : 16ビット・タイマKBn, KC0回路全体の動作クロック

f_KBn : 16ビット・タイマKBnのカウント・クロック

備考2. n = 0

10.2.1 16ビット・タイマKBコンペア・レジスタn0-n3 (TKBCRn0-TKBCRn3)

TKBCRnmは、タイマ・カウント中 (TKBCEn = 1) にリフレッシュ (同値書き込み) および値の書き換えが可能です。タイマ動作中にTKBCRnmの値を書き換える場合、その値はラッチされ、下記のタイミングでTKBCRnmに転送され、TKBCRnmの値が変更されます。

- ・カウンタのカウント動作開始時 (TKBCEn = 0)
- ・一斉書き換えのトリガ発生時 (TKBRDTn = 1 または 外部トリガ (TKBTSEn = 1 のとき))

16ビット単位でリード／ライト可能です。

リセット信号の発生により、0000Hになります。

図10-2 16ビット・タイマKBコンペア・レジスタnm (TKBCRnm) のフォーマット

アドレス : F0400H (TKBCR00), F0402H (TKBCR01), F0404H (TKBCR02), F0406H (TKBCR03)

リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TKBCRnm																

備考 n = 0, m = 0-3

10.2.2 16ビット・タイマKBトリガ・コンペア・レジスタn (TKBTGCRn)

TKBTGCRnは、タイマ・カウント中 (TKBCEn = 1) にリフレッシュ (同値書き込み) および値の書き換えが可能です。タイマ動作中にTKBTGCRnの値を書き換える場合、その値はラッチされ、下記のタイミングでTKBTGCRnに転送され、TKBTGCRnの値が変更されます。

- ・カウンタのカウント動作開始時 (TKBCEn = 0)
- ・一斉書き換えのトリガ発生時 (TKBRDTn = 1 または 外部トリガ (TKBTSEn = 1 のとき))

本レジスタによる周期信号をA/D変換のハードウェア・トリガとして使用可能です。

16ビット単位でリード／ライト可能です。

リセット信号の発生により、0000Hになります。

図10-3 16ビット・タイマKBトリガ・コンペア・レジスタn (TKBTGCRn) のフォーマット

アドレス : F0408H (TKBTGCR0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TKBTGCRn																

備考 n = 0

10.3 16ビット・タイマKB0を制御するレジスタ

16ビット・タイマKB0を制御するレジスタを次に示します。

- 周辺イネーブル・レジスタ2 (PER2)
- 周辺リセット制御レジスタ2 (PRR2)
- タイマ・クロック選択レジスタ2 (TPS2)
- 16ビット・タイマKB動作制御レジスタ n0, n1 (TKBCTLn0, TKBCTLn1)
- 16ビット・タイマKB出力制御レジスタ n0, n1 (TKBIOcn0, TKBIOcn1)
- 16ビット・タイマKBフラグ・レジスタ n (TKBFLGn)
- 16ビット・タイマKBトリガ・レジスタ n (TKBTRGn)
- 16ビット・タイマKBクリア・トリガ・レジスタ n (TKBCLRn)
- 16ビット・タイマKBディザリング数レジスタ n0, n1 (TKBDNRn0, TKBDNRn1)
- 16ビット・タイマKBコンペア1L & ディザリング数レジスタ n0 (TKBCRLDn0)
- 16ビット・タイマKBコンペア3L & ディザリング数レジスタ n1 (TKBCRLDn1)
- 16ビット・タイマKBソフト・スタート・初期デューティ・レジスタ n0, n1 (TKBSIRn0, TKBSIRn1)
- 16ビット・タイマKBソフト・スタート・ステップ幅レジスタ n0, n1 (TKBSSRn0, TKBSSRn1)
- 16ビット・タイマKB最大周波数リミット設定レジスタ n (TKBMFRn)
- 周辺機能切り替えレジスタ0 (PFSEL0)
- 外部割り込みエッジ許可レジスタ (INTPEG)
- ポート・モード・コントロール・レジスタ3 (PMC3)
- ポート・モード・レジスタ3 (PM3)
- ポート・レジスタ3 (P3)

10.3.1 周辺イネーブル・レジスタ2 (PER2)

PER2 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

タイマKB0を使用する場合は、必ずビット0 (TKB0EN) を1に設定してください。

PER2 レジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PER2 レジスタは00Hになります。

図10 - 4 周辺イネーブル・レジスタ2 (PER2) のフォーマット

アドレス : F00FCH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER2	TMKAEN	0	DOCEN	0	0	0	0	TKB0EN

TKB0EN	タイマKB0の入カクロックの制御
0	入カクロック供給停止 ・タイマKB0で使用するSFRへのライト不可
1	入カクロック供給 ・タイマKB0で使用するSFRへのリード／ライト可

注意 タイマKB0の設定をする際には、必ず最初にTKB0EN = 1の設定を行ってください。TKB0EN = 0の場合は、タイマKB0の制御レジスタへの書き込みは無視され、読み出し値もすべて初期値となります (タイマ・クロック選択レジスタ2 (TPS2), ポート・モード・コントロール・レジスタ3 (PMC3), ポート・モード・レジスタ3 (PM3), ポート・レジスタ3 (P3) は除く)。

10.3.2 周辺リセット制御レジスタ2 (PRR2)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR2 レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

16ビット・タイマKB0をリセットする場合は、必ずビット0 (TKB0RES) を1に設定してください。

PRR2 レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR2 レジスタは00Hになります。

図10 - 5 周辺リセット制御レジスタ2 (PRR2) のフォーマット

アドレス : F00FDH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR2	TMKARES	0	DOCRES	0	0	0	0	TKB0RES

TKB0RES	16ビット・タイマKB0のリセット制御
0	16ビット・タイマKB0のリセット解除
1	16ビット・タイマKB0はリセット状態

10.3.3 タイマ・クロック選択レジスタ2 (TPS2)

TPS2 レジスタは、外部プリスケアラからタイマKB0に共通して供給される2種類の動作クロック (CK20, CK21) を選択する16ビット・レジスタです。TPS2レジスタのビット6-4でCK21を、ビット2-0でCK20を選択します。

タイマ動作中のTPS2レジスタの書き換えは、次の場合のみ可能です。

TPS200-TPS202ビットが書き換え可能な場合 (n = 0) :

動作クロックにCK20を選択 (TKBCKSn = 0) しているタイマがすべて停止状態 (TKBCEn = 0)

TPS210-TPS212ビットが書き換え可能な場合 (n = 0) :

動作クロックにCK21を選択 (TKBCKSn = 1) しているタイマがすべて停止状態 (TKBCEn = 0)

TPS2レジスタは8ビット・メモリ操作命令で設定します。

リセット信号の発生により、TPS2レジスタは00Hになります。

図10-6 タイマ・クロック選択レジスタ2 (TPS2) のフォーマット

アドレス : F02D4H リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

TPS2	0	TPS 212	TPS 211	TPS 210	0	TPS 202	TPS 201	TPS 200
------	---	------------	------------	------------	---	------------	------------	------------

・ユーザ・オプション・バイト(000C2H/010C2H)のFRQSEL4 = 0のとき

TPS 2k2	TPS 2k1	TPS 2k0	タイマKB動作クロック (CK2k) の選択 (k = 0, 1)					
				fCLK = 2 MHz	fCLK = 5 MHz	fCLK = 10 MHz	fCLK = 20 MHz	fCLK = 24 MHz
0	0	0	fCLK	2 MHz	5 MHz	10 MHz	20 MHz	24 MHz
0	0	1	fCLK/2	1 MHz	2.5 MHz	5 MHz	10 MHz	12 MHz
0	1	0	fCLK/2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz	6 MHz
0	1	1	fCLK/2 ³	250 kHz	625 kHz	1.25 MHz	2.5 MHz	3 MHz
1	0	0	fCLK/2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz	1.5 MHz
1	0	1	fCLK/2 ⁵	62.5 kHz	156.2 kHz	312.5 kHz	625 kHz	750 kHz
上記以外			設定禁止					

・ユーザ・オプション・バイト(000C2H/010C2H)のFRQSEL4 = 1のとき

TPS2k2	TPS2k1	TPS2k0	タイマKB動作クロック (CK2k) の選択 (k = 0, 1)				
				fHOCO = 6 MHz	fHOCO = 12 MHz	fHOCO = 24 MHz	fHOCO = 48 MHz
0	0	0	fHOCO	6 MHz	12 MHz	24 MHz	48 MHz
0	0	1	fHOCO/2	3 MHz	6 MHz	12 MHz	24 MHz
0	1	0	fHOCO/2 ²	1.5 MHz	3 MHz	6 MHz	12 MHz
0	1	1	fHOCO/2 ³	750 kHz	1.5 MHz	3 MHz	6 MHz
1	0	0	fHOCO/2 ⁴	375 kHz	750 kHz	1.5 MHz	3 MHz
1	0	1	fHOCO/2 ⁵	187.5 kHz	375 kHz	750 kHz	1.5 MHz
上記以外			設定禁止				

注意1. fCLKに選択しているクロックを変更 (システム・クロック制御レジスタ (CKC) の値を変更) する場合は、タイマKB0を停止 (TKBCEn = 0) させてください。

注意2. ビット7, 3には, 必ず0を設定してください。

備考 fCLK : CPU／周辺ハードウェア・クロック周波数

fHOCO : 高速オンチップ・オシレータ・クロック周波数

10.3.4 16ビット・タイマKB動作制御レジスタn0 (TKBCTLn0)

TKBCTLn0は、ソフト・スタート機能、ディザリング機能、最大周波数リミット機能、インターリーブPFC出力モード、外部トリガによるコンペア・レジスター斉書き換え機能、タイマ・リスタート・トリガの設定をするレジスタです。

TKBCTLn0は、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図10-7 16ビット・タイマKB動作制御レジスタn0 (TKBCTLn0) のフォーマット (1/2)

アドレス: F0422H リセット時: 0000H R/W

略号	15	14	13	12	11	10	9	8
TKBCTLn0	0	0	TKBSSEn1	TKBDIEn1	0	0	TKBSSEn0	TKBDIEn0
	7	6	5	4	3	2	1	0
	TKBMFEn	0	TKBIRSn1	TKBIRSn0	0	TKBTSEn	TKBSTSn1	TKBSTSn0
TKBSSEn1	TKBOPのPWM出力ソフト・スタート機能の制御							
0	PWM出力ソフト・スタート機能を使用しない							
1	PWM出力ソフト・スタート機能を使用する							
TKBDIEn1	TKBOPのPWM出力カディザリング機能の制御							
0	PWM出力カディザリング機能を使用しない							
1	PWM出力カディザリング機能を使用する							
TKBMFEn	TKBO0, TKBO1の最大周波数リミット機能の制御							
0	最大周波数リミット機能を使用しない							
1	最大周波数リミット機能を使用する							
TKBIRSn1	TKBIRSn0	インターリーブPFC出力モードにおけるTKBO1即時出力する INTP11入力受け付け範囲設定						
0	0	T/2～T/2+T/64						
0	1	T/2～T/2+T/32						
1	0	T/2～T/2+T/16						
1	1	T/2～T/2+T/8						
TKBTSEn	外部トリガによるコンペア・レジスター斉書き換え機能の制御							
0	外部トリガによるコンペア・レジスター斉書き換え機能を使用しない							
1	外部トリガによるコンペア・レジスター斉書き換え機能を使用する							

備考1. n = 0, p = 0, 1

備考2. Tは直前のリスタート周期

図10-7 16ビット・タイマKB動作制御レジスタn0 (TKBCTLn0) のフォーマット (2/2)

TKBSTSn1	TKBSTSn0	タイマKBnのリスタート・トリガの選択
0	0	トリガ入力を使用しない
0	1	外部割り込み信号 (INTP10)
1	0	外部割り込み信号 (INTP11)
1	1	PFSEL0 レジスタのCTRGSEL1, CTRGSEL0 ビットで指定するコンパレータの検出信号

注意1. タイマ動作中に、TKBCTLn0 レジスタを書き換えないでください。ただし、TKBCTLn0 レジスタにリフレッシュ（同値書き込み）することは可能です。

注意2. ビット15, 14, 11, 10, 6, 3には必ず0を設定してください。

注意2. INTP10/INTP11の設定は第19章 コンパレータを参照してください。

備考1. n = 0, p = 0, 1

10.3.5 16ビット・タイマKB動作制御レジスタn1 (TKBCTLn1)

TKBCTLn1は、16ビット・タイマの動作の制御とカウント・クロックの設定をするレジスタです。

TKBCTLn1は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図10-8 16ビット・タイマKB動作制御レジスタn1 (TKBCTLn1) のフォーマット

アドレス : F0429H リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

TKBCTLn1	TKBCE0	0	0	TKBCKS0	0	0	TKBMD01	TKBMD00
----------	--------	---	---	---------	---	---	---------	---------

TKBCEn	タイマKBnの動作制御
0	タイマ動作停止 (カウンタはFFFF)
1	タイマ動作許可

TKBCKS0	タイマKB0のクロック選択
0	TPS202-TPS200ビットで選択したCK20クロック
1	TPS212-TPS210ビットで選択したCK21クロック

TKBMDn1	TKBMDn0	タイマKBnの動作モードの選択
0	0	単体動作モード (マスタ使用)
1	1	インターリーブPFC出力モード
上記以外		設定禁止

注意1. タイマ動作中に、TKBCTLn1レジスタを書き換えないでください。ただし、TKBCTLn1レジスタにリフレッシュ (同値書き込み) することは可能です。

注意2. TKBCTLn1は、ビット6, 5, 3, 2に必ず0を設定してください。

備考 n = 0

10.3.6 16ビット・タイマKB出力制御レジスタ n0 (TKBIOcn0)

TKBIOcn0は、16ビット・タイマKBn出力 (TKBOP) のデフォルト・レベル/アクティブ・レベルを設定するレジスタです。

TKBIOcn0は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図 10 - 9 16ビット・タイマKB出力制御レジスタ n0 (TKBIOcn0) のフォーマット

アドレス : F0426H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TKBIOcn0	0	0	0	0	TKBTOLn1	TKBTOLn0	TKBTODn1	TKBTODn0

TKBTOLnp	タイマ出力TKBOPのアクティブ・レベル設定
0	ハイ・レベル
1	ロウ・レベル

TKBTODnp	タイマ出力TKBOPのデフォルト・レベル設定
0	ロウ・レベル
1	ハイ・レベル

注意1. タイマ動作中に、TKBIOcn0レジスタを書き換えないでください。ただし、TKBIOcn0レジスタにリフレッシュ (同値書き込み) することは可能です。

注意2. ビット7-4には必ず0を設定してください。

注意3. 実際のTKBOP端子の出力は、TKBOP出力のほかに、兼用ポートのポート・モード・レジスタ (PMxx) とポート・レジスタ (Pxx) によって決まります。

備考 n = 0, p = 0, 1

10.3.7 16ビット・タイマKB出力制御レジスタn1 (TKBIOCN1)

TKBIOCN1は、16ビット・タイマKBn出力 (TKBOP) の出力禁止／許可を制御するレジスタです。

TKBIOCN1は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図 10 - 10 16ビット・タイマKB出力制御レジスタn1 (TKBIOCN1) のフォーマット

アドレス : F0428H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TKBIOCN1	0	0	0	0	0	0	TKBTOEn1	TKBTOEn0
TKBTOEnp	タイマ出力TKBOPの出力許可／禁止							
0	タイマ出力禁止 (TKBTODnp = 0の場合、ロウ・レベル出力。TKBTODnp = 1の場合、ハイ・レベル出力)							
1	タイマ出力許可							

注意1. タイマ動作中に、TKBIOCN1レジスタを書き換え可能です。

注意2. ビット7-2には必ず0を設定してください。

注意3. 実際のTKBOP端子の出力は、TKBOP出力のほかに、兼用ポートのポート・モード・レジスタ (PMxx) とポート・レジスタ (Pxx) によって決まります。

備考 n = 0, p = 0, 1

10.3.8 16ビット・タイマKBフラグ・レジスタ_n (TKBFLG_n)

TKBFLG_nは、16ビット・タイマKB_nのステータス・フラグを表示するレジスタです。

TKBFLG_nは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出します。

リセット信号の発生により、00Hになります。

図10-11 16ビット・タイマKBフラグ・レジスタ_n (TKBFLG_n) のフォーマット

アドレス : F0413H リセット時 : 00H R

略号	7	6	5	4	3	2	1	0
TKBFLG _n	TKBSSF _{n1}	TKBSSF _{n0}	TKBSEF _{n1}	TKBSEF _{n0}	TKBIRF _n	TKBIEF _n	TKBMFF _n	TKBRSF _n
TKBSSF _n	TKBOp端子のPWM出力ソフト・スタート機能のステータス・フラグ							
0	PWM出力ソフト・スタート停止中							
1	PWM出力ソフト・スタート実行中							
TKBSEF _n	TKBOp端子のPWM出力ソフト・スタート機能のエラー・フラグ							
0	エラー未発生、またはTKBCLSE _n によるクリアの完了							
1	エラー発生 (PWM出力ソフト・スタート実行中 (TKBSSF _n = 1) にTKBRDT _n = 1が発生)							
TKBIRF _n	インターリーブPFCモードでのINTP11トリガ未検出エラー・フラグ							
0	エラー未発生、またはTKBCLIR _n によるクリアの完了							
1	エラー発生 (0 ~ T/2とTKBIRSn ₁ , TKBIRSn ₀ で設定した判定範囲内にINTP11トリガ未検出)							
TKBIEF _n	インターリーブPFCモードでのINTP11トリガ多重検出エラー・フラグ							
0	エラー未発生、またはTKBCLIE _n によるクリアの完了							
1	エラー発生 (TKBO1のアクティブ出力中に、再度INTP11トリガを検出)							
TKBMFF _n	最大周波数リミット機能のステータス・フラグ							
0	最大周波数リミット機能未発生、またはTKBCLMF _n によるクリアの完了							
1	タイマ出力許可最大周波数リミット機能発生							
TKBRSF _n	一斉書き換えトリガの保留ステータス・フラグ							
0	一斉書き換え許可状態、または一斉書き換えトリガ発生による一斉書き換えの完了							
1	一斉書き換えトリガ・ビットTKBRDT _n への書き込みによる一斉書き換え保留 (完了待ち) 状態。							

備考1. n = 0, p = 0, 1

備考2. Tは直前のリスタート周期

10.3.9 16ビット・タイマKBトリガ・レジスタ_n (TKBTRG_n)

TKBTRG_nは、16ビット・タイマKB_nのコンペア・レジスタを一斉書き換えするためのトリガ・レジスタです。

TKBTRG_nは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で書き込みます。

リセット信号の発生により、00Hになります。

図10 - 12 16ビット・タイマKBトリガ・レジスタ_n (TKBTRG_n) のフォーマット

アドレス : F0412H リセット時 : 00H W

略号	7	6	5	4	3	2	1	0
TKBTRG _n	0	0	0	0	0	0	0	TKBRDT _n
TKBRDT _n	コンペアレジスター斉書き換え要求のトリガ							
0	設定無効							
1	コンペアレジスター斉書き換え要求							

備考 n = 0

10.3.10 16ビット・タイマKBフラグ・クリア・トリガ・レジスタ_n (TKBCLR_n)

TKBCLR_nは、16ビット・タイマKBフラグ・レジスタ_n (TKBFLG_n) のフラグをクリアするレジスタです。

TKBCLR_nは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で書き込みます。

リセット信号の発生により、00Hになります。

図10-13 16ビット・タイマKBフラグ・クリア・トリガ・レジスタ_n (TKBCLR_n) のフォーマット

アドレス：F0427H リセット時：00H W

略号	7	6	5	4	3	2	1	0
TKBCLR _n	0	0	TKBCLSEn1	TKBCLSEn0	TKBCLIRn	TKBCLIE _n	TKBCLMF _n	0
TKBCLSEn _p	TKBOP端子のPWM出力ソフト・スタート機能のエラー・フラグのクリア・トリガ							
0	設定無効							
1	TKBSEFn _p フラグを“0”にクリアする							
TKBCLIR _n	インターリーブPFCモードでのINTP11トリガ未検出エラー・フラグのクリア・トリガ							
0	設定無効							
1	TKBIRFnフラグを“0”にクリアする							
TKBCLIE _n	インターリーブPFCモードでのINTP11トリガ多重検出エラー・フラグのクリア・トリガ							
0	設定無効							
1	TKBIEFnフラグを“0”にクリアする							
TKBCLMF _n	最大周波数リミット機能のステータス・フラグのクリア・トリガ							
0	設定無効							
1	TKBMFF _n フラグを“0”にクリアする							

備考1. n = 0, p = 0, 1

10.3.11 16ビット・タイマKBディザリング数レジスタ n0, n1 (TKBDNRn0, TKBDNRn1)

TKBDNRnpは、TKB0p出力のPWMディザリング機能で使用するレジスタです。

このレジスタの値の上位4ビットの値をN (N = 0H-FH)としたとき、PWM出力の16周期ごとにN回のアクティブ期間を1クロック分延長して出力します。

TKBDNRnpの設定とアクティブ期間を1クロック延長する周期の回数 (N) の関係を表10-2に示します。

TKBDNRnpは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図10-14 16ビット・タイマKBディザリング数レジスタ np (TKBDNRnp) のフォーマット

アドレス : F040EH (TKBDNR00) リセット時 : 00H R/W

F0410H (TKBDNR01)

略号	7	6	5	4	3	2	1	0
TKBDNRnp					0	0	0	0

注意 ビット3-0には必ず0を設定してください。

備考 n = 0, p = 0, 1

表10-2 16ビット・タイマKBディザリング数レジスタ np (TKBDNRnp) の設定

周期 回数 (N)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
0																
1																
2																
3																
4																
5																
6																
7																
8																
9																
10																
11																
12																
13																
14																
15																

備考1.  セルの周期 : TKBCRn1, TKBCRn3 レジスタの設定値で出力をインアクティブ

 セルの周期 : TKBCRn1, TKBCRn3 レジスタの設定値+1で出力をインアクティブ

備考2. n = 0, p = 0, 1

10.3.12 16ビット・タイマKBコンペア1L &ディザリング数レジスタn0 (TKBCRLDn0)


TKBCRLDn0は、上位8ビットに「TKBCRn1レジスタの下位8ビット」、下位8ビットに「TKBDNRn0レジスタ」の値を格納したレジスタです。

TKBCRLDn0は、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図10 - 15 16ビット・タイマKBコンペア1L &ディザリング数レジスタn0 (TKBCRLDn0) のフォーマット

アドレス : F0414H リセット時 : 0000H R/W



注意 ビット3-0には必ず0を設定してください。

備考 n = 0

10.3.13 16ビット・タイマKBコンペア3L &ディザリング数レジスタn1 (TKBCRLDn1)


TKBCRLDn1は、上位8ビットに「TKBCRn3レジスタの下位8ビット」、下位8ビットに「TKBDNRn1レジスタ」の値を格納したレジスタです。

TKBCRLDn1は、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図10 - 16 16ビット・タイマKBコンペア3L &ディザリング数レジスタn1 (TKBCRLDn1) のフォーマット

アドレス : F0416H リセット時 : 0000H R/W



注意 ビット3-0には必ず0を設定してください。

備考 n = 0

10.3.14 16ビット・タイマKBソフト・スタート初期デューティ・レジスタ n0, n1 (TKBSIRn0, TKBSIRn1)

TKBSIRnpは、TKB0p出力のPWM出力ソフト・スタート機能での初期デューティを設定するレジスタです。

TKBSIRnpは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図 10 - 17 16ビット・タイマKBソフト・スタート初期デューティ・レジスタ np (TKBSIRnp) のフォーマット

アドレス : F040AH (TKBSIR00) リセット時 : 0000HR/W

F040CH (TKBSIR01)

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TKBSIRnp																

備考 n = 0, p = 0, 1

10.3.15 16ビット・タイマKBソフト・スタート・ステップ幅レジスタ n0, n1 (TKBSSRn0, TKBSSRn1)

TKBSSRnpは、TKB0p出力のPWM出力ソフト・スタート機能で使用するレジスタです。

このレジスタの値をN (N = 0000B-1111B) とするとTKBSIRnpで設定したアクティブ出力期間のPWMをN+1回分出力します。その後は、(アクティブ期間+1クロック)の波形をN+1回、(アクティブ期間+2クロック)の波形をN+1回、・・・というように継続出力して、最終的にTKBCRn1またはTKBCRn3と同じデューティになったところで、PWM出力ソフト・スタート機能が解除され、通常PWM出力に移行します。

TKBSSRnpは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図 10 - 18 16ビット・タイマKBソフト・スタート・ステップ幅レジスタ np (TKBSSRnp) のフォーマット

アドレス : F040FH (TKBSSR00) リセット時 : 00H R/W

F0411H (TKBSSR01)

略号	7	6	5	4	3	2	1	0
TKBSSRnp	0	0	0	0				

注意 ビット7-4には必ず0を設定してください。

備考 n = 0, p = 0, 1

10.3.16 16ビット・タイマKB最大周波数リミット設定レジスタn (TKBMFRn)

TKBMFRnは、外部トリガによるタイマ・リスタートの最小周期を設定するレジスタです。

カウンタ (TKBCNTn) が、このTKBMFRnよりも小さい値のときにトリガ入力を検出すると、そのトリガを保留し、TKBMFRn設定値までカウントしたあとにカウンタ (TKBCNTn) をクリア (リスタート) します。

TKBMFRnは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図 10 - 19 16ビット・タイマKB最大周波数リミット設定レジスタn (TKBMFRn) のフォーマット

アドレス : F0424H		リセット時 : 0000H		R/W												
略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TKBMFRn																
備考	n = 0															

10.3.17 周辺機能切り替えレジスタ0 (PFSEL0)

PFSEL0は、16ビット・タイマKB0と周辺機能の入出力を設定するレジスタです。

PFSEL0は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で書き込みます。

リセット信号の発生により、00Hになります。

備考 INTP10, INTP11を強制出力停止機能2で使用する際に、トリガ入力から出力停止までの反応速度を早くするためには、ノイズ・フィルタなしを選択してください。

図10 - 20 周辺機能切り替えレジスタ0 (PFSEL0) のフォーマット

アドレス : F0440H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PFSEL0	CTRGSEL1	CTRGSEL0	INTPINV1	INTPINV0	PNFEN1	PNFEN0	TMRSTEN1	TMRSTEN0
CTRGSEL1	CTRGSEL0	タイマKBのカウンタ・スタート・トリガ要因						
0	0	コンパレータ0検出を使用する						
0	1	コンパレータ1検出を使用する						
1	0	コンパレータ0検出とコンパレータ1検出を同時に使用する						
1	1	設定禁止（出力信号 = ロウ固定）						
INTPINV1	INTP11信号の反転設定							
0	INTP11信号を反転しない							
1	INTP11信号を反転							
INTPINV0	INTP10信号の反転設定							
0	INTP10信号を反転しない							
1	INTP10信号を反転							
PNFEN1	外部割り込みINTP11のノイズ・フィルタ設定							
0	ノイズ・フィルタあり							
1	ノイズ・フィルタなし							
PNFEN0	外部割り込みINTP10のノイズ・フィルタ設定							
0	ノイズ・フィルタあり							
1	ノイズ・フィルタなし							
TMRSTEN1	外部割り込みINTP11の切り替え注							
0	外部割り込み機能を選択（STOPモード解除可能，タイマ・リスタート不可）							
1	タイマ・リスタート機能を選択（STOPモード解除不可，タイマ・リスタート可）							
TMRSTEN0	外部割り込みINTP10の切り替え注							
0	外部割り込み機能を選択（STOPモード解除可能，タイマ・リスタート不可）							
1	タイマ・リスタート／強制出力停止機能2を選択（STOPモード解除不可，タイマ・リスタート可）							

注 INTP10, INTP11をタイマKBの強制出力停止機能2またはタイマ・リスタート機能のトリガとして使用する場合は、19.5 タイマKB連動機能使用時の注意事項も参照してください。

備考 図19 - 1コンパレータのブロック図を参照してください。

10.3.18 外部割り込みエッジ許可レジスタ (INTPEG)

INTPEGはタイマ・リスタート機能トリガ要因とする外部割り込み（INTP10, INTP11）の有効エッジを設定するレジスタです。

INTPEGは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で書き込みます。

リセット信号の発生により、00Hになります。

図10 - 21 外部割り込みエッジ許可レジスタ（INTPEG）のフォーマット

アドレス：F0441H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
INTPEG	0	0	0	0	INTPEGP11	INTPEGN11	INTPEGP10	INTPEGN10
INTPEGP11		INTPEGN11		INTP11 端子の有効エッジの選択				
0		0		エッジ検出禁止 (タイマ・リスタート信号の出力禁止 (出力信号 = ロウ固定))				
0		1		立ち下がリエッジ (タイマ・リスタート信号の出力許可)				
1		0		立ち上がリエッジ (タイマ・リスタート信号の出力許可)				
1		1		立ち上がり、立ち下がりの両エッジ (タイマ・リスタート信号の出力許可)				
INTPEGP10		INTPEGN10		INTP10 端子の有効エッジの選択				
0		0		エッジ検出禁止 (タイマ・リスタート信号の出力禁止 (出力信号 = ロウ固定))				
0		1		立ち下がリエッジ (タイマ・リスタート信号の出力許可)				
1		0		立ち上がリエッジ (タイマ・リスタート信号の出力許可)				
1		1		立ち上がり、立ち下がりの両エッジ (タイマ・リスタート信号の出力許可)				

10.3.19 16ビット・タイマKB入出力端子のポート機能を制御するレジスタ

16ビット・タイマKB使用時は、対象チャネルと兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx), ポート・モード・コントロール・レジスタ (PMCxx)) を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.2 ポート・レジスタ (Pxx), 4.3.6 ポート・モード・コントロール・レジスタ (PMCxx) を参照してください。

また、製品によって設定するポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx), ポート・モード・コントロール・レジスタ (PMCxx) が異なります。詳細は、4.5 兼用機能使用時のレジスタの設定を参照してください。

16ビット・タイマKB出力端子を兼用するポート (P30/TKBO1 など) を16ビット・タイマKB出力として使用するときは、各ポートに対応するポート・モード・コントロール・レジスタ (PMCxx) のビット、ポート・モード・レジスタ (PMxx) のビットおよびポート・レジスタ (Pxx) のビットに0を設定してください。

(例) P30/TKBO1をタイマ出力として使用する場合

ポート・モード・コントロール・レジスタ3のPMC30ビットを0に設定

ポート・モード・レジスタ3のPM30ビットを0に設定

ポート・レジスタ3のP30ビットを0に設定

10.4 16ビット・タイマKB0の動作


タイマKB0の動作仕様を以下で説明します。

- カウンタ基本動作 (10.4.1項を参照)
- デフォルト・レベルとアクティブ・レベル (10.4.2項を参照)
- 動作停止と動作開始 (10.4.3項を参照)
- 一斉書き込み動作 (10.4.4項を参照)

タイマKB0には、以下の3種類の動作モードがあります。

- 単体動作モード（TKBCRn0による周期制御） (10.4.5項を参照)
- 単体動作モード（外部トリガ入力による周期制御） (10.4.6項を参照)
- インターリーブPFC出力モード (10.4.7項を参照)

図 10 - 22 タイマKB動作設定例（動作開始フロー）



備考 n = 0

図10 - 23 タイマKB動作設定例（動作停止フロー）





図10 - 24 タイマKB動作設定例（動作停止フロー）



備考 一斉書き換え機能はタイマKB動作中にタイマ・カウント動作設定を変更する場合に使用します。
設定値は次のリスタート時から動作に反映されます。

10.4.1 カウンタ基本動作

(1) カウント開始動作

タイマKBの16ビット・カウンタは、すべてのモードで初期値FFFFHからカウントを開始します。カウント動作は、FFFFH, 0000H, 0001H, 0002H, 0003H, ... とカウント・アップします。

(2) クリア動作


16ビット・カウンタとTKBCRn0に設定された値との一致および外部トリガによる周期決定の場合の外部トリガで16ビット・カウンタは0000Hにクリアされます。なお、TKBCRn0に設定された値との一致によるクリアではINTTMKBn割り込みは発生しますが、外部トリガによるクリアでは割り込みは発生しません。

10.4.2 デフォルト・レベルとアクティブ・レベル

(1) 基本動作

16ビット・タイマKB出力制御レジスタn0 (TKBIOcn0) によってタイマKB出力のデフォルト・レベルとアクティブ・レベルを設定できます。

図10-25 デフォルト・レベルとアクティブ・レベルのタイミング図
(基本動作)



TKBTOEnpを“0”から“1”に変更した場合、TKBOP出力が許可され、TKBTOLnpの設定値に従いPWM波形を出力します。

TKBTOEnpを“1”から“0”に変更した場合、TKBOP出力は禁止され、TKBTODnpの設定値に従い、デフォルト・レベルを出力します。

(2) TKBTOEnpを“0”から“1”に変更した場合

タイマ・カウンタ動作中に、カウンタ (TKBCNTn) とコンペア・レジスタ (TKBCRnp) の一致より前にTKBTOEnpを0から1に変更した場合、タイマ出力がTKBTOLnpの設定に従ってその一致タイミングでPWM波形が出力されます。

カウンタ (TKBCNTn) とコンペア・レジスタ (TKBCRnp) の一致より後にTKBTOEnpを0から1に変更した場合は、タイマ出力は次の一致タイミングまでデフォルト・レベルを継続します。

図10-26 デフォルト・レベルとアクティブ・レベルのタイミング図
(カウンタとコンペア・レジスタTKBCRn1からTKBCRn3の一致) より前にTKBTOEnp = 0を1に変更した場合)





図10-27 デフォルト・レベルとアクティブ・レベルのタイミング図
(カウンタとコンペア・レジスタTKBCRn1からTKBCRn3の一致) より後にTKBTOEnp = 0を1に変更した場合)




(3) TKBTOEnpを“1”から“0”に変更した場合

(a) 基本タイミング

TKBTOEnpを“1”から“0”に変更した場合、fKBK1クロック後に、TKBOPは、TKBTODnpで設定しているデフォルト・レベルになります。


図10-28 デフォルト・レベルとアクティブ・レベルのタイミング図
(TKBTOEn0を“1”から“0”に変更した場合)



(b) TKBCRn0の一致によるセットとTKBTOEnpのクリア・タイミングが同時の場合

TKBTOEnpを1から0に変更するタイミングとTKBCNTnとTKBCRnmが一致するタイミングが同時になる場合、TKBTOEnpの変更が優先され、TKBTODnpで設定しているデフォルト・レベルになります。

図10-29 デフォルト・レベルとアクティブ・レベルのタイミング図 (TKBTOEnpを1から0に変更するタイミングとTKBCNTnとTKBCRnmが一致するタイミングが同時になる場合)




(c) TKBTOEnpの操作がタイマ・カウント・クロックの発生と同時の場合

TKBTOEnpの操作がfkBnの発生と同時の場合、TKBCNTn = TKBCRnmの一致によりTKBOpがセットされます。

1 fKBK後、TKBOpは、TKBTODnpで設定しているデフォルト・レベルになります。


図10-30 デフォルト・レベルとアクティブ・レベルのタイミング図
(TKBTOEn0の操作がタイマ・カウント・クロックの発生と同時の場合)



(4) TKBTOEnp=0でTKBTODnpを変更した場合

TKBTOEnp=0でTKBTODnpを変更した場合、1 fKBK後、TKBOpは、TKBTODnpで設定しているデフォルト・レベルになります。

図10-31 デフォルト・レベルとアクティブ・レベルのタイミング図
(TKBTOEn0 = 0でTKBTODn0を変更した場合)



10.4.3 動作停止と動作開始

16ビット・タイマKBの動作停止と開始はTKBCEnを制御することにより可能となります。

16ビット・タイマKBはTKBCEnを“1”から“0”にすることでリセットし動作を停止します。


このときカウンタTKBCNTnは, FFFFHにリセットされ動作を停止します。

TKBOP出力は, TKBTODnpで設定したデフォルト・レベルを出力します。

16ビット・タイマKBはTKBCEnを“0”から“1”にすることで動作を開始します。

TKBCEn = 0のとき, カウンタTKBCNTnは, FFFFHを保持し, TKBCEnを“0”から“1”することでアップ・カウント動作を開始します。

図10 - 32 動作停止のタイミング図 (TKBTOLnp = 0, TKBTODnp = 0時)




(1) カウント動作開始タイミング

TKBCEnを“0”から“1”に変更した場合、最小1 f_{KBK}から最大1 f_{KBn}経過後に、カウント動作を開始します。

カウント動作開始タイミングで、INTTMKBnを出力します。

図10 - 33 動作開始のタイミング図（TKBCEnを“0”から“1”に変更した場合）




(2) カウント動作停止タイミング

TKBCEnを“1”から“0”に変更した場合、1 f_{KBK}経過後に、カウント動作を停止します。

TKBCNTnは、FFFFHにリセットされ、TKBOPは、TKBTODnpで設定しているデフォルト・レベルになります。


図10 - 34 動作停止のタイミング図（TKBCEnを“1”から“0”に変更した場合）



TKBCEnを“1”から“0”に変更した場合、1 fKBK経過後に、カウント動作を停止します。

fKBn発生前は、TKBCNTn = TKBCRn0の一致が発生していてもINTTMKBnは出力されません。


図10 - 35 動作停止のタイミング図（TKBCEnの操作がタイマ・カウント・クロック発生前の場合）



TKBCEnの操作がfKBKの発生と同時の場合、TKBCNTn = TKBCRn0の一致発生でINTTMKBnを出力し、TKBOpがセットされます。

1 fKBK経過後、TKBCNTnは、FFFFHにリセットされ、TKBOpは、TKBTODnpで設定しているデフォルト・レベルになります。

図10 - 36 動作停止のタイミング図（TKBCEnの操作がタイマ・カウント・クロックの発生と同時の場合）




10.4.4 一斉書き込み動作

タイマKBでは、TMKB コンペア・レジスタ np (TKBCRnp) は図10-37に示すように二段構成になっています。

そのため、プログラムでTKBCRnpに値を設定しても、その値は直ちに有効にはなりません。TKBCRnpに任意のタイミングで設定された値は、カウント動作開始や転送トリガ時に、バッファ・レジスタに一斉に転送され、実際に比較動作で使用されます。これにより、複数のコンペア・レジスタに異なるタイミングで値を設定できるようになっています。

図10-37 コンペア・レジスタ一斉書き換え機能



備考 TMKB コンペア・レジスタ np (TKBCRnp) はこのように二段構成になっていますが、値の書き込み以外では一つのレジスタとして扱います。

(1) 一斉書き込みのタイミング

コンペア・レジスタの一斉書き込みには次の3つの場合があります。このうち、(c)についてはレジスタ設定で制御することができます。

(a) タイマKBのカウント動作開始時

(b) 16ビット・カウンタのカウント値とTMKB コンペア・レジスタ n0 (TKBCRn0) に設定された値が一致した。

(c) 外部トリガによる一斉書き込み許可時に、外部トリガが発生した。

10.4.5 単体動作モード（TKBCRn0による周期制御）

(1) 機能概要

単体動作モードでは、TKBCRn0の設定値で周期を決め、TKBCRn0とTKBCRn1によりTKBO0を生成し、TKBCRn2とTKBCRn3によりTKBO1を生成します。

デューティは、0%～100%の範囲で設定可能で、周期とデューティは以下の計算式で求められます。

【TKBO0出力の計算式】

パルス周期 = (TKBCRn0の設定値 + 1) × カウント・クロック周期

デューティ [%] = (TKBCRn1の設定値 / (TKBCRn0の設定値 + 1)) × 100

0%出力 : TKBCRn1の設定値 = 0000H

100%出力 : TKBCRn1の設定値 ≥ TKBCRn0の設定値 + 1

【TKBO1出力の計算式】

デューティ [%] = ((TKBCRn3の設定値 - TKBCRn2の設定値) / (TKBCRn0の設定値 + 1)) × 100

0%出力 : TKBCRn3の設定値 = TKBCRn2の設定値


100%出力 : TKBCRn2の設定値 = 0000H

TKBCRn3の設定値 ≥ TKBCRn0の設定値 + 1

注意 必ずTKBCRn2の設定値 ≤ TKBCRn3の設定値としてください。

図10 - 38に単体動作時の構成図を示します。


図10 - 38 単体動作時の構成図（TKBCRn0による周期制御）



(2) 動作概要

図10 - 39に単体動作タイミング例を示します。

図10 - 39 単体動作タイミング例（TKBCRn0による周期制御）（出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）



単体動作（TKBCR0による周期制御）の動作例について説明します。次の説明は図7 - 38の①～⑤とリンクしています。


- ① TKBCEnに1を設定すると、カウント・クロックに同期して16ビット・タイマ・カウンタKBn（TKBCNTn）はFFFFHから0000Hになり、アップ・カウントを開始します。同時にINTTMKBnが出力され、TKBO0出力がTKB0IOC0レジスタのTKB0TOD0ビットで指定されたデフォルト値からTKB0TOL0ビットで指定されたアクティブ値（この例ではハイ・レベル）に変化します（TKBO1出力はTKB0TOD1ビットで指定されたデフォルト値を保持しています）。
- ② TKBCNTnがカウント・アップしてTMKBコンペア・レジスタn1（TKBCRn1）に設定されている値と一致すると、TKBO0出力がイン・アクティ・レベルとなります。
- ③ TKBCNTnがカウント・アップしてTMKBコンペア・レジスタn2（TKBCRn2）に設定されている値と一致すると、TKBO1出力がアクティ・レベルとなります。
- ④ TKBCNTnがカウント・アップしてTMKBコンペア・レジスタn3（TKBCRn3）に設定されている値と一致すると、TKBO1出力がイン・アクティ・レベルとなります。
- ⑤ TKBCNTnがカウント・アップしてTMKBコンペア・レジスタn0（TKBCRn0）に設定されている値と一致すると、次のカウント・クロックでINTTMKBnが出力され、TKBO0出力がアクティ・レベルとなります。TKBCNTnは0000Hからカウント・アップします。
- ⑥ 以降②～⑤を繰り返します。

(3) 一斉書き込みの動作（カウント動作開始時）

タイマKBのコンペア・レジスタは、TKBCTLn1レジスタのTKBCEnビットへの“1”書き込み後のカウント・クロック発生によるカウンタの動作開始タイミングで、内部バッファ・レジスタを一斉に更新する機能になっています。

カウント動作開始タイミングに限り、TKBTRGnレジスタのTKBRDTnビットへ“1”を書き込まなくても一斉書き換えが発生します（図10-40参照）。

図10-40 一斉書き換え機能：カウント動作開始時のバッファ更新タイミング図




備考 TKBCEn = 0 のとき、TKBRDTn に“1”を書き込むと TKBRSTn に“1”がセットされ、カウント動作開始タイミング（カウンタ・スタート・トリガ発生）で TKBRSTn が“0”にクリアされます。

(4) 一斉書き込みの動作（カウント動作中のバッファ更新）

タイマKBのコンペア・レジスタは、TKBRDTnビットへの“1”の書き込みを一斉書き換えトリガとして、次回のカウンタ・クリア（TKBCNTnとTKBCRn0の一致）のタイミングで内部バッファ・レジスタを一斉に更新するようになっています。TKBRDTnビットへの“1”書き込みから一斉書き換え完了までを示すフラグとして、TKBRSFnビットを準備しています（図10-41参照）。

- ① TKBCEnビットを“0”から“1”に設定し、TKBCNTnがカウント動作を開始するタイミングで、コンペア・レジスタへの設定値がバッファ・レジスタに転送されます。
- ② TKBCRn0-3, TKBTGCRn レジスタ書き換え後、カウンタ・クリアが発生した場合であっても、TKBRDTnビットへ“1”を書き込んでいなければ一斉書き換えは発生しません。
- ③ TKBRDTnビットへの“1”書き込みにより、一斉書き換え保留フラグ（TKBRSFnビット）が“1”となります。
- ④ TKBRSFnビットが“1”のときの、カウンタ・クリア発生により、コンペア・レジスタの設定値がバッファ・レジスタに転送されます。同時に、TKBRSFnビットが“0”となります。

図10-41 一斉書き換え機能：カウント動作中のバッファ更新タイミング図



(5) 単体動作モード (TKBCRn0による周期制御) でのレジスタ設定内容例

ビット番号	15	14	13	12	11	10	9	8
TKBCTLn0	-	-	TKBSSEn1	TKBDIE n1	-	-	TKBSSEn0	TKBDIE n0
設定値	0	0	1/0	1/0	0	0	1/0	1/0

ビット番号	7	6	5	4	3	2	1	0
TKBCTLn0	TKBMFE n	-	TKBIRSn1	TKBIRSn0	-	TKBTSE n	TKBSTSn1	TKBSTSn0
設定値	0	0	0	0	0	0	0	0

ビット番号	7	6	5	4	3	2	1	0
TKBCTLn1	TKBCE n	-	-	TKBCKSn	-	-	TKBMDn1	TKBMDn0
設定値	1	0	0	1/0	0	0	0	0

ビット番号	7	6	5	4	3	2	1	0
TKBIOCN0	-	-	-	-	TKBTOLn	TKBTOLn0	TKBTODn1	TKBTODn0
設定値	0	0	0	0	1/0	1/0	1/0	1/0

ビット番号	7	6	5	4	3	2	1	0
TKBIOCN1	-	-	-	-	-	-	TKBTOEn1	TKBTOEn0
設定値	0	0	0	0	0	0	1/0	1/0

レジスタ	設定範囲
TKBCRn0	0000H-FFFFH
TKBCRn1	0000H-FFFFH
TKBCRn2	0000H-FFFFH
TKBCRn3	0000H-FFFFH
TKBTGCRn	0000H-FFFFH
TKBSIRn0	0000H-FFFFH
TKBSIRn1	0000H-FFFFH
TKBSSRn0	00H-0FH
TKBSSRn1	00H-0FH
TKBDNRn0	00H-F0H
TKBDNRn1	00H-F0H
TKBMFRn	0000H



: このモードでは設定固定



: 設定不要 (初期値を設定)

10.4.6 単体動作モード（外部トリガ入力による周期制御）

(1) 機能概要

単体動作モードは、TKBCRn0 による周期制御だけでなく、外部トリガ入力にて周期を制御することもできます。（タイマ・リスタート機能）。本機能を使用することにより、たとえば臨界導通モードのPFC制御が実現可能です。

外部トリガ入力検出は、16ビット・タイマKB動作制御レジスタn0のTKBSTSn1, TKBSTSn0ビットにより選択された入力信号を使用します。

外部トリガ入力検出により、カウンタTKBCNTnを0000Hにクリアし、TKBO0/TKBO1出力をそれぞれアクティブ・レベルとイン・アクティブ・レベルにします。外部トリガ入力検出より先に、TKBCRn0に設定されている値とカウンタ（TKBCNTn）の値の一致が発生した場合は、カウンタは0000Hにクリアされ動作を継続します。

外部トリガ入力未検出で、TKBCRn0により周期制御した場合のTKBO0/TKBO1出力の計算式は、10.4.5単体動作モード（TKBCRn0による周期制御）を参照してください。

外部トリガ入力検出により周期制御した場合のTKBO0/TKBO1出力の計算式は、以下のとおりです。

【TKBO0出力の計算式】

パルス周期 = (外部トリガ入力検出時のカウンタ値 + 1) × カウント・クロック周期

デューティ [%] = (TKBCRn1の設定値 / (外部トリガ入力検出時のカウンタ値 + 1)) × 100

0%出力 : TKBCRn1の設定値 = 0000H

100%出力 : TKBCRn1の設定値 ≥ 外部トリガ入力検出時のカウンタ値 + 1

【TKBO1出力の計算式】

パルス周期 = (外部トリガ入力検出時のカウンタ値 + 1) × カウント・クロック周期

デューティ [%] = ((TKBCRn3の設定値 - TKBCRn2の設定値) / (外部トリガ入力検出時のカウンタ値 + 1)) × 100

0%出力 : TKBCRn3の設定値 = TKBCRn2の設定値

100%出力 : TKBCRn2の設定値 = 0000H

TKBCRn3の設定値 ≥ 外部トリガ入力検出時のカウンタ値 + 1

注意 必ずTKBCRn2の設定値 ≤ TKBCRn3の設定値としてください。

図10-42に単体動作時（外部トリガ入力による周期制御）の構成図を示します。

図 10 - 42 単体動作時の構成図（外部トリガ入力による周期制御）




表 10 - 3 単体動作（外部トリガ入力による周期制御）の外部トリガ割り当て一覧


	タイマ KB0
コンパレータ 0	○
コンパレータ 1	○
INTP10	○
INTP11	○

- (2) 一斉書き込みの動作（外部トリガ入力による周期制御での単体動作時、カウント動作中のバッファ更新（TKBTSEnビットを1に設定））

外部トリガ入力による周期制御での単体動作時に、TKBCTLn0 レジスタのTKBTSEn ビットを“1”に設定することで、TKBRDTn ビットへの“1”書き込み後の外部トリガ入力検出タイミングで、カウンタのクリア、およびコンペア・レジスタ一斉書き換えを実施することができます。カウンタ・クリア同様、TKBRDTn ビットへの“1”書き込み後に、外部トリガ入力検出より先にTKBCRn0とカウンタ（TKBCNTn）の一致が発生した場合も、一斉書き換えが実施されます。外部トリガ入力要因はTKBCTLn0 レジスタのTKBSTSn1,TKBSTSn0 ビットで選択します。TKBTSEn ビットを“1”に設定した場合の一斉書き込みの動作タイミングの例を図10-43に示します。

- ① TKBCEn ビットを“0”から“1”に設定し、TKBCNTn がカウント動作を開始するタイミングで、コンペア・レジスタへの設定値がバッファ・レジスタに転送されます。
- ② TKBCRn0-TKBCRn3, TKBTGCRn レジスタ書き換え後、カウンタ・クリアが発生した場合であっても、TKBRDTn ビットへ“1”を書き込んでいなければ一斉書き換えは発生しません。
- ③ TKBRDTn ビットへの“1”書き込みにより、一斉書き換え保留フラグ（TKBRSFn ビット）が“1”となります。
- ④ TKBTSEn ビットが“1”に設定されて、TKBRSFn ビットが“1”時の、外部トリガ入力によるカウンタ・クリア発生により、コンペア・レジスタの設定値がバッファ・レジスタに転送されます。同時に、TKBRSFn ビットが“0”となります。
- ⑤ 外部トリガ入力によるカウンタ・クリア発生が発生した場合であっても、TKBRDTn ビットへ“1”を書き込んでいなければ一斉書き換えは発生しません。

図10-43 一斉書き換え機能：外部トリガ入力による周期制御での単体動作時、
カウント動作中のバッファ更新タイミング図（TKBTSEnビットを1に設定）




- (3) 一斉書き込みの動作（外部トリガ入力による周期制御での単体動作時、カウント動作中のバッファ更新（TKBTSEnビットを0に設定））

外部トリガ入力による周期制御での単体動作時に、TKBCTLn0 レジスタのTKBTSEn ビットを“0”に設定した場合の例です。この場合には、TKBRDTn ビットに“1”が書き込まれて、一斉書き換え保留フラグ（TKBRSFn ビット）が“1”の状態で外部トリガ入力を検出すると、カウンタのクリアは行われませんが、コンペア・レジスタ一斉書き換えは行いません。

外部トリガ入力要因はTKBCTLn0 レジスタのTKBSTSn1, TKBSTSn0 ビットで選択します。TKBTSEn ビットを“0”に設定した場合の一斉書き込みの動作タイミングの例を図10-44に示します。

- ① TKBCEn ビットを“0”から“1”に設定し、TKBCNTn がカウント動作を開始するタイミングで、コンペア・レジスタへの設定値がバッファ・レジスタに転送されます。
- ② TKBCRn0-3, TKBTGCRn レジスタ書き換え後、TKBRDTn ビットへの“1”書き込みにより、一斉書き換え保留フラグ（TKBRSFn ビット）が“1”となります。
- ③ 外部トリガ入力により、カウンタ・クリアが発生した場合であっても、TKBTSEn ビットが“1”になっていなければ一斉書き換えは発生しません。
- ④ TKBRSFn ビットが“1”の状態、カウンタ・クリア（TKBCNTn と TKBCRn0 の一致）が発生すると、コンペア・レジスタの設定値がバッファ・レジスタに転送されます。同時に、TKBRSFn ビットが“0”となります。
- ⑤ 外部トリガ入力によるカウンタ・クリア発生が発生した場合であっても、TKBTSEn ビットと TKBRSFn ビットが“1”の状態でなければ一斉書き換えは発生しません。

図10-44 一斉書き換え機能：外部トリガ入力による周期制御での単体動作時、
カウント動作中のバッファ更新タイミング図（TKBTSEnビットを0に設定）



(4) 単体動作モード（外部トリガ入力による周期制御）でのレジスタ設定内容例

	15	14	13	12	11	10	9	8
TKBCTLn0	- 0	- 0	TKBSSEn1 0	TKBDIEn1 0	- 0	- 0	TKBSSEn0 0	TKBDIEn0 0
	7	6	5	4	3	2	1	0
	TKBMFEn 1/0	- 0	TKBIRSn10 0	TKBIRSn00 0	- 0	TKBTSEn 1/0	TKBSTSn1 1/0	TKBSTSn0 1/0
	7	6	5	4	3	2	1	0
TKBCTLn1	TKBCEn 1/0	- 0	- 0	TKBCKSn 1/0	- 0	- 0	TKBMDn1 0	TKBMDn0 0
	7	6	5	4	3	2	1	0
TKBIOCh0	- 0	- 0	- 0	- 0	TKBTOLn1 1/0	TKBTOLn0 1/0	TKBTODn1 1/0	TKBTODn0 1/0
	7	6	5	4	3	2	1	0
TKBIOCh1	- 0	- 0	- 0	- 0	- 0	- 0	TKBTOEn1 1/0	TKBTOEn0 1/0
TKBCRn0	0000H-FFFFH							
TKBCRn1	0000H-FFFFH							
TKBCRn2	0000H-FFFFH							
TKBCRn3	0000H-FFFFH							
TKBTGCRn	0000H-FFFFH							
TKBSIRn0	0000H							
TKBSIRn1	0000H							
TKBSSRn0	00H							
TKBSSRn1	00H							
TKBDNRn0	00H							
TKBDNRn1	00H							
TKBMFRn	0000H-FFFFH							



: このモードでは設定固定



: 設定不要（初期値を設定）

10.4.7 インターリーブPFC（Power Factor Correction）出力モード

電源の高調波電流を抑制するPFC回路を制御する信号をインターリーブ出力できるモードです。

インターリーブPFC回路はシングルPFC回路に比べ、入力ピーク電流を抑制できるため、部品の小型化や電源装置の大電力化を図ることができます。

インターリーブPFC制御には2本のゼロ電流検出用入力とスイッチング用の2本のPWM出力が必要です。

TMKBはインターリーブPFC制御を外部割込み入力INTP10-タイマ出力TKBO0, 外部割込み入力INTP11-タイマ出力TKBO1の組み合わせで実現します。

INTP10の信号入力に応じてTKBO0がパルス出力を行い、INTP11の信号入力に応じてTKBO1がパルス出力を行います。

このとき、TKBO0出力タイミングを基準として、TKBO1出力が180度位相ずれとなるように制御します。

備考 シングルPFC制御は単体動作モード(外部入力トリガによる周期制御)で実現することができます。

詳しくは10.4.6単体動作モード（外部トリガ入力による周期制御）を参照してください。

TKBCRn0により、外部入力INTP10が検出されない場合のタイマKBnのリスタート周期を設定します。

TKBCRn1により、TKBO0出力のアクティブ幅を設定します。

TKBCRn3により、TKBO1出力のアクティブ幅を設定します。

備考 インターリーブPFC（Power Factor Correction）出力モードではTKBCRn2は使用しません。

TKBTOLn0ビットとTKBTODn0ビット、TKBTOLn1ビットとTKBTODn1ビットの設定値を同じ値に設定してください。これによりデフォルト・レベルがロウ・レベル（ハイ・レベル）のとき、アクティブ・レベルをハイレベル（ロウ・レベル）となるようにします。

【TKBO0出力とTKBO1出力の計算式】

パルス周期（Max）^{注1} = (TKBCRn0の設定値 + 1) × カウント・クロック周期

TKBO0出力のアクティブ幅 = TKBCRn1の設定値 × カウント・クロック周期

TKBO1出力のアクティブ幅 = TKBCRn3の設定値 × カウント・クロック周期

TKBO1出力時の位相ずれ幅^{注2} = INT[(前周期幅 - 1) ^{注3} / 2 + 1] × カウント・クロック周期

注1. 外部割り込み入力INTP10が検出されない場合のタイマKBnのリスタート周期となります。

注2. 条件No.7の場合を除く。


注3. 条件No.1の場合はTKBCRn0の設定値

インターリーブPFCモード基本動作の概要を図10-45に示します。インターリーブPFCモード基本動作では、INTP10をトリガとして、TKBCNTnはクリアされて0000Hからカウント・アップします。このとき、TKBO0はアクティブ・レベルとなり、TKBCRn1レジスタの設定値との一致によりイン・アクティブ・レベルとなります。

INTP10と位相がずれたINTP11によるトリガでTKBO1はアクティブ・レベルとなり、TKBCRn3レジスタの設定値との一致によりイン・アクティブ・レベルとなります。

TKBCNTnがTKBCRn0レジスタの設定値と一致する前に次のINTP10が入力されて、上記の動作を繰り返していきます。

図10 - 45 インターリーブPFCモード基本動作の動作概要
(出力のデフォルト値がロウ・レベル (TKBTODnp = 0) でアクティブ・レベルがハイ・レベル (TKBTOLnp = 0) の場合)



(1) インターリーブPFCにおけるTKBO1の出力条件

TKBO1の出力には出力条件があり、下記の表に従って制御されます。


条件 No	判定状態1 (INTP10入力)	判定状態2 (CR0との一致/INTP11入力)	判定状態3 (周期幅)	出力状態
1	1周期目 (CR0設定値をTとして波形を生成する。)	—	—	T/2で出力
2	INTP10入力未検出	CNTnとCRn0との一致発生 (INTP11入力検出は無視する)	次の周期がT/2以上の場合	T/2で出力
3	↑	↑	次の周期がT/2以下の場合	状態保持
4	No.3の次の周期	—	—	T/2で出力
5	INTP10入力検出 (1回目) 注1	—	—	T/2で出力
6	INTP10入力検出 (2回目以降) 注2	INTP11検出 (前TKBO1立ち下がリエッジ～T/2の範囲)	—	T/2で出力
7	INTP10入力検出 (2回目以降) 注2	INTP11検出 (T/2～T/2 + T/(TKBIRSn1-TKBIRSn0の設定値)の範囲)	—	トリガ入力で出力
8	INTP10入力検出 (2回目以降) 注2	INTP11検出 (T/2 + T/(TKBIRSn1-TKBIRSn0の設定値)の範囲以降)	—	状態保持
9	No.8の次の周期	—	—	T/2で出力
10	INTP10入力検出	—	次の周期がT/2以下の場合	状態保持
11	No.10の次の周期	—	—	T/2で出力

注1. INTP10入力検出(1回目)とは、前の周期がINTP10入力検出によりクリアされなかった場合を意味します。

注2. INTP10入力検出(2回目以降)とは、前の周期がINTP10入力検出によりクリアされた場合を意味します。

以下に、「条件No.」ごとの波形図を記載します。


図 10 - 46 インターリーブPFCモードのタイミング図（条件No.1～No.2の動作）
 （出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）



条件 No.1 $TKBCEn = 1$ 設定後の 1 周期目だけは、 $TKBCRn0$ を "T" として $T/2$ で $TKBCRn3$ の設定幅の $TKBO1$ を出力します。

条件 No.2 2 周期目は、前の周期の $T/2$ で $TKBCRn3$ の設定幅の $TKBO1$ を出力します

図 10 - 47 インターリーブPFCモードのタイミング図（条件No.3～No.4の動作）
 （出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）




条件No.3 前の周期の $T/2$ を確保できず、TKBO1は状態を保持。

条件No.4 前の周期の $T/2$ でTKBCRn3の設定幅のTKBO1を出力する。

図10-48 インターリーブPFCモードのタイミング図（条件No.5の動作）


（出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）



条件 No.5 TKBCEn = 1 設定後の最初に検出した INTP10 は、前の周期の $T/2$ で TKBCRn3 の設定幅の TKBO1 を出力します。INTP11 の検出/未検出によりません。

図 10 - 49 インターリーブPFCモードのタイミング図（条件No.6の動作）


（出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）



条件No.6 INTP11の入力が前の周期のT/2内であるため、前の周期のT/2でTKBCRn3の設定幅のTKBO1を出力します。


図 10 - 50 インターリーブPFCモードのタイミング図（条件No7の動作）

（出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）



条件No.7 INTP10検出後、前の周期の $T/2$ 以上、前の周期の $T/2 + T/m$ (m は、8, 16, 32, 64 : $TKBIRSn1$, $TKBIRSn0$ で設定) 以内にINTP11検出するとTKBCRn3の設定幅のTKBO1を出力します。


図10-51 インターリーブPFCモードのタイミング図（条件No8～No.9の動作）
 （出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）



条件No.8 前の周期の $T/2 + T/m$ (m は8, 16, 32, 64 : $TKBIRSn1$, $TKBIRSn0$ で設定) 以内にINTP11が検出されなかった場合、TKBO1は状態を保持します。このとき、TKBIRFnが“1”にセットされます。

条件No.9 前の周期の $T/2$ でTKBCRn3の設定幅のTKBO1を出力します。


図10 - 52 インターリーブPFCモードのタイミング図（条件No.10～No.11の動作）
 （出力のデフォルト値がロウ・レベル（TKBTODnp = 0）でアクティブ・レベルがハイ・レベル（TKBTOLnp = 0）の場合）



条件No.10 前の周期のT/2を確保できず, TKBO1は状態を保持します。


条件No.11 前の周期のT/2でTKBCRn3の設定幅のTKBO1を出力します。

図10 - 53 インターリーブPFCモードのタイミング図 (TKBO1出力中にINTP11入力が発出された場合)



前の周期のTKBO1出力中に、INTP11入力が発出された場合、このトリガを無視します。このとき、TKBIEFnが“1”にセットされます。

図 10 - 54 インターリーブPFCモードのタイミング図（TKBO1の出力が前回の出力幅で、状態保持期間を超える場合）



TKBO1出力の前回の出力幅が長く、状態保持期間を超える場合は、状態保持期間を完了した次の周期の開始タイミングで強制的にデフォルト出力とします。

(2) インターリーブPFC出力モードでのレジスタ設定一覧

ビット番号	15	14	13	12	11	10	9	8
TKBCTLn0	-	-	TKBSSEn1	TKBDIEn1	-	-	TKBSSEn0	TKBDIEn0
設定値	0	0	0	0	0	0	0	0

ビット番号	7	6	5	4	3	2	1	0
TKBCTLn0	TKBMFEn	-	TKBIRSn1	TKBIRSn0	-	TKBTSEn	TKBSTSn1	TKBSTSn0
設定値	1/0	0	1/0	1/0	0	1	0	0

ビット番号	7	6	5	4	3	2	1	0
TKBCTLn1	TKBCEn	-	-	TKBCKSn	-	-	TKBMDn1	TKBMDn0
設定値	1	0	0	1/0	0	0	1	1

ビット番号	7	6	5	4	3	2	1	0
TKBIOCN0	-	-	-	-	TKBTOLn	TKBTOLn0	TKBTODn1	TKBTODn0
設定値	0	0	0	0	1/0	1/0	1/0	1/0

ビット番号	7	6	5	4	3	2	1	0
TKBIOCN1	-	-	-	-	-	-	TKBTOEn1	TKBTOEn0
設定値	0	0	0	0	0	0	1/0	1/0

レジスタ	設定範囲
TKBCRn0	0000H-FFFFH
TKBCRn1	0000H-FFFFH
TKBCRn2	0000H
TKBCRn3	0000H-FFFFH
TKBTGCRn	0000H-FFFFH
TKBSIRn0	0000H
TKBSIRn1	0000H
TKBSSRn0	00H
TKBSSRn1	00H
TKBDNRn0	00H
TKBDNRn1	00H
TKBMFRn	0000H-FFFFH



: このモードでは設定固定



: 設定不要（初期値を設定）

10.5 16ビット・タイマKB0のオプション機能

タイマKB0にはオプション機能を付加することができます。

タイマKB0の各動作モードに対する選択可能なオプションを次の表に示します。

動作モード		単体動作モード		インターリーブ PFC出力モード
動作モードにおける 周期制御方法		TKBCR0mで 周期制御	トリガで 周期制御	INTP10/TKBCR0m で周期制御
オプション機能	トリガ信号出力機能	○	○	○
	PWM出力ディザリング機能	○	×	×
	PWM出力ソフト・スタート機能	○	×	×
	最大周波数リミット機能	×	○	○

備考1. m = 0-3

備考2. 動作仕様の詳細は、10.4.2 デフォルト・レベルとアクティブ・レベル、10.4.3 動作停止と動作開始を参照してください。

10.5.1 トリガ出力機能

16ビット・タイマKBトリガ・コンペア・レジスタ n (TKBTGCR n)を設定することによりタイマKB n トリガ出力信号を生成することができます。このトリガ出力信号は、ELCのイベント入力信号(ELSEL17)として使用することができます。

TKBCNT n とTKBTGCR n の一致検出により、タイマKB n トリガ出力信号を出力し、TKBCR n m の設定周期に対して任意のタイミングでトリガ出力が可能です。タイマKB n トリガ出力信号の出力幅は、タイマ・クロックの1クロック幅です。PWM出力周期スタートからのトリガ出力タイミングは次の計算式により求められます。

トリガ出力タイミング = TKBTGCR n の設定値×カウント・クロック周期

注意 TKBCR n 0 < TKBTGCR n のとき、タイマKB n トリガ出力信号は出力されません。

図10-55 単体動作モード(TKB0CR0による周期制御)でのトリガ出力機能





図10-56 単体動作モード(外部トリガ入力による周期制御)でのトリガ出力機能



備考 $n = 0$

10.5.2 PWM出力ディザリング機能

16ビット・タイマKBはPWM出力ディザリング機能を使用することで高分解PWM出力を可能としています。

PWM周期の16周期を基準とし、16周期中の n 周期 ($n = 0-15$) でアクティブ期間を1カウント・クロック分延長することにより、平均分解能として16倍向上させたPWM出力を可能とします。

16周期中のアクティブ期間を1カウント・クロック延長させる周期は、TKBDNRnpにより決まります。

TKBDNRnpと、アクティブ期間を1カウント・クロック延長する周期との関係は以下の通りです。

図 10 - 57 TKBDNRnpと、アクティブ期間を1カウント・クロック延長する周期との関係図

周期 回数 (N)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
0																
1																
2																
3																
4																
5																
6																
7																
8																
9																
10																
11																
12																
13																
14																
15																

備考 1.  セルの周期 : TKBCRn1, TKBCRn3 レジスタの設定値で出力波形をリセット

 セルの周期 : TKBCRn1, TKBCRn3 レジスタの設定値+1で出力波形をリセット

備考 2. $n = 0,$

$p = 0, 1$

図10 - 58 ディザリング動作の波形図




図10 - 59 ディザリング動作の波形図
 (TKBCRn1 = TKBCRn0 (100%近傍), TKBCRn2 = TKBCRn3 (0%近傍) の場合)





図10 - 60 ディザリング動作の波形図 (TKBCRn3 = TKBCRn0 + 1の場合)



(1) 使用可能な動作モード

TKBCTLn0 レジスタ (TKBSTSn1, TKBSTSn0 ビット), TKBCTLn1 レジスタ (TKBMDn1, TKBMDn0 ビット) に指定される各モードでの動作可否を示します。

動作モード	TKBMDn1, TKBMDn0	TKBSTSn1, TKBSTSn0	使用可否
単体動作モード (TKBCRn0による周期制御)	00	00	○
単体動作モード (外部トリガ入力による周期制御)	00	01/10/11	×
インターリーブPFC出力モード	11	-	×

PWM出力ディザリング機能は、外部トリガ入力を使用せず、TKBCRn0による周期制御の場合に使用できます。

TKBDNRn0/TKBDNRn1は、それぞれTKBO0/TKBO1のPWM出力ディザリング機能を制御します。

注意1.【TKBDNRn0/TKBDNRn1 レジスタの動作中 (TKBCEn = 1) 書き換え】

TKBDNRn0/TKBDNRn1は、バッファを保有しているので、動作中 (TKBCEn = 1) の書き換えが可能です。

その際には、TKBRDTnビットへの“1”書き込みによる一斉書き換えを行います。

注意2.【TKBCRLDn0/TKBCRLDn1 レジスタによるアクセス】

TKBCRLDn0は、TKBCRn1の下位8ビットとTKBDNRn0をマッピングした16ビット・レジスタです。TKBCRLDn1は、TKBCRn3の下位8ビットとTKBDNRn1をマッピングした16ビット・レジスタです。

TKBDNRn0/TKBDNRn1は、TKBCRLDn0/TKBCRLDn1 レジスタにアクセスした場合も値が変更されます。

TKBCRn1/TKBCRn3は、TKBCRLDn0/TKBCRLDn1 レジスタにアクセスした場合も値が変更されます。

TKBCRLDn0/TKBCRLDn1 レジスタへアクセスした場合、TKBCRn1/TKBCRn3の下位8ビットのみが変更されることに注意してください。

注意3.【PWM出力ソフト・スタート機能とPWM出力ディザリング機能を併用する場合】

PWM出力ソフト・スタート機能実行 (TKBSSFnp = 1) 中は、PWM出力ディザリング機能は無効になります。

PWM出力ソフト・スタート機能停止 (TKBSSFnp = 0) で、PWM出力ディザリング機能が有効になります。

10.5.3 PWM出力ソフト・スタート機能

タイマKB0は、突入電流抑制、および、過電圧の防止に対応するPWM出力ソフト・スタート機能を保有しています。PWM出力ソフト・スタート機能は、タイマ・スタート・タイミングで起動します。従来、ユーザがソフト操作で行っていた処理をハードウェアのオプション機能で容易に実現することができます。16ビット・タイマKBソフト・スタート初期デューティ・レジスタ（TKBSIRnp）の設定値を1周期のアクティブ期間としてPWM波形を生成し、16ビット・タイマKBソフト・スタート・ステップ幅レジスタ（TKBSSRnp）で指定した値+1周期は同一アクティブ期間のPWM波形を出力したあと、「アクティブ期間を+1」して再度TKBSSRnp+1周期間同一波形を出力します。

動作を繰り返し、TKBCRn1, TKBCRn3で決定されるアクティブ期間と同じになったらPWM出力ソフト・スタート機能を解除します。

16ビット・タイマKBソフト・スタート初期デューティ・レジスタは、以下の条件で設定する必要があります。


$$0000H \leq TKBSIRn0 < TKBCRn1 \leq TKBCRn0+1$$

$$TKBCRn2 \leq TKBSIRn1 < TKBCRn3 \leq TKBCRn0+1$$

同期スタート／クリア・モード使用時は、以下の条件で設定する必要があります。

$$TKBCRn0 \leq TKBSIRn0 < TKBCRn1 \leq \text{MasterのTKBCR00}+1$$

図10-61 PWM出力ソフト・スタート機能



(1) PWM出力ソフト・スタート機能が使用可能な動作モード

動作モード	TKBMDn1, TKBMDn0	TKBSTSn1, TKBSTSn0	使用可否
単体動作モード（TKBCRn0による周期制御）	00B	00B	○
単体動作モード（外部トリガ入力による周期制御）	00B	01B/10B/11B	×
インターリーブPFC出力モード	11B	-	×

(2) TKBSIRn0/TKBSIRn1/TKBSSRn0/TKBSSRn1 レジスタの動作中 (TKBCEn = 1) 書き換え

TKBSIRn0/TKBSIRn1/TKBSSRn0/TKBSSRn1は、動作中 (TKBCEn = 1) に書き換えが可能です。


TKBSIRn0/TKBSIRn1/TKBSSRn0/TKBSSRn1は、バッファを保有しておりTKBRDTnビットへの“1”書き込みにより一斉に書き換えられます。TKBSIRn0/TKBSIRn1は、PWM出力ソフト・スタート機能開始タイミングでのバッファの値がdutyの初期値となり、TKBSSRn0/TKBSSRn1は、内部4ビット・カウンタの比較値となります。

内部4ビット・カウンタは、TKBCNTnの周期をカウント・クロックとしてアップ・カウントし、TKBSSRn0/TKBSSRn1との一致で0Hとなり、カウント動作を継続します。

(3) TKBCRn0/TKBCRn1/TKBCRn2/TKBCRn3/TKBSIRn0/TKBSIRn1/TKBSSRn0/TKBSSRn1 レジスタの動作中 (TKBCEn = 1) 書き換え

PWM出力ソフト・スタート期間 (TKBSSFnp = 1, TKBSSFnp = 1) 中にTKBRDTnを“1”設定した場合、一斉書き換えがマスクされTKBSEFnpフラグがセットされます。一斉書き換えするためには、TKBSEFnpをクリアしてTKBSSFnpが“0”となることを確認してTKBRDTnを“1”にセットしてください。

図10 - 62 ソフト・スタート機能動作中 (TKBSSFnp = 1) のTKBCRn0/TKBCRn1/TKBCRn2/TKBCRn3/TKBSIRn0/TKBSIRn1/TKBSSRn0/TKBSSRn1 レジスタの書き換え




(4) PWM出力ソフト・スタート機能とPWM出力ディザリング機能を併用する場合

PWM出力ソフト・スタート機能実行 (TKBSSFn_p = 1) 中は、PWM出力ディザリング機能は無効となります。

PWM出力ソフト・スタート機能停止 (TKBSSFn_p = 0) で、PWM出力ディザリング機能が有効となります。

(5) PWM出力ソフト・スタート機能の完了とTKBSSFn_pの動作

TKBCRn1 を 0007H, TKBDNRn_p を 70H, TKBSSRn_p を 02H とした場合の図を示します。TKBCRn1 = 0007H と内部のソフト・スタート用 TKBCRn1 バッファの値が一致するタイミングで TKBSSFn_p がクリアされ、ディザリング機能が開始されます。

図 10 - 63 PWM出力ソフト・スタート機能の完了とTKBSSFn_pの動作

10.5.4 最大周波数リミット機能

タイマKB0は、外部トリガ入力による周期制御またはインターリーブPFC出力モード時に、カウンタ・クリアの最小周期（最大周波数）を制限する機能です。

この機能を使用すると、カウンタ・クリアを行う外部トリガ入力に、カウンタ値が最大周波数リミット・レジスタ（TKBMFRn）の設定値より小さい時に発生した場合、その入力を保留し、TKBMFRnレジスタの設定値までカウントを継続したあとにカウンタ・クリアを行います。


(1) 最大周波数リミット（ $=1/\text{最小周期}$ ）の計算式

$$\text{最小周期} (= 1/\text{最大周波数リミット}) = (\text{TKBMFRnの設定値} + 1) \times \text{カウンタ・クロック周期}$$

注意TKBMFRn の設定値 $\leq$ TKBCRn0 の設定値とする必要があります。

外部トリガ入力検出タイミングで、カウンタ値がTKBMFRnより小さい場合、TKBMFFnフラグが“1”セットされます。TKBMFFnフラグは、TKBCLMFnビットへの“1”書き込みにより“0”にクリアされます。

図10-64 最大周波数リミット機能



備考 外部トリガ入力による周期制御の場合

(2) 最大周波数リミット機能で使用可能な動作モード

動作モード	TKBMDn1, TKBMDn0	TKBSTSn1, TKBSTSn0	使用可否
単体動作モード（TKBCRn0による周期制御）	00B	00B	×
単体動作モード（外部トリガ入力による周期制御）	00B	01B/10B/11B	○
インターリーブPFC出力モード	11B	-	○

備考 外部トリガ入力による周期制御の場合に使用可能です。

10.6 強制出力停止機能


強制出力停止機能は、電源回路などの保護を行なうための機能です。

マイコン外部で構成された電源回路において、ショートなどの異常が発生し、過電圧や過電流状態となった場合に、電圧や電流センス信号をINTP10, INTP11／コンパレータなどに入力することで、CPUのプログラム制御を介することなく、タイマ出力をハイ・インピーダンスまたは固定出力状態として回路を保護します。

この機能では、入力信号のエッジを検出したときのみ、異常状態とみなします。エッジがない固定レベルは異常状態としません。

強制出力停止機能のシステム構成を次の図に示します。

図 10 - 65 強制出力停止機能のシステム構成図



10.6.1 強制出力停止機能1と強制出力停止機能2

強制出力停止機能は、2つの制御方法があります。強制出力停止機能1はレベル固定出力とハイ・インピーダンス出力を選択でき、強制出力停止機能2はレベル固定出力のみ設定可能です。次に制御方法の差分を示します。

(1) 強制出力停止機能1／強制出力停止機能2の選択可能出力レベル

選択可能出力レベル	強制出力停止	
	機能1	機能2
ハイ・インピーダンス出力	○	×
ロウ・レベル固定出力	○	○
ハイ・レベル固定出力	○	○

(2) 強制出力停止機能1／強制出力停止機能2の開始・解除条件

機能・動作説明（強制出力停止開始）	強制出力停止	
	機能1	機能2
コンパレータ出力の立ち上がりエッジ検出により強制出力停止開始	○	○
外部割り込み入力（INTP10, INTP11）の立ち上がりエッジもしくは立ち下がりエッジ検出により強制出力停止開始	×	○
ソフトウェアビット（TKBPAHTSnP）の設定により強制出力停止開始	○	×

機能・動作説明（強制出力停止解除）	強制出力停止	
	機能1	機能2
ソフトウェアビット（TKBPAHTTnP）の設定により強制出力停止解除	○	×
ソフトウェアビット（TKBPAHTTnP）の設定後、TMKB周期に同期して強制出力停止解除	○	×
強制出力停止を開始した次のカウンタの周期で強制出力停止解除	×	○
トリガ信号の立ち上がりエッジもしくは立ち下がりエッジ検出後、次のカウンタの周期で強制出力停止解除	×	○

(3) 強制出力停止機能1／強制出力停止機能2の選択可能トリガ信号と使用可能トリガビットの条件

選択可能出力レベル	強制出力停止	
	機能1	機能2
コンパレータ0, 1	○	○
外部割り込み入力（INTP10, INTP11）	×	○

使用可能トリガビット	強制出力停止	
	機能1	機能2
TKBPAHTSnP（TKBOP出力の強制出力停止を開始するトリガ・ビット）	○	×
TKBPAHTTnP（TKBOP出力の強制出力停止を解除するトリガ・ビット）	○	×

備考 n = 0, p = 0, 1

表 10 - 4 強制出力停止機能1の外部トリガ割り当て一覧

	TKBO0	TKBO1
コンパレータ0	○	○
コンパレータ1	○	○
INTP10	×	×
INTP11	×	×

表 10 - 5 強制出力停止機能2の外部トリガ割り当て一覧

	TKBO0	TKBO1
コンパレータ0	○	○
コンパレータ1	○	○
INTP10	○	○
INTP11	○	○

注意 INTP10/INTP11の設定は第19章 コンパレータを参照してください。

10.6.2 強制出力停止機能の構成

強制出力停止機能は、次のハードウェアで構成されています。

表 10 - 6 強制出力停止機能の構成

項目	構成
制御レジスタ	周辺イネーブル・レジスタ 2 (PER2) 強制出力停止機能制御レジスタ n0 (TKBPACTLn0) 強制出力停止機能制御レジスタ n1 (TKBPACTLn1) 強制出力停止機能制御レジスタ n2 (TKBPACTLn2) 強制出力停止機能フラグ・レジスタ (TKBPAFLGn) 強制出力停止機能1開始トリガ・レジスタ n (TKBPAHFSTn) 強制出力停止機能1解除トリガ・レジスタ n (TKBPAHFTn)

10.6.3 強制出力停止機能を制御するレジスタ

強制出力停止機能を制御するレジスタを次に示します。

- 強制出力停止機能制御レジスタ n0 (TKBPACTLn0)
- 強制出力停止機能制御レジスタ n1 (TKBPACTLn1)
- 強制出力停止機能制御レジスタ n2 (TKBPACTLn2)
- 強制出力停止機能フラグ・レジスタ (TKBPAFLGn)
- 強制出力停止機能1開始トリガ・レジスタ n (TKBPAHFSTn)
- 強制出力停止機能1解除トリガ・レジスタ n (TKBPAHFTn)

10.6.3.1 強制出力停止機能制御レジスタ n0, n1 (TKBPACTLn0, TKBPACTLn1)

TKBPACTLn_pは、TKBOP端子の強制出力停止機能制御のトリガとして使用する信号の選択を行うレジスタです。

TKBPACTLn_pは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図10 - 66 強制出力停止機能制御レジスタ 0p (TKBPACTL0p) のフォーマット (1/2)

アドレス : F0430H (TKBPACTL00) リセット時 : 0000H R/W

F0432H (TKBPACTL01)

略号	15	14	13	12	11	10	9	8
TKBPACTL0p	TKBPAFXS0p3	TKBPAFXS0p2	TKBPAFXS0p1	TKBPAFXS0p0	0	0	0	TKBPAFCM0p
	7	6	5	4	3	2	1	0
	0	0	TKBPAHXS0p1	TKBPAHXS0p0	TKBPAHCM0p1	TKBPAHCM0p0	TKBPAMD0p1	TKBPAMD0p0
TKBPAFXS0p3	強制出力停止機能2の外部割り込みトリガ選択							
0	INTP11をトリガとしない							
1	INTP11をトリガとする ^{注1}							
TKBPAFXS0p2	強制出力停止機能2の外部割り込みトリガ選択							
0	INTP10をトリガとしない							
1	INTP10をトリガとする ^{注1}							
TKBPAFXS0p1	強制出力停止機能2のコンパレータ・トリガ選択							
0	コンパレータ1をトリガとしない							
1	コンパレータ1をトリガとする							
TKBPAFXS0p0	強制出力停止機能2のコンパレータ・トリガ選択							
0	コンパレータ0をトリガとしない							
1	コンパレータ0をトリガとする							
TKBPAFCM0p	強制出力停止機能2の動作モード選択							
0	トリガ入力で強制出力停止機能2を開始し、次のカウンタの周期で強制出力停止機能2を解除。 ^{注2}							
1	トリガ入力で強制出力停止機能2を開始し、そのトリガの逆エッジを検出してから、次のカウンタの周期で強制出力停止機能2を解除。 ^{注2}							
TKBPAHXS0p1	強制出力停止機能1のコンパレータトリガ選択							
0	コンパレータ1をトリガとしない							
1	コンパレータ1をトリガとする							
TKBPAHXS0p0	強制出力停止機能1のコンパレータトリガ選択							
0	コンパレータ0をトリガとしない							
1	コンパレータ0をトリガとする							

図10 - 66 強制出力停止機能制御レジスタ0p (TKBPACTL0p) のフォーマット (2/2)

TKBPAHCM0p1	TKBPAHCM0p0	強制出力停止機能1の解除条件選択
0	0	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号のレベルに関係なく強制出力停止機能解除トリガ (TKBPAHTT0p) = 1書き込みで強制出力停止機能1を解除。
0	1	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号がアクティブ・レベル期間中の場合は、強制出力停止機能解除トリガ (TKBPAHTT0p) = 1書き込みを無効とする。そのトリガ信号がインアクティブ・レベル期間中の強制出力停止機能解除トリガ (TKBPAHTT0p) = 1書き込みで強制出力停止機能1を解除。
1	0	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号のレベルに関係なく強制出力停止機能解除トリガ (TKBPAHTT0p) = 1書き込みのあと、次のカウンタの周期で強制出力停止機能1を解除。 ^{注2}
1	1	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号がアクティブ・レベル期間中の場合は、強制出力停止機能解除トリガ (TKBPAHTT0p) = 1書き込みを無効とする。そのトリガ信号がインアクティブ・レベル期間中の強制出力停止機能解除トリガ (TKBPAHTT0p) = 1書き込みのあと、次のカウンタの周期で強制出力停止機能1を解除。 ^{注2}

TKBPAMD0p1	TKBPAMD0p0	強制出力停止機能実行時の出力状態選択	
		強制出力停止機能1	強制出力停止機能2
0	0	Hi-Z出力	ロウ・レベル固定出力
0	1	Hi-Z出力	ハイ・レベル固定出力
1	0	ロウ・レベル固定出力	ロウ・レベル固定出力
1	1	ハイ・レベル固定出力	ハイ・レベル固定出力

注1. INTP10, INTP11を強制出力停止機能2に使用する場合は、19.5 タイマKB連動機能使用時の注意事項も参照してください。

注2. 次のカウンタ同期を待たずにタイマKBを停止 (TKBCEn=0) した場合、次にタイマKBを動作 (TKBCEn = 1) するまで強制出力停止機能を継続します。

注意1. タイマ動作中に、TKBPACTL0pレジスタを書き換えないでください。ただし、TKBPACTL0pレジスタにリフレッシュ (同値書き込み) することは可能です。

注意2. ビット11-9, 7, 6には必ず0を設定してください。

備考 n=0, p=0, 1

10.6.3.2 強制出力停止機能制御レジスタ n2 (TKBPACTLn2)

TKBPACTLn2は、TKBOP 端子の強制出力停止機能を許可／禁止するレジスタです。TKBPACTLn2は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図 10 - 67 強制出力停止機能制御レジスタ n2 (TKBPACTLn2) のフォーマット

アドレス : F0437H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TKBPACTLn2	0	0	0	0	0	0	TKBPACEn1	TKBPACEn0
TKBPACEnp	TKBOP 端子の強制出力停止機能に使用するトリガ信号の入力制御							
0	強制出力停止機能動作禁止							
1	強制出力停止機能動作許可							

- 注意 1. タイマ動作中に、TKBPACTLn2 レジスタを書き換え可能です。
- 注意 2. ビット 7-2 には必ず 0 を設定してください。

備考 n = 0, p = 0, 1

10.6.3.3 強制出力停止機能フラグ・レジスタ (TKBPAFLGn)

TKBPAFLGnは、TKBOp端子の強制出力停止機能のステータス・フラグを表示するレジスタです。
TKBPAFLGnは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出します。
リセット信号の発生により、00Hになります。

図 10 - 68 強制出力停止機能フラグ・レジスタ (TKBPAFLGn) のフォーマット

アドレス : F0436H リセット時 : 00H R

略号

7

6

5

4

3

2

1

0

TKBPAFLGn	TKBPAFSFn1	TKBPAHSFn1	TKBPAFSFn0	TKBPAHSFn0	TKBPAFIFn1	TKBPAHIFn1	TKBPAFIFn0	TKBPAHIFn0
TKBPAFSFn _p	TKBOp 端子に対する強制出力停止機能2のステータス・フラグ							
0	強制出力停止解除状態							
1	強制出力停止状態							
TKBPAHSFn _p	TKBOp 端子に対する強制出力停止機能1のステータス・フラグ							
0	強制出力停止解除状態							
1	強制出力停止状態							
TKBPAFIFn _p	TKBOp 端子に対する強制出力停止機能2の入力モニタ・ビット							
0	強制出力停止2トリガ信号がロウ・レベル (インアクティブ)							
1	強制出力停止2トリガ信号がハイ・レベル (アクティブ)							
TKBPAHIFn _p	TKBOp 端子に対する強制出力停止機能1の入力モニタ・ビット							
0	強制出力停止1トリガ信号がロウ・レベル (インアクティブ)							
1	強制出力停止1トリガ信号がハイ・レベル (アクティブ)							

注意 強制出力停止機能1を解除するタイミングは設定によって異なります。詳細は10.7.2 強制出力停止機能1のソフトウェア解除操作を参照してください。

備考 n = 0, p = 0, 1

10.6.3.4 強制出力停止機能1開始トリガ・レジスタn (TKBPAHFSn)

TKBPAHFSnは、TKBOP出力の強制出力停止機能1に使用する開始トリガ・レジスタです。

TKBPAHFSnは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で書き込みます。

リセット信号の発生により、00Hになります。

図10-69 強制出力停止機能1開始トリガ・レジスタn (TKBPAHFSn) のフォーマット

アドレス：F0434H		リセット時：00H		W				
略号	7	6	5	4	3	2	1	0
TKBPAHFSn	0	0	0	0	0	0	TKBPAHTSn1	TKBPAHTSn0
TKBPAHTSnp	TKBOP出力に対する強制出力停止機能1開始トリガ							
0	設定無効							
1	TKBOP出力に対する強制出力停止機能1を開始							

注意1. タイマ動作中に、TKBPAHFSnレジスタを書き換え可能です。

注意2. ビット7-2には必ず0を設定してください。

注意3. リード時は、0が読み出されます。

備考 n = 0, p = 0, 1

10.6.3.5 強制出力停止機能1解除トリガ・レジスタn (TKBPAHFTn)

TKBPAHFTnは、TKBOP出力の強制出力停止機能1に使用する解除トリガ・レジスタです。

TKBPAHFTnは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で書き込みます。

リセット信号の発生により、00Hになります。

図10-70 強制出力停止機能1解除トリガ・レジスタn (TKBPAHFTn) のフォーマット

アドレス：F0435H		リセット時：00H		W				
略号	7	6	5	4	3	2	1	0
TKBPAHFTn	0	0	0	0	0	0	TKBPAHTTn1	TKBPAHTTn0
TKBPAHTTnp	TKBOp出力に対する強制出力停止機能解除トリガ							
0	設定無効							
1	TKBOp出力に対する強制出力停止機能1を解除							

注意1. タイマ動作中に、TKBPAHFTnレジスタを書き換え可能です。

注意2. ビット7-2には必ず0を設定してください。

注意3. リード時は、0が読み出されます。

注意4. 強制出力停止機能1を解除するタイミングは設定によって異なります。詳細は10.7.2 強制出力停止機能1のソフトウェア解除操作を参照してください。

備考 n = 0, p = 0, 1

10.7 強制出力停止機能1の動作説明

トリガ要因（コンパレータ0, 1出力）の発生により，CPUを介さずに16ビット・タイマKB_n回路の動作クロックf_{KBKC}と非同期でタイマ出力をHi-Z，ハイ／ロウ・レベル固定状態にすることができます。強制出力停止機能1のストップ・トリガの設定により，16ビット・タイマKB_n回路の動作クロックf_{KBKC}と同期して強制出力停止状態は解除されます。

10.7.1 強制出力停止機能1の概要

この機能では，コンパレータ出力信号およびソフトウェア・トリガを強制出力停止機能1のトリガ信号として使用します。

強制出力停止時に選択できる出力状態は，TKBPACTL_{np}レジスタのTKBPAMD_{np0}, TKBPAMD_{np1}ビットによって制御されます。

タイマKB_nの出力p端子（TKB_{Op}）の強制出力停止機能1出力レベルとの関係を次の表に示します。

表 10 - 7 TKB_{Op}の強制出力停止機能1出力レベルとの関係

TKBPAMD _{np1}	TKBPAMD _{np0}	強制出力停止機能1実行時の出力レベル選択
0	0	Hi-Z出力
0	1	Hi-Z出力
1	0	ロウ・レベル固定出力
1	1	ハイ・レベル固定出力

使用するコンパレータ出力の選択は，強制出力停止機能制御_{np}（TKBPACTL_{np}）のTKBPAHZ_{Sn2}-TKBPAHZ_{Sn0}ビットによって制御されます。

タイマKB_nの出力p端子（TKB_{Op}）の強制出力停止機能1トリガ選択を次の表に示します。

表 10 - 8 TKB_{Op}の強制出力停止機能1トリガ選択

ビット名	選択可能なトリガ信号
TKBPAHZ _{Sn0}	コンパレータ0
TKBPAHZ _{Sn1}	コンパレータ1

備考 n = 0, p = 0, 1

10.7.2 強制出力停止機能1のソフトウェア解除操作

強制出力停止機能1を開始する開始トリガ（TKBPAHFSn レジスタのTKBPAHTSn ビット）の設定を次の表に示します。

表 10 - 9 強制出力停止機能1での開始トリガ（TKBPAHTSn ビット）の動作

TKBPAHTSn	ソフトウェアによる強制出力停止機能1の開始
0	設定無効
1	“1”書き込みで、TKBOP出力に対するハイ・インピーダンス/ロウ・レベル/ハイ・レベル固定出力制御を開始する（強制出力停止機能1のトリガ信号の立ち上がりエッジ検出と同等の機能になります）。

強制出力停止機能1を解除する解除トリガ（TKBPAHTTn レジスタのTKBPAHTTnp ビット）の設定を次の表に示します。

表 10 - 10 強制出力停止機能1での解除トリガ（TKBPAHTTnp ビット）の動作

TKBPACTLnp レジスタ		ソフトウェアによる強制出力停止機能1の解除
TKBPAHCMnp1	TKBPAHCMnp0	
0	0	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号のレベルに関係なく強制出力停止機能解除トリガ（TKBPAHTTnp）= 1書き込みで強制出力停止機能1を解除。
0	1	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号がアクティブ・レベル期間中の場合は、強制出力停止機能解除トリガ（TKBPAHTTnp）= 1書き込みを無効とする。そのトリガ信号がインアクティブ・レベル期間中の強制出力停止機能解除トリガ（TKBPAHTTnp）= 1書き込みで強制出力停止機能1を解除。
1	0	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号のレベルに関係なく強制出力停止機能解除トリガ（TKBPAHTTnp）= 1書き込みのあと、次のカウンタの周期で強制出力停止機能1を解除。注
1	1	トリガ入力で強制出力停止機能1を開始し、そのトリガ信号がアクティブ・レベル期間中の場合は、強制出力停止機能解除トリガ（TKBPAHTTnp）= 1書き込みを無効とする。そのトリガ信号がインアクティブ・レベル期間中の強制出力停止機能解除トリガ（TKBPAHTTnp）= 1書き込みのあと、次のカウンタの周期で強制出力停止機能1を解除。注

注 次のカウンタ周期を待たずにタイマKBを停止（TKBCEn=0）した場合、次にタイマKBを動作（TKBCEn= 1）するまで強制出力停止機能を継続します。

備考 n = 0, p = 0, 1


10.7.3 強制出力停止機能1の基本動作

TKBPAHCMnp1, TKBPAHCMnp0 レジスタの設定の違いによる強制出力機能1の動作を示します。

強制出力停止機能1を開始するトリガ信号（強制出力停止入力1）は、強制出力停止機能制御レジスタnp（TKBPACTLnp）のTKBPAHZSn0-TKBPAHZSn2ビットで選択されたトリガ信号と強制出力停止機能1開始トリガ・レジスタn（TKBPAHFSn）のTKBPAHTSnビットのor出力です。

- (1) TKBPAHCMnp1, TKBPAHCMnp0 = 0, 0での強制出力停止機能1

図10 - 71 TKBPAHCMnp1, TKBPAHCMnp0 = 0, 0での強制出力停止機能1



- (a) TKBPAAMDnp1 = 0 (Hi-Z出力) のとき

強制出力停止入力1の立ち上がりエッジ検出で、ハイ・インピーダンス出力となります。

強制出力停止入力1の入力レベルに関係なく、解除トリガ（TKBPAHTTnpビット）への“1”書き込みで、タイマ出力に戻ります。

ハイ・インピーダンス出力制御信号がハイ・レベルの期間が、強制出力停止1の期間（ハイ・インピーダンス出力）となります。

- (b) TKBPAAMDnp1 = 1（固定出力）のとき

強制出力停止入力1の立ち上がりエッジ検出で、TKBPAMDnp0の設定値に従い、ロウ・レベル／ハイ・レベルに固定出力となります。


強制出力停止入力1の入力レベルに関係なく、解除トリガ（TKBPAHTTnpビット）への“1”書き込みで、出力レベルの固定が解除され、タイマ出力に戻ります。

内部fixed信号がハイ・レベルの期間が、強制出力停止1の期間（ロウ・レベル／ハイ・レベル出力固定）となります。

備考 n = 0, p = 0, 1

(2) TKBPAHCMnp1, TKBPAHCMnp0 = 0, 1での強制出力停止機能1

図 10 - 72 TKBPAHCMnp1, TKBPAHCMnp0 = 0, 1での強制出力停止機能1



(a) TKBPAMDnp1 = 0 (Hi-Z出力) のとき

強制出力停止入力1の立ち上がりエッジ検出で、ハイ・インピーダンス出力となります。

強制出力停止入力1がアクティブ・レベル（ハイ・レベル）期間中での、解除トリガ（TKBPAHTTnpビット）への“1”書き込みは無効となります。

強制出力停止入力1がインアクティブ・レベル（ロウ・レベル）になったあと、解除トリガ（TKBPAHTTnpビット）への“1”書き込みで、タイマ出力に戻ります。

ハイ・インピーダンス出力制御信号がハイ・レベルの期間が、強制出力停止1の期間（ハイ・インピーダンス出力）となります。

(b) TKBPAMDnp1 = 1（固定出力）のとき

強制出力停止入力1の立ち上がりエッジ検出で、TKBPAMDnp0の設定値に従い、ロウ・レベル／ハイ・レベルに固定出力となります。

強制出力停止入力1がアクティブ・レベル（ハイ・レベル）期間中での、解除トリガ（TKBPAHTTnpビット）への“1”書き込みは無効となります。


強制出力停止入力1がインアクティブ・レベル（ロウ・レベル）になったあと、解除トリガ（TKBPAHTTnpビット）への“1”書き込みで、出力レベルの固定が解除され、タイマ出力に戻ります。

内部fixed信号がハイ・レベルの期間が、強制出力停止1の期間（ロウ・レベル／ハイ・レベル出力固定）となります。

備考 n = 0, p = 0, 1

(3) TKBPAHCMnp1, TKBPAHCMnp0 = 1, 0での強制出力停止機能1

図 10 - 73 TKBPAHCMnp1, TKBPAHCMnp0 = 1, 0での強制出力停止機能1



(a) TKBPAMDnp1 = 0 (Hi-Z出力) のとき

強制出力停止入力1の立ち上がりエッジ検出で、ハイ・インピーダンス出力となります。

強制出力停止入力1の入力レベルに関係なく、解除トリガ (TKBPAHTTnp ビット) への“1”書き込みのあと、次のカウンタの周期でタイマ出力に戻ります。

ハイ・インピーダンス出力制御信号がハイ・レベルの期間が、強制出力停止1の期間 (ハイ・インピーダンス出力) となります。

(b) TKBPAMDnp1 = 1 (固定出力) のとき

強制出力停止入力1の立ち上がりエッジ検出で、TKBPAMDnp0の設定値に従い、ロウ・レベル／ハイ・レベルに固定出力となります。


強制出力停止入力1の入力レベルに関係なく、解除トリガ (TKBPAHTTnp ビット) への“1”書き込みのあと、次のカウンタの周期で、出力レベルの固定が解除され、タイマ出力に戻ります。

内部fixed信号がハイ・レベルの期間が、強制出力停止1の期間 (ロウ・レベル／ハイ・レベル出力固定) となります。

備考 n = 0, p = 0, 1

(4) TKBPAHCMnp1, TKBPAHCMnp0 = 1, 1での強制出力停止機能1

図 10 - 74 TKBPAHCMnp1, TKBPAHCMnp0 = 1, 1での強制出力停止機能1



(a) TKBPAMDnp1 = 0 (Hi-Z出力) のとき

強制出力停止入力1の立ち上がりエッジ検出で、ハイ・インピーダンス出力となります。

強制出力停止入力1がアクティブ・レベル（ハイ・レベル）期間中での、解除トリガ（TKBPAHTTnpビット）への“1”書き込みは無効となります。

強制出力停止入力1がインアクティブ・レベル（ロウ・レベル）期間中での、解除トリガ（TKBPAHTTnpビット）への“1”書き込みのあと、次のカウンタの周期で、タイマ出力に戻ります。

ハイ・インピーダンス出力制御信号がハイ・レベルの期間が、強制出力停止1の期間（ハイ・インピーダンス出力）となります。

(b) TKBPAMDnp1 = 1（固定出力）のとき

強制出力停止入力1の立ち上がりエッジ検出で、TKBPAMDnp0の設定値に従い、ロウ・レベル／ハイ・レベルに固定出力となります。

強制出力停止入力1がアクティブ・レベル（ハイ・レベル）期間中での、解除トリガ（TKBPAHTTnpビット）への“1”書き込みは無効となります。

強制出力停止入力1がインアクティブ・レベル（ロウ・レベル）期間中での、解除トリガ（TKBPAHTTnpビット）への“1”書き込みのあと、次のカウンタの周期で、出力レベルの固定が解除され、タイマ出力に戻ります。

内部fixed信号がハイ・レベルの期間が、強制出力停止1の期間（ロウ・レベル／ハイ・レベル出力固定）となります。

備考 n = 0, p = 0, 1

10.8 強制出力停止機能2の動作説明

トリガ要因（コンパレータ0, 1出力, INTP10, INTP11）の発生により, CPUを介さずに16ビット・タイマKBn回路の動作クロックf_{KBK}と非同期でタイマ出力をハイ／ロウ・レベル固定状態にすることができます。トリガ要因発生後の次のカウンタの周期開始, またはトリガ要因信号がインアクティブになった次のカウンタ周期開始のタイミングで強制出力停止状態は解除されます。

10.8.1 強制出力停止機能2の概要

この機能では, コンパレータ出力信号および外部割り込み（INTP10, INTP11）を強制出力停止機能2のトリガ信号として使用します。

強制出力停止時に選択できる出力状態は, TKBPACTLnpレジスタのTKBPAMDnp0, TKBPAMDnp1ビットによって制御されます。

タイマKBnの出力p端子（TKBOp）の強制出力停止機能2出力レベルとの関係を次の表に示します。

表 10 - 11 TKBOpの強制出力停止機能2出力レベルとの関係

TKBPAMDnp1	TKBPAMDnp0	強制出力停止機能2実行時の出力レベル選択
0	0	ロウ・レベル固定出力
0	1	ハイ・レベル固定出力
1	0	ロウ・レベル固定出力
1	1	ハイ・レベル固定出力

使用するコンパレータ出力の選択は, 強制出力停止機能制御np（TKBPACTLnp）のTKBPAFXSn3-TKBPAFXSn0ビットによって制御されます。

タイマKBnの出力p端子（TKBOp）の強制出力停止機能2トリガ選択を次の表に示します。

表 10 - 12 TKBOpの強制出力停止機能2トリガ選択

ビット名	選択可能なトリガ信号
TKBPAFXSn0	コンパレータ0
TKBPAFXSn1	コンパレータ1
TKBPAFXSn2	INTP10
TKBPAFXSn3	INTP11

備考 n = 0, p = 0, 1


10.8.2 強制出力停止機能2の基本動作

TKBPAFCMnpビットの設定の違いによる強制出力機能2の動作を示します。

強制出力停止機能2を開始するトリガ信号（強制出力停止入力2）は、強制出力停止機能制御レジスタnp（TKBPACTLnp）のTKBPAFXSn0-TKBPAFXSn3ビットで選択されたトリガ信号です。

(1) TKBPAFCMnp = 0での強制出力停止機能2

図10 - 75 TKBPAFCMnp = 0での強制出力停止機能2



強制出力停止入力2の立ち上がりエッジ検出で、TKBPAMDnp0の設定値に従い、ロウ・レベル／ハイ・レベルに固定出力となります。


強制出力停止入力2の入力レベルに関係なく、次のカウンタの周期で出力レベルの固定が解除され、タイマ出力に戻ります。

内部fixed信号がハイ・レベルの期間が、強制出力停止2の期間（ロウ・レベル／ハイ・レベル出力固定）となります。

備考 n = 0, p = 0, 1

(2) TKBPAFCMnp = 1での強制出力停止機能2

図 10 - 76 TKBPAFCMnp = 1での強制出力停止機能2



強制出力停止入力2の立ち上がりエッジ検出で、TKBPAMDnp0の設定値に従い、ロウ・レベル／ハイ・レベルに固定出力となります。

強制出力停止入力2が逆エッジになったあと、次のカウンタの周期で出力レベルの固定が解除され、タイマ出力に戻ります。

内部fixed信号がハイ・レベルの期間が、強制出力停止2の期間（ロウ・レベル／ハイ・レベル出力固定）となります。

備考 n = 0, p = 0, 1

第11章 クロック出力／ブザー出力制御回路

11.1 クロック出力／ブザー出力制御回路の機能

クロック出力は周辺ICに供給するクロックを出力する機能です。また、ブザー出力はブザー周波数の方形波を出力する機能です。


1つの端子で、クロック出力用とブザー出力用のいずれかを選択して出力できます。

PCLBUZn端子は、クロック出力選択レジスタn (CKSn)で選択したクロックを出力します。

図11-1にクロック出力／ブザー出力制御回路のブロック図を示します。

備考 n = 0, 1

図11-1 クロック出力／ブザー出力制御回路のブロック図



注 PCLBUZ0, PCLBUZ1端子から出力可能な周波数は、35.4, 36.4 AC特性を参照してください。

11.2 クロック出力／ブザー出力制御回路の構成

クロック出力／ブザー出力制御回路は、次のハードウェアで構成されています。

表 11 - 1 クロック出力／ブザー出力制御回路の構成

項目	構成
制御レジスタ	クロック出力選択レジスタ n (CKSn) 動作スピード・モード制御レジスタ (OSMC) ポート・モード・レジスタ 0, 3, 4 (PM0, PM3, PM4) ポート・レジスタ 0, 3, 4 (P0, P3, P4) ポート・モード・コントロール・レジスタ 0, 3 (PMC0, PMC3) 周辺 I/O リダイレクション・レジスタ 0 (PIOR0)

11.3 クロック出力／ブザー出力制御回路を制御するレジスタ

クロック出力／ブザー出力制御回路は、次のレジスタで制御します。

- ・クロック出力選択レジスタ n (CKSn)
- ・動作スピード・モード制御レジスタ (OSMC)
- ・ポート・モード・レジスタ 0, 3, 4 (PM0, PM3, PM4)
- ・ポート・レジスタ 0, 3, 4 (P0, P3, P4)
- ・ポート・モード・コントロール・レジスタ 0, 3 (PMC0, PMC3)
- ・周辺 I/O リダイレクション・レジスタ 0 (PIOR0)

11.3.1 クロック出力選択レジスタ n (CKSn)

クロック出力またはブザー周波数出力の端子 (PCLBUZn) の出力許可／禁止、および出力クロックを設定するレジスタです。

CKSn レジスタで、PCLBUZn 端子の出力するクロックを選択します。

CKSn レジスタは、1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。

リセット信号の発生により、00H になります。

図 11 - 2 クロック出力選択レジスタ n (CKSn) のフォーマット

アドレス : FFFA5H (CKS0), FFFA6H (CKS1) リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
CKSn	PCLOEn	0	0	0	CSELn	CCSn2	CCSn1	CCSn0

PCLOEn	PCLBUZn 端子の出力許可／禁止の指定
0	出力禁止 (デフォルト)
1	出力許可

CSELn	CCSn2	CCSn1	CCSn0		PCLBUZn 端子の出力クロックの選択			
					fMAIN = 5 MHz	fMAIN = 10 MHz	fMAIN = 20 MHz	fMAIN = 24 MHz
0	0	0	0	fMAIN	5 MHz	10 MHz ^注	設定禁止 ^注	設定禁止 ^注
0	0	0	1	fMAIN/2	2.5 MHz	5 MHz	10 MHz ^注	12 MHz
0	0	1	0	fMAIN/2 ²	1.25 MHz	2.5 MHz	5 MHz	6 MHz
0	0	1	1	fMAIN/2 ³	625 kHz	1.25 MHz	2.5 MHz	3 MHz
0	1	0	0	fMAIN/2 ⁴	312.5 kHz	625 kHz	1.25 MHz	1.5 MHz
0	1	0	1	fMAIN/2 ¹¹	2.44 kHz	4.88 kHz	9.77 kHz	11.7 kHz
0	1	1	0	fMAIN/2 ¹²	1.22 kHz	2.44 kHz	4.88 kHz	5.86 kHz
0	1	1	1	fMAIN/2 ¹³	610 Hz	1.22 kHz	2.44 kHz	2.93 kHz
1	0	0	0	fIL	15 kHz			
1	0	0	1	fIL/2	7.5 kHz			
1	0	1	0	fIL/2 ²	3.75 kHz			
1	0	1	1	fIL/2 ³	1.875 kHz			
1	1	0	0	fIL/2 ⁴	938 Hz			
1	1	0	1	fIL/2 ⁵	469 Hz			
1	1	1	0	fIL/2 ⁶	234 Hz			
1	1	1	1	fIL/2 ⁷	117 Hz			

注 出力クロックは、16 MHz 以内の範囲で使用してください。詳しくは、35.4、36.4 AC 特性を参照してください。

注意 出力クロックの切り替えは、出力禁止 (PCLOEn = 0) にしてから行ってください。

備考 1. n = 0, 1

備考 2. fMAIN : メイン・システム・クロック周波数

fIL : 低速オンチップ・オシレータ・クロック周波数

11.3.2 クロック出力／ブザー出力端子のポート機能を制御するレジスタ

クロック出力／ブザー出力機能として使用する時は、対象チャネルと兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx), ポート・モード・コントロール・レジスタ (PMCxx)) を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.2 ポート・レジスタ (Pxx), 4.3.6 ポート・モード・コントロール・レジスタ (PMCxx) を参照してください。

クロック出力／ブザー出力端子を兼用するポート (P30/PCLBUZ0 など) をクロック出力／ブザー出力として使用するときは、各ポートに対応するポート・モード・レジスタ (PMxx) のビット、ポート・モード・コントロール・レジスタ (PMCxx) のビットおよびポート・レジスタ (Pxx) のビットに0を設定してください。

例 P30/PCLBUZ0をクロック出力／ブザー出力として使用する場合

ポート・モード・コントロール・レジスタ3のPMC30ビットを0に設定

ポート・モード・レジスタ3のPM30ビットを0に設定

ポート・レジスタ3のP30ビットを0に設定

11.4 クロック出力／ブザー出力制御回路の動作

1つの端子で、クロック出力用とブザー出力用のいずれかを選択して出力できます。

PCLBUZ0端子は、クロック出力選択レジスタ0 (CKS0)で選択したクロック／ブザーを出力します。

PCLBUZ1端子は、クロック出力選択レジスタ1 (CKS1)で選択したクロック／ブザーを出力します。

11.4.1 出力端子の動作


PCLBUZn端子は、次の手順で出力します。

- ① PCLBUZ0端子として使用するポートに対応するポート・モード・レジスタ (PMxx)およびポート・レジスタ (Pxx)のビットに0を設定する。
- ② PCLBUZn端子のクロック出力選択レジスタ (CKSn)のビット0-3 (CCSn0-CCSn2, CSELn)で出力周波数を選択する(出力は禁止の状態)。
- ③ CKSnレジスタのビット7 (PCLOEn)に1を設定し、クロック出力／ブザー出力を許可する。

備考1. クロック出力用として使用するときの制御回路は、クロック出力の出力許可／禁止(PCLOEnビット)を切り替えてから1クロック後にクロック出力を開始／停止します。このとき幅の狭いパルスは出力されません。PCLOEnビットによる出力の許可／停止とクロック出力のタイミングを図11-3に示します。

備考2. n = 0, 1

図11-3 PCLBUZn端子からのクロック出力のタイミング



11.5 クロック出力／ブザー出力制御回路の注意事項

PCLBUZn出力にメイン・システム・クロックを選択 (CSELn = 0) している場合は、出力停止設定 (PCLOEn = 0) にしてからPCLBUZn端子の出力クロックの1.5クロック以内にSTOPモードへ移行すると、PCLBUZnの出力幅が短くなります。

第12章 ウォッチドッグ・タイマ

12.1 ウォッチドッグ・タイマの機能

ウォッチドッグ・タイマは、オプション・バイト(000C0H)でカウント動作を設定します。

ウォッチドッグ・タイマは低速オンチップ・オシレータ・クロック(f_{IL})で動作します。

ウォッチドッグ・タイマはプログラムの暴走を検出するために使用します。暴走検出時、内部リセット信号を発生します。

次の場合、プログラムの暴走と判断します。

- ・ウォッチドッグ・タイマ・カウンタがオーバフローした場合
- ・ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)に1ビット操作命令を使用した場合
- ・WDTE レジスタに“ACH”以外のデータを書き込んだ場合
- ・ウインドウ・クローズ期間中にWDTE レジスタにデータを書き込んだ場合

ウォッチドッグ・タイマによるリセットが発生した場合、リセット・コントロール・フラグ・レジスタ(RESF)のビット4(WDTRF)がセット(1)されます。RESF レジスタの詳細については第25章 リセット機能を参照してください。

また、オーバフロー時間の75% + 1/2 f_{IL}到達時にインターバル割り込みを発生することもできます。

12.2 ウォッチドッグ・タイマの構成

ウォッチドッグ・タイマは、次のハードウェアで構成されています。

表 12-1 ウォッチドッグ・タイマの構成

項目	構成
カウンタ	内部カウンタ (17ビット)
制御レジスタ	ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)


また、オプション・バイトで、カウンタの動作制御、オーバフロー時間の設定、ウインドウ・オープン期間の設定、インターバル割り込みの設定を行います。

表 12-2 オプション・バイトとウォッチドッグ・タイマの設定内容

ウォッチドッグ・タイマの設定内容	オプション・バイト (000C0H)
ウォッチドッグ・タイマのインターバル割り込みの設定	ビット 7 (WDTINT)
ウインドウ・オープン期間設定	ビット 6, 5 (WINDOW1, WINDOW0)
ウォッチドッグ・タイマのカウンタ動作制御	ビット 4 (WDTON)
ウォッチドッグ・タイマのオーバフロー時間設定	ビット 3-1 (WDCS2- WDCS0)
ウォッチドッグ・タイマのカウンタ動作制御 (HALT/STOP時)	ビット 0 (WDSTBYON)

備考 オプション・バイトについては、第30章 オプション・バイトを参照してください。

図 12-1 ウォッチドッグ・タイマのブロック図



備考 f_{IL} : 低速オンチップ・オシレータ・クロック周波数

12.3 ウォッチドッグ・タイマを制御するレジスタ

ウォッチドッグ・タイマは、ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE) で制御します。

12.3.1 ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)

WDTE レジスタに“ACH”を書き込むことにより、ウォッチドッグ・タイマのカウンタをクリアし、再びカウント開始します。

WDTE レジスタは8ビット・メモリ操作命令で設定します。

リセット信号の発生により、9AHまたは1AH^注になります。

図 12 - 2 ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE) のフォーマット

アドレス : FFFABH リセット時 : 1AH/9AH^注 R/W

略号	7	6	5	4	3	2	1	0
WDTE								

注 WDTE レジスタのリセット値は、オプション・バイト (000C0H) の WDTON ビットの設定値によって、異なります。ウォッチドッグ・タイマを動作する場合は、WDTON ビットに1を設定してください。

WDTON ビットの設定値	WDTE レジスタのリセット値
0 (ウォッチドッグ・タイマのカウント動作禁止)	1AH
1 (ウォッチドッグ・タイマのカウント動作許可)	9AH

注意1. WDTE レジスタに“ACH”以外の値を書き込んだ場合、内部リセット信号を発生します。

注意2. WDTE レジスタに1ビット・メモリ操作命令を実行した場合、内部リセット信号を発生します。

注意3. WDTE レジスタのリード値は、“9AH／1AH” (書き込んだ値(“ACH”)とは異なる値)になります。

12.4 ウォッチドッグ・タイマの動作

12.4.1 ウォッチドッグ・タイマの動作制御

1. ウォッチドッグ・タイマを使用する場合、オプション・バイト(000C0H)で次の内容を設定します。

- ・オプション・バイト(000C0H)のビット4 (WDTON)を1に設定し、ウォッチドッグ・タイマのカウント動作を許可(リセット解除後、カウンタは動作開始)にしてください(詳細は、第30章 オプション・バイトを参照)。

WDTON	ウォッチドッグ・タイマのカウンタ
0	カウント動作禁止(リセット解除後、カウント停止)
1	カウント動作許可(リセット解除後、カウント開始)

- ・オプション・バイト(000C0H)のビット3-1 (WDSCS2-WDSCS0)で、オーバフロー時間を設定してください(詳細は、12.4.2および第30章 を参照)。
- ・オプション・バイト(000C0H)のビット6, 5 (WINDOW1, WINDOW0)で、ウインドウ・オープン期間を設定してください(詳細は、12.4.3および第30章 を参照)。

2. リセット解除後、ウォッチドッグ・タイマはカウント動作を開始します。
3. カウント動作開始したあと、オプション・バイトで設定したオーバフロー時間前に、ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)に“ACH”を書き込むことにより、ウォッチドッグ・タイマはクリアされ、再度カウント動作を開始します。
4. 以後、リセット解除後2回目以降のWDTEレジスタへの書き込みについては、ウインドウ・オープン期間中に行ってください。ウインドウ・クローズ期間中に書き込んだ場合、内部リセット信号を発生します。
5. WDTEレジスタに“ACH”を書き込まずに、オーバフロー時間を越えてしまった場合は、内部リセット信号を発生します。

また、次の場合も、内部リセット信号を発生します。

- ・WDTEレジスタに1ビット操作命令を使用した場合
- ・WDTEレジスタに“ACH”以外のデータを書き込んだ場合

注意1. リセット解除後1回目のウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)への書き込みだけは、ウインドウ・オープン時間に関係なく、オーバフロー時間前であればどのタイミングで行ってもウォッチドッグ・タイマはクリアされ、再度カウント動作を開始します。

注意2. WDTEレジスタに“ACH”を書き込んでから、ウォッチドッグ・タイマのカウンタがクリアされるまで、最大f_{IL}の2クロックの誤差が生じる場合があります。

注意3. ウォッチドッグ・タイマのクリアは、カウント値がオーバフローする直前まで有効です。

注意4. オプション・バイト(000C0H)のビット0 (WDSTBYON)の設定値により、ウォッチドッグ・タイマのHALTおよびSTOPモード時の動作は、次のように異なります。

	WDSTBYON = 0	WDSTBYON = 1
HALTモード時	ウォッチドッグ・タイマ動作停止	ウォッチドッグ・タイマ動作継続
STOPモード時		
SNOOZEモード時		

WDSTBYON = 0の場合、HALTおよびSTOPモード解除後は、ウォッチドッグ・タイマのカウントを再開します。このとき、カウンタはクリア(0)して、カウント開始します。

STOPモード解除後にX1発振クロックで動作する場合は、CPUは発振安定時間経過後に動作を開始します。

そのため、STOPモード解除後からウォッチドッグ・タイマがオーバフローするまでの時間が短いと、発振安定時間中にオーバフローしてリセットが発生します。

よって、インターバル割り込みによるSTOPモード解除後にX1発振クロックで動作し、ウォッチドッグ・タイマをクリアする場合は、発振安定時間経過後にクリアすることになるため、その時間を考慮してオーバフロー時間を設定してください。

12.4.2 ウォッチドッグ・タイマのオーバフロー時間の設定

ウォッチドッグ・タイマのオーバフロー時間は、オプション・バイト(000C0H)のビット3-1 (WDCS2-WDCS0)で設定します。

オーバフロー時は、内部リセット信号を発生します。オーバフロー時間前の、ウインドウ・オープン期間中にウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)に“ACH”を書き込むことにより、カウントはクリアされ、再度カウント動作を開始します。

設定可能なオーバフロー時間を次に示します。

表 12-3 ウォッチドッグ・タイマのオーバフロー時間の設定

WDCS2	WDCS1	WDCS0	ウォッチドッグ・タイマのオーバフロー時間 (f _{IL} = 17.25 kHz (MAX.)の場合)
0	0	0	2 ⁶ /f _{IL} (3.71 ms)
0	0	1	2 ⁷ /f _{IL} (7.42 ms)
0	1	0	2 ⁸ /f _{IL} (14.84 ms)
0	1	1	2 ⁹ /f _{IL} (29.68 ms)
1	0	0	2 ¹¹ /f _{IL} (118.72 ms)
1	0	1	2 ¹³ /f _{IL} (474.89 ms)
1	1	0	2 ¹⁴ /f _{IL} (949.79 ms)
1	1	1	2 ¹⁶ /f _{IL} (3799.18 ms)


備考 f_{IL} : 低速オンチップ・オシレータ・クロック周波数

12.4.3 ウォッチドッグ・タイマのウインドウ・オープン期間の設定

ウォッチドッグ・タイマのウインドウ・オープン期間は、オプション・バイト (000C0H) のビット 6, 5 (WINDOW1, WINDOW0) で設定します。ウインドウの概要は次のとおりです。

- ・ウインドウ・オープン期間中は、ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE) に“ACH”を書き込むと、ウォッチドッグ・タイマをクリアし、再度カウント動作を開始します。
- ・ウインドウ・クローズ期間中は、WDTE レジスタに“ACH”を書き込んでも、異常検出され、内部リセットが発生します。

例 ウインドウ・オープン期間が50%の場合



注意 リセット解除後1回目のWDTEレジスタへの書き込みだけは、ウインドウ・オープン時間に関係なく、オーバフロー時間前であればどのタイミングで行ってもウォッチドッグ・タイマはクリアされ、再度カウント動作を開始します。

設定可能なウィンドウ・オープン期間を次に示します。

表 12 - 4 ウォッチドッグ・タイマのウィンドウ・オープン期間の設定

WINDOW1	WINDOW0	ウォッチドッグ・タイマのウィンドウ・オープン期間
0	0	設定禁止
0	1	50%
1	0	75%注
1	1	100%

注 ウィンドウ・オープン期間を75%に設定した時に、ウォッチドッグ・タイマのカウンタ・クリア（WDTE への ACH の書き込み）を行う場合、ウォッチドッグ・タイマのインターバル割り込み要求フラグ（WDTIIF）を確認する等、下表に示すカウンタのクリア禁止期間以外のタイミングで実施してください。

WDCS2	WDCS1	WDCS0	ウォッチドッグ・タイマのオーバフロー時間 ($f_{IL} = 17.25 \text{ kHz (MAX.)}$ の場合)	ウィンドウ・オープン期間を75%に設定した 時のカウンタのクリア禁止期間
0	0	0	$2^6/f_{IL}$ (3.71 ms)	1.85 ms ~ 2.51 ms
0	0	1	$2^7/f_{IL}$ (7.42 ms)	3.71 ms ~ 5.02 ms
0	1	0	$2^8/f_{IL}$ (14.84 ms)	7.42 ms ~ 10.04 ms
0	1	1	$2^9/f_{IL}$ (29.68 ms)	14.84 ms ~ 20.08 ms
1	0	0	$2^{11}/f_{IL}$ (118.72 ms)	56.36 ms ~ 80.32 ms
1	0	1	$2^{13}/f_{IL}$ (474.89 ms)	237.44 ms ~ 321.26 ms
1	1	0	$2^{14}/f_{IL}$ (949.79 ms)	474.89 ms ~ 642.51 ms
1	1	1	$2^{16}/f_{IL}$ (3799.18 ms)	1899.59 ms ~ 2570.04 ms

注意 オプション・バイト(000C0H)のビット0 (WDSTBYON) = 0 のときは、WINDOW1, WINDOW0 ビットの値に関係なく、ウィンドウ・オープン期間100%となります。

備考 オーバフロー時間を $2^9/f_{IL}$ に設定した場合、ウインドウ・クローズ時間とオープン時間は、次のようになります。

	ウインドウ・オープン期間の設定		
	50%	75%	100%
ウインドウ・クローズ時間	0 ~ 20.08 ms	0 ~ 10.04 ms	なし
ウインドウ・オープン時間	20.08 ~ 29.68 ms	10.04 ~ 29.68 ms	0 ~ 29.68 ms

<ウインドウ・オープン期間50%のとき>

- ・オーバフロー時間：
 $2^9/f_{IL} \text{ (MAX.)} = 2^9 / 17.25 \text{ kHz (MAX.)} = 29.68 \text{ ms}$
- ・ウインドウ・クローズ時間：
 $0 \sim 2^9/f_{IL} \text{ (MIN.)} \times (1 - 0.5) = 0 \sim 2^9 / 12.75 \text{ kHz} \times 0.5 = 0 \sim 20.08 \text{ ms}$
- ・ウインドウ・オープン時間：
 $2^9/f_{IL} \text{ (MIN.)} \times (1 - 0.5) \sim 2^9/f_{IL} \text{ (MAX.)} = 2^9 / 12.75 \text{ kHz} \times 0.5 \sim 2^9 / 17.25 \text{ kHz} = 20.08 \sim 29.68 \text{ ms}$

12.4.4 ウォッチドッグ・タイマのインターバル割り込みの設定

オプション・バイト(000C0H)のビット7 (WDTINT)の設定により、オーバフロー時間の75% + 1/2 f_{IL} 到達時にインターバル割り込み(INTWDTI)を発生することができます。

表 12-5 ウォッチドッグ・タイマのインターバル割り込みの設定

WDTINT	ウォッチドッグ・タイマのインターバル割り込みの使用／不使用
0	インターバル割り込みを使用しない
1	オーバフロー時間の75% + 1/2 f_{IL} 到達時にインターバル割り込みを発生する

注意 STOPモード解除後にX1発振クロックで動作する場合は、CPUは発振安定時間経過後に動作を開始します。

そのため、STOPモード解除後からウォッチドッグ・タイマがオーバフローするまでの時間が短いと、発振安定時間中にオーバフローしてリセットが発生します。

よって、インターバル割り込みによるSTOPモード解除後にX1発振クロックで動作し、ウォッチドッグ・タイマをクリアする場合は、発振安定時間経過後にクリアすることになるため、その時間を考慮してオーバフロー時間を設定してください。

備考 INTWDTI発生後も(ウォッチドッグ・タイマ・イネーブル・レジスタ(WDTE)にACHを書き込むまで)カウントを継続します。オーバフロー時間までにACHが書き込まれない場合は、内部リセット信号を発生します。

第13章 シリアル・アレイ・ユニット

シリアル・アレイ・ユニットは1つのユニットに2つのシリアル・チャンネルを持ちます。各チャンネルは3線シリアル(CSI), UART, 簡易I²Cの通信機能を実現できます。

RL78/G11で対応している各チャンネルの機能割り当ては、次のようになっています。

○10ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用
0	0	—	—
	1		
	2	CSI10	UART1
	3	—	

○16ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	—	UART0 (LIN-bus対応)	—
	1			
	2	CSI10	UART1	—
	3	CSI11		IIC11

○20ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus対応)	IIC00
	1			—
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

○24, 25ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus対応)	IIC00
	1			IIC01
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

チャンネル0, 1で「UART0」を使用するときは、CSI00やCSI01を使用することはできませんが、チャンネル2, 3のCSI10やUART1やIIC10は使用できます。

注意 この章では、以降の主な説明を24ピン製品のユニット、チャンネル構成で説明しています。

13.1 シリアル・アレイ・ユニットの機能

RL78/G11 で対応している各シリアル・インタフェースの特徴を示します。

13.1.1 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)

マスタから出力されるシリアル・クロック (SCK) に同期してデータの送信／受信を行います。

シリアル・クロック (SCK) 1本と送信、受信のシリアル・データ (SO, SI) 2本の計3本の通信ラインを使用して通信を行うクロック同期式通信機能です。

具体的な設定例は、「13.5 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)通信の動作」を参照してください。

[データ送受信]

- 7, 8ビットのデータ長
- 送受信データの位相制御
- MSB/LSB ファーストの選択

[クロック制御]

- マスタ／スレーブの選択
- 入出力クロックの位相制御
- プリスケアラとチャンネル内カウンタによる転送周期の設定
- 最大転送レート注 マスタ通信時： Max. fCLK/2 (CSI00のみ)

Max. fCLK/4

スレーブ通信時： Max. fMCK/6

[割り込み機能]

- 転送完了割り込み／バッファ空き割り込み

[エラー検出フラグ]

- オーバラン・エラー

以下のチャンネルの CSI は、SNOOZE モードに対応しています。SNOOZE モードとは、STOP モード状態で SCK 入力を検出すると、CPU 動作を必要とせずにデータ受信を行う機能です。以下の CSI のみ設定可能です。

- CSI00

注 SCK サイクル・タイム (tKCY) の特性を満たす範囲内で使用してください。詳細は、第35章、第36章 電気的特性を参照してください。

13.1.2 UART (UART0, UART1)

シリアル・データ送信(TxD)とシリアル・データ受信(RxD)の2本のラインによる、調歩同期式通信機能です。この2本の通信ラインを使用し、スタート・ビット、データ、パリティ・ビット、ストップ・ビットからなる1データ・フレームごとに通信相手と非同期で(内部ボー・レートを使用して)データを送受信します。送信専用(偶数チャネル)と受信専用(奇数チャネル)の2チャネルを使用することで、全2重UART通信が実現できます。

また、タイマ・アレイ・ユニットと外部割り込み (INTP0) を組み合わせてLIN-busにも対応可能です。

具体的な設定例は、「13.7 UART (UART0, UART1)通信の動作」を参照してください。

[データ送受信]

- ・7, 8, 9ビットのデータ長^注
- ・MSB/LSB ファーストの選択
- ・送受信データのレベル設定、反転の選択
- ・パリティ・ビット付加、パリティ・チェック機能
- ・ストップ・ビット付加

[割り込み機能]

- ・転送完了割り込み／バッファ空き割り込み
- ・フレーミング・エラー、パリティ・エラー、オーバラン・エラーによるエラー割り込み

[エラー検出フラグ]

- ・フレーミング・エラー、パリティ・エラー、オーバラン・エラー

また、以下のチャネルのUART受信は、SNOOZEモードに対応しています。SNOOZEモードとは、STOPモード状態でRxD入力を検出すると、CPU動作を必要とせずにデータ受信を行う機能です。SNOOZEモードは、f_{CLK}に高速オンチップ・オシレータ・クロック(f_{IH})を選択している場合に、以下のUARTのみ設定可能です。

- ・UART0

UART0 (チャネル0, 1)は、LIN-busに対応しています。

[LIN-bus 機能]

- | | | |
|--|---|-----------------------------------|
| <ul style="list-style-type: none"> ・ウエイクアップ信号検出 ・ブレーク・フィールド(BF)検出 ・シンク・フィールド測定、ボー・レート算出 | } | 外部割り込み(INTP0),
タイマ・アレイ・ユニットを使用 |
|--|---|-----------------------------------|

注 9ビット・データ長は、以下のUARTのみ対応しています。

- ・UART0

13.1.3 簡易 I²C (IIC00, IIC01, IIC10, IIC11)

シリアル・クロック (SCL) とシリアル・データ (SDA) の2本のラインによる、複数デバイスとのクロック同期式通信機能です。この簡易 I²C では、EEPROM、フラッシュ・メモリ、A/D コンバータなどのデバイスとシングル通信を行うために設計されているので、マスタとしてのみ機能します。

スタート・コンディション、ストップ・コンディションは、制御レジスタの操作とともに、AC スペックを守るようにソフトウェアで処理してください。

具体的な設定例は、「13.9 簡易 I²C (IIC00, IIC01, IIC10, IIC11) 通信の動作」を参照して下さい。

[データ送受信]

- ・マスタ送信、マスタ受信(シングル・マスタでのマスタ機能のみ)
- ・ACK 出力機能^注、ACK 検出機能
- ・8ビットのデータ長
(アドレス送信時は、上位7ビットでアドレス指定し、最下位1ビットでR/W制御)
- ・スタート・コンディション、ストップ・コンディション手動発生

[割り込み機能]

- ・転送完了割り込み

[エラー検出フラグ]

- ・ACKエラー、オーバーラン・エラー

※ [簡易 I²C でサポートしていない機能]

- ・スレーブ送信、スレーブ受信
- ・アービトレーション負け検出機能
- ・ウェイト検出機能

注 最終データの受信時は、SOEmn ビット(シリアル出力許可レジスタ m (SOEm)) ビットに0を書き込み、シリアル通信のデータ出力を停止することによりACKを出力しません。詳細は、13.9.3 (2) 処理フローを参照してください。

備考 フル機能の I²C バスをご使用の場合は、第14章 シリアル・インタフェース IICA を参照してください。

13.2 シリアル・アレイ・ユニットの構成

シリアル・アレイ・ユニットは、次のハードウェアで構成されています。

表 13 - 1 シリアル・アレイ・ユニットの構成

項目	構成
シフト・レジスタ	8ビットまたは9ビット
バッファ・レジスタ	シリアル・データ・レジスタ mn (SDRmn) の下位8ビットまたは9ビット注
シリアル・クロック 入出力	SCK00, SCK01, SCK10, SCK11 端子(3線シリアルI/O用), SCL00, SCL01, SCL10, SCL11 端子(簡易I ² C用)
シリアル・データ 入力	SI00, SI01, SI10, SI11 端子(3線シリアルI/O用), RxD0 端子(LIN-bus対応UART用), RxD1 (UART用)
シリアル・データ 出力	SO00, SO01, SO10, SO11 端子(3線シリアルI/O用), TxD0 端子(LIN-bus対応UART用), TxD1 (UART用)
シリアル・データ 入出力	SDA00, SDA01, SDA10, SDA11 端子(簡易I ² C用)
スレーブ選択入力	SSI00 端子(スレーブ・セレクト入力機能用)
制御レジスタ	<ユニット設定部のレジスタ> ・周辺イネーブル・レジスタ 0 (PER0) ・周辺リセット制御レジスタ 0 (PRR0) ・シリアル・クロック選択レジスタ m (SPSm) ・シリアル・チャネル許可ステータス・レジスタ m (SEm) ・シリアル・チャネル開始レジスタ m (SSm) ・シリアル・チャネル停止レジスタ m (STm) ・シリアル出力許可レジスタ m (SOEm) ・シリアル出力レジスタ m (SOM) ・シリアル出力レベル・レジスタ m (SOLm) ・シリアル・スタンバイ・コントロール・レジスタ m (SSCm) ・入力切り替え制御レジスタ (ISC) ・ノイズ・フィルタ許可レジスタ 0 (NFEN0) <各チャネル部のレジスタ> ・シリアル・データ・レジスタ mn (SDRmn) ・シリアル・モード・レジスタ mn (SMRmn) ・シリアル通信動作設定レジスタ mn (SCRmn) ・シリアル・ステータス・レジスタ mn (SSRmn) ・シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn) ・ポート入力モード・レジスタ 0, 3-5 (PIM0, PIM3-PIM5) ・ポート出力モード・レジスタ 0, 3-5 (POM0, POM3-POM5) ・ポート・モード・レジスタ 0, 2-5 (PM0, PM2-PM5) ・ポート・レジスタ 0, 2-5 (P0, P2-P5)

(注、備考は次ページにあります。)


注 シリアル・データ・レジスタ mn (SDRmn)の下位8ビットは、通信方式により、次のSFR名称でリード／ライト可能です。

- CSIp通信時 SIOp (CSIpデータ・レジスタ)
- UARTq受信時 RXDq (UARTq受信データ・レジスタ)
- UARTq送信時 TXDq (UARTq送信データ・レジスタ)
- IICr通信時 SIOr (IICrデータ・レジスタ)

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11)
q : UART番号 (q = 0, 1) r : IIC番号 (r = 00, 01, 10, 11)

図13-1にシリアル・アレイ・ユニット0のブロック図を示します。

図13-1 シリアル・アレイ・ユニット0のブロック図



13.2.1 シフト・レジスタ


パラレル⇄シリアルの変換を行う9ビットのレジスタです。

9ビット・データ長でのUART通信時は、9ビット(ビット0～8)を使用します注。

受信時はシリアル入力端子に入力されたデータをパラレル・データに変換します。送信時はこのレジスタに転送された値をシリアル・データとしてシリアル出力端子から出力します注。

シフト・レジスタをプログラムで直接操作することはできません。

シフト・レジスタのデータをリード／ライトするには、シリアル・データ・レジスタ mn (SDRmn) の下位8/9ビットを使用します。



注 9ビット・データ長は、以下のUARTのみ対応しています。

- ・ UART0

13.2.2 シリアル・データ・レジスタ mn (SDRmn) の下位8/9ビット

SDRmnレジスタは、チャンネルnの送受信データ・レジスタ(16ビット)です。

ビット8-0(下位9ビット)注1、またはビット7-0(下位8ビット)は、送受信バッファ・レジスタとして機能し、ビット15-9の部分は動作クロック(fMCK)の分周設定レジスタとして使われます。

受信時には、シフト・レジスタで変換したパラレル・データを下位8/9ビットに格納します。送信時は、シフト・レジスタに転送する送信データを下位8/9ビットに設定します。

下位8/9ビットに格納するデータは、データ出力順序に関わらず、シリアル通信動作設定レジスタ mn (SCRmn) のビット0, 1 (DLSmn0, DLSmn1) の設定によって、次のようになります。

- ・ 7ビット・データ長(SDRmnレジスタのビット0-6に格納)
- ・ 8ビット・データ長(SDRmnレジスタのビット0-7に格納)
- ・ 9ビット・データ長(SDRmnレジスタのビット0-8に格納)注1

SDRmnレジスタは16ビット単位でリード／ライト可能です。

またSDRmnレジスタの下位8/9ビットは、通信方式により、次のSFR名称で8ビット単位でリード／ライト可能注2です。

- ・ CSIp通信時 SIOp (CSIpデータ・レジスタ)
- ・ UARTq受信時 RXDq (UARTq受信データ・レジスタ)
- ・ UARTq送信時 TXDq (UARTq送信データ・レジスタ)
- ・ IICr通信時 SIOr (IICrデータ・レジスタ)

リセット信号の発生により、SDRmnレジスタは0000Hになります。

注1. 9ビット・データ長は、以下のUARTのみ対応しています。

- ・ UART0

注2. 動作停止(SEmn = 0)時は、8ビット・メモリ操作命令によるSDRmn[7:0]の書き換えは禁止です(SDRmn[15:9]がすべてクリア(0)されます)。


備考1. 受信完了後、ビット0-8内でデータ長を越える部分のビットには、“0”が格納されます。

備考2. m : ユニット番号(m = 0) n : チャネル番号(n = 0-3) p : CSI番号(p = 00, 01, 10, 11)

q : UART番号(q = 0, 1) r : IIC番号(r = 00, 01, 10, 11)

図13-2 シリアル・データ・レジスタ mn (SDRmn)(mn = 00, 01)のフォーマット

アドレス : FFF10H, FFF11H (SDR00)^{注1}, FFF12H, FFF13H (SDR01)^{注2} リセット時 : 0000H R/W




注1. 20, 24, 25ピン製品のみ

注2. 24, 25ピン製品のみ

備考 SDRmnレジスタの上位7ビットの機能については、13.3 シリアル・アレイ・ユニットを制御するレジスタを参照してください。

図13-3 シリアル・データ・レジスタ mn (SDRmn)(mn = 02, 03)のフォーマット

アドレス : FFF44H, FFF45H (SDR02), FFF46H, FFF47H (SDR03)^注 リセット時 : 0000H R/W



注 16, 20, 24, 25ピン製品

注意 ビット8は、必ず0を設定してください。

備考 SDRmnレジスタの上位7ビットの機能については、13.3 シリアル・アレイ・ユニットを制御するレジスタを参照してください。

13.3 シリアル・アレイ・ユニットを制御するレジスタ

シリアル・アレイ・ユニットを制御するレジスタを次に示します。

- 周辺イネーブル・レジスタ 0 (PER0)
- 周辺リセット制御レジスタ 0 (PRR0)
- シリアル・クロック選択レジスタ m (SPSm)
- シリアル・モード・レジスタ mn (SMRmn)
- シリアル通信動作設定レジスタ mn (SCRmn)
- シリアル・データ・レジスタ mn (SDRmn)
- シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn)
- シリアル・ステータス・レジスタ mn (SSRmn)
- シリアル・チャネル開始レジスタ m (SSm)
- シリアル・チャネル停止レジスタ m (STm)
- シリアル・チャネル許可ステータス・レジスタ m (SEm)
- シリアル出力許可レジスタ m (SOEm)
- シリアル出力レベル・レジスタ m (SOLm)
- シリアル出力レジスタ m (SOM)
- シリアル・スタンバイ・コントロール・レジスタ m (SSCm)
- 入力切り替え制御レジスタ (ISC)
- ノイズ・フィルタ許可レジスタ 0 (NFEN0)
- ポート入力モード・レジスタ 0, 3-5 (PIM0, PIM3-PIM5)
- ポート出力モード・レジスタ 0, 3-5 (POM0, POM3-POM5)
- ポート・モード・レジスタ 0, 2-5 (PM0, PM2-PM5)
- ポート・レジスタ 0, 2-5 (P0, P2-P5,)

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3)

13.3.1 周辺イネーブル・レジスタ0 (PER0)

PER0 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

シリアル・アレイ・ユニット0を使用するときは、必ずビット2 (SAU0EN)に1を設定してください。

PER0 レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PER0 レジスタは00Hになります。

図13-4 周辺イネーブル・レジスタ0 (PER0)のフォーマット

アドレス : F00F0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	0	IICA1EN	ADCEN	IICA0EN	0	SAU0EN	0	TAU0EN

SAUmEN	シリアル・アレイ・ユニットmの入カクロック供給の制御
0	入カクロック供給停止 ・シリアル・アレイ・ユニットmで使用するSFRへのライト不可
1	入カクロック供給許可 ・シリアル・アレイ・ユニットmで使用するSFRへのリード／ライト可

注意1. シリアル・アレイ・ユニットmの設定をする際には、必ず最初にSAUmEN = 1の状態、下記のレジスタ設定を行ってください。SAUmEN = 0の場合は、シリアル・アレイ・ユニットmの制御レジスタへの書き込みは無視されます(入力切り替え制御レジスタ (ISC)、ノイズ・フィルタ許可レジスタ0 (NFEN0)、ポート入力モード・レジスタ0, 3-5 (PIM0, PIM3-PIM5)、ポート出力モード・レジスタ0, 3-5 (POM0, POM3-POM5)、ポート・モード・レジスタ0, 2-5 (PM0, PM2-PM5)、ポート・レジスタ0, 2-5 (P0, P2-P5)は除く)。

- ・シリアル・クロック選択レジスタm (SPSm)
- ・シリアル・モード・レジスタmn (SMRmn)
- ・シリアル通信動作設定レジスタmn (SCRmn)
- ・シリアル・データ・レジスタmn (SDRmn)
- ・シリアル・フラグ・クリア・トリガ・レジスタmn (SIRmn)
- ・シリアル・ステータス・レジスタmn (SSRmn)
- ・シリアル・チャネル開始レジスタm (SSm)
- ・シリアル・チャネル停止レジスタm (STm)
- ・シリアル・チャネル許可ステータス・レジスタm (SEm)
- ・シリアル出力許可レジスタm (SOEm)
- ・シリアル出力レベル・レジスタm (SOLm)
- ・シリアル出力レジスタm (SOM)
- ・シリアル・スタンバイ・コントロール・レジスタm (SSCm)

注意2. 次のビットには必ず“0”を設定してください。

ビット1, 3, 7

13.3.2 周辺リセット制御レジスタ0 (PRR0)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR0レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

シリアル・アレイ・ユニットをリセットする場合は、必ずビット2 (SAU0RES)を1に設定してください。

PRR0レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR0レジスタは00Hになります。

図13-5 周辺リセット制御レジスタ0 (PRR0)のフォーマット

アドレス : F00F1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR0	0	IICA1RES	ADCRES	IICA0RES	0	SAU0RES	0	TAU0RES
SAU0RES	シリアル・アレイ・ユニットのリセット制御							
0	シリアル・アレイ・ユニットのリセット解除							
1	シリアル・アレイ・ユニットはリセット状態							

13.3.3 シリアル・クロック選択レジスタ m (SPSm)

SPSmレジスタは、各チャンネルに共通して供給される2種類の動作クロック (CKm0, CKm1) を選択する16ビット・レジスタです。SPSmレジスタのビット7-4でCKm1を、ビット3-0でCKm0を選択します。

SPSmレジスタは、動作中 (SEmn = 1 のとき) の書き換えは禁止です。

SPSmレジスタは16ビット・メモリ操作命令で設定します。

またSPSmレジスタの下位8ビットは、SPSmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SPSmレジスタは0000Hになります。

図 13 - 6 シリアル・クロック選択レジスタ m (SPSm) のフォーマット

アドレス : F0126H, F0127H (SPS0)

リセット時 : 0000H

R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPSm	0	0	0	0	0	0	0	0	PRSm13	PRSm12	PRSm11	PRSm10	PRSm03	PRSm02	PRSm01	PRSm00

PRSmk3	PRSmk2	PRSmk1	PRSmk0		動作クロック (CKmk) の選択 ^注				
					fCLK = 2 MHz	fCLK = 5 MHz	fCLK = 10 MHz	fCLK = 20 MHz	fCLK = 24 MHz
0	0	0	0	fCLK	2 MHz	5 MHz	10 MHz	20 MHz	24 MHz
0	0	0	1	fCLK/2	1 MHz	2.5 MHz	5 MHz	10 MHz	12 MHz
0	0	1	0	fCLK/2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz	6 MHz
0	0	1	1	fCLK/2 ³	250 kHz	625 kHz	1.25 MHz	2.5 MHz	3 MHz
0	1	0	0	fCLK/2 ⁴	125 kHz	313 kHz	625 kHz	1.25 MHz	1.5 MHz
0	1	0	1	fCLK/2 ⁵	62.5 kHz	156 kHz	313 kHz	625 kHz	750 kHz
0	1	1	0	fCLK/2 ⁶	31.3 kHz	78.1 kHz	156 kHz	313 kHz	375 kHz
0	1	1	1	fCLK/2 ⁷	15.6 kHz	39.1 kHz	78.1 kHz	156 kHz	187.5 kHz
1	0	0	0	fCLK/2 ⁸	7.81 kHz	19.5 kHz	39.1 kHz	78.1 kHz	93.8 kHz
1	0	0	1	fCLK/2 ⁹	3.91 kHz	9.77 kHz	19.5 kHz	39.1 kHz	46.9 kHz
1	0	1	0	fCLK/2 ¹⁰	1.95 kHz	4.88 kHz	9.77 kHz	19.5 kHz	23.4 kHz
1	0	1	1	fCLK/2 ¹¹	977 Hz	2.44 kHz	4.88 kHz	9.77 kHz	11.7 kHz
1	1	0	0	fCLK/2 ¹²	488 Hz	1.22 kHz	2.44 kHz	4.88 kHz	5.86 kHz
1	1	0	1	fCLK/2 ¹³	244 Hz	610 Hz	1.22 kHz	2.44 kHz	2.93 kHz
1	1	1	0	fCLK/2 ¹⁴	122 Hz	305 Hz	610 Hz	1.22 kHz	1.46 kHz
1	1	1	1	fCLK/2 ¹⁵	61 Hz	153 Hz	305 Hz	610 Hz	732 Hz

注 シリアル・アレイ・ユニット (SAU) 動作中に fCLK で選択しているクロックを変更 (システム・クロック制御レジスタ (CKC) の値を変更) する場合は、SAU の動作を停止 (シリアル・チャネル停止レジスタ m (STm) = 000FH) させてから変更してください。

注意 ビット 15-8 には、必ず 0 を設定してください。

備考 1. fCLK : CPU / 周辺ハードウェア・クロック周波数

備考 2. m : ユニット番号 (m = 0)

備考 3. k = 0, 1

13.3.4 シリアル・モード・レジスタ mn (SMRmn)

SMRmnレジスタは、チャンネルnの動作モード設定レジスタです。動作クロック (fMCK) の選択、シリアル・クロック (fSCK) 入力の使用可否、スタート・トリガ設定、動作モード (CSI, UART, 簡易 I²C) 設定、割り込み要因の選択を行います。また UART モード時のみ、受信データのレベル反転の設定を行います。

SMRmnレジスタは、動作中 (SEmn = 1 のとき) の書き換えは禁止です。ただし MDmn0 ビットは、動作中でも書き換えをすることができます。

SMRmnレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、SMRmnレジスタは0020Hになります。

図13-7 シリアル・モード・レジスタ mn (SMRmn) のフォーマット (1/2)

アドレス : F0110H, F0111H (SMR00) - F0116H, F0117H (SMR03) リセット時 : 0020H R/W

略号

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

SMRmn

CKS mn	CCS mn	0	0	0	0	0	0	STS mn注	0	SIsmn 0注	1	0	0	MD mn2	MD mn1	MD mn0
-----------	-----------	---	---	---	---	---	---	------------	---	-------------	---	---	---	-----------	-----------	-----------

CKS mn	チャンネルnの動作クロック (fMCK)の選択															
0	SPSmレジスタで設定した動作クロック CKm0															
1	SPSmレジスタで設定した動作クロック CKm1															

動作クロック (fMCK)は、エッジ検出回路に使用されます。また、CCSmnビットとSDRmnレジスタの上位7ビットの設定により、転送クロック (fTCLK)を生成します。

CCS mn	チャンネルnの転送クロック (fTCLK)の選択															
0	CKSmnビットで指定した動作クロック fMCKの分周クロック															
1	SCKp端子からの入力クロック fSCK (CSIモードのスレーブ転送)															

転送クロック fTCLKは、シフト・レジスタ、通信制御回路、出力制御回路、割り込み制御回路、エラー制御回路に使用されます。CCSmn = 0の場合は、SDRmnレジスタの上位7ビットで動作クロック (fMCK)の分周設定を行います。

STS mn注	スタート・トリガ要因の選択															
0	ソフトウェア・トリガのみ有効 (CSI, UART送信, 簡易I ² C時に選択)															
1	RxDq端子の有効エッジ (UART受信時に選択)															

SSmレジスタに1を設定後、上記の要因が満たされてから転送開始となります。

注 SMR01, SMR03レジスタのみ。

注意 ビット13-9, 7, 4, 3 (SMR00, SMR02レジスタの場合は、ビット13-6, 4, 3) には、必ず0を設定してください。
ビット5には、必ず1を設定してください。

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11)
q : UART番号 (q = 0, 1) r : IIC番号 (r = 00, 01, 10, 11)

図13-7 シリアル・モード・レジスタ mn (SMRmn)のフォーマット(2/2)

アドレス : F0110H, F0111H (SMR00) - F0116H, F0117H (SMR03) リセット時 : 0020H R/W

略号

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

SMRmn

CKS mn	CCS mn	0	0	0	0	0	0	STS mn注	0	SISmn 0注	1	0	0	MD mn2	MD mn1	MD mn0
-----------	-----------	---	---	---	---	---	---	------------	---	-------------	---	---	---	-----------	-----------	-----------

SISmn n0注	UARTモードでのチャンネルnの受信データのレベル反転の制御															
0	立ち下がリエッジをスタート・ビットとして検出します。 入力される通信データは、そのまま取り込まれます。															
1	立ち上がりエッジをスタート・ビットとして検出します。 入力される通信データは、反転して取り込まれます。															

MD mn2	MD mn1	チャンネルnの動作モードの設定														
0	0	CSIモード														
0	1	UARTモード														
1	0	簡易I ² Cモード														
1	1	設定禁止														

MD mn0	チャンネルnの割り込み要因の選択															
0	転送完了割り込み															
1	バッファ空き割り込み (転送データがSDRmnレジスタからシフト・レジスタに転送されたタイミングで発生)															

連続送信時はMDmn0 = 1として、SDRmnデータが空になったら次送信データの書き込みを行う。

注 SMR01, SMR03レジスタのみ。

注意 ビット13-9, 7, 4, 3 (SMR00, SMR02レジスタの場合は、ビット13-6, 4, 3)には、必ず0を設定してください。
 ビット5には、必ず1を設定してください。

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11)
 q : UART番号 (q = 0, 1) r : IIC番号 (r = 00, 01, 10, 11)

13.3.5 シリアル通信動作設定レジスタ mn (SCRmn)

チャンネルnの通信動作設定レジスタです。データ送受信モード、データとクロックの位相、エラー信号のマスク可否、パリティ・ビット、先頭ビット、ストップ・ビット、データ長などの設定を行います。

SCRmnレジスタは、動作中(SEmn = 1のとき)の書き換えは禁止です。

SCRmnレジスタは、16ビット・メモリ操作命令で設定します。







リセット信号の発生により、SCRmnレジスタは0087Hになります。

図13-8 シリアル通信動作設定レジスタ mn (SCRmn)のフォーマット(1/2)

アドレス : F0118H, F0119H (SCR00) - F011EH, F011FH (SCR03) リセット時 : 0087H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXE mn	RXE mn	DAP mn	CKP mn	0	EOC mn	PTC mn1	PTC mn0	DIR mn	0	SLCm n1注1	SLC mn0	0	1	DLSm n1	DLS mn0

TXE mn	RXE mn	チャンネルnの動作モードの設定
0	0	通信禁止
0	1	受信のみを行う
1	0	送信のみを行う
1	1	送受信を行う

DAP mn	CKP mn	CSIモードでのデータとクロックの位相選択	タイプ
0	0	SCKp  SOp  SIp入カタイミング 	1
0	1	SCKp  SOp  SIp入カタイミング 	2
1	0	SCKp  SOp  SIp入カタイミング 	3
1	1	SCKp  SOp  SIp入カタイミング 	4

UARTモード、簡易I²Cモード時には、必ずDAPmn, CKPmn = 0, 0に設定してください。

EOC mn	エラー割り込み信号(INTSREx (x = 0,1))のマスク制御
0	エラー割り込みINTSRExの発生を禁止する(INTSRxが発生する)
1	エラー割り込みINTSRExの発生を許可する(エラー発生時、INTSRxは発生しない)

CSIモード、簡易I²Cモード、UART送信時には、EOCmn = 0に設定してください注2。

注1. SCR00, SCR02レジスタのみ。

注2. CSImnをEOCmn = 0で使用しない場合、エラー割り込みINTSREnが発生する場合があります。

注意 ビット3, 6, 11には、必ず0を設定してください(SCR01, SCR03レジスタはビット5も0に設定してください。
 ビット2には、必ず1を設定してください。

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3) p : CSI番号(p = 00, 01, 10, 11)

図 13 - 8 シリアル通信動作設定レジスタ mn (SCRmn)のフォーマット (2/2)

アドレス : F0118H, F0119H (SCR00) - F011EH, F011FH (SCR03) リセット時 : 0087H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXE mn	RXE mn	DAP mn	CKP mn	0	EOC mn	PTC mn1	PTC mn0	DIR mn	0	SLCm n1注1	SLC mn0	0	1	DLSm n1	DLS mn0

PTC mn1	PTC mn0	UART モードでのパリティ・ビットの設定	
		送信動作	受信動作
0	0	パリティ・ビットを出力しない	パリティなしで受信
0	1	パリティを出力注2	パリティ判定を行わない
1	0	偶数パリティを出力	偶数パリティとして判定を行う
1	1	奇数パリティを出力	奇数パリティとして判定を行う

CSI モード, 簡易 I²C モード時には, 必ず PTCmn1, PTCmn0 = 0, 0 に設定してください。

DIR mn	CSI, UART モードでのデータ転送順序の選択
0	MSB ファーストで入出力を行う
1	LSB ファーストで入出力を行う

簡易 I²C モード時には, 必ず DIRmn = 0 に設定してください。

SLCm n1注1	SLC mn0	UART モードでのストップ・ビットの設定
0	0	ストップ・ビットなし
0	1	ストップ・ビット長 = 1 ビット
1	0	ストップ・ビット長 = 2 ビット (mn = 00, 02 のみ)
1	1	設定禁止

転送完了割り込みを選択している場合は, 全部のストップ・ビットが完了してから割り込みを発生します。
 UART 受信時, 簡易 I²C モード時には, 1 ビット (SLCmn1, SLCmn0 = 0, 1) に設定してください。
 CSI モード時には, ストップ・ビットなし (SLCmn1, SLCmn0 = 0, 0) に設定してください。
 UART 送信時は, 1 ビット (SLCmn1, SLCmn0 = 0, 1) 又は 2 ビット (SLCmn1, SLCmn0 = 1, 0) に設定してください。

DLSm n1	DLS mn0	CSI, UART モードでのデータ長の設定
0	1	9 ビット・データ長 (SDRmn レジスタのビット 0-8 に格納) (UART モード時のみ選択可)
1	0	7 ビット・データ長 (SDRmn レジスタのビット 0-6 に格納)
1	1	8 ビット・データ長 (SDRmn レジスタのビット 0-7 に格納)
その他		設定禁止

簡易 I²C モード時には, 必ず DLSmn1, DLSmn0 = 1, 1 に設定してください。

注1. SCR00, SCR02 レジスタのみ。

注2. データの内容にかかわらず必ず0が付加されます。

注意 ビット 3, 6, 11 には, 必ず0を設定してください (SCR01, SCR03 レジスタはビット 5 も 0 に設定してください。
 ビット 2 には, 必ず1を設定してください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI 番号 (p = 00, 01, 10, 11)

13.3.6 シリアル・データ・レジスタ mn (SDRmn)

SDRmnレジスタは、チャンネルnの送受信データ・レジスタ(16ビット)です。

SDR00, SDR01のビット8-0 (下位9ビット)は、送受信バッファ・レジスタとして機能し、ビット15-9 (上位7ビット)の部分は動作クロック (f_{MCK}) の分周設定レジスタとして使われます。

シリアル・モード・レジスタ mn (SMRmn) で CCSmn ビットを0に設定した場合は、動作クロックをこのSDRmnレジスタのビット15-9 (上位7ビット)で分周設定したクロックが、転送クロックとして使用されます。

また、CCSmnビットを1に設定した場合は、SDR00, SDR01ビット15-9 (上位7ビット)に“0000000B”を設定してください。SCKp端子からの入力クロック f_{sck} (CSIモードのスレーブ転送)が転送クロックとなります。

SDRmnレジスタの下位8/9ビットは、送受信バッファ・レジスタとして機能します。受信時には、シフト・レジスタで変換したパラレル・データを下位8/9ビットに格納し、送信時には、シフト・レジスタに転送する送信データを下位8/9ビット設定します。


SDRmnレジスタは16ビット単位でリード/ライト可能です。

ただし上位7ビットへの書き込みおよび読み出しは動作停止状態 (SEmn = 0) のときのみ有効です。動作中 (SEmn = 1)にSDRmnレジスタに書き込みを行ったときは、下位8/9ビットのみ値が書き込まれます。動作中にSDRmnレジスタの読み出しを行った場合、上位7ビットは常に0が読み出されます。


リセット信号の発生により、SDRmnレジスタは0000Hになります。

図13-9 シリアル・データ・レジスタ mn (SDRmn)のフォーマット

アドレス : FFF10H, FFF11H (SDR00)^{注1}, FFF12H, FFF13H (SDR01)^{注2} リセット時 : 0000H R/W



アドレス : FFF44H, FFF45H (SDR02), FFF46H, FFF47H (SDR03)^{注3} リセット時 : 0000H R/W



SDRmn[15:9]							動作クロックの分周による転送クロック設定								
0	0	0	0	0	0	0	f _{MCK} /2								
0	0	0	0	0	0	1	f _{MCK} /4								
0	0	0	0	0	1	0	f _{MCK} /6								
0	0	0	0	0	1	1	f _{MCK} /8								
.	.	.	.	.	.	.	.								
.	.	.	.	.	.	.	.								
.	.	.	.	.	.	.	.								
1	1	1	1	1	1	0	f _{MCK} /254								
1	1	1	1	1	1	1	f _{MCK} /256								

注1. 20, 24, 25ピン製品

注2. 24, 25ピン製品

注3. 16, 20, 24, 25ピン製品

注意1. UART使用時は、SDRmn[15:9] = (0000000B, 0000001B)は設定禁止です。

注意2. 簡易I²C使用時は、SDRmn[15:9] = 0000000Bは設定禁止です。SDRmn[15:9] = 0000001B以上に設定してください。

注意3. 動作停止 (SEmn = 0) 時は、8ビット・メモリ操作命令による SDRmn[7:0]の書き換えは禁止です (SDRmn[15:9]がすべてクリア (0) されます)。

備考1. SDRmn レジスタの下位 8/9 ビットの機能については、13.2 シリアル・アレイ・ユニットの構成を参照してください。

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3)

13.3.7 シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn)

チャンネルnの各エラー・フラグをクリアするためのトリガ・レジスタです。

各ビット(FECTmn, PECTmn, OVCTmn)を1にセットすると、シリアル・ステータス・レジスタ mn (SSRmn)の対応ビット (FEFmn, PEFmn, OVFmn) が0にクリアされます。SIRmn レジスタはトリガ・レジスタなので、SSRmn レジスタの対応ビットをクリアするとすぐSIRmn レジスタもクリアされます。

SIRmn レジスタは、16ビット・メモリ操作命令で設定します。

またSIRmn レジスタの下位8ビットは、SIRmnLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SIRmn レジスタは0000Hになります。

図 13 - 10 シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn)のフォーマット

アドレス : F0108H, F0109H (SIR00) - F010EH, F010FH (SIR03) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIRmn	0	0	0	0	0	0	0	0	0	0	0	0	0	FECTmn 注	PEC Tmn	OVC Tmn
FEC Tmn 注	チャンネルnのフレーミング・エラー・フラグのクリア・トリガ															
0	クリアしない															
1	SSRmn レジスタの FEFmn ビットを0にクリアする															
PEC Tmn	チャンネルnのパリティ・エラー・フラグのクリア・トリガ															
0	クリアしない															
1	SSRmn レジスタの PEFmn ビットを0にクリアする															
OVC Tmn	チャンネルnのオーバーラン・エラー・フラグのクリア・トリガ															
0	クリアしない															
1	SSRmn レジスタの OVFn ビットを0にクリアする															

注 SIR01, SIR03 レジスタのみ。

注意 ビット 15-3 (SIR00, SIR02 レジスタの場合は、ビット 15-2)には、必ず0を設定してください。

備考1. m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3)

備考2. SIRmn レジスタの読み出し値は常に0000Hとなります。

13.3.8 シリアル・ステータス・レジスタ mn (SSRmn)

SSRmnレジスタは、チャンネルnの通信ステータス、エラー発生状況を表示するレジスタです。表示するエラーは、フレーミング・エラー、パリティ・エラー、オーバラン・エラーです。

SSRmnレジスタは、16ビット・メモリ操作命令で読み出します。

またSSRmnレジスタの下位8ビットは、SSRmnLで8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、SSRmnレジスタは0000Hになります。

図13-11 シリアル・ステータス・レジスタ mn (SSRmn)のフォーマット(1/2)

アドレス : F0100H, F0101H (SSR00) - F0106H, F0107H (SSR03)

リセット時 : 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSRmn	0	0	0	0	0	0	0	0	0	TSF mn	BFF mn	0	0	FEF mn注	PEF mn	OVF mn

TSF mn	チャンネルnの通信状態表示フラグ
0	通信動作停止状態または通信動作待機状態
1	通信動作状態
<クリア条件> - STmレジスタのSTmnビットに1を設定時(通信停止状態)、もしくはSSmレジスタのSSmnビットに1を設定時(通信待機状態) - 通信動作が終了時	
<セット条件> 通信動作を開始時	

BFF mn	チャンネルnのバッファ・レジスタ状態表示フラグ
0	有効なデータがSDRmnレジスタに格納されていない
1	有効なデータがSDRmnレジスタに格納されている
<クリア条件> - 送信時においてSDRmnレジスタからシフト・レジスタへ送信データの転送が終了したとき - 受信時においてSDRmnレジスタから受信データの読み出しが終了したとき - STmレジスタのSTmnビットに1を設定時(通信停止状態)、SSmレジスタのSSmnビットに1を設定時(通信許可状態)。	
<セット条件> - SCRmnレジスタのTXEmnビット = 1 (各通信モードでの送信、送受信モード時)の状態 でSDRmnレジスタに送信データを書き込んだとき - SCRmnレジスタのRXEmnビット = 1 (各通信モードでの受信、送受信モード時)の状態 でSDRmnレジスタに受信データが格納されたとき - 受信エラー時	

注 SSR01, SSR03レジスタのみ。

注意 SNOOZEモード(SWCm = 1)でCSI受信する場合、BFFmnフラグは動作しません。

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3)

図13 - 11 シリアル・ステータス・レジスタ mn (SSRmn)のフォーマット (2/2)

アドレス : F0100H, F0101H (SSR00) - F0106H, F0107H (SSR03)

リセット時 : 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSRmn	0	0	0	0	0	0	0	0	0	TSF mn	BFF mn	0	0	FEF mn注	PEF mn	OVF mn

FEF mn注	チャンネルnのフレーミング・エラー検出フラグ
0	エラーなし
1	エラー発生 (UART 受信時)
<クリア条件> SIRmn レジスタの FECTmn ビットに1を書き込んだとき <セット条件> UART 受信完了時に、ストップ・ビットが検出されないとき	

PEF mn	チャンネルnのパリティ・エラー検出フラグ
0	エラーなし
1	エラー発生 (UART 受信時), または ACK 未検出発生 (I ² C 送信時)
<クリア条件> SIRmn レジスタの PECTmn ビットに1を書き込んだとき <セット条件> ・ UART 受信完了時に、送信データのパリティとパリティ・ビットが一致しないとき (パリティ・エラー) ・ I ² C 送信時に、ACK 受信タイミングにスレーブ側から ACK 信号の応答がなかったとき (ACK 未検出)	

OVF mn	チャンネルnのオーバラン・エラー検出フラグ
0	エラーなし
1	エラー発生
<クリア条件> SIRmn レジスタの OVCTmn ビットに1を書き込んだとき <セット条件> ・ SCRmn レジスタの RXEmn ビット = 1 (各通信モードでの受信, 送受信モード時) の状態で、受信データが SDRmn レジスタに格納されているのに、読み出しをせずに送信データの書き込みもしくは次の受信データの書き込みをしたとき ・ CSI モードのスレーブ送信/送受信で、送信データが準備できていないとき	

注 SSR01, SSR03 レジスタのみ。

注意1. BFFmn = 1 のときに SDRmn レジスタに書き込みをすると、格納されている送信/受信データが破壊され、オーバラン・エラー (OVEmn = 1) と検出されます。

注意2. SNOOZE モード (SWCm = 1) で CSI 受信する場合、OVFmn フラグは動作しません。

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3)

13.3.9 シリアル・チャネル開始レジスタ m (SSm)

SSmレジスタは、通信／カウント開始の許可をチャネルごとに設定するトリガ・レジスタです。

各ビット (SSmn) に1を書き込むと、シリアル・チャネル許可ステータス・レジスタ m (SEm) の対応ビット (SEmn) が1にセット (動作許可状態) されます。SSmnビットはトリガ・ビットなので、SEmn = 1になるとすぐSSmnビットはクリアされます。

SSmレジスタは、16ビット・メモリ操作命令で設定します。

またSSmレジスタの下位8ビットは、SSmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SSmレジスタは0000Hになります。

図 13 - 12 シリアル・チャネル開始レジスタ m (SSm) のフォーマット

アドレス : F0122H, F0123H (SS0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SS0	0	0	0	0	0	0	0	0	0	0	0	0	SS03	SS02	SS01	SS00

SSm n	チャンネルnの動作開始トリガ
0	トリガ動作せず
1	SEmnビットに1をセットし、通信待機状態に遷移する注

注 通信動作中にSSmn = 1を設定すると、通信を停止して待機状態になります。このとき、制御レジスタ、シフト・レジスタの値、SCKmn, SOMn端子とFEFmn, PEFmn, OVFmnフラグは状態を保持します。

注意1. SS0レジスタの15-4には、必ず0を設定してください。

注意2. UART受信の場合は、SCRmnレジスタのRXEmnビットを“1”に設定後に、fMCKの4クロック以上間隔をあけてからSSmn = 1を設定してください。

備考1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3)

備考2. SSmレジスタの読み出し値は常に0000Hとなります。

13.3.10 シリアル・チャネル停止レジスタ m (STm)

STm レジスタは、通信／カウント停止の許可をチャネルごとに設定するトリガ・レジスタです。

各ビット (STmn) に 1 を書き込むと、シリアル・チャネル許可ステータス・レジスタ m (SEm) の対応ビット (SEmn) が 0 にクリア (動作停止状態) されます。STmn ビットはトリガ・ビットなので、SEmn = 0 になるとすぐ STmn ビットはクリアされます。

STm レジスタは、16 ビット・メモリ操作命令で設定します。

また STm レジスタの下位 8 ビットは、STmL で 1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定できます。

リセット信号の発生により、STm レジスタは 0000H になります。

図 13 - 13 シリアル・チャネル停止レジスタ m (STm) のフォーマット

アドレス : F0124H, F0125H (ST0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ST0	0	0	0	0	0	0	0	0	0	0	0	0	ST03	ST02	ST01	ST00
STm n	チャンネルnの動作停止トリガ															
0	トリガ動作せず															
1	SEmn ビットを 0 にクリアし、通信動作を停止する ^注															

注 制御レジスタ、シフト・レジスタの値、SCKmn, SOmn 端子と FEFmn, PEFmn, OVFn フラグは状態を保持します。

注意 ST0 レジスタの 15-4 には、必ず 0 を設定してください。

備考 1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3)

備考 2. STm レジスタの読み出し値は常に 0000H となります。

13.3.11 シリアル・チャネル許可ステータス・レジスタ m (SEm)

SEmレジスタは、各チャネルのシリアル送受信動作許可／停止状態を確認するレジスタです。

シリアル・チャネル開始レジスタ m (SSm)の各ビットに1を書き込むと、その対応ビットが1にセットされます。シリアル・チャネル停止レジスタ m (STm)の各ビットに1を書き込むと、その対応ビットが0にクリアされます。

動作を許可したチャネルnは、後述のシリアル出力レジスタ m (SOm)のCKOmnビット(チャネルnのシリアル・クロック出力)の値をソフトウェアによって書き換えできなくなり、通信動作によって反映された値がシリアル・クロック端子から出力されます。

動作を停止したチャネルnは、SOmレジスタのCKOmnビットの値をソフトウェアで設定することができ、その値をシリアル・クロック端子から出力できます。これにより、スタート・コンディション／ストップ・コンディションなどの任意の波形をソフトウェアで作成することができます。

SEmレジスタは、16ビット・メモリ操作命令で読み出します。

またSEmレジスタの下位8ビットは、SEmLで1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、SEmレジスタは0000Hになります。

図13-14 シリアル・チャネル許可ステータス・レジスタ m (SEm)のフォーマット

アドレス : F0120H, F0121H (SE0) リセット時 : 0000H R

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SE0	0	0	0	0	0	0	0	0	0	0	0	0	SE03	SE02	SE01	SE00

SEm n	チャネルnの動作許可／停止状態の表示
0	動作停止状態
1	動作許可状態

注意 SE0レジスタの15-4には、必ず0を設定してください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3)

13.3.12 シリアル出力許可レジスタ m (SOEm)

SOEm レジスタは、各チャンネルのシリアル通信動作の出力許可／停止を設定するレジスタです。

シリアル出力を許可したチャンネル n は、後述のシリアル出力レジスタ m (SOm) の SOmn ビットの値をソフトウェアによって書き換えできなくなり、通信動作によって反映された値がシリアル・データ出力端子から出力されます。

シリアル出力を停止したチャンネル n は、SOm レジスタの SOmn ビットの値をソフトウェアで設定することができ、その値をシリアル・データ出力端子から出力できます。これにより、スタート・コンディション／ストップ・コンディションなどの任意の波形をソフトウェアで作成することができます。

SOEm レジスタは、16ビット・メモリ操作命令で設定します。

また SOEm レジスタの下位8ビットは、SOEmL で1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SOEm レジスタは0000Hになります。

図13 - 15 シリアル出力許可レジスタ m (SOEm)のフォーマット

アドレス : F012AH, F012BH リセット時 : 0000H R/W

略号 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

SOE0	0	0	0	0	0	0	0	0	0	0	0	0	SOE 03	SOE 02	SOE 01	SOE 00
------	---	---	---	---	---	---	---	---	---	---	---	---	-----------	-----------	-----------	-----------

SOE mn	チャンネルnのシリアル出力許可／停止
0	シリアル通信動作による出力停止
1	シリアル通信動作による出力許可

注意 SOE0 レジスタの15-4には、必ず0を設定してください。

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3)

13.3.13 シリアル出力レジスタ m (SOm)

SOmレジスタは、各チャネルのシリアル出力のバッファ・レジスタです。

このレジスタのSOmnビットの値が、チャネルnのシリアル・データ出力端子から出力されます。

このレジスタのCKOmnビットの値が、チャネルnのシリアル・クロック出力端子から出力されます。

このレジスタのSOmnビットのソフトウェアによる書き換えは、シリアル出力禁止 (SOEmn = 0) 時のみ可能です。シリアル出力許可 (SOEmn = 1) 時は、ソフトウェアによる書き換えは無視され、シリアル通信動作によってのみ値が変更されます。

このレジスタのCKOmnビットのソフトウェアによる書き換えは、チャネル動作停止 (SEmn = 0) 時のみ可能です。チャネル動作許可 (SEmn = 1) 時は、ソフトウェアによる書き換えは無視され、シリアル通信動作によってのみ値が変更されます。

また、シリアル・インタフェース用端子をポート機能等のシリアル・インタフェース機能以外として使用する場合は、該当するCKOmn, SOmnビットに“1”を設定してください。

SOmレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、SOmレジスタは0F0FHになります。

図 13 - 16 シリアル出力レジスタ m (SOm)のフォーマット

アドレス : F0128H, F0129H リセット時 : 0F0FH R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SO0	0	0	0	0	CKO 03	CKO 02	CKO 01	CKO 00	0	0	0	0	SO03	SO02	SO01	SO00

CKO mn	チャネルnのシリアル・クロック出力
0	シリアル・クロック出力値が“0”
1	シリアル・クロック出力値が“1”

SO mn	チャネルnのシリアル・データ出力
0	シリアル・データ出力値が“0”
1	シリアル・データ出力値が“1”

注意 SO0レジスタのビット15-12, 7-4には、必ず0を設定してください。また、20ピン製品のSO0レジスタのビット9には、必ず1を設定してください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3)

13.3.14 シリアル出力レベル・レジスタ m (SOLm)

SOLmレジスタは、各チャネルのデータ出力レベルの反転を設定するレジスタです。

このレジスタはUARTモード時のみ設定できます。CSIモード、簡易I²Cモード時は、必ず対応するビットに0を設定してください。

このレジスタによる各チャネルnの反転設定は、シリアル出力許可(SOEmn = 1)時のみ端子出力に反映されます。シリアル出力禁止(SOEmn = 0)時はSOmnビットの値がそのまま出力されます。

SOLmレジスタは、動作中(SEmn = 1のとき)の書き換えは禁止です。

SOLmレジスタは、16ビット・メモリ操作命令で設定します。

またSOLmレジスタの下位8ビットは、SOLmLで8ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SOLmレジスタは0000Hになります。

図13 - 17 シリアル出力レベル・レジスタ m (SOLm)のフォーマット

アドレス : F0134H, F0135H (SOL0) リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOL0	0	0	0	0	0	0	0	0	0	0	0	0	0	SOL 02	0	SOL 00

SOL mn	UARTモードでのチャネルnの送信データのレベル反転の選択
0	通信データは、そのまま出力されます。
1	通信データは、反転して出力されます。


注意 SOL0レジスタのビット15-3, 1には、必ず0を設定してください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0, 2)


UART送信時、送信データのレベル反転例を図13 - 18に示します。

図 13 - 18 送信データのレベル反転例

(a) 非反転出力 (SOLmn = 0)



(b) 反転出力 (SOLmn = 1)



備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0, 2)

13.3.15 シリアル・スタンバイ・コントロール・レジスタ m (SSCm)

SSC0 レジスタは、CSI00、UART0 のシリアル・データ受信による、STOP モード状態からの受信動作起動 (SNOOZE モード) を制御するレジスタです。

SSCm レジスタは、16 ビット・メモリ操作命令で設定します。

また SSCm レジスタの下位 8 ビットは、SSCmL で 8 ビット・メモリ操作命令で設定できます。

リセット信号の発生により、SSCm レジスタは 0000H になります。

注意 SNOOZE モード時の最大転送レートは、次のようになります。

- CSI00 の場合：～1 Mbps
- UART0 の場合：4800 bps のみ

図 13 - 19 シリアル・スタンバイ・コントロール・レジスタ m (SSCm) のフォーマット

アドレス：F0138H (SSC0) リセット時：0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSCm	0	0	0	0	0	0	0	0	0	0	0	0	0	0	SSECm	SWCm

SSECm	SNOOZE モード時の通信エラー割り込み発生許可／停止の選択
0	エラー割り込み (INTSRE0) 発生許可
1	エラー割り込み (INTSRE0) 発生停止
• SNOOZE モード時の UART 受信で、SWCm = 1 かつ EOCmn = 1 の時のみ、SSECm ビットを 1/0 に設定することができます。その他の場合は、SSECm ビットを 0 に設定してください。 • SSECm, SWCm = 1, 0 は設定禁止です。	

SWCm	SNOOZE モードの設定
0	SNOOZE モード機能を使用しない
1	SNOOZE モード機能を使用する
• STOP モード中のハードウェア・トリガ信号で、STOP モードを解除し、CPU を動作させることなく、CSI/UART の受信動作を行います (SNOOZE モード)。 • SNOOZE モード機能は、CPU/周辺ハードウェア・クロック (fCLK) に高速オンチップ・オシレータ・クロックが選択されているときのみ設定可能です。高速オンチップ・オシレータ・クロック以外が選択されている場合は設定禁止です。 • SNOOZE モードを使用する場合でも、通常動作モード時は SWC を 0 に設定し、STOP モードへ移行する直前に SWC を 1 に変更してください。	
また STOP モードから通常動作モードへ復帰後、必ず SWC を 0 に変更してください。	

注意 SSECm, SWCm = 1, 0 は設定禁止です。

図 13 - 20 SNOOZEモードでUART受信したときの割り込み

EOCmnビット	SSECmビット	正常受信時	受信エラー時
0	0	INTSRxが発生する	INTSRxが発生する
0	1	INTSRxが発生する	INTSRxが発生する
1	0	INTSRxが発生する	INTSRExが発生する
1	1	INTSRxが発生する	割り込みは発生しない

13.3.16 入力切り替え制御レジスタ (ISC)

ISCレジスタのISC1, ISC0ビットは, UART0でLIN-bus通信動作を実現するときに, 外部割り込みやタイマ・アレイ・ユニットと連携するために使用します。

ビット0に1を設定すると, シリアル・データ入力(RxD0)端子の入力信号が外部割り込み入力(INTP0)として選択されます。これによって, ウェイクアップ信号をINTP0割り込みで検出できます。

ビット1に1を設定すると, シリアル・データ入力(RxD0)端子の入力信号がタイマ入力として選択されます。

これによって, ウェイクアップ信号検出とブレーク・フィールドのロウ幅とシンク・フィールドのパルス幅をタイマで測定できます。

SSIE00ビットは, CSI00通信かつスレーブ・モード時にチャンネル0のSSI00端子入力を制御するビットです。SSI00端子にハイ・レベルが入力されている期間は, シリアル・クロックが入力されても送受信動作を行いません。SSI00端子にロウ・レベルが入力されている期間は, シリアル・クロックが入力されると各モード設定にしたがって送受信動作を行います。

ISCレジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により, ISCレジスタは00Hになります。

図 13 - 21 入力切り替え制御レジスタ (ISC)のフォーマット

アドレス : F0073H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ISC	SSIE00	0	0	0	0	0	ISC1	ISC0
SSIE00	CSI00通信かつスレーブ・モード時のチャンネル0のSSI00入力の設定							
0	SSI00端子入力の無効							
1	SSI00端子入力の有効							
ISC1	タイマ・アレイ・ユニット0のチャンネル3の入力切り替え							
0	TIS0レジスタのビットTIS06, TIS05で指定する信号をタイマ入力とする(通常動作)							
1	RxD0端子の入力信号をタイマ入力とする(ウェイクアップ信号検出ブレーク・フィールドのロウ幅とシンク・フィールドのパルス幅測定)。							
ISC0	外部割り込み(INTP0)の入力切り替え							
0	INTP0端子の入力信号を外部割り込み入力とする(通常動作)							
1	RxD0端子の入力信号を外部割り込み入力とする(ウェイクアップ信号検出)							

注意 ビット6-2に必ず0を設定してください。

13.3.17 ノイズ・フィルタ許可レジスタ0 (NFEN0)

NFEN0レジスタは、シリアル・データ入力端子からの入力信号に対するノイズ・フィルタの使用可否をチャンネルごとに設定するレジスタです。

CSI, 簡易I²C通信に使用する端子は、対応するビットに0を設定して、ノイズ・フィルタを無効にしてください。

UART通信に使用する端子は、対応するビットに1を設定して、ノイズ・フィルタを有効にしてください。

ノイズ・フィルタ有効時は、対象チャンネルの動作クロック (fMCK) で同期化のあと、2クロックの一致検出を行います。ノイズ・フィルタ無効時は、対象チャンネルの動作クロック (fMCK) で同期化だけ行います。

NFEN0レジスタは1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、NFEN0レジスタは00Hになります。

図 13 - 22 ノイズ・フィルタ許可レジスタ0 (NFEN0)のフォーマット

アドレス : F0070H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
NFEN0	0	0	0	0	0	SNFEN10	0	SNFEN00
SNFEN00 RxD0端子のノイズ・フィルタ使用可否								
0 ノイズ・フィルタ OFF								
1 ノイズ・フィルタ ON								
RxD0端子として使用するときは、SNFEN00 = 1に設定してください。								
RxD0以外の機能として使用するときは、SNFEN00 = 0に設定してください。								
SNFEN10 RxD1端子のノイズ・フィルタ使用可否								
0 ノイズ・フィルタ OFF								
1 ノイズ・フィルタ ON								
RxD1端子として使用するときは、SNFEN10 = 1に設定してください。								
RxD1以外の機能として使用するときは、SNFEN10 = 0に設定してください。								

注意 10, 16ピン製品のビット7-3, 1, 0には必ず0を設定してください。

20, 24, 25ピン製品のビット7-3, 1には必ず0を設定してください。

13.3.18 シリアル入出力端子のポート機能を制御するレジスタ

シリアル・アレイ・ユニット使用時は、対象チャネルと兼用するポートに関するレジスタ (ポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx), ポート入力モード・レジスタ (PIMxx), ポート出力モード・レジスタ (POMxx), ポート・モード・コントロール・レジスタ (PMCxx)) を設定してください。

詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.2 ポート・レジスタ (Pxx), 4.3.4 ポート入力モード・レジスタ (PIMxx), 4.3.5 ポート出力モード・レジスタ (POMxx), 4.3.6 ポート・モード・コントロール・レジスタ (PMCxx) を参照してください。

シリアル・データ出力またはシリアル・クロック出力端子を兼用するポート (P01/ANI16/INTP5/SO10/TxD1 など) をシリアル・データ出力またはシリアル・クロック出力として使用するとき、各ポートに対応するポート・モード・レジスタ (PMxx) のビットに0を、ポート・レジスタ (Pxx) のビットに1を設定してください。

なお、N-ch オープン・ドレイン出力 (VDD 耐圧^{注1}/EVDD 耐圧^{注2}) モードで使用する場合は、各ポートに対応するポート出力モード・レジスタ (POMxx) のビットに1を設定してください。異電位 (1.8V系, 2.5V系, 3V系) で動作している外部デバイスと接続する場合は、4.4.4 入出力バッファによる異電位 (1.8 V系, 2.5 V系, 3.0 V系) 対応を参照してください。

(例) P01/ANI16/INTP5/SO10/TxD1 をシリアル・データ出力として使用する場合

ポート・モード・コントロール・レジスタ0のPMC01ビットを0に設定

ポート・モード・レジスタ0のPM01ビットを0に設定

ポート・レジスタ0のP01ビットを1に設定

シリアル・データ入力またはシリアル・クロック入力端子を兼用するポート (P00/ANI17/PCLBUZ1/TI03/(VCOUT1)/SI10/RxD1/SDA10/(SDAA1) など) をシリアル・データ入力またはシリアル・クロック入力として使用するとき、各ポートに対応するポート・モード・レジスタ (PMxx) のビットに1を設定してください。このときポート・レジスタ (Pxx) のビットは、0または1のどちらでもかまいません。

なお、TTL入力バッファで使用する場合は、各ポートに対応するポート入力モード・レジスタ (PIMxx) のビットに1を設定してください。異電位 (1.8V系, 2.5V系, 3V系) で動作している外部デバイスと接続する場合は、4.4.4 入出力バッファによる異電位 (1.8 V系, 2.5 V系, 3.0 V系) 対応を参照してください。

(例) P00/ANI17/PCLBUZ1/TI03/(VCOUT1)/SI10/RxD1/SDA10/(SDAA1) をシリアル・データ入力として使用する場合

ポート・モード・コントロール・レジスタ0のPMC00ビットを0に設定

ポート・モード・レジスタ0のPM00ビットを1に設定

ポート・レジスタ0のP00ビットを0または1に設定

注1. 10, 16, 20, 24ピン製品の場合

注2. 25ピン製品の場合

13.4 動作停止モード

シリアル・アレイ・ユニットの各シリアル・インタフェースには、動作停止モードがあります。

動作停止モードでは、シリアル通信を行いません。したがって、消費電力を低減できます。

また動作停止モードでは、シリアル・インタフェース用端子をポート機能として使用できます。

13.4.1 ユニット単位で動作停止とする場合

ユニット単位で動作停止とする場合の設定は、周辺イネーブル・レジスタ0 (PER0)で行います。

PER0 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

シリアル・アレイ・ユニット0を停止するときは、ビット2 (SAU0EN)に0を設定してください。

図 13 - 23 ユニット単位で動作停止とする場合の周辺イネーブル・レジスタ0 (PER0)の設定

(a)周辺イネーブル・レジスタ0 (PER0)..... 停止するSAUmのビットのみ0に設定する

	7	6	5	4	3	2	1	0
PER0	0	IICA1EN ×	ADCEN ×	IICA0EN ×	0	SAU0EN 0/1	0	TAU0EN ×

SAUmの入カクロックの制御
0 : 入カクロック供給停止
1 : 入カクロック供給

注意 1. SAUmEN = 0 の場合は、シリアル・アレイ・ユニット m の制御レジスタへの書き込みは無視されます。

ただし、次のレジスタは除きます。

- 入力切り替え制御レジスタ (ISC)
- ノイズ・フィルタ許可レジスタ0 (NFEN0)
- ポート入力モード・レジスタ0, 3-5 (PIM0, PIM3-PIM5)
- ポート出力モード・レジスタ0, 3-5 (POM0, POM3-POM5)
- ポート・モード・レジスタ0, 2-5 (PM0, PM2-PM5)
- ポート・レジスタ0, 2-5 (P0, P2-P5)

注意 2. 次のビットには必ず“0”を設定してください。

ビット1, 3, 7

備考 × : シリアル・アレイ・ユニットでは使用しないビット (他の周辺機能の設定による)

0/1 : ユーザの用途に応じて0または1に設定

13.4.2 チャンネルごとに動作停止とする場合

チャンネルごとに動作停止とする場合の設定は、次の各レジスタで行います。

図13-24 チャンネルごとに動作停止とする場合の各レジスタの設定

(a) シリアル・チャンネル停止レジスタ m (STm)

..... 各チャンネルの通信／カウント停止の許可を設定するレジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STm	0	0	0	0	0	0	0	0	0	0	0	0	STm3 0/1	STm2 0/1	STm1 0/1	STm0 0/1

1 : SEmn ビットを0にクリアし、通信動作を停止

※ STmn ビットはトリガ・ビットなので、SEmn = 0になるとすぐSTmn ビットはクリアされます。

(b) シリアル・チャンネル許可ステータス・レジスタ m (SEm)

..... 各チャンネルのシリアル送受信動作許可／停止状態が表示されるレジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SEm	0	0	0	0	0	0	0	0	0	0	0	0	SEm3 0/1	SEm2 0/1	SEm1 0/1	SEm0 0/1

0 : 動作停止状態

※SEm レジスタはRead Onlyのステータス・レジスタであり、STm レジスタにて動作停止にします。

動作を停止したチャンネルは、S0m レジスタのCKOmn ビットの値をソフトウェアで設定できます。

(c) シリアル出力許可レジスタ m (SOEm)

..... 各チャンネルのシリアル通信動作の出力許可／停止を設定するレジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3 0/1	SOEm2 0/1	SOEm1 0/1	SOEm0 0/1

0 : シリアル通信動作による出力停止

※ シリアル出力を停止したチャンネルは、S0m レジスタのSOmn ビットの値をソフトウェアで設定できます。

(d) シリアル出力レジスタ m (S0m) 各チャンネルのシリアル出力のバッファ・レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
S0m	0	0	0	0	0	0	CKOm1 0/1	CKOm0 0/1	0	0	0	0	S0m3 0/1	S0m2 0/1	S0m1 0/1	S0m0 0/1

1 : シリアル・クロック出力値が“1”

1 : シリアル・データ出力値が“1”

※ 各チャンネルに対応した端子をポート機能として使用する場合は、該当するCKOmn, SOmn ビットに“1”を設定してください。

備考1. m : ユニット番号 (m = 0)

n : チャンネル番号 (n = 0-3)

備考2. : 設定不可 (初期値を設定) 0/1 : ユーザの用途に応じて0または1に設定

13.5 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)通信の動作

シリアル・クロック (SCK) とシリアル・データ (SI, SO) の3本のラインによる、クロック同期式通信機能です。

[データ送受信]

- 7, 8ビットのデータ長
- 送受信データの位相制御
- MSB/LSB ファーストの選択

[クロック制御]

- ・マスタ／スレーブの選択
- ・入出力クロックの位相制御
- ・プリスケアラとチャンネル内カウンタによる転送周期の設定
- ・最大転送レート注

マスタ通信時：	Max. fCLK/2 (CSI00のみ)
マスタ通信時：	Max. fCLK/4
スレーブ通信時：	Max. fMCK/6

[割り込み機能]

- ・転送完了割り込み／バッファ空き割り込み

[エラー検出フラグ]

- ・オーバラン・エラー

以下のチャンネルの CSI は、SNOOZE モードに対応しています。SNOOZE モードとは、STOP モード状態で SCK 入力を検出すると、CPU 動作を必要とせずにデータ受信を行う機能です。以下の CSI のみ設定可能です。

- CS100

注 SCKサイクル・タイム(t_{KCY})の特性を満たす範囲内で使用してください。詳細は、第35章、第36章 電気的特性を参照してください。

3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)に対応しているチャンネルは、SAU0のチャンネル0-3です。

○10ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用
0	0	—	—
	1	—	
	2	CSI10	UART1
	3	—	

○16ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	—	UART0 (LIN-bus 対応)	—
	1	—		—
	2	CSI10	UART1	—
	3	CSI11		IIC11

○20ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus 対応)	IIC00
	1	—		—
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

○24, 25ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus 対応)	IIC00
	1	CSI01		IIC01
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)の通信動作は、以下の7種類があります。

- マスタ送信(13.5.1項を参照)
- マスタ受信(13.5.2項を参照)
- マスタ送受信(13.5.3項を参照)
- スレーブ送信(13.5.4項を参照)
- スレーブ受信(13.5.5項を参照)
- スレーブ送受信(13.5.6項を参照)
- SNOOZE モード機能(13.5.7項を参照)

13.5.1 マスタ送信

マスタ送信とは、このRL78 マイクロコントローラが転送クロックを出力し、RL78 マイクロコントローラから他デバイスへデータを送信する動作です。

3線シリアルI/O	CSI00	CSI01	CSI10	CSI11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCK00, SO00	SCK01, SO01	SCK10, SO10	SCK11, SO11
割り込み	INTCSI00	INTCSI01	INTCSI10	INTCSI11
	転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能			
エラー検出フラグ	なし			
転送データ長	7ビットまたは8ビット			
転送レート注	Max. $f_{CLK}/2$ [Hz] (CSI00のみ), $f_{CLK}/4$ [Hz] Min. $f_{CLK} (2 \times 2^{15} \times 128)$ [Hz] f_{CLK} : システム・クロック周波数			
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 • DAPmn = 0の場合 : シリアル・クロックの動作開始からデータ出力を開始 • DAPmn = 1の場合 : シリアル・クロック動作開始の半クロック前からデータ出力を開始			
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 • CKPmn = 0の場合 : 非反転 • CKPmn = 1の場合 : 反転			
データ方向	MSB ファーストまたはLSB ファースト			

注 この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3), mn = 00-03

(1) レジスタ設定

図 13 - 25 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のマスタ送信時のレジスタ設定内容例

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0/1

チャンネルnの動作クロック (fMCK)
 0 : SPSmレジスタで設定したプリスケアラ出カクロック“CKm0”
 1 : SPSmレジスタで設定したプリスケアラ出カクロック“CKm1”

チャンネルnの割り込み要因
 0 : 転送完了割り込み
 1 : バッファ空き割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DlRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	1	0	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)

データ転送順序の選択
 0 : MSB ファーストで入出力を行う
 1 : LSB ファーストで入出力を行う

データ長の設定
 0 : 7ビット・データ長
 1 : 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット : SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	ボー・レート設定 (動作クロック (fMCK) の分周設定)								0	送信データ (送信データを設定)						

SIOp

(d) シリアル出力レジスタ m (SOm) 対象チャネルのビットのみ設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOm	0	0	0	0	CKOm3	CKOm2	CKOm1	CKOm0	0	0	0	0	SOm3	SOm2	SOm1	SOm0
					0/1	0/1	0/1	0/1					0/1	0/1	0/1	0/1

クロック位相が“非反転”(SCRmnレジスタのCKPmnビット=0)のときは“1”で通信開始し、クロック位相が“反転”(CKPmnビット=1)のときは“0”で通信開始する。

(e) シリアル出力許可レジスタ m (SOEm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3	SOEm2	SOEm1	SOEm0
													0/1	0/1	0/1	0/1

(f) シリアル・チャネル開始レジスタ m (SSm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3	SSm2	SSm1	SSm0
													0/1	0/1	0/1	0/1

備考 1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11),

mn = 00-03

備考 2. : CSI マスタ送信モードでは設定固定 : 設定不可 (初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順

図 13 - 26 マスタ送信の初期設定手順




図 13 - 27 マスタ送信の中断手順






図 13 - 28 マスタ送信の再開設定手順



備考 中断設定でPER0を書き換えてクロック供給を停止した場合は, 通信対象 (スレーブ) の停止か通信動作完了を待って, 再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル送信モード時)

図 13 - 29 マスタ送信 (シングル送信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)




備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図 13 - 30 マスタ送信(シングル送信モード時)のフロー・チャート



(4) 処理フロー (連続送信モード時)

図 13 - 31 マスタ送信 (連続送信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)




注 シリアル・ステータス・レジスタ mn (SSRmn) の BFFmn ビットが“1”の期間 (有効なデータがシリアル・データ・レジスタ mn (SDRmn) に格納されているとき) に SDRmn レジスタに送信データを書き込むと、送信データが上書きされます。

注意 シリアル・モード・レジスタ mn (SMRmn) の MDmn0 ビットは、動作中でも書き換えることができます。ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに書き換えてください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI 番号 (p = 00, 01, 10, 11), mn = 00-03

図13-32 マスタ送信(連続送信モード時)のフロー・チャート



備考 図中の①～⑥は、図13-31 マスタ送信(連続送信モード時)のタイミング・チャートの①～⑥に対応しています。

13.5.2 マスタ受信

マスタ受信とは、このRL78 マイクロコントローラが転送クロックを出力し、RL78 マイクロコントローラが他デバイスからデータを受信する動作です。


3線シリアルI/O	CSI00	CSI01	CSI10	CSI11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCK00, SI00	SCK01, SI01	SCK10, SI10	SCK11, SI11
割り込み	INTCSI00	INTCSI01	INTCSI10	INTCSI11
	転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能			
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ			
転送データ長	7ビットまたは8ビット			
転送レート注	Max. $f_{CLK}/2$ [Hz] (CSI00のみ), $f_{CLK}/4$ [Hz] Min. $f_{CLK}/(2 \times 2^{15} \times 128)$ [Hz] f_{CLK} : システム・クロック周波数			
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 ・ DAPmn = 0の場合 : シリアル・クロックの動作開始からデータ出力を開始 ・ DAPmn = 1の場合 : シリアル・クロック動作開始の半クロック前からデータ出力を開始			
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 ・ CKPmn = 0の場合 : 非反転 ・ CKPmn = 1の場合 : 反転			
データ方向	MSB ファーストまたはLSB ファースト			

注 この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3) p : CSI番号(p = 00, 01, 10, 11), mn = 00-03

(1) レジスタ設定

図 13 - 33 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のマスター受信時のレジスタ設定内容例



(2) 操作手順

図 13 - 34 マスタ受信の初期設定手順




図 13 - 35 マスタ受信の中断手順






図 13 - 36 マスタ受信の再開設定手順



備考 中断設定でPER0を書き換えてクロック供給を停止した場合は、通信対象(スレーブ)の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル受信モード時)

図 13 - 37 マスタ受信 (シングル受信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)




備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図13-38 マスタ受信(シングル受信モード時)のフロー・チャート



(4) 処理フロー (連続受信モード時)

図 13 - 39 マスタ受信 (連続受信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)




注意 MDmn0ビットは、動作中でも書き換えることができます。

ただし、最後の受信データの転送完了割り込みに間に合わせるために、最終ビットの受信開始前までに書き換えてください。

備考1. 図中の①～⑧は、図 13 - 40 マスタ受信 (連続受信モード時) のフロー・チャートの①～⑧に対応しています。

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図13-40 マスタ受信(連続受信モード時)のフロー・チャート



備考 図中の①～⑧は、図13-39 マスタ受信(連続受信モード時)のタイミング・チャートの①～⑧に対応しています。

13.5.3 マスタ送受信

マスタ送受信とは、このRL78 マイクロコントローラが転送クロックを出力し、RL78 マイクロコントローラと他デバイスでデータを送受信する動作です。

3線シリアルI/O	CSI00	CSI01	CSI10	CSI11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCK00, SI00, SO00	SCK01, SI01, SO01	SCK10, SI10, SO10	SCK11, SI11, SO11
割り込み	INTCSI00	INTCSI01	INTCSI10	INTCSI11
	転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能			
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ			
転送データ長	7ビットまたは8ビット			
転送レート注	Max. $f_{CLK}/2$ [Hz] (CSI00のみ), $f_{CLK}/4$ [Hz] Min. $f_{CLK}/(2 \times 2^{15} \times 128)$ [Hz] f_{CLK} : システム・クロック周波数			
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 • DAPmn = 0の場合: シリアル・クロックの動作開始からデータ出力を開始 • DAPmn = 1の場合: シリアル・クロック動作開始の半クロック前からデータ出力を開始			
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 • CKPmn = 0の場合: 非反転 • CKPmn = 1の場合: 反転			
データ方向	MSB ファーストまたはLSB ファースト			

注 この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考 m: ユニット番号(m = 0) n: チャンネル番号(n = 0-3) p: CSI番号(p = 00, 01, 10, 11), mn = 00-03

(1) レジスタ設定

図13-41 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のマスタ送受信時のレジスタ設定内容例

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0/1

チャンネルnの動作クロック (fMCK)
 0 : SPSm レジスタで設定したプリスケアラ出力クロック "CKm0"
 1 : SPSm レジスタで設定したプリスケアラ出力クロック "CKm1"

チャンネルnの割り込み要因
 0 : 転送完了割り込み
 1 : バッファ空き割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DlRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	1	1	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)

データ転送順序の選択
 0 : MSB ファーストで入出力を行う
 1 : LSB ファーストで入出力を行う

データ長の設定
 0 : 7ビット・データ長
 1 : 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット : SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	ボー・レート設定 (動作クロック (fMCK) の分周設定)								0	送信データ設定/受信データ・レジスタ						

SIOp

(d) シリアル出力レジスタ m (SOm) 対象チャネルのビットのみ設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOm					CKOm3	CKOm2	CKOm1	CKOm0					SOm3	SOm2	SOm1	SOm0
	0	0	0	0	0/1	0/1	0/1	0/1	0	0	0	0	0/1	0/1	0/1	0/1

クロック位相が“非反転”(SCRmn レジスタの CKPmn ビット = 0) のときは“1”で通信開始し、クロック位相が“反転”(CKPmn ビット = 1) のときは“0”で通信開始する。

(e) シリアル出力許可レジスタ m (SOEm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm													SOEm3	SOEm2	SOEm1	SOEm0
	0	0	0	0	0	0	0	0	0	0	0	0	0/1	0/1	0/1	0/1

(f) シリアル・チャネル開始レジスタ m (SSm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm													SSm3	SSm2	SSm1	SSm0
	0	0	0	0	0	0	0	0	0	0	0	0	0/1	0/1	0/1	0/1

備考1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11),
 mn = 00-03

備考2. ☒ : CSI マスタ送受信モードでは設定固定 ☐ : 設定不可 (初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順

図 13 - 42 マスタ送受信の初期設定手順




図 13 - 43 マスタ送受信の中断手順






図 13 - 44 マスタ送受信の再開設定手順




(3) 処理フロー (シングル送受信モード時)

図13 - 45 マスタ送受信 (シングル送受信モード時)のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)




備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図13 - 46 マスタ送受信(シングル送受信モード時)のフロー・チャート



(4) 処理フロー (連続送受信モード時)

図13-47 マスタ送受信(連続送受信モード時)のタイミング・チャート (タイプ1: DAPmn = 0, CKPmn = 0)



注1. シリアル・ステータス・レジスタ mn (SSRmn) の BFFmn ビットが“1”の期間 (有効なデータがシリアル・データ・レジスタ mn (SDRmn) に格納されている時) に SDRmn レジスタに送信データを書き込むと、送信データが上書きされます。

注2. この期間に SDRmn レジスタをリードすると、送信データを読み出すことができます。その際、転送動作には影響はありません。


注意 シリアル・モード・レジスタ mn (SMRmn) の MDmn0 ビットは、動作中でも書き換えることができます。

ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに書き換えてください。

備考1. 図中の①～⑧は、図13-48 マスタ送受信(連続送受信モード時)のフロー・チャートの①～⑧に対応しています。

備考2. m: ユニット番号 (m = 0) n: チャネル番号 (n = 0-3) p: CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図13-48 マスタ送受信(連続送受信モード時)のフロー・チャート



備考 図中の①～⑧は、図13-47 マスタ送受信(連続送受信モード時)のタイミング・チャートの①～⑧に対応しています。

13.5.4 スレーブ送信

スレーブ送信とは、他デバイスから転送クロックを入力される状態で、RL78 マイクロコントローラから他デバイスヘデータを送信する動作です。

3線シリアルI/O	CSI00	CSI01	CSI10	CSI11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCK00, SO00	SCK01, SO01	SCK10, SO10	SCK11, SO11
割り込み	INTCSI00	INTCSI01	INTCSI10	INTCSI11
	転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能			
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ			
転送データ長	7ビットまたは8ビット			
転送レート	Max. $f_{MCK}/6$ [Hz] ^{注1, 2}			
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 ・ DAPmn = 0の場合：シリアル・クロックの動作開始からデータ出力を開始 ・ DAPmn = 1の場合：シリアル・クロック動作開始の半クロック前からデータ出力を開始			
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 ・ CKPmn = 0の場合：非反転 ・ CKPmn = 1の場合：反転			
データ方向	MSB ファーストまたはLSB ファースト			

注1. SCK00, SCK01, SCK10, SCK11 端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートは $f_{MCK}/6$ [Hz]となります。

注2. この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考1. f_{MCK} : 対象チャンネルの動作クロック周波数

備考2. m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3) mn = 00-03

(1) レジスタ設定

図13-49 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のスレーブ送信時のレジスタ設定内容例

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SLSmn0				MDmn2	MDmn1	MDmn0
	0/1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0/1

チャンネルnの動作クロック (fMCK)
 0: SPSmレジスタで設定したプリスケアラ出カクロック "CKm0"
 1: SPSmレジスタで設定したプリスケアラ出カクロック "CKm1"

チャンネルnの割り込み要因
 0: 転送完了割り込み
 1: バッファ空き割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DlRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	1	0	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)

データ転送順序の選択
 0: MSB ファーストで入出力を行う
 1: LSB ファーストで入出力を行う

データ長の設定
 0: 7ビット・データ長
 1: 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット: SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	00000000								0	送信データ設定						
	ボー・レート設定															

SIOp

(d) シリアル出力レジスタ m (SOM) 対象チャンネルのビットのみ設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOM	0	0	0	0	CKOm3	CKOm2	CKOm1	CKOm0	0	0	0	0	SOM3	SOM2	SOM1	SOM0
					x	x	x	x					0/1	0/1	0/1	0/1

(e) シリアル出力許可レジスタ m (SOEm) 対象チャンネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3	SOEm2	SOEm1	SOEm0
													0/1	0/1	0/1	0/1

(f) シリアル・チャンネル開始レジスタ m (SSm) 対象チャンネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3	SSm2	SSm1	SSm0
													0/1	0/1	0/1	0/1

備考1. m: ユニット番号 (m = 0) n: チャンネル番号 (n = 0-3) p: CSI番号 (p = 00, 01, 10, 11),
mn = 00-03

備考2. : CSIスレーブ送信モードでは設定固定 : 設定不可 (初期値を設定)

x: このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順

図 13 - 50 スレーブ送信の初期設定手順




図 13 - 51 スレーブ送信の中断手順






図13 - 52 スレーブ送信の再開設定手順



備考 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象 (マスタ) の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル送信モード時)

図 13 - 53 スレーブ送信 (シングル送信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)




備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図13-54 スレーブ送信(シングル送信モード時)のフロー・チャート



(4) 処理フロー (連続送信モード時)

図 13 - 55 スレーブ送信 (連続送信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)




注 シリアル・ステータス・レジスタ mn (SSRmn) の BFFmn ビットが“1”の期間 (有効なデータがシリアル・データ・レジスタ mn (SDRmn) に格納されているとき) に SDRmn レジスタに送信データを書き込むと、送信データが上書きされます。

注意 シリアル・モード・レジスタ mn (SMRmn) の MDmn0 ビットは、動作中でも書き換えることができます。ただし、最終ビットの転送開始前までに書き換えてください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI 番号 (p = 00, 01, 10, 11), mn = 00-03

図13 - 56 スレーブ送信(連続送信モード時)のフロー・チャート



備考 図中の①～⑥は、図13 - 55 スレーブ送信(連続送信モード時)のタイミング・チャートの①～⑥に対応しています。

13.5.5 スレーブ受信

スレーブ受信とは、他デバイスから転送クロックを入力される状態で、RL78 マイクロコントローラが他デバイスからデータを受信する動作です。

3線シリアルI/O	CSI00	CSI01	CSI10	CSI11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCK00, SI00	SCK01, SI01	SCK10, SI10	SCK11, SI11
割り込み	INTCSI00	INTCSI01	INTCSI10	INTCSI11
	転送完了割り込みのみ(バッファ空き割り込みは設定禁止)			
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ			
転送データ長	7ビットまたは8ビット			
転送レート	Max. $f_{MCK}/6$ [Hz] ^{注1, 2}			
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 ・ DAPmn = 0の場合：シリアル・クロックの動作開始からデータ出力を開始 ・ DAPmn = 1の場合：シリアル・クロック動作開始の半クロック前からデータ出力を開始			
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 ・ CKPmn = 0の場合：非反転 ・ CKPmn = 1の場合：反転			
データ方向	MSB ファーストまたはLSB ファースト			

注1. SCK00, SCK01, SCK10, SCK11端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートは $f_{MCK}/6$ [Hz]となります。

注2. この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考1. f_{MCK} : 対象チャンネルの動作クロック周波数

備考2. m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3), mn = 00-03

(1) レジスタ設定

図 13 - 57 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のスレーブ受信時のレジスタ設定内容例

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0

チャンネルnの動作クロック (fMCK)
 0 : SPSmレジスタで設定したプリスケアラ出カクロック“CKm0”
 1 : SPSmレジスタで設定したプリスケアラ出カクロック“CKm1”

チャンネルnの割り込み要因
 0 : 転送完了割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DlRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	0	1	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)

データ転送順序の選択
 0 : MSB ファーストで入出力を行う
 1 : LSB ファーストで入出力を行う

データ長の設定
 0 : 7ビット・データ長
 1 : 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット : SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	00000000								0	受信データ						
	ボー・レート設定									SIOp						

(d) シリアル出力レジスタ m (SOM) このモードでは使用しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOM	0	0	0	0	CKOm3	CKOm2	CKOm1	CKOm0	0	0	0	0	SOM3	SOM2	SOM1	SOM0
					x	x	x	x					x	x	x	x

(e) シリアル出力許可レジスタ m (SOEm) このモードでは使用しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3	SOEm2	SOEm1	SOEm0
													x	x	x	x

(f) シリアル・チャンネル開始レジスタ m (SSm) 対象チャンネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3	SSm2	SSm1	SSm0
													0/1	0/1	0/1	0/1

備考 1. m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11),

mn = 00-03

備考 2. ☒ : スレーブ受信モードでは設定固定 ☐ : 設定不可 (初期値を設定)

x : このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順

図13 - 58 スレーブ受信の初期設定手順




図13 - 59 スレーブ受信の中断手順






図 13 - 60 スレーブ受信の再開設定手順



備考 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象(マスタ)の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル受信モード時)

図 13 - 61 スレーブ受信 (シングル受信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)



備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図13 - 62 スレーブ受信(シングル受信モード時)のフロー・チャート



13.5.6 スレーブ送受信

スレーブ送受信とは、他デバイスから転送クロックを入力される状態で、RL78マイクロコントローラと他デバイスでデータを送受信する動作です。

3線シリアルI/O	CSI00	CSI01	CSI10	CSI11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCK00, SI00, SO00	SCK01, SI01, SO01	SCK10, SI10, SO10	SCK11, SI11, SO11
割り込み	INTCSI00	INTCSI01	INTCSI10	INTCSI11
	転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能			
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ			
転送データ長	7ビットまたは8ビット			
転送レート	Max. $f_{MCK}/6$ [Hz] ^{注1, 2}			
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 ・ DAPmn = 0の場合：シリアル・クロックの動作開始からデータ入出力を開始 ・ DAPmn = 1の場合：シリアル・クロック動作開始の半クロック前からデータ入出力を開始			
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 ・ CKPmn = 0の場合：非反転 ・ CKPmn = 1の場合：反転			
データ方向	MSB ファーストまたはLSB ファースト			

注1. SCK00, SCK01, SCK10, SCK11端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートは $f_{MCK}/6$ [Hz]となります。

注2. この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考1. f_{MCK} : 対象チャンネルの動作クロック周波数

備考2. m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3), mn = 00-03

(1) レジスタ設定

図13-63 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のスレーブ送受信時のレジスタ設定内容例

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0/1

チャンネルnの動作クロック (fMCK)
 0: SPSmレジスタで設定したプリスケアラ出カクロック“CKm0”
 1: SPSmレジスタで設定したプリスケアラ出カクロック“CKm1”

チャンネルnの割り込み要因
 0: 転送完了割り込み
 1: バッファ空き割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DlRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	1	1	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)

データ転送順序の選択
 0: MSB ファーストで入出力を行う
 1: LSB ファーストで入出力を行う

データ長の設定
 0: 7ビット・データ長
 1: 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット: SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	00000000								0	送信データ設定/受信データ・レジスタ						
	ボー・レート設定									SIOp						

(d) シリアル出力レジスタ m (SOm) 対象チャネルのビットのみ設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOm	0	0	0	0	CKOm3	CKOm2	CKOm1	CKOm0	0	0	0	0	SOm3	SOm2	SOm1	SOm0
					x	x	x	x					0/1	0/1	0/1	0/1

(e) シリアル出力許可レジスタ m (SOEm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3	SOEm2	SOEm1	SOEm0
													0/1	0/1	0/1	0/1

(f) シリアル・チャネル開始レジスタ m (SSm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3	SSm2	SSm1	SSm0
													0/1	0/1	0/1	0/1

注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考1. m: ユニット番号(m = 0) n: チャネル番号(n = 0-3) p: CSI番号(p = 00, 01, 10, 11),
mn = 00-03


備考2. ■: CSIスレーブ送受信モードでは設定固定 ■: 設定不可(初期値を設定)

x: このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順

図 13 - 64 スレーブ送受信の初期設定手順



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

図 13 - 65 スレーブ送受信の中断手順





図13 - 66 スレーブ送受信の再開設定手順




注意1. マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

注意2. 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象(マスタ)の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル送受信モード時)

図 13 - 67 スレーブ送受信 (シングル送受信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)



備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03


図13-68 スレーブ送受信 (シングル送受信モード時) のフロー・チャート



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

(4) 処理フロー (連続送受信モード時)

図13 - 69 スレーブ送受信(連続送受信モード時)のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)



注1. シリアル・ステータス・レジスタ mn (SSRmn) の BFFmn ビットが“1”の期間 (有効なデータがシリアル・データ・レジスタ mn (SDRmn) に格納されている時) に SDRmn レジスタに送信データを書き込むと、送信データが上書きされます。

注2. この期間に SDRmn レジスタをリードすると、送信データを読み出すことができます。その際、転送動作には影響はありません。


注意 シリアル・モード・レジスタ mn (SMRmn) の MDmn0 ビットは、動作中でも書き換えることができます。

ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに書き換えてください。

備考1. 図中の①～⑧は、図13 - 70 スレーブ送受信(連続送受信モード時)のフロー・チャートの①～⑧に対応しています。

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) p : CSI番号 (p = 00, 01, 10, 11), mn = 00-03

図13-70 スレーブ送受信(連続送受信モード時)のフロー・チャート



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考 図中の①～⑧は、図13-69 スレーブ送受信(連続送受信モード時)のタイミング・チャートの①～⑧に対応しています。

13.5.7 SNOOZEモード機能

STOPモード時にSCKp端子入力の検出によりCSIの受信動作をさせるモードです。通常STOP時にCSIは通信動作を停止しますが、このモードを使うことで、SCKp端子入力の検出によってCPUを動作させずにCSIの受信動作を行うことができます。SNOOZEモードは、以下のチャンネルのみ設定可能です。

- CSI00

CSIをSNOOZEモードで使用する場合は、STOPモードに移行する前に次の設定を行います(図13-72, 図13-74 SNOOZEモード動作時のフローチャートを参照)。


- STOPモードに移行する直前にシリアル・スタンバイ・コントロール・レジスタm(SSCm)のSWCmビットをセット(1)してください。初期設定完了後、シリアル・チャンネル開始レジスタm(SSm)のSSm0ビットをセット(1)します。
- STOPモードに移行後、SCKp端子の有効エッジを検出するとSNOOZEモードへ移行します。
SCKp端子のシリアル・クロック入力により、CSIpは受信動作を開始します。

注意1. SNOOZEモードは、fCLKに高速オンチップ・オシレータ・クロック(fIH)または、中速オンチップ・オシレータ・クロック(fIM)を選択している場合のみ設定可能です。

注意2. SNOOZEモードで使用するときの最大転送レートは1 Mbpsです。

(1) SNOOZEモード動作(1回起動)

図13 - 71 SNOOZEモード動作(1回起動)時のタイミング・チャート(タイプ1 : DAPmn = 0, CKPmn = 0)



注 受信データの読み出しは、SWCm = 1の状態、次のSCKp端子の有効エッジ検出前に行ってください。

注意1. SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、STm0ビットを1に設定してください(SEm0ビットがクリアされ動作停止)。


また、受信動作を完了したあとは、SWCmビットもクリアしてください(SNOOZE解除)。

注意2. SWCm = 1のときは、BFFm1, OVFM1フラグは動作しません。

備考1. 図中の①～⑪は、図13 - 72 SNOOZEモード動作(1回起動)時のフロー・チャートの①～⑪に対応しています。

備考2. m = 0; p = 00

図 13 - 72 SNOOZEモード動作(1回起動)時のフロー・チャート




備考1. 図中の①～⑪は, 図 13 - 71 SNOOZEモード動作(1回起動)時のタイミング・チャートの①～⑪に対応しています。

備考2. m = 0; p = 00

(2) SNOOZEモード動作(連続起動)

図 13 - 73 SNOOZEモード動作(連続起動)時のタイミング・チャート(タイプ1: DAPmn = 0, CKPmn = 0)



注 受信データの読み出しは、SWCm = 1の状態、次のSCKp端子の有効エッジ検出前に行ってください。

注意1. SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、STm0ビットを1に設定してください(SEm0ビットがクリアされ動作停止)。


また、受信動作を完了したあとは、SWCmビットもクリアしてください(SNOOZE解除)。

注意2. SWCm = 1のときは、BFFm1, OVFm1 フラグは動作しません。

備考1. 図中の①～⑩は、図13-74 SNOOZEモード動作(連続起動)時のフロー・チャートの①～⑩に対応しています。

備考2. $m = 0; p = 00$

図13 - 74 SNOOZEモード動作(連続起動)時のフロー・チャート



備考1. 図中の①～⑩は、図13 - 73 SNOOZEモード動作(連続起動)時のタイミング・チャートの①～⑩に対応しています。

備考2. m = 0; p = 00

13.5.8 転送クロック周波数の算出

3線シリアルI/O (CSI00, CSI01, CSI10, CSI11) 通信での転送クロック周波数は下記の計算式にて算出できます。

(1) マスタの場合

$$(\text{転送クロック周波数}) = \{ \text{対象チャネルの動作クロック (fMCK) 周波数} \} \div (\text{SDRmn}[15:9] + 1) \div 2 [\text{Hz}]$$

(2) スレーブの場合

$$(\text{転送クロック周波数}) = \{ \text{マスタが供給するシリアル・クロック (SCK) 周波数} \} \text{注} [\text{Hz}]$$

注 ただし、許容最大転送クロック周波数はfMCK/6となります。

備考 SDRmn[15:9]は、シリアル・データ・レジスタ mn (SDRmn)のビット15-9の値(0000000B-1111111B)なので、0-127になります。

動作クロック (fMCK) は、シリアル・クロック選択レジスタ m (SPSm) とシリアル・モード・レジスタ mn (SMRmn)のビット15 (CKSmn)で決まります。

表 13 - 2 3線シリアルI/O動作クロックの選択

SMRmn レジスタ	SPSm レジスタ								動作クロック (fMCK)注	
CKSmn	PRS m13	PRS m12	PRS m11	PRS m10	PRS m03	PRS m02	PRS m01	PRS m00		fCLK = 24 MHz 動作時
0	X	X	X	X	0	0	0	0	fCLK	24 MHz
	X	X	X	X	0	0	0	1	fCLK/2	12 MHz
	X	X	X	X	0	0	1	0	fCLK/2 ²	6 MHz
	X	X	X	X	0	0	1	1	fCLK/2 ³	3 MHz
	X	X	X	X	0	1	0	0	fCLK/2 ⁴	1.5 MHz
	X	X	X	X	0	1	0	1	fCLK/2 ⁵	750 kHz
	X	X	X	X	0	1	1	0	fCLK/2 ⁶	375 kHz
	X	X	X	X	0	1	1	1	fCLK/2 ⁷	187.5 kHz
	X	X	X	X	1	0	0	0	fCLK/2 ⁸	93.8 kHz
	X	X	X	X	1	0	0	1	fCLK/2 ⁹	46.9 kHz
	X	X	X	X	1	0	1	0	fCLK/2 ¹⁰	23.4 kHz
	X	X	X	X	1	0	1	1	fCLK/2 ¹¹	11.7 kHz
	X	X	X	X	1	1	0	0	fCLK/2 ¹²	5.86 kHz
	X	X	X	X	1	1	0	1	fCLK/2 ¹³	2.93 kHz
	X	X	X	X	1	1	1	0	fCLK/2 ¹⁴	1.46 kHz
	X	X	X	X	1	1	1	1	fCLK/2 ¹⁵	732 Hz
1	0	0	0	0	X	X	X	X	fCLK	24 MHz
	0	0	0	1	X	X	X	X	fCLK/2	12 MHz
	0	0	1	0	X	X	X	X	fCLK/2 ²	6 MHz
	0	0	1	1	X	X	X	X	fCLK/2 ³	3 MHz
	0	1	0	0	X	X	X	X	fCLK/2 ⁴	1.5 MHz
	0	1	0	1	X	X	X	X	fCLK/2 ⁵	750 kHz
	0	1	1	0	X	X	X	X	fCLK/2 ⁶	375 kHz
	0	1	1	1	X	X	X	X	fCLK/2 ⁷	187.5 kHz
	1	0	0	0	X	X	X	X	fCLK/2 ⁸	93.8 kHz
	1	0	0	1	X	X	X	X	fCLK/2 ⁹	46.9 kHz
	1	0	1	0	X	X	X	X	fCLK/2 ¹⁰	23.4 kHz
	1	0	1	1	X	X	X	X	fCLK/2 ¹¹	11.7 kHz
	1	1	0	0	X	X	X	X	fCLK/2 ¹²	5.86 kHz
	1	1	0	1	X	X	X	X	fCLK/2 ¹³	2.93 kHz
	1	1	1	0	X	X	X	X	fCLK/2 ¹⁴	1.46 kHz
	1	1	1	1	X	X	X	X	fCLK/2 ¹⁵	732 Hz

注 fCLKに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、シリアル・アレイ・ユニット(SAU)の動作を停止(シリアル・チャネル停止レジスタ m (STm) = 000FH)させてから変更してください。

備考1. X : Don't care

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3), mn = 00-03

13.5.9 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)通信時におけるエラー発生時の処理手順

3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)通信時にエラーが発生した場合の処理手順を図13 - 75に示します。

図13 - 75 オーバラン・エラー発生時の処理手順

ソフトウェア操作	ハードウェアの状態	備考
シリアル・データ・レジスタ mn (SDRmn) をリードする	SSRmn レジスタの BFFmn ビットが“0”となり、チャンネル n は受信可能状態になる	エラー処理中に次の受信を完了した場合にオーバラン・エラーになるのを防ぐために行う
シリアル・ステータス・レジスタ mn (SSRmn) をリードする		エラーの種類の判別を行い、リード値はエラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn) に“1”をライトする	エラー・フラグがクリアされる	SSRmn レジスタのリード値をそのまま SIRmn レジスタに書き込むことで、読み出し時のエラーのみをクリアできる

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3), mn = 00-03

13.6 スレーブ・セレクト入力機能付クロック同期シリアル通信の動作

スレーブ・セレクト入力機能付クロック同期シリアル通信に対応しているチャンネルは、SAU0のチャンネル0です。

[データ送受信]

- 7, 8ビットのデータ長
- 送受信データの位相制御
- MSB/LSB ファーストの選択
- 送受信データのレベル設定

[クロック制御]

- 入出力クロックの位相制御
- プリスケアラとチャンネル内カウンタによる転送周期の設定
- 最大転送レート注 スレーブ通信時 : $\text{Max. } f_{\text{MCK}}/6$

[割り込み機能]

- 転送完了割り込み／バッファ空き割り込み

[エラー検出フラグ]

- オーバラン・エラー

注 SCKサイクル・タイム(t_{CKCY})の特性を満たす範囲内で使用してください。詳細は、第35章、第36章 電気的特性を参照を参照してください。

○20ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus対応)	IIC00
	1	—		—
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

○24, 25ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus対応)	IIC00
	1	CSI01		IIC01
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11


スレーブ・セレクト入力機能の通信動作は、以下の3種類があります。

- スレーブ送信(13.6.1項を参照)
- スレーブ受信(13.6.2項を参照)
- スレーブ送受信(13.6.3項を参照)

スレーブ・セレクト入力機能を使うことで、マスタ1つに対し複数のスレーブを接続し、通信を行うことができます。マスタは通信相手となるスレーブ(1つ)に対しスレーブ選択信号を出力し、各スレーブは通信相手として自分が選択されたかを判断し、SO端子の出力制御を行います。スレーブとして選択された場合にはSO端子はマスタに対し送信データの通信を行うことができます。スレーブとして選択されなかった場合には、SO端子はハイ・レベル出力となるため、複数のスレーブが接続される環境では、SO端子はNch-O.Dの設定にし、そのノードはプルアップする必要があります。また、スレーブとして選択されなかった場合にはマスタからのシリアル・クロックが入力されても送受信動作を行いません。

注意 スレーブ選択信号の出力はポート操作により行ってください。

図13 - 76 スレーブ・セレクト入力機能の構成例




注意 10, 16, 20, 24 ピン製品は $V_{DD} \geq V_b$ 、25 ピン製品は $EV_{DD} \geq V_b$ で使用してください。

SO00端子はN-chオープン・ドレイン出力(V_{DD} 耐圧^{注1}/ EV_{DD} 耐圧^{注2})モードを選択。


注1. 10, 16, 20, 24 ピン製品

注2. 25 ピン製品

図 13-77 スレーブ・セレクト入力機能のタイミング図



SSImnがハイ期間ではSCKmn (シリアル・クロック) の立ち下がりエッジが来ても送信を行いません。
 また、立ち上がりエッジに同期して受信データのサンプリングも行いません。
 SSImnがロウとなった際、シリアル・クロックの立ち下がりエッジに同期してデータを送出 (シフト) し、
 立ち上がりエッジに同期して受信動作を行います。



DAPmn = 1 の場合、SSImnがハイ期間に送信データがセットされると、データ出力に最初のデータ (bit7) を出力します。しかし、SCKmn (シリアル・クロック) の立ち上がりエッジが来てもシフト動作を行わず、立ち下がりエッジに同期して受信データのサンプリングも行いません。SSImnがロウになると、次の立ち上がりエッジに同期してデータを送出 (シフト) し、立ち下がりエッジに同期して受信動作を行います。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0)

13.6.1 スレーブ送信

スレーブ送信とは、他デバイスから転送クロックを入力される状態で、RL78 マイクロコントローラから他デバイスヘデータを送信する動作です。

スレーブ・セレクト入力機能	CSI00
対象チャンネル	SAU0のチャンネル0
使用端子	SCK00, SO00, $\overline{\text{SSI00}}$
割り込み	INTCSI00 転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ
転送データ長	7ビットまたは8ビット
転送レート	Max. $f_{MCK}/6$ [Hz] ^{注1, 2}
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 • DAPmn = 0の場合：シリアル・クロックの動作開始からデータ出力を開始 • DAPmn = 1の場合：シリアル・クロック動作開始の半クロック前からデータ出力を開始
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 • CKPmn = 0の場合：非反転 • CKPmn = 1の場合：反転
データ方向	MSB ファーストまたはLSB ファースト
スレーブ・セレクト入力機能	スレーブ・セレクト機能の動作を選択可能

注1. SCK00 端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートは $f_{MCK}/6$ [Hz]となります。

注2. この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考1. f_{MCK} ：対象チャンネルの動作クロック周波数

備考2. m：ユニット番号(m = 0) n：チャンネル番号(n = 0)

(1) レジスタ設定

図 13 - 78 スレーブ・セレクト入力機能(CSI00)のスレーブ送信時のレジスタ設定内容例(1/2)

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0/1

チャンネルnの動作クロック (fMCK)
 0 : SPSmレジスタで設定したプリスケアラ出カクロック“CKm0”
 1 : SPSmレジスタで設定したプリスケアラ出カクロック“CKm1”

チャンネルnの割り込み要因
 0 : 転送完了割り込み
 1 : バッファ空き割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DIRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	1	0	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)

データ転送順序の選択
 0 : MSB ファーストで入出力を行う
 1 : LSB ファーストで入出力を行う

データ長の設定
 0 : 7ビット・データ長
 1 : 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット : SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	00000000								0	送信データ設定						
	ボー・レート設定									SIOp						

(d) シリアル出力レジスタ m (SOM) 対象チャネルのビットのみ設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOM					CKOm3	CKOm2	CKOm1	CKOm0					SOM3	SOM2	SOM1	SOM0
	0	0	0	0	x	x	x	x	0	0	0	0	x	x	x	0/1

(e) シリアル出力許可レジスタ m (SOEm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm													SOEm3	SOEm2	SOEm1	SOEm0
	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	0/1

備考1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

備考2. ■ : CSIスレーブ送信モードでは設定固定 ■ : 設定不可 (初期値を設定)

× : このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

図 13 - 78 スレーブ・セレクト入力機能(CSI00)のスレーブ送信時のレジスタ設定内容例(2/2)

(f) シリアル・チャンネル開始レジスタ m (SSm)..... 対象チャンネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3 ×	SSm2 ×	SSm1 ×	SSm0 0/1

(g) 入力切り替え制御レジスタ (ISC)

..... CSI00スレーブ・チャンネル(ユニット0のチャンネル0)のSSI00端子の制御

	7	6	5	4	3	2	1	0
ISC	SSIE00 0/1	0	0	0	0	0	ISC1 0/1	ISC0 0/1

0 : SSI00端子の入力値を無効

1 : SSI00端子の入力値を有効

備考1. m : ユニット番号(m = 0) n : チャンネル番号(n = 0) p : CSI番号(p = 00)


備考2. ☒ : CSIスレーブ送信モードでは設定固定 ☐ : 設定不可(初期値を設定)

× : このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順

図 13 - 79 スレーブ送信の初期設定手順




備考 m : ユニット番号 (m = 0)

n : チャネル番号 (n = 0)


p : CSI番号 (p = 00)

図13 - 80 スレーブ送信の中断手順



備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

図13-81 スレーブ送信の再開設定手順




備考1. 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象 (マスタ) の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)


(3) 処理フロー (シングル送信モード時)

図 13 - 82 スレーブ送信 (シングル送信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)



備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

図13-83 スレーブ送信(シングル送信モード時)のフロー・チャート




備考 m : ユニット番号 (m = 0)

n : チャンネル番号 (n = 0)

p : CSI番号 (p = 00)

(4) 処理フロー (連続送信モード時)

図13 - 84 スレーブ送信(連続送信モード時)のタイミング・チャート(タイプ1 : DAPmn = 0, CKPmn = 0)




注 シリアル・ステータス・レジスタ mn (SSRmn) の BFFmn ビットが“1”の期間 (有効なデータがシリアル・データ・レジスタ mn (SDRmn) に格納されているとき) に SDRmn レジスタに送信データを書き込むと、送信データが上書きされます。

注意 シリアル・モード・レジスタ mn (SMRmn) の MDmn0 ビットは、動作中でも書き換えることができます。ただし、最終ビットの転送開始前までに書き換えてください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI 番号 (p = 00)

図13 - 85 スレーブ送信(連続送信モード時)のフロー・チャート



備考1. 図中の①～⑥は、図13 - 84 スレーブ送信(連続送信モード時)のタイミング・チャートの①～⑥に対応しています。

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

13.6.2 スレーブ受信

スレーブ受信とは、他デバイスから転送クロックを入力される状態で、RL78 マイクロコントローラが他デバイスからデータを受信する動作です。

スレーブ・セレクト入力機能	CSI00
対象チャンネル	SAU0のチャンネル0
使用端子	SCK00, SI00, $\overline{\text{SSI00}}$
割り込み	INTCSI00 転送完了割り込みのみ(バッファ空き割り込みは設定禁止)
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ
転送データ長	7ビットまたは8ビット
転送レート	Max. $f_{\text{MCK}}/6$ [Hz]注1, 2
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 • DAPmn = 0の場合：シリアル・クロックの動作開始からデータ入力を開始 • DAPmn = 1の場合：シリアル・クロック動作開始の半クロック前からデータ入力を開始
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 • CKPmn = 0の場合：非反転 • CKPmn = 1の場合：反転
データ方向	MSB ファーストまたはLSB ファースト
スレーブ・セレクト入力機能	スレーブ・セレクト入力機能の動作を選択可能

注1. SCK00 端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートは $f_{\text{MCK}}/6$ [Hz]となります。

注2. この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考1. f_{MCK} : 対象チャンネルの動作クロック周波数

備考2. m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0)

(1) レジスタ設定

図 13 - 86 スレーブ・セレクト入力機能(CSI00)のスレーブ受信時のレジスタ設定内容例(1/2)

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0

チャンネルnの動作クロック (fMCK)
 0 : SPSm レジスタで設定したプリスケアラ出カクロック "CKm0"
 1 : SPSm レジスタで設定したプリスケアラ出カクロック "CKm1"
 チャンネルnの割り込み要因
 0 : 転送完了割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DIRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	0	1	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)
 データ転送順序の選択
 0 : MSB ファーストで入出力を行う
 1 : LSB ファーストで入出力を行う
 データ長の設定
 0 : 7ビット・データ長
 1 : 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット : SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	00000000								0	受信データ						
	ボー・レート設定									SIOp						

(d) シリアル出力レジスタ m (SOM) このモードでは使用しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOM	0	0	0	0	CKOm3	CKOm2	CKOm1	CKOm0	0	0	0	0	SOM3	SOM2	SOM1	SOM0
					x	x	x	x					x	x	x	x

(e) シリアル出力許可レジスタ m (SOEm) このモードでは使用しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3	SOEm2	SOEm1	SOEm0
													x	x	x	x

備考1. m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0) p : CSI番号 (p = 00)

備考2. : スレーブ受信モードでは設定固定 : 設定不可 (初期値を設定)

× : このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

図 13 - 86 スレーブ・セレクト入力機能(CSI00)のスレーブ受信時のレジスタ設定内容例(2/2)

(f) シリアル・チャンネル開始レジスタ m (SSm)..... 対象チャンネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3 ×	SSm2 ×	SSm1 ×	SSm0 0/1

(g) 入力切り替え制御レジスタ (ISC)

..... CSI00スレーブ・チャンネル(ユニット0のチャンネル0)のSSI00端子の制御

	7	6	5	4	3	2	1	0
ISC	SSIE00 0/1	0	0	0	0	0	ISC1 0/1	ISC0 0/1

0 : SSI00端子の入力値を無効

1 : SSI00端子の入力値を有効

備考1. m : ユニット番号(m = 0) n : チャンネル番号(n = 0) p : CSI番号(p = 00)

備考2.  : スレーブ受信モードでは設定固定  : 設定不可(初期値を設定)

× : このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順

図13 - 87 スレーブ受信の初期設定手順





図13 - 88 スレーブ受信の中断手順




備考 m : ユニット番号 (m = 0)

n : チャネル番号 (n = 0)

p : CSI番号 (p = 00)


図13 - 89 スレーブ受信の再開設定手順



備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)


(3) 処理フロー (シングル受信モード時)

図 13 - 90 スレーブ受信 (シングル受信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)



備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

図13-91 スレーブ受信(シングル受信モード時)のフロー・チャート



13.6.3 スレーブ送受信

スレーブ送受信とは、他デバイスから転送クロックを入力される状態で、RL78マイクロコントローラと他デバイスでデータを送受信する動作です。

スレーブ・セレクト入力機能	CSI00
対象チャンネル	SAU0のチャンネル0
使用端子	SCK00, SI00, SO00, $\overline{\text{SSI00}}$
割り込み	INTCSI00 転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ
転送データ長	7ビットまたは8ビット
転送レート	Max. $f_{MCK}/6$ [Hz] ^{注1, 2}
データ位相	SCRmnレジスタのDAPmnビットにより選択可能 • DAPmn = 0の場合：シリアル・クロックの動作開始からデータ入出力を開始 • DAPmn = 1の場合：シリアル・クロック動作開始の半クロック前からデータ入出力を開始
クロック位相	SCRmnレジスタのCKPmnビットにより選択可能 • CKPmn = 0の場合：非反転 • CKPmn = 1の場合：反転
データ方向	MSB ファーストまたはLSB ファースト
スレーブ・セレクト入力機能	スレーブ・セレクト入力機能の動作を選択可能

注1. SCK00 端子に入力された外部シリアル・クロックは、内部でサンプリングして使用されるため、最大転送レートは $f_{MCK}/6$ [Hz]となります。

注2. この条件を満たし、かつ電氣的特性の周辺機能特性(第35章、第36章 電氣的特性を参照)を満たす範囲内で使用してください。

備考1. f_{MCK} ：対象チャンネルの動作クロック周波数

備考2. m：ユニット番号(m = 0) n：チャンネル番号(n = 0)

(1) レジスタ設定

図 13 - 92 スレーブ・セレクト入力機能(CSI00)のスレーブ送受信時のレジスタ設定内容例(1/2)

(a) シリアル・モード・レジスタ mn (SMRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0/1

チャンネルnの動作クロック (fMCK)
 0 : SPSm レジスタで設定したプリスケアラ出カクロック "CKm0"
 1 : SPSm レジスタで設定したプリスケアラ出カクロック "CKm1"

チャンネルnの割り込み要因
 0 : 転送完了割り込み
 1 : バッファ空き割り込み

(b) シリアル通信動作設定レジスタ mn (SCRmn)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DlRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	1	1	0/1	0/1	0	0	0	0	0/1	0	0	0	0	1	1	0/1

データとクロックの位相選択
 (設定内容詳細は「13.3 シリアル・アレイ・ユニットを制御するレジスタ」参照)

データ転送順序の選択
 0 : MSB ファーストで入出力を行う
 1 : LSB ファーストで入出力を行う

データ長の設定
 0 : 7ビット・データ長
 1 : 8ビット・データ長

(c) シリアル・データ・レジスタ mn (SDRmn)(下位8ビット : SIOp)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	00000000								0	送信データ設定/受信データ・レジスタ						
	ボー・レート設定															

SIOp

(d) シリアル出力レジスタ m (SOm) 対象チャネルのビットのみ設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOm					CKOm3	CKOm2	CKOm1	CKOm0					SOm3	SOm2	SOm1	SOm0
	0	0	0	0	x	x	x	x	0	0	0	0	x	x	x	0/1

(e) シリアル出力許可レジスタ m (SOEm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm													SOEm3	SOEm2	SOEm1	SOEm0
	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	0/1

注意 マスタからのクロックが開始される前に、必ず送信データを SIOp レジスタへ設定してください。

備考 1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI 番号 (p = 00)

備考 2. : CSI スレーブ送受信モードでは設定固定 : 設定不可 (初期値を設定)

x : このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて 0 または 1 に設定

図13-92 スレーブ・セレクト入力機能(CSI00)のスレーブ送受信時のレジスタ設定内容例(2/2)

(f) シリアル・チャンネル開始レジスタ m (SSm)..... 対象チャンネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3 ×	SSm2 ×	SSm1 ×	SSm0 0/1

(g) 入力切り替え制御レジスタ (ISC)

..... CSI00スレーブ・チャンネル(ユニット0のチャンネル0)のSSI00端子の制御

	7	6	5	4	3	2	1	0
ISC	SSIE00 0/1	0	0	0	0	0	ISC1 0/1	ISC0 0/1

0 : SSI00端子の入力値を無効

1 : SSI00端子の入力値を有効

注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 0) p : CSI番号(p = 00)


備考1. ☐ : CSIスレーブ送受信モードでは設定固定 ☐ : 設定不可(初期値を設定)

× : このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順


図 13 - 93 スレーブ送受信の初期設定手順



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

図13 - 94 スレーブ送受信の中断手順




備考1. m : ユニット番号 (m = 0)

n : チャネル番号 (n = 0)

p : CSI番号 (p = 00)

図13 - 95 スレーブ送受信の再開設定手順




注意1. マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

注意2. 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象 (マスタ) の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル送受信モード時)

図 13 - 96 スレーブ送受信 (シングル送受信モード時) のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)



備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0) p : CSI番号 (p = 00)

図13 - 97 スレーブ送受信(シングル送受信モード時)のフロー・チャート




注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

(4) 処理フロー (連続送受信モード時)

図13 - 98 スレーブ送受信(連続送受信モード時)のタイミング・チャート (タイプ1 : DAPmn = 0, CKPmn = 0)



注1. シリアル・ステータス・レジスタ mn (SSRmn) の BFFmn ビットが“1”の期間 (有効なデータがシリアル・データ・レジスタ mn (SDRmn) に格納されている時) に SDRmn レジスタに送信データを書き込むと、送信データが上書きされます。

注2. この期間に SDRmn レジスタをリードすると、送信データを読み出すことができます。その際、転送動作には影響はありません。


注意 シリアル・モード・レジスタ mn (SMRmn) の MDmn0 ビットは、動作中でも書き換えることができます。

ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに書き換えてください。

備考1. 図中の①～⑧は、図13 - 99 スレーブ送受信(連続送受信モード時)のフロー・チャートの①～⑧に対応しています。

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

図13-99 スレーブ送受信(連続送受信モード時)のフロー・チャート



注意 マスタからのクロックが開始される前に、必ず送信データをSIOpレジスタへ設定してください。

備考1. 図中の①～⑧は、図13-98 スレーブ送受信(連続送受信モード時)のタイミング・チャートの①～⑧に対応しています。

備考2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

13.6.4 転送クロック周波数の算出

スレーブ・セレクト入力機能(CSI00)通信での転送クロック周波数は下記の計算式にて算出できます。

(1) スレーブの場合

$(\text{転送クロック周波数}) = \{\text{マスタが供給するシリアル・クロック (SCK) 周波数}\} \text{注 [Hz]}$

注 ただし、許容最大転送クロック周波数は $f_{MCK}/6$ となります。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0) p : CSI番号 (p = 00)

表 13 - 3 スレーブ・セレクト入力機能動作クロックの選択

SMRmn レジスタ	SPSmレジスタ								動作クロック (fMCK) ^注	
CKSmn	PRS m13	PRS m12	PRS m11	PRS m10	PRS m03	PRS m02	PRS m01	PRS m00		fCLK = 24 MHz 動作時
0	X	X	X	X	0	0	0	0	fCLK	24 MHz
	X	X	X	X	0	0	0	1	fCLK/2	12 MHz
	X	X	X	X	0	0	1	0	fCLK/2 ²	6 MHz
	X	X	X	X	0	0	1	1	fCLK/2 ³	3 MHz
	X	X	X	X	0	1	0	0	fCLK/2 ⁴	1.5 MHz
	X	X	X	X	0	1	0	1	fCLK/2 ⁵	750 kHz
	X	X	X	X	0	1	1	0	fCLK/2 ⁶	375 kHz
	X	X	X	X	0	1	1	1	fCLK/2 ⁷	187.5 kHz
	X	X	X	X	1	0	0	0	fCLK/2 ⁸	93.8 kHz
	X	X	X	X	1	0	0	1	fCLK/2 ⁹	46.9 kHz
	X	X	X	X	1	0	1	0	fCLK/2 ¹⁰	23.4 kHz
	X	X	X	X	1	0	1	1	fCLK/2 ¹¹	11.7 kHz
	X	X	X	X	1	1	0	0	fCLK/2 ¹²	5.86 kHz
	X	X	X	X	1	1	0	1	fCLK/2 ¹³	2.93 kHz
	X	X	X	X	1	1	1	0	fCLK/2 ¹⁴	1.46 kHz
	X	X	X	X	1	1	1	1	fCLK/2 ¹⁵	732 Hz

注 fCLKに選択しているクロックを変更(システム・クロック制御レジスタ(CKC)の値を変更)する場合は、シリアル・アレイ・ユニット(SAU)の動作を停止(シリアル・チャンネル停止レジスタ m (STm) = 000FH)させてから変更してください。

備考1. X : Don't care

備考2. m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0)

13.6.5 スレーブ・セレクト入力機能付クロック同期シリアル通信時におけるエラー発生時の処理手順

スレーブ・セレクト入力機能付クロック同期シリアル通信時にエラーが発生した場合の処理手順を図13 - 100に示します。

図13 - 100 オーバラン・エラー発生時の処理手順

ソフトウェア操作	ハードウェアの状態	備考
シリアル・データ・レジスタ mn (SDRmn) をリードする	SSRmn レジスタの BFFmn ビットが“0”となり、チャネル n は受信可能状態になる	エラー処理中に次の受信を完了した場合にオーバラン・エラーになるのを防ぐために行う
シリアル・ステータス・レジスタ mn (SSRmn) をリードする		エラーの種類の判別を行い、リード値はエラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn) に“1”をライトする	エラー・フラグがクリアされる	SSRmn レジスタのリード値をそのまま SIRmn レジスタに書き込むことで、読み出し時のエラーのみをクリアできる

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0)

13.7 UART (UART0, UART1)通信の動作

シリアル・データ送信(TxD)とシリアル・データ受信(RxD)の2本のラインによる、調歩同期式通信機能です。この2本の通信ラインを使用し、スタート・ビット、データ、パリティ・ビット、ストップ・ビットからなる1データ・フレームごとに通信相手と非同期で(内部ボー・レートを使用して)、データを送受信します。送信専用(偶数チャンネル)と受信専用(奇数チャンネル)の2チャンネルを使用することで、全2重調歩同期UART通信が実現できます。

また、タイマ・アレイ・ユニット0(チャンネル3)と外部割り込み(INTP0)を組み合わせるとLIN-busにも対応可能です。

[データ送受信]

- 7, 8, 9ビットのデータ長^注
- MSB/LSB ファーストの選択
- 送受信データのレベル設定(レベルを、反転するかどうかの選択)
- パリティ・ビット付加, パリティ・チェック機能
- ストップ・ビット付加, ストップ・ビット・チェック機能

[割り込み機能]

- 転送完了割り込み/バッファ空き割り込み
- フレーミング・エラー, パリティ・エラー, オーバラン・エラーによるエラー割り込み

[エラー検出フラグ]

- フレーミング・エラー, パリティ・エラー, オーバラン・エラー

以下のチャンネルのUART受信は、SNOOZEモードに対応しています。SNOOZEモードとは、STOPモード状態でRxD入力を検出すると、CPU動作を必要とせずにデータ受信を行う機能です。SNOOZEモードは、以下のUARTのみ設定可能です。

- UART0

UART0(チャンネル0, 1)は、LIN-busに対応しています。

[LIN-bus 機能]

- | | | |
|--|---|--|
| <ul style="list-style-type: none">• ウェイクアップ信号検出• ブレーク・フィールド(BF)検出• シンク・フィールド測定, ボー・レート算出 | } | <ul style="list-style-type: none">外部割り込み(INTP0),タイマ・アレイ・ユニットを使用 |
|--|---|--|

注 9ビット・データ長は、以下のUARTのみ対応しています。

- UART0

UART0では、SAU0のチャンネル0, 1を使用します。

UART1では、SAU0のチャンネル2, 3を使用します。

○10ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用
0	0	—	—
	1	—	
	2	CSI10	UART1
	3	—	

○16ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	—	UART0 (LIN-bus 対応)	—
	1	—		—
	2	CSI10	UART1	—
	3	CSI11		IIC11

○20ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus 対応)	IIC00
	1			—
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

○24, 25ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus 対応)	IIC00
	1			IIC01
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

各チャンネルはどれか一つの機能を選択して使用します。選択された機能以外の動作はできません。たとえば、ユニット0のチャンネル0, 1で「UART0」を使用するときは、CSI00やCSI01を使用することはできません。しかし、UART0と同時にチャンネルが異なるチャンネル2, 3をCSI10やUART1やIIC10で使用することはできます。

注意 UARTとして使用する場合は、送信側(偶数チャンネル)と受信側(奇数チャンネル)のどちらもUARTにしか使用できません。

UARTの通信動作は、以下の4種類があります。

- UART送信(13.7.1項を参照)
- UART受信(13.7.2項を参照)
- LIN送信(UART0のみ)(13.8.1項を参照)
- LIN受信(UART0のみ)(13.8.2項を参照)

13.7.1 UART送信

UART送信は、RL78マイクロコントローラから他デバイスへ、非同期(調歩同期)でデータを送信する動作です。

UART送信では、そのUARTに使用する2チャンネルのうち、偶数チャンネルのほうを使用します。

UART	UART0	UART1
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル2
使用端子	TxD0	TxD1
割り込み	INTST0	INTST1
	転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能	
エラー検出フラグ	なし	
転送データ長	7ビットまたは8ビットまたは9ビット ^{注1}	
転送レート	Max. $f_{MCK}/6$ [bps] ($SDR_{mn}[15:9] = 2$ 以上), Min. $f_{CLK}/(2 \times 2^{15} \times 128)$ [bps] ^{注2}	
データ位相	非反転出力(デフォルト: ハイ・レベル) 反転出力(デフォルト: ロウ・レベル)	
パリティ・ビット	以下の選択が可能 • パリティ・ビットなし • 0パリティ・ビット付加 • 偶数パリティ付加 • 奇数パリティ付加	
ストップ・ビット	以下の選択が可能 • 1ビット付加 • 2ビット付加	
データ方向	MSB ファーストまたはLSB ファースト	

注1. 9ビット・データ長は、以下のUARTのみ対応しています。

- UART0

注2. この条件を満たし、かつ電気的特性の周辺機能特性(第35章, 第36章 電気的特性を参照)を満たす範囲内で使用してください。

UART送信では、高速システム・クロックか高速オンチップ・オシレータを使用してください。


備考1. f_{MCK} : 対象チャンネルの動作クロック周波数

f_{CLK} : システム・クロック周波数

備考2. m : ユニット番号($m = 0$) n : チャンネル番号($n = 0, 2$), $mn = 00, 02$

(1) レジスタ設定

図13 - 101 UART (UART0, UART1)のUART送信時のレジスタ設定内容例(1/2)



注1. SCR00 レジスタのみ。その他は1固定になります。

注2. 9ビット・データ長での通信を行う場合は、SDRm0 レジスタのビット0-8が送信データ設定領域になります。

9ビット・データ長での通信が行えるのは、UARTのみです。

・UART0

備考1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0, 2) q : UART 番号 (q = 0, 1), mn = 00, 02

備考2. ■ : UART送信モードでは設定固定 ■ : 設定不可(初期値を設定)

× : このモードでは使用できないビット(他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

図13 - 101 UART (UART0, UART1)のUART送信時のレジスタ設定内容例(2/2)

(e) シリアル出力レジスタ m (SOM) 対象チャネルのビットのみ設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOM	0	0	0	0	CKOm3	CKOm2	CKOm1	CKOm0	0	0	0	0	SOM3	SOM2	SOM1	SOM0
					×	×	×	×					×	0/1注	×	0/1注

0 : シリアル・データ出力値が“0”

1 : シリアル・データ出力値が“1”

(f) シリアル出力許可レジスタ m (SOEm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3	SOEm2	SOEm1	SOEm0
													×	0/1	×	0/1

(g) シリアル・チャネル開始レジスタ m (SSm) 対象チャネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3	SSm2	SSm1	SSm0
													×	0/1	×	0/1

注 該当するチャネルの SOLmn ビットに0を設定している場合は“1”に、SOLmn ビットに1を設定している場合は“0”を送信開始前に必ず設定してください。通信動作中は通信データにより値が変わります。

備考1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0, 2) q : UART 番号 (q = 0, 1), mn = 00, 02

備考2. ■ : UART送信モードでは設定固定 ■ : 設定不可 (初期値を設定)

× : このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順

図 13 - 102 UART送信の初期設定手順




図 13 - 103 UART送信の中断手順






図 13 - 104 UART送信の再開設定手順



備考 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー (シングル送信モード時)

図 13 - 105 UART 送信 (シングル送信モード時) のタイミング・チャート




備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0, 2) q : UART 番号 (q = 0, 1), mn = 00, 02

図13 - 106 UART送信(シングル送信モード時)のフロー・チャート



(4) 処理フロー (連続送信モード時)

図13 - 107 UART 送信 (連続送信モード時) のタイミング・チャート




注 シリアル・ステータス・レジスタ mn (SSRmn) の BFFmn ビットが“1”の期間 (有効なデータがシリアル・データ・レジスタ mn (SDRmn) に格納されているとき) に SDRmn レジスタに送信データを書き込むと、送信データが上書きされます。

注意 シリアル・モード・レジスタ mn (SMRmn) の MDmn0 ビットは、動作中でも書き換えることができます。
ただし、最後の送信データの転送完了割り込みに間に合わせるために、最終ビットの転送開始前までに書き換えてください。

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0, 2) q : UART 番号 (q = 0, 1), mn = 00, 02

図 13 - 108 UART 送信 (連続送信モード時) のフロー・チャート



備考 図中の①～⑥は、図 13 - 107 UART 送信 (連続送信モード時) のタイミング・チャートの①～⑥に対応しています。

13.7.2 UART 受信

UART 受信は、他デバイスから RL78 マイクロコントローラが非同期 (調歩同期) でデータを受信する動作です。

UART 受信では、その UART に使用する 2 チャンネルのうち、奇数チャンネルのほうを使用します。ただし、SMR レジスタは、偶数チャンネルと奇数チャンネルの両方のレジスタを設定する必要があります。

UART	UART0	UART1
対象チャンネル	SAU0 のチャンネル 1	SAU0 のチャンネル 3
使用端子	RxD0	RxD1
割り込み	INTSR0	INTSR1
	転送完了割り込みのみ (バッファ空き割り込みは設定禁止)	
エラー割り込み	INTSRE0	INTSRE1
エラー検出フラグ	・ フレーミング・エラー検出フラグ (FEFmn) ・ パリティ・エラー検出フラグ (PEFmn) ・ オーバラン・エラー検出フラグ (OVFmn)	
転送データ長	7 ビットまたは 8 ビットまたは 9 ビット注1	
転送レート注2	Max. $f_{MCK}/6$ [bps] ($SDRmn[15:9] = 2$ 以上), Min. $f_{CLK}/(2 \times 2^{15} \times 128)$ [bps]	
データ位相	非反転出力 (デフォルト: ハイ・レベル) 反転出力 (デフォルト: ロウ・レベル)	
パリティ・ビット	以下の選択が可能 ・ パリティ・ビットなし (パリティ・チェックなし) ・ 0 パリティ・ビット付加 (パリティ・チェックなし) ・ 偶数パリティ・チェック ・ 奇数パリティ・チェック	
ストップ・ビット	1 ビット付加	
データ方向	MSB ファーストまたは LSB ファースト	

注1. 9 ビット・データ長は、以下の UART のみ対応しています。

- ・ UART0

注2. この条件を満たし、かつ電気的特性の周辺機能特性 (第 35 章, 第 36 章 電気的特性を参照) を満たす範囲内で使用してください。

UART 受信では、高速システム・クロックか高速オンチップ・オシレータを使用してください。


備考1. f_{MCK} : 対象チャンネルの動作クロック周波数

f_{CLK} : システム・クロック周波数

備考2. m : ユニット番号 ($m = 0$) n : チャンネル番号 ($n = 1, 3$), $mn = 01, 03$

(1) レジスタ設定

図13 - 109 UART (UART0, UART1)のUART受信時のレジスタ設定内容例(1/2)



注1. SCR01レジスタのみ。その他は1固定になります。

注2. 9ビット・データ長での通信を行う場合は、SDRm1レジスタのビット0-8が受信データ設定領域になります。

9ビット・データ長での通信が行えるのは、以下のUARTのみです。

・ UART0

注意 UART受信時は、チャンネルnとペアになるチャンネルrのSMRmrレジスタも必ず設定してください。

備考1. m : ユニット番号 (m = 0) n : チャンネル番号 (n = 1, 3), mn = 01, 03

r : チャンネル番号 (r = n - 1) q : UART 番号 (q = 0, 1)

備考2. ■ : UART受信モードでは設定固定 ■ : 設定不可 (初期値を設定)

× : このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

図13 - 109 UART (UART0, UART1)のUART受信時のレジスタ設定内容例(2/2)

(e) シリアル出力レジスタ m (SOM) このモードでは使用しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOM	0	0	0	0	CKOm3 ×	CKOm2 ×	CKOm1 ×	CKOm0 ×	0	0	0	0	SOM3 ×	SOM2 ×	SOM1 ×	SOM0 ×

(f) シリアル出力許可レジスタ m (SOEm) このモードでは使用しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3 ×	SOEm2 ×	SOEm1 ×	SOEm0 ×

(g) シリアル・チャンネル開始レジスタ m (SSm) 対象チャンネルのビットのみ1に設定する

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3 0/1	SSm2 ×	SSm1 0/1	SSm0 ×

備考1. m : ユニット番号 (m = 0)


備考2.  : UART受信モードでは設定固定  : 設定不可 (初期値を設定)

× : このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1 : ユーザの用途に応じて0または1に設定

(2) 操作手順

図 13 - 110 UART受信の初期設定手順



注意 SCRmnレジスタのRXEmnビットを“1”に設定後に、fMCKの4クロック以上間隔をあけてからSSmn = 1を設定してください。

図 13 - 111 UART 受信の中断手順





図13 - 112 UART受信の再開設定手順




注意 SCRmnレジスタのRXEmnビットを“1”に設定後に、fMCKの4クロック以上間隔をあけてからSSmn = 1を設定してください。

備考 中断設定でPER0を書き換えてクロック供給を停止した場合には、通信対象の停止か通信動作完了を待って、再開設定ではなく初期設定をしてください。


(3) 処理フロー

図13 - 113 UART受信のタイミング・チャート



備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 1, 3), mn = 01, 03
 r : チャンネル番号 (r = n - 1) q : UART 番号 (q = 0, 1)

図13 - 114 UART受信のフロー・チャート



13.7.3 SNOOZEモード機能

STOPモード時にRxDq端子入力の検出により、UART受信を動作させるモードです。通常STOPモード時はUARTの通信動作を停止しますが、SNOOZEモード機能を使用することで、CPUを動作させずにUART受信を行うことができます。SNOOZEモードは、以下のUARTのみ設定可能です。

- UART0

UARTqをSNOOZEモードで使用する場合は、STOPモードに移行する前に次の設定を行います。(図13-117、図13-119 SNOOZEモード動作時のフローチャートを参照)

- SNOOZEモード時は、UART受信ボー・レートの設定を通常動作時とは異なる値に変更する必要があります。表13-4を参照してSPSmレジスタ、SDRmnレジスタ[15:9]を設定してください。
- EOCmnビット、SSECmnビットを設定します。通信エラーが発生した場合にエラー割り込み(INTSRE0)の発生許可/停止を設定することができます。
- STOPモードに移行する直前にシリアル・スタンバイ・コントロール・レジスタm(SSCm)のSWCmビットをセット(1)してください。初期設定完了後、シリアル・チャネル開始レジスタm(SSm)のSSm1ビットをセット(1)します。
- STOPモードに移行後、RxDqのスタート・ビット入力を検出すると、UARTqは受信動作を開始します。

注意1. SNOOZEモードは、fCLKに高速オンチップ・オシレータ・クロック(fIH)を選択している場合に使用できます。

注意2. SNOOZEモードでの転送レートは4800bpsのみです。

注意3. SWCm=1の設定では、STOPモード中に受信開始した時のみUARTqを使用できます。他のSNOOZE機能や割り込みと同時に使用して、次のようなSTOPモード以外の状態で受信開始した場合は、正しくデータ受信できず、フレーミング・エラーもしくはパリティ・エラーが発生することがあります。

- SWCm=1に設定後、STOPモードに移行する前に受信開始した場合
- 他のSNOOZEモード中に受信開始した場合
- STOPモードから割り込みなどで通常動作に復帰後、SWCm=0に戻す前に受信開始した場合

注意4. SSECm=1の設定では、パリティ・エラー、フレーミング・エラー、オーバラン・エラー時にPEFmn, FEFmn, OVFmnフラグはセットされず、エラー割り込み(INTSREq)も発生しません。そのため、SSECm=1で使用するときは、SWC0=1に設定する前にPEFmn, FEFmn, OVFmnフラグをクリアし、また、SDRm1レジスタのビット7-0(RxDq)を読み出してください。

注意5. RxDq端子の有効エッジ検出によりSNOOZEモードへ移行します。また、スタート・ビット入力を検出できないような短いパルスを受けるとUART受信が開始されず、SNOOZEモードを継続することがあります。この場合、次のUART受信で正しくデータ受信できず、フレーミング・エラーもしくはパリティ・エラーが発生することがあります。

注意6. UART受信を使用してSTOPモードからSNOOZEモードへ遷移する場合、高速オンチップ・オシレータを使用してください。

表 13 - 4 SNOOZE モード時の UART 受信ボー・レート設定

高速オンチップ・ オシレータ (f _{IH})	SNOOZE モード時の UART 受信ボー・レート			
	ボー・レート 4800 bps			
	動作クロック (f _{MCK})	SDRmn [15:9]	最大許容値	最小許容値
24 MHz ± 1.0% 注	f _{CLK} / 2 ⁵	79	1.60%	-2.18%
16 MHz ± 1.0% 注	f _{CLK} / 2 ⁴	105	2.27%	-1.53%
12 MHz ± 1.0% 注	f _{CLK} / 2 ⁴	79	1.60%	-2.19%
8 MHz ± 1.0% 注	f _{CLK} / 2 ³	105	2.27%	-1.53%
6 MHz ± 1.0% 注	f _{CLK} / 2 ³	79	1.60%	-2.19%
4 MHz ± 1.0% 注	f _{CLK} / 2 ²	105	2.27%	-1.53%
3 MHz ± 1.0% 注	f _{CLK} / 2 ²	79	1.60%	-2.19%
2 MHz ± 1.0% 注	f _{CLK} / 2	105	2.27%	-1.54%
1 MHz ± 1.0% 注	f _{CLK}	105	2.27%	-1.57%

注 高速オンチップ・オシレータ・クロック周波数精度が±1.5%、±2.0%の場合は、次のように許容範囲が狭くなります。


- f_{IH} ± 1.5% の場合は、上表の最大許容値に-0.5%、最小許容値に+0.5% してください。
- f_{IH} ± 2.0% の場合は、上表の最大許容値に-1.0%、最小許容値に+1.0% してください。

備考 最大許容値、最小許容値は、UART 受信時のボー・レート許容値です。

この範囲に送信側のボー・レートが収まるように設定してください。

(1) SNOOZEモード動作($EOCm1 = 0$, $SSECm = 0/1$)

$EOCm1 = 0$ のため $SSECm$ ビットの設定にかかわらず、通信エラーが発生してもエラー割り込み (INTSREq) は発生しません。転送完了割り込み (INTSRq) は発生します。

図13 - 115 SNOOZEモード動作($EOCm1 = 0$, $SSECm = 0/1$)時のタイミング・チャート

注 SWCm = 1 の状態で、受信データの読み出しを行ってください。

注意 SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、必ずSTm1ビットを1に設定してください (SEm1ビットがクリアされ動作停止)。


また、受信動作を完了した後は、SWCmビットもクリアしてください (SNOOZE解除)。

備考1. 図中の①～⑫は、図13 - 117 SNOOZEモード動作($EOCm1 = 0$, $SSECm = 0/1$ もしくは $EOCm1 = 1$, $SSECm = 0$)時のフロー・チャートの①～⑫に対応しています。

備考2. $m = 0$; $q = 0, 1$

(2) SNOOZEモード動作($EOCm1 = 1$, $SSECm = 0$: エラー割り込み(INTSREq)発生許可)

$EOCm1 = 1$, $SSECm = 0$ のため、通信エラーが発生した場合にエラー割り込み(INTSREq)が発生します。

図 13 - 116 SNOOZEモード動作($EOCm1 = 1$, $SSECm = 0$)時のタイミング・チャート

注 SWCm = 1の状態では、受信データの読み出しを行ってください。


注意 SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、必ずSTm1ビットを1に設定してください(SEm1ビットがクリアされ動作停止)。

また、受信動作を完了した後は、SWCmビットもクリアしてください(SNOOZE解除)。

備考1. 図中の①～⑫は、図 13 - 117 SNOOZEモード動作($EOCm1 = 0$, $SSECm = 0/1$ もしくは $EOCm1 = 1$, $SSECm = 0$)時のフロー・チャートの①～⑫に対応しています。

備考2. $m = 0$; $q = 0, 1$

図 13 - 117 SNOOZE モード動作 (EOCm1 = 0, SSECM = 0/1 もしくは EOCm1 = 1, SSECM = 0) 時のフロー・チャート




備考 1. 図中の①～⑫は、図 13 - 115 SNOOZE モード動作 (EOCm1 = 0, SSECM = 0/1) 時のタイミング・チャート、図 13 - 116 SNOOZE モード動作 (EOCm1 = 1, SSECM = 0) 時のタイミング・チャートの①～⑫に対応しています。

備考 2. m = 0; q = 0, 1

(3) SNOOZEモード動作($EOCm1 = 1$, $SSECm = 1$: エラー割り込み(INTSREq)発生停止)

$EOCm1 = 1$, $SSECm = 1$ のため、通信エラーが発生した場合にエラー割り込み(INTSREq)が発生しません。

図 13 - 118 SNOOZEモード動作($EOCm1 = 1$, $SSECm = 1$)時のタイミング・チャート

注 SWCm = 1の状態では、受信データの読み出しを行ってください。

注意1. SNOOZEモード移行前とSNOOZEモードで受信動作を完了したあとは、必ずSTm1ビットを1に設定してください(SEm1ビットがクリアされ動作停止)。


また、受信動作を完了した後は、SWCmビットもクリアしてください(SNOOZE解除)。

注意2. $SSECm = 1$ のときは、パリティ・エラー、フレーミング・エラー、オーバラン・エラー時にPEFm1, FEFm1, OVFM1フラグはセットされず、エラー割り込み(INTSREq)も発生しません。そのため、 $SSECm = 1$ で使用するときは、SWCm = 1に設定する前にPEFm1, FEFm1, OVFM1フラグをクリアし、また、SDRm1[7:0](RXDqレジスタ): 8ビット長、もしくはSDRm1[8:0]: 9ビット長を読み出してください。

備考1. 図中の①～⑪は、図 13 - 119 SNOOZEモード動作($EOCm1 = 1$, $SSECm = 1$)時のフロー・チャートの①～⑪に対応しています。

備考2. $m = 0$; $q = 0, 1$

図13 - 119 SNOOZEモード動作(EOCm1 = 1, SSECm = 1)時のフロー・チャート



(注意、備考は次ページにあります。)

注意 SSECm = 1のときは、パリティ・エラー、フレーミング・エラー、オーバラン・エラー時にPEFm1, FEFm1, OVfM1フラグはセットされず、エラー割り込み(INTSREQ)も発生しません。そのため、SSECm = 1で使用するときは、SWC0 = 1に設定する前にPEFm1, FEFm1, OVfM1フラグをクリアし、また、SDRm1 [7:0] (RXDq レジスタ) : 8ビット長、もしくはSDRm1[8:0] : 9ビット長を読み出してください。

備考1. 図中の①～⑪は、図13 - 118 SNOOZEモード動作(EOCm1 = 1, SSECm = 1)時のタイミング・チャートの①～⑪に対応しています。

備考2. m = 0; q = 0, 1

13.7.4 ボー・レートの算出

(1) ボー・レート算出式

UART (UART0, UART1)通信でのボー・レートは下記の計算式にて算出できます。

$$(\text{ボー・レート}) = \{ \text{対象チャネルの動作クロック (fMCK) 周波数} \} \div (\text{SDRmn}[15:9] + 1) \div 2 [\text{bps}]$$

注意 シリアル・データ・レジスタ mn (SDRmn) SDRmn[15:9] = (0000000B, 0000001B)は設定禁止です。

備考1. UART使用時は、SDRmn[15:9]はSDRmnレジスタのビット15-9の値(0000010B-1111111B)なので、2-127になります。

備考2. m : ユニット番号(m = 0) n : チャネル番号(n = 0-3), mn = 00-03

動作クロック (fMCK) は、シリアル・クロック選択レジスタ m (SPSm) とシリアル・モード・レジスタ mn (SMRmn)のビット15 (CKSmnビット)で決まります。

表 13 - 5 UART 動作クロックの選択

SMRmn レジスタ	SPSm レジスタ								動作クロック (fMCK) 注	
CKSmn	PRS m13	PRS m12	PRS m11	PRS m10	PRS m03	PRS m02	PRS m01	PRS m00		fCLK = 24 MHz 動作時
0	X	X	X	X	0	0	0	0	fCLK	24 MHz
	X	X	X	X	0	0	0	1	fCLK/2	12 MHz
	X	X	X	X	0	0	1	0	fCLK/2 ²	6 MHz
	X	X	X	X	0	0	1	1	fCLK/2 ³	3 MHz
	X	X	X	X	0	1	0	0	fCLK/2 ⁴	1.5 MHz
	X	X	X	X	0	1	0	1	fCLK/2 ⁵	750 kHz
	X	X	X	X	0	1	1	0	fCLK/2 ⁶	375 kHz
	X	X	X	X	0	1	1	1	fCLK/2 ⁷	187.5 kHz
	X	X	X	X	1	0	0	0	fCLK/2 ⁸	93.8 kHz
	X	X	X	X	1	0	0	1	fCLK/2 ⁹	46.9 kHz
	X	X	X	X	1	0	1	0	fCLK/2 ¹⁰	23.4 kHz
	X	X	X	X	1	0	1	1	fCLK/2 ¹¹	11.7 kHz
	X	X	X	X	1	1	0	0	fCLK/2 ¹²	5.86 kHz
	X	X	X	X	1	1	0	1	fCLK/2 ¹³	2.93 kHz
	X	X	X	X	1	1	1	0	fCLK/2 ¹⁴	1.46 kHz
	X	X	X	X	1	1	1	1	fCLK/2 ¹⁵	732 Hz
1	0	0	0	0	X	X	X	X	fCLK	24 MHz
	0	0	0	1	X	X	X	X	fCLK/2	12 MHz
	0	0	1	0	X	X	X	X	fCLK/2 ²	6 MHz
	0	0	1	1	X	X	X	X	fCLK/2 ³	3 MHz
	0	1	0	0	X	X	X	X	fCLK/2 ⁴	1.5 MHz
	0	1	0	1	X	X	X	X	fCLK/2 ⁵	750 kHz
	0	1	1	0	X	X	X	X	fCLK/2 ⁶	375 kHz
	0	1	1	1	X	X	X	X	fCLK/2 ⁷	187.5 kHz
	1	0	0	0	X	X	X	X	fCLK/2 ⁸	93.8 kHz
	1	0	0	1	X	X	X	X	fCLK/2 ⁹	46.9 kHz
	1	0	1	0	X	X	X	X	fCLK/2 ¹⁰	23.4 kHz
	1	0	1	1	X	X	X	X	fCLK/2 ¹¹	11.7 kHz
	1	1	0	0	X	X	X	X	fCLK/2 ¹²	5.86 kHz
	1	1	0	1	X	X	X	X	fCLK/2 ¹³	2.93 kHz
	1	1	1	0	X	X	X	X	fCLK/2 ¹⁴	1.46 kHz
	1	1	1	1	X	X	X	X	fCLK/2 ¹⁵	732 Hz

注 fCLK に選択しているクロックを変更 (システム・クロック制御レジスタ (CKC) の値を変更) する場合は、シリアル・アレイ・ユニット (SAU) の動作を停止 (シリアル・チャネル停止レジスタ m (STm) = 000FH) させてから変更してください。

備考 1. X : Don't care

備考 2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3), mn = 00-03

(2) 送信時のボー・レート誤差

UART (UART0, UART1) 通信での、送信時のボー・レート誤差は、下記の計算式にて算出できます。
送信側のボー・レートが、受信側の許容ボー・レート範囲内に収まるように設定してください。

$$(\text{ボー・レート誤差}) = (\text{算出ボー・レート値}) \div (\text{目標ボー・レート値}) \times 100 - 100 [\%]$$

fCLK = 24 MHz の場合の UART ボー・レート設定例を示します。

UART ボー・レート (目標ボー・レート)	fCLK = 24 MHz 時			
	動作クロック (fMCK)	SDRmn[15:9]	算出ボー・レート差	目標ボー・レートとの誤差
300 bps	fCLK/2 ⁹	77	300.48 bps	+0.16%
600 bps	fCLK/2 ⁸	77	600.96 bps	+0.16%
1200 bps	fCLK/2 ⁷	77	1201.92 bps	+0.16%
2400 bps	fCLK/2 ⁶	77	2403.85 bps	+0.16%
4800 bps	fCLK/2 ⁵	77	4807.69 bps	+0.16%
9600 bps	fCLK/2 ⁴	77	9615.38 bps	+0.16%
19200 bps	fCLK/2 ³	77	19230.8 bps	+0.16%
31250 bps	fCLK/2 ³	47	31250.0 bps	±0.0%
38400 bps	fCLK/2 ²	77	38461.5 bps	+0.16%
76800 bps	fCLK/2	77	76923.1 bps	+0.16%
153600 bps	fCLK	77	153846 bps	+0.16%
312500 bps	fCLK	37	315789 bps	±1.05%

備考 m : ユニット番号 (m = 0) n : チャネル番号 (n = 0, 2), mn=00, 02

(3) 受信時のボー・レート許容範囲

UART (UART0, UART1) 通信での、受信時のボー・レート許容範囲は、下記の計算式にて算出できます。受信側の許容ボー・レート範囲に送信側のボー・レートが収まるように設定してください。

$$(\text{受信可能な最大ボー・レート}) = \frac{2 \times k \times \text{Nfr}}{2 \times k \times \text{Nfr} - k + 2} \times \text{Brate}$$

$$(\text{受信可能な最小ボー・レート}) = \frac{2 \times k \times (\text{Nfr} - 1)}{2 \times k \times \text{Nfr} - k - 2} \times \text{Brate}$$

Brate : 受信側の算出ボー・レート値(13.7.4 (1) ボー・レート算出式参照)

k : SDRmn[15:9] + 1

Nfr : 1データ・フレーム長 [ビット]

= (スタート・ビット) + (データ長) + (パリティ・ビット) + (ストップ・ビット)

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 1, 3), mn = 01, 03

図13 - 120 受信時の許容ボー・レート範囲(1データ・フレーム長 = 11ビットの場合)




図13 - 120に示すように、スタート・ビット検出後はシリアル・データ・レジスタ mn (SDRmn)のビット15-9で設定した分周比により、受信データのラッチ・タイミングが決定されます。このラッチ・タイミングに最終データ(ストップ・ビット)までが間に合えば正常に受信できます。

13.7.5 UART (UART0, UART1)通信時におけるエラー発生時の処理手順

UART (UART0, UART1)通信時にエラーが発生した場合の処理手順を図13 - 121, 図13 - 122に示します。

図13 - 121 パリティ・エラーおよびオーバラン・エラー発生時の処理手順

ソフトウェア操作	ハードウェアの状態	備考
シリアル・データ・レジスタ mn (SDRmn)をリードする	SSRmn レジスタのBFFmn ビットが“0” となり、チャンネルnは受信可能状態にな る	エラー処理中に次の受信を完了した場合 にオーバラン・エラーになるのを防ぐた めに行う
シリアル・ステータス・レジスタ mn (SSRmn)をリードする		エラーの種類の判別を行い、リード値は エラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レ ジスタ mn (SIRmn)に“1”をライトする	エラー・フラグがクリアされる	SSRmn レジスタのリード値をそのまま SIRmn レジスタに書き込むことで、読み 出し時のエラーのみをクリアできる

図13 - 122 フレーミング・エラー発生時の処理手順

ソフトウェア操作	ハードウェアの状態	備考
シリアル・データ・レジスタ mn (SDRmn)をリードする	SSRmn レジスタのBFFmn ビットが“0”と なり、チャンネルnは受信可能状態になる	エラー処理中に次の受信を完了した場合 にオーバラン・エラーになるのを防ぐた めに行う
シリアル・ステータス・レジスタ mn (SSRmn)をリードする		エラーの種類の判別を行い、リード値は エラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レ ジスタ mn (SIRmn)をライトする	エラー・フラグがクリアされる	SSRmn レジスタのリード値をそのまま SIRmn レジスタに書き込むことで、読み 出し時のエラーのみをクリアできる
シリアル・チャンネル停止レジスタ m (STm)のSTmn ビットに“1”を設定する	シリアル・チャンネル許可ステータス・レ ジスタ m (SEm)のSEmn ビットが“0”とな り、チャンネルnは動作停止状態になる	
通信相手との同期処理を行う		スタートがずれているためにフレーミン グ・エラーが起きたと考えられるため、 通信相手との同期を取り直して通信を再 開する
シリアル・チャンネル開始レジスタ m (SSm)のSSmn ビットに“1”を設定する	シリアル・チャンネル許可ステータス・レ ジスタ m (SEm)のSEmn ビットが“1”とな り、チャンネルnは動作許可状態になる	

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3), mn=00-03

13.8 LIN通信の動作

13.8.1 LIN送信

UART送信のうち、UART0はLIN通信に対応しています。

LIN送信では、チャンネル0を使用します。

UART	UART0	UART1
LIN通信対応	可	不可
対象チャンネル	SAU0のチャンネル0	—
使用端子	TxD0	—
割り込み	INTST0	—
	転送完了割り込み(シングル転送モード時)か、バッファ空き割り込み(連続転送モード時)かを選択可能	
エラー検出フラグ	なし	
転送データ長	8ビット	
転送レート注	Max. $f_{MCK}/6$ [bps] (SDR00[15:9] = 2以上), Min. $f_{CLK}/(2 \times 2^{15} \times 128)$ [bps]	
データ位相	非反転出力(デフォルト: ハイ・レベル) 反転出力(デフォルト: ロウ・レベル)	
パリティ・ビット	パリティ・ビットなし	
ストップ・ビット	1ビット付加	
データ方向	MSB ファースト	

注 この条件を満たし、かつ電氣的特性の周辺機能特性(第35章, 第36章 電氣的特性を参照)を満たす範囲内で使用してください。なお、LIN通信では通常2.4/9.6/19.2 kbpsがよく用いられます。

備考 f_{MCK} : 対象チャンネルの動作クロック周波数

f_{CLK} : システム・クロック周波数

LINとは、Local Interconnect Networkの略称で、車載ネットワークのコストダウンを目的とする低速(1～20 kbps)のシリアル通信プロトコルです。

LINの通信はシングル・マスタ通信で、1つのマスタに対し最大15のスレーブが接続可能です。

LINのスレーブは、スイッチ、アクチュエータ、センサなどの制御に使用され、これらがLINのネットワークを介してLINのマスタに接続されます。


LINのマスタは通常、CAN (Controller Area Network)などのネットワークに接続されます。

また、LINバスはシングル・ワイヤ方式で、ISO9141に準拠したトランシーバを介して各ノードが接続されます。

LINのプロトコルでは、マスタはフレームにボー・レート情報をつけて送信し、スレーブはこれを受信してマスタとのボー・レート誤差を補正します。このため、スレーブのボー・レート誤差が±15 %以下であれば、通信可能です。

LINの送信操作の概略を、図13-123に示します。

図13-123 LINの送信操作



注1. ウェイクアップ信号の規定を満たせるようにボー・レートを設定し、80Hのデータ送信をすることで対応します。

注2. ブレーク・フィールドは13ビット幅のロウ・レベル出力と規定されているので、メイン転送で使用するボー・レートをN [bps]とすると、ブレーク・フィールドで使用するボー・レートは次のようになります。


$$(\text{ブレーク・フィールド時のボー・レート}) = 9/13 \times N$$

このボー・レートで00Hのデータ送信をすることでブレーク・フィールドを生成します。

注3. 各送信終了時にはINTST0を出力します。またBF送信時もINTST0を出力します。

備考 各フィールド間の間隔はソフトウェアで制御します。

図 13 - 124 LIN送信のフロー・チャート



注 LIN-busがスリープ状態からの起動時のみ。

備考 UARTの初期設定は完了し、送信許可状態からのフローです。

13.8.2 LIN受信

UART受信のうち、UART0はLIN通信に対応しています。

LIN受信では、チャンネル1を使用します。

UART	UART0	UART1
LIN通信対応	可	不可
対象チャンネル	SAU0のチャンネル1	—
使用端子	RxD0	—
割り込み	INTSR0	—
	転送完了割り込みのみ(バッファ空き割り込みは設定禁止)	
エラー割り込み	INTSRE0	—
エラー検出フラグ	・ フレーミング・エラー検出フラグ(FEF01) ・ オーバラン・エラー検出フラグ(OVF01)	
転送データ長	8ビット	
転送レート注	Max. $f_{MCK}/6$ [bps] ($SDR01[15:9] = 2$ 以上), Min. $f_{CLK}/(2 \times 2^{15} \times 128)$ [bps]	
データ位相	非反転出力(デフォルト: ハイ・レベル) 反転出力(デフォルト: ロウ・レベル)	
パリティ・ビット	パリティ・ビットなし(パリティ・チェックしない)	
ストップ・ビット	1ビット付加	
データ方向	LSBファースト	


注 この条件を満たし、かつ電氣的特性の周辺機能特性(第35章または第36章 電氣的特性を参照)を満たす範囲内で使用してください。

備考 f_{MCK} : 対象チャンネルの動作クロック周波数

f_{CLK} : システム・クロック周波数

LINの受信操作の概略を、図13-125に示します。


図13 - 125 LINの受信操作



受信処理の流れを次に示します。

- ①ウエイクアップ信号の検出は、端子の割り込みエッジ検出(INTP0)で行います。ウエイクアップ信号を検出したら、TM03をBFのロウ・レベル幅測定のためにパルス幅測定に設定して、BF受信待ち状態にします。
- ②BFの立ち下がりを検出したら、TM03はロウ・レベル幅の測定を開始し、立ち上がりでキャプチャを行います。キャプチャされた値からBF信号かどうかの判定を行います。
- ③BF受信を正常終了した場合、TM03をパルス間隔測定に設定し、シンク・フィールドのRxD0信号の立ち下がり間隔を4回測定してください(7.8.4 入力パルス間隔測定としての動作を参照)。
- ④シンク・フィールド(SF)のビット間隔からボー・レート誤差を算出します。そして、いったんUART0を動作停止にしてからボー・レートを調整(再設定)してください。
- ⑤チェック・サム・フィールドの区別はソフトウェアで行ってください。チェック・サム・フィールド受信後にUART0を初期化し、再びBF受信待ちに設定する処理もソフトウェアにて行ってください。

図 13 - 126 LIN受信のフロー・チャート




注 スリープ状態でのみ必要となります。

図13 - 127はLINの受信操作のポート構成図です。

LINのマスタから送信されるウェイクアップ信号の受信を、外部割り込み(INTP0)のエッジ検出にて行います。また、LINのマスタから送信されるシンク・フィールドの長さをタイマ・アレイ・ユニット0の外部イベント・キャプチャ動作で計測し、ボー・レート誤差を算出することができます。

ポート入力切り替え制御(ISC0/ISC1)により、外部で結線をせずに、受信用ポート入力(RxD0)の入力ソースを外部割り込み(INTP0)およびタイマ・アレイ・ユニットへ入力することができます。

図13 - 127 LINの受信操作のポート構成図



備考 ISC0, ISC1 : 入力切り替え制御レジスタ (ISC) のビット 0, 1 (図13 - 21 参照)

LIN通信動作で使用する周辺機能をまとめると、次のようになります。

<使用する周辺機能>

- 外部割り込み(INTP0)；ウェイクアップ信号検出

用途：ウェイクアップ信号のエッジを検出し、通信開始を検出

- タイマ・アレイ・ユニットのチャンネル3；ボー・レート誤差検出、ブレーク・フィールド(BF)検出

用途：シンク・フィールド(SF)の長さを検出し、ビット数で割ることでボー・レート誤差を検出

(RxD0入力エッジの間隔をキャプチャ・モードで測定)

ロウ・レベル幅を測定し、ブレーク・フィールド(BF)かを判定

- シリアル・アレイ・ユニット0 (SAU0)のチャンネル0, 1 (UART0)

13.9 簡易I²C (IIC00, IIC01, IIC10, IIC11)通信の動作

シリアル・クロック (SCL) とシリアル・データ (SDA) の2本のラインによる、複数デバイスとのクロック同期式通信機能です。この簡易I²Cでは、EEPROM、フラッシュ・メモリ、A/Dコンバータなどのデバイスとシングル通信を行うために設計されているので、マスタとしてのみ機能します。

スタート・コンディション、ストップ・コンディションは、制御レジスタの操作とともに、AC スペックを守るようにソフトウェアで処理してください。

[データ送受信]

- マスタ送信, マスタ受信(シングル・マスタでのマスタ機能のみ)
- ACK出力機能^注, ACK検出機能
- 8ビットのデータ長
(アドレス送信時は、上位7ビットでアドレス指定し、最下位1ビットでR/W制御)
- ソフトウェアによるスタート・コンディション、ストップ・コンディションの発生

[割り込み機能]

- 転送完了割り込み

[エラー検出フラグ]

- オーバラン・エラー
- ACKエラー

※ [簡易I²Cでサポートしていない機能]

- スレーブ送信, スレーブ受信
- マルチ・マスタ機能(アービトレーション負け検出機能)
- ウェイト検出機能

注 最終データの受信時は、SOEmn (SOEm レジスタ) ビットに0を書き込み、シリアル通信のデータ出力を停止することによりACKを出力しません。詳細は、13.9.3 (2) 処理フローを参照してください。

備考 m : ユニット番号(m = 0) n : チャネル番号(n = 0-3), mn=00-03

簡易I²C (IIC00, IIC01, IIC10, IIC11)に対応しているチャンネルは、SAU0のチャンネル0-3です。

○16ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	—	UART0 (LIN-bus 対応)	—
	1	—		—
	2	CSI10	UART1	—
	3	CSI11		IIC11

○20ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus 対応)	IIC00
	1			—
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

○24, 25ピン製品

ユニット	チャンネル	CSIとして使用	UARTとして使用	簡易I ² Cとして使用
0	0	CSI00 (スレーブ・セレクト 入力機能対応)	UART0 (LIN-bus 対応)	IIC00
	1	CSI01		IIC01
	2	CSI10	UART1	IIC10
	3	CSI11		IIC11

簡易I²C (IIC00, IIC01, IIC10, IIC11)の通信動作は、以下の4種類があります。

- アドレス・フィールド送信(13.9.1項を参照)
- データ送信(13.9.2項を参照)
- データ受信(13.9.3項を参照)
- ストップ・コンディション発生(13.9.4項を参照)

13.9.1 アドレス・フィールド送信

アドレス・フィールド送信は、転送対象(スレーブ)を特定するために、I²C通信でまず最初に行う送信動作です。スタート・コンディションを発生したあとに、アドレス(7ビット)と転送方向(1ビット)を1フレームとして送信します。

簡易I ² C	IIC00	IIC01	IIC10	IIC11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCL00, SDA00 ^{注1}	SCL01, SDA01 ^{注1}	SCL10, SDA10 ^{注1}	SCL11, SDA11 ^{注1}
割り込み	INTIIC00	INTIIC01	INTIIC10	INTIIC11
	転送完了割り込みのみ(バッファ空き割り込みは選択不可)			
エラー検出フラグ	ACKエラー検出フラグ(PEFmn)			
転送データ長	8ビット(上位7ビットをアドレス、下位1ビットをR/W制御として送信)			
転送レート ^{注2}	Max.f _{MCK} /4 [Hz] (SDRmn[15:9] = 1以上) f _{MCK} : 対象チャンネルの動作クロック周波数 ただし、I ² Cの各モードにより、以下の条件を満たしてください。 ・ Max. 1 MHz (ファースト・モード・プラス) ・ Max. 400 kHz (ファースト・モード) ・ Max. 100 kHz (標準モード)			
データ・レベル	非反転出力(デフォルト: ハイ・レベル)			
パリティ・ビット	パリティ・ビットなし			
ストップ・ビット	1ビット付加(ACK受信タイミング用)			
データ方向	MSB ファースト			

注1. 簡易I²Cによる通信を行う場合は、ポート出力モード・レジスタ(POMxx)にてN-chオープン・ドレイン出力(V_{DD}耐圧)モードを設定してください(POMxx = 1)。詳細は、4.3 ポート機能を制御するレジスタ、4.5 兼用機能使用時のレジスタの設定を参照してください。


IIC00を異電位の外部デバイスと通信する場合は、クロック入力/出力端子(SCL00)も同様にN-chオープン・ドレイン出力(V_{DD}耐圧)モードを設定してください(POMxx = 1)。

詳細は、4.4.4 入出力バッファによる異電位(1.8 V系, 2.5 V系, 3.0 V系)対応を参照してください。

注2. この条件を満たし、かつ電気的特性の周辺機能特性(第35章、第36章 電気的特性を参照)を満たす範囲内で使用してください。

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3), mn = 00-03

(1) レジスタ設定

図13-128 簡易I²C (IIC00, IIC01, IIC10, IIC11) のアドレス・フィールド送信時のレジスタ設定内容例

注1. SMR01, SMR03レジスタのみ。

注2. SCR00, SCR02レジスタのみ。

備考1. m: ユニット番号 (m = 0) n: チャンネル番号 (n = 0-3) r: IIC番号 (r = 00, 01, 10, 11),
 mn = 00-03


備考2. ■: IICモードでは設定固定 ■: 設定不可 (初期値を設定)

×: このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて0または1に設定

(2) 操作手順


図 13 - 129 アドレス・フィールド送信の初期設定手順



備考 初期設定完了時点では、簡易I²C (IIC00, IIC01, IIC10, IIC11) は出力禁止、動作停止状態としておきます。


(3) 処理フロー

図 13 - 130 アドレス・フィールド送信のタイミング・チャート



備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) r : IIC 番号 (r = 00, 01, 10, 11), mn = 00-03

図13 - 131 アドレス・フィールド送信のフロー・チャート



13.9.2 データ送信

データ送信は、アドレス・フィールド送信後にその転送対象(スレーブ)にデータを送信する動作です。対象スレーブにすべてのデータを送信した後は、ストップ・コンディションを発生し、バスを開放します。

簡易 I ² C	IIC00	IIC01	IIC10	IIC11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCL00, SDA00 ^{注1}	SCL01, SDA01 ^{注1}	SCL10, SDA10 ^{注1}	SCL11, SDA11 ^{注1}
割り込み	INTIIC00	INTIIC01	INTIIC10	INTIIC11
	転送完了割り込みのみ(バッファ空き割り込みは選択不可)			
エラー検出フラグ	ACKエラー・フラグ(PEFmn)			
転送データ長	8ビット			
転送レート ^{注2}	Max.f _{MCK} /4 [Hz] (SDRmn[15:9] = 1 以上) f _{MCK} : 対象チャンネルの動作クロック周波数 ただし、I ² Cの各モードにより、以下の条件を満たしてください。 ・ Max. 1 MHz (ファースト・モード・プラス) ・ Max. 400 kHz (ファースト・モード) ・ Max. 100 kHz (標準モード)			
データ・レベル	非反転出力(デフォルト: ハイ・レベル)			
パリティ・ビット	パリティ・ビットなし			
ストップ・ビット	1ビット付加(ACK受信タイミング用)			
データ方向	MSB ファースト			

注1. 簡易I²Cによる通信を行う場合は、ポート出力モード・レジスタ(POMxx)にてN-chオープン・ドレイン出力(V_{DD}耐圧)モードを設定してください(POMxx = 1)。詳細は、4.3 ポート機能を制御するレジスタ、4.5 兼用機能使用時のレジスタの設定を参照してください。

IIC00を異電位の外部デバイスと通信する場合は、クロック入力/出力端子(SCL00)も同様にN-chオープン・ドレイン出力(V_{DD}耐圧)モードを設定してください(POMxx = 1)。

詳細は、4.4.4 入出力バッファによる異電位(1.8 V系, 2.5 V系, 3.0 V系)対応を参照してください。

注2. この条件を満たし、かつ電氣的特性の周辺機能特性(第35章、第36章 電氣的特性を参照)を満たす範囲内で使用してください。

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3), mn = 00-03

(1) レジスタ設定

図 13 - 132 簡易 I²C (IIC00, IIC01, IIC10, IIC11) のデータ送信時のレジスタ設定内容例

(a) シリアル・モード・レジスタ mn (SMRmn) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn	CCSmn						STSmn		SISmn0				MDmn2	MDmn1	MDmn0
	0/1	0	0	0	0	0	0	0注1	0	0注1	1	0	0	1	0	0

(b) シリアル通信動作設定レジスタ mn (SCRmn)

..... TXEmn, RXEmn ビット以外はデータ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn	RXEmn	DAPmn	CKPmn		EOCmn	PTCmn1	PTCmn0	DIRmn		SLCmn1	SLCmn0			DLSmn1	DLSmn0
	1	0	0	0	0	0	0	0	0	0	0注2	1	0	1	1	1

(c) シリアル・データ・レジスタ mn (SDRmn) (下位 8 ビット : SIO_r)..... データ送受信中は下位 8 ビット (SIO_r) のみ有効

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	ボー・レート設定注3								0	送信データ設定						
										SIO _r						

(d) シリアル出力レジスタ m (SOm) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOm					CKOm3	CKOm2	CKOm1	CKOm0					SOm3	SOm2	SOm1	SOm0
	0	0	0	0	0/1注4	0/1注4	0/1注4	0/1注4	0	0	0	0	0/1注4	0/1注4	0/1注4	0/1注4

(e) シリアル出力許可レジスタ m (SOEm) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm													SOEm3	SOEm2	SOEm1	SOEm0
	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1

(f) シリアル・チャネル開始レジスタ m (SSm) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm													SSm3	SSm2	SSm1	SSm0
	0	0	0	0	0	0	0	0	0	0	0	0	0/1	0/1	0/1	0/1

注1. SMR01, SMR03 レジスタのみ。

注2. SCR00, SCR02 レジスタのみ。

注3. アドレス・フィールド送信で設定済みなので、設定不要です。

注4. 通信動作中は通信データにより値が変わります。

備考1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) r : IIC 番号 (r = 00, 01, 10, 11),
mn = 00-03

備考2. ■: IIC モードでは設定固定 ■: 設定不可 (初期値を設定)

×: このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて 0 または 1 に設定

(2) 処理フロー

図 13 - 133 データ送信のタイミング・チャート





図 13 - 134 データ送信のフロー・チャート



13.9.3 データ受信

データ受信は、アドレス・フィールド送信後にその転送対象(スレーブ)にデータを受信する動作です。対象スレーブにすべてのデータを受信した後は、ストップ・コンディションを発生し、バスを開放します。

簡易 I ² C	IIC00	IIC01	IIC10	IIC11
対象チャンネル	SAU0のチャンネル0	SAU0のチャンネル1	SAU0のチャンネル2	SAU0のチャンネル3
使用端子	SCL00, SDA00 ^{注1}	SCL01, SDA01 ^{注1}	SCL10, SDA10 ^{注1}	SCL11, SDA11 ^{注1}
割り込み	INTIIC00	INTIIC01	INTIIC10	INTIIC11
	転送完了割り込みのみ(バッファ空き割り込みは選択不可)			
エラー検出フラグ	オーバラン・エラー検出フラグ(OVFmn)のみ			
転送データ長	8ビット			
転送レート ^{注2}	Max.fMCK/4 [Hz] (SDRmn[15:9] = 1 以上) fMCK : 対象チャンネルの動作クロック周波数 ただし、I ² Cの各モードにより、以下の条件を満たしてください。 ・ Max. 1 MHz (ファースト・モード・プラス) ・ Max. 400 kHz (ファースト・モード) ・ Max. 100 kHz (標準モード)			
データ・レベル	非反転出力(デフォルト: ハイ・レベル)			
パリティ・ビット	パリティ・ビットなし			
ストップ・ビット	1ビット付加(ACK送信)			
データ方向	MSB ファースト			

注1. 簡易I²Cによる通信を行う場合は、ポート出力モード・レジスタ(POMxx)にてN-chオープン・ドレイン出力(V_{DD}耐圧)モードを設定してください(POMxx = 1)。詳細は、4.3 ポート機能を制御するレジスタ、4.5 兼用機能使用時のレジスタの設定を参照してください。

IIC00を異電位の外部デバイスと通信する場合は、クロック入力/出力端子(SCL00)も同様にN-chオープン・ドレイン出力(V_{DD}耐圧)モードを設定してください(POMxx = 1)。

詳細は、4.4.4 入出力バッファによる異電位(1.8 V系, 2.5 V系, 3.0 V系)対応を参照してください。

注2. この条件を満たし、かつ電氣的特性の周辺機能特性(第35章、第36章 電氣的特性を参照)を満たす範囲内で使用してください。

備考 m : ユニット番号(m = 0) n : チャンネル番号(n = 0-3), mn = 00-03

(1) レジスタ設定

図 13 - 135 簡易 I²C (IIC00, IIC01, IIC10, IIC11) のデータ受信時のレジスタ設定内容例

(a) シリアル・モード・レジスタ mn (SMRmn) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMRmn	CKSmn 0/1	CCSmn 0	0	0	0	0	0	STSmn 0注1	0	SISmn0 0注1	1	0	0	MDmn2 1	MDmn1 0	MDmn0 0

(b) シリアル通信動作設定レジスタ mn (SCRmn)

..... TXEmn, RXEmn ビット以外はデータ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCRmn	TXEmn 0	RXEmn 1	DAPmn 0	CKPmn 0	0	EOCmn 0	PTCmn1 0	PTCmn0 0	DIRmn 0	0	SLCmn1 0注2	SLCmn0 1	0	1	DLSmn1 1	DLSmn0 1

(c) シリアル・データ・レジスタ mn (SDRmn) (下位 8 ビット : SIO_r)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SDRmn	ボー・レート設定 ^{注3}								0	ダミー送信データ設定 (FFH)						
											SIO _r					

(d) シリアル出力レジスタ m (SOM) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOM	0	0	0	0	CKOm4 0/1注4	CKOm3 0/1注4	CKOm1 0/1注4	CKOm0 0/1注4	0	0	0	0	SOM3 0/1注4	SOM2 0/1注4	SOM1 0/1注4	SOM0 0/1注4

(e) シリアル出力許可レジスタ m (SOEm) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOEm	0	0	0	0	0	0	0	0	0	0	0	0	SOEm3 0/1	SOEm2 0/1	SOEm1 0/1	SOEm0 0/1

(f) シリアル・チャネル開始レジスタ m (SSm) データ送受信中は操作しない

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSm	0	0	0	0	0	0	0	0	0	0	0	0	SSm3 0/1	SSm2 0/1	SSm1 0/1	SSm0 0/1

注1. SMR01, SMR03 レジスタのみ。

注2. SCR00, SCR02 レジスタのみ。

注3. アドレス・フィールド送信で設定済みなので、設定不要です。

注4. 通信動作中は通信データにより値が変わります。

備考1. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3) r : IIC 番号 (r = 00, 01, 10, 11),
mn = 00-03

備考2. ■: IIC モードでは設定固定 ■: 設定不可 (初期値を設定)

×: このモードでは使用できないビット (他のモードでも使用しない場合は初期値を設定)

0/1: ユーザの用途に応じて 0 または 1 に設定

(2) 処理フロー

図 13 - 136 データ受信のタイミング・チャート





図13 - 137 データ受信のフロー・チャート




注意 最終データの受信時はACKを出力しません(NACK)。その後、シリアル・チャンネル停止レジスタ m (STmn) の STmn ビットに “1” を設定して動作停止としてから、ストップ・コンディションを発生することにより通信完了します。

13.9.4 ストップ・コンディション発生

対象スレーブにすべてのデータを送信／受信した後は、ストップ・コンディションを発生し、バスを開放します。

(1) 処理フロー


図13-138 ストップ・コンディション発生のタイミング・チャート



注 受信動作時は最終データを受信する前に、シリアル出力許可レジスタ m (SOEm) の SOEmn ビットを“0”に設定しています。

図13-139 ストップ・コンディション発生のフロー・チャート

データ送信完了/データ受信完了



13.9.5 転送レートの算出

簡易 I²C (IIC00, IIC01, IIC10, IIC11) 通信での転送レートは下記の計算式にて算出できます。

$$(\text{転送レート}) = \{ \text{対象チャネルの動作クロック (fMCK) 周波数} \} \div (\text{SDRmn}[15:9] + 1) \div 2$$

注意 SDRmn[15:9] = 0000000B は設定禁止です。SDRmn[15:9] = 0000001B 以上に設定してください。

簡易 I²C 出力の SCL 信号のデューティ比は 50% です。I²C バス規格では、SCL 信号のロウ・レベル幅がハイ・レベル幅より長くなっています。このため、ファースト・モードの 400 kbps やファースト・モード・プラスの 1 Mbps に設定すると、SCL 信号出力のロウ・レベル幅が I²C バスの規格値より短くなります。SDRmn[15:9] には、この規格を満足できる値を設定してください。

備考 1. (SDRmn[15:9]) は、シリアル・データ・レジスタ mn (SDRmn) のビット 15-9 の値 (0000001B-1111111B) なので、1-127 になります。

備考 2. m : ユニット番号 (m = 0) n : チャネル番号 (n = 0-3), mn = 00-03

動作クロック (fMCK) は、シリアル・クロック選択レジスタ m (SPSm) とシリアル・モード・レジスタ mn (SMRmn) のビット 15 (CKSmn ビット) で決まります。

表 13 - 6 簡易 I²C 動作クロックの選択

SMRmn レジスタ	SPSm レジスタ								動作クロック (fMCK) 注	
CKSmn	PRS m13	PRS m12	PRS m11	PRS m10	PRS m03	PRS m02	PRS m01	PRS m00		fCLK = 24 MHz 動作時
0	X	X	X	X	0	0	0	0	fCLK	24 MHz
	X	X	X	X	0	0	0	1	fCLK/2	12 MHz
	X	X	X	X	0	0	1	0	fCLK/2 ²	6 MHz
	X	X	X	X	0	0	1	1	fCLK/2 ³	3 MHz
	X	X	X	X	0	1	0	0	fCLK/2 ⁴	1.5 MHz
	X	X	X	X	0	1	0	1	fCLK/2 ⁵	750 kHz
	X	X	X	X	0	1	1	0	fCLK/2 ⁶	375 kHz
	X	X	X	X	0	1	1	1	fCLK/2 ⁷	187.5 kHz
	X	X	X	X	1	0	0	0	fCLK/2 ⁸	93.8 kHz
	X	X	X	X	1	0	0	1	fCLK/2 ⁹	46.9 kHz
	X	X	X	X	1	0	1	0	fCLK/2 ¹⁰	23.4 kHz
	X	X	X	X	1	0	1	1	fCLK/2 ¹¹	11.7 kHz
1	0	0	0	0	X	X	X	X	fCLK	24 MHz
	0	0	0	1	X	X	X	X	fCLK/2	12 MHz
	0	0	1	0	X	X	X	X	fCLK/2 ²	6 MHz
	0	0	1	1	X	X	X	X	fCLK/2 ³	3 MHz
	0	1	0	0	X	X	X	X	fCLK/2 ⁴	1.5 MHz
	0	1	0	1	X	X	X	X	fCLK/2 ⁵	750 kHz
	0	1	1	0	X	X	X	X	fCLK/2 ⁶	375 kHz
	0	1	1	1	X	X	X	X	fCLK/2 ⁷	187.5 kHz
	1	0	0	0	X	X	X	X	fCLK/2 ⁸	93.8 kHz
	1	0	0	1	X	X	X	X	fCLK/2 ⁹	46.9 kHz
	1	0	1	0	X	X	X	X	fCLK/2 ¹⁰	23.4 kHz
	1	0	1	1	X	X	X	X	fCLK/2 ¹¹	11.7 kHz
上記以外									設定禁止	

注 fCLK に選択しているクロックを変更 (システム・クロック制御レジスタ (CKC) の値を変更) する場合は、シリアル・アレイ・ユニット (SAU) の動作を停止 (シリアル・チャンネル停止レジスタ m (STm) = 000FH) させてから変更してください。

備考 1. X : Don't care

備考 2. m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3), mn = 00-03

fMCK = fCLK = 24 MHz の場合の I²C 転送レート設定例を示します。

I ² C 転送モード (希望転送レート)	fCLK = 24 MHz 時			
	動作クロック (fMCK)	SDRmn[15:9]	算出転送レート	希望転送レートとの誤差
100 kHz	fCLK/2	59	100 kHz	0.0%
400 kHz	fCLK	31	375 kHz	6.25% 注
1 MHz	fCLK	14	0.80 MHz	20.0% 注

注 SCL 信号がデューティ比 50% なので、誤差を 0% 程度に設定することはできません。

13.9.6 簡易 I²C (IIC00, IIC01, IIC10, IIC11)通信時におけるエラー発生時の処理手順

簡易 I²C (IIC00, IIC01, IIC10, IIC11)通信時にエラーが発生した場合の処理手順を図 13 - 140, 図 13 - 141に示します。

図 13 - 140 オーバラン・エラー発生時の処理手順

ソフトウェア操作	ハードウェアの状態	備考
シリアル・データ・レジスタ mn (SDRmn)をリードする	→ SSRmn レジスタの BFFmn ビットが“0”となり、チャンネル n は受信可能状態になる	エラー処理中に次の受信を完了した場合にオーバラン・エラーになるのを防ぐために行う
シリアル・ステータス・レジスタ mn (SSRmn)をリードする		エラーの種類の判別を行い、リード値はエラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn)に“1”をライトする	→ エラー・フラグがクリアされる	SSRmn レジスタのリード値をそのまま SIRmn レジスタに書き込むことで、読み出し時のエラーのみをクリアできる

図 13 - 141 簡易 I²C モード時の ACK エラー発生時の処理手順

ソフトウェア操作	ハードウェアの状態	備考
シリアル・ステータス・レジスタ mn (SSRmn)をリードする		エラーの種類の判別を行い、リード値はエラー・フラグのクリアに使用する
シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn)をライトする	→ エラー・フラグがクリアされる	SSRmn レジスタのリード値をそのまま SIRmn レジスタに書き込むことで、読み出し時のエラーのみをクリアできる
シリアル・チャンネル停止レジスタ m (STm)の STmn ビットに“1”を設定する	→ シリアル・チャンネル許可ステータス・レジスタ m (SEm)の SEmn ビットが“0”となり、チャンネル n は動作停止状態になる	ACK が返信されていないので、スレーブの受信準備ができていない。そのため、ストップ・コンディションを作成してバスを開放し、再度スタート・コンディションから通信を開始する。もしくはリスタート・コンディションを生成し、アドレス送信からやり直すことも可能。
ストップ・コンディション作成		
スタート・コンディション作成		
シリアル・チャンネル開始レジスタ m (SSm)の SSmn ビットに“1”を設定する	→ シリアル・チャンネル許可ステータス・レジスタ m (SEm)の SEmn ビットが“1”となり、チャンネル n は動作許可状態になる	

備考 m : ユニット番号 (m = 0) n : チャンネル番号 (n = 0-3) r : IIC 番号 (r = 00, 01, 10, 11), mn = 00-03

第14章 シリアル・インタフェース IICA

シリアル・インタフェース IICA のチャンネルは製品によって異なります。

チャンネル	10ピン	16ピン	20, 24, 25ピン
IICA0	—	○	○
IICA1	—	—	○

14.1 シリアル・インタフェース IICA の機能

シリアル・インタフェース IICA には、次の3種類のモードがあります。

(1) 動作停止モード

シリアル転送を行わないときに使用するモードです。消費電力を低減できます。

(2) I²C バス・モード (マルチマスタ対応)

シリアル・クロック (SCLAn) とシリアル・データ・バス (SDAAn) の2本のラインより、複数のデバイスと8ビット・データ転送を行うモードです。

I²C バス・フォーマットに準拠しており、マスタはスレーブに対して、シリアル・データ・バス上に“スタート・コンディション”、“アドレス”、“転送方向指定”、“データ”および“ストップ・コンディション”を生成できます。スレーブは、受信したこれらの状態およびデータをハードウェアにより自動的に検出します。この機能により応用プログラムの I²C バス制御部分を簡単にすることができます。

シリアル・インタフェース IICA では、SCLAn 端子と SDAAn 端子はオープン・ドレイン出力で使用するため、シリアル・クロック・ラインおよびシリアル・データ・バス・ラインにはプルアップ抵抗が必要です。


(3) ウェイクアップ・モード

STOP モード状態で、マスタからの拡張コードもしくは自局アドレスを受信した場合に、割り込み要求信号 (INTIICAn) を発生し STOP モードを解除することができます。IICA コントロール・レジスタ n1 (IICCTLn1) の WUPn ビットにより設定します。

図 14 - 1 にシリアル・インタフェース IICA のブロック図を示します。

備考 n = 0, 1


図 14 - 1 シリアル・インタフェース IICA のブロック図



備考 この図のIICA端子は、24, 25ピン製品でPIOR31 = 0, PIOR30 = 0の場合です。

図14-2にシリアル・バス構成例を示します。

図14-2 I²Cバスによるシリアル・バス構成例



備考 n = 0, 1

14.2 シリアル・インタフェース IICAの構成

シリアル・インタフェース IICAは、次のハードウェアで構成されています。

表 14 - 1 シリアル・インタフェース IICAの構成

項目	構成
レジスタ	IICAシフト・レジスタ n (IICAn) スレーブ・アドレス・レジスタ n (SVAn)
制御レジスタ	周辺イネーブル・レジスタ 0 (PER0) 周辺リセット制御レジスタ 0 (PRR0) IICAコントロール・レジスタ n0 (IICCTLn0) IICAステータス・レジスタ n (IICSn) IICAフラグ・レジスタ n (IICFn) IICAコントロール・レジスタ n1 (IICCTLn1) IICAロウ・レベル幅設定レジスタ n (IICWLn) IICAハイ・レベル幅設定レジスタ n (IICWHn) ポート・モード・レジスタ 0, 3-5 (PM0, PM3-PM5) ポート・レジスタ 0, 3-5 (P0, P3-P5) ポート出力モード・レジスタ 0, 3-5 (POM0, POM3-POM5) ポート・モード・コントロール・レジスタ 0, 3, 5 (PMC0, PMC3, PMC5)

備考 n = 0, 1

(1) IICAシフト・レジスタ n (IICAn)

IICAnレジスタは、シリアル・クロックに同期して、8ビットのシリアル・データを8ビットの平行・データに、8ビットの平行・データを8ビットのシリアル・データに変換するレジスタです。IICAnレジスタは送信および受信の両方に使用されます。

IICAnレジスタに対する書き込み／読み出しにより、実際の送受信動作が制御できます。

ウェイト期間中のIICAnレジスタへの書き込みにより、ウェイトを解除し、データ転送を開始します。

IICAnレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図 14 - 3 IICAシフト・レジスタ n (IICAn)のフォーマット

アドレス : FFF50H (IICA0), FFF54H (IICA1) リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

IICAn							
-------	--	--	--	--	--	--	--

注意 1. データ転送中はIICAnレジスタにデータを書き込まないでください。

注意 2. IICAnレジスタには、ウェイト期間中にだけ、書き込み／読み出しをしてください。ウェイト期間中を除く通信状態でのIICAnレジスタへのアクセスは禁止です。ただし、マスタになる場合は、通信トリガ・ビット(STTn)をセット(1)したあと、1回書き込みできます。

注意 3. 通信予約時は、ストップ・コンディションによる割り込み検出のあとにIICAnレジスタにデータを書き込んでください。

備考 n = 0, 1

(2) スレーブ・アドレス・レジスタ n (SVAn)

スレーブとして使用する場合に、自局アドレスの7ビット {A6, A5, A4, A3, A2, A1, A0} を格納するレジスタです。

SVAnレジスタは、8ビット・メモリ操作命令で設定します。

ただし、STDn = 1 (スタート・コンディション検出)のときの書き換えは禁止です。

リセット信号の発生により、00Hになります。

図 14-4 スレーブ・アドレス・レジスタ n (SVAn)のフォーマット

アドレス：F0234H (SVA0), F023CH (SVA1)				リセット時：00H		R/W		
略号	7	6	5	4	3	2	1	0
SVAn	A6	A5	A4	A3	A2	A1	A0	0注

注 ビット0は0固定です。

(3) SOラッチ

SOラッチは、SDAAn端子出力レベルを保持するラッチです。

(4) ウェイク・アップ制御回路

スレーブ・アドレス・レジスタ n (SVAn)に設定したアドレス値と受信アドレスが一致した場合、または拡張コードを受信した場合に割り込み要求 (INTIICAn)を発生させる回路です。

(5) シリアル・クロック・カウンタ

送信／受信動作時に出力する、または入力されるシリアル・クロックをカウントし、8ビット・データの送受信が行われたことを調べます。

(6) 割り込み要求信号発生回路

割り込み要求信号 (INTIICAn)の発生を制御します。

I²C割り込み要求は、次の2つのトリガで発生します。

- ・シリアル・クロックの8クロック目または9クロック目の立ち下がり (WTIMnビットで設定)
- ・ストップ・コンディション検出による割り込み要求発生 (SPIEnビットで設定)

備考 WTIMnビット : IICAコントロール・レジスタ n0 (IICCTLn0)のビット3

SPIEnビット : IICAコントロール・レジスタ n0 (IICCTLn0)のビット4

(7) シリアル・クロック制御回路

マスタ・モード時に、SCLAn端子に出力するクロックをサンプリング・クロックから生成します。

(8) シリアル・クロック・ウェイト制御回路

ウェイト・タイミングを制御します。

備考 n = 0, 1

- (9) アクノリッジ生成回路, ストップ・コンディション検出回路, スタート・コンディション検出回路, アクノリッジ検出回路

各状態の生成および検出を行います。

- (10) データ保持時間補正回路

シリアル・クロックの立ち下がりに対するデータの保持時間を生成するための回路です。

- (11) スタート・コンディション生成回路

STTnビットがセット(1)されるとスタート・コンディションを生成します。

ただし通信予約禁止状態(IICRSVnビット = 1)で、かつバスが解放されていない(IICBSYnビット = 1)場合には、スタート・コンディション要求は無視し、STCFnビットをセット(1)します。

- (12) ストップ・コンディション生成回路

SPTnビットがセット(1)されるとストップ・コンディションを生成します。

- (13) バス状態検出回路

スタート・コンディションおよびストップ・コンディションの検出により、バスが解放されているか、解放されていないかを検出します。

ただし動作直後はバス状態を検出できないため、STCENnビットにより、バス状態検出回路の初期状態を設定してください。

備考 1. STTnビット : IICAコントロール・レジスタ n0 (IICCTLn0)のビット1

SPTnビット : IICAコントロール・レジスタ n0 (IICCTLn0)のビット0

IICRSVnビット : IICAフラグ・レジスタ n (IICFn)のビット0

IICBSYnビット : IICAフラグ・レジスタ n (IICFn)のビット6

STCFnビット : IICAフラグ・レジスタ n (IICFn)のビット7

STCENnビット : IICAフラグ・レジスタ n (IICFn)のビット1

備考 2. n = 0, 1

14.3 シリアル・インタフェース IICA を制御するレジスタ

シリアル・インタフェース IICA は、次の9種類のレジスタで制御します。

- 周辺イネーブル・レジスタ 0 (PER0)
- 周辺リセット制御レジスタ 0 (PRR0)
- IICA コントロール・レジスタ n (IICCTLn0)
- IICA フラグ・レジスタ n (IICFn)
- IICA ステータス・レジスタ n (IICSn)
- IICA コントロール・レジスタ n1 (IICCTLn1)
- IICA ロウ・レベル幅設定レジスタ n (IICWLn)
- IICA ハイ・レベル幅設定レジスタ n (IICWHn)
- ポート・モード・レジスタ 0, 3-5 (PM0, PM3-PM5)
- ポート・レジスタ 0, 3-5 (P0, P3-P5)
- ポート出力モード・レジスタ 0, 3-5 (POM0, POM3-POM5)
- ポート・モード・コントロール・レジスタ 0, 3, 5 (PMC0, PMC3, PMC5)

備考 n = 0, 1

14.3.1 周辺イネーブル・レジスタ 0 (PER0)

PER0 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

シリアル・インタフェース IICAn を使用するときは、必ずビット 6, 4 (IICA1EN, IICA0EN) を 1 に設定してください。

PER0 レジスタは、1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。

リセット信号の発生により、00H になります。

図 14 - 5 周辺イネーブル・レジスタ 0 (PER0) のフォーマット

アドレス : F00F0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	0	IICA1EN	ADCEN	IICA0EN	0	SAU0EN	0	TAU0EN

IICAnEN	シリアル・インタフェース IICAn の入力クロック供給の制御
0	入力クロック供給停止 ・シリアル・インタフェース IICAn で使用する SFR へのライト不可 ・シリアル・インタフェース IICAn はリセット状態
1	入力クロック供給許可 ・シリアル・インタフェース IICAn で使用する SFR へのリード／ライト可

注意 1. シリアル・インタフェース IICA の設定をする際には、必ず最初に IICAnEN = 1 の状態で、下記のレジスタの設定を行ってください。IICAnEN = 0 の場合は、シリアル・インタフェース IICA の制御レジスタは初期値となり、書き込みは無視されます (ポート・モード・レジスタ 0, 3-5 (PM0, PM3-PM5), ポート・レジスタ 0, 3-5 (P0, P3-P5), ポート出力モード・レジスタ 0, 3-5 (POM0, POM3-POM5), ポート・モード・コントロール・レジスタ 0, 3, 5 (PMC0, PMC3, PMC5) は除く)。

- ・IICA コントロール・レジスタ n0 (IICCTLn0)
- ・IICA フラグ・レジスタ n (IICFn)
- ・IICA ステータス・レジスタ n (IICSn)
- ・IICA コントロール・レジスタ n1 (IICCTLn1)
- ・IICA ロウ・レベル幅設定レジスタ n (IICWLn)
- ・IICA ハイ・レベル幅設定レジスタ n (IICWHn)

注意 2. ビット 7, 3, 1 には必ず "0" を設定してください。

備考 n = 0, 1

14.3.2 周辺リセット制御レジスタ 0 (PRR0)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR0 レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

IICA1, IICA0 をリセットする場合は、必ずビット 6,4 (IICA1RES, IICA0RES) を 1 に設定してください。

PRR0 レジスタは、1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR0 レジスタは 00H になります。

図 14 - 6 周辺リセット制御レジスタ 0 (PRR0) のフォーマット

アドレス : F00F1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR0	0	IICA1RES	ADCRES	IICA0RES	0	SAU0RES	0	TAU0RES
IICA1RES	IICA1 のリセット制御							
0	IICA1 のリセット解除							
1	IICA1 はリセット状態							
IICA0RES	IICA0 のリセット制御							
0	IICA0 のリセット解除							
1	IICA0 はリセット状態							

14.3.3 IICA コントロール・レジスタ n0 (IICCTLn0)

I²C の動作許可／停止、ウェイト・タイミングの設定、その他 I²C の動作を設定するレジスタです。

IICCTLn0 レジスタは、1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。ただし、SPIEn, WTIMn, ACKEn ビットは、IICEn = 0 のとき、またはウェイト期間中に設定してください。また IICEn ビットを "0" から "1" に設定するときに、これらのビットを同時に設定できます。

リセット信号の発生により、00H になります。

備考 n = 0, 1

図 14 - 7 IICA コントロール・レジスタ n0 (IICCTLn0) のフォーマット (1/4)

アドレス : F0230H (IICCTL00), F0238H (IICCTL10) リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IICCTLn0	IICEn	LRELn	WRELn	SPIEn	WTIMn	ACKEn	STTn	SPTn
IICEn	I ² C の動作許可							
0	動作停止。IICA ステータス・レジスタ n (IICSn) をリセット注1。内部動作も停止。							
1	動作許可。							
このビットのセット(1)は、必ず SCLAn, SDAAn ラインがハイ・レベルの状態で行ってください。								
クリアされる条件(IICEn = 0)					セットされる条件(IICEn = 1)			
・ 命令によるクリア ・ リセット時					・ 命令によるセット			
LRELn 注2, 3	通信退避							
0	通常動作。							
1	現在行っている通信から退避し、待機状態。実行後自動的にクリア(0)される。 自局に関係ない拡張コードを受信したときなどに使用する。 SCLAn, SDAAn ラインはハイ・インピーダンス状態になる。 IICA コントロール・レジスタ n0 (IICCTLn0), IICA ステータス・レジスタ n (IICSn)のうち、次のフラグがクリア(0)される。 ・ STTn ・ SPTn ・ MSTSn ・ EXCn ・ COIn ・ TRCn ・ ACKDn ・ STDn							
次の通信参加条件が満たされるまでは、通信から退避した待機状態となる。 ・ ストップ・コンディション検出後、マスタとしての起動 ・ スタート・コンディション後のアドレス一致または拡張コード受信								
クリアされる条件(LRELn = 0)					セットされる条件(LRELn = 1)			
・ 実行後、自動的にクリア ・ リセット時					・ 命令によるセット			
WRELn 注2, 注3	ウェイト解除							
0	ウェイトを解除しない。							
1	ウェイトを解除する。ウェイト解除後、自動的にクリアされる。							
送信状態(TRCn = 1)で、9クロック目のウェイト期間中にWRELnビットをセット(ウェイトを解除)した場合、SDAAnラインをハイ・インピーダンス(TRCn = 0)にします。								
クリアされる条件(WRELn = 0)					セットされる条件(WRELn = 1)			
・ 実行後、自動的にクリア ・ リセット時					・ 命令によるセット			

注1. リセットされるのは、IICA シフト・レジスタ n (IICAn), IICA フラグ・レジスタ n (IICFn) の STCFn, IICBSYn ビット, IICA コントロール・レジスタ n1 (IICCTLn1) レジスタの CLDn, DADn ビットです。

注2. IICEn = 0 の状態では、このビットの信号は無効になります。

注3. LRELn, WRELn ビットの読み出し値は常に 0 になります。

注意 SCLAn ラインがハイ・レベル, SDAAn ラインがロウ・レベルの状態かつ、デジタル・フィルタ・オン (IICCTLn1 レジスタの DFCn = 1) のときに I²C を動作許可 (IICEn = 1) した場合、直後にスタート・コンディションを検出してしまいます。この場合は、I²C を動作許可 (IICEn = 1) したあと、連続して 1 ビット・メモリ操作命令により、LRELn ビットをセット (1) してください。

備考 n = 0, 1

図14-7 IICAコントロール・レジスタ n0 (IICCTLn0)のフォーマット(2/4)

SPIEn 注1	ストップ・コンディション検出による割り込み要求発生の許可／禁止
0	禁止
1	許可
IICAコントロール・レジスタ n1 (IICCTLn1)のWUPn = 1の場合には、SPIEn = 1にしてもストップ・コンディション割り込みは発生しません。	
クリアされる条件(SPIEn = 0)	セットされる条件(SPIEn = 1)
・ 命令によるクリア ・ リセット時	・ 命令によるセット

WTIMn 注1	ウェイトおよび割り込み要求発生制御
0	8クロック目の立ち下がりで割り込み要求発生。 マスタの場合 : 8クロック出力後、クロック出力をロウ・レベルにしたままウェイト スレーブの場合 : 8クロック入力後、クロックをロウ・レベルにしてマスタをウェイト
1	9クロック目の立ち下がりで割り込み要求発生。 マスタの場合 : 9クロック出力後、クロック出力をロウ・レベルにしたままウェイト スレーブの場合 : 9クロック入力後、クロックをロウ・レベルにしてマスタをウェイト
アドレス転送中はこのビットの設定にかかわらず、9クロック目の立ち下がりで割り込みが発生します。アドレス転送終了後このビットの設定が有効になります。またマスタ時、アドレス転送中は9クロックの立ち下がりにウェイトが入ります。自局アドレスを受信したスレーブは、アクノリッジ(ACK)発生後の9クロック目の立ち下がりでウェイトに入ります。ただし拡張コードを受信したスレーブは、8クロック目の立ち下がりでウェイトに入ります。	
クリアされる条件(WTIMn = 0)	セットされる条件(WTIMn = 1)
・ 命令によるクリア ・ リセット時	・ 命令によるセット

ACKEn 注1, 2	アクノリッジ制御
0	アクノリッジを禁止。
1	アクノリッジを許可。9クロック期間中にSDAAnラインをロウ・レベルにする。
クリアされる条件(ACKEn = 0)	セットされる条件(ACKEn = 1)
・ 命令によるクリア ・ リセット時	・ 命令によるセット

注1. IICEn = 0の状態では、このビットの信号は無効になります。その期間にビットの設定を行ってください。

注2. アドレス転送中で、かつ拡張コードでない場合、設定値は無効です。

スレーブかつアドレスが一致した場合は、設定値に関係なくアクノリッジを生成します。

備考 n = 0, 1

図14-7 IICAコントロール・レジスタ n0 (IICCTLn0)のフォーマット(3/4)

STTn 注1, 2	スタート・コンディション・トリガ
0	スタート・コンディションを生成しない。
1	バスが解放されているとき(待機状態, IICBSYnが0のとき): セット(1)すると, スタート・コンディションを生成する(マスタとしての起動)。 第三者が通信中のとき: - 通信予約機能許可の場合(IICRSVn = 0) スタート・コンディション予約フラグとして機能する。セット(1)すると, バスが解放されたあと自動的にスタート・コンディションを生成する。 - 通信予約機能禁止の場合(IICRSVn = 1) セット(1)してもSTTnビットはクリアされ, STTnクリア・フラグ(STCFn)がセット(1)される。スタート・コンディションは生成しない。 ウェイト状態(マスタ時): ウェイトを解除してリスタート・コンディションを生成する。
セット・タイミングに関する注意 - マスタ受信の場合: 転送中のセット(1)は禁止です。ACKEn = 0に設定し, 受信の最後であることをスレーブに伝えたとのウェイト期間中にだけセット(1)可能です。 - マスタ送信の場合: アクノリッジ期間中は, 正常にスタート・コンディションが生成されないことがあります。9クロック目出力後のウェイト期間中にセット(1)してください。 - ストップ・コンディション・トリガ(SPTn)と同時セット(1)することは禁止です。 - STTnビットをセット(1)後, クリア条件になる前に再度セット(1)することは禁止です。	
クリアされる条件(STTn = 0)	セットされる条件(STTn = 1)
- 通信予約禁止状態でのSTTnビットのセット(1) - アービトレーションに負けたとき - マスタでのスタート・コンディション生成 - LRELn = 1 (通信退避)によるクリア - IICEn = 0 (動作停止)のとき - リセット時	命令によるセット

注1. IICEn = 0の状態では, このビットの信号は無効になります。

注2. STTnビットの読み出し値は, 常に0になります。

備考1. ビット1 (STTn)は, データ設定後に読み出すと0になっています。

備考2. IICRSVn: IICA フラグ・レジスタ n (IICFn)のビット0

STCFn: IICA フラグ・レジスタ n (IICFn)のビット7

備考3. n = 0, 1

図14-7 IICAコントロール・レジスタ n0 (IICCTLn0)のフォーマット(4/4)

SPTn注	ストップ・コンディション・トリガ
0	ストップ・コンディションを生成しない。
1	ストップ・コンディションを生成する(マスタとしての転送終了)。
セット・タイミングに関する注意	
- マスタ受信の場合：転送中のセット(1)は禁止です。ACKEn = 0に設定し、受信の最後であることをスレーブに伝えたあとのウェイト期間中にだけセット(1)可能です。 - マスタ送信の場合：アクノリッジ期間中は、正常にストップ・コンディションが生成されないことがあります。9クロック出力後のウェイト期間中にセットしてください。 - スタート・コンディション・トリガ(STTn)と同時にセット(1)することは禁止です。 - SPTnビットのセット(1)は、マスタのときのみ行ってください。 - WTIMn = 0設定時に、8クロック出力後のウェイト期間中にSPTnビットをセット(1)すると、ウェイト解除後、9クロック目のハイ・レベル期間中にストップ・コンディションを生成するので注意してください。8クロック出力後のウェイト期間中にWTIMn = 0→1に設定し、9クロック目出力後のウェイト期間中にSPTnビットをセット(1)してください。 - SPTnビットをセット(1)後、クリア条件になる前に、再度セット(1)することは禁止です。	
クリアされる条件(SPTn = 0)	セットされる条件(SPTn = 1)
- アービトレーションに負けたとき - ストップ・コンディション検出後、自動的にクリア - LRELn = 1 (通信退避)によるクリア - IICEn = 0 (動作停止)のとき - リセット時	命令によるセット

注 SPTnビットの読み出し値は、常に0になります。

注意 IICAステータス・レジスタ n (IICSn)のビット3 (TRCn) = 1 (送信状態)のとき、9クロック目にIICCTLn0レジスタのビット5 (WRELn)をセット(1)してウェイト解除すると、TRCnビットをクリア(受信状態)してSDAAnラインをハイ・インピーダンスにします。TRCn = 1 (送信状態)におけるウェイト解除は、IICAシフト・レジスタ n への書き込みで行ってください。

備考 n = 0, 1

14.3.4 IICAステータス・レジスタ n (IICSn)

I²Cのステータスを表すレジスタです。

IICSnレジスタは、STTn = 1およびウェイト期間中のみ、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出します。

リセット信号の発生により、00Hになります。

注意 STOPモード状態時のアドレス一致ウエイク・アップ機能動作許可(WUPn=1)状態でのIICSnレジスタの読み出しは禁止です。WUPn = 1の状態から、INTIICAn割り込み要求と関係なくWUPnビットを1→0 (ウエイク・アップ動作停止)に変更した場合には、次のスタート・コンディション/ストップ・コンディション検出までは状態が反映されません。そのため、ウエイク・アップ機能を使用する場合には必ずストップ・コンディション検出による割り込みを許可(SPIEn = 1)して割り込み検出後にIICSnレジスタを読み出してください。

備考 STTn: IICAコントロール・レジスタ n0 (IICCTLn0)のビット1

WUPn: IICAコントロール・レジスタ n1 (IICCTLn1)のビット7

図 14 - 8 IICAステータス・レジスタ n (IICSn)のフォーマット (1/3)

アドレス: FFF51H (IICS0), FFF55H (IICS1)

リセット時: 00H R

略号	7	6	5	4	3	2	1	0
IICSn	MSTS _n	ALD _n	EXC _n	COL _n	TRC _n	ACKD _n	STD _n	SPD _n
MSTS _n		マスタ状態確認フラグ						
0		スレーブ状態または通信待機状態。						
1		マスタ通信状態。						
クリアされる条件(MSTS _n = 0)					セットされる条件(MSTS _n = 1)			
・ストップ・コンディション検出時 ・ALD_n = 1 (アービトレーション負け)のとき ・LREL_n = 1 (通信退避)によるクリア ・IICEn = 1→0 (動作停止)のとき ・リセット時					・スタート・コンディション生成時			
ALD _n		アービトレーション負け検出						
0		アービトレーションが起こっていない状態。またはアービトレーションに勝った状態。						
1		アービトレーションに負けた状態。MSTS _n ビットがクリアされる。						
クリアされる条件(ALD _n = 0)					セットされる条件(ALD _n = 1)			
・IICS_n レジスタ読み出し後、自動的にクリア^注 ・IICEn = 1→0 (動作停止)のとき ・リセット時					・アービトレーションに負けたとき			

注 IICSnレジスタのほかのビットに対し1ビット・メモリ操作命令を実行した場合もクリアされます。したがって、ALD_nビット使用時は、ほかのビットよりも先にデータをリードしてください。

備考1. LREL_n: IICAコントロール・レジスタ n0 (IICCTLn0)のビット6

IICEn: IICAコントロール・レジスタ n0 (IICCTLn0)のビット7

備考2. n = 0, 1

図 14 - 8 IICA ステータス・レジスタ n (IICSn) のフォーマット (2/3)

EXCn	拡張コード受信検出	
0	拡張コードを受信していない。	
1	拡張コードを受信している。	
クリアされる条件 (EXCn = 0)		セットされる条件 (EXCn = 1)
・スタート・コンディション検出時 ・ストップ・コンディション検出時 ・LRELn = 1 (通信退避) によるクリア ・IICEn = 1 → 0 (動作停止) のとき ・リセット時		・受信したアドレス・データの上位4ビットが“0000”または“1111”のとき(8クロック目の立ち上がりでセット)

COIn	アドレス一致検出	
0	アドレスが一致していない。	
1	アドレスが一致している。	
クリアされる条件 (COIn = 0)		セットされる条件 (COIn = 1)
・スタート・コンディション検出時 ・ストップ・コンディション検出時 ・LRELn = 1 (通信退避) によるクリア ・IICEn = 1 → 0 (動作停止) のとき ・リセット時		・受信アドレスが自局アドレス(スレーブ・アドレス・レジスタ n (SVAn)) と一致したとき(8クロック目の立ち上がりでセット)

TRCn	送信／受信状態検出	
0	受信状態(送信状態以外)。SDAAn ラインをハイ・インピーダンスにする。	
1	送信状態。SDAAn ラインに SOn ラッチの値が出力できるようにする(1バイト目の9クロック目の立ち下がり以降有効)。	
クリアされる条件 (TRCn = 0)		セットされる条件 (TRCn = 1)
<マスタ、スレーブ共通> ・ストップ・コンディション検出時 ・LRELn = 1 (通信退避) によるクリア ・IICEn = 1 → 0 (動作停止) のとき ・WRELn = 1 (ウェイト解除) によるクリア注 ・ALDn = 0 → 1 (アービトレーション負け) のとき ・リセット時 ・通信不参加の場合 (MSTSn, EXCn, COIn = 0) <マスタの場合> ・1バイト目の LSB (転送方向指定ビット) に“1”を出力したとき <スレーブの場合> ・スタート・コンディション検出時 ・1バイト目の LSB (転送方向指定ビット) に“0”を入力したとき		<マスタの場合> ・スタート・コンディション生成時 ・1バイト目(アドレス転送時)の LSB (転送方向指定ビット) に“0” (マスタ送信) を出力したとき <スレーブの場合> ・マスタからの1バイト目(アドレス転送時)の LSB (転送方向指定ビット) に“1” (スレーブ送信) が入力されたとき

注 IICA ステータス・レジスタ n (IICSn) のビット 3 (TRCn) = 1 (送信状態) のとき、9クロック目に IICA コントロール・レジスタ n0 (IICCTLn0) のビット 5 (WRELn) をセット(1)してウェイトを解除すると、TRCn ビットをクリア(受信状態)して SDAAn ラインをハイ・インピーダンスにします。TRCn = 1 (送信状態) におけるウェイト解除は、IICA シフト・レジスタ n への書き込みで行ってください。

備考 1. LRELn : IICA コントロール・レジスタ n0 (IICCTLn0) のビット 6

IICEn : IICA コントロール・レジスタ n0 (IICCTLn0) のビット 7

備考 2. n = 0, 1

図 14 - 8 IICAステータス・レジスタ n (IICSn)のフォーマット (3/3)

ACKDn	アクノリッジ(ACK)検出	
0	アクノリッジを検出していない。	
1	アクノリッジを検出している。	
クリアされる条件(ACKDn = 0)		セットされる条件(ACKDn = 1)
・ストップ・コンディション検出時 ・次のバイトの1クロック目の立ち上がり時 ・LRELn = 1 (通信退避)によるクリア ・IICEn = 1→0 (動作停止)のとき ・リセット時		・SCLAnラインの9クロック目の立ち上がり時にSDAAnラインがロウ・レベルであったとき

STDn	スタート・コンディション検出	
0	スタート・コンディションを検出していない。	
1	スタート・コンディションを検出している。アドレス転送期間であることを示す。	
クリアされる条件(STDn = 0)		セットされる条件(STDn = 1)
・ストップ・コンディション検出時 ・アドレス転送後の次のバイトの1クロック目の立ち上がり時 ・LRELn = 1 (通信退避)によるクリア ・IICEn = 1→0 (動作停止)のとき ・リセット時		・スタート・コンディション検出時

SPDn	ストップ・コンディション検出	
0	ストップ・コンディションを検出していない。	
1	ストップ・コンディションを検出している。マスタでの通信が終了し、バスが解放されている。	
クリアされる条件(SPDn = 0)		セットされる条件(SPDn = 1)
・このビットのセット後で、スタート・コンディション検出後の、アドレス転送バイトの1クロック目の立ち上がり時 ・WUPn = 1→0のとき ・IICEn = 1→0 (動作停止)のとき ・リセット時		・ストップ・コンディション検出時

備考 1. LRELn : IICAコントロール・レジスタ n0 (IICCTLn0)のビット6

IICEn : IICAコントロール・レジスタ n0 (IICCTLn0)のビット7

備考 2. n = 0, 1

14.3.5 IICAフラグ・レジスタ n (IICFn)

I²Cの動作モードの設定と、I²Cバスの状態を表すレジスタです。

IICFnレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。ただし、STTnクリア・フラグ(STCFn)、I²Cバス状態フラグ(IICBSYn)は読み出しのみ可能です。

IICRSVnビットにより、通信予約機能の禁止／許可を設定します。

またSTCENnビットにより、IICBSYnビットの初期値を設定します。

IICRSVn、STCENnビットはI²Cが動作禁止(IICAコントロール・レジスタ n0 (IICCTLn0)のビット7 (IICEn) = n)のときのみ書き込み可能です。動作許可後、IICFnレジスタは読み出しのみ可能となります。

リセット信号の発生により、00Hになります。

図 14 - 9 IICA フラグ・レジスタ n (IICFn) のフォーマット

アドレス : FFF52H (IICF0), FFF56H (IICF1) リセット時 : 00H R/W注

略号	7	6	5	4	3	2	1	0
IICFn	STCFn	IICBSYn	0	0	0	0	STCENn	IICRSVn
STCFn	STTn クリア・フラグ							
0	スタート・コンディション発行。							
1	スタート・コンディション発行できず、STTn フラグ・クリア。							
クリアされる条件(STCFn = 0)					セットされる条件(STCFn = 1)			
・ STTn = 1 によるクリア ・ IICEn = 0 (動作停止) のとき ・ リセット時					・ 通信予約禁止(IICRSVn = 1) 設定時にスタート・コンディション発行できず、STTn ビットがクリア(0)されたとき			
IICBSYn	I ² C バス状態フラグ							
0	バス解放状態(STCENn = 1 時の通信初期状態)。							
1	バス通信状態(STCENn = 0 時の通信初期状態)。							
クリアされる条件(IICBSYn = 0)					セットされる条件(IICBSYn = 1)			
・ ストップ・コンディション検出時 ・ IICEn = 0 (動作停止) のとき ・ リセット時					・ スタート・コンディション検出時 ・ STCENn = 0 時の IICEn ビットのセット			
STCENn	初期スタート許可トリガ							
0	動作許可(IICEn = 1)後、ストップ・コンディションの検出により、スタート・コンディションを生成許可。							
1	動作許可(IICEn = 1)後、ストップ・コンディションを検出せずに、スタート・コンディションを生成許可。							
クリアされる条件(STCENn = 0)					セットされる条件(STCENn = 1)			
・ 命令によるクリア ・ スタート・コンディション検出時 ・ リセット時					・ 命令によるセット			
IICRSVn	通信予約機能禁止ビット							
0	通信予約許可。							
1	通信予約禁止。							
クリアされる条件(IICRSVn = 0)					セットされる条件(IICRSVn = 1)			
・ 命令によるクリア ・ リセット時					・ 命令によるセット			

注 ビット 6, 7 は Read only です。

注意 1. STCENn ビットへの書き込みは動作停止 (IICEn = 0) 時のみ行ってください。

注意 2. STCENn = 1 とした場合、実際のバス状態にかかわらずバス解放状態 (IICBSYn = 0) と認識しますので、1 回目のスタート・コンディションを発行 (STTn = 1) する場合は他の通信を破壊しないように第三者の通信が行われていないことを確認する必要があります。

注意 3. IICRSVn への書き込みは動作停止 (IICEn = 0) 時のみ行ってください。

備考 1. STTn : IICA コントロール・レジスタ n0 (IICCTLn0) のビット 1

備考 2. IICEn : IICA コントロール・レジスタ n0 (IICCTLn0) のビット 7

備考 3. n=0, 1

14.3.6 IICAコントロール・レジスタ n1 (IICCTLn1)

I²Cの動作モードの設定やSCLAn, SDAAn端子状態を検出するためのレジスタです。

IICCTLn1 レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。ただし、CLDn, DADnビットは読み出しのみ可能です。

IICCTLn1 レジスタは、WUPnビットを除きI²Cが動作禁止(IICAコントロール・レジスタ n0 (IICCTLn0)のビット7 (IICEn) = 0)のときに設定してください。

リセット信号の発生により、00Hになります。


図 14 - 10 IICAコントロール・レジスタ n1 (IICCTLn1)のフォーマット(1/2)

アドレス : F0231H (IICCTL01), F0239H (IICCTL11) リセット時 : 00H R/W^{注1}

略号	7	6	5	4	3	2	1	0
IICCTLn1	WUPn	0	CLDn	DADn	SMCn	DFCn	0	PRSn
	WUPn	アドレス一致ウエイク・アップの制御						
	0	STOPモード状態時のアドレス一致ウエイク・アップ機能動作停止						
	1	STOPモード状態時のアドレス一致ウエイク・アップ機能動作許可						
WUPn = 1でSTOPモードに移行する場合は、WUPnビットをセット(1)してfMCKの3クロック以上経過後にSTOP命令を実行してください(図 14 - 22 WUPn = 1を設定する場合のフロー参照)。 アドレス一致、または拡張コード受信後はWUPnビットをクリア(0)してください。WUPnビットをクリア(0)することで、その後の通信に参加する事ができます(ウエイト解除および送信データ書き込みは、WUPnビットをクリア(0)したあとに行う必要があります)。 WUPn = 1の状態における、アドレス一致および拡張コード受信時の割り込みタイミングは、WUPn = 0の場合の割り込みタイミングと同じです(クロックによるサンプリング誤差分の遅延差は生じます)。また、WUPn = 1の場合には、SPIEn = 1にしてもストップ・コンディション割り込みは発生しません。								
クリアされる条件(WUPn = 0)					セットされる条件(WUPn = 1)			
・ 命令によるクリア(アドレス一致もしくは拡張コード受信後)					・ 命令によるセット(MSTSn, EXCn, COIn = 0であり、STDn = 0 (通信に参加しない事)のとき) ^{注2}			

注1. ビット4, 5はRead Onlyです。

注2. 次に示す期間に、IICAステータス・レジスタ n (IICSn)の状態を確認しセットする必要があります。



備考 n = 0, 1

図 14 - 10 IICAコントロール・レジスタ n1 (IICCTLn1)のフォーマット (2/2)

CLDn	SCLAn端子のレベル検出(IICEn = 1のときのみ有効)
0	SCLAn端子がロウ・レベルであることを検出
1	SCLAn端子がハイ・レベルであることを検出
クリアされる条件(CL Dn = 0)	
• SCLAn端子がロウ・レベルのとき • IICEn = 0 (動作停止)のとき • リセット時	
セットされる条件(CL Dn = 1)	
• SCLAn端子がハイ・レベルのとき	

DADn	SDAAn端子のレベル検出(IICEn = 1のときのみ有効)
0	SDAAn端子がロウ・レベルであることを検出
1	SDAAn端子がハイ・レベルであることを検出
クリアされる条件(DADn = 0)	
• SDAAn端子がロウ・レベルのとき • IICEn = 0 (動作停止)のとき • リセット時	
セットされる条件(DADn = 1)	
• SDAAn端子がハイ・レベルのとき	

SMCn	動作モードの切り替え
0	標準モードで動作(最大転送レート : 100 kbps)
1	ファースト・モード(最大転送レート : 400 kbps)またはファースト・モード・プラス(最大転送レート : 1 Mbps)で動作

DFCn	デジタル・フィルタの動作の制御
0	デジタル・フィルタ・オフ
1	デジタル・フィルタ・オン
デジタル・フィルタは、ファースト・モードおよびファースト・モード・プラス時に使用してください。 デジタル・フィルタは、ノイズ除去のために使用します。 DFCnビットのセット(1)/クリア(0)により、転送クロックが変化することはありません。	

PRSn	動作クロック(fMCK)の制御
0	fCLKを選択($1\text{ MHz} \leq f_{\text{CLK}} \leq 20\text{ MHz}$)
1	fCLK/2を選択($20\text{ MHz} < f_{\text{CLK}}$)

注意1. IICA動作クロック(fMCK)の最高動作周波数は20 MHz (Max.)です。fCLKが20 MHzを越える場合のみ、IICAコントロール・レジスタ n1 (IICCTLn1)のビット0 (PRSn)に“1”を設定してください。

注意2. 転送クロックを設定する場合は、fCLKの最低動作周波数に注意してください。シリアル・インタフェースIICAはモードによってfCLKの最低動作周波数が決められています。

ファースト・モード時 : $f_{\text{CLK}} = 3.5\text{ MHz (Min.)}$

ファースト・モード・プラス時 : $f_{\text{CLK}} = 10\text{ MHz (Min.)}$

標準モード時 : $f_{\text{CLK}} = 1\text{ MHz (Min.)}$

注意3. ファースト・モード・プラスは、A : 民生用途(TA = -40 ~ +85 °C) D : 産業用途(TA = -40 ~ +85 °C)のみです。

備考1. IICEn : IICAコントロール・レジスタ n0 (IICCTLn0)のビット7

備考2. n = 0, 1

14.3.7 IICA ロウ・レベル幅設定レジスタ n (IICWLn)

シリアル・インタフェース IICA が、出力する SCLAn 端子信号のロウ・レベル幅 (tLow) と SDAAn 端子信号を制御するレジスタです。

IICWLn レジスタは、8ビット・メモリ操作命令で設定します。

IICWLn レジスタは、I²C が動作禁止 (IICA コントロール・レジスタ n0 (IICCTLn0) のビット 7 (IICEn) = 0) のときに設定してください。

リセット信号の発生により、FFH になります。

IICWLn の設定方法については、14.4.2 IICWLn, IICWHn レジスタによる転送クロック設定方法を参照してください。

また、データ・ホールド時間は IICWLn で設定した時間の 1/4 になります。

図 14 - 11 IICA ロウ・レベル幅設定レジスタ n (IICWLn) のフォーマット

アドレス : F0232H (IICWL0), F023AH (IICWL1)				リセット時 : FFH		R/W		
略号	7	6	5	4	3	2	1	0
IICWLn								

14.3.8 IICA ハイ・レベル幅設定レジスタ n (IICWHn)

シリアル・インタフェース IICA が、出力する SCLAn 端子信号のハイ・レベル幅と SDAAn 端子信号を制御するレジスタです。

IICWHn レジスタは、8ビット・メモリ操作命令で設定します。

IICWHn レジスタは、I²C が動作禁止 (IICA コントロール・レジスタ n0 (IICCTLn0) のビット 7 (IICEn) = 0) のときに設定してください。

リセット信号の発生により、FFH になります。

図 14 - 12 IICA ハイ・レベル幅設定レジスタ n (IICWHn) のフォーマット

アドレス : F0233H (IICWH0), F023BH (IICWH1)				リセット時 : FFH		R/W		
略号	7	6	5	4	3	2	1	0
IICWHn								

備考 1. マスタ側の転送クロックの設定方法は 14.4.2 (1) を、スレーブ側の IICWLn, IICWHn レジスタの設定方法は、14.4.2 (2) を参照してください。

備考 2. n = 0, 1

14.3.9 IICA入出力端子のポート機能を制御するレジスタ

シリアル・インタフェース IICA 使用時は、対象チャネルと兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx)、ポート・レジスタ (Pxx)、ポート・モード・コントロール・レジスタ (PMCxx)) を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx)、4.3.2 ポート・レジスタ (Pxx)、4.3.6 ポート・モード・コントロール・レジスタ (PMCxx) を参照してください。

また、製品によって設定するポート・モード・レジスタ (PMxx)、ポート・レジスタ (Pxx)、ポート・モード・コントロール・レジスタ (PMCxx) が異なります。詳細は、4.5 兼用機能使用時のレジスタの設定を参照してください。

IICA 端子を兼用するポート (P30/SDAA0 など) を IICA として使用するときは、各ポートに対応するポート・モード・コントロール・レジスタ (PMCxx) のビット、ポート・モード・レジスタ (PMxx) のビットおよびポート・レジスタ (Pxx) のビットに 0 を設定してください。

備考 P30/SDAA0 を IICA 端子として使用する場合

ポート・モード・コントロール・レジスタ 3 の PMC30 ビットを 0 に設定

ポート・モード・レジスタ 3 の PM30 ビットを 0 に設定

ポート・レジスタ 3 の P30 ビットを 0 に設定

14.4 I²Cバス・モードの機能

14.4.1 端子構成

シリアル・クロック端子(SCLAn)と、シリアル・データ・バス端子(SDAAn)の構成は、次のようになっています。

(1) SCLAn... シリアル・クロックを入出力するための端子。


マスタ、スレーブともに、出力はN-chオープン・ドレイン。入力はシュミット入力。

(2) SDAAn... シリアル・データの入出力兼用端子。

マスタ、スレーブともに、出力はN-chオープン・ドレイン。入力はシュミット入力。

シリアル・クロック・ラインおよびシリアル・データ・バス・ラインは、出力がN-chオープン・ドレインのため、外部にプルアップ抵抗が必要となります。

図 14 - 13 端子構成図



備考 n = 0, 1

14.4.2 IICWL_n, IICWH_n レジスタによる転送クロック設定方法

(1) マスタ側の転送クロック設定方法

$$\text{転送クロック} = \frac{f_{MCK}}{IICWL + IICWH + f_{MCK}(t_R + t_F)}$$

このとき、最適な IICWL_n レジスタと IICWH_n レジスタの設定値は次のようになります。

(設定値はすべて小数点以下切り上げ)

・ファースト・モード時

$$IICWL_n = \frac{0.52}{\text{転送クロック}} \times f_{MCK}$$

$$IICWH_n = \left(\frac{0.48}{\text{転送クロック}} - t_R - t_F \right) \times f_{MCK}$$

・標準モード時

$$IICWL_n = \frac{0.47}{\text{転送クロック}} \times f_{MCK}$$

$$IICWH_n = \left(\frac{0.53}{\text{転送クロック}} - t_R - t_F \right) \times f_{MCK}$$

・ファースト・モード・プラス時

$$IICWL_n = \frac{0.50}{\text{転送クロック}} \times f_{MCK}$$

$$IICWH_n = \left(\frac{0.50}{\text{転送クロック}} - t_R - t_F \right) \times f_{MCK}$$

(2) スレーブ側の IICWL_n, IICWH_n レジスタ設定方法

(設定値はすべて小数点以下切り上げ)

・ファースト・モード時

$$IICWL_n = 1.3 \mu s \times f_{MCK}$$

$$IICWH_n = (1.2 \mu s - t_R - t_F) \times f_{MCK}$$

・標準モード時

$$IICWL_n = 4.7 \mu s \times f_{MCK}$$

$$IICWH_n = (5.3 \mu s - t_R - t_F) \times f_{MCK}$$

・ファースト・モード・プラス時

$$IICWL_n = 0.50 \mu s \times f_{MCK}$$

$$IICWH_n = (0.50 \mu s - t_R - t_F) \times f_{MCK}$$

注意1. IICA動作クロック (f_{MCK})の最高動作周波数は20 MHz (Max.)です。f_{CLK}が20 MHzを越える場合のみ、IICAコントロール・レジスタ n1 (IICCTL_n1)のビット0 (PRSn)に“1”を設定してください。

注意2. 転送クロックを設定する場合は、f_{CLK}の最低動作周波数に注意してください。シリアル・インタフェース IICAはモードによってf_{CLK}の最低動作周波数が決められています。

ファースト・モード時 : f_{CLK} = 3.5 MHz (Min.)

ファースト・モード・プラス時 : f_{CLK} = 10 MHz (Min.)

標準モード時 : f_{CLK} = 1 MHz (Min.)

(備考は、次ページにあります。)

備考1. SDAAn, SCLAn信号の立ち上がり時間(t_R)と立ち下がり時間(t_F)は、プルアップ抵抗と配線容量によって異なるため、各自で算出してください。

備考2. IICWLn : IICAロウ・レベル幅設定レジスタ n
IICWHn : IICAハイ・レベル幅設定レジスタ n
 t_F : SDAAn, SCLAn信号の立ち下がり時間
 t_R : SDAAn, SCLAn信号の立ち上がり時間
 f_{MCK} : IICA動作クロック周波数


備考3. $n = 0, 1$

14.5 I²Cバスの定義および制御方法

I²Cバスのシリアル・データ通信フォーマットおよび、使用する信号の意味について次に説明します。

I²Cバスのシリアル・データ・バス上に生成されている“スタート・コンディション”、“アドレス”、“データ”および“ストップ・コンディション”の各転送タイミングを図14 - 14に示します。

図14 - 14 I²Cバスのシリアル・データ転送タイミング



スタート・コンディション、スレーブ・アドレス、ストップ・コンディションはマスタが生成します。


アクノリッジ(ACK)は、マスタ、スレーブのどちらでも生成できます(通常、8ビット・データの受信側が出力します)。

シリアル・クロック(SCLAn)は、マスタが出力し続けます。ただし、スレーブはSCLAn端子のロウ・レベル期間を延長し、ウエイトを挿入できます。

14.5.1 スタート・コンディション

SCLAn端子がハイ・レベルのときに、SDAAn端子がハイ・レベルからロウ・レベルに変化するとスタート・コンディションとなります。SCLAn端子、SDAAn端子のスタート・コンディションはマスタがスレーブに対してシリアル転送を開始するときに生成する信号です。スレーブとして使用する場合は、スタート・コンディションを検出できます。

図14 - 15 スタート・コンディション



スタート・コンディションは、ストップ・コンディション検出状態 (SPDn : IICA ステータス・レジスタ n (IICSn) のビット0 = 1) のときに IICA コントロール・レジスタ n0 (IICCTLn0) のビット1 (STTn) をセット(1)すると出力されます。また、スタート・コンディションを検出すると、IICSn レジスタのビット1 (STDn) がセット(1)されます。

備考 n = 0, 1


14.5.2 アドレス

スタート・コンディションに続く7ビット・データはアドレスと定義されています。

アドレスは、マスタがバス・ラインに接続されている複数のスレーブの中から、特定のスレーブを選択するために出力する7ビット・データです。したがって、バス・ライン上のスレーブは、すべて異なるアドレスにしておく必要があります。

スレーブは、ハードウェアでこの条件を検出し、さらに、7ビット・データがスレーブ・アドレス・レジスタ n (SVAn) と一致しているかを調べます。このとき、7ビット・データと SVAn レジスタの値が一致すると、そのスレーブが選択されたことになり、以後、マスタがスタート・コンディションまたはストップ・コンディションを生成するまでマスタとの通信を行います。

図 14 - 16 アドレス



注 スレーブ動作時に自局アドレスまたは拡張コード以外を受信した場合は、INTIICAnは発生しません。

アドレスは、スレーブのアドレスと 14.5.3 転送方向指定に説明する転送方向を合わせて8ビットとして IICAn シフト・レジスタ n (IICAn) に書き込むと出力します。また、受信したアドレスは IICAn レジスタに書き込まれます。


なお、スレーブのアドレスは、IICAn レジスタの上位7ビットに割り当てられます。

14.5.3 転送方向指定

マスタは、7ビットのアドレスに続いて、転送方向を指定するための1ビット・データを送信します。

この転送方向指定ビットが0のとき、マスタがスレーブにデータを送信することを示します。また、転送方向指定ビットが1のとき、マスタがスレーブからデータを受信することを示します。

図 14 - 17 転送方向指定



注 スレーブ動作時に自局アドレスまたは拡張コード以外を受信した場合は、INTIICAnは発生しません。

備考 n = 0, 1

14.5.4 アクノリッジ(ACK)

アクノリッジ(ACK)によって、送信側と受信側におけるシリアル・データの状態を確認することができます。

受信側は、8ビット・データを受信するごとにアクノリッジを返します。

送信側は通常、8ビット・データ送信後、アクノリッジを受信します。受信側からアクノリッジが返されたとき、受信が正しく行われたものとして処理を続けます。アクノリッジの検出は、IICA ステータス・レジスタ n (IICSn) のビット2 (ACKDn) で確認できます。

マスタが受信で最終データを受信したときはアクノリッジを返さず、ストップ・コンディションを生成します。スレーブが受信でアクノリッジを返さないとき、マスタはストップ・コンディションまたはリスタート・コンディションを出力し、送信を中止します。アクノリッジが返らない場合、次の要因が考えられます。

- ① 受信が正しく行われていない。
- ② 最終データの受信が終わっている。
- ③ アドレス指定した受信側が存在しない。


アクノリッジ生成は、受信側が9クロック目にSDAAnラインをロウ・レベルにすることによって行われます(正常受信)。

IICA コントロール・レジスタ n0 (IICCTLn0) のビット2 (ACKEn) をセット(1)することによって、アクノリッジが自動生成可能な状態になります。7ビットのアドレス情報に続く8ビット目のデータによりIICSn レジスタのビット3 (TRCn) が設定されます。受信 (TRCn = 0) の場合は、通常、ACKEn ビットをセット(1)してください。

スレーブ受信動作時 (TRCn = 0) にデータを受信できなくなったとき、または次のデータを必要としないときには、ACKEn ビットをクリア(0)し、マスタ側に受信ができないことを示してください。

マスタ受信動作時 (TRCn = 0) に、次のデータを必要としない場合、アクノリッジを生成しないようにACKEn ビットをクリア(0)してください。これによって、スレーブ送信側にデータの終わりを知らせます(送信停止)。

図 14 - 18 アクノリッジ



自局アドレス受信時は、ACKEn ビットの値にかかわらずアクノリッジを自動生成します。自局アドレス以外の受信時は、アクノリッジを生成しません(NACK)。

拡張コード受信時は、あらかじめACKEn ビットをセット(1)しておくことによってアクノリッジを生成します。

データ受信時のアクノリッジ生成方法は、ウェイト・タイミングの設定により次のように異なります。

- ・ 8クロック・ウェイト選択時(IICCTLn0 レジスタのビット3 (WTIMn) = 0) :

ウェイト解除を行う前にACKEn ビットをセット(1)することによって、SCLAn 端子の8クロック目の立ち下がりに同期してアクノリッジを生成します。

- ・ 9クロック・ウェイト選択時(IICCTLn0 レジスタのビット3 (WTIMn) = 1) :

あらかじめACKEn ビットをセット(1)することによって、アクノリッジを生成します。


備考 n = 0, 1

14.5.5 ストップ・コンディション

SCLAn 端子がハイ・レベルのときに、SDAAn 端子がロウ・レベルからハイ・レベルに変化すると、ストップ・コンディションとなります。

ストップ・コンディションは、マスタがスレーブに対してシリアル転送が終了したときに生成します。スレーブとして使用する場合は、ストップ・コンディションを検出できます。

図 14 - 19 ストップ・コンディション



ストップ・コンディションは、IICAコントロール・レジスタ n0 (IICCTLn0)のビット0 (SPTn)をセット(1)すると発生します。また、ストップ・コンディションを検出するとIICAステータス・レジスタ n (IICSn)のビット0 (SPDn)がセット(1)され、IICCTLn0レジスタのビット4 (SPIEn)がセット(1)されている場合にはINTIICAnが発生します。

備考 n = 0, 1

14.5.6 ウェイト


ウェイトによっては、マスタまたはスレーブがデータの送受信のための準備中(ウェイト状態)であることを相手に知らせます。

SCLAn端子をロウ・レベルにすることにより、相手にウェイト状態を知らせます。マスタ、スレーブ両方のウェイト状態が解除されると、次の転送を開始できます。

図 14 - 20 ウェイト(1/2)

(1) マスタは9クロック・ウェイト、スレーブは8クロック・ウェイト時

(マスタ：送信、スレーブ：受信、ACKEn = 1)




備考 n = 0, 1

図 14 - 20 ウェイト (2/2)

(2) マスタ、スレーブとも9クロック・ウェイト時

(マスタ : 送信, スレーブ : 受信, ACKEn = 1)



備考 ACKEn: IICAコントロール・レジスタ n0 (IICCTLn0)のビット2

WRELn: IICAコントロール・レジスタn0(IICCTLn0)のビット5

ウェイトは、IICAコントロール・レジスタ n0 (IICCTLn0) のビット 3 (WTIMn) の設定により自動的に発生します。

通常、受信側はIICCTLn0レジスタのビット5 (WRELnビット) = 1またはIICAシフト・レジスタn (IICAn)にFFHを書き込むとウェイトを解除し、送信側はIICAnレジスタにデータを書き込むとウェイトを解除します。

マスタの場合は、次の方法でもウェイトを解除できます。

- ・ IICCTLn0 レジスタのビット 1 (STTn) = 1
- ・ IICCTLn0 レジスタのビット 0 (SPTn) = 1

備考 $n = 0, 1$

14.5.7 ウェイト解除方法

I²Cでは、通常、次のような処理でウェイトを解除できます。

- IICAシフト・レジスタ n (IICAn)へのデータ書き込み
- IICAコントロール・レジスタ n0 (IICCTLn0)のビット5 (WRELn)のセット(ウェイト解除)
- IICCTLn0レジスタのビット1 (STTn)のセット(スタート・コンディションの生成)^注
- IICCTLn0レジスタのビット0 (SPTn)のセット(ストップ・コンディションの生成)^注

注 マスタのみ。

これらのウェイト解除処理を実行した場合、I²Cはウェイトを解除し、通信が再開されます。

ウェイトを解除してデータ(アドレスを含む)を送信する場合には、IICAnレジスタにデータを書き込んでください。

ウェイト解除後にデータを受信する場合、またはデータ送信を完了する場合には、IICCTLn0レジスタのビット5 (WRELn)をセット(1)してください。

ウェイト解除後にリスタート・コンディションを生成する場合には、IICCTLn0レジスタのビット1 (STTn)をセット(1)してください。

ウェイト解除後にストップ・コンディションを生成する場合には、IICCTLn0レジスタのビット0 (SPTn)をセット(1)してください。

1回のウェイト状態に対して1回だけ解除処理を実行してください。

たとえば、WRELnビットにセット(1)によるウェイト解除後、IICAnレジスタへのデータ書き込みを実施した場合には、SDAAnラインの変化タイミングとIICAnレジスタへの書き込みタイミングの競合により、SDAAnラインへの出力データが間違った値になる可能性があります。

このような処理以外でも、通信を途中で中止した場合には、IICEnビットをクリア(0)すると通信を停止するので、ウェイトを解除できます。

I²Cバスの状態がノイズなどによりデッド・ロックしてしまった場合には、IICCTLn0レジスタのビット6 (LRELn)をセット(1)すると通信から退避するので、ウェイトを解除できます。

注意 WUPn = 1のときにウェイト解除処理を実行した場合、ウェイトは解除されません。

備考 n = 0, 1

14.5.8 割り込み要求 (INTIICAn)発生タイミングおよびウェイト制御

IICA コントロール・レジスタ n0 (IICCTLn0) のビット 3 (WTIMn) の設定で、表 14 - 2 に示すタイミングで INTIICAn が発生し、また、ウェイト制御を行います。

表 14 - 2 INTIICAn発生タイミングおよびウェイト制御

WTIMn	スレーブ動作時			マスタ動作時		
	アドレス	データ受信	データ送信	アドレス	データ受信	データ送信
0	9注1, 2	8注2	8注2	9	8	8
1	9注1, 2	9注2	9注2	9	9	9

注1. スレーブの INTIICAn 信号およびウェイトは、スレーブ・アドレス・レジスタ n (SVAn) に設定しているアドレスと一致したときにのみ、9クロック目の立ち下がりで発生します。

また、このとき、IICCTLn0 レジスタのビット 2 (ACKEn) の設定にかかわらず、アクノリッジが生成されます。拡張コードを受信したスレーブは8クロック目の立ち下がりでINTIICAnを発生します。

ただし、リスタート後にアドレス不一致になった場合には、9クロック目の立ち下がりでINTIICAnを発生しますが、ウェイトは発生しません。

注2. スレーブ・アドレス・レジスタ n (SVAn) と受信したアドレスが一致せず、かつ拡張コードを受信していない場合は、INTIICAn もウェイトも発生しません。

備考 表中の数字は、シリアル・クロックのクロック数を示しています。また、割り込み要求、ウェイト制御ともにシリアル・クロックの立ち下がりに同期します。

(1) アドレス送受信時

- ・ スレーブ動作時: WTIMn ビットにかかわらず、上記の注 1, 2 の条件により、割り込みおよびウェイト・タイミングが決まります。
- ・ マスタ動作時 : WTIMn ビットにかかわらず、割り込みおよびウェイト・タイミングは、9 クロック目の立ち下がりで発生します。

(2) データ受信時

- ・ マスタ／スレーブ動作時: WTIMn ビットにより、割り込みおよびウェイト・タイミングが決まります。

(3) データ送信時

- ・ マスタ／スレーブ動作時: WTIMn ビットにより、割り込みおよびウェイト・タイミングが決まります。

備考 n = 0, 1

(4) ウェイト解除方法

ウェイトの解除方法には次の4つがあります。

- ・ IICA シフト・レジスタ n (IICAn) へのデータ書き込み
- ・ IICA コントロール・レジスタ $n0$ (IICCTLn0) のビット5 (WRELn) のセット (ウェイト解除)
- ・ IICCTLn0 レジスタのビット1 (STTn) のセット (スタート・コンディションの生成)^注
- ・ IICCTLn0 レジスタのビット0 (SPTn) のセット (ストップ・コンディションの生成)^注

注 マスタのみ。

8 クロック・ウェイト選択 (WTIMn = 0) 時は、ウェイト解除前にアクノリッジの生成の有無を決定する必要があります。

(5) ストップ・コンディション検出

INTIICAn は、ストップ・コンディションを検出すると発生します (SPIEn = 1 のときのみ)。

14.5.9 アドレスの一致検出方法

I²C バス・モードでは、マスタがスレーブ・アドレスを送信することにより、特定のスレーブ・デバイスを選択できます。

アドレス一致は、ハードウェアで自動的に検出できます。マスタから送信されたスレーブ・アドレスとスレーブ・アドレス・レジスタ n (SVAn) に設定したアドレスが一致したとき、または拡張コードを受信した場合だけ、INTIICAn 割り込み要求が発生します。

14.5.10 エラーの検出

I²C バス・モードでは、送信中のシリアル・バス (SDAAn) の状態が、送信しているデバイスの IICA シフト・レジスタ n (IICAn) にも取り込まれるため、送信開始前と送信終了後の IICA データを比較することにより、送信エラーを検出できます。この場合、2つのデータが異なっていれば送信エラーが発生したものと判断します。

備考 $n = 0, 1$

14.5.11 拡張コード

- (1) 受信アドレスの上位4ビットが“0000”と“1111”のときを拡張コード受信として、拡張コード受信フラグ (EXCn)をセット(1)し、8クロック目の立ち下がりで割り込み要求 (INTIICAn)を発生します。
スレーブ・アドレス・レジスタ n (SVAn)に格納された自局アドレスは影響しません。
- (2) SVAn レジスタに“11110xx0”を設定されているときに、10ビット・アドレス転送でマスタから“11110xx0”が転送されてきた場合は、次のようになります。ただし割り込み要求 (INTIICAn)は、8クロック目の立ち下がりで発生します。

- ・ 上位4ビット・データの一致 : EXCn = 1
- ・ 7ビット・データの一致 : COIn = 1

備考 EXCn : IICAステータス・レジスタ n (IICSn)のビット5

COIn : IICAステータス・レジスタ n (IICSn)のビット4

- (3) 割り込み要求発生後の処理は、拡張コードに続くデータによって異なるため、ソフトウェアで行います。
スレーブ動作時に、拡張コードを受信した場合は、アドレス不一致でも通信に参加しています。
たとえば拡張コード受信後、スレーブとして動作したくない場合は、IICAコントロール・レジスタ n0 (IICCTLn0)のビット6 (LRELn) = 1に設定してください。次の通信待機状態にします。

表 14 - 3 主な拡張コードのビットの定義

スレーブ・アドレス	R/Wビット	説明
0000 000	0	ジェネラル・コール・アドレス
1111 0xx	0	10ビット・スレーブ・アドレス指定(アドレス認証時)
1111 0xx	1	10ビット・スレーブ・アドレス指定(アドレス一致後、リード・コマンド発行時)

備考1. 上記以外の拡張コードについては、NXP社発行のI²Cバスの仕様書を参照してください。

備考2. n = 0, 1

14.5.12 アービトレーション

複数のマスタがスタート・コンディションを同時に生成した場合 ($STDn = 1$ になる前に $STTn = 1$ にしたとき), データが異なるまでクロックの調整をしながら, マスタ通信を行います。この動作をアービトレーションと呼びます。

アービトレーションに負けたマスタは, アービトレーションに負けたタイミングで, IICA ステータス・レジスタ n ($IICSn$) のアービトレーション負けフラグ ($ALDn$) をセット (1) し, $SCLAn$, $SDAAn$ ラインともハイ・インピーダンス状態にしてバスを解放します。


アービトレーションに負けたことは, 次の割り込み要求発生タイミング (8 または 9 クロック目, ストップ・コンディション検出など) で, ソフトウェアで $ALDn = 1$ になっていることで検出します。

割り込み要求発生タイミングについては, 14.5.8 割り込み要求 ($INTIICAn$) 発生タイミングおよびウエイト制御を参照してください。

備考 $STDn$: IICA ステータス・レジスタ n ($IICSn$) のビット 1

$STTn$: IICA コントロール・レジスタ $n0$ ($IICCTLn0$) のビット 1

図 14 - 21 アービトレーション・タイミング例



備考 $n = 0, 1$

表 14 - 4 アービトレーション発生時の状態と割り込み要求発生タイミング

アービトレーション発生時の状態	割り込み要求発生タイミング
アドレス送信中	バイト転送後8または9クロック目の立ち下がり注1
アドレス送信後のリード／ライト情報	
拡張コード送信中	
拡張コード送信後のリード／ライト情報	
データ送信中	
データ送信後のアクノリッジ転送期間中	
データ転送中、リスタート・コンディション検出	
データ転送中、ストップ・コンディション検出	ストップ・コンディション生成時(SPIEn = 1時)注2
リスタート・コンディションを生成しようとしたがデータがロウ・レベル	バイト転送後8または9クロック目の立ち下がり注1
リスタート・コンディションを生成しようとしたがストップ・コンディション検出	ストップ・コンディション生成時(SPIEn = 1時)注2
ストップ・コンディションを生成しようとしたがデータがロウ・レベル	バイト転送後8または9クロック目の立ち下がり注1
リスタート・コンディションを生成しようとしたがSCLAnがロウ・レベル	

注1. WTIMnビット(IICAコントロール・レジスタ n0 (IICCTLn0)のビット3) = 1の場合には、9クロック目の立ち下がりタイミングで割り込み要求が発生します。WTIMn = 0 および拡張コードのスレーブ・アドレス受信時には、8クロック目の立ち下がりタイミングで割り込み要求が発生します。

注2. アービトレーションが起こる可能性がある場合、マスタ動作ではSPIEn = 1に設定してください。

備考1. SPIEn : IICAコントロール・レジスタ n0 (IICCTLn0)のビット 4

備考2. n = 0, 1

14.5.13 ウェイク・アップ機能

I²Cのスレーブ機能で、自局アドレスと拡張コードを受信したときに割り込み要求信号(INTIICAn)を発生する機能です。


アドレスが一致しないときは不要なINTIICAn信号を発生せず、効率よく処理できます。

スタート・コンディションを検出すると、ウェイク・アップ待機状態となります。マスタ(スタート・コンディションを生成した場合)でも、アービトレーション負けでスレーブになる可能性があるため、アドレスを送信しながらウェイク・アップ待機状態になります。

STOPモード状態時にウェイク・アップ機能を使用する場合には、WUPn = 1に設定してください。動作クロックに関係なくアドレス受信を行う事ができます。この場合も、自局アドレスおよび拡張コードを受信したときに割り込み要求信号(INTIICAn)を発生します。この割り込み発生後に命令でWUPnビットをクリア(0)することで通常動作に戻ります。


WUPn = 1に設定する場合のフローを図14 - 22に、アドレス一致によりWUPn = 0に設定する場合のフローを図14 - 23に示します。

図14 - 22 WUPn = 1を設定する場合のフロー



備考 n = 0, 1

図14 - 23 アドレス一致により WUPn = 0 に設定する場合のフロー (拡張コード受信含む)



また、シリアル・インタフェース IICA からの割り込み要求 (INTIICAn) 以外で STOP モードを解除する場合の処理は次のフローを行ってください。

• 次の IIC 通信をマスタとして動作させる場合：図14 - 24のフロー

• 次の IIC 通信をスレーブとして動作させる場合：


INTIICAn 割り込みで復帰した場合：

図14 - 23のフローと同じになります。

INTIICAn 割り込み以外の割り込みで復帰した場合： INTIICAn 割り込みが発生するまで WUPn = 1 のまま動作を継続してください。

備考 n = 0, 1

図 14 - 24 INTIICAn以外でSTOPモードが解除後にマスタとして動作させる場合



備考 n = 0, 1

14.5.14 通信予約

(1) 通信予約機能許可の場合(IICAフラグ・レジスタ n (IICFn)のビット0 (IICRSVn) = 0)

バスに不参加の状態、次にマスタ通信を行いたい場合は、通信予約を行うことにより、バス解放時にスタート・コンディションを送信できます。この場合のバスの不参加とは次の2つの状態を含みます。

- ・アービトレーションでマスタにもスレーブにもなれなかった場合
- ・拡張コードを受信してスレーブとして動作しない(アクノリッジを返さず、IICAコントロール・レジスタ n0 (IICCTLn0)のビット6 (LRELn) = 1で通信退避してバスを解放した)とき

バスに不参加の状態、IICCTLn0レジスタのビット1 (STTn)をセット(1)すると、バスが解放されたあと(ストップ・コンディション検出時)に、自動的にスタート・コンディションを生成し、ウェイト状態になります。

IICCTLn0レジスタのビット4 (SPIEn)をセット(1)し、割り込み要求信号 (INTIICAn)発生でバスの解放を検出(ストップ・コンディション検出)したあと、IICAシフト・レジスタ n (IICAn)にアドレスを書き込むと、自動的にマスタとしての通信を開始します。ストップ・コンディションを検出する前に、IICAnレジスタに書き込まれたデータは、無効です。

STTnビットをセット(1)したとき、スタート・コンディションとして動作するか通信予約として動作するかはバスの状態により決定されます。

- ・バスが解放されているとき スタート・コンディション生成
- ・バスが解放されていないとき(待機状態) 通信予約

通信予約として動作するのかどうかは、STTnビットをセット(1)し、ウェイト時間をとったあと、MSTS_nビット(IICAステータス・レジスタ n (IICSn)のビット7)で確認します。

ウェイト時間は、次の式から算出した時間をソフトウェアにより確保してください。

STTn = 1からMSTS_nフラグ確認までのウェイト時間：


$$(IICWLn \text{ の設定値} + IICWHn \text{ の設定値} + 4) / f_{MCK} + t_F \times 2$$

- 備考 1. IICWLn : IICA ロウ・レベル幅設定レジスタ n
 IICWHn : IICA ハイ・レベル幅設定レジスタ n
 t_F : SDAAn, SCLAn 信号の立ち下がり時間
 f_{MCK} : IICA 動作クロック周波数

備考 2. n = 0, 1

通信予約のタイミングを図14 - 25に示します。

図14 - 25 通信予約のタイミング



備考 IICAn : IICAシフト・レジスタ n
 STTn : IICAコントロール・レジスタ n0 (IICCTLn0)のビット1
 STDn : IICAステータス・レジスタ n (IICSn)のビット1
 SPDn : IICAステータス・レジスタ n (IICSn)のビット0

通信予約は図14 - 26に示すタイミングで受け付けられます。IICAステータス・レジスタ n (IICSn)のビット1 (STDn) = 1になったあと、ストップ・コンディション検出までにIICAコントロール・レジスタ n0 (IICCTLn0)のビット1 (STTn) = 1で通信予約をします。

図14 - 26 通信予約受け付けタイミング





図14 - 27に通信予約の手順を示します。

備考 n = 0, 1

図14 - 27 通信予約の手順



注1. ウェイト時間は次のようになります。

$$(\text{IICWLnの設定値} + \text{IICWHnの設定値} + 4) / \text{fMCK} + \text{tf} \times 2$$

注2. 通信予約動作時は、ストップ・コンディション割り込み要求でIICAシフト・レジスタn (IICAn)への書き込みを実行します。

備考1. STTn : IICAコントロール・レジスタn0 (IICCTLn0)のビット1

MSTSn : IICAステータス・レジスタn (IICSn)のビット7

IICAn : IICAシフト・レジスタn

IICWLn : IICAロウ・レベル幅設定レジスタn

IICWHn : IICAハイ・レベル幅設定レジスタn

tf : SDAAn, SCLAn信号の立ち下がり時間

fMCK : IICA動作クロック周波数

備考2. n = 0, 1

(2) 通信予約機能禁止の場合 (IICA フラグ・レジスタ n (IICFn) のビット 0 (IICRSVn) = 1)

バスが通信中で、この通信に不参加の状態では IICA コントロール・レジスタ n0 (IICCTLn0) のビット 1 (STTn) をセット (1) すると、この要求を拒絶しスタート・コンディションを生成しません。この場合のバスの不参加とは次の2つの状態を含みます。

- ・ アービトレーションでマスタにもスレーブにもなれなかった場合
- ・ 拡張コードを受信してスレーブとして動作しない (アクノリッジを返さず、IICCTLn0 レジスタのビット 6 (LRELn) = 1 で通信退避してバスを解放した) とき。

スタート・コンディションが生成されたかまたは拒絶されたかは、STCFn (IICFn レジスタのビット 7) で確認できます。STTn = 1 としてから STCFn がセット (1) されるまで f_{MCK} の 5 クロックの時間がかかりますので、ソフトウェアによりこの時間を確保してください。

備考 n = 0, 1

14.5.15 その他の注意事項

(1) STCENn = 0の場合

I²C動作許可(IICEn = 1)直後、実際のバス状態にかかわらず通信状態(IICBSYn = 1)と認識します。ストップ・コンディションを検出していない状態からマスタ通信を行おうとする場合は、まずストップ・コンディションを生成し、バスを解放してからマスタ通信を行ってください。

マルチマスタでは、バスが解放されていない(ストップ・コンディションを検出していない)状態では、マスタ通信を行うことができません。

ストップ・コンディションの生成は次の順番で行ってください。

- ① IICAコントロール・レジスタ n1 (IICCTLn1)を設定する
- ② IICAコントロール・レジスタ n0 (IICCTLn0)のビット7 (IICEn)をセット(1)する
- ③ IICCTLn0レジスタのビット0 (SPTn)をセット(1)する

(2) STCENn = 1の場合

I²C動作許可(IICEn = 1)直後、実際のバス状態にかかわらず解放状態(IICBSYn = 0)と認識しますので、1回目のスタート・コンディションを生成(STTn = 1)する場合は、ほかの通信を破壊しないようにバスが解放されていることを確認する必要があります。

(3) すでに他者との間でI²C通信が行われている場合

SDAAn端子がロウ・レベルで、かつSCLAn端子がハイ・レベルのときに、I²C動作を許可して通信に途中参加すると、I²CのマクロはSDAAn端子がハイ・レベルからロウ・レベルに変化したと認識(スタート・コンディショ検出)します。このときにバス上の値が拡張コードと認識できる値の場合は、アクノリッジを返し、他者との間のI²C通信を妨害してしまいます。これを回避するために、次の順番でI²Cを起動してください。

- ① IICCTLn0レジスタのビット4 (SPIEn)をクリア(0)し、ストップ・コンディショ検出による割り込み要求信号(INTIICAn)発生を禁止する
- ② IICCTLn0レジスタのビット7 (IICEn)をセット(1)し、I²Cの動作を許可する
- ③ スタート・コンディションを検出するまで待つ
- ④ アクノリッジを返すまで(IICEnビットをセット(1)してから、fMCKの4～72クロック)に、IICCTLn0レジスタのビット6 (LRELn)をセット(1)にし、強制的に検出を無効とする

(4) STTn, SPTnビット(IICCTLn0レジスタのビット1, 0)をセットしたあと、クリア(0)される前の再セットは禁止します。

(5) 送信予約をした場合には、SPIEnビット(IICCTLn0レジスタのビット4)をセット(1)してストップ・コンディショ検出で割り込み要求が発生するようにしてください。割り込み要求発生後に、IICAシフト・レジスタ n (IICAn)に通信データを書き込むことによって、転送が開始されます。ストップ・コンディショ検出で割り込みを発生させないと、スタート時には割り込み要求が発生しないため、ウェイト状態で停止します。ただし、ソフトウェアでMSTSnビット(IICAステータス・レジスタ n (IICSn)のビット7)を検出する場合には、SPIEnビットをセット(1)する必要はありません。

備考 n = 0, 1

14.5.16 通信動作

ここでは、次の3つの動作手順をフローとして示します。

(1) シングルマスタ・システムでのマスタ動作

シングルマスタ・システムで、マスタとして使用する場合のフローを示します。

このフローは大きく「初期設定」と「通信処理」に分かれています。起動時に「初期設定」部分を実行し、スレーブとの通信が必要になったら通信に必要な準備を行って「通信処理」部分を実行します。

(2) マルチマスタ・システムでのマスタ動作

I²Cバスのマルチマスタ・システムでは、通信に参加した段階ではバスが解放状態にあるか使用状態にあるかがI²Cバスの仕様だけでは判断できません。ここでは、一定(1フレーム)期間、データとクロックがハイ・レベルであれば、バスが解放状態としてバスに参加するようにしています。

このフローは大きく「初期設定」、「通信待ち」、「通信処理」に分かれています。ここでは、アービトレーションで負けてスレーブに指定された場合の処理は省略し、マスタとしての処理だけを示しています。起動時に「初期設定」部分を実行してバスに参加します。そのあとは「通信待ち」で、マスタとしての通信要求、またはスレーブとしての指定を待ちます。実際に通信を行うのは「通信処理」部分で、スレーブとのデータ送受信以外に、ほかのマスタとのアービトレーションにも対応しています。

(3) スレーブ動作

I²Cバスのスレーブとして使用する場合の例を示します。


スレーブの場合には、割り込みによって動作を開始します。起動時に「初期設定」部分を実行し、そのあとは通信待ちでINTIICAn割り込みの発生を待ちます。INTIICAn割り込みが発生すると、通信状態を判定し、フラグとしてメイン処理に引き渡します。

各フラグをチェックすることにより、必要な「通信処理」を行います。

備考 n = 0, 1

(1) シングルマスタ・システムでのマスタ動作

図 14 - 28 シングルマスタ・システムでのマスタ動作




注 通信している製品の仕様に準拠し、I²Cバスを解放(SCLAn, SDAAn端子 = ハイ・レベル)してください。たとえば、EEPROMがSDAAn端子にロウ・レベルを出力した状態であれば、SCLAn端子を出力ポートに設定し、SDAAn端子が定常的にハイ・レベルになるまで、出力ポートからクロック・パルスを出力してください。

備考1. 送信および受信フォーマットは、通信している製品の仕様に準拠してください。

備考2. n = 0, 1

(2) マルチマスタ・システムでのマスタ動作


図 14 - 29 マルチマスタ・システムでのマスタ動作(1/3)



注 一定期間(たとえば1フレーム分)、バス解放状態(CLDnビット = 1, DADnビット = 1)であることを確認してください。定常的にSDAAn端子がロウ・レベルの場合は、通信している製品の仕様に準拠し、I²Cバスを解放(SCLAn, SDAAn端子 = ハイ・レベル)するか判断してください。


備考 n = 0, 1

図14 - 29 マルチマスタ・システムでのマスタ動作(2/3)



注 ウェイト時間は次のようになります。

$$(\text{IICWLnの設定値} + \text{IICWHnの設定値} + 4) / \text{fMCK} + \text{tf} \times 2$$



備考1. IICWLn: IICA ロウ・レベル幅設定レジスタ n


IICWHn: IICA ハイ・レベル幅設定レジスタ n

tf: SDAAn, SCLAn 信号の立ち下がり時間

fMCK: IICA 動作クロック周波数

備考2. n = 0, 1

図 14 - 29 マルチマスタ・システムでのマスタ動作(3/3)



備考1. 送信および受信フォーマットは通信している製品の仕様に準拠してください。

備考2. マルチマスタ・システムでマスタとして使用する場合は、INTIICAn 割り込み発生ごとに MSTSn ビットをリードし、アービトレーション結果を確認してください。

備考3. マルチマスタ・システムでスレーブとして使用する場合は、INTIICAn 割り込み発生ごとに IICA ステータス・レジスタ n (IICSn), IICA フラグ・レジスタ n (IICFn) でステータスを確認して次に行う処理を決定してください。


備考4. n = 0, 1

(3) スレーブ動作

スレーブ動作の処理手順を次に示します。

基本的にスレーブの場合には、イベント・ドリブンでの動作となります。このため INTIICAn 割り込みによる処理(通信中のストップ・コンディション検出など、動作状態を大きく変更する必要がある処理)が必要となります。

この説明では、データ通信は拡張コードには対応しないものとします。また INTIICAn 割り込み処理では状態遷移の処理だけを行い、実際のデータ通信はメイン処理で行うものとします。



このため、次の3つのフラグを準備し、これを INTIICAn の代わりにメイン処理に渡すという方法で、データ通信処理を行います。

① 通信モード・フラグ

次の2つの通信状態を示します。

- ・クリア・モード： データ通信を行っていない状態
- ・通信モード： データ通信を行っている状態(有効アドレス検出～ストップ・コンディション検出、マスタからのアクノリッジ未検出、アドレス不一致)

② レディ・フラグ

データ通信が可能になったことを示します。通常のデータ通信では INTIICAn 割り込みと同じです。割り込み処理部でセットし、メイン処理部でクリアします。通信の開始時には、割り込み処理部でクリアしておきます。ただし、送信の最初のデータでは、レディ・フラグは割り込み処理部でセットされませんので、クリア処理をしないで最初のデータを送信することになります(アドレス一致自体が次のデータの要求と解釈します)。

③ 通信方向フラグ

通信の方向を示します。TRCn ビットの値と同じです。

備考 $n = 0, 1$


次にスレーブ動作でのメイン処理部の動作を示します。

シリアル・インタフェース IICA を起動し、通信可能状態になるのを待ちます。通信可能状態になったら、通信モード・フラグとレディ・フラグを使って通信を行います (ストップ・コンディションやスタート・コンディションの処理は割り込みで行いますので、ここではフラグで状態を確認します)。

送信ではマスタからアクノリッジがこなくなるまで送信動作を繰り返します。マスタからアクノリッジが戻らなかったら通信を完了します。

受信では必要な数のデータ受信し、通信完了したら次のデータでアクノリッジを戻さないようにします。その後、マスタはストップ・コンディションまたはリスタート・コンディションを生成します。これにより、通信状態から抜け出します。

図 14 - 30 スレーブ動作手順(1)



備考1. 送信および受信フォーマットは通信している製品の仕様に準拠してください。


備考2. n = 0, 1

スレーブのINTIICAn割り込みでの処理手順例を示します(ここでは拡張コードはないものとして処理します)。INTIICAn割り込みではステータスを確認して、次のように行います。

- ① ストップ・コンディションの場合、通信を終了します。
- ② スタート・コンディションの場合、アドレスを確認し、一致していなければ通信を終了します。
アドレスが一致していれば、モードを通信モードに設定し、ウェイトを解除して、割り込みから戻ります(レディ・フラグはクリアする)。
- ③ データ送受信の場合、レディ・フラグをセットするだけで、I²Cバスはウェイト状態のまま、割り込みから戻ります。

備考 上述の①～③は、図14-31 スレーブ動作手順(2)の①～③と対応しています。

図14-31 スレーブ動作手順(2)



備考 n = 0, 1

14.5.17 I²C 割り込み要求 (INTIICAn) の発生タイミング

次に、データの送受信、INTIICAn 割り込み要求信号発生タイミングと、INTIICAn 信号タイミングでの IICA ステータス・レジスタ n (IICSn) の値を示します。

備考 1. ST : スタート・コンディション

AD6-AD0 : アドレス

R/ $\overline{W}$: 転送方向指定

ACK : アクノリッジ

D7-D0 : データ


SP : ストップ・コンディション

備考 2. n = 0, 1

(1) マスタ動作


(a) Start ~ Address ~ Data ~ Data ~ Stop (送受信)

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1


(b) Start ~ Address ~ Data ~ Start ~ Address ~ Data ~ Stop (リスタート)

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1


(c) Start ~ Code ~ Data ~ Data ~ Stop (拡張コード送信)

(i) WTIMn = 0 のとき



備考 n = 0, 1

(ii) WTIMn = 1 のとき




備考 n = 0, 1

(2) スレーブ動作(スレーブ・アドレス受信時)


(a) Start ~ Address ~ Data ~ Data ~ Stop

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1


(b) Start ~ Address ~ Data ~ Start ~ Address ~ Data ~ Stop

(i) WTIMn = 0 のとき (リスタート後, SVAn 一致)



備考 n = 0, 1


(ii) WTIMn = 1 のとき (リスタート後, SVAn 一致)



備考 n = 0, 1


(c) Start ~ Address ~ Data ~ Start ~ Code ~ Data ~ Stop

(i) WTIMn = 0 のとき (リスタート後, アドレス不一致 (拡張コード))



備考 n = 0, 1


(ii) WTIMn = 1 のとき (リスタート後, アドレス不一致 (拡張コード))



備考 n = 0, 1


(d) Start ~ Address ~ Data ~ Start ~ Address ~ Data ~ Stop

(i) WTIMn = 0 のとき (リスタート後, アドレス不一致 (拡張コード以外))



備考 n = 0, 1

(ii) WTIMn = 1 のとき (リスタート後, アドレス不一致 (拡張コード以外))




備考 n = 0, 1

(3) スレーブ動作(拡張コード受信時)

拡張コード受信時は、常に通信に参加しています


(a) Start ~ Code ~ Data ~ Data ~ Stop

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1


(b) Start ~ Code ~ Data ~ Start ~ Address ~ Data ~ Stop

(i) WTIMn = 0 のとき (リスタート後, SVAn 一致)



備考 n = 0, 1


(ii) WTIMn = 1 のとき (リスタート後, SVAn 一致)



備考 n = 0, 1


(c) Start ~ Code ~ Data ~ Start ~ Code ~ Data ~ Stop

(i) WTIMn = 0 のとき (リスタート後, 拡張コード受信)



備考 n = 0, 1


(ii) WTIMn = 1 のとき (リスタート後, 拡張コード受信)



備考 n = 0, 1


(d) Start ~ Code ~ Data ~ Start ~ Address ~ Data ~ Stop

(i) WTIMn = 0 のとき (リスタート後, アドレス不一致 (拡張コード以外))



備考 n = 0, 1


(ii) WTIMn = 1 のとき (リスタート後, アドレス不一致 (拡張コード以外))



備考 n = 0, 1

(4) 通信不参加の動作

(a) Start ~ Code ~ Data ~ Data ~ Stop




備考 n = 0, 1

(5) アービトレーション負けの動作(アービトレーション負けのあと、スレーブとして動作)

マルチマスタ・システムでマスタとして使用する場合は、INTIICAn 割り込み要求信号の発生ごとに MSTSn ビットをリードし、アービトレーション結果を確認してください。


(a) スレーブ・アドレス・データ送信中にアービトレーションに負けた場合

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1

(b) 拡張コード送信中にアービトレーションに負けた場合

(i) WTIMn = 0 のとき



備考 n = 0, 1

(ii) WTIMn = 1 のとき

ST	AD6-AD0	R/W	ACK	D7-D0	ACK	D7-D0	ACK	SP
			▲1 ▲2		▲3		▲4	△5
▲1 : IICSn = 0110×010 B ▲2 : IICSn = 0010×110 B ▲3 : IICSn = 0010×100 B ▲4 : IICSn = 0010××00 B △5 : IICSn = 00000001 B								
備考 ▲ 必ず発生 △ SPIEn = 1 のときだけ発生 × 任意								

備考 n = 0, 1

(6) アービトレーション負けの動作(アービトレーション負けのあと、不参加)


マルチマスタ・システムでマスタとして使用する場合は、INTIICAn 割り込み要求信号の発生ごとに MSTSn ビットをリードし、アービトレーション結果を確認してください。

(a) スレーブ・アドレス・データ送信中にアービトレーションに負けた場合(WTIMn = 1 のとき)

ST	AD6-AD0	R/W	ACK	D7-D0	ACK	D7-D0	ACK	SP
			▲1					△2
▲1 : IICSn = 01000110 B △2 : IICSn = 00000001 B								
備考 ▲ 必ず発生 △ SPIEn = 1 のときだけ発生								

備考 n = 0, 1


(b) 拡張コード送信中にアービトレーションに負けた場合



備考 n = 0, 1


(c) データ転送時にアービトレーションに負けた場合

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1

(d) データ転送時にリスタート・コンディションで負けた場合

(i) 拡張コード以外(例 SVAn 不一致)



備考 n = 0, 1

(ii) 拡張コード

ST	AD6-AD0	R/ $\overline{W}$	ACK	D7-Dm	ST	AD6-AD0	R/ $\overline{W}$	ACK	D7-D0	ACK	SP
			▲1				▲2			△3	
▲1 : IICSn = 1000×110 B ▲2 : IICSn = 01100010 B ソフトウェアで LRELn = 1 を設定 △3 : IICSn = 00000001 B 備考 ▲ 必ず発生 △ SPIEn = 1 のときだけ発生 × 任意 m = 6-0											

備考 n = 0, 1


(e) データ転送時にストップ・コンディションで負けた場合

ST	AD6-AD0	R/ $\overline{W}$	ACK	D7-Dm	SP
			▲1		△2
▲1 : IICSn = 10000110 B △2 : IICSn = 01000001 B 備考 ▲ 必ず発生 △ SPIEn = 1 のときだけ発生 × 任意 m = 6-0					

備考 n = 0, 1


(f) リスタート・コンディションを発生しようとしたが、データがロウ・レベルでアービトレーションに負けた場合

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1


(g) リスタート・コンディションを発生しようとして、ストップ・コンディションでアービトレーションに負けた場合

(i) WTIMn = 0 のとき



備考 n = 0, 1


(ii) WTIMn = 1 のとき



備考 n = 0, 1


(h) ストップ・コンディションを発生しようとしたが、データがロウ・レベルでアービトレーションに負けた場合

(i) WTIMn = 0 のとき



備考 n = 0, 1

(ii) WTIMn = 1 のとき



備考 n = 0, 1

14.6 タイミング・チャート

I²C バス・モードでは、マスタがシリアル・バス上にアドレスを出力することで複数のスレーブ・デバイスの中から通信対象となるスレーブ・デバイスを1つ選択します。

マスタは、スレーブ・アドレスの次にデータの転送方向を示す TRCn ビット (IICA ステータス・レジスタ n (IICSn) のビット 3) を送信し、スレーブとのシリアル通信を開始します。

データ通信のタイミング・チャートを図 14 - 32 ~ 図 14 - 33 に示します。


シリアル・クロック (SCLAn) の立ち下がりに同期して IICA シフト・レジスタ n (IICAn) のシフト動作が行われ、送信データが SO ラッチに転送され、SDAAn 端子から MSB ファーストで出力されます。

また、SCLAn の立ち上がりで SDAAn 端子に入力されたデータが IICAn に取り込まれます。

備考 n = 0, 1

図14-32 マスタスレーブ通信例(マスタ:9クロック, スレーブ:9クロックでウェイト選択時)(1/4)

(1) スタート・コンディション～アドレス～データ



注1. マスタ側での送信時のウェイト解除は、WRELnビットのセットではなく、IICAnへのデータ書き込みで行ってください。

注2. SDAAn端子信号が立ち下がってからSCLAn端子信号が立ち下がるまでの時間は、標準モード設定時は4.0 μ s以上、ファースト・モード設定時は0.6 μ s以上です。

注3. スレーブ側での受信時のウェイト解除は、IICAn $\leftarrow$ FFHまたはWRELnビットのセットのどちらかで行ってください。

備考 n = 0, 1

図14 - 32 (1) スタート・コンディション～アドレス～データの①～⑥の説明を次に示します。

- ① マスタ側でスタート・コンディション・トリガがセット($STTn = 1$)されると、バス・データ・ライン($SDAAn$)が立ち下がり、スタート・コンディション($SCLAn = 1$ で $SDAAn = 1 \rightarrow 0$)が生成されます。その後、スタート・コンディションを検出すると、マスタ側はマスタ通信状態($MSTS_n = 1$)となり、ホールド時間経過後、バス・クロック・ラインが立ち下がり($SCLAn = 0$)、通信準備が完了となります。
- ② マスタ側でIICAシフト・レジスタ n ($IICAn$)にアドレス + W (送信)が書き込まれると、スレーブ・アドレスが送信されます。
- ③ スレーブ側では、受信したアドレスと自局のアドレス(SVA_n の値)が一致した場合注、ハードウェアによりACKがマスタ側へ送信されます。9クロック目の立ち上がり時に、マスタ側でACKが検出($ACKDn = 1$)されます。
- ④ 9クロック目の立ち下がり、マスタ側の割り込み($INTIICAn$: アドレス送信完了割り込み)が発生します。アドレスが一致したスレーブは、ウェイト($SCLAn = 0$)をかけ、割り込み($INTIICAn$: アドレス一致割り込み)が発生します注。
- ⑤ マスタ側がIICAnレジスタに送信データを書き込み、マスタ側によるウェイトを解除します。
- ⑥ スレーブ側がウェイトを解除($WRELn = 1$)すると、マスタ側からスレーブ側にデータ転送を開始します。

注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しませんが(NACK: $SDAAn = 1$)。また、スレーブ側の $INTIICAn$ 割り込み(アドレス一致割り込み)は発生せず、スレーブ側のウェイトもかかりません。

ただし、マスタ側はACK, NACKの両方に対して、 $INTIICAn$ 割り込み(アドレス送信完了割り込み)が発生します。

備考1. 図14 - 32～図14 - 32の①～⑫は、I²Cバスによるデータ通信の一連の操作手順です。

図14 - 32 (1)スタート・コンディション～アドレス～データでは手順①～⑥

図14 - 32 (2)アドレス～データ～データでは手順③～⑩


図14 - 32 (3)データ～データ～ストップ・コンディションでは手順⑦～⑫

について説明しています。

備考2. $n = 0, 1$

図14 - 32 マスタ→スレーブ通信例(マスタ : 9クロック, スレーブ : 9クロックでウェイト選択時) (2/4)

(2) アドレス～データ～データ



注1. マスタ側での送信時のウェイト解除は、WRELnビットのセットではなく、IICAnへのデータ書き込みで行ってください。

注2. スレーブ側での受信時のウェイト解除は、IICAn←FFHまたはWRELnビットのセットのどちらかで行ってください。

備考 n = 0, 1

図14-32 (2) アドレス～データ～データの③～⑩の説明を次に示します。

- ③ スレーブ側では、受信したアドレスと自局のアドレス(SVAnの値)が一致した場合^注、ハードウェアによりACKがマスタ側へ送信されます。9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ④ 9クロック目の立ち下がりで、マスタ側の割り込み(INTIICAn : アドレス送信完了割り込み)が発生します。アドレスが一致したスレーブはウェイト(SCLAn = 0)をかけ、割り込み(INTIICAn : アドレス一致割り込み)が発生します^注。
- ⑤ マスタ側がIICAシフト・レジスタn(IICAn)に送信データを書き込み、マスタ側によるウェイトを解除します。
- ⑥ スレーブ側がウェイトを解除(WRELn = 1)すると、マスタ側からスレーブ側にデータ転送を開始します。
- ⑦ データ転送完了後、スレーブ側はACKEn = 1なのでハードウェアによりACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ⑧ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるウェイト(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn : 転送完了割り込み)が発生します。
- ⑨ マスタ側がIICAnレジスタに送信データを書き込み、マスタ側によるウェイトを解除します。
- ⑩ スレーブ側が受信データを読み出して、ウェイトを解除(WRELn = 1)すると、マスタ側からスレーブ側にデータ転送を開始します。

注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しませんが(NACK : SDAA_n = 1)。また、スレーブ側のINTIICAn割り込み(アドレス一致割り込み)は発生せず、スレーブ側のウェイトもかかりません。

ただし、マスタ側はACK, NACKの両方に対して、INTIICAn割り込み(アドレス送信完了割り込み)が発生します。

備考1. 図14-32～図14-32の①～⑮は、I²Cバスによるデータ通信の一連の操作手順です。

図14-32 (1)スタート・コンディション～アドレス～データでは手順①～⑥


図14-32 (2)アドレス～データ～データでは手順③～⑩

図14-32 (3)データ～データ～ストップ・コンディションでは手順⑦～⑮

について説明しています。

備考2. n = 0, 1

図14 - 32 マスタスレーブ通信例(マスタ : 9クロック, スレーブ : 9クロックでウェイト選択時) (3/4)
 (3) データ～データ～ストップ・コンディション



注1. マスタ側での送信時のウェイト解除は、WRELnビットのセットではなく、IICAnへのデータ書き込みで行ってください。

注2. ストップ・コンディションの発行後、SCLAn端子信号が立ち上がってからストップ・コンディションが生成されるまでの時間は、標準モード設定時は4.0 μs以上、ファースト・モード設定時は0.6 μs以上です。

注3. スレーブ側での受信時のウェイト解除は、IICAn←FFHまたはWRELnビットのセットのどちらかで行ってください。

備考 n = 0, 1

図14-32 (3) データ～データ～ストップ・コンディションの⑦～⑮の説明を次に示します。

- ⑦ データ転送完了後、スレーブ側はACKEn = 1なのでハードウェアによりACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ⑧ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるウェイト(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn : 転送完了割り込み)が発生します。
- ⑨ マスタ側がIICAシフト・レジスタn (IICAn)に送信データを書き込み、マスタ側によるウェイトを解除します。
- ⑩ スレーブ側が受信データを読み出して、ウェイトを解除(WRELn = 1)すると、マスタ側からスレーブ側にデータ転送を開始します。
- ⑪ データ転送完了後、スレーブ側(ACKEn = 1)のハードウェアによりACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ⑫ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるウェイト(SCLAn = 0)がかかり、マスタ側、スレーブ側で割り込み(INTIICAn : 転送完了割り込み)が発生します。
- ⑬ スレーブ側が受信データを読み出し、ウェイトを解除(WRELn = 1)します。
- ⑭ マスタ側でストップ・コンディション・トリガをセット(SPTn = 1)すると、バス・データ・ラインがクリア(SDAAn = 0)され、バス・クロック・ラインがセット(SCLAn = 1)され、ストップ・コンディション・セットアップ時間経過後、バス・データ・ラインがセット(SDAAn = 1)されることでストップ・コンディション(SCLAn = 1でSDAAn = 0→1)が生成されます。
- ⑮ ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出され、スレーブ側で割り込み(INTIICAn : ストップ・コンディション割り込み)が発生します。

備考1. 図14-32～図14-32の①～⑮は、I²Cバスによるデータ通信の一連の操作手順です。

図14-32 (1)スタート・コンディション～アドレス～データでは手順①～⑥

図14-32 (2)アドレス～データ～データでは手順③～⑩


図14-32 (3)データ～データ～ストップ・コンディションでは手順⑦～⑮

について説明しています。

備考2. n = 0, 1

図14-32 マスタスレーブ通信例(マスタ:9クロック, スレーブ:9クロックでウェイト選択時)(4/4)

(4) データ～リスタート・コンディション～アドレス



注1. リスタート・コンディションの発行後, SCLAn 端子信号が立ち上がってからスタート・コンディションが生成される時間は, 標準モード設定時は4.7 μ s以上, ファースト・モード設定時は0.6 μ s以上です。

注2. スレーブ側での受信時のウェイト解除は, IICAn $\leftarrow$ FFHまたはWRELnビットのセットのどちらかで行ってください。

備考 n = 0, 1


図 14 - 32 (4) データ～リスタート・コンディション～アドレスの動作説明を次に示します。手順⑦, ⑧の動作後, <1>～<3>の動作を行います。それにより, 手順③のデータの送信手順に戻ります。

- ⑦ データ転送完了後, スレーブ側は $ACKEn = 1$ なのでハードウェアにより ACK がマスタ側へ送信され, 9 クロック目の立ち上がり時に, マスタ側で ACK が検出 ($ACKDn = 1$) されます。
- ⑧ 9 クロック目の立ち下がりで, マスタ側とスレーブ側によるウェイト ($SCLAn = 0$) がかかり, マスタ側, スレーブ側で割り込み (INTIICAn : 転送完了割り込み) が発生します。
- <1> スレーブ側が受信データを読み出して, ウェイトを解除 ($WRELn = 1$) します。
- <2> マスタ側で再度スタート・コンディション・トリガがセット ($STTn = 1$) されると, バス・クロック・ラインが立ち上がり ($SCLAn = 1$), リスタート・コンディション・セットアップ時間後バス・データ・ライン ($SDAAn = 0$) が立ち下がり, スタート・コンディション ($SCLAn = 1$ で $SDAAn = 1 \rightarrow 0$) が生成されます。その後, スタート・コンディションを検出すると, ホールド時間経過後, バス・クロック・ラインが立ち下がり ($SCLAn = 0$), 通信準備が完了となります。
- <3> マスタ側が IICA シフト・レジスタ n (IICAn) にアドレス + R/W (送信) を書き込むと, スレーブ・アドレスが送信されます。

備考 $n = 0, 1$

図14-33 スレーブ→マスタ通信例(マスタ:8クロック, スレーブ:9クロックでウェイト選択時)(1/3)

(1) スタート・コンディション～アドレス～データ



注1. マスタ側での受信時ウェイト解除は、IICAn←FFHまたはWRELnビットのセットのどちらかで行ってください。

注2. SDAAn端子信号が立ち下がってから SCLAn端子信号が立ち下がるまでの時間は、標準モード設定時は4.0 μs以上、ファースト・モード設定時は0.6 μs以上です。

注3. スレーブ側での送信時のウェイト解除は、WRELnビットのセットではなく、IICAnへのデータ書き込みで行ってください。

備考 n = 0, 1

図14-33 (1) スタート・コンディション～アドレス～データの①～⑦の説明を次に示します。

- ① マスタ側でスタート・コンディション・トリガがセット($STTn = 1$)されると、バス・データ・ライン($SDAAn$)が立ち下がり、スタート・コンディション($SCLAn = 1$ で $SDAAn = 1 \rightarrow 0$)が生成されます。その後、スタート・コンディションを検出すると、マスタ側はマスタ通信状態($MSTSn = 1$)となり、ホールド時間経過後、バス・クロック・ラインが立ち下がり($SCLAn = 0$)、通信準備が完了となります。
- ② マスタ側でIICAシフト・レジスタ n ($IICAn$)にアドレス + R (受信)が書き込まれると、スレーブ・アドレスが送信されます。
- ③ スレーブ側で、受信したアドレスと自局のアドレス (SVA_n の値) が一致した場合注、ハードウェアによりACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出($ACKDn = 1$)されます。
- ④ 9クロック目の立ち下がり、マスタ側の割り込み($INTIICAn$: アドレス送信完了割り込み)が発生します。アドレスが一致したスレーブはウェイト($SCLAn = 0$)をかけ、割り込み($INTIICAn$: アドレス一致割り込み)が発生します注。
- ⑤ マスタ側のウェイト・タイミグを8クロック目に($WTIMn = 0$)に変更します。
- ⑥ スレーブ側がIICAnレジスタに送信データを書き込み、スレーブ側によるウェイトを解除します。
- ⑦ マスタ側がウェイトを解除($WRELn = 1$)して、スレーブからのデータ転送を開始します。

注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しませんが(NACK: $SDAAn = 1$)。また、スレーブ側の $INTIICAn$ 割り込み(アドレス一致割り込み)は発生せず、スレーブ側のウェイトもかかりません。

ただし、マスタ側はACK, NACKの両方に対して、 $INTIICAn$ 割り込み(アドレス送信完了割り込み)が発生します。

備考1. 図14-33～図14-33の①～⑯は、I²Cバスによるデータ通信の一連の操作手順です。

図14-33 (1)スタート・コンディション～アドレス～データでは手順①～⑦

図14-33 (2)アドレス～データ～データでは手順③～⑫

図14-33 (3)データ～データ～ストップ・コンディションでは手順⑧～⑲

について説明しています。

備考2. $n = 0, 1$

図14-33 スレーブ→マスタ通信例(マスタ:8クロック, スレーブ:9クロックでウェイト選択時)(2/3)

(2) アドレス～データ～データ




図14-33 (2) アドレス～データ～データの③～⑫の説明を次に示します。

- ③ スレーブ側で、受信したアドレスと自局のアドレス (SVAn の値) が一致した場合注、ハードウェアにより ACKがマスタ側へ送信され、9クロック目の立ち上がり時に、マスタ側でACKが検出(ACKDn = 1)されます。
- ④ 9クロック目の立ち下がりで、マスタ側の割り込み(INTIICAn : アドレス送信完了割り込み)が発生します。アドレスが一致したスレーブはウェイト(SCLAn = 0)をかけ、割り込み(INTIICAn : アドレス一致割り込み)が発生します注。
- ⑤ マスタ側はウェイト・タイミングを8クロック目に(WTIMn = 0)に変更します。
- ⑥ スレーブ側がIICAシフト・レジスタn(IICAn)に送信データを書き込み、スレーブ側によるウェイトを解除します。
- ⑦ マスタ側がウェイトを解除(WRELn = 1)して、スレーブからのデータ転送を開始します。
- ⑧ 8クロック目の立ち下がりで、マスタ側によるウェイト(SCLAn = 0)がかかり、マスタ側の割り込み(INTIICAn : 転送完了割り込み)が発生し、マスタ側ACKEn = 1なのでハードウェアによりACKがスレーブ側へ送信されます。
- ⑨ マスタ側は受信したデータを読み出して、ウェイトを解除(WRELn = 1)します。
- ⑩ 9クロック目の立ち上がり時に、スレーブ側でACKが検出(ACKDn = 1)されます。
- ⑪ 9クロック目の立ち下がりで、スレーブ側によるウェイト(SCLAn = 0)がかかり、スレーブ側は割り込み(INTIICAn : 転送完了割り込み)が発生します。
- ⑫ スレーブ側がIICAnレジスタに送信データを書き込むと、スレーブ側によるウェイトが解除され、スレーブ→マスタにデータ転送を開始します。

注 送信したアドレスとスレーブのアドレスが不一致の場合は、スレーブ側はACKをマスタ側へ返しませんが(NACK : SDAAn = 1)。また、スレーブ側のINTIICAn割り込み(アドレス一致割り込み)は発生せず、スレーブ側のウェイトもかかりません。

ただし、マスタ側はACK, NACKの両方に対して、INTIICAn割り込み(アドレス送信完了割り込み)が発生します。

備考1. 図14-33～図14-33の①～⑫は、I²Cバスによるデータ通信の一連の操作手順です。

図14-33 (1)スタート・コンディション～アドレス～データでは手順①～⑦

図14-33 (2)アドレス～データ～データでは手順③～⑫


図14-33 (3)データ～データ～ストップ・コンディションでは手順⑧～⑫

について説明しています。

備考2. n = 0, 1

図14 - 33 スレーブ→マスタ通信例(マスタ：8→9クロック，スレーブ：9クロックでウェイト選択時) (3/3)

(3) データ～データ～ストップ・コンディション



注1. ウェイト解除は、 $II CAn \leftarrow FFH$ または $WRELn$ ビットのセットのどちらかで行ってください。

注2. ストップ・コンディションの発行後、SCLAn端子信号が立ち上がってからストップ・コンディションが生成されるまでの時間は、標準モード設定時は4.0 μ s以上、ファースト・モード設定時は0.6 μ s以上です。

注3. スレーブ側での送信時のウェイト解除は、WRENビットのセットではなく、IICAnへのデータ書き込みで行ってください。

注4. スレーブ側での送信時のウェイトをWRELnビットのセットで解除すると、TRCnビットはクリアされます。

備考 $n = 0, 1$

図14-33 (3) データ～データ～ストップ・コンディションの⑧～⑱の説明を次に示します。

- ⑧ 8クロック目の立ち下がりで、マスタ側によるウェイト($SCLAn = 0$)がかかり、マスタ側の割り込み (INTIICAn: 転送完了割り込み)が発生し、マスタ側は $ACKEn = 0$ なので、ハードウェアによりACKがスレーブ側へ送信されます。
- ⑨ マスタ側は受信したデータを読み出して、ウェイトを解除($WRELn = 1$)します。
- ⑩ 9クロック目の立ち上がり時に、スレーブ側でACKが検出($ACKDn = 1$)されます。
- ⑪ 9クロック目の立ち下がりで、スレーブ側によるウェイト($SCLAn = 0$)がかかり、スレーブ側は割り込み (INTIICAn: 転送完了割り込み)が発生します。
- ⑫ スレーブ側がIICAシフト・レジスタn(IICAn)に送信データを書き込むと、スレーブ側によるウェイトが解除され、スレーブ→マスタにデータ転送を開始します。
- ⑬ 8クロック目の立ち下がりで、マスタ側の割り込み (INTIICAn: 転送完了割り込み)が発生し、マスタ側によるウェイト ($SCLAn = 0$)がかかります。ACK制御 ($ACKEn = 1$) されているので、この段階でのバス・データ・ラインはロウ・レベル ($SDAAn = 0$) となります。
- ⑭ マスタ側はNACK応答に設定 ($ACKEn = 0$) し、ウェイト・タイミングを9クロック目ウェイト ($WTIMn = 1$) に変更します。
- ⑮ マスタ側がウェイトを解除 ($WRELn = 1$) すると、スレーブ側は9クロック目の立ち上がりでNACKを検出 ($ACKDn = 0$) します。
- ⑯ 9クロック目の立ち下がりで、マスタ側とスレーブ側によるウェイト ($SCLAn = 0$)がかかり、マスタ側、スレーブ側で割り込み (INTIICAn: 転送完了割り込み)が発生します。
- ⑰ マスタ側でストップ・コンディション発行 ($SPTn = 1$) すると、バス・データ・ラインがクリア ($SDAAn = 0$) され、マスタ側のウェイトが解除されます。その後、マスタ側はバス・クロック・ラインがセット ($SCLAn = 1$) されるまで待機します。
- ⑱ スレーブ側はNACKを確認して、送信を止めて通信を完了するためにウェイトを解除 ($WRELn = 1$) します。スレーブによるウェイトが解除されると、バス・クロック・ラインがセット ($SCLAn = 1$) されます。
- ⑲ マスタ側はバス・クロック・ラインがセット ($SCLAn = 1$) されたことを確認すると、ストップ・コンディション・セットアップ時間経過後、バス・データ・ラインをセット ($SDAAn = 1$) してストップ・コンディション ($SCLAn = 1$ で $SDAAn = 0 \rightarrow 1$) を発行します。ストップ・コンディションが生成されると、スレーブ側でストップ・コンディションが検出され、スレーブ側で割り込み (INTIICAn: ストップ・コンディション割り込み)が発生します。

備考1. 図14-33～図14-33の①～⑱は、I²Cバスによるデータ通信の一連の操作手順です。

図14-33 (1)スタート・コンディション～アドレス～データでは手順①～⑦

図14-33 (2)アドレス～データ～データでは手順③～⑫

図14-33 (3)データ～データ～ストップ・コンディションでは手順⑧～⑱

について説明しています。

備考2. $n = 0, 1$

第15章 データ演算回路(DOC)

15.1 概要

データ演算回路(DOC)は、16ビットのデータを比較、加算または減算をする機能です。


表15-1にデータ演算回路の仕様を示します。データ演算回路のブロック図を図15-1に示します。

16ビットのデータを比較し、選択した条件に該当する場合に割り込みを発生させることができます。

表15-1 データ演算回路の仕様

項目	仕様
データ演算機能	16ビットデータの比較、加算、または減算
消費電力低減機能	モジュールストップ状態への設定が可能
割り込み	- データ比較の結果が一致または不一致のとき - データ加算の結果がFFFFHより大きくなったとき - データ減算の結果が0000Hより小さくなったとき

図15-1 データ演算回路のブロック図



DOCR : DOCコントロールレジスタ

DODIR : DOCデータインプットレジスタ

DODSR : DOCデータセッティングレジスタ

15.2 データ演算回路を制御するレジスタ

表15-2にデータ演算回路を制御するレジスタを示します。

表15-2 データ演算回路を制御するレジスタ

レジスタ名	シンボル
周辺イネーブル・レジスタ2	PER2
周辺リセット制御レジスタ2	PRR2
DOCコントロールレジスタ	DOCR
DOCデータインプットレジスタ	DODIR
DOCデータセッティングレジスタ	DODSR

15.2.1 周辺イネーブル・レジスタ2 (PER2)

PER2レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

データ演算回路を使用するときは、必ずビット5 (DOCEN)を1に設定してください。

PER2レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図15-2 周辺イネーブル・レジスタ2 (PER2)のフォーマット

アドレス : F00FCH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER2	TMKAEN	0	DOCEN	0	0	0	0	TKB0EN

DOCEN	データ演算回路の入カクロック供給の制御
0	入カクロック供給停止 ・データ演算回路で使用するSFRへのライト不可、リードした場合は0Hが読めます。ただし、初期化はされていません。 ^注
1	入カクロック供給 ・データ演算回路で使用するSFRへのリード／ライト可

注 データ演算回路およびデータ演算回路で使用するSFRを初期化する場合、PRR2のビット5 (DOCRES)を使用してください。

注意1. 次のビットには必ず“0”を設定してください。

ビット1～4, 6

注意2. 各周辺機能が動作許可の状態、PER2レジスタの対象ビットを切り替えしないでください。PER2による設定は、PER2に割り当てている各周辺機能が停止している状態で切り替えてください。

15.2.2 周辺リセット制御レジスタ2 (PRR2)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR2レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

データ演算回路をリセットする場合は、必ずビット5 (DOCRES)を1に設定してください。

PRR2レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR2レジスタは00Hになります。

図15-3 周辺リセット制御レジスタ2 (PRR2)のフォーマット

アドレス : F00FDH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR2	TMKARES	0	DOCRES	0	0	0	0	TKB0RES
DOCRES	データ演算回路のリセット制御							
0	データ演算回路のリセット解除							
1	データ演算回路はリセット状態							

15.2.3 DOCコントロールレジスタ(DOCR)

DOCRレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

図 15 - 4 DOCコントロールレジスタ(DOCR)のフォーマット

アドレス : F0511H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
DOCR	0	DOPCFCL	DOPCF	DOPCIE	0	DCSEL	OMS1	OMS0

DOPCFCL	DOPCF クリア	
0	何もしない	
1	DOPCF フラグをクリア	

本ビットを“1”にするとDOPCF フラグをクリアします。

読むと“0”が読めます。

DOPCF	データ 演算回路フラグ	
0	DOPCFCL ビットに“1”を書き込んだとき	
1	・ DCSEL ビットで選択した条件になったとき ・ データ加算の結果がFFFFHより大きくなったとき ・ データ減算の結果が0000Hより小さくなったとき	

演算結果を示します。

DOPCIE	データ 演算回路割り込み許可	
0	データ 演算回路割り込み無効	
1	データ 演算回路割り込み有効	

本ビットが“1”の場合、データ 演算回路割り込みを許可します。

DCSEL	検出条件選択	
0	不一致を検出する。	
1	一致を検出する。	

データ比較モード選択時のみ有効です。

本ビットの設定によりデータ比較モード時の結果の検出条件を選択します。

OMS1	OMS0	動作モード選択
0	0	データ比較モード
0	1	データ加算モード
1	0	データ減算モード
1	1	設定禁止

本ビットの設定によりデータ 演算回路の動作モードを選択します。

注意 ビット3, 7には、必ず“0”を設定してください。

15.2.4 DOCデータインプットレジスタ(DODIR)

DODIR レジスタは、演算対象の16ビットのデータを格納する16ビットの読み出し／書き込み可能なレジスタです。

図15-5 DOCデータインプットレジスタ(DODIR)のフォーマット

アドレス : F0512H リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DODIR																

15.2.5 DOCデータセッティングレジスタ(DODSR)

DODSR レジスタは、16ビットの読み出し／書き込み可能なレジスタです。データ比較モードでは、基準となる16ビットのデータを格納します。また、データ加算モードおよびデータ減算モードでは、演算結果を格納します。

図15-6 DOCデータセッティングレジスタ(DODSR)のフォーマット

アドレス : F0514H リセット時 : 0000H R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DODSR																

15.3 動作説明

15.3.1 データ比較モード

図15-7にデータ比較モードの動作例を示します。


データ演算回路は、データ比較モード時、以下のように動作します。

以下はDCSEL = 0 (データ比較の結果、不一致を検出)設定時の動作例です。

- (1) DOCRレジスタのOMS1, 0ビットに“00B”を書き込むと、データ比較モードになります。
- (2) DODSRレジスタに基準となる16ビットのデータを設定します。
- (3) DODIRレジスタに比較する16ビットのデータを書き込みます。
- (4) すべての比較するデータの書き込みが完了するまで、DODIRレジスタに比較する16ビットのデータを書き込みます。
- (5) DODIRレジスタに書き込まれたデータが、DODSRレジスタに設定されているデータと一致しなかった^注とき、DOCRレジスタのDOPCFフラグが“1”になります。また、DOCRレジスタのDOPCIEビットが“1”の場合は、データ演算回路割り込みが発生します。

注 DOCRレジスタのDCSEL = 0の場合

図15-7 データ比較モードの動作例



15.3.2 データ加算モード


図15-8にデータ加算モードの動作例を示します。

データ演算回路は、データ加算モード時、以下のように動作します。

- (1) DOCRレジスタのOMS1,0ビットに“01B”を書き込むと、データ加算モードになります。
- (2) DODSRレジスタに初期値として16ビットのデータを設定します。
- (3) DODIRレジスタに加算する16ビットのデータを書き込みます。演算結果はDODSRレジスタに格納されます。
- (4) すべての加算するデータの書き込みが完了するまで、DODIRレジスタに加算する16ビットのデータを書き込みます。
- (5) 演算結果が“FFFFH”よりも大きくなったときDOCRレジスタのDOPCFフラグが“1”になります。

また、DOCRレジスタのDOPCIEビットが“1”の場合は、データ演算回路割り込みが発生します。

図15-8 データ加算モードの動作例



15.3.3 データ減算モード


図15-9にデータ減算モードの動作例を示します。

データ演算回路は、データ減算モード時、以下のように動作します。

- (1) DOCRレジスタのOMS1, 0ビットに“10B”を書き込むと、データ減算モードになります。
- (2) DODSRレジスタに初期値として16ビットのデータを設定します。
- (3) DODIRレジスタに減算する16ビットのデータを書き込みます。演算結果はDODSRレジスタに格納されます。
- (4) すべての減算するデータの書き込みが完了するまで、DODIRレジスタに減算する16ビットのデータを書き込みます。
- (5) 演算結果が“0000H”よりも小さくなったときDOCRレジスタのDOPCFフラグが“1”になります。

また、DOCRレジスタのDOPCIEビットが“1”の場合は、データ演算回路割り込みが発生します。

図15-9 データ減算モードの動作例



15.4 割り込み要求

データ演算回路が生成する割り込み要求には、データ演算回路割り込みがあります。割り込み要因が発生するとデータ演算回路フラグが“1”になります。表15-3に割り込み要求の内容を示します。

表15-3 データ演算回路割り込み要求

割り込み要求	データ演算回路フラグ	割り込み発生タイミング
データ演算回路割り込み	DOPCF	- データ比較の結果が一致または不一致のとき - データ加算の結果がFFFFHより大きくなったとき - データ減算の結果が0000Hより小さくなったとき

第16章 A/Dコンバータ

A/Dコンバータのアナログ入力チャネル数は、製品によって異なります。

	10ピン	16ピン	20ピン	24, 25ピン
アナログ入力 チャネル	3ch (ANI0-2)	8ch (ANI0-3, ANI18, ANI20-22)	10ch (ANI0-ANI3, ANI16-ANI18, ANI20-ANI22)	11ch (ANI0-ANI3, ANI16-ANI22)

16.1 A/Dコンバータの機能

A/Dコンバータは、アナログ入力をデジタル値に変換するコンバータで、最大11チャネルのA/Dコンバータ・アナログ入力 (ANI0-ANI3, ANI16-ANI22) を制御できる構成になっています。A/Dコンバータ・モード・レジスタ2 (ADM2)のADTYPビットにより、10ビット分解能と8ビット分解能を選択できます。

A/Dコンバータには、次のような機能があります。


- 10ビット/8ビット分解能A/D変換

ANI0-ANI3, ANI16-ANI22からアナログ入力を1チャネル選択し、10ビット/8ビット分解能のA/D変換動作を繰り返します。A/D変換を1回終了するたびに、割り込み要求(INTAD)が発生します(セレクト・モード時の場合)。

下記のモードの組み合わせにより、様々なA/D変換モードを設定することが可能です。

トリガ・モード	ソフトウェア・トリガ	ソフトウェア操作で、変換動作を開始します。
	ハードウェア・トリガ・ ノーウェイト・モード	ハードウェア・トリガを検出することにより、変換動作を開始します。
	ハードウェア・トリガ・ ウェイト・モード	パワー・オフでの変換待機状態でハードウェア・トリガを検出することにより、パワー・オンとなり、A/D電源安定待ち時間経過後に自動的に変換動作を開始します。SNOOZEモード機能を使用する時は、ハードウェア・トリガ・ウェイト・モードを選択してください。
チャンネル選択モード	セレクト・モード	アナログ入力を1チャンネル選択し、A/D変換します。
	スキャン・モード	4チャンネルのアナログ入力を順番にA/D変換します。ANI0-ANI3のうち連続した4チャンネルをアナログ入力に選択できます。
変換動作モード	ワンショット変換モード	選択したチャンネルを1回A/D変換します。
	連続変換モード	選択したチャンネルをソフトウェアで停止するまで、連続してA/D変換します。
動作電圧モード	標準1／標準2モード	$2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ の動作電圧範囲で変換動作する時に選択します。
	低電圧1／低電圧2モード	$1.6\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ の動作電圧範囲で変換動作が可能です。 低電圧時に変換動作する時に選択します。低電圧動作のため、変換動作時に内部ゲート昇圧しています。
サンプリング時間の選択	サンプリング・クロック数： 7 f _{AD}	標準1／低電圧1モードのサンプリング時間は、変換クロック (f _{AD}) の7クロックです。アナログ入力源の出力インピーダンスが高くサンプリング時間を長くしたい時に選択します。
	サンプリング・クロック数： 5 f _{AD}	標準2／低電圧2モードのサンプリング時間は、変換クロック (f _{AD}) の5クロックです。アナログ入力源の出力インピーダンスが低いなどサンプリング時間が十分確保できている時に選択します。

図 16 - 1 A/Dコンバータのブロック図



備考 この図のアナログ入力端子は、25ピン製品の場合です。

16.2 A/Dコンバータの構成

A/Dコンバータは、次のハードウェアで構成しています。

(1) ANI0-ANI3, ANI16-ANI22端子

A/Dコンバータの11チャンネルのアナログ入力端子です。A/D変換するアナログ信号を入力します。アナログ入力として選択した端子以外は、入出力ポートとして使用できます。

(2) サンプル&ホールド回路

入力回路から順次送られてくるアナログ入力電圧を1つ1つサンプリングし、A/D電圧コンパレータに送ります。A/D変換動作中は、サンプリングしたアナログ入力電圧を保持します。

(3) A/D電圧コンパレータ

比較電圧生成回路の電圧タップから発生した電圧と、アナログ入力電圧をA/D電圧コンパレータで比較します。比較した結果、アナログ入力電圧がリファレンス電圧($1/2 AV_{REF}$)より大きい場合には、逐次変換レジスタ(SAR)の最上位ビット(MSB)をセットします。アナログ入力電圧がリファレンス電圧($1/2 AV_{REF}$)より小さい場合には、SARレジスタのMSBビットをリセットします。

次にSARレジスタのビット8が自動的にセットされ、次の比較に移ります。ここではすでに結果がセットされているビット9の値によって、比較電圧生成回路の電圧タップが選択されます

ビット9 = 0 : ($1/4 AV_{REF}$)

ビット9 = 1 : ($3/4 AV_{REF}$)

比較電圧生成回路の電圧タップとアナログ入力電圧を比較し、その結果でSARレジスタのビット8を操作します。

アナログ入力電圧 $\geq$ 比較電圧生成回路の電圧タップ : ビット8 = 1

アナログ入力電圧 $\leq$ 比較電圧生成回路の電圧タップ : ビット8 = 0

このような比較をSARレジスタのビット0まで続けます。

8ビット分解能でA/D変換する場合は、SARレジスタのビット2まで続けます。

備考 AV_{REF} : A/Dコンバータの+側基準電圧。 AV_{REFP} , 内部基準電圧(1.45 V), V_{DD} から選択可能です。

(4) 比較電圧生成回路

アナログ入力より入力された電圧の比較電圧を生成します。

(5) 逐次変換レジスタ (SAR : Successive Approximation Register)

SARレジスタは、比較電圧生成回路からの電圧タップの値がアナログ入力端子の電圧値と一致するデータを、最上位ビット(MSB)から1ビットずつ設定するレジスタです。

SARレジスタの最下位ビット(LSB)まで設定すると(A/D変換終了)、そのSARレジスタの内容(変換結果)は、A/D変換結果レジスタ(ADCR)に保持されます。また、指定されたすべてのA/D変換が終了すると、A/D変換終了割り込み要求信号(INTAD)が発生します。

(6) 10ビットA/D変換結果レジスタ(ADCR)

A/D変換が終了するたびに、逐次変換レジスタから変換結果がロードされ、A/D変換結果を上位10ビットに保持します(下位6ビットは0に固定)。

(7) 8ビットA/D変換結果レジスタ(ADCRH)

A/D変換が終了するたびに、逐次変換レジスタから変換結果がロードされ、A/D変換結果の上位8ビットを格納します。

(8) 制御回路

A/D変換するアナログ入力の変換時間、変換動作の開始/停止などを制御します。A/D変換が終了した場合、A/D変換結果上限値/下限値比較回路を通りINTADが発生します。

(9) AVREFP端子

外部から基準電圧(AVREFP)を入力する端子です。

AVREFPをA/Dコンバータの+側基準電圧として使用する場合は、A/Dコンバータ・モード・レジスタ2(ADM2)のADREFP1ビットに0を、ADREFP0ビットに1を設定してください。

AVREFPと一側基準電圧(AVREFM/VSS)間にかかる電圧に基づいて、ANI2-ANI3、ANI16-ANI22に入力されるアナログ信号をデジタル信号に変換します。

A/Dコンバータの+側基準電圧には、AVREFPのほかにVDDと内部基準電圧(1.45 V)を選択することが可能です。

(10) AVREFM端子

外部から基準電圧(AVREFM)を入力する端子です。AVREFMをA/Dコンバータの一側基準電圧として使用する場合は、ADM2レジスタのADREFMビットをセット(1)してください。

A/Dコンバータの一側基準電圧には、AVREFMのほかにVSSを選択することが可能です。

16.3 A/Dコンバータを制御するレジスタ

A/Dコンバータを制御するレジスタを次に示します。

- 周辺イネーブル・レジスタ0 (PER0)
- 周辺リセット制御レジスタ0 (PRR0)
- A/Dコンバータ・モード・レジスタ0 (ADM0)
- A/Dコンバータ・モード・レジスタ1 (ADM1)
- A/Dコンバータ・モード・レジスタ2 (ADM2)
- 10ビットA/D変換結果レジスタ (ADCR)
- 8ビットA/D変換結果レジスタ (ADCRH)
- アナログ入力チャネル指定レジスタ (ADS)
- 変換結果比較上限値設定レジスタ (ADUL)
- 変換結果比較下限値設定レジスタ (ADLL)
- A/Dテスト・レジスタ (ADTES)
- ポート・モード・コントロール・レジスタ0, 2, 3, 5 (PMC0, PMC2, PMC3, PMC5)
- ポート・モード・レジスタ0, 2, 3, 5 (PM0, PM2, PM3, PM5)

16.3.1 周辺イネーブル・レジスタ0 (PER0)

PER0 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

A/Dコンバータを使用するときは、必ずビット5 (ADCEN) を1に設定してください。

PER0 レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図16-2 周辺イネーブル・レジスタ0 (PER0)のフォーマット

アドレス : F00F0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER0	0	IICA1EN	ADCEN	IICA0EN	0	SAU0EN	0	TAU0EN

ADCEN	A/Dコンバータの入カクロックの制御
0	入カクロック供給停止 ・ A/Dコンバータで使用するSFRへのライト不可
1	入カクロック供給 ・ A/Dコンバータで使用するSFRへのリード／ライト可

注意1. A/Dコンバータの設定をする際には、必ず最初にADCEN = 1の状態に、下記のレジスタの設定を行ってください。

ADCEN = 0の場合は、A/Dコンバータの制御レジスタは初期値となり、書き込みは無視されます(ポート・モード・レジスタ0, 2, 3, 5 (PM0, PM2, PM3, PM5), ポート・モード・コントロール・レジスタ0, 2, 3, 5 (PMC0, PMC2, PMC3, PMC5))。

- ・ A/Dコンバータ・モード・レジスタ0 (ADM0)
- ・ A/Dコンバータ・モード・レジスタ1 (ADM1)
- ・ A/Dコンバータ・モード・レジスタ2 (ADM2)
- ・ 10ビットA/D変換結果レジスタ (ADCR)
- ・ 8ビットA/D変換結果レジスタ (ADCRH)
- ・ アナログ入力チャネル指定レジスタ (ADS)
- ・ 変換結果比較上限値設定レジスタ (ADUL)
- ・ 変換結果比較下限値設定レジスタ (ADLL)
- ・ A/Dテスト・レジスタ (ADTES)

注意2. 次のビットには必ず“0”を設定してください。

ビット1, 3, 7

16.3.2 周辺リセット制御レジスタ0 (PRR0)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR0レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

A/Dコンバータをリセットする場合は、必ずビット5 (ADCRES)を1に設定してください。

PRR0レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR0レジスタは00Hになります。

図16-3 周辺リセット制御レジスタ0 (PRR0)のフォーマット

アドレス : F00F1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR0	0	IICA1RES	ADCRES	IICA0RES	0	SAU0RES	0	TAU0RES
ADCRES		A/Dコンバータのリセット制御						
0		A/Dコンバータのリセット解除						
1		A/Dコンバータはリセット状態						

16.3.3 A/Dコンバータ・モード・レジスタ0 (ADM0)

A/D変換するアナログ入力の変換時間、変換動作の開始／停止を設定するレジスタです。

ADM0レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図16-4 A/Dコンバータ・モード・レジスタ0 (ADM0)のフォーマット

アドレス：FFF30H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
ADM0	ADCS	ADMD	FR2 ^{注1}	FR1 ^{注1}	FR0 ^{注1}	LV1 ^{注1}	LV0 ^{注1}	ADCE
ADCS		A/D変換動作の制御						
0		変換動作停止 [リード時] 変換動作停止／待機状態						
1		変換動作許可 [リード時] ソフトウェア・トリガ・モード時：変換動作状態 ハードウェア・トリガ・ウェイト・モード時：A/D電源安定待ち状態 + 変換動作状態						
ADMD		A/D変換チャンネル選択モードを設定						
0		セレクト・モード						
1		スキャン・モード						
ADCE		A/D電圧コンパレータの動作制御 ^{注2}						
0		A/D電圧コンパレータの動作停止						
1		A/D電圧コンパレータの動作許可						

注1. FR2-FR0, LV1, LV0ビットおよびA/D変換に関する詳細は、表16-3 A/D変換時間の選択を参照してください。

注2. ソフトウェア・トリガ・モード時およびハードウェア・トリガ・ノーウェイト・モード時、A/D電圧コンパレータはADCSビットとADCEビットで動作制御され、動作開始から安定するまでに、1μsかかります。このため、ADCEビットに1を設定してから1μs以上経過したあとに、ADCSビットに1を設定することで、最初の変換データより有効となります。1μs以上ウェイトしないでADCSビットに1を設定した場合は、最初の変換データを無視してください。

注意1. ADMD, FR2-FR0, LV1, LV0ビットの変更は、変換停止状態(ADCS = 0, ADCE = 0)で行ってください。

注意2. ADCS = 1, ADCE = 0の設定は禁止です。

注意3. ADCS = 0, ADCE = 0設定状態から8ビット操作命令でADCS = 1, ADCE = 1に設定することは禁止します。必ず16.7 A/Dコンバータの設定フロー・チャートの手順に従ってください。


表 16 - 1 ADCSビットとADCEビットの設定

ADCS	ADCE	A/D変換動作
0	0	変換停止状態
0	1	変換待機状態
1	0	設定禁止
1	1	変換動作状態

表 16 - 2 ADCSビットのセット/クリア条件

A/D変換モード			セット条件	クリア条件
ソフトウェア・トリガ	セレクト・モード	連続変換モード	ADCS = 1 ライトした場合	ADCS = 0 ライトした場合
		ワンショット変換モード		• ADCS = 0 ライトした場合 • AD変換終了時に自動的に“0”にクリア
	スキャン・モード	連続変換モード		ADCS = 0 ライトした場合
		ワンショット変換モード		• ADCS = 0 ライトした場合 • 設定した4チャンネル分の変換が終了すると、自動的に“0”にクリア
ハードウェア・トリガ・ノーウェイト・モード	セレクト・モード	連続変換モード		ADCS = 0 ライトした場合
		ワンショット変換モード		ADCS = 0 ライトした場合
	スキャン・モード	連続変換モード		ADCS = 0 ライトした場合
		ワンショット変換モード		ADCS = 0 ライトした場合
ハードウェア・トリガ・ウェイト・モード	セレクト・モード	連続変換モード	ハードウェア・トリガが入力された場合	ADCS = 0 ライトした場合
		ワンショット変換モード		• ADCS = 0 ライトした場合 • AD変換終了時に自動的に“0”にクリア
	スキャン・モード	連続変換モード		ADCS = 0 ライトした場合
		ワンショット変換モード		• ADCS = 0 ライトした場合 • 設定した4チャンネル分の変換が終了すると、自動的に“0”にクリア

図16-5 A/D電圧コンパレータ使用時のタイミング・チャート



注1. ソフトウェア・トリガ・モード時およびハードウェア・トリガ・ノーウエイト・モード時、ADCEビットの立ち上がりから、ADCSビットの立ち上がりまでの時間は、内部回路安定のため、1 μ s以上必要です。

注2. 変換起動には、最大で次の時間がかかります。

ADM0			変換クロック (fAD)	変換起動時間(fCLKクロック数)	
FR2	FR1	FR0		ソフトウェア・トリガ・モード/ ハードウェア・トリガ・ノーウエイト・モード	ハードウェア・トリガ・ウエイト・モード
0	0	0	fCLK/64	63	1
0	0	1	fCLK/32	31	
0	1	0	fCLK/16	15	
0	1	1	fCLK/8	7	
1	0	0	fCLK/6	5	
1	0	1	fCLK/5	4	
1	1	0	fCLK/4	3	
1	1	1	fCLK/2	1	

ただし、連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません。

注意1. ハードウェア・トリガ・ウエイト・モードで使用する場合、ADCSビットに1を設定するのは禁止です(ハードウェア・トリガ信号検出時に、自動的に1に切り替わります)。ただし、AD変換待機状態にするために、ADCSビットに0を設定することは可能です。

注意2. ハードウェア・トリガ・ノーウエイト・モードでのワンショット変換モード時、AD変換終了時にADCSフラグは、自動的に“0”にクリアされません。“1”のまま保持されます。

注意3. ADCEビットの書き換えは、ADCS = 0 (変換停止／変換待機状態)のときに行ってください。

注意4. A/D変換を完了させるためには、ハード・トリガ間隔を次の時間以上としてください。

ハードウェア・トリガ・ノーウエイト・モード時: fCLKの2クロック + 変換起動時間 + A/D変換時間

ハードウェア・トリガ・ウエイト・モード時: fCLKの2クロック + 変換起動時間 + A/D電源安定待ち時間 + A/D変換時間

備考 fCLK: CPU/周辺ハードウェア・クロック周波数

表 16 - 3 A/D 変換時間の選択 (1/4)

(1) A/D 電源安定待ち時間なし 標準モード1, 2
(ソフトウェア・トリガ・モード／ハードウェア・トリガ・ノーウェイト・モード)

A/Dコンバータ・モード・ レジスタ0 (ADM0)					モード	変換 クロック (f _{AD})	変換 クロック数 注	変換時間	10ビット分解能時の変換時間							
									2.7 V ≤ V _{DD} ≤ 5.5 V							
FR2	FR1	FR0	LV1	LV0					f _{CLK} = 1 MHz	f _{CLK} = 4 MHz	f _{CLK} = 8 MHz	f _{CLK} = 16 MHz	f _{CLK} = 24 MHz			
0	0	0	0	0	標準1	f _{CLK} /64	19 f _{AD}	1216/f _{CLK}	設定禁止	設定禁止	設定禁止	76 μs	50.667 μs			
0	0	1				f _{CLK} /32	(サンプリング・ クロック数： 7 f _{AD})	608/f _{CLK}				76 μs	38 μs	25.333 μs		
0	1	0				f _{CLK} /16		304/f _{CLK}				76 μs	38 μs	19 μs	12.667 μs	
0	1	1				f _{CLK} /8		152/f _{CLK}				38 μs	19 μs	9.5 μs	6.333 μs	
1	0	0				f _{CLK} /6		114/f _{CLK}				28.5 μs	14.25 μs	7.125 μs	4.75 μs	
1	0	1				f _{CLK} /5		95/f _{CLK}				95 μs	23.75 μs	11.875 μs	5.938 μs	3.958 μs
1	1	0				f _{CLK} /4		76/f _{CLK}				76 μs	19 μs	9.5 μs	4.75 μs	3.167 μs
1	1	1				f _{CLK} /2		38/f _{CLK}				38 μs	9.5 μs	4.75 μs	2.375 μs	設定禁止
0	0	0	0	1	標準2	f _{CLK} /64	17 f _{AD}	1088/f _{CLK}	設定禁止	設定禁止	設定禁止	68 μs	45.333 μs			
0	0	1				f _{CLK} /32	(サンプリング・ クロック数： 5 f _{AD})	544/f _{CLK}				68 μs	34 μs	22.667 μs		
0	1	0				f _{CLK} /16		272/f _{CLK}				68 μs	34 μs	17 μs	11.333 μs	
0	1	1				f _{CLK} /8		136/f _{CLK}				34 μs	17 μs	8.5 μs	5.667 μs	
1	0	0				f _{CLK} /6		102/f _{CLK}				25.5 μs	12.75 μs	6.375 μs	4.25 μs	
1	0	1				f _{CLK} /5		85/f _{CLK}				85 μs	21.25 μs	10.625 μs	5.3125 μs	3.542 μs
1	1	0				f _{CLK} /4		68/f _{CLK}				68 μs	17 μs	8.5 μs	4.25 μs	2.833 μs
1	1	1				f _{CLK} /2		34/f _{CLK}				34 μs	8.5 μs	4.25 μs	2.125 μs	設定禁止

注 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック(f_{AD})の2クロック分短くなります。

注意1. A/D変換時間は、35.6.1または36.6.1 A/Dコンバータ特性に示す変換時間(t_{CONV})の範囲内で使用してください。

注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態(ADCS = 0, ADCE = 0)で行ってください。

注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

備考 f_{CLK} : CPU／周辺ハードウェア・クロック周波数

表 16 - 3 A/D 変換時間の選択 (2/4)

(2) A/D 電源安定待ち時間なし 低電圧モード1, 2
(ソフトウェア・トリガ・モード/ハードウェア・トリガ・ノーウェイト・モード)

A/Dコンバータ・モード・ レジスタ0 (ADM0)					モード	変換 クロック (fAD)	変換 クロック数 注4	変換時間	10ビット分解能時の変換時間							
FR2	FR1	FR0	LV1	LV0					1.6 V ≦ VDD ≦ 5.5 V		注1	注2	注3			
									fCLK = 1 MHz	fCLK = 4 MHz	fCLK = 8 MHz	fCLK = 16 MHz	fCLK = 24 MHz			
0	0	0	1	0	低電圧 1	fCLK/64	19 fAD (サンプリング・ クロック数： 7 fAD)	1216/fCLK	設定禁止	設定禁止	設定禁止	76 μs	50.667 μs			
0	0	1				fCLK/32		608/fCLK				76 μs	38 μs	25.333 μs		
0	1	0				fCLK/16		304/fCLK				76 μs	38 μs	19 μs	12.667 μs	
0	1	1				fCLK/8		152/fCLK				38 μs	19 μs	9.5 μs	6.333 μs	
1	0	0				fCLK/6		114/fCLK				28.5 μs	14.25 μs	7.125 μs	4.75 μs	
1	0	1				fCLK/5		95/fCLK				95 μs	23.75 μs	11.875 μs	5.938 μs	3.958 μs
1	1	0				fCLK/4		76/fCLK				76 μs	19 μs	9.5 μs	4.75 μs	3.167 μs
1	1	1				fCLK/2		38/fCLK				38 μs	9.5 μs	4.75 μs	2.375 μs	設定禁止
0	0	0	1	1	低電圧 2	fCLK/64	17 fAD (サンプリング・ クロック数： 5 fAD)	1088/fCLK	設定禁止	設定禁止	設定禁止	68 μs	45.333 μs			
0	0	1				fCLK/32		544/fCLK				68 μs	34 μs	22.667 μs		
0	1	0				fCLK/16		272/fCLK				68 μs	34 μs	17 μs	11.333 μs	
0	1	1				fCLK/8		136/fCLK				34 μs	17 μs	8.5 μs	5.667 μs	
1	0	0				fCLK/6		102/fCLK				25.5 μs	12.75 μs	6.375 μs	4.25 μs	
1	0	1				fCLK/5		85/fCLK				85 μs	21.25 μs	10.625 μs	5.3125 μs	3.542 μs
1	1	0				fCLK/4		68/fCLK				68 μs	17 μs	8.5 μs	4.25 μs	2.833 μs
1	1	1				fCLK/2		34/fCLK				34 μs	8.5 μs	4.25 μs	2.125 μs	設定禁止

注1. 1.8 V ≤ V_{DD} ≤ 5.5 V

注2. 2.4 V ≤ V_{DD} ≤ 5.5 V

注3. 2.7 V ≤ V_{DD} ≤ 5.5 V

注4. 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック(f_{AD})の2クロック分短くなります。

注意1. A/D変換時間は、35.6.1または36.6.1 A/Dコンバータ特性に示す変換時間(t_{CONV})の範囲内で使用してください。

注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態(ADCS = 0, ADCE = 0)で行ってください。

注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

備考 f_{CLK} : CPU/周辺ハードウェア・クロック周波数

表 16 - 3 A/D 変換時間の選択 (3/4)

(3) A/D 電源安定待ち時間あり 標準モード1, 2
(ハードウェア・トリガ・ウェイト・モード注1)

A/Dコンバータ・モード・レジスタ0 (ADM0)					モード	変換 クロック (f _{AD})	A/D電源 安定待ち クロック 数	変換 クロック数 注2	A/D電源 安定待ち 時間 + 変換時間	A/D電源安定待ち時間 + 10ビット分解能時の変換時間				
FR2	FR1	FR0	LV1	LV0						2.7 V ≤ V _{DD} ≤ 5.5 V				
										f _{CLK} = 1 MHz	f _{CLK} = 4 MHz	f _{CLK} = 8 MHz	f _{CLK} = 16 MHz	f _{CLK} = 24 MHz
0	0	0	0	0	標準1	f _{CLK} /64	8 f _{AD}	19 f _{AD} (サンプリング・ クロック数 : 7 f _{AD})	1728/f _{CLK}	設定禁止	設定禁止	設定禁止	108 μs	72 μs
0	0	1				f _{CLK} /32			864/f _{CLK}				108 μs	36 μs
0	1	0				f _{CLK} /16			432/f _{CLK}				54 μs	18 μs
0	1	1				f _{CLK} /8			216/f _{CLK}				27 μs	9 μs
1	0	0				f _{CLK} /6			162/f _{CLK}				10.125 μs	6.75 μs
1	0	1				f _{CLK} /5			135/f _{CLK}	135 μs	33.75 μs	16.875 μs	8.4375 μs	5.625 μs
1	1	0				f _{CLK} /4			108/f _{CLK}	108 μs	27 μs	13.5 μs	6.75 μs	4.5 μs
1	1	1				f _{CLK} /2			54/f _{CLK}	54 μs	13.5 μs	6.75 μs	3.375 μs	2.25 μs
0	0	0	0	1	標準2	f _{CLK} /64	8 f _{AD}	17 f _{AD} (サンプリング・ クロック数 : 5 f _{AD})	1600/f _{CLK}	設定禁止	設定禁止	設定禁止	100 μs	66.667 μs
0	0	1				f _{CLK} /32			800/f _{CLK}				50 μs	33.333 μs
0	1	0				f _{CLK} /16			400/f _{CLK}				25 μs	16.667 μs
0	1	1				f _{CLK} /8			200/f _{CLK}				12.5 μs	8.333 μs
1	0	0				f _{CLK} /6			150/f _{CLK}				9.375 μs	6.25 μs
1	0	1				f _{CLK} /5			125/f _{CLK}	125 μs	31.25 μs	15.625 μs	7.8125 μs	5.208 μs
1	1	0				f _{CLK} /4			100/f _{CLK}	100 μs	25 μs	12.5 μs	6.25 μs	4.167 μs
1	1	1				f _{CLK} /2			50/f _{CLK}	50 μs	12.5 μs	6.25 μs	3.125 μs	2.083 μs

注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表16-3参照)。

注2. 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック(f_{AD})の2クロック分短くなります。

注意1. A/D変換時間は、35.6.1または36.6.1 A/Dコンバータ特性に示す変換時間(t_{CONV})の範囲内で使用してください。

なお、変換時間(t_{CONV})はA/D電源安定待ち時間を含みません。

注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態(ADCS = 0, ADCE = 0)で行ってください。

注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

注意4. ハードウェア・トリガ・ウェイト・モード時の変換時間は、ハードウェア・トリガ検出からのA/D電源安定待ち時間を含みます。

備考 f_{CLK} : CPU/周辺ハードウェア・クロック周波数

表 16 - 3 A/D 変換時間の選択 (4/4)

(4) A/D 電源安定待ち時間あり 低電圧モード1, 2
(ハードウェア・トリガ・ウェイト・モード注1)

A/Dコンバータ・モード・レジスタ0 (ADM0)					モード	変換 クロック (f _{AD})	A/D電源 安定待ち クロック 数	変換 クロック数注5	A/D電源 安定待ち 時間 + 変換時間	A/D 電源安定待ち時間 + 10ビット分解能時の変換時間				
FR2	FR1	FR0	LV1	LV0						1.6 V ≤ V _{DD} ≤ 5.5 V	注2	注3	注4	
										f _{CLK} = 1 MHz	f _{CLK} = 4 MHz	f _{CLK} = 8 MHz	f _{CLK} = 16 MHz	f _{CLK} = 24 MHz
0	0	0	1	0	低電圧1	f _{CLK} /64	2 f _{AD}	19 f _{AD} (サンプリング・ クロック数: 7 f _{AD})	1344/f _{CLK}	設定禁止	設定禁止	設定禁止	84 μs	56 μs
0	0	1				f _{CLK} /32			672/f _{CLK}				84 μs	42 μs
0	1	0				f _{CLK} /16			336/f _{CLK}				84 μs	21 μs
0	1	1				f _{CLK} /8			168/f _{CLK}				42 μs	10.5 μs
1	0	0				f _{CLK} /6			126/f _{CLK}				31.25 μs	7.875 μs
1	0	1				f _{CLK} /5			105/f _{CLK}	105 μs	26.25 μs	13.125 μs	6.5625 μs	4.375 μs
1	1	0				f _{CLK} /4			84/f _{CLK}	84 μs	21 μs	10.5 μs	5.25 μs	3.5 μs
1	1	1				f _{CLK} /2			42/f _{CLK}	42 μs	10.5 μs	5.25 μs	2.625 μs	1.75 μs
0	0	0	1	1	低電圧2	f _{CLK} /64	2 f _{AD}	17 f _{AD} (サンプリング・ クロック数: 5 f _{AD})	1216/f _{CLK}	設定禁止	設定禁止	設定禁止	76 μs	50.667 μs
0	0	1				f _{CLK} /32			608/f _{CLK}				76 μs	38 μs
0	1	0				f _{CLK} /16			304/f _{CLK}				76 μs	19 μs
0	1	1				f _{CLK} /8			152/f _{CLK}				38 μs	9.5 μs
1	0	0				f _{CLK} /6			114/f _{CLK}				28.5 μs	7.125 μs
1	0	1				f _{CLK} /5			95/f _{CLK}	96 μs	23.75 μs	11.875 μs	5.938 μs	3.958 μs
1	1	0				f _{CLK} /4			76/f _{CLK}	76 μs	19 μs	9.5 μs	4.75 μs	3.167 μs
1	1	1				f _{CLK} /2			38/f _{CLK}	38 μs	9.5 μs	4.75 μs	2.375 μs	設定禁止

注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表16-3参照)。

注2. $1.8\text{ V} \leq V_{DD} \leq 5.5\text{ V}$

注3. $2.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}$

注4. $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$

注5. 10ビット分解能時の変換クロック数です。8ビット分解能を選択した場合は、変換クロック(f_{AD})の2クロック分短くなります。

注意1. A/D変換時間は、35.6.1または36.6.1 A/Dコンバータ特性に示す変換時間(t_{CONV})の範囲内で使用してください。

なお、変換時間(t_{CONV})はA/D電源安定待ち時間を含みません。

注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態(ADCS = 0, ADCE = 0)で行ってください。


注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

注意4. ハードウェア・トリガ・ウェイト・モード時の変換時間は、ハードウェア・トリガ検出からのA/D電源安定待ち時間を含みます。

備考 f_{CLK}: CPU/周辺ハードウェア・クロック周波数

図16-6 A/DコンバータのサンプリングとA/D変換のタイミング(例 ソフトウェア・トリガ・モードの場合)



16.3.4 A/Dコンバータ・モード・レジスタ1 (ADM1)

A/D変換トリガ、変換モード、ハードウェア・トリガ信号を設定するレジスタです。

ADM1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図16-7 A/Dコンバータ・モード・レジスタ1 (ADM1)のフォーマット

アドレス : FFF32H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADM1	ADTMD1	ADTMD0	ADSCM	0	0	0	ADTRS1	ADTRS0
ADTMD1	ADTMD0	A/D変換トリガ・モードの選択						
0	0	ソフトウェア・トリガ・モード						
0	1							
1	0	ハードウェア・トリガ・ノーウエイト・モード						
1	1	ハードウェア・トリガ・ウエイト・モード						
ADSCM	A/D変換動作モードの設定							
0	連続変換モード							
1	ワンショット変換モード							
ADTRS1	ADTRS0	ハードウェア・トリガ信号の選択						
0	0	タイマ・チャンネル1のカウント完了またはキャプチャ完了割り込み信号 (INTTM01)						
0	1	ELCで選択されたイベント信号						
1	0	設定禁止						
1	1	12ビット・インターバル・タイマ割り込み信号 (INTIT)						

注意1. ADM1レジスタを書き換える場合は、必ず変換停止状態(ADCS = 0, ADCE = 0)のときに行ってください。

注意2. A/D変換を完了させるためには、ハードウェア・トリガ間隔を次の時間以上としてください。

ハードウェア・トリガ・ノーウエイト・モード時 : fCLKの2クロック + 変換起動時間 + A/D変換時間

ハードウェア・トリガ・ウエイト・モード時 : fCLKの2クロック + 変換起動時間 + A/D電源安定待ち時間 + A/D変換時間

注意3. SNOOZE機能以外のモードにおいて、INTIT入力後最大fCLKの4クロック間は、次のINTIT入力がトリガとして有効になりません。

備考1. × : Don't care

備考2. fCLK : CPU/周辺ハードウェア・クロック周波数

16.3.5 A/Dコンバータ・モード・レジスタ2 (ADM2)

A/Dコンバータの+側基準電圧および-側基準電圧の選択, A/D変換結果の上限値/下限値のチェック, 分解能の選択, およびSNOOZEモードを設定するレジスタです。

ADM2レジスタは, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により, 00Hになります。

図 16 - 8 A/Dコンバータ・モード・レジスタ2 (ADM2)のフォーマット(1/2)

アドレス : F0010H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADM2	ADREFP1	ADREFP0	ADREFM	0	ADRCK	AWC	0	ADTYP

ADREFP1	ADREFP0	A/Dコンバータの+側の基準電圧源の選択
0	0	V _{DD} から供給
0	1	P20/AVREFP/ANI0から供給
1	0	内部基準電圧(1.45 V)から供給 ^注
1	1	設定禁止

・ADREFP1, ADREFP0ビットを書き換える場合, 次の手順で設定してください。

- ① ADCE = 0に設定
- ② ADREFP1, ADREFP0の値を変更
- ③ 基準電圧安定待ち時間ウェイト(A)
- ④ ADCE = 1に設定
- ⑤ 基準電圧安定待ち時間ウェイト(B)

ADREFP1, ADREFP0 = 1, 0に変更する場合 : A = 10 μ s, B = 1 μ s
ADREFP1, ADREFP0 = 0, 0または0, 1に変更する場合 : Aはウェイト不要, B = 1 μ s

⑤のウェイトのあとに, A/D変換開始してください。

・ADREFP1, ADREFP0 = 1, 0に設定した場合, 温度センサ出力電圧と内部基準電圧をA/D変換することはできません。必ずADISS = 0としてA/D変換を行なってください。

ADREFM	A/Dコンバータの-側の基準電圧の選択
0	V _{SS} から供給
1	P21/AVREFM/ANI1から供給

注 動作電圧1.8 V以上で設定してください。

注意1. ADM2レジスタを書き換える場合は, 必ず変換停止状態(ADCS = 0, ADCE = 0)のときに行ってください。

注意2. STOPモードもしくはサブシステム・クロックでCPU動作中にHALTモードへ移行する場合は, ADREFP1 = 1に設定しないでください。内部基準電圧(ADREFP1, ADREFP0 = 1, 0)選択時は, 35.3.2 または36.3.2 電源電流特性に示すA/Dコンバータ基準電圧電流(I_{ADREF})の電流値が加算されます。

注意3. AVREFPとAVREFMを使用する場合は, ANI0とANI1をアナログ入力に設定し, ポート・モード・レジスタは入力モードに設定してください。

図16-8 A/Dコンバータ・モード・レジスタ2 (ADM2)のフォーマット(2/2)

アドレス : F0010H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADM2	ADREFP1	ADREFP0	ADREFM	0	ADRCK	AWC	0	ADTYP

ADRCK	変換結果上限/下限値チェック
0	ADLL レジスタ $\leq$ ADCR レジスタ $\leq$ ADUL レジスタ (AREA1) のとき割り込み信号 (INTAD) が発生。
1	ADCR レジスタ < ADLL レジスタ (AREA2), ADUL レジスタ < ADCR レジスタ (AREA3) のとき割り込み信号 (INTAD) が発生。
AREA1～AREA3の割り込み信号 (INTAD) 発生範囲を図16-9に示します。	

AWC	SNOOZE モードの設定
0	SNOOZE モード機能を使用しない
1	SNOOZE モード機能を使用する

STOPモード中のハードウェア・トリガ信号で、STOPモードを解除し、CPUを動作させることなくA/D変換を行います(SNOOZEモード)。


- SNOOZEモード機能は、CPU/周辺ハードウェア・クロック (fCLK) に高速オンチップ・オシレータ・クロック (fIH) または、中速オンチップ・オシレータ・クロック (fIM) が選択されているときのみ設定可能です。高速オンチップ・オシレータ・クロック (fIH) または、中速オンチップ・オシレータ・クロック (fIM) 以外が選択されている場合は設定禁止です。
- ソフトウェア・トリガ・モード、およびハードウェア・トリガ・ノー・ウェイト・モードでのSNOOZEモード機能は使用禁止です。
- 連続変換モードでのSNOOZEモード機能は使用禁止です。
- SNOOZEモード機能を使用するとき、ハードウェア・トリガ間隔は、「SNOOZEモードの遷移時間^注 + 変換起動時間 + A/D電源安定待ち時間 + A/D変換時間 + fCLKの2クロック」以上の間隔を空けて設定してください。
- SNOOZE機能を使用する場合でも、通常動作時はAWCを0に設定し、STOPモードへ移行する直前にAWCを1に変更してください。
またSTOPモードから通常動作へ復帰後、必ずAWCを0に変更してください。
AWC = 1のままでは、その後のSNOOZEモード、通常動作モードに関係なく正常にA/D変換が開始されません。

ADTYP	A/D変換分解能の選択
0	10ビット分解能
1	8ビット分解能

注 24.3.3 SNOOZEモードの「STOPモード→SNOOZEモードの遷移時間」を参照してください。

注意 ADM2レジスタを書き換える場合は、必ず変換停止状態 (ADCS = 0, ADCE = 0) のときに行ってください。

図16-9 ADRCKビットによる割り込み信号発生範囲



備考 INTADが発生しない場合は、A/D変換結果がADCR, ADCRHレジスタに格納されません。

16.3.6 10ビットA/D変換結果レジスタ (ADCR)


A/D変換結果を保持する16ビットのレジスタです。下位6ビットは“0”固定です。A/D変換が終了するたびに、逐次変換レジスタ (SAR)から変換結果がロードされます。変換結果の上位8ビットがFFF1FHに、下位2ビットがFFF1EHの上位2ビットに格納されます注。

ADCRレジスタは、16ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、0000Hになります。

注 A/D変換結果の値がA/D変換結果比較機能(ADRCKビット、ADUL/ADLLレジスタで設定(図16-9参照))で設定した値の範囲外の場合は格納されません。

図16-10 10ビットA/D変換結果レジスタ (ADCR)のフォーマット



注意1. 8ビット分解能A/D変換を選択時(A/Dコンバータ・モード・レジスタ2 (ADM2)のADTYP = 1)にADCRレジスタをリードした場合、下位2ビット(ADCRレジスタのビット7、ビット6)は、0が読み出されます。

注意2. ADCRレジスタへ16ビット・アクセスした場合、変換結果上位10ビットがビット15から順に読み出せます。

16.3.7 8ビットA/D変換結果レジスタ (ADCRH)


A/D変換結果を保持する8ビットのレジスタです。10ビット分解能の上位8ビットを格納します注。

ADCRHレジスタは、8ビット・メモリ操作命令で読み出せます。

リセット信号の発生により、00Hになります。

注 A/D変換結果の値がA/D変換結果比較機能(ADRCKビット、ADUL/ADLLレジスタで設定(図16-9参照))で設定した値の範囲外の場合は格納されません。

図16-11 8ビットA/D変換結果レジスタ (ADCRH)のフォーマット



注意 A/Dコンバータ・モード・レジスタ0 (ADM0)、アナログ入力チャネル指定レジスタ (ADS)に対して書き込み動作を行ったとき、ADCRHレジスタの内容は不定となることがあります。変換結果は、変換動作終了後、ADM0、ADSレジスタに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。

16.3.8 アナログ入力チャネル指定レジスタ (ADS)

A/D変換するアナログ電圧の入力チャネルを指定するレジスタです。

ADSレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図16-12 アナログ入力チャネル指定レジスタ (ADS)のフォーマット(1/2)

アドレス : FFF31H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADS	ADISS	0	0	ADS4	ADS3	ADS2	ADS1	ADS0

○セレクト・モード (ADMD = 0)

ADISS	ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力チャネル	入力ソース
0	0	0	0	0	0	ANI0	P20/ANI0/AVREFP 端子
0	0	0	0	0	1	ANI1	P21/ANI1/AVREFM 端子
0	0	0	0	1	0	ANI2	P22/ANI2 端子
0	0	0	0	1	1	ANI3	P23/ANI3 端子
0	1	0	0	0	0	ANI16	P01/ANI16 端子
0	1	0	0	0	1	ANI17	P00/ANI17 端子
0	1	0	0	1	0	ANI18	P33/ANI18 端子
0	1	0	0	1	1	ANI19	P32/ANI19 端子
0	1	0	1	0	0	ANI20	P31/ANI20 端子
0	1	0	1	0	1	ANI21	P30/ANI21 端子
0	1	0	1	1	0	ANI22	P56/ANA22 端子
0	1	0	1	1	1	—	PGAOUT (PGA出力)
1	0	0	0	0	0	—	温度センサ出力電圧注
1	0	0	0	0	1	—	内部基準電圧 (1.45 V)
上記以外						設定禁止	

- ★ 注 コンパレータ0またはコンパレータ1のリファレンス電圧に内部基準電圧 (1.45 V) を選択している場合は、温度センサ出力を選択できません。

図16-12 アナログ入力チャネル指定レジスタ(ADS)のフォーマット(2/2)

アドレス : FFF31H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADS	ADISS	0	0	ADS4	ADS3	ADS2	ADS1	ADS0

○スキャン・モード(ADMD = 1)

ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力チャネル			
					スキャン0	スキャン1	スキャン2	スキャン3
0	0	0	0	0	ANI0	ANI1	ANI2	ANI3
上記以外					設定禁止			

注意1. ビット5, 6には必ず0を設定してください。

注意2. PMCxレジスタでアナログ入力に設定したポートは、ポート・モード・レジスタ0, 2, 3, 5 (PM0, PM2, PM3, PM5) で入力モードに選択してください。

注意3. ポート・モード・コントロール・レジスタ0, 2, 3, 5 (PMC0, PMC2, PMC3, PMC5)でデジタル入出力として設定する端子を、ADSレジスタで設定しないでください。

注意4. ADISSビットを書き換える場合は、必ず変換停止状態(ADCS = 0, ADCE = 0)のときに行ってください。

注意5. AVREFPをA/Dコンバータの+側の基準電圧として使用している場合、ANI0をA/D変換チャネルとして選択しないでください。

注意6. AVREFMをA/Dコンバータの一側の基準電圧として使用している場合、ANI1をA/D変換チャネルとして選択しないでください。

注意7. ADISS = 1を設定した場合、+側の基準電圧に内部基準電圧(1.45 V)は使用できません。

また、ADISS = 1に設定後、1回目の変換結果は使用できません。詳細設定フローは、16.7.4 温度センサ出力電圧/内部基準電圧を選択時の設定(例 ソフトウェア・トリガ・モード、ワンショット変換モード時)を参照してください。

注意8. STOPモードへ移行、もしくはサブシステム・クロックでCPU動作中にHALTモードへ移行する場合は、ADISS = 1に設定しないでください。ADISS = 1設定時は、35.3.2 または36.3.2 電源電流特性に示すA/Dコンバータ基準電圧電流(IADREF)の電流値が加算されます。

備考 ー: 変換結果は不定値となるので、無視してください。

16.3.9 変換結果比較上限値設定レジスタ (ADUL)

A/D変換結果対し、上限値をチェックするために設定するレジスタです。

A/D変換結果とADULレジスタ値の比較を行い、A/Dコンバータ・モード・レジスタ2 (ADM2)のADRCKビットの設定範囲(図16-9参照)で割り込み信号(INTAD)の発生を制御します。

ADULレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

注意1. 10ビット分解能A/D変換選択時は、10ビットA/D変換結果レジスタ(ADCR)の上位8ビットをADULレジスタおよびADLLレジスタと比較します。

注意2. ADULレジスタおよびADLLレジスタの書き換えは、必ず変換停止状態(ADCS = 0, ADCE = 0)のときに行ってください。

注意3. ADULレジスタおよびADLLレジスタは、ADUL > ADLLになるように設定を行ってください。

図16-13 変換結果比較上限値設定レジスタ (ADUL)のフォーマット

アドレス : F0011H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
ADUL	ADUL7	ADUL6	ADUL5	ADUL4	ADUL3	ADUL2	ADUL1	ADUL0

16.3.10 変換結果比較下限値設定レジスタ (ADLL)

A/D変換結果対し、下限値をチェックするために設定するレジスタです。

A/D変換結果とADLLレジスタ値の比較を行い、A/Dコンバータ・モード・レジスタ2 (ADM2)のADRCKビットの設定範囲(図16-9参照)で割り込み信号(INTAD)の発生を制御します。

ADLLレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図16-14 変換結果比較下限値設定レジスタ (ADLL)のフォーマット

アドレス : F0012H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADLL	ADLL7	ADLL6	ADLL5	ADLL4	ADLL3	ADLL2	ADLL1	ADLL0

注意1. 10ビット分解能A/D変換選択時は、10ビットA/D変換結果レジスタ(ADCR)の上位8ビットをADULレジスタおよびADLLレジスタと比較します。

注意2. ADULレジスタおよびADLLレジスタの書き換えは、必ず変換停止状態(ADCS = 0, ADCE = 0)のときに行ってください。

注意3. ADULレジスタおよびADLLレジスタは、ADUL > ADLLになるように設定を行ってください。

16.3.11 A/Dテスト・レジスタ (ADTES)

A/D変換対象にA/Dコンバータの+側の基準電圧、一側の基準電圧、アナログ入力チャネル(ANLxx)、温度センサ出力電圧、内部基準電圧(1.45 V)を選択するレジスタです。

A/Dテスト機能として使用する場合は、以下の設定にします。

- ・ゼロスケールを測定するときは、A/D変換対象に一側の基準電圧を選択。
- ・フルスケールを測定するときは、A/D変換対象に+側の基準電圧を選択。

ADTESレジスタは、は8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図16 - 15 A/Dテスト・レジスタ (ADTES)のフォーマット

アドレス : F0013H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADTES	0	0	0	0	0	0	ADTES1	ADTES0
	ADTES1	ADTES0	A/D変換対象					
	0	0	ANLxx / 温度センサ出力電圧 / 内部基準電圧(1.45 V) (アナログ入力チャネル指定レジスタ(ADS)で設定)					
	1	0	一側の基準電圧(ADM2レジスタのADREFMビットで選択)					
	1	1	+側の基準電圧(ADM2レジスタのADREFP1, ADREFP0ビットで選択)					
	上記以外		設定禁止					

注意 A/Dテスト機能についての詳細は、第28章 安全機能を参照してください。

16.3.12 アナログ入力端子のポート機能を制御するレジスタ

A/Dコンバータのアナログ入力と兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx), ポート・モード・コントロール・レジスタ (PMCxx)) を設定してください。詳細は, 4.3.1 ポート・モード・レジスタ (PMxx), 4.3.6 ポート・モード・コントロール・レジスタ (PMCxx) を参照してください。

ANI0-ANI3, ANI16-ANA22端子をA/Dコンバータのアナログ入力として使用するときは, 各ポートに対応するポート・モード・レジスタ (PMxx) とポート・モード・コントロール・レジスタ (PMCxx) のビットに1を設定してください。

16.4 A/Dコンバータの変換動作

A/Dコンバータの変換動作を次に示します。

- ① 選択したアナログ入力チャネルに入力している電圧を、サンプル&ホールド回路でサンプリングします。
- ② 一定時間サンプリングを行うとサンプル&ホールド回路はホールド状態となり、サンプリングされた電圧をA/D変換が終了するまで保持します。
- ③ 逐次変換レジスタ (SAR) のビット 9 をセットし、タップ・セレクタは直列抵抗ストリングの電圧タップを $(1/2)AV_{REF}$ にします。
- ④ 直列抵抗ストリングの電圧タップとサンプリングされた電圧との電圧差を A/D 電圧コンパレータで比較します。もし、アナログ入力 $(1/2)AV_{REF}$ よりも大きければ、SARレジスタのMSBビットをセットしたままです。また、 $(1/2)AV_{REF}$ よりも小さければ、MSBビットはリセットします。
- ⑤ 次に SAR レジスタのビット 8 が自動的にセットし、次の比較に移ります。ここではすでに結果がセットしているビット 9 の値によって、次に示すように直列抵抗ストリングの電圧タップを選択します。
 - ・ビット 9 = 1 : $(3/4) AV_{REF}$
 - ・ビット 9 = 0 : $(1/4) AV_{REF}$この電圧タップとサンプリングされた電圧を比較し、その結果で SAR レジスタのビット 8 を次のように操作します。
 - ・サンプリングされた電圧 $\geq$ 電圧タップ : ビット 8 = 1
 - ・サンプリングされた電圧 $<$ 電圧タップ : ビット 8 = 0
- ⑥ このような比較を SAR レジスタのビット 0 まで続けます。
- ⑦ 10 ビットの比較が終了したとき、SAR レジスタには有効なデジタルの結果が残り、その値が A/D 変換結果レジスタ (ADCR, ADCRH) に転送され、ラッチします^{注1}。
同時に、A/D 変換終了割り込み要求 (INTAD) を発生させることができます。
- ⑧ 以降①から⑦までの動作を $ADCS = 0$ になるまで繰り返します^{注2}。
A/Dコンバータを停止する場合は、 $ADCS = 0$ にしてください。

注1. A/D 変換結果の値が A/D 変換結果比較機能 (ADRCK ビット, ADUL/ADLL レジスタで設定 (図 16 - 9 参照)) で設定した値の範囲外の場合、A/D 変換終了割り込み要求信号 (INTAD) は発生しません。この場合、ADCR, ADCRH レジスタに結果は格納されません。


注2. 連続変換モード時は、ADCS フラグは自動的に“0”にクリアされません。また、ハードウェア・トリガ・ノーウェイト・モードでのワンショット変換モード時でも、ADCS フラグは、自動的に“0”にクリアされません。“1”のまま保持されます。

備考1. A/D 変換結果レジスタは2種類あります。

- ・ADCR レジスタ (16 ビット): 10 ビットの A/D 変換値を格納します。
- ・ADCRH レジスタ (8 ビット): 8 ビットの A/D 変換値を格納します。

備考2. AV_{REF} : A/D コンバータの + 側基準電圧。 AV_{REFP} , 内部基準電圧 (1.45 V), V_{DD} から選択可能です。

図16 - 16 A/Dコンバータの変換動作(ソフトウェア・トリガ・モードの場合)



ワンショット変換モード時のA/D変換動作は、A/D変換終了後にADCSビットが自動的にクリア(0)されます。

連続変換モード時のA/D変換動作は、ソフトウェアによりA/Dコンバータ・モード・レジスタ0 (ADM0)のビット7 (ADCS)をクリア(0)するまで連続的行われます。

A/D変換動作中に、アナログ入力チャネル指定レジスタ(ADS)に対して書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。

A/D変換結果レジスタ(ADCR, ADCRH)は、リセット信号の発生により0000Hまた00Hとなります。

16.5 入力電圧と変換結果

アナログ入力端子 (ANI0-ANI3, ANI16-ANI22) に入力されたアナログ入力電圧と理論上の A/D 変換結果 (10 ビット A/D 変換結果レジスタ (ADCR)) には次式に示す関係があります。

$$\begin{aligned} \text{SAR} &= \text{INT} \left(\frac{V_{\text{AIN}}}{V_{\text{REF}}} \times 1024 + 0.5 \right) \\ \text{ADCR} &= \text{SAR} \times 64 \end{aligned}$$

または,

$$\left(\frac{\text{ADCR}}{64} - 0.5 \right) \times \frac{V_{\text{REF}}}{1024} \leq V_{\text{AIN}} < \left(\frac{\text{ADCR}}{64} + 0.5 \right) \times \frac{V_{\text{REF}}}{1024}$$

INT (): () 内の値の整数部を返す関数

V_{AIN} : アナログ入力電圧


V_{REF} : V_{REF} 端子電圧

ADCR: A/D 変換結果レジスタ (ADCR) の値

SAR: 逐次変換レジスタ

図 16 - 17 にアナログ入力電圧と A/D 変換結果の関係を示します。

図 16 - 17 アナログ入力電圧と A/D 変換結果の関係



備考 V_{REF} : A/D コンバータの + 側基準電圧。 V_{REFP} , 内部基準電圧 (1.45 V), V_{DD} から選択可能です。

16.6 A/Dコンバータの動作モード

A/Dコンバータの各モードの動作を次に示します。また、各モードの設定手順を16.7 A/Dコンバータの設定フロー・チャートに示します。

16.6.1 ソフトウェア・トリガ・モード(セレクト・モード, 連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後、ADM0レジスタのADCS = 1に設定することで、アナログ入力チャネル指定レジスタ(ADS)で指定されたアナログ入力のA/D変換を行います。
- ③ A/D変換が終了すると、変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。A/D変換終了後は、すぐに次のA/D変換を開始します。
- ④ 変換動作中にADCS = 1を上書きすると、現在のA/D変換は中断され、再変換を開始します。変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にハードウェア・トリガが入力されても、A/D変換は開始しません。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。
- ⑧ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。


図16-18 ソフトウェア・トリガ・モード(セレクト・モード, 連続変換モード)動作タイミング例



16.6.2 ソフトウェア・トリガ・モード(セレクト・モード, ワンショット変換モード)

- ① 停止状態で, A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し, A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後, ADM0レジスタのADCS = 1に設定することで, アナログ入力チャネル指定レジスタ(ADS)で指定されたアナログ入力のA/D変換を行います。
- ③ A/D変換が終了すると, 変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し, A/D変換終了割り込み要求信号(INTAD)を発生します。
- ④ A/D変換が終了後, ADCSビットは自動的に0にクリアされ, A/D変換待機状態となります。
- ⑤ 変換動作中にADCS = 1を上書きすると, 現在のA/D変換は中断され, 再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると, 現在のA/D変換は中断され, ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 0に設定すると, 現在のA/D変換は中断され, A/D変換待機状態となります。
- ⑧ A/D変換待機中にADCE = 0に設定すると, A/Dコンバータは停止状態になります。ADCE = 0のとき, ADCS = 1に設定しても無視され, A/D変換は開始しません。A/D変換待機中にハードウェア・トリガが入力されても, A/D変換は開始しません。


図16-19 ソフトウェア・セレクト・モード(セレクト・モード, ワンショット変換モード)動作タイミング例



16.6.3 ソフトウェア・トリガ・モード(スキャン・モード, 連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後、ADM0レジスタのADCS = 1に設定することで、アナログ入力チャネル指定レジスタ(ADS)で指定されたスキャン0～スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。4チャネルのA/D変換終了後は、設定しているチャネルからすぐに次のA/D変換が自動的に開始されます(4チャネル分)。
- ④ 変換動作中にADCS = 1を上書きすると、現在のA/D変換は中断され、最初のチャネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にハードウェア・トリガが入力されても、A/D変換は開始しません。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。
- ⑧ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。


図16-20 ソフトウェア・トリガ・モード(スキャン・モード, 連続変換モード)動作タイミング例



16.6.4 ソフトウェア・トリガ・モード(スキャン・モード, ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後、ADM0レジスタのADCS = 1に設定することで、アナログ入力チャネル指定レジスタ(ADS)で指定されたスキャン0～スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ④ 4チャネルのA/D変換が終了後、ADCSビットは自動的に0にクリアされ、A/D変換待機状態となります。
- ⑤ 変換動作中にADCS = 1を上書きすると、現在のA/D変換は中断され、最初のチャネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。
- ⑧ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。A/D変換待機中にハードウェア・トリガが入力されても、A/D変換は開始しません。


図16-21 ソフトウェア・トリガ・モード(スキャン・モード, ワンショット変換モード)動作タイミング例



16.6.5 ハードウェア・トリガ・ノーウエイト・モード(セレクト・モード, 連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウェア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウェア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態では、ハードウェア・トリガが入力されると、アナログ入力チャンネル指定レジスタ (ADS)で指定されたアナログ入力のA/D変換を行います。
- ④ A/D変換が終了すると、変換結果をA/D変換結果レジスタ (ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。A/D変換終了後は、すぐに次のA/D変換を開始します。
- ⑤ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態でA/Dコンバータは停止状態になりません。
- ⑨ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCS = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。


図16-22 ハードウェア・トリガ・ノーウエイト・モード(セレクト・モード, 連続変換モード)動作タイミング例



16.6.6 ハードウェア・トリガ・ノーウエイト・モード(セレクト・モード, ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウェア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウェア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態では、ハードウェア・トリガが入力されると、アナログ入力チャンネル指定レジスタ (ADS)で指定されたアナログ入力のA/D変換を行います。
- ④ A/D変換が終了すると、変換結果をA/D変換結果レジスタ (ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ⑤ A/D変換が終了後、ADCSビットは1の設定のまま、A/D変換待機状態となります。
- ⑥ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、再変換を開始します。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑨ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態でA/Dコンバータは停止状態になりません。
- ⑩ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCS = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。


図16 - 23 ハードウェア・トリガ・ノーウエイト・モード(セレクト・モード, ワンショット変換モード)動作タイミング例



16.6.7 ハードウェア・トリガ・ノーウエイト・モード(スキャン・モード, 連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウェア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウェア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態では、ハードウェア・トリガが入力されると、アナログ入力チャンネル指定レジスタ (ADS)で指定されたスキャン0～スキャン3までの4つのアナログ入力チャンネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャンネルから順に行います。
- ④ 4つのアナログ入力チャンネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ (ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。4チャンネルのA/D変換終了後は、設定しているチャンネルからすぐに次のA/D変換が自動的に開始されます。
- ⑤ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャンネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャンネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態でA/Dコンバータは停止状態になりません。
- ⑨ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCE = 0のとき、ADCS = 1に設定しても無視され、A/D変換は開始しません。


図16-24 ハードウェア・トリガ・ノーウエイト・モード(スキャン・モード, 連続変換モード)動作タイミング例



16.6.8 ハードウェア・トリガ・ノーウエイト・モード(スキャン・モード, ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ソフトウェアで安定待ち時間(1 μ s)をカウント後、ADM0レジスタのADCS = 1に設定することで、ハードウェア・トリガ待機状態となります(この段階では変換を開始しません)。なお、ハードウェア・トリガ待機状態のとき、ADCS = 1に設定しても、A/D変換は開始しません。
- ③ ADCS = 1の状態では、ハードウェア・トリガが入力されると、アナログ入力チャネル指定レジスタ (ADS)で指定されたスキャン0～スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ④ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ (ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ⑤ 4チャネルのA/D変換が終了後、ADCSビットは1の設定のまま、A/D変換待機状態となります。
- ⑥ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、最初のチャネルから再変換を行います。変換動作途中のデータは破棄されます。
- ⑨ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、A/D変換待機状態となります。ただし、この状態ではA/Dコンバータは停止状態になりません。
- ⑩ A/D変換待機中にADCE = 0に設定すると、A/Dコンバータは停止状態になります。ADCS = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。


図16-25 ハードウェア・トリガ・ノーウエイト・モード(スキャン・モード, ワンショット変換モード)動作タイミング例



16.6.9 ハードウェア・トリガ・ウェイト・モード(セレクト・モード, 連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、ハードウェア・トリガ待機状態となります。
- ② ハードウェア・トリガ待機状態で、ハードウェア・トリガが入力されると、アナログ入力チャネル指定レジスタ (ADS)で指定されたアナログ入力のA/D変換を行います。ハードウェア・トリガの入力に合わせて、自動的にADM0レジスタのADCS = 1に設定されます。
- ③ A/D変換が終了すると、変換結果をA/D変換結果レジスタ (ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号 (INTAD)を発生します。A/D変換終了後は、すぐに次のA/D変換を開始します(このとき、ハードウェア・トリガは不要です)。
- ④ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、再変換を開始します。変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウェア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。


図 16-26 ハードウェア・トリガ・ウェイト・モード(セレクト・モード, 連続変換モード)動作タイミング例



16.6.10 ハードウェア・トリガ・ウェイト・モード(セレクト・モード, ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、ハードウェア・トリガ待機状態となります。
- ② ハードウェア・トリガ待機状態で、ハードウェア・トリガが入力されると、アナログ入力チャネル指定レジスタ (ADS)で指定されたアナログ入力のA/D変換を行います。ハードウェア・トリガの入力に合わせて、自動的にADM0レジスタのADCS = 1に設定されます。
- ③ A/D変換が終了すると、変換結果をA/D変換結果レジスタ (ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号 (INTAD)を発生します。
- ④ A/D変換が終了後、ADCSビットは自動的に0にクリアされ、A/Dコンバータは停止状態になります。
- ⑤ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたアナログ入力のA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS= 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは初期化されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウェア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。


図 16 - 27 ハードウェア・トリガ・ウェイト・モード(セレクト・モード, ワンショット変換モード)動作タイミング例



16.6.11 ハードウェア・トリガ・ウェイト・モード(スキャン・モード, 連続変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ハードウェア・トリガ待機状態で、ハードウェア・トリガが入力されると、アナログ入力チャネル指定レジスタ(ADS)で指定されたスキャン0～スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。ハードウェア・トリガの入力に合わせて、自動的にADM0レジスタのADCS = 1に設定されます。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。4チャネルのA/D変換終了後は、設定しているチャネルからすぐに次のA/D変換が自動的に開始されます。
- ④ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑤ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウェア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。


図16-28 ハードウェア・トリガ・ウェイト・モード(スキャン・モード, 連続変換モード)動作タイミング例



16.6.12 ハードウェア・トリガ・ウェイト・モード(スキャン・モード, ワンショット変換モード)

- ① 停止状態で、A/Dコンバータ・モード・レジスタ0 (ADM0)のADCE = 1に設定し、A/D変換待機状態となります。
- ② ハードウェア・トリガ待機状態で、ハードウェア・トリガが入力されると、アナログ入力チャネル指定レジスタ(ADS)で指定されたスキャン0～スキャン3までの4つのアナログ入力チャネルのA/D変換を行います。ハードウェア・トリガの入力に合わせて、自動的にADM0レジスタのADCS = 1に設定されます。A/D変換はスキャン0で指定されたアナログ入力チャネルから順に行います。
- ③ 4つのアナログ入力チャネルのA/D変換は連続して行われ、変換が完了するごとに変換結果をA/D変換結果レジスタ(ADCR, ADCRH)に格納し、A/D変換終了割り込み要求信号(INTAD)を発生します。
- ④ A/D変換が終了後、ADCSビットは自動的に0にクリアされ、A/Dコンバータは停止状態になります。
- ⑤ 変換動作中にハードウェア・トリガが入力された場合、現在のA/D変換は中断され、最初のチャネルから再変換を開始します。変換動作途中のデータは破棄されます。
- ⑥ 変換動作中にADSレジスタを書き換えおよび上書きすると、現在のA/D変換は中断され、ADSレジスタで再度指定されたチャネルの最初からA/D変換を行います。変換動作途中のデータは破棄されます。
- ⑦ 変換動作中にADCS = 1に上書きすると、現在のA/D変換は中断され、再変換を行います。変換動作途中のデータは破棄されます。
- ⑧ 変換動作中にADCS = 0に設定すると、現在のA/D変換は中断され、ハードウェア・トリガ待機状態となり、A/Dコンバータは停止状態になります。ADCE = 0のとき、ハードウェア・トリガが入力されても無視され、A/D変換は開始しません。

図16-29 ハードウェア・トリガ・ウェイト・モード(スキャン・モード, ワンショット変換モード)動作タイミング例



16.7 A/Dコンバータの設定フロー・チャート

各動作モード時のA/Dコンバータの設定フロー・チャートを次に示します。

16.7.1 ソフトウェア・トリガ・モード設定

図 16 - 30 ソフトウェア・トリガ・モード設定



注 ADCRビット, ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR, ADCRHレジスタに結果は格納されません。

16.7.2 ハードウェア・トリガ・ノーウエイト・モード設定

図16-31 ハードウェア・トリガ・ノーウエイト・モード設定



注 ADCRビット、ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR, ADCRHレジスタに結果は格納されません。

16.7.3 ハードウェア・トリガ・ウェイト・モード設定


図 16 - 32 ハードウェア・トリガ・ウェイト・モード設定



注 ADCRCCKビット, ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR, ADCRHレジスタに結果は格納されません。

16.7.4 温度センサ出力電圧／内部基準電圧を選択時の設定 (例 ソフトウェア・トリガ・モード, ワンショット変換モード時)


図 16 - 33 温度センサ出力電圧／内部基準電圧を選択時の設定



注 ADCRCKビット, ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR, ADCRHレジスタに結果は格納されません。

16.7.5 テスト・モード設定

図16-34 テスト・モード設定



注 ADCRビット、ADUL/ADLLレジスタの設定により、割り込み信号が発生しない場合があります。この場合、ADCR, ADCRHレジスタに結果は格納されません。

注意 A/Dコンバータのテスト方法については、28.3.8 A/Dテスト機能を参照してください。

16.8 SNOOZEモード機能

STOPモード時にハードウェア・トリガの入力によりA/D変換を動作させるモードです。通常STOPモード時にA/D変換は動作を停止しますが、このモードを使うことで、ハードウェア・トリガからの入力によってCPUを動作させずにA/D変換することができます。動作電流を低減させたい場合に有効です。


SNOOZEモードでは、ADUL, ADLLで変換結果の範囲を指定すれば、一定時間ごとにA/D変換結果の判断ができます。これにより、電源電圧監視やA/D入力による入力キーの判定などができます。

SNOOZEモードでは、次の2つの変換モードのみ使用可能です。

- ・ハードウェア・トリガ・ウェイト・モード(セレクト・モード, ワンショット変換モード)
- ・ハードウェア・トリガ・ウェイト・モード(スキャン・モード, ワンショット変換モード)

★ 注意 SNOOZEモードは、 f_{CLK} に高速オンチップ・オシレータ・クロック(f_{IH})または、中速オンチップ・オシレータ・クロック(f_{IM})を選択している場合のみ設定可能です。

図 16 - 35 SNOOZEモード機能時のブロック図



SNOOZEモード機能を使用する場合は、STOPモードに移行する前に各レジスタの初期設定を行います(16.7.3ハードウェア・トリガ・ウェイト・モード設定を参照^{注2})。このとき、A/Dコンバータ・モード・レジスタ2 (ADM2)のビット2 (AWC)に1を設定しておきます。初期設定完了後、A/Dコンバータ・モード・レジスタ0 (ADM0)のビット0 (ADCE)に1を設定します。

STOPモードに移行後、ハードウェア・トリガが入力されると、高速オンチップ・オシレータ・クロックがA/Dコンバータに供給されます。高速オンチップ・オシレータ・クロック供給後、A/D電源安定待ち時間が自動的にカウントされ、A/D変換が開始します。

A/D変換終了後のSNOOZEモードの動作は、割り込み信号発生の有無によって異なります^{注1}。

注1. A/D変換結果比較機能の設定(ADRCKビット, ADUL/ADLLレジスタ)により、割り込み信号が発生しない場合があります。

注2. ADM1レジスタは必ずE1H, E2HまたはE3Hに設定してください。

備考 ハードウェア・トリガは、ELCで選択されたイベント, INTITです。

ハードウェア・トリガは、A/Dコンバータ・モード・レジスタ1 (ADM1)で設定してください。

(1) A/D変換終了後に割り込みが発生する場合

A/D変換結果の値がA/D変換結果比較機能(ADRCKビット, ADUL/ADLLレジスタで設定)で設定した値の範囲内の場合, A/D変換終了割り込み要求信号(INTAD)は発生します。


・セレクト・モード時

A/D変換が終了してA/D変換終了割り込み要求信号(INTAD)が発生すると, A/DコンバータはSNOOZEモードから通常動作モードに移行します。ここで, A/Dコンバータ・モード・レジスタ2 (ADM2)のビット2を必ずクリア(AWC = 0: SNOOZE解除)してください。AWC = 1のままでは, その後のSNOOZEモード, 通常動作モードに関係なく正常にAD変換が開始されません。

・スキャン・モード時

4チャンネル分のA/D変換で1回でもA/D変換終了割り込み要求信号(INTAD)が発生した場合, A/DコンバータはSNOOZEモードから通常動作モードに移行します。ここで, A/Dコンバータ・モード・レジスタ2 (ADM2)のビット2を必ずクリア(AWC = 0: SNOOZE解除)してください。AWC = 1のままでは, その後のSNOOZEモード, 通常動作モードに関係なく正常にAD変換が開始されません。

図16 - 36 A/D変換終了後に割り込みが発生する場合の動作例(スキャン・モード時)



(2) A/D変換終了後に割り込みが発生しない場合

A/D変換結果の値がA/D変換結果比較機能(ADRCKビット, ADUL/ADLLレジスタで設定)で設定した値の範囲外の場合, A/D変換終了割り込み要求信号(INTAD)は発生しません。

- セレクト・モード時

A/D変換終了割り込み要求信号(INTAD)が発生しなかった場合, A/D変換終了後にクロック要求信号(内部信号)は自動的にロウ・レベルとなり, 高速オンチップ・オシレータ・クロックの供給は停止されます。その後, ハードウェア・トリガが入力された場合は, 再度SNOOZEモードでA/D変換作業を行います。

- スキャン・モード時

4チャンネル分のA/D変換で1回もA/D変換終了割り込み要求信号(INTAD)が発生しなかった場合, 4チャンネル分のA/D変換が終了した後にクロック要求信号(内部信号)は自動的にロウ・レベルとなり, 高速オンチップ・オシレータ・クロックの供給は停止されます。その後, ハードウェア・トリガが入力された場合は, 再度SNOOZEモードでA/D変換作業を行います。

図16 - 37 A/D変換終了後に割り込みが発生しない場合の動作例(スキャン・モード時)





図 16 - 38 SNOOZEモード設定のフローチャート



注1. ADRCKビット, ADUL/ADLLレジスタの設定により、A/D変換終了割り込み要求信号(INTAD)が発生しなかった場合、ADCR, ADCRHレジスタに結果は格納されません。再びSTOPモードに移行します。その後、ハードウェア・トリガが入力された場合は、再度SNOOZEモードでA/D変換動作を行います。

注2. AWC = 1のままでは、その後のSNOOZEモード、通常動作モードに関係なく正常にA/D変換が開始されません。必ずAWC = 0にしてください。

16.9 A/Dコンバータ特性表の読み方

A/Dコンバータに特有な用語について説明します。

(1) 分解能

識別可能な最小アナログ入力電圧、つまり、デジタル出力1ビットあたりのアナログ入力電圧の比率を1 LSB (Least Significant Bit)といいます。1 LSBのフルスケールに対する比率を%FSR (Full Scale Range)で表します。

分解能10ビットのとき

$$\begin{aligned} 1 \text{ LSB} &= 1/2^{10} = 1/1024 \\ &= 0.098 \% \text{FSR} \end{aligned}$$

精度は分解能とは関係なく、総合誤差によって決まります。

(2) 総合誤差

実測値と理論値との差の最大値を指しています。

ゼロスケール誤差、フルスケール誤差、積分直線性誤差、微分直線性誤差およびそれらの組み合わせから生じる誤差を総合した誤差を表しています。

なお、特性表の総合誤差には量子化誤差は含まれていません。

(3) 量子化誤差

アナログ値をデジタル値に変換するとき、必然的に生じる $\pm 1/2$ LSBの誤差です。A/Dコンバータでは、 $\pm 1/2$ LSBの範囲にあるアナログ入力電圧は、同じデジタル・コードに変換されるため、量子化誤差を避けることはできません。

なお、特性表の総合誤差、ゼロスケール誤差、フルスケール誤差、積分直線性誤差、微分直線性誤差には含まれていません。

図16-39 総合誤差





図16-40 量子化誤差



(4) ゼロスケール誤差

デジタル出力が0.....000から0.....001に変化するときの、アナログ入力電圧の実測値と理論値(1/2 LSB)との差を表します。実測値が理論値よりも大きい場合は、デジタル出力が0.....001から0.....010に変化するときの、アナログ入力電圧の実測値と理論値(3/2 LSB)との差を表します。

(5) フルスケール誤差

デジタル出力が1.....110から1.....111に変化するときの、アナログ入力電圧の実測値と理論値(フルスケール-3/2 LSB)との差を表します。

(6) 積分直線性誤差

変換特性が、理想的な直線関係から外れている程度を表します。ゼロスケール誤差、フルスケール誤差を0としたときの、実測値と理想直線との差の最大値を表します。

(7) 微分直線性誤差

理想的にはあるコードを出力する幅は1 LSB ですが、あるコードを出力する幅の実測値と理想値との差を表します。

図 16 - 41 ゼロスケール誤差




図 16 - 42 フルスケール誤差




図16-43 積分直線性誤差





図16-44 微分直線性誤差




(8) 変換時間

サンプリングを開始してから、デジタル出力が得られるまでの時間を表します。

特性表の変換時間にはサンプリング時間が含まれています。

(9) サンプリング時間

アナログ電圧をサンプル&ホールド回路に取り込むため、アナログ・スイッチがオンしている時間です。



16.10 A/Dコンバータの注意事項

(1) STOPモード時の動作電流について

STOPモードに移行する場合は、A/Dコンバータを停止(A/Dコンバータ・モード・レジスタ0 (ADM0)のビット7 (ADCS)を0)させてから移行してください。このときADM0レジスタのビット0 (ADCE)も0にすることにより、動作電流を低減させることができます。

スタンバイ状態から再度動作する場合、割り込み要求フラグ・レジスタ1H (IF1H)のビット0 (ADIF)をクリア(0)してから、動作開始してください。

(2) ANI0-ANI3, ANI16-ANI22端子入力範囲について

ANI0-ANI3, ANI16-ANI22 端子入力電圧は規格の範囲内でご使用ください。特にVDD, AVREFP を超える電圧, VSS, AVREFM未満(絶対最大定格の範囲内でも)の電圧が入力されると、そのチャネルの変換値が不定となります。また、ほかのチャネルの変換値にも影響を与えることがあります。

内蔵基準電圧(1.45 V)をA/Dコンバータの+側の基準電圧源に選択した場合は、ADSレジスタで選択されている端子には内蔵基準電圧(1.45 V)を超える電圧を入れないでください。ただし、ADSレジスタで選択されていない端子が内蔵基準電圧(1.45 V)を超える電圧になっていても問題ありません。

(3) 競合動作について

- ① 変換終了時のA/D変換結果レジスタ(ADCR, ADCRH)へのライトと、命令によるADCR, ADCRHレジスタのリードとの競合

ADCR, ADCRHレジスタのリードが優先されます。リードしたあと、新しい変換結果がADCR, ADCRHレジスタにライトされます。

- ② 変換終了時のADCR, ADCRHレジスタへのライトとA/Dコンバータ・モード・レジスタ0 (ADM0)へのライト、アナログ入力チャネル指定レジスタ(ADS)へのライトの競合


ADM0, ADSレジスタへのライトが優先されます。ADCR, ADCRHレジスタへのライトはされません。また、変換終了割り込み信号(INTAD)も発生しません。

(4) ノイズ対策について

10ビット分解能を保つためには、AVREFP, VDD, ANI0-ANI3, ANI16-ANI22端子へのノイズに注意する必要があります。

- ① 電源には等価抵抗が小さく、周波数応答のよいコンデンサを接続してください。
- ② アナログ入力源の出力インピーダンスが高いほど影響が大きくなりますので、ノイズを低減するために図16-45のようにコンデンサを外付けすることを推奨します。
- ③ 変換中においては、他の端子をスイッチングしないようにしてください。
- ④ 変換開始直後にHALTモードに設定すると、精度が向上します。

図16 - 45 アナログ入力端子の処理



(5) アナログ入力(ANIn)端子

- ① アナログ入力(ANIO-ANI3, ANI16-ANI22)端子は入力ポート(P20-P23, P01, P00, P33-P30, P56)端子と兼用になっています。

ANIO-ANI3, ANI16-ANI22 端子のいずれかを選択して A/D 変換をする場合、変換中に P20-P23, P01, P00, P33-P30, P56 に対して出力値を変更しないでください。変換精度が低下することがあります。

- ② A/D 変換中の端子に隣接する端子をデジタル入出力ポートとして使用すると、カップリング・ノイズによって A/D 変換値が期待値と異なることがあります。このようなパルスが入出力されないようにしてください。

(6) アナログ入力(ANIn)端子の入カインピーダンスについて

この A/D コンバータでは、サンプリング時間で内部のサンプリング・コンデンサに充電して、サンプリングを行っています。

したがって、サンプリング中以外はリーク電流だけであり、サンプリング中にはコンデンサに充電するための電流も流れるので、入カインピーダンスはサンプリング中とそれ以外の状態で変動します。

ただし、十分にサンプリングするためには、アナログ入力源の出力インピーダンスを $1 \text{ k}\Omega$ 以下にしてください。出力インピーダンスが $1 \text{ k}\Omega$ 以下にできないときはサンプリング時間を長く設定するか ANIO-ANI3, ANI16-ANI22 端子に $0.1 \text{ }\mu\text{F}$ 程度のコンデンサを付けることを推奨します(図16 - 45参照)。また、変換動作中に $\text{ADCS} = 0$ に設定した場合および再変換を開始した場合は、サンプリング・コンデンサに充電された電圧は不定となります。そのため、 $\text{ADCS} = 0$ を設定時は次の変換が、再変換時はその変換が不定状態から充電を開始します。そのため十分に充電するためには、アナログ信号の変化の大きさによらず、アナログ入力源の出力インピーダンスを低くするか十分なサンプリング時間を確保してください。


(7) 割り込み要求フラグ(ADIF)について

アナログ入力チャネル指定レジスタ(ADS)を変更しても割り込み要求フラグ(ADIF)はクリア(0)されません。

したがって、A/D 変換中にアナログ入力端子の変更を行った場合、ADS レジスタ書き換え直前に、変更前のアナログ入力に対する A/D 変換結果および ADIF フラグがセットされている場合があります。ADS レジスタ書き換え直後に ADIF フラグを読み出すと、変換後のアナログ入力に対する A/D 変換が終了していないにもかかわらず ADIF フラグがセットされていることとなりますので注意してください。

また、A/D 変換を一度停止させて再開する場合は、再開する前に ADIF フラグをクリア(0)してください。

図16 - 46 A/D変換終了割り込み要求発生タイミング



(8) A/D変換スタート直後の変換結果について

ソフトウェア・トリガ・モード、ハードウェア・トリガ・ノーウェイト・モードでADCEビット=1にしてから、1 μ s以内にADCSビット=1にした場合、A/D変換動作をスタートした直後のA/D変換値は定格を満たさないことがあります。A/D変換終了割り込み要求(INTAD)をポーリングし、最初の変換結果を廃棄するなどの対策を行ってください。

(9) A/D変換結果レジスタ(ADCR, ADCRH)の読み出しについて

A/Dコンバータ・モード・レジスタ0 (ADM0), アナログ入力チャネル指定レジスタ (ADS), ポート・モード・コントロール・レジスタ (PMCxx) に対して書き込み動作を行ったとき、ADCR, ADCRH レジスタの内容は不定となることがあります。変換結果は、変換動作終了後、ADM0, ADS, PMC レジスタに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。

(10) 内部等価回路について

アナログ入力部の等価回路を次に示します。

図 16 - 47 ANIn 端子内部等価回路




表 16 - 4 等価回路の各抵抗と容量値(参考値)

AVREFP, VDD	ANIn 端子	R1 [kΩ]	C1 [pF]	C2 [pF]
$3.6\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	ANI0-ANI3	14	8	2.5
	ANI16-ANI22	18	8	7.0
$2.7\text{ V} \leq V_{DD} < 3.6\text{ V}$	ANI0-ANI3	39	8	2.5
	ANI16-ANI22	53	8	7.0
$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	ANI0-ANI3	231	8	2.5
	ANI16-ANI22	321	8	7.0
$1.6\text{ V} \leq V_{DD} < 2.7\text{ V}$	ANI0-ANI3	632	8	2.5
	ANI16-ANI22	902	8	7.0

備考 表 16 - 4 の各抵抗と容量値は保証値ではありません。

(11) A/Dコンバータの動作開始について

A/Dコンバータの動作は、AVREFP, VDDの電圧が安定してから開始してください。

第17章 D/Aコンバータ

D/Aコンバータのチャンネルは製品によって異なります。

表 17 - 1 D/Aコンバータの出力端子

D/A出力 端子	10ピン	16ピン	20ピン	24ピン	25ピン
ANO1	—	○	○	○	○

17.1 D/Aコンバータの機能

D/Aコンバータは、デジタル入力をアナログ信号に変換する8ビット分解能のコンバータで、CMP0へのアナログ出力および1チャンネル(ANO1)のアナログ出力を制御できます。

D/Aコンバータには、次のような機能があります。

○8ビット分解能 × 2ch

○R-2Rラダー方式

○アナログ出力電圧

- 8ビット分解能 : $V_{DD} \times m8/256$ (m8 : DACSiレジスタに設定した値)

○動作モード


- 通常モード
- リアルタイム出力モード

備考 i = 0, 1

17.2 D/Aコンバータの構成

図17-1にD/Aコンバータのブロック図を示します。

図17-1 D/Aコンバータのブロック図



備考 ELCREQ1は、リアルタイム出力モードに使用するトリガ信号(ELCからのイベント信号)です。

17.3 D/Aコンバータを制御するレジスタ

D/Aコンバータは、次のレジスタで制御します。

- 周辺イネーブル・レジスタ 1 (PER1)
- 周辺リセット制御レジスタ 1 (PRR1)
- D/Aコンバータ・モード・レジスタ (DAM)
- D/A変換値設定レジスタ 0, 1 (DACS0, DACS1)
- イベント出力先選択レジスタ n (ELSELRn), n = 00 ~ 17
- ポート・モード・コントロール・レジスタ 2 (PMC2)
- ポート・モード・レジスタ 2 (PM2)

17.3.1 周辺イネーブル・レジスタ 1 (PER1)

PER1 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

D/Aコンバータを使用する場合は、必ずビット 7 (DACEN) を 1 に設定してください。

PER1 レジスタは、1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。

リセット信号の発生により、PER1 レジスタは 00H になります。

図 17 - 2 周辺イネーブル・レジスタ 1 (PER1) のフォーマット

アドレス : F007AH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER1	DACEN	0	CMPEN	0	DTCEN	PGA0EN	0	0

DACEN	D/Aコンバータの入カクロック供給の制御
0	入カクロック供給停止 ・ D/Aコンバータで使用する SFR へのライト不可、リードした場合は 0H が読めます。ただし、初期化はされていません。
1	入カクロック供給 ・ D/Aコンバータで使用する SFR へのリード／ライト可

注意 1. D/Aコンバータの設定をする際には、必ず最初に DACEN = 1 の設定を行ってください。

DACEN = 0 の場合は、D/Aコンバータの制御レジスタへの書き込みは無視され、読み出し値もすべて初期値となります (ポート・モード・コントロール・レジスタ 2 (PMC2)、ポート・モード・レジスタ 2 (PM2) は除く)。

注意 2. 次のビットには必ず "0" を設定してください。

ビット 0, 1, 4, 6

17.3.2 周辺リセット制御レジスタ1 (PRR1)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR1レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

D/Aコンバータをリセットする場合は、必ずビット7(DACRES)を1に設定してください。

PRR1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR1レジスタは00Hになります。

図17-3 周辺リセット制御レジスタ1 (PRR1)のフォーマット

アドレス : F00FBH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR1	DACRES	0	CMPRES	0	0	PGA0RES	0	0
	DACRES	D/Aコンバータのリセット制御						
	0	D/Aコンバータのリセット解除						
	1	D/Aコンバータはリセット状態						

17.3.3 D/Aコンバータ・モード・レジスタ (DAM)

D/Aコンバータの動作を制御するレジスタです。

DAMレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図 17 - 4 D/Aコンバータ・モード・レジスタ (DAM)のフォーマット

アドレス : FFF3EH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
DAM	0	0	DACE1	DACE0	0	0	DAMD1	0

DACEi	D/Aコンバータの変換動作の制御
0	D/A変換動作停止
1	D/A変換動作許可

DAMD1	D/Aコンバータの動作モードの選択
0	通常動作モード
1	リアルタイム出力モード

備考 i = 0, 1

17.3.4 D/A変換値設定レジスタ i (DACSi)(i = 0, 1)

D/Aコンバータを使用する場合に、CMP0およびANO1端子に出力するアナログ電圧値を設定するレジスタです。

DACSiレジスタは、8ビット・メモリ操作命令で設定します。

リセットにより、00Hになります。

図 17 - 5 D/A変換値設定レジスタ i (DACSi)(i = 0, 1)のフォーマット

アドレス : FFF3CH (DACs0), FFF3DH (DACs1) リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
DACSi	DACSi7	DACSi6	DACSi5	DACSi4	DACSi3	DACSi2	DACSi1	DACSi0

備考 D/Aコンバータのアナログ出力電圧(VANOi)は、次のようになります。

$$VANOi = V_{DD} \times (DACSi)/256$$

D/Aコンバータを使用しない場合には、不要な消費電流を小さくするためにDACEiビットを0(出力禁止)にし、DACSiレジスタを00Hにして、R-2Rの抵抗に電流が流れないようにしてください。

17.3.5 イベント出力先選択レジスタ n (ELSELRn), n = 00 ~ 17

D/Aコンバータのリアルタイム出力モードを使用する場合、イベント・リンク・コントローラからのイベント信号を起動トリガとして、D/A変換を行います。詳細は、21.3.1 イベント出力先選択レジスタ n (ELSELRn) (n = 00-17)を参照してください。

17.3.6 アナログ出力端子のポート機能を制御するレジスタ

D/Aコンバータのアナログ出力と兼用するポート機能を制御するレジスタ (ポート・モード・レジスタ (PMxx), ポート・モード・コントロール・レジスタ (PMCxx))を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.6 ポート・モード・コントロール・レジスタ (PMCxx)を参照してください。

ANO1 端子を D/A コンバータのアナログ出力として使用するときは、対応するポート・モード・レジスタ 2(PM2)のビット3に1を設定し、ポート・モード・コントロール・レジスタ 2(PMC2)のビット3に1をに設定してください。

17.4 D/Aコンバータの動作

17.4.1 通常モード時の動作

DACSiレジスタへのライト動作を起動トリガとして、D/A変換を行います。

以下にその設定動作を示します。

D/Aコンバータのチャンネル0の設定手順：

- ①PER1レジスタ(周辺イネーブル・レジスタ1)のDACENビットを1に設定し、D/Aコンバータへの入力クロック供給を開始します。
- ②DACS0レジスタ(D/A変換値設定レジスタ0)に、CMP0に出力するアナログ電圧値を設定します。

以上①、②を初期設定として行います。

- ③DAMレジスタのDACE0ビットを1(D/A変換動作許可)に設定します。これによりD/A変換を開始し、セトリング・タイム経過後、CMP0に②にて設定したアナログ電圧を出力します。
- ④以降、D/A変換を行う場合は、DACS0レジスタへのライト動作を行います。

D/Aコンバータのチャンネル1の設定手順：

- ①PER1レジスタ(周辺イネーブル・レジスタ1)のDACENビットを1に設定し、D/Aコンバータへの入力クロック供給を開始します。
- ②PMレジスタ(ポート・モード・レジスタ)、PMCレジスタ(ポート・モード・コントロール・レジスタ)でポートをアナログ出力端子に設定します。
- ③DAMレジスタ(D/Aコンバータ・モード・レジスタ)のDAMD1ビットを0(通常モード)に設定します。
- ④DACS1レジスタ(D/A変換値設定レジスタ1)に、ANO1端子出力するアナログ電圧値を設定します。

以上①～④を初期設定として行います。

- ⑤DAMレジスタのDACE1ビットを1(D/A変換動作許可)に設定します。

これによりD/A変換を開始し、セトリング・タイム経過後、ANO1端子に④にて設定したアナログ電圧を出力します。

- ⑥以降、D/A変換を行う場合は、DACS1レジスタへのライト動作を行います。

なお、次のD/A変換を行うまでは、前回D/A変換した結果を保持します。

また、DAMレジスタのDACEiビット=0(D/A変換動作停止)に設定すると、D/A変換を停止します。

注意1. DACEiビットの設定値を、1→0→1とした場合も、最後に1を設定したあとに、セトリング・タイム経過後、ANO1端子、CMP0にDACSiレジスタにて設定したアナログ電圧を出力します。

注意2. セトリング・タイム中にDACSiレジスタを書き換えた場合、変換を中断し、書き換えた値で変換を再開します。

備考. $i = 0, 1$

17.4.2 リアルタイム出力モード時の動作(チャンネル1 (i= 1)のみ)

D/Aコンバータの各チャンネルはELCからのイベント信号を起動トリガとして、D/A変換を行います。以下に、その設定方法を示します。

- ①PER1レジスタ(周辺イネーブル・レジスタ1)のDACENビットを1に設定し、D/Aコンバータへの入力クロック供給を開始します。
- ②PMレジスタ(ポート・モード・レジスタ)、PMCレジスタ(ポート・モード・コントロール・レジスタ)でポートをアナログ出力端子に設定します。
- ③DAMレジスタ(D/Aコンバータ・モード・レジスタ)のDAMD_iビットを0(通常モード)に設定します。
- ④DACSiレジスタ(D/A変換値設定レジスタ_i)に、ANO_i端子出力するアナログ電圧値を設定します。
- ⑤DAMレジスタのDACE_iビットを1(D/A変換動作許可)に設定します。
これによりD/A変換を開始し、セトリング・タイム経過後、ANO_i端子に③にて設定したアナログ電圧を出力します。
- ⑥イベント出力先選択レジスタ_n(ELSELR_n, n = 00 ~ 17)で、リアルタイム出力モードに使用するトリガ信号を設定します。
- ⑦DAMレジスタのDAMD_iビットを1(リアルタイム出力モード)に設定します。
- ⑧イベント発生元の動作を開始します。

以上①~⑧を初期設定として行います。

- ⑨以降、リアルタイム出力モードに使用するトリガ信号の発生により、D/A変換を開始し、セトリング・タイム経過後、ANO_i端子に④にて設定したアナログ電圧を出力します。

なお、次のD/A変換を行う(リアルタイム出力モードに使用するトリガ信号の発生)前までにANO_i端子に出力するアナログ電圧値をDACSiレジスタに設定します。

なお、次のD/A変換を行う(リアルタイム出力モードに使用するトリガ信号の発生)前までに、DACSiレジスタに、ANO_i端子に出力するアナログ電圧値を設定してください。

また、DAMレジスタのDACE_iビット=0(D/A変換動作停止)に設定すると、D/A変換を停止します。

注意1. DACE_iビットの設定値を、1→0→1とした場合も、最後に1を設定したあとに、セトリング・タイム経過後、ANO_i端子にDACSiレジスタにて設定したアナログ電圧を出力します。


注意2. 同一チャンネルへのリアルタイム出力モードに使用するトリガ信号の発生間隔は、セトリング・タイムよりも長くしてください。セトリング・タイム中にリアルタイム出力モードに使用するトリガ信号が発生した場合、D/A変換を中断し、再変換を開始します。

注意3. 同一チャンネルへのリアルタイム出力モードに使用するトリガ信号の発生間隔は、fCLKの3クロックより長くしてください。fCLKの3クロック以下の間隔で連続して起動トリガを発生させると、最初のトリガでのみD/A変換をします。

17.4.3 D/A変換値の出力タイミング

図17-6にD/A変換値の出力タイミングを示します。

図17-6 D/A変換値の出力タイミング



備考 i = 1

- 通常動作モードおよびリアルタイム出力モード(変換動作不許可時)

DACSiレジスタへのライトの1周期後(動作クロック)にデータラッチヘライト(ANOi端子から出力)

- リアルタイム出力モード(変換動作許可時)

ELCからのイベント信号の受け付けから3周期後(動作クロック)にデータラッチヘライト(ANOi端子から出力)

17.5 D/Aコンバータ使用上の注意事項

D/Aコンバータを使用する際の注意事項を以下に示します。(ただし、チャンネル0は(2)のみ該当します。)

- (1) PMCレジスタ(ポート・モード・コントロール・レジスタ)およびPMレジスタ(ポート・モード・レジスタ)でポートをアナログ出力端子に設定している場合は、ANO1端子と兼用するデジタル・ポートの入出力機能は動作しません。
PMCレジスタおよびPMレジスタでポートをアナログ出力端子に設定中にP2レジスタをリードしても、0の値が読み出されます。
- (2) HALTモード時とSTOPモード時に、D/Aコンバータの動作は継続します。消費電力を低減させるためには、DACEiビットを0にクリアし、D/A変換動作を停止させてから、HALT命令またはSTOP命令を実行してください。

備考 i = 0, 1

- (3) リアルタイム出力モードを停止する場合(通常モードへ変更する場合を含む)には以下のいずれかの手順で行う必要があります。
 - ・トリガ出力元を停止させてから3クロック以上待ってからDACEiビットおよびDAMDiビットを0にする。
 - ・DACEiビットおよびDAMDiビットを0にした後、PER1レジスタのDACENビットを0にする(DAC入力クロック供給停止)。ただし、DACENビットを0にしても、初期化はされていません。
D/AコンバータおよびD/Aコンバータ内のSFRを初期化する場合、PRR1のビット7(DACRES)を使用してください。
- (4) D/A変換動作許可時に、ANO1端子と兼用するアナログ入力端子からA/D変換を行わないでください。
- (5) リアルタイム出力モード時は、リアルタイム出力モードに使用するトリガ信号が発生する前までにDACSiレジスタ値を設定するようにしてください。またトリガ信号が出ている間にDACSiレジスタの設定値を変更しないでください。
- (6) D/Aコンバータの出力インピーダンスが高いため、ANO1端子から電流を取り出すことはできません。負荷の入力インピーダンスが低い場合には、負荷とANO1端子の間にフォロアアンプを挿入して使用してください。また、フォロアアンプや負荷までの配線は極力短くするようにしてください(出力インピーダンスが高いため)。配線が長くなるような場合は、グラウンド・パターンで困むなどの処置をしてください。
- (7) リアルタイム出力モード有効時にSTOPモードに入る場合は、STOPモードに入る前にELCのイベントリンクを禁止にしてください。

備考 i = 1

第18章 プログラマブル・ゲイン・アンプ(PGA)

RL78/G11は、プログラマブル・ゲイン・アンプを1回路搭載しています。

項目	RL78G11
アナログ入力チャネル	PGAI
プログラマブル・ゲイン・アンプのフィードバック抵抗のGND	PGAGND

18.1 プログラマブル・ゲイン・アンプの性能


プログラマブル・ゲイン・アンプには、次のような機能があります。

- ・増幅率を4通りから選択可能
- ・プログラマブル・ゲイン・アンプの出力信号をA/Dコンバータのアナログ入力、コンパレータ0（CMP0）の“+”側入力信号として設定可能

18.2 プログラマブル・ゲイン・アンプの構成

プログラマブル・ゲイン・アンプは、次のハードウェアで構成されています。

図18-1 プログラマブル・ゲイン・アンプのブロック図



18.3 プログラマブル・ゲイン・アンプを制御するレジスタ

表 18 - 1 にプログラマブル・ゲイン・アンプを制御するレジスタを示します。

表 18 - 1 プログラマブル・ゲイン・アンプを制御するレジスタ

レジスタ名	シンボル
周辺イネーブル・レジスタ 1	PER1
周辺リセット制御レジスタ 1	PRR1
PGA 制御レジスタ	PGACTL
コンパレータ入力信号選択制御レジスタ	COMPISEL
ポート・モード・コントロール・レジスタ 2	PMC2
ポート・モード・レジスタ 2	PM2

18.3.1 周辺イネーブル・レジスタ 1 (PER1)

PER1 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

PGAを使用するときは、必ずビット2 (PGA0EN)を1に設定してください。

PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図18-2 周辺イネーブル・レジスタ 1 (PER1)のフォーマット

アドレス : F00FAH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER1	DACEN	0	CMPEN	0	DTCEN	PGA0EN	0	0

PGA0EN注	プログラマブル・ゲイン・アンプの入力クロックの制御
0	- プログラマブル・ゲイン・アンプで使用するSFRへのライト不可 - プログラマブル・ゲイン・アンプは初期化されていません。注
1	プログラマブル・ゲイン・アンプで使用するSFRへのリード／ライト可

注 PGA0ENで使用するSFRを初期化する場合、PRR1のビット2 (PGA0RES)を使用してください。

注意1. プログラマブル・ゲイン・アンプの設定をする際には、必ず最初にPGA0EN = 1の設定を行ってください。

PGA0EN = 0の場合は、プログラマブル・ゲイン・アンプの制御レジスタへの書き込みは無視され、読み出し値もすべて初期値となります(ポート・モード・レジスタ 2 (PM2), ポート・モード・コントロール・レジスタ 2 (PMC2), ポート・レジスタ 2 (P2)は除く)。

注意2. ビット0, 1, 4, 6には必ず"0"を設定してください。

18.3.2 周辺リセット制御レジスタ 1 (PRR1)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR1レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

PGAをリセットする場合は、必ずビット2(PGA0RES)を1に設定してください。

PRR1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR1レジスタは00Hになります。

図18-3 周辺リセット制御レジスタ 1 (PRR1)のフォーマット

アドレス : F00FBH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR1	DACRES	0	CMPRES	0	0	PGA0RES	0	0

PGA0RES	PGAのリセット制御
0	PGAのリセット解除
1	PGAはリセット状態

18.3.3 PGA制御レジスタ (PGACTL)

プログラマブル・ゲイン・アンプの動作許可／停止と増幅率を設定するレジスタです。

PGACTL レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により00Hになります。

図 18 - 4 PGA制御レジスタ (PGACTL) のフォーマット

アドレス : F0349H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PGACTL	PGAEN	0	0	0	PVRVS	0	PGAVG1	PGAVG0
	PGAEN	プログラマブル・ゲイン・アンプの動作制御						
	0	プログラマブル・ゲイン・アンプ 動作停止						
	1	プログラマブル・ゲイン・アンプ動作許可						
	PVRVS	プログラマブル・ゲイン・アンプ のフィードバック抵抗のGND選択						
	0	Vss 選択						
	1	PGAGND 選択						
	PGAVG1	PGAVG0	プログラマブル・ゲイン・アンプの増幅率選択					
	0	0	4倍					
	0	1	8倍					
	1	0	16倍					
	1	1	32倍					

注意 1. PGACTL レジスタのPGAENを除くビットは、PGA 動作停止中 (PGAEN = 0) に書き換えてください。

注意 2. プログラマブル・ゲイン・アンプは、PGAEN = 1に設定後、動作安定待ち時間に10μsが必要です。

注意 3. ビット 6-4, 2には必ず“0”を設定してください。

18.3.4 コンパレータ入力信号選択制御レジスタ (COMPISEL)

コンパレータ0の+端子と-端子の入力信号を選択するレジスタです。

COMPISEL レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により00Hになります。

図18 - 5 コンパレータ入力信号選択制御レジスタ (COMPISEL) のフォーマット

アドレス : F0348H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
COMPISEL	0	0	0	0	COMP0SEL1	COMP0SEL0	C0REFSEL1	C0REFSEL0

COMP0SEL1	COMP0SEL0	コンパレータ0の+端子の入力信号選択
0	0	選択しない
0	1	IVCMP0端子を選択
1	0	プログラマブル・ゲイン・アンプの出力を選択
1	1	設定禁止

C0REFSEL1	C0REFSEL0	コンパレータ0の-端子の入力信号選択
0	0	選択しない
0	1	IVREF0端子を選択
1	0	内蔵D/Aコンバータのチャンネル0の出力を選択
1	1	設定禁止

注意 ビット7-4には必ず“0”を設定してください。

18.3.5 ポート・モード・コントロール・レジスタ2 (PMC2)

デジタル入出力／アナログ入力を1ビット単位で設定するレジスタです。

プログラマブル・ゲイン・アンプを使用するときは、ビット2 (PMC22) を1に設定してください。また、プログラマブル・ゲイン・アンプのフィードバック抵抗のGNDにPGAGNDを選択するときは、ビット3 (PMC23) を1に設定してください。

ポート・モード・コントロール・レジスタ2 (PMC2) は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

図18-6 ポート・モード・コントロール・レジスタ2 (PMC2) のフォーマット

アドレス : F0062H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PMC2	1	1	1	1	PMC23	PMC22	PMC21	PMC20

PMC2n	P2n端子のデジタル入出力/アナログ入力の選択
0	デジタル入出力(アナログ入力以外の兼用機能)
1	アナログ入力

備考 n : チャネル番号 (n=0-3)

18.3.6 ポート・モード・レジスタ2 (PM2)

ポートの入力／出力を1ビット単位で設定するレジスタです。

プログラマブル・ゲイン・アンプを使用するときは、ビット2 (PM22) を1に設定してください。また、プログラマブル・ゲイン・アンプのフィードバック抵抗のGNDにPGAGNDを選択するときは、ビット3 (PM23) を1に設定してください。

ポート・モード・レジスタ2 (PM2) は、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。リセット信号の発生により、FFHになります。

図 18-7 ポート・モード・レジスタ2 (PM2) のフォーマット

アドレス : FFF22H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM2	1	1	1	1	PM23	PM22	PM21	PM20
PM2n	P2n端子の入出力モードの選択							
0	出力モード (出力バッファ・オン)							
1	入力モード (入力バッファ・オン)							

備考 n : チャネル番号 (n = 0-3)

18.4 プログラマブル・ゲイン・アンプの動作

プログラマブル・ゲイン・アンプはPGA1端子から入力されたアナログ電圧を、マイコン内部で増幅します。増幅率は4種類 (4倍/8倍/16倍/32倍) から選択できます。


増幅した電圧は、A/Dコンバータのアナログ入力、コンパレータ0 (CMP0) の" + "側入力信号として使用することができます。

プログラマブル・ゲイン・アンプの動作開始手順を次に示します。

- (1) PER1レジスタのPGA0ENビットで、プログラマブル・ゲイン・アンプに入力クロック供給を設定
- (2) PMC2レジスタで、プログラマブル・ゲイン・アンプで使用する端子 (PMC22, PMC23) をアナログ入力に設定
- (3) PM2レジスタで、プログラマブル・ゲイン・アンプで使用する端子 (PM22, PM23) を入力モードに設定
- (4) PGAVG1, PGAVG0ビットで、増幅率 (4倍/8倍/16倍/32倍) を選択
- (5) プログラマブル・ゲイン・アンプの出力をコンパレータ 0 の " + " 側入力信号として使用するときは、COMPISELレジスタのCOMP0SEL1, COMP0SEL0ビットにプログラマブル・ゲイン・アンプの出力を設定
- (6) PGAENビットをセット (1) し、プログラマブル・ゲイン・アンプの動作を許可

18.4.1 プログラマブル・ゲイン・アンプの設定手順


図 18 - 8 プログラマブル・ゲイン・アンプ (PGA) 動作設定フロー・チャート



注意 PGAENビットをセット (1) したあと、PGA動作安定待ち時間として10 μ s経過後にA/D変換を開始してください。

18.4.2 プログラマブル・ゲイン・アンプの設定手順

図 18 - 9 プログラマブル・ゲイン・アンプ (PGA) 動作停止フロー・チャート



注意1. PGAとA/Dコンバータ、もしくはコンパレータの動作再開時は、PGAENビットをセット (1) したあと、PGA動作安定待ち時間として10 μ s経過後に各機能を開始してください。

注意2. PGA出力が接続されていないA/D変換用端子、コンパレータに関してはPGA動作停止中も使用することができます。

第19章 コンパレータ

19.1 コンパレータの機能


コンパレータには、次のような機能があります。

- コンパレータ高速モード/コンパレータ低速モード/コンパレータ高速ウィンドウモード/コンパレータ低速ウィンドウモードが選択できます。
- 基準電圧は内部基準電圧(1.45 V), 外部基準電圧入力, (コンパレータ0のみ) DAのチャンネル0出力を選択可能です。
- ノイズ除去デジタルフィルタの除去幅が選択できます。
- コンパレータ出力の有効エッジを検出し, 割り込み信号を発生できます。
- コンパレータ出力の有効エッジを検出し, イベント・リンク・コントローラ (ELC) ヘイブント信号を出力できます。

19.2 コンパレータの構成

図 19 - 1 にコンパレータのブロック図を示します。

図 19 - 1 コンパレータのブロック図



備考 $n = 0, 1$

19.3 コンパレータを制御するレジスタ

表 19 - 1にコンパレータを制御するレジスタを示します。

表 19 - 1 コンパレータを制御するレジスタ

レジスタ名	シンボル
周辺イネーブル・レジスタ 1	PER1
周辺リセット制御レジスタ 1	PRR1
コンパレータモード設定レジスタ	COMPMDR
コンパレータフィルタ制御レジスタ	COMPFIR
コンパレータ出力制御レジスタ	COMPOCR
コンパレータ入力選択制御レジスタ	COMPISEL
ポート・モード・コントロール・レジスタ 0, 2, 3	PMC0, PMC2, PMC3
ポート・モード・レジスタ 0, 2, 3, 4, 5	PM0, PM2, PM3, PM4, PM5
ポート・レジスタ 0, 3, 4, 5	P0, P3, P4, P5

19.3.1 周辺イネーブル・レジスタ 1 (PER1)

PER1 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

コンパレータを使用するときは、必ずビット 5 (CMPEN) を 1 に設定してください。

PER1 レジスタは、1 ビット・メモリ操作命令または 8 ビット・メモリ操作命令で設定します。

リセット信号の発生により、00H になります。

図 19 - 2 周辺イネーブル・レジスタ 1 (PER1) のフォーマット

アドレス : F00FAH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PER1	DACEN	0	CMPEN	0	DTCEN	PGA0EN	0	0

CMPEN	コンパレータの入カクロックの制御
0	入カクロック供給停止 ・コンパレータで使用する SFR へのライト不可
1	入カクロック供給 ・コンパレータで使用する SFR へのリード／ライト可

注意 1. コンパレータの設定をする際には、必ず最初に CMPEN = 1 の設定を行ってください。

CMPEN = 0 の場合は、コンパレータの制御レジスタへの書き込みは無視されます (ポート・モード・コントロール・レジスタ 0, 2, 3 (PMC0, PMC2, PMC3), ポート・モード・レジスタ 0, 2, 3, 4, 5 (PM0, PM2, PM3, PM4, PM5), ポート・レジスタ 0, 3, 4, 5 (P0, P3, P4, P5) は除く)。

注意 2. ビット 0, 1, 4, 6 には必ず "0" を設定してください。

19.3.2 周辺リセット制御レジスタ1 (PRR1)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR1レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

コンパレータをリセットする場合は、必ずビット5 (CMPRES)を1に設定してください。

PRR1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、PRR1レジスタは00Hになります。

図19-3 周辺リセット制御レジスタ1 (PRR1)のフォーマット

アドレス : F00FBH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR1	DACRES	0	CMPRES	0	0	PGA0RES	0	0

CMPRES	コンパレータのリセット制御
0	コンパレータのリセット解除
1	コンパレータはリセット状態

19.3.3 コンパレータモード設定レジスタ (COMPMDR)

COMPMDRレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

図 19 - 4 コンパレータモード設定レジスタ (COMPMDR)のフォーマット(1/2)

アドレス : F0340H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
COMPMDR	C1MON	C1VRF	C1WDE	C1ENB	C0MON	C0VRF	C0WDE	C0ENB
	C1MON	コンパレータ1モニタフラグ注1,2						
	0	基本モード時 : IVCMP1 < コンパレータ1 リファレンス電圧注5 ウィンドウモード時 : IVCMP1 < IVREF0, または IVCMP1 > IVREF1						
	1	基本モード時 : IVCMP1 > コンパレータ1 リファレンス電圧注5 ウィンドウモード時 : IVREF0 < IVCMP1 < IVREF1						
★	C1VRF	コンパレータ1リファレンス電圧選択注6						
	0	コンパレータ1リファレンス電圧はIVREF0入力						
	1	コンパレータ1リファレンス電圧は内部基準電圧(1.45 V)						
	C1WDE	コンパレータ1ウィンドウモード選択注4						
	0	コンパレータ1基本モード						
	1	コンパレータ1ウィンドウモード						
	C1ENB	コンパレータ1動作許可						
	0	コンパレータ1動作禁止						
	1	コンパレータ1動作許可						
	C0MON	コンパレータ0モニタフラグ注1,2						
	0	基本モード時 : IVCMP0 < コンパレータ0 リファレンス電圧注3 ウィンドウモード時 : IVCMP0 < COMPISSEL.C0REFSELにて指定するリファレンス電圧, またはIVCMP0 > IVREF1						
	1	基本モード時 : IVCMP0 > コンパレータ0 リファレンス電圧注3 ウィンドウモード時 : COMPISSEL.C0REFSELにて指定するリファレンス電圧 < IVCMP0 < IVREF1						
★	C0VRF	コンパレータ0リファレンス電圧選択注6						
	0	コンパレータ0リファレンス電圧はCOMPISSEL.C0REFSELにて指定するリファレンス電圧						
	1	コンパレータ0リファレンス電圧は内部基準電圧(1.45 V)						
	C0WDE	コンパレータ0ウィンドウモード選択注4						
	0	コンパレータ0基本モード						
	1	コンパレータ0ウィンドウモード						

図19-4 コンパレータモード設定レジスタ (COMPMDR)のフォーマット (2/2)

アドレス : F0340H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
COMPMDR	C1MON	C1VRF	C1WDE	C1ENB	C0MON	C0VRF	C0WDE	C0ENB
	C0ENB	コンパレータ0動作許可						
	0	コンパレータ0動作禁止						
	1	コンパレータ0動作許可						

注1. リセット解除直後は初期値“0”ですが、一度コンパレータを動作許可にした後にC0ENB = 0かつC1ENB = 0の設定にすると値は不定となります。

注2. このビットに書き込まれた値は無視されます。

★ 注3. 基本モードで、コンパレータ0リファレンス電圧として内部基準電圧(1.45 V)、IVREF0端子入力、DA ch0出力を選択できます。

注4. ウィンドウモードを使用する場合、リファレンス電圧はIVREF1 > IVREF0でご使用ください。

★ 注5. 基本モードで、コンパレータ1リファレンス電圧として内部基準電圧(1.45 V)、IVREF0端子入力を選択できます。

★ 注6. 内部基準電圧(1.45 V)を選択している場合は、A/Dコンバータで、温度センサ出力をA/D変換することはできません。

備考 低速モード選択時(COMPOCRレジスタのSPDMDビットが0)でもウィンドウモードに使用可能です。

19.3.4 コンパレータフィルタ制御レジスタ (COMPFIR)

COMPFIRレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

図19-5 コンパレータフィルタ制御レジスタ (COMPFIR)のフォーマット

アドレス : F0341H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
COMPFIR	C1EDG	C1EPO	C1FCK1	C1FCK0	C0EDG	C0EPO	C0FCK1	C0FCK0
C1EDG	コンパレータ1エッジ検出選択注1							
0	コンパレータ1片エッジ検出での割り込み要求							
1	コンパレータ1両エッジ検出での割り込み要求							
C1EPO	コンパレータ1エッジ極性切り替え注1							
0	コンパレータ1立ち上がりエッジで割り込み要求							
1	コンパレータ1立ち下がりエッジで割り込み要求							
C1FCK1	C1FCK0	コンパレータ1フィルタ選択注1						
0	0	コンパレータ1フィルタなし						
0	1	コンパレータ1フィルタあり, fCLKでサンプリング						
1	0	コンパレータ1フィルタあり, fCLK/8でサンプリング						
1	1	コンパレータ1フィルタあり, fCLK/32でサンプリング						
C0EDG	コンパレータ0エッジ検出選択注2							
0	コンパレータ0片エッジ検出での割り込み要求							
1	コンパレータ0両エッジ検出での割り込み要求							
C0EPO	コンパレータ0エッジ極性切り替え注2							
0	コンパレータ0立ち上がりエッジで割り込み要求							
1	コンパレータ0立ち下がりエッジで割り込み要求							
C0FCK1	C0FCK0	コンパレータ0フィルタ選択注2						
0	0	コンパレータ0フィルタなし						
0	1	コンパレータ0フィルタあり, fCLKでサンプリング						
1	0	コンパレータ0フィルタあり, fCLK/8でサンプリング						
1	1	コンパレータ0フィルタあり, fCLK/32でサンプリング						

注1. C1FCK1 - C1FCK0ビット, C1EPOビット, C1EDGビットを変更するとコンパレータ1割り込み要求およびELCへのイベント信号を発生することがあります。これらのビットは、ELCのELSELR16レジスタを0 (コンパレータ1出力をリンクさせない) にしてから変更してください。また、割り込み要求フラグ・レジスタ2L (IF2L) のビット1 (CMPIF1) をクリア (0) してください。

また、C1FCK1 - C1FCK0ビットを00B (コンパレータ1フィルタなし) から00B以外 (コンパレータ1フィルタあり) に変更した場合は、フィルタ出力が更新されるまでのサンプリング4回を経過した後に、コンパレータ1割り込み要求やELCへのイベント信号を使用してください。

注2. C0FCK1 - C0FCK0ビット, C0EPOビット, C0EDGビットを変更するとコンパレータ0割り込み要求およびELCへのイベント信号を発生することがあります。これらのビットは、ELCのELSELR15レジスタを0 (コンパレータ0出力をリンクさせない)にしてから変更してください。また、割り込み要求フラグ・レジスタ2L (IF2L)のビット0 (CMPIF0)をクリア(0)してください。

また、C0FCK1 - C0FCK0ビットを00B (コンパレータ0フィルタなし)から00B以外(コンパレータ0フィルタあり)に変更した場合は、フィルタ出力が更新されるまでのサンプリング4回を経過した後に、コンパレータ0割り込み要求やELCへのイベント信号を使用してください。

19.3.5 コンパレータ出力制御レジスタ (COMPOCR)

図 19 - 6 コンパレータ出力制御レジスタ (COMPOCR)のフォーマット

アドレス : F0342H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
COMPOCR	SPDMD	C1OP	C1OE	C1IE	0	C0OP	C0OE	C0IE
SPDMD	コンパレータ速度選択 ^{注1}							
0	コンパレータ低速モード							
1	コンパレータ高速モード							
C1OP	VCOUT1出力極性選択							
0	コンパレータ1出力をVCOUT1へ出力							
1	コンパレータ1出力の反転をVCOUT1へ出力							
C1OE	VCOUT1端子出力許可							
0	コンパレータ1のVCOUT1端子出力禁止							
1	コンパレータ1のVCOUT1端子出力許可							
C1IE	コンパレータ1割り込み要求許可 ^{注2}							
0	コンパレータ1割り込み要求禁止							
1	コンパレータ1割り込み要求許可							
C0OP	VCOUT0出力極性選択							
0	コンパレータ0出力をVCOUT0へ出力							
1	コンパレータ0出力の反転をVCOUT0へ出力							
C0OE	VCOUT0端子出力許可							
0	コンパレータ0のVCOUT0端子出力禁止							
1	コンパレータ0のVCOUT0端子出力許可							
C0IE	コンパレータ0割り込み要求許可 ^{注3}							
0	コンパレータ0割り込み要求禁止							
1	コンパレータ0割り込み要求許可							

注1. SPDMDビットを書き換える場合は、必ずCOMPMDRレジスタのCiENBビット(i = 0, 1)を0にしてから書き換えてください。

注2. C1IEを0(割り込み要求禁止)から1(割り込み要求許可)にした場合、割り込み要求フラグ・レジスタ2L(IF2L)のビット1(CMPIF1)が1(割り込み要求あり)になることがありますので、割り込み要求フラグ・レジスタ2L(IF2L)のビット1(CMPIF1)をクリア(0)してから割り込みを使用してください。

注3. C0IEを0(割り込み要求禁止)から1(割り込み要求許可)にした場合、割り込み要求フラグ・レジスタ2L(IF2L)のビット0(CPMIF0)が1(割り込み要求あり)になることがありますので、割り込み要求フラグ・レジスタ2L(IF2L)のビット0(CMPIF0)をクリア(0)してから割り込みを使用してください。

19.3.6 コンパレータの入出力端子のポート機能を制御するレジスタ

IVCMP0, 1 端子, IVREF0, 1 端子をコンパレータのアナログ入力として使用するときは、各ポートに対応するポート・モード・レジスタ (PMxx) とポート・モード・コントロール・レジスタ (PMCxx) のビットに 1 を設定してください。

VCOUT0, 1 機能を使用する場合は、対象チャネルと兼用するポート機能を制御するレジスタ (ポート・モード・コントロール・レジスタ (PMCxx), ポート・モード・レジスタ (PMxx), ポート・レジスタ (Pxx)) を設定してください。詳細は、4.3.1 ポート・モード・レジスタ (PMxx), 4.3.2 ポート・レジスタ (Pxx), 4.3.6 ポート・モード・コントロール・レジスタ (PMCxx) を参照してください。

19.4 動作説明

コンパレータ0とコンパレータ1はそれぞれ独立して動作できます。表19-2にコンパレータ関連レジスタの設定手順を示します

表19-2 コンパレータ関連レジスタの設定手順

順番		レジスタ	ビット	設定値	
CM	CM				
P0	P1				
1	1	PRR1	CMPRES	0 (コンバータiのリセット解除)	
2	-	PRR1	PGA0RES	0 (PGAリセット解除)	
3	-	PRR1	DACRES	0 (DACリセット解除)	
4	2	PER1	CMPEN	1 (入カクロック供給)	
5	-	PER1	PGA0EN	1 (入カクロック供給)	
6	-	PER1	DACEN	1 (入カクロック供給)	
7	3	PMCxx	PMC20, PMC21, PMC22, PMC33	IVCMPi, IVREFi端子の機能選択 ・ PMC20, PMC21, PMC22, PMC33 ビットに1 (アナログ入力)	
		PMxx	PM20, PM21, PM22, PM33	・ PM20, PM21, PM22, PM33 ビットに1 (入力モード)	
8	-	PGACTL	PGAVG0, PGAVG1	(PGA増幅率選択)	
9	-	PGACTL	PVRVS	(PGA フィードバック抵抗のGND 選択)	
10	-	PGACTL	PGAEN	1 (PGA動作許可)	
11	-	COMPISEL	CMP0SEL0,CMP0SEL1	(コンパレータ0の+端子の入力信号選択)	
12	-	COMPISEL	C0REFSEL0,C0REFSEL1	(コンパレータ0の-端子の入力信号選択)	
13	-	DACS0		(D/A 変換値設定)	
14	-	DAM	DACE0	(DAC 動作許可)	
15	4	COMPMDR	C0VRF, C1VRF	コンパレータ0, 1リファレンス電圧選択	
16	5	COMPOCR	SPDMD	コンパレータ応答速度の選択(0：低速モード/1：高速モード)注1	
17	6	COMPMDR	CiWDE	0 (基本モード)	1 (ウィンドウモード)注2
18	7	COMPMDR	CiENB	1 (動作許可)	
19	8	コンパレータ安定時間tCMP 待ち			
20	9	COMPFIR	CiFCK1 - CiFCK0	デジタルフィルタ使用する/しない, サンプリングクロック選択	
			CiEPO, CiEDG	割り込み要求のためのエッジ検出条件選択(立ち上がり/立ち下がり/両エッジ)	
21	10	COMPOCR	CiOP, CiOE	VCOUTi出力の設定(極性選択, 出力許可/禁止を設定)	
			CiIE	割り込み要求出力の許可/禁止を設定	
22	11	ポート論理の出力端子選択：VCOUTi「19.4.4 コンパレータi出力(i = 0, 1)」参照。			
23	12	PR02L, PR12L	CMPPR0i, CMPPR1i	割り込みを使用する場合：割り込み優先レベル選択	
24	13	MK2L	CMPMKi	割り込みを使用する場合：割り込みマスク選択	
25	14	IF2L	CMPIFi	割り込みを使用する場合：0 (割り込み要求なし：初期化)注3	

注1. コンパレータ0とコンパレータ1を独立に設定することはできません。

注2. 高速モード(SPDMD = 1)の場合のみ設定可能

注3. コンパレータの設定後, 安定動作するまでに不要な割り込みが発生することがありますので, 割り込みフラグを初期化してください。


注意 コンパレータ*i*の全回路を初期化する場合はPRR1レジスタのCMPRESビットに1を設定して下さい。

備考 *i* = 0, 1

図19-7にコンパレータ i ($i = 0, 1$)の動作例(基本モード)を示します。低速モード時/高速モード時とも、リファレンス入力よりアナログ入力の電圧が高い場合にCOMPMDRレジスタのCiMONビットが“1”になり、リファレンス入力よりアナログ入力の電圧が低い場合にCiMONビットが“0”になります(リファレンス電圧はIVREF0端子への入力電圧を使用します)。

図19-7 コンパレータ i ($i = 0, 1$)の動作例(基本モード)

・基本モード動作の例




注意 上図は、COMPFIRレジスタのCiFCK1 - CiFCK0 = 00B (フィルタなし)、CiEDG = 1 (両エッジ)の場合です(CiEDG = 0, CiEPO = 0 (立ち上がりエッジ)のときのCMPiFiは(A)の変化のみ、CiEDG = 0, CiEPO = 1 (立ち下がりエッジ)のときのCMPiFiは(B)の変化のみとなります)。

図19-8にコンパレータ*i* (*i* = 0, 1)の動作例(ウィンドウモード)を示します。ウィンドウモード時は、低速モード時/高速モード時とも、アナログ入力の電圧が、次の条件を満たす場合にCOMPMDRレジスタのCiMONビットが“1”になり、アナログ入力の電圧がこの条件を満たさない場合はCiMONビットが“0”になります(低電圧側リファレンス電圧はIVREF0端子への入力電圧、高電圧側リファレンス電圧はIVREF1端子への入力電圧です)。

“低電圧側リファレンス電圧<アナログ入力の電圧<高電圧側リファレンス電圧”

図19-8 コンパレータ*i* (*i* = 0, 1)の動作例(ウィンドウモード)

・ウィンドウモード動作の例



注意 上図は、COMPFIRレジスタのCiFCK1 - CiFCK0 = 00B (フィルタなし)、CiEDG = 1 (両エッジ)の場合です(CiEDG = 0, CiEPO = 0 (立ち上がりエッジ)のときのCMPiFiは(A)の変化のみ、CiEDG = 0, CiEPO = 1 (立ち下がりエッジ)のときのCMPiFiは(B)の変化のみとなります)。


コンパレータ*i*割り込みを使用する場合は、COMPOCRレジスタのCiIEを1(割り込み要求許可)にしてください。このとき比較結果が変化すれば、コンパレータ*i*割り込み要求が発生します。割り込み要求の詳細については「19.4.2 コンパレータ*i*割り込み(*i* = 0, 1)」を参照してください。

19.4.1 コンパレータ*i*デジタルフィルタ ($i = 0, 1$)

コンパレータ*i*は、デジタルフィルタを内蔵しています。サンプリングクロックはCOMPFIRレジスタのCiFCK1 - CiFCK0ビットで選択できます。サンプリングクロックごとにコンパレータ*i*の出力信号をサンプリングし、レベルが3度一致した次のサンプリングクロックで、デジタルフィルタ出力がその値になります。

図19-9にコンパレータ*i* ($i = 0, 1$)デジタルフィルタと割り込み動作例を示します。

図19-9 コンパレータ*i* ($i = 0, 1$)デジタルフィルタと割り込み動作例



注意 上図は、COMPFIRレジスタのCiFCK1 - CiFCK0ビットが、01B、10B、11Bのいずれか(デジタルフィルタあり)の場合の動作例です。

19.4.2 コンパレータ*i*割り込み ($i = 0, 1$)

コンパレータはコンパレータ0およびコンパレータ1の2つの割り込み要求を発生します。コンパレータ*i*割り込みは、それぞれ1つずつの優先順位指定フラグ、割り込みマスクフラグ、割り込み要求フラグ、割り込みベクタを持ちます。


コンパレータ*i*割り込みを使用するときは、COMPOCRレジスタのCiIEビットを1(割り込み要求出力許可)にしてください。割り込み要求を発生する条件は、COMPFIRレジスタにより設定します。また、コンパレータ出力にはデジタルフィルタを付けることが可能です。デジタルフィルタは、3種類のサンプリングクロックを選択可能です。

レジスタ設定と割り込み要求発生に対応については、「19.3.4 コンパレータフィルタ制御レジスタ (COMPFIR)」および「19.3.5 コンパレータ出力制御レジスタ (COMPOCR)」を参照してください。

19.4.3 イベント・リンク・コントローラ(ELC)へのイベント信号出力

ELC へのイベント信号は、割り込み要求の発生条件と同じく COMPFIR レジスタで設定したデジタルフィルタ出力のエッジ検出により発生します。ただし、割り込み要求と異なり、COMPOCR レジスタの CiIE ビットに関係なく常に出力されます。イベント出力先の選択やイベントリンクの停止は、ELC の ELSELR15 レジスタ、ELSELR16 レジスタで設定してください。

図 19 - 10 デジタルフィルタと割り込み要求・ELC へのイベント信号出力動作



注 CiIE ビット ($i = 0, 1$) が 1 の場合は、割り込み要求と ELC へのイベント信号は同じ波形になります。

CiIE ビット ($i = 0, 1$) が 0 の場合は、割り込み要求のみ 0 固定になります。

(A), (B), (C) の波形は COMPFIR レジスタの CiFCK ビット ($i = 0, 1$) が "00B" (デジタルフィルタなし) の場合、(D), (E), (F) の波形は COMPFIR レジスタの CiFCK ビット ($i = 0, 1$) が "01B", "10B", "11B" のいずれか (デジタルフィルタあり) の場合の動作例です。(A), (D) は CiEDG ビットを "1" (両エッジ) に設定した場合、(B), (E) は CiEDG ビット = 0, CiEPO ビット = 0 (立ち上がりエッジ) の場合、(C), (F) は CiEDG ビット = 0, CiEPO ビット = 1 (立ち下がりエッジ) の場合です。

19.4.4 コンパレータ*i*出力(*i* = 0, 1)

コンパレータの比較結果を外部端子へ出力することができます。COMPOCRレジスタのCiOP, CiOEビットにより出力極性(そのまま出力/反転出力)や出力許可/禁止を設定できます。レジスタ設定とコンパレータ出力の対応は、「19.3.5 コンパレータ出力制御レジスタ(COMPOCR)」を参照してください。

VCOUT*i*出力端子へコンパレータ比較結果を出力する場合は、以下の手順に従ってポート設定してください(リセット後、ポートは入力設定になっています)。

- ①コンパレータのモード設定をする(表19-2 コンパレータ関連レジスタの設定手順の順番1~9)。
- ②VCOUT0, VCOUT1出力の極性選択, 出力許可する(表19-2 コンパレータ関連レジスタの設定手順の順番11)。
- ③VCOUT*i*出力端子に対応するポート・モード・コントロール・レジスタのビットを"0"にする。
- ④VCOUT*i*出力端子に対応するポート・レジスタのビットのビットを"0"にする。
- ⑤VCOUT*i*出力端子に対応するポート・モード・レジスタを"0"にする(端子から出力開始)。

19.4.5 コンパレータクロック停止/供給

周辺イネーブル・レジスタ1(PER1)の設定により、コンパレータのクロックを停止する場合は、以下の手順に従ってください。

- ①COMPOCRレジスタのCiIEビット(*i* = 0, 1)を"0"にする(コンパレータの割り込みを禁止します)。
- ②COMPMDRレジスタのCiENBビットを"0"にする(コンパレータを停止する)。
- ③IF2LレジスタのCMPIFIビットを"0"にする(コンパレータ停止前の不要な割り込みをクリア)。
- ④PER1レジスタのCMPENビットを"0"にする。

PER1の設定によりクロック停止しますが、コンパレータ内部のレジスタはすべて初期化されません(レジスタの値を保持します)。

注意 コンパレータを片エッジ検出での割り込み要求に設定(CiEDG = 0)かつコンパレータの立ち上がりエッジで割り込み要求に設定(CiEPO = 0)かつIVCMP > IVREFの状態または、コンパレータを片エッジ検出での割り込み要求に設定(CiEDG = 0)、コンパレータの立ち下がりエッジで割り込み要求に設定(CiEPO = 1)、IVCMP < IVREFの状態、DTCを起動許可した場合、DTC転送を開始し、転送終了後に割り込み要求が発生します。そのため必要に応じて、コンパレータのモニタフラグ(CiMON)を確認してからDTCを起動許可にしてください(*i* = 0-1)。

19.5 タイマKB連動機能使用時の注意事項


INTP10, 11, コンパレータは、外部割り込み機能の他にタイマKBとの連動機能(強制出力停止機能, タイマ・リスタート機能)のトリガとして使用することができます。使用する機能に応じて、周辺機能切り替えレジスタ(PFSEL0), エッジ設定レジスタを設定する必要があります。また、各機能が動作するまでに必要なアクティブ信号の幅が異なります。

INTP10, 11, コンパレータをご使用になる場合は、表19-3～表19-4を参考にレジスタの設定を行い、必要なアクティブ信号幅が確保されるように外部回路を構築してください。

表 19 - 3 INTP10, 11の機能, レジスタ設定とアクティブ信号幅の関係

機能	周辺機能切り替え レジスタの設定	エッジ設定 レジスタ	各機能が動作するのに必要なアクティブ信号幅		
			割り込み	強制出力停止	タイマ・ リスタート
外部割り込み (STOP解除可能)	TMRSTENm = 0	EGPn, EGNn	~ 1 μ s	-	-
強制出力停止 ^{注1}	TMRSTENm = 1	INTPEG[3:0] ^{注2}	55 ~ 215ns ^{注3} +2 ~ 3clk ^{注4}	55 ~ 215ns ^{注3, 注5}	-
タイマ・ リスタート	TMRSTENm = 1	INTPEG[3:0]	55 ~ 215ns ^{注3} +2 ~ 3clk ^{注4}	-	55 ~ 215ns ^{注3} +2 ~ 3clk ^{注4, 注6}

図 19 - 11 INTP10, 11による強制出力停止要求信号, タイマ・リスタート要求信号の発生タイミング



注1. INTP10, 11のみ強制出力停止機能2のトリガとして使用可能です。

注2. 強制出力停止機能2はハイ・レベルでアクティブとなります。エッジ選択は割り込みのみに有効です。

注3. INTP10, 11でノイズ・フィルタをOFF(PNFEN = 1)した場合, 5 ~ 15nsとなります。

注4. fCLKまたはfHOCO

注5. 強制出力停止機能2が動作してから端子出力が変化するまでには、別途出力遅延時間(10 ~ 40 ns)がかかります。


注6. タイマ・リスタート機能が動作するには、要求信号を受けてからさらに1clk、出力端子の状態が変化するまでには、別途出力遅延時間(10 ~ 40 ns)がかかります。

備考 m = 0, 1 n = 10, 11 p = 7, 6

★ 表 19 - 4 コンパレータ 0, 1 の機能, レジスタ設定とアクティブ信号幅の関係

機能	周辺機能切り替え レジスタの設定	エッジ設定 レジスタ	各機能が動作するのに必要なアクティブ信号幅		
			割り込み	強制出力停止	タイマ・ リスタート
外部割り込み (STOP 解除可能) 注1	-	CnEDG, CnEPO (n = 0, 1)	~ 1.2 μ s 注1		
強制出力停止	-	注4	~ 1.2 μ s 注1	~ 1.2 μ s 注1, 注5	
タイマ・ リスタート 注6	-	CnEDG, CnEPO (n = 0, 1)	~ 1.2 μ s 注1		~ 1.2 μ s 注1+ 2 ~ 3clk 注2, 注3

★ 図 19 - 12 コンパレータ 0, 1 による強制出力停止要求信号, タイマ・リスタート要求信号の発生タイミング



注1. コンパレータ制御レジスタ (CnCTL) のノイズ・フィルタ設定 (CnDFS1, CnDFS0) =(0, 0) の場合です。ノイズ・フィルタ設定を (0, 0) から変更した場合は, 設定した除去幅分が加算されます。

注2. fCLK または fHOCO

注3. タイマ・リスタート機能が動作するには, 要求信号を受けてからさらに 1clk, 出力端子の状態が変化するまでには, 別途出力遅延時間 (10 ~ 40 ns) が掛かります。

注4. 強制出力停止機能はハイ・レベルでアクティブとなります。


注5. 強制出力停止機能が動作してから出力端子の状態が変化するまでには, 別途出力遅延時間 (10 ~ 40 ns) が掛かります。

注6. タイマ・リスタート機能はコンパレータ 0, 1 のみ使用可能です。

備考 n = 0, 1

第20章 データ・トランスファ・コントローラ(DTC)

本章の説明で記載されているアドレスの上位8ビットとは、以下に示す20ビットアドレスのビット15-8になります。



また、特に指定がない場合、アドレスの最上位4ビットはすべて1(FxxxxH)になります。

20.1 DTCの機能

データ・トランスファ・コントローラ (DTC)は、CPUを使わずに、メモリとメモリの間でデータを転送する機能です。DTCは周辺機能割り込みによって起動し、データを転送します。DTCはCPUと同じデータ・バスを使用し、DTCのバス使用権は、CPUよりも優先されます。

表20 - 1にDTCの仕様を示します。

表 20 - 1 DTCの仕様

項目		仕様
起動要因		23 要因
配置可能なコントロール・データ		24 通り
転送可能な アドレス空間	アドレス空間	64 Kバイト空間(F0000H-FFFFFH)ただし、汎用レジスタを除く
	ソース	特殊機能レジスタ(SFR)、RAM領域(汎用レジスタを除く)、ミラー領域を介してアクセスできるコード・フラッシュ・メモリ領域 ^注 、データ・フラッシュ・メモリ領域 ^注 、拡張特殊機能レジスタ(2nd SFR)
	デスティネーション	特殊機能レジスタ(SFR)、RAM領域(汎用レジスタを除く)、拡張特殊機能レジスタ(2nd SFR)
最大転送回数	ノーマル・モード	256 回
	リピート・モード	255 回
最大転送 ブロック・サイ ズ	ノーマル・モード(8ビット転送)	256 バイト
	ノーマル・モード(16ビット転送)	512 バイト
	リピート・モード	255 バイト
転送単位		8 ビット/16 ビット
転送モード	ノーマル・モード	DTCCTj レジスタが1から0になる転送で終了する
	リピート・モード	DTCCTj レジスタが1から0になる転送終了後、リピート・エリアのアドレスを初期化し、DTRL Dj レジスタの値がDTCCTj レジスタへリロードして転送を継続する
アドレス制御	ノーマル・モード	固定、または加算
	リピート・モード	リピート・エリアでないアドレスを固定、または加算
起動要因優先度		表 20 - 5 DTC起動要因とベクタ・アドレス参照
割り込み要求	ノーマル・モード	DTCCTj レジスタが1から0になるデータ転送時に、CPUへ起動要因となった割り込み要求が発生し、データ転送終了後に割り込み処理を行う
	リピート・モード	DTCCRj レジスタのRPTINT ビットが1(割り込み発生許可)のとき、DTCCTj レジスタが1から0になるデータ転送時に、CPUへ起動要因となった割り込み要求が発生し、データ転送終了後に割り込み処理を行う
転送開始		DTCENi レジスタのDTCENi0-DTCENi7 ビットを1(起動許可)にすると、DTC起動要因が発生するたびにデータ転送を開始する
転送停止	ノーマル・モード	• DTCENi0-DTCENi7 ビットを0(起動禁止)にする • DTCCTj レジスタが1から0になるデータ転送が終了したとき
	リピート・モード	• DTCENi0-DTCENi7 ビットを0(起動禁止)にする • RPTINT ビットが1(割り込み発生許可)のとき、DTCCTj レジスタが1から0になるデータ転送が終了したとき


注 HALTモードおよびSNOOZEモードでは、フラッシュ・メモリが停止しているため、DTC転送のソースにできません。

備考 i = 0-2, j = 0-23

20.2 DTCの構成

図20 - 1にDTCのブロック図を示します。

図20 - 1 DTCのブロック図



20.3 DTCを制御するレジスタ

表20-2にDTCを制御するレジスタを示します。

表20-2 DTCを制御するレジスタ

レジスタ名	略号
周辺イネーブル・レジスタ1	PER1
DTC起動許可レジスタ0	DTCEN0
DTC起動許可レジスタ1	DTCEN1
DTC起動許可レジスタ2	DTCEN2
DTCベース・アドレス・レジスタ	DTCBAR

表20-3にDTCのコントロール・データを示します。

DTCのコントロール・データはRAMのDTCコントロール・データ領域に配置されます。

DTCBARレジスタでDTCコントロール・データ領域と、コントロール・データの先頭番地を格納するDTCベクタ・テーブル領域を含めた256バイトの領域を設定します。

表20-3 DTCのコントロール・データ

レジスタ名	略号
DTC制御レジスタj	DTCCRj
DTCブロック・サイズ・レジスタj	DTBLSj
DTC転送回数レジスタj	DTCCTj
DTC転送回数リロード・レジスタj	DTRL Dj
DTCソース・アドレス・レジスタj	DTSARj
DTCデスティネーション・アドレス・レジスタj	DTDARj

備考 j = 0-23


20.3.1 DTCコントロール・データ領域とDTCベクタ・テーブル領域の配置

DTCBARレジスタで、DTCのコントロール・データとベクタ・テーブルを配置する256バイトの領域をRAM領域内に設定します。

図20-2にDTCBARレジスタにFBHを設定したときのメモリ・マップ例を示します。

DTCコントロール・データ領域192バイトのうち、DTCで使用しない空間はRAMとして使用できます。

図20-2 DTCBARレジスタにFBHを設定したときのメモリ・マップ例



DTCのコントロール・データとベクタ・テーブルを配置できる領域は製品によって異なります。

注意1. 汎用レジスタ (FFEE0H-FFEFFH)の空間は、DTCコントロール・データ領域およびDTCベクタ・テーブル領域としての使用を禁止します。

注意2. スタック領域とDTCコントロール・データ領域およびDTCベクタ・テーブル領域が重ならないようにしてください。

注意3. 次に示す製品の内部RAM領域は、セルフ・プログラミング機能およびデータ・フラッシュ機能使用時にDTCコントロール・データ領域およびDTCベクタ・テーブル領域として使用できません。

R5F117xC (x = A, B, G) : FF300H-FF709H

注意4. 次に示す製品の内部RAM領域は、オンチップ・デバッキングのトレース機能使用時にDTCコントロール・データ領域およびDTCベクタ・テーブル領域として使用できません。

R5F117xC (x = A, B, G) : FF700H-FF8FFH

20.3.2 コントロール・データの配置

コントロール・データは先頭アドレスから、DTCCRj, DTBLSj, DTCCTj, DTRLDj, DTSARj, DTDARj (j = 0-23) レジスタの順に配置します。


先頭アドレス0-23の上位8ビットはDTCBARレジスタで設定し、下位8ビットは起動要因ごとに割り当てられているベクタ・テーブルでそれぞれ設定します。

図20-3にコントロール・データの配置を示します。

注意1. DTCCRj, DTBLSj, DTCCTj, DTRLDj, DTSARj, DTDARjレジスタのデータは対応するDTCENi (i = 0-2) のDTCENi0-DTCENi7ビットが0 (起動禁止) のときに変更してください。

注意2. DTC転送でDTCCRj, DTBLSj, DTCCTj, DTRLDj, DTSARj, DTDARjをアクセスしないでください。

図20-3 コントロール・データの配置



備考 xx : DTCBARレジスタの設定値

表20-4 コントロール・データの先頭アドレス

j	アドレス	j	アドレス
11	Fxx98H	23	FxxF8H
10	Fxx90H	22	FxxF0H
9	Fxx88H	21	FxxE8H
8	Fxx80H	20	FxxE0H
7	Fxx78H	19	FxxD8H
6	Fxx70H	18	FxxD0H
5	Fxx68H	17	FxxC8H
4	Fxx60H	16	FxxC0H
3	Fxx58H	15	FxxB8H
2	Fxx50H	14	FxxB0H
1	Fxx48H	13	FxxA8H
0	Fxx40H	12	FxxA0H

備考 xx : DTCBARレジスタの設定値

20.3.3 ベクタ・テーブル

DTC が起動すると、起動要因ごとに割り当てられているベクタ・テーブルから読み出した下位8ビットのアドレス・データにより 24組のコントロール・データから1つコントロール・データを決定し、DTCコントロール・データ領域上に配置されたコントロール・データを読み出します。

ベクタ・アドレスの上位8ビットはDTCBARレジスタで設定し、下位8ビットは起動要因に対応して00Hから17Hまでが割り当てられます。起動要因ごとにベクタ・テーブルが1バイトあり、40HからF8Hのデータを格納し、DTC起動時にはこの下位4ビットのアドレスを元に24組のコントロール・データから1つを選択します。表20-5にDTC起動要因とベクタ・アドレスを示します。

注意 ベクタ・テーブルに設定するDTCコントロール・データ領域の先頭番地は、対応するDTCENi (i = 0-2) レジスタのDTCENi0-DTCENi7ビットが0 (起動禁止)のときに変更してください。

図20-4 コントロール・データの先頭アドレスとベクタ・テーブル




表 20 - 5 DTC起動要因とベクタ・アドレス

DTC起動要因(割り込み要因発生元)	要因 番号	ベクタ・アドレス	優先順位
予約	0	DTCBARレジスタの設定アドレス + 00H	高
INTP0	1	DTCBARレジスタの設定アドレス + 01H	▲
INTP1	2	DTCBARレジスタの設定アドレス + 02H	
INTP2	3	DTCBARレジスタの設定アドレス + 03H	
INTP3	4	DTCBARレジスタの設定アドレス + 04H	
INTP4	5	DTCBARレジスタの設定アドレス + 05H	
INTP5	6	DTCBARレジスタの設定アドレス + 06H	
INTP6	7	DTCBARレジスタの設定アドレス + 07H	▼
キー入力	8	DTCBARレジスタの設定アドレス + 08H	
A/D変換終了	9	DTCBARレジスタの設定アドレス + 09H	
UART0受信の転送完了/CSI01の転送完了またはバッファ空き/IIC01の転送完了	10	DTCBARレジスタの設定アドレス + 0AH	
UART0送信の転送完了/CSI00の転送完了またはバッファ空き/IIC00の転送完了	11	DTCBARレジスタの設定アドレス + 0BH	
UART1受信の転送完了/CSI11の転送完了またはバッファ空き/IIC11の転送完了	12	DTCBARレジスタの設定アドレス + 0CH	
UART1送信の転送完了/CSI10の転送完了またはバッファ空き/IIC10の転送完了	13	DTCBARレジスタの設定アドレス + 0DH	
タイマ・アレイ・ユニット0のチャネル0のカウント完了またはキャプチャ完了	14	DTCBARレジスタの設定アドレス + 0EH	
タイマ・アレイ・ユニット0のチャネル1のカウント完了またはキャプチャ完了	15	DTCBARレジスタの設定アドレス + 0FH	
タイマ・アレイ・ユニット0のチャネル2のカウント完了またはキャプチャ完了	16	DTCBARレジスタの設定アドレス + 10H	
タイマ・アレイ・ユニット0のチャネル3のカウント完了またはキャプチャ完了	17	DTCBARレジスタの設定アドレス + 11H	
12ビット・インターバル・タイマ	18	DTCBARレジスタの設定アドレス + 12H	
8ビット・インターバル・タイマ00	19	DTCBARレジスタの設定アドレス + 13H	
8ビット・インターバル・タイマ01	20	DTCBARレジスタの設定アドレス + 14H	
TMKBカウント完了	21	DTCBARレジスタの設定アドレス + 15H	
コンパレータ検出0	22	DTCBARレジスタの設定アドレス + 16H	
コンパレータ検出1	23	DTCBARレジスタの設定アドレス + 17H	低

20.3.4 周辺イネーブル・レジスタ 1 (PER1)

PER1 レジスタは、各周辺ハードウェアへのクロック供給許可／禁止を設定するレジスタです。使用しないハードウェアへはクロック供給も停止させることで、低消費電力化とノイズ低減をはかります。

DTCを使用する場合は、必ずビット3 (DTCEN)を1に設定してください。

PER1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図20 - 5 周辺イネーブル・レジスタ 1 (PER1)のフォーマット

アドレス : F00FAH リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

PER1	DACEN	0	CMPEEN	0	DTCEN	PGA0EN	0	0
------	-------	---	--------	---	-------	--------	---	---

DTCEN	DTCの入カクロック供給の制御
0	入カクロック供給停止 ・ DTCは動作不可
1	入カクロック供給 ・ DTCは動作可

注意 ビット0, 1, 4, 6には必ず“0”を設定してください。

20.3.5 DTC制御レジスタj (DTCCRj) (j = 0-23)

DTCCRj レジスタは、DTCの動作モードを制御します。

図20 - 6 DTC制御レジスタj (DTCCRj)のフォーマット

アドレス : 20.3.2 コントロール・データの配置参照 リセット時 : 不定 R/W

略号

7

6

5

4

3

2

1

0

DTCCRj

0

SZ

RPTINT

CHNE

DAMOD

SAMOD

RPTSEL

MODE

SZ

転送データ・サイズの選択

0

8ビット

1

16ビット

RPTINT

リピート・モード割り込みの許可・禁止

0

割り込み発生禁止

1

割り込み発生許可

MODEビットが0 (ノーマル・モード)のときRPTINT ビットの設定は無効です。

CHNE

チェイン転送の許可・禁止

0

チェイン転送禁止

1

チェイン転送許可

DTCCR23レジスタのCHNEビットは0 (チェイン転送禁止)にしてください。

DAMOD

転送先アドレスの制御

0

固定

1

加算

MODEビットが1 (リピート・モード)でRPTSELビットが0 (転送先がリピート・エリア)のときDAMODビットの設定は無効です。

SAMOD

転送元アドレスの制御

0

固定

1

加算

MODEビットが1 (リピート・モード)でRPTSELビットが1 (転送元がリピート・エリア)のときSAMODビットの設定は無効です。

RPTSEL

リピート・エリアの選択

0

転送先がリピート・エリア

1

転送元がリピート・エリア

MODEビットが0 (ノーマル・モード)のときRPTSELビットの設定は無効です。

MODE

転送モードの選択

0

ノーマル・モード

1

リピート・モード

注意 DTC転送でDTCCRjレジスタをアクセスしないでください。

20.3.6 DTCブロック・サイズ・レジスタj (DTBLSj) (j = 0-23)

1回の起動で転送されるデータのブロック・サイズを設定します。

図20 - 7 DTCブロック・サイズ・レジスタj (DTBLSj)のフォーマット

アドレス : 20.3.2 コントロール・データの配置参照 リセット時 : 不定 R/W

略号	7	6	5	4	3	2	1	0
DTBLSj	DTBLSj7	DTBLSj6	DTBLSj5	DTBLSj4	DTBLSj3	DTBLSj2	DTBLSj1	DTBLSj0

DTBLSj	転送ブロック・サイズ	
	8ビット転送	16ビット転送
00H	256バイト	512バイト
01H	1バイト	2バイト
02H	2バイト	4バイト
03H	3バイト	6バイト
.	.	.
.	.	.
.	.	.
FDH	253バイト	506バイト
FEH	254バイト	508バイト
FFH	255バイト	510バイト

注意 DTC転送でDTBLSjレジスタをアクセスしないでください。

20.3.7 DTC転送回数レジスタj (DTCCTj) (j = 0-23)

DTCのデータ転送回数を設定します。DTC転送が1回起動するたびに1減算されます。

図20 - 8 DTC転送回数レジスタj (DTCCTj)のフォーマット

アドレス : 20.3.2 コントロール・データの配置参照 リセット時 : 不定 R/W

略号	7	6	5	4	3	2	1	0
DTCCTj	DTCCTj7	DTCCTj6	DTCCTj5	DTCCTj4	DTCCTj3	DTCCTj2	DTCCTj1	DTCCTj0

DTCCTj	転送回数
00H	256回
01H	1回
02H	2回
03H	3回
.	.
.	.
.	.
FDH	253回
FEH	254回
FFH	255回

注意 DTC転送でDTCCTjレジスタをアクセスしないでください。

20.3.8 DTC転送回数リロード・レジスタj (DTRL Dj) (j = 0-23)

リピート・モードで転送回数レジスタの初期値を設定します。リピート・モード時は、本レジスタの値が DTCCTレジスタにリロードされますので、DTCCTレジスタの初期値と同じ値を設定してください。

図20-9 DTC転送回数リロード・レジスタj (DTRL Dj)のフォーマット

アドレス : 20.3.2 コントロール・データの配置参照 リセット時 : 不定 R/W

略号	7	6	5	4	3	2	1	0
DTRL Dj	DTRL Dj7	DTRL Dj6	DTRL Dj5	DTRL Dj4	DTRL Dj3	DTRL Dj2	DTRL Dj1	DTRL Dj0

注意 DTC転送でDTRL Djレジスタをアクセスしないでください。

20.3.9 DTCソース・アドレス・レジスタj (DTSARj) (j = 0-23)

データ転送時の転送元アドレスを指定します。

DTCCRjレジスタのSZビットが1(16ビット転送)のとき、最下位ビットは無視され、偶数番地として扱われます。

図20-10 DTCソース・アドレス・レジスタj (DTSARj)のフォーマット

アドレス : 20.3.2 コントロール・データの配置参照 リセット時 : 不定 R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DTSARj	DTS ARj15	DTS ARj14	DTS ARj13	DTS ARj12	DTS ARj11	DTS ARj10	DTS ARj9	DTS ARj8	DTS ARj7	DTS ARj6	DTS ARj5	DTS ARj4	DTS ARj3	DTS ARj2	DTS ARj1	DTS ARj0

注意1. 転送元アドレスに汎用レジスタ (FFEE0H-FFEFFH)空間を設定しないでください。

注意2. DTC転送でDTSARjレジスタをアクセスしないでください。

20.3.10 DTCデスティネーション・アドレス・レジスタj (DTDARj) (j = 0-23)

データ転送時の転送先アドレスを指定します。

DTCCRjレジスタのSZビットが1(16ビット転送)のとき、最下位ビットは無視され、偶数番地として扱われます。

図20-11 DTCデスティネーション・アドレス・レジスタj (DTDARj)のフォーマット

アドレス : 20.3.2 コントロール・データの配置参照 リセット時 : 不定 R/W

略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DTDARj	DTD ARj15	DTD ARj14	DTD ARj13	DTD ARj12	DTD ARj11	DTD ARj10	DTD ARj9	DTD ARj8	DTD ARj7	DTD ARj6	DTD ARj5	DTD ARj4	DTD ARj3	DTD ARj2	DTD ARj1	DTD ARj0

注意1. 転送先アドレスに汎用レジスタ (FFEE0H-FFEFFH)空間を設定しないでください。

注意2. DTC転送でDTDARjレジスタをアクセスしないでください。

20.3.11 DTC起動許可レジスタ*i* (DTCENi) (*i* = 0-2)

各割り込み要因によるDTC起動の許可または禁止を制御する8ビットレジスタです。表20-6に割り込み要因とDTCENi0-DTCENi7ビットの対応を示します。

DTCENiレジスタは8ビット・メモリ操作命令, および1ビット・メモリ操作命令で設定できます。

注意1. DTCENi0-DTCENi7ビットは, そのビットに対応する起動要因が発生しない箇所で変更してください。

注意2. DTC転送でDTCENiレジスタをアクセスしないでください。

注意3. 製品によって割り当てられている機能が異なります。機能が割り当てられていないビットには, 必ず“0”を設定してください。

図20-12 DTC起動許可レジスタ*i* (DTCENi) (*i* = 0-2)のフォーマット

アドレス: F02E8H (DTCEN0), F02E9H (DTCEN1), F02EAH (DTCEN2), リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
DTCENi	DTCENi7	DTCENi6	DTCENi5	DTCENi4	DTCENi3	DTCENi2	DTCENi1	DTCENi0

DTCENi7	DTC起動許可i7
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi7ビットは0(起動禁止)になります。	

DTCENi6	DTC起動許可i6
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi6ビットは0(起動禁止)になります。	

DTCENi5	DTC起動許可i5
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi5ビットは0(起動禁止)になります。	

DTCENi4	DTC起動許可i4
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi4ビットは0(起動禁止)になります。	

DTCENi3	DTC起動許可i3
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi3ビットは0(起動禁止)になります。	

DTCENi2	DTC起動許可i2
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi2ビットは0(起動禁止)になります。	

DTCENi1	DTC起動許可i1
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi1ビットは0(起動禁止)になります。	

DTCENi0	DTC起動許可i0
0	起動禁止
1	起動許可
転送完了割り込みが発生する条件でDTCENi0ビットは0(起動禁止)になります。	

表 20 - 6 割り込み要因と DTCENi0-DTCENi7 ビットの対応

レジスタ	DTCENi7 ビット	DTCENi6 ビット	DTCENi5 ビット	DTCENi4 ビット	DTCENi3 ビット	DTCENi2 ビット	DTCENi1 ビット	DTCENi0 ビット
DTCEN0	予約	INTP0	INTP1	INTP2	INTP3	INTP4	INTP5	INTP6
DTCEN1	キー入力	A/D変換終了	UART0受信の 転送完了/ CSI01の転送 完了または バッファ空き/ IIC01の転送 完了	UART0送信の 転送完了/ CSI00の転送 完了または バッファ空き/ IIC00の転送 完了	UART1受信の 転送完了/ CSI11の転送 完了または バッファ空き/ IIC11の転送 完了	UART1送信の 転送完了/ CSI10の転送 完了または バッファ空き/ IIC10の転送 完了	タイマ・アレ イ・ユニット 0のチャンネル0 のカウンタ完 了またはキャ プチャ完了	タイマ・アレ イ・ユニット 0のチャンネル1 のカウンタ完 了またはキャ プチャ完了
DTCEN2	タイマ・アレ イ・ユニット 0のチャンネル2 のカウンタ完 了またはキャ プチャ完了	タイマ・アレ イ・ユニット 0のチャンネル3 のカウンタ完 了またはキャ プチャ完了	12ビット・イ ンターバル・ タイマ	8ビット・イ ンターバ ル・タイマ00	8ビット・イ ンターバ ル・タイマ01	タイマKBカウ ンタ完了	コンパレータ 検出0	コンパレータ 検出1

注意 機能が割り当てられていないビットには、必ず“0”を設定してください。

備考 i = 0-2

20.3.12 DTCベース・アドレス・レジスタ(DTCBAR)

DTCコントロール・データ領域の先頭番地を格納するベクタ・アドレスと、DTCコントロール・データ領域のアドレスを設定する8ビット・レジスタです。DTCBARレジスタの値を上位8ビットとして16ビットのアドレスを生成します。

注意1. DTCBARレジスタは、すべてのDTC起動要因を起動禁止に設定した状態で変更してください。

注意2. DTCBARレジスタを2回以上書き換えしないでください。

注意3. DTC転送でDTCBARレジスタをアクセスしないでください。

注意4. DTCコントロール・データ領域とDTCベクタ・テーブル領域の配置については、20.3.1 DTCコントロール・データ領域とDTCベクタ・テーブル領域の配置の注意を参照してください。

図 20 - 13 DTCベース・アドレス・レジスタ(DTCBAR)のフォーマット

アドレス：F02E0H		リセット時：FDH		R/W				
略号	7	6	5	4	3	2	1	0
DTCBAR	DTCBAR7	DTCBAR6	DTCBAR5	DTCBAR4	DTCBAR3	DTCBAR2	DTCBAR1	DTCBAR0

20.4 DTCの動作

DTCが起動すると、DTCコントロール・データ領域からコントロール・データを読み出し、このコントロール・データに従ってデータ転送を行い、データ転送後のコントロール・データをDTCコントロール・データ領域へ書き戻します。24組のコントロール・データをDTCコントロール領域へ格納でき、24通りのデータ転送ができます。

転送モードにはノーマル・モードとリピート・モードがあり、転送サイズは8ビット転送と16ビット転送があります。また、DTCCTj (j = 0-23) レジスタのCHNEビットが1 (チェイン転送許可) のとき、1つの起動要因に対して複数のコントロール・データを読み出し、連続してデータを転送します (チェイン転送)。

転送元アドレスは16ビット長のDTSARjレジスタ、転送先は16ビット長のDTDARjレジスタで指定します。DTSARjレジスタとDTDARjレジスタは、データ転送後、コントロール・データに従って加算されるか固定されます。

20.4.1 起動要因

DTCは、周辺機能からの割り込み信号により起動します。DTCを起動する割り込み信号は、DTCENi (i = 0-2) レジスタで選択します。


データ転送(チェーン転送の場合、連続して行う最初の転送)の設定が、

- ・ノーマル・モードでDTCCTj (j = 0-23) レジスタが0になる転送
- ・リピート・モードでDTCCRj レジスタのRPTINT ビットが1 (割り込み発生許可)かつDTCCTj レジスタが0になる転送

のとき、DTCは動作中にDTCENi レジスタの対応するDTCENi0-DTCENi7 ビットを0 (起動禁止)にします。

図20 - 14にDTC内部動作フロー・チャートを示します。

図20 - 14 DTC内部動作フロー・チャート



注 チェイン転送の許可 (CHNE ビットが1) の設定により起動されたデータ転送では、DTCENi0-DTCENi7 ビットに0を書きません。また、割り込み要求は発生しません。

備考 DTCENi0-DTCENi7 : DTCENi (i = 0-2) レジスタのビット
RPTINT, CHNE : DTCCRj (j = 0-23) レジスタのビット

20.4.2 ノーマル・モード

1回の起動で、8ビット転送の場合1-256バイト、16ビット転送の場合2-512バイトをデータ転送します。転送回数は1-256回です。DTCCTj (j = 0-23)レジスタが0になるデータ転送を行うとき、DTCは動作中に割り込みコントローラへ起動要因に対応した割り込み要求を発生し、DTCENi (i = 0-2) レジスタの対応する DTCENi0-DTCENi7 ビットを0 (起動禁止)にします。

表 20 - 7にノーマル・モードでのレジスタ機能を示します。図 20 - 15にノーマル・モードでのデータ転送を示します。


表 20 - 7 ノーマル・モードでのレジスタ機能

レジスタ名	シンボル	機能
DTCブロック・サイズ・レジスタj	DTBLSj	1回の起動で転送するデータ・ブロック・サイズ
DTC転送回数レジスタj	DTCCTj	データ転送回数
DTC転送回数リロード・レジスタj	DTRLdj	使用しません注
DTCソース・アドレス・レジスタj	DTSARj	データの転送元アドレス
DTCデスティネーション・アドレス・レジスタj	DTDARj	データの転送先アドレス

注 RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0)している場合は、初期化(00H)してください。

備考 j = 0-23

図 20 - 15 ノーマル・モードでのデータ転送



DTCCRレジスタ設定				ソース・アドレス 制御	デスティネーション・ アドレス制御	転送後の ソース・アドレス	転送後の デスティネーション・アドレス
DAMOD	SAMOD	RPTSEL	MODE				
0	0	X	0	固定	固定	SRC	DST
0	1	X	0	加算	固定	SRC + N	DST
1	0	X	0	固定	加算	SRC	DST + N
1	1	X	0	加算	加算	SRC + N	DST + N


X : 0または1

(1) ノーマル・モードの使用例1：A/D変換結果の連続取り込み

A/D変換終了割り込みでDTCを起動し、A/D変換結果レジスタの値をRAMに転送します。

- ベクタ・アドレスはFFB09H, コントロール・データはFFBA0H-FFBA7Hに配置
- A/D変換結果レジスタ(FFF1EH, FFF1FH)の2バイト・データをRAMのFFD80H-FFDCFHの80バイトへ40回転送

図20-16 ノーマル・モードの使用例1：A/D変換結果の連続取り込み



【---】内の処理はDTCが自動で実行します。


ノーマル・モードのため、DTRL12レジスタの値は使用しませんが、RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0)している場合は、DTRL12レジスタを初期化(00H)してください。

(2) ノーマル・モードの使用例2 : UART0連続送信

UART0の送信バッファ空き割り込みでDTCを起動し, RAMの値をUART0の送信バッファに転送します。

- ベクタ・アドレスはFFB0BH, コントロール・データはFFBC8H-FFBCFHに配置
- RAMのFFCF8H-FFCFHHの8バイトをUART0の送信バッファ (FFF10H)へ転送

図20 - 17 ノーマル・モードの使用例2 : UART0連続送信



[] 内の処理はDTCが自動で実行します。

ノーマル・モードのため、DTRL17レジスタの値は使用しませんが、RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0)している場合は、DTRL17レジスタを初期化(00H)してください。

UART0の最初の送信は、ソフトウェアで開始してください。2回目以降の送信は送信バッファ空き割り込みでDTCが起動することにより、自動的に送信されます。

20.4.3 リピート・モード

1回の起動で、1-255バイトを転送します。転送元、転送先のいずれか一方をリピート・エリアに指定します。転送回数は1-255回です。指定回数の転送が終了すると、DTCCTj (j = 0-23) レジスタおよびリピート・エリアに指定したアドレスが初期化され、転送を繰り返します。DTCCRj レジスタのRPTINTビットが1 (割り込み発生許可) で DTCCTj レジスタが0になるデータ転送をDTCが行うとき、DTCは動作中に割り込みコントローラへ起動要因に対応した割り込み要求を発生し、DTCENi (i = 0-2) レジスタの対応するDTCENi0-DTCENi7ビットを0 (起動禁止) にします。DTCCRj レジスタのRPTINTビットが0 (割り込み発生禁止) の場合は、DTCCTj レジスタが0になるデータ転送を行っても、割り込み要求は発生しません。また、DTCENi0-DTCENi7ビットは0になりません。

表20-8にリピート・モードでのレジスタ機能を示します。図20-18にリピート・モードでのデータ転送を示します。


表20-8 リピート・モードでのレジスタ機能

レジスタ名	シンボル	機能
DTCブロック・サイズ・レジスタj	DTBLSj	1回の起動で転送するデータ・ブロック・サイズ
DTC転送回数レジスタj	DTCCTj	データ転送回数
DTC転送回数リロード・レジスタj	DTRL Dj	このレジスタの値をDTCCTレジスタへリロード (データ転送回数を初期化)
DTCソース・アドレス・レジスタj	DTSARj	データの転送元アドレス
DTCデスティネーション・アドレス・レジスタj	DTDARj	データの転送先アドレス

備考 j = 0-23

図20-18 リピート・モードでのデータ転送


DTCCTjレジスタ ≠ 1



DTCCRレジスタ設定				ソース・アドレス 制御	デスティネーション・ アドレス制御	転送後の ソースアドレス	転送後の デスティネーション・アドレス
DAMOD	SAMOD	RPTSEL	MODE				
0	X	1	1	リピート・エリア	固定	SRC + N	DST
1	X	1	1	リピート・エリア	加算	SRC + N	DST + N
X	0	0	1	固定	リピート・エリア	SRC	DST + N
X	1	0	1	加算	リピート・エリア	SRC + N	DST + N

X : 0または1

DTCCTjレジスタ = 1



DTCCRレジスタ設定				ソース・アドレス 制御	デスティネーション・ アドレス制御	転送後の ソース・アドレス	転送後の デスティネーション・アドレス
DAMOD	SAMOD	RPTSEL	MODE				
0	X	1	1	リピート・エリア	固定	SRC0	DST
1	X	1	1	リピート・エリア	加算	SRC0	DST + N
X	0	0	1	固定	リピート・エリア	SRC	DST0
X	1	0	1	加算	リピート・エリア	SRC + N	DST0

SRC0 : ソース・アドレス初期値

DST0 : デスティネーション・アドレス初期値

X : 0または1

注意1. リピート・モード使用時は、リピート・エリアに指定したアドレスの初期値の下位8ビットを00Hにしてください。


注意2. リピート・モード使用時は、リピート・エリアのデータ・サイズを255バイト以内にしてください。

(1) リピート・モードの使用例1：ポートを使ったステッピング・モータ制御パルス出力

タイマ・アレイ・ユニット0のチャンネル0のインターバルタイマ機能を使ってDTCを起動し、コード・フラッシュ・メモリに格納されたモータ制御パルスのパターンを汎用ポートに転送します。

- ・ベクタ・アドレスはFFB0CH, コントロール・データはFFCD0H-FFCD7Hに配置
- ・コード・フラッシュ・メモリの02000H-02007Hの8バイト・データをミラー領域F2000H-F2007Hからポート・レジスタ1 (FFF01H)へ転送
- ・リピート・モード割り込みは禁止

図20-19 リピート・モードの使用例1：ポートを使ったステッピング・モータ制御パルス出力



出力を停止する場合は、タイマを停止してから、DTCEN13をクリアしてください。

20.4.4 チェイン転送


DTCCRj (j = 0-22)レジスタのCHNEビットが1 (チェイン転送許可)のとき, 1つの起動要因で複数のデータ転送を連続してできます。

DTCが起動すると, 起動要因に対応したベクタ・アドレスから読み出されたデータによりコントロール・データを選択し, DTCコントロール・データ領域上に配置されたコントロール・データを読み出します。読み出したコントロール・データのCHNEビットが1 (チェイン転送許可)であれば, 転送終了後, 連続して配置した次のコントロール・データを読み出して転送します。この動作をCHNEビットが0 (チェイン転送禁止)のコントロール・データのデータ転送が終了するまで続けます。

複数のコントロール・データを用いてチェイン転送を行う場合は, 最初のコントロール・データに設定された転送回数が有効となり, 2番目以降に処理されるコントロール・データの転送回数は無効となります。

図20 - 20にチェイン転送でのデータ転送を示します。

図20 - 20 チェイン転送でのデータ転送



注意1. DTCCR23レジスタのCHNEビットは0 (チェイン転送禁止)にしてください。


注意2. チェイン転送の場合, 2回目以降のデータ転送では, DTCENi (i = 0-2)レジスタのDTCENi0-DTCENi7ビットは0 (起動禁止)になりません。また, 割り込み要求は発生しません。

(1) チェイン転送の使用例：A/D変換結果の連続取り込みとUART0送信

A/D変換終了割り込みでDTCを起動し、A/D変換結果をRAMに転送し、UART0で送信します。

- ベクタ・アドレスはFFB09H
- A/D変換結果取り込みのコントロール・データはFFBA0H-FFBA7Hに配置
- UART0送信のコントロール・データはFFBA8H-FFBAFHに配置
- A/D変換結果レジスタ(FFF1FH, FFF1EH)の2バイト・データをRAMのFFD80H-FFDCFHに転送し、
A/D変換結果レジスタの上位1バイト(FFF1FH)をUARTの送信バッファ(FFF10H)へ転送

図20 - 21 チェイン転送の使用例：A/D変換結果の連続取り込みとUART0送信



20.5 DTC使用上の注意事項

20.5.1 DTCのコントロール・データおよびベクタ・テーブルの設定

- DTC転送でDTCの拡張特殊機能レジスタ(2nd SFR)およびDTCコントロール・データ領域, DTCベクタ・テーブル領域, 汎用レジスタ(FFEE0H-FFEFFH)空間をアクセスしないでください。
- DTCベース・アドレス・レジスタ(DTCBAR)は, すべてのDTC起動要因を起動禁止に設定した状態で変更してください。
- DTCベース・アドレス・レジスタ(DTCBAR)を2回以上書き換えないでください。
- DTCCRj, DTBLSj, DTCCTj, DTRLdj, DTSARj, DTDARj レジスタのデータは対応する DTCENi (i = 0-2) レジスタのDTCENi0-DTCENi7ビットが0(起動禁止)のときに変更してください。
- ベクタ・テーブルに設定するDTCコントロール・データ領域の先頭番地は, 対応するDTCENi (i = 0-2) レジスタのDTCENi0-DTCENi7ビットが0(起動禁止)のときに変更してください。
- セルフ・プログラミング時およびデータ・フラッシュ書き換え時は, DTC による転送先/転送元で利用するRAMアドレスをFFE20H-FFEDFHの領域に設定しないでください。

20.5.2 DTCコントロール・データ領域とDTCベクタ・テーブル領域の配置

DTCのコントロール・データとベクタ・テーブルを配置できる領域は製品および使用条件によって異なります。

- 汎用レジスタ(FFEE0H-FFEFFH)の空間は, DTCコントロール・データ領域およびDTCベクタ・テーブル領域としての使用を禁止します。
- スタック領域とDTCコントロール・データ領域およびDTCベクタ・テーブル領域が重ならないようにしてください。
- 内部RAM領域のFFE20H-FFEDFHは, セルフ・プログラミング機能およびデータ・フラッシュ機能使用時にDTCコントロール・データ領域およびDTCベクタ・テーブル領域として使用できません。
- RAMパリティ・エラー検出機能でパリティ・エラー・リセット発生を許可(RPERDIS = 0)している場合は, ノーマル・モード使用時においてもDTRLdレジスタを初期化(00H)してください。

20.5.3 DTC保留命令

DTC 転送要求が発生しても、次の命令直後ではデータ転送は保留されます。また、PREFIX 命令コードと直後の1命令の間にDTCが起動されることはありません。

- コール・リターン命令
- 無条件分岐命令
- 条件付き分岐命令
- コード・フラッシュ・メモリへのリード・アクセス命令
- IFxx, MKxx, PRxx, PSWへのビット操作命令とオペランドにESレジスタを含んだ8ビット操作命令
- データ・フラッシュ・メモリにアクセスする命令
- 乗除積和演算(MULU命令を除く)

注意1. DTC 転送要求を受け付けると、DTC 転送が完了するまで、すべての割り込み要求が保留されます。

注意2. DTC保留命令によるDTC 保留中は、すべての割り込み要求が保留されます。

20.5.4 データ・フラッシュ空間にアクセスする場合の動作

DTCのデータ転送が起きた1命令後にデータ・フラッシュ空間にアクセスする場合、間の命令に3クロック分のウェイトが入ります。

命令1

DTCのデータ転送

命令2 ← 3クロック分のウェイト発生

MOV A, ! データ・フラッシュ空間

20.5.5 DTC実行クロック数

表20-9にDTC起動時の実行状況と必要なクロック数を示します。

表20-9 DTC起動時の実行状況と必要なクロック数

ベクタ読み出し	コントロール・データ		データ読み出し	データ書き込み
	読み出し	書き戻し		
1	4	注1	注2	注2

注1. コントロール・データの書き戻しに必要なクロック数は、表20-10 コントロール・データの書き戻しに必要なクロック数を参照してください。

注2. データの読み出し/書き込みに必要なクロック数は、表20-11 1データの読み出し/書き込みに必要なクロック数を参照してください。

表20-10 コントロール・データの書き戻しに必要なクロック数

DTCCR レジスタ設定				アドレス設定		書き戻すコントロール・レジスタ				クロック数
DAMOD	SAMOD	RPTSEL	MODE	ソース	デスティネーション	DTCCTj レジスタ	DTRLdj レジスタ	DTSARj レジスタ	DTDARj レジスタ	
0	0	X	0	固定	固定	書き戻す	書き戻す	書き戻さない	書き戻さない	1
0	1	X	0	加算	固定	書き戻す	書き戻す	書き戻す	書き戻さない	2
1	0	X	0	固定	加算	書き戻す	書き戻す	書き戻さない	書き戻す	2
1	1	X	0	加算	加算	書き戻す	書き戻す	書き戻す	書き戻す	3
0	X	1	1	リピート・ エリア	固定	書き戻す	書き戻す	書き戻す	書き戻さない	2
1	X	1	1		加算	書き戻す	書き戻す	書き戻す	書き戻す	3
X	0	0	1	固定	リピート・ エリア	書き戻す	書き戻す	書き戻さない	書き戻す	2
X	1	0	1	加算		書き戻す	書き戻す	書き戻す	書き戻す	3

備考 j = 0-23, X: 0または1

表20-11 1データの読み出し/書き込みに必要なクロック数

実行状態	RAM	コード・ フラッシュ・メモリ	データ・ フラッシュ・メモリ	特殊機能レジスタ (SFR)	拡張特殊機能レジスタ (2nd SFR)	
					ウエイトなし	ウエイトあり
データ読み出し	1	2	4	1	1	1 + ウエイト数 ^注
データ書き込み	1	—	—	1	1	1 + ウエイト数 ^注

注 ウエイト数はアクセスする拡張特殊機能レジスタ (2nd SFR)に配置されたレジスタの仕様によって異なります。

20.5.6 DTC応答時間

表 20 - 12にDTCにおける応答時間を示します。DTC応答時間とはDTC起動要因の検出からDTC転送開始までの時間です。DTC応答時間にDTC実行クロック数は含まれません。

表 20 - 12 DTCにおける応答時間

	最小時間	最大時間
応答時間	3クロック	19クロック

ただし、以下の場合は更にDTCの応答が遅れる場合があります。遅れるクロック数は条件により異なります。

- 内部RAMからの命令実行の場合
最大応答時間：20クロック
- DTC保留命令実行の場合(20.5.3 DTC保留命令を参照)
最大応答時間：各条件時の最大応答時間 + その条件での保留する命令の実行クロック
- ウェイトが発生するTRJ0レジスタをアクセスした場合
最大応答時間：各条件時の最大応答時間 + 1クロック

備考 1クロック：1/fCLK (fCLK：CPU／周辺ハードウェア・クロック)

20.5.7 DTC起動要因

- DTC起動要因を入力してからDTC転送が完了するまでは同一起動要因を入力しないでください。
- DTC起動要因が発生する箇所、その起動要因に対応したDTC起動許可ビットを操作しないでください。
- DTC起動要因に8ビット・インターバル・タイマ、12ビット・インターバル・タイマを選択し、DTC転送完了後に再転送する場合は、各タイマ動作クロックの1クロック後に対応するDTCENi (i=0～2) レジスタのDTCENi0～DTCENi7ビットを1(起動許可)にしてください。
- DTC起動要因が競合した場合は、CPUがDTC転送を受け付けたときに優先順位を判定して起動する要因を決定します。起動要因の優先順位は20.3.3 ベクタ・テーブルを参照してください。
- コンパレータを片エッジ検出での割り込み要求に設定 (CnEDG = 0) かつコンパレータの立ち上がりエッジで割り込み要求に設定 (CnEPO = 0) かつIVCMP > IVREFの状態または、コンパレータを片エッジ検出での割り込み要求に設定 (CnEDG = 0)、コンパレータの立ち下がりエッジで割り込み要求に設定 (CnEPO = 1)、IVCMP < IVREFの状態、DTCを起動許可した場合、DTC転送を開始し、転送終了後に割り込み要求が発生します。そのため必要に応じて、コンパレータのモニタ・フラグ(CnMON)を確認してからDTCを起動許可にしてください。

備考 n = 0-1

20.5.8 スタンバイ・モード時の動作

状態	DTC動作
HALTモード	動作可能
STOPモード	DTC起動要因受付可能 ^{注1}
SNOOZEモード	動作可能 ^{注2, 3, 4, 5}

注1. STOPモード時にDTC起動要因の検出によりSNOOZEモードに遷移して、DTC転送が可能です。また転送完了後はSTOPモードに戻ります。ただし、SNOOZEモード中はコード・フラッシュ・メモリおよび、データ・フラッシュ・メモリが停止しているため、フラッシュ・メモリを転送元(ソース)にすることはできません。

注2. SNOOZEモードは、 f_{CLK} に高速オンチップ・オシレータ・クロック(f_{IH})または、中速オンチップ・オシレータ・クロック(f_{IM})を選択している場合のみ設定可能です。

注3. CSIpのSNOOZEモード機能から転送完了割り込みをDTC起動要因とした場合、DTC転送完了後に転送完了割り込みでSNOOZEモードを解除しCPU処理を開始するか、チェーン転送を使い、CSIpの受信再設定(STm0ビットに1を書き込み、SWCmビットに0を書き込み、SSCmレジスタ設定、SSm0ビットに1を書き込み)をDTC転送で行ってください。

注4. UARTqのSNOOZEモード機能から転送完了割り込みをDTC起動要因とした場合、DTC転送完了後に転送完了割り込みでSNOOZEモードを解除しCPU処理を開始するか、チェーン転送を使い、UARTqの受信再設定(STm1ビットに1を書き込み、SWCmビットに0を書き込み、SSCmレジスタ設定、SSm1ビットに1を書き込み)を行ってください。

注5. A/DコンバータのSNOOZEモード機能からA/D変換終了割り込みをDTC起動要因とした場合、DTC転送完了後にA/D変換終了割り込みでSNOOZEモードを解除しCPU処理を開始するか、チェーン転送を使い、A/DコンバータのSNOOZEモード機能の再設定(AWCビットに0を書き込み、AWCビットに1を書き込む)を行ってください。

第21章 イベント・リンク・コントローラ(ELC)

21.1 ELCの機能

イベント・リンク・コントローラ(ELC)は、各周辺機能が出力するイベントを周辺機能間で相互に接続(リンク)します。イベントリンクによりCPUを介さず直接、周辺機能間での連携動作が可能になります。


ELCには次の機能があります。

- 18種類の周辺機能からのイベント信号を、指定した周辺機能へ直接リンク可能
- 4種類の内の1つの周辺機能動作の起動要因として、イベント信号を使用可能

21.2 ELCの構成

図21-1にELCのブロック図を示します。

図21-1 ELCのブロック図



21.3 ELCを制御するレジスタ

表21 - 1にELCを制御するレジスタを示します。

表21 - 1 ELCを制御するレジスタ

レジスタ名	シンボル
イベント出力先選択レジスタ 00	ELSELR00
イベント出力先選択レジスタ 01	ELSELR01
イベント出力先選択レジスタ 02	ELSELR02
イベント出力先選択レジスタ 03	ELSELR03
イベント出力先選択レジスタ 04	ELSELR04
イベント出力先選択レジスタ 05	ELSELR05
イベント出力先選択レジスタ 06注	ELSELR06
イベント出力先選択レジスタ 07	ELSELR07
イベント出力先選択レジスタ 08	ELSELR08
イベント出力先選択レジスタ 09	ELSELR09
イベント出力先選択レジスタ 10	ELSELR10
イベント出力先選択レジスタ 11	ELSELR11
イベント出力先選択レジスタ 12	ELSELR12
イベント出力先選択レジスタ 13	ELSELR13
イベント出力先選択レジスタ 14	ELSELR14
イベント出力先選択レジスタ 15	ELSELR15
イベント出力先選択レジスタ 16	ELSELR16
イベント出力先選択レジスタ 17	ELSELR17

注 20ピン製品は、初期値(イベントリンク禁止)以外設定しないでください。

21.3.1 イベント出力先選択レジスタ n (ELSELRn) (n = 00-17)

ELSELRn レジスタは各イベント信号を、イベント受付側周辺機能(リンク先周辺機能)の受付時の動作にリンクさせるレジスタです。

複数のイベント入力を、同一のイベント出力先(イベント受付側)にリンクさせる設定をしないでください。イベント受付側の周辺機能の動作が不定になる、イベント信号が正確に受け付けられないことがあります。また、イベントリンク発生元とイベント出力先を同一機能に設定しないでください。

すべてのイベント出力側周辺機能のイベント信号が発生しない期間かつイベント出力先(イベント受付側)の機能が停止している期間に、ELSELRn レジスタを設定してください。

表 21 - 2 に ELSELRn レジスタ (n = 00-17) と周辺機能の対応を、表 21 - 3 に ELSELRn レジスタ (n = 00-17) に設定する値とリンク先周辺機能の受付時の動作の対応を示します。

図 21 - 2 イベント出力先選択レジスタ n (ELSELRn) のフォーマット

アドレス：F0240H (ELSELR00)- F0251H (ELSELR17)

リセット時：00H

R/W

略号	7	6	5	4	3	2	1	0
ELSELRn	0	0	0	0	0	ELSELn2	ELSELn1	ELSELn0

ELSELn2	ELSELn1	ELSELn0	イベント・リンクの選択
0	0	0	イベントリンク禁止
0	0	1	リンクする周辺機能1の動作を選択 ^注
0	1	0	リンクする周辺機能2の動作を選択 ^注
0	1	1	リンクする周辺機能3の動作を選択 ^注
1	0	0	リンクする周辺機能4の動作を選択 ^注
上記以外			設定禁止

注 表 21 - 3 ELSELRn レジスタ (n = 00-17) に設定する値とリンク先周辺機能の受付時の動作の対応参照。

表 21 - 2 ELSELRn レジスタ (n = 00-17) と周辺機能の対応

レジスタ名	イベント発生元(イベント入力nの出力元)	イベント内容
ELSELR00	外部割り込みエッジ検出 0	INTP0
ELSELR01	外部割り込みエッジ検出 1	INTP1
ELSELR02	外部割り込みエッジ検出 2	INTP2
ELSELR03	外部割り込みエッジ検出 3	INTP3
ELSELR04	外部割り込みエッジ検出 4	INTP4
ELSELR05	外部割り込みエッジ検出 5	INTP5
ELSELR06	外部割り込みエッジ検出 6	INTP6
ELSELR07	キーリターン信号検出	INTKR
ELSELR08	12ビット・インターバル・タイマ・インターバル信号検出	INTIT
ELSELR9	8ビット・インターバル・タイマ・チャンネル00のコンペアマッチまたは 16ビット・インターバル・タイマ・チャンネル0のコンペアマッチ(カスケード時)	INTIT00
ELSELR10	8ビット・インターバル・タイマ・チャンネル01のコンペアマッチ	INTIT01
ELSELR11	TAUチャンネル00カウント完了/キャプチャ完了	INTTM00
ELSELR12	TAUチャンネル01カウント完了/キャプチャ完了	INTTM01
ELSELR13	TAUチャンネル02カウント完了/キャプチャ完了	INTTM02
ELSELR14	TAUチャンネル03カウント完了/キャプチャ完了	INTTM03
ELSELR15	コンパレータ検出 0	INTCMP0
ELSELR16	コンパレータ検出 1	INTCMP1
ELSELR17	TMKB トリガ出力	INTTMKB0

表 21 - 3 ELSELRn レジスタ (n = 00-17) に設定する値とリンク先周辺機能の受付時の動作の対応

ELSELRn レジスタの ELSELn2-ELSELn0 ビット	リンク先の番号	リンク先周辺機能	イベント受付時の動作
001B	1	A/D コンバータ	A/D 変換開始
010B	2	タイマ・アレイ・ユニット0 チャンネル0のタイマ入力注1	ディレイ・カウンタ, 入力パルス間隔測定, 外部イベント・カウンタ
011B	3	タイマ・アレイ・ユニット0 チャンネル1のタイマ入力注2	ディレイ・カウンタ, 入力パルス間隔測定, 外部イベント・カウンタ
100B	4	D/A コンバータ 1 ch	D/A 変換開始

注1. リンク先周辺機能にタイマ・アレイ・ユニット0 チャンネル0のタイマ入力を選択する場合は、先にタイマ・クロック選択レジスタ0 (TPS0) でチャンネル0の動作クロックをfCLKに設定し、ノイズ・フィルタ許可レジスタ1 (NFEN1) でTI00端子のノイズフィルタをOFFに(TNFEN00 = 0)設定し、タイマ入力選択レジスタ0 (TIS0) でチャンネル0で使用するタイマ入力をELCからのイベント入力信号に設定してください。

注2. リンク先周辺機能にタイマ・アレイ・ユニット0 チャンネル1のタイマ入力を選択する場合、先にタイマ・クロック選択レジスタ0 (TPS0) でチャンネル1の動作クロックをfCLKに設定し、ノイズ・フィルタ許可レジスタ1 (NFEN1) でTI01端子のノイズフィルタをOFF (TNFEN01 = 0)に設定し、タイマ入力選択レジスタ0 (TIS0) でチャンネル1で使用するタイマ入力をELCからのイベント入力信号に設定してください。


21.4 ELCの動作

各周辺機能で発生するイベント信号を、割り込み制御回路への割り込み要求として使う経路と、ELCのイベントとして使う経路が独立しています。したがって、各イベント信号は割り込み制御に関係なく、イベント受付側周辺機能の動作のイベント信号として使用できます。

図 21 - 3 に割り込み処理と ELC の関係を示します。この図は割り込み要求ステータス・フラグと、これらの割り込みの許可/禁止を制御する許可ビットを持つ周辺機能を例としています。

ELCによってイベントを受け付ける周辺機能は、受付側周辺機能に応じたイベント受付後の動作をします(表 21 - 3 ELSELRn レジスタ (n = 00-17) に設定する値とリンク先周辺機能の受付時の動作の対応参照)。

図 21 - 3 割り込み処理と ELC の関係



注 周辺機能によっては、搭載していません。

表21-4にイベントを受け付ける周辺機能の応答性を示します。

表21-4 イベントを受け付ける周辺機能の応答性

イベント 受取先 No.	イベントリンク先の機能	イベント受付後の動作	応答性
1	A/D コンバータ	A/D 変換動作	ELCからのイベントが直接、A/D 変換のハードウェア・トリガになります。
2	タイマ・アレイ・ユニット0 チャンネル0のタイマ入力	ディレイカウンタ 入力パルス幅測定 外部イベント・カウンタ	ELCのイベント発生からfCLKの3, 4サイクル後にエッジの検出を行います。
3	タイマ・アレイ・ユニット0 チャンネル1のタイマ入力	ディレイカウンタ 入力パルス幅測定 外部イベント・カウンタ	ELCのイベント発生からfCLKの3, 4サイクル後にエッジの検出を行います。
4	D/A コンバータ 1 ch	D/A 変換開始	ELCからのイベントが直接、D/A 変換のハードウェア・トリガになります。

第22章 割り込み機能

プログラム実行中に、別の処理が必要になると、その処理プログラムに切り替える機能です。分岐先の処理を終えると、中断していた元のプログラム実行に戻ります。

割り込み要因数は、製品によって異なります。

		10ピン	16ピン	20ピン	24, 25ピン
マスクابل割り込み	外部	3	9	10	13
	内部	20	25	26	26

22.1 割り込み機能の種類

割り込み機能には、次の2種類があります。

(1) マスカブル割り込み

マスク制御を受ける割り込みです。優先順位指定フラグ・レジスタ (PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H) の設定により、割り込み優先順位を4段階のグループに分けることができます。高い優先順位の割り込みは、低い優先順位の割り込みに対して、多重割り込みをすることができます。また、同一優先順位を持つ複数の割り込み要求が同時に発生しているときは、ベクタ割り込み処理のデフォルト・プライオリティにしたがって処理されます。デフォルト・プライオリティについては表22-1を参照してください。

スタンバイ・リリース信号を発生し、STOPモード、HALTモード、SNOOZEモードを解除します。

マスカブル割り込みには、外部割り込み要求と内部割り込み要求があります。

(2) ソフトウェア割り込み

BRK命令の実行によって発生するベクタ割り込みです。割り込み禁止状態でも受け付けられます。また、割り込み優先順位制御の対象になりません。

22.2 割り込み要因と構成

割り込み要因には、マスカブル割り込み、ソフトウェア割り込みがあります。また、それ以外にリセット要因が最大で合計7要因あります(表22-1参照)。リセット、各割り込み要求発生により分岐するときのプログラム・スタート・アドレスを格納しておくベクタ・コードは、各2バイトとしているため割り込みの飛び先アドレスは00000H-0FFFFHの64 Kアドレスとなります。

表 22 - 1 割り込み要因一覧 (1/2)

割り込みの処理 デフォルト・ プライオリティ注1	割り込み要因		内部／外部	ベクタ・テーブル・ アドレス	基本構成タイプ注2	24, 25ピン	20ピン	16ピン	10ピン
	名称	トリガ							
マスクابل	0	INTWDTI	ウォッチドッグ・タイマのインターバル注3 (オーバーフロー時間の75% + 1/2 fil)	内部	00004H	(A)	○	○	○
	1	INTLVI	電圧検出注4		00006H		○	○	○
	2	INTP0	端子入力エッジ検出	外部	00008H	(B)	○	○	○
	3	INTP1			0000AH		○	○	○
	4	INTP2			0000CH		○	○	○
	5	INTP3			0000EH		○	○	○
	6	INTP4			00010H		○	○	○
	7	INTP5			00012H		○	○	○
	8	INTP6			00014H		○	○	○
	9	INTST0	UART0送信の転送完了, バッファ空き割り込み	内部	00016H	(A)	○	○	○
		INTCSI00	CSI00の転送完了, バッファ空き割り込み				○	○	○
		INTIIC00	IIC00の転送完了				○	○	○
	10	INTSR0	UART0受信の転送完了		00018H		○	○	○
		INTCSI01	CSI01の転送完了, バッファ空き割り込み				○	○	○
		INTIIC01	IIC01の転送完了				○	○	○
	11	INTSRE0	UART0受信の通信エラー発生		0001EH		○	○	○
	12	INTTM00	TAU・チャネル00のカウント完了またはキャプチャ完了 (16ビット動作または下位8ビット動作)		00020H		○	○	○
	13	INTST1	UART1送信完了		00022H		○	○	○
		INTCSI10	CSI10通信完了				○	○	○
		INTIIC10	IIC10通信完了				○	○	○
	14	INTSR1	UART1受信完了		00024H		○	○	○
		INTCSI11	CSI11通信完了				○	○	○
		INTIIC11	IIC11通信完了				○	○	○
	15	INTSRE1	UART1受信エラー発生		00026H		○	○	○
	16	INTICA0	IICA0通信完了		00028H		○	○	○
	17	INTTM01H	TAU・チャネル01のカウント完了またはキャプチャ完了 (上位8ビット・タイマ動作時)		0002AH		○	○	○
	18	INTTM03H	TAU・チャネル03のカウント完了またはキャプチャ完了 (上位8ビット・タイマ動作時)		0002CH		○	○	○
	19	INTTM01	TAU・チャネル01のカウント完了またはキャプチャ完了 (16ビット動作または下位8ビット動作)		0002EH		○	○	○

注1. デフォルト・プライオリティは、複数のマスクابل割り込みが発生している場合に、優先する順位です。

0が最高順位、38が最低順位です。

注2. 基本構成タイプの(A) - (D)は、それぞれ図22 - 1の(A) - (D)に対応しています。

注3. オプション・バイト(000C0H)のビット7(WDTINT) = 1選択時。

注4. 電圧検出レベル・レジスタ(LVIS)のビット7(LVIMD) = 0選択時。

表 22 - 1 割り込み要因一覧 (2/2)

割り込みの処理	デフォルト・プライオリティ ^{注1}	割り込み要因		内部／外部	ベクタ・テーブル・アドレス	基本構成タイプ ^{注2}	24, 25ピン	20ピン	16ピン	10ピン
		名称	トリガ							
マスクابل	20	INTTM02	TAU・チャンネル02のカウント完了またはキャプチャ完了 (16ビット動作または下位8ビット動作)	内部	00030H	(A)	○	○	○	○
	21	INTTM03	TAU・チャンネル03のカウント完了またはキャプチャ完了 (16ビット動作または下位8ビット動作)		00032H		○	○	○	○
	22	INTAD	A/D変換終了		00034H		○	○	○	○
	23	INTIT	12ビット・インターバル・タイマ・インターバル信号検出		00036H		○	○	○	○
	24	INTKR	キー・リターン信号検出	外部	00038H	(C)	○	○	○	—
	25	INTP7	外部割り込みエッジ検出7	外部	0003AH	(B)	○	—	—	—
	26	INTP8	外部割り込みエッジ検出8		0003CH		○	—	—	—
	27	INTP9	外部割り込みエッジ検出9		0003EH		○	○	○	○
	28	INTP10	外部割り込みエッジ検出10		00040H		○	○	○	○
	29	INTP11	外部割り込みエッジ検出11		00042H		○	○	○	—
	30	INTCMP0	コンパレータ検出0	内部	00044H	(A)	○	○	○	○
	31	INTCMP1	コンパレータ検出1		00046H		○	○	○	—
	32	INTDOC	DOC演算結果検出		00048H		○	○	○	○
	33	INTIT00	8ビット・インターバル・タイマ・チャンネル00コンペアマッチまたは 16ビット・インターバル・タイマ・チャンネル0コンペアマッチ (カスケード時)		0004AH		○	○	○	○
	34	INTIT01	8ビット・インターバル・タイマ・チャンネル01		0004CH		○	○	○	○
	35	INTTMKB0	TMKBカウンタ完了		0004EH		○	○	○	○
	36	INTIICA1	IICA1通信完了		00050H		○	○	—	—
	37	INTFL	予約		00052H		○	○	○	○
	38	INTFO	割り込みフラグ出力信号		00054H		○	○	○	○
ソフトウェア	—	BRK	BRK命令の実行	—	0007EH	(D)	○	○	○	○
リセット	—	RESET	RESET端子入力	—	00000H	—	○	○	○	○
		POR	パワーオン・リセット				○	○	○	○
		LVD	電圧検出 ^{注3}				○	○	○	○
		WDT	ウォッチドッグ・タイマのオーバフロー				○	○	○	○
		TRAP	不正命令の実行 ^{注4}				○	○	○	○
		IAW	不正メモリ・アクセス				○	○	○	○
		RPE	RAMパリティ・エラー				○	○	○	○

注1. デフォルト・プライオリティは、複数のマスクابل割り込みが発生している場合に、優先する順位です。

0が最高順位、38が最低順位です。


注2. 基本構成タイプの(A) - (D)は、それぞれ図22 - 1の(A) - (D)に対応しています。

注3. 電圧検出レベル・レジスタ(LVIS)のビット7(LVIMD) = 1選択時。


注4. FFHの命令コードを実行したときに発生します。不正命令の実行によるリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレーションでは発生しません。

図22 - 1 割り込み機能の基本構成 (1/2)

(A)内部マスカブル割り込み



(B)外部マスカブル割り込み (INTPn)



IF : 割り込み要求フラグ

IE : 割り込み許可フラグ

ISP0 : インサースビス・プライオリティ・フラグ0

ISP1 : インサースビス・プライオリティ・フラグ1

MK : 割り込みマスク・フラグ

PR0 : 優先順位指定フラグ0

PR1 : 優先順位指定フラグ1


備考 10ピン製品 : n = 1, 9, 10

16ピン製品 : n = 0-4, 9-11

20ピン製品 : n = 0-5, 9-11

24, 25ピン製品 : n = 0-11

図22 - 1 割り込み機能の基本構成 (2/2)



- IF : 割り込み要求フラグ
 IE : 割り込み許可フラグ
 ISP0 : インサース・プライオリティ・フラグ0
 ISP1 : インサース・プライオリティ・フラグ1
 MK : 割り込みマスク・フラグ
 PR0 : 優先順位指定フラグ0
 PR1 : 優先順位指定フラグ1

備考 n = 0-7

22.3 割り込み機能を制御するレジスタ

割り込み機能は、次の6種類のレジスタで制御します。

- 割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L, IF1H, IF2L, IF2H)
- 割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L, MK1H, MK2L, MK2H)
- 優先順位指定フラグ・レジスタ (PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H)
- 外部割り込み立ち上がりエッジ許可レジスタ (EGP0)
- 外部割り込み立ち下がりエッジ許可レジスタ (EGN0)
- 割り込みフラグ出力制御レジスタ (INTFE)
- プログラム・ステータス・ワード (PSW)

各割り込み要求ソースに対応する割り込み要求フラグ、割り込みマスク・フラグ、優先順位指定フラグ名称を表 22 - 2 に示します。

表 22 - 2 割り込み要求ソースに対応する各種フラグ(1/2)

割り込み要因	割り込み要求フラグ		割り込みマスク・フラグ		優先順位指定フラグ		24, 25ビット	20ビット	16ビット	10ビット
		レジスタ		レジスタ		レジスタ				
INTWDTI	WDTIIF	IF0L	WDTIMK	MK0L	WDTIPR0, WDTIPR1	PR00L,	○	○	○	○
INTLVI	LVIIIF		LVIMK		LVIPR0, LVIPR1	PR10L	○	○	○	○
INTP0	PIF0		PMK0		PPR00, PPR10		○	○	○	—
INTP1	PIF1		PMK1		PPR01, PPR11		○	○	○	○
INTP2	PIF2		PMK2		PPR02, PPR12		○	○	○	—
INTP3	PIF3		PMK3		PPR03, PPR13		○	○	○	—
INTP4	PIF4		PMK4		PPR04, PPR14		○	○	○	—
INTP5	PIF5		PMK5		PPR05, PPR15		○	○	—	—
INTP6	PIF6	IF0H	PMK6	MK0H	PPR06, PPR16	PR00H,	○	—	—	—
INTST0注1	STIF0		STMK0		STPR00, STPR10	PR10H	○	○	○	—
INTCSI00注1	CSIIIF00		CSIMK00		CSIPR000, CSIPR100		○	○	—	—
INTIIC00注1	IICIF00		IICMK00		IICPR000, IICPR100		○	○	—	—
INTSR0注2	SRIF0		SRMK0		SRPR00, SRPR10		○	○	○	—
INTCSI01注2	CSIIIF01		CSIMK01		CSIPR001, CSIPR101		○	—	—	—
INTIIC01注2	IICIF01		IICMK01		IICPR001, IICPR101		○	—	—	—
INTSRE0	SREIF0		SREMK0		SREPR00, SREPR10		○	○	○	—
INTTM00	TMIF00		TMMK00		TMPR000, TMPR100		○	○	○	○
INTST1	STIF1		STMK1		STPR01, STPR11		○	○	○	○
INTCSI10	CSIIIF10		CSIMK10		CSIPR010, CSIPR110		○	○	○	○
INTIIC10	IICIF10		IICMK10		IICPR010, IICPR110		○	○	—	—
INTSR1	SRIF1	IF1L	SRMK1	MK1L	SRPR01, SRPR11	PR01L,	○	○	○	○
INTCSI11	CSIIIF11		CSIMK11		CSIPR011, CSIPR111	PR11L	○	○	○	—
INTIIC11	IICIF11		IICMK11		IICPR011, IICPR111		○	○	○	—
INTSRE1	SREIF1		SREMK1		SREPR01, SREPR11		○	○	○	○
INTIICA0	IICAIF0		IICAMK0		IICAPR00, IICAPR10		○	○	○	—
INTTM01H	TMIF01H		TMMK01H		TMPR001H, TMPR101H		○	○	○	○
INTTM03H	TMIF03H		TMMK03H		TMPR003H, TMPR103H		○	○	○	○
INTTM01	TMIF01		TMMK01		TMPR001, TMPR101		○	○	○	○
INTTM02	TMIF02		TMMK02		TMPR002, TMPR102		○	○	○	○
INTTM03	TMIF03		TMMK03		TMPR003, TMPR103		○	○	○	○

注1. 割り込み要因INTST0, INTCSI00, INTIIC00のうち、いずれかが発生したら、IF0Hレジスタのビット1はセット(1)されます。

また、MK0H, PR00H, PR10Hレジスタのビット1は、3つすべての割り込み要因に対応しています。

注2. 割り込み要因INTSR0, INTCSI01, INTIIC01のうち、いずれかが発生したら、IF0Hレジスタのビット2はセット(1)されます。

また、MK0H, PR00H, PR10Hレジスタのビット2は、3つすべての割り込み要因に対応しています。

表 22 - 2 割り込み要求ソースに対応する各種フラグ (2/2)

割り込み要因	割り込み要求 フラグ		割り込みマスク・ フラグ		優先順位指定フラグ		24, 25ビット	20ビット	16ビット	10ビット
		レジスタ		レジスタ		レジスタ				
INTAD	ADIF	IF1H	ADMK	MK1H	ADPR0, ADPR1	PR01H, PR11H	○	○	○	○
INTIT	TMKAIF		TMKAMK		TMKAPR0, TMKAPR1		○	○	○	○
INTKR	KRIF		KRMK		KRPR0, KRPR1		○	○	○	—
INTP7	PIF7		PMK7		PPR07, PPR17		○	—	—	—
INTP8	PIF8		PMK8		PPR08, PPR18		○	—	—	—
INTP9	PIF9		PMK9		PPR09, PPR19		○	○	○	○
INTP10	PIF10		PMK10		PPR10, PPR110		○	○	○	○
INTP11	PIF11		PMK11		PPR11, PPR111		○	○	○	—
INTCMP0	CMPIF0	IF2L	CMPMK0	MK2L	CMPPR0, CMPPR01	PR02L, PR12L	○	○	○	○
INTCMP1	CMPIF1		CMPMK1		CMPPR01, CMPPR11		○	○	○	—
INTDOC	DOCIF		DOCMK		DOCPR0, DOCPR1		○	○	○	○
INTIT00	ITIF00		ITMK00		ITPR00, ITPR100		○	○	○	○
INTIT01	ITIF01		ITMK01		ITPR001, ITPR101		○	○	○	○
INTTMKB0	TMKBIF0		TMKBMK0		TMKBPR0, TMKBPR10		○	○	○	○
INTIICA1	IICAIF1		IICAMK1		IICAPR01, IICAPR11		○	○	—	—
INTFL	FLIF		FLMK		FLPR0, FLPR1		○	○	○	○
INTFO	FOIF	IF2H	FOMK	MK2H	FOPR0, FOPR1	PR02H, PR12H	○	○	○	○

22.3.1 割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L, IF1H, IF2L, IF2H)

割り込み要求フラグは、対応する割り込み要求の発生または命令の実行によりセット(1)され、割り込み要求受け付け時、リセット信号発生時または命令の実行によりクリア(0)されるフラグです。

割り込みが受け付けられた場合、まず割り込み要求フラグが自動的にクリアされてから割り込みルーチンに入ります。

IF0L, IF0H, IF1L, IF1H, IF2L, IF2Hレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、IF0LレジスタとIF0Hレジスタ、IF1LレジスタとIF1Hレジスタをあわせて16ビット・レジスタIF0, IF1として使用するときは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

備考 このレジスタへの書き込み命令を行った場合、命令実行クロック数が2クロック長くなります。

図22 - 2 割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L, IF1H, IF2L, IF2H)のフォーマット

アドレス : FFFE0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF0L	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIF	WDIIF

アドレス : FFFE1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF0H	STIF1 CSIIF10 IICIF10	TMIF00	SREIF0	0	0	SRIF0 CSIIF01 IICIF01	STIF0 CSIIF00 IICIF00	PIF6

アドレス : FFFE2H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF1L	TMIF03	TMIF02	TMIF01	TMIF03H	TMIF01H	IICAIF0	SREIF1	SRIF1 CSIIF11 IICIF11

アドレス : FFFE3H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF1H	PIF11	PIF10	PIF9	PIF8	PIF7	KRIF	TMKAIF	ADIF

アドレス : FFFD0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF2L	FLIF	IICAIF1	TMKBIF0	ITIF01	ITIF00	DOCIF	CMPIF1	CMPIF0

アドレス : FFFD1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF2H	0	0	0	0	0	0	0	FOIF

XXIFX	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

注意1. 製品によって、搭載しているレジスタとビットは異なります。各製品に搭載しているレジスタとビットについては、表22 - 2を参照してください。また、搭載していないビットには必ず初期値を設定してください。

注意2. 割り込み要求フラグ・レジスタのフラグ操作には、1ビット・メモリ操作命令(CLR1)を使用してください。C言語での記述の場合は、コンパイルされたアセンブラが1ビット・メモリ操作命令(CLR1)になっている必要があるため、「IF0L.0 = 0;」や「_asm("clr1 IF0L.0");」のようなビット操作命令を使用してください。

なお、C言語で「IF0L &= 0xfe;」のように8ビット・メモリ操作命令で記述した場合、コンパイルすると3命令のアセンブラになります。

```
mov a, IF0L
and a, #0FEH
mov IF0L, a
```

この場合、「mov a, IF0L」後から「mov IF0L, a」の間のタイミングで、同一の割り込み要求フラグ・レジスタ(IF0L)の他ビットの要求フラグがセット(1)されても、「mov IF0L, a」でクリア(0)されます。したがって、C言語で8ビット・メモリ操作命令を使用する場合は注意が必要です。

22.3.2 割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L, MK1H, MK2L, MK2H)

割り込みマスク・フラグは、対応するマスカブル割り込みの許可／禁止を設定するフラグです。

MK0L, MK0H, MK1L, MK1H, MK2L, MK2H レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、MK0L レジスタと MK0H レジスタ、MK1L レジスタと MK1H レジスタをあわせて16ビット・レジスタ MK0, MK1 として使用するとき、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

備考 このレジスタへの書き込み命令を行った場合、命令実行クロック数が2クロック長くなります。

図22 - 3 割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L, MK1H, MK2L, MK2H)のフォーマット

アドレス : FFFE4H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
MK0L	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK	WDTIMK

アドレス : FFFE5H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
MK0H	STMK1	TMMK00	SREMK0	1	1	SRMK0	STMK0	PMK6
	CSIMK10					CSIMK01	CSIMK00	
	IICMK10					IICMK01	IICMK00	

アドレス : FFFE6H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
MK1L	TMMK03	TMMK02	TMMK01	TMMK03H	TMMK01H	IICAMK0	SREMK1	SRMK1
								CSIMK11
								IICMK11

アドレス : FFFE7H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
MK1H	PMK11	PMK10	PMK9	PMK8	PMK7	KRMK	TMKAMK	ADMK

アドレス : FFFD4H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
MK2L	FLMK	IICAMK1	TMKBMK0	ITMK01	ITMK00	DOCMK	CMPMK1	CMPMK0

アドレス : FFFD5H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
MK2H	1	1	1	1	1	1	1	FOMK

XXMKX	割り込み処理の制御						
0	割り込み処理許可						
1	割り込み処理禁止						

注意 製品によって、搭載しているレジスタとビットは異なります。各製品に搭載しているレジスタとビットについては、表22-2を参照してください。また、搭載していないビットには必ず初期値を設定してください。

22.3.3 優先順位指定フラグ・レジスタ (PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H)

優先順位指定フラグは、対応するマスカブル割り込みの優先順位レベルを設定するフラグです。

PR0xy レジスタと PR1xy レジスタを組み合わせ、優先順位レベルを設定します (xy = 0L, 0H, 1L, 1H, 2L, 2H)。

PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、PR00L レジスタとPR00H レジスタ, PR01L レジスタとPR01H レジスタ, PR10L レジスタとPR10H レジスタ, PR11L レジスタとPR11H レジスタをあわせて16ビット・レジスタPR00, PR01, PR10, PR11として使用するときは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、FFHになります。

備考 このレジスタへの書き込み命令を行った場合、命令実行クロック数が2クロック長くなります。

図22 - 4 優先順位指定フラグ・レジスタ

(PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H)のフォーマット(1/2)

アドレス : FFFE8H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR00L	PPR05	PPR04	PPR03	PPR02	PPR01	PPR00	LVIPR0	WDTIPR0

アドレス : FFFECH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR10L	PPR15	PPR14	PPR13	PPR12	PPR11	PPR10	LVIPR1	WDTIPR1

アドレス : FFFE9H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR00H	STPR01	TMPR000	SREPR00	1	1	SRPR00	STPR00	PPR06
	CSIPR010					CSIPR001	CSIPR000	
	IICPR010					IICPR001	IICPR000	

アドレス : FFFEDH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR10H	STPR11	TMPR100	SREPR10	1	1	SRPR10	STPR10	PPR16
	CSIPR110					CSIPR101	CSIPR100	
	IICPR110					IICPR101	IICPR100	

アドレス : FFFEAH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR01L	TMPR003	TMPR002	TMPR001	TMPR003H	TMPR001H	IICAPR00	SREPR01	SRPR01
								CSIPR011
								IICPR011

図22 - 4 優先順位指定フラグ・レジスタ

(PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H)のフォーマット(2/2)

アドレス : FFFEEH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR11L	TMPR103	TMPR102	TMPR101	TMPR103H	TMPR101H	IICAPR10	SREPR11	SRPR11 CSIPR111 IICPR111

アドレス : FFFEBH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR01H	PPR011	PPR010	PPR09	PPR08	PPR07	KRPR0	TMKAPR0	ADPR0

アドレス : FFFE FH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR11H	PPR111	PPR110	PPR19	PPR18	PPR17	KRPR1	TMKAPR1	ADPR1

アドレス : FFFD8H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR02L	FLPR0	IICAPR01	TMKBPR00	ITPR001	ITPR000	DOCPR0	CMPPR01	CMPPR00

アドレス : FFFDCH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR12L	FLPR1	IICAPR11	TMKBPR10	ITPR101	ITPR100	DOCPR1	CMPPR11	CMPPR10

アドレス : FFFD9H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR02H	1	1	1	1	1	1	1	FOPR0

アドレス : FFFDDH リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PR12H	1	1	1	1	1	1	1	FOPR1

XXPR1X	XXPR0X	優先順位レベルの選択
0	0	レベル0を指定(高優先順位)
0	1	レベル1を指定
1	0	レベル2を指定
1	1	レベル3を指定(低優先順位)

注意 製品によって、搭載しているレジスタとビットは異なります。各製品に搭載しているレジスタとビットについては、表22 - 2を参照してください。また、搭載していないビットには必ず初期値を設定してください。

22.3.4 外部割り込み立ち上がりエッジ許可レジスタ (EGP0), 外部割り込み立ち下がりエッジ許可レジスタ (EGN0)

INTP0-INTP6の有効エッジを設定するレジスタです。

EGP0, EGN0レジスタは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図22 - 5 外部割り込み立ち上がりエッジ許可レジスタ (EGP0), 外部割り込み立ち下がりエッジ許可レジスタ (EGN0)のフォーマット

アドレス : FFF38H リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

EGP0	EGP7	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0
------	------	------	------	------	------	------	------	------

アドレス : FFF39H リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

EGN0	EGN7	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0
------	------	------	------	------	------	------	------	------

アドレス : FFF3AH リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

EGP1	0	0	0	0	EGP11	EGP10	EGP9	EGP8
------	---	---	---	---	-------	-------	------	------

アドレス : FFF3BH リセット時 : 00H R/W

略号 7 6 5 4 3 2 1 0

EGN1	0	0	0	0	EGN11	EGN10	EGN9	EGN8
------	---	---	---	---	-------	-------	------	------

EGPn	EGNn	INTPn端子の有効エッジの選択(n = 0-11)
0	0	エッジ検出禁止
0	1	立ち下がりエッジ
1	0	立ち上がりエッジ
1	1	立ち上がり、立ち下がりの両エッジ

EGPnビットとEGNnビットに対応するポートを表22 - 3に示します。

表 22 - 3 EGPn ビットと EGNn ビットに対応する割り込み要求信号

検出許可ビット		割り込み要求信号	24, 25 ピン	20 ピン	16 ピン	10 ピン
EGP0	EGN0	INTP0	○	○	○	—
EGP1	EGN1	INTP1	○	○	○	○
EGP2	EGN2	INTP2	○	○	○	—
EGP3	EGN3	INTP3	○	○	○	—
EGP4	EGN4	INTP4	○	○	○	—
EGP5	EGN5	INTP5	○	○	—	—
EGP6	EGN6	INTP6	○	—	—	—
EGP7	EGN7	INTP7	○	—	—	—
EGP8	EGN8	INTP8	○	—	—	—
EGP9	EGN9	INTP9	○	○	○	○
EGP10	EGN10	INTP10	○	○	○	○
EGP11	EGN11	INTP11	○	○	○	—

注意 外部割り込み機能で使用している入力ポートを出力モードに切り替えると、有効エッジを検出してINTPn割り込みが発生する可能性があります。

出力モードに切り替える場合は、エッジ検出禁止 (EGPn, EGNn=0, 0)にしてからポート・モード・レジスタ (PMxx) を0に設定してください。

備考 1. エッジ検出ポートに関しては、2.1 ポート機能を参照してください。

備考 2. n = 0-11

22.3.5 割り込みフラグ制御レジスタ

A/D コンバータ, 12 ビット・インターバル・タイマ, 8 ビット・インターバル・タイマ, タイマKB カウント完了, データ演算回路 (DOC), コンパレータで発生した割り込み要求のフラグ状態を INTFO 端子に出力制御するレジスタです。

(1) 割り込みフラグ・イネーブル・レジスタ (INTFE)

INTFE レジスタは、割り込み要求フラグの変化の許可／禁止を設定するレジスタです。

INTFE レジスタは、1 ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、INTFE レジスタは00Hになります。

図22 - 6 割り込みフラグ・イネーブル・レジスタ (INTFE)のフォーマット

アドレス : F0448H リセット時 : 00H R/W

略号

7

6

5

4

3

2

1

0

INTFE

INTCMP1FE

INTCMP0FE

INTDOCFE

INTTMKB0FE

INTIT01FE

INTIT00FE

INTITFE

INTADFE

INTCMP1FE	コンパレータ1の割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

INTCMP0FE	コンパレータ0の割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

INTDOCFE	データ演算回路 (DOC) の割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

INTTMKB0FE	タイマKBの割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

INTIT01FE	8ビット・インターバル・タイマ01の割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

INTIT00FE	8ビット・インターバル・タイマ00の割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

INTITFE	12ビット・インターバル・タイマの割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

INTADFE	A/Dコンバータの割り込み要求フラグの変化の許可／禁止
0	割り込み要求フラグの変化を禁止
1	割り込み要求フラグの変化を許可

(2) 割り込みフラグ出力制御レジスタ01 (INTFOCTL0, INTFOCTL1)

INTFOCTL0, INTFOCTL1レジスタは、割り込み要求フラグの状態の出力を制御するレジスタです。

INTFOCTL0, INTFOCTL1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、INTFOCTL0, INTFOCTL1レジスタは00Hになります。

図22-7 割り込みフラグ出力制御レジスタ01 (INTFOCTL0, INTFOCTL1)のフォーマット

アドレス : F0449H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
INTFOCTL0	0	0	0	0	0	INTFOEN	INTFINV	INTFM ^{注1}

アドレス : F044AH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
INTFOCTL1	0	0	0	0	0	0	INTFRD ^{注2}	INTFCLR ^{注3}

INTFOEN	割り込み要求フラグの状態の出力の許可／禁止
0	割り込み要求フラグの状態の出力を禁止
1	割り込み要求フラグの状態の出力を許可

INTFINV	割り込み要求フラグの状態の出力の論理を選択
0	正論理（非反転）で出力
1	負論理（反転）で出力

INTFM ^{注1}	割り込み要求フラグの状態の出力モードを選択
0	ハードウェア・クリア・モード 出力は割り込み要求信号と同じで、ソフトウェアでクリアできません。
1	ソフトウェア・クリア・モード ソフトウェアだけでクリアできます(ハードクリアでクリアできません)。

INTFRD ^{注2}	正論理の割り込み要求フラグの状態の出力レベルを選択
0	ロウ・レベル
1	ハイ・レベル

INTFCLR ^{注3}	割り込み要求フラグの状態の出力のクリア制御
0	出力をクリアしません。
1	INTFM = 1のとき、出力をクリアします。

注1. IINTFM = 0のとき、リード値は0固定です。

INTFM = 1のとき、リード値は正論理の割り込み要求フラグの状態の出力レベルです。

注2. INTFRDビットはRead Onlyです。

注3. INTFCLRビットはWrite Onlyで、リード値は0固定です。

INTFM = 0のとき : 0, 1のどちらの書き込みも無効です。割り込み要求フラグの出力に影響はありません。

INTFM = 1のとき : 0の書き込みで、割り込み要求フラグの出力がクリアされません。

1の書き込みで、割り込み要求フラグの出力がクリアされます。


22.3.6 プログラム・ステータス・ワード(PSW)

プログラム・ステータス・ワードは、命令の実行結果や割り込み要求に対する現在の状態を保持するレジスタです。マスクابل割り込みの許可／禁止を設定するIEフラグと多重割り込み処理の制御を行うISP0, ISP1フラグがマッピングされています。

8ビット単位で読み出し／書き込み操作ができるほか、ビット操作命令や専用命令(EI, DI)により操作ができます。また、ベクタ割り込み要求受け付け時および、BRK命令実行時には、PSWの内容は自動的にスタックに退避され、IEフラグはリセット(0)されます。また、マスクابل割り込み要求受け付け時には、受け付けた割り込みの優先順位指定フラグ・レジスタの内容が00以外は、“-1”された値がISP0, ISP1フラグに転送されます。PUSH PSW 命令によってもPSWの内容はスタックに退避されます。RETI, RETB, POP PSW 命令により、スタックから復帰します。

リセット信号の発生により、PSWは06Hとなります。

図22-8 プログラム・ステータス・ワードの構成



22.4 割り込み処理動作

22.4.1 マスカブル割り込み要求の受け付け動作

マスカブル割り込み要求は、割り込み要求フラグがセット(1)され、その割り込み要求のマスク(MK)フラグがクリア(0)されていると受け付けが可能な状態になります。ベクタ割り込み要求は、割り込み許可状態(IEフラグがセット(1)されているとき)であれば受け付けます。ただし、優先順位の高い割り込みを処理中に低い優先順位に指定されている割り込み要求は受け付けられません。

マスカブル割り込み要求が発生してからベクタ割り込み処理が行われるまでの時間は表 22 - 4 のようになります。

割り込み要求の受け付けタイミングについては、図 22 - 10, 図 22 - 11 を参照してください。

表 22 - 4 マスカブル割り込み要求発生から処理までの時間

	最小時間	最大時間 ^注
処理時間	9クロック	16クロック

注 内部RAM 領域からの命令実行時は除きます。

備考 1クロック : 1/fCLK (fCLK : CPUクロック)

複数のマスカブル割り込み要求が同時に発生したときは、優先順位指定フラグで高優先順位に指定されているものから受け付けられます。また、優先順位指定フラグで同一優先順位に指定されているときは、デフォルト優先順位の高い割り込みから受け付けられます。


保留された割り込み要求は受け付け可能な状態になると受け付けられます。

割り込み要求受け付けのアルゴリズムを図 22 - 9 に示します。

マスカブル割り込み要求が受け付けられると、プログラム・ステータス・ワード(PSW)、プログラム・カウンタ(PC)の順に内容をスタックに退避し、IEフラグをリセット(0)し、受け付けた割り込みの優先順位指定フラグの内容をISP1, ISP0フラグへ転送します。さらに、割り込み要求ごとに決められたベクタ・テーブル中のデータをPCへロードし、分岐します。

RETI命令によって、割り込みから復帰できます。

図22 - 9 割り込み要求受け付け処理アルゴリズム



注 デフォルト・プライオリティは、表22 - 1 割り込み要因一覧を参照してください。

備考 ××IF：割り込み要求フラグ

××MK：割り込みマスク・フラグ


××PR0：優先順位指定フラグ0

××PR1：優先順位指定フラグ1

IE：マスカブル割り込み要求の受け付けを制御するフラグ(1 = 許可, 0 = 禁止)


ISP0, ISP1: 現在処理中の割り込みの優先順位を示すフラグ(図22 - 8参照)

図22 - 10 割り込み要求の受け付けタイミング(最小時間)



備考 1クロック : $1/f_{CLK}$ (f_{CLK} : CPUクロック)

図22 - 11 割り込み要求の受け付けタイミング(最大時間)



備考 1クロック : $1/f_{CLK}$ (f_{CLK} : CPUクロック)

22.4.2 ソフトウェア割り込み要求の受け付け動作

ソフトウェア割り込み要求はBRK命令の実行により受け付けられます。ソフトウェア割り込みは禁止することはありません。

ソフトウェア割り込み要求が受け付けられると、プログラム・ステータス・ワード(PSW)、プログラム・カウンタ(PC)の順に内容をスタックに退避し、IEフラグをリセット(0)し、ベクタ・テーブル(0007EH, 0007FH)の内容をPCにロードして分岐します。

RETB命令によって、ソフトウェア割り込みから復帰できます。

注意 ソフトウェア割り込みからの復帰にRETI命令は使用できません。

22.4.3 多重割り込み処理

割り込み処理中に、さらに別の割り込み要求を受け付けることを多重割り込みといいます。

多重割り込みは、割り込み要求受け付け許可状態(IE = 1)になっていなければ発生しません。割り込み要求が受け付けられた時点で、割り込み要求は受け付け禁止状態(IE = 0)になります。したがって、多重割り込みを許可するには、割り込み処理中にEI命令によってIEフラグをセット(1)して、割り込み許可状態にする必要があります。

また、割り込み許可状態であっても、多重割り込みが許可されない場合がありますが、これは割り込みの優先順位によって制御されます。割り込みの優先順位には、デフォルト優先順位とプログラマブル優先順位の2つがありますが、多重割り込みの制御はプログラマブル優先順位制御により行われます。

割り込み許可状態で、現在処理中の割り込みより高い優先順位の割り込み要求が発生した場合には、多重割り込みとして受け付けられます。現在処理中の割り込みと同レベルか、より低い優先順位の割り込み要求が発生した場合には、多重割り込みとして受け付けられません。ただしレベル0の割り込み中にIEフラグをセット(1)した場合には、レベル0の他の割り込みも許可されます。

割り込み禁止、または低優先順位のために多重割り込みが許可されなかった割り込み要求は保留されます。そして、現在の割り込み処理終了後、メイン処理の命令を少なくとも1命令実行後に受け付けられます。

表22 - 5に割り込み処理中に多重割り込み可能な割り込み要求の関係を、図22 - 12～図22 - 12に多重割り込みの例を示します。

表 22 - 5 割り込み処理中に多重割り込み可能な割り込み要求の関係

多重割り込み要求 処理中の割り込み		マスカブル割り込み要求								ソフトウェア 割り込み要求
		優先順位レベル0 (PR = 00)		優先順位レベル1 (PR = 01)		優先順位レベル2 (PR = 10)		優先順位レベル3 (PR = 11)		
		IE = 1	IE = 0	IE = 1	IE = 0	IE = 1	IE = 0	IE = 1	IE = 0	
マスカブル割り込み	ISP1 = 0 ISP0 = 0	○	×	×	×	×	×	×	×	○
	ISP1 = 0 ISP0 = 1	○	×	○	×	×	×	×	×	○
	ISP1 = 1 ISP0 = 0	○	×	○	×	○	×	×	×	○
	ISP1 = 1 ISP0 = 1	○	×	○	×	○	×	○	×	○
ソフトウェア割り込み		○	×	○	×	○	×	○	×	○

備考 1. ○ : 多重割り込み可能。

備考 2. × : 多重割り込み不可能。

備考 3. ISP0, ISP1, IE は PSW に含まれるフラグです。

ISP1 = 0, ISP0 = 0 : レベル1またはレベル0の割り込み処理中

ISP1 = 0, ISP0 = 1 : レベル2の割り込み処理中

ISP1 = 1, ISP0 = 0 : レベル3の割り込み処理中

ISP1 = 1, ISP0 = 1 : 割り込み受け付け待ち (すべての割り込み許可)

IE = 0 : 割り込み要求受け付け禁止

IE = 1 : 割り込み要求受け付け許可

備考 4. PR は PR00L, PR00H, PR01L, PR01H, PR02L, PR10L, PR10H, PR11L, PR11H, PR12L レジスタに含まれるフラグです。

PR = 00 : $\times \times PR1 \times = 0$, $\times \times PR0 \times = 0$ でレベル0を指定 (高優先順位)


PR = 01 : $\times \times PR1 \times = 0$, $\times \times PR0 \times = 1$ でレベル1を指定

PR = 10 : $\times \times PR1 \times = 1$, $\times \times PR0 \times = 0$ でレベル2を指定

PR = 11 : $\times \times PR1 \times = 1$, $\times \times PR0 \times = 1$ でレベル3を指定 (低優先順位)


図22 - 12 多重割り込みの例(1/2)

例1. 多重割り込みが2回発生する例



割り込みINTxx処理中に、2つの割り込み要求INTyy, INTzzが受け付けられ、多重割り込みが発生する。各割り込み要求受け付けの前には、必ずEI命令を発行し、割り込み要求受け付け許可状態になっている。

例2. 優先順位制御により、多重割り込みが発生しない例



割り込みINTxx処理中に発生した割り込み要求INTyyは、割り込みの優先順位がINTxxより低いため受け付けられず、多重割り込みは発生しない。INTyy要求は保留され、メイン処理1命令実行後に受け付けられる。

PR = 00 : xxPR1x = 0, xxPR0x = 0でレベル0を指定(高優先順位)

PR = 01 : xxPR1x = 0, xxPR0x = 1でレベル1を指定

PR = 10 : xxPR1x = 1, xxPR0x = 0でレベル2を指定


PR = 11 : xxPR1x = 1, xxPR0x = 1でレベル3を指定(低優先順位)

IE = 0 : 割り込み要求受け付け禁止

IE = 1 : 割り込み要求受け付け許可

図22 - 12 多重割り込みの例(2/2)

例3. 割り込みが許可されていないため、多重割り込みが発生しない例



割り込みINTxx処理では割り込みが許可されていない(EI命令が発行されていない)ので、割り込み要求INTyyは受け付けられず、多重割り込みは発生しない。INTyy要求は保留され、メイン処理1命令実行後に受け付けられる。

PR = 00 : xxPR1x = 0, xxPR0x = 0でレベル0を指定(高優先順位)

PR = 01 : xxPR1x = 0, xxPR0x = 1でレベル1を指定

PR = 10 : xxPR1x = 1, xxPR0x = 0でレベル2を指定

PR = 11 : xxPR1x = 1, xxPR0x = 1でレベル3を指定(低優先順位)

IE = 0 : 割り込み要求受け付け禁止

IE = 1 : 割り込み要求受け付け許可


22.4.4 除算命令中の割り込み処理

RL78/G11は、除算命令実行時に割り込み応答性を向上させるため、DIVHU/DIVWU命令中の割り込みに対応します。

- DIVHU/DIVWU命令実行中に割り込みが発生した場合は、DIVHU/DIVWU命令を中断します。
- 中断する事によりPCはDIVHU/DIVWUの次の命令を指します。
- 次の命令で割り込みが発生します。
- DIVHU/DIVWU命令を再実行するために、PC-3をスタックします。

通常の割り込み	DIVHU/DIVWU命令実行中の割り込み
(SP-1) ← PSW	(SP-1) ← PSW
(SP-2) ← (PC)s	(SP-2) ← (PC-3)s
(SP-3) ← (PC) _H	(SP-3) ← (PC-3) _H
(SP-4) ← (PC) _L	(SP-4) ← (PC-3) _L
PCs ← 0000	PCs ← 0000
PCH ← (Vector)	PCH ← (Vector)
PCL ← (Vector)	PCL ← (Vector)
SP ← SP-4	SP ← SP-4
IE ← 0	IE ← 0

DIVHU/DIVWUではAX, BC, DE, HLレジスタを使用します。そのため割り込み処理ではAX, BC, DE, HLレジスタをスタックして使用してください。



22.4.5 割り込み要求の保留

命令の中には、その命令実行中に割り込み要求が発生しても、その次の命令の実行終了まで割り込み要求の受け付けを保留するものがあります。このような命令(割り込み要求の保留命令)を次に示します。

- MOV PSW, #byte
- MOV PSW, A
- MOV1 PSW. bit, CY
- SET1 PSW. bit
- CLR1 PSW. bit
- RETB
- RETI
- POP PSW
- BTCLR PSW. bit, \$addr20
- EI
- DI
- SKC
- SKNC
- SKZ
- SKNZ
- SKH
- SKNH
- MULHU
- MULH
- MACHU
- MACH
- IF0L, IF0H, IF1L, IF1H, IF2L, IF2H, MK0L, MK0H, MK1L, MK1H, MK2L, MK2H, PR00L, PR00H, PR01L, PR01H, PR02L, PR02H, PR10L, PR10H, PR11L, PR11H, PR12L, PR12H レジスタの各レジスタに対する書き込み命令

割り込み要求が保留されるタイミングを図22 - 13に示します。

図22 - 13 割り込み要求の保留



備考1. 命令N：割り込み要求の保留命令

備考2. 命令M：割り込み要求の保留命令以外の命令

第23章 キー割り込み機能

キー割り込み入力チャネル数は、製品によって異なります。

	16ピン	20ピン	24, 25ピン
キー割り込み入力チャネル	3ch	5ch	8ch

23.1 キー割り込みの機能

キー割り込み入力端子 (KR0-KR7) に立ち上がり / 立ち下がりエッジを入力することによって、キー割り込み (INTKR) を発生させることができます。

表 23 - 1 キー割り込み検出端子の割り当て

キー割り込み端子	キー・リターン・モード・レジスタ 0 (KRM0)
KR0	KRM00
KR1	KRM01
KR2	KRM02
KR3	KRM03
KR4	KRM04
KR5	KRM05
KR6	KRM06
KR7	KRM07


23.2 キー割り込みの構成

キー割り込みは、次のハードウェアで構成されています。

表 23 - 2 キー割り込みの構成

項目	制御レジスタ
制御レジスタ	キー・リターン・コントロール・レジスタ (KRCTL) キー・リターン・モード・レジスタ 0 (KRM0) キー・リターン・フラグ・レジスタ (KRF) ポート・モード・レジスタ 3, 5 (PM3, PM5)

図23 - 1 キー割り込みのブロック図



23.3 キー割り込みを制御するレジスタ

キー割り込み機能は、次のレジスタで制御します。

- ・キー・リターン・コントロール・レジスタ (KRCTL)
- ・キー・リターン・モード・レジスタ 0 (KRM0)
- ・キー・リターン・フラグ・レジスタ (KRF)
- ・ポート・モード・レジスタ 3, 5 (PM3, PM5)

23.3.1 キー・リターン・コントロール・レジスタ (KRCTL)

キー・リターン・フラグ(KRF0-KRF7)の使用と検出エッジを設定するレジスタです。

KRCTLレジスタは、1ビット・メモリ操作命令および8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図23-2 キー・リターン・コントロール・レジスタ (KRCTL)のフォーマット

アドレス : FFF34H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
KRCTL	KRMD	0	0	0	0	0	0	KREG
	KRMD	キー・リターン・フラグ(KRF0-KRF7)の使用						
	0	キー・リターン・フラグを使用しない						
	1	キー・リターン・フラグを使用する						
	KREG	検出エッジの選択(KR0-KR7)						
	0	立ち下がリエッジ						
	1	立ち上がりエッジ						

23.3.2 キー・リターン・モード・レジスタ 0 (KRM0)

KRM0 レジスタはKR0-KR7信号を制御するレジスタです。

KRM0 レジスタは、1ビット・メモリ操作命令および8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図 23 - 3 キー・リターン・モード・レジスタ 0 (KRM0)のフォーマット

アドレス : FFF37H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
KRM0	KRM07	KRM06	KRM05	KRM04	KRM03	KRM02	KRM01	KRM00
KRM0n	キー割り込みモードの制御							
0	キー割り込み信号を検出しない							
1	キー割り込み信号を検出する							

- 注意 1. キー割り込み入力端子のプルアップ抵抗レジスタ 3, 5 (PU3, PU5)の対象となるビットに1を設定して、内蔵プルアップ抵抗を使用することができます。
- 注意 2. キー割り込み入力端子にロウ・レベル(KREGに0を設定時)／ハイ・レベル(KREGに1を設定時)が入力されている状態で、KRM0レジスタの対象ビットをセットすると、割り込みが発生します。
- この割り込みを無視したい場合は、割り込みマスク・フラグで割り込み処理禁止にしてから、KRM0レジスタをセットしてください。その後、キー割り込み入力ハイ・レベル幅、ロウ・レベル幅(35.4 AC特性参照)を待つてから、割り込み要求フラグをクリアし、割り込み処理許可にしてください。
- 注意 3. キー割り込みモードで使用していない端子は通常ポートとして使用可能です。

備考 n = 0-7

23.3.3 キー・リターン・フラグ・レジスタ (KRF)

キー割り込みフラグ(KRF0-KRF7)を制御するレジスタです。
KRFレジスタは、8ビット・メモリ操作命令で設定します。
リセット信号の発生により、00Hになります。

図23 - 4 キー・リターン・フラグ・レジスタ (KRF)のフォーマット

アドレス：FFF35H リセット時：00H R/W注

略号	7	6	5	4	3	2	1	0
KRF	KRF7	KRF6	KRF5	KRF4	KRF3	KRF2	KRF1	KRF0
KRFn	キー割り込みフラグ(n = 0-7)							
0	キー割り込み信号を未検出							
1	キー割り込み信号を検出							

注 “1”の書き込みは無効になります。KRFnをクリアする場合は、対象ビットに“0”を、他のビットに“1”を8ビット・メモリ操作命令で書き込んでください。

23.3.4 ポート・モード・レジスタ 3, 5 (PM3, PM5)

ポート3, ポート5の入力／出力を1ビット単位で設定するレジスタです。

キー割り込み入力 (KR0-KR7) として使用するとき, 各ポートに対応するポート・モード・レジスタ (PM3, PM5) のビットに“1”を設定してください。

PM3, PM5レジスタは, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により, PM3, PM5レジスタはFFHになります。

図23-5 ポート・モード・レジスタ 3, 5 (PM3, PM5)のフォーマット

アドレス : FFF23H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM3	1	1	1	1	PM33	PM32	PM31	PM30

アドレス : FFF25H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM5	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50

PMmn	PMmnの入出力モードの選択 (m = 3, 5, n = 0-7)
0	出力モード(出力バッファ・オン)
1	入力モード(出力バッファ・オフ)

第24章 スタンバイ機能

24.1 スタンバイ機能

スタンバイ機能は、システムの動作電流をより低減するための機能で、次の3種類のモードがあります。

(1) HALTモード

HALT 命令の実行により、HALT モードとなります。HALT モードは、CPU の動作クロックを停止させるモードです。HALT モード設定前に高速システム・クロック発振回路、高速オンチップ・オシレータ、中速オンチップ・オシレータ、サブシステム・クロック発振回路が動作している場合、それぞれのクロックは発振を継続します。このモードでは、STOP モードほどの動作電流の低減はできませんが、割り込み要求により、すぐに処理を再開したい場合や、頻繁に間欠動作をさせたい場合に有効です。

(2) STOPモード

STOP 命令の実行により、STOP モードとなります。STOP モードは、高速システム・クロック発振回路、高速オンチップ・オシレータ、中速オンチップ・オシレータを停止させ、システム全体が停止するモードです。CPUの動作電流を、大幅に低減することができます。

さらに、割り込み要求によって解除できるため、間欠動作も可能です。ただし、X1 クロックの場合、STOP モード解除時に発振安定時間確保のためのウェイト時間がとられるため、割り込み要求によって、すぐに処理を開始しなければならないときにはHALTモードを選択してください。

(3) SNOOZEモード

CSI0, UART0のデータ受信、タイマ・トリガ信号(割り込み要求信号(INTIT)またはELCイベント入力)によるA/D変換要求、DTC起動要因により、STOPモードを解除し、CPUを動作させることなくCSI0, UART0のデータ受信、A/D変換、DTC動作を行います。CPU/周辺ハードウェア・クロック(fCLK)に高速オンチップ・オシレータまたは中速オンチップ・オシレータが選択されているときのみ設定可能です。

いずれのモードでも、スタンバイ・モードに設定される直前のレジスタ、フラグ、データ・メモリの内容はすべて保持されます。また、入出力ポートの出力ラッチ、出力バッファの状態も保持されます。

- 注意1. STOPモードはCPUがメイン・システム・クロックで動作しているときだけ使用します。CPUがサブシステム・クロックで動作しているときは、STOPモードに設定しないでください。HALTモードはCPUがメイン・システム・クロック、サブシステム・クロックのいずれかの動作状態でも使用できます。
- 注意2. STOPモードに移行するとき、メイン・システム・クロックで動作する周辺ハードウェアの動作を必ず停止させたのち、STOP命令を実行してください(SNOOZEモード設定ユニットを除く)。
- 注意3. CSI0, UART0, A/DコンバータをSNOOZEモードで使用する場合は、シリアル・スタンバイ・コントロール・レジスタm (SSCm), A/Dコンバータ・モード・レジスタ2 (ADM2)をSTOPモードに移行前に設定してください。詳細は、13.3 シリアル・アレイ・ユニットを制御するレジスタ, 16.3 A/Dコンバータを制御するレジスタを参照してください。
- 注意4. A/Dコンバータ部の動作電流を低減させるためには、A/Dコンバータ・モード・レジスタ0 (ADM0)のビット7 (ADCS)とビット0 (ADCE)を0にクリアし、A/D変換動作を停止させてから、STOP命令を実行してください。
- 注意5. 低速オンチップ・オシレータをHALT, STOPモード時に発振継続/停止するかは、オプション・バイトで選択できます。詳細は第30章 オプション・バイトを参照してください。

24.2 スタンバイ機能を制御するレジスタ

スタンバイ機能を制御するレジスタを次に示します。

- 動作スピード・モード制御レジスタ (OSMC)
- 発振安定時間カウンタ状態レジスタ (OSTC)
- 発振安定時間選択レジスタ (OSTS)

備考 上記レジスタの詳細は、第6章 クロック発生回路を参照してください。また、SNOOZEモード機能を制御するレジスタは、第16章 A/Dコンバータ、第13章 シリアル・アレイ・ユニットを参照してください。

24.3 スタンバイ機能の動作

24.3.1 HALTモード

(1) HALTモード

HALTモードは、HALT命令の実行により設定されます。設定前のCPUクロックは、高速システム・クロック、高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、サブシステム・クロックのいずれの場合でも設定可能です。

次にHALTモード時の動作状態を示します。

注意 割り込みマスク・フラグが“0”(割り込み処理許可)で且つ割り込み要求フラグが“1”(割り込み要求信号が発生)の場合、HALTモードの解除に割り込み要求信号が用いられるため、その状況下でHALT命令を実行しても、HALTモードに移行しません。

表 24 - 1 HALT モード時の動作状態 (1/2)

項目			HALT モードの設定		メイン・システム・クロックでCPU動作中のHALT命令実行時			
					高速オンチップ・オシレータ・クロック (f _{IH}) でCPU動作時	中速オンチップ・オシレータ・クロック (f _{IM}) でCPU動作時	X1クロック (f _X)で CPU動作時	外部メイン・システム・クロック (f _{EX})で CPU動作時
システム・クロック					CPUへのクロック供給は停止			
	メイン・システム・クロック	f _{IH}	動作継続(停止不可)		動作禁止		動作禁止	
		f _{IM}	動作禁止		動作継続(停止不可)		動作禁止	
		f _X	動作禁止			動作継続(停止不可)		動作不可
		f _{EX}				動作不可		動作継続(停止不可)
	低速オンチップ・オシレータ・クロック	f _{IL}	オプション・バイト(000C0H)のビット0 (WDSTBYON), ビット4 (WDTON)および動作スピード・モード制御レジスタ (OSMC)のWUTMMCK0ビットにて設定 WUTMMCK0 = 1またはSELLOSC = 1 : 発振 WUTMMCK0 = 0かつSELLOSC = 0かつWDTON = 0 : 停止 WUTMMCK0 = 0かつSELLOSC = 0かつWDTON = 1かつWDSTBYON = 1のとき : 発振 WUTMMCK0 = 0かつSELLOSC = 0かつWDTON = 1かつWDSTBYON = 0のとき : 停止					
CPU					動作停止			
コード・フラッシュ・メモリ								
データ・フラッシュ・メモリ								
RAM					動作停止(DTC実行時は動作可能)			
ポート(ラッチ)					HALTモード設定前の状態を保持			
タイマ・アレイ・ユニット					動作可能			
タイマKB								
12ビット・インターバル・タイマ								
8ビット・インターバル・タイマ								
ウォッチドッグ・タイマ					第12章 ウォッチドッグ・タイマ参照			
クロック出力/ブザー出力					動作可能			
10ビット A/Dコンバータ								
D/Aコンバータ								
コンパレータ								
プログラマブル・ゲイン・アンプ (PGA)								
シリアル・アレイ・ユニット(SAU)								
シリアル・インタフェースIICA								
データ演算回路(DOC)					DTCによるレジスタ設定にて動作可能			
データ・トランスファ・コントローラ(DTC)					動作可能			
イベント・リンク・コントローラ(ELC)					動作可能な機能ブロック間のリンクが可能			
パワーオン・リセット機能					動作可能			
電圧検出機能								
外部割り込み								
キー割り込み機能								
CRC演算機能			高速CRC					
			汎用CRC		RAM領域の演算で、DTC実行時は動作可能			
不正メモリ・アクセス検出機能					DTC実行時は動作可能			
RAMパリティ・エラー検出機能								
RAMガード機能								
SFRガード機能								

備考 動作停止 : HALTモード移行時に自動的に動作停止

動作禁止 : HALTモード移行前に動作を停止させる

f_{IH} : 高速オンチップ・オシレータ・クロックf_{IM} : 中速オンチップ・オシレータ・クロックf_{EX} : 外部メイン・システム・クロックf_{IL} : 低速オンチップ・オシレータ・クロックf_X : X1クロック

表 24 - 1 HALT モード時の動作状態 (2/2)

項目		HALTモードの設定	サブシステム・クロックでCPU動作中のHALT命令実行時
			低速オンチップ・オシレータ・ クロック (f _{IL}) でCPU動作時
システム・クロック			CPUへのクロック供給は停止
メイン・システム・クロック	f _{IH}		動作禁止
	f _{IM}		
	f _X		
	f _{EX}		
低速オンチップ・オシレータ・クロック		f _{IL}	動作継続 (停止不可)
CPU			動作停止
コード・フラッシュ・メモリ			動作停止
データ・フラッシュ・メモリ			
RAM			動作停止 (DTC実行時は動作可能)
ポート (ラッチ)			HALTモード設定前の状態を保持
タイマ・アレイ・ユニット			動作可能
タイマKB			動作可能
12ビット・インターバル・タイマ			
8ビット・インターバル・タイマ			
ウォッチドッグ・タイマ			第12章 ウォッチドッグ・タイマ参照
クロック出力/ブザー出力			動作可能
10ビット A/D コンバータ			動作禁止
D/A コンバータ			動作可能
コンパレータ			
プログラマブル・ゲイン・アンプ (PGA)			
シリアル・アレイ・ユニット (SAU)			
シリアル・インタフェース IICA			
データ演算回路 (DOC)			
データ・トランスファ・コントローラ (DTC)			
イベント・リンク・コントローラ (ELC)			動作可能な機能ブロック間のリンクが可能
パワーオン・リセット機能			動作可能
電圧検出機能			
外部割り込み			
キー割り込み機能			
CRC 演算機能	高速CRC		動作禁止
	汎用CRC		RAM領域の演算で、DTC実行時は動作可能
不正メモリ・アクセス検出機能			DTC実行時は動作可能
RAMパリティ・チェック機能			
RAMガード機能			
SFRガード機能			

備考 動作停止 : HALTモード移行時に自動的に動作停止

動作禁止 : HALTモード移行前に動作を停止させる

f_{IH} : 高速オンチップ・オシレータ・クロックf_{IM} : 中速オンチップ・オシレータ・クロックf_{EX} : 外部メイン・システム・クロックf_{IL} : 低速オンチップ・オシレータ・クロックf_X : X1クロック


(2) HALTモードの解除

HALTモードは、次の2種類のソースによって解除できます。

(a) マスクされていない割り込み要求による解除

マスクされていない割り込み要求が発生すると、HALTモードは解除されます。そして、割り込み受け付け許可状態であれば、ベクタ割り込み処理が行われます。割り込み受け付け禁止状態であれば、次のアドレスの命令が実行されます。

図24 - 1 HALTモードの割り込み要求発生による解除



注1. スタンバイ・リリース信号に関する詳細は、図22 - 1 割り込み機能の基本構成 (1/2)を参照してください。

注2. HALTモード解除のウェイト時間

- ベクタ割り込み処理を行う場合

メイン・システム・クロック時:	15～16クロック
サブシステム・クロック時:	10～11クロック
- ベクタ割り込み処理を行わない場合

メイン・システム・クロック時:	9～10クロック
サブシステム・クロック時:	4～5クロック


備考 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。

(b) リセット信号の発生による解除


リセット信号の発生により、HALTモードは解除されます。そして、通常のリセット動作と同様にリセット・ベクタ・アドレスに分岐したあと、プログラムが実行されます。

図24 - 2 HALTモードのリセットによる解除(1/2)

(1) CPUクロックが高速オンチップ・オシレータ・クロックの場合




(2) CPUクロックが高速システム・クロックの場合



注 リセット処理時間は、第25章 リセット機能を参照してください。なお、パワーオン・リセット(POR)回路と電圧検出(LVD)回路のリセット処理時間は、第26章 パワーオン・リセット回路を参照してください。

図 24 - 2 HALTモードのリセットによる解除 (2/2)

(3) CPUクロックがサブシステム・クロックの場合



注 リセット処理時間は、第25章 リセット機能を参照してください。なお、パワーオン・リセット(POR)回路と電圧検出(LVD)回路のリセット処理時間は、第26章 パワーオン・リセット回路を参照してください。

24.3.2 STOPモード

(1) STOPモードの設定および動作状態

STOPモードは、STOP命令の実行により設定されます。設定前のCPUクロックが、メイン・システム・クロックの場合のみ設定可能です。

注意 割り込みマスク・フラグが“0”(割り込み処理許可)かつ割り込み要求フラグが“1”(割り込み要求信号が発生)の場合、STOPモードの解除に割り込み要求信号が用いられるため、その状況でSTOP命令を実行すると、いったんSTOPモードに入っただちに解除されます。

したがって、STOP命令実行後、STOPモード解除時間を経過したあと動作モードに戻ります。

次にSTOPモード時の動作状態を示します。

表 24 - 2 STOPモード時の動作状態

項目			STOPモードの設定		メイン・システム・クロックでCPU動作中のSTOP命令実行時						
			高速オンチップ・オシレータ・クロック (f _{IH})でCPU動作時		中速オンチップ・オシレータ・クロック (f _{IM})でCPU動作時		X1クロック (f _X)でCPU動作時		外部メイン・システム・クロック (f _{EX})でCPU動作時		
システム・クロック					CPUへのクロック供給は停止						
	メイン・システム・クロック	f _{IH}	停止								
		f _{IM}	停止		停止			停止			
		f _X	動作可能								
		f _{EX}									
	f _{IL}	オプション・バイト(000C0H)のビット0 (WDSTBYON), ビット4 (WDTON)および動作スピード・モード制御レジスタ(OSMC)のWUTMMCK0ビットにて設定 WUTMMCK0 = 1またはSELLOSC = 1 : 発振 WUTMMCK0 = 0かつSELLOSC = 0かつWDTON = 0 : 停止 WUTMMCK0 = 0かつSELLOSC = 0かつWDTON = 1かつWDSTBYON = 1のとき : 発振 WUTMMCK0 = 0かつSELLOSC = 0かつWDTON = 1かつWDSTBYON = 0のとき : 停止									
CPU			動作停止								
コード・フラッシュ・メモリ											
データ・フラッシュ・メモリ											
RAM											
ポート(ラッチ)			STOPモード設定前の状態を継続								
タイマ・アレイ・ユニット			動作禁止								
タイマKB											
12ビット・インターバル・タイマ			カウント・クロックにf _{CLK} 選択時は動作禁止, f _{IL} 選択時は動作可能								
8ビット・インターバル・タイマ			動作可能								
ウォッチドッグ・タイマ			第12章 ウォッチドッグ・タイマ参照								
クロック出力/ブザー出力			カウント・クロックにサブシステム・クロック選択時は動作可能(それ以外は, 動作禁止)								
10ビット A/Dコンバータ			ウェイク・アップ動作可能(SNOOZEモードへ移行)								
D/Aコンバータ			動作可能(STOPモード設定前の状態を継続)								
コンパレータ			動作可能(デジタルフィルタ未使用時のみ)								
プログラマブル・ゲイン・アンプ (PGA)			動作可能								
シリアル・アレイ・ユニット(SAU)			CSIp, UARTqのみウェイク・アップ動作可能(SNOOZEモードへ移行) CSIp, UARTq以外は動作禁止								
シリアル・インタフェースIICA			アドレス一致によるウェイク・アップ動作可能								
データ演算回路(DOC)			動作停止								
データ・トランスファ・コントローラ(DTC)			DTC起動要因受付動作可能(SNOOZEモードへ移行)								
イベント・リンク・コントローラ(ELC)			動作可能な機能ブロック間のリンクが可能								
パワーオン・リセット機能			動作可能								
電圧検出機能											
外部割り込み											
キー割り込み機能											
CRC演算機能	高速CRC	動作停止									
	汎用CRC										
不正メモリ・アクセス検出機能											
RAMパリティ・エラー検出機能											
RAMガード機能											
SFRガード機能											

(備考は次ページにあります。)

備考	動作停止：	STOPモード移行時に自動的に動作停止		
	動作禁止：	STOPモード移行前に動作を停止させる		
	f _{IH} ：	高速オンチップ・オシレータ・クロック	f _{IL} ：	低速オンチップ・オシレータ・クロック
	f _{IM} ：	中速オンチップ・オシレータ・クロック	f _X ：	X1クロック
	f _{EX} ：	外部メイン・システム・クロック		

(2) STOPモードの解除


STOPモードは、次の2種類のソースによって解除することができます。

(a) マスクされていない割り込み要求による解除

マスクされていない割り込み要求が発生すると、STOPモードを解除します。発振安定時間経過後、割り込み受け付け許可状態であれば、ベクタ割り込み処理を行います。割り込み受け付け禁止状態であれば、次のアドレスの命令を実行します。

図24 - 3 STOPモードの割り込み要求発生による解除(1/2)

(1) CPUクロックが高速／中速オンチップ・オシレータ・クロック



注1. スタンバイ・リリース信号に関する詳細は、図22 - 1 割り込み機能の基本構成 (1/2)を参照してください。

注2. STOPモード解除時間

クロック供給停止：

高速オンチップ・オシレータ・クロックの場合：18 μ s～65 μ s

中速オンチップ・オシレータ・クロックの場合：22 μ s～31 μ s (HSモード)

2.2 μ s～3.4 μ s (LSモード, 4MHz動作時)

2.9 μ s～4.2 μ s (LSモード, 2MHz動作時)

4.2 μ s～5.9 μ s (LSモード, 1MHz動作時)

4.2 μ s～5.9 μ s (LPモード, 1MHz動作時)

ウェイト：

(高速／中速オンチップ・オシレータ・クロック共通)

- ・ベクタ割り込み処理を行う場合：7クロック
- ・ベクタ割り込み処理を行わない場合：1クロック

注3. 中速オンチップ・オシレータ・クロックでSTOPモードから通常動作に遷移後、CPU／周辺ハードウェア・クロック (f_{CLK})を高速オンチップ・オシレータ・クロックに切り替える場合は、ソフトウェアで以下の時間が経過した後に切り替えてください。

HSモード時：24 μ s

LSモード時：10 μ s

LPモード時：7 μ s


注意 高速システム・クロック(X1発振)でCPU動作していて、STOPモード解除後の発振安定時間を短縮したい場合は、STOP命令実行前に、CPUクロックを一時的に高速オンチップ・オシレータ・クロックに切り替えてください。

備考1. クロック供給停止時間は、温度条件とSTOPモード期間によって変化します。

備考2. 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。

図24 - 3 STOPモードの割り込み要求発生による解除 (2/2)

(2) CPUクロックが高速システム・クロック (X1発振) の場合



注1. スタンバイ・リリース信号に関する詳細は、図22 - 1 割り込み機能の基本構成 (1/2)を参照してください。

注2. STOPモード解除時間


クロック供給停止 :

18 μ s ~ “65 μ s または発振安定時間 (OSTS で設定) の長い方”

ウェイト

- ・ベクタ割り込み処理を行う場合 : 10 ~ 11クロック
- ・ベクタ割り込み処理を行わない場合 : 4 ~ 5クロック

(3) CPUクロックが高速システム・クロック (外部クロック入力) の場合



注1. スタンバイ・リリース信号に関する詳細は、図22 - 1 割り込み機能の基本構成 (1/2)を参照してください。

注2. STOPモード解除時間

クロック供給停止 :

18 μ s ~ 65 μ s

ウェイト :

- ・ベクタ割り込み処理を行う場合 : 7クロック
- ・ベクタ割り込み処理を行わない場合 : 1クロック

注意 高速システム・クロック (X1発振) でCPU動作していて、STOPモード解除後の発振安定時間を短縮したい場合は、STOP命令実行前に、CPUクロックを一時的に高速オンチップ・オシレータ・クロックに切り替えてください。

備考1. クロック供給停止時間は、温度条件とSTOPモード期間によって変化します。


備考2. 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。

(b) リセット信号の発生による解除


リセット信号の発生により、STOPモードは解除されます。そして、通常のリセット動作と同様にリセット・ベクタ・アドレスに分岐したあと、プログラムが実行されます。

図24-4 STOPモードのリセットによる解除


(1) CPUクロックが高速オンチップ・オシレータ・クロックの場合



(2) CPUクロックが中速オンチップ・オシレータ・クロックの場合



(3) CPUクロックが高速システム・クロックの場合



注 リセット処理時間は、第25章 リセット機能を参照してください。なお、パワーオン・リセット(POR)回路と電圧検出(LVD)回路のリセット処理時間は、第26章 パワーオン・リセット回路を参照してください。

24.3.3 SNOOZE モード

(1) SNOOZE モードの設定および動作状態

CSI0, UART0, A/Dコンバータ, DTCによって設定可能です。また, 設定前のCPUクロックが, 高速オンチップ・オシレータ・クロックまたは中速オンチップ・オシレータ・クロックの場合, 設定可能です^注。

CSI0, UART0をSNOOZEモードで使用する場合は, シリアル・スタンバイ・コントロール・レジスタm (SSCm)をSTOPモードに移行前に設定してください。詳細は, 13.3 シリアル・アレイ・ユニットを制御するレジスタを参照してください。

A/DコンバータをSNOOZEモードで使用する場合は, A/Dコンバータ・モード・レジスタ2 (ADM2)をSTOPモードに移行前に設定してください。詳細は, 16.3 A/Dコンバータを制御するレジスタを参照してください。

DTC転送をSNOOZEモードで使用する場合は, STOPモードに移行する前に, 使用するDTC起動要因を許可してください。STOPモード中に, 許可したDTC起動要因を検出すると自動的にSNOOZEモードに遷移します。詳細は, 20.3 DTCを制御するレジスタを参照してください。

注 UART受信を使用してSTOPモードからSNOOZEモードへ遷移する場合, 高速オンチップ・オシレータを使用してください。

SNOOZEモードの移行では, 次の時間だけウエイト状態になります。

STOPモード→SNOOZEモードの遷移時間:

高速オンチップ・オシレータ・クロックの場合: 18 μ s ~ 65 μ s

中速オンチップ・オシレータ・クロックの場合: 22 μ s ~ 31 μ s (HSモード)

2.2 μ s ~ 3.4 μ s (LSモード, 4MHz動作時)

2.9 μ s ~ 4.2 μ s (LSモード, 2MHz動作時)

4.2 μ s ~ 5.9 μ s (LSモード, 1MHz動作時)

4.2 μ s ~ 5.9 μ s (LPモード, 1MHz動作時)

備考 STOPモード→SNOOZEモードの遷移時間は, 温度条件とSTOPモード期間によって変化します。

SNOOZEモード→通常動作の遷移時間：

高速オンチップ・オシレータ・クロックの場合：

- ベクタ割り込み処理を行う場合

HS (高速メイン)モード：“5.2～9.4 μ s” + 7クロック

LS (低速メイン)モード：“1.3～4.5 μ s” + 7クロック

LV (低電圧メイン)モード：“17.5～25.2 μ s” + 7クロック

- ベクタ割り込み処理を行わない場合

HS (高速メイン)モード：“5.2～9.4 μ s” + 1クロック

LS (低速メイン)モード：“1.3～4.5 μ s” + 1クロック

LV (低電圧メイン)モード：“17.5～25.2 μ s” + 1クロック

中速オンチップ・オシレータ・クロックの場合：

- ベクタ割り込み処理を行う場合

HS (高速メイン)モード：“6.0～10.3 μ s” + 7クロック

LS (低速メイン)モード：“1.8～4.9 μ s” + 7クロック

LP (低電力メイン)モード：“3.8～4.9 μ s” + 7クロック

- ベクタ割り込み処理を行わない場合

HS (高速メイン)モード：“6.0～10.3 μ s” + 1クロック

LS (低速メイン)モード：“1.8～4.9 μ s” + 1クロック

LP (低電力メイン)モード：“3.8～4.9 μ s” + 1クロック

次にSNOOZEモード時の動作状態を示します。

表 24 - 3 SNOOZE モード時の動作状態

項目		STOP モード中に CSI0, UART0 のデータ受信信号、A/D コンバータのタイマ・トリガ信号入力、 DTC 起動要因発生時	
		高速オンチップ・オシレータ・クロック (fIH) での CPU 動作時	中速オンチップ・オシレータ・クロック (fIM) での CPU 動作時
		CPU 動作時	
システム・クロック		CPU へのクロック供給は停止	
メイン・システム・クロック	fIH	動作開始	停止
	fIM	停止	動作開始
	fX	停止	
	fEX		
fIL		オプション・バイト (000C0H) のビット 0 (WDSTBYON)、ビット 4 (WDTON) および動作スピード・モード制御レジスタ (OSMC) の WUTMMCK0 ビットにて設定 WUTMMCK0 = 1 または SELLOSC = 1 : 発振 WUTMMCK0 = 0 かつ SELLOSC = 0 かつ WDTON = 0 : 停止 WUTMMCK0 = 0 かつ SELLOSC = 0 かつ WDTON = 1 かつ WDSTBYON = 1 のとき : 発振 WUTMMCK0 = 0 かつ SELLOSC = 0 かつ WDTON = 1 かつ WDSTBYON = 0 のとき : 停止	
CPU		動作停止	
コード・フラッシュ・メモリ			
データ・フラッシュ・メモリ			
RAM		動作停止 (DTC 実行時は動作可能)	
ポート (ラッチ)		STOP モード中の状態を継続	
タイマ・アレイ・ユニット		動作禁止	
タイマ KB			
12 ビット・インターバル・タイマ		カウント・クロックに fCLK 選択時は動作禁止、fIL 選択時は動作可能	
8 ビット・インターバル・タイマ		動作可能	
ウォッチドッグ・タイマ		第 12 章 ウォッチドッグ・タイマ参照	
クロック出力/ブザー出力		カウント・クロックに fIL 選択時は動作可能 (それ以外は、動作禁止)	
10 ビット A/D コンバータ		動作可能	
D/A コンバータ		動作可能 (STOP モード設定前の状態を継続)	
コンパレータ		動作可能 (デジタルフィルタ未使用時のみ)	
プログラマブル・ゲイン・アンプ (PGA)		動作可能	
シリアル・アレイ・ユニット (SAU)		CSIp, UARTq のみウエイク・アップ動作可能 (SNOOZE モードへ移行) CSIp, UARTq 以外は動作禁止	
シリアル・インタフェース IICA		動作禁止	
データ演算回路 (DOC)		DTC によるレジスタ設定にて動作可能	
データ・トランスファ・コントローラ (DTC)		動作可能	
イベント・リンク・コントローラ (ELC)		動作可能な機能ブロック間のリンクが可能	
パワーオン・リセット機能		動作可能	
電圧検出機能			
外部割り込み			
キー割り込み機能			
CRC 演算機能	高速 CRC	動作停止	
	汎用 CRC	動作禁止	
不正メモリ・アクセス検出機能		DTC 実行時は動作可能	
RAM バリディ・エラー検出機能			
RAM ガード機能			
SFR ガード機能			

備考 動作停止 : STOP モード移行時に自動的に動作停止

動作禁止 : STOP モード移行前に動作を停止させる

fIH : 高速オンチップ・オシレータ・クロック

fIM : 中速オンチップ・オシレータ・クロック


fEX : 外部メイン・システム・クロック

fIL : 低速オンチップ・オシレータ・クロック

fX : X1 クロック

(2) SNOOZEモードで割り込み要求信号が発生した場合のタイミング図


図24 - 5 SNOOZEモードの割り込み要求が発生する場合



- 注1. スタンバイ・リリース信号に関する詳細は、図22 - 1を参照してください。
- 注2. STOPモード→SNOOZEモードの遷移時間
- 注3. SNOOZEモード→通常動作の遷移時間
- 注4. STOPモードへ移行する直前に、SNOOZEモード許可(AWC = 1/SWC = 1)に設定してください。
- 注5. 通常動作に復帰後すぐに、必ずSNOOZEモード解除(AWC = 0/SWC = 0)に設定してください。

(3) SNOOZEモードで割り込み要求信号が発生しなかった場合のタイミング図

図24 - 6 SNOOZEモードの割り込み要求が発生しない場合



- 注1. スタンバイ・リリース信号に関する詳細は、図22 - 1を参照してください。
- 注2. STOPモード→SNOOZEモードの遷移時間
- 注3. STOPモードへ移行する直前に、SNOOZEモード許可(AWC = 1/SWC = 1)に設定してください。
- 注4. SNOOZEモードからSTOPモードへ移行するタイミングでSNOOZEモードに設定した機能以外の割り込みによるスタンバイ・リリース信号が発生した場合、CPU動作開始から15 μ s (max.)の間、高速オンチップ・オシレータの周波数が遅くなる可能性があります。スタンバイ解除直後に電気的特性に示す周波数精度が必要な場合は、CPUクロック周波数で15 μ s相当分ウェイトしてください。

備考 SNOOZEモード機能の詳細は、第16章 A/Dコンバータ、第13章 シリアル・アレイ・ユニットを参照してください。

第25章 リセット機能

リセット信号を発生させる方法には、次の7種類があります。

- (1) $\overline{\text{RESET}}$ 端子による外部リセット入力
- (2) ウォッチドッグ・タイマのプログラム暴走検出による内部リセット
- (3) パワーオン・リセット(POR)回路の電源電圧と検出電圧との比較による内部リセット
- (4) 電圧検出回路(LVD)の電源電圧と検出電圧の比較による内部リセット
- (5) 不正命令の実行による内部リセット^注
- (6) RAMパリティ・エラーによる内部リセット
- (7) 不正メモリ・アクセスによる内部リセット

外部リセットと内部リセットは同様に、リセット信号の発生により、00000H、00001H 番地に書かれてあるアドレスからプログラムの実行を開始します。

$\overline{\text{RESET}}$ 端子にロウ・レベルが入力されるか、ウォッチドッグ・タイマがプログラム暴走を検出するか、POR 回路、LVD回路の電圧検出、不正命令の実行^注、RAMパリティ・エラーの発生、または不正メモリ・アクセスにより、リセットがかかり、各ハードウェアは表 25 - 1に示すような状態になります。

注 FFHの命令コードを実行したときに発生します。

不正命令の実行によるリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレーションでは発生しません。

注意1. 外部リセットを行う場合、 $\overline{\text{RESET}}$ 端子に10 μs 以上のロウ・レベルを入力してください。


電源立ち上げ時に外部リセットを行う場合は、 $\overline{\text{RESET}}$ 端子にロウ・レベルを入力してから電源を投入し、35.4, 36.4 AC特性に示す動作電圧範囲内の期間で10 μs 以上ロウ・レベルを継続した後に、ハイ・レベルを入力してください。

注意2. リセット信号発生中では、X1 クロック、高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックの発振は停止します。また、外部メイン・システム・クロック、外部サブシステム・クロックの入力は無効となります。

注意3. リセットがかかると各SFRと2nd SFRは初期化されるため、ポート端子は次の状態になります。

- P40：外部リセットか POR によるリセット期間中はハイ・インピーダンス。それ以外のリセット期間中およびリセット受け付け後はハイ・レベル(内蔵プルアップ抵抗接続)
- P40以外のポート：リセット期間中およびリセット受け付け後はハイ・インピーダンス

図25 - 1 リセット機能のブロック図



注意 LVD回路の内部リセットの場合、LVD回路はリセットされません。


備考1. LVIM：電圧検出レジスタ

備考2. LVIS : 電圧検出レベル・レジスタ

25.1 リセット動作のタイミング

$\overline{\text{RESET}}$ 端子にロウ・レベルが入力されて、リセットがかかり、 $\overline{\text{RESET}}$ 端子にハイ・レベルが入力されると、リセットが解除され、リセット処理後、高速オンチップ・オシレータ・クロックでプログラムの実行を開始します。


図 25 - 2 $\overline{\text{RESET}}$ 入力によるリセット・タイミング



(注、注意は、次ページにあります。)

ウォッチドッグ・タイマのオーバーフロー／不正命令の実行／RAMパリティ・エラーの検出／不正メモリ・アクセスの検出によるリセットは、自動的にリセットが解除され、リセット処理後、高速オンチップ・オシレータ・クロックでプログラムの実行を開始します。

図 25 - 3 ウォッチドッグ・タイマのオーバーフロー／不正命令の実行／RAMパリティ・エラーの検出／不正メモリ・アクセスの検出によるリセット・タイミング



(注、注意は、次ページにあります。)

注1. 外部リセット解除時のリセット時間：

POR解除後1回目： 0.672 ms (TYP.), 0.832 ms (MAX.) (LVD使用時)

0.399 ms (TYP.), 0.519 ms (MAX.) (LVDオフ時)

POR解除後2回目以降： 0.531 ms (TYP.), 0.675 ms (MAX.) (LVD使用時)

0.259 ms (TYP.), 0.362 ms (MAX.) (LVDオフ時)

電源立ち上がり時は、外部リセット解除時のリセット処理時間の前に電圧安定待ち時間 0.99 ms (TYP.), 2.30 ms (MAX.) が
かかります。

注2. ポート端子P40は次の状態になります。

- ・外部リセットかPORによるリセット期間中はハイ・インピーダンスになります。
- ・それ以外のリセット期間中およびリセット受け付け後はハイ・レベル(内蔵プルアップ抵抗接続)になります。

注意 ウォッチドッグ・タイマも例外なく、内部リセット発生時にリセットされます。

POR回路、LVD回路の電圧検出によるリセットは、リセット後 $V_{DD} \geq V_{POR}$ または $V_{DD} \geq V_{LVD}$ になったときにリ
セットが解除され、リセット処理後、高速オンチップ・オシレータ・クロックでプログラムの実行を開始します。
詳細は、第26章 パワーオン・リセット回路または第27章 電圧検出回路を参照してください。

備考 V_{POR} : POR電源立ち上がり検出電圧

V_{LVD} : LVD検出電圧

表 25 - 1 リセット期間中の動作状態

項目		リセット期間中
システム・クロック		CPUへのクロック供給は停止
メイン・システム・クロック	f _{IH}	動作停止
	f _{IM}	
	f _X	動作停止 (X1, X2 端子は入力ポート・モード)
	f _{EX}	クロックの入力無効 (端子は入力ポート・モード)
f _{IL}		動作停止
CPU		
コード・フラッシュ・メモリ		動作停止
データ・フラッシュ・メモリ		動作停止
RAM		動作停止
ポート (ラッチ)		ハイ・インピーダンス ^注
タイマ・アレイ・ユニット		動作停止
タイマ KB		
12ビット・インターバル・タイマ		
8ビット・インターバル・タイマ		
ウォッチドッグ・タイマ		
クロック出力／ブザー出力		
10ビット A/D コンバータ		
D/A コンバータ		
コンパレータ		
プログラマブル・ゲイン・アンプ (PGA)		
シリアル・アレイ・ユニット (SAU)		
シリアル・インタフェース IICA		
データ 演算回路 (DOC)		
データ・トランスファ・コントローラ (DTC)		
イベント・リンク・コントローラ (ELC)		
パワーオン・リセット機能		検出動作可能
電圧検出機能		LVD リセット時は動作可能。それ以外のリセット時は動作停止。
外部割り込み		動作停止
キー割り込み機能		
CRC 演算機能	高速 CRC	
	汎用 CRC	
不正メモリ・アクセス検出機能		
RAM パリティ・エラー検出機能		
RAM ガード機能		
SFR ガード機能		

注 ポート端子 P40, P125 は次の状態になります。

- ・P40 : 外部リセットか POR によるリセット期間中はハイ・インピーダンス。それ以外のリセット期間中はハイ・レベル(内蔵プルアップ抵抗接続)
- ・外部リセット期間中はロウ・レベル。それ以外のリセット期間中はハイ・レベル(内蔵プルアップ抵抗接続)

備考 f_{IH} : 高速オンチップ・オシレータ・クロック f_X : X1 発振クロック
f_{IM} : 中速オンチップ・オシレータ・クロック f_{EX} : 外部メイン・システム・クロック
f_{IL} : 低速オンチップ・オシレータ・クロック

表 25 - 2 各ハードウェアのリセット受け付け後の状態

ハードウェア		リセット受け付け後の状態 ^注
プログラム・カウンタ(PC)		リセット・ベクタ・テーブル(00000H, 00001H)の内容がセットされる。
スタック・ポインタ(SP)		不定
プログラム・ステータス・ワード(PSW)		06H
RAM	データ・メモリ	不定
	汎用レジスタ	不定

注 リセット信号発生中および発振安定時間ウエイト中の各ハードウェアの状態は、PCの内容のみ不定となります。その他は、リセット後の状態と変わりありません。

備考 特殊機能レジスタ(SFR: Special Function Register)のリセット受け付け後の状態は、3.1.4 特殊機能レジスタ(SFR: Special Function Register)領域、3.1.5 拡張特殊機能レジスタ(2nd SFR: 2nd Special Function Register)領域を参照してください。

25.2 リセット要因を確認するレジスタ

25.2.1 リセット・コントロール・フラグ・レジスタ (RESF)

RL78 マイクロコントローラは内部リセット発生要因が多数存在します。リセット・コントロール・フラグ・レジスタ (RESF)は、どの要因から発生したリセット要求かを格納するレジスタです。

RESF レジスタは、8ビット・メモリ操作命令で、読み出すことができます。

$\overline{\text{RESET}}$ 入力、パワーオン・リセット (POR) 回路によるリセットおよび RESF レジスタのデータを読み出し後、RESF レジスタ以外の SFR にアクセスすることにより、TRAP, WDTRF, RPERF, IAWRF, LVIRF フラグはクリアされます。

図25-4 リセット・コントロール・フラグ・レジスタ (RESF) のフォーマット

アドレス : FFFA8H リセット時 : 不定^{注1} R

略号	7	6	5	4	3	2	1	0
RESF	TRAP	0	0	WDTRF	0	RPERF	IAWRF	LVIRF
TRAP	不正命令の実行による内部リセット要求 ^{注2}							
0	内部リセット要求は発生していない、または RESF レジスタをクリアした							
1	内部リセット要求は発生した							
WDTRF	ウォッチドッグ・タイマ (WDT) による内部リセット要求							
0	内部リセット要求は発生していない、または RESF レジスタをクリアした							
1	内部リセット要求は発生した							
RPERF	RAM パリティ・エラーによる内部リセット要求							
0	内部リセット要求は発生していない、または RESF レジスタをクリアした							
1	内部リセット要求は発生した							
IAWRF	不正メモリ・アクセスによる内部リセット要求							
0	内部リセット要求は発生していない、または RESF レジスタをクリアした							
1	内部リセット要求は発生した							
LVIRF	電圧検出 (LVD) 回路による内部リセット要求							
0	内部リセット要求は発生していない、または RESF レジスタをクリアした							
1	内部リセット要求は発生した							

注1. リセット要因により異なります。表25-3を参照してください。

注2. FFHの命令コードを実行したときに発生します。

不正命令の実行によるリセットは、インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレーションでは発生しません。

注意1. 1ビット・メモリ操作命令でデータを読み出さないでください。

注意2. RAM パリティ・エラー・リセット発生を許可 (RPERDIS = 0) で使用する場合、データ・アクセス時は「使用するRAM領域」を、RAM領域からの命令実行時は「使用するRAM領域 + 10バイト」の領域を必ず初期化してください。リセット発生により、RAM パリティ・エラー・リセット発生許可 (RPERDIS = 0) となります。詳細は、28.3.3 RAM パリティ・エラー検出機能を参照してください。

リセット要求時のRESFレジスタの状態を表25-3に示します。


表25-3 リセット要求時のRESFレジスタの状態

リセット要因 フラグ	RESET入力	PORによる リセット	不正命令の実行 によるリセット	WDTによる リセット	RAMパリティ・エラー によるリセット	不正メモリ・アクセス によるリセット	LVDによる リセット
TRAP	クリア(0)	クリア(0)	セット(1)	保持	保持	保持	保持
WDTRF			保持	セット(1)			
RPERF				保持	セット(1)	セット(1)	セット(1)
IAWRF					保持		
LVIRF						保持	セット(1)

RESFレジスタは、8ビット・メモリ操作命令で読み出し後、RESFレジスタ以外のSFRにアクセスすると、自動的にクリアされます。

リセット要因の手順を図25-5に示します。

図25 - 5 リセット要因の確認手順



25.2.2 周辺リセット制御レジスタ0 (PRR0)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR0レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

PRR0レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

図25 - 6 周辺リセット制御レジスタ0 (PRR0)のフォーマット

アドレス : F00F1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR0	0	IICA1RES	ADCRES	IICA0RES	0	SAU0RES	0	TAU0RES

PRR0n	各周辺ハードウェアへの周辺リセット制御
0	周辺リセット解除
1	周辺リセット状態

備考 n = 0, 2, 4-6

各ビットの制御対象を以下に示します。

表25 - 4 PRR0の各ビットにおける制御対象

ビット	ビット名	制御対象
0	TAU0RES	タイマ・アレイ・ユニット (ユニット0)
2	SAU0RES	シリアル・アレイ・ユニット (ユニット0)
4	IICA0RES	シリアル・インタフェースIICA (ユニット0)
5	ADCRES	10ビット A/Dコンバータ
6	IICA1RES	シリアル・インタフェースIICA (ユニット1)

25.2.3 周辺リセット制御レジスタ1 (PRR1)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR1レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

PRR1レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

図25 - 7 周辺リセット制御レジスタ1 (PRR1)のフォーマット

アドレス : F00FBH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR1	DACRES	0	CMPRES	0	0	PGA0RES	0	0

PRR1n	各周辺ハードウェアへの周辺リセット制御
0	周辺リセット解除
1	周辺リセット状態

備考 n = 2, 5, 7

各ビットの制御対象を以下に示します。

表25 - 5 PRR1の各ビットにおける制御対象

ビット	ビット名	制御対象
2	PGA0RES	プログラマブル・ゲイン・アンプ (PGA)
5	CMPRES	コンパレータ0, コンパレータ1
7	DACRES	D/Aコンバータ

25.2.4 周辺リセット制御レジスタ2 (PRR2)

各周辺ハードウェアに対して個別にリセット制御を実施するレジスタです。

PRR2レジスタで対応する各周辺ハードウェアのリセット／リセット解除の制御を行います。

PRR2レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

図25 - 8 周辺リセット制御レジスタ2 (PRR2)のフォーマット

アドレス : F00FDH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PRR2	TMKARES	0	DOCRES	0	0	0	0	TKB0RES

PRR2n	各周辺ハードウェアへの周辺リセット制御
0	周辺リセット解除
1	周辺リセット状態

備考 n = 0, 5, 7

各ビットの制御対象を以下に示します。

表25 - 6 PRR2の各ビットにおける制御対象

ビット	ビット名	制御対象
0	TKB0RES	タイマKB
5	DOCRES	データ演算回路 (DOC)
7	TMKARES	12ビット・インターバル・タイマ

第26章 パワーオン・リセット回路

26.1 パワーオン・リセット回路の機能

パワーオン・リセット(POR)回路は次のような機能を持ちます。

- 電源投入時に内部リセット信号を発生します。

電源電圧(VDD)が検出電圧(VPOR)を越えた場合に、リセットを解除します。ただし、35.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。

- 電源電圧(VDD)と検出電圧(VPDR)を比較し、 $VDD < VPDR$ になったとき内部リセット信号を発生します。ただし、電源立ち下がり時は、35.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。再び動作を開始するときは、電源電圧が動作電圧範囲内に復帰したことを確認してください。

注意 パワーオン・リセット回路による内部リセット信号が発生した場合、リセット・コントロール・フラグ・レジスタ(RESF)がクリア(00H)されます。

備考1. RL78マイクロコントローラには内部リセット信号を発生するハードウェアが複数内蔵されています。

ウォッチドッグ・タイマ(WDT)／電圧検出(LVD)回路／不正命令の実行／RAMパリティ・エラー／不正メモリ・アクセスによる内部リセット信号が発生した場合、そのリセット要因を示すためのフラグがRESFレジスタに配置されています。RESFレジスタはWDT／LVD／不正命令の実行／RAMパリティ・エラー／不正メモリ・アクセスのいずれかによる内部リセット信号が発生した場合は、クリア(00H)されずフラグがセット(1)されます。RESFレジスタの詳細については、第25章 リセット機能を参照してください。

備考2. VPOR : POR電源立ち上がり検出電圧


VPDR : POR電源立ち下がり検出電圧

詳細は、35.6.6 POR回路特性を参照してください。

26.2 パワーオン・リセット回路の構成

パワーオン・リセット回路のブロック図を図26 - 1に示します。

図26 - 1 パワーオン・リセット回路のブロック図




26.3 パワーオン・リセット回路の動作

パワーオン・リセット回路と電圧検出回路の内部リセット信号発生タイミングを次に示します。

図26-2 パワーオン・リセット回路と電圧検出回路の内部リセット信号発生タイミング(1/3)

(1) RESET端子による外部リセット入力使用時



注1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、内部のリセット処理時間に含まれます。

注2. CPUクロックを高速オンチップ・オシレータ・クロックから高速システム・クロックまたはサブシステム・クロックに切り替え可能です。

X1クロックを使用する場合は、発振安定時間カウンタ状態レジスタ (OSTC) で、発振安定時間を確認してから切り替えてください。

注3. 通常動作が開始されるまでの時間は、V_{POR} (1.51 V (TYP.)) に達してからの“電圧安定待ち時間”に加えて、RESET信号をハイ・レベル(1)にしてから次の“外部リセット解除時のリセット処理時間(POR解除後1回目)”が掛かります。外部リセット解除時のリセット処理時間を次に示します。

POR解除後1回目： 0.672 ms (TYP.), 0.832 ms (MAX.) (LVD使用時)

0.399 ms (TYP.), 0.519 ms (MAX.) (LVDオフ時)

POR解除後2回目以降の外部リセット解除時のリセット処理時間を次に示します。

POR解除後2回目以降： 0.531 ms (TYP.), 0.675 ms (MAX.) (LVD使用時)

0.259 ms (TYP.), 0.362 ms (MAX.) (LVDオフ時)

注4. 電源立ち上がり時は、35.4 AC 特性に示す動作電圧範囲まで、外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。再び動作を開始するときは、電源電圧が動作電圧範囲まで復帰したことを確認してください。


備考 V_{POR}： POR電源立ち上がり検出電圧

V_{PDR}： POR電源立ち下がり検出電圧

注意 LVDオフ時は必ずRESET端子による外部リセットを使用してください。詳細は、第27章 電圧検出回路を参照してください。

図26-2 パワーオン・リセット回路と電圧検出回路の内部リセット信号発生タイミング(2/3)

(2) LVD 割り込み & リセットモード時(オプション・バイト 000C1H の LVIMDS1, LVIMDS0 = 1, 0)



- 注1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、内部のリセット処理時間に含まれます。
- 注2. CPUクロックを高速オンチップ・オシレータ・クロックから高速システム・クロックまたはサブシステム・クロックに切り替え可能です。X1クロックを使用する場合は、発振安定時間カウンタ状態レジスタ(OSTC)で、発振安定時間を確認してから、切り替えてください。
- 注3. 割り込み要求信号(INTLVI)が発生したあと、電圧検出レベル・レジスタ(LVIS)のLVIL, LVIMDビットは自動的に1に設定されます。そのため、電源電圧が低電圧検出電圧(V_{LVDL})を下回らずに、高電圧検出電圧(V_{LDH})以上に復帰する場合を考慮して、INTLVI発生後は、“図27-7 動作電圧確認／リセットの設定手順”に従って設定をしてください。
- 注4. 通常動作が開始されるまでの時間は、V_{POR} (1.51 V (TYP.))に達してから“電圧安定待ち + PORリセット処理時間”に加えて、LVD検出レベル(V_{LDH})に達してから次の“LVDリセット処理時間”が掛かります。

LVDリセット処理時間 : 0 ms ~ 0.0701 ms (MAX.)


備考 V_{LDH}, V_{LVDL} : LVD検出電圧

V_{POR} : POR電源立ち上がり検出電圧

V_{PDR} : POR電源立ち下がり検出電圧

図26-2 パワーオン・リセット回路と電圧検出回路の内部リセット信号発生タイミング(3/3)

(3) LVD リセット・モード時(オプション・バイト000C1HのLVIMDS1, LVIMDS0 = 1, 1)



注1. 高速オンチップ・オシレータ・クロックの発振精度安定待ち時間は、内部のリセット処理時間に含まれます。

注2. CPUクロックを高速オンチップ・オシレータ・クロックから高速システム・クロックまたはサブシステム・クロックに切り替え可能です。X1クロックを使用する場合は、発振安定時間カウンタ状態レジスタ(OSTC)で、発振安定時間を確認してから、切り替えてください。

注3. 通常動作が開始されるまでの時間は、V_{POR} (1.51 V (TYP.))に達してからの“電圧安定待ち + PORリセット処理時間”に加えて、LVD検出レベル(V_{LVD})に達してから次の“LVDリセット処理時間”が掛かります。

LVDリセット処理時間：0 ms ~ 0.0701 ms (MAX.)

注4. 電源電圧降下時、電圧検出回路(LVD)による内部リセットのみ発生後に電源電圧が復帰した場合、LVD検出レベル(V_{LVD})に達してから次の“LVDリセット処理時間”が掛かります。

LVDリセット処理時間：0.0511 ms (TYP.), 0.0701ms (MAX.)

備考1. V_{LVDH}, V_{LVDL} : LVD検出電圧

V_{POR} : POR電源立ち上がり検出電圧

V_{PDR} : POR電源立ち下がり検出電圧

備考2. LVD割り込みモード(オプション・バイト000C1HのLVIMD1, LVIMD0 = 0, 1)を選択した場合、電源投入後に通常動作が開始されるまでの時間は、図26-2 (3) LVDリセット・モード時の“注3”の時間と同じです。

第27章 電圧検出回路

27.1 電圧検出回路の機能

電圧検出回路は、オプション・バイト(000C1H)で動作モードと検出電圧(VLVDH, VLVDL, VLVD)を設定します。また、検出電圧はLVISレジスタで再設定が可能です。電圧検出(LVD)回路は、次のような機能を持ちます。

- 電源電圧(VDD)と検出電圧(VLVDH, VLVDL, VLVD)を比較し、内部リセットまたは内部割り込み信号を発生します。
- 電源電圧の検出電圧(VLVDH, VLVDL)は、検出レベルを14段階より選択できます(27.3.2 電圧検出レベル・レジスタ(LVIS)および第30章 オプション・バイト参照)。
- STOPモード時においても動作可能です。
- 電源立ち上がり時は、35.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

(a) 割り込み&リセット・モード(オプション・バイトLVIMDS1, LVIMDS0 = 1, 0)

オプション・バイト000C1Hで2つの検出電圧(VLVDH, VLVDL)を選択します。高電圧検出レベル(VLVDH)はリセット解除用／割り込み発生用として使用します。リセット発生用としても使用します。低電圧検出レベル(VLVDL)はリセット発生用として使用します。

(b) リセット・モード(オプション・バイトLVIMDS1, LVIMDS0 = 1, 1)

オプション・バイト000C1Hで選択する1つの検出電圧(VLVD)を、リセット発生／解除用として使用します。また、検出電圧はLVISレジスタで再設定が可能です。

(c) 割り込みモード(オプション・バイトLVIMDS1, LVIMDS0 = 0, 1)

オプション・バイト000C1Hで選択する1つの検出電圧(VLVD)を、割り込み発生／リセット解除用として使用します。また、検出電圧はLVISレジスタで再設定が可能です。

各モードにおける割り込み信号と内部リセット信号は、次のように発生します。

割り込み&リセット・モード (LVIMDS1, LVIMDS0 = 1, 0)	リセット・モード (LVIMDS1, LVIMDS0 = 1, 1)	割り込みモード (LVIMDS1, LVIMDS0 = 0, 1)
動作電圧降下時に、 $V_{DD} < V_{LVDH}$ を検出して割り込み要求信号を発生、 $V_{DD} < V_{LVDL}$ を検出して内部リセットを発生。 $V_{DD} \geq V_{LVDH}$ を検出して内部リセットを解除。	$V_{DD} \geq V_{LVD}$ を検出して内部リセットを解除。 $V_{DD} < V_{LVD}$ を検出して内部リセット発生。	POR解除後1回目の動作電圧立ち上げ時に $V_{DD} \geq V_{LVD}$ を検出して内部リセットを解除。 POR解除後2回目以降は、 $V_{DD} < V_{LVD}$ または $V_{DD} \geq V_{LVD}$ を検出して割り込み要求信号を発生。


電圧検出回路動作時では、電圧検出フラグ(LVIF: 電圧検出レジスタ(LVIM)のビット0)を読み出すことにより、電源電圧が検出レベル以上か未満かを知ることができます。

リセットが発生するとリセット・コントロール・フラグ・レジスタ(RESF)のビット0(LVIRF)がセット(1)されます。RESFレジスタについての詳細は、第25章 リセット機能を参照してください。

27.2 電圧検出回路の構成

電圧検出回路のブロック図を図27 - 1に示します。

図27 - 1 電圧検出回路のブロック図



27.3 電圧検出回路を制御するレジスタ

電圧検出回路は次のレジスタで制御します。

- 電圧検出レジスタ (LVIM)
- 電圧検出レベル・レジスタ (LVIS)

27.3.1 電圧検出レジスタ (LVIM)

電圧検出レベル・レジスタ (LVIS) の書き換え許可／禁止の設定、LVD 出力のマスク状態を確認するレジスタです。

LVIM レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図27-2 電圧検出レジスタ (LVIM) のフォーマット

アドレス：FFFA9H リセット時：00H^{注1} R/W^{注2}

略号	7	6	5	4	3	2	1	0
LVIM	LVISEN	0	0	0	0	0	LVIOMSK	LVIF
LVISEN	電圧検出レベル・レジスタ (LVIS) の書き換え許可／禁止の設定							
0	LVIS レジスタの書き換え禁止 (LVIOMSK = 0 (LVD 出力マスク無効)になる)							
1	LVIS レジスタの書き換え許可 (LVIOMSK = 1 (LVD 出力マスク有効)になる)							
LVIOMSK	LVD 出力マスク状態フラグ							
0	LVD 出力マスク無効							
1	LVD 出力マスク有効 ^{注3}							
LVIF	電圧検出フラグ							
0	電源電圧 (V _{DD}) ≥ 検出電圧 (V _{LVD}), または LVD オフ時							
1	電源電圧 (V _{DD}) < 検出電圧 (V _{LVD})							

注1. リセット値は、リセット要因により変化します。

LVD によるリセットのときには、LVIM レジスタの値はリセットされず、そのままの値を保持します。その他のリセットでは、LVISENは“0”にクリアされます。

注2. ビット0, 1は、Read Onlyです。

注3. LVIOMSK ビットは以下の間に自動で1となり、LVD によるリセットまたは割り込み発生がマスクされます。

- LVISEN = 1の期間

以下のいずれかの場合は、割り込み&リセットモード時のみLVDによるリセットまたは割り込み発生がマスクされます。

- LVD 割り込み発生から、LVD 検出電圧が安定するまでの待ち時間

- LVILV ビットの値変更から、LVD 検出電圧が安定するまでの待ち時間

27.3.2 電圧検出レベル・レジスタ (LVIS)

電圧検出レベルを設定するレジスタです。ユーザ・オプション・バイトで設定した電源下限電圧(LVD 検出電圧)とLVD 検出レベルの設定を、ソフトウェアで変更できます。

LVIS レジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、注1になります。

注意 割り込み&リセットモード時に検出電圧を変更しないでください。

(注1は、次ページにあります。)

図27-3 電圧検出レベル・レジスタ (LVIS)のフォーマット

アドレス : FFFAAH リセット時 : 注1 R/W

略号	7	6	5	4	3	2	1	0
LVIS	LVIMD注2	0	LVISEL4	LVISEL3	LVISEL2	LVISEL1	LVISEL0	LVILV注2
LVIMD注2	電圧検出の動作モード							
0	割り込みモード							
1	リセット・モード							
LVISEL4注6	LVISEL3	LVISEL2	動作下限電圧(立ち下がりTYP値)注5					
0	0	1	1.84 V					
0	1	0	2.45 V					
0	1	1	2.75 V					
1	1	1	1.53 V (LVD OFF)					
上記以外			設定禁止					
LVISEL1	LVISEL0	LVD検出レベル設定注5						
0	0	LVISEL4/3/2による設定電圧 + 1.2 V注3						
0	1	LVISEL4/3/2による設定電圧 + 0.2 V注3						
1	0	LVISEL4/3/2による設定電圧 + 0.1 V注3						
1	1	LVISEL4/3/2による設定電圧注4						
LVILV注2	LVD検出レベル							
0	高電圧検出レベル(VLVDH)							
1	低電圧検出レベル(VLVDLまたはVLVD)							

注1. リセット値は、オプション・バイトの設定により変化します。

リセット解除後、ユーザ・オプション・バイトのVPOC2～VPOC0およびLVIS1, LVIS0の値がそれぞれLVISEL4～LVISEL2, LVISEL1, LVISEL0に反映されます。

LVIMDおよびLVILVのリセット値は、次のようになります。

オプションバイトLVIMDS1, LVIMDS0 = 1, 0のとき : LVIMD = 0, LVILV = 0

オプションバイトLVIMDS1, LVIMDS0 = 1, 1のとき : LVIMD = 1, LVILV = 1

オプションバイトLVIMDS1, LVIMDS0 = 0, 1のとき : LVIMD = 0, LVILV = 1

注2. 割り込み&リセット・モード(オプション・バイトLVIMDS1, LVIMDS0 = 1, 0)選択時に“0”書き込みのみ可能です。その他の場合は設定しないでください。割り込み&リセット・モードでのリセットまたは割り込み発生により、自動で値が切り替わります。

注3. おおよその検出値を示しています。実際の検出電圧は、電気的特性のLVDの項目を参照してください。

注4. LVIMDS1 - 0 = 1, 0のときは選択不可です。

注5. ソフトウェアによってLVISEL4-0を変更し2種類以上のLVD検出電圧を使用する場合、使用するLVD検出電圧のうち最も高い電圧値を示す設定値をユーザ・オプション・バイトのVPOC2-0, LVIS1-0ビットに設定して使用してください。

注6. LVISEL4の書き換えは禁止です。初期値から変更しないでください。

注意1. LVIMDビットおよびLVILVビットを書き換える場合は、図27-7の手順で行ってください。

注意2. LVDの動作モードと各モードの初期検出電圧(V_{LVDH}, V_{LVDL}, V_{LVD})は、オプション・バイト000C1Hで選択します。ユーザ・オプション・バイト(000C1H/010C1H)のフォーマットを表27-1に示します。オプション・バイトの詳細は第30章 オプション・バイトを参照してください。

表 27 - 1 ユーザ・オプション・バイト(000C1H/010C1H)のフォーマット(1/2)

アドレス : 000C1H/010C1H注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	PORTSELB	LVIS1	LVIS0	LVIMDS1	LVIMDS0

・LVDの設定 (割り込み&リセット・モード)

検出電圧			オプション・バイト設定値						
VLVDH		VLVDL	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり	立ち下がり						LVIMDS1	LVIMDS0
1.77 V	1.73 V	1.63 V	0	0	0	1	0	1	0
1.88 V	1.84 V					0	1		
2.92 V	2.86 V					0	0		
1.98 V	1.94 V	1.84 V		0	1	1	0		
2.09 V	2.04 V					0	1		
3.13 V	3.06 V					0	0		
2.61 V	2.55 V	2.45 V		1	0	1	0		
2.71 V	2.65 V					0	1		
3.75 V	3.67 V					0	0		
2.92 V	2.86 V	2.75 V		1	1	1	0		
3.02 V	2.96 V					0	1		
4.06 V	3.98 V					0	0		
—			上記以外は設定禁止						

・LVDの設定 (リセット・モード)

検出電圧		オプション・バイト設定値						
VLVD		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0
1.67 V	1.63 V	0	0	0	1	1	1	1
1.77 V	1.73 V		0	0	1	0		
1.88 V	1.84 V		0	1	1	1		
1.98 V	1.94 V		0	1	1	0		
2.09 V	2.04 V		0	1	0	1		
2.50 V	2.45 V		1	0	1	1		
2.61 V	2.55 V		1	0	1	0		
2.71 V	2.65 V		1	0	0	1		
2.81 V	2.75 V		1	1	1	1		
2.92 V	2.86 V		1	1	1	0		
3.02 V	2.96 V		1	1	0	1		
3.13 V	3.06 V		0	1	0	0		
3.75 V	3.67 V		1	0	0	0		
4.06 V	3.98 V		1	1	0	0		
—		上記以外は設定禁止						

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

備考1. LVD回路の詳細は、第27章 電圧検出回路を参照してください。

備考2. 検出電圧はTYP.値です。詳細は、35.6.7 LVD回路特性を参照してください。

(注意は、次ページにあります。)

表 27 - 1 ユーザ・オプション・バイト(000C1H/010C1H)のフォーマット(2/2)

アドレス : 000C1H/010C1H注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	PORTSELB	LVIS1	LVIS0	LVIMDS1	LVIMDS0

• LVDの設定(割り込みモード)

検出電圧		オプション・バイト設定値						
VLVD		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0
1.67 V	1.63 V	0	0	0	1	1	0	1
1.77 V	1.73 V		0	0	1	0		
1.88 V	1.84 V		0	1	1	1		
1.98 V	1.94 V		0	1	1	0		
2.09 V	2.04 V		0	1	0	1		
2.50 V	2.45 V		1	0	1	1		
2.61 V	2.55 V		1	0	1	0		
2.71 V	2.65 V		1	0	0	1		
2.81 V	2.75 V		1	1	1	1		
2.92 V	2.86 V		1	1	1	0		
3.02 V	2.96 V		1	1	0	1		
3.13 V	3.06 V		0	1	0	0		
3.75 V	3.67 V		1	0	0	0		
4.06 V	3.98 V		1	1	0	0		
—		上記以外は設定禁止						

• LVDオフ(RESET端子による外部リセットを使用)

検出電圧		オプション・バイト設定値						
VLVD		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0
—	—	1	x	x	x	x	x	1
—		上記以外は設定禁止						

• P125/RESET/INTP9端子の設定

PORTSELB	P125/RESET/端子の制御
0	ポート機能(P125/INTP9)
1	RESET入力(内部ブルアップ抵抗が常時有効)

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

注意 電源立ち上がり時は、35.4 AC 特性に示す動作電圧範囲まで、電圧検出回路が外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路が外部リセットでリセット状態にしてください。

動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

備考 1. x : Don't care

備考 2. LVD回路の詳細は、第27章 電圧検出回路を参照してください。

備考 3. 検出電圧はTYP.値です。詳細は、35.6.7 LVD回路特性を参照してください。

27.4 電圧検出回路の動作

27.4.1 リセット・モードとして使用する場合の設定

動作モード(リセット・モード(LVIMDS1, LVIMDS0 = 1, 1))と初期検出電圧(V_{LVD})の設定は、オプション・バイト000C1Hで設定します。検出電圧はLVISレジスタで変更可能です。

リセット・モードを設定した場合、次の初期設定の状態で動作を開始します。

- 電圧検出レジスタ(LVIM)のビット7(LVISEN)は、“0”(電圧検出レベル・レジスタ(LVIS)の書き換え禁止)に設定されます。
- 電圧検出レベル・レジスタ(LVIS)の初期値は、27.3.2 電圧検出レベル・レジスタ(LVIS)を参照してください。
ビット7(LVIMD)は“1”(リセット・モード)
ビット0(LVILV)は“1”(電圧検出レベル : V_{LVD})

●LVD リセット・モードの動作

リセット・モード(オプション・バイトのLVIMDS1, LVIMDS0 = 1, 1)は、電源投入時、電源電圧(V_{DD})が電圧検出レベル(V_{LVD})を超えるまではLVDによる内部リセット状態を保ちます。電源電圧(V_{DD})が電圧検出レベル(V_{LVD})を超えると内部リセットを解除します。


動作電圧降下時は電源電圧(V_{DD})が電圧検出レベル(V_{LVD})を下回るとLVDによる内部リセットが発生します。

LVD リセット発生時のリセット解除電圧は、オプション・バイトで設定した検出電圧と、LVISレジスタで設定した検出電圧の高い方の電圧になります。電源電圧が電圧検出レベルを超えるまでLVDによる内部リセット状態を保ちます。

LVD リセット以外のリセットでのリセット解除電圧は、オプション・バイトで設定した電圧検出レベルになります。

図27-4に、LVDリセット・モードの内部リセット信号発生タイミングを示します。

図27-4 内部リセット信号発生タイミング(オプション・バイトLVIMDS1, LVIMDS0 = 1, 1)



備考 VPOR : POR電源立ち上がり検出電圧

VPDR : POR電源立ち下がり検出電圧

27.4.2 割り込みモードとして使用する場合の設定

動作モード(割り込みモード(LVIMDS1, LVIMDS0 = 0, 1))と初期検出電圧(VLVD)の設定は、オプション・バイト000C1Hで設定します。検出電圧はLVISレジスタで変更可能です。

割り込みモードを設定した場合、次の初期設定の状態で動作を開始します。

- ・電圧検出レジスタ(LVIM)のビット7(LVISEN)は、“0”(電圧検出レベル・レジスタ(LVIS)の書き換え禁止)に設定されます。
- ・電圧検出レベル・レジスタ(LVIS)の初期値は、27.3.2 電圧検出レベル・レジスタ(LVIS)を参照してください。

ビット7(LVIMD)は“0”(割り込みモード)

ビット0(LVILV)は“1”(電圧検出レベル : VLVD)

●LVD割り込みモードの動作


割り込みモード(オプション・バイトのLVIMDS1, LVIMDS0 = 0, 1)は、電源投入時(POR解除後1回目)、電源電圧(VDD)が電圧検出レベル(VLVD)を超えるまではLVDによる内部リセット状態を保ちます。動作電圧(VDD)が電圧検出レベル(VLVD)を超えると内部リセットを解除します。

動作電圧降下時に電源電圧(VDD)が電圧検出レベル(VLVD)を下回る、またはPOR解除後2回目以降に電源電圧(VDD)が電圧検出レベル(VLVD)を超えるとLVDによる割り込み要求信号(INTLVI)が発生します。動作電圧降下時は、35.4, 36.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行するか、外部リセットでリセット状態にしてください。再び動作を開始するときは、電源電圧が動作電圧範囲内に復帰したことを確認してください。

検出レベルを変更するなどLVISENビットを1にした(LVDをマスクした)後、LVISEN = 0にした時に、電源電圧(VDD)が電圧検出レベル(VLVD)を下回っていた場合、LVDによる割り込み要求信号(INTLVD)が発生します。

図27 - 5に、LVD割り込みモードの割り込み要求信号発生タイミングを示します。

図27-5 割り込み信号発生タイミング(オプション・バイトLVIMDS1, LVIMDS0 = 0, 1)



注1. LVIMKフラグはリセット信号の発生により、“1”になっています。

注2. 動作電圧降下時は、35.4, 36.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行するか、外部リセットでリセット状態にしてください。再び動作を開始するときは、電源電圧が動作電圧範囲内に復帰したことを確認してください。

備考 VPOR : POR電源立ち上がり検出電圧

VPDR : POR電源立ち下がり検出電圧

27.4.3 割り込み&リセット・モードとして使用時の設定

動作モード (割り込み&リセット・モード (LVIMDS1, LVIMDS0 = 1, 0)) と検出電圧 (VLVDH, VLVDL) の設定は、オプション・バイト000C1Hで設定します。検出電圧をLVISレジスタで変更する操作は禁止です。

割り込み&リセット・モードを設定した場合、次の初期設定の状態で動作を開始します。

- 電圧検出レジスタ (LVIM) のビット7 (LVISEN) は、“0” (電圧検出レベル・レジスタ (LVIS) の書き換え禁止) に設定されます。
- 電圧検出レベル・レジスタ (LVIS) の初期値は、27.3.2 電圧検出レベル・レジスタ (LVIS) を参照してください。ビット7 (LVIMD) は“0” (割り込みモード)、ビット0 (LVILV) は“0” (高電圧検出レベル : VLVDH)

●LVD 割り込み&リセット・モードの動作

割り込み&リセット・モード (オプション・バイトの LVIMDS1, LVIMDS0 = 1, 0) は、電源投入時、電源電圧 (VDD) が高電圧検出レベル (VLVDH) を超えるまではLVDによる内部リセット状態を保ちます。


電源電圧 (VDD) が高電圧検出レベル (VLVDH) を超えると内部リセットを解除します。

動作電圧降下時は電源電圧 (VDD) が高電圧検出レベル (VLVDH) を下回ると LVD による割り込み要求信号 (INTLVI) が発生し、任意の退避処理を行うことができます。その後、電源電圧 (VDD) が低電圧検出レベル (VLVDL) を下回ると LVD による内部リセットが発生します。ただし、INTLVI 発生後、電源電圧 (VDD) が低電圧検出電圧 (VLVDL) を下回らずに高電圧検出電圧 (VLVDH) 以上に復帰しても割り込み要求信号は発生しません。

LVD 割り込み&リセット・モードの使用する場合は、“図 27 - 7 動作電圧確認／リセットの設定手順”に従って設定をしてください。

図 27 - 6～図 27 - 6 に、LVD 割り込み&リセット・モードの内部リセット信号と割り込み信号発生タイミングを示します。

図27 - 6 割り込み&リセット信号発生タイミング(オプション・バイトLVIMDS1, LVIMDS0 = 1, 0) (1/2)




(注、備考は次ページにあります。)

- 注1. LVIMKフラグはリセット信号の発生により、“1”になっています。
- 注2. 割り込み&リセット・モード使用時、割り込み発生後は、図27-7 動作電圧確認／リセットの設定手順に従って実施してください。

備考 VPOR : POR電源立ち上がり検出電圧

VPDR : POR電源立ち下がり検出電圧

図27 - 6 割り込み&リセット信号発生タイミング(オプション・バイトLVIMDS1, LVIMDS0 = 1, 0) (2/2)



(注、備考は次ページにあります。)


注1. LVIMKフラグはリセット信号の発生により、“1”になっています。

注2. 割り込み&リセット・モード使用時、割り込み発生後は、図27-7 動作電圧確認／リセットの設定手順に従って実施してください。

備考 VPOR : POR電源立ち上がり検出電圧

VPDR : POR電源立ち下がり検出電圧

図27-7 動作電圧確認／リセットの設定手順



27.5 LVD 検出電圧の設定変更

ソフトウェアによりLVDの検出電圧を変更する場合は、以下の手順で変更してください。

LVD 検出電圧は割り込みモード、リセット・モードで変更可能です。

割り込み&リセット・モードでは、LVD 検出電圧値の変更はできません。初期値(オプション・バイト設定値)から変更しないでください。

ソフトウェアによってLVISレジスタLVISEL4～LVISEL0を変更して、2種類以上のLVD検出電圧を使用する場合、使用するLVD検出電圧のうち最も高い電圧値をオプション・バイト(000C1H)のVPOC2～VPOC0, LVIS1, LVIS0ビットに必ず設定してください。

図27 - 8 LVD 検出電圧設定変更




注 LVISEN = 0 設定後、 $V_{LVD} > V_{DD}$ ならばLVD検出し、リセット/割り込みが発生します。

27.5.1 LVD リセット・モード時のLVD 検出電圧の設定変更

図27-9にLVD リセット・モード時のLVD検出電圧設定変更タイミング例を示します。

図27-9 LVD リセット・モード時のLVD検出電圧設定変更タイミング例



■動作

- (1) 電源立ち上がりはオプション・バイトで設定した検出電圧でリセット解除
- (2) LVISレジスタ変更
- (3) ソフトウェアにて安定待ち完了 ((2)より400 μ sまたはf_{IL}の5クロック)
- (4) LVD検出(立ち下がり)はLVISレジスタで設定した検出電圧
- (5) LVDリセット解除(立ち上がり)はオプション・バイトで設定した検出電圧


LVDリセット時のLVD 検出電圧の設定を変更する際は、以下に注意してください。

注意 LVD リセット・モード時のリセット解除電圧は、オプション・バイト設定値となります。

27.5.2 LVD 割り込みモード時のLVD 検出電圧の設定変更

図27 - 10にLVD 割り込みモード時のLVD 検出電圧設定変更タイミング例を示します。

図27 - 10 LVD 割り込みモード時のLVD 検出電圧設定変更タイミング例




■動作

- (1) 電源立ち上がりはオプション・バイトで設定したLVD検出電圧でリセット解除
- (2) LVISレジスタ変更
- (3) LVD検出(立ち下がり, 立ち上がり)はLVISレジスタで設定した検出電圧
- (4) 内部リセット発生
- (5) 内部リセット解除時にはオプション・バイト設定値に戻る。

LVD 割り込みモード時にLVD 検出電圧の設定を変更する際は、以下に注意してください。

- 注意1. 全リセット発生直後, LVD の内部リセットは $V_{DD} \geq V_{LVD}$ (オプション・バイト設定値)になるまでリセット状態を継続します。 $V_{DD} \geq V_{LVD}$ (オプション・バイト設定値)を検出してLVD の内部リセットは解除されます。それ以降は, $V_{DD} < V_{LVD}$ または $V_{DD} \geq V_{LVD}$ を検出して割り込み要求信号(INTLVI)を発生します。
- 注意2. $V_{DD} < V_{LVD}$ でLVIS レジスタのLVISEL4～LVISEL0によりLVD 設定電圧を変更した場合, マスク解除時(LVISEN = 0)にLVD 割り込みが発生します(図27 - 11参照)。

図 27 - 11 $V_{DD} < V_{LVD}$ 時, LVIS による LVD 検出電圧の設定変更タイミング例

■動作

- (1) 電源立ち上がりはオプション・バイトで設定したLVD検出電圧でリセット解除
- (2) LVD検出(立ち下がり)はオプション・バイトで設定した検出電圧
- (3) LVISレジスタ変更
- (4) マスク解除同時に $V_{DD} < V_{LVD}$ であるなら割り込みが発生

27.6 電圧検出回路の注意事項


(1) 電源投入時の電圧変動について

電源電圧 (VDD) が LVD 検出電圧付近で、ある期間ふらつくような構成のシステムでは、リセット状態／リセット解除状態を繰り返すことがあります。次のように処置をすることによって、リセット解除からマイコン動作開始までの時間を任意に設定できます。

<処置>

リセット解除後、タイマなどを使用するソフトウェア・カウンタにて、システムごとに異なる電源電圧変動期間をウエイトしてから、ポートなどを初期設定してください。

図27 - 12 LVD検出電圧付近での電源電圧変動が50 ms以下の場合のソフト処理例




注 この間に再度リセットが発生した場合、イニシャライズ処理②には移行しません。

備考 m = 0 n = 0-3

(2) LVDリセット要因発生からLVDリセットが発生または解除されるまでの遅延について

電源電圧 (V_{DD}) < LVD 検出電圧 (V_{LVD}) になってから、LVD リセットが発生するまでには遅延が生じます。同じようにLVD 検出電圧 (V_{LVD}) $\leq$ 電源電圧 (V_{DD}) になってから、LVD リセットが解除されるまでにも遅延が生じます (図27 - 13参照)。

図27 - 13 LVD リセット要因発生からLVD リセット発生または解除までの遅延



① : 検出遅延 (300 μ s (MAX.))

(3) LVD オフに設定した場合の電源立ち上げについて

LVD オフに設定したときは必ず $\overline{\text{RESET}}$ 端子による外部リセットを使用してください。

外部リセットを行う場合、 $\overline{\text{RESET}}$ 端子に 10 μ s 以上のロウ・レベルを入力してください。電源立ち上げ時に外部リセットを行う場合は、 $\overline{\text{RESET}}$ 端子にロウ・レベルを入力してから電源を投入し、35.4, 36.4 AC 特性に示す動作電圧範囲内の期間で 10 μ s 以上ロウ・レベルを継続した後に、ハイ・レベルを入力してください。

(4) LVD オフおよびLVD 割り込みモードに設定した場合の動作電圧降下時について

LVD オフおよびLVD 割り込みモードに設定したときの動作電圧降下時は、35.4 AC 特性に示す動作電圧範囲を下回る前に、STOP モードに移行するか、外部リセットでリセット状態にしてください。再び動作を開始するときは、電源電圧が動作電圧範囲内に復帰したことを確認してください。

第28章 安全機能

28.1 安全機能の概要

安全規格IEC60730, IEC61508に対応するため, RL78/G11では以下の安全機能を搭載しています。

この安全機能は, マイコンで自己診断することで, 故障を検出して安全に停止することを目的としています。

(1) フラッシュ・メモリCRC演算機能(高速CRC, 汎用CRC)

CRC演算を行うことにより, フラッシュ・メモリのデータ誤りを検出します。

用途や使用条件に応じて, 以下の2つのCRCを使い分けていただくことができます。

- 「高速CRC」... 初期設定ルーチンの中で, CPUを停止させてコード・フラッシュ・メモリ領域全体を高速にチェックすることができます。

- 「汎用CRC」... CPU動作中に, コード・フラッシュ・メモリ領域に限らず, 多用途のチェックに使用できます。

(2) RAMパリティ・エラー検出機能

RAMをデータとして読み出すとき, パリティ・エラーを検出します。

(3) RAMガード機能

CPUの暴走によるRAMデータの書き換えを防止します。

(4) SFRガード機能

CPUの暴走によるSFRの書き換えを防止します。

(5) 不正メモリ・アクセス検出機能

不正メモリ領域(メモリが存在しない, アクセスが制限されている領域)への不正なアクセスを検出します。

(6) 周波数検出機能

タイマ・アレイ・ユニットを使用して, CPU/周辺ハードウェア・クロック周波数の自己チェックができます。

(7) A/Dテスト機能

A/Dコンバータの+側基準電圧, 一側基準電圧, アナログ入力チャネル(ANI), 温度センサ出力および内部基準電圧出力をA/D変換することにより, A/Dコンバータの自己チェックができます。

(8) 入出力端子のデジタル出力信号レベル検出機能

入出力端子が出力モード時に, 端子の出力レベルをリードすることができます。

備考 安全規格IEC60730, IEC61508に対応する安全機能の使用例は, RL78 MCUシリーズのIEC60730/60335セルフテスト・ライブラリアプリケーションノート(R01AN1062, R01AN1296)を参照してください。

28.2 安全機能で使用するレジスタ

安全機能では、各機能で次のレジスタを使用します。

レジスタ名	安全機能の各機能
・フラッシュ・メモリCRC制御レジスタ (CRC0CTL) ・フラッシュ・メモリCRC演算結果レジスタ (PGCRCL)	フラッシュ・メモリCRC演算機能 (高速CRC)
・CRC入力レジスタ (CRCIN) ・CRCデータ・レジスタ (CRCD)	CRC演算機能 (汎用CRC)
・RAMパリティ・エラー制御レジスタ (RPECTL)	RAMパリティ・エラー検出機能
・不正メモリ・アクセス検出制御レジスタ (IAWCTL)	RAMガード機能
	SFRガード機能
	不正メモリ・アクセス検出機能
・タイマ入力選択レジスタ0 (TIS0)	周波数検出機能
・A/Dテスト・レジスタ (ADTES)	A/Dテスト機能
・ポート・モード選択レジスタ (PMS)	入出力端子のデジタル出力信号レベル検出機能

各レジスタの内容については、28.3 安全機能の動作の中で説明します。

28.3 安全機能の動作

28.3.1 フラッシュ・メモリCRC演算機能(高速CRC)

IEC60730 ではフラッシュ・メモリ内のデータ確認が義務付けられており、その確認手段としてCRCが推奨されています。この高速CRCでは、初期設定(イニシャライズ)ルーチンの間に、コード・フラッシュ・メモリ領域全体をチェックすることができます。RAM上のプログラムによるメイン・システム・クロックでのHALTモードでのみ動作可能です。

高速CRCは、CPUを停止させて、フラッシュ・メモリから1クロックで32ビットのデータを読み出して演算します。そのため、チェック終了までの時間が短いことが特徴です(フラッシュ・メモリ 16 KB: 170 μ s@24 MHz)。

CRC生成多項式はCRC-16-CCITTの「 $X^{16} + X^{12} + X^5 + 1$ 」に対応しています。

ビット31→ビット0のMSBファーストで演算します。

注意 オンチップ・デバッグでは、モニタ・プログラムを配置するため、CRC演算結果が異なります。

備考 汎用CRCはLSBファーストのため、演算結果は異なります。

28.3.1.1 フラッシュ・メモリCRC制御レジスタ (CRC0CTL)

高速CRC演算器の動作制御を行うレジスタです。

CRC0CTLレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28-1 フラッシュ・メモリCRC制御レジスタ (CRC0CTL)のフォーマット

アドレス：F02F0H		リセット時：00H		R/W				
略号	7	6	5	4	3	2	1	0
CRC0CTL	CRC0EN	0	0	0	0	0	0	0
	CRC0EN	高速CRC演算器の動作制御						
	0	動作停止						
	1	HALT命令実行により演算開始						

高速CRCの演算範囲は00000H-03FFBH (16K－4バイト)です。

備考 フラッシュ・メモリの最後の4バイトには、あらかじめ比較用のCRC演算結果期待値を入れてください。そのため、演算範囲は4バイト引いた範囲になっています。

28.3.1.2 フラッシュ・メモリCRC演算結果レジスタ (PGCRCL)

高速CRC演算結果を格納するレジスタです。

PGCRCLレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図28 - 2 フラッシュ・メモリCRC演算結果レジスタ (PGCRCL)のフォーマット

アドレス : F02F2H リセット時 : 0000H R/W


略号	15	14	13	12	11	10	9	8
PGCRCL	PGCRC15	PGCRC14	PGCRC13	PGCRC12	PGCRC11	PGCRC10	PGCRC9	PGCRC8
	7	6	5	4	3	2	1	0
	PGCRC7	PGCRC6	PGCRC5	PGCRC4	PGCRC3	PGCRC2	PGCRC1	PGCRC0
	PGCRC15-0		高速CRC演算結果					
	0000H-FFFFH		高速CRC演算結果を格納					

注意 PGCRCLレジスタは、CRC0EN (CRC0CTLレジスタのビット7) = 1の場合のみライト可能です。

フラッシュ・メモリCRC演算機能(高速CRC)のフロー・チャートを図28 - 3に示します。

<動作フロー>

図28-3 フラッシュ・メモリCRC演算機能(高速CRC)のフロー・チャート



注意1. CRC演算の対象は, コード・フラッシュのみです。

注意2. CRC演算の期待値は, コード・フラッシュ内の演算範囲の後に格納してください。

注意3. RAM領域にて, HALT命令を実行することで, CRC演算が有効になります。

必ずRAM領域でHALT命令を実行してください。

CRC演算の期待値は, 総合開発環境 CubeSuite+ を使用して算出することができます。詳細は, CubeSuite+ 統合開発環境ユーザーズマニュアルを参照してください。


28.3.2 CRC演算機能(汎用CRC)

IEC61508では動作中の安全を保証しなければならないため、CPU動作中にもデータ確認する手段が必要です。

この汎用CRCでは、CPU動作中に、周辺機能としてCRC演算を実行できます。汎用CRCは、コード・フラッシュ・メモリ領域に限らず、多用途のチェックに使用することができます。確認するデータは、ソフトウェア(ユーザ・プログラム)で指定します。HALTモード時のCRC演算機能は、DTC転送中だけ使用できます。

メイン・システム・クロック動作モードでも、サブシステム・クロック動作モードでも使用可能です。

CRC生成多項式はCRC-16-CCITTの「 $X^{16} + X^{12} + X^5 + 1$ 」を使用します。入力するデータはLSBファーストでの通信を考慮して、ビットの並びを反転して演算します。たとえば、データ12345678HをLSBから送信する場合には78H、56H、34H、12Hの順でCRCINレジスタに値を書き込むことで、CRCDレジスタから08F6Hの値が得られます。これは、データ12345678Hのビットの並びを反転した以下のビット列に対してCRC演算を行った結果です。



注意 プログラム実行中、デバッグはソフトウェア・ブレーク設定行をブレーク命令へ書き変えるため、CRC演算の対象領域にソフトウェア・ブレークを設定すると、CRC演算結果が異なります。

28.3.2.1 CRC入力レジスタ (CRCIN)

汎用CRCのCRC計算するデータを設定する8ビットのレジスタです。

設定可能範囲は、00H-FFHです。

CRCINレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28 - 4 CRC入力レジスタ (CRCIN)のフォーマット

アドレス : FFFACH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
CRCIN								
ビット7-0		機能						
00H-FFH		データ入力						

28.3.2.2 CRCデータ・レジスタ (CRCD)

汎用CRC演算結果を格納するレジスタです。

設定可能範囲は、0000H-FFFFHです。

CRCINレジスタ書き込みから、CPU／周辺ハードウェア・クロック (fCLK)の1クロック経過後に、CRC演算結果がCRCDレジスタに格納されます。

CRCDレジスタは、16ビット・メモリ操作命令で設定します。

リセット信号の発生により、0000Hになります。

図28 - 5 CRCデータ・レジスタ (CRCD)のフォーマット

アドレス : F02FAH リセット時 : 0000H R/W


略号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRCD																

注意1. CRCDレジスタに書き込まれた値を読み出す場合は、CRCINレジスタへの書き込みを行う前にリードしてください。

注意2. CRCDレジスタへの書き込みと演算結果の格納が競合した場合、書き込みは無視されます。

<動作フロー>

図28 - 6 CRCIN演算機能 (汎用CRC)のフロー・チャート



28.3.3 RAMパリティ・エラー検出機能

IEC60730ではRAMデータ確認が義務付けられています。そのため、RL78/G11のRAMには、8ビットにつき1ビットのパリティが付加されています。このRAMパリティ・エラー検出機能では、データ書き込み時にパリティが書き込まれ、データ読み出し時にパリティをチェックします。また、パリティ・エラー発生時にリセットを発生することもできます。

28.3.3.1 RAMパリティ・エラー制御レジスタ (RPECTL)

パリティ・エラーの発生確認ビットと、パリティ・エラーによるリセット発生を制御するレジスタです。

RPECTLレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28-7 RAMパリティ・エラー制御レジスタ (RPECTL)のフォーマット

アドレス : F00F5H		リセット時 : 00H		R/W					
略号	7	6	5	4	3	2	1	0	
RPECTL	RPERDIS	0	0	0	0	0	0	RPEF	
RPERDIS		パリティ・エラー・リセット・マスク・フラグ							
0		パリティ・エラー・リセット発生を許可							
1		パリティ・エラー・リセット発生を禁止							
RPEF		パリティ・エラー・ステータス・フラグ							
0		パリティ・エラーが発生していない							
1		パリティ・エラーが発生した							

注意 データ書き込み時にパリティが書き込まれ、データ読み出し時にパリティをチェックします。

そのため、RAMパリティ・エラー・リセット発生を許可する(RPERDIS = 0)場合、データ・アクセス時は「使用するRAM領域」をデータ読み出し前に必ず初期化してください。

また、RL78はパイプライン動作のためCPUが先読みを行い、使用しているRAM領域の先にある初期化されていないRAM領域を読み込むことで、RAMパリティ・エラーが発生する場合があります。したがって、RAMパリティ・エラー・リセット発生を許可する(RPERDIS = 0)場合、RAM領域からの命令実行時は「使用するRAM領域 + 10バイト」の領域を必ず初期化してください。


備考1. 初期状態では、パリティ・エラー・リセット発生許可(RPERDIS = 0)になっています。

備考2. パリティ・エラー・リセット発生禁止(RPERDIS = 1)を設定時に、パリティ・エラーが発生した場合も、RPEFフラグはセット(1)されます。なお、RPEF = 1の状態では、パリティ・エラー・リセット発生許可(RPERDIS = 0)に設定すると、RPERDISをクリア(0)した時点でパリティ・エラー・リセットが発生します。

備考3. RPECTLレジスタのRPEFフラグは、RAMのパリティ・エラーによりセット(1)され、0の書き込みまたはすべてのリセット要因によりクリア(0)されます。RPEF = 1のときに、パリティ・エラーが発生しないRAMを読み出してもRPEF = 1を保持します。

備考4. 汎用レジスタは、RAMパリティ・エラー検出の範囲に含みません。

図28-8 RAMパリティ・チェック・フロー



注 RAMパリティ・エラーによる内部リセットの確認は、第25章 リセット機能を参照してください。

28.3.4 RAMガード機能

IEC61508では動作中の安全を保証しなければならないため、CPUが暴走してもRAMに格納されている重要なデータを保護する必要があります。

このRAMガード機能は、指定した空間のデータを保護するための機能です。

RAMガード機能を設定すると、指定した空間へのRAM書き込みは無効になり、読み出しは通常通りに可能となります。

28.3.4.1 不正メモリ・アクセス検出制御レジスタ (IAWCTL)

不正メモリ・アクセスの検出可否，RAM/SFRガード機能を制御するレジスタです。

SFRガード機能では，GRAM1, GRAM0ビットを使用します。

IAWCTLレジスタは，8ビット・メモリ操作命令で設定します。

リセット信号の発生により，00Hになります。

図28 - 9 不正メモリ・アクセス検出制御レジスタ (IAWCTL)のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC
	GRAM1	GRAM0	RAM ガード空間					
	0	0	無効。RAMへのライト可能					
	1	0	RAM先頭アドレスから256バイト					
	1	1	RAM先頭アドレスから512バイト					

28.3.5 SFRガード機能

IEC61508 では動作中の安全を保証しなければならないため、CPU が暴走しても重要な SFR が書き換わってしまわないように保護する必要があります。

SFR ガード機能は、ポート機能、割り込み機能、クロック制御機能、電圧検出回路、RAM パリティ・エラー検出機能の制御レジスタのデータを保護するための機能です。

SFR ガード機能を設定すると、ガードされた SFR への書き込みは無効になり、読み出しは通常通りに可能となります。

28.3.5.1 不正メモリ・アクセス検出制御レジスタ (IAWCTL)

不正メモリ・アクセスの検出可否、RAM/SFR ガード機能を制御するレジスタです。

SFR ガード機能では、GPORT, GINT, GCSC ビットを使用します。

IAWCTL レジスタは、8 ビット・メモリ操作命令で設定します。

リセット信号の発生により、00H になります。

図 28 - 10 不正メモリ・アクセス検出制御レジスタ (IAWCTL) のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC
GPORT		ポート機能の制御レジスタのガード						
0		無効。ポート機能の制御レジスタのリード／ライト可能。						
1		有効。ポート機能の制御レジスタのライト無効。リード可能。 [ガードされる SFR] PMxx, PUxx, PIMxx, POMxx, PMCxx, PIORx 注						
GINT		割り込み機能のレジスタのガード						
0		無効。割り込み機能の制御レジスタのリード／ライト可能。						
1		有効。割り込み機能の制御レジスタのライト無効。リード可能。 [ガードされる SFR] IFxx, MKxx, PRxx, EGPx, EGNx, INTPEG						
GCSC		クロック制御機能，電圧検出回路，RAMパリティ・エラー検出機能の制御レジスタのガード						
0		無効。クロック制御機能，電圧検出回路，RAMパリティ・エラー検出機能の制御レジスタのリード／ライト可能。						
1		有効。クロック制御機能，電圧検出回路，RAMパリティ・エラー検出機能の制御レジスタのライト無効。リード可能。 [ガードされる SFR] CMC, CSC, OSTs, CKC, CKSEL, PERx, PRRx, OSMC, LVIM, LVIS, RPECTL, PMMC, MOCODIV						

注 Pxx (ポート・レジスタ) はガードされません。

28.3.6 不正メモリ・アクセス検出機能

IEC60730ではCPUと割り込みの動作が正しいことを確認する必要があります。

不正メモリ・アクセス検出機能は、規定された不正アクセス検出空間をアクセスした際に、リセットを発生させる機能です。

不正アクセス検出空間は、図28 - 11で「NG」と記載した範囲になります。

図28 - 11 不正アクセス検出空間

		アクセス可否		命令フェッチ (実行)	
		読み出し	書き込み		
FFFFFH	特殊機能レジスタ (SFR) 256 バイト	OK	OK	NG	
FFF00H	汎用レジスタ 32バイト				OK
FFEFFFH					
FFEE0H					
FFEDFH	RAM 1.5 Kバイト			OK	
FF900H	使用不可				
FF8FFH					
FF400H					
⎵	Mirror		OK	NG	NG
⎵	データ・フラッシュ・メモリ 2 Kバイト				
F1000H	使用不可	NG		OK	
F0FFFFH					
F0800H					
F07FFH	拡張特殊機能レジスタ (2nd SFR) 2 K バイト		OK	NG	
F0000H	使用不可		NG	NG	OK
EFFFFFH					
EF000H					
EEFFFFH					
⎵					
⎵					
⎵					
10000H					
03FFFFH					
⎵	コード・フラッシュ・メモリ 16 Kバイト	OK		OK	
00000H					

28.3.6.1 不正メモリ・アクセス検出制御レジスタ (IAWCTL)

不正メモリ・アクセスの検出可否、RAM/SFRガード機能を制御するレジスタです。

不正メモリ・アクセス検出機能では、IAWENビットを使用します。

IAWCTLレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28 - 12 不正メモリ・アクセス検出制御レジスタ (IAWCTL)のフォーマット

アドレス : F0078H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IAWCTL	IAWEN	0	GRAM1	GRAM0	0	GPORT	GINT	GCSC

IAWEN ^注	不正メモリ・アクセスの検出制御						
0	不正メモリ・アクセスの検出無効。						
1	不正メモリ・アクセスの検出有効。						

注 IAWENビットは1の書き込みのみを有効とし、IAWEN = 1としたあとの0の書き込みは無効です。

備考 オプション・バイトWDTON = 1（ウォッチドッグ・タイマ動作許可）のとき、IAWEN = 0でも不正メモリ・アクセスの検出機能は有効となります。

28.3.7 周波数検出機能

IEC60730では発振周波数が正しいことを確認することが義務付けられています。


周波数検出機能は、CPU/周辺ハードウェア・クロック周波数(f_{CLK})を使用し、タイマ・アレイ・ユニット0 (TAU0)のチャンネル1の入力パルスを測定することで、2つのクロックの比率関係が正しいか判定することができます。

ただし、片一方のクロック、もしくは両方のクロックが完全に停止している場合は、クロックの比率関係を判定することができません。

<比較するクロック>

- ① CPU/周辺ハードウェア・クロック周波数(f_{CLK}) :
 - ・高速オンチップ・オシレータ・クロック (f_{IH})
 - ・高速システム・クロック (f_{MX})
- ② タイマ・アレイ・ユニット0のチャンネル1入力 :
 - ・チャンネル1のタイマ入力(TI01)
 - ・低速オンチップ・オシレータ・クロック (f_{IL} : 15 kHz (TYP.))
 - ・中速オンチップ・オシレータ・クロック (f_{IM})

図 28 - 13 周波数検出機能の構成



入力パルス間隔の測定結果が異常な値になった場合は、「クロック周波数に異常がある」と判定できます。

入力パルス間隔測定の方法については、7.8.4 入力パルス間隔測定としての動作を参照してください。

28.3.7.1 タイマ入力選択レジスタ0 (TIS0)

TIS0レジスタは、タイマ・アレイ・ユニット0 (TAU0)のチャンネル0, 1のタイマ入力を選択するレジスタです。

TIS0レジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28 - 14 タイマ入力選択レジスタ0 (TIS0)のフォーマット

アドレス : F0074H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TIS0	0	TIS06	TIS05	TIS04	0	TIS02	TIS01	TIS00

TIS04	チャンネル0で使用するタイマ入力の選択		
0	タイマ入力端子(TI00)の入力信号		
1	ELCからのイベント入力信号		

TIS02	TIS01	TIS00	チャンネル1で使用するタイマ入力の選択
0	0	0	タイマ入力端子(TI01)の入力信号
0	0	1	ELCからのイベント入力信号
0	1	0	タイマ入力端子(TI01)の入力信号
0	1	1	中速オンチップ・オシレータ・クロック (f _{IM})
1	0	0	低速オンチップ・オシレータ・クロック (f _{IL})
上記以外			設定禁止

TIS06	TIS05	チャンネル3で使用するタイマ入力の選択
0	0	タイマ入力端子 (TI03) の入力信号
0	1	CMP1 の出力VCOUT1 信号 ^{注1}
1	0	CMP0 の出力VCOUT0 信号 ^{注2}
1	1	設定禁止

注1. VCOUT1 をTI03 の入力信号として選択時、VCOUT1 信号を外部端子に出力できません。

注2. VCOUT0 をTI03 の入力信号として選択時、VCOUT0 信号を外部端子に出力できません。

28.3.8 A/D テスト機能

IEC60730 ではA/D コンバータのテストが義務付けられています。このA/D テスト機能では、A/D コンバータの + 側基準電圧、-側基準電圧、アナログ入力チャネル(ANI)、温度センサ出力電圧および内部基準電圧のA/D 変換を実施することで、A/D コンバータの正常動作を確認します。確認方法の詳細は、安全機能(A/D テスト)アプリケーションノート(R01AN0955)を参照してください。

また、アナログ・マルチプレクサは、以下の手順で確認できます。


- ① ADTESレジスタでA/D変換対象にANIx端子を選択(ADTES1, ADTES0 = 0, 0)
- ② ANIx端子のA/D変換を行う(変換結果1-1)。
- ③ ADTESレジスタでA/D変換対象にA/Dコンバータの-側基準電圧を選択(ADTES1, ADTES0 = 1, 0)
- ④ A/Dコンバータの-側基準電圧のA/D変換を行う(変換結果2-1)
- ⑤ ADTESレジスタでA/D変換対象にANIx端子を選択(ADTES1, ADTES0 = 0, 0)
- ⑥ ANIx端子のA/D変換を行う(変換結果1-2)
- ⑦ ADTESレジスタでA/D変換対象にA/Dコンバータの+側基準電圧を選択(ADTES1, ADTES0 = 1, 1)
- ⑧ A/Dコンバータの+側基準電圧のA/D変換を行う(変換結果2-2)
- ⑨ ADTESレジスタでA/D変換対象にANIx端子を選択(ADTES1, ADTES0 = 0, 0)
- ⑩ ANIx端子のA/D変換を行う(変換結果1-3)
- ⑪ 「変換結果1-1」= 「変換結果1-2」= 「変換結果1-3」であることを確認する。
- ⑫ 「変換結果2-1」のA/D変換結果がオール0, 「変換結果2-2」のA/D変換結果がオール1であることを確認する。

以上の手順で、アナログ・マルチプレクサが選択されていることと、配線が断線していないことが確認できます。

備考1. ①～⑩の変換動作中にアナログ入力電圧を可変とする場合は、別の手段でアナログ・マルチプレクサの確認をしてください。

備考2. 変換結果は誤差を含むので、変換結果を比較するときは、適切な誤差を考慮してください。

図 28 - 15 A/D テスト機能の構成



28.3.8.1 A/Dテスト・レジスタ (ADTES)

A/D変換対象にA/Dコンバータの+側の基準電圧、一側の基準電圧、アナログ入力チャネル(ANLxx)、温度センサ出力電圧、内部基準電圧(1.45 V)を選択するレジスタです。

A/Dテスト機能として使用する場合は、以下の設定にします。

- ・ゼロスケールを測定するときは、A/D変換対象に一側の基準電圧を選択。
- ・フルスケールを測定するときは、A/D変換対象に+側の基準電圧を選択。

ADTESレジスタは、8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28 - 16 A/Dテスト・レジスタ (ADTES)のフォーマット

アドレス : F0013H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADTES	0	0	0	0	0	0	ADTES1	ADTES0

ADTES1	ADTES0	A/D変換対象
0	0	ANLxx/温度センサ出力／内部基準電圧出力(1.45 V) (アナログ入力チャネル指定レジスタ(ADS)で設定)
1	0	一側の基準電圧(ADM2レジスタのADREFMビットで選択)
1	1	+側の基準電圧(ADM2レジスタのADREFP1, ADREFP0ビットで選択)
上記以外		設定禁止

28.3.8.2 アナログ入力チャネル指定レジスタ (ADS)

A/D変換するアナログ電圧の入力チャネルを指定するレジスタです。

A/Dテスト機能でANLxx／温度センサ出力／内部基準電圧(1.45 V)を測定するときは、A/Dテスト・レジスタ (ADTES)を00Hに設定してください。

ADSレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28 - 17 アナログ入力チャネル指定レジスタ(ADS)のフォーマット

アドレス : FFF31H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ADS	ADISS	0	0	ADS4	ADS3	ADS2	ADS1	ADS0

○セレクト・モード(ADMD = 0)

ADISS	ADS4	ADS3	ADS2	ADS1	ADS0	アナログ入力チャネル	入力ソース
0	0	0	0	0	0	ANI0	P20/ANI0/AVREFP 端子
0	0	0	0	0	1	ANI1	P21/ANI1/AVREFM 端子
0	0	0	0	1	0	ANI2	P22/ANI2 端子
0	0	0	0	1	1	ANI3	P23/ANI3 端子
0	1	0	0	0	0	ANI16	P01/ANI16 端子
0	1	0	0	0	1	ANI17	P00/ANI17 端子
0	1	0	0	1	0	ANI18	P33/ANI18 端子
0	1	0	0	1	1	ANI19注	P32/ANI19注
0	1	0	1	0	0	ANI20	P31/ANI20
0	1	0	1	0	1	ANI21	P30/ANI21
0	1	0	1	1	0	ANI22	P56/ANI22
0	1	0	1	1	1	—	PGAOUT
1	0	0	0	0	0	—	温度センサ出力
1	0	0	0	0	1	—	内部基準電圧出力 (1.45 V)
上記以外						設定禁止	

注 25, 24ピン製品のみ

注意1. ビット5, 6には必ず0を設定してください。

注意2. PMC レジスタでアナログ入力に設定したポートは、ポート・モード・レジスタ 0, 2, 3, 5 (PM0, PM2, PMC3, PMC5)で入力モードに選択してください。

注意3. ポート・モード・コントロール・レジスタ 0, 2, 3, 5 (PMC0, PMC2, PMC3, PMC5)でデジタル入出力として設定する端子を、ADSレジスタで設定しないでください。

注意4. ADISSビットを書き換える場合は、必ず変換停止状態(ADCS = 0, ADCE = 0)のときに行ってください。

注意5. AVREFPをA/Dコンバータの+側の基準電圧として使用している場合、ANI0をA/D変換チャネルとして選択しないでください。

注意6. AVREFMをA/Dコンバータの-側の基準電圧として使用している場合、ANI1をA/D変換チャネルとして選択しないでください。

注意7. ADISS = 1を設定した場合、+側の基準電圧に内部基準電圧出力(1.45 V)は使用できません。また、ADISS = 1に設定後、1回目の変換結果は使用できません。詳細設定フローは、16.7.4 温度センサ出力電圧／内部基準電圧を選択時の設定 (例 ソフトウェア・トリガ・モード、ワンショット変換モード時)を参照してください。

注意 8. STOP モードもしくはサブシステム・クロックで CPU 動作中に HALT モードへ移行する場合は、ADISS = 1 に設定しないでください。ADISS = 1 設定時は、35.3.2, 36.3.2 電源電流特性に示す A/D コンバータ基準電圧電流 (IADREF) の電流値が加算されます。

28.3.9 入出力端子のデジタル出力信号レベル検出機能

IEC60730ではI/O機能が正しいことを確認することが義務付けられています。

入出力端子のデジタル出力信号レベル検出機能では、端子が出力モード時に、端子のデジタル出力レベルをリードすることができます。

28.3.9.1 ポート・モード選択レジスタ (PMS)

端子が出力モード(ポート・モード・レジスタ(PMm)のPMmnビットが0)時に、ポートの出力ラッチの値をリードするか、端子の出力レベルをリードするかを選択するレジスタです。

PMSレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

リセット信号の発生により、00Hになります。

図28 - 18 ポート・モード選択レジスタ (PMS)のフォーマット

アドレス : F007BH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PMS	0	0	0	0	0	0	0	PMS0

PMS0	端子が出力モード時にリードするデータの選択
0	Pmnレジスタの値を読み出す
1	端子のデジタル出力レベルを読み出す

注意 PMSレジスタのPMS0ビットを“1”に設定時は、ビット操作命令でポート・レジスタ(Pxx)を書き換えしないでください。ポート・レジスタ(Pxx)を書き換える場合は、8ビット・データ操作命令を使用してください。

備考 m = 0, 2-5, 12, 13


n = 0-7

入力ポート (P121, P122, P125, P137) に対して、PMS0 = 1の設定は無効です。

第29章 レギュレータ

29.1 レギュレータの概要

RL78/G11 は、デバイス内部を定電圧動作させるための回路を内蔵しています。このときレギュレータ出力電圧を安定させるために、REGC 端子にはレギュレータ安定として、コンデンサ(0.47～1 μ F)を介し、Vssに接続してください。また、内部電圧の安定のために使用するため、特性のよいコンデンサを使用してください。



注意 上図の破線部分の配線を極力短くしてください。

レギュレータ出力電圧は、表 29 - 1 のようになります。

表 29 - 1 レギュレータ出力電圧条件

モード	出力電圧	条件
LV (低電圧メイン)モード	1.8 V	—
LP (低電力メイン)モード		
LS (低速メイン)モード		
HS (高速メイン)モード	1.8 V	STOPモード時
		サブシステム・クロック (fsUB) でCPU動作中で、高速システム・クロック (fmx) と高速オンチップ・オシレータ・クロック (fIH) が共に停止
		サブシステム・クロック (fsUB) でCPU動作設定時のHALTモード中で、高速システム・クロック (fmx) と高速オンチップ・オシレータ・クロック (fIH) が共に停止
	2.1 V	上記以外(オンチップ・デバッグ中を含む)注

注 オンチップ・デバッグ中に、サブシステム・クロック動作やSTOPモードに移行する場合は、レギュレータ出力電圧は2.1 Vを継続します(1.8 Vにはなりません)。

29.2 レギュレータを制御するレジスタ

レギュレータは、次のレジスタで制御します。

- ・レギュレータ・モード制御レジスタ (PMMC)

29.2.1 レギュレータ・モード制御レジスタ (PMMC)

PMMCレジスタは、内蔵されているレギュレータのモードを制御する8ビットのレジスタです。

PMMCレジスタは1ビット・メモリ操作命令または、8ビット・メモリ操作命令で設定します。

リセット発生により、PMMCレジスタは00Hになります。

図29-1 レギュレータ・モード制御レジスタ (PMMC)のフォーマット

アドレス : F00F8H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
PMMC	0	MCSEL	0	0	0	0	0	0
MCSEL		レギュレータ・モードの制御						
0		通常設定						
1		低消費設定						

注意1. MCSELが1の時フラッシュ動作モード選択レジスタ (FLMODE)を変更しないでください。

注意2. HS (高速メイン)モード, LV (低電圧メイン)モードではMCSELを1に設定しないでください。

注意3. LS (低速メイン)モードではMCSELが1の時にSTOPモード状態に遷移することは禁止です。

第30章 オプション・バイト

30.1 オプション・バイトの機能

RL78/G11のフラッシュ・メモリの000C0H-000C3Hは、オプション・バイト領域です。

オプション・バイトは、ユーザ・オプション・バイト(000C0H-000C2H)とオンチップ・デバッグ・オプション・バイト(000C3H)で構成されています。

電源投入時またはリセットからの起動時に、自動的にオプション・バイトを参照して、指定された機能の設定を行います。製品使用の際には、必ずオプション・バイトにて次に示す機能の設定を行ってください。

なお、機能が配置されていないビットは、初期値から変更しないでください。

また、セルフ・プログラミング時にブート・スワップ動作を使用する際には、000C0H-000C3Hは010C0H-010C3Hと切り替わるので、010C0H-010C3Hにも000C0H-000C3Hと同じ値を設定してください。

注意 オプション・バイトは、各機能の使用の有無にかかわらず必ず設定してください。

30.1.1 ユーザ・オプション・バイト(000C0H-000C2H/010C0H-010C2H)

(1) 000C0H/010C0H

- ウォッチドッグ・タイマの動作
 - ・カウンタの動作許可／禁止
 - ・HALT/STOPモード時のカウンタの動作可能／停止
- ウォッチドッグ・タイマのオーバフロー時間の設定
- ウォッチドッグ・タイマのウインドウ・オープン期間の設定
- ウォッチドッグ・タイマのインターバル割り込みの設定
 - ・インターバル割り込みを使用する／使用しない

注意 ブート・スワップ時は、000C0Hと010C0Hが切り替わるので、010C0Hにも000C0Hと同じ値を設定してください。

(2) 000C1H/010C1H

- LVDの動作モード設定
 - ・割り込み&リセット・モード
 - ・リセット・モード
 - ・割り込みモード
 - ・LVDオフ(RESET端子による外部リセット入力を使用)
- LVD検出レベル(VLVDH, VLVDL, VLVD)の設定
- P125/RESET端子の制御
 - ・P125/INTP9かRESETかを選択

注意1. 電源立ち上がり時は、35.4, 36.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに

移行するか、電圧検出回路か外部リセットでリセット状態にしてください。

動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

注意2. ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください

(3) 000C2H/010C2H

○ フラッシュの動作モード設定

- ・LV (低電圧メイン)モード
- ・LS (低速メイン)モード
- ・HS (高速メイン)モード

○ 高速オンチップ・オシレータの周波数設定

- ・1 MHz～24 MHz, 48 MHzから選択

注意 ブート・スワップ時は、000C2Hと010C2Hが切り替わるので、010C2Hにも000C2Hと同じ値を設定してください。

30.1.2 オンチップ・デバッグ・オプション・バイト(000C3H/010C3H)

○ オンチップ・デバッグ動作制御

- ・オンチップ・デバッグ動作禁止／許可

○ セキュリティ ID 認証失敗時のフラッシュ・メモリ・データの処理

- ・オンチップ・デバッグ・セキュリティ ID 認証失敗時にフラッシュ・メモリのデータを消去する／消去しない

注意 ブート・スワップ時は、000C3Hと010C3Hが切り替わるので、010C3Hにも000C3Hと同じ値を設定してください。

30.2 ユーザ・オプション・バイトのフォーマット

図30-1 ユーザ・オプション・バイト(000C0H/010C0H)のフォーマット

アドレス : 000C0H/010C0H^{注1}

略号

7	6	5	4	3	2	1	0
WDTINT	WINDOW1	WINDOW0	WDTON	WDCS2	WDCS1	WDCS0	WDSTBYON
WDTINT	ウォッチドッグ・タイマのインターバル割り込みの使用／不使用						
0	インターバル割り込みを使用しない						
1	オーバフロー時間の75% + 1/2 f _{IL} 到達時にインターバル割り込みを発生する						
WINDOW1	WINDOW0	ウォッチドッグ・タイマのウインドウ・オープン期間注2					
0	0	設定禁止					
0	1	50%					
1	0	75%注3					
1	1	100%					
WDTON	ウォッチドッグ・タイマのカウンタの動作制御						
0	カウンタ動作禁止(リセット解除後, カウント停止)						
1	カウンタ動作許可(リセット解除後, カウント開始)						
WDCS2	WDCS1	WDCS0	ウォッチドッグ・タイマのオーバフロー時間 (f _{IL} = 17.25 kHz (MAX.)の場合)				
0	0	0	2 ⁶ /f _{IL} (3.71 ms)				
0	0	1	2 ⁷ /f _{IL} (7.42 ms)				
0	1	0	2 ⁸ /f _{IL} (14.84 ms)				
0	1	1	2 ⁹ /f _{IL} (29.68 ms)				
1	0	0	2 ¹¹ /f _{IL} (118.72 ms)				
1	0	1	2 ¹³ /f _{IL} (474.90 ms)				
1	1	0	2 ¹⁴ /f _{IL} (949.80 ms)				
1	1	1	2 ¹⁶ /f _{IL} (3799.19 ms)				
WDSTBYON	ウォッチドッグ・タイマのカウンタ動作制御(HALT/STOPモード時)						
0	HALT/STOPモード時, カウンタ動作停止注2						
1	HALT/STOPモード時, カウンタ動作許可						

注1. ブート・スワップ時は, 000C0Hと010C0Hが切り替わるので, 010C0Hにも000C0Hと同じ値を設定してください。

注2. WDSTBYON = 0のときは, WINDOW1, WINDOW0ビットの値に関係なく, ウインドウ・オープン期間100%となります。

注3. ウィンドウ・オープン期間を75%に設定した時に、ウォッチドッグ・タイマのカウンタ・クリア（WDTE への ACHの書き込み）を行う場合、ウォッチドッグ・タイマのインターバル割り込み要求フラグ（WDTIIF）を確認する等、下表に示すカウンタのクリア禁止期間以外のタイミングで実施してください。

WDCS2	WDCS1	WDCS0	ウォッチドッグ・タイマのオーバフロー時間 ($f_{IL} = 17.25 \text{ kHz (MAX.)}$ の場合)	ウィンドウ・オープン期間を75%に設定した 時のカウンタのクリア禁止期間
0	0	0	$2^6/f_{IL}$ (3.71 ms)	1.85 ms ~ 2.51 ms
0	0	1	$2^7/f_{IL}$ (7.42 ms)	3.71 ms ~ 5.02 ms
0	1	0	$2^8/f_{IL}$ (14.84 ms)	7.42 ms ~ 10.04 ms
0	1	1	$2^9/f_{IL}$ (29.68 ms)	14.84 ms ~ 20.08 ms
1	0	0	$2^{11}/f_{IL}$ (118.72 ms)	56.36 ms ~ 80.32 ms
1	0	1	$2^{13}/f_{IL}$ (474.89 ms)	237.44 ms ~ 321.26 ms
1	1	0	$2^{14}/f_{IL}$ (949.79 ms)	474.89 ms ~ 642.51 ms
1	1	1	$2^{16}/f_{IL}$ (3799.18 ms)	1899.59 ms ~ 2570.04 ms

備考 f_{IL} : 低速オンチップ・オシレータ・クロック周波数

図30-2 ユーザ・オプション・バイト(000C1H/010C1H)のフォーマット(1/4)

アドレス : 000C1H/010C1H^注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	PORTSELB	LVIS1	LVIS0	LVIMDS1	LVIMDS0

• LVDの設定(割り込み&リセット・モード)

検出電圧			オプション・バイト設定値						
VLVDH		VLVDL	VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり	立ち下がり						LVIMDS1	LVIMDS0
1.77 V	1.73 V	1.63 V	0	0	0	1	0	1	0
1.88 V	1.84 V					0	1		
2.92 V	2.86 V					0	0		
1.98 V	1.94 V	1.84 V		0	1	1	0		
2.09 V	2.04 V					0	1		
3.13 V	3.06 V					0	0		
2.61 V	2.55 V	2.45 V		1	0	1	0		
2.71 V	2.65 V					0	1		
3.75 V	3.67 V					0	0		
2.92 V	2.86 V	2.75 V		1	1	1	0		
3.02 V	2.96 V					0	1		
4.06 V	3.98 V					0	0		
—			上記以外は設定禁止						

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

備考1. LVD回路の詳細は、第27章 電圧検出回路を参照してください。

備考2. 検出電圧はTYP.値です。詳細は、35.6.7, 36.6.7 LVD回路特性を参照してください。

図30-2 ユーザ・オプション・バイト(000C1H/010C1H)のフォーマット(2/4)

アドレス : 000C1H/010C1H^注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	PORTSELB	LVIS1	LVIS0	LVIMDS1	LVIMDS0

• LVDの設定(リセット・モード)

検出電圧		オプション・バイト設定値						
VLVD		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0
1.67 V	1.63 V	0	0	0	1	1	1	1
1.77 V	1.73 V		0	0	1	0		
1.88 V	1.84 V		0	1	1	1		
1.98 V	1.94 V		0	1	1	0		
2.09 V	2.04 V		0	1	0	1		
2.50 V	2.45 V		1	0	1	1		
2.61 V	2.55 V		1	0	1	0		
2.71 V	2.65 V		1	0	0	1		
2.81 V	2.75 V		1	1	1	1		
2.92 V	2.86 V		1	1	1	0		
3.02 V	2.96 V		1	1	0	1		
3.13 V	3.06 V		0	1	0	0		
3.75 V	3.67 V		1	0	0	0		
4.06 V	3.98 V		1	1	0	0		
—		上記以外は設定禁止						

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

備考1. LVD回路の詳細は、第27章 電圧検出回路を参照してください。

備考2. 検出電圧はTYP.値です。詳細は、35.6.7, 36.6.7 LVD回路特性を参照してください。

図30-2 ユーザ・オプション・バイト(000C1H/010C1H)のフォーマット(3/4)

アドレス : 000C1H/010C1H^注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	PORTSELB	LVIS1	LVIS0	LVIMDS1	LVIMDS0

• LVDの設定(割り込みモード)

検出電圧		オプション・バイト設定値						
VLVD		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0
1.67 V	1.63 V	0	0	0	1	1	0	1
1.77 V	1.73 V		0	0	1	0		
1.88 V	1.84 V		0	1	1	1		
1.98 V	1.94 V		0	1	1	0		
2.09 V	2.04 V		0	1	0	1		
2.50 V	2.45 V		1	0	1	1		
2.61 V	2.55 V		1	0	1	0		
2.71 V	2.65 V		1	0	0	1		
2.81 V	2.75 V		1	1	1	1		
2.92 V	2.86 V		1	1	1	0		
3.02 V	2.96 V		1	1	0	1		
3.13 V	3.06 V		0	1	0	0		
3.75 V	3.67 V		1	0	0	0		
4.06 V	3.98 V		1	1	0	0		
—		上記以外は設定禁止						

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

備考1. LVD回路の詳細は、第27章 電圧検出回路を参照してください。

備考2. 検出電圧はTYP.値です。詳細は、35.6.7, 36.6.7 LVD回路特性を参照してください。

図30-2 ユーザ・オプション・バイト(000C1H/010C1H)のフォーマット(4/4)

アドレス : 000C1H/010C1H^注

7	6	5	4	3	2	1	0
VPOC2	VPOC1	VPOC0	PORTSELB	LVIS1	LVIS0	LVIMDS1	LVIMDS0

• LVDオフの設定 (RESET端子による外部リセット入力を使用)

検出電圧		オプション・バイト設定値						
VLVDH		VPOC2	VPOC1	VPOC0	LVIS1	LVIS0	モード設定	
立ち上がり	立ち下がり						LVIMDS1	LVIMDS0
—	—	1	x	x	x	x	x	1
—		上記以外は設定禁止						

• P125/RESET/INTP9端子の設定

PORTSELB	P125/RESET/INTP9端子の制御
0	ポート機能(P125/INTP9)
1	RESET入力(内部ブルアップ抵抗が常時有効)

注 ブート・スワップ時は、000C1Hと010C1Hが切り替わるので、010C1Hにも000C1Hと同じ値を設定してください。

注意1. 電源投入後、P125はRESET端子として機能します。パワーオン・リセット(POR)が内部リセット信号を解除しても、この端子にロウ・レベルが入力されている期間はリセット状態を継続します。P125/INTP9を使用する場合は、オプション・バイト(000C1H/010C1H)でポート機能(PORTSELB = 0)を選択し、すべてのリセット要因を解除してください。

注意2. 電源立ち上がり時は、35.4, 36.4 AC特性に示す動作電圧範囲まで、電圧検出回路か外部リセットでリセット状態を保ってください。電源立ち下がり時は、動作電圧範囲を下回る前に、STOPモードに移行するか、電圧検出回路か外部リセットでリセット状態にしてください。

動作電圧範囲は、ユーザ・オプション・バイト(000C2H/010C2H)の設定により変わります。

備考1. x : Don't care

備考2. LVD回路の詳細は、第27章 電圧検出回路を参照してください。

備考3. 検出電圧はTYP.値です。詳細は、35.6.7, 36.6.7 LVD回路特性を参照してください。

図30-3 ユーザ・オプション・バイト(000C2H/010C2H)のフォーマット

アドレス : 000C2H/010C2H^注

7	6	5	4	3	2	1	0
CMODE1	CMODE0	1	FRQSEL4	FRQSEL3	FRQSEL2	FRQSEL1	FRQSEL0

CMODE1	CMODE0	フラッシュの動作モード設定		
			動作周波数範囲	動作電圧範囲
0	0	LV (低電圧メイン)モード	1 MHz～4 MHz	1.6 V～5.5 V
1	0	LS (低速メイン)モード	1 MHz～8 MHz	1.8 V～5.5 V
1	1	HS (高速メイン)モード	1 MHz～16 MHz	2.4 V～5.5 V
			1 MHz～24 MHz	2.7 V～5.5 V
上記以外		設定禁止		

FRQSEL4	FRQSEL3	FRQSEL2	FRQSEL1	FRQSEL0	高速オンチップオシレータ・クロックの周波数	
					fHOCO	fIH
1	0	0	0	0	48 MHz	24 MHz
0	0	0	0	0	24 MHz	24 MHz
0	1	0	0	1	16 MHz	16 MHz
0	0	0	0	1	12 MHz	12 MHz
0	1	0	1	0	8 MHz	8 MHz
0	0	0	1	0	6 MHz	6 MHz
0	1	0	1	1	4 MHz	4 MHz
0	0	0	1	1	3 MHz	3 MHz
0	1	1	0	0	2 MHz	2 MHz
0	1	1	0	1	1 MHz	1 MHz
上記以外					設定禁止	

注 ブート・スワップ時は、000C2Hと010C2Hが切り替わるので、010C2Hにも000C2Hと同じ値を設定してください。

注意1. ビット5には、必ず1を書き込んでください。

注意2. 動作周波数範囲と動作電圧範囲は、フラッシュの各動作モードによって異なります。詳細は、35.4, 36.4 AC特性を参照してください。

30.3 オンチップ・デバッグ・オプション・バイトのフォーマット

オンチップ・デバッグ・オプション・バイトのフォーマットを次に示します。

図 30 - 4 オンチップ・デバッグ・オプション・バイト(000C3H/010C3H)のフォーマット

アドレス : 000C3H/010C3H^注

略号	7	6	5	4	3	2	1	0
OCDENSET	0	0	0	0	0	1	0	OCDERSD
OCDENSET	OCDERSD	オンチップ・デバッグ動作制御						
0	0	オンチップ・デバッグ動作禁止						
0	1	設定禁止						
1	0	オンチップ・デバッグ動作許可。 オンチップ・デバッグ・セキュリティ ID 認証失敗時にフラッシュ・メモリのデータを 消去する						
1	1	オンチップ・デバッグ動作許可。 オンチップ・デバッグ・セキュリティ ID 認証失敗時にフラッシュ・メモリのデータを 消去しない						

注 ブート・スワップ時は、000C3H と 010C3H が切り替わるので、010C3H にも 000C3H と同じ値を設定してください。

注意 ビット 7, 0 (OCDENSET, OCDERSD) のみ、値を指定できます。

ビット 6-1 には、必ず 000010B を書き込んでください。

備考 ビット 3-1 は、オンチップ・デバッグ機能使用時に値が書き変わるので、設定後は不定となります。ただし、設定時にはビット 3-1 にも、必ず初期値 (0, 1, 0) を設定してください。

30.4 オプション・バイトの設定

ユーザ・オプション・バイトとオンチップ・デバッグ・オプション・バイトは、ソースへの記述による設定の他にリンク・オプションでも設定することができます。その場合、下記のようにソースに記述があってもリンク・オプションでの設定内容が優先されます。

オプション・バイト設定のソフトウェア記述例を次に示します。

OPT	CSEG	OPT_BYTE	
	DB	36H	; ウォッチドッグ・タイマのインターバル割り込みを使用しない ; ウォッチドッグ・タイマ動作許可 ; ウォッチドッグ・タイマのウインドウ・オープン期間50% ; ウォッチドッグ・タイマのオーバフロー時間2 ⁹ /f _{IL} ; HALT/STOPモード時、ウォッチドッグ・タイマの動作停止
	DB	1AH	; VLVDLに1.63 Vを選択 ; VLVDHに立ち上がり1.77 V, 立ち下がり1.73 Vを選択 ; $\overline{\text{RESET}}$ 入力を使用 ; LVDの動作モードに割り込み&リセット・モードを選択
	DB	2DH	; フラッシュの動作モードにLV (低電圧メイン)モード ; 高速オンチップ・オシレータ・クロック周波数 1 MHzを選択 ; タイマKB動作クロックにfCLKを選択
	DB	85H	; オンチップ・デバッグ動作許可, セキュリティ ID 認証失敗時に ; フラッシュ・メモリのデータを消去しない


セルフ・プログラミング時にブート・スワップ機能を使用する際には、000C0H-000C3Hは010C0H-010C3Hと切り替わります。そのため010C0H-010C3Hにも000C0H-000C3Hと同じ値を、次のように記述してください。

OPT2	CSEG	AT	010C0H
	DB		36H ; ウォッチドッグ・タイマのインターバル割り込みを使用しない ; ウォッチドッグ・タイマ動作許可 ; ウォッチドッグ・タイマのウインドウ・オープン期間50% ; ウォッチドッグ・タイマのオーバフロー時間2 ⁹ /f _{IL} ; HALT/STOPモード時、ウォッチドッグ・タイマの動作停止
	DB		1AH ; VLVDLに1.63 Vを選択 ; VLVDHに立ち上がり1.77 V, 立ち下がり1.73 Vを選択 ; $\overline{\text{RESET}}$ 入力を使用 ; LVDの動作モードに割り込み&リセット・モードを選択
	DB		2DH ; フラッシュの動作モードにLV (低電圧メイン)モード ; 高速オンチップ・オシレータ・クロック周波数 1 MHzを選択 ; タイマKB動作クロックにfCLKを選択
	DB		85H ; オンチップ・デバッグ動作許可, セキュリティ ID 認証失敗時に ; フラッシュ・メモリのデータを消去しない

注意 オプション・バイトをアセンブリ言語により指定する場合、CSEG疑似命令の再配置属性名はOPT_BYTEを使用してください。なお、ブート・スワップ機能を使用するために010C0H～010C3Hにオプション・バイトを指定する場合は、再配置属性ATを使用して絶対番地を指定してください。

第31章 フラッシュ・メモリ

RL78マイクロコントローラは、基板に実装した状態でプログラムの書き込み、消去、再書き込み可能なフラッシュ・メモリを内蔵しています。フラッシュ・メモリには、プログラム実行可能な“コード・フラッシュ”とデータ格納領域の“データ・フラッシュ”があります。



フラッシュ・メモリのプログラミング方法は、次のとおりです。

コード・フラッシュ・メモリは、フラッシュ・メモリ・プログラマまたは外部デバイス (UART 通信) によるシリアル・プログラミングもしくは、セルフ・プログラミングで書き換えることができます。

- ・フラッシュ・メモリ・プログラマによるシリアル・プログラミング (31.1 参照)

専用フラッシュ・メモリ・プログラマを使用してオンボードまたはオフボードで書き込みができます。

- ・外部デバイス (UART 内蔵) によるシリアル・プログラミング (31.2 参照)

外部デバイス (マイコンや ASIC) との UART 通信を使用してオンボード上で書き込みができます。

- ・セルフ・プログラミング (31.6 参照)

フラッシュ・セルフ・プログラミング・ライブラリを利用して、ユーザ・アプリケーション上でコード・フラッシュ・メモリの自己書き換えができます。

注意 フラッシュ・メモリを書き換える際、中速オンチップ・オシレータは停止 (MIOEN = 0) させ、メイン・オンチップ・オシレータ・クロック (foco) は高速オンチップ・オシレータを選択 (MCM1 = 0) してください。フラッシュ動作モード・レジスタ (FLMODE レジスタ) は変更しないでください。また、レギュレータ・モード制御レジスタ (PMMC) の MCSEL ビットは 0 でフラッシュ・メモリを書き換えてください。

データ・フラッシュ・メモリは、データ・フラッシュ・ライブラリを利用して、ユーザ・プログラム実行中に書き換えることができます(バックグラウンド・オペレーション)。データ・フラッシュへのアクセスや書き込みについては、31.8 データ・フラッシュ を参照してください。

31.1 フラッシュ・メモリ・プログラマによるシリアル・プログラミング

RL78 マイクロコントローラの内蔵フラッシュ・メモリにデータを書き込むために、次の専用フラッシュ・メモリ・プログラマを使用できます。

- PG-FP6, FL-PR6
- E1, E2, E2 Lite, E20 オンチップデバッグエミュレータ

専用フラッシュ・メモリ・プログラマにより、オンボードまたはオフボードで書き込みができます。

(1) オンボード・プログラミング

ターゲット・システム上にRL78 マイクロコントローラを実装後、フラッシュ・メモリの内容を書き換えます。ターゲット・システム上には、専用フラッシュ・メモリ・プログラマを接続するためのコネクタなどを実装しておいてください。

(2) オフボード・プログラミング

ターゲット・システム上にRL78 マイクロコントローラを実装する前に専用プログラム・アダプタ(FAシリーズ)などでフラッシュ・メモリに書き込みます。

備考 FL-PR6, FAシリーズは、(株)内藤電誠町田製作所の製品です。

表 31 - 1 RL78/G11と専用フラッシュ・メモリ・プログラムの配線表

専用フラッシュ・メモリ・プログラマ接続端子				端子名	ピン番号				
信号名		入出力	端子機能		10ピン	16ピン	20ピン	24ピン	25ピン
PG-FP6, FL-PR6	E1, E2, E2 Lite, E20オンチップ デバッグ エミュレータ				LSSOP	SSOP	LSSOP	HWQFN (4 × 4)	WFLGA (3 × 3)
—	TOOL0	入出力	送受信信号	TOOL0/ P40	7	1	3	23	A5
SI/RxD	—	入出力	送受信信号						
—	RESET	出力	リセット 信号	RESET/ P125	1	2	4	24	B5
/RESET	—	出力							
VDD		入出力	VDD電圧生成 ／電源監視	VDD	5	8	10	6	B3
GND		—	グラウンド	Vss	4	7	9	5	B2
				REGC注	3	6	8	4	A2
FLMD1	EMVDD	—	TOOL0端子 駆動電源	VDD	5	8	10	6	B3


注 REGC端子はコンデンサ(0.47～1 μF)を介してグラウンドに接続してください。

備考 この表に記載されていない端子は、フラッシュ・メモリ・プログラマによるプログラミング時にはオープンで構いません。

31.1.1 プログラミング環境

RL78 マイクロコントローラのフラッシュ・メモリにプログラムを書き込むために必要な環境を示します。

図31-1 フラッシュ・メモリにプログラムを書き込むための環境



専用フラッシュ・メモリ・プログラマには、これを制御するホスト・マシンが必要です。


また、専用フラッシュ・メモリ・プログラマとRL78 マイクロコントローラとのインタフェースはTOOL0 端子を使用して、専用の単線UARTで書き込み／消去の操作を行います。

31.1.2 通信方式

専用フラッシュ・メモリ・プログラマとRL78 マイクロコントローラとの通信は、RL78 マイクロコントローラのTOOL0端子を使用して、専用の単線UARTによるシリアル通信で行います。

転送レート：1 M, 500 k, 250 k, 115.2 kbps

図31-2 専用フラッシュ・メモリ・プログラマとの通信



注1. E1, E2, E2 Lite, E20 オンチップデバッグエミュレータ使用時。

注2. PG-FP6, FL-PR6 使用時。

注3. REGC 端子はコンデンサ (0.47 ~ 1 μ F) を介してグラウンドに接続してください。

専用フラッシュ・メモリ・プログラマはRL78マイクロコントローラに対して次の信号を生成します。詳細はPG-FP6, FL-PR6またはE1, E2, E2 Lite, E20 オンチップデバッグエミュレータのマニュアルを参照してください。

表 31 - 2 端子接続一覧

専用フラッシュ・メモリ・プログラマ			RL78マイクロコントローラ	
信号名		入出力	端子機能	端子名 ^{注1}
PG-FP6, FL-PR6	E1, E2, E2 Lite, E20 オンチップデバッグ エミュレータ			
V _{DD}		入出力	V _{DD} 電圧生成／電圧監視	V _{DD}
GND		—	グラウンド	V _{SS} , REGC ^{注2}
FLMD1	EMV _{DD}	—	TOOL0端子駆動電源	V _{DD} , EV _{DD}
/RESET	—	出力	リセット信号	$\overline{\text{RESET}}$
—	$\overline{\text{RESET}}$	出力		
—	TOOL0	入出力	送受信信号	TOOL0
SI/RxD	—	入出力	送受信信号	

注1. 接続先端子は、製品によって異なります。詳細は、表31-1を参照してください。

注2. REGC端子はコンデンサ(0.47～1 μF)を介してグラウンドに接続してください。

31.2 外部デバイス(UART内蔵)によるシリアル・プログラミング


オンボード上でRL78マイクロコントローラとUART接続されている外部デバイス(マイコンやASIC)を使って、内蔵フラッシュ・メモリにデータを書き込むことができます。

ユーザでのフラッシュ・メモリ・プログラマの開発については、RL78マイクロコントローラ(RL78プロトコルA)プログラマ編アプリケーション・ノート(R01AN0815)を参照してください。

31.2.1 プログラミング環境

RL78マイクロコントローラのフラッシュ・メモリにプログラムを書き込むために必要な環境を示します。

図31-3 フラッシュ・メモリにプログラムを書き込むための環境



外部デバイスからRL78マイクロコントローラに書き込み／消去する場合はオンボード上で行います。オフボードで書き込むことはできません。

31.2.2 通信方式

外部デバイスとRL78マイクロコントローラとの通信は、RL78マイクロコントローラのTOOLTxD, TOOLRxD端子を使用して、専用のUARTによるシリアル通信で行います。

転送レート：1 M, 500 k, 250 k, 115.2 kbps

図31 - 4 外部デバイスとの通信



注 REGC端子はコンデンサ(0.47～1 μF)を介してグラウンドに接続してください。

外部デバイスはRL78マイクロコントローラに対して次の信号を生成します。

表31 - 3 端子接続一覧

外部デバイス			RL78マイクロコントローラ
信号名	入出力	端子機能	端子名
VDD	入出力	VDD 電圧生成／電圧監視	VDD
GND	—	グラウンド	Vss, REGC ^注
RESETOUT	出力	リセット信号出力	RESET
RxD	入力	受信信号	TOOLTxD
TxD	出力	送信信号	TOOLRxD
PORT	出力	モード信号	TOOL0

注 REGC端子はコンデンサ(0.47～1 μF)を介してグラウンドに接続してください。

31.3 オンボード上の端子処理

フラッシュ・メモリ・プログラマによるオンボード書き込みを行う場合は、ターゲット・システム上に専用フラッシュ・メモリ・プログラマと接続するためのコネクタを設けます。また、オンボード上に通常動作モードからフラッシュ・メモリ・プログラミング・モードへの切り替え機能を設けてください。

フラッシュ・メモリ・プログラミング・モードに遷移すると、フラッシュ・メモリ・プログラミングに使用しない端子は、すべてリセット直後と同じ状態になります。したがって、外部デバイスがリセット直後の状態を認めない場合は端子処理が必要です。

備考 フラッシュ・メモリ・プログラミング・モードに関しては、31.4.2 フラッシュ・メモリ・プログラミング・モードを参照してください。

31.3.1 P40/TOOL0 端子

フラッシュ・メモリ・プログラミング・モード時は、外部で 1 k Ω の抵抗でプルアップし、専用フラッシュ・メモリ・プログラマに接続してください。

ポート端子として使用する場合、以下の方法で使用してください。

入力時： 外部リセット解除時から t_{HD} の期間はロウ・レベルを入力しないでください。ただし、プルダウンで使用する場合は、500 k Ω 以上の抵抗を使用してください。

出力時： プルダウンで使用する場合は、500 k Ω 以上の抵抗を使用してください。

備考 1. t_{HD}：フラッシュ・メモリ・プログラミング・モードに引き込むときに、外部/内部リセット解除から TOOL0 端子をロウ・レベルに保持する時間。35.10, 36.10 フラッシュ・メモリ・プログラミング・モードの引き込みタイミングを参照してください。

備考 2. RL78 マイクロコントローラと専用フラッシュ・メモリ・プログラマとの通信には、単線 UART (TOOL0 端子) を使用するので、SAU や IICA の端子は使用しません。


31.3.2 RESET 端子

オンボード上で、リセット信号生成回路と接続している RESET 端子に、専用フラッシュ・メモリ・プログラマや外部デバイスのリセット信号を接続する場合、信号の衝突が発生します。この信号の衝突を避けるため、リセット信号生成回路との接続をアイソレートしてください。

また、フラッシュ・メモリ・プログラミング・モード期間中に、ユーザ・システムからリセット信号を入力した場合、正常なプログラミング動作が行われなくなるので、専用フラッシュ・メモリ・プログラマまたは外部デバイスからのリセット信号以外は入力しないでください。

図 31 - 5 信号の衝突 (RESET 端子)

RL78 マイクロコントローラ



フラッシュ・メモリ・プログラミング・モードでは、ほかのデバイスが出力する信号と専用フラッシュ・メモリ・プログラマから送り出される信号が衝突するため、ほかのデバイス側の信号をアイソレートしてください。

31.3.3 ポート端子

フラッシュ・メモリ・プログラミング・モードに遷移すると、フラッシュ・メモリ・プログラミングに使用しない端子は、すべてリセット直後と同じ状態になります。したがって、各ポートに接続された外部デバイスが、リセット直後のポート状態を認めない場合は、抵抗を介してVDDに接続するか、もしくは抵抗を介してVSSに接続するなどの端子処理が必要です。

31.3.4 REGC端子

REGC端子は、通常動作時と同様に、特性の良いコンデンサ(0.47~1 μ F)を介し、GNDに接続してください。また、内部電圧の安定のために使用するため、特性のよいコンデンサを使用してください。

31.3.5 X1, X2端子

X1, X2は、通常動作モード時と同じ状態に接続してください。

備考 フラッシュ・メモリ・プログラミング・モード時は、高速オンチップ・オシレータ・クロック(f_{IH})を使用します。

31.3.6 電源

フラッシュ・メモリ・プログラムの電源出力を使用する場合は、VDD端子はフラッシュ・メモリ・プログラムのVDDに、VSS端子はフラッシュ・メモリ・プログラムのGNDに、それぞれ接続してください。

オンボード上の電源を使用する場合は、通常動作モード時に準拠した接続にしてください。


ただしフラッシュ・メモリ・プログラムの書き込みの場合は、オンボード上の電源を使用する場合においても、フラッシュ・メモリ・プログラムの電圧監視をするため、VDD、VSS端子はフラッシュ・メモリ・プログラムのVDD、GNDと必ず接続してください。

31.4 プログラミング方法

31.4.1 シリアル・プログラミング手順

シリアル・プログラミングでコード・フラッシュ・メモリの書き換えを行う流れを示します。

図31-6 コード・フラッシュメモリの操作手順



31.4.2 フラッシュ・メモリ・プログラミング・モード

コード・フラッシュ・メモリの内容をシリアル・プログラミングで書き換えるときは、フラッシュ・メモリ・プログラミング・モードにしてください。フラッシュ・メモリ・プログラミング・モードへ遷移するには、次のようにしてください。

＜専用フラッシュ・メモリ・プログラマを使用してシリアル・プログラミングする場合＞

RL78 マイクロコントローラを専用フラッシュ・メモリ・プログラマと接続します。専用フラッシュ・メモリ・プログラマとの通信により、自動的にフラッシュ・メモリ・プログラミング・モードに遷移します。


＜外部デバイスを使用してシリアル・プログラミングする場合＞

TOOL0端子をロウ・レベルに設定後、リセットを解除します(表31-4 参照)。その後、図31-7に示す①～④の手順でフラッシュ・メモリ・プログラミング・モードへ遷移します。詳細は、RL78 マイクロコントローラ(RL78プロトコルA)プログラマ編アプリケーション・ノート(R01AN0815)を参照してください。

表31-4 リセット解除時のTOOL0端子の動作モードとの関係

TOOL0	動作モード
V _{DD}	通常動作モード
0 V	フラッシュ・メモリ・プログラミング・モード

図31-7 フラッシュ・メモリ・プログラミング・モードへの引き込み



- ① TOOL0端子にロウ・レベルを入力
- ② 外部リセットを解除(その前にPOR, LVDリセットが解除されていること)
- ③ TOOL0端子のロウ・レベルを解除
- ④ UART受信によるボー・レート設定完了

備考 tsuINIT: この区間では、外部リセット解除から100 ms以内に初期設定通信を完了してください。

tsu: TOOL0端子をロウ・レベルにしてから、外部リセットを解除するまでの時間

tHD: 外部リセット解除から、TOOL0端子レベルをロウ・レベルに保持する時間(フラッシュ・ファーム処理時間を除く)。

詳細は、35.10, 36.10 フラッシュ・メモリ・プログラミング・モードの引き込みタイミングを参照してください。

フラッシュ・メモリ・プログラミング・モードには、ワイド・ボルテージ・モードとフルスピード・モードの2つのモードがあります。モード選択は、書き込み時マイコンに供給されている電源電圧値およびフラッシュ・メモリ・プログラミング・モード引き込み時のユーザ・オプション・バ이트の設定情報によって決定されます。

なお、専用フラッシュ・メモリ・プログラマを使用してシリアル・プログラミングする場合は、GUI上で電圧設定を行うことでモードが自動選択されます。

表 31 - 5 プログラミング・モードと書き込み／消去／ベリファイ実行可能電圧

電源電圧 (V _{DD})	フラッシュ・メモリ・プログラミング・モード 引き込み時のオプション・バ이트の設定		フラッシュ書き換えモード
	フラッシュ動作モード	動作周波数 (fCLK)	
2.7 V ≤ V _{DD} ≤ 5.5 V	ブランク状態		フルスピード・モード
	HS (高速メイン)モード	1 MHz ~ 24 MHz	フルスピード・モード
	LS (低速メイン)モード	1 MHz ~ 8 MHz	ワイド・ボルテージ・モード
	LV (低電圧メイン)モード	1 MHz ~ 4 MHz	ワイド・ボルテージ・モード
2.4 V ≤ V _{DD} < 2.7 V	ブランク状態		フルスピード・モード
	HS (高速メイン)モード	1 MHz ~ 16 MHz	フルスピード・モード
	LS (低速メイン)モード	1 MHz ~ 8 MHz	ワイド・ボルテージ・モード
	LV (低電圧メイン)モード	1 MHz ~ 4 MHz	ワイド・ボルテージ・モード
1.8 V ≤ V _{DD} < 2.4 V	ブランク状態		ワイド・ボルテージ・モード
	LS (低速メイン)モード	1 MHz ~ 8 MHz	ワイド・ボルテージ・モード
	LV (低電圧メイン)モード	1 MHz ~ 4 MHz	ワイド・ボルテージ・モード

備考 1. ワイド・ボルテージ・モードとフルスピード・モードを併用した場合でも、書き込み／消去／ベリファイを行ううえで制限事項はありません。

備考 2. 通信コマンドの詳細は、31.4.4 通信コマンドを参照してください。

31.4.3 通信方式

RL78 マイクロコントローラの通信方式は、次のようになります。

表 31 - 6 通信方式

通信方式	Standard 設定 ^{注1}				使用端子
	Port	Speed ^{注2}	Frequency	Multiply Rate	
単線 UART (フラッシュ・メモリ・ プログラマ使用時, また は外部デバイス使用時)	UART	115200 bps, 250000 bps, 500000 bps, 1 Mbps	—	—	TOOL0
専用 UART (外部デバイス使用時)	UART	115200 bps, 250000 bps, 500000 bps, 1 Mbps	—	—	TOOLTxD, TOOLRxD

注1. フラッシュ・メモリ・プログラマのGUI上のStandard設定における設定項目です。

注2. UART通信にはボー・レート誤差のほかに、信号波形の鈍りなどが影響するため、評価のうえ使用してください。

31.4.4 通信コマンド

RL78マイクロコントローラは、表31-7に示すコマンドを介してシリアル・プログラミングを実行します。

専用フラッシュ・メモリ・プログラマまたは外部デバイスからRL78マイクロコントローラへ送られる信号を「コマンド」と呼び、そのコマンドに対応した各機能の処理を行います。詳細は、RL78 マイクロコントローラ (RL78 プロトコルA) プログラマ編アプリケーション・ノート (R01AN0815) を参照してください。

表31-7 フラッシュ・メモリ制御用コマンド

分類	コマンド名称	機能
ベリファイ	Verify	フラッシュ・メモリの指定された領域の内容とプログラマから送信されたデータを比較します。
消去	Block Erase	指定された領域のフラッシュ・メモリを消去します。
ブランクチェック	Block Blank Check	指定されたブロックのフラッシュ・メモリの消去状態をチェックします。
書き込み	Programming	フラッシュ・メモリの指定された領域にデータを書き込みます注。
情報取得	Silicon Signature	RL78 マイクロコントローラ情報 (品名, フラッシュ・メモリ構成, プログラミング用ファームウェア・バージョンなど) を取得します。
	Checksum	指定された領域のチェックサム・データを取得します。
セキュリティ	Security Set	セキュリティ情報を設定します。
	Security Get	セキュリティ情報を取得します。
	Security Release	書き込み禁止設定を解除します。
その他	Reset	通信の同期検出に使用します。
	Baud Rate Set	UART 選択時のボー・レートを設定します。

注 書き込み領域に、すでにデータが書き込まれていないことを確認してください。ブロック消去禁止設定後は消去できないため、データが消去されていない場合は、データを書き込まないでください。

“Silicon Signature” コマンドを実行することで製品情報(品名, ファームウェア・バージョンなど)を取得することができます。

表31-8 シグネチャ・データ一覧, 表31-9 シグネチャ・データ例を示します。

表31-8 シグネチャ・データ一覧

フィールド名	内容	送信バイト数
デバイス・コード	デバイスに割り振られたシリアル番号	3バイト
デバイス名	デバイス名(ASCIIコード)	10バイト
コード・フラッシュ・メモリ領域 最終アドレス	コード・フラッシュ・メモリ領域の最終アドレス (アドレス下位から送信されます。 例. 00000H-03FFFFH (16 KB) → FFH, 3FH, 00H)	3バイト
データ・フラッシュ・メモリ領域 最終アドレス	データ・フラッシュ・メモリ領域の最終アドレス (アドレス下位から送信されます。 例. F1000H-F17FFFH (2 KB) → FFH, 17H, 0FH)	3バイト
ファームウェア・バージョン	プログラミング用ファームウェアのバージョン情報 (バージョンの上位から送信されます。 例. Ver. 1. 23 → 01H, 02H, 03H)	3バイト

表31-9 シグネチャ・データ例

フィールド名	内容	送信バイト数	データ(16進数)
デバイス・コード	RL78 プロトコルA	3バイト	10 00 06
デバイス名	R5F1057A	10バイト	52 = “R” 35 = “5” 46 = “F” 31 = “1” 30 = “0” 35 = “5” 37 = “7” 41 = “A” 20 = “ ” 20 = “ ”
コード・フラッシュ・メモリ領域 最終アドレス	コード・フラッシュ・メモリ領域 00000H-03FFFFH (16 KB)	3バイト	FFH 3FH 00H
データ・フラッシュ・メモリ領域 最終アドレス	データ・フラッシュ・メモリ領域 F1000H-F17FFFH (2 KB)	3バイト	FFH 17H 0FH
ファームウェア・バージョン	Ver. 1. 23	3バイト	01 02 03

31.5 PG-FP6使用時の各コマンド処理時間(参考値)

専用フラッシュ・メモリ・プログラマとして PG-FP6 を使用した場合の各コマンド処理時間(参考値)を次に示します。

表31 - 10 PG-FP6使用時の各コマンド処理時間(参考値)

PG-FP6のコマンド	Port: TOOL0 (UART)
	Speed: 1M bps
	16 Kバイト
消去	1 s
書き込み	1.4 s
ベリファイ	1.5 s
消去後, 書き込み	1.5 s

備考 コマンド処理時間(参考値)はTYP.値です。次に条件を示します。

Port: TOOL0 (単線UART)

Speed: 1,000,000 bps

Mode: フルスピード・モード (フラッシュ動作モード : HS (高速メイン)モード)

31.6 セルフ・プログラミング

RL78 マイクロコントローラは、ユーザ・プログラムでフラッシュ・メモリの書き換えを行うためのセルフ・プログラミング機能をサポートしています。この機能はフラッシュ・セルフ・プログラミング・ライブラリを利用することにより、ユーザ・アプリケーションでフラッシュ・メモリの書き換えが可能となるので、フィールドでのプログラムのアップグレードなどができるようになります。

注意1. CPUがサブシステム・クロック (f_{SUB})動作時の場合、セルフ・プログラミング機能は使用できません。

注意2. セルフ・プログラミング中に割り込みを禁止するためには、通常動作モード時と同様に、DI命令によりIEフラグがクリア(0)されている状態でフラッシュ・セルフ・プログラミング・ライブラリを実行してください。割り込みを許可する場合は、EI命令によりIEフラグがセット(1)されている状態で、受け付ける割り込みの割り込みマスク・フラグをクリア(0)して、フラッシュ・セルフ・プログラミング・ライブラリを実行してください。

注意3. セルフ・プログラミング中は、高速オンチップ・オシレータを動作させておく必要があります。高速オンチップ・オシレータを停止させている場合は、高速オンチップ・オシレータ・クロック動作(HIOSTOP = 0)させ、65 μs 経過後にフラッシュ・セルフ・プログラミング・ライブラリを実行してください。また、中速オンチップ・オシレータは停止(MIOEN = 0)させ、メイン・オンチップ・オシレータ・クロック(f_{OCO})は高速オンチップ・オシレータを選択(MCM1 = 0)してください。

注意4. フラッシュ・メモリを書き換える際、フラッシュ動作モードレジスタ (FLMODE レジスタ)は変更しないでください。また、レギュレータ・モード制御レジスタ (PMMC)のMCSELビットは0で書き換えてください。

備考1. セルフ・プログラミング機能の詳細は、RL78 マイクロコントローラ フラッシュ・セルフ・プログラミング・ライブラリ Type01 ユーザーズ・マニュアル(R01US0050)を参照してください。

備考2. セルフ・プログラミングの実行処理時間に関してはフラッシュ・セルフ・プログラミング・ライブラリのツールに付属している使用上の留意点を参照してください。

また、セルフ・プログラミング機能には、フラッシュ・メモリ・プログラミング・モードによるワイド・ボルテージ・モードとフルスピード・モードの2つのモードがあります。

オプション・バイト000C2HのCMODE1, CMODE0で設定したフラッシュの動作モードに合わせて、いずれかのモードを設定してください。

HS (高速メイン)モード設定時はフルスピード・モードに、LS (低速メイン)モードおよびLV (低電圧メイン)モード設定時はワイド・ボルテージ・モードに設定してください。


当社提供のフラッシュ・セルフ・プログラミング・ライブラリの関数“FSL_Init”実行時に、引数である“fsl_flash_voltage_u08”が00Hであればフルスピード・モードに、00H以外であればワイド・ボルテージ・モードに設定されます。

備考 ワイド・ボルテージ・モードとフルスピード・モードを併用した場合でも、書き込み／消去／ベリファイを行ううえで制限事項はありません。

31.6.1 セルフ・プログラミング手順

フラッシュ・セルフ・プログラミング・ライブラリを利用してフラッシュ・メモリの書き換えを行う流れを示します。

図31-8 セルフ・プログラミング(フラッシュ・メモリの書き換え)の流れ



31.6.2 ブート・スワップ機能

セルフ・プログラミングにてブート領域の書き換え中に、電源の瞬断などにより書き換えが失敗した場合、ブート領域のデータが壊れて、リセットによるプログラムの再スタートや、再書き込みができなくなります。


この問題を回避するために、ブート・スワップ機能があります。

セルフ・プログラミングにてブート・プログラム領域であるブート・クラスタ0^注の消去を行う前に、あらかじめ新しいブート・プログラムをブート・クラスタ1に書き込んでおきます。ブート・クラスタ1への書き込みが正常終了したら、RL78 マイクロコントローラ内蔵のファームウェアのセット・インフォメーション機能で、このブート・クラスタ1とブート・クラスタ0をスワップし、ブート・クラスタ1をブート領域にします。このあと、本来の領域であるブート・クラスタ0へ消去や書き込みを行います。

これによって領域の書き換え中に電源瞬断が発生しても、次のリセット・スタートは、スワップ対象のブート・クラスタ1からブートを行うため、正常にプログラムが動作します。

注 ブート・クラスタは4Kバイトの領域で、ブート・スワップによりブート・クラスタ0とブート・クラスタ1を置換します。

図31-9 ブート・スワップ機能




この図の例では、次のようになっています。

ブート・クラスタ0：ブート・スワップ前のブート領域です。

ブート・クラスタ1：ブート・スワップ後のブート領域です。

図31-10 ブート・スワップの実行例




31.6.3 フラッシュ・シールド・ウインドウ機能

セルフ・プログラミング時のセキュリティ機能の一つとして、フラッシュ・シールド・ウインドウ機能があります。フラッシュ・シールド・ウインドウ機能は、指定したウインドウ範囲以外の書き込みおよび消去を、セルフ・プログラミング時のみ禁止にするセキュリティ機能です。

ウインドウ範囲は、スタート・ブロックとエンド・ブロックを指定することで設定できます。ウインドウ範囲の指定は、シリアル・プログラミングおよびセルフ・プログラミングの両方で設定／変更できます。

ウインドウ範囲以外の領域は、セルフ・プログラミング時には書き込み／消去禁止となります。ただし、シリアル・プログラミング時にはウインドウとして指定した範囲外にも書き込み／消去可能です。

図31-11 フラッシュ・シールド・ウインドウの設定例
(スタート・ブロック：04H, エンド・ブロック：06Hの場合)



注意1. フラッシュ・シールド・ウインドウのウインドウ範囲内にブート・クラスタ0の書き換え禁止領域が重なる場合は、ブート・クラスタ0の書き換え禁止が優先されます。

注意2. フラッシュ・シールド・ウインドウはコード・フラッシュのみ設定可能です(データ・フラッシュは対応していません)。

表31-11 フラッシュ・シールド・ウインドウ機能の設定／変更方法とコマンドの関係

プログラミング条件	ウインドウ範囲の設定／変更方法	実行コマンド	
		ブロック消去	書き込み
セルフ・プログラミング時	フラッシュ・セルフ・プログラミング・ライブラリで、ウインドウの先頭ブロック、最終ブロックを指定する	ウインドウ範囲内のみブロック消去できる	ウインドウ範囲内のみ書き込みできる
シリアル・プログラミング時	専用フラッシュ・メモリ・プログラマのGUI上などで、ウインドウの先頭ブロック、最終ブロックを指定する	ウインドウ範囲外もブロック消去可能	ウインドウ範囲外も書き込み可能

備考 シリアル・プログラミング時の書き込み／消去を禁止したい場合には、31.7 セキュリティ設定を参照してください。

31.7 セキュリティ設定

RL78マイクロコントローラは、フラッシュ・メモリに書かれたユーザ・プログラムの書き換えを禁止するセキュリティ機能をサポートしており、第三者によるプログラムの改ざん防止などに対応可能となっています。

Security Setコマンドを使用することにより、次の操作をすることができます。

- ブロック消去禁止

シリアル・プログラミング時に、フラッシュ・メモリ内のブロック消去コマンドの実行を禁止します。ただし、セルフ・プログラミング時でのブロック消去は可能です。

- 書き込み禁止

シリアル・プログラミング時に、フラッシュ・メモリ内の全ブロックに対しての書き込みコマンドの実行を禁止にします。ただし、セルフ・プログラミング時での書き込みは可能です。

書き込み禁止を設定後、Security Releaseコマンドによる解除はリセットで有効になります。

- ブート・クラスタ0の書き換え禁止

フラッシュ・メモリ内のブート・クラスタ0 (00000H-00FFFFH)に対して、ブロック消去コマンド、書き込みコマンドの実行を禁止します。

出荷時の初期状態では、ブロック消去／書き込み／ブート・クラスタ0の書き換えはすべて許可になっています。セキュリティは、シリアル・プログラミングのみで設定できます。(セルフ・プログラミングで設定できません)。各セキュリティ設定に関しては、同時に組み合わせて使用できます。

RL78 マイクロコントローラのセキュリティ機能を有効にした場合の、消去、書き込みコマンドの関係を表 31 - 12に示します。

注意 ただし、フラッシュ・ライタのセキュリティ機能はセルフ・プログラミングに対応していません。

備考 セルフ・プログラミング時の書き込み／消去を禁止したい場合には、フラッシュ・シールド・ウィンドウ機能を使います(詳細は31.6.3を参照)。

表31 - 12 セキュリティ機能有効時とコマンドの関係

(1) シリアル・プログラミング時

有効なセキュリティ	実行コマンド	
	ブロック消去	書き込み
ブロック消去禁止	ブロック消去できない	書き込みできる注
書き込み禁止	ブロック消去できる	書き込みできない
ブート・クラスタ0の書き換え禁止	ブート・クラスタ0は消去できない	ブート・クラスタ0は書き込みできない

注 書き込み領域に、すでにデータが書き込まれていないことを確認してください。ブロック消去禁止設定後は消去できないため、データが消去されていない場合は、データを書き込まないでください。

(2) セルフ・プログラミング時

有効なセキュリティ	実行コマンド	
	ブロック消去	書き込み
ブロック消去禁止	ブロック消去できる	書き込みできる
書き込み禁止		
ブート・クラスタ0の書き換え禁止	ブート・クラスタ0は消去できない	ブート・クラスタ0は書き込みできない

備考 セルフ・プログラミング時の書き込み／消去を禁止したい場合には、フラッシュ・シールド・ウィンドウ機能を使います（詳細は31.6.3を参照）。

表31 - 13 各プログラミング・モード時のセキュリティ設定方法

(1) シリアル・プログラミング時

セキュリティ	セキュリティ設定方法	セキュリティ設定を無効にする方法
ブロック消去禁止	専用フラッシュ・メモリ・プログラムの GUI上などで設定する	設定後、無効にできない
書き込み禁止		専用フラッシュ・メモリ・プログラムの GUI上などで設定する
ブート・クラスタ0の書き換え禁止		設定後、無効にできない

注意 「書き込み禁止」設定の解除は、「ブロック消去禁止」、「ブート・クラスタ0の書き換え禁止」に設定されていない状態で、かつコード・フラッシュ領域、データ・フラッシュ領域がブランクの場合でのみ可能です。

31.8 データ・フラッシュ

31.8.1 データ・フラッシュの概要

データ・フラッシュの概要は次のとおりです。

- データ・フラッシュ・ライブラリを利用することにより、ユーザ・プログラムでデータ・フラッシュ・メモリの書き換えが可能。詳細は、「RL78ファミリ データ・フラッシュ・ライブラリ Type04」を参照してください。
- 専用フラッシュ・メモリ・プログラマや外部デバイスによるシリアル・プログラミングでも書き換え可能
- データ・フラッシュは、1ブロック = 1 Kバイト単位で消去
- データ・フラッシュは、8ビット単位でのみアクセス可能
- データ・フラッシュは、CPU命令で直接読み出し可能
- データ・フラッシュの書き換え中に、コード・フラッシュからの命令実行は可能(バックグラウンド・オペレーション(BGO)対応)
- データ・フラッシュは、データ専用領域のため、データ・フラッシュからの命令実行は禁止
- コード・フラッシュの書き換え中(セルフ・プログラミング時)に、データ・フラッシュにアクセスすることは禁止
- データ・フラッシュの書き換え中に、DFLCTLレジスタを操作することは禁止
- データ・フラッシュの書き換え中に、STOPモード状態に移移することは禁止

注意1. リセット解除後、データ・フラッシュは停止状態です。データ・フラッシュ使用時はデータ・フラッシュ・コントロール・レジスタ(DFLCTL)を必ず設定してください。

注意2. データ・フラッシュの書き換え中は、高速オンチップ・オシレータを動作させておく必要があります。高速オンチップ・オシレータを停止させている場合は、高速オンチップ・オシレータ・クロックを動作(HIOSTOP = 0)させ、65 μ s経過後にデータ・フラッシュ・ライブラリを実行してください。

備考 フラッシュ・メモリ・プログラミング・モードに関しては、31.6 セルフ・プログラミングを参照してください。

31.8.2 データ・フラッシュを制御するレジスタ

31.8.2.1 データ・フラッシュ・コントロール・レジスタ (DFLCTL)

データ・フラッシュへのアクセス許可／禁止を設定するレジスタです。
DFLCTLレジスタは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
リセット信号の発生により、00Hになります。

図 31 - 12 データ・フラッシュ・コントロール・レジスタ (DFLCTL)のフォーマット

アドレス : F0090H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
DFLCTL	0	0	0	0	0	0	0	DFLEN
DFLEN	データ・フラッシュのアクセス制御							
0	データ・フラッシュのアクセス禁止							
1	データ・フラッシュのアクセス許可							

注意 データ・フラッシュの書き換え中に、DFLCTLレジスタを操作することは禁止です。

31.8.3 データ・フラッシュへのアクセス手順

リセット解除後の初期状態では、データ・フラッシュは停止状態であり、そのままではアクセス(リードおよびプログラミング)はできません。アクセスするには以下の手順を行ってください。

- ①データ・フラッシュ・コントロール・レジスタ(DFLCTL)のビット0(DFLEN)に“1”を書き込む。
- ②ソフトウェア・タイマなどでセットアップ時間をウエイトする。
セットアップ時間はメイン・クロックの各モードによって異なります。
＜各メイン・クロック・モードでのセットアップ時間＞
 - HS (高速メイン)モード時 : 5 μ s
 - LS (低速メイン)モード時 : 720 ns
 - LP (低電力メイン)モード時 : 720 ns
 - LV (低電圧メイン)モード時 : 10 μ s
- ③セットアップ時間のウエイト完了後、データ・フラッシュはアクセス可能となります。

注意1. セットアップ時間中は、データ・フラッシュへのアクセス禁止です。

注意2. セットアップ時間中にSTOPモードに移行することは禁止です。セットアップ時間中にSTOPモードに移行する場合は、DFLEN = 0に設定してから、STOP命令を実行してください。

注意3. データ・フラッシュの書き換え中は、高速オンチップ・オシレータを動作させておく必要があります。高速オンチップ・オシレータを停止させている場合は、高速オンチップ・オシレータ・クロックを動作(HIOSTOP = 0)させ、65 μ s経過後にデータ・フラッシュ・ライブラリを実行してください。


第32章 オンチップ・デバッグ機能

32.1 E1オンチップデバッグエミュレータとの接続

RL78マイクロコントローラは、オンチップ・デバッグ対応のE1オンチップデバッグエミュレータを介して、ホスト・マシンとの通信を行う場合、 V_{DD} 、 $\overline{\text{RESET}}$ 、TOOL0、 V_{SS} 端子を使用します。シリアル通信としては、TOOL0端子を使用した単線UARTを使用します。

注意 RL78マイクロコントローラには開発／評価用にオンチップ・デバッグ機能が搭載されています。オンチップ・デバッグ機能を使用した場合、フラッシュ・メモリの保証書き換え回数を超えてしまう可能性があります。製品の信頼性が保証できませんので、量産用の製品には本機能を使用しないでください。オンチップ・デバッグ機能を使用した製品については、クレーム受け付け対象外となります。

図32-1 E1オンチップデバッグエミュレータとの接続例



注1. シリアル・プログラミング時、点線部の接続は必要ありません。

注2. ターゲット・システム上のリセット回路にバッファがなく、抵抗やコンデンサのみでリセット信号を生成する場合、このプルアップは必要ありません。

注意 リセット信号の出力がN-chオープン・ドレインのバッファ（出力抵抗が100Ω以下）を想定した回路例です。

32.2 オンチップ・デバッグ・セキュリティ ID

RL78 マイクロコントローラは、第三者からメモリの内容を読み取られないようにするために、フラッシュ・メモリの000C3Hにオンチップ・デバッグ動作制御ビット(第30章 オプション・バイトを参照)を、000C4H-000CDHにオンチップ・デバッグ・セキュリティ ID設定領域を用意しています。

セルフ・プログラミング時にブート・スワップ動作を使用する場合は、000C3H、000C4H-000CDHと010C3H、010C4H-010CDHが切り替わるので、あらかじめ010C3H、010C4H-010CDHにも同じ値を設定してください。

表32-1 オンチップ・デバッグ・セキュリティ ID

アドレス	オンチップ・デバッグ・セキュリティ IDコード
000C4H-000CDH	10バイトの任意のIDコード
010C4H-010CDH	


32.3 ユーザ資源の確保

RL78 マイクロコントローラとE1オンチップデバッグエミュレータとの通信、または各デバッグ機能を実現するためには、メモリ空間の確保を事前に行う必要があります。また、当社製アセンブラ、コンパイラを使用している場合は、リンク・オプションで設定することもできます。

(1) メモリ空間の確保

図32-2のグレーで示す領域はデバッグ用のモニタ・プログラムを組み込むために、ユーザ・プログラムやデータを配置できない空間です。オンチップ・デバッグ機能を使用する場合は、この空間を使用しないように領域を確保する必要があります。また、ユーザ・プログラム内でこの空間を書き換えないようにする必要があります。

図32-2 デバッグ用モニタ・プログラムが配置されるメモリ空間



注1. リアルタイムRAMモニタ (RRM)機能, Dynamic Memory Modification (DMM)機能を使用しない場合は256バイトになります。

注2. デバッグ時、リセット・ベクタはモニタ・プログラムの配置アドレスに書き換えられます。

注3. この領域はスタック領域の直下に配置されるため、スタックの増減によりデバッグ用スタック領域のアドレスも変動します。つまり使用するスタック領域に対し、4バイト余分に消費します。
セルフ・プログラミングを行う場合は、12バイト余分に消費します。

32.4 使用上の注意事項

RL78/G11はエミュレータのトレース機能に対応していません。

第33章 10進補正(BCD)回路

33.1 10進補正回路の機能

BCDコード(2進化10進数)とBCDコード(2進化10進数)の加減算結果を、BCDコード(2進化10進数)で求めることができます。

Aレジスタをオペランドに持つ加減算命令を行ったあと、さらにBCD補正結果レジスタ(BCDADJ)を加減算することで10進補正演算結果が求められます。

33.2 10進補正回路で使用するレジスタ

10進補正回路は、次のレジスタを使用します。

- BCD補正結果レジスタ(BCDADJ)

33.2.1 BCD補正結果レジスタ(BCDADJ)

BCDADJレジスタには、Aレジスタをオペランドにもつ加減算命令によって、BCDコードで加減算結果を求めるための補正值が格納されます。

また、BCDADJレジスタの読み出し値は、読み出し時のAレジスタとCYフラグおよびACフラグの値によって変わります。

BCDADJレジスタは、8ビット・メモリ操作命令で読み出します。

リセット信号の発生により、不定になります。

図33-1 BCD補正結果レジスタ(BCDADJ)のフォーマット

アドレス : F00FEH	リセット時 : 不定	R						
略号	7	6	5	4	3	2	1	0
BCDADJ								

33.3 10進補正回路の動作

10進補正回路の基本動作を次に示します。

(1) 加算 BCDコード値とBCDコード値の加算結果を、BCDコード値で求める

- ①加算したいBCDコード値(被加算値)をAレジスタに格納する。
- ②Aレジスタと第2オペランドの値(もう1つの加算したいBCDコード値、加算値)を、そのまま2進数で加算することにより、2進数での演算結果がAレジスタに格納され、補正値がBCD補正結果レジスタ(BCDADJ)に格納される。
- ③Aレジスタ(2進数での加算結果)とBCDADJレジスタの値(補正値)を2進数で加算することにより10進補正演算を行い、AレジスタとCYフラグに補正結果が格納される。

注意 BCDADJレジスタの読み出し値は、読み出し時のAレジスタとCYフラグおよびACフラグの値によって変わります。そのため、②の命令のあとは、他の命令を行わずに③の命令を実施してください。割り込み許可状態でBCD補正を行う場合は、割り込み関数内でAレジスタの退避、復帰が必要となります。PSW (CYフラグ、ACフラグ)は、RETI命令によって復帰されます。

例を次に示します。

例1 $99 + 89 = 188$

命令			Aレジスタ	CYフラグ	ACフラグ	BCDADJレジスタ
MOV	A, #99H	; ①	99H	—	—	—
ADD	A, #89H	; ②	22H	1	1	66H
ADD	A, !BCDADJ	; ③	88H	1	0	—

例2 $85 + 15 = 100$

命令			Aレジスタ	CYフラグ	ACフラグ	BCDADJレジスタ
MOV	A, #85H	; ①	85H	—	—	—
ADD	A, #15H	; ②	9AH	0	0	66H
ADD	A, !BCDADJ	; ③	00H	1	1	—

例3 $80 + 80 = 160$

命令			Aレジスタ	CYフラグ	ACフラグ	BCDADJレジスタ
MOV	A, #80H	; ①	80H	—	—	—
ADD	A, #80H	; ②	00H	1	0	60H
ADD	A, !BCDADJ	; ③	60H	1	0	—

(2) 減算 BCDコード値からBCDコード値の減算結果を、BCDコード値で求める

- ①減算されるBCDコード値(被減算値)をAレジスタに格納する。
- ②Aレジスタから第2オペランドの値(減算するBCDコード値, 減算値)を、そのまま2進数で減算することにより、2進数での演算結果がAレジスタに格納され、補正值がBCD補正結果レジスタ(BCDADJ)に格納される。
- ③Aレジスタ(2進数での減算結果)からBCDADJレジスタの値(補正值)を2進数で減算することにより10進補正演算を行い、AレジスタとCYフラグに補正結果が格納される。

注意 BCDADJレジスタの読み出し値は、読み出し時のAレジスタとCYフラグおよびACフラグの値によって変わります。そのため、②の命令のあとは、他の命令を行わずに③の命令を実施してください。割り込み許可状態でBCD補正を行う場合は、割り込み関数内でAレジスタの退避、復帰が必要となります。PSW (CYフラグ, ACフラグ)は、RETI命令によって復帰されます。

例を次に示します。

例 91 - 52 = 39

命令			Aレジスタ	CYフラグ	ACフラグ	BCDADJレジスタ
MOV	A, #91H	; ①	91H	—	—	—
SUB	A, #52H	; ②	3FH	0	1	06H
SUB	A, !BCDADJ	; ③	39H	0	0	—

第34章 命令セットの概要

RL78 マイクロコントローラの命令セットを一覧表にして示します。なお、各命令の詳細な動作および機械語 (命令コード)については、RL78ファミリ ユーザーズ・マニュアル ソフトウェア編(R01US0015)を参照してください。

34.1 凡例

34.1.1 オペランドの表現形式と記述方法

各命令のオペランド欄には、その命令のオペランド表現形式に対する記述方法に従ってオペランドを記述しています(詳細は、アセンブラ仕様によります)。記述方法の中で複数個あるものは、それらの要素の1つを選択します。大文字で書かれた英字および#, !, !!, \$, \$!, [,], ES:の記号はキーワードであり、そのまま記述します。記号の説明は、次のとおりです。

- #: イミディエイト・データ指定
- !: 16ビット絶対アドレス指定
- !!: 20ビット絶対アドレス指定
- \$: 8ビット相対アドレス指定
- \$!: 16ビット相対アドレス指定
- [: 間接アドレス指定
- ES: 拡張アドレス指定

イミディエイト・データのときは、適当な数値またはラベルを記述します。ラベルで記述する際も#, !, !!, \$, \$!, [,], ES:記号は必ず記述してください。

また、オペランドのレジスタの記述形式r, rpには、機能名称(X, A, Cなど)、絶対名称(表34-1の中のカッコ内の名称, R0, R1, R2など)のいずれの形式でも記述可能です。

表34-1 オペランドの表現形式と記述方法

表現形式	記述方法
r	X(R0), A(R1), C(R2), B(R3), E(R4), D(R5), L(R6), H(R7)
rp	AX(RP0), BC(RP1), DE(RP2), HL(RP3)
sfr	特殊機能レジスタ略号(SFR略号) FFF00H-FFFFFH
sfrp	特殊機能レジスタ略号(16ビット操作可能なSFR略号。偶数アドレスのみ注) FFF00H-FFFFFH
saddr	FFE20H-FFF1FH イミディエイト・データまたはラベル
saddrp	FFE20H-FFF1FH イミディエイト・データまたはラベル(偶数アドレスのみ注)
addr20	00000H-FFFFFH イミディエイト・データまたはラベル
addr16	0000H-FFFFH イミディエイト・データまたはラベル(16ビット・データ時は偶数アドレスのみ注)
addr5	0080H-00BFH イミディエイト・データまたはラベル(偶数アドレスのみ)
word	16ビット・イミディエイト・データまたはラベル
byte	8ビット・イミディエイト・データまたはラベル
bit	3ビット・イミディエイト・データまたはラベル
RBn	RB0-RB3

注 奇数アドレスを指定した場合はビット0が“0”になります。

備考 特殊機能レジスタは、オペランドsfrに略号で記述することができます。特殊機能レジスタの略号は表3-5 SFR一覧を参照してください。

拡張特殊機能レジスタは、オペランド!addr16に略号で記述することができます。拡張特殊機能レジスタの略号は表3-6 拡張機能レジスタ(2nd SFR)一覧を参照してください。

34.1.2 オペレーション欄の説明

各命令のオペレーション欄には、その命令実行時の動作を次の記号を用いて表します。

表 34 - 2 オペレーション欄の記号

記号	機能
A	Aレジスタ : 8ビット・アキュムレータ
X	Xレジスタ
B	Bレジスタ
C	Cレジスタ
D	Dレジスタ
E	Eレジスタ
H	Hレジスタ
L	Lレジスタ
ES	ESレジスタ
CS	CSレジスタ
AX	AXレジスタ・ペア : 16ビット・アキュムレータ
BC	BCレジスタ・ペア
DE	DEレジスタ・ペア
HL	HLレジスタ・ペア
PC	プログラム・カウンタ
SP	スタック・ポインタ
PSW	プログラム・ステータス・ワード
CY	キャリー・フラグ
AC	補助キャリー・フラグ
Z	ゼロ・フラグ
RBS	レジスタ・バンク選択フラグ
IE	割り込み要求許可フラグ
()	() 内のアドレスまたはレジスタの内容で示されるメモリの内容
X _H , X _L	16ビット・レジスタの場合はX _H =上位8ビット, X _L =下位8ビット
X _S , X _H , X _L	20ビット・レジスタの場合はX _S (ビット19-16), X _H (ビット15-8), X _L (ビット7-0)
∧	論理積(AND)
∨	論理和(OR)
⊖	排他的論理和(exclusive OR)
—	反転データ
addr5	16ビット・イミディエト・データ(0080H-00BFHの偶数アドレスのみ)
addr16	16ビット・イミディエト・データ
addr20	20ビット・イミディエト・データ
jdisp8	符号付き8ビット・データ(ディスプレイースメント値)
jdisp16	符号付き16ビット・データ(ディスプレイースメント値)

34.1.3 フラグ動作欄の説明

各命令のフラグ欄には、その命令実行時のフラグの変化を下記の記号を用いて表す。

表 34 - 3 フラグ欄の記号

記号	フラグ変化
(ブランク)	変化なし
0	0にクリアされる
1	1にセットされる
×	結果にしたがってセット／リセットされる
R	以前に退避した値がリストアされる

34.1.4 PREFIX 命令

ES: で示される命令は、PREFIX 命令コードを頭に付けることで、アクセスできるデータ領域を F0000H-FFFFFFH の 64 Kバイト空間から、ES レジスタの値を付加した 00000H-FFFFFFH の 1 Mバイト空間に拡張します。PREFIX 命令コードは対象となる命令の先頭に付けることで、PREFIX 命令コード直後の 1 命令だけを ES レジスタの値を付加したアドレスとして実行します。

なお、PREFIX 命令コードと直後の 1 命令の間に割り込みや DTC 転送を受け付けることはありません。

表 34 - 4 PREFIX 命令コードの使用例

命令	命令コード				
	1	2	3	4	5
MOV !addr16, #byte	CFH	!addr16		#byte	—
MOV ES:!addr16, #byte	11H	CFH	!addr16		#byte
MOV A, [HL]	8BH	—	—	—	—
MOV A, ES:[HL]	11H	8BH	—	—	—

注意 ES レジスタの値は、PREFIX 命令を実行するまでに MOV ES, Aなどで事前に設定しておいてください。

34.2 オペレーション一覧

表34 - 5 オペレーション一覧(1/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット・データ転送	MOV	r, #byte	2	1	—	$r \leftarrow \text{byte}$			
		PSW, #byte	3	3	—	$\text{PSW} \leftarrow \text{byte}$	x	x	x
		CS, #byte	3	1	—	$\text{CS} \leftarrow \text{byte}$			
		ES, #byte	2	1	—	$\text{ES} \leftarrow \text{byte}$			
		!addr16, #byte	4	1	—	$(\text{addr16}) \leftarrow \text{byte}$			
		ES:!addr16, #byte	5	2	—	$(\text{ES}, \text{addr16}) \leftarrow \text{byte}$			
		saddr, #byte	3	1	—	$(\text{saddr}) \leftarrow \text{byte}$			
		sfr, #byte	3	1	—	$\text{sfr} \leftarrow \text{byte}$			
		[DE+byte], #byte	3	1	—	$(\text{DE} + \text{byte}) \leftarrow \text{byte}$			
		ES:[DE+byte], #byte	4	2	—	$((\text{ES}, \text{DE}) + \text{byte}) \leftarrow \text{byte}$			
		[HL+byte], #byte	3	1	—	$(\text{HL} + \text{byte}) \leftarrow \text{byte}$			
		ES:[HL+byte], #byte	4	2	—	$((\text{ES}, \text{HL}) + \text{byte}) \leftarrow \text{byte}$			
		[SP+byte], #byte	3	1	—	$(\text{SP} + \text{byte}) \leftarrow \text{byte}$			
		word[B], #byte	4	1	—	$(\text{B} + \text{word}) \leftarrow \text{byte}$			
		ES:word[B], #byte	5	2	—	$((\text{ES}, \text{B}) + \text{word}) \leftarrow \text{byte}$			
		word[C], #byte	4	1	—	$(\text{C} + \text{word}) \leftarrow \text{byte}$			
		ES:word[C], #byte	5	2	—	$((\text{ES}, \text{C}) + \text{word}) \leftarrow \text{byte}$			
		word[BC], #byte	4	1	—	$(\text{BC} + \text{word}) \leftarrow \text{byte}$			
		ES:word[BC], #byte	5	2	—	$((\text{ES}, \text{BC}) + \text{word}) \leftarrow \text{byte}$			
		A, r 注3	1	1	—	$\text{A} \leftarrow r$			
		r, A 注3	1	1	—	$r \leftarrow \text{A}$			
		A, PSW	2	1	—	$\text{A} \leftarrow \text{PSW}$			
		PSW, A	2	3	—	$\text{PSW} \leftarrow \text{A}$	x	x	x
		A, CS	2	1	—	$\text{A} \leftarrow \text{CS}$			
		CS, A	2	1	—	$\text{CS} \leftarrow \text{A}$			
		A, ES	2	1	—	$\text{A} \leftarrow \text{ES}$			
		ES, A	2	1	—	$\text{ES} \leftarrow \text{A}$			
		A, !addr16	3	1	4	$\text{A} \leftarrow (\text{addr16})$			
		A, ES:!addr16	4	2	5	$\text{A} \leftarrow (\text{ES}, \text{addr16})$			
		!addr16, A	3	1	—	$(\text{addr16}) \leftarrow \text{A}$			
		ES:!addr16, A	4	2	—	$(\text{ES}, \text{addr16}) \leftarrow \text{A}$			
		A, saddr	2	1	—	$\text{A} \leftarrow (\text{saddr})$			
		saddr, A	2	1	—	$(\text{saddr}) \leftarrow \text{A}$			

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. $r = \text{A}$ を除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表 34 - 5 オペレーション一覧 (2/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット・データ転送	MOV	A, sfr	2	1	—	$A \leftarrow \text{sfr}$			
		sfr, A	2	1	—	$\text{sfr} \leftarrow A$			
		A, [DE]	1	1	4	$A \leftarrow (\text{DE})$			
		[DE], A	1	1	—	$(\text{DE}) \leftarrow A$			
		A, ES:[DE]	2	2	5	$A \leftarrow (\text{ES}, \text{DE})$			
		ES:[DE], A	2	2	—	$(\text{ES}, \text{DE}) \leftarrow A$			
		A, [HL]	1	1	4	$A \leftarrow (\text{HL})$			
		[HL], A	1	1	—	$(\text{HL}) \leftarrow A$			
		A, ES:[HL]	2	2	5	$A \leftarrow (\text{ES}, \text{HL})$			
		ES:[HL], A	2	2	—	$(\text{ES}, \text{HL}) \leftarrow A$			
		A, [DE+byte]	2	1	4	$A \leftarrow (\text{DE} + \text{byte})$			
		[DE+byte], A	2	1	—	$(\text{DE} + \text{byte}) \leftarrow A$			
		A, ES:[DE+byte]	3	2	5	$A \leftarrow ((\text{ES}, \text{DE}) + \text{byte})$			
		ES:[DE+byte], A	3	2	—	$((\text{ES}, \text{DE}) + \text{byte}) \leftarrow A$			
		A, [HL+byte]	2	1	4	$A \leftarrow (\text{HL} + \text{byte})$			
		[HL+byte], A	2	1	—	$(\text{HL} + \text{byte}) \leftarrow A$			
		A, ES:[HL+byte]	3	2	5	$A \leftarrow ((\text{ES}, \text{HL}) + \text{byte})$			
		ES:[HL+byte], A	3	2	—	$((\text{ES}, \text{HL}) + \text{byte}) \leftarrow A$			
		A, [SP+byte]	2	1	—	$A \leftarrow (\text{SP} + \text{byte})$			
		[SP+byte], A	2	1	—	$(\text{SP} + \text{byte}) \leftarrow A$			
		A, word[B]	3	1	4	$A \leftarrow (\text{B} + \text{word})$			
		word[B], A	3	1	—	$(\text{B} + \text{word}) \leftarrow A$			
		A, ES:word[B]	4	2	5	$A \leftarrow ((\text{ES}, \text{B}) + \text{word})$			
		ES:word[B], A	4	2	—	$((\text{ES}, \text{B}) + \text{word}) \leftarrow A$			
		A, word[C]	3	1	4	$A \leftarrow (\text{C} + \text{word})$			
		word[C], A	3	1	—	$(\text{C} + \text{word}) \leftarrow A$			
		A, ES:word[C]	4	2	5	$A \leftarrow ((\text{ES}, \text{C}) + \text{word})$			
		ES:word[C], A	4	2	—	$((\text{ES}, \text{C}) + \text{word}) \leftarrow A$			
		A, word[BC]	3	1	4	$A \leftarrow (\text{BC} + \text{word})$			
		word[BC], A	3	1	—	$(\text{BC} + \text{word}) \leftarrow A$			
		A, ES:word[BC]	4	2	5	$A \leftarrow ((\text{ES}, \text{BC}) + \text{word})$			
		ES:word[BC], A	4	2	—	$((\text{ES}, \text{BC}) + \text{word}) \leftarrow A$			

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表 34 - 5 オペレーション一覧 (3/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット・データ転送	MOV	A, [HL+B]	2	1	4	$A \leftarrow (HL + B)$			
		[HL+B], A	2	1	—	$(HL + B) \leftarrow A$			
		A, ES:[HL+B]	3	2	5	$A \leftarrow ((ES, HL) + B)$			
		ES:[HL+B], A	3	2	—	$((ES, HL) + B) \leftarrow A$			
		A, [HL+C]	2	1	4	$A \leftarrow (HL + C)$			
		[HL+C], A	2	1	—	$(HL + C) \leftarrow A$			
		A, ES:[HL+C]	3	2	5	$A \leftarrow ((ES, HL) + C)$			
		ES:[HL+C], A	3	2	—	$((ES, HL) + C) \leftarrow A$			
		X, !addr16	3	1	4	$X \leftarrow (addr16)$			
		X, ES:!addr16	4	2	5	$X \leftarrow (ES, addr16)$			
		X, saddr	2	1	—	$X \leftarrow (saddr)$			
		B, !addr16	3	1	4	$B \leftarrow (addr16)$			
		B, ES:!addr16	4	2	5	$B \leftarrow (ES, addr16)$			
		B, saddr	2	1	—	$B \leftarrow (saddr)$			
		C, !addr16	3	1	4	$C \leftarrow (addr16)$			
		C, ES:!addr16	4	2	5	$C \leftarrow (ES, addr16)$			
		C, saddr	2	1	—	$C \leftarrow (saddr)$			
		ES, saddr	3	1	—	$ES \leftarrow (saddr)$			
	XCH	A, r 注3	1 (r = X) 2 (r = X 以外)	1	—	$A \leftrightarrow r$			
		A, !addr16	4	2	—	$A \leftrightarrow (addr16)$			
		A, ES:!addr16	5	3	—	$A \leftrightarrow (ES, addr16)$			
		A, saddr	3	2	—	$A \leftrightarrow (saddr)$			
		A, sfr	3	2	—	$A \leftrightarrow sfr$			
		A, [DE]	2	2	—	$A \leftrightarrow (DE)$			
		A, ES:[DE]	3	3	—	$A \leftrightarrow (ES, DE)$			
		A, [HL]	2	2	—	$A \leftrightarrow (HL)$			
		A, ES:[HL]	3	3	—	$A \leftrightarrow (ES, HL)$			
		A, [DE+byte]	3	2	—	$A \leftrightarrow (DE + byte)$			
		A, ES:[DE+byte]	4	3	—	$A \leftrightarrow ((ES, DE) + byte)$			
		A, [HL+byte]	3	2	—	$A \leftrightarrow (HL + byte)$			
		A, ES:[HL+byte]	4	3	—	$A \leftrightarrow ((ES, HL) + byte)$			

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. r = Aを除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (4/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット・データ転送	XCH	A, [HL+B]	2	2	—	$A \leftrightarrow (HL + B)$			
		A, ES:[HL+B]	3	3	—	$A \leftrightarrow ((ES, HL) + B)$			
		A, [HL+C]	2	2	—	$A \leftrightarrow (HL + C)$			
		A, ES:[HL+C]	3	3	—	$A \leftrightarrow ((ES, HL) + C)$			
	ONEB	A	1	1	—	$A \leftarrow 01H$			
		X	1	1	—	$X \leftarrow 01H$			
		B	1	1	—	$B \leftarrow 01H$			
		C	1	1	—	$C \leftarrow 01H$			
		!addr16	3	1	—	$(addr16) \leftarrow 01H$			
		ES:!addr16	4	2	—	$(ES, addr16) \leftarrow 01H$			
		saddr	2	1	—	$(saddr) \leftarrow 01H$			
	CLRB	A	1	1	—	$A \leftarrow 00H$			
		X	1	1	—	$X \leftarrow 00H$			
		B	1	1	—	$B \leftarrow 00H$			
		C	1	1	—	$C \leftarrow 00H$			
		!addr16	3	1	—	$(addr16) \leftarrow 00H$			
		ES:!addr16	4	2	—	$(ES, addr16) \leftarrow 00H$			
		saddr	2	1	—	$(saddr) \leftarrow 00H$			
	MOVS	[HL+byte], X	3	1	—	$(HL + byte) \leftarrow X$	×		×
		ES:[HL+byte], X	4	2	—	$(ES, HL + byte) \leftarrow X$	×		×
16ビット・データ転送	MOVW	rp, #word	3	1	—	$rp \leftarrow word$			
		saddrp, #word	4	1	—	$(saddrp) \leftarrow word$			
		sfrp, #word	4	1	—	$sfrp \leftarrow word$			
		AX, rp 注3	1	1	—	$AX \leftarrow rp$			
		rp, AX 注3	1	1	—	$rp \leftarrow AX$			
		AX, !addr16	3	1	4	$AX \leftarrow (addr16)$			
		!addr16, AX	3	1	—	$(addr16) \leftarrow AX$			
		AX, ES:!addr16	4	2	5	$AX \leftarrow (ES, addr16)$			
		ES:!addr16, AX	4	2	—	$(ES, addr16) \leftarrow AX$			
		AX, saddrp	2	1	—	$AX \leftarrow (saddrp)$			
		saddrp, AX	2	1	—	$(saddrp) \leftarrow AX$			
		AX, sfrp	2	1	—	$AX \leftarrow sfrp$			
		sfrp, AX	2	1	—	$sfrp \leftarrow AX$			

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしない命令のとき。
CPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. rp = AXを除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (5/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
16 ビット・ データ 転送	MOVW	AX, [DE]	1	1	4	AX ← (DE)			
		[DE], AX	1	1	—	(DE) ← AX			
		AX, ES:[DE]	2	2	5	AX ← (ES, DE)			
		ES:[DE], AX	2	2	—	(ES, DE) ← AX			
		AX, [HL]	1	1	4	AX ← (HL)			
		[HL], AX	1	1	—	(HL) ← AX			
		AX, ES:[HL]	2	2	5	AX ← (ES, HL)			
		ES:[HL], AX	2	2	—	(ES, HL) ← AX			
		AX, [DE+byte]	2	1	4	AX ← (DE + byte)			
		[DE+byte], AX	2	1	—	(DE + byte) ← AX			
		AX, ES:[DE+byte]	3	2	5	AX ← ((ES, DE) + byte)			
		ES:[DE+byte], AX	3	2	—	((ES, DE) + byte) ← AX			
		AX, [HL+byte]	2	1	4	AX ← (HL + byte)			
		[HL+byte], AX	2	1	—	(HL + byte) ← AX			
		AX, ES:[HL+byte]	3	2	5	AX ← ((ES, HL) + byte)			
		ES:[HL+byte], AX	3	2	—	((ES, HL) + byte) ← AX			
		AX, [SP+byte]	2	1	—	AX ← (SP + byte)			
		[SP+byte], AX	2	1	—	(SP + byte) ← AX			
		AX, word[B]	3	1	4	AX ← (B + word)			
		word[B], AX	3	1	—	(B + word) ← AX			
		AX, ES:word[B]	4	2	5	AX ← ((ES, B) + word)			
		ES:word[B], AX	4	2	—	((ES, B) + word) ← AX			
		AX, word[C]	3	1	4	AX ← (C + word)			
		word[C], AX	3	1	—	(C + word) ← AX			
		AX, ES:word[C]	4	2	5	AX ← ((ES, C) + word)			
		ES:word[C], AX	4	2	—	((ES, C) + word) ← AX			
		AX, word[BC]	3	1	4	AX ← (BC + word)			
		word[BC], AX	3	1	—	(BC + word) ← AX			
		AX, ES:word[BC]	4	2	5	AX ← ((ES, BC) + word)			
		ES:word[BC], AX	4	2	—	((ES, BC) + word) ← AX			

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (6/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
16ビット・データ転送	MOVW	BC, !addr16	3	1	4	BC ← (addr16)			
		BC, ES:!addr16	4	2	5	BC ← (ES, addr16)			
		DE, !addr16	3	1	4	DE ← (addr16)			
		DE, ES:!addr16	4	2	5	DE ← (ES, addr16)			
		HL, !addr16	3	1	4	HL ← (addr16)			
		HL, ES:!addr16	4	2	5	HL ← (ES, addr16)			
		BC, saddrp	2	1	—	BC ← (saddrp)			
		DE, saddrp	2	1	—	DE ← (saddrp)			
		HL, saddrp	2	1	—	HL ← (saddrp)			
	XCHW	AX, rp 注3	1	1	—	AX ↔ rp			
	ONEW	AX	1	1	—	AX ← 0001H			
		BC	1	1	—	BC ← 0001H			
	CLRW	AX	1	1	—	AX ← 0000H			
		BC	1	1	—	BC ← 0000H			
8ビット演算	ADD	A, #byte	2	1	—	A, CY ← A + byte	×	×	×
		saddr, #byte	3	2	—	(saddr), CY ← (saddr) + byte	×	×	×
		A, r 注4	2	1	—	A, CY ← A + r	×	×	×
		r, A	2	1	—	r, CY ← r + A	×	×	×
		A, !addr16	3	1	4	A, CY ← A + (addr16)	×	×	×
		A, ES:!addr16	4	2	5	A, CY ← A + (ES, addr16)	×	×	×
		A, saddr	2	1	—	A, CY ← A + (saddr)	×	×	×
		A, [HL]	1	1	4	A, CY ← A + (HL)	×	×	×
		A, ES:[HL]	2	2	5	A, CY ← A + (ES, HL)	×	×	×
		A, [HL+byte]	2	1	4	A, CY ← A + (HL + byte)	×	×	×
		A, ES:[HL+byte]	3	2	5	A, CY ← A + ((ES, HL) + byte)	×	×	×
		A, [HL+B]	2	1	4	A, CY ← A + (HL + B)	×	×	×
		A, ES:[HL+B]	3	2	5	A, CY ← A + ((ES, HL) + B)	×	×	×
		A, [HL+C]	2	1	4	A, CY ← A + (HL + C)	×	×	×
		A, ES:[HL+C]	3	2	5	A, CY ← A + ((ES, HL) + C)	×	×	×

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. rp = AXを除く。

注4. r = Aを除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧(7/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット演算	ADDC	A, #byte	2	1	—	$A, CY \leftarrow A + \text{byte} + CY$	×	×	×
		saddr, #byte	3	2	—	$(saddr), CY \leftarrow (saddr) + \text{byte} + CY$	×	×	×
		A, r 注3	2	1	—	$A, CY \leftarrow A + r + CY$	×	×	×
		r, A	2	1	—	$r, CY \leftarrow r + A + CY$	×	×	×
		A, !addr16	3	1	4	$A, CY \leftarrow A + (\text{addr16}) + CY$	×	×	×
		A, ES:!addr16	4	2	5	$A, CY \leftarrow A + (ES, \text{addr16}) + CY$	×	×	×
		A, saddr	2	1	—	$A, CY \leftarrow A + (saddr) + CY$	×	×	×
		A, [HL]	1	1	4	$A, CY \leftarrow A + (HL) + CY$	×	×	×
		A, ES:[HL]	2	2	5	$A, CY \leftarrow A + (ES, HL) + CY$	×	×	×
		A, [HL+byte]	2	1	4	$A, CY \leftarrow A + (HL + \text{byte}) + CY$	×	×	×
		A, ES:[HL+byte]	3	2	5	$A, CY \leftarrow A + ((ES, HL) + \text{byte}) + CY$	×	×	×
		A, [HL+B]	2	1	4	$A, CY \leftarrow A + (HL + B) + CY$	×	×	×
		A, ES:[HL+B]	3	2	5	$A, CY \leftarrow A + ((ES, HL) + B) + CY$	×	×	×
		A, [HL+C]	2	1	4	$A, CY \leftarrow A + (HL + C) + CY$	×	×	×
		A, ES:[HL+C]	3	2	5	$A, CY \leftarrow A + ((ES, HL) + C) + CY$	×	×	×
	SUB	A, #byte	2	1	—	$A, CY \leftarrow A - \text{byte}$	×	×	×
		saddr, #byte	3	2	—	$(saddr), CY \leftarrow (saddr) - \text{byte}$	×	×	×
		A, r 注3	2	1	—	$A, CY \leftarrow A - r$	×	×	×
		r, A	2	1	—	$r, CY \leftarrow r - A$	×	×	×
		A, !addr16	3	1	4	$A, CY \leftarrow A - (\text{addr16})$	×	×	×
		A, ES:!addr16	4	2	5	$A, CY \leftarrow A - (ES, \text{addr16})$	×	×	×
		A, saddr	2	1	—	$A, CY \leftarrow A - (saddr)$	×	×	×
		A, [HL]	1	1	4	$A, CY \leftarrow A - (HL)$	×	×	×
		A, ES:[HL]	2	2	5	$A, CY \leftarrow A - (ES, HL)$	×	×	×
		A, [HL+byte]	2	1	4	$A, CY \leftarrow A - (HL + \text{byte})$	×	×	×
		A, ES:[HL+byte]	3	2	5	$A, CY \leftarrow A - ((ES, HL) + \text{byte})$	×	×	×
		A, [HL+B]	2	1	4	$A, CY \leftarrow A - (HL + B)$	×	×	×
		A, ES:[HL+B]	3	2	5	$A, CY \leftarrow A - ((ES, HL) + B)$	×	×	×
		A, [HL+C]	2	1	4	$A, CY \leftarrow A - (HL + C)$	×	×	×
		A, ES:[HL+C]	3	2	5	$A, CY \leftarrow A - ((ES, HL) + C)$	×	×	×

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. r = A を除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧(8/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット演算	SUBC	A, #byte	2	1	—	$A, CY \leftarrow A - \text{byte} - CY$	x	x	x
		saddr, #byte	3	2	—	$(saddr), CY \leftarrow (saddr) - \text{byte} - CY$	x	x	x
		A, r 注3	2	1	—	$A, CY \leftarrow A - r - CY$	x	x	x
		r, A	2	1	—	$r, CY \leftarrow r - A - CY$	x	x	x
		A, !addr16	3	1	4	$A, CY \leftarrow A - (\text{addr16}) - CY$	x	x	x
		A, ES:!addr16	4	2	5	$A, CY \leftarrow A - (ES, \text{addr16}) - CY$	x	x	x
		A, saddr	2	1	—	$A, CY \leftarrow A - (saddr) - CY$	x	x	x
		A, [HL]	1	1	4	$A, CY \leftarrow A - (HL) - CY$	x	x	x
		A, ES:[HL]	2	2	5	$A, CY \leftarrow A - (ES, HL) - CY$	x	x	x
		A, [HL+byte]	2	1	4	$A, CY \leftarrow A - (HL + \text{byte}) - CY$	x	x	x
		A, ES:[HL+byte]	3	2	5	$A, CY \leftarrow A - ((ES, HL) + \text{byte}) - CY$	x	x	x
		A, [HL+B]	2	1	4	$A, CY \leftarrow A - (HL + B) - CY$	x	x	x
		A, ES:[HL+B]	3	2	5	$A, CY \leftarrow A - ((ES, HL) + B) - CY$	x	x	x
		A, [HL+C]	2	1	4	$A, CY \leftarrow A - (HL + C) - CY$	x	x	x
		A, ES:[HL+C]	3	2	5	$A, CY \leftarrow A - ((ES:HL) + C) - CY$	x	x	x
	AND	A, #byte	2	1	—	$A \leftarrow A \wedge \text{byte}$	x		
		saddr, #byte	3	2	—	$(saddr) \leftarrow (saddr) \wedge \text{byte}$	x		
		A, r 注3	2	1	—	$A \leftarrow A \wedge r$	x		
		r, A	2	1	—	$r \leftarrow r \wedge A$	x		
		A, !addr16	3	1	4	$A \leftarrow A \wedge (\text{addr16})$	x		
		A, ES:!addr16	4	2	5	$A \leftarrow A \wedge (ES:\text{addr16})$	x		
		A, saddr	2	1	—	$A \leftarrow A \wedge (saddr)$	x		
		A, [HL]	1	1	4	$A \leftarrow A \wedge (HL)$	x		
		A, ES:[HL]	2	2	5	$A \leftarrow A \wedge (ES:HL)$	x		
		A, [HL+byte]	2	1	4	$A \leftarrow A \wedge (HL + \text{byte})$	x		
		A, ES:[HL+byte]	3	2	5	$A \leftarrow A \wedge ((ES:HL) + \text{byte})$	x		
		A, [HL+B]	2	1	4	$A \leftarrow A \wedge (HL + B)$	x		
		A, ES:[HL+B]	3	2	5	$A \leftarrow A \wedge ((ES:HL) + B)$	x		
		A, [HL+C]	2	1	4	$A \leftarrow A \wedge (HL + C)$	x		
		A, ES:[HL+C]	3	2	5	$A \leftarrow A \wedge ((ES:HL) + C)$	x		

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. r = A を除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (9/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット演算	OR	A, #byte	2	1	—	$A \leftarrow A \vee \text{byte}$	×		
		saddr, #byte	3	2	—	$(\text{saddr}) \leftarrow (\text{saddr}) \vee \text{byte}$	×		
		A, r 注3	2	1	—	$A \leftarrow A \vee r$	×		
		r, A	2	1	—	$r \leftarrow r \vee A$	×		
		A, !addr16	3	1	4	$A \leftarrow A \vee (\text{addr16})$	×		
		A, ES:!addr16	4	2	5	$A \leftarrow A \vee (\text{ES:addr16})$	×		
		A, saddr	2	1	—	$A \leftarrow A \vee (\text{saddr})$	×		
		A, [HL]	1	1	4	$A \leftarrow A \vee (\text{HL})$	×		
		A, ES:[HL]	2	2	5	$A \leftarrow A \vee (\text{ES:HL})$	×		
		A, [HL+byte]	2	1	4	$A \leftarrow A \vee (\text{HL} + \text{byte})$	×		
		A, ES:[HL+byte]	3	2	5	$A \leftarrow A \vee ((\text{ES:HL}) + \text{byte})$	×		
		A, [HL+B]	2	1	4	$A \leftarrow A \vee (\text{HL} + B)$	×		
		A, ES:[HL+B]	3	2	5	$A \leftarrow A \vee ((\text{ES:HL}) + B)$	×		
		A, [HL+C]	2	1	4	$A \leftarrow A \vee (\text{HL} + C)$	×		
		A, ES:[HL+C]	3	2	5	$A \leftarrow A \vee ((\text{ES:HL}) + C)$	×		
	XOR	A, #byte	2	1	—	$A \leftarrow A \vee \text{byte}$	×		
		saddr, #byte	3	2	—	$(\text{saddr}) \leftarrow (\text{saddr}) \vee \text{byte}$	×		
		A, r 注3	2	1	—	$A \leftarrow A \vee r$	×		
		r, A	2	1	—	$r \leftarrow r \vee A$	×		
		A, !addr16	3	1	4	$A \leftarrow A \vee (\text{addr16})$	×		
		A, ES:!addr16	4	2	5	$A \leftarrow A \vee (\text{ES:addr16})$	×		
		A, saddr	2	1	—	$A \leftarrow A \vee (\text{saddr})$	×		
		A, [HL]	1	1	4	$A \leftarrow A \vee (\text{HL})$	×		
		A, ES:[HL]	2	2	5	$A \leftarrow A \vee (\text{ES:HL})$	×		
		A, [HL+byte]	2	1	4	$A \leftarrow A \vee (\text{HL} + \text{byte})$	×		
		A, ES:[HL+byte]	3	2	5	$A \leftarrow A \vee ((\text{ES:HL}) + \text{byte})$	×		
		A, [HL+B]	2	1	4	$A \leftarrow A \vee (\text{HL} + B)$	×		
		A, ES:[HL+B]	3	2	5	$A \leftarrow A \vee ((\text{ES:HL}) + B)$	×		
		A, [HL+C]	2	1	4	$A \leftarrow A \vee (\text{HL} + C)$	×		
		A, ES:[HL+C]	3	2	5	$A \leftarrow A \vee ((\text{ES:HL}) + C)$	×		

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. r = A を除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (10/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット演算	CMP	A, #byte	2	1	—	A - byte	x	x	x
		!addr16, #byte	4	1	4	(addr16) - byte	x	x	x
		ES:!addr16, #byte	5	2	5	(ES:addr16) - byte	x	x	x
		saddr, #byte	3	1	—	(saddr) - byte	x	x	x
		A, r 注3	2	1	—	A - r	x	x	x
		r, A	2	1	—	r - A	x	x	x
		A, !addr16	3	1	4	A - (addr16)	x	x	x
		A, ES:!addr16	4	2	5	A - (ES:addr16)	x	x	x
		A, saddr	2	1	—	A - (saddr)	x	x	x
		A, [HL]	1	1	4	A - (HL)	x	x	x
		A, ES:[HL]	2	2	5	A - (ES:HL)	x	x	x
		A, [HL+byte]	2	1	4	A - (HL + byte)	x	x	x
		A, ES:[HL+byte]	3	2	5	A - ((ES:HL) + byte)	x	x	x
		A, [HL+B]	2	1	4	A - (HL + B)	x	x	x
		A, ES:[HL+B]	3	2	5	A - ((ES:HL) + B)	x	x	x
		A, [HL+C]	2	1	4	A - (HL + C)	x	x	x
		A, ES:[HL+C]	3	2	5	A - ((ES:HL) + C)	x	x	x
	CMP0	A	1	1	—	A - 00H	x	0	0
		X	1	1	—	X - 00H	x	0	0
		B	1	1	—	B - 00H	x	0	0
		C	1	1	—	C - 00H	x	0	0
		!addr16	3	1	4	(addr16) - 00H	x	0	0
		ES:!addr16	4	2	5	(ES:addr16) - 00H	x	0	0
		saddr	2	1	—	(saddr) - 00H	x	0	0
	CMPS	X, [HL+byte]	3	1	4	X - (HL + byte)	x	x	x
		X, ES:[HL+byte]	4	2	5	X - ((ES:HL) + byte)	x	x	x

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. r = Aを除く。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (11/18)

命令群	二モニク	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
16 ビット 演算	ADDW	AX, #word	3	1	—	AX, CY ← AX + word	x	x	x
		AX, AX	1	1	—	AX, CY ← AX + AX	x	x	x
		AX, BC	1	1	—	AX, CY ← AX + BC	x	x	x
		AX, DE	1	1	—	AX, CY ← AX + DE	x	x	x
		AX, HL	1	1	—	AX, CY ← AX + HL	x	x	x
		AX, !addr16	3	1	4	AX, CY ← AX + (addr16)	x	x	x
		AX, ES:!addr16	4	2	5	AX, CY ← AX + (ES:addr16)	x	x	x
		AX, saddrp	2	1	—	AX, CY ← AX + (saddrp)	x	x	x
		AX, [HL+byte]	3	1	4	AX, CY ← AX + (HL + byte)	x	x	x
		AX, ES: [HL+byte]	4	2	5	AX, CY ← AX + ((ES:HL) + byte)	x	x	x
	SUBW	AX, #word	3	1	—	AX, CY ← AX - word	x	x	x
		AX, BC	1	1	—	AX, CY ← AX - BC	x	x	x
		AX, DE	1	1	—	AX, CY ← AX - DE	x	x	x
		AX, HL	1	1	—	AX, CY ← AX - HL	x	x	x
		AX, !addr16	3	1	4	AX, CY ← AX - (addr16)	x	x	x
		AX, ES:!addr16	4	2	5	AX, CY ← AX - (ES:addr16)	x	x	x
		AX, saddrp	2	1	—	AX, CY ← AX - (saddrp)	x	x	x
		AX, [HL+byte]	3	1	4	AX, CY ← AX - (HL + byte)	x	x	x
		AX, ES: [HL+byte]	4	2	5	AX, CY ← AX - ((ES:HL) + byte)	x	x	x
	CMPW	AX, #word	3	1	—	AX - word	x	x	x
		AX, BC	1	1	—	AX - BC	x	x	x
		AX, DE	1	1	—	AX - DE	x	x	x
		AX, HL	1	1	—	AX - HL	x	x	x
		AX, !addr16	3	1	4	AX - (addr16)	x	x	x
		AX, ES:!addr16	4	2	5	AX - (ES:addr16)	x	x	x
		AX, saddrp	2	1	—	AX - (saddrp)	x	x	x
		AX, [HL+byte]	3	1	4	AX - (HL + byte)	x	x	x
		AX, ES: [HL+byte]	4	2	5	AX - ((ES:HL) + byte)	x	x	x

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (12/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
乗除積和算	MULU	X	1	1	—	$AX \leftarrow A \times X$			
	MULHU		3	2	—	$BCAX \leftarrow A \times BC$ (符号なし)			
	MULH		3	2	—	$BCAX \leftarrow A \times BC$ (符号付き)			
	DIVHU		3	9	—	AX (商), DE (余り) $\leftarrow AX \div DE$ (符号なし)			
	DIVWU		3	17	—	$BCAX$ (商), $HLDE$ (余り) $\leftarrow BCAX \div HLDE$ (符号なし)			
	MACHU		3	3	—	$MACR \leftarrow MACR + AX \times BC$ (符号なし)		×	×
	MACH		3	3	—	$MACR \leftarrow MACR + AX \times BC$ (符号付き)		×	×

注1. 内部 RAM 領域, SFR 領域および拡張 SFR 領域をアクセスしたとき, またはデータ・アクセスをしないときの CPU クロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注意 割り込み処理中にDIVHU, DIVWU命令を実行する場合, 割り込み禁止状態(DI)で実行してください。

ただし, RAM領域での命令実行を除き, アセンブリ言語ソースにてDIVHU, DIVWU命令の直後にNOP命令を追加した場合は, 割り込み許可状態でもDIVHU, DIVWU命令を実行することができます。下記のコンパイラはビルド時にDIVHU, DIVWU命令が出力される場合, その直後に自動でNOP命令が挿入されます。

- ・ CA78K0R (ルネサス エレクトロニクス社 コンパイラ製品) V1.71以降のC言語ソースおよびアセンブリ言語ソース
- ・ EWRL78 (IAR社 コンパイラ製品) Service pack 1.40.3以降のC言語ソース
- ・ GNURL78 (KPIT社 コンパイラ) のC言語ソース

備考1. クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合, 最大2倍 + 3クロックになります。

備考2. MACR: 積和演算累計レジスタ (MACRH, MACRL)

表 34 - 5 オペレーション一覧 (13/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
増減	INC	r	1	1	—	$r \leftarrow r + 1$	×	×	
		!addr16	3	2	—	$(addr16) \leftarrow (addr16) + 1$	×	×	
		ES:!addr16	4	3	—	$(ES, addr16) \leftarrow (ES, addr16) + 1$	×	×	
		saddr	2	2	—	$(saddr) \leftarrow (saddr) + 1$	×	×	
		[HL+byte]	3	2	—	$(HL + byte) \leftarrow (HL + byte) + 1$	×	×	
		ES: [HL+byte]	4	3	—	$((ES:HL) + byte) \leftarrow ((ES:HL) + byte) + 1$	×	×	
	DEC	r	1	1	—	$r \leftarrow r - 1$	×	×	
		!addr16	3	2	—	$(addr16) \leftarrow (addr16) - 1$	×	×	
		ES:!addr16	4	3	—	$(ES, addr16) \leftarrow (ES, addr16) - 1$	×	×	
		saddr	2	2	—	$(saddr) \leftarrow (saddr) - 1$	×	×	
		[HL+byte]	3	2	—	$(HL + byte) \leftarrow (HL + byte) - 1$	×	×	
		ES: [HL+byte]	4	3	—	$((ES:HL) + byte) \leftarrow ((ES:HL) + byte) - 1$	×	×	
	INCW	rp	1	1	—	$rp \leftarrow rp + 1$			
		!addr16	3	2	—	$(addr16) \leftarrow (addr16) + 1$			
		ES:!addr16	4	3	—	$(ES, addr16) \leftarrow (ES, addr16) + 1$			
		saddrp	2	2	—	$(saddrp) \leftarrow (saddrp) + 1$			
		[HL+byte]	3	2	—	$(HL + byte) \leftarrow (HL + byte) + 1$			
		ES: [HL+byte]	4	3	—	$((ES:HL) + byte) \leftarrow ((ES:HL) + byte) + 1$			
	DECW	rp	1	1	—	$rp \leftarrow rp - 1$			
		!addr16	3	2	—	$(addr16) \leftarrow (addr16) - 1$			
		ES:!addr16	4	3	—	$(ES, addr16) \leftarrow (ES, addr16) - 1$			
		saddrp	2	2	—	$(saddrp) \leftarrow (saddrp) - 1$			
		[HL+byte]	3	2	—	$(HL + byte) \leftarrow (HL + byte) - 1$			
		ES: [HL+byte]	4	3	—	$((ES:HL) + byte) \leftarrow ((ES:HL) + byte) - 1$			
シフト	SHR	A, cnt	2	1	—	$(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow 0) \times cnt$			×
	SHRW	AX, cnt	2	1	—	$(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow 0) \times cnt$			×
	SHL	A, cnt	2	1	—	$(CY \leftarrow A_7, A_m \leftarrow A_{m-1}, A_0 \leftarrow 0) \times cnt$			×
		B, cnt	2	1	—	$(CY \leftarrow B_7, B_m \leftarrow B_{m-1}, B_0 \leftarrow 0) \times cnt$			×
		C, cnt	2	1	—	$(CY \leftarrow C_7, C_m \leftarrow C_{m-1}, C_0 \leftarrow 0) \times cnt$			×
	SHLW	AX, cnt	2	1	—	$(CY \leftarrow AX_{15}, AX_m \leftarrow AX_{m-1}, AX_0 \leftarrow 0) \times cnt$			×
		BC, cnt	2	1	—	$(CY \leftarrow BC_{15}, BC_m \leftarrow BC_{m-1}, BC_0 \leftarrow 0) \times cnt$			×
	SAR	A, cnt	2	1	—	$(CY \leftarrow A_0, A_{m-1} \leftarrow A_m, A_7 \leftarrow A_7) \times cnt$			×
	SARW	AX, cnt	2	1	—	$(CY \leftarrow AX_0, AX_{m-1} \leftarrow AX_m, AX_{15} \leftarrow AX_{15}) \times cnt$			×

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

備考1. クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

備考2. cntはビット・シフト数です。

表 34 - 5 オペレーション一覧 (14/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
ローテート	ROR	A, 1	2	1	—	$(CY, A7 \leftarrow A0, A_{m-1} \leftarrow A_m) \times 1$			×
	ROL	A, 1	2	1	—	$(CY, A0 \leftarrow A7, A_{m+1} \leftarrow A_m) \times 1$			×
	RORC	A, 1	2	1	—	$(CY \leftarrow A0, A7 \leftarrow CY, A_{m-1} \leftarrow A_m) \times 1$			×
	ROLC	A, 1	2	1	—	$(CY \leftarrow A7, A0 \leftarrow CY, A_{m+1} \leftarrow A_m) \times 1$			×
	ROLWC	AX, 1	2	1	—	$(CY \leftarrow AX_{15}, AX_0 \leftarrow CY, AX_{m+1} \leftarrow AX_m) \times 1$			×
		BC, 1	2	1	—	$(CY \leftarrow BC_{15}, BC_0 \leftarrow CY, BC_{m+1} \leftarrow BC_m) \times 1$			×
ビット操作	MOV1	CY, A.bit	2	1	—	$CY \leftarrow A.bit$			×
		A.bit, CY	2	1	—	$A.bit \leftarrow CY$			
		CY, PSW.bit	3	1	—	$CY \leftarrow PSW.bit$			×
		PSW.bit, CY	3	4	—	$PSW.bit \leftarrow CY$	×	×	
		CY, saddr.bit	3	1	—	$CY \leftarrow (saddr).bit$			×
		saddr.bit, CY	3	2	—	$(saddr).bit \leftarrow CY$			
		CY, sfr.bit	3	1	—	$CY \leftarrow sfr.bit$			×
		sfr.bit, CY	3	2	—	$sfr.bit \leftarrow CY$			
		CY, [HL].bit	2	1	4	$CY \leftarrow (HL).bit$			×
		[HL].bit, CY	2	2	—	$(HL).bit \leftarrow CY$			
		CY, ES:[HL].bit	3	2	5	$CY \leftarrow (ES, HL).bit$			×
		ES:[HL].bit, CY	3	3	—	$(ES, HL).bit \leftarrow CY$			
	AND1	CY, A.bit	2	1	—	$CY \leftarrow CY \wedge A.bit$			×
		CY, PSW.bit	3	1	—	$CY \leftarrow CY \wedge PSW.bit$			×
		CY, saddr.bit	3	1	—	$CY \leftarrow CY \wedge (saddr).bit$			×
		CY, sfr.bit	3	1	—	$CY \leftarrow CY \wedge sfr.bit$			×
		CY, [HL].bit	2	1	4	$CY \leftarrow CY \wedge (HL).bit$			×
		CY, ES:[HL].bit	3	2	5	$CY \leftarrow CY \wedge (ES, HL).bit$			×
	OR1	CY, A.bit	2	1	—	$CY \leftarrow CY \vee A.bit$			×
		CY, PSW.bit	3	1	—	$CY \leftarrow CY \vee PSW.bit$			×
		CY, saddr.bit	3	1	—	$CY \leftarrow CY \vee (saddr).bit$			×
		CY, sfr.bit	3	1	—	$CY \leftarrow CY \vee sfr.bit$			×
		CY, [HL].bit	2	1	4	$CY \leftarrow CY \vee (HL).bit$			×
		CY, ES:[HL].bit	3	2	5	$CY \leftarrow CY \vee (ES, HL).bit$			×

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍+3クロックになります。

表 34 - 5 オペレーション一覧 (15/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
ビット操作	XOR1	CY, A.bit	2	1	—	$CY \leftarrow CY \vee A.bit$			×
		CY, PSW.bit	3	1	—	$CY \leftarrow CY \vee PSW.bit$			×
		CY, saddr.bit	3	1	—	$CY \leftarrow CY \vee (saddr).bit$			×
		CY, sfr.bit	3	1	—	$CY \leftarrow CY \vee sfr.bit$			×
		CY, [HL].bit	2	1	4	$CY \leftarrow CY \vee (HL).bit$			×
		CY, ES:[HL].bit	3	2	5	$CY \leftarrow CY \vee (ES, HL).bit$			×
	SET1	A.bit	2	1	—	$A.bit \leftarrow 1$			
		PSW.bit	3	4	—	$PSW.bit \leftarrow 1$	×	×	×
		!addr16.bit	4	2	—	$(addr16).bit \leftarrow 1$			
		ES:!addr16.bit	5	3	—	$(ES, addr16).bit \leftarrow 1$			
		saddr.bit	3	2	—	$(saddr).bit \leftarrow 1$			
		sfr.bit	3	2	—	$sfr.bit \leftarrow 1$			
		[HL].bit	2	2	—	$(HL).bit \leftarrow 1$			
		ES:[HL].bit	3	3	—	$(ES, HL).bit \leftarrow 1$			
	CLR1	A.bit	2	1	—	$A.bit \leftarrow 0$			
		PSW.bit	3	4	—	$PSW.bit \leftarrow 0$	×	×	×
		!addr16.bit	4	2	—	$(addr16).bit \leftarrow 0$			
		ES:!addr16.bit	5	3	—	$(ES, addr16).bit \leftarrow 0$			
		saddr.bit	3	2	—	$(saddr).bit \leftarrow 0$			
		sfr.bit	3	2	—	$sfr.bit \leftarrow 0$			
		[HL].bit	2	2	—	$(HL).bit \leftarrow 0$			
		ES:[HL].bit	3	3	—	$(ES, HL).bit \leftarrow 0$			
	SET1	CY	2	1	—	$CY \leftarrow 1$			1
	CLR1	CY	2	1	—	$CY \leftarrow 0$			0
	NOT1	CY	2	1	—	$CY \leftarrow \overline{CY}$			×

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (16/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
コール・リターン	CALL	rp	2	3	—	(SP - 2) ← (PC + 2) _s , (SP - 3) ← (PC + 2) _H , (SP - 4) ← (PC + 2) _L , PC ← CS, rp, SP ← SP - 4			
		\$!addr20	3	3	—	(SP - 2) ← (PC + 3) _s , (SP - 3) ← (PC + 3) _H , (SP - 4) ← (PC + 3) _L , PC ← PC + 3 + jdisp16, SP ← SP - 4			
		!addr16	3	3	—	(SP - 2) ← (PC + 3) _s , (SP - 3) ← (PC + 3) _H , (SP - 4) ← (PC + 3) _L , PC ← 0000, addr16, SP ← SP - 4			
		!!addr20	4	3	—	(SP - 2) ← (PC + 4) _s , (SP - 3) ← (PC + 4) _H , (SP - 4) ← (PC + 4) _L , PC ← addr20, SP ← SP - 4			
	CALLT	[addr5]	2	5	—	(SP - 2) ← (PC + 2) _s , (SP - 3) ← (PC + 2) _H , (SP - 4) ← (PC + 2) _L , PC _s ← 0000, PC _H ← (0000, addr5 + 1), PC _L ← (0000, addr5), SP ← SP - 4			
	BRK	—	2	5	—	(SP - 1) ← PSW, (SP - 2) ← (PC + 2) _s , (SP - 3) ← (PC + 2) _H , (SP - 4) ← (PC + 2) _L , PC _s ← 0000, PC _H ← (0007FH), PC _L ← (0007EH), SP ← SP - 4, IE ← 0			
	RET	—	1	6	—	PC _L ← (SP), PC _H ← (SP + 1), PC _s ← (SP + 2), SP ← SP + 4			
	RETI	—	2	6	—	PC _L ← (SP), PC _H ← (SP + 1), PC _s ← (SP + 2), PSW ← (SP + 3), SP ← SP + 4	R	R	R
	RETB	—	2	6	—	PC _L ← (SP), PC _H ← (SP + 1), PC _s ← (SP + 2), PSW ← (SP + 3), SP ← SP + 4	R	R	R

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (17/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
スタック操作	PUSH	PSW	2	1	—	(SP - 1) ← PSW, (SP - 2) ← 00H, SP ← SP - 2			
		rp	1	1	—	(SP - 1) ← rpH, (SP - 2) ← rpL, SP ← SP - 2			
	POP	PSW	2	3	—	PSW ← (SP + 1), SP ← SP + 2	R	R	R
		rp	1	1	—	rpL ← (SP), rpH ← (SP + 1), SP ← SP + 2			
	MOVW	SP, #word	4	1	—	SP ← word			
		SP, AX	2	1	—	SP ← AX			
		AX, SP	2	1	—	AX ← SP			
		HL, SP	3	1	—	HL ← SP			
		BC, SP	3	1	—	BC ← SP			
		DE, SP	3	1	—	DE ← SP			
	ADDW	SP, #byte	2	1	—	SP ← SP + byte			
	SUBW	SP, #byte	2	1	—	SP ← SP - byte			
無条件分岐	BR	AX	2	3	—	PC ← CS, AX			
		\$addr20	2	3	—	PC ← PC + 2 + jdisp8			
		\$!addr20	3	3	—	PC ← PC + 3 + jdisp16			
		!addr16	3	3	—	PC ← 0000, addr16			
		!!addr20	4	3	—	PC ← addr20			
条件付き分岐	BC	\$addr20	2	2/4注3	—	PC ← PC + 2 + jdisp8 if CY = 1			
	BNC	\$addr20	2	2/4注3	—	PC ← PC + 2 + jdisp8 if CY = 0			
	BZ	\$addr20	2	2/4注3	—	PC ← PC + 2 + jdisp8 if Z = 1			
	BNZ	\$addr20	2	2/4注3	—	PC ← PC + 2 + jdisp8 if Z = 0			
	BH	\$addr20	3	2/4注3	—	PC ← PC + 3 + jdisp8 if (Z V CY) = 0			
	BNH	\$addr20	3	2/4注3	—	PC ← PC + 3 + jdisp8 if (Z V CY) = 1			
	BT	saddr.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if (saddr).bit = 1			
		sfr.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if sfr.bit = 1			
		A.bit, \$addr20	3	3/5注3	—	PC ← PC + 3 + jdisp8 if A.bit = 1			
		PSW.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if PSW.bit = 1			
		[HL].bit, \$addr20	3	3/5注3	6/7	PC ← PC + 3 + jdisp8 if (HL).bit = 1			
		ES:[HL].bit, \$addr20	4	4/6注3	7/8	PC ← PC + 4 + jdisp8 if (ES, HL).bit = 1			

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. クロック数は“条件不成立時/条件成立時”を表しています。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

表 34 - 5 オペレーション一覧 (18/18)

命令群	ニモニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
条件付き分岐	BF	saddr.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if (saddr).bit = 0			
		sfr.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if sfr.bit = 0			
		A.bit, \$addr20	3	3/5注3	—	PC ← PC + 3 + jdisp8 if A.bit = 0			
		PSW.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if PSW.bit = 0			
		[HL].bit, \$addr20	3	3/5注3	6/7	PC ← PC + 3 + jdisp8 if (HL).bit = 0			
		ES:[HL].bit, \$addr20	4	4/6注3	7/8	PC ← PC + 4 + jdisp8 if (ES, HL).bit = 0			
	BTCLR	saddr.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if (saddr).bit = 1 then reset (saddr).bit			
		sfr.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if sfr.bit = 1 then reset sfr.bit			
		A.bit, \$addr20	3	3/5注3	—	PC ← PC + 3 + jdisp8 if A.bit = 1 then reset A.bit			
		PSW.bit, \$addr20	4	3/5注3	—	PC ← PC + 4 + jdisp8 if PSW.bit = 1 then reset PSW.bit	×	×	×
		[HL].bit, \$addr20	3	3/5注3	—	PC ← PC + 3 + jdisp8 if (HL).bit = 1 then reset (HL).bit			
		ES:[HL].bit, \$addr20	4	4/6注3	—	PC ← PC + 4 + jdisp8 if (ES, HL).bit = 1 then reset (ES, HL).bit			
条件付きスキップ	SKC	—	2	1	—	Next instruction skip if CY = 1			
	SKNC	—	2	1	—	Next instruction skip if CY = 0			
	SKZ	—	2	1	—	Next instruction skip if Z = 1			
	SKNZ	—	2	1	—	Next instruction skip if Z = 0			
	SKH	—	2	1	—	Next instruction skip if (Z ∨ CY) = 0			
	SKNH	—	2	1	—	Next instruction skip if (Z ∨ CY) = 1			
CPU制御	SEL注4	RBn	2	1	—	RBS[1:0] ← n			
	NOP	—	1	1	—	No Operation			
	EI	—	3	4	—	IE ← 1 (Enable Interrupt)			
	DI	—	3	4	—	IE ← 0 (Disable Interrupt)			
	HALT	—	2	3	—	Set HALT Mode			
	STOP	—	2	3	—	Set STOP Mode			

注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。

注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック (fCLK) 数。

注3. クロック数は“条件不成立時/条件成立時”を表しています。

注4. nはレジスタ・バンク番号です (n = 0-3)。

備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする場合、最大2倍 + 3クロックになります。

第35章 電気的特性 (TA = -40 ~ +85°C)

この章では、以下の対象製品の電気的特性を示します。

対象製品 A : 民生用途 (TA = -40 ~ +85°C)

R5F105xxAxx

G : 産業用途 TA = -40 ~ +105°C 品を TA = -40 ~ +85°C の範囲で使用する場合

R5F105xxGxx

注意1. RL78 マイクロコントローラには開発/評価用にオンチップ・デバッグ機能が搭載されています。オンチップ・デバッグ機能を使用した場合、フラッシュ・メモリの保証書き換え回数を越えてしまう可能性があり、製品の信頼性が保証できませんので、量産用の製品には本機能を使用しないでください。オンチップ・デバッグ機能を使用した製品については、クレーム受け付け対象外となります。

注意2. 製品により搭載している端子が異なります。2.1 ポート機能 ~ 2.2.1 製品別の搭載機能を参照してください。

注意3. 24pin 以下の製品はEVDD 端子を搭載しないため、EVDD をVDD、電圧条件 : $1.6 \leq \text{EVDD} \leq \text{VDD} \leq 5.5\text{V}$ を $1.6 \leq \text{VDD} \leq 5.5\text{V}$ に読み替えてください。

35.1 絶対最大定格

(1/2)

★

項目	略号	条件	定格	単位
電源電圧	VDD		-0.5 ~ +6.5	V
	EVDD		-0.5 ~ +6.5	V
	AVREFP		0.3 ~ VDD + 0.3 ^{注2}	V
	AVREFM		-0.3 ~ VDD + 0.3 ^{注2} かつ AVREFM ≤ AVREFP	V
REGC 端子入力電圧	VIREGC	REGC	-0.3 ~ +2.8 かつ -0.3 ~ VDD + 0.3 ^{注1}	V
入力電圧	Vi1	P00, P01, P30-P33, P40, P51-P56	-0.3 ~ EVDD + 0.3 かつ -0.3 ~ VDD + 0.3 ^{注2}	V
	Vi2	P20-P23, P121, P122, P125, P137, EXCLK, RESET	-0.3 ~ VDD + 0.3 ^{注2}	V
出力電圧	Vo1	P00, P01, P30-P33, P40, P51-P56	-0.3 ~ EVDD + 0.3 かつ -0.3 ~ VDD + 0.3 ^{注2}	V
	Vo2	P20-P23	-0.3 ~ VDD + 0.3 ^{注2}	V
アナログ入力電圧	VAi1	ANI16-ANI22	-0.3 ~ EVDD + 0.3 かつ -0.3 ~ AVREF(+) + 0.3 ^{注2, 3}	V
	VAi2	ANI0-ANI3	-0.3 ~ VDD + 0.3 かつ -0.3 ~ AVREF(+) + 0.3 ^{注2, 3}	V

注1. REGC 端子にはコンデンサ (0.47 ~ 1 μF) を介して VSS に接続してください。この値は、REGC 端子の絶対最大定格を規定するものです。電圧印加して使用しないでください。

注2. 6.5 V 以下であること。

注3. A/D 変換対象の端子は、AVREF(+) + 0.3 を越えないでください。

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考1. 特に指定がないかぎり、兼用端子の特性はポート端子の特性と同じです。

備考2. AVREF(+): A/D コンバータの+側基準電圧

備考3. VSS を基準電圧とする。

(2/2)

項目	略号	条件		定格	単位
ハイ・レベル出力電流	IOH1	1 端子		-40	mA
		端子合計 -170 mA	P00, P01, P40	-70	mA
			P30-P33, P51-P56	-100	mA
	IOH2	1 端子	P20-P23	-0.5	mA
		端子合計		-2	mA
ロウ・レベル出力電流	IOL1	1 端子		40	mA
		端子合計 170 mA	P00, P01, P40	70	mA
			P30-P33, P51-P56	100	mA
	IOL2	1 端子	P20-P23	1	mA
		端子合計		4	mA
動作周囲温度	TA	通常動作時		-40 ~ + 85	°C
		フラッシュ・メモリ・プログラミング時			
保存温度	Tstg			-65 ~ + 150	°C

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考 特に指定がないかぎり、兼用端子の特性はポート端子の特性と同じです。

35.2 発振回路特性

35.2.1 X1 特性

(TA = -40 ~ +85 °C, 1.6 V ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	発振子	条件	MIN.	TYP.	MAX.	単位
X1 クロック発振周波数 (fx) 注	セラミック発振子/水晶振動子	2.7 V ≤ VDD ≤ 5.5 V	1.0		20.0	MHz
		2.4 V ≤ VDD < 2.7 V	1.0		16.0	
		1.8 V ≤ VDD < 2.4 V	1.0		8.0	
		1.6 V ≤ VDD < 1.8 V	1.0		4.0	

注 発振回路の周波数許容範囲のみを示すものです。命令実行時間は、35.4 AC特性を参照してください。

また、実装回路上での評価を発振子メーカーに依頼し、発振特性を確認してご使用ください。

注意 リセット解除後は、高速オンチップ・オシレータ・クロックによりCPUが起動されるため、X1クロックの発振安定時間は発振安定時間カウンタ状態レジスタ (OSTC) でユーザにて確認してください。また使用する発振子で発振安定時間を十分に評価してから、OSTCレジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

備考 X1発振回路を使用する場合は、6.4 システム・クロック発振回路を参照してください。

35.2.2 オンチップ・オシレータ特性

(TA = -40 ~ +85 °C, 1.6 V ≤ VDD ≤ 5.5 V, VSS = 0 V)

発振子	略号	条件		MIN.	TYP.	MAX.	単位
高速オンチップ・オシレータ・クロック周波数注1, 2	f _{IH}	2.7 V ≤ VDD ≤ 5.5 V		1		24	MHz
		2.4 V ≤ VDD ≤ 5.5 V		1		16	
		1.8 V ≤ VDD ≤ 5.5 V		1		8	
		1.6 V ≤ VDD ≤ 5.5 V		1		4	
高速オンチップ・オシレータ・クロック周波数精度		TA = -20 ~ +85 °C	1.8 V ≤ VDD ≤ 5.5 V	-1		1	%
			1.6 V ≤ VDD < 1.8 V	-5		5	
		TA = -40 ~ -20 °C	1.8 V ≤ VDD ≤ 5.5 V	-1.5		1.5	%
			1.6 V ≤ VDD < 1.8 V	-5.5		5.5	
中速オンチップ・オシレータ発振周波数注2	f _{IM}			1		4	MHz
中速オンチップ・オシレータ発振周波数精度				-12		+12	%
中速オンチップ・オシレータ発振周波数精度の温度ドリフト	DIMT				0.008		%/°C
中速オンチップ・オシレータ発振周波数精度の電圧ドリフト	DIMV	TA = 25 °C	2.1 V ≤ VDD ≤ 5.5 V		0.02		%/V
			2.0 V ≤ VDD < 2.1 V		-12		
			1.6 V ≤ VDD < 2.0 V		10		
低速オンチップ・オシレータ・クロック周波数注2	f _{IL}				15		kHz
低速オンチップ・オシレータ・クロック周波数精度				-15		+15	%

注1. 高速オンチップ・オシレータの周波数は、オプション・バイト (000C2H/010C2H) のビット 0-3 および HOCODIV レジスタのビット 0-2 によって選択します。

注2. 発振回路の特性だけを示すものです。命令実行時間は、35.4 AC特性を参照してください。

35.3 DC特性

35.3.1 端子特性

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル出力電流 ^{注1}	IOH1	P00, P01, P30-P33, P40, P51-P56 1端子			-10.0 ^{注2}	mA
		P00, P01, P40 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		-42.0	mA
			2.7 V ≤ EVDD < 4.0 V		-10.0	mA
			1.8 V ≤ EVDD < 2.7 V		-5.0	mA
			1.6 V ≤ EVDD < 1.8 V		-2.5	mA
		P30-P33, P51-P56 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		-80.0	mA
			2.7 V ≤ EVDD < 4.0 V		-19.0	mA
			1.8 V ≤ EVDD < 2.7 V		-10.0	mA
			1.6 V ≤ EVDD < 1.8 V		-5.0	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})			-122.0	mA
	IOH2	P20-P23 1端子			-0.1 ^{注2}	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})	1.6 V ≤ VDD ≤ 5.5 V		-0.4	mA

注1. VDD端子から出力端子に流れ出しても、デバイスの動作を保証する電流値です。

注2. 合計の電流値を越えないでください。

注3. デューティ ≤ 70%の条件での出力電流の値です。

デューティ > 70%に変更した出力電流の値は、次の計算式で求めることができます(デューティ比をn%に変更する場合)。

$$\bullet \text{ 端子合計の出力電流} = (I_{OH} \times 0.7) / (n \times 0.01)$$

<計算例> IOH = -10.0 mAの場合, n = 80%

$$\text{端子合計の出力電流} = (-10.0 \times 0.7) / (80 \times 0.01) \approx -8.7 \text{ mA}$$

ただし、1端子当たりに流せる電流は、デューティによって変わることはありません。また、絶対最大定格以上の電流は流せません。

注意 P00, P01, P20, P30-P33, P40, P51-P56は、N-chオープン・ドレイン・モード時には、ハイ・レベルを出力しません。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ロウ・レベル出力電流 ^{注1}	IOL1	P00, P01, P30-P33, P40, P51-P56 1端子			20.0 ^{注2}	mA
		P00, P01, P40 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		70.0	mA
			2.7 V ≤ EVDD < 4.0 V		15.0	mA
			1.8 V ≤ EVDD < 2.7 V		9.0	mA
			1.6 V ≤ EVDD < 1.8 V		4.5	mA
		P30-P33, P51-P56 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		80.0	mA
			2.7 V ≤ EVDD < 4.0 V		35.0	mA
			1.8 V ≤ EVDD < 2.7 V		20.0	mA
			1.6 V ≤ EVDD < 1.8 V		10.0	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})			150.0	mA
	IOL2	P20-P23 1端子			0.4 ^{注2}	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})	1.6 V ≤ VDD ≤ 5.5 V		1.6	mA

注1. 出力端子からVSS端子に流れ込んでも、デバイスの動作を保証する電流値です。

注2. 合計の電流値を越えないでください。

注3. デューティ ≤ 70%の条件での電流の値です。

デューティ > 70%に変更した出力電流の値は、次の計算式で求めることができます(デューティ比をn%に変更する場合)。

$$\bullet \text{ 端子合計の出力電流} = (\text{IOL} \times 0.7) / (n \times 0.01)$$

<計算例> IOL = 10.0 mAの場合, n = 80%

$$\text{端子合計の出力電流} = (10.0 \times 0.7) / (80 \times 0.01) \approx 8.7 \text{ mA}$$

ただし、1端子あたりに流せる電流は、デューティによって変わることはありません。また、絶対最大定格以上は流せません。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(3/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル入力電圧	VIH1	P00, P01, P30-P33, P40, P51-P56	通常モード	0.8 EVDD	EVDD	V
	VIH2	P00, P30-P32, P40, P51-P56	TTLモード 4.0V ≤ EVDD ≤ 5.5 V	2.2	EVDD	V
			TTLモード 3.3 V ≤ EVDD < 4.0 V	2.0	EVDD	V
			TTLモード 1.6 V ≤ EVDD < 3.3 V	1.5	EVDD	V
	VIH3	P20-P23 (デジタル入力)	0.7 VDD		VDD	V
	VIH4	P121, P122, P125, P137, EXCLK, RESET	0.8 VDD		VDD	V
ロウ・レベル入力電圧	VIL1	P00, P01, P30-P33, P40, P51-P56	通常モード	0	0.2 EVDD	V
	VIL2	P00, P30-P32, P40, P51-P56	TTLモード 4.0V ≤ EVDD ≤ 5.5 V	0	0.8	V
			TTLモード 3.3 V ≤ EVDD < 4.0 V	0	0.5	V
			TTLモード 1.6 V ≤ EVDD < 3.3 V	0	0.32	V
	VIL3	P20-P23 (デジタル入力)	0		0.3 VDD	V
	VIL4	P121, P122, P125, P137, EXCLK, RESET	0		0.2 VDD	V

注意 P00, P01, P20, P30-P33, P40, P51-P56は、N-chオープン・ドレイン・モード時でも VIHの最大値(MAX.)はVDD/EVDDです。

(P20: VDD

P00,P01,P30-P33,P40,P51-P56:EVDD)

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(4/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル出力電圧	VOH1	P00, P01, P30-P33, P40, P51-P56	4.0 V ≤ EVDD ≤ 5.5 V, IOH = -10 mA	EVDD - 1.5		V
			4.0 V ≤ EVDD ≤ 5.5 V, IOH = -3.0 mA	EVDD - 0.7		V
			2.7 V ≤ EVDD ≤ 5.5 V, IOH = -2.0 mA	EVDD - 0.6		V
			1.8 V ≤ EVDD ≤ 5.5 V, IOH = -1.5 mA	EVDD - 0.5		V
			1.6 V ≤ EVDD ≤ 5.5 V, IOH = -1.0 mA	EVDD - 0.5		V
	VOH2	P20-P23	1.6 V ≤ VDD ≤ 5.5 V, IOH = -100 μA	VDD - 0.5		V
ロウ・レベル出力電圧	VOL1	P00, P01, P30-P33, P40, P51-P56	4.0 V ≤ EVDD ≤ 5.5 V, IOL = 20 mA		1.3	V
			4.0 V ≤ EVDD ≤ 5.5 V, IOL = 8.5 mA		0.7	V
			2.7 V ≤ EVDD ≤ 5.5 V, IOL = 3.0 mA		0.6	V
			2.7 V ≤ EVDD ≤ 5.5 V, IOL = 1.5 mA		0.4	V
			1.8 V ≤ EVDD ≤ 5.5 V, IOL = 0.6 mA		0.4	V
			1.6 V ≤ EVDD ≤ 5.5V, IOL = 0.3 mA		0.4	V
	VOL2	P20-P23	1.6 V ≤ VDD ≤ 5.5 V, IOL = 400 μA		0.4	V

注意 P00, P01, P20, P30-P33, P40, P51-P56は、N-chオープン・ドレイン・モード時には、ハイ・レベル出力しません。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(5/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル 入力リーク電流	ILIH1	P00, P01, P30-P33, P40, P51-P56	VI = EVDD		1	μA
	ILIH2	P20-P23, P125, P137, RESET	VI = VDD		1	μA
	ILIH3	P121, P122, X1, X2, EXCLK	VI = VDD	入力ポート時, 外部クロック入力時	1	μA
				発振子接続時	10	μA
ロウ・レベル 入力リーク電流	ILIL1	P00, P01, P30-P33, P40, P51-P56	VI = VSS		-1	μA
	ILIL2	P20-P23, P125, P137, RESET	VI = VSS		-1	μA
	ILIL3	P121, P122, X1, X2, EXCLK	VI = VSS	入力ポート時, 外部クロック入力時	-1	μA
				発振子接続時	-10	μA
内蔵プルアップ 抵抗	RU	P00, P01, P30-P33, P40, P51-P56, P125	VI = VSS, 入力ポート時		10 20 100	kΩ

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

35.3.2 電源電流特性

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/3)

項目	略号	動作モード		条件	MIN.	TYP.	MAX.	単位
電源電流 ^{注1}	IDD1	動作モード	基本動作 モード	HS (高速メイン)	fHOCO = 48 MHz ^{注3}	VDD = 5.0 V	1.7	mA
				モード	fIH = 24 MHz ^{注3}	VDD = 3.0 V	1.7	
					fHOCO = 24 MHz ^{注3}	VDD = 5.0 V	1.4	
					fIH = 24 MHz ^{注3}	VDD = 3.0 V	1.4	
			通常動作 モード	HS (高速メイン)	fHOCO = 48 MHz ^{注3}	VDD = 5.0 V	3.5	mA
					fIH = 24 MHz ^{注3}	VDD = 3.0 V	3.5	
					fHOCO = 24 MHz ^{注3}	VDD = 5.0 V	3.2	
					fIH = 24 MHz ^{注3}	VDD = 3.0 V	3.2	
					fHOCO = 16 MHz ^{注3}	VDD = 5.0 V	2.4	
					fIH = 16 MHz ^{注3}	VDD = 3.0 V	2.4	
			通常動作 モード	LS (低速メイン)	fIH = 8 MHz ^{注3}	VDD = 3.0 V	1.1	mA
						VDD = 2.0 V	1.1	
			通常動作 モード	LS (低速メイン)	fIH = 4 MHz ^{注3}	VDD = 3.0 V	0.72	mA
						VDD = 2.0 V	0.72	
					fIM = 4 MHz ^{注6}	VDD = 3.0 V	0.58	
						VDD = 2.0 V	0.58	
			通常動作 モード	LV (低電圧メイン)	fIH = 4 MHz ^{注3}	VDD = 3.0 V	1.2	mA
						VDD = 2.0 V	1.2	
			通常動作 モード	LP (低電力メイン)	fIH = 1 MHz ^{注3}	VDD = 3.0 V	290	μA
						VDD = 2.0 V	290	
					fIM = 1 MHz ^{注6}	VDD = 3.0 V	124	
						VDD = 2.0 V	124	
			通常動作 モード	HS (高速メイン)	fMX = 20 MHz ^{注2}	VDD = 5.0 V	2.7	mA
						方形波入力	2.7	
						発振子接続	2.8	
						VDD = 3.0 V	2.7	
					fMX = 10 MHz ^{注2}	VDD = 5.0 V	1.8	
						方形波入力	1.8	
						発振子接続	1.9	
						VDD = 3.0 V	1.8	
			通常動作 モード	LS (低速メイン)	fMX = 8 MHz ^{注2}	VDD = 3.0 V	0.9	mA
						方形波入力	0.9	
					fMX = 8 MHz ^{注2}	VDD = 2.0 V	0.9	
						発振子接続	1.0	
			通常動作 モード	LS (低速メイン)	fMX = 4 MHz ^{注2}	VDD = 3.0 V	0.6	mA
						方形波入力	0.6	
					fMX = 4 MHz ^{注2}	VDD = 2.0 V	0.6	
						発振子接続	0.6	
			通常動作 モード	LP (低電力メイン)	fMX = 1 MHz ^{注2}	VDD = 3.0 V	100	μA
						方形波入力	100	
					fMX = 1 MHz ^{注2}	VDD = 2.0 V	100	
						発振子接続	145	
			通常動作	サブシステム・ クロック動作	fIL = 15 kHz, TA = -40 °C ^{注5}		1.8	μA
					fIL = 15 kHz, TA = +25 °C ^{注5}		1.9	
					fIL = 15 kHz, TA = +85 °C ^{注5}		2.3	

(注、備考は次ページにあります。)

- ★ 注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVSSに固定した状態での入力リーク電流を含みます。またMAX. 値には周辺動作電流を含みます。ただし、A/Dコンバータ、D/Aコンバータ、コンパレータ、プログラマブル・ゲイン・アンプ、LVD回路、I/Oポート、内蔵プルアップ/プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。
- 注2. 高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。
- 注3. 高速システム・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。
- 注4. 高速システム・クロックは停止時。
- 注5. 高速システム・クロック、高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロックは停止時。
- 注6. 高速システム・クロック、高速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。
- 備考1. f_{MX} : 高速システム・クロック周波数(X1クロック発振周波数または外部メイン・システム・クロック周波数)
- 備考2. f_{IH} : 高速オンチップ・オシレータ・クロック周波数(最大24 MHz)
- 備考3. f_{IM} : 中速オンチップ・オシレータ・クロック周波数(最大4 MHz)
- 備考4. f_{IL} : 低速オンチップ・オシレータ・クロック周波数
- 備考5. f_{SUB} : サブシステム・クロック周波数(低速オンチップ・オシレータクロック周波数)
- 備考6. 「サブシステム・クロック動作」以外のTYP.値の温度条件は、TA = 25 °Cです。

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/3)

項目	略号	条件				MIN.	TYP.	MAX.	単位		
電源電流 ^{注1}	IDD ^{注2}	HALTモード	HS (高速メイン)モード	f _{HOCO} = 48 MHz ^{注4}	V _{DD} = 5.0 V		0.59	2.43	mA		
				f _{IH} = 24 MHz ^{注4}	V _{DD} = 3.0 V		0.59	2.43			
				f _{HOCO} = 24 MHz ^{注4}	V _{DD} = 5.0 V		0.41	1.83			
				f _{IH} = 24 MHz ^{注4}	V _{DD} = 3.0 V		0.41	1.83			
				f _{HOCO} = 16 MHz ^{注4}	V _{DD} = 5.0 V		0.39	1.38			
				f _{IH} = 16 MHz ^{注4}	V _{DD} = 3.0 V		0.39	1.38			
			LS (低速メイン)モード (MCSEL = 0)	f _{IH} = 8 MHz ^{注4}	V _{DD} = 3.0 V		250	710	μA		
					V _{DD} = 2.0 V		250	710			
			LS (低速メイン)モード (MCSEL = 1)	f _{IH} = 4 MHz ^{注4}	V _{DD} = 3.0 V		204	400	μA		
					V _{DD} = 2.0 V		204	400			
					f _{IM} = 4 MHz ^{注6}	V _{DD} = 3.0 V		43		250	
						V _{DD} = 2.0 V		43		250	
		LV (低電圧メイン)モード	f _{IH} = 4 MHz ^{注4}	V _{DD} = 3.0 V		450	700	mA			
				V _{DD} = 2.0 V		450	700				
		LP (低電力メイン)モード (MCSEL = 1)	f _{IH} = 1 MHz ^{注4}	V _{DD} = 3.0 V		192	400	μA			
				V _{DD} = 2.0 V		192	400				
				f _{IM} = 1 MHz ^{注6}	V _{DD} = 3.0 V		28		100		
					V _{DD} = 2.0 V		28		100		
		HS (高速メイン)モード	f _{MX} = 20 MHz ^{注3}	V _{DD} = 5.0 V	方形波入力		0.20	1.55	mA		
					発振子接続		0.40	1.74			
					V _{DD} = 3.0 V	方形波入力		0.20		1.55	
						発振子接続		0.40		1.74	
				f _{MX} = 10 MHz ^{注3}	V _{DD} = 5.0 V	方形波入力		0.15		0.86	
						発振子接続		0.30		0.93	
					V _{DD} = 3.0 V	方形波入力		0.15		0.86	
						発振子接続		0.30		0.93	
				LS (低速メイン)モード (MCSEL = 0)	f _{MX} = 8 MHz ^{注3}	V _{DD} = 3.0 V	方形波入力		68	550	μA
							発振子接続		125	590	
		f _{MX} = 8 MHz ^{注3}	V _{DD} = 2.0 V		方形波入力		68	550			
					発振子接続		125	590			
		LS (低速メイン)モード (MCSEL = 1)	f _{MX} = 4 MHz ^{注3}	V _{DD} = 3.0 V	方形波入力		23	128	μA		
					発振子接続		65	200			
			f _{MX} = 4 MHz ^{注3}	V _{DD} = 2.0 V	方形波入力		23	128			
					発振子接続		65	200			
		LP (低電力メイン)モード (MCSEL = 1)	f _{MX} = 1 MHz ^{注3}	V _{DD} = 3.0 V	方形波入力		10	64	μA		
					発振子接続		59	150			
			f _{MX} = 1 MHz ^{注3}	V _{DD} = 2.0 V	方形波入力		10	64			
					発振子接続		59	150			
		サブシステム・クロック動作	f _{IL} = 15 kHz, T _A = -40 °C ^{注5}				0.48	1.22	μA		
				f _{IL} = 15 kHz, T _A = +25 °C ^{注5}			0.55	1.22			
				f _{IL} = 15 kHz, T _A = +85 °C ^{注5}			0.80	3.30			

(注、備考は次ページにあります。)

★

- 注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVSSに固定した状態での入力リーク電流を含みます。またMAX. 値には周辺動作電流を含みます。ただし、A/Dコンバータ、D/Aコンバータ、コンパレータ、プログラマブル・ゲイン・アンプ、LVD回路、I/Oポート、内蔵プルアップ/プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。
- 注2. フラッシュ・メモリでのHALT命令実行時。
- 注3. 高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。
- 注4. 高速システム・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。
- 注5. 高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、高速システム・クロックは停止時。
- 注6. 高速システム・クロック、高速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。

備考1. fMX : 高速システム・クロック周波数(X1クロック発振周波数または外部メイン・システム・クロック周波数)

備考2. fIH : 高速オンチップ・オシレータ・クロック周波数(最大24 MHz)

備考3. fIM : 中速オンチップ・オシレータ・クロック周波数(最大4 MHz)

備考4. fIL : 低速オンチップ・オシレータ・クロック周波数

備考5. fSUB : サブシステム・クロック周波数(低速オンチップ・オシレータクロック周波数)

備考6. 「サブシステム・クロック動作」以外のTYP.値の温度条件は、TA = 25 °Cです。

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(3/3)

項目	略号	条件	MIN.	TYP.	MAX.	単位
電源電流 ^{注1}	IDD3 ^{注2}	STOPモード ^{注3}	TA = -40 °C	0.19	0.51	μA
			TA = +25 °C	0.25	0.51	
			TA = +50 °C	0.28	1.10	
			TA = +70 °C	0.38	1.90	
			TA = +85 °C	0.60	3.30	

注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVSSに固定した状態での入力リーク電流を含みます。またMAX.値には周辺動作電流を含みます。ただし、A/Dコンバータ、コンパレータ、プログラマブル・ゲイン・アンプ、LVD回路、I/Oポート、内蔵プルアップ／プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。

注2. 12ビット・インターバル・タイマ、ウォッチドッグ・タイマに流れる電流は含みません。

注3. STOPモード時にサブシステム・クロックを動作させる場合の電流値は、HALTモード時にサブシステム・クロックを動作させる場合の電流値を参照してください。

周辺機能(全製品共通)

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

★

項目	略号	条件		MIN.	TYP.	MAX.	単位
低速オンチップ・オシレータ動作電流	IFIL 注1				0.22		μA
12ビット・インターバル・タイマ動作電流	ITMKA 注1, 3, 4	fIL = 15 kHz, fMAINは停止			0.02		μA
8ビット・インターバル・タイマ動作電流注1, 9	ITMT	fIL = 15 kHz, fMAINは停止	8ビット・カウンタ・モード × 2 ch動作		0.04		μA
			16ビット・カウンタ・モード動作		0.03		μA
ウォッチドッグ・タイマ動作電流	IWD1 注1, 3, 5	fIL = 15 kHz, fMAINは停止			0.22		μA
A/Dコンバータ動作電流	IADC 注1, 6	最高速変換時	標準モード, AVREFP = VDD = 5.0V		1.3	1.7	mA
			低電圧モード, AVREFP = VDD = 3.0V		0.5	0.7	mA
内部基準電圧(1.45 V)電流注1, 10	IADREF				85.0		μA
温度センサ動作電流	ITMPS 注1				85.0		μA
D/Aコンバータ動作電流	IDAC 注1, 14	1チャンネル当たり				1.5	mA
PGA動作電流	IPGA 注1, 2				480	700	μA
コンパレータ動作電流	ICMP 注8	VDD = 5.0 V, レギュレータ 出力電圧 = 2.1 V	コンパレータ高速モード ウィンドウモード		12.5		μA
			コンパレータ低速モード ウィンドウモード		3.0		
			コンパレータ高速モード 基本モード		6.5		
			コンパレータ低速モード 基本モード		1.9		
		VDD = 5.0 V, レギュレータ 出力電圧 = 1.8 V	コンパレータ高速モード ウィンドウモード		8.0		
			コンパレータ低速モード ウィンドウモード		2.2		
			コンパレータ高速モード 基本モード		4.0		
			コンパレータ低速モード 基本モード		1.3		
LVD動作電流	ILVD 注1, 7				0.10		μA
セルフ・プログラミング動作電流	IFSP 注1, 12				2.0	12.20	mA
BGO電流	IBGO 注1, 11				2.0	12.20	mA
SNOOZE動作電流	ISNOZ 注1	ADC動作, fIH = 24 MHz, AVREFP = VDD = 3.0 V	モード遷移中注13		0.50	0.60	mA
			変換動作中		1.20	1.44	mA
		CSI/UART動作, fIH = 24 MHz			0.70	0.84	mA
	ISNOZM 注1	ADC動作, fIM = 4 MHz, AVREFP = VDD = 3.0 V	モード遷移中注13		0.05	0.08	mA
			変換動作中		0.67	0.78	mA
		CSI動作, fIM = 4 MHz			0.06	0.08	mA

(注, 備考は次ページにあります。)

- 注1. VDDに流れる電流です。
- 注2. 動作保証範囲は2.7-5.5Vです。
- 注3. 高速オンチップ・オシレータ・クロック, 中速オンチップ・オシレータ・クロック, 高速システム・クロックは停止時。
- 注4. 12ビット・インターバル・タイマにのみ流れる電流です(低速オンチップ・オシレータ, XT1発振回路の動作電流は含みません)。動作モードまたはHALTモードでの12ビット・インターバル・タイマの動作時は, IDD1またはIDD2にIITを加算した値が, RL78マイクロコントローラの電流値となります。また, 低速オンチップ・オシレータ選択時はIFILを加算してください。
- 注5. ウォッチドッグ・タイマにのみ流れる電流です(低速オンチップ・オシレータの動作電流を含みます)。
ウォッチドッグ・タイマの動作時は, IDD1, IDD2またはIDD3にIWDTを加算した値が, RL78マイクロコントローラの電流値となります。
- 注6. A/Dコンバータにのみ流れる電流です。動作モードまたはHALTモードでのA/Dコンバータの動作時はIDD1またはIDD2にIADCを加算した値が, RL78マイクロコントローラの電流値となります。
- 注7. LVD回路にのみ流れる電流です。LVD回路の動作時は, IDD1, IDD2またはIDD3にILVDを加算した値がRL78マイクロコントローラの電流値となります。
- 注8. コンパレータ回路にのみ流れる電流です。コンパレータ回路の動作時は, IDD1, IDD2またはIDD3にICMPを加算した値が, RL78マイクロコントローラの電流値となります。
- 注9. 8ビット・インターバル・タイマにのみ流れる電流です(低速オンチップ・オシレータ, XT1発振回路の動作電流は含みません)。動作モードまたはHALTモードでの8ビット・インターバル・タイマの動作時は, IDD1またはIDD2にIITを加算した値が, RL78マイクロコントローラの電流値となります。また, 低速オンチップ・オシレータ選択時はIFILを加算してください。
- 注10. 内部基準電圧(1.45 V)の生成で消費する電流です。
- 注11. データ・フラッシュ書き換え時に流れる電流です。
- 注12. セルフ・プログラミング時に流れる電流です。
- 注13. SNOOZEモードへの移行時間は, 24.3.3 SNOOZEモードを参照してください。
- ★ 注14. D/Aコンバータにのみ流れる電流です。動作モードまたはHALTモードでのD/Aコンバータの動作時は, IDD1またはIDD2にIDACを加算した値が, RL78マイクロコントローラの電流値となります。

備考1. f_{IL}: 低速オンチップ・オシレータ・クロック周波数

備考2. f_{CLK}: CPU/周辺ハードウェア・クロック周波数

備考3. TYP.値の温度条件は, TA = 25 °Cです。

35.4 AC特性

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/2)

項目	略号	条件		MIN.	TYP.	MAX.	単位
命令サイクル (最小命令実行時間)	TCY	メイン・システム・ クロック (fMAIN) 動作	HS (高速メイン) モード	2.7 V ≤ VDD ≤ 5.5 V	0.04167	1	μs
				2.4 V ≤ VDD < 2.7 V	0.0625	1	μs
			LS(低速メイン) モード	1.8 V ≤ VDD ≤ 5.5 V PMMC. MCSEL = 0	0.125	1	μs
				1.8 V ≤ VDD ≤ 5.5 V PMMC. MCSEL = 1	0.25	1	μs
			LP(低電力メイン) モード	1.8 V ≤ VDD ≤ 5.5 V	1		μs
			LV(低電圧メイン) モード	1.6 V ≤ VDD ≤ 5.5 V	0.25	1	μs
		サブシステム・ クロック (fSUB) 動作	fIL	1.8 V ≤ VDD ≤ 5.5 V	66.7		μs
		セルフ・プログラミ ング時	HS (高速メイン) モード	2.7 V ≤ VDD ≤ 5.5 V	0.04167	1	μs
				2.4 V ≤ VDD < 2.7 V	0.0625	1	μs
			LS(低速メイン) モード	1.8 V ≤ VDD ≤ 5.5 V	0.125	1	μs
			LV(低電圧メイン) モード	1.8 V ≤ VDD ≤ 5.5 V	0.25	1	μs
外部システム・ クロック周波数	fEX	2.7 V ≤ VDD ≤ 5.5 V		1		20	MHz
		2.4 V ≤ VDD < 2.7 V		1		16	MHz
		1.8 V ≤ VDD < 2.4 V		1		8	MHz
		1.6 V ≤ VDD < 1.8 V		1		4	MHz
外部システム・ クロック入力 ハイ/ロウ・ レベル幅	tEXH, tEXL	2.7 V ≤ VDD ≤ 5.5 V		24			ns
		2.4 V ≤ VDD < 2.7 V		30			ns
		1.8 V ≤ VDD < 2.4 V		60			ns
		1.6 V ≤ VDD < 1.8 V		120			ns
TI00-TI03, 入力ハイ /ロウ・レベル幅	tTlH, tTlL注			1/fMCK + 10			ns

注 EVDD < VDD の低電圧インタフェースでは、次の値も満足する必要があります。

1.8 V ≤ EVDD ≤ 2.7 V : MIN.125ns

1.6 V ≤ EVDD < 1.8 V : MIN.250ns

備考 fMCK : タイマ・アレイ・ユニットの動作クロック周波数。

(タイマ・モード・レジスタ mn (TMRmn) の CKSmn ビットで設定する動作クロック。m : ユニット番号 (m = 0),

n : チャネル番号 (n = 0-3))


(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)


項目	略号	条件			MIN.	TYP.	MAX.	単位
TO00-TO03, TKBO0, TKBO1 出力周波数 ^注	fro	TO00-TO03 TKBO0, TKBO1 (非P20端子出力時)	HS (高速メイン) モード	4.0 V ≤ EV _{DD} ≤ 5.5 V			12	MHz
				2.7 V ≤ EV _{DD} < 4.0 V			8	
				1.8 V ≤ EV _{DD} < 2.7 V			4	
				1.6 V ≤ EV _{DD} < 1.8 V			2	
			LS(低速メイン) モード	1.8 V ≤ EV _{DD} ≤ 5.5 V			4	
				1.6 V ≤ EV _{DD} < 1.8 V			2	
			LP(低電力メイン) モード	1.8 V ≤ EV _{DD} ≤ 5.5 V			0.5	
				LV(低電圧メイン) モード	1.6 V ≤ EV _{DD} ≤ 5.5 V			
		TKBO1 (P20端子出力時)	HS (高速メイン) モード	4.0 V ≤ V _{DD} ≤ 5.5 V			1.5	MHz
				2.7 V ≤ V _{DD} < 4.0 V			1.2	
				2.4 V ≤ V _{DD} < 2.7 V			1	
			LS(低速メイン) モード	4.0 V ≤ V _{DD} ≤ 5.5 V			1.5	
				2.7 V ≤ V _{DD} < 4.0 V			1.2	
				2.4 V ≤ V _{DD} < 2.7 V			1	
				1.8 V ≤ V _{DD} < 2.4 V			0.75	
			LP(低電力メイン) モード	1.8 V ≤ V _{DD} ≤ 5.5 V			0.5	
				LV(低電圧メイン) モード	4.0 V ≤ V _{DD} ≤ 5.5 V			
			2.7 V ≤ V _{DD} < 4.0 V				1.2	
			2.4 V ≤ V _{DD} < 2.7 V				1	
			1.8 V ≤ V _{DD} < 2.4 V				0.75	
1.6 V ≤ V _{DD} < 1.8 V			0.5					
PCLBUZ0, PCLBUZ1 出力周波数	fpCL	HS (高速メイン)モード		4.0 V ≤ EV _{DD} ≤ 5.5 V			16	MHz
				2.7 V ≤ EV _{DD} < 4.0 V			8	
				1.8 V ≤ EV _{DD} < 2.7 V			4	
				1.6 V ≤ EV _{DD} < 1.8 V			2	
		LS(低速メイン)モード		1.8 V ≤ EV _{DD} ≤ 5.5 V			4	
				1.6 V ≤ EV _{DD} < 1.8 V			2	
		LP(低電力メイン)モード		1.6 V ≤ EV _{DD} ≤ 5.5 V			1	
		LV(低電圧メイン)モード		1.8 V ≤ EV _{DD} ≤ 5.5 V			4	
1.6 V ≤ EV _{DD} < 1.8 V					2			
割り込み入力ハイ／ ロウ・レベル幅	t _{INTH} ,	INTP0-INTP2, INTP9		1.6 V ≤ V _{DD} ≤ 5.5 V	1			μs
	t _{INTL}	INTP3-INTP8, INTP10, INTP11		1.6 V ≤ EV _{DD} ≤ 5.5 V	1			
キー割り込み入力 ロウ・レベル幅	t _{KR}	KR0-KR7		1.8 V ≤ EV _{DD} ≤ 5.5 V	250			ns
				1.6 V ≤ EV _{DD} < 1.8 V	1			μs
RESETロウ・ レベル幅	t _{RSL}				10			μs

注 デューティ 50%時



AC タイミング測定点




外部システム・クロック・タイミング





TI/TO タイミング



割り込み要求入力タイミング




キー割り込み入力タイミング

 $\overline{\text{RESET}}$ 入力タイミング

35.5 周辺機能特性

AC タイミング測定点



35.5.1 シリアル・アレイ・ユニット

(1) 同電位通信時(UARTモード)

P01, P30, P31, P54 を TxDq 端子とするとき

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
転送レート注1, 2		2.7 V ≤ EVDD ≤ 5.5 V		fMCK/6		fMCK/6		fMCK/6		fMCK/6	bps
		最大転送レート理論値 fMCK = fCLK注3		4.0		1.3		0.1		0.6	Mbps
		1.8 V ≤ EVDD ≤ 5.5 V		fMCK/6		fMCK/6		fMCK/6		fMCK/6	bps
		最大転送レート理論値 fMCK = fCLK注3		4.0		1.3		0.1		0.6	Mbps
		1.7 V ≤ EVDD ≤ 5.5 V		fMCK/6		fMCK/6		fMCK/6		fMCK/6	bps
		最大転送レート理論値 fMCK = fCLK注3		4.0		1.3		0.1		0.6	Mbps
		1.6 V ≤ EVDD ≤ 5.5 V	—			fMCK/6		fMCK/6		fMCK/6	bps
		最大転送レート理論値 fMCK = fCLK注3	—			1.3		0.1		0.6	Mbps

注1. SNOOZEモードでの転送レートは、4800 bpsのみとなります。

注2. EVDD < VDDの低電圧インタフェースでは、次の値も満足する必要があります。

2.4V ≤ EVDD < 2.7V : MAX. 2.6 Mbps

1.8V ≤ EVDD < 2.4V : MAX. 1.3 Mbps

1.6V ≤ EVDD < 1.8V : MAX. 0.6 Mbps

注3. CPU/周辺ハードウェア・クロック(fCLK)の最高動作周波数を次に示します。

HS (高速メイン)モード : 24 MHz (2.7 V ≤ EVDD ≤ 5.5 V)

16 MHz (2.4 V ≤ EVDD ≤ 5.5 V)

LS (低速メイン)モード : 8 MHz (1.8 V ≤ EVDD ≤ 5.5 V)

LP (低電力メイン)モード : 1 MHz (1.8 V ≤ EVDD ≤ 5.5 V)

LV (低電圧メイン)モード : 4 MHz (1.6 V ≤ EVDD ≤ 5.5 V)

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、RxDq端子は通常入力バッファを選択し、TxDq端子は通常出力モードを選択します。

P20をTxD1端子とするとき

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD = VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
転送レート		4.0 V ≤ VDD ≤ 5.5 V		fMCK/6 注1, 2, 3		fMCK/6 注1, 2		fMCK/6 注1, 2		fMCK/6 注1, 2	bps
		最大転送レート理論値 fMCK = fCLK注1, 3		1.5		1.3		0.1		0.6	Mbps
		2.7 V ≤ VDD ≤ 5.5 V		fMCK/6 注1, 2, 3		fMCK/6 注1, 2		fMCK/6 注1, 2		fMCK/6 注1, 2	bps
		最大転送レート理論値 fMCK = fCLK注1, 3		1.2		1.2		0.1		0.6	Mbps
		2.4 V ≤ VDD ≤ 5.5 V		fMCK/6 注1, 2, 3		fMCK/6 注1, 2		fMCK/6 注1, 2		fMCK/6 注1, 2	bps
		最大転送レート理論値 fMCK = fCLK注1, 3		1.0		1.0		0.1		0.6	Mbps
		1.8 V ≤ VDD ≤ 5.5 V		使用禁 止		fMCK/6 注1, 2		fMCK/6 注1, 2		fMCK/6 注1, 2	bps
		最大転送レート理論値 fMCK = fCLK注1, 3				0.6		0.1		0.6	Mbps
		1.7 V ≤ VDD ≤ 5.5 V				使用禁 止		使用禁 止		fMCK/6 注1, 2	bps
		最大転送レート理論値 fMCK = fCLK注1, 3								0.5	Mbps
		1.6 V ≤ VDD ≤ 5.5 V								fMCK/6 注1, 2	bps
		最大転送レート理論値 fMCK = fCLK注1, 3								0.5	Mbps

注1. fMCKは、SPSレジスタとSMRレジスタのCKSビットで選択された周波数です。

注2. SNOOZEモードでの転送レートは、4800 bpsのみサポートします。

ただし、fHOCO = 48MHz時は、SNOOZEモードをサポートしません。

注3. 各動作モードのfCLKは以下の通りです。

HS (高速メイン)モード : 24 MHz (2.7 V ≤ VDD ≤ 5.5 V)

16 MHz (2.4 V ≤ VDD ≤ 5.5 V)


LS (低速メイン)モード : 8 MHz (1.8 V ≤ VDD ≤ 5.5 V)

LP (低電力メイン)モード : 1 MHz (1.8 V ≤ VDD ≤ 5.5 V)


LV (低電圧メイン)モード : 4 MHz (1.6 V ≤ VDD ≤ 5.5 V)

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、RxDq端子は通常入力バッファを選択し、TxDq端子は通常出力モードを選択します。

UARTモード接続図(同電位通信時)



UARTモードのビット幅(同電位通信時)(参考)



備考1. q : UART番号 (q = 0, 1), g : PIM, POM番号 (g = 0, 2, 3, 5)

備考2. fMCK : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m : ユニット番号,

n : チャネル番号 (mn = 00-03))

(2) 同電位通信時(CSIモード)(マスタ・モード, SCKp...内部クロック出力, CSI00のみ対応)

(TA = -40 ~ +85 °C, 2.7 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKp サイクル・タイム	tkCY1	tkCY1 ≥ 2fCLK	83.3		250		2000		500		ns
SCKp ハイ/ロウ・レベル幅	tkL1	4.0 V ≤ EVDD ≤ 5.5 V	tkCY1/2 - 7		tkCY1/2 - 50		tkCY1/2 - 50		tkCY1/2 - 50		ns
		2.7 V ≤ EVDD ≤ 5.5 V	tkCY1/2 - 10								ns
Slp セットアップ時間 (対 SCKp ↑) 注1	tsIK1	4.0 V ≤ EVDD ≤ 5.5 V	23		110		110		110		ns
		2.7 V ≤ EVDD ≤ 5.5 V	33								
Slp ホールド時間(対 SCKp ↑) 注1	tsIH1		10		10		10		10		ns
SCKp ↓ → SOp 出力 遅延時間 注2	tkSO1	C = 20 pF 注3		10		20		20		20	ns

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対 SCKp ↓”となります。

注2. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対 SCKp ↑”となります。

注3. Cは, SCKp, SOp 出力ラインの負荷容量です。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で, Slp 端子は通常入力バッファを選択し, SOp 端子と SCKp 端子は通常出力モードを選択します。

備考1. p : CSI 番号 (p = 00), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0), g : PIM, POM 番号 (g = 5)

備考2. fMCK : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m : ユニット番号, n : チャネル番号 (mn = 00))

(3) 同電位通信時(CSIモード)(マスタ・モード, SCKp...内部クロック出力)

P01, P32, P53, P54, P56をSOMn端子とするとき

(TA = -40 ~ +85 °C, 1.6V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKpサイクル・タイム	tkCY1	tkCY1 ≥ 4/fCLK	2.7 V ≤ EVDD ≤ 5.5 V	167		500		4000		1000		ns
			2.4 V ≤ EVDD ≤ 5.5 V	250								
			1.8 V ≤ EVDD ≤ 5.5 V	500								
			1.7 V ≤ EVDD ≤ 5.5 V	1000		1000						
			1.6 V ≤ EVDD ≤ 5.5 V	使用禁止								
SCKpハイ／ロウ・レベル幅	tkH1, tkL1	4.0 V ≤ EVDD ≤ 5.5 V		tkCY1/2 - 12		tkCY1/2 - 50		tkCY1/2 - 50		tkCY1/2 - 50		ns
		2.7 V ≤ EVDD ≤ 5.5 V		tkCY1/2 - 18								
		2.4 V ≤ EVDD ≤ 5.5 V		tkCY1/2 - 38								
		1.8 V ≤ EVDD ≤ 5.5 V		tkCY1/2 - 50								
		1.7 V ≤ EVDD ≤ 5.5 V		tkCY1/2 - 100		tkCY1/2 - 100		tkCY1/2 - 100		tkCY1/2 - 100		
		1.6 V ≤ EVDD ≤ 5.5 V		使用禁止								
Slpセットアップ時間 (対SCKp ↑)注1	tsIK1	4.0 V ≤ EVDD ≤ 5.5 V		44		110		110		110		ns
		2.7 V ≤ EVDD ≤ 5.5 V										
		2.4 V ≤ EVDD ≤ 5.5 V		75								
		1.8 V ≤ EVDD ≤ 5.5 V		110								
		1.7 V ≤ EVDD ≤ 5.5 V		220		220		220		220		
		1.6 V ≤ EVDD ≤ 5.5 V		使用禁止								
Slpホールド時間(対SCKp ↑) 注1	tkSI1	1.7 V ≤ EVDD ≤ 5.5 V		19		19		19		19		ns
		1.6 V ≤ EVDD ≤ 5.5 V		使用禁止								
SCKp ↓ → SOp 出力遅延時間 注2	tkSO1	C = 30 pF注3	1.7 V ≤ EVDD ≤ 5.5 V		33.4		33.4		33.4		33.4	ns
			1.6 V ≤ EVDD ≤ 5.5 V		使用禁止							

注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは“対SCKp ↓”となります。

注2. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは“対SCKp ↑”となります。

注3. Cは、SCKp, SOp出力ラインの負荷容量です。

注意 ポート入力モード・レジスタ g (PIMg)とポート出力モード・レジスタ g (POMg)で、Slp端子は通常入力バッファを選択し、SOOp端子とSCKp端子は通常出力モードを選択します。

備考1. p: CSI番号(p = 00, 01, 10, 11), m: ユニット番号(m = 0), n: チャネル番号(n = 0-3), g: PIM, POM番号(g = 0, 2, 3-5, 12)

備考2. fMCK: シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m: ユニット番号,

n: チャネル番号(mn = 00-03))

P20をSO10端子とするとき

★ (TA = -40 ~ +85 °C, 1.6 V ≤ EVDD = VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位
				モード		モード		モード		モード		
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKpサイク ル・タイム	tkCY1	tkCY1 ≥ 4/fCLK	4.0 V ≤ VDD ≤ 5.5 V	600		600		4000		1000		ns
			2.7 V ≤ VDD ≤ 5.5 V	850		850						
			2.4 V ≤ VDD ≤ 5.5 V	1000		1000						
			1.8 V ≤ VDD ≤ 5.5 V	—		1500						
			1.7 V ≤ VDD ≤ 5.5 V	—		—		—		2000		
			1.6 V ≤ VDD ≤ 5.5 V	—		—		—				
SCKpハイ／ ロウ・レベル幅	tkH1, tkL1	4.0 V ≤ VDD ≤ 5.5 V		tkCY1/2 - 12		tkCY1/2 - 50		tkCY1/2 - 50		tkCY1/2 - 50		ns
		2.7 V ≤ VDD ≤ 5.5 V		tkCY1/2 - 18								
		2.4 V ≤ VDD ≤ 5.5 V		tkCY1/2 - 38								
		1.8 V ≤ VDD ≤ 5.5 V		—								
		1.7 V ≤ VDD ≤ 5.5 V		—		—		tkCY1/2 - 100				
		1.6 V ≤ VDD ≤ 5.5 V		—		—		—				
Slpセットアッ プ時間 (対SCKp ↑)注1	tsIK1	4.0 V ≤ VDD ≤ 5.5 V		44		110		110		110		ns
		2.7 V ≤ VDD ≤ 5.5 V										
		2.4 V ≤ VDD ≤ 5.5 V		75								
		1.8 V ≤ VDD ≤ 5.5 V		—								
		1.7 V ≤ VDD ≤ 5.5 V		—		—		220				
		1.6 V ≤ VDD ≤ 5.5 V		—		—		—				
Slpホールド時 間(対SCKp ↑) 注1	tkSI1	2.4 V ≤ VDD ≤ 5.5 V		19		19		19		19		ns
		1.8 V ≤ VDD ≤ 5.5 V		—								
		1.6 V ≤ VDD ≤ 5.5 V		—		—		—				
SCKp ↓ → SOp 出力遅延時間 注2	tkSO1	C = 30 pF注3	2.4 V ≤ VDD ≤ 5.5 V		150		250		250		300	ns
			1.8 V ≤ VDD ≤ 5.5 V		—							
			1.6 V ≤ VDD ≤ 5.5 V		—							

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対 SCKp ↓”となります。

注2. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対 SCKp ↑”となります。

注3. Cは、SCKp, SOp 出力ラインの負荷容量です。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子は通常入力バッファを選択し、SOOp 端子と SCKp 端子は通常出力モードを選択します。

備考 p : CSI 番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM 番号 (g = 0, 4, 12)

fMCK : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m : ユニット番号,

n : チャネル番号 (mn = 00-03))

(4) 同電位通信時(CSIモード)(スレーブ・モード, SCKp...外部クロック入力)

P01, P32, P53, P54, P56をSOMn端子とするとき

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/2)

項目	略号	条件		HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKpサイクル・ タイム注2	tkcy2	4.0 V ≤ EVDD ≤ 5.5 V	fMCK > 20 MHz	8/fMCK		—		—		—		ns
			fMCK ≤ 20 MHz	6/fMCK		6/fMCK		6/fMCK		6/fMCK		
		2.7 V ≤ EVDD ≤ 5.5 V	fMCK > 16 MHz	8/fMCK		—		—		—		
			fMCK ≤ 16 MHz	6/fMCK		6/fMCK		6/fMCK		6/fMCK		
		2.4 V ≤ EVDD ≤ 5.5 V		6/fMCK かつ500								
		1.8 V ≤ EVDD ≤ 5.5 V		6/fMCK かつ750								
		1.7 V ≤ EVDD ≤ 5.5 V		6/fMCK かつ1500		6/fMCK かつ1500						
		1.6 V ≤ EVDD ≤ 5.5 V		—								
SCKpハイ/ ロウ・レベル幅	tkH2, tkL2	4.0 V ≤ EVDD ≤ 5.5 V		tkcy2/2 - 7		tkcy2/2 - 7		tkcy2/2 - 7		tkcy2/2 - 7		ns
		2.7 V ≤ EVDD ≤ 5.5 V		tkcy2/2 - 8		tkcy2/2 - 8		tkcy2/2 - 8		tkcy2/2 - 8		
		1.8 V ≤ EVDD ≤ 5.5 V		tkcy2/2 - 18		tkcy2/2 - 18		tkcy2/2 - 18		tkcy2/2 - 18		
		1.7 V ≤ EVDD ≤ 5.5 V		tkcy2/2 - 66		tkcy2/2 - 66		tkcy2/2 - 66		tkcy2/2 - 66		
		1.6 V ≤ EVDD ≤ 5.5 V		—								
Slpセットアップ 時間(対SCKp↑) 注1	tSIK2	2.7 V ≤ EVDD ≤ 5.5 V		1/fMCK + 20		1/fMCK + 30		1/fMCK + 30		1/fMCK + 30		ns
		1.8 V ≤ EVDD ≤ 5.5 V		1/fMCK + 30		1/fMCK + 30		1/fMCK + 30		1/fMCK + 30		
		1.7 V ≤ EVDD ≤ 5.5 V		1/fMCK + 40		1/fMCK + 40		1/fMCK + 40		1/fMCK + 40		
		1.6 V ≤ EVDD ≤ 5.5 V		—								
Slpホールド時間 (対SCKp↑)注1	tKSI2	1.8 V ≤ EVDD ≤ 5.5 V		1/fMCK + 31		1/fMCK + 31		1/fMCK + 31		1/fMCK + 31		ns
		1.7 V ≤ EVDD ≤ 5.5 V		1/fMCK + 250		1/fMCK + 250		1/fMCK + 250		1/fMCK + 250		
		1.6 V ≤ EVDD ≤ 5.5 V		—								

注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは“対SCKp↓”となります。

注2. SNOOZEモードでの転送レートは, MAX.: 1 Mbpsです。

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で, Slp端子は通常入力バッファを選択し, SOP端子は通常出力モードを選択します。

備考1. p: CSI番号(p = 00, 01, 10, 11), m: ユニット番号(m = 0), n: チャネル番号(n = 0-3), g: PIM, POM番号(g = 0, 2, 3-5, 12)

備考2. fMCK: シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタmn (SMRmn)のCKSmnビットで設定する動作クロック。m: ユニット番号,

n: チャネル番号(mn = 00-03))

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)

項目	略号	条件		HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位
				モード MIN.	モード MAX.	モード MIN.	モード MAX.	モード MIN.	モード MAX.	モード MIN.	モード MAX.	
★ SCKp ↓ → SOp 出力遅延時間 ^{注1}	tkSO2	C = 30 pF 注2	2.7 V ≤ EVDD ≤ 5.5 V		2/fMCK + 44		2/fMCK + 110		2/fMCK + 110		2/fMCK + 110	ns
			2.4 V ≤ EVDD ≤ 5.5 V		2/fMCK + 75							
			1.8 V ≤ EVDD ≤ 5.5 V		2/fMCK + 110							
			1.7 V ≤ EVDD ≤ 5.5 V		2/fMCK + 220		2/fMCK + 220		2/fMCK + 220		2/fMCK + 220	
			1.6 V ≤ EVDD ≤ 5.5 V		—							
SSI00 セット アップ時間	tssik	DAPmn = 0	2.7 V ≤ VDD ≤ 5.5 V	120		120		120		120		ns
			1.8 V ≤ VDD < 2.7 V	200		200		200		200		
			1.7 V ≤ VDD < 1.8 V	400		400		400		400		
			1.6 V ≤ VDD < 1.7 V	—								
		DAPmn = 1	2.7 V ≤ VDD ≤ 5.5 V	1/fMCK + 120		1/fMCK + 120		1/fMCK + 120		1/fMCK + 120		ns
			1.8 V ≤ VDD < 2.7 V	1/fMCK + 200		1/fMCK + 200		1/fMCK + 200		1/fMCK + 200		
			1.7 V ≤ VDD < 1.8 V	1/fMCK + 400		1/fMCK + 400		1/fMCK + 400		1/fMCK + 400		
			1.6 V ≤ VDD < 1.7 V	—								
SSI00 ホールド 時間	tkSSI	DAPmn = 0	2.7 V ≤ VDD ≤ 5.5 V	1/fMCK + 120		1/fMCK + 120		1/fMCK + 120		1/fMCK + 120		ns
			1.8 V ≤ VDD < 2.7 V	1/fMCK + 200		1/fMCK + 200		1/fMCK + 200		1/fMCK + 200		
			1.7 V ≤ VDD < 1.8 V	1/fMCK + 400		1/fMCK + 400		1/fMCK + 400		1/fMCK + 400		
			1.6 V ≤ VDD < 1.7 V	—								
		DAPmn = 1	2.7 V ≤ VDD ≤ 5.5 V	120		120		120		120		ns
			1.8 V ≤ VDD < 2.7 V	200		200		200		200		
			1.7 V ≤ VDD < 1.8 V	400		400		400		400		
			1.6 V ≤ VDD < 1.7 V	—								

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↑”となります。

注2. Cは、SCKp, SOp出力ラインの負荷容量です。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子と SCKp 端子は通常入力バッファを選択し、SOOp 端子は通常出力モードを選択します。

備考1. p : CSI 番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM 番号 (g = 0, 2, 3-5, 12)

備考2. fMCK : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m : ユニット番号,

n : チャネル番号 (mn = 00-03))

P20をSO10端子とするとき

★ (TA = -40 ~ +85 °C, 1.6 V ≤ EVDD = VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKpサイクル・ タイム注4	t _{KCY2}	4.0 V ≦ V _{DD} ≦ 5.5 V	f _{MCK} > 20 MHz	14/f _{MCK}		—		—		—		ns
			f _{MCK} ≦ 20 MHz	12/f _{MCK}		12/f _{MCK}		12/f _{MCK}		12/f _{MCK}		
		2.7 V ≦ V _{DD} ≦ 5.5 V	f _{MCK} > 16 MHz	14/f _{MCK} かつ850		—		—		—		
			f _{MCK} ≦ 16 MHz	12/f _{MCK} かつ850		12/f _{MCK}		12/f _{MCK}		12/f _{MCK}		
		2.4 V ≦ V _{DD} ≦ 5.5 V		12/f _{MCK} かつ1000		12/f _{MCK}		12/f _{MCK}		12/f _{MCK}		
		1.8 V ≦ V _{DD} ≦ 5.5 V		—		12/f _{MCK}		12/f _{MCK}		12/f _{MCK}		
		1.7 V ≦ V _{DD} ≦ 5.5 V		—		—		—		12/f _{MCK}		
		1.6 V ≦ V _{DD} ≦ 5.5 V		—		—		—				
SCKpハイ／ ロウ・レベル幅	t _{KH2} , t _{KL2}	4.0 V ≦ V _{DD} ≦ 5.5 V		t _{KCY2} /2 - 7		t _{KCY2} /2 - 7		t _{KCY2} /2 - 7		t _{KCY2} /2 - 7		ns
		2.7 V ≦ V _{DD} ≦ 5.5 V		t _{KCY2} /2 - 8		t _{KCY2} /2 - 8		t _{KCY2} /2 - 8		t _{KCY2} /2 - 8		
		1.8 V ≦ V _{DD} ≦ 5.5 V		—		t _{KCY2} /2 - 18		t _{KCY2} /2 - 18		t _{KCY2} /2 - 18		
		1.7 V ≦ V _{DD} ≦ 5.5 V		—		—		—		t _{KCY2} /2 - 66		
		1.6 V ≦ V _{DD} ≦ 5.5 V		—		—		—				
Slpセットアップ 時間 (対SCKp ↑) 注1	t _{SIK2}	2.7 V ≦ V _{DD} ≦ 5.5 V		1/f _{MCK} + 20		1/f _{MCK} + 30		1/f _{MCK} + 30		1/f _{MCK} + 30		ns
		2.4 V ≦ V _{DD} ≦ 5.5 V		1/f _{MCK} + 30								
		1.8 V ≦ V _{DD} ≦ 5.5 V		—								
		1.7 V ≦ V _{DD} ≦ 5.5 V		—		—		—		1/f _{MCK} + 40		
		1.6 V ≦ V _{DD} ≦ 5.5 V		—		—		—				
Slpホールド ² 時間 (対SCKp ↑) 注1	t _{KSI2}	2.4 V ≦ V _{DD} ≦ 5.5 V		1/f _{MCK} + 31		1/f _{MCK} + 31		1/f _{MCK} + 31		1/f _{MCK} + 31		ns
		1.8 V ≦ V _{DD} ≦ 5.5 V		—		1/f _{MCK} + 31		1/f _{MCK} + 31		1/f _{MCK} + 31		
		1.7 V ≦ V _{DD} ≦ 5.5 V		—		—		—		1/f _{MCK}		
		1.6 V ≦ V _{DD} ≦ 5.5 V		—		—		—		+ 250		
SCKp ↓ → SOp 出力遅延時間注2	t _{KSO2}	C = 30 pF注3	2.7 V ≦ V _{DD} ≦ 5.5 V		2/f _{MCK} + 160		2/f _{MCK} + 260	2/f _{MCK} + 260	2/f _{MCK} + 260		2/f _{MCK} + 260	ns
			2.4 V ≦ V _{DD} ≦ 5.5 V		2/f _{MCK} + 190							
			1.8 V ≦ V _{DD} ≦ 5.5 V		—							
			1.7 V ≦ V _{DD} ≦ 5.5 V		—		—			2/f _{MCK}		
			1.6 V ≦ V _{DD} ≦ 5.5 V		—		—		—		+ 320	

注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは“対SCKp ↓”となります。

注2. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは“対SCKp ↑”となります。

注3. Cは、SCKp, SOp出力ラインの負荷容量です。

注4. SNOOZEモードでの転送レートは、MAX.: 1 Mbpsです。


注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、Slp端子は通常入力バッファを選択し、SOOp端子は通常出力モードを選択します。

備考1. p : CSI番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM番号 (g = 0, 4, 12)


備考2. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m : ユニット番号,
n : チャネル番号 (mn = 00-03))

CSIモード接続図 (同電位通信時)




CSIモード接続図 (同電位通信時)
(スレーブ・セレクト入力機能 (CSI00) のスレーブ送信時)




備考 p : CSI番号 (p = 00, 01, 10, 11)

CSIモード・シリアル転送タイミング(同電位通信時)
(DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



CSIモード・シリアル転送タイミング(同電位通信時)
(DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



備考1. p : CSI番号(p = 00, 01, 10, 11)

備考2. m : ユニット番号, n : チャネル番号(mn = 00-03)

(5) 同電位通信時(簡易I²Cモード)

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCLrクロック周波数	f _{SCL}	2.7 V ≤ EVDD ≤ 5.5 V, Cb = 50 pF, Rb = 2.7 kΩ		1000 ^{注1}		400 ^{注1}		250 ^{注1}		400 ^{注1}	kHz
		1.8 V ≤ EVDD ≤ 5.5 V, Cb = 100 pF, Rb = 3 kΩ		400 ^{注1}							
		1.8 V ≤ EVDD < 2.7 V, Cb = 100 pF, Rb = 5 kΩ		300 ^{注1}		300 ^{注1}		250 ^{注1}		300 ^{注1}	
		1.7 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ		250 ^{注1}		250 ^{注1}		250 ^{注1}		250 ^{注1}	
		1.6 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ		—							
SCLr = "L" の ホールド・タイム	t _{LOW}	2.7 V ≤ EVDD ≤ 5.5 V, Cb = 50 pF, Rb = 2.7 kΩ	475		1150		1150		1150		ns
		1.8 V ≤ EVDD ≤ 5.5 V, Cb = 100 pF, Rb = 3 kΩ	1150								
		1.8 V ≤ EVDD < 2.7 V, Cb = 100 pF, Rb = 5 kΩ	1550		1550		1550		1550		
		1.7 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ	1850		1850		1850		1850		
		1.6 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ	—								
SCLr = "H" の ホールド・タイム	t _{HIGH}	2.7 V ≤ EVDD ≤ 5.5 V, Cb = 50 pF, Rb = 2.7 kΩ	475		1150		1150		1150		ns
		1.8 V ≤ EVDD ≤ 5.5 V, Cb = 100 pF, Rb = 3 kΩ	1150								
		1.8 V ≤ EVDD < 2.7 V, Cb = 100 pF, Rb = 5 kΩ	1550		1550		1550		1550		
		1.7 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ	1850		1850		1850		1850		
		1.6 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ	—								
★ データ・セット アップ時間(受信時)	t _{SU: DAT}	2.7 V ≤ EVDD ≤ 5.5 V, Cb = 50 pF, Rb = 2.7 kΩ	1/f _{MCK} + 85 ^{注2}		1/f _{MCK} + 145 ^{注2}		1/f _{MCK} + 145 ^{注2}		1/f _{MCK} + 145 ^{注2}		ns
		1.8 V ≤ EVDD ≤ 5.5 V, Cb = 100 pF, Rb = 3 kΩ	1/f _{MCK} + 145 ^{注2}								
		1.8 V ≤ EVDD < 2.7 V, Cb = 100 pF, Rb = 5 kΩ	1/f _{MCK} + 230 ^{注2}		1/f _{MCK} + 230 ^{注2}		1/f _{MCK} + 230 ^{注2}		1/f _{MCK} + 230 ^{注2}		
		1.7 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ	1/f _{MCK} + 290 ^{注2}		1/f _{MCK} + 290 ^{注2}		1/f _{MCK} + 290 ^{注2}		1/f _{MCK} + 290 ^{注2}		
		1.6 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ	—								
データ・ホールド 時間(送信時)	t _{HD: DAT}	2.7 V ≤ EVDD ≤ 5.5 V, Cb = 50 pF, Rb = 2.7 kΩ	0	305	0	305	0	305	0	305	ns
		1.8 V ≤ EVDD ≤ 5.5 V, Cb = 100 pF, Rb = 3 kΩ		355		355		355		355	
		1.8 V ≤ EVDD < 2.7 V, Cb = 100 pF, Rb = 5 kΩ		405		405		405		405	
		1.7 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ									
		1.6 V ≤ EVDD < 1.8 V, Cb = 100 pF, Rb = 5 kΩ	—	—							


(注, 注意は次ページにあります。)

注1. $f_{MCK}/4$ 以下に設定してください。


注2. f_{MCK} 値は、SCLr = "L" と SCLr = "H" のホールド・タイムを越えない値に設定してください。

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタh (POMh)で、SDArは通常入力バッファ、N-chオープン・ドレイン出力(EV_{DD} 耐圧)モードを選択し、SCLrは通常出力モードを選択します。

簡易 I²C モード接続図(同電位通信時)



簡易 I²C モード・シリアル転送タイミング(同電位通信時)



備考1. R_b [Ω]: 通信ライン(SDAr)プルアップ抵抗値, C_b [F]: 通信ライン(SCLr, SDAr)負荷容量値

• r: IIC 番号(r = 00, 01, 10, 11), g: PIM 番号(g = 0, 3, 5), h: POM 番号(h = 0, 3, 5)

備考2. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数

(SMRmn レジスタの CKSmn ビットで設定する動作クロック。m: ユニット番号(m = 0), n: チャネル番号(n = 0-3), mn = 00-03)

(6) 異電位(1.8 V系, 2.5 V系, 3.0 V系)通信時(UARTモード)(専用ボー・レート・ジェネレータ出力)

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/2)

項目	略号	条件		HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位
				モード		モード		モード		モード		
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
転送レート		受信	4.0 V ≦ EVDD ≦ 5.5 V,		fMCK/6		fMCK/6		fMCK/6		fMCK/6	bps
			2.7 V ≦ Vb ≦ 4.0 V		注1		注1		注1		注1	
			最大転送レート理論値		4.0		1.3		0.1		0.6	Mbps
			fMCK = fCLK注3									
			2.7 V ≦ EVDD < 4.0 V,		fMCK/6		fMCK/6		fMCK/6		fMCK/6	bps
			2.3 V ≦ Vb ≦ 2.7 V		注1		注1		注1		注1	
			最大転送レート理論値		4.0		1.3		0.1		0.6	Mbps
			fMCK = fCLK注3									
	1.8 V ≦ EVDD < 3.3 V,		fMCK/6		fMCK/6		fMCK/6		fMCK/6	bps		
	1.6 V ≦ Vb ≦ 2.0 V		注1, 2, 4		注1, 2		注1, 2		注1, 2			
		最大転送レート理論値		4.0		1.3		0.1		0.6	Mbps	
		fMCK = fCLK注3										

注1. SNOOZEモードでの転送レートは、4,800 bpsのみとなります。

注2. VDD ≥ Vbで使用してください。

注3. CPU/周辺ハードウェア・クロック(fCLK)の最高動作周波数を次に示します。

HS (高速メイン)モード: 24 MHz (2.7 V ≤ VDD ≤ 5.5 V)

16 MHz (2.4 V ≤ VDD ≤ 5.5 V)

LS (低速メイン)モード: 8 MHz (1.8 V ≤ VDD ≤ 5.5 V)

LP (低電力メイン)モード: 1 MHz (1.8 V ≤ VDD ≤ 5.5 V)

LV (低電圧メイン)モード: 4 MHz (1.6 V ≤ VDD ≤ 5.5 V)

注4. EVDD < VDDとなる低電圧インタフェース時は、次の条件も必要になります。

2.4V ≤ EVDD < 2.7V : Max.2.6 Mbps

1.8V ≤ EVDD < 2.4V : Max.1.3 Mbps

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、RxDq端子はTTL入力バッファを選択し、TxDq端子はN-chオープン・ドレイン出力(VDD耐圧)モードを選択します。なおVIH, VILは、TTL入力バッファ選択時のDC特性を参照してください。

備考1. Vb [V]: 通信ライン電圧

備考2. q: UART番号(q = 0, 1), g: PIM, POM番号(g = 0, 2, 3, 5, 12)

備考3. fMCK: シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタmn (SMRmn)のCKSmnビットで設定する動作クロック。m: ユニット番号,

n: チャネル番号(mn = 00-03))

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
転送レート		送信	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V		注1		注1		注1		bps
			最大転送レート理論値 Cb = 50 pF, Rb = 1.4 kΩ, Vb = 2.7 V		2.8注2		2.8注2		2.8注2		Mbps
			2.7 V ≤ EVDD < 4.0V, 2.3 V ≤ Vb ≤ 2.7 V		注3		注3		注3		bps
			最大転送レート理論値 Cb = 50 pF, Rb = 2.7 kΩ, Vb = 2.3 V		1.2注4		1.2注4		1.2注4		Mbps
			1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V		注5, 6		注5, 6		注5, 6		bps
			最大転送レート理論値 Cb = 50 pF, Rb = 5.5 kΩ, Vb = 1.6 V		0.43注7		0.43注7		0.43注7		Mbps

注1. fMCK/6または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。

4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V時の転送レート計算式

$$\text{最大転送レート} = \frac{1}{\{-C_b \times R_b \times \ln(1 - \frac{2.2}{V_b})\} \times 3} \text{ [bps]}$$

$$\text{ボー・レート許容誤差 (理論値)} = \frac{\frac{1}{\text{転送レート} \times 2} - \{-C_b \times R_b \times \ln(1 - \frac{2.2}{V_b})\}}{(\frac{1}{\text{転送レート}}) \times \text{転送ビット数}} \times 100 \text{ [%]}$$

※この値は送信側と受信側の相対差の理論値となります。

注2. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レートは注1により算出してください。

注3. fMCK/6または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。

2.7 V ≤ EVDD ≤ 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V時の転送レート計算式

$$\text{最大転送レート} = \frac{1}{\{-C_b \times R_b \times \ln(1 - \frac{2.0}{V_b})\} \times 3} \text{ [bps]}$$

$$\text{ボー・レート許容誤差 (理論値)} = \frac{\frac{1}{\text{転送レート} \times 2} - \{-C_b \times R_b \times \ln(1 - \frac{2.0}{V_b})\}}{(\frac{1}{\text{転送レート}}) \times \text{転送ビット数}} \times 100 \text{ [%]}$$

※この値は送信側と受信側の相対差の理論値となります。

注4. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レートは注3により算出してください。

注5. EVDD ≥ Vbで使用してください。

注6. f_{MCK}/6または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。

1.8 V ≤ EV_{DD} < 3.3 V, 1.6 V ≤ V_b ≤ 2.0 V時の転送レート計算式

$$\text{最大転送レート} = \frac{1}{\{-C_b \times R_b \times \ln(1 - \frac{1.5}{V_b})\} \times 3} \text{ [bps]}$$


$$\text{ボー・レート許容誤差 (理論値)} = \frac{\frac{1}{\text{転送レート} \times 2} - \{-C_b \times R_b \times \ln(1 - \frac{1.5}{V_b})\}}{(\frac{1}{\text{転送レート}}) \times \text{転送ビット数}} \times 100 \text{ [%]}$$

※この値は送信側と受信側の相対差の理論値となります。


注7. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レートは注6により算出してください。

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、RxDq端子はTTL入力バッファを選択し、TxDq端子はN-chオープン・ドレイン出力(EV_{DD}耐圧)モードを選択します。なおV_{IH}、V_{IL}は、TTL入力バッファ選択時のDC特性を参照してください。

UART モード接続図(異電位通信時)



UART モードのビット幅(異電位通信時)(参考)



備考1. R_b [Ω] : 通信ライン(TxDq)プルアップ抵抗値, C_b [F] : 通信ライン(TxDq)負荷容量値, V_b [V] : 通信ライン電圧

備考2. q : UART 番号 (q = 0, 1), g : PIM, POM 番号 (g = 0, 2, 3, 5, 12)

備考3. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m : ユニット番号,

n : チャンネル番号 (mn = 00-03))

(7) 異電位(1.8 V, 2.5 V系, 3.0 V系)通信時(CSIモード)(マスタ・モード, SCKp...内部クロック出力, CSI00のみ対応)

(TA = -40 ~ +85 °C, 2.7 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/2)

項目	略号	条件		HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位
				モード		モード		モード		モード		
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKp サイクル・タイム	tkCY1	tkCY1 ≥ 2/fCLK	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ	200		1150		1150		1150		ns
		tkCY1 ≥ 2/fCLK	2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ	300								
SCKp ハイ・レベル幅	tkH1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ		tkCY1/2 - 50		tkCY1/2 - 50		tkCY1/2 - 50		tkCY1/2 - 50		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ		tkCY1/2 - 120		tkCY1/2 - 120		tkCY1/2 - 120		tkCY1/2 - 120		ns
SCKp ロウ・レベル幅	tkL1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ		tkCY1/2 - 7		tkCY1/2 - 50		tkCY1/2 - 50		tkCY1/2 - 50		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 1.4 kΩ		tkCY1/2 - 10								
Slp セットアップ 時間 (対 SCKp ↑) 注1	tsIK1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ		58		479		479		479		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ		121								
Slp ホールド時間 (対 SCKp ↑) 注1	tkSI1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ		10		10		10		10		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ										
SCKp ↓ → SOp 出力遅延時間注1	tkSO1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ			60		60		60		60	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ			130		130		130		130	
Slp セットアップ 時間 (対 SCKp ↓) 注2	tsIK1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ		23		110		110		110		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ		33								

(TA = -40 ~ +85 °C, 2.7 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
Slp ホールド時間 (対 SCKp ↓) 注2	tKSI1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ	10		10		10		10		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ									
SCKp ↑ → SOp 出力遅延時間注2	tKSO1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 20 pF, Rb = 1.4 kΩ		10		10		10		10	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 20 pF, Rb = 2.7 kΩ									

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。

注2. DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のとき。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子は TTL 入力バッファを選択し、SOOp 端子と SCKp 端子は N-ch オープン・ドレイン出力 (VDD 耐圧) モードを選択します。なお VIH, VIL は、TTL 入力バッファ選択時の DC 特性を参照してください。

備考1. Rb [Ω]: 通信ライン (SCKp, SOp) プルアップ抵抗値, Cb [F]: 通信ライン (SCKp, SOp) 負荷容量値, Vb [V]: 通信ライン電圧

備考2. p: CSI 番号 (p = 00), m: ユニット番号 (m = 0), n: チャネル番号 (n = 0), g: PIM, POM 番号 (g = 5)

備考3. fMCK: シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m: ユニット番号,

n: チャネル番号 (mn = 00))

(8) 異電位(1.8 V, 2.5 V系, 3.0 V系)通信時 (CSIモード) (マスタ・モード, SCKp...内部クロック出力)

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/3)

項目	略号	条件		HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位
				モード		モード		モード		モード		
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKp サイクル・タイム	tkCY1	tkCY1 ≥ 4/fCLK	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	300		1150		1150		1150		ns
			2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	500								
			1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注, Cb = 30 pF, Rb = 5.5 kΩ	1150							ns	
SCKp ハイ・レベル幅	tkH1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	tkCY1/2 - 75		tkCY1/2 - 75		tkCY1/2 - 75		tkCY1/2 - 75		ns	
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	tkCY1/2 - 170		tkCY1/2 - 170		tkCY1/2 - 170		tkCY1/2 - 170		ns	
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注, Cb = 30 pF, Rb = 5.5 kΩ	tkCY1/2 - 458		tkCY1/2 - 458		tkCY1/2 - 458		tkCY1/2 - 458		ns	
SCKp ロウ・レベル幅	tkL1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	tkCY1/2 - 12		tkCY1/2 - 50		tkCY1/2 - 50		tkCY1/2 - 50		ns	
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	tkCY1/2 - 18							ns		
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注, Cb = 30 pF, Rb = 5.5 kΩ	tkCY1/2 - 50							ns		

注 EVDD ≥ Vb で使用してください。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で, Slp 端子は TTL 入力バッファを選択し, SOp 端子と SCKp 端子は N-ch オープン・ドレイン出力 (EVDD 耐圧) モードを選択します。なお VIH, VIL は, TTL 入力バッファ選択時の DC 特性を参照してください。

(備考は次々ページにあります。)

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/3)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
Slp セットアップ 時間 (対 SCKp ↑) 注1	tSIK1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	81		479		479		479		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	177								
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ	479								
Slp ホールド時間 (対 SCKp ↑) 注1	tKSI1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	19		19		19		19		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ									
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ									
SCKp ↓ → SOp 出 力遅延時間 注1	tKSO1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ		100		100		100		100	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ		195		195		195		195	ns
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ		483		483		483		483	ns
Slp セットアップ 時間 (対 SCKp ↓) 注2	tSIK1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	44		110		110		110		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ									
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ	110								
Slp ホールド時間 (対 SCKp ↓) 注2	tKSI1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	19		19		19		19		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ									
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ									

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(3/3)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCKp ↑ → SOp 出力遅延時間 ^{注2}	t _{KSO1}	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ		25		25		25		25	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ									
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V ^{注3} , Cb = 30 pF, Rb = 5.5 kΩ									


注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。

注2. DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のとき。

注3. EVDD ≥ Vb で使用してください。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子は TTL 入力バッファを選択し、SO_p 端子と SCK_p 端子は N-ch オープン・ドレイン出力 (EVDD 耐圧) モードを選択します。なお VIH, VIL は、TTL 入力バッファ選択時の DC 特性を参照してください。

CSI モード接続図 (異電位通信時)



備考1. Rb [Ω]: 通信ライン (SCKp, SOp) プルアップ抵抗値, Cb [F]: 通信ライン (SCKp, SOp) 負荷容量値, Vb [V]: 通信ライン電圧


備考2. p: CSI番号 (p = 00, 01, 10, 11), m: ユニット番号 (m = 0), n: チャネル番号 (n = 0-3), g: PIM, POM番号 (g = 0, 2, 3-5, 12)

備考3. f_{MCK}: シリアル・アレイ・ユニットの動作クロック周波数


(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m: ユニット番号,

n: チャネル番号 (mn = 00-03))

CSIモード・シリアル転送タイミング：マスタ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



CSIモード・シリアル転送タイミング：マスタ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



備考 p : CSI番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM番号 (g = 0, 2, 3-5, 12)

(9) 異電位(1.8 V系, 2.5 V系, 3.0 V系)通信時(CSIモード)(スレーブ・モード, SCKp...外部クロック入力)


(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位	
				モード		モード		モード		モード			
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.		
SCKp サイクル・ タイム ^{注1}	tkCY2	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V	20 MHz < f _{MCK} ≤ 24 MHz	12/f _{MCK}		—		—		—		ns	
			8 MHz < f _{MCK} ≤ 20 MHz	10/f _{MCK}		—		—		—		ns	
			4 MHz < f _{MCK} ≤ 8 MHz	8/f _{MCK}		16/f _{MCK}		—		—		ns	
			f _{MCK} ≤ 4 MHz	6/f _{MCK}		10/f _{MCK}		10/f _{MCK}		10/f _{MCK}		ns	
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V	20 MHz < f _{MCK} ≤ 24 MHz	16/f _{MCK}		—		—		—		ns	
			16 MHz < f _{MCK} ≤ 20 MHz	14/f _{MCK}		—		—		—		ns	
			8 MHz < f _{MCK} ≤ 16 MHz	12/f _{MCK}		—		—		—		ns	
			4 MHz < f _{MCK} ≤ 8 MHz	8/f _{MCK}		16/f _{MCK}		—		—		ns	
		f _{MCK} ≤ 4 MHz	6/f _{MCK}		10/f _{MCK}		10/f _{MCK}		10/f _{MCK}		10/f _{MCK}		ns
			1.8 V ≤ EV _{DD} < 2.7 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2}	20 MHz < f _{MCK} ≤ 24 MHz	36/f _{MCK}		—		—		—		ns
				16 MHz < f _{MCK} ≤ 20 MHz	32/f _{MCK}		—		—		—		ns
				8 MHz < f _{MCK} ≤ 16 MHz	26/f _{MCK}		—		—		—		ns
		4 MHz < f _{MCK} ≤ 8 MHz		16/f _{MCK}		16/f _{MCK}		—		—		ns	
		f _{MCK} ≤ 4 MHz	10/f _{MCK}		10/f _{MCK}		10/f _{MCK}		10/f _{MCK}		10/f _{MCK}		ns
SCKp ハイ／ロ ウ・レベ ル幅	tkH2, tkL2	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V		tkCY2/2 - 12		tkCY2/2 - 50		tkCY2/2 - 50		tkCY2/2 - 50		ns	
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V		tkCY2/2 - 18		tkCY2/2 - 50		tkCY2/2 - 50		tkCY2/2 - 50		ns	
		1.8 V ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2}		tkCY2/2 - 50		tkCY2/2 - 50		tkCY2/2 - 50		tkCY2/2 - 50		ns	
Slpセット アップ時 間 (対SCKp ↑) ^{注3}	tsIK2	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V		1/f _{MCK} + 20		1/f _{MCK} + 30		1/f _{MCK} + 30		1/f _{MCK} + 30		ns	
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V		1/f _{MCK} + 20		1/f _{MCK} + 30		1/f _{MCK} + 30		1/f _{MCK} + 30		ns	
		1.8 V ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2}		1/f _{MCK} + 30		1/f _{MCK} + 30		1/f _{MCK} + 30		1/f _{MCK} + 30		ns	
Slpホー ルド時間 (対SCKp ↑) ^{注3}	tkSI2			1/f _{MCK} + 31		1/f _{MCK} + 31		1/f _{MCK} + 31		1/f _{MCK} + 31		ns	
SCKp ↓ → SO _p 出力 遅延 時間 ^{注4}	tkSO2	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 30 pF, R _b = 1.4 kΩ			2/f _{MCK} + 120		2/f _{MCK} + 573		2/f _{MCK} + 573		2/f _{MCK} + 573	ns	
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 30 pF, R _b = 2.7 kΩ			2/f _{MCK} + 214		2/f _{MCK} + 573		2/f _{MCK} + 573		2/f _{MCK} + 573	ns	
		1.8 V ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2} , C _b = 30 pF, R _b = 5.5 kΩ			2/f _{MCK} + 573		2/f _{MCK} + 573		2/f _{MCK} + 573		2/f _{MCK} + 573	ns	

(注, 注意, 備考は次ページにあります。)

- 注1. SNOOZEモードでの転送レートは、MAX.: 1 Mbps
- 注2. $V_{DD} \geq V_b$ で使用してください。
- 注3. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↓”となります。
- 注4. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↑”となります。
- 注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子と SCKp 端子は TTL 入力バッファを選択し、SOp 端子は N-ch オープン・ドレイン出力 (EV_{DD} 耐圧) モードを選択します。なお V_{IH}, V_{IL} は、TTL 入力バッファ選択時の DC 特性を参照してください。

CSI モード接続図 (異電位通信時)




備考1. R_b [Ω]: 通信ライン(SOp)プルアップ抵抗値, C_b [F]: 通信ライン(SOp)負荷容量値,
 V_b [V]: 通信ライン電圧

備考2. p: CSI番号(p = 00-03), m: ユニット番号(m = 0), n: チャネル番号(n = 0-3), g: PIM, POM番号(g = 0, 2, 3-5, 12)


備考3. f_{MCK}: シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m: ユニット番号,
 n: チャネル番号(mn = 00-03))

CSIモード・シリアル転送タイミング：スレーブ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



CSIモード・シリアル転送タイミング：スレーブ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



備考 p : CSI番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM番号 (g = 0, 2, 3-5, 12)

(10) 異電位通信時(1.8 V系, 2.5 V系, 3.0 V系) 通信時(簡易I²Cモード)(TA = -40 ~ +85 °C, 1.8 V ≤ EV_{DD} ≤ V_{DD} ≤ 5.5 V, V_{SS} = 0 V)

(1/2)

項目	略号	条件	HS (高速メイン)		LS (低速メイン)		LP (低電力メイン)		LV (低電圧メイン)		単位
			モード		モード		モード		モード		
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCLrクロック 周波数	fSCL	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 50 pF, Rb = 2.7 kΩ		1000 注1		300注1		250注1		300注1	kHz
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 50 pF, Rb = 2.7 kΩ		1000 注1		300注1		250注1		300注1	kHz
		4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 100 pF, Rb = 2.8 kΩ		400注1		300注1		250注1		300注1	kHz
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 100 pF, Rb = 2.7 kΩ		400注1		300注1		250注1		300注1	kHz
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注2, Cb = 100 pF, Rb = 5.5 kΩ		300注1		300注1		250注1		300注1	kHz
SCLr = “L” の ホールド・ タイム	tLOW	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 50 pF, Rb = 2.7 kΩ	475		1550		1550		1550		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 50 pF, Rb = 2.7 kΩ	475		1550		1550		1550		ns
		4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 100 pF, Rb = 2.8 kΩ	1150		1550		1550		1550		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 100 pF, Rb = 2.7 kΩ	1150		1550		1550		1550		ns
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注2, Cb = 100 pF, Rb = 5.5 kΩ	1550		1550		1550		1550		ns
SCLr = “H” の ホールド・ タイム	tHIGH	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 50 pF, Rb = 2.7 kΩ	245		610		610		610		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 50 pF, Rb = 2.7 kΩ	200		610		610		610		ns
		4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 100 pF, Rb = 2.8 kΩ	675		610		610		610		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 100 pF, Rb = 2.7 kΩ	600		610		610		610		ns
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注2, Cb = 100 pF, Rb = 5.5 kΩ	610		610		610		610		ns
データ・ セットアップ 時間(受信時)	tsu : DAT	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 50 pF, Rb = 2.7 kΩ	1/fMCK + 135 注3		1/fMCK + 190 注2		1/fMCK + 190 注3		1/fMCK + 190 注3		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 50 pF, Rb = 2.7 kΩ	1/fMCK + 135 注3		1/fMCK + 190 注2		1/fMCK + 190 注3		1/fMCK + 190 注3		ns
		4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 100 pF, Rb = 2.8 kΩ	1/fMCK + 190 注3		1/fMCK + 190 注3		1/fMCK + 190 注3		1/fMCK + 190 注3		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 100 pF, Rb = 2.7 kΩ	1/fMCK + 190 注3		1/fMCK + 190 注3		1/fMCK + 190 注3		1/fMCK + 190 注3		ns
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注2, Cb = 100 pF, Rb = 5.5 kΩ	1/fMCK + 190 注3		1/fMCK + 190 注3		1/fMCK + 190 注3		1/fMCK + 190 注3		ns

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)

項目	略号	条件	HS (高速メイン) モード		LS (低速メイン) モード		LP (低電力メイン) モード		LV (低電圧メイン) モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
データ・ ホールド時間 (送信時)	t _{HD} : DAT	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 50 pF, Rb = 2.7 kΩ	0	305	0	305	0	305	0	305	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 50 pF, Rb = 2.7 kΩ	0	305	0	305	0	305	0	305	ns
		4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 100 pF, Rb = 2.8 kΩ	0	355	0	355	0	355	0	355	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 100 pF, Rb = 2.7 kΩ	0	355	0	355	0	355	0	355	ns
		1.8 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V ^{注2} , Cb = 100 pF, Rb = 5.5 kΩ	0	405	0	405	0	405	0	405	ns



注1. f_{MCK}/4 以下に設定してください。

注2. EVDD ≥ Vb で使用してください。

注3. f_{MCK} 値は、SCLr = "L" と SCLr = "H" のホールド・タイムを越えない値に設定してください。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、SDAr は TTL 入力バッファ、N-ch オープン・ドレイン出力 (EVDD 耐圧) モードを選択し、SCLr は N-ch オープン・ドレイン出力 (EVDD 耐圧) モードを選択します。なお VIH, VIL は、TTL 入力バッファ選択時の DC 特性を参照してください。

(備考は次ページにあります。)

簡易 I²C モード接続図 (異電位通信時)簡易 I²C モード・シリアル転送タイミング (異電位通信時)

備考1. R_b [Ω] : 通信ライン (SDAr, SCLr) プルアップ抵抗値, C_b [F] : 通信ライン (SDAr, SCLr) 負荷容量値,

V_b [V] : 通信ライン電圧

備考2. r : IIC 番号 ($r = 00, 01, 10, 11$), g : PIM, POM 番号 ($g = 0, 3, 5$)

備考3. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数

(SMR_{mn} レジスタの CKS_{mn} ビットで設定する動作クロック。 m : ユニット番号 ($m = 0$), n : チャネル番号 ($n = 0-3$), $mn = 00-03$)

35.5.2 シリアル・インタフェース IICA

(1) I²C 標準モード

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		HS (高速 メイン)モード		LS (低速 メイン)モード		LP (低電力 メイン)モード		LV (低電圧 メイン)モード		単位
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCLA0クロック周波数	fSCL	標準モード : fCLK ≥ 1 MHz	2.7 V ≤ EVDD ≤ 5.5 V	0	100	0	100	0	100	0	100	kHz
			1.8 V ≤ EVDD ≤ 5.5 V	0	100	0	100	0	100	0	100	kHz
			1.7 V ≤ EVDD ≤ 5.5 V	0	100	0	100	0	100	0	100	kHz
			1.6 V ≤ EVDD ≤ 5.5 V	—		0	100	0	100	0	100	kHz
リスタート・コンディ ションのセットアップ時 間	tsu: STA	2.7 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.8 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.7 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.6 V ≤ EVDD ≤ 5.5 V		—		4.7		4.7		4.7		μs
ホールド時間注1	tHD: STA	2.7 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.8 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.7 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.6 V ≤ EVDD ≤ 5.5 V		—		4.0		4.0		4.0		μs
SCLA0 = “L”のホール ド・タイム	tLOW	2.7 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.8 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.7 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.6 V ≤ EVDD ≤ 5.5 V		—		4.7		4.7		4.7		μs
SCLA0 = “H”のホール ド・タイム	tHIGH	2.7 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.8 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.7 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.6 V ≤ EVDD ≤ 5.5 V		—		4.0		4.0		4.0		μs
データ・セットアップ時 間(受信時)	tsu: DAT	2.7 V ≤ EVDD ≤ 5.5 V		250		250		250		250		ns
		1.8 V ≤ EVDD ≤ 5.5 V		250		250		250		250		ns
		1.7 V ≤ EVDD ≤ 5.5 V		250		250		250		250		ns
		1.6 V ≤ EVDD ≤ 5.5 V		—		250		250		250		ns
データ・ホールド時間 (送信時)注2	tHD: DAT	2.7 V ≤ EVDD ≤ 5.5 V		0	3.45	0	3.45	0	3.45	0	3.45	μs
		1.8 V ≤ EVDD ≤ 5.5 V		0	3.45	0	3.45	0	3.45	0	3.45	μs
		1.7 V ≤ EVDD ≤ 5.5 V		0	3.45	0	3.45	0	3.45	0	3.45	μs
		1.6 V ≤ EVDD ≤ 5.5 V		—		0	3.45	0	3.45	0	3.45	μs
ストップ・コンディショ ンのセットアップ時間	tsu: STO	2.7 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.8 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.7 V ≤ EVDD ≤ 5.5 V		4.0		4.0		4.0		4.0		μs
		1.6 V ≤ EVDD ≤ 5.5 V		—		4.0		4.0		4.0		μs
バス・フリー時間	tbUF	2.7 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.8 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.7 V ≤ EVDD ≤ 5.5 V		4.7		4.7		4.7		4.7		μs
		1.6 V ≤ EVDD ≤ 5.5 V		—		4.7		4.7		4.7		μs

注1. スタート・コンディション, リスタート・コンディション時は, この期間のあと最初のクロック・パルスが生成されます。

注2. tHD: DATの最大値(MAX.)は, 通常転送時の数値であり, ACK(アクノリッジ)タイミングでは, ウェイトがかかります。

注意 周辺I/Oリダイレクション・レジスタ0 (PIOR0)のビット2 (PIOR02)が1の場合も、上記の値を適用できます。

ただし、端子特性(I_{OH1}, I_{OL1}, V_{OH1}, V_{OL1})はリダイレクト先の値を満たしてください。

備考 各モードにおけるC_b (通信ライン容量)のMAX.値と、そのときのR_b (通信ライン・プルアップ抵抗値)の値は次のとおりです。

標準モード : C_b = 400 pF, R_b = 2.7 kΩ

(2) I²C ファースト・モード(TA = -40 ~ +85 °C, 1.6 V ≤ EV_{DD} ≤ V_{DD} ≤ 5.5 V, V_{SS} = 0 V)

項目	略号	条件	HS (高速メイン)モード		LS (低速メイン)モード		LP (低電力メイン)モード		LV (低電圧メイン)モード		単位
			MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCLA0クロック周波数	f _{SCL}	ファースト・モード : f _{CLK} ≥ 3.5 MHz									
		2.7 V ≤ EV _{DD} ≤ 5.5 V	0	400	0	400	0	400	0	400	kHz
		1.8 V ≤ EV _{DD} ≤ 5.5 V	0	400	0	400	0	400	0	400	kHz
リスタート・コンディショ ンのセットアップ時間	t _{SU: STA}	2.7 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
		1.8 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
ホールド時間注1	t _{HD: STA}	2.7 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
		1.8 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
SCLA0 = "L" のホールド・ タイム	t _{LOW}	2.7 V ≤ EV _{DD} ≤ 5.5 V	1.3		1.3		1.3		1.3		μs
		1.8 V ≤ EV _{DD} ≤ 5.5 V	1.3		1.3		1.3		1.3		μs
SCLA0 = "H" のホールド・ タイム	t _{HIGH}	2.7 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
		1.8 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
データ・セットアップ時間 (受信時)	t _{SU: DAT}	2.7 V ≤ EV _{DD} ≤ 5.5 V	100		100		100		100		ns
		1.8 V ≤ EV _{DD} ≤ 5.5 V	100		100		100		100		ns
データ・ホールド時間 (送信時)注2	t _{HD: DAT}	2.7 V ≤ EV _{DD} ≤ 5.5 V	0	0.9	0	0.9	0	0.9	0	0.9	μs
		1.8 V ≤ EV _{DD} ≤ 5.5 V	0	0.9	0	0.9	0	0.9	0	0.9	μs
ストップ・コンディショ ンのセットアップ時間	t _{SU: STO}	2.7 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
		1.8 V ≤ EV _{DD} ≤ 5.5 V	0.6		0.6		0.6		0.6		μs
バス・フリー時間	t _{BUF}	2.7 V ≤ EV _{DD} ≤ 5.5 V	1.3		1.3		1.3		1.3		μs
		1.8 V ≤ EV _{DD} ≤ 5.5 V	1.3		1.3		1.3		1.3		μs

注1. スタート・コンディション, リスタート・コンディション時は, この期間のあと最初のクロック・パルスが生成されます。

注2. t_{HD: DAT}の最大値(MAX.)は, 通常転送時の数値であり, ACK(アクノリッジ)タイミングでは, ウェイトがかかります。

注意 周辺I/Oリダイレクション・レジスタ0 (PIOR0)のビット2 (PIOR02)が1の場合も, 上記の値を適用できます。


ただし, 端子特性(I_{OH1}, I_{OL1}, V_{OH1}, V_{OL1})はリダイレクト先の値を満たしてください。備考 各モードにおけるC_b (通信ライン容量)のMAX.値と, そのときのR_b (通信ライン・プルアップ抵抗値)の値は次のとおりです。ファースト・モード : C_b = 320 pF, R_b = 1.1 kΩ

$$(T_A = -40 \sim +85^\circ\text{C}, 1.6\text{ V} \leq E_{VDD} \leq V_{DD} \leq 5.5\text{ V}, V_{SS} = 0\text{ V})$$

項目	略号	条件		HS (高速メイン)モード		LS (低速メイン)モード		LP (低電力メイン)モード		LV (低電圧メイン)モード		単位
				MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
SCLA0クロック周波数	f _{SCL}	ファースト・モード・プラス : f _{CLK} ≥ 10 MHz	2.7 V ≤ EV _{DD} ≤ 5.5 V	0	1000	—	—	—	—	—	—	kHz
リスタート・コンディショ ンのセットアップ時間	t _{SU: STA}	2.7 V ≤ EV _{DD} ≤ 5.5 V		0.26		—	—	—	—	—	—	μs
ホールド時間注1	t _{HD: STA}	2.7 V ≤ EV _{DD} ≤ 5.5 V		0.26		—	—	—	—	—	—	μs
SCLA0 = “L”のホールド・ タイム	t _{LOW}	2.7 V ≤ EV _{DD} ≤ 5.5 V		0.5		—	—	—	—	—	—	μs
SCLA0 = “H”のホールド・ タイム	t _{HIGH}	2.7 V ≤ EV _{DD} ≤ 5.5 V		0.26		—	—	—	—	—	—	μs
データ・セットアップ時間 (受信時)	t _{SU: DAT}	2.7 V ≤ EV _{DD} ≤ 5.5 V		50		—	—	—	—	—	—	ns
データ・ホールド時間 (送信時)注2	t _{HD: DAT}	2.7 V ≤ EV _{DD} ≤ 5.5 V		0	0.45	—	—	—	—	—	—	μs
ストップ・コンディショ ンのセットアップ時間	t _{SU: STO}	2.7 V ≤ EV _{DD} ≤ 5.5 V		0.26		—	—	—	—	—	—	μs
バス・フリー時間	t _{BUF}	2.7 V ≤ EV _{DD} ≤ 5.5 V		0.5		—	—	—	—	—	—	μs

注意 周辺I/Oリダイレクション・レジスタ0 (PIOR0)のビット2 (PIOR02)が1の場合も、上記の値を適用できます。
ただし、端子特性 (IOH1, IOL1, VOH1, VOL1)はリダイレクト先の値を満たしてください。

IIICAシリアル転送タイミング



Page 1066 of 1153

35.6 アナログ特性

35.6.1 A/Dコンバータ特性

A/Dコンバータ特性の区分

入力チャネル	基準電圧 基準電圧(+) = AVREFP 基準電圧(-) = AVREFM	基準電圧(+) = VDD 基準電圧(-) = VSS	基準電圧(+) = VBGR 基準電圧(-) = AVREFM
ANI0-ANI3	35.6.1 (1)参照	35.6.1 (3)参照	35.6.1 (4)参照
ANI16-ANI22	35.6.1 (2)参照		
内部基準電圧 温度センサ出力電圧	35.6.1 (1)参照		—

(1) 基準電圧(+) = AVREFP/ANI0 (ADREFP1 = 0, ADREFP0 = 1), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時,
変換対象 : ANI2, ANI3, 内部基準電圧, 温度センサ出力電圧

(TA = -40 ~ +85 °C, 1.6 V ≤ AVREFP ≤ VDD ≤ 5.5 V, VSS = 0 V, 基準電圧(+) = AVREFP, 基準電圧(-) = AVREFM = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能	RES		8		10	bit
総合誤差 ^{注1}	AINL	10ビット分解能 AVREFP = VDD ^{注3}	1.8 V ≤ AVREFP ≤ 5.5 V	1.2	±3.5	LSB
			1.6 V ≤ AVREFP ≤ 5.5 V ^{注4}	1.2	±7.0	LSB
変換時間	tCONV	10ビット分解能 変換対象 : ANI2, ANI3	3.6 V ≤ VDD ≤ 5.5 V	2.125	39	μs
			2.7 V ≤ VDD ≤ 5.5 V	3.1875	39	μs
			1.8 V ≤ VDD ≤ 5.5 V	17	39	μs
			1.6 V ≤ VDD ≤ 5.5 V	57	95	μs
		10ビット分解能 変換対象 : 内部基準電圧, 温度センサ出力電圧	3.6 V ≤ VDD ≤ 5.5 V	2.375	39	μs
			2.7 V ≤ VDD ≤ 5.5 V	3.5625	39	μs
			1.8 V ≤ VDD ≤ 5.5 V	17	39	μs
ゼロスケール誤差 ^{注1, 2}	Ezs	10ビット分解能 AVREFP = VDD ^{注3}	1.8 V ≤ AVREFP ≤ 5.5 V		±0.25	%FSR
			1.6 V ≤ AVREFP ≤ 5.5 V ^{注4}		±0.50	%FSR
フルスケール誤差 ^{注1, 2}	Efs	10ビット分解能 AVREFP = VDD ^{注3}	1.8 V ≤ AVREFP ≤ 5.5 V		±0.25	%FSR
			1.6 V ≤ AVREFP ≤ 5.5 V ^{注4}		±0.50	%FSR
積分直線性誤差 ^{注1}	ILE	10ビット分解能 AVREFP = VDD ^{注3}	1.8 V ≤ AVREFP ≤ 5.5 V		±2.5	LSB
			1.6 V ≤ AVREFP ≤ 5.5 V ^{注4}		±5.0	LSB
微分直線性誤差 ^{注1}	DLE	10ビット分解能 AVREFP = VDD ^{注3}	1.8 V ≤ AVREFP ≤ 5.5 V		±1.5	LSB
			1.6 V ≤ AVREFP ≤ 5.5 V ^{注4}		±2.0	LSB
アナログ入力電圧	VAIN	ANI2, ANI3	0		AVREFP	V
		内部基準電圧(1.8 V ≤ VDD ≤ 5.5 V)			VBGR ^{注5}	V
		温度センサ出力電圧(1.8 V ≤ VDD ≤ 5.5 V)			VTMP25 ^{注5}	V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. AVREFP < VDDの場合, MAX.値は次のようになります。

総合誤差 : AVREFP = VDDのMAX.値に±1.0 LSBを加算してください。

ゼロスケール誤差/フルスケール誤差 : AVREFP = VDDのMAX.値に±0.05 %FSRを加算してください。

積分直線性誤差/微分直線性誤差 : AVREFP = VDDのMAX.値に±0.5 LSBを加算してください。

注4. 変換時間をMIN. 57 μs, MAX. 95 μsに設定した場合の値です。

注5. 35.6.2 温度センサ/内部基準電圧特性を参照してください。

(2) 基準電圧(+) = AVREFP/ANI0 (ADREFP1 = 0, ADREFP0 = 1), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時,
変換対象 : ANI16-ANI22

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, 1.6 V ≤ AVREFP ≤ VDD ≤ 5.5 V, VSS = 0 V,

基準電圧(+) = AVREFP, 基準電圧(-) = AVREFM = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
分解能	RES			8		10	bit
総合誤差注1	AINL	10ビット分解能 EVDD ≤ AVREFP = VDD注3,4	1.8 V ≤ AVREFP ≤ 5.5 V		1.2	±5.0	LSB
			1.6 V ≤ AVREFP ≤ 5.5 V注5		1.2	±8.5	LSB
変換時間	tCONV	10ビット分解能 変換対象 : ANI16-ANI22	3.6 V ≤ VDD ≤ 5.5 V	2.125		39	μs
			2.7 V ≤ VDD ≤ 5.5 V	3.1875		39	μs
			1.8 V ≤ VDD ≤ 5.5 V	17		39	μs
			1.6 V ≤ VDD ≤ 5.5 V	57		95	μs
ゼロスケール誤差注1,2	EzS	10ビット分解能 EVDD ≤ AVREFP = VDD注3,4	1.8 V ≤ AVREFP ≤ 5.5 V			±0.35	%FSR
			1.6 V ≤ AVREFP ≤ 5.5 V注5			±0.60	%FSR
フルスケール誤差注1,2	EFS	10ビット分解能 EVDD ≤ AVREFP = VDD注3,4	1.8 V ≤ AVREFP ≤ 5.5 V			±0.35	%FSR
			1.6 V ≤ AVREFP ≤ 5.5 V注5			±0.60	%FSR
積分直線性誤差注1	ILE	10ビット分解能 EVDD ≤ AVREFP = VDD注3,4	1.8 V ≤ AVREFP ≤ 5.5 V			±3.5	LSB
			1.6 V ≤ AVREFP ≤ 5.5 V注5			±6.0	LSB
微分直線性誤差注1	DLE	10ビット分解能 EVDD ≤ AVREFP = VDD注3,4	1.8 V ≤ AVREFP ≤ 5.5 V			±2.0	LSB
			1.6 V ≤ AVREFP ≤ 5.5 V注5			±2.5	LSB
アナログ入力電圧	VAIN	ANI16-ANI22		0		AVREFP かつ EVDD	V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. EVDD ≤ AVREFP < VDDの場合、MAX.値は次のようになります。

総合誤差 : AVREFP = VDDのMAX.値に±1.0 LSBを加算してください。

ゼロスケール誤差／フルスケール誤差 : AVREFP = VDDのMAX.値に±0.05 %FSRを加算してください。

積分直線性誤差／微分直線性誤差 : AVREFP = VDDのMAX.値に±0.5 LSBを加算してください。

注4. AVREFP < EVDD ≤ VDDの場合、MAX.値は次のようになります。

総合誤差 : AVREFP = VDDのMAX.値に±4.0 LSBを加算してください。

ゼロスケール誤差／フルスケール誤差 : AVREFP = VDDのMAX.値に±0.20 %FSRを加算してください。

積分直線性誤差／微分直線性誤差 : AVREFP = VDDのMAX.値に±2.0 LSBを加算してください。

注5. 変換時間をMIN. 57 μs, MAX. 95 μsに設定した場合の値です。

(3) 基準電圧(+) = V_{DD} (ADREFP1 = 0, ADREFP0 = 0), 基準電圧(-) = V_{SS} (ADREFM = 0)選択時,

変換対象 : ANI0-ANI3, ANI16-ANI22, 内部基準電圧, 温度センサ出力電圧

(TA = -40 ~ +85 °C, 1.6 V ≤ EV_{DD} ≤ V_{DD} ≤ 5.5 V, V_{SS} = 0 V, 基準電圧(+) = V_{DD},

基準電圧(-) = V_{SS})

項目	略号	条件		MIN.	TYP.	MAX.	単位
分解能	RES			8		10	bit
総合誤差 ^{注1}	AINL	10ビット分解能	1.8 V ≤ V _{DD} ≤ 5.5 V		1.2	±7.0	LSB
			1.6 V ≤ V _{DD} ≤ 5.5 V ^{注3}		1.2	±10.5	LSB
変換時間	t _{CONV}	10ビット分解能 変換対象 : ANI0-ANI3, ANI16-ANI22	3.6 V ≤ V _{DD} ≤ 5.5 V	2.125		39	μs
			2.7 V ≤ V _{DD} ≤ 5.5 V	3.1875		39	μs
			1.8 V ≤ V _{DD} ≤ 5.5 V	17		39	μs
			1.6 V ≤ V _{DD} ≤ 5.5 V	57		95	μs
		10ビット分解能 変換対象 : 内部基準電圧, 温度センサ出力電圧	3.6 V ≤ V _{DD} ≤ 5.5 V	2.375		39	μs
			2.7 V ≤ V _{DD} ≤ 5.5 V	3.5625		39	μs
			1.8 V ≤ V _{DD} ≤ 5.5 V	17		39	μs
			1.6 V ≤ V _{DD} ≤ 5.5 V				
ゼロスケール誤差 ^{注1, 2}	E _{zS}	10ビット分解能	1.8 V ≤ V _{DD} ≤ 5.5 V			±0.60	%FSR
			1.6 V ≤ V _{DD} ≤ 5.5 V ^{注3}			±0.85	%FSR
フルスケール誤差 ^{注1, 2}	E _{fS}	10ビット分解能	1.8 V ≤ V _{DD} ≤ 5.5 V			±0.60	%FSR
			1.6 V ≤ V _{DD} ≤ 5.5 V ^{注3}			±0.85	%FSR
積分直線性誤差 ^{注1}	I _{LE}	10ビット分解能	1.8 V ≤ V _{DD} ≤ 5.5 V			±4.0	LSB
			1.6 V ≤ V _{DD} ≤ 5.5 V ^{注3}			±6.5	LSB
微分直線性誤差 ^{注1}	D _{LE}	10ビット分解能	1.8 V ≤ V _{DD} ≤ 5.5 V			±2.0	LSB
			1.6 V ≤ V _{DD} ≤ 5.5 V ^{注3}			±2.5	LSB
アナログ入力電圧	V _{AIN}	ANI0-ANI3		0		V _{DD}	V
		ANI16-ANI22		0		EV _{DD}	V
		内部基準電圧 (1.8 V ≤ V _{DD} ≤ 5.5 V)		V _{BGR} ^{注4}			V
		温度センサ出力電圧 (1.8 V ≤ V _{DD} ≤ 5.5 V)		V _{TMPS25} ^{注4}			V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. 変換時間をMIN. 57 μs, MAX. 95 μsに設定した場合の値です。

注4. 35.6.2 温度センサ／内部基準電圧特性を参照してください。

- (4) 基準電圧(+) = 内部基準電圧 (ADREFP1 = 1, ADREFP0 = 0), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時,
変換対象 : ANI0, ANI2, ANI3, ANI16-ANI22

(TA = -40 ~ +85 °C, 1.8 V ≤ VDD ≤ 5.5 V, 1.6 V ≤ EVDD ≤ VDD, VSS = 0 V,

★ 基準電圧(+) = VBGR^{注3}, 基準電圧(-) = AVREFM^{注4} = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能	RES		8			bit
変換時間	tCONV		17		39	μs
ゼロスケール誤差 ^{注1, 2}	EZS				±0.60	%FSR
積分直線性誤差 ^{注1}	ILE				±2.0	LSB
微分直線性誤差 ^{注1}	DLE				±1.0	LSB
アナログ入力電圧	VAIN		0		VBGR ^{注3}	V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. 35.6.2 温度センサ／内部基準電圧特性を参照してください。

注4. 基準電圧(-) = VSSの場合, MAX.値は次のようになります。

ゼロスケール誤差 : 基準電圧(-) = AVREFM時のMAX.値に±0.35 %FSRを加算してください。

積分直線性誤差 : 基準電圧(-) = AVREFM時のMAX.値に±0.5 LSBを加算してください。

微分直線性誤差 : 基準電圧(-) = AVREFM時のMAX.値に±0.2 LSBを加算してください。

35.6.2 温度センサ／内部基準電圧特性

(TA = -40 ~ +85 °C, 1.8 V ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
温度センサ出力電圧	VTMPS25	ADS レジスタ = 80H 設定, TA = +25 °C		1.05		V
内部基準電圧	VBGR	ADS レジスタ = 81H 設定	1.38	1.45	1.5	V
温度係数	FVTMPS	温度センサ電圧の温度依存		-3.6		mV/°C
動作安定待ち時間	tAMP	2.4 V ≤ VDD ≤ 5.5 V	5			μs
		1.8 V ≤ VDD < 2.4 V	10			μs

★ 35.6.3 D/A コンバータ (チャネル1)

(TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
分解能	RES					8	bit
総合誤差	AINL	Rload = 4 MΩ	1.8 V ≤ VDD ≤ 5.5 V			±2.5	LSB
		Rload = 8 MΩ	1.8 V ≤ VDD ≤ 5.5 V			±2.5	LSB
セトリング・タイム	tSET	Cload = 20pF	2.7 V ≤ VDD ≤ 5.5 V			3	μs
			1.6 V ≤ VDD < 2.7 V			6	μs

35.6.4 コンパレータ

(コンパレータ0 : TA = -40 ~ +85 °C, 2.7 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(コンパレータ1 : TA = -40 ~ +85 °C, 1.6 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
入力電圧範囲	VIREF0	IVREF0端子		0		VDD - 1.4注1	V
	VIREF1	IVREF1端子		1.4注1		VDD	V
	VICMP	IVCMP0端子		-0.3		VDD + 0.3	V
		IVCMP1端子		-0.3		EVDD + 0.3	V
出力遅延	td	VDD = 3.0 V 入カスルー・レート > 50 mV/μs	コンパレータ高速モード, 基本モード			1.2	μs
			コンパレータ高速モード, ウインドウ・モード			2.0	μs
			コンパレータ低速モード, 基本モード		3		μs
			コンパレータ低速モード, ウインドウ・モード		4		μs
動作安定待ち 時間	tcMP			100			μs
内蔵DACチャ ネル0基準電 圧偏差注2	ΔVIDAC					± 2.5	LSB

注1. ウインドウ・モードの場合, VREF1 - VREF0 ≥ 0.2 Vとしてください。

注2. CMP0のみ

35.6.5 PGA

(TA = -40 ~ +85 °C, 2.7 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件			MIN.	TYP.	MAX.	単位		
入力オフセット電圧	V _{IOPGA}						±10	mV		
入力電圧範囲	V _{IPGA}				0		0.9 × V _{DD} / 増幅率	V		
出力電圧範囲	V _{IOHPGA}				0.93 × V _{DD}			V		
	V _{IOLPGA}						0.07 × V _{DD}	V		
増幅率誤差		4倍, 8倍					±1	%		
		16倍					±1.5	%		
		32倍					±2	%		
スルー・レート	SR _{RPGA}	立ち上がり V _{IN} = V _{DD} × 0.1/増幅率 ~ V _{DD} × 0.9/増幅率 出力振幅の10-90%	4.0 V ≤ V _{DD} ≤ 5.5V	32倍 以外	3.5			V/μs		
			4.0 V ≤ V _{DD} ≤ 5.5V	32倍					3.0	
			2.7 V ≤ V _{DD} ≤ 4.0V		0.5					
			SR _{FPGA}	立ち下がり V _{IN} = V _{DD} × 0.1/増幅率 ~ V _{DD} × 0.9/増幅率 出力振幅の90-10%	4.0 V ≤ V _{DD} ≤ 5.5V	32倍 以外	3.5			
	4.0 V ≤ V _{DD} ≤ 5.5V	32倍			3.0					
	2.7 V ≤ V _{DD} ≤ 4.0V				0.5					
	動作安定待ち時間注	t _{pGA}			4倍, 8倍					
			16倍, 32倍						10	μs

注 PGAの動作を許可 (PGAEN=1) してから, PGA動作のDC/AC特性を満足できる状態になるまでの時間。


35.6.6 POR回路特性

(TA = -40 ~ +85 °C, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V _{POR}	電源立ち上がり時	1.47	1.51	1.55	V
	V _{PDR}	電源立ち下がり時 ^{注1}	1.46	1.50	1.54	V
最小パルス幅 ^{注2}	TPW1	STOP/SUB HALT/SUB RUN以外	300			μs
	TPW2	STOP/SUB HALT/SUB RUNのとき	300			μs

注1. ただし、LVDオフの条件で動作電圧降下時は、35.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行、または電圧検出機能か外部リセット端子で、リセット状態にしてください。

注2. V_{DD}がV_{PDR}を下回った場合に、PORによるリセット動作に必要な時間です。またSTOPモード時および、クロック動作ステータス制御レジスタ(CSC)のビット0 (HIOSTOP)とビット7 (MSTOP)の設定によりメイン・システム・クロック(f_{MAIN})を停止時は、V_{DD}が0.7 Vを下回ってから、V_{POR}を上回るまでのPORによるリセット動作に必要な時間です。



35.6.7 LVD回路特性

(1) リセット・モード, 割り込みモードのLVD検出電圧

(TA = -40 ~ +85 °C, VPDR ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目		略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	電源電圧レベル	VLVD0	電源立ち上がり時	3.98	4.06	4.14	V
			電源立ち下がり時	3.90	3.98	4.06	V
		VLVD1	電源立ち上がり時	3.68	3.75	3.82	V
			電源立ち下がり時	3.60	3.67	3.74	V
		VLVD2	電源立ち上がり時	3.07	3.13	3.19	V
			電源立ち下がり時	3.00	3.06	3.12	V
		VLVD3	電源立ち上がり時	2.96	3.02	3.08	V
			電源立ち下がり時	2.90	2.96	3.02	V
		VLVD4	電源立ち上がり時	2.86	2.92	2.97	V
			電源立ち下がり時	2.80	2.86	2.91	V
		VLVD5	電源立ち上がり時	2.76	2.81	2.87	V
			電源立ち下がり時	2.70	2.75	2.81	V
		VLVD6	電源立ち上がり時	2.66	2.71	2.76	V
			電源立ち下がり時	2.60	2.65	2.70	V
		VLVD7	電源立ち上がり時	2.56	2.61	2.66	V
			電源立ち下がり時	2.50	2.55	2.60	V
		VLVD8	電源立ち上がり時	2.45	2.50	2.55	V
			電源立ち下がり時	2.40	2.45	2.50	V
		VLVD9	電源立ち上がり時	2.05	2.09	2.13	V
			電源立ち下がり時	2.00	2.04	2.08	V
		VLVD10	電源立ち上がり時	1.94	1.98	2.02	V
			電源立ち下がり時	1.90	1.94	1.98	V
		VLVD11	電源立ち上がり時	1.84	1.88	1.91	V
			電源立ち下がり時	1.80	1.84	1.87	V
		VLVD12	電源立ち上がり時	1.74	1.77	1.81	V
			電源立ち下がり時	1.70	1.73	1.77	V
		VLVD13	電源立ち上がり時	1.64	1.67	1.70	V
			電源立ち下がり時	1.60	1.63	1.66	V
最小パルス幅		tLW		300			μs
検出遅延						300	μs

(2) 割り込み&リセット・モードのLVD検出電圧

(TA = -40 ~ +85 °C, VPDR ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
割り込み& リセット・モード	VLVDA0	VPOC0, VPOC1, VPOC2 = 0, 0, 0, 立ち下がリリセット電圧		1.60	1.63	1.66	V
	VLVDA1	LVIS0, LVIS1 = 1, 0	立ち上がリリセット解除電圧	1.74	1.77	1.81	V
			立ち下がリ割り込み電圧	1.70	1.73	1.77	V
	VLVDA2	LVIS0, LVIS1 = 0, 1	立ち上がリリセット解除電圧	1.84	1.88	1.91	V
			立ち下がリ割り込み電圧	1.80	1.84	1.87	V
	VLVDA3	LVIS0, LVIS1 = 0, 0	立ち上がリリセット解除電圧	2.86	2.92	2.97	V
			立ち下がリ割り込み電圧	2.80	2.86	2.91	V
	VLVDB0	VPOC0, VPOC1, VPOC2 = 0, 0, 1, 立ち下がリリセット電圧		1.80	1.84	1.87	V
	VLVDB1	LVIS0, LVIS1 = 1, 0	立ち上がリリセット解除電圧	1.94	1.98	2.02	V
			立ち下がリ割り込み電圧	1.90	1.94	1.98	V
	VLVDB2	LVIS0, LVIS1 = 0, 1	立ち上がリリセット解除電圧	2.05	2.09	2.13	V
			立ち下がリ割り込み電圧	2.00	2.04	2.08	V
	VLVDB3	LVIS0, LVIS1 = 0, 0	立ち上がリリセット解除電圧	3.07	3.13	3.19	V
			立ち下がリ割り込み電圧	3.00	3.06	3.12	V
	VLVDC0	VPOC0, VPOC1, VPOC2 = 0, 1, 0, 立ち下がリリセット電圧		2.40	2.45	2.50	V
	VLVDC1	LVIS0, LVIS1 = 1, 0	立ち上がリリセット解除電圧	2.56	2.61	2.66	V
			立ち下がリ割り込み電圧	2.50	2.55	2.60	V
	VLVDC2	LVIS0, LVIS1 = 0, 1	立ち上がリリセット解除電圧	2.66	2.71	2.76	V
			立ち下がリ割り込み電圧	2.60	2.65	2.70	V
	VLVDC3	LVIS0, LVIS1 = 0, 0	立ち上がリリセット解除電圧	3.68	3.75	3.82	V
			立ち下がリ割り込み電圧	3.60	3.67	3.74	V
	VLVDD0	VPOC0, VPOC1, VPOC2 = 0, 1, 1, 立ち下がリリセット電圧		2.70	2.75	2.81	V
	VLVDD1	LVIS0, LVIS1 = 1, 0	立ち上がリリセット解除電圧	2.86	2.92	2.97	V
			立ち下がリ割り込み電圧	2.80	2.86	2.91	V
	VLVDD2	LVIS0, LVIS1 = 0, 1	立ち上がリリセット解除電圧	2.96	3.02	3.08	V
			立ち下がリ割り込み電圧	2.90	2.96	3.02	V
	VLVDD3	VIS0, LVIS1 = 0, 0	立ち上がリリセット解除電圧	3.98	4.06	4.14	V
			立ち下がリ割り込み電圧	3.90	3.98	4.06	V

35.6.8 電源電圧立ち上がり傾き特性

(TA = -40 ~ +85 °C, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
電源電圧立ち上がり傾き	SVDD				54	V/ms


注意 VDDが35.4 AC特性に示す動作電圧範囲内に達するまで、LVD回路が外部リセットで内部リセット状態を保ってください。

35.7 RAMデータ保持特性

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電源電圧	VDDDR		1.46 ^注		5.5	V

注 POR検出電圧に依存します。電圧降下時、PORリセットがかかるまではRAMのデータを保持しますが、PORリセットがかかった場合のRAMのデータは保持されません。



35.8 フラッシュ・メモリ・プログラミング特性

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
システム・クロック周波数	fCLK			1		24	MHz
コード・フラッシュの書き換え回数 注1, 2, 3	C _{erwr}	保持年数：20年	TA = 85 °C	1,000			回
データ・フラッシュの書き換え回数 注1, 2, 3		保持年数：1年	TA = 25 °C		1,000,000		
		保持年数：5年	TA = 85 °C	100,000			
		保持年数：20年	TA = 85 °C	10,000			

注1. 消去1回 + 消去後の書き込み1回を書き換え回数1回とする。保持年数は、1度書き換えた後、次に書き換えを行うまでの期間とする。

注2. フラッシュ・メモリ・プログラマ使用時および当社提供のライブラリを使用時。

注3. この特性はフラッシュ・メモリの特性を示すものであり、当社の信頼性試験から得られた結果です。

35.9 専用フラッシュ・メモリ・プログラマ通信(UART)

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート		シリアル・プログラミング時	115,200		1,000,000	bps


35.10 フラッシュ・メモリ・プログラミング・モードの引き込みタイミング

(TA = -40 ~ +85 °C, 1.8 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
外部リセット解除から初期設定通信を完了する時間注1	tsuINIT	外部リセット解除前に POR, LVD リセットは解除			100	ms
TOOL0端子をロウ・レベルにしてから、外部リセットを解除するまでの時間注1	tsu	外部リセット解除前に POR, LVD リセットは解除	10			μs
外部リセット解除から、TOOL0端子をロウ・レベルに保持する時間(フラッシュ・ファーム処理時間を除く注1, 2)	tHD	外部リセット解除前に POR, LVD リセットは解除	1			ms

注1. 端子リセット解除前にPOR, LVDリセットは解除されていること

注2. Flashファーム処理時間723 μsは含まない



- ① TOOL0端子にロウ・レベルを入力
- ② 外部リセットを解除(その前にPOR, LVDリセットが解除されていること)
- ③ TOOL0端子のロウ・レベルを解除
- ④ UART受信によるボー・レート設定完了

備考 tsuINIT: この区間では、外部リセット解除から100 ms以内に初期設定通信を完了してください。

tsu: TOOL0端子をロウ・レベルにしてから、外部リセットを解除するまでの時間

tHD: 外部リセット解除から、TOOL0端子レベルをロウ・レベルに保持する時間(フラッシュ・ファーム処理時間を除く)。

第36章 電気的特性 (TA = -40 ~ +105°C)

この章では、以下の対象製品の電気的特性を示します。

対象製品 G : 産業用途 (TA = -40 ~ +105°C)

R5F105xxGxx

注意1. RL78マイクロコントローラには開発/評価用にオンチップ・デバッグ機能が搭載されています。オンチップ・デバッグ機能を使用した場合、フラッシュ・メモリの保証書き換え回数を越えてしまう可能性があり、製品の信頼性が保証できませんので、量産用の製品には本機能を使用しないでください。オンチップ・デバッグ機能を使用した製品については、クレーム受け付け対象外となります。

注意2. 製品により搭載している端子が異なります。2.1 ポート機能~2.2.1 製品別の搭載機能を参照してください。

注意3. TA = +85 °C ~ +105 °Cで使用する場合はディレーティングについては、当社営業および販売店営業へお問い合わせください。なお、ディレーティングとは、「信頼性を改善するために、計画的に負荷を定格値から軽減すること」です。

注意4. 動作周囲温度が85 °Cを越える場合、フラッシュ動作モードはHS (高速メイン) モードのみが使用可能です。レギュレータ・モードは通常設定 (MCSEL = 0) でご使用ください。

注意5. 24pin以下の製品はEVDD 端子を搭載しないため、EVDD をVDD、電圧条件 : $1.6 \leq EVDD \leq VDD \leq 5.5V$ を $1.6 \leq VDD \leq 5.5V$ に読み替えてください。

備考 TA = -40 ~ +85°Cの範囲で使用する場合は第35章 電気的特性 (TA = -40 ~ +85°C) を参照してください。

用途区分	A : 民生用途	G : 産業用途
動作周囲温度	TA = -40 ~ +85 °C	TA = -40 ~ +105 °C
動作モード 動作電圧範囲	HS (高速メイン) モード : $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}@1\text{ MHz} \sim 24\text{ MHz}$ $2.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}@1\text{ MHz} \sim 16\text{ MHz}$ LS (低速メイン) モード : $1.8\text{ V} \leq V_{DD} \leq 5.5\text{ V}@1\text{ MHz} \sim 8\text{ MHz}$ LV (低電圧メイン) モード : $1.6\text{ V} \leq V_{DD} \leq 5.5\text{ V}@1\text{ MHz} \sim 4\text{ MHz}$	HS (高速メイン) モードのみ : $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}@1\text{ MHz} \sim 24\text{ MHz}$ $2.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}@1\text{ MHz} \sim 16\text{ MHz}$
高速オンチップ・オシレータ・クロック 精度	$1.8\text{ V} \leq V_{DD} \leq 5.5\text{ V}$: $\pm 1.0\%$ @ TA = -20 ~ +85 °C $\pm 1.5\%$ @ TA = -40 ~ -20 °C $1.6\text{ V} \leq V_{DD} < 1.8\text{ V}$: $\pm 5.0\%$ @ TA = -20 ~ +85 °C $\pm 5.5\%$ @ TA = -40 ~ -20 °C	$2.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}$: $\pm 2.0\%$ @ TA = +85 ~ +105 °C $\pm 1.0\%$ @ TA = -20 ~ +85 °C $\pm 1.5\%$ @ TA = -40 ~ -20 °C
シリアル・アレイ・ユニット	UART CSI: fCLK/2 (12Mbps 対応), fCLK/4 簡易 I ² C	UART CSI: fCLK/4 簡易 I ² C
IICA	標準モード ファースト・モード ファースト・モード・プラス	標準モード ファースト・モード
電圧検出回路	・立ち上がり : 1.67 V ~ 4.06 V (14 段階) ・立ち下がり : 1.63 V ~ 3.98 V (14 段階)	・立ち上がり : 2.61 V ~ 4.06 V (8 段階) ・立ち下がり : 2.55 V ~ 3.98 V (8 段階)

備考 G : 産業用途 (TA = -40 ~ +105 °C) の電気的特性は、85 °C を超えて使用する場合には、“A : 民生用途” と異なります。詳細は、このページ以降の 36.1 ~ 36.10 を参照してください。

36.1 絶対最大定格

(1/2)

★

項目	略号	条件	定格	単位
電源電圧	VDD		-0.5 ~ +6.5	V
	EVDD		-0.5 ~ +6.5	V
	AVREFP		0.3 ~ VDD + 0.3 ^{注2}	V
	AVREFM		-0.3 ~ VDD + 0.3 ^{注2} かつ AVREFM ≤ AVREFP	V
REGC 端子入力電圧	VIREGC	REGC	-0.3 ~ +2.8 かつ -0.3 ~ VDD + 0.3 ^{注1}	V
入力電圧	Vi1	P00, P01, P30-P33, P40, P51-P56	-0.3 ~ EVDD + 0.3 かつ -0.3 ~ VDD + 0.3 ^{注2}	V
	Vi2	P20-P23, P121, P122, P125, P137, EXCLK, RESET	-0.3 ~ VDD + 0.3 ^{注2}	V
出力電圧	Vo1	P00, P01, P30-P33, P40, P51-P56	-0.3 ~ EVDD + 0.3 かつ -0.3 ~ VDD + 0.3 ^{注2}	V
	Vo2	P20-P23	-0.3 ~ VDD + 0.3 ^{注2}	V
アナログ入力電圧	VAi1	ANI16-ANI22	-0.3 ~ EVDD + 0.3 かつ -0.3 ~ AVREF(+) + 0.3 ^{注2, 3}	V
	VAi2	ANI0-ANI3	-0.3 ~ VDD + 0.3 かつ -0.3 ~ AVREF(+) + 0.3 ^{注2, 3}	V

注1. REGC 端子にはコンデンサ (0.47 ~ 1 μF) を介して Vss に接続してください。この値は、REGC 端子の絶対最大定格を規定するものです。電圧印加して使用しないでください。

注2. 6.5 V 以下であること。

注3. A/D 変換対象の端子は、AVREF(+) + 0.3 を越えないでください。

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考1. 特に指定がないかぎり、兼用端子の特性はポート端子の特性と同じです。

備考2. AVREF (+) : A/D コンバータの+側基準電圧

備考3. Vss を基準電圧とする。

(2/2)

項目	略号	条件		定格	単位
ハイ・レベル出力電流	IOH1	1 端子	P00, P01, P30-P33, P40, P51-P56	-40	mA
		端子合計 -170 mA	P00, P01, P40	-70	mA
			P30-P33, P51-P56	-100	mA
	IOH2	1 端子	P20-P23	-0.5	mA
		端子合計		-2	mA
ロウ・レベル出力電流	IOL1	1 端子	P00, P01, P30-P33, P40, P51-P56	40	mA
		端子合計 170 mA	P00, P01, P40	70	mA
			P30-P33, P51-P56	100	mA
	IOL2	1 端子	P20-P23	1	mA
		端子合計		4	mA
動作周囲温度	TA	通常動作時		-40 ~ + 105	℃
		フラッシュ・メモリ・プログラミング時			
保存温度	Tstg			-65 ~ + 150	℃

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考 特に指定がないかぎり、兼用端子の特性はポート端子の特性と同じです。

36.2 発振回路特性

36.2.1 X1 特性

(TA = -40 ~ +105 °C, 2.4 V ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	発振子	条件	MIN.	TYP.	MAX.	単位
★ X1クロック発振周波数(fx)注	セラミック発振子/水晶振動子	2.7 V ≤ VDD ≤ 5.5 V	1.0		20.0	MHz
		2.4 V ≤ VDD < 2.7 V	1.0		16.0	

注 発振回路の周波数許容範囲のみを示すものです。命令実行時間は、36.4 AC特性を参照してください。

また、実装回路上での評価を発振子メーカーに依頼し、発振特性を確認してご使用ください。

注意 リセット解除後は、高速オンチップ・オシレータ・クロックによりCPUが起動されるため、X1クロックの発振安定時間は発振安定時間カウンタ状態レジスタ(OSTC)でユーザにて確認してください。また使用する発振子で発振安定時間を十分に評価してから、OSTCレジスタ、発振安定時間選択レジスタ(OSTS)の発振安定時間を決定してください。

備考 X1発振回路を使用する場合は、6.4 システム・クロック発振回路を参照してください。

36.2.2 オンチップ・オシレータ特性

((TA = -40 ~ +105 °C, 2.4 V ≤ VDD ≤ 5.5 V, VSS = 0 V)

発振子	略号	条件	MIN.	TYP.	MAX.	単位
高速オンチップ・オシレータ・クロック周波数注1, 2	fIH	2.7 V ≤ VDD ≤ 5.5 V	1		24	MHz
		2.4 V ≤ VDD ≤ 5.5 V	1		16	
高速オンチップ・オシレータ・クロック周波数精度		TA = +85 ~ +105 °C	-2		2	%
		TA = -20 ~ +85 °C	-1		1	%
		TA = -40 ~ -20 °C	-1.5		1.5	%
中速オンチップ・オシレータ発振周波数注2	fIM		1		4	MHz
中速オンチップ・オシレータ発振周波数精度			-12		+12	%
中速オンチップ・オシレータ発振周波数精度の温度ドリフト	DIMT			0.008		%/°C
中速オンチップ・オシレータ発振周波数精度の電圧ドリフト	DIMV	TA = 25 °C		0.02		%/V
低速オンチップ・オシレータ・クロック周波数注2	fIL			15		kHz
低速オンチップ・オシレータ・クロック周波数精度			-15		+15	%

注1. 高速オンチップ・オシレータの周波数は、オプション・バイト(000C2H/010C2H)のビット0-3およびHOCODIVレジスタのビット0-2によって選択します。

注2. 発振回路の特性だけを示すものです。命令実行時間は、36.4 AC特性を参照してください。

36.3 DC特性

36.3.1 端子特性

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル出力電流 ^{注1}	IOH1	P00, P01, P30-P33, P40, P51-P56 1端子			-3.0 ^{注2}	mA
		P00, P01, P40 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		-12.5	mA
			2.7 V ≤ EVDD < 4.0 V		-10.0	mA
			2.4 V ≤ EVDD < 2.7 V		-5.0	mA
		P30-P33, P51-P56 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		-30.0	mA
			2.7 V ≤ EVDD < 4.0 V		-19.0	mA
			2.4 V ≤ EVDD < 2.7 V		-10.0	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})			-42.5	mA
	IOH2	P20-P23 1端子			-0.1 ^{注2}	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})	2.4 V ≤ VDD ≤ 5.5 V		-0.4	mA

注1. VDD端子から出力端子に流れ出しても、デバイスの動作を保証する電流値です。

注2. 合計の電流値を越えないでください。

注3. デューティ ≤ 70%の条件での出力電流の値です。

デューティ > 70%に変更した出力電流の値は、次の計算式で求めることができます(デューティ比をn%に変更する場合)。

$$\bullet \text{ 端子合計の出力電流} = (\text{IOH} \times 0.7) / (n \times 0.01)$$

<計算例> IOH = -10.0 mAの場合, n = 80%

$$\text{端子合計の出力電流} = (-10.0 \times 0.7) / (80 \times 0.01) \approx -8.7 \text{ mA}$$

ただし、1端子当たりに流せる電流は、デューティによって変わることはありません。また、絶対最大定格以上の電流は流せません。

注意 P00, P01, P20, P30-P33, P40, P51-P56は、N-chオープン・ドレイン・モード時には、ハイ・レベルを出力しません。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ロウ・レベル出力電流 ^{注1}	IOL1	P00, P01, P30-P33, P40, P51-P56 1端子			8.5 ^{注2}	mA
		P00, P01, P40 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		36.0	mA
			2.7 V ≤ EVDD < 4.0 V		15.0	mA
			2.4 V ≤ EVDD < 2.7 V		9.0	mA
		P30-P33, P51-P56 合計 (デューティ ≤ 70% 時 ^{注3})	4.0 V ≤ EVDD ≤ 5.5 V		40.0	mA
			2.7 V ≤ EVDD < 4.0 V		35.0	mA
			2.4 V ≤ EVDD < 2.7 V		20.0	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})			76.0	mA
	IOL2	P20-P23 1端子			0.4 ^{注2}	mA
		全端子合計 (デューティ ≤ 70% 時 ^{注3})	2.4 V ≤ VDD ≤ 5.5 V		1.6	mA

注1. 出力端子からVSS端子に流れ込んでも、デバイスの動作を保証する電流値です。

注2. 合計の電流値を越えないでください。

注3. デューティ ≤ 70%の条件での電流の値です。

デューティ > 70%に変更した出力電流の値は、次の計算式で求めることができます(デューティ比をn%に変更する場合)。

$$\bullet \text{ 端子合計の出力電流} = (IOL \times 0.7) / (n \times 0.01)$$

<計算例> IOL = 10.0 mAの場合, n = 80%

$$\text{端子合計の出力電流} = (10.0 \times 0.7) / (80 \times 0.01) \approx 8.7 \text{ mA}$$

ただし, 1端子あたりに流せる電流は, デューティによって変わることはありません。また, 絶対最大定格以上は流せません。

備考 特に指定のないかぎり, 兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(3/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
★ ハイ・レベル入力電圧	VIH1	P00, P01, P30-P33, P40, P51-P56	通常モード	0.8 EVDD	EVDD	V
	VIH2	P00, P30-P32, P40, P51-P56	TTLモード 4.0V ≤ EVDD ≤ 5.5 V	2.2	EVDD	V
			TTLモード 3.3 V ≤ EVDD < 4.0 V	2.0	EVDD	V
			TTLモード 2.4 V ≤ EVDD < 3.3 V	1.5	EVDD	V
	VIH3	P20-P23 (デジタル入力)	0.7 VDD		VDD	V
	VIH4	P121, P122, P125, P137, EXCLK, RESET	0.8 VDD		VDD	V
★ ロウ・レベル入力電圧	VIL1	P00, P01, P30-P33, P40, P51-P56	通常モード	0	0.2 EVDD	V
	VIL2	P00, P30-P32, P40, P51-P56	TTLモード 4.0V ≤ EVDD ≤ 5.5 V	0	0.8	V
			TTLモード 3.3 V ≤ EVDD < 4.0 V	0	0.5	V
			TTLモード 2.4 V ≤ EVDD < 3.3 V	0	0.32	V
	VIL3	P20-P23 (デジタル入力)	0		0.3 VDD	V
	VIL4	P121, P122, P125, P137, EXCLK, RESET	0		0.2 VDD	V

注意 P00, P01, P20, P30-P33, P40, P51-P56は、N-chオープン・ドレイン・モード時でも VIHの最大値(MAX.)はVDD/EVDDです。

(P20: VDD

P00, P01, P30-P33, P40, P51-P56: EVDD)

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(4/5)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル出力電圧	VOH1	P00, P01, P30-P33, P40, P51-P56	4.0 V ≤ EVDD ≤ 5.5 V, IOH = -3.0 mA	EVDD - 0.7		V
			2.7 V ≤ EVDD ≤ 5.5 V, IOH = -2.0 mA	EVDD - 0.6		V
			2.4 V ≤ EVDD ≤ 5.5 V, IOH = -1.5 mA	EVDD - 0.5		V
	VOH2	P20-P23	2.4 V ≤ VDD ≤ 5.5 V, IOH = -100 μA	VDD - 0.5		V
ロウ・レベル出力電圧	VOL1	P00, P01, P30-P33, P40, P51-P56	4.0 V ≤ EVDD ≤ 5.5 V, IOL = 8.5 mA		0.7	V
			2.7 V ≤ EVDD ≤ 5.5 V, IOL = 3.0 mA		0.6	V
			2.7 V ≤ EVDD ≤ 5.5 V, IOL = 1.5 mA		0.4	V
			2.4 V ≤ EVDD ≤ 5.5 V, IOL = 0.6 mA		0.4	V
	VOL2	P20-P23	2.4 V ≤ VDD ≤ 5.5 V, IOL = 400 μA		0.4	V

注意 P00, P01, P20, P30-P33, P40, P51-P56は、N-chオープン・ドレイン・モード時には、ハイ・レベル出力しません。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(5/5)

項目	略号	条件		MIN.	TYP.	MAX.	単位	
ハイ・レベル 入力リーク電流	ILIH1	P00, P01, P30-P33, P40, P51-P56	Vi = EVDD				1	μA
	ILIH2	P20-P23, P125, P137, RESET	Vi = VDD				1	μA
	ILIH3	P121, P122, X1, X2, EXCLK	Vi = VDD	入力ポート時, 外部クロック入力時			1	μA
				発振子接続時			10	μA
ロウ・レベル 入力リーク電流	ILIL1	P00, P01, P30-P33, P40, P51-P56	Vi = Vss				-1	μA
	ILIL2	P20-P23, P125, P137, RESET	Vi = Vss				-1	μA
	ILIL3	P121, P122, X1, X2, EXCLK	Vi = Vss	入力ポート時, 外部クロック入力時			-1	μA
				発振子接続時			-10	μA
内蔵プルアップ 抵抗	RU	P00, P01, P30-P33, P40, P51-P56, P125	Vi = Vss, 入力ポート時		10	20	100	kΩ

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

36.3.2 電源電流特性

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/3)

項目	略号	条件						MIN.	TYP.	MAX.	単位
電源電流 ^{注1}	IDD1	動作モード	基本動作	HS (高速メイン)モード	fHOCO = 48 MHz ^{注3}	VDD = 5.0 V			1.7		mA
					fIH = 24 MHz ^{注3}	VDD = 3.0 V			1.7		
					fHOCO = 24 MHz ^{注3}	VDD = 5.0 V			1.4		
					fIH = 24 MHz ^{注3}	VDD = 3.0 V			1.4		
			通常動作	HS (高速メイン)モード	fHOCO = 48 MHz ^{注3}	VDD = 5.0 V			3.5	7.3	mA
					fIH = 24 MHz ^{注3}	VDD = 3.0 V			3.5	7.3	
					fHOCO = 24 MHz ^{注3}	VDD = 5.0 V			3.2	6.7	
					fIH = 24 MHz ^{注3}	VDD = 3.0 V			3.2	6.7	
					fHOCO = 16 MHz ^{注3}	VDD = 5.0 V			2.4	4.9	
					fIH = 16 MHz ^{注3}	VDD = 3.0 V			2.4	4.9	
			通常動作	HS (高速メイン)モード	fMX = 20 MHz ^{注2}	VDD = 5.0 V	方形波入力		2.7	5.7	mA
							発振子接続		2.8	5.8	
						VDD = 3.0 V	方形波入力		2.7	5.7	
							発振子接続		2.8	5.8	
					fMX = 10 MHz ^{注2}	VDD = 5.0 V	方形波入力		1.8	3.4	
							発振子接続		1.9	3.5	
						VDD = 3.0 V	方形波入力		1.8	3.4	
							発振子接続		1.9	3.5	
			通常動作	サブシステム・クロック動作	fIL = 15 kHz, TA = -40 °C ^{注4}				1.8	5.9	μA
					fIL = 15 kHz, TA = +25 °C ^{注4}				1.9	5.9	
					fIL = 15 kHz, TA = +85 °C ^{注4}				2.3	8.7	
					fIL = 15 kHz, TA = +105 °C ^{注4}				3.0	20.9	

注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVSSに固定した状態での入力リーク電流を含みます。またMAX.値には周辺動作電流を含みます。ただし、A/Dコンバータ、コンパレータ、プログラマブル・ゲイン・アンプ、LVD回路、I/Oポート、内蔵プルアップ／プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。

注2. 高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。

注3. 高速システム・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。

注4. 高速システム・クロック、高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロックは停止時。

備考1. fMX : 高速システム・クロック周波数(X1クロック発振周波数または外部メイン・システム・クロック周波数)

備考2. fIH : 高速オンチップ・オシレータ・クロック周波数(最大24 MHz)

備考3. fIM : 中速オンチップ・オシレータ・クロック周波数(最大4 MHz)

備考4. fIL : 低速オンチップ・オシレータ・クロック周波数

備考5. fSUB : サブシステム・クロック周波数(低速オンチップ・オシレータクロック周波数)

備考6. 「サブシステム・クロック動作」以外のTYP.値の温度条件は、TA = 25 °Cです。

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/3)

項目	略号	条件				MIN.	TYP.	MAX.	単位	
電源電流 ^{注1}	IDD2 注2	HALT モード	HS (高速メイン) モード	fHOCO = 48 MHz ^{注3}	VDD = 5.0 V			0.59	3.45	mA
				fIH = 24 MHz ^{注4}	VDD = 3.0 V			0.59	3.45	
				fHOCO = 24 MHz ^{注3}	VDD = 5.0 V			0.41	2.85	
				fIH = 24 MHz ^{注4}	VDD = 3.0 V			0.41	2.85	
				fHOCO = 16 MHz ^{注3}	VDD = 5.0 V			0.39	2.08	
				fIH = 16 MHz ^{注4}	VDD = 3.0 V			0.39	2.08	
			HS (高速メイン) モード	fMX = 20 MHz ^{注3}	VDD = 5.0 V	方形波入力		0.20	2.45	mA
						発振子接続		0.40	2.57	
					VDD = 3.0 V	方形波入力		0.20	2.45	
						発振子接続		0.40	2.57	
		fMX = 10 MHz ^{注3}		VDD = 5.0 V	方形波入力		0.15	1.28		
					発振子接続		0.30	1.36		
				VDD = 3.0 V	方形波入力		0.15	1.28		
					発振子接続		0.30	1.36		
		サブシステム・ クロック動作	fIL = 15 kHz, TA = -40 °C ^{注5}					0.48	1.22	μA
			fIL = 15 kHz, TA = +25 °C ^{注5}					0.55	1.22	
			fIL = 15 kHz, TA = +85 °C ^{注5}					0.80	3.30	
			fIL = 15 kHz, TA = +105 °C ^{注5}					2.00	17.3	

注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVSSに固定した状態での入力リーク電流を含みます。またMAX.値には周辺動作電流を含みます。ただし、A/Dコンバータ、コンパレータ、プログラマブル・ゲイン・アンプ、LVD回路、I/Oポート、内蔵プルアップ/プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。

注2. フラッシュ・メモリでのHALT命令実行時。

注3. 高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。

注4. 高速システム・クロック、中速オンチップ・オシレータ・クロック、低速オンチップ・オシレータ・クロックは停止時。

注5. 高速オンチップ・オシレータ・クロック、中速オンチップ・オシレータ・クロック、高速システム・クロックは停止時。

備考1. fMX : 高速システム・クロック周波数(X1クロック発振周波数または外部メイン・システム・クロック周波数)

備考2. fIH : 高速オンチップ・オシレータ・クロック周波数(最大24 MHz)

備考3. fIM : 中速オンチップ・オシレータ・クロック周波数(最大4 MHz)

備考4. fIL : 低速オンチップ・オシレータ・クロック周波数

備考5. fSUB : サブシステム・クロック周波数(低速オンチップ・オシレータクロック周波数)

備考6. 「サブシステム・クロック動作」以外のTYP.値の温度条件は、TA = 25 °Cです。

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(3/3)

項目	略号	条件	MIN.	TYP.	MAX.	単位
電源電流 ^{注1}	IDD3 ^{注2}	STOPモード ^{注3}	TA = -40 °C	0.19	0.51	μA
			TA = +25 °C	0.25	0.51	
			TA = +50 °C	0.28	1.10	
			TA = +70 °C	0.38	1.90	
			TA = +85 °C	0.60	3.30	
			TA = +105 °C	1.5	17.0	

注1. VDD, EVDDに流れるトータル電流です。入力端子をVDD, EVDDまたはVSSに固定した状態での入力リーク電流を含みます。またMAX. 値には周辺動作電流を含みます。ただし、A/Dコンバータ、コンパレータ、プログラマブル・ゲイン・アンプ、LVD回路、I/Oポート、内蔵プルアップ／プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。

注2. 12ビット・インターバル・タイマ、ウォッチドッグ・タイマに流れる電流は含みません。

注3. STOPモード時にサブシステム・クロックを動作させる場合の電流値は、HALTモード時にサブシステム・クロックを動作させる場合の電流値を参照してください。

周辺機能(全製品共通)

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

★

項目	略号	条件		MIN.	TYP.	MAX.	単位
低速オンチップ・オシレータ動作電流	IFIL 注1				0.22		μA
12ビット・インターバル・タイマ動作電流	ITMKA 注1, 3, 4	fIL = 15 kHz, fMAINは停止			0.02		μA
8ビット・インターバル・タイマ動作電流注1, 9	ITMT	fIL = 15 kHz, fMAINは停止	8ビット・カウンタ・モード×2ch動作		0.04		μA
			16ビット・カウンタ・モード動作		0.03		μA
ウォッチドッグ・タイマ動作電流	IWDT 注1, 3, 5	fIL = 15 kHz, fMAINは停止			0.22		μA
A/Dコンバータ動作電流	IADC 注1, 6	最高速変換時	標準モード, AVREFP = VDD = 5.0V		1.3	1.7	mA
			低電圧モード, AVREFP = VDD = 3.0V		0.5	0.7	mA
内部基準電圧(1.45 V)電流注1, 10	IADREF				85.0		μA
温度センサ動作電流	ITMPS 注1				85.0		μA
D/Aコンバータ動作電流	IDAC 注1	1チャンネル当たり				1.5	mA
PGA動作電流	IPGA 注1, 2				480	700	μA
コンパレータ動作電流	ICMP 注11	VDD = 5.0 V, レギュレータ 出力電圧 = 2.1 V	コンパレータ高速モード ウィンドウモード		12.5		μA
			コンパレータ低速モード ウィンドウモード		3.0		
			コンパレータ高速モード 基本モード		6.5		
			コンパレータ低速モード 基本モード		1.9		
		VDD = 5.0 V, レギュレータ 出力電圧 = 1.8 V	コンパレータ高速モード ウィンドウモード		8.0		
			コンパレータ低速モード ウィンドウモード		2.2		
			コンパレータ高速モード 基本モード		4.0		
			コンパレータ低速モード 基本モード		1.3		
LVD動作電流	ILVD 注1, 7				0.10		μA
セルフ・プログラミング動作電流	IFSP 注1, 12				2.0	12.20	mA
BGO電流	IBGO 注1, 11				2.0	12.20	mA
SNOOZE動作電流	ISNOZ 注1	ADC動作, fIH = 24 MHz, AVREFP = VDD = 3.0 V	モード遷移中注13		0.50	1.10	mA
			変換動作中		1.20	2.04	mA
		CSI/UART動作, fIH = 24 MHz			0.70	1.54	mA
	ISNOZM 注1	ADC動作, fIM = 4 MHz, AVREFP = VDD = 3.0 V	モード遷移中注13		0.05	0.13	mA
			変換動作中		0.67	0.84	mA
		CSI動作, fIM = 4 MHz			0.06	0.15	mA

★

(注, 備考は次ページにあります。)

- 注1. VDDに流れる電流です。
- 注2. 動作保証範囲は2.7-5.5Vです。
- 注3. 高速オンチップ・オシレータ・クロック, 中速オンチップ・オシレータ・クロック, 高速システム・クロックは停止時。
- 注4. 12ビット・インターバル・タイマにのみ流れる電流です(低速オンチップ・オシレータ, XT1発振回路の動作電流は含みません)。動作モードまたはHALTモードでの12ビット・インターバル・タイマの動作時は, IDD1またはIDD2にIITを加算した値が, RL78マイクロコントローラの電流値となります。また, 低速オンチップ・オシレータ選択時はIFILを加算してください。
- 注5. ウォッチドッグ・タイマにのみ流れる電流です(低速オンチップ・オシレータの動作電流を含みます)。
ウォッチドッグ・タイマの動作時は, IDD1, IDD2またはIDD3にIWDТを加算した値が, RL78マイクロコントローラの電流値となります。
- 注6. A/Dコンバータにのみ流れる電流です。動作モードまたはHALTモードでのA/Dコンバータの動作時はIDD1またはIDD2にIADCを加算した値が, RL78マイクロコントローラの電流値となります。
- 注7. LVD回路にのみ流れる電流です。LVD回路の動作時は, IDD1, IDD2またはIDD3にILVDを加算した値がRL78マイクロコントローラの電流値となります。
- 注8. コンパレータ回路にのみ流れる電流です。コンパレータ回路の動作時は, IDD1, IDD2またはIDD3にICMPを加算した値が, RL78マイクロコントローラの電流値となります。
- 注9. 8ビット・インターバル・タイマにのみ流れる電流です(低速オンチップ・オシレータ, XT1発振回路の動作電流は含みません)。動作モードまたはHALTモードでの8ビット・インターバル・タイマの動作時は, IDD1またはIDD2にIITを加算した値が, RL78マイクロコントローラの電流値となります。また, 低速オンチップ・オシレータ選択時はIFILを加算してください。
- 注10. 内部基準電圧(1.45 V)の生成で消費する電流です。
- 注11. データ・フラッシュ書き換え時に流れる電流です。
- 注12. セルフ・プログラミング時に流れる電流です。
- 注13. SNOOZEモードへの移行時間は, 24.3.3 SNOOZEモードを参照してください。

備考1. f_{IL} : 低速オンチップ・オシレータ・クロック周波数

備考2. f_{CLK} : CPU/周辺ハードウェア・クロック周波数

備考3. TYP.値の温度条件は, TA = 25 °Cです。

36.4 AC特性

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件			MIN.	TYP.	MAX.	単位
命令サイクル (最小命令実行時間)	TCY	メイン・システム・ クロック (fMAIN)動作	HS (高速メイン) モード	2.7 V ≤ VDD ≤ 5.5 V	0.04167		1	μs
				2.4 V ≤ VDD < 2.7 V	0.0625		1	μs
		サブシステム・ クロック (fSUB)動作	fIL	2.4 V ≤ VDD ≤ 5.5 V		66.7		μs
		セルフ・プログラミ ング時	HS (高速メイン) モード	2.7 V ≤ VDD ≤ 5.5 V	0.04167		1	μs
				2.4 V ≤ VDD < 2.7 V	0.0625		1	μs
外部システム・ クロック周波数	fEX	2.7 V ≤ VDD ≤ 5.5 V			1		20	MHz
		2.4 V ≤ VDD < 2.7 V			1		16	MHz
外部システム・ クロック入力 ハイ/ロウ・ レベル幅	tEXH,	2.7 V ≤ VDD ≤ 5.5 V			24			ns
	tEXL	2.4 V ≤ VDD < 2.7 V			30			ns
TI00-TI03, 入力ハイ/ ロウ・レベル幅	tTIH, tTIL ^{注1}				1/fMCK + 10			ns
TO00-TO03, TKBO0, TKBO1 出力周波数 ^{注2}	fro	TO00-TO03 TKBO0, TKBO1 (非P20端子出力時)	HS (高速メイン) モード	4.0 V ≤ EVDD ≤ 5.5 V			12	MHz
				2.7 V ≤ EVDD < 4.0 V			8	
				2.4 V ≤ EVDD < 2.7 V			4	
		TKBO1 (P20端子出力時)	HS (高速メイン) モード	4.0 V ≤ VDD ≤ 5.5 V			1.5	MHz
				2.7 V ≤ VDD < 4.0 V			1.2	
				2.4 V ≤ VDD < 2.7 V			1	
PCLBUZ0, PCLBUZ1出力周波 数	fPCL	HS (高速メイン)モード		4.0 V ≤ EVDD ≤ 5.5 V			16	MHz
				2.7 V ≤ EVDD < 4.0 V			8	
				2.4 V ≤ EVDD < 2.7 V			4	
割り込み入力ハイ/ ロウ・レベル幅	tINTH,	INTP0-INTP2, INTP9		2.4 V ≤ VDD ≤ 5.5 V	1			μs
	tINTL	INTP3-INTP8, INTP10, INTP11		2.4 V ≤ EVDD ≤ 5.5 V	1			
キー割り込み入力 ロウ・レベル幅	tKR	KR0-KR7		2.4 V ≤ EVDD ≤ 5.5 V	250			ns
RESETロウ・レベ ル幅	trSL				10			μs

注1. EVDD < VDDの低電圧インタフェースでは、次の値も満足する必要があります。

2.4 V ≤ EVDD ≤ 2.7 V : MIN.125ns


注2. デューティ 50%時

備考 fMCK : タイマ・アレイ・ユニットの動作クロック周波数。


(タイマ・モード・レジスタ mn (TMRmn)のCKSmnビットで設定する動作クロック。m : ユニット番号(m = 0),

n : チャネル番号(n = 0-3))



AC タイミング測定点




外部システム・クロック・タイミング





TI/TO タイミング



割り込み要求入力タイミング




キー割り込み入力タイミング

 $\overline{\text{RESET}}$ 入力タイミング

36.5 周辺機能特性

AC タイミング測定点



36.5.1 シリアル・アレイ・ユニット

(1) 同電位通信時(UARTモード)

P01, P30, P31, P54 を TxDq 端子とするとき

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
転送レート		最大転送レート理論値 fMCK = fCLK = 24 MHz		fMCK/12注1, 2	bps
				2.0	Mbps

注1. SNOOZEモードでの転送レートは、4800 bpsのみとなります。

注2. EVDD < VDDの低電圧インタフェースでは、次の値も満足する必要があります。

2.4V ≤ EVDD < 2.7V : MAX. 1.3 Mbps

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、RxDq端子は通常入力バッファを選択し、TxDq端子は通常出力モードを選択します。


P20 を TxD1 端子とするとき

★ (TA = -40 ~ +105 °C, 2.4 V ≤ EVDD = VDD ≤ 5.5 V, VSS = 0 V)


項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
転送レート		4.0 V ≤ VDD ≤ 5.5 V		fMCK/16注	bps
		最大転送レート理論値 fMCK = 24 MHz, fMCK = fCLK		1.5	Mbps
		2.7 V ≤ VDD ≤ 5.5 V		fMCK/20注	bps
		最大転送レート理論値 fMCK = 24 MHz, fMCK = fCLK		1.2	Mbps
		2.4 V ≤ VDD ≤ 5.5 V		fMCK/16注	bps
		最大転送レート理論値 fMCK = 16 MHz, fMCK = fCLK		1.0	Mbps

注 SNOOZEモードでの転送レートは、4800 bpsのみサポートする。ただし、fHOCO = 48 MHz時はSNOOZEモードをサポートしない。

UARTモード接続図(同電位通信時)



UARTモードのビット幅(同電位通信時)(参考)



備考1. q : UART番号 (q = 0, 1), g : PIM, POM番号 (g = 0, 2, 3, 5)

備考2. fMCK : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m : ユニット番号,

n : チャネル番号 (mn = 00-03))

(2) 同電位通信時(CSIモード) (マスタ・モード, SCKp... 内部クロック出力)

P01, P32, P53, P54, P56をSOMn端子とするととき

★ (TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
SCKp サイクル・タイム	tkCY1	tkCY1 ≥ 4/fCLK	2.7 V ≤ EVDD ≤ 5.5 V	250	ns
			2.4 V ≤ EVDD ≤ 5.5 V	500	ns
SCKp ハイ/ロウ・レベル幅	tkH1,	4.0 V ≤ EVDD ≤ 5.5 V	tkCY1/2 - 24		ns
	tkL1	2.7 V ≤ EVDD ≤ 5.5 V	tkCY1/2 - 36		ns
		2.4 V ≤ EVDD ≤ 5.5 V	tkCY1/2 - 76		ns
Slp セットアップ時間(対SCKp ↑)注1	tSIK1	4.0 V ≤ EVDD ≤ 5.5 V	66		ns
		2.7 V ≤ EVDD ≤ 5.5 V			ns
		2.4 V ≤ EVDD ≤ 5.5 V	133		ns
Slp ホールド時間(対SCKp ↑)注1	tKSI1		38		ns
SCKp ↓ → SOp 出力遅延時間注2	tKSO1	C = 30 pF 注3		50	ns

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↓”となります。

注2. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↑”となります。

注3. Cは, SCKp, SOp 出力ラインの負荷容量です。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で, Slp 端子は通常入力バッファを選択し, SOp 端子と SCKp 端子は通常出力モードを選択します。

備考1. p : CSI 番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM 番号 (g = 0, 2, 3-5, 12)

備考2. fMCK : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m : ユニット番号, n : チャネル番号 (mn = 00-03))

P20をSO10端子とするとき

★ (TA = -40 ~ +105 °C, 2.4 V ≤ EVDD = VDD ≤ 5.5 V, VSS = 0 V)

★

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
SCKp サイクル・タイム	tkCY1	tkCY1 ≥ 4/fCLK	2.7 V ≤ VDD ≤ 5.5 V	1000	ns
			2.4 V ≤ VDD ≤ 5.5 V	1200	ns
SCKp ハイ/ロウ・レベル幅	tkH1,	4.0 V ≤ VDD ≤ 5.5 V	tkCY1/2 - 24		ns
	tkL1	2.7 V ≤ VDD ≤ 5.5 V	tkCY1/2 - 36		ns
		2.4 V ≤ VDD ≤ 5.5 V	tkCY1/2 - 76		ns
Slp セットアップ時間(対SCKp ↑)注1	tsIK1	2.7 V ≤ VDD ≤ 5.5 V	66		ns
		2.4 V ≤ VDD ≤ 5.5 V	133		ns
Slp ホールド時間(対SCKp ↑)注1	tsI1		38		ns
SCKp ↓ → SOp 出力遅延時間注2	tkSO1	C = 30 pF 注3		180	ns

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↓”となります。

注2. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↑”となります。

注3. Cは、SCKp, SOp 出力ラインの負荷容量です。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子は通常入力バッファを選択し、SOp 端子と SCKp 端子は通常出力モードを選択します。

備考1. p : CSI 番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM 番号 (g = 0, 4, 12)

備考2. fMCK : シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m : ユニット番号, n : チャネル番号 (mn = 00-03))

(3) 同電位通信時(CSIモード) (スレーブ・モード, SCKp...外部クロック入力)

P01, P32, P53, P54, P56をSOMn端子とするととき

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/2)

項目	略号	条件		HS (高速メイン)モード		単位
				MIN.	MAX.	
SCKpサイクル・タイム ^{注4}	tkCY2	4.0 V ≤ EVDD ≤ 5.5 V	fMCK > 20 MHz	16/fMCK		ns
			fMCK ≤ 20 MHz	12/fMCK		ns
		2.7 V ≤ EVDD < 4.0 V	fMCK > 16 MHz	16/fMCK		ns
			fMCK ≤ 16 MHz	12/fMCK		ns
		2.4 V ≤ EVDD < 2.7 V		12/fMCK かつ 1000		ns
SCKpハイ/ロウ・レベル幅	tkH2, tkL2	4.0 V ≤ EVDD ≤ 5.5		tkCY2/2 - 14		ns
	tkH2, tkL2	2.7 V ≤ EVDD < 4.0 V		tkCY2/2 - 16		ns
		2.4 V ≤ EVDD < 2.7 V		tkCY2/2 - 36		ns
Slpセットアップ時間(対SCKp↑) ^{注1}	tsIK2	2.7 V ≤ EVDD ≤ 5.5 V		1/fMCK + 40		ns
		2.4 V ≤ EVDD < 2.7 V		1/fMCK + 60		ns
Slpホールド時間(対SCKp↑) ^{注1}	tsi2			1/fMCK + 62		ns
SCKp↓→SOp出力遅延時間 ^{注2}	tkSO2	C = 30 pF ^{注3}	2.7 V ≤ EVDD ≤ 5.5 V		2/fMCK + 66	ns
			2.4 V ≤ EVDD < 2.7 V		2/fMCK + 113	ns

注1. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは“対SCKp↓”となります。

注2. DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のときは“対SCKp↑”となります。

注3. Cは、SCKp, SOp出力ラインの負荷容量です。

注4. SNOOZEモードでの転送レートは、MAX.: 1 Mbpsです。

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、Slp端子は通常入力バッファを選択し、SOp端子は通常出力モードを選択します。

備考1. p: CSI番号(p = 00, 01, 10, 11), m: ユニット番号(m = 0), n: チャネル番号(n = 0-3), g: PIM, POM番号(g = 0, 2, 3-5, 12)

備考2. fMCK: シリアル・アレィ・ユニットの動作クロック周波数

(シリアル・モード・レジスタmn (SMRmn)のCKSmnビットで設定する動作クロック。m: ユニット番号,

n: チャネル番号(mn = 00-03))

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)

項目	略号	条件	HS (高速メイン) モード		単位
			MIN.	MAX.	
SSI00 セットアップ時間	tSSIK	DAPmn = 0	2.7 V ≤ VDD ≤ 3.6 V	240	ns
			2.4 V ≤ VDD < 2.7 V	400	ns
		DAPmn = 1	2.7 V ≤ VDD ≤ 3.6 V	1/fMCK + 240	ns
			2.4 V ≤ VDD < 2.7 V	1/fMCK + 400	ns
SSI00 ホールド時間	tkSSI	DAPmn = 0	2.7 V ≤ VDD ≤ 3.6 V	1/fMCK + 240	ns
			2.4 V ≤ VDD < 2.7 V	1/fMCK + 400	ns
		DAPmn = 1	2.7 V ≤ VDD ≤ 3.6 V	240	ns
			2.4 V ≤ VDD < 2.7 V	400	ns

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子と SCKp 端子は通常入力バッファを選択し、SOp 端子は通常出力モードを選択します。

備考 p : CSI 番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM 番号 (g = 0, 2, 3-5, 12)

P20をSO10端子とするとき

★ (TA = -40 ~ +105 °C, 2.4 V ≤ EVDD = VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		HS (高速メイン) モード		単位
				MIN.	MAX.	
SCKp サイクル・タイム ^{注4}	t _{KCY2}	4.0 V ≤ V _{DD} ≤ 5.5 V	f _{MCK} > 20 MHz	20/f _{MCK}		ns
			f _{MCK} ≤ 20 MHz	18/f _{MCK}		ns
		2.7 V ≤ V _{DD} < 4.0 V	f _{MCK} > 16 MHz	20/f _{MCK} かつ 1000		ns
			f _{MCK} ≤ 16 MHz	18/f _{MCK}		ns
		2.4 V ≤ V _{DD} < 2.7 V		18/f _{MCK} かつ 1200		ns
SCKp ハイ/ロウ・レベル幅	t _{KH2} , t _{KL2}	4.0 V ≤ V _{DD} ≤ 5.5		t _{KCY2} /2 - 14		ns
	t _{KH2} , t _{KL2}	2.7 V ≤ V _{DD} < 4.0 V		t _{KCY2} /2 - 16		ns
		2.4 V ≤ V _{DD} < 2.7 V		t _{KCY2} /2 - 36		ns
Slp セットアップ時間 (対 SCKp ↑) ^{注1}	t _{SIK2}	2.7 V ≤ V _{DD} ≤ 5.5 V		1/f _{MCK} + 40		ns
		2.4 V ≤ V _{DD} < 2.7 V		1/f _{MCK} + 60		ns
Slp ホールド時間 (対 SCKp ↑) ^{注1}	t _{KSI2}			1/f _{MCK} + 62		ns
SCKp ↓ → SOp 出力遅延時間 ^{注2}	t _{KSO2}	C = 30 pF ^{注3}	2.7 V ≤ V _{DD} ≤ 5.5 V		2/f _{MCK} + 190	ns
			2.4 V ≤ V _{DD} < 2.7 V		2/f _{MCK} + 250	ns

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対 SCKp ↓”となります。

注2. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対 SCKp ↑”となります。

注3. Cは、SCKp, SOp 出力ラインの負荷容量です。

注4. SNOOZE モードでの転送レートは、MAX.: 1 Mbps です。



注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子は通常入力バッファを選択し、SOp 端子は通常出力モードを選択します。

備考1. p : CSI 番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM 番号 (g = 0, 4, 12)

備考2. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数


(シリアル・モード・レジスタ mn (SMRmn) の CKS_{mn} ビットで設定する動作クロック。m : ユニット番号,
n : チャネル番号 (mn = 00-03))

CSIモード接続図(同電位通信時)



 CSIモード接続図(同電位通信時)
 (スレーブ・セレクト入力機能(CSI00)のスレーブ送信時)


備考 p : CSI番号(p = 00, 01, 10, 11)

CSIモード・シリアル転送タイミング(同電位通信時)
(DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき)



CSIモード・シリアル転送タイミング(同電位通信時)
(DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のとき)



備考1. p : CSI番号(p = 00, 01, 10, 11)



備考2. m : ユニット番号, n : チャネル番号(mn = 00-03)

(4) 同電位通信時(簡易I²Cモード)(TA = -40 ~ +105 °C, 2.4 V ≤ EV_{DD} ≤ V_{DD} ≤ 5.5 V, V_{SS} = 0 V)

項目	略号	条件	HS (高速メイン) モード		単位
			MIN.	MAX.	
SCLrクロック周波数	f _{SCL}	2.7 V ≤ EV _{DD} ≤ 5.5 V, C _b = 50 pF, R _b = 2.7 kΩ		400注1	kHz
		2.4 V ≤ EV _{DD} ≤ 5.5 V, C _b = 100 pF, R _b = 3 kΩ		100注1	kHz
SCLr = "L" のホールド・タイム	t _{LOW}	2.7 V ≤ EV _{DD} ≤ 5.5 V, C _b = 50 pF, R _b = 2.7 kΩ	1200		ns
		2.4 V ≤ EV _{DD} ≤ 5.5 V, C _b = 100 pF, R _b = 3 kΩ	4600		ns
SCLr = "H" のホールド・タイム	t _{HIGH}	2.7 V ≤ EV _{DD} ≤ 5.5 V, C _b = 50 pF, R _b = 2.7 kΩ	1200		ns
		2.4 V ≤ EV _{DD} ≤ 5.5 V, C _b = 100 pF, R _b = 3 kΩ	4600		ns
データ・セットアップ時間(受信時)	t _{SU: DAT}	2.7 V ≤ EV _{DD} ≤ 5.5 V, C _b = 50 pF, R _b = 2.7 kΩ	1/f _{MCK} + 220 注2		ns
		2.4 V ≤ EV _{DD} ≤ 5.5 V, C _b = 100 pF, R _b = 3 kΩ	1/f _{MCK} + 580 注2		ns
データ・ホールド時間(送信時)	t _{HD: DAT}	2.7 V ≤ EV _{DD} ≤ 5.5 V, C _b = 50 pF, R _b = 2.7 kΩ	0	770	ns
		2.4 V ≤ EV _{DD} ≤ 5.5 V, C _b = 100 pF, R _b = 3 kΩ	0	1420	ns

注1. f_{MCK}/4 以下に設定してください。注2. f_{MCK}値は、SCLr = "L" と SCLr = "H" のホールド・タイムを越えない値に設定してください。

注意 ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタh (POMh) で、SDArは通常入力バッファ、N-chオープン・ドレイン出力(EV_{DD}耐圧)モードを選択し、SCLrは通常出力モードを選択します。

簡易 I²C モード接続図 (同電位通信時)簡易 I²C モード・シリアル転送タイミング (同電位通信時)

備考1. R_b [Ω]: 通信ライン(SDAr)プルアップ抵抗値, C_b [F]: 通信ライン(SCLr, SDAr)負荷容量値

• r : IIC 番号 ($r = 00, 01, 10, 11$), g : PIM 番号 ($g = 0, 3, 5$), h : POM 番号 ($h = 0, 3, 5$)

備考2. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数

(SMRmn レジスタの CKSmn ビットで設定する動作クロック。 m : ユニット番号 ($m = 0$), n : チャネル番号 ($n = 0-3$), $mn = 00-03$)

(5) 異電位(1.8 V系, 2.5 V系, 3.0 V系)通信時(UARTモード)(専用ボー・レート・ジェネレータ出力)

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/2)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
転送レート注1,2		受信	4.0 V ≤ EVDD ≤ 5.5 V, 2.3 V ≤ Vb ≤ 4.0 V	fMCK/12注1	bps
			最大転送レート理論値 fMCK = fCLK注3	2.0	Mbps
			2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V	fMCK/12注1	bps
			最大転送レート理論値 fMCK = fCLK注3	2.0	Mbps
			2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V	fMCK/12注1,2	bps
			最大転送レート理論値 fMCK = fCLK注3	1.3	Mbps

注1. SNOOZEモードでの転送レートは、4,800 bpsのみとなります。

注2. EVDD ≥ Vbで使用してください。

注3. CPU/周辺ハードウェア・クロック(fCLK)注3の最高動作周波数を次に示します。

HS (高速メイン)モード: 24 MHz (2.7 V ≤ VDD ≤ 5.5 V)

16 MHz (2.4 V ≤ VDD ≤ 5.5 V)

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、RxDq端子はTTL入力バッファを選択し、TxDq端子はN-chオープン・ドレイン出力(EVDD耐圧)モードを選択します。なおVIH, VILは、TTL入力バッファ選択時のDC特性を参照してください。

備考1. Vb [V]: 通信ライン電圧

備考2. q: UART番号(q = 0, 1), g: PIM, POM番号(g = 0, 2, 3, 5, 12)

備考3. fMCK: シリアル・アレイ・ユニットの動作クロック周波数

(シリアル・モード・レジスタmn (SMRmn)のCKSmnビットで設定する動作クロック。m: ユニット番号,

n: チャンネル番号(mn = 00-03))

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
転送レート		送信			
		4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V		注1	bps
		最大転送レート理論値 Cb = 50 pF, Rb = 1.4 kΩ, Vb = 2.7 V		2.6注2	Mbps
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V		注3	bps
		最大転送レート理論値 Cb = 50 pF, Rb = 2.7 kΩ, Vb = 2.3 V		1.2注4	Mbps
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V		注5, 6	bps
		最大転送レート理論値 Cb = 50 pF, Rb = 5.5 kΩ, Vb = 1.6 V		0.43注7	Mbps

注1. fMCK/6または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。

4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V時の転送レート計算式

$$\text{最大転送レート} = \frac{1}{\{-C_b \times R_b \times \ln(1 - \frac{2.2}{V_b})\} \times 3} \text{ [bps]}$$

$$\text{ボー・レート許容誤差 (理論値)} = \frac{\frac{1}{\text{転送レート} \times 2} - \{-C_b \times R_b \times \ln(1 - \frac{2.2}{V_b})\}}{(\frac{1}{\text{転送レート}}) \times \text{転送ビット数}} \times 100 \text{ [%]}$$

※この値は送信側と受信側の相対差の理論値となります。

注2. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レートは注1により算出してください。

注3. fMCK/6または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。

2.7 V ≤ EVDD ≤ 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V時の転送レート計算式

$$\text{最大転送レート} = \frac{1}{\{-C_b \times R_b \times \ln(1 - \frac{2.0}{V_b})\} \times 3} \text{ [bps]}$$

$$\text{ボー・レート許容誤差 (理論値)} = \frac{\frac{1}{\text{転送レート} \times 2} - \{-C_b \times R_b \times \ln(1 - \frac{2.0}{V_b})\}}{(\frac{1}{\text{転送レート}}) \times \text{転送ビット数}} \times 100 \text{ [%]}$$

※この値は送信側と受信側の相対差の理論値となります。

注4. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レートは注3により算出してください。

注5. EVDD ≥ Vbで使用してください。

注6. $f_{MCK}/6$ または次の計算式で求められる最大転送レートのどちらか小さい方が、有効な最大転送レートとなります。

2.4 V ≤ EV_{DD} < 3.3 V, 1.6 V ≤ V_b ≤ 2.0 V時の転送レート計算式

$$\text{最大転送レート} = \frac{1}{\{-C_b \times R_b \times \ln(1 - \frac{1.5}{V_b})\} \times 3} \text{ [bps]}$$


$$\text{ボー・レート許容誤差 (理論値)} = \frac{\frac{1}{\text{転送レート} \times 2} - \{-C_b \times R_b \times \ln(1 - \frac{1.5}{V_b})\}}{(\frac{1}{\text{転送レート}}) \times \text{転送ビット数}} \times 100 \text{ [%]}$$

※この値は送信側と受信側の相対差の理論値となります。


注7. この値は、一例として、条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レートは注6により算出してください。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、RxDq 端子は TTL 入力バッファを選択し、TxDq 端子は N-ch オープン・ドレイン出力 (EV_{DD} 耐圧) モードを選択します。なお V_{IH}, V_{IL} は、TTL 入力バッファ選択時の DC 特性を参照してください。

UART モード接続図(異電位通信時)



UART モードのビット幅(異電位通信時)(参考)



備考1. R_b [Ω]: 通信ライン(TxDq)プルアップ抵抗値, C_b [F]: 通信ライン(TxDq)負荷容量値, V_b [V]: 通信ライン電圧

備考2. q : UART 番号 ($q = 0, 1$), g : PIM, POM 番号 ($g = 0, 2, 3, 5, 12$)

備考3. f_{MCK} : シリアル・アレィ・ユニットの動作クロック周波数

(シリアル・モード・レジスタ mn (SMR mn)のCKSm n ビットで設定する動作クロック。 m : ユニット番号,

n : チャネル番号 ($mn = 00-03$))

(6) 異電位(1.8 V, 2.5 V系, 3.0 V系)通信時(CSIモード) (マスタ・モード, SCKp...内部クロック出力)

★ (TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(1/2)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
SCKp サイクル・タイム	tkCY1	tkCY1 ≥ 4/fCLK 4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	600		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	1000		ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V, Cb = 30 pF, Rb = 5.5 kΩ	2300		ns
SCKp ハイ・レベル幅	tkH1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	tkCY2/2 - 150		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	tkCY1/2 - 340		ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V, Cb = 30 pF, Rb = 5.5 kΩ	tkCY1/2 - 916		ns
SCKp ロウ・レベル幅	tkL1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	tkCY2/2 - 24		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	tkCY1/2 - 36		ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V, Cb = 30 pF, Rb = 5.5 kΩ	tkCY1/2 - 100		ns

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で, Slp 端子は TTL 入力バッファを選択し, SOp 端子と SCKp 端子は N-ch オープン・ドレイン出力 (EVDD 耐圧) モードを選択します。なお VIH, VIL は, TTL 入力バッファ選択時の DC 特性を参照してください。

(備考は次々ページにあります。)

★ (TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(2/2)

項目	略号	条件	HS (高速メイン) モード		単位
			MIN.	MAX.	
Slp セットアップ時間 (対 SCKp ↑) 注1	tSIK1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	162		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ	354		ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ	958		ns
Slp ホールド時間 (対 SCKp ↑) 注1	tKSI1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	38		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ			ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ			ns
SCKp ↓ → SOp 出力遅延時間 注1	tKSO1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ		200	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ		390	ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ		966	ns
Slp セットアップ時間 (対 SCKp ↓) 注2	tSIK1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	88		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ			ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ	220		ns
Slp ホールド時間 (対 SCKp ↓) 注2	tKSI1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ	38		ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ			ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ			ns
SCKp ↑ → SOp 出力遅延時間 注2	tKSO1	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ		50	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ			ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V 注3, Cb = 30 pF, Rb = 5.5 kΩ			ns

注1. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。


注2. DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のとき。

注3. EVDD ≥ Vb で使用してください。

注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子は TTL 入力バッファを選択し、SOOp 端子と SCKp 端子は N-ch オープン・ドレイン出力 (EVDD 耐圧) モードを選択します。なお VIH、VIL は、TTL 入力バッファ選択時の DC 特性を参照してください。

(備考は次ページにあります。)

CSIモード接続図(異電位通信時)



備考1. R_b [Ω] : 通信ライン(SCKp, SOp)プルアップ抵抗値, C_b [F] : 通信ライン(SCKp, SOp)負荷容量値, V_b [V] : 通信ライン電圧


備考2. p : CSI番号(p = 00, 01, 10, 11), m : ユニット番号(m = 0), n : チャネル番号(n = 0-3), g : PIM, POM番号(g = 0, 2, 3-5, 12)

備考3. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数


(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m : ユニット番号,

n : チャネル番号(mn = 00-03))

CSIモード・シリアル転送タイミング：マスタ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



CSIモード・シリアル転送タイミング：マスタ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



備考 p : CSI番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM番号 (g = 0, 2, 3-5, 12)

(7) 異電位(1.8 V系, 2.5 V系, 3.0 V系)通信時(CSIモード)(スレーブ・モード, SCKp...外部クロック入力)


(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
SCKpサイクル・タイム注1	tkCY2	4.0 V ≤ EVDD ≤ 5.5 V, 20 MHz < fMCK ≤ 24 MHz	24/fMCK		ns
		2.7 V ≤ Vb ≤ 4.0 V, 8 MHz < fMCK ≤ 20 MHz	20/fMCK		ns
		4 MHz < fMCK ≤ 8 MHz	16/fMCK		ns
		fMCK ≤ 4 MHz	12/fMCK		ns
		2.7 V ≤ EVDD < 4.0 V, 20 MHz < fMCK ≤ 24 MHz	32/fMCK		ns
		2.3 V ≤ Vb ≤ 2.7 V, 16 MHz < fMCK ≤ 20 MHz	28/fMCK		ns
		8 MHz < fMCK ≤ 16 MHz	24/fMCK		ns
		4 MHz < fMCK ≤ 8 MHz	16/fMCK		ns
		fMCK ≤ 4 MHz	12/fMCK		ns
		2.4 V ≤ EVDD < 3.3 V, 20 MHz < fMCK ≤ 24 MHz	72/fMCK		ns
		1.6 V ≤ Vb ≤ 2.0 V注2, 16 MHz < fMCK ≤ 20 MHz	64/fMCK		ns
		8 MHz < fMCK ≤ 16 MHz	52/fMCK		ns
SCKpハイ/ロウ・レベル幅	tkH2,	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V	tkCY2/2 - 24		ns
	tkL2	2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V	tkCY2/2 - 36		ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注2	tkCY2/2 - 100		ns
Slp セットアップ時間(対 SCKp ↑)注3	tSIK2	2.7 V ≤ EVDD ≤ 5.5 V, 2.3 V ≤ Vb ≤ 4.0 V	1/fMCK + 40		ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注2	1/fMCK + 60		ns
Slp ホールド時間(対 SCKp ↑)注3	tKSI2		1/fMCK + 62		ns
SCKp ↓ → SOp 出力遅延時間注4	tkSO2	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 30 pF, Rb = 1.4 kΩ		2/fMCK + 240	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 30 pF, Rb = 2.7 kΩ		2/fMCK + 428	ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V注2, Cb = 30 pF, Rb = 5.5 kΩ		2/fMCK + 1146	ns

(注, 注意, 備考は次ページにあります。)

- 注1. SNOOZEモードでの転送レートは、MAX.: 1 Mbps
- 注2. $E_{VDD} \geq V_b$ で使用してください。
- 注3. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↓”となります。
- 注4. DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1 のとき。DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0 のときは“対SCKp ↑”となります。
- 注意 ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で、Slp 端子と SCKp 端子は TTL 入力バッファを選択し、SOp 端子は N-ch オープン・ドレイン出力 (E_{VDD} 耐圧) モードを選択します。なお V_{IH} , V_{IL} は、TTL 入力バッファ選択時の DC 特性を参照してください。

CSIモード接続図(異電位通信時)



備考1. R_b [Ω]: 通信ライン(SOp)プルアップ抵抗値, C_b [F]: 通信ライン(SOp)負荷容量値,

V_b [V]: 通信ライン電圧


備考2. p: CSI番号(p = 00, 01, 10, 11), m: ユニット番号(m = 0), n: チャネル番号(n = 0-3), g: PIM, POM番号(g = 0, 2, 3-5, 12)

備考3. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数


(シリアル・モード・レジスタ mn (SMRmn)のCKSmnビットで設定する動作クロック。m: ユニット番号,

n: チャネル番号(mn = 00-03))

CSIモード・シリアル転送タイミング：スレーブ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 0またはDAPmn = 1, CKPmn = 1のとき)



CSIモード・シリアル転送タイミング：スレーブ・モード(異電位通信時)
(DAPmn = 0, CKPmn = 1またはDAPmn = 1, CKPmn = 0のとき)



備考 p : CSI番号 (p = 00, 01, 10, 11), m : ユニット番号 (m = 0), n : チャネル番号 (n = 0-3), g : PIM, POM番号 (g = 0, 2, 3-5, 12)

(8) 異電位通信時(1.8 V系, 2.5 V系, 3.0 V系) 通信時(簡易I²Cモード)(TA = -40 ~ +105 °C, 2.4 V ≤ EV_{DD} ≤ V_{DD} ≤ 5.5 V, V_{SS} = 0 V)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
SCLrクロック周波数	f _{SCL}	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 50 pF, R _b = 2.7 kΩ		400 ^{注1}	kHz
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 50 pF, R _b = 2.7 kΩ		400 ^{注1}	kHz
		4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 100 pF, R _b = 2.8 kΩ		100 ^{注1}	kHz
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 100 pF, R _b = 2.7 kΩ		100 ^{注1}	kHz
		2.4 V ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2} , C _b = 100 pF, R _b = 5.5 kΩ		100 ^{注1}	kHz
SCLr = "L" のホールド・タイム	t _{LOW}	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 50 pF, R _b = 2.7 kΩ	1200		ns
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 50 pF, R _b = 2.7 kΩ	1200		ns
		4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 100 pF, R _b = 2.8 kΩ	4600		ns
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 100 pF, R _b = 2.7 kΩ	4600		ns
		2.4 V ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2} , C _b = 100 pF, R _b = 5.5 kΩ	4650		ns
SCLr = "H" のホールド・タイム	t _{HIGH}	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 50 pF, R _b = 2.7 kΩ	620		ns
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 50 pF, R _b = 2.7 kΩ	500		ns
		4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 100 pF, R _b = 2.8 kΩ	2700		ns
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 100 pF, R _b = 2.7 kΩ	2400		ns
		2.4 V ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2} , C _b = 100 pF, R _b = 5.5 kΩ	1830		ns
データ・セットアップ時間(受信時)	t _{SU : DAT}	4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 50 pF, R _b = 2.7 kΩ	1/f _{MCK} + 340 ^{注3}		ns
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 50 pF, R _b = 2.7 kΩ	1/f _{MCK} + 340 ^{注3}		ns
		4.0 V ≤ EV _{DD} ≤ 5.5 V, 2.7 V ≤ V _b ≤ 4.0 V, C _b = 100 pF, R _b = 2.8 kΩ	1/f _{MCK} + 760 ^{注3}		ns
		2.7 V ≤ EV _{DD} < 4.0 V, 2.3 V ≤ V _b ≤ 2.7 V, C _b = 100 pF, R _b = 2.7 kΩ	1/f _{MCK} + 760 ^{注3}		ns
		2.4 V ≤ EV _{DD} < 3.3 V, 1.6 V ≤ V _b ≤ 2.0 V ^{注2} , C _b = 100 pF, R _b = 5.5 kΩ	1/f _{MCK} + 570 ^{注3}		ns

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン)モード		単位
			MIN.	MAX.	
データ・ホールド時間(送信時)	t _{HD} : DAT	4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 50 pF, Rb = 2.7 kΩ	0	770	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 50 pF, Rb = 2.7 kΩ	0	770	ns
		4.0 V ≤ EVDD ≤ 5.5 V, 2.7 V ≤ Vb ≤ 4.0 V, Cb = 100 pF, Rb = 2.8 kΩ	0	1420	ns
		2.7 V ≤ EVDD < 4.0 V, 2.3 V ≤ Vb ≤ 2.7 V, Cb = 100 pF, Rb = 2.7 kΩ	0	1420	ns
		2.4 V ≤ EVDD < 3.3 V, 1.6 V ≤ Vb ≤ 2.0 V ^{注2} , Cb = 100 pF, Rb = 5.5 kΩ	0	1215	ns



注1. f_{MCK}/4 以下に設定してください。

注2. EVDD ≥ Vb で使用してください。

注3. f_{MCK}値は、SCLr = “L”とSCLr = “H”のホールド・タイムを越えない値に設定してください。

注意 ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg)で、SDArはTTL入力バッファ、N-chオープン・ドレイン出力(EVDD 耐圧)モードを選択し、SCLrはN-chオープン・ドレイン出力(EVDD 耐圧)モードを選択します。なおV_{IH}、V_{IL}は、TTL入力バッファ選択時のDC特性を参照してください。

(備考は次ページにあります。)

簡易 I²C モード接続図(異電位通信時)簡易 I²C モード・シリアル転送タイミング(異電位通信時)

備考1. R_b [Ω] : 通信ライン(SDAr, SCLr)プルアップ抵抗値, C_b [F] : 通信ライン(SDAr, SCLr)負荷容量値,

V_b [V] : 通信ライン電圧

備考2. r : IIC番号 ($r = 00, 01, 10, 11$), g : PIM, POM番号 ($g = 0, 3, 5$)

備考3. f_{MCK} : シリアル・アレイ・ユニットの動作クロック周波数

(SMR mn レジスタのCKSmnビットで設定する動作クロック。 m : ユニット番号 ($m = 0$), n : チャネル番号 ($n = 0-3$), $mn = 00-03$)

36.5.2 シリアル・インタフェース IICA

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	HS (高速メイン)モード				単位
			標準モード		ファースト・モード		
			MIN.	MAX.	MIN.	MAX.	
SCLA0クロック周波数	fSCL	ファースト・モード : fCLK ≥ 3.5 MHz	—	—	0	400	kHz
		標準モード : fCLK ≥ 1 MHz	0	100	—	—	kHz
リスタート・コンディションのセットアップ時間	tSU: STA		4.7		0.6		μs
ホールド時間注1	tHD: STA		4.0		0.6		μs
SCLA0 = “L”のホールド・タイム	tLOW		4.7		1.3		μs
SCLA0 = “H”のホールド・タイム	tHIGH		4.0		0.6		μs
データ・セットアップ時間(受信時)	tSU: DAT		250		100		ns
データ・ホールド時間(送信時)注2	tHD: DAT		0	3.45	0	0.9	μs
ストップ・コンディションのセットアップ時間	tSU: STO		4.0		0.6		μs
バス・フリー時間	tBUF		4.7		1.3		μs

注1. スタート・コンディショニング、リスタート・コンディショニング時は、この期間のあと最初のクロック・パルスが生成されます。

注2. tHD: DATの最大値(MAX.)は、通常転送時の数値であり、ACK(アクノリッジ)タイミングでは、ウェイトがかかります。

注意 周辺I/Oリダイレクション・レジスタ0 (PIOR0)のビット2 (PIOR02)が1の場合も、上記の値を適用できます。


ただし、端子特性(I_{OH1}, I_{OL1}, V_{OH1}, V_{OL1})はリダイレクト先の値を満たしてください。

備考 各モードにおけるC_b(通信ライン容量)のMAX.値と、そのときのR_b(通信ライン・プルアップ抵抗値)の値は次のとおりです。

標準モード : C_b = 400 pF, R_b = 2.7 kΩ

ファースト・モード : C_b = 320 pF, R_b = 1.1 kΩ

IICAシリアル転送タイミング



備考 n = 0, 1

36.6 アナログ特性

36.6.1 A/Dコンバータ特性

A/Dコンバータ特性の区分

入力チャネル	基準電圧 基準電圧(+) = AVREFP 基準電圧(-) = AVREFM	基準電圧(+) = VDD 基準電圧(-) = VSS	基準電圧(+) = VBGR 基準電圧(-) = AVREFM
ANI0-ANI3	36.6.1 (1)参照	36.6.1 (3)参照	36.6.1 (4)参照
ANI16-ANI22	36.6.1 (2)参照		
内部基準電圧 温度センサ出力電圧	36.6.1 (1)参照		—

(1) 基準電圧(+) = AVREFP/ANI0 (ADREFP1 = 0, ADREFP0 = 1), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時,
変換対象 : ANI2, ANI3, 内部基準電圧, 温度センサ出力電圧

(TA = -40 ~ +105 °C, 2.4 V ≤ AVREFP ≤ VDD ≤ 5.5 V, VSS = 0 V, 基準電圧(+) = AVREFP, 基準電圧(-) = AVREFM = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能	RES		8		10	bit
総合誤差 ^{注1}	AINL	10ビット分解能 AVREFP = VDD ^{注3}	2.4 V ≤ AVREFP ≤ 5.5 V	1.2	±3.5	LSB
変換時間	tCONV	10ビット分解能 変換対象 : ANI2, ANI3	3.6 V ≤ VDD ≤ 5.5 V	2.125	39	μs
			2.7 V ≤ VDD ≤ 5.5 V	3.1875	39	μs
			2.4 V ≤ VDD ≤ 5.5 V	17	39	μs
		10ビット分解能 変換対象 : 内部基準電圧, 温度センサ出力電圧	3.6 V ≤ VDD ≤ 5.5 V	2.375	39	μs
			2.7 V ≤ VDD ≤ 5.5 V	3.5625	39	μs
			2.4 V ≤ VDD ≤ 5.5 V	17	39	μs
ゼロスケール誤差 ^{注1, 2}	EZS	10ビット分解能 AVREFP = VDD ^{注3}	2.4 V ≤ AVREFP ≤ 5.5 V		±0.25	%FSR
フルスケール誤差 ^{注1, 2}	EFS	10ビット分解能 AVREFP = VDD ^{注3}	2.4 V ≤ AVREFP ≤ 5.5 V		±0.25	%FSR
積分直線性誤差 ^{注1}	ILE	10ビット分解能 AVREFP = VDD ^{注3}	2.4 V ≤ AVREFP ≤ 5.5 V		±2.5	LSB
微分直線性誤差 ^{注1}	DLE	10ビット分解能 AVREFP = VDD ^{注3}	2.4 V ≤ AVREFP ≤ 5.5 V		±1.5	LSB
アナログ入力電圧	VAIN	ANI2, ANI3	0		AVREFP	V
		内部基準電圧 (2.4 V ≤ VDD ≤ 5.5 V)		VBGR ^{注4}		V
		温度センサ出力電圧 (2.4 V ≤ VDD ≤ 5.5 V)		VTMP25 ^{注4}		V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. AVREFP < VDDの場合, MAX.値は次のようになります。

総合誤差 : AVREFP = VDDのMAX.値に±1.0 LSBを加算してください。

ゼロスケール誤差／フルスケール誤差 : AVREFP = VDDのMAX.値に±0.05 %FSRを加算してください。

積分直線性誤差／微分直線性誤差 : AVREFP = VDDのMAX.値に±0.5 LSBを加算してください。

注4. 36.6.2 温度センサ／内部基準電圧特性を参照してください。

(2) 基準電圧(+) = AVREFP/ANI0 (ADREFP1 = 0, ADREFP0 = 1), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時,
変換対象 : ANI16-ANI22

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, 2.4 V ≤ AVREFP ≤ VDD ≤ 5.5 V,

VSS = 0 V, 基準電圧(+) = AVREFP, 基準電圧(-) = AVREFM = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
分解能	RES			8		10	bit
総合誤差 ^{注1}	AINL	10ビット分解能 EVDD ≤ AVREFP = VDD ^{注3,4}	2.4 V ≤ AVREFP ≤ 5.5 V		1.2	±5.0	LSB
変換時間	tCONV	10ビット分解能 変換対象 : ANI16-ANI20	3.6 V ≤ VDD ≤ 5.5 V	2.125		39	μs
			2.7 V ≤ VDD ≤ 5.5 V	3.1875		39	μs
			2.4 V ≤ VDD ≤ 5.5 V	17		39	μs
ゼロスケール誤差 ^{注1,2}	EZS	10ビット分解能 EVDD ≤ AVREFP = VDD ^{注3,4}	2.4 V ≤ AVREFP ≤ 5.5 V			±0.35	%FSR
フルスケール誤差 ^{注1,2}	EFS	10ビット分解能 EVDD ≤ AVREFP = VDD ^{注3,4}	2.4 V ≤ AVREFP ≤ 5.5 V			±0.35	%FSR
積分直線性誤差 ^{注1}	ILE	10ビット分解能 EVDD ≤ AVREFP = VDD ^{注3,4}	2.4 V ≤ AVREFP ≤ 5.5 V			±3.5	LSB
微分直線性誤差 ^{注1}	DLE	10ビット分解能 EVDD ≤ AVREFP = VDD ^{注3,4}	2.4 V ≤ AVREFP ≤ 5.5 V			±2.0	LSB
アナログ入力電圧	VAIN	ANI16-ANI22		0		AVREFP かつ EVDD	V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. EVDD ≤ AVREFP < VDDの場合, MAX. 値は次のようになります。

総合誤差 : AVREFP = VDDのMAX. 値に±1.0 LSBを加算してください。

ゼロスケール誤差／フルスケール誤差 : AVREFP = VDDのMAX. 値に±0.05 %FSRを加算してください。

積分直線性誤差／微分直線性誤差 : AVREFP = VDDのMAX. 値に±0.5 LSBを加算してください。

注4. AVREFP < EVDD ≤ VDDの場合, MAX. 値は次のようになります。

総合誤差 : AVREFP = VDDのMAX. 値に±4.0 LSBを加算してください。

ゼロスケール誤差／フルスケール誤差 : AVREFP = VDDのMAX. 値に±0.20 %FSRを加算してください。

積分直線性誤差／微分直線性誤差 : AVREFP = VDDのMAX. 値に±2.0 LSBを加算してください。

(3) 基準電圧(+) = V_{DD} (ADREFP1 = 0, ADREFP0 = 0), 基準電圧(-) = V_{SS} (ADREFM = 0)選択時,

変換対象 : ANI0-ANI3, ANI16-ANI22, 内部基準電圧, 温度センサ出力電圧

(TA = -40 ~ +105 °C, 2.4 V ≤ EV_{DD} ≤ V_{DD} ≤ 5.5 V, V_{SS} = 0 V, 基準電圧(+) = V_{DD},

基準電圧(-) = V_{SS})

項目	略号	条件		MIN.	TYP.	MAX.	単位
分解能	RES			8		10	bit
総合誤差 ^{注1}	AINL	10ビット分解能	2.4 V ≤ V _{DD} ≤ 5.5 V		1.2	±7.0	LSB
変換時間	t _{CONV}	10ビット分解能 変換対象 : ANI0-ANI3, ANI16-ANI22	3.6 V ≤ V _{DD} ≤ 5.5 V	2.125		39	μs
			2.7 V ≤ V _{DD} ≤ 5.5 V	3.1875		39	μs
			2.4 V ≤ V _{DD} ≤ 5.5 V	17		39	μs
		10ビット分解能 変換対象 : 内部基準電圧, 温度センサ出力電圧	3.6 V ≤ V _{DD} ≤ 5.5 V	2.375		39	μs
			2.7 V ≤ V _{DD} ≤ 5.5 V	3.5625		39	μs
			2.4 V ≤ V _{DD} ≤ 5.5 V	17		39	μs
ゼロスケール誤差 ^{注1,2}	E _{ZS}	10ビット分解能	2.4 V ≤ V _{DD} ≤ 5.5 V			±0.60	%FSR
フルスケール誤差 ^{注1,2}	E _{FS}	10ビット分解能	2.4 V ≤ V _{DD} ≤ 5.5 V			±0.60	%FSR
積分直線性誤差 ^{注1}	I _{LE}	10ビット分解能	2.4 V ≤ V _{DD} ≤ 5.5 V			±4.0	LSB
微分直線性誤差 ^{注1}	D _{LE}	10ビット分解能	2.4 V ≤ V _{DD} ≤ 5.5 V			±2.0	LSB
アナログ入力電圧	V _{AIN}	ANI0-ANI3		0		V _{DD}	V
		ANI16-ANI22		0		EV _{DD}	V
		内部基準電圧 (2.4 V ≤ V _{DD} ≤ 5.5 V)		V _{BGR} ^{注3}			V
		温度センサ出力電圧 (2.4 V ≤ V _{DD} ≤ 5.5 V)		V _{TMP525} ^{注3}			V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. 36.6.2 温度センサ／内部基準電圧特性を参照してください。

- (4) 基準電圧(+) = 内部基準電圧(ADREFP1 = 1, ADREFP0 = 0), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時,
変換対象 : ANI0-ANI3, ANI16-ANI22

★ (TA = -40 ~ +105 °C, 2.4 V ≤ VDD ≤ 5.5 V, 2.4 V ≤ EVDD ≤ VDD, VSS = 0 V,

基準電圧(+) = VBGR^{注3}, 基準電圧(-) = AVREFM^{注4} = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能	RES		8			bit
変換時間	tCONV		17		39	μs
ゼロスケール誤差 ^{注1, 2}	Ezs				±0.60	%FSR
積分直線性誤差 ^{注1}	ILE				±2.0	LSB
微分直線性誤差 ^{注1}	DLE	8ビット分解能			±1.0	LSB
アナログ入力電圧	VAIN		0		VBGR ^{注3}	V

注1. 量子化誤差(±1/2 LSB)を含みません。

注2. フルスケール値に対する比率(%FSR)で表します。

注3. 36.6.2 温度センサ／内部基準電圧特性を参照してください。

注4. 基準電圧(-) = VSSの場合, MAX.値は次のようになります。

ゼロスケール誤差 : 基準電圧(-) = AVREFM時のMAX. 値に±0.35 %FSRを加算してください。

積分直線性誤差 : 基準電圧(-) = AVREFM時のMAX. 値に±0.5 LSBを加算してください。

微分直線性誤差 : 基準電圧(-) = AVREFM時のMAX. 値に±0.2 LSBを加算してください。

36.6.2 温度センサ／内部基準電圧特性

(TA = -40 ~ +105 °C, 2.4 V ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
温度センサ出力電圧	VTMPS25	ADS レジスタ = 80H 設定, TA = +25 °C		1.05		V
内部基準電圧	VBGR	ADS レジスタ = 81H 設定	1.38	1.45	1.5	V
温度係数	FVTMPS	温度センサ電圧の温度依存		-3.6		mV/°C
動作安定待ち時間	tAMP		5			μs

★ 36.6.3 D/A コンバータ (チャネル1)

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能	RES				8	bit
総合誤差	AINL	Rload = 4 MΩ	2.4 V ≤ VDD ≤ 5.5 V		±2.5	LSB
		Rload = 8 MΩ	2.4 V ≤ VDD ≤ 5.5 V		±2.5	LSB
セトリング・タイム	tSET	Cload = 20pF	2.7 V ≤ VDD ≤ 5.5 V		3	μs
			2.4 V ≤ VDD < 2.7 V		6	μs

36.6.4 コンパレータ

(コンパレータ0 : TA = -40 ~ +105 °C, 2.7 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

(コンパレータ1 : TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
入力電圧範囲	VREF0	IVREF0端子		0		VDD - 1.4注1	V
	VREF1	IVREF1端子		1.4注1		VDD	V
	VICMP	IVCMP0端子		- 0.3		VDD + 0.3	V
		IVCMP1端子		- 0.3		EVDD + 0.3	V
出力遅延	td	VDD = 3.0 V 入カスルー・レート > 50 mV/μs	コンパレータ高速モード, 基本モード			1.2	μs
			コンパレータ高速モード, ウインドウ・モード			2.0	μs
			コンパレータ低速モード, 基本モード		3		μs
			コンパレータ低速モード, ウインドウ・モード		4		μs
動作安定待ち 時間	tcMP			100			μs
内蔵DACチャ ネル0基準電圧 偏差注2	ΔVIDAC					± 2.5	LSB

注1. ウインドウ・モードの場合, VREF1 - VREF0 ≥ 0.2 Vとしてください。

注2. CMP0のみ

36.6.5 PGA

(TA = -40 ~ +105 °C, 2.7 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件			MIN.	TYP.	MAX.	単位
入力オフセット電圧	V _{IOPGA}						±10	mV
入力電圧範囲	V _{IPGA}				0		0.9 × V _{DD} / 増幅率	V
出力電圧範囲	V _{IOHPGA}				0.93 × V _{DD}			V
	V _{IOLPGA}						0.07 × V _{DD}	V
増幅率誤差		4倍, 8倍					±1	%
		16倍					±1.5	%
		32倍					±2	%
スルー・レート	SR _{RPGA}	立ち上がり V _{IN} = V _{DD} × 0.1/増幅率 ~ V _{DD} × 0.9/増幅率 出力振幅の 10-90%	4.0 V ≤ V _{DD} ≤ 5.5V	32倍 以外	3.5			V/μs
			4.0 V ≤ V _{DD} ≤ 5.5V	32倍	3.0			
			2.7 V ≤ V _{DD} ≤ 4.0V		0.5			
	SR _{FPGA}	立ち下がり V _{IN} = V _{DD} × 0.1/増幅率 ~ V _{DD} × 0.9/増幅率 出力振幅の 90-10%	4.0 V ≤ V _{DD} ≤ 5.5V	32倍 以外	3.5			
			4.0 V ≤ V _{DD} ≤ 5.5V	32倍	3.0			
			2.7 V ≤ V _{DD} ≤ 4.0V		0.5			
動作安定待ち時間注	t _{PGA}	4倍, 8倍					5	μs
		16倍, 32倍					10	μs

注 PGAの動作を許可 (PGAEN=1) してから, PGA動作のDC/AC特性を満足できる状態になるまでの時間。

36.6.6 POR回路特性


(TA = -40 ~ +105 °C, VSS = 0 V)

★

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	VPOR	電源立ち上がり時	1.45	1.51	1.57	V
	VPDR	電源立ち下がり時 ^{注1}	1.44	1.50	1.56	V
最小パルス幅 ^{注2}	TPW1	STOP/SUB HALT/SUB RUN以外	300			μs
	TPW2	STOP/SUB HALT/SUB RUNのとき	300			μs

注1. ただし、LVDオフの条件で動作電圧降下時は、36.4 AC特性に示す動作電圧範囲を下回る前に、STOPモードに移行、または電圧検出機能か外部リセット端子で、リセット状態にしてください。

注2. VDDがVPDRを下回った場合に、PORによるリセット動作に必要な時間です。またSTOPモード時および、クロック動作ステータス制御レジスタ(CSC)のビット0 (HIOSTOP)とビット7 (MSTOP)の設定によりメイン・システム・クロック(fMAIN)を停止時は、VDDが0.7 Vを下回ってから、VPORを上回るまでのPORによるリセット動作に必要な時間です。



36.6.7 LVD回路特性

(1) リセット・モード、割り込みモードのLVD検出電圧

(TA = -40 ~ +105 °C, VPDR ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目		略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	電源電圧レベル	VLVD0	電源立ち上がり時	3.90	4.06	4.22	V
			電源立ち下がり時	3.83	3.98	4.13	V
		VLVD1	電源立ち上がり時	3.60	3.75	3.90	V
			電源立ち下がり時	3.53	3.67	3.81	V
		VLVD2	電源立ち上がり時	3.01	3.13	3.25	V
			電源立ち下がり時	2.94	3.06	3.18	V
		VLVD3	電源立ち上がり時	2.90	3.02	3.14	V
			電源立ち下がり時	2.85	2.96	3.07	V
		VLVD4	電源立ち上がり時	2.81	2.92	3.03	V
			電源立ち下がり時	2.75	2.86	2.97	V
		VLVD5	電源立ち上がり時	2.71	2.81	2.92	V
			電源立ち下がり時	2.64	2.75	2.86	V
		VLVD6	電源立ち上がり時	2.61	2.71	2.81	V
			電源立ち下がり時	2.55	2.65	2.75	V
		VLVD7	電源立ち上がり時	2.51	2.61	2.71	V
			電源立ち下がり時	2.45	2.55	2.65	V
最小パルス幅		tLW		300			μs
検出遅延						300	μs

(2) 割り込み&リセット・モードのLVD検出電圧

(TA = -40 ~ +105 °C, VPDR ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
割り込み& リセット・モード	VLVDD0	VPOC0, VPOC1, VPOC2 = 0, 1, 1, 立ち下がりリセット電圧		2.64	2.75	2.86	V
	VLVDD1	LVIS0, LVIS1 = 1, 0	立ち上がりリセット解除電圧	2.81	2.92	3.03	V
			立ち下がり割り込み電圧	2.75	2.86	2.97	V
	VLVDD2	LVIS0, LVIS1 = 0, 1	立ち上がりリセット解除電圧	2.90	3.02	3.14	V
			立ち下がり割り込み電圧	2.85	2.96	3.07	V
	VLVDD3	LVIS0, LVIS1 = 0, 0	立ち上がりリセット解除電圧	3.90	4.06	4.22	V
			立ち下がり割り込み電圧	3.83	3.98	4.13	V

36.6.8 電源電圧立ち上がり傾き特性

(TA = -40 ~ +105 °C, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
電源電圧立ち上がり傾き	SvDD				54	V/ms


注意 VDDが36.4 AC特性に示す動作電圧範囲内に達するまで、LVD回路か外部リセットで内部リセット状態を保ってください。

36.7 RAMデータ保持特性

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電源電圧	VDDDR		1.44注		5.5	V

注 POR検出電圧に依存します。電圧降下時、PORリセットがかかるまではRAMのデータを保持しますが、PORリセットがかかった場合のRAMのデータは保持されません。



36.8 フラッシュ・メモリ・プログラミング特性

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
システム・クロック周波数	fCLK			1		24	MHz
コード・フラッシュの書き換え回数 注1, 2, 3	C _{erwr}	保持年数：20 年	TA = 85 °C	1,000			回
データ・フラッシュの書き換え回数 注1, 2, 3		保持年数：1 年	TA = 25 °C		1,000,000		
		保持年数：5 年	TA = 85 °C	100,000			
		保持年数：20 年	TA = 85 °C	10,000			

注1. 消去1回 + 消去後の書き込み1回を書き換え回数1回とする。保持年数は、1度書き換えた後、次に書き換えを行うまでの期間とする。

注2. フラッシュ・メモリ・プログラマ使用時および当社提供のライブラリを使用時。

注3. この特性はフラッシュ・メモリの特性を示すものであり、当社の信頼性試験から得られた結果です。

36.9 専用フラッシュ・メモリ・プログラマ通信(UART)

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート		シリアル・プログラミング時	115,200		1,000,000	bps


36.10 フラッシュ・メモリ・プログラミング・モードの引き込みタイミング

(TA = -40 ~ +105 °C, 2.4 V ≤ EVDD ≤ VDD ≤ 5.5 V, VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
外部リセット解除から初期設定通信を完了する時間 ^{注1}	tsuINIT	外部リセット解除前に POR, LVD リセットは解除			100	ms
TOOL0端子をロウ・レベルにしてから、外部リセットを解除するまでの時間 ^{注1}	tsu	外部リセット解除前に POR, LVD リセットは解除	10			μs
外部リセット解除から、TOOL0端子をロウ・レベルに保持する時間(フラッシュ・ファーム処理時間を除く ^{注1, 2})	tHD	外部リセット解除前に POR, LVD リセットは解除	1			ms

注1. 端子リセット解除前にPOR, LVDリセットは解除されていること

注2. Flash ファーム処理時間723 μsは含まない



- ① TOOL0端子にロウ・レベルを入力
- ② 外部リセットを解除(その前にPOR, LVDリセットが解除されていること)
- ③ TOOL0端子のロウ・レベルを解除
- ④ UART受信によるボー・レート設定完了

備考 tsuINIT: この区間では、外部リセット解除から100 ms以内に初期設定通信を完了してください。

tsu: TOOL0端子をロウ・レベルにしてから、外部リセットを解除するまでの時間


tHD: 外部リセット解除から、TOOL0端子レベルをロウ・レベルに保持する時間(フラッシュ・ファーム処理時間を除く)。

第37章 外形図

37.1 10ピン製品

R5F1051AGSP, R5F1051AASP

JEITA Package Code	RENESAS Code	Previous Code	MASS (TYP.) [g]
P-LSSOP10-4.4x3.6-0.65	PLSP0010JA-A	P10MA-65-CAC-2	0.05



NOTE

Each lead centerline is located within 0.13 mm of its true position (T.P.) at maximum material condition.


(UNIT:mm)	
ITEM	DIMENSIONS
A	3.60±0.10
B	0.50
C	0.65 (T.P.)
D	0.24±0.08
E	0.10±0.05
F	1.45 MAX.
G	1.20±0.10
H	6.40±0.20
I	4.40±0.10
J	1.00±0.20
K	0.17 ^{+0.08} _{-0.07}
L	0.50
M	0.13
N	0.10
P	3° ^{+5°} _{-3°}
T	0.25 (T.P.)
U	0.60±0.15
V	0.25 MAX.
W	0.15 MAX.

© 2012 Renesas Electronics Corporation. All rights reserved.

37.2 16ピン製品

R5F1054AGSP, R5F1054AASP


JEITA Package code	RENESAS code	Previous code	MASS(TYP.)[g]
P-SSOP16-4.4x5-0.65	PRSP0016JC-B	P16MA-65-FAB	0.08



37.3 20ピン製品

R5F1056AGSP, R5F1056AASP

JEITA Package Code	RENESAS Code	Previous Code	MASS (TYP.) [g]
P-LSSOP20-4.4x6.5-0.65	PLSP0020JB-A	P20MA-65-NAA-1	0.1



NOTE

1. Dimensions "※1" and "※2" do not include mold flash.
2. Dimension "※3" does not include trim offset.

(UNIT:mm)



ITEM	DIMENSIONS
D	6.50±0.10
E	4.40±0.10
HE	6.40±0.20
A	1.45 MAX.
A1	0.10±0.10
A2	1.15
e	0.65±0.12
bp	0.22 ^{+0.10} _{-0.05}
c	0.15 ^{+0.05} _{-0.02}
L	0.50±0.20
y	0.10
θ	0° to 10°

©2012 Renesas Electronics Corporation. All rights reserved.




37.4 24ピン製品

R5F1057AGNA, R5F1057AANA

JEITA Package code	RENESAS code	Previous code	MASS(TYP.)[g]
P-HWQFN24-4x4-0.50	PWQN0024KE-A	P24K8-50-CAB-3	0.04



DETAIL OF (A) PART




Reference Symbol	Dimension in Millimeters		
	Min	Nom	Max
D	3.95	4.00	4.05
E	3.95	4.00	4.05
A	—	—	0.80
A ₁	0.00	—	—
b	0.18	0.25	0.30
e	—	0.50	—
Lp	0.30	0.40	0.50
x	—	—	0.05
y	—	—	0.05
Z _D	—	0.75	—
Z _E	—	0.75	—
c ₂	0.15	0.20	0.25
D ₂	—	2.50	—
E ₂	—	2.50	—

© 2013 Renesas Electronics Corporation. All rights reserved.


37.5 25ピン製品

R5F1058AGLA, R5F1058AALA


JEITA Package Code	RENESAS Code	Previous Code	MASS (TYP.) [g]
P-WFLGA25-3x3-0.50	PWLG0025KA-A	P25FC-50-2N2-2	0.01



DETAIL OF © PART



DETAIL OF (D) PART



(UNIT:mm)	
ITEM	DIMENSIONS
D	3.00±0.10
E	3.00±0.10
w	0.20
e	0.50
A	0.69±0.07
b	0.24±0.05
x	0.05
y	0.08
y1	0.20
ZD	0.50
ZE	0.50

©2012 Renesas Electronics Corporation. All rights reserved.

付録A 改版履歴

A.1 本版で改訂された主な箇所

Rev.2.10

箇所	内容	分類
第35章 電気的特性 (TA = -40 ~ +85°C)		
p.1069	35.6.1 A/Dコンバータ特性 (3) 基準電圧(+) = V _{DD} (ADREFP1 = 0, ADREFP0 = 0), 基準電圧(-) = V _{SS} (ADREFM = 0)選択時, 変換対象: ANI0-ANI3, ANI16-ANI22, 内部基準電圧, 温度センサ出力電圧 を変更	(b)
p.1070	35.6.1 A/Dコンバータ特性 (4) 基準電圧(+) = 内部基準電圧 (ADREFP1 = 1, ADREFP0 = 0), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時, 変換対象: ANI0, ANI2, ANI3, ANI16-ANI22 を変更	(b)
第36章 電気的特性 (TA = -40 ~ +105°C)		
p.1124	36.6.1 A/Dコンバータ特性 (1) 基準電圧(+) = AVREFP/ANI0 (ADREFP1 = 0, ADREFP0 = 1), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時, 変換対象: ANI2, ANI3, 内部基準電圧, 温度センサ出力電圧 を変更	(b)

Rev.2.20

(1/3)

箇所	内容	分類
第1章 概説		
p.4	図1 - 1 RL78/G11の型名とメモリサイズ・パッケージ 注を追加	(c)
p.6	1.3.1 10ピン製品 図を変更	(b)
p.6	1.3.2 16ピン製品 図を変更	(b)
p.6	1.3.3 20ピン製品 図を変更	(b)
p.7	1.3.4 24ピン製品 図を変更	(b)
p.14	1.6 機能概要 表を変更	(b)
第2章 端子機能		
p.40	図2 - 11 端子タイプ8-3-4の端子ブロック図 を変更	(b)
第4章 ポート機能		
p.110	表4 - 5 P20-P23端子機能使用時のレジスタの設定例 を変更	(b)
第7章 タイマ・アレイ・ユニット		
p.205	図7 - 16 タイマ・チャネル停止レジスタm (TTm)のフォーマット 説明を変更	(b)
第11章 クロック出力／ブザー出力制御回路		

備考 表中の「分類」により, 改訂内容を次のように区分しています。

- (a): 誤記訂正, (b): 仕様(スペック含む)の追加／変更, (c): 説明, 注意事項の追加／変更,
 (d): パッケージ, オーダ名称, 管理区分の追加／変更, (e): 関連資料の追加／変更

(2/3)

箇所	内容	分類
p.408	図11-2 クロック出力選択レジスタn (CKSn)のフォーマット および注を変更	(b)
第16章 A/Dコンバータ		
p.718	図16-8 A/Dコンバータ・モード・レジスタ2 (ADM2)のフォーマット(2/2) 説明を変更	(b)
p.720	図16-12 アナログ入力チャネル指定レジスタ(ADS)のフォーマット 注を追加	(b)
p.746	16.8 SNOOZEモード機能 注意を変更	(b)
第19章 コンパレータ		
p.779	図19-1 コンパレータのブロック図 を変更	(b)
p.782, p.783	図19-4 コンパレータモード設定レジスタ (COMPMDR)のフォーマット および注3,注5を変更, 注6を追加	(b), (c)
p.795	表19-4 コンパレータ0, 1の機能, レジスタ設定とアクティブ信号幅の関係 を変更	(b)
p.795	図19-12 コンパレータ0, 1による強制出力停止要求信号, タイマ・リスタート要求信号の発生タイミング	(b)
第35章 電気的特性 (TA = -40 ~ +85°C)		
p.1013	35.1 絶対最大定格を変更	(c)
p.1023, p.1025	35.3.2 電源電流特性 注1を変更	(c)
p.1027, p.1028	35.3.2 電源電流特性 周辺機能(全製品共通)を変更, 注14を追加	(c), (b)
p.1039	35.5.1 シリアル・アレイ・ユニット (3) 同電位通信時(CSIモード) (マスタ・モード, SCKp...内部クロック出力) P20をSO10端子とするとき を変更	(b)
p.1041	35.5.1 シリアル・アレイ・ユニット (4) 同電位通信時(CSIモード) (スレーブ・モード, SCKp...外部クロック入力) P01, P32, P53, P54, P56をSOmn端子とするとき を変更	(b)
p.1042	35.5.1 シリアル・アレイ・ユニット (4) 同電位通信時(CSIモード) (スレーブ・モード, SCKp...外部クロック入力) P20をSO10端子とするとき を変更	(b)
p.1045	35.5.1 シリアル・アレイ・ユニット (5) 同電位通信時(簡易I2Cモード) を変更	(b)
p.1060	35.5.1 シリアル・アレイ・ユニット (10) 異電位通信時(1.8 V系, 2.5 V系, 3.0 V系) 通信時(簡易I2Cモード) を変更	(b)
p.1071	35.6.3 D/Aコンバータ (チャネル1) を変更	(c)
p.1072	35.6.4 コンパレータ を変更	(b)
第36章 電気的特性 (TA = -40 ~ +105°C)		
p.1081	36.1 絶対最大定格を変更	(c)
p.1083	36.2.1 X1特性 を変更	(b)
p.1086	36.3.1 端子特性 を変更	(b)
p.1092	36.3.2 電源電流特性 周辺機能(全製品共通)を変更	(b)
p.1098	36.5.1 シリアル・アレイ・ユニット(1) 同電位通信時(UARTモード) P20をSO10端子とするとき を変更	(b)
p.1100	36.5.1 シリアル・アレイ・ユニット(2) 同電位通信時(CSIモード) (マスタ・モード, SCKp...内部クロック出力) P01, P32, P53, P54, P56をSOmn端子とするとき を変更	(b)

備考 表中の「分類」により、改訂内容を次のように区分しています。

- (a) : 誤記訂正, (b) : 仕様(スペック含む)の追加/変更, (c) : 説明, 注意事項の追加/変更,
(d) : パッケージ, オーダ名称, 管理区分の追加/変更, (e) : 関連資料の追加/変更

(3/3)

箇所	内容	分類
p.1101	36.5.1 シリアル・アレイ・ユニット (2) 同電位通信時(CSIモード)(マスタ・モード, SCKp...内部クロック出力) P20をSO10端子とするとき を変更	(b)
p.1104	36.5.1 シリアル・アレイ・ユニット (3) 同電位通信時(CSIモード)(スレーブ・モード, SCKp...外部クロック入力) P20をSO10端子とするとき を変更	(b)
p.1113, p.1114	36.5.1 シリアル・アレイ・ユニット (6) 異電位(1.8 V, 2.5 V系, 3.0 V系)通信時(CSIモード)(マスタ・モード, SCKp...内部クロック出力) を変更	(b)
p.1127	36.6.1 A/Dコンバータ特性 (4) 基準電圧(+) = 内部基準電圧(ADREFP1 = 1, ADREFP0 = 0), 基準電圧(-) = AVREFM/ANI1 (ADREFM = 1)選択時, 変換対象: ANI0-ANI3, ANI16-ANI22 を変更	(b)
p.1128	36.6.3 D/Aコンバータ (チャンネル1) を変更	(c)
p.1129	36.6.4 コンパレータ を変更	(b)
p.1131	36.6.6 POR回路特性 を変更	(b)

備考 表中の「分類」により, 改訂内容を次のように区分しています。

(a): 誤記訂正, (b): 仕様(スペック含む)の追加/変更, (c): 説明, 注意事項の追加/変更,

(d): パッケージ, オーダ名称, 管理区分の追加/変更, (e): 関連資料の追加/変更

A.2 前版までの改版履歴

これまでの改版履歴を次に示します。なお、適用箇所は各版での章を示します。

(1/11)

版数	内容	適用箇所
Rev.0.50	初版発行	全般
Rev.1.00	1.3.3 25ピン製品 端子接続図を変更	第1章 概説
	1.5.1 20ピン製品 を追加	
	1.5.2 24,25ピン製品 製品名を追加 および ブロック図変更	
	1.6 機能概要 I ² Cバスを追加	
	2.1.1 20ピン製品 兼用機能を変更	第2章 端子機能
	2.2.2 機能説明 備考を変更	
	表3-5 特殊機能レジスタ(SFR)一覧(1/3) P12,P13レジスタのR/W属性を変更	第3章 CPUアーキテクチャ
	表3-5 特殊機能レジスタ(SFR)一覧(2/3) CKSELレジスタを追加	
	表3-5 特殊機能レジスタ(SFR)一覧(3/3) PR02L,PR02Hレジスタの操作可能ビット範囲を追加	
	表3-6 拡張特殊機能レジスタ(2nd SFR)一覧(2/7) OMSCレジスタを追加 およびPORSRレジスタを削除	
	表3-6 拡張特殊機能レジスタ(2nd SFR)一覧(5/7) TPS2,TPS3,DTBARレジスタの操作可能ビットを変更	
	表3-6 拡張特殊機能レジスタ(2nd SFR)一覧(7/7) TRT00, TRT01, DOGR, DODIR, DODSR レジスタを追加	
	図4-7 周辺I/Oリダイレクション・レジスタ(PIORx)のフォーマット PIOR25, PIOR22ビットを変更	第4章 ポート機能
	4.5.2 出力機能を使用しない兼用機能のレジスタ設定 説明を変更	
	表5-2 各フラッシュ動作モードの特長 動作電流を変更	第5章 オペレーション・ステート・コントロール
	図5-2 フラッシュ動作モード選択レジスタ(FLMODE)のフォーマット bit0を変更	
	6.3.8 動作スピード・モード制御レジスタ(OSMC) 説明を変更	第6章 クロック発生回路
	図6-11 動作スピード・モード制御レジスタ(OSMC)のフォーマット リセット値を変更	
	図6-12 高速オンチップ・オシレータ周波数選択レジスタ(HOCODIV)のフォーマット 設定を変更	
	6.6.1 高速オンチップ・オシレータの設定例 設定を変更	
	6.6.2 X1発振回路の設定例 CSCレジスタを変更	
	表6-3 CPUクロックの移行とSFRレジスタの設定例(4/4) (6)を変更	
	7.1.2 複数チャネル連動動作機能 (2) を追加	第7章 タイマ・アレイ・ユニット
	図7-12 タイマ・モード・レジスタmn(TMRmn)のフォーマット ビット10-8 説明追加	
	図7-22 入力切り替え制御レジスタ(ISC)のフォーマット ビット登録指定を変更	
	7.8.3 分周器としての動作 説明文を変更	

(2/11)

版数	内容	適用箇所
Rev.1.00	図7-50 分周器としての動作のブロック図 を変更	第7章 タイマ・アレイ・ユニット
	図7-51 分周器としての動作の基本タイミング例(MDmn0 = 1) を変更	
	図7-52 分周器として動作時のレジスタ設定内容例 を変更	
	図7-53 分周器機能時の操作手順 を変更	
	7.9.2 2入力式ワンショット・パルス出力としての動作 説明文を変更	
	図7-71 2入力式ワンショット・パルス出力としての動作のブロック図を変更 及び 注 を追加	
	図7-73 2入力式ワンショット・パルス出力(マスタ・チャネル)のレジスタ設定内容例 ビット名および 設定値を変更	
	8.3.3 動作スピード・モード制御レジスタ(OSMC) 説明文を変更	第8章 12ビット・インターバル・タイマ
	図8-4 動作スピード・モード制御レジスタ(OSMC)のフォーマット リセット値を変更	
	図8-6 12ビット・インターバル・タイマ・コントロール・レジスタ(ITMC)のフォーマット 説明変更	
	図10-19 周辺機能切り替えレジスタ0(PFSEL0)のフォーマット ビット登録指定を変更	第10章 16ビット・タイマKB0
	図10-69 強制出力停止機能1開始トリガ・レジスタn(TKBPAHF _{Sn})のフォーマット R/W属性を変更 および 備考を追加	
	図10-70 強制出力停止機能1解除トリガ・レジスタn(TKBPAHFT _n)のフォーマット R/W属性を変更	
	図13-6 シリアル・モード・レジスタmn(SMRmn)のフォーマット(1/2) 注を変更	第13章 シリアル・アレイ・ユニット
	図13-6 シリアル・モード・レジスタmn(SMRmn)のフォーマット(2/2) 注を変更	
	図13-7 シリアル通信動作設定レジスタmn(SCRmn)のフォーマット(1/2) EOCmnビット説明 および注1 を変更	
	図13-7 シリアル通信動作設定レジスタmn(SCRmn)のフォーマット(2/2) SLCmn1,0ビット説明 および注1 を変更	
	図13-9 シリアル・フラグ・クリア・トリガ・レジスタmn(SIRmn)のフォーマット 注を変更	
	図13-10 シリアル・ステータス・レジスタmn(SSRmn)のフォーマット(1/2) 注を変更	
	図13-11 シリアル・チャネル開始レジスタm(SSm)のフォーマット ビット3,2を変更	
	図13-12 シリアル・チャネル停止レジスタm(STm)のフォーマット ビット3,2を変更	
	図13-13 シリアル・チャネル許可ステータス・レジスタm(SEm)のフォーマット ビット3,2を変更	
	図13-14 シリアル出力許可レジスタm(SOEm)のフォーマット ビット3,2を変更	

(3/11)

版数	内容	適用箇所
Rev.1.00	図 13 - 15 シリアル出力レジスタ m (SOM) のフォーマット リセット値 およびビット 3,2 を変更	第 13 章 シリアル・アレイ・ユニット
	図 13 - 16 シリアル出力レベル・レジスタ m (SOLm) のフォーマット ビット 3,2,1 を変更	
	図 13 - 20 入力切り替え制御レジスタ (ISC) のフォーマット ビット登録指定を変更	
	図 13 - 108 UART (UART0, UART1) の UART 受信時のレジスタ設定内容例 (1/2) 注 2 を変更	
	14.3 シリアル・インタフェース IICA を制御するレジスタ PRR0 レジスタを追加	第 14 章 シリアル・インタフェース IICA
	14.3.2 周辺リセット制御レジスタ 0 (PRR0) 説明を追加	
	図 14 - 9 IICA フラグ・レジスタ n (IICFn) のフォーマット 備考 3 を追加	
	14.5.17 I2C 割り込み要求 (INTIICAn) の発生タイミング IICSn の値を変更	
	図 16 - 8 A/D コンバータ・モード・レジスタ 2 (ADM2) のフォーマット (1/2) 基準電圧安定待ち時間ウェイト (A) を変更	第 16 章 A/D コンバータ
	図 16 - 30 ソフトウェア・トリガ・モード設定 基準電圧安定待ち時間カウンタ A を変更	
	図 16 - 31 ハードウェア・トリガ・ノーウェイト・モード設定 基準電圧安定待ち時間カウンタ A を変更	
	図 16 - 32 ハードウェア・トリガ・ウェイト・モード設定 基準電圧安定待ち時間カウンタ A を変更	
	図 16 - 34 テスト・モード設定 基準電圧安定待ち時間カウンタ A を変更	
	図 16 - 38 SNOOZE モード設定のフローチャート 基準電圧安定待ち時間カウンタ A を変更	
	16.10 A/D コンバータの注意事項 (2) 注意を削除	
	図 19 - 4 コンパレータモード設定レジスタ (COMPMDR) のフォーマット (2/2) を変更	第 19 章 コンパレータ
	20.3.3 ベクタ・テーブル 説明文を変更	第 20 章 データ・トランスファ・コントローラ (DTC)
	図 20 - 4 コントロール・データの先頭アドレスとベクタ・テーブルを変更	
	図 22 - 2 割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L, IF1H, IF2L, IF2H) のフォーマット IF0H, IF1L, IF1H レジスタのビット名を変更	第 22 章 割り込み機能
	第 23 章 キー割り込み機能 説明文 を変更	第 23 章 キー割り込み機能
	図 24 - 3 STOP モードの割り込み要求発生による解除 (1/2) 注 2 を変更	第 24 章 スタンバイ機能
	24.3.3 SNOOZE モード 注 を変更	
	図 24 - 6 SNOOZE モードの割り込み要求が発生しない場合 注 4 を追加	
	28.3.4.1 不正メモリ・アクセス検出制御レジスタ (IAWCTL) 説明を追加	第 28 章 安全機能
	図 28 - 10 不正メモリ・アクセス検出制御レジスタ (IAWCTL) のフォーマット ビット 7.5.4 を変更	
	28.3.6.1 不正メモリ・アクセス検出制御レジスタ (IAWCTL) 説明を追加	

(4/11)

版数	内容	適用箇所
Rev.1.00	図30-1 ユーザ・オプション・バイト(000C0H/010C0H)のフォーマット 注3追加	第30章 オプション・バイト
	図30-3 ユーザ・オプション・バイト(000C2H/010C2H)のフォーマット (2/2)を削除	
	35.1 絶対最大定格 IOH1, IOL1条件を変更	第35章 電気的特性 (TA = -40 ~ +85°C)
	35.2.2 オンチップ・オシレータ特性 高速オンチップ・オシレータ・クロック周波数精度を変更	
	35.2.2 オンチップ・オシレータ特性 DIMT, DIMVを追加	
	35.3.1 端子特性 注意を変更	
	35.3.1 端子特性 ハイ・レベル入力電圧, ロウ・レベル入力電圧条件 および注意を変更	
	35.3.1 端子特性 注意を変更	
	35.3.2 電源電流特性 スペックを変更	
	35.4 AC特性 スペックを変更	
	35.5.1 シリアル・アレイ・ユニット (1) スペックを変更	
	35.5.1 シリアル・アレイ・ユニット (3) スペックを変更	
	35.5.1 シリアル・アレイ・ユニット (4) スペックを変更	
	35.5.2 シリアル・インタフェースIICA (1) LP (低電力メイン)モードを追加	
	35.5.2 シリアル・インタフェースIICA (2) LP (低電力メイン)モードを追加	
	35.5.2 シリアル・インタフェースIICA (3) LP (低電力メイン)モードを追加	
	35.6.2 温度センサ/内部基準電圧特性 条件を変更	
	第36章 電気的特性 (TA = -40 ~ +105°C) 説明を追加	第36章 電気的特性 (M: TA = -40 ~ +125 °C)
	36.2.2 オンチップ・オシレータ特性 高速オンチップ・オシレータ・クロック周波数精度を変更	
	36.2.2 オンチップ・オシレータ特性 DIMT, DIMVを追加	
	36.3.1 端子特性 注意を変更	
	36.3.1 端子特性 ハイ・レベル入力電圧, ロウ・レベル入力電圧条件 および注意を変更	
	36.3.2 電源電流特性 スペックを変更	
	36.4 AC特性 項目を変更	
	36.5.1 シリアル・アレイ・ユニット (1) スペック および スペック表を変更	
	36.5.1 シリアル・アレイ・ユニット (3) スペックを変更	
	36.6.1 A/Dコンバータ特性 (4) 条件を変更	
	36.6.2 温度センサ/内部基準電圧特性 条件を変更	

(5/11)

版数	内容	適用箇所
Rev.1.10	6.4.4 低速オンチップ・オシレータ 説明を変更	第6章 クロック発生回路
	表 12 - 4 ウォッチドッグ・タイマのウインドウ・オープン期間の設定 注を追加	第12章 ウォッチドッグ・タイマ
	図 16 - 8 A/Dコンバータ・モード・レジスタ2 (ADM2)のフォーマット 注を変更	第16章 A/Dコンバータ
	図 16 - 12 アナログ入力チャネル指定レジスタ (ADS)のフォーマット 注を削除	
	図 16 - 15 A/Dテスト・レジスタ (ADTES)のフォーマット 注を削除 および注意を追加	
	図 30 - 1 ユーザ・オプション・バイト (000C0H/010C0H)のフォーマット 注3追加	第30章 オプション・バイト
Rev.2.00	10ピン、16ピン製品仕様を追加	全般
	PG-FP5をPG-FP6に、FL-PR5をFL-PR6に変更、E2, E2 Lite, E20を追加	
	1.1 特徴 説明文を変更	第1章 概説
	1.3.4 24ピン製品 図を変更	
	1.5.3 20ピン製品 ブロック図を変更	
	1.5.4 24, 25ピン製品 ブロック図を変更	
	1.6 機能概要 表を変更	
	2.1.3 20ピン製品 表を変更	第2章 端子機能
	2.1.4 24ピン製品 表を変更	
	2.1.5 25ピン製品 表を変更	
	2.2.2 機能説明 表を変更	
	2.3 未使用端子の処理 表を変更	
	図 2 - 5 端子タイプ4-9-3の端子ブロック図 を変更 および 注意を追加	
	図 2 - 7 端子タイプ4-18-2の端子ブロック図 を変更	
	図 3 - 1 メモリ・マップ 注1を変更 および 注意を追加	第3章 CPUアーキテクチャ
	表 3 - 4 内部RAM容量 注意3を追加	
	表 3 - 6 拡張特殊機能レジスタ (2nd SFR)一覧 を変更	
	3.3.4 レジスタ・インダイレクト・アドレッシング を変更	
	表 4 - 1 ポートの構成 を変更	第4章 ポート機能
	4.2.2 ポート2 説明文を変更	
	4.2.4 ポート4 の説明文を変更	
	4.2.5 ポート5 の説明文を変更	
	表 4 - 2 各製品で搭載しているPMxx, Pxx, PUxx, PIMxx, POMxx, PMCxx レジスタとそのビットを変更 および注, 注1, 注2を追加	
	4.3.2 ポート・レジスタ (Pxx) 注を変更	
	図 4 - 3 ブルアップ抵抗オプション・レジスタのフォーマット を変更	
	図 4 - 4 ポート入力モード・レジスタのフォーマット 注1, 注2を追加	

(6/11)

版数	内容	適用箇所
Rev.2.00	4.3.5 ポート出力モード・レジスタ (POMxx) 説明文を変更	第4章 ポート機能
	図4-5 ポート出力モード・レジスタのフォーマットを変更 および 注1-注4を追加	
	4.4.4 入出力バッファによる異電位(1.8V系, 2.5V系, 3.0V系)対応 説明文を変更	
	表4-4 P00-P01端子機能使用時のレジスタの設定例を変更	
	表4-5 P20-P23端子機能使用時のレジスタの設定例を変更	
	表4-6 P30-P33端子機能使用時のレジスタの設定例を変更	
	表4-7 P40端子機能使用時のレジスタの設定例を変更	
	表4-8 P51-P56端子機能使用時のレジスタの設定例を変更	
	表4-9 P121, P122, P125端子機能使用時のレジスタの設定例を変更	
	表4-10 P137端子機能使用時のレジスタの設定例を変更	
	図5-2 フラッシュ動作モード選択レジスタ (FLMODE)のフォーマットを変更, 注意3, 注意10を追加	第5章 オペレーション・ステート・コントロール
	図5-5 ユーザ・オプション・バイト (000C2H)のフォーマットを変更	
	図5-6 フラッシュ動作モードの状態遷移を変更	
	図6-1 クロック発生回路のブロック図を変更 および 備考を追加	第6章 クロック発生回路
	図6-3 システム・クロック制御レジスタ (CKC)のフォーマット 注意2を変更 および注意3を追加	
	図6-8 周辺イネーブル・レジスタ0 (PER0)のフォーマット 注意2を変更	
	図6-9 周辺イネーブル・レジスタ1 (PER1)のフォーマット 注1, 2を変更	
	図6-10 周辺イネーブル・レジスタ2 (PER2)のフォーマット 注1, 2, 3を変更	
	6.3.8 動作スピード・モード制御レジスタ (OSMC) 説明文を削除	
	図6-11 動作スピード・モード制御レジスタ (OSMC)のフォーマット 注2を変更	
	図6-12 高速オンチップ・オシレータ周波数選択レジスタ (HOCODIV)のフォーマットを変更	
	6.4.4 低速オンチップ・オシレータ 説明文を変更	
	6.6.1 高速オンチップ・オシレータの設定例 図を変更	
	6.6.2 X1発振回路の設定例 図を変更 および 注意を追加	
	表6-4 CPUクロックの移行について を変更	
	表6-5 メイン・システム・クロックの切り替えに要する最大時間 を変更	

(7/11)

版数	内容	適用箇所
Rev.2.00	7.1.2 複数チャネル連動動作機能(2)を追加	第7章 タイマ・アレイ・ユニット
	図7-1 タイマ・アレイ・ユニット0の全体ブロック図 を変更	
	図7-2 タイマ・アレイ・ユニット0のチャネル0内部ブロック図 を変更	
	図7-3 タイマ・アレイ・ユニット0のチャネル1内部ブロック図 を変更	
	図7-5 タイマ・アレイ・ユニット0のチャネル3内部ブロック図 を変更	
	図7-9 周辺イネーブル・レジスタ0 (PER0)のフォーマット 注意1を変更	
	図7-38 TO0nビットの一括操作によるTO0nの端子状態 注意を削除	
	図7-71 2入力式ワンショット・パルス出力としての動作のブロック図 を変更	
	図7-73 2入力式ワンショット・パルス出力 (マスタ・チャネル) のレジスタ設定内容例 を変更	
	表8-1 12ビット・インターバル・タイマの構成 を変更	第8章 12ビット・インターバル・タイマ
	8.3 12ビット・インターバル・タイマを制御するレジスタ を変更	
	8.3.4 タイマ・クロック選択レジスタ3 (TPS3) タイトルを変更	
	図8-5 タイマ・クロック選択レジスタ3 (TPS3) のフォーマット) タイトルおよび注2を変更	
	9.3.3 8ビット・インターバル・タイマ・コンペア・レジスタni (TRTCMPni) 説明文を変更	第9章 8ビット・インターバル・タイマ
	図9-5 8ビット・インターバル・タイマ・コンペア・レジスタn (TRTCMPn)のフォーマット を変更	
	9.4.2 タイマ動作 説明文を変更	
	9.4.3.2 カウント・ソース (fil/2 ^m) 選択時 説明文を変更	
	9.4.5 8ビット・インターバル・タイマの設定手順 を追加	
	10.1 16ビット・タイマKB0の機能 説明文を変更	第10章 16ビット・タイマKB0
	表10-1 16ビット・タイマKB0の構成 を変更	
	図10-1 16ビットタイマKB0のブロック図 を変更	
	図10-2 16ビット・タイマKB コンペア・レジスタnm (TKBCRnm) のフォーマット を変更	
	図10-3 16ビット・タイマKBトリガ・コンペア・レジスタn (TKBTGCRn) のフォーマット を変更	
	10.3 16ビット・タイマKB0を制御するレジスタ を変更	
	図10-4 周辺イネーブル・レジスタ2 (PER2) のフォーマット 注意を変更	
	10.3.2 周辺リセット制御レジスタ2 (PRR2) を追加	
	図10-6 タイマ・クロック選択レジスタ2 (TPS2) のフォーマット 表および備考を変更	
	図10-7 16ビット・タイマKB動作制御レジスタn0 (TKBCTLn0) のフォーマット を変更	
	10.3.19 16ビット・タイマKB入出力端子のポート機能を制御するレジスタ 説明文を変更	
	図10-22 タイマKB動作設定例 (動作開始フロー) を変更	

(8/11)

版数	内容	適用箇所
Rev.2.00	10.4.5 単体動作モード (TKBCRn0による周期制御) (5) を変更	第10章 16ビット・タイマ KB0
	10.4.6 単体動作モード (外部トリガ入力による周期制御) (4) を変更	
	図10-49 インターリーブPFCモードのタイミング図 (条件No.6の動作) を変更	
	図10-50 インターリーブPFCモードのタイミング図 (条件No.7の動作) を変更	
	10.4.7 インターリーブPFC (Power Factor Correction) 出力モード (2) を変更	
	図10-58 ディザリング動作の波形図 を変更	
	10.6.1 強制出力停止機能1と強制出力停止機能2 (2) を変更	
	図10-69 強制出力停止機能1開始トリガ・レジスタ n (TKBPAHF _{Sn}) のフォーマット 備考を変更	
	表11-1 クロック出力／ブザー出力制御回路の構成 を変更	第11章 クロック出力／ブ ザー出力制御回路
	11.3 クロック出力／ブザー出力制御回路を制御するレジスタ を変更	
	11.3.2 クロック出力／ブザー出力端子のポート機能を制御するレジスタ 説明文を 変更	
	11.5 クロック出力／ブザー出力制御回路の注意事項 説明文を変更	
	表12-4 ウォッチドッグ・タイマのウインドウ・オープン期間の設定 注を追加	第12章 ウォッチドッグ・タ イマ
	表13-1 シリアル・アレイ・ユニットの構成 備考を変更	第13章 シリアル・アレイ・ ユニット
	図13-1 シリアル・アレイ・ユニット0のブロック図 を変更	
	13.2.2 シリアル・データ・レジスタ mn (SDRmn) の下位8/9ビット 注2を変更	
	図13-2 シリアル・データ・レジスタ mn (SDRmn)(mn = 00, 01) のフォーマット を変更	
	図13-3 シリアル・データ・レジスタ mn (SDRmn)(mn = 02, 03) のフォーマット を追加	
	図13-7 シリアル・モード・レジスタ mn (SMRmn) のフォーマット 注意を変更	
	図13-8 シリアル通信動作設定レジスタ mn (SCRmn) のフォーマット 注意を変更	
	図13-9 シリアル・データ・レジスタ mn (SDRmn) のフォーマット 図および注意 3を変更	
	図13-10 シリアル・フラグ・クリア・トリガ・レジスタ mn (SIRmn) のフォー マット 注意を変更	
	図13-11 シリアル・ステータス・レジスタ mn (SSRmn) のフォーマット 注を変 更	
	図13-12 シリアル・チャネル開始レジスタ m (SSm) のフォーマット 注意1を変 更	
	図13-13 シリアル・チャネル停止レジスタ m (STm) のフォーマット 注意を変更	
	図13-14 シリアル・チャネル許可ステータス・レジスタ m (SEm) のフォーマッ ト 注意を変更	

(9/11)

版数	内容	適用箇所
Rev.2.00	図 13 - 15 シリアル出力許可レジスタ m (SOEm) のフォーマット 注意を変更	第 13 章 シリアル・アレイ・ユニット
	13.3.13 シリアル出力レジスタ m (SOm) 説明文を変更	
	図 13 - 16 シリアル出力レジスタ m (SOm) のフォーマット 図および注意を変更	
	図 13 - 17 シリアル出力レベル・レジスタ m (SOLm) のフォーマット 図および注意を変更	
	図 13 - 18 送信データのレベル反転例 を変更	
	13.3.16 入力切り替え制御レジスタ (ISC) 説明文を追加	
	図 13 - 22 ノイズ・フィルタ許可レジスタ 0 (NFEN0) のフォーマット 注意を変更	
	13.3.18 シリアル入出力端子のポート機能を制御するレジスタ 説明文を変更	
	図 13 - 24 チャンネルごとに動作停止とする場合の各レジスタの設定 を変更	
	13.5 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)通信の動作 説明文を変更	
	13.5.1 マスタ送信 備考を変更	
	図 13 - 25 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のマスタ送信時のレジスタ設定内容例 を変更	
	図 13 - 33 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のマスタ受信時のレジスタ設定内容例 を変更	
	図 13 - 41 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のマスタ送受信時のレジスタ設定内容例 を変更	
	13.5.4 スレーブ送信 注1を変更	
	図 13 - 49 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のスレーブ送信時のレジスタ設定内容例 を変更	
	13.5.5 スレーブ受信 注1を変更	
	図 13 - 57 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のスレーブ受信時のレジスタ設定内容例 を変更	
	13.5.6 スレーブ送受信 注1を変更	
	図 13 - 63 3線シリアルI/O (CSI00, CSI01, CSI10, CSI11)のスレーブ送受信時のレジスタ設定内容例 を変更	
	13.5.7 SNOOZE モード機能 説明文を変更	
	図 13 - 72 SNOOZE モード動作(1回起動)時のフロー・チャート を変更	
	図 13 - 74 SNOOZE モード動作(連続起動)時のフロー・チャート を変更	
	図 13 - 76 スレーブ・セレクト入力機能の構成例 注意を変更	
	図 13 - 78 スレーブ・セレクト入力機能(CSI00)のスレーブ送信時のレジスタ設定内容例 を変更	
	図 13 - 86 スレーブ・セレクト入力機能(CSI00)のスレーブ受信時のレジスタ設定内容例 を変更	
	図 13 - 92 スレーブ・セレクト入力機能(CSI00)のスレーブ送受信時のレジスタ設定内容例 を変更	
	13.7 UART (UART0, UART1)通信の動作 説明文を変更	
	図 13 - 101 UART (UART0, UART1)のUART送信時のレジスタ設定内容例 を変更	

(10/11)

版数	内容	適用箇所
Rev.2.00	図 13 - 106 UART 送信(シングル送信モード時)のフロー・チャート を変更	第 13 章 シリアル・アレイ・ユニット
	13.7.2 UART 受信 表を変更	
	図 13 - 109 UART (UART0, UART1)の UART 受信時のレジスタ設定内容例 を変更	
	13.7.3 SNOOZE モード機能 説明文を変更	
	図 13 - 117 SNOOZE モード動作(EOCm1 = 0, SSECM = 0/1 もしくは EOCm1 = 1, SSECM = 0)時のフロー・チャート を変更	
	図 13 - 119 SNOOZE モード動作(EOCm1 = 1, SSECM = 1)時のフロー・チャート を変更	
	図 13 - 123 LIN の送信操作 を変更	
	図 13 - 124 LIN 送信のフロー・チャート を変更	
	図 13 - 125 LIN の受信操作 を変更	
	図 13 - 126 LIN 受信のフロー・チャート を変更	
	図 13 - 127 LIN の受信操作のポート構成図 を変更	
	図 13 - 128 簡易 I ² C (IIC00, IIC01, IIC10, IIC11) のアドレス・フィールド送信時のレジスタ設定内容例 を変更	
	図 13 - 132 簡易 I ² C (IIC00, IIC01, IIC10, IIC11)のデータ送信時のレジスタ設定内容例 を変更	
	図 13 - 135 簡易 I ² C (IIC00, IIC01, IIC10, IIC11)のデータ受信時のレジスタ設定内容例 を変更	
	表 14 - 1 シリアル・インタフェース IICA の構成 を変更	第 14 章 シリアル・インタフェース IICA
	14.3 シリアル・インタフェース IICA を制御するレジスタ を変更	
	図 14 - 5 周辺イネーブル・レジスタ 0 (PER0)のフォーマット 注意1 を変更	
	14.3.9 IICA 入出力端子のポート機能を制御するレジスタ 説明文を変更	
	図 15 - 2 周辺イネーブル・レジスタ 2 (PER2)のフォーマット 注意1 を変更	第 15 章 データ演算回路 (DOC)
	15.2.3 DOC コントロールレジスタ (DOCR) 説明文を追加	
	図 16 - 12 アナログ入力チャネル指定レジスタ (ADS)のフォーマット 注1 を削除	第 16 章 A/D コンバータ
	図 16 - 12 アナログ入力チャネル指定レジスタ (ADS)のフォーマット 表を変更	
	図 16 - 15 A/D テスト・レジスタ (ADTES)のフォーマット 注を削除、注意を追加	
	図 16 - 33 温度センサ出力電圧／内部基準電圧を選択時の設定 注意を削除	
	図 17 - 2 周辺イネーブル・レジスタ 1 (PER1)のフォーマット 注意2 を追加	第 17 章 D/A コンバータ
	17.4.1 通常モード時の動作 注意1 を変更	
	図 17 - 6 D/A 変換値の出力タイミング 備考を変更	
	17.5 D/A コンバータ使用上の注意事項 備考を追加	
	図 18 - 1 プログラマブル・ゲイン・アンプのブロック図 を変更	第 18 章 プログラマブル・ゲイン・アンプ (PGA)
	図 18 - 2 周辺イネーブル・レジスタ 1 (PER1)のフォーマット 注意1 を変更	
	18.4 プログラマブル・ゲイン・アンプの動作 (1)(5) を変更	
	図 18 - 8 プログラマブル・ゲイン・アンプ (PGA) 動作設定フロー・チャート を変更	

(11/11)

版数	内容	適用箇所
Rev.2.00	図 19 - 1 コンパレータのブロック図 を変更、注意を削除	第 19 章 コンパレータ
	19.3.3 コンパレータモード設定レジスタ (COMPMDR) 説明文を追加	
	19.3.4 コンパレータモード設定レジスタ (COMPMDR) 説明文を追加	
	表 19 - 2 コンパレータ関連レジスタの設定手順 を変更	
	図 20 - 16 ノーマル・モードの使用例 1 : A/D 変換結果の連続取り込み を変更	第 20 章 データ・トランスファ・コントローラ (DTC)
	20.5.7 DTC 起動要因 説明文を追加	
	21.3.1 イベント出力先選択レジスタ n (ELSELRn) 説明文を変更	第 21 章 イベント・リンク・コントローラ (ELC)
	表 22 - 1 割り込み要因一覧 注 1 を変更	第 22 章 割り込み機能
	表 24 - 1 HALT モード時の動作状態 を変更	第 24 章 スタンバイ機能
	表 24 - 2 STOP モード時の動作状態 を変更	
	24.3.3 SNOOZE モード 説明文を変更	
	表 24 - 3 SNOOZE モード時の動作状態 を変更	
	図 24 - 6 SNOOZE モードの割り込み要求が発生しない場合 注 4 を追加	
	25.2.2 周辺リセット制御レジスタ 0 (PRR0) 説明文を追加	第 25 章 リセット機能
	25.2.3 周辺リセット制御レジスタ 1 (PRR1) 説明文を追加	
	25.2.4 周辺リセット制御レジスタ 2 (PRR2) 説明文を追加	
	表 27 - 1 ユーザ・オプション・バイト (000C1H/010C1H) のフォーマット を変更	第 27 章 電圧検出回路
	図 28 - 11 不正アクセス検出空間 を変更	第 28 章 安全機能
	図 30 - 1 ユーザ・オプション・バイト (000C0H/010C0H) のフォーマット 注 3 を追加	第 30 章 オプション・バイト
	図 31 - 7 フラッシュ・メモリ・プログラミング・モードへの引き込み を変更	第 31 章 フラッシュ・メモリ
	35.2.2 オンチップ・オシレータ特性 を変更	第 35 章 電氣的特性 (TA = -40 ~ +85°C)
	35.3.1 端子特性 を変更	
	35.3.2 電源電流特性 を変更	
	35.4 AC 特性 を変更	
	35.10 フラッシュ・メモリ・プログラミング・モードの引き込みタイミング を変更	
	36.2.2 オンチップ・オシレータ特性 を変更	第 36 章 電氣的特性 (TA = -40 ~ +105°C)
	36.3.1 端子特性 を変更	
	36.4 AC 特性 を変更	
	36.10 フラッシュ・メモリ・プログラミング・モードの引き込みタイミング を変更	

RL78/G11 ユーザーズマニュアル ハードウェア編

発行年月日 2016年3月31日 Rev.0.50
2019年4月26日 Rev.2.20

発行 ルネサス エレクトロニクス株式会社
〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）



ルネサス エレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口：<https://www.renesas.com/contact/>

RL78/G11