

中国国际大学生创新大赛（2026）

产业赛道 企业命题组

解决方案

嵌入式开源智能推理系统

基于国产开源软件与开源 RISC-V 处理器架构的

嵌入式智能计算系统研究与设计

项目负责人	王豪
联系方式	18215880952
参赛学校	重庆邮电大学
参赛团队	重邮 SysArch 系统结构队
指导教师	陈鹏
命题单位	中智讯（武汉）科技有限公司

摘要

面向智能家居、安防与工业感知等场景对本地响应、数据隐私和离线运行的需求，本项目提出嵌入式开源智能推理系统。针对模型部署中算子接口不统一、异构计算协同困难和跨系统移植成本高等问题，采用“可重构硬件平台、统一推理软件、感知通信适配”的总体设计，围绕开源 RISC-V 架构与国产开源软件，贯通硬件集成、驱动开发、系统移植、模型推理及应用接入。

硬件以现有竞业达 FPGA 试验箱为原型载体，通过 Chipyard 集成 Rocket 通用处理器、Saturn 向量单元和 Gemmini 矩阵加速器，分别承担控制与标量计算、向量化运算及数据整理、受支持的矩阵乘加，并由 LiteDRAM 连接板上 DDR3，协同设计缓存、地址访问和数据搬运。系统软件分别适配国产开源 RT-Thread 与可裁剪的 Linux，复用推理核心源码和平台接口，通过独立镜像构建、重启切换验证两类运行环境。

软件以统一算子开发与推理运行体系为核心：主机端完成模型训练与量化准备，由受限转换器检查算子、形状及量化约束，生成后端分配、执行顺序和静态内存计划；板端加载模型与输入，按计划调用标量、RVV 或 NPU 后端，回传带样本标识的结果与诊断记录。项目的研究重点在于统一算子语义与量化规则、按计算特点分配后端，以及按张量生命周期复用缓冲区。通过独立数值参考、单算子和模型逐层对照，将开发接口、执行正确性与跨系统复现联系起来，为新增算子和后续优化提供可核验的依据。

实施上，拟以 INT8 量化的 $784 \rightarrow 64 \rightarrow 10$ 小型 MLP 为首个算例，从静态输入出发，依次开展数值对照、联合硬件仿真、资源与时序检查、板级启动及两种系统下的完整推理，再扩展摄像头与传感器采集、结果上送和移动数据中心通信适配。预期形成可配置的硬件原型、可复用的算子库与运行时，以及配套部署和验证工具，服务嵌入式模型原型开发、算子优化与教学实训，减少重复适配和问题定位的工作量，为后续国产处理器平台迁移及智能感知应用提供基础。

关键词：嵌入式智能计算；RISC-V；RT-Thread；异构推理；算子开发

目录

第一章	命题概述	1
第二章	命题分析	2
2.1	命题题目	2
2.2	命题内容及答题要求	2
2.3	命题分析	2
第三章	用户需求分析	4
3.1	市场与政策背景	4
3.2	边缘场景的使用需求	4
3.3	场景对计算系统提出的约束	5
3.4	本项目的需求响应	6
第四章	行业背景分析	7
4.1	行业现状	7
4.2	命题相关技术调研	7
第五章	实现方案	8
5.1	作品简介	8
5.2	技术方案	8
5.3	方案细节	10
5.4	命题响应效果	13
5.5	命题企业对方案评价	14
第六章	技术创新	15
6.1	核心技术创新点	15
6.2	自主知识产权	15
第七章	项目应用情况	16
7.1	落地应用	16
7.2	人机交互流程	16
第八章	团队介绍	17
8.1	团队成员	17
8.2	指导教师	18
8.3	团队架构	18
第九章	个人成长与教育情况	19
9.1	团队学习成长路径	19
9.2	研发历程	19
9.3	教育历程	19
9.4	产教融合	19
9.5	未来规划	19
附件		20

第一章 命题概述

中智讯（武汉）科技有限公司提出的命题面向嵌入式软硬件与智能计算的融合，要求连接处理器、操作系统、数据采集、通信和模型推理，形成从芯片集成、驱动开发到感控应用的技术体系。[1] 据此，本方案把工作重点放在嵌入式推理的开发与部署：让开发者能够说明一个算子计算什么、使用何种数据格式、适合哪个计算后端，并检查部署后的结果是否符合原始定义。

端侧模型通常包含矩阵乘、偏置、激活、量化转换与结果整理等不同类型的运算。矩阵加速器适合承担规整的批量计算，向量单元可处理相同规则下的多元素运算，通用处理器则负责控制流程、输入输出和调度。仅连接这些计算部件仍不足以构成可用的推理系统，还需要统一算子语义、数据布局、缓冲区分配和完成通知，使各阶段能够传递正确的数据。[7, 8]

本项目采用 Rocket、Saturn 与 Gemmini 组成异构计算结构，以 Chipyard 管理硬件配置和互连，通过 LiteDRAM 访问板上存储。原型载体为现有竞业达 FPGA 试验箱，其 FPGA 型号为 xc7k325tffg900-2。系统在同一计算结构上分别构建 RT-Thread 与 Linux 运行环境，通过重启和镜像切换验证系统适配，不因操作系统数量增加处理器核心或要求双系统并发运行。[3]

本方案的主要研究内容是统一算子开发与推理运行体系。该体系以明确的算子接口为基础，在电脑端检查模型形状与量化定义，生成后端分配和静态内存计划，在板端依次执行算子并输出带样本标识的结果。新增算子需要同时登记数学定义、支持的数据类型、参考实现和可用后端；未支持的模型内容在转换阶段报告，避免在部署后才发现接口缺失。

工程推进以小型模型的完整推理为起点。先建立独立数值参考，再比较三种后端的单算子和逐层结果，随后开展系统仿真、资源与时序检查、板级启动和两种操作系统下的重复运行。模型输入与结果输出通过适配层连接，后续感知、视觉和通信扩展可复用已验证的推理核心。方案的价值体现在一套能够解释、验证和迁移的开发过程，性能提升与实际应用效果由后续测试确认。

第二章 命题分析

2.1 命题题目

基于国产开源软件与开源 RISC-V 处理器架构的嵌入式智能计算系统研究与设计
命题企业：中智讯（武汉）科技有限公司。[1]

2.2 命题内容及答题要求

命题内容

嵌入式技术广泛应用在智慧家电、智能控制、智慧农业、智慧安防、智慧交通等各种领域，但是目前，以国外 ARM 内核为代表的嵌入式芯片及其嵌入式软件仍然在行业中占据较大份额。在国家推进信息化技术国产自主可控的战略背景下，国内国产嵌入式软硬件系统也在蓬勃发展，尤其是以 RISC-V 开源架构为代表的嵌入式处理器国产芯片、国产嵌入式操作系统如鸿蒙 HarmonyOS、开源 RT-thread 等嵌入式国产技术正在行业中应用和发展。基于国产技术，设计一套集感知、通讯、应用一体化的嵌入式智能计算系统，在采用 RISC-V 架构的国产处理器芯片基础上，运行国产操作系统包括 HarmonyOS/Linux/RT-thread，同时实现数据采集接口、嵌入式通信、嵌入式视觉应用模型推理等功能，提供国产嵌入式软件及硬件自主可控的完整技术体系。

答题要求

将国产芯片技术、国产嵌入式软件技术、嵌入式边缘计算技术进行融合，设计具有国产自主可控的嵌入式智能计算控制系统，硬件采用 RISC-V 开源架构的国产处理器，开发并运行多种开源嵌入式操作系统，包括不限于国产操作系统如华为鸿蒙或 RT-thread 实时操作系统，实现嵌入智能计算所需要的传感器数据采集功能，数据支持接入到移动数据中心；同时支持按需运行嵌入式开源 Linux 操作系统并支持剪裁应用，并实现 AI 视频图像数据采集与具有模型推理功能，支持国产操作系统如 RT-thread/鸿蒙及开源 Linux 系统的混合部署应用，提供从嵌入式芯片集成、驱动开发、系统移植及感控应用的完整技术体系，能够实现基于国产嵌入式软件及 RISC-V 国产芯片的智能感知、机器视觉应用及模型推理计算的功能，推动国产自主可控的嵌入式技术发展及应用。

2.3 命题分析

题面要求覆盖计算硬件、系统软件、智能任务和外部连接。结合现有资源，本方案将基础推理作为首期验证目标：先证明模型能够经过检查与转换，在板端获得可核对的计算结果，再扩展输入设备和外部服务。各项要求与设计工作的对应关系如下。

表 1 命题要求与当前方案的对应关系

要求类别	当前设计响应	验证或确认依据
处理器与硬件集成	以 Rocket、Saturn 和 Gemmini 构建 FPGA 计算原型，连接存储与外设	统一硬件配置、功能仿真、资源时序报告和板级运行记录
开源操作系统	分别适配 RT-Thread 与 Linux，使用独立镜像切换，共用推理核心源码	两种系统分别启动，验证中断、线程切换、向量上下文和推理任务
智能计算与视觉	统一算子描述、三后端执行和数值验证，首期使用受限小模型及测试图像输入	模型来源、预处理规则、逐层参考结果及板端结果对照
感知与通信	预留张量输入、结果输出和通信适配接口，后续连接传感器、视觉设备与移动数据中心	采集设备及协议确认、驱动测试、真实输入与外部接口联调
完整技术体系	衔接硬件参数、驱动、系统移植、模型转换与应用程序	版本记录、构建说明、接口约定和可重复的验证流程

解题的关键在于保持各层约定一致。模型侧的形状、尺度与布局必须传递到算子调用，硬件侧的指令、地址图和加速器参数必须对应软件构建，操作系统侧则需要保证执行上下文、缓冲区和任务完成状态正确。三类后端采用同一数学定义，分别承担适合其结构的计算；后端选择不能改变模型的数值含义。[3]

本阶段以现有试验箱和零新增采购预算组织研究，不引入流片、自制产品板或采购平台。机器视觉和传感扩展保留明确的输入边界，“移动数据中心”的平台、协议和鉴权条件仍需与命题需求进一步对应。静态图像或串口测试数据用于验证推理链路，其证据范围与实时摄像头采集、传感设备接入及外部中心联调分别记录。

国产处理器要求是本方案尚待落实的一项命题条件。当前采用的海外开源处理器与加速器设计，以及 AMD/Xilinx FPGA 原型，不能证明已经使用国产 RISC-V 处理器芯片；开放指令架构、开源许可与芯片来源也不能相互替代。本阶段准确定位为基于开源 RISC-V 设计的 FPGA 原型及国产开源 RT-Thread 适配研究，保留后续向国产处理器平台迁移的接口与研究空间。[3]

第三章 用户需求分析

本章从智能家居这一典型边缘部署场景出发，先说明市场规模与政策导向，再分析端侧推理的真实使用需求及其对计算系统提出的工程约束，最后说明本项目如何回应这些需求。本章依据用于界定问题，第五章实现方案据此展开。

3.1 市场与政策背景

智能家居是端侧智能计算最具规模的应用场景之一。2025 年，我国智能家居产业规模已突破万亿元，形成多元主体参与、跨界融合的产业格局；在国家补贴政策推动下，全年出货量预计达 2.79 亿台，同比增长 4.6%，说明产业在总量扩张之外还存在结构性增长空间。[18, 19]

政策层面同样指向智能化升级。2026 年 7 月，国务院印发《扩大消费“十五五”规划》，提出支持家居家电消费智能化升级、发展新一代智能终端、促进智能家居设备互联互通，推动单品智能向全屋智能发展。2026 年 6 月，商务部等 8 部门发布《关于加快“人工智能 + 消费”发展的实施意见》，提出研究将智能家居及服务应用纳入“好房子”建设指南，加快人工智能技术在“好房子”建设中的应用。[20, 21]

上述规模与政策表明，家庭设备正在从单一联网走向具备本地感知与判断能力的智能终端。设备侧是否需要具备推理能力、以何种方式部署模型，成为影响这一进程能否从“单品智能”走向“全屋智能”的工程问题。[1]

3.2 边缘场景的使用需求

智能家居、安防、可穿戴与小型工业现场，都需要把现场的数据尽快转化为判断或控制动作。与传统把原始数据上传云端处理的方式相比，将模型推理放在设备附近具有三方面的直接需求：

1. **低时延的本地响应。**门铃、跌倒检测、危险告警等场景要求在本地即时给出结果，等待一次云端往返会明显影响可用性。推理在设备侧完成，可以把响应时间控制在与输入采集同一量级。
2. **数据不出设备的隐私诉求。**摄像头画面、语音与环境传感器读数包含大量个人信息，用户与监管都倾向于让原始数据留在设备内，只向上层输出分类、事件或摘要结果。
3. **断网可用的可靠性。**家庭网络中断或弱网环境下，照明、门锁与告警等基础功能仍应继续工作。端侧推理不依赖外部服务器，能够在离线时保持核心功能。

这些需求共同指向同一方向：让设备在本地具备可解释、可核对的推理能力，而不是把所有计算都交给云端。

3.3 场景对计算系统提出的约束

边缘设备的资源条件，决定了推理系统不能照搬数据中心的软硬件结构。行业已有的端侧实现数据，进一步说明了可用计算方案必须满足的约束。[24, 25, 22, 23, 26, 27, 28]

算力有限且异构。家庭网关、摄像头等设备通常同时具备通用处理器、向量单元与轻量矩阵加速器。以 CanMV K230 为例，其玄铁 C908 双核中大核实现 RVV 1.0（向量寄存器长度 128 位，最高主频 1.6~GHz），小核主频 800~MHz 且不实现 RVV；相比标量实现，K230 上经 RVV 优化的深度卷积算子性能提升约 1.35~3.8 倍。IEEE 的相关实验也表明，RVV 向量化对加法、GEMM 等计算密集型操作尤其有效，最高可实现约 23 倍加速，且性能随向量寄存器长度扩展而提升、受内存带宽影响较小。矩阵加速方面，瑞萨 RA8P1 集成 Arm Ethos-U55 NPU（256 GOPS@500MHz，可配置至 512 GOPS），相较单独使用 Cortex-M85 主核，每秒推理次数最高可提升 35 倍。这说明把不同运算分配到合适单元，是端侧性能的关键来源。[24, 23, 22, 25]

内存、功耗与算子级优化同等重要。端侧存储与供电有限，模型需要量化压缩，算子实现本身也直接影响效率。CMSIS-NN 在 Cortex-M7 @216~MHz、CIFAR-10 CNN 上的实验显示，相对基线实现，推理时间由 456.4~ms 降至 99.1~ms（吞吐提升 4.6 倍，能效提升 4.9 倍），其中卷积层提升 4.6 倍、池化层 5.4 倍、ReLU 层 2.6 倍。这提示推理系统不仅要选对硬件，还要有可复用的算子库和逐层的数值与性能对照手段。[26]

轻量任务与丰富场景并存。TinyML 关键词识别在 Cortex-M4F @64~MHz 上推理时间约 60~ms，模型参数量约 1000，说明小模型可以在极低资源下完成实时任务；而瑞萨 RA8 系列 MCU 支持单芯片完成驾驶员监测、语音降噪、电弧故障检测与电机故障诊断，无需外挂 DRAM，并提供视觉 AI、物体识别、异常检测等成熟 Demo。同一类端侧平台需要同时覆盖轻量任务与较复杂的视觉场景。[27, 28]

由此形成四类具体约束：（1）**算力有限且异构**，需要按运算结构把矩阵乘、偏置、激活与数据整理分配到合适的计算单元；（2）**内存与功耗紧张**，模型需量化压缩，运行时复用固定缓冲区，避免频繁动态分配；（3）**操作系统多样**，同一设备可能同时涉及实时系统与应用型系统，推理核心需要在两类系统下保持一致；（4）**开发与调试门槛高**，不同后端的数据布局、调用方式与数值规则存在差异，开发者难以判断模型能否部署、结果是否正确。

其中第三点在已有平台中已有对照：K230 标准开发套件中，大核运行 RT-Thread 执行机器学习推理，小核运行 Linux 作为访问板卡的便利通道。[24] 本项目在同一硬件原型上分别适配 RT-Thread 与 Linux，共用推理核心源码，通过重启切换镜像验证两条运行路径。[3]

3.4 本项目的需求响应

嵌入式开源智能推理系统以统一算子语义、可核验的多后端执行和静态执行计划回应上述需求。系统在 Rocket、Saturn 与 Gemmini 组成的异构结构上，由电脑端完成模型检查与后端分配，板端依次执行并输出带样本标识的结果；同一推理核心源码在 RT-Thread 与 Linux 下复用，通过重启切换镜像完成适配。相关设计详见第四章。

上述行业数据同时说明，端侧性能来自向量化、算子库与加速器分工的共同作用，而非单一硬件指标。因此本项目把验证重点放在逐层数值对照与后端比较上：以独立参考实现确认整数结果一致，再分别记录各后端的适用范围。首期以受限小模型和静态输入验证推理链路的连通性，为后续接入摄像头、传感器与通信接口保留明确的输入输出边界。端侧推理的时延、隐私与可靠性需求能否满足，将以逐层数值对照、两种系统下的重复运行以及真实输入联调的结果作为依据；具体性能与能耗指标在工程验证后另行记录。[1, 3, 22, 26]

第四章 行业背景分析

4.1 行业现状

智慧家电、工业控制、农业监测与安防等场景，都需要把现场数据转化为判断或控制依据。将模型推理部署在嵌入式端，可以使数据在设备附近完成处理，再按需要输出结果或与外部系统协作。企业命题将感知、通信和智能计算放入同一系统，关注模型与设备、操作系统及数据接口的结合。[1]

嵌入式推理开发面临两类相互关联的问题。一类是计算映射：矩阵运算与偏置、激活、数据整理等步骤具有不同结构，需要选择合适的处理单元。另一类是工程衔接：模型的数据类型、量化规则、缓冲区和调用方式，需要在转换器、运行时与系统软件之间保持一致。软件体系决定加速器的计算能力能否用于完整模型。[8, 3]

开放硬件使处理器与加速器内部结构可见，为算子优化和接口验证提供条件；可配置设计也意味着硬件参数变化会影响软件接口。因此，模型部署需要同时检查数值正确性、硬件配置和系统适配。本项目以模型与算子为中心，将计算后端、部署方式和验证记录放在统一接口下管理。

4.2 命题相关技术调研

在通用与向量计算方面，Rocket 承担操作系统、控制程序和调度，Saturn 与其连接，提供 RVV 1.0 向量执行能力。向量指令适合表达偏置、激活、重定标和数据整理等多元素操作，能够与矩阵加速形成分工。软件需要使用匹配的编译目标与执行环境，确保算子实际调用向量指令。[6, 7, 15, 14]

在矩阵计算方面，Gemmini 提供可配置计算阵列及数据搬运接口，通过 RoCC 自定义指令接收处理器任务。其 C 接口可作为矩阵后端的基础；模型转换、算子注册、后端分配和数值验证则由项目软件层衔接。[8]

在硬件集成方面，Chipyard 组织处理器、加速器、互连和外设，LiteDRAM 提供开放的 DRAM 控制器与 PHY 生成基础。已有组件和接口为集成提供依据，但框架并非本试验箱的现成支持包，板级约束、存储训练及组合后的资源与时序仍需验证。[5, 10, 3]

在操作系统方面，RT-Thread 与 Linux 分别提供实时系统和可裁剪应用环境。两者共用模型、算子核心源码和硬件接口，分别构建镜像与程序，通过切换运行环境开展适配。这样可以把工作集中于板级支持和计算后端衔接，不额外引入双系统并发。[12, 13]

本方案据此采用开源组件作为计算与系统基础，把新增研究集中于统一算子描述、受限模型转换、三后端映射和逐层验证。选型依据与固定源码记录纳入技术选型与可行性报告，后续以同一模型、同一数值约定和可重复测试评估系统可用性。[3]

第五章 实现方案

5.1 作品简介

本方案基于现有竞业达 FPGA 试验箱设计统一算子开发与推理运行体系。主机端完成模型训练、量化及执行计划生成；板端通过 Rocket、Saturn 和 Gemmini 三种后端执行推理，输出带样本标识的结果与逐层记录。首个验证对象为 $784 \rightarrow 64 \rightarrow 10$ 小型 MLP，后续扩展视觉与智能感知，软硬件按下述路径研发和验证。

5.2 技术方案

5.2.1 系统分层与数据流




图 1 软件架构与模型部署数据流（拟设计）


系统按模型准备、部署转换、运行调度、算子执行和设备接入分层。模型与设备之间以张量为接口，运行时与操作系统之间以平台适配层为接口。这样的组织方式使

开发者增加算子时能够先建立数值语义，再实现后端；增加设备时则只需接入输入输出适配器。

输入适配器首先支持串口接收测试张量或静态图像，输出适配器回传类别、样本标识与诊断记录。后续摄像头、传感器及外部中心沿用相同数据边界，但需要分别实现设备驱动、预处理及通信协议。首期串口回放为计算链验证提供稳定输入，不承担实时采集功能。

5.2.2 硬件计算组织

硬件采用 Chipyard 统一组织 Rocket、Saturn 和 Gemmini，由 LiteDRAM 连接板上 DDR3。选用同一生态内已有连接基础的组件，可以将研发重点放在统一配置、板级适配和软件开发体系上。[6, 7, 8, 5, 10]



启动：片上引导 → DDR 训练 / 测试 → UART 加载 → OpenSBI → 目标系统

训练 / 测试使用不受普通 ready 门控的专用路径；两种系统通过重启切换。

图 2 FPGA 计算系统与板载外围接口（拟设计）

Saturn 负责标准 RVV 指令，Gemmini 通过 RoCC 自定义指令接收 CPU 提交的任务。二者承担不同计算路径，NPU 调度不依赖向量指令。矩阵加速器的 DMA 必须

纳入统一的内存访问与一致性设计，不能绕过该体系另接 DDR 后假定 CPU 缓存自动同步。

5.3 方案细节

5.3.1 软硬件选型与裁剪原则

Rocket 单独不提供标准 RVV，向量能力由 Saturn 补充。其中 VLEN 表示向量寄存器宽度，DLEN 表示执行数据通路宽度，二者不能等同为每拍完成的运算数量。即使模型采用整数推理，当前 Saturn 配置所需的标量 FPU 仍应保留；运行 Linux 所需的 MMU 同样不能随意删除。

部件	本方案采用的配置与职责	选型理由及约束
Rocket	单核通用处理器，保留 MMU 与标量 FPU	兼顾系统运行、向量连接和 RoCC 调度
Saturn	MIN 配置，VLEN 128、DLEN 64	降低初始并行度；仍按完整应用级 RVV 设计
Gemmini	INT8 输入、INT32 累加；阵列候选为 4×4 或 8×8	复用矩阵阵列、暂存区、DMA 与 C 接口；尺寸待资源检查
Chipyard	1.14.0 及其配套依赖	集中管理 SoC 参数与硬件生成
LiteDRAM	DDR3 控制器与 PHY	存在 Kintex-7 开源基础，需本板约束与初始化适配
RT-Thread / Linux	分别构建启动镜像和推理程序	以平台适配层复用算子核心

Chipyard 提供组件组织机制，并不等于已有适配本板的完整工程。实施时需要生成一份统一配置，检查时钟、复位、缓存、总线和外设地址，而不是简单叠加两份完整上游示例配置。硬件设计 IP 与推理软件采用开放许可证；FPGA 综合与实现使用团队现有的 Vivado 工具，许可证按来源和子模块分别管理。

5.3.2 统一算子描述与后端选择

算子接口以可验证的语义为起点。每个算子描述记录名称、输入输出形状、数据布局、数据类型、步长、量化尺度与舍入规则，并声明支持该算子的后端及其限制。RVV 寄存器类型保留在后端实现内部，对外接口使用普通 C 指针和张量元数据，减少操作系统和编译器细节向上层扩散。

受限转换器首先拒绝动态形状、未注册算子和不合法量化组合，再确定每一步调用的实现。首期采用可解释的规则分配：符合输入精度和尺寸约束的矩阵乘优先选择 NPU，逐元素运算和适合向量化的数据整理选择 RVV，其余计算只能回退到已经注册

并通过对照测试的标量实现。后续再依据真实计时数据调整选择策略。

接口边界	主要信息	应发现的问题
模型 → 转换器	形状、布局、预处理、权重、量化参数	不支持算子、维度冲突、尺度缺失
转换器 → 运行时	调用顺序、后端、缓冲区偏移、工作区及版本	内存重叠、容量不足、参数版本不一致
运行时 → 算子	指针、形状、步长、参数和错误状态	越界、非法布局、未注册回退
运行时 → NPU	缓冲区、提交与完成、翻译与所有权状态	在途任务复用内存、地址失效、未完成读取
硬件 → 软件	gemmini_params.h、地址图、ISA、时钟、设备树	软件默认值与裁剪后硬件不一致

算子开发流程由“描述语义—实现独立参考—实现后端—注册能力—生成测试—加入模型”组成。运行时统一记录失败所在算子、输入形状、后端和错误码，使新增算子的验证能够在完整模型部署前完成。不支持的路径应在转换阶段被明确指出，避免部署后才出现不可解释的执行失败。

5.3.3 静态执行计划与内存管理

转换器在主机端分析张量生命周期，为权重、输入、输出和临时工作区分配存储位置。生命周期不重叠的中间张量可以复用缓冲区；与 NPU 搬运或计算关联的缓冲区必须保持有效，直到完成确认后才允许重用。首期使用固定形状和串行执行降低运行时动态分配需求。

部署清单记录模型标识、算子库版本、量化规则、硬件参数摘要及所需存储大小。程序启动时核对清单与本机配置，初始化后端，并检查输入尺寸和模型资源。推理结束后，结果记录附带样本标识、执行路径及检查状态，以便将主机参考与板上结果一一对应。

该机制为后续优化提供可比较基线。算子融合、分块和搬运调度只有在中间结果语义保持一致的条件下才加入；不同优化版本使用相同输入与参考结果，分别统计计算和搬运开销，避免仅凭单个算子的计时推断整个系统收益。

5.3.4 首个模型算例与量化计算

首个可行性算例选取 28 × 28 灰度图像输入，展平为 784 个元素，经过 64 个隐藏单元后输出 10 个类别分数。它的用途是贯通模型、算子、硬件和系统路径，最终应用仍可替换为其他受支持模型。

该网络权重元素数为

$$N_W = 784 \times 64 + 64 \times 10 = 50,816.$$

以 INT8 存储约占 49.6 KiB；74 个 INT32 偏置占 296 字节，此外还需代码、对齐、堆

栈和工作区。这属于结构核算，不是整套系统的内存实测值。

执行步骤	输入与输出	初始映射
第一层全连接	784 维输入 → 64 维完整累加值	NPU 矩阵乘
偏置、激活与重定标	加偏置，执行 ReLU，饱和到量化范围	标量或 RVV
第二层全连接	64 维输入 → 10 维完整累加值	NPU 矩阵乘
偏置与类别选择	同尺度类别分数 → 类别编号	标量或 RVV；ArgMax

首期量化采用对称有符号 INT8、每张量量化、零点为 0。设整数输入为 $q_{x,j}$ 、权重为 $q_{w,ij}$ ，第一层隐藏层中，与累加尺度一致的偏置为 $q_{b,i}$ （其量化单位为该层输入尺度与权重尺度之积），则

$$a_i = \sum_j q_{w,ij} q_{x,j} + q_{b,i}, \quad q_{y,i} = \text{sat}_{[-128,127]} \left(\text{round} \left(\frac{s_x s_w}{s_y} \max(0, a_i) \right) \right).$$

上述激活与重定标公式用于第一层隐藏层；第二层保留加偏置后的完整类别分数，直接进行 ArgMax，不应用该激活和 INT8 饱和步骤。转换器需同时确定舍入方式与定点重定标实现，使参考代码与各后端采用一致规则。若未来引入非零零点或逐通道尺度，应同步增加修正项及接口，不能直接套用当前计算式。

NPU 回读 INT32 完整累加值，再由 CPU/RVV 处理偏置和重定标。独立参考以 INT64 累加并检查范围，避免参考与设备发生相同的溢出。最终各类别共享相同正比例尺度时可直接使用 ArgMax，无需额外引入 Softmax；输出分数不解释为概率。[9]

有效模型还需要可使用的已训练权重、固定预处理、校准样本、独立测试集及逐层参考。上游全零 MLP 模板可用于接口实验，不能代替有效的识别模型。整数后端之间的精确对照，与量化模型相对浮点模型的误差和识别效果，分别评价。

5.3.5 DDR、片上引导与镜像加载

启动链设计为：FPGA 配置完成，片上 ROM/BRAM 引导程序执行，初始化和测试 DDR，发布内存可用状态，通过 UART 加载后级镜像，由 OpenSBI 进入目标操作系统，最后启动推理应用。

DDR 可用前，引导程序的代码、栈、常量与可写数据全部驻片上。LiteDRAM 采用无辅助 CPU 的控制模式，由 Rocket 访问控制寄存器完成训练。训练和测试必须使用不受普通 ready 门控的专用访问路径，普通 DDR 客户端保持关闭；测试成功后才发布 ready。若失败则保留在片上程序并输出诊断，避免出现“训练等待 ready、ready 又等待训练结束”的循环依赖。[11]

板上 4 颗 MT41K256M16TW 构成同 rank 的 64 位组织，对应 2 GiB 标称容量。LiteDRAM 模块数量参数按字节组计，本组织对应 8；不能把器件颗数直接填入该参数。控制器地址转换、CPU 地址范围和设备树必须一致，通过高低地址及边界读写检

查地址别名，确认容量没有被高位截断。[4, 10]

初始化阶段使用不可缓存测试映射，并在切换到普通访问前处理缓存状态。串口链路采用实际 UART 驱动，CP2104 作为 USB 转 UART 桥使用。仿真中的主机代理通道不能直接替代物理串口。首期 Linux 可以采用 OpenSBI 携带内核、内核内置精简 initramfs 的启动方式，减少额外启动依赖。

5.3.6 操作系统适配与推理调用

单系统启动，重启后切换 RT-Thread 或 Linux 镜像。两条路径共用推理核心源码、算子语义和模型描述，分别编译各自的程序与平台适配层；根据最终硬件配置需要，启动包可包含不同 FPGA 配置。切换通过重启和加载相应镜像完成，不要求两个系统同时驻留。

RT-Thread 采用 RV64 S 模式与 OpenSBI 衔接，参考 v5.2.2 的 BSP 与向量上下文代码，完成本板串口、中断、定时器、链接脚本和内存图适配。Linux 基于 6.6.0 核查基线，保留 MMU、内核所需启动约束和用户向量支持。两个系统都需要独立执行向量上下文、中断及线程切换测试，系统能启动不能替代算子能正确运行的证明。[12, 13]

工具链选择 GCC，版本为 14 系列候选，补丁版本及构建参数待工程锁定。RVV 算子文件使用 `rv64gcv` 目标，标量及不需要向量的部分按各自配置构建。应检查反汇编中实际生成的向量指令，再通过运行确认；只升级编译器或沿用 `rv64gc` 示例参数不会自动获得向量执行。[14, 15]

Gemmini 首期采用单所有者、稳定缓冲区、串行提交和完成等待的受控调用方式。页驻留、NPU 翻译刷新、CPU 缓存一致性和任务独占分别处理；若抢占或地址空间切换无法保证在途请求稳定，需要增加受控内核工作线程或调度适配。上游用户态 C 库为调用基础，不直接作为通用多进程共享驱动。[9]

5.4 命题响应效果

5.4.1 验证顺序与通过条件

方案验证从数值语义向整机运行逐步展开，先保证每一层结果可以解释，再比较效率。每一阶段保留输入、配置、版本及输出记录，使后续问题能够定位到模型、后端、存储或系统适配层。

验证阶段	核心检查	通过条件 / 输出证据
主机模型	模型许可、预处理、量化、独立参考	固定样本与逐层期望结果
单算子	标量、RVV、NPU 对照，覆盖非整块尺寸、偏置、饱和及舍入	整数结果逐元素一致；误差定位到算子
联合 RTL	统一配置生成、中断、内存访问及三后端功能	Verilator 仿真记录与错误复现用例
FPGA 实现	LUT、寄存器、DSP、BRAM 与实际时钟约束	Vivado 资源报告和布局布线时序通过
板级启动	UART、DDR 训练、边界地址和镜像加载	可重复启动记录与内存测试日志
系统推理	两系统分别启动、同模型执行、上下文切换及重复推理	输入到结果全链路对照

目标 FPGA 的资源上限为 203,800 个 LUT、407,600 个寄存器、840 个 DSP 和 445 个 36 Kbit BRAM。联合配置以综合及布局布线结果判断；资源不足时调整阵列、缓存和存储映射，保留必要的 MMU 与向量依赖。[17]

5.4.2 效果评价与需求闭合

首轮目标是使同一合法模型在受支持后端和两种系统中取得一致结果。小型单样本模型用于检查链路，NPU 的启动与搬运开销可能影响收益。效率比较固定模型、输入、量化、硬件与计时边界，分别记录计算、搬运及端到端耗时。

评价项	当前目标口径	验证方法
数值正确性	整数后端逐元素一致；模型识别效果单独评估	独立 INT64 参考检查溢出；整数逐层对照
资源与时序	满足目标器件资源与布局布线时序约束	记录 LUT、寄存器、DSP、BRAM 和时序余量
执行效率	基线测试后确定优化目标	分别记录端到端、计算、搬运时间，重复测量
系统稳定性	固定输入重复执行，覆盖中断及上下文切换	记录线程切换、在途任务和多轮结果
扩展能力	逐步加入视觉、感知及数据中心适配	使用真实设备和外部接口分别联调

视觉采集、传感器输入和数据中心上送按真实接口分别验证；国产芯片落地依据单独归档。

5.5 命题企业对方案评价

待企业对接后补充正式意见。

第六章 技术创新

6.1 核心技术创新点

本方案围绕嵌入式推理开发与部署，拟研究统一算子语义、可核验的三后端执行，以及静态执行计划与跨操作系统移植。Rocket、Saturn 和 Gemmini 提供计算能力；项目拟增加模型定义、后端选择与验证记录之间的统一衔接。上述研究方向的改进效果需通过对照实验检验。[3]

统一算子语义，约束转换与执行的一致性。算子描述记录数学运算、形状、布局、步长、数据类型和量化参数。首个算例限定对称有符号 INT8、每张量量化、零点为 0，明确舍入、饱和及累加范围。受限转换器在电脑端检查约束，生成算子顺序、权重、缓冲区计划和后端选择；不支持的算子在转换阶段报告。这为接口衔接和逐层结果核对提供共同依据。

以独立参考验证标量、向量与矩阵后端。CPU 标量实现提供功能基线，RVV 处理适合向量化的计算，NPU 承担支持的规整矩阵运算。对同一算子的可用后端，以相同输入和量化定义逐元素比较。独立参考采用 INT64 累加并检查范围；NPU 回读完整 INT32 矩阵结果，再完成偏置、激活与重定标。用例覆盖尾部元素、饱和边界和舍入规则，避免最终分类相同掩盖中间计算错误。

用静态执行计划连接开发与系统移植。统一算子开发与推理运行体系按预定顺序调度算子与工作缓冲区，通过普通 C 指针和参数结构连接后端，RVV 类型限制在后端内部。首期 NPU 采用单所有者串行提交与完成等待，分别检查搬运、翻译状态和一致性。推理核心源码在 RT-Thread 与 Linux 中复用，应用及镜像分别构建、重启切换；以结果一致性、适配代码范围和重复运行记录评价移植效果。

实验分别记录转换检查、逐层误差、端到端正确性、运行时间和存储需求。量化模型相对浮点模型的识别效果单独评估，不将整数后端一致性等同于模型准确率。

6.2 自主知识产权

Gemmini 已有硬件生成与 C 接口，Merlin 等已有算子生成与映射研究，均属于本项目借鉴和复用的开源基础。使用这些计算单元不构成原创声明，上游映射方法不能表述为本团队首次提出。[8, 16]

拟形成的自主工作包括受限模型转换、算子注册与参数检查、独立参考实现、后端适配、静态运行时和测试工具。按实际实现记录作者、版本与修改内容，维护组件来源、许可证及使用范围，区分团队贡献和上游能力。当前不列尚未取得的专利、软件著作权或测试证明。

第七章 项目应用情况

7.1 落地应用

项目当前处于方案设计阶段，具体竞赛演示场景尚未最终确定，尚无已落地应用或企业试用记录。首期应用定位为面向嵌入式推理开发的 FPGA 原型：使用现有试验箱，验证模型从电脑端准备、转换，到板上执行与结果回传的完整过程。应用扩展按“基础推理、静态视觉、感知接入”的顺序推进。[3]

首个可行性算例为 28×28 灰度数字图像，采用 $784 \rightarrow 64 \rightarrow 10$ 的小型 MLP。电脑端准备来源清晰的训练权重、固定预处理、校准样本、独立测试集及逐层参考结果，板端仅执行推理。最终类别由 ArgMax 确定；未经过概率变换的分数按分类分数展示。该算例用于检验计算系统的连贯性，不作为最终行业应用的定稿。

应用阶段	拟验证内容	进入下一阶段的依据
基础推理	固定张量、量化模型与三后端执行	逐层结果可对照，完整推理可重复
静态视觉	输入图片回放、预处理与类别回传	样本和输出可追溯，模型效果独立评估
感知扩展	摄像头、传感器与通信适配	明确设备、协议和资源条件，再完成接口测试

原型的预期价值是为开发者提供从算子描述到执行验证的可检查路径，并展示不同计算后端的适用范围。实际性能、开发工作量和部署成本将通过工程验证记录，形成后续评价依据。题面中的移动数据中心尚未指定平台和接口，方案保留结果输出适配层，具体接入随需求确认后展开。

7.2 人机交互流程

首期使用电脑端准备工具和串口交互完成操作。一次推理按以下顺序进行：

1. 电脑端选择模型与样本，检查形状、量化参数及后端支持情况，生成执行计划、权重和版本标识。
2. 操作者选择 RT-Thread 或 Linux 启动镜像，重启进入相应环境，查看串口返回的初始化和就绪状态。
3. 通过串口加载程序或测试数据，提交带样本标识的任务，由运行时按计划执行并等待各步骤完成。
4. 回传样本标识、分类结果与诊断记录，在电脑端对照参考结果；参数不支持、初始化失败或执行异常时保留错误位置与状态。

后续静态图像与实时采集均通过输入适配层接入，保持运行时接收张量、输出带标识结果的边界。实时摄像头和传感器驱动分别进行现场采集验证。

第八章 团队介绍

8.1 团队成员

重邮 SysArch 系统结构队共有 7 名成员，项目负责人为王豪。团队依托重邮 SysArch 系统结构团队与计算机 CPU 集训队，成员履历涵盖处理器设计、微体系结构、编译器、算子开发及科研训练，为嵌入式智能计算系统的软硬件协同设计提供知识与实践基础。



王豪 项目负责人

重庆邮电大学 · 2026 级硕士研究生 · 计算机技术

重邮 SysArch 系统结构队队长，研究方向为处理器设计与微体系结构。带队获龙芯杯全国三等奖、集创赛省级一等奖及全国三等奖。本科毕业论文《支持流水线与 RT-Thread 的 LoongArch 处理器核的研究设计与实现》获计算机学院冠军。现于北京开源芯片研究院参与香山·昆明湖 RISC-V 项目。



谢钜泓 团队成员

重庆邮电大学 · 2024 级本科生 · 计算机技术与科学菁英班

计算机学院 CPU 集训队现任队长。获龙芯杯团体赛全国三等奖、蓝桥杯程序设计赛道全国三等奖、全国英语竞赛二等奖等国家级奖项 4 项、省部级奖项 6 项。主持科研项目 1 项，获校一等奖学金、校级三好学生等荣誉。



郭子杰 团队成员

重庆邮电大学 · 2023 级本科生 · 计算机技术与科学文峰班

以第二作者（学生第一作者）发表 CCF-B 会议论文。曾于沐曦集成电路股份有限公司开展为期 2 个月的编译器实习。通过大学英语四级、六级考试。



邱思贤 团队成员

重庆邮电大学 · 2023 级本科生 · 计算机技术与科学菁英班

计算机学院 CPU 集训队成员。参与大学生科研训练计划项目 1 项，研究多核处理器实时调度算法与仿真验证。获第九届全国大学生集成电路创新创业大赛“竞业达杯”西南分赛区三等奖，第九届、第十届全国大学生计算机系统能力大赛 CPU 设计赛（龙芯杯）全国总决赛团体赛三等奖。

**樊承** 团队成员

重庆邮电大学 · 2024 级本科生 · 计算机技术与科学菁英班

计算机学院 CPU 集训队成员、共青团员，担任辅导员助理。获优秀学生干部、先进个人、学业奖学金一等奖及第六届数学能力挑战赛决赛三等奖，通过华为云开发者认证。参与高等数学挑战赛、数学建模、蓝桥杯、龙芯杯与竞业达杯等赛事。

**董琪** 团队成员

重庆邮电大学 · 2024 级本科生 · 计算机技术与科学菁英班

计算机学院 CPU 集训队成员。取得 Ascend C 算子开发能力证书、Microsoft Certification 职业认证、华为人工智能开发者认证等十余项证书。获龙芯杯全国一等奖、竞业达杯区域赛一等奖、睿抗全国三等奖等奖项。

**汪梓涵** 团队成员

重庆邮电大学 · 2024 级本科生 · 计算机技术与科学

计算机学院 CPU 集训队成员。取得 Ascend C 算子开发能力证书，获龙芯杯全国二等奖、竞业达杯区域赛一等奖。

8.2 指导教师

**陈鹏** 指导教师

重庆邮电大学 · 工学博士/博士后

副教授、硕士生导师

学术经历：新加坡国立大学（QS 2026 世界大学排名第 8）博士后，新南洋理工大学、香港理工大学、重庆大学联合培养博士。

学术任职：CCF 体系结构、嵌入式系统专委会执行委员；重邮 CPU 设计集训队创始人兼总教练。

研究方向：处理器设计、Chiplet 互连、软硬件协同设计、边缘智能

指导分工：围绕国产自主可控芯片与基础软硬件技术，为项目的处理器设计、软硬件协同与边缘智能方案提供核心技术支持和双创指导。

8.3 团队架构

团队由王豪统筹硬件平台、推理软件与验证应用，陈鹏老师指导技术论证和阶段评审。成员按研究基础认领任务，由接口提出者与使用者交叉复核；硬件变更同步到地址图、参数头和启动配置，算子变更同步到转换器、后端和参考测试。团队以设计文档、代码提交、测试及修复记录登记实际贡献，持续更新分工与交付物。[2]

第九章 个人成长与教育情况

9.1 团队学习成长路径

项目以完整推理任务牵引学习，将指令执行、存储、操作系统、量化计算和软件接口联系起来。成员从解释模块原理，逐步转向分析接口约束、定位联合问题和设计实验。学习成效通过设计复述、代码审查、失败用例分析及独立复现记录，体现专业知识解决实际问题的过程。[2]

9.2 研发历程

当前已形成技术选型与可行性报告，完成资料、源码接口和主要依赖许可核查；RTL 生成、软件构建、仿真、综合、系统移植、模型训练及上板验证尚未开展。后续以此为起点，记录问题、设计判断、测试结果和修订原因，将资料核查与工程验证分别说明。[3]

9.3 教育历程

团队计划补足三方面能力：体系结构与 FPGA 知识用于理解处理器、向量单元及矩阵加速器接口；操作系统知识用于启动、内存、线程上下文和驱动适配；机器学习与数值计算知识用于模型准备、量化语义和误差分析。课程、实验及科研训练经历按成员实际情况补充，以能够解释和验证的工作体现能力。

9.4 产教融合

围绕中智讯（武汉）科技有限公司的命题，将要求拆分为功能、接口和验证条件。企业对接重点为国产芯片实现口径、演示场景及移动数据中心接口；教师指导方案可行性与研究方法；学生负责设计、实现、验证及记录。实际反馈进入需求响应表并推动方案修订，不预设企业已经认可方案或提供合作证明。

9.5 未来规划

首先准备模型资产与独立整数参考，验证受限算子及三后端计算；随后推进 SoC 配置、RTL 仿真、资源和时序检查，再开展板上串口、DDR 与启动适配。两种系统分别启动后，核对向量上下文、NPU 搬运和重复推理。各阶段以可复核交付物验收，资源或时序未通过时先收敛配置。

基础推理通过后，再依据企业反馈选择静态视觉展示和感知通信扩展。责任人、时间与验收记录随分工更新，持续区分设计目标和实际结果，使成长记录对应真实问题与解决过程。

附件

资料与交付索引

资料类别	内容与用途	当前状态
命题与评审依据	题面原文、企业命题组评审要求及校赛通知	已归档；作为需求与材料组织依据
格式参考	项目计划书暨命题对策书（可参考解决方案模板）.pdf	仅参考解决方案章节及层级
技术依据	技术选型与可行性报告	已形成选型与可行性核查
板卡资料	xc7k325t-V2.1.pdf 板卡原理图、function pin-V2.1.pdf 功能引脚表及资源清单	已归档；供板级适配使用
方案设计	本文总体架构、数据流、算子接口和验证路径	系统设计方案
工程与验证	SoC 配置、BSP、模型资产、算子库与测试日志	后续按实施阶段形成
企业意见与成果	对接记录、正式评价、个人贡献与成果证明	随实际取得的资料补充

往年项目策划书用于参考问题讲述和内容组织，其项目数据、成员身份及成果不转入本方案。正文按解决方案组织，技术依据统一采用技术选型与可行性报告，并与当前系统配置保持一致。

依赖组件与源码依据

以下为来源核查基线。工程实施时仍需锁定完整依赖、构建参数与板级约束，并使生成的 gemmini_params.h、设备树和软件构建参数与最终硬件配置一致。

组件	版本或提交
Chipyard	1.14.0
Rocket	55bcad0f59436de98ea510334121de8546b9e9d7
Saturn	dfe75de2a8868d51d42c20612821431a9fcf645e
Gemmini	8c3f9923a44a2fe2c7930587be297d6d4f8c09ca
Gemmini C 库	7c540b3adf1b86ad93d07f893abe3a73489b568e
LiteDRAM	3cf585a60a37113f18a9f6c6f3ee774be521623e
RT-Thread	v5.2.2
Linux	6.6.0; 67bc4513761f09952a5d5f5c899630ed91ce6442
OpenSBI	1.2; 5ccbef0a7ec79d0bbef36d6dcdc2717f25d40767
FireMarshal	21119e5ce922ff9302f0bc9d2d7349c77f7ac064
TestChipIP	26f821be94252b9c4c83511a3376a51ffc138551

参考资料

- [1] 中智讯（武汉）科技有限公司. 产业赛道企业命题：基于国产开源软件与开源 RISC-V 处理器架构的嵌入式智能计算系统研究与设计. 赛事命题材料，命题编号 239；原文见第二章。
- [2] 大赛评审文件. 中国国际大学生创新大赛（2026）评审规则. 企业命题组评审部分，PDF 第 15—16 页。
- [3] 团队技术选型资料. 技术选型与可行性报告，2026 年 9 月 9 日. 本项目技术资料目录。
- [4] 板卡原始资料. xc7k325t-V2.1.pdf 板卡原理图、function pin-V2.1.pdf 功能引脚表. 本项目“竞业达板卡资料”目录。
- [5] UC Berkeley. Chipyard 1.14.0. [固定版本仓库与依赖配置](#)。
- [6] CHIPS Alliance. Rocket Chip: RocketTile. [向量、RoCC 与缓存连接源码](#)。
- [7] UC Berkeley. Saturn Vector Unit. [固定版本说明与配置](#)。
- [8] UC Berkeley. Gemmini. [矩阵加速器结构与接口说明](#)。
- [9] UC Berkeley. Gemmini C API. [固定版本 gemmini.h](#)。
- [10] EnjoyDigital. LiteDRAM. [DDR 颗粒定义与参数](#)。
- [11] EnjoyDigital. LiteDRAM Generator. [初始化状态与用户端口门控源码](#)。
- [12] RT-Thread. v5.2.2. [RV64 参考 BSP](#)；[RVV 1.0 上下文源码](#)。
- [13] Linux Kernel Documentation. [RISC-V Kernel Boot Requirements and Constraints](#)；[Vector Extension Support for RISC-V Linux](#). 滚动文档，访问日期：2026 年 9 月 9 日。
- [14] GNU. [GCC 14 Release Series—Changes, New Features, and Fixes](#)。
- [15] RISC-V. [RISC-V Vector C Intrinsic Specification](#)。
- [16] UC Berkeley. Merlin. [项目说明与算子映射研究](#)。
- [17] AMD. [7 Series FPGAs Data Sheet: Overview \(DS180\)](#)。
- [18] 人民网研究院. [2026 智能互联网蓝皮书报道](#). 2025 年我国智能家居产业规模破万亿元。
- [19] 上海情报服务平台. [智能家居市场开启以体验为导向的新增长阶段](#). 2025 年出货量预计 2.79 亿台，同比增长约 4.6%。
- [20] 中国经济信息网转载. 国务院《扩大消费“十五五”规划》. [2026 年 7 月印发](#)，智能家居消费智能化升级相关表述。
- [21] 中国政府网. 商务部等 8 部门《关于加快“人工智能 + 消费”发展的实施意见》（商建发 2026 年第 89 号）. [2026 年 6 月发布](#)，“人工智能 + 消费”与“好房子”相关表述。
- [22] IEEE Xplore. Performance Evaluation of CNN using RISC-V Vector Extension for Embedded System. [2025 年 11 月会议论文](#)，2026 年 1 月收录；RVV 向量化加速结论。

- [23] 《计算机系统应用》. 面向 PyTorch 的 RVV 优化 (《计算机系统应用》). 2025 年; K230 平台深度卷积算子 RVV 优化实验数据。
- [24] 慕尼黑工业大学媒体库. CanMV K230 技术报告. 报告 PDF; 玄铁 C908 双核结构、RVV 1.0 与大小核操作系统分工说明。
- [25] 瑞萨电子. 瑞萨 RA8P1 MCU 与 Ethos-U55 NPU. 官方新闻稿; NPU 相较单核 Cortex-M85 的推理吞吐提升数据。
- [26] arXiv. CMSIS-NN: Efficient Neural Network Kernels for Arm Cortex-M CPUs. 全文; Cortex-M7 上 CIFAR-10 CNN 的吞吐与能效对比实验。
- [27] GitHub. TinyML 关键词识别 (KWS) 实测. KWS_Arm_CortexM4F; Cortex-M4F 上关键词识别推理时间与模型规模。
- [28] 51 电子网. 瑞萨 RA8 系列端侧 AI 应用场景. 行业报道 (媒体转载, 辅助参考); RA8 单芯片视觉、异常检测与故障诊断应用。

来源核查日期: 2026 年 9 月 8 日至 9 日。上游示例、其他板卡配置与论文实验仅作为设计依据。