컴퓨터공학 기초 실험2

Lab #6

Counter & Shifter

Counter

Counter

- ✓ 펄스신호에 따라 어떤 정해진 순서대로 상태의 변이가 진행되는 레지스 터를 counter라 한다. Counter는 어떤 사건이 발생할 때마다 펄스신호를 만들어 그 사건의 발생횟수를 세는 등에 사용된다.
- ✓ 설계할 counter는 8-bit loadable up/down counter이고, 다음과 같은 control signal을 입력으로 받는다.

Signal	Description
reset_n	Active low에 동작하는 reset signal로 register 값을 0으로 초기화시킨다.
load	입력된 데이터를 register 값으로 load한다.
inc	Counter의 증가, 감소를 제어하는 신호로, 1일 경우에는 가산, 0일 경우에는 감산을 수행한다.

• Control signal 간의 우선 순위는 reset_n, load, inc이다.

Shifter

> Shifter

- ✓ Shifter는 register에 저장되어 있는 정보를 단방향이나 양방향으로 이동 시킬 수 있는 하드웨어이다.
- ✓ 설계할 shifter는 8-bit loadable shifter이고, 다음과 같은 control signal을 입력으로 받는다.


Signal	Description
reset_n	Active low에 동작하는 reset signal로 register 값을 0으로 초기화
op	Shift를 시키기 위한 명령어로써 다음의 명령어를 가진다 NOP: No operation(현재 register의 값을 그대로 출력) - Load: 입력된 data를 출력 - LSL: Logical shift left를 수행 - LSR: Logical shift right를 수행 - ASR: Arithmetic shift right를 수행 (ASL은 LSL과 동작이 같기 때문에 구현하지 않는다.)
shamt	Shift amount로2 bit 값을 가진다.

A 5-way Counter


PRACTICE I

Finite State Machine

- > 정의
 - ✓ FSM 모델은 시스템의 동작을 상태(state)와 상태간의 천이(transition)로 표현한다. FSM은 동작방식에 따라 Moore machine과 Mealy machine으로 구분된다. Moore machine은 출력이 단지 현재 상태에 의해서 결정되는 회로이며, Mealy machine은 현재 상태와 입력에 의해 출력이 결정되는 회로이다.
- > Moore FSM vs. Mealy FSM
 - Moore FSM



✓ Mealy FSM



Finite State Machine


- > Design
 - 1. Drawing the finite state diagram
 - Define states
 - Define inputs
 - Define outputs
 - Draw the diagram
 - 2. Encoding states
 - 3. Coding the module header
 - 4. Coding state registers(flip-flops) sequential circuits
 - 5. Coding combinational circuits

A 5-way Counter (1/6)

- New Project Wizard
 - ✓ Project name : cnt5
 - ✓ Top module name : cnt5
 - ✓ Family & Device: Cyclone V 5CSXFC6D6F31C6(밑에서 6번째)
- Verilog file
 - ✓ Add files : -
 - ✓ New files : cnt5.v tb_cnt5.v

A 5-way Counter (2/6)

- Design a 5-way counter
 - ✓ Increments when input inc is high and
 - ✓ Decrements when inc is low
- Drawing state diagram
 - ✓ Define states
 - zero, one, two, three, four
 - ✓ Define inputs
 - inc
 - ✓ Define output
 - The current state
 - ✓ Draw the diagram



A 5-way Counter (3/6)

> Encoding states

Binary encoding	One-hot encoding
zero $= 3'b000;$	zero = $5'b00001$;
one $= 3'b001;$	one $= 5'b00010;$
two $= 3'b010;$	two = $5'b00100;$
three $= 3'b011;$	three $= 5'b01000;$
four $= 3'b100;$	four = 5'b10000;

Coding module header

A 5-way Counter (4/6)

> Coding sequential circuits

A 5-way Counter (5/6)

> Coding combinational circuits

```
// Combinational circuit part
 always @ (inc or cnt)
 begin
   case({cnt, inc})
   {zero, 1'b0} : next cnt <= four;
   {zero, 1'b1} : next cnt <= one;
   {one, 1'b0} : next cnt <= zero;
   {one, 1'b1} : next cnt <= two;
   {two, 1'b0} : next cnt <= one;
   {two, 1'b1} : next cnt <= three;</pre>
   {three, 1'b0} : next cnt <= two;
   {three, 1'b1} : next cnt <= four;
   {four, 1'b0} : next cnt <= three;</pre>
   {four, 1'b1} : next cnt <= zero;
         : next cnt \le 3'bx;
   default
   endcase
 end
endmodule
```

A 5-way Counter (6/6)


- > Verification
 - ✓ Testbench를 직접 작성 후 검증 후 보고서에 삽입하기 바랍니다.
- > RTL Viewer
 - ✓ 확인 후 보고서에 삽입하기 바랍니다.
- > Flow Summary
 - ✓ 확인 후 보고서에 삽입하기 바랍니다.

An 8-bit loadable shifter

PRACTICE II

Sequential logic

▶ 조합회로는 게이트들로만 이루어졌지만, 순차회로는 게이트 뿐만 아니라, 플립플롭까지 포함하고있어 회로에 저장능력이 있는 회로를 뜻한다. 즉, 순차회로의 출력은 현재의 입력 값과 현재 플립플롭에 저장되어 있는 값에 의해 결정된다.



8-bit Loadable Shifter

- New Project Wizard
 - ✓ Project name : shifter8
 - ✓ Top module name : shifter8
 - ✓ Family & Device: Cyclone V 5CSXFC6D6F31C6(밑에서 6번째)
- Verilog file
 - ✓ Add files : gates.v, mx2.v
 - New files: mx4.v, LSL8.v, LSR8.v, ASR8.v, cc_logic.v, _dff_r.v, _register8_r.v, shifter8.v, tb_shifter8.v

4-to-1 Multiplexer

- ▶ 1-bit 2-to-1 multiplexer를 사용하여 1-bit 4-to-1 multiplexer를 구 현
 - ✓ 구현한 multiplexer를 이용하여 logical shifter, arithmetic shifter를 구현


Select(sel)	Output(y)
2'b00	d0
2'b01	d1
2'b10	d2
2'b11	d3


Instance of mx2

endmodule


Logical Shift Left

- > Logical shift left
 - ✓ Register를 shift amount만큼 왼쪽으로 shift시킨 후, 빈 공간을 0으로 채운다.





Logical Shift Left - Implementation





Instance of 4-to-1 multiplexers

endmodule


Logical Shift Right

- > Logical shift right
 - ✓ Register를 shift amount만큼 오른쪽으로 shift시킨 후, 빈 공간을 0으로 채운다.





Logical Shift Right - Implementation



```
module LSR8(d_in, shamt, d_out);
input [7:0] d_in;
input [1:0] shamt;
output [7:0] d_out;
```

Instance of 4-to-1 multiplexers

endmodule

FSM Design – Drawing the finite state diagram


- > Design
 - ✓ 앞선 FSM 설계 design에 맞추어 8-bit loadable shifter를 설계
 - Drawing the finite state diagram
 - Define states
 - NOP No operation(현재 register의 값을 그대로 출력)
 - LOAD 입력 값을 register에 할당
 - LSL Shift amount만큼 logical shift left를 수행
 - LSR Shift amount만큼 logical shift right를 수행
 - ASR Shift afnount만큼 arithmetic shift right를 수행

FSM Design – Define Inputs/Outputs

- ➤ Design(Cont.)
 - Define inputs
 - reset_n register 값을 0으로 초기화
 - op operation(3-bit)
 - shamt shift amount(2-bit)
 - $d_{in} data in(8-bit)$
 - Define outputs
 - d_out data out(8-bit)

FSM Design – Draw the Diagram

- ➤ Design(Cont.)
 - Draw the diagram



• State 간의 분기는 그린다면 위와 같지만, 실질적으로 입력으로 들어오는 op와 reset_n만으로 결정이 되기 때문에 매우 단순하다.

FSM Design – Encoding States

- ➤ Design(Cont.)
 - ✓ Encoding states
 - Binary encoding을 사용
 - NOP = 3'b000;
 - LOAD = 3'b001;
 - LSL = 3'b010;
 - LSR = 3'b011;
 - ASR = 3'b100;

FSM Design – Coding the Module Header

- Design(Cont.)
 - ✓ Coding the module header
 - ✓ shifter8.v로 저장

8-bits register와 combinational circuit instance

Endmodule

FSM Design – Coding State Registers

- Design(Cont.)
 - ✓ Coding state registers(flip-flops) sequential circuits

```
module _dff_r(clk, reset_n, d, q);
input clk, reset_n, d;
output reg q;

always@(posedge clk or negedge reset_n)
begin
if(reset_n == 0) q <= 1'b0;
else q <= d;
end
endmodule
```

_register8_r.v로 저장

Instance of resettable D FF

endmodule

FSM Design – Coding Combinational Circuits


- Design(Cont.)
 - Coding combinational circuits

```
module cc logic (op, shamt, d in, d out,
                                        always@ (op, shamt, d in, d out,
d next);
                                            d lsl, d lsr, d asr)
        [2:0]
 input
                    op;
                                          begin
 input [1:0] shamt;
                                             case (op)
 input
        [7:0] d in;
                                               Select do_next
 input
        [7:0] d out;
 output reg [7:0]
                   d next;
                                             endcase
                                          end
 wire
             [7:0] d lsl;
             [7:0] d lsr;
 wire
                                        LSL8
 wire
             [7:0]
                    d asr;
                                             Instance of LSL8, LSR8,
                                        LSR8
                                                       ASR8
                 = 3'b000;
                                        ASR8
 parameter NOP
 parameter LOAD
                 = 3'b001;
 parameter LSL
                 = 3'b010;
                                      endmodule
 parameter LSR
                 = 3'b011;
 parameter ASR
                 = 3'b100;
```


Verification

> Testbench


✓ 작성한 module에 대하여 testbench를 작성하여 ModelSim에서 검증 수행




RTL Viewer (1/2)



RTL Viewer (2/2)





Basic Computer Engineering Lab2, p. 30

An 8-bit loadable up/down counter

PRACTICE III

8-bit Loadable Up/Down Counter

- New Project Wizard
 - ✓ Project name : cntr8
 - ✓ Top module name : cntr8
 - ✓ Family & Device: Cyclone V 5CSXFC6D6F31C6(밑에서 6번째)
- Verilog file
 - ✓ Add files: gates.v, fa_v2.v, clb4.v, cla4.v, _dff_r.v
 - ✓ New files : _register3_r.v, cla8.v, os_logic.v, ns_logic.v, cntr8.v, tb_cntr8.v

Carry Look-ahead Adder

- > 8-bit CLA
 - ✓ 이전 실습에서 구현하였던 4-bit CLA를 instance하여 8-bit CLA를 구현
 - ✓ 해당 모듈은 counter에서 값을 증가시키거나 감소하는 데 사용

```
module cla8(a, b, ci, s, co);
input [7:0] a,b;
input ci;
output [7:0] s;
output co;
```

Instance of resettable D FF

endmodule

FSM Design – Drawing the Finite State Diagram


- Design
 - ✓ 앞선 FSM 설계 design에 맞추어 8-bit loadable up/down counter를 설계
 - Drawing the finite state diagram
 - Define states
 - IDLE reset되었을 때, count 값을 0으로 하는 state
 - LOAD 입력 data를 count 값에 할당하는 state
 - INC, INC2 count 값을 증가하기 위한 state
 - inc가 1인 동안 두 state로 서로 이동하며 값을 증가시킨다.
 - DEC, DEC2 count 값을 감소시키기 위한 state
 - inc가 0인 동안 두 state로 서로 이동하며 값을 감소시킨다.

FSM Design – Define Inputs/Outputs

- ➤ Design(Cont.)
 - ✓ Define inputs
 - clk clock
 - reset_n, load, inc control signal
 - $d_{in} data in(8-bit)$
 - ✓ Define outputs
 - d_out data out(8-bit)
 - o_state current state(3-bit, 검증용)
 - ✓ Control signal 우선 순위
 - reset_n >> load >> inc

FSM Design – Draw the Diagram

- > Design(Cont.)
 - Draw the diagram



FSM Design – Encoding States

- > Design(Cont.)
 - Encoding states
 - Binary encoding을 사용

```
IDLE_STATE= 3'b000;
LOAD_STATE= 3'b001;
INC_STATE = 3'b010;
INC2_STATE= 3'b011;
DEC_STATE = 3'b100;
DEC2_STATE= 3'b101;
```

FSM Design – Coding the Module Header

- Design(Cont.)
 - ✓ Coding the module header

Instances of register, next state logic, output logic

endmodule

FSM Design – Coding State Registers


- Design(Cont.)
 - ✓ Coding state registers(flip-flops) sequential circuits

FSM Design – Coding Combinational circuits

- Design(Cont.)
 - Coding combinational circuits
 - Next state logic part와 output logic part 두 부분으로 나누어 구현한다.
 - Next state logic part
 - 입력으로 들어오는 load, inc의 값과 현재 state의 값을 통하여 다음 next state를 계산 한다.
 - Output logic part
 - 현재 state 값을 통하여서 출력될 값을 계산한다.

FSM Design – Next States Logic Part

- > Design(Cont.)
 - ✓ Next state logic part



ns_logic.v로 저장

```
module ns logic(load, inc, state, next state);
              IDLE STATE = 3'b000;
   parameter
              LOAD STATE = 3'b001;
   parameter
              INC STATE
   parameter INC2 STATE = 3'b011;
   parameter DEC STATE = 3'b100;
  parameter DEC2 STATE = 3'b101;
                    load, inc;
   input
                    state;
   input
           [2:0]
   output
           [2:0]
                    next state;
           [2:0]
   reg
                    next state;
  always @ (load, inc, state)
   begin
   case (state)
              Case 구문
   endcase
   end
```

FSM Design – Output Logic Part

- Design(Cont.)
 - ✓ Output logic part
 - 각각의 state에 맞춰 결과 값 (d_out)을 출력시켜야 한다.
 - 8-bit CLA를 2개 instance하여 받은 결과 값(d_inc, d_dec)를 해당하는 state에 할당하여 주어야 한다.


```
module os logic(state, d in, d out);
             IDLE STATE = 3'b000;
  parameter
             LOAD STATE = 3'b001;
  parameter
  parameter INC STATE = 3'b010;
  parameter INC2 STATE = 3'b011;
  parameter DEC STATE = 3'b100;
             DEC2 STATE = 3'b101;
  parameter
  input
         [2:0]
                   state;
  input [7:0] d in;
                  d out;
  output
           [7:0]
          [7:0]
                   d out;
  reg
                   d inc;
  wire
           [7:0]
                   d dec;
           [7:0]
  wire
  always @ (state)
  begin
     case (state)
        IDLE STATE
                   : d out = 8'b00000000;
        LOAD STATE :
        INC STATE
        INC2 STATE
                         ????
        DEC STATE
        DEC2 STATE
        default
     endcase
  end
        Instances of CLA
  cla8
```

endmodule

cla8


Verification


- > Testbench
 - ✓ 작성한 module에 대하여 testbench를 작성하여 ModelSim에서 검증 수행
- > RTL Viewer
 - ✓ 확인 후 레포트에 이에 대하여 정리한다.



- > Flow Summary
 - ✓ 확인 후 레포트에 보고한다.

Waveform





Assignment 6

- Report
 - ✓ 자세한 사항은 lab document 참고
- > Submission
 - ✓ Soft copy
 - 강의 당일 후 1주까지 (delay 2 days : 20% 감점)
 - 실습 미수강은 디지털 논리2 조교 공지에 따름

References

- > Altera Co., <u>www.altera.com/</u>
- > D. M. Harris and S. L. Harris, Digital Design and Computer Architecture, Morgan Kaufmann, 2007
- > 이준환, 디지털논리회로2 강의자료, 광운대학교, 컴퓨터 공학과, 2019

Q&A

THANK YOU