



BÁO CÁO ĐỒ ÁN CUỐI KHÓA

Đề tài PHYSICAL DESIGN FLOW CHO CROC RISC-V SOC TRÊN PDK IHP SG13G2

GVHD: Hoàng Đặng Huỳnh Long

SVTH	LỚP
Hoàng Duy Hường	PD16

Lời cảm ơn

Lời đầu tiên, em xin gửi lời cảm ơn chân thành và sâu sắc nhất đến **anh Hoàng Đặng Huỳnh Long**. Cảm ơn anh đã luôn tận tâm truyền đạt những kiến thức thực chiến quý báu về quy trình Physical Design, kiên nhẫn chỉ dẫn từng bước và định hướng tư duy gỡ lỗi (debug) các bài toán kỹ thuật phức tạp. Sự nhiệt huyết cùng những chia sẻ kinh nghiệm làm nghề đắt giá từ anh chính là nguồn cảm hứng lớn giúp em hoàn thiện trọn vẹn báo cáo này.

Bên cạnh đó, em xin trân trọng cảm ơn **Trung tâm đào tạo thiết kế vi mạch ICTC** đã tạo dựng một môi trường học tập chuyên nghiệp, cung cấp nền tảng thực hành chuẩn công nghiệp và luôn nhiệt tình hỗ trợ, giải đáp kịp thời mọi khó khăn trong suốt khóa học. Những kiến thức bài bản và sự đồng hành chu đáo từ trung tâm là hành trang vững chắc, tiếp thêm cho em sự tự tin trên con đường theo đuổi ngành vi mạch bán dẫn.

Em xin chân thành cảm ơn!

Mục Lục

CHƯƠNG 1: Yêu cầu và các file Input	5
CHƯƠNG 2: FloorPlanning	7
CHƯƠNG 3: Placement	15
CHƯƠNG 4: CTS.....	18
CHƯƠNG 5: Routing	20
CHƯƠNG 6: Kết Luận	28

Danh mục hình ảnh

Hình ảnh 1: Yêu cầu của project.....	5
Hình ảnh 2: File lef.....	5
Hình ảnh 3: File mmc.view	6
Hình ảnh 4: File SDC	6
Hình ảnh 5: log sau khi chạy init_design.....	7
Hình ảnh 6: Utilization report.....	7
Hình ảnh 7: Design sau khi init_design	8
Hình ảnh 8: Design sau khi đặt macro	8
Hình ảnh 9: Lưu ý khi đặt macro	9
Hình ảnh 10: Đặt EndCap vào design.....	9
Hình ảnh 11: Design sau khi có PG mesh.....	10
Hình ảnh 12: Yêu cầu về PG mesh	10
Hình ảnh 13: Khoảng cách PG của metal 4	11
Hình ảnh 14: Khoảng cách PG metal 5.....	11
Hình ảnh 15: khoảng cách PG topmetal 1	12
Hình ảnh 16: khoảng cách PG topmetal 2	12
Hình ảnh 17: Script PG mesh	13
Hình ảnh 18: Add welltap vào design	13
Hình ảnh 19: Timing ở init design	14
Hình ảnh 20: Design sau khi đặt standard cell.....	16
Hình ảnh 21: Utilization sau khi đặt standard cell	16
Hình ảnh 22: Fiming ở placement	17
Hình ảnh 23: CheckPlace các cell sau khi đặt vào design	17
Hình ảnh 24: Clock tree debugger	18
Hình ảnh 25: Lệnh được comment	18
Hình ảnh 26: TimeDesign setup timing ở stage post_CTS	19
Hình ảnh 27: TimeDesign hold ở post_CTS.....	19
Hình ảnh 28: Route ưu tiên metal3 và metal4	20
Hình ảnh 29: Lệnh set bottom metal.....	20
Hình ảnh 30: Lệnh set routing resource.....	21
Hình ảnh 31: Design bị short đa số ở metal 1	21
Hình ảnh 32: Mô tả lỗi short.....	21
Hình ảnh 33: Mô tả lỗi short trên GUI.....	22
Hình ảnh 34: Browser short error	22
Hình ảnh 35: Script fix lỗi short	22
Hình ảnh 36: Đã clean short eror	23
Hình ảnh 37: Error browser ở postRoute	23
Hình ảnh 38: Design sau khi add Filler cell.....	24
Hình ảnh 39: Timing ở PostRoute	24
Hình ảnh 40: Report timing 1 path group reg2reg	25
Hình ảnh 41: Highlight 1 path timing reg2reg.....	26
Hình ảnh 42: Các option khi optDesign.....	27
Hình ảnh 43: Link design hoàn thiện.....	28

CHƯƠNG 1: Yêu cầu và các file Input

1. Yêu cầu của đề tài

- Hoàn thành các file input được cho trong folder “input”
 - Timing gần MET. WNS/TNS dưới -0.030ns/-0.3ns là pass
 - Short DRC ở postRoute dưới 10
 - Utilization ở ninit stage là 58%
 - Tần số là 100MHz. Setup/hold uncertainty là 0.1ns
 - Không giới hạn layer để opt và routing
- Fill-in all input data (Verilog/sdc/tech lef/std-mem lef/lib) given in “input” folder into flow.
 - Timing at postRoute close to met. WNS/TNS under -0.030ns/-0.3ns is PASS.
 - Short at postRoute is under 10 is PASS.
 - Floorplan target core utilization at initial stage is 58% (exclude sram/macro area).
 - Target frequency is 100Mhz (~ period 10ns). Setup/hold uncertainty is 0.1ns.
 - No limit layer for optimize/routing.
 - No required for don't use cell.
 - Only use 2 cpus for your job.
- => If you got any issue (timing/routing), please review your design/timing_path carefully.

Hình ảnh 1: Yêu cầu của project

2. Hoàn thiện các file input

- File lef

```
set init_lef_files {\
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/sg13g2_tech.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/sg13g2_stdcell_weltap.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_2048x64_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_4096x8_c3_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_4096x16_c3_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_64x64_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_1024x16_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_256x48_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_1024x64_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_1024x8_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_256x64_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/RM_IHPSG13_1P_512x64_c2_bm_bist.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/sg13g2_io_notracks.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/sg13g2_io.lef \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lef/bondpad_70x70.lef \
}
```

Hình ảnh 2: File lef

- Croc_mmc.view

```
create_library_set -name sky130_tc\
-timing\
[list /ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_1024x16_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_1024x64_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_1024x8_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_2048x64_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_256x48_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_256x64_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_4096x16_c3_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_4096x8_c3_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_512x64_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/RM_IHPSG13_1P_64x64_c2_bm_bist_typ_1p20V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/sg13g2_io_typ_1p2V_3p3V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/sg13g2_io_typ_1p5V_3p3V_25C.lib \
/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/lib/sg13g2_stdcell_typ_1p20V_25C.lib ]

create_constraint_mode -name func_mode_ideal_wc\
-sdc_files {/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/sdc/constraints.sdc}
create_constraint_mode -name func_mode_ideal_bc\
-sdc_files {/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/sdc/constraints.sdc}
create_constraint_mode -name func_mode_prop\
-sdc_files {/ictc/student_data/duyhuong_0108/fn_prj_here/input_data/sdc/constraints.sdc}
```

Hình ảnh 3: File mmc.view

- File SDC

```
source /ictc/student_data/duyhuong_0108/fn_prj_here/data/user_setting/backup/instances.tcl

#####
## Driving Cells and Loads ##
#####

# As a default, drive multiple GPIO pads and be driven by one.
# accomodate for driving up to 2 74HC pads plus a 5pF trace
set_load [expr 2 * 5.0 + 5.0] [all_outputs]
set_driving_cell [all_inputs] -lib_cell sg13g2_IOPadOut16mA -pin pad

#####
## Input Clocks ##
#####
puts "Clocks..."

# We target 80 MHz
set TCK_SYS 10
create_clock -name clk_sys -period $TCK_SYS [get_ports clk_i]

set TCK_JTG 20.0
create_clock -name clk_jtg -period $TCK_JTG [get_ports jtag_tck_i]

set TCK_RTC 50.0
create_clock -name clk_rtc -period $TCK_RTC [get_ports ref_clk_i]

#####
## Clock Groups & Uncertainties ##
#####

# Define which clocks are asynchronous to each other
# -allow_paths re-activates timing checks between asyncs -> we must constrain CDCs!
set_clock_groups -asynchronous -name clk_groups_async \
    -group {clk_rtc} \
    -group {clk_jtg} \
    -group {clk_sys}

# We set reasonable uncertainties in their transition timing
# and transition (rise/fall) times for all clocks (ns)
set_clock_uncertainty 0.1 -setup [all_clocks]
set_clock_uncertainty 0.1 -hold [all_clocks]
set_clock_transition 0.2 [all_clocks]
```

Hình ảnh 4: File SDC

- Theo yêu cầu thì em đã chỉnh tần số là 100Mhz (10ns) và setup/hold uncertainty là 0.1ns

CHƯƠNG 2: FloorPlanning

Ở stage Floorplanning các công việc cần làm là:

- Define Shape/Calculate Utilization
- Place port
- Place Macro
- Add Physical Cell
- Create PG mesh

+) Sau khi chạy `init_design`

```
*** Summary of all messages that are not suppressed in this session:
Severity  ID                Count  Summary
WARNING  IMPLF-58                22    MACRO '%s' has been found in the databas...
WARNING  IMPLF-61                 1    %d duplicated MACRO definitions have bee...
WARNING  IMPLF-200               28    Pin '%s' in macro '%s' has no ANTENNAGAT...
WARNING  IMPLF-201               16    Pin '%s' in macro '%s' has no ANTENNADIF...
WARNING  IMPFP-3961               1    The techSite '%s' has no related standar...
WARNING  IMPTS-282               28    Cell '%s' is not a level shifter cell bu...
WARNING  IMPEXT-2766              7    The sheet resistance for layer %s is not...
WARNING  IMPEXT-2773              1    The via resistance between layers %s and...
WARNING  IMPEXT-2776              6    The via resistance between layers %s and...
WARNING  IMPVL-129               177   The identifier '%s' in module '%s' is %d...
WARNING  IMPVL-159               186   Pin '%s' of cell '%s' is defined in LEF ...
WARNING  TECHLIB-302             20    No function defined for cell '%s'. The c...
*** Message Summary: 493 warning(s), 0 error(s)
```

Hình ảnh 5: log sau khi chạy `init_design`

- Sử dụng lệnh: ***floorPlan -site CoreSite -d 1640 1640 68 68 68 68*** để chỉnh Uti theo yêu cầu

```
Checking Preroutes.....
No. of regular pre-routes not on tracks : 0

Reporting Utilizations.....

Core utilization = 58.118614
Effective Utilizations
Extracting standard cell pins and blockage .....
**WARN: (IMPTR-2104): Layer M6: Pitch=2280 is less than min width=1640 + min spacing=1640.
**WARN: (IMPTR-2108): For layer M6, the gaps of 649 out of 649 tracks are narrower than 3.280um (space 1.640 + width 1.640).
Type 'man IMPTR-2108' for more detail.
As a result, your trialRoute congestion could be incorrect.
Pin and blockage extraction finished
Extracting macro/IO cell pins and blockage .....
Pin and blockage extraction finished
**Info: (IMPSP-307): Design contains fractional 1 cell.
Average module density = 0.582.
Density for the design = 0.582.
= (stdcell_area 316449 sites (574165 um^2) + block_area 102712 sites (186361 um^2)) / alloc_area 719666 sites (1305762 um^2).
Pin Density = 0.1814.
= total # of pins 130541 / total area 719666.

*** Summary of all messages that are not suppressed in this session:
Severity  ID                Count  Summary
WARNING  IMPFP-7238             2    CORE's corner: %s is NOT on %s, Please ...
WARNING  IMPTR-2104              1    Layer %s: Pitch=%d is less than min widt...
WARNING  IMPTR-2108              1    For layer M%d, the gaps of %d out of %d ...
*** Message Summary: 4 warning(s), 0 error(s)
```

Hình ảnh 6: Utilization report


- Uti đã đạt xấp xỉ 58% như yêu cầu!

- Sau init_design, design đã đúng Uti và đã có các IO Pad




Hình ảnh 7: Design sau khi init_design

- Bước tiếp theo là đặt macro bằng lệnh: `placeInstance`




Hình ảnh 8: Design sau khi đặt macro

- Một vài lưu ý khi em đặt macro Sram đó là phải hướng các pin của Sram lên trên, không xoay xuống dưới vì nó sẽ không tối ưu khi kết nối
- Khoảng cách giữa 2 macro không được xác quá, sẽ bị congestion khi route
- Em cách lề bên phải một tí để các cell kết nối gần macro có thể tiện lợi hơn khi đặt gần.




Hình ảnh 9: Lưu ý khi đặt macro

- Đặt physical cell (EndCap) vào design




Hình ảnh 10: Đặt EndCap vào design

- Đưa PG mesh vào design




Hình ảnh 11: Design sau khi có PG mesh

- Yêu cầu PG, khoảng cách giữa các Metal của đề tài này được thể hiện theo hình dưới đây




Hình ảnh 12: Yêu cầu về PG mesh

- Khoảng cách giữa VDD và VDD, và khoảng cách giữa VDD và VDD của Metal4




Hình ảnh 13: Khoảng cách PG của metal 4

- Metal 5




Hình ảnh 14: Khoảng cách PG metal 5

- TopMetal 1



Hình ảnh 15: khoảng cách PG topmetal 1

- TopMetal 2



Hình ảnh 16: khoảng cách PG topmetal 2

- Script config các pgmesh

```
setAddStripeMode -reset
setAddStripeMode -stacked_via_top_layer Metal3 -stacked_via_bottom_layer Metal1 -stapling_nets_style side_to_side
addstripe -layer Metal3 -direction vertical -nets {PWR GND} -width 1 -set_to_set_distance 15 -spacing 2 -area {248.16 248.04 1392.0 1392.06}


setAddStripeMode -reset
setAddStripeMode -stacked_via_top_layer Metal4 -stacked_via_bottom_layer Metal3 -stapling_nets_style side_to_side
addstripe -layer Metal4 -direction horizontal -nets {PWR GND} -width 1 -set_to_set_distance 30 -spacing 2 -area {248.16 248.04 1392.0 1392.06}

setAddStripeMode -stacked_via_top_layer Metal5 -stacked_via_bottom_layer Metal4 -stapling_nets_style side_to_side
addstripe -layer Metal5 -direction vertical -nets {PWR GND} -width 1 -set_to_set_distance 15 -spacing 2 -area {248.16 248.04 1392.0 1392.06}
# editDelete -type Special -use POWER -layer {TopMetal1 TopMetal2}
setAddStripeMode -stacked_via_top_layer TopMetal1 -stacked_via_bottom_layer Metal5 -stapling_nets_style side_to_side
addstripe -layer TopMetal1 -direction horizontal -nets {PWR GND} -width 4 -set_to_set_distance 30 -spacing 4 -area {248.16 248.04 1392.0 1392.06}

setAddStripeMode -stacked_via_top_layer TopMetal2 -stacked_via_bottom_layer TopMetal1 -stapling_nets_style side_to_side
addstripe -layer TopMetal2 -direction vertical -nets {PWR GND} -width 4 -set_to_set_distance 30 -spacing 4
```

Hình ảnh 17: Script PG mesh

- Sử dụng option -area để có thể giới hạn PG mesh trong vùng corebox của design
- Add physical cell (WellTap) vào design



Hình ảnh 18: Add welltap vào design

- Timing ở init design

```

-----
timeDesign Summary
-----

Setup views included:
func_view_wc

+-----+-----+-----+-----+
| Setup mode | all | reg2reg | default |
+-----+-----+-----+-----+
| WNS (ns): | -5.108 | -5.108 | -4.343 |
| TNS (ns): | -7780.9 | -7763.3 | -17.631 |
| Violating Paths: | 2697 | 2663 | 34 |
| All Paths: | 10659 | 10369 | 299 |
+-----+-----+-----+-----+

Density: 54.159%

-----
Set Using Default Delay Limit as 1000.
Resetting back High Fanout Nets as non-ideal
Set Default Net Delay as 1000 ps.
Set Default Net Load as 0.5 pF.
Reported timing to dir ./timingReports
Total CPU time: 19.83 sec
Total Real time: 8.0 sec
Total Memory Usage: 1767.492188 Mbytes
0
    
```

Hình ảnh 19: Timing ở init design

- Ở giai đoạn này không quan tâm đến timing!

CHƯƠNG 3: Placement

Các công việc ở bước Placement này gồm:

- Global Placement
 - Optimization
 - Legalize Placement
 - Detailed Placement
 - Final Optimization
-
- Trước khi vào đặt cell thì em đã đọc một vài config và em đã chỉnh sửa trong common setting

```
# set cpu usage
setMultiCpuUsage -localCpu $env(CPU_NUM)
##--- Set user grids
setPreference ConstraintUserXGrid 0.1
setPreference ConstraintUserXOffset 0.1
setPreference ConstraintUserYGrid 0.1
setPreference ConstraintUserYOffset 0.1
setPreference SnapAllCorners 1
#Timing global setting
setAnalysisMode -analysisType onchipvariation
set_interactive_constraint_modes [all_constraint_modes -active]
#set_propagated_clock [all_clocks]

set_max_fanout 32 [current_design]
set_max_transition 0.5 [current_design] ;# 0.25


setExtractRCMode -layerIndependent 1
setExtractRCMode -defViaCap true

#####
### Process ###
#####
setDesignMode -reset -congEffort
setDesignMode -flowEffort standard -process 130
#setDesignMode -process 130

#setDesignMode -topRoutingLayer Metal5
setDesignMode -topRoutingLayer TopMetal1
setDesignMode -bottomRoutingLayer Metal2
```

- Comment dòng `set_propagated_clock [all_clocks]` Do ở giai đoạn placement chưa có clock thực tế nên chưa sử dụng dòng này
- Mở thêm routing resource khi place cell, topRouting layer cho lên Topmetal1

- Design sau khi chạy place_opt_design



Hình ảnh 20: Design sau khi đặt standard cell

- Utilization sau khi đặt standard cell vào design là 67.48 %

```
Core utilization = 67.478601
Effective Utilizations
**Info: (IMPSP-307): Design contains fractional 1 cell.
Average module density = 0.606.
Density for the design = 0.606.
= stdcell_area 354096 sites (642472 um^2) / alloc_area 584292 sites (1060139 um^2).
Pin Density = 0.2122.
= total # of pins 152699 / total area 719666.

*** Summary of all messages that are not suppressed in this session:
Severity ID Count Summary
WARNING IMPFP-7238 2 CORE's corner: %s is NOT on %s, Please ...
WARNING IMPFP-10013 4 Halo should be created around block %s a...
*** Message Summary: 6 warning(s), 0 error(s)
```

Hình ảnh 21: Utilization sau khi đặt standard cell

- Timing của design ở giai đoạn placement sau khi Optdesign

```
-----
timeDesign Summary
-----
Setup views included:
func_view_wc
```

Setup mode	all	reg2reg	in2reg	reg2out	in2out	default	mem2reg	reg2mem
WNS (ns):	-0.851	-0.006	-0.569	-0.851	N/A	6.817	0.003	0.793
TNS (ns):	-15.884	-0.008	-14.239	-1.637	N/A	0.000	0.000	0.000
Violating Paths:	36	2	32	2	N/A	0	0	0
All Paths:	10633	10066	261	35	N/A	2	1265	278

DRVs	Real		Total
	Nr nets(terms)	Worst Vio	Nr nets(terms)
max_cap	128 (128)	-0.121	169 (169)
max_tran	0 (0)	0.000	40 (89)
max_fanout	1654 (1654)	-64	1657 (1657)
max_length	0 (0)	0	0 (0)

```

Density: 60.603%
Routing Overflow: 0.02% H and 1.98% V
-----
Reported timing to dir ./timingReports
Total CPU time: 20.0 sec
Total Real time: 6.0 sec
Total Memory Usage: 2071.15625 Mbytes
0

```

Hình ảnh 22: Fiming ở placement

- Có thể thấy timing đã gần đạt, có thể xuống stage tiếp theo là CTS
- Dùng lệnh **checkPlace** để kiểm tra xem legalize các cell có hợp lý không

```

innovus 4> checkPlace
**Info: (IMPSP-307): Design contains fractional 1 cell.
Begin checking placement ... (start mem=1320.3M, init mem=1345.0M)
Pre-route DRC Violation:      226
*info: Placed = 51833          (Fixed = 8090)
*info: Unplaced = 0
Placement Density:60.60%(642472/1060139)
Placement Density (including fixed std cells):61.23%(659717/1077385)
Finished checkPlace (total: cpu=0:00:01.5, real=0:00:02.0; vio checks: cpu=0:00:01.1, real=0:00:01.0; mem=1359.0M)
1
innovus 5> win

```


Hình ảnh 23: CheckPlace các cell sau khi đặt vào design

- Theo log trên thì các cell không có lỗi legal, không có Overlap, có pre-Route DRC nhưng có thể bỏ qua lỗi này.

CHƯƠNG 4: CTS

Các bước quan trọng ở stage CTS

- Build clock tree
- Optimization latency and Skew
- Để có thể quan sát một cách tổng quan clock tree của design thì ta có thể vào Clock tree debugger



Hình ảnh 24: Clock tree debugger

- Theo hình 24 ta có thể thấy được có 3 source clock: Clock sys, clock JTG, clock RTC, nhưng clock RTC không dùng nên chỉ có 2 source chính là clock sys là đa số và clock JTG nông hơn và ít hơn.
- Trong Script 03_CTS, em đã comment đi dòng ignore CLK instance, lệnh này có thể hiểu tool vẫn connect đến instance đó nhưng không tối ưu timing để fix path đó

```
set_ccopt_property insertion_delay -pin i_croc_soc/i_croc/i_gpio/i_reg_file_reg_q_188__reg/CLK 0.150
#set_ccopt_property sink_type -pin i_croc_soc/i_croc/i_gpio/i_reg_file_new_reg_251__reg/CLK ignore
```

Hình ảnh 25: Lệnh được comment

- Sau khi chạy script và optDesign -postCTS và optDesign -postCTS -incr thì timing đã gần đạt cả hold lẫn setup, có thể xuống stage tiếp theo là Routing.

```

timeDesign Summary
-----
Setup views included:
func_view_wc

```

Setup mode	all	reg2reg	in2reg	reg2out	in2out	default	mem2reg	reg2mem
WNS (ns):	-0.840	-0.043	-0.443	-0.840	N/A	6.818	0.013	1.023
TNS (ns):	-13.842	-1.502	-10.687	-1.653	N/A	0.000	0.000	0.000
Violating Paths:	171	137	32	2	N/A	0	0	0
All Paths:	10625	10058	261	35	N/A	2	1265	278

DRVs	Real		Total
	Nr nets(terms)	Worst Vio	Nr nets(terms)
max_cap	128 (128)	-0.126	167 (167)
max_tran	0 (0)	0.000	43 (158)
max_fanout	18 (18)	-15	192 (192)
max_length	0 (0)	0	0 (0)

```

Density: 67.122%
Routing Overflow: 0.05% H and 5.87% V
-----
Reported timing to dir ./timingReports
Total CPU time: 17.28 sec
Total Real time: 17.0 sec
Total Memory Usage: 1420.414062 Mbytes

```

Hình ảnh 26: TimeDesign setup timing ở stage post_CTS

```

timeDesign Summary
-----
Hold views included:
func_view_bc

```

Hold mode	all	reg2reg	in2reg	reg2out	in2out	default	mem2reg	reg2mem
WNS (ns):	0.002	0.064	1.107	2.185	N/A	0.000	2.350	0.002
TNS (ns):	0.000	0.000	0.000	0.000	N/A	0.000	0.000	0.000
Violating Paths:	0	0	0	0	N/A	0	0	0
All Paths:	10405	10058	43	35	N/A	0	1265	278


```

Density: 67.122%
Routing Overflow: 0.05% H and 5.87% V
-----
Reported timing to dir ./timingReports
Total CPU time: 17.15 sec
Total Real time: 17.0 sec
Total Memory Usage: 1346.789062 Mbytes
0

```

Hình ảnh 27: TimeDesign hold ở post_CTS

CHƯƠNG 5: Routing

Các bước quan trọng ở routing

- Global Routing
 - Track Assignment
 - Detail Routing
 - Search and Repair
- Ở bước này khi source script 05_route và 06_route_opt, tool sẽ tiến hành route design bằng các lớp metal thật, và sẽ có delay RC thật nên sẽ tăng thêm delay ở bước này so với CTS.
 - Ở 05_route em đã tùy chỉnh vài dòng lệnh để có thể tối ưu timing, sau khi chạy nhiều lần timing ở post_Route khá tệ, khi freeDesign em thấy design chỉ ưu tiên việc route cho metal 3 và metal 4

```
Free PS0.
Cleaning up the current multi-corner RC extraction setup.
-coupled false
-defViaCap false
-engine preRoute
-enable_high_fanout false
-SIAware false
AAE DB initialization (MEM=7112.06 CPU=0:00:00.0 REAL=0:00:00.0)
-routeBottomPreferredLayer 3
-routeTopPreferredLayer 4
Set DBUPerIGU to 1000.
Set net toggle Scale Factor to 1.00
Set Shrink Factor to 1.00000
Set net toggle Scale Factor to 1.00
Set Shrink Factor to 1.00000
Set net toggle Scale Factor to 1.00
Set Shrink Factor to 1.00000

*** Memory Usage v#1 (Current mem = 6754.496M, initial mem = 273.906M) ***
```

Hình ảnh 28: Route ưu tiên metal3 và metal4

- Em tìm thấy lệnh set bottom metal là default

```
setNanoRouteMode -quiet -routeWithSiPostRouteFix 0
setNanoRouteMode -quiet -drouteStartIteration default

setNanoRouteMode -quiet -routeBottomRoutingLayer default
```


Hình ảnh 29: Lệnh set bottom metal

- Và ở phiên bản tool này em tìm lệnh set Top metal routing thì **setNanoRouteMode** không có nên em đã dùng cách khác là set toàn bộ design là dùng lệnh **setDesingMode** và nâng routing resource lên, top là metal 5 và bottom là metal 2

```
setDesignMode -topRoutingLayer 5
setDesignMode -bottomRoutingLayer 2
```


Hình ảnh 30: Lệnh set routing resource

- Sau đó chạy liên tiếp 2 script 05_route và 06_route_opt, timing đã cải thiện đáng kể, nhưng vẫn đề em gặp phải là short khá nhiều ở metal 1




Hình ảnh 31: Design bi short đa số ở metal 1

- Đọc error script thì thấy short giữa wire net và pin cell




Hình ảnh 32: Mô tả lỗi short



Hình ảnh 33: Mô tả lỗi short trên GUI

- Lỗi short này là xuất hiện nhiều là do mật độ cell đặt quá sát nhau ở một vài vùng, nên mật độ khá cao.
- Nếu lỗi short giữa các metal thì em có thể fix thủ công được nhưng lỗi này đến tận hàng trăm nên không thể fix thủ công được



Hình ảnh 34: Browser short error

- Nên em đã viết một đoạn script nhỏ sử dụng phương pháp instance padding cell để fix lỗi này, phương pháp này tạo một khoảng không gian nhỏ cho 2 bên của cell để bớt congestion để tạo khoảng trống khi route.

```
set list_inst [dbget [dbQuery -areas [dbget [dbget top.markers.subType Metal_Short -p].box] -objType inst].name]
foreach inst $list_inst {
    specifyInstPad $inst -right 2 -left 2
}
```

Hình ảnh 35: Script fix lỗi short

- Set một list inst lấy marker loại short metal, lấy tên của list đó, chạy **foreach** list inst đó và insert thêm padding dùng lệnh **specifyInstPad** trái và phải 2site/grid.

Lưu ý lệnh này không tự đặt lại các cell, nó chỉ set constrain, chúng ta phải *refinePlace* và *ecoRoute* lại!

- Sau khi *ecoRoute* và *verify_drc -limit 0* thì short đã hết!

```

VERIFY DRC ..... Thread : 7 finished.

Verification Complete : 4711 Viols.

Violation Summary By Layer and Type:


           MetSpc  Totals
Metal1    4711    4711
Totals    4711    4711

*** End Verify DRC (CPU: 0:00:19.9  ELAPSED TIME: 3.00  MEM:

1
innovus 258> win
innovus 259> 
4 items | 1 item selected | 131 bytes |


```

Hình ảnh 36: Đã clean short error



Hình ảnh 37: Error browser ở postRoute

- Các lỗi còn lại như checkDieCoreOnGrid, Antenna DanglingWire,... Giảng viên đã đề cập có thể bỏ qua lỗi này!
- Bước cuối cùng sau khi route là add Physical cell (Filler cell) và xuất GDSII



Hình ảnh 38: Design sau khi add Filler cell

- Timing sau khi optDesign ở postRoute

```

-----
optDesign Final SI Timing Summary
-----
Setup views included:
func_view_wc
Hold views included:
func_view_bc
  
```

Setup mode	all	reg2reg	in2reg	reg2out	in2out	default	mem2reg	reg2mem
WNS (ns):	-0.793	0.002	0.364	-0.793	N/A	6.818	0.276	1.288
TNS (ns):	-1.188	0.000	0.000	-1.188	N/A	0.000	0.000	0.000
Violating Paths:	2	0	0	2	N/A	0	0	0
All Paths:	10625	10058	261	35	N/A	2	1265	278

Hold mode	all	reg2reg	in2reg	reg2out	in2out	default	mem2reg	reg2mem
WNS (ns):	0.004	0.053	1.197	2.114	N/A	0.000	2.247	0.004
TNS (ns):	0.000	0.000	0.000	0.000	N/A	0.000	0.000	0.000
Violating Paths:	0	0	0	0	N/A	0	0	0
All Paths:	10405	10058	43	35	N/A	0	1265	278

DRVs	Real		Total	
	Nr nets(terms)	Worst Vio	Nr nets(terms)	
max_cap	128 (128)	-0.064	167 (167)	
max_tran	0 (0)	0.000	41 (92)	
max_fanout	18 (18)	-15	192 (192)	
max_length	0 (0)	0	0 (0)	

Density: 67.194%
Total number of glitch violations: 0

Hình ảnh 39: Timing ở PostRoute


- Có thể thấy trong bảng TimeDesign thì timing đã Met ở các path internal chính là reg2reg, mem2reg và reg2mem ở setup timing, còn hold timing thì Met all path.

```
#####
Path 1: MET Setup Check with Pin i_croc_soc/i_croc/i_timer/counter_hi_i_target_
reached_o_reg/CLK
Endpoint: i_croc_soc/i_croc/i_timer/counter_hi_i_target_reached_o_reg/D
(^) checked with leading edge of 'clk_sys'
Beginpoint: i_croc_soc/i_croc/i_core_wrap/i_ibex_id_stage_i_controller_i_instr_
i_21_reg/Q (^) triggered by leading edge of 'clk_sys'
Path Groups: {reg2reg}
Analysis.View: func_view_wc
Other End Arrival Time -0.100
+ Setup 0.157
+ Phase Shift 10.000
+ CDDR Adjustment 0.017
- Uncertainty 0.100
= Required Time 9.660
Arrival Time 0.658
= Slack Time 0.002
Clock Rise Edge 0.000
+ Clock Network Latency (Prop) -0.123
= Beginpoint Arrival Time -0.123
```

Pin	Cell	Fanout	Load	Slew	Delay	Arrival Time	Pin Location
i_croc_soc/i_croc/i_core_wrap/i_ibex_id_stage_i_co ntroller_i_instr_i_21_reg/CLK		32	0.177	0.296		-0.123	(873.60, 911.22)
i_croc_soc/i_croc/i_core_wrap/i_ibex_id_stage_i_co ntroller_i_instr_i_21_reg/Q	sg13g2_dfrbp_1	1	0.012	0.091	0.470	0.347	(883.20, 910.38)
i_croc_soc/i_croc/i_core_wrap/ictc_postCTS_holdFE_ RC_14844_0/Y	sg13g2_inv_4	2	0.049	0.078	0.107	0.454	(888.48, 910.38)
i_croc_soc/i_croc/i_core_wrap/ictc_postCTS_holdFE_ OCPC20712_i_ibex_id_stage_i_controller_i_instr_i_2 1/Y	sg13g2_inv_16	4	0.105	0.067	0.068	0.522	(893.28, 911.64)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/_5005_/Y	sg13g2_nor2b_2	10	0.099	0.648	0.705	1.226	(913.92, 1165.74)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/_5006_/X	sg13g2_buf_1	1	0.011	0.099	0.321	1.547	(1126.29, 1233.70)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/ictc_postCTS_holdFE_OCPC15499_1932/Y	sg13g2_inv_4	4	0.049	0.085	0.108	1.655	(1127.52, 1233.78)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/ictc_postCTS_holdFE_OCPC19551_1932/Y	sg13g2_inv_4	2	0.017	0.049	0.070	1.725	(1173.60, 1241.34)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/ictc_preCTS_FE_RC_8703_0/Y	sg13g2_a21oi_2	1	0.004	0.061	0.081	1.806	(1204.32, 1248.48)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/_5228_/Y	sg13g2_o21ai_1	1	0.004	0.122	0.139	1.946	(1205.28, 1256.46)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/_5229_/Y	sg13g2_nand2_1	1	0.007	0.100	0.131	2.076	(1212.00, 1251.00)
i_croc_soc/i_croc/i_core_wrap/i_ibex_register_file _i/ictc_preCTS_FE_RC_238_0/Y	sg13g2_nand2_2	1	0.017	0.079	0.100	2.177	(1221.60, 1259.82)
i_croc_soc/i_croc/i_core_wrap/ictc_postCTS_holdFE_ RC_14844_0/Y	sg13g2_buf_16	2	0.095	0.065	0.145	2.322	(1205.64, 1259.02)

Hình ảnh 40: Report timing 1 path group reg2reg

- Từ một path mẫu này ta có thể thấy được $T = 10\text{ns}$ ($F = 100\text{MHz}$) và Uncetainty = 0.1 đúng như yêu cầu



Hình ảnh 41: Highlight 1 path timing reg2reg

- Khi optDesign ở các bước, tool chỉ được phép dùng cell cao nhất là *inv_8* và *buf_8*, nên khi chạy optDesign tool không opt hết cỡ, các cell như *inv_16* và *buf_16* không được dùng, check bằng cách chạy lệnh này.

```
dbGet [dbGet head.libCells.name sg13g2_buf_16 -p].dontUse
```

- Do các cell này có công suất lớn nên xuống stage dưới nếu timing chưa MET thì chưa được dùng, nên khi optDesign ở place_opt và Route, timing của em khó MET nên em đã dùng loại cell này.
- Để dùng 2 cell này thì em đã set dontUse false

```
setDontUse sg13g2_buf_16 false
```

```
setDontUse sg13g2_inv_16 false
```

- Đây có thể là hạn chế của em khi dùng 2 loại cell tốn nhiều công suất để có thể đạt timing ở postRoute.
- Khi optDesign em có sử dụng vài option của setOptMode như bên dưới

```
setOptMode -effort high
setOptMode -setupTargetSlack 0.0
setOptMode -usefulSkew true
setOptMode -usefulSkewPostRoute true
#setOptMode -usefulSkewCCOpt standard

setPathGroupOptions reg2mem -effortLevel low
setPathGroupOptions reg2reg \
    -late \
    -effortLevel high \
    -targetSlack 0.05 \
    -weight 5

#setPathGroupOptions reg2mem \
    -effortLevel high \
    -targetSlack 0.0 \
    -weight 1

#setPathGroupOptions mem2reg \
    -effortLevel high \
    -targetSlack 0.05 \
    -weight 3

setDontUse sg13g2_inv_16 false
setDontUse sg13g2_buf_16 false

#dbget [dbget head.libCells.name sg13g2_buf_16 -p].dontUse
```

Hình ảnh 42: Các option khi optDesign

- Tùy theo timing mà có thể set path group đã dương khá nhiều xuống effortLevel Low và cho path tệ lên effortLevel high
- Cho phép sử dụng useFulSkew và useFulSkewPostRoute
- Ở design này path reg2reg có khác nhiều path violate nên em đã setOptMode path này kỹ hơn, set targetSlack dương và weight cao để chú trọng fix timing path này nhiều hơn.

CHƯƠNG 6: Kết Luận

1. Kết luận

- Đã hoàn thành các yêu cầu về thông số và timing như $WNS = 0.002$ và $TNS = 0.000$ đối với reg2reg, $WNS/TNS = 0.276/0.000$ đối với mem2reg, $WNS/TNS = 1.288/0.000$ đối với reg2mem. Hold timing đã MET full path
- Các lỗi DRC như short/open đã được fix
- Đã hoàn thành và hiệu sơ bộ flow P&N của PD
- Design được thực thi và hoàn thành version cuối cùng ở đường dẫn dưới đây:

```
bash: cd: Command not found
duyhuong_0108@ictc-eda-be-9-ldap-1:~/fn_prj_here/SAVED/06_route_opt_v5.invs.dat$ pwd
/ictc/student_data/duyhuong_0108/fn_prj_here/SAVED/06_route_opt_v5.invs.dat
duyhuong_0108@ictc-eda-be-9-ldap-1:~/fn_prj_here/SAVED/06_route_opt_v5.invs.dat$
```

Hình ảnh 43: Link design hoàn thiện