

Übungsblatt 9 – 57 Punkte

(Block C2 – insgesamt 90 Punkte)

Bearbeiten ab Samstag, 17. Juni 2023.
Abgabe bis spätestens Freitag, 30. Juni 2023, 23:59 Uhr.

Vorwort: In Übung 8 wurde ein RAM-Baustein in VHDL zu implementiert. Aus Rechnerstrukturen (RS) wissen Sie, dass Speicher ein elementarer Bestandteil von Prozessoren ist. Während dies in RS am Beispiel von RISC V erklärt wird, wird hier die verwandte MIPS-Architektur verwendet. Wir werden uns anschauen, wie diese Prozessorarchitektur schrittweise in VHDL aufgebaut werden kann. Durch ausführliches Testen der einzelnen Komponenten werden wir sicherstellen, dass der Prozessor korrekt arbeitet. Danach werden wir das Prozessor-Design weiter vervollständigen. Wenn Sie die Design-Prinzipien dieses Prozessors verstanden haben, wird es Ihnen leichter fallen, den Aufbau und die Funktionsweise anderer Architekturen zu verstehen.

Mit Ihren bisherigen Erfahrungen in sequentiellen und kombinatorischen Schaltungen, Speichern und komplexeren Bausteinen wie Addierern und Multiplizierern, beherrschen Sie bereits alle notwendigen Grundlagen um diese Übung zu bearbeiten.

Sie müssen mit der begrenzten Zeit die wir im HaPra haben natürlich nicht den ganzen Prozessor selbst implementieren. Stattdessen stellen wir Ihnen den Code für die einzelnen Bausteine zur Verfügung. Ihre Aufgabe in dieser Übung ist es, den Prozessorcode zu verstehen, sicherzustellen, dass alle Komponenten und Funktionen korrekt implementiert wurden und danach mit Ihnen bekannten Bausteinen zu erweitern. In der folgenden Aufgabe werden wir zuerst den MIPS-Datenpfad aufbauen und uns erst später mit der Steuerung beschäftigen.

9.1 MIPS-Datenpfad (20 Punkte)




Abbildung 1: Der MIPS-Registersatz

Der Datenpfad der MIPS-Prozessorarchitektur arbeitet mit 32-Bit Worten und enthält Speicher, einen Registersatz, eine ALU (arithmetic logic unit), Multiplexer und einige weitere einfache Komponenten.

9.1.1 Zustandselemente

Für das Design des Datenpfades (Datapath) fangen wir mit Komponenten an, die den Zustand des Prozessors beschreiben. Dazu gehören die Register. In Abbildung 1 ist der Registersatz dargestellt. Zudem finden Sie in der Vorlage den Ordner *regfile*, in welchem der Registerbaustein implementiert wurde. Hier werden Sie einige Ähnlichkeiten zu dem RAM-Baustein in der letzten Übung feststellen. Bearbeiten Sie zunächst folgende Aufgaben:

- (2 Punkte) Beschreiben Sie den Aufbau des Registerbausteins und erklären Sie, wie Daten gespeichert bzw. gelesen werden.

- b. (2 Punkte) Schreiben Sie eine Testbench für den Registerbaustein und testen Sie diesen, indem Sie zwei verschiedene Werte in zwei verschiedenen Registern speichern und diese danach auslesen.

Ein weiteres Zustandselement ist der Befehlszähler, auch program counter (PC) genannt. Der PC gibt die Adresse der Instruktion aus, die ausgeführt werden soll. In dieser Übung wird der PC als synchrones Flip Flop (FF) das asynchron rücksetzbar ist realisiert. Eine schematische Darstellung des PCs sehen Sie in Abbildung 2, die Implementierung befindet sich im Ordner *syncresff*.

- c. (1 Punkt) Beschreiben Sie die Funktionsweise des PCs und testen Sie den Baustein in einer Testbench.




Abbildung 2: Befehlszähler

9.1.2 Designprozess

Generell ist es im Designprozess ratsam, so wie oben mit den Zustandselementen anzufangen. Die Speicherelemente für die Register und den PC genügen hier vorerst. Eigentlich benötigen wir noch weitere Speicher, unter anderem für Instruktionen und Daten. Die Details dieser Bausteine behandeln wir aber später. Wir nehmen einfach an, dass der *-Baustein (in Abbildung 3) die Ausgabe des PCs in die zu ausführende Instruktion umwandelt.




Abbildung 3: PC, Instruktionsspeicher (*-Baustein), Registersatz und der Baustein zur Vorzeichenerweiterung

Unser nächstes Ziel im Designprozesses ist es, mithilfe von Instruktionen den neuen Zustand des Prozessors ausgängig von dem vorherigen Zustand zu berechnen. Dies erreichen wir, indem wir die Zustandslemente mit kombinatorischen Schaltungen verbinden. Wir müssen sicherstellen, dass unser Prozessor jederzeit die Instruktion korrekt ausführt und dabei den Zustand des Prozessors auch korrekt modifiziert.

9.1.3 Load Word (lw)

Eine der elementarsten MIPS-Instruktionen ist die load word (lw) Instruktion. Die Instruktion load word liest ein Wort aus dem Datenspeicher in ein Register ein. Um die Adresse im Datenspeicher des zu ladenden Wortes zu berechnen, wird der Wert des Registers als Basisadresse genutzt, welches im dem Feld 25:21 der Instruktion spezifiziert ist. Zudem wird noch ein Offset in dem Feld 15:0 angegeben, welcher zu dem Wert im Register addiert wird. Der Offset muss aber vor der Addition erst auf 32 Bit erweitert werden (da es sich um eine 32-Bit CPU handelt). Für die Vorzeichenerweiterung nutzen wir den *signext*-Baustein (siehe Abbildung 3), der im Order *signext* implementiert ist.

- a. (1 Punkt) Beschreiben Sie die Funktionsweise des signext-Bausteins und testen Sie diesen in einer Testbench.

Der signext-Baustein ermöglicht es, den Wert in den 16 niederwertigsten Bits der Instruktion als Offset zu nutzen, den wir zur Basisadresse im dafür spezifizierten Register addieren. Jetzt muss der Prozessor den Offset zu der Basisadresse hinzuaddieren. Zum Addieren nutzen wir eine ALU (arithmetic logic unit), welche auch für andere Operationen zuständig ist. Das Ergebnis der ALU, das die Adresse des zu ladenden Wortes darstellt, wird an den **-Baustein (Datenspeicher) weitergeleitet. In Abbildung 4 ist eine ALU an die Register, an den signext-Baustein und an den Datenspeicher angeschlossen. Die Implementierung der ALU können Sie im Ordner *alu* einsehen.

- b. (2 Punkt) Beschreiben Sie die Funktionsweise der ALU und testen Sie alle Funktionen in einer Testbench.




Abbildung 4: Die ALU wurde an die Register und an den signext-Baustein angeschlossen. Der **-Baustein stellt den Datenspeicher dar.

Wie oben bereits beschrieben, wird das Ergebnis der ALU an den Datenspeicher (**-Baustein) weitergeleitet. Dieser gibt einen Wert aus, welcher an den wd3-Port des Registersatzes angelegt wird. Hierbei wird das Register, in welches das Ergebnis gespeichert werden soll (Bits 20:16 in der Instruktion), an den a3-Port angelegt. Dieser Vorgang ist in Abbildung 5 dargestellt.




Abbildung 5: lw-fähiger MIPS-Prozessor

Die lw-Instruktion kann nun ausgeführt werden. Im normalen Betrieb gibt es für den Prozessor aber fast immer eine nächste Instruktion. Deswegen muss, während die lw-Instruktion ausgeführt wird, der Wert im PC erhöht werden, damit die Adresse der nächsten Instruktion ausgegeben werden kann. Um dies zu ermöglichen, nutzen wir einen Addier-Baustein, der in jedem Zyklus die Zahl 4 zum aktuellen Wert im PC hinzuaddiert. Den Addier-Baustein finden Sie im Ordner *adder* und in Abbildung 6 wurde die Schaltung entsprechend ergänzt. Die Zahl vier muss addiert werden, weil der Instruktionsspeicher Bytes speichert und wir mit einem 32-Bit Prozessor arbeiten.

9.1.4 Store Word (sw)

Die nächste Instruktion, die wir mit unserem Prozessor ausführen wollen, ist store word (sw). Bei der sw-Instruktion geben die fünf Bits 20:16 in der Instruktion das Register an, dessen Inhalt in den **-Baustein gespeichert werden soll.




Abbildung 6: lw-fähiger MIPS-Prozessor mit pcplus4-Schaltung

Die Bits 20:16 werden also an den a2-Port angelegt, wodurch der Inhalt des Registers am rd2-Port ausgegeben und zum Datenspeicher (**) weitergeleitet wird. Die Adresse, an welcher das Wort geschrieben werden sollen, befinden sich dabei im den Register, welches in den Bits 25:21 spezifiziert ist. Der Inhalt dieses Registers wird der ALU direkt übergeben. Der zweite Input der ALU wird durch den Offset angegeben (Bits 15:0). Dieser wird auch hier auf 32-Bit erweitert. Die ALU berechnet dann die entgültige Adresse, an welcher der Wert, der an rd2 ausgegeben wird, gespeichert wird. Die für die sw-Instruktion benötigten Verbindungen im Datenpfad wurden in Abbildung 7 ergänzt.




Abbildung 7: sw-fähiger MIPS-Datenpfad

9.1.5 Register-Typ (R-Typ)

Der Prozessor in Abbildung 7 hat zwar eine ALU, aber bisher haben wir diese nur für das Addieren von Offset und Basisadresse genutzt. Wir wollen aber auch Instruktionen des R-Typs (Register) ausführen, d.h. add, sub, and, or und slt. Dabei werden in der Instruktion zwei Register spezifiziert, auf deren Inhalt die ALU eine der vorhin genannten Operationen ausführt. Um dies zu ermöglichen, müssen wir den Datapath um drei Multiplexer (mux) ergänzen. In Abbildung 8 wählt der regdst-mux aus, aus welchem Feld die Adresse des Registers gewählt werden soll. Der alusrc-mux wählt aus, ob der zweite Operant aus den Registern oder von dem immediate field gewählt werden soll. Der memtoreg-mux wählt aus, ob das Ergebnis der ALU oder jedoch die Ausgabe des **-Bausteins in ein Register geschrieben werden soll (den pcsrc-mux können Sie vorerst ignorieren). Im Ordner *mux* findet ihr eine Implementierung des Multiplexers.

9.1.6 Branch On Equal (beq)

Jetzt erweitern wir das Design so, dass die Branch on Equal (beq) Instruktion ausgeführt werden kann. Hierbei werden die Werte von zwei Registern verglichen. Falls diese gleich sind, dann wird zum PC der Wert im Offset-Feld addiert (bei Ungleichheit geht es mit PC+4 weiter). Vorher muss jedoch der Wert im Offset-Feld auf 32 Bit erweitert und mit 4 multipliziert werden. Das Multiplizieren realisieren wir mit einem Baustein, der die Eingabe um zwei Stellen nach links




Abbildung 8: Mit Multiplexern ergänzter MIPS-Datenpfad

schiebt. In Abbildung 8 (siehe unten, «2 und der Addierer) wurden die Schaltungen ergänzt. Die Implementierung des Schiebebausteins könne Sie im Ordner *s12* finden. Zum Addieren wird der bereits bekannte Addier-Baustein verwendet.

9.1.7 Jump (j)

Bei einer Jump (j) Instruktion nimmt der PC den Wert an, der in den Bits 25:0 spezifiziert ist. Der 26-Bit lange Wert wird vorher um zwei Stellen nach links geschoben. Jetzt fehlen für eine komplette Adresse noch 4 Bit. Diese werden aus den vier höchstwertigsten Bits von dem Wert PC+4 übernommen. Der jump-fähige MIPS-Datenpfad ist in Abbildung 9 dargestellt.

9.1.8 Zusammensetzen des Datenpfades

In der Datei *datapath.vhdl* wurden die Komponenten des Datenpfades bereits zusammengesetzt. Dort finden Sie auch zu jeder Komponente eine Zahl in eckigen Klammern (z.B. [7] für *rf: regfile*). In Abbildung 9 fehlen auch noch die Beschriftungen der Verbindungen.

- (8 Punkte) Tragen Sie die Zahlen in eckigen Klammern in der Datei *datapath.vhdl* an die zugehörigen Komponenten in Abbildung 9 (z.B. eine [7] in die Register File Komponente) ein. Vervollständigen Sie zudem die Beschriftung der Verbindungen in Abbildung 9. Schauen Sie dazu auch in die Datei *datapath.vhdl*. Es wurden z.B. schon *pcplus4*, *writedata*, *zero* und *aluout*, sowie alle Kontrollsignale (außer für Speicher) eingetragen. Es fehlen noch: *pcjump*, *pcnext*, *pcnextbr*, *pcbranch*, *signimm*, *signimmsh*, *srca*, *srcb*, *result*. Tragen Sie diese auch in Abbildung 9 ein.
- (4 Punkt) Erstellen Sie eine Liste der Steuersignale und beschreiben Sie kurz, welchem Zweck diese jeweils dienen.




Abbildung 9: Jump-fähiger MIPS-Datenpfad

9.2 MIPS-Steuerung (27 Punkte)

Jetzt fassen wir den gesamten Datenpfad als einen Baustein auf. In Abbildung 10 ist unser Datenpfad-Baustein dargestellt und Instruktions- und Datenspeicher sind bereits angeschlossen (im Code noch nicht!).

9.2.1 Manuelle Steuerung

Da wir nun alle Komponenten einzeln getestet haben, möchten wir jetzt den gesamten Datenpfad-Baustein testen. Hier überprüfen wir, ob die Komponenten des Prozessors (in *datapath.vhdl*) korrekt zusammengesetzt wurden. Dazu übernehmen wir jetzt die Aufgabe des Steuerelements. In den folgenden Aufgaben sollen Sie eine Testbench für den Datenpfad implementieren. Für diese Tests müssen Sie die einzelnen Bits der Instruktion und die Steuersignale selbst einstellen. Kommentieren Sie Ihre Testbench während der Bearbeitung dieser Aufgaben genau. Dies geschieht in den folgenden Schritten:

- a. (4 Punkte) Suchen Sie sich zwei unterschiedliche Zahlen zwischen eins und zehn aus (Bitte schreiben Sie diese Zahlen in als Kommentar in den Code). Speichern Sie diese zwei Zahlen in zwei verschiedenen Register. Lesen Sie die beiden Werte aus, und überprüfen Sie ob diese korrekt sind.
- b. (4 Punkte) Addieren Sie die beiden Zahlen in den Registern und speichern Sie das Ergebnis in einem dritten Register, welches von den beiden zu addierenden verschieden ist. Lassen Sie sich den Inhalt des dritten Registers ausgeben und überprüfen Sie, ob korrekt addiert wurde.
- c. (4 Punkte) Addieren Sie nun einen Offset (2-10, bitte in den Kommentaren angeben) zu dem Wert, der im dritten Register steht, und speichern Sie das Ergebnis in einem vierten Register. Geben Sie den Inhalt des vierten Registers aus und überprüfen Sie das Ergebnis.
- d. (2 Punkte) Überprüfen Sie, ob jump korrekt ausgeführt wird. Zum Überprüfen können Sie sich dazu die gespeicherten und anliegenden Werte am PC Flip Flop anschauen.
- e. (2 Punkte) Überprüfen Sie, ob beq korrekt ausgeführt wird. Auch hier können Sie zum Überprüfen die gespeicherten und anliegenden Werte am PC Flip Flop anschauen.

9.2.2 Automatisierte Steuerung

Da es schwierig wäre die CPU immer selbst steuern zu müssen, wurden in der Vorlage Steuereinheiten implementiert.

- a. (2 Punkte) Beschreiben Sie die Funktionalität von *aludecoder* und testen Sie diesen Baustein in einer Testbench.
- b. (2 Punkte) Beschreiben Sie die Funktionalität von *maindecoder* und testen Sie diesen Baustein in einer Testbench.
- c. (1 Punkt) Beschreiben Sie die Funktionalität von *controller*.
- d. Studieren Sie die *mips.vhdl* und schreiben Sie eine Testbench. Testen Sie in der Testbench folgende Befehle:
 - (1) (2 Punkte) Nutzen Sie die addi Instruktion, um die gleichen Zahlen wie in 9.2 in die gleichen Register zu speichern. Lesen Sie die Werte zum Überprüfen wieder aus.
 - (2) (2 Punkte) Nutzen Sie die R-type Instruktion, um die Addition der beiden Zahlen auszuführen und in das dritte Register zu schreiben. Lesen Sie den Wert zum Überprüfen aus.
 - (3) (1 Punkt) Testen Sie die jump Instruktion. Zum Überprüfen können Sie sich dazu die gespeicherten und anliegenden Werte am PC Flip Flop anschauen.
 - (4) (1 Punkt) Testen Sie die beq Instruktion. Auch hier können dazu die gespeicherten und anliegenden Werte am PC Flip Flop angeschaut werden.




Abbildung 10: MIPS-Datenpfad mit angeschlossenen Speichern und Steuereingängen

9.3 Anschluss der Speicher (10 Punkte)

Bisher haben wir ohne Daten- und Instruktionsspeicher gearbeitet. In dieser Aufgabe werden wir den MIPS-Prozessor um diese beiden Speicherbausteine erweitern.

- (5 Punkte) Implementieren Sie einen Instruktionsspeicher, der in seinem Speicherfeld Bytes nutzt. Sie können hierzu Ihren RAM-Speicher von Übungsblatt 08 als Vorlage nehmen. Schreiben Sie Ihre 4 Instruktionen hinein und testen Sie den Baustein in einer Testbench. Schließen Sie danach den Speicher an die CPU an und lassen Sie die CPU in einer Testbench die Instruktionen ausführen. Wir nehmen hier einen read-only Instruktionsspeicher an.
- (5 Punkte) Implementieren Sie einen Datenspeicher, der ebenfalls Bytes speichert. Testen Sie die Funktionalität in einer Testbench. Auch hierzu können Sie Ihren RAM-Speicher als Vorlage nehmen. Schließen Sie den Datenspeicher an den Prozessor an und ermöglichen Sie es, Daten zu schreiben und zu lesen (mit sw and lw). Testen Sie das Schreiben und Lesen mit sw und lw Instruktionen in einer Testbench.

Literatur

[1] Harris and Harris, Digital Design and Computer Architecture. Morgan Kaufman Publishers Inc., 2007