

Übungsblatt 5 – 21 Punkte

(Block B1 – insgesamt 68 Punkte)

Bearbeiten ab Samstag, 13. Mai 2023.
Abgabe bis spätestens Freitag, 19. Mai 2023, 23:59 Uhr.

Hinweis: Die Implementierungen in den Aufgabenteilen 5.1 und 5.2 bauen aufeinander auf. Außerdem werden verschiedene der einfachen Gatter die auf Übungsblatt 2 erstellt wurden benötigt.

In der letzten Übung wurden kombinatorische Schaltungen (auch *Schaltnetze* genannt) implementiert und analysiert. Hierbei sollte aufgefallen sein, dass die Ausgabe von kombinatorischen Schaltungen nur von den aktuellen Eingabewerten abhängt und vorherige Eingaben keinen Einfluss auf die Ausgabe haben. Für komplexere Schaltungen, wie endliche Automaten, ist es jedoch notwendig, dass Ausgaben auch von vorherigen Eingaben abhängen können. Damit Prozessoren komplexere Programme effizient ausführen können ist es außerdem nötig, Daten (wie z.B. Variablen) und Anweisungen zwischenspeichern zu können. In dieser Übung lernen Sie mit Latches und Flip-Flops die entsprechenden Basisbausteine kennen.

5.1 Sequentielle Schaltungen (9 Punkte)

In dieser Übung sollen Sie einige *sequentielle Schaltungen* (auch *Schaltwerke* genannt) entwerfen und implementieren. Sequentielle Schaltungen sind komplizierter als kombinatorische Schaltungen, da ihre Ausgabe nicht nur von den aktuellen Eingabewerten sondern auch von vorherigen Eingaben abhängt.

5.1.1 SR-Latch in VHDL

Eine der grundlegendsten sequentiellen Schaltungen ist das *SR-Latch*, dessen Schaltbild und Wahrheitstabelle in Abbildung 1 bzw. in Tabelle 1 dargestellt sind. Die Funktionsweise des SR-Latches kann aus dem Schaltbild und der Wahrheitstabelle abgelesen werden, insgesamt ergeben sich hierbei vier verschiedene Fälle:

- Fall I: $R=1, S=0$

Wenn R den logischen Wert 1 besitzt, wird das NOR-Gatter N_1 die Ausgabe 0 am Ausgang Q erzeugen. Da sowohl Q als auch S den logischen Wert 0 haben, produziert das NOR-Gatter N_2 die Ausgabe 1 am Ausgang \bar{Q} .

- Fall II: $R=0, S=1$

Wenn S den logischen Wert 1 besitzt, wird das NOR-Gatter N_2 die Ausgabe 0 am Ausgang \bar{Q} erzeugen. Da sowohl \bar{Q} als auch R den logischen Wert 0 haben, produziert das NOR-Gatter N_1 die Ausgabe 1 am Ausgang Q .

- Fall III: $R=1, S=1$

Wenn R und S den logischen Wert 1 besitzen, produzieren die NOR-Gatter N_1 und N_2 die Ausgabe 0 an beiden Ausgängen Q und \bar{Q} .

- Fall IV: $R=0, S=0$

Wenn R und S den logischen Wert 0 besitzen, sind die Ausgaben von N_1 und N_2 abhängig von den vorherigen Werten von Q und \bar{Q} , die als Q_{prev} und \bar{Q}_{prev} angegeben sind.

Die Signale S und R des SR-Latches können also verwendet werden, um die Ausgabe Q (und dessen Negation \bar{Q}) zu setzen (*set*) und zu löschen (*reset*). Q wird auf den Wert 0 gesetzt wenn an R der logische Pegel 1 angelegt wird. Wenn an S der logische Pegel 1 angelegt wird, wird Q auf den Wert 1 gesetzt. Ein SR-Latch gleichzeitig setzen und löschen




Abbildung 1: Schaltbild eines SR-Latches.

Fall	S	R	Q	\bar{Q}
IV	0	0	Q_{prev}	\bar{Q}_{prev}
I	0	1	0	1
II	1	0	1	0
III	1	1	0	0

Tabelle 1: Wahrheitstabelle eines SR-Latches.

zu wollen ist nicht sinnvoll, in diesem Fall (wenn also an beiden Eingängen S und R der logische Pegel 1 angelegt wird) befindet sich der Wert 0 an beiden Ausgängen Q und \bar{Q} . Dieser Zustand wird auch *irregulärer Zustand* genannt. Wenn an beiden Eingängen S und R der logische Pegel 0 angelegt wird, speichert das SR-Latch die vorherigen Werte von Q and \bar{Q} , also Q_{prev} und \bar{Q}_{prev} .

Aufgaben:

- (2 Punkte) Sie haben in Übung 2 gelernt, wie man ein Logikgatter baut (z.B. AND, NAND, OR, NOT). Entwerfen Sie mit Hilfe dieser Bausteine ein *SR-Latch* mit Logikgatter gemäß der Wahrheitstabelle 1, indem Sie diesen in VHDL implementieren. Verwenden Sie zur Überprüfung Ihrer Implementierung die vorgegebene Testbench mit allen 4 Eingabe-Kombinationen von S und R (00, 01, 10 und 11).
- (2 Punkte) Für Latches hängt das Verhalten nicht nur von den Eingaben ab, sondern auch von dem vorhergehenden Zustand. Erweitern Sie die Testbench um weitere Eingabe-Kombinationen um das Verhalten des SR Latches zu untersuchen, z.B. indem Sie Eingaben in anderer Reihenfolge ausführen. Beachten Sie dabei besonders die Eingabe 11 die zu dem *irregulärer Zustand* führt, beschreiben Sie wann dieser zu Problemen führt und wie sich dies auf die Simulation bzw auf die Ausgaben in GTKWave auswirkt.
- (1 Punkte) Erklären Sie die Nachteile beziehungsweise allgemeinen Probleme von SR-Latches.

5.1.2 D-Latch in VHDL

Ein weiterer häufiger Latch-Typ ist das *D-Latch*, das im Grunde genommen eine Erweiterung des SR-Latches ist. Wie schon das SR-Latch besitzt das D-Latch zwei Dateneingänge, wenn auch mit anderer Bedeutung: einen Dateneingang D und einen Takteingang CLK (für *clock*). Der Dateneingang D bestimmt den nächsten Ausgabewert des Latches, wohingegen der Takteingang kontrolliert, wann sich die Ausgabe ändern soll. Das Schaltbild und die Wahrheitstabelle sind in Abbildung 2 und Tabelle 2 dargestellt. Unter Zuhilfenahme dieser kann nachvollzogen werden, wie das D-Latch funktioniert:

Wenn an CLK der Logikpegel 0 anliegt, erzeugen die beiden AND-Gatter den Wert 0 an ihren Ausgängen und somit auch an S und R des verwendeten SR-Latches, was bedeutet, dass das D-Latch in diesem Fall die vorherigen Werte Q_{prev} und \bar{Q}_{prev} unabhängig vom an D anliegenden Wert speichert. Wenn an CLK der Logikpegel 1 anliegt, wird der an D anliegende Wert gespeichert.




Abbildung 2: Schaltbild eines D-Latches.

CLK	D	Q	\bar{Q}
0	x	Q_{prev}	\bar{Q}_{prev}
1	0	0	1
1	1	1	0

Tabelle 2: Wahrheitstabelle eines D-Latches.

Aufgaben:

- (2 Punkte) Entwerfen Sie ein *D-Latch* basierend auf der Wahrheitstabelle 2 und implementierten Sie diesen in VHDL. Verwenden Sie dabei einige der von Blatt 2 bekannten Logikgatter und den in Aufgabe 5.1.1 erstellten SR-Latch als Komponenten.

- b. (1 Punkte) Testen Sie Ihre Implementierung mit allen Kombinationen von CLK und D (00, 01, 10 und 11).
- c. (1 Punkte) Erklären Sie den Vorteil des D-Latches im Vergleich zum SR-Latch.

5.2 D-Flip-Flop in VHDL (8 Punkte)

Zusätzlich zu den vorherigen Schaltwerken ist das D-Flip-Flop eine weitere grundlegende sequentielle Schaltung, die in der Lage ist, einen Wert zu speichern. Der Unterschied zwischen dem D-Flip-Flop und dem D-Latch ist, dass der Ausgang Q des D-Latches sich zu jeder Zeit ändern kann (sofern an CLK der logische Pegel 1 anliegt), wohingegen sich beim D-Flip-Flop der Wert am Ausgang Q nur zum Zeitpunkt einer aufsteigenden Taktflanke ändern kann. Zu allen anderen Zeitpunkten wird der Ausgabewert gespeichert.




Abbildung 3: D-Latch Signalverlauf.




Abbildung 4: D-Flip-Flop Signalverlauf.

Um diesen Unterschied besser zu verstehen, ist ein Beispielszenario in den Abbildungen 3 und 4 dargestellt, bei dem der Signalverlauf für ein D-Latch, respektive D-Flip-Flop, gezeigt wird. Wie in Abbildung 3 zu sehen ist, ändert sich die Ausgabe des D-Latches nach 32 ns, weil der Eingabewert von D sich zu diesem Zeitpunkt ändert. Das D-Flip-Flop ändert seine Ausgabe zu diesem Zeitpunkt jedoch nicht, da keine aufsteigende Taktflanke vorliegt. Das D-Flip-Flop kann wie in Abbildung 5 dargestellt aus zwei hintereinandergeschalteten D-Latches mit komplementärem Taktsignal gebaut werden.




Abbildung 5: Schaltbild eines Master-Slave-D-Flip-Flops

Aufgaben:

- a. (1 Punkte) Erklären Sie ausführlich, wie das Master-Slave-D-Flip-Flop in Abbildung 5 funktioniert.
- b. (3 Punkte) Implementieren Sie ein D-Flip-Flop basierend auf der Wahrheitstabelle 3 und testen Sie Ihre Implementierung mit allen unterschiedlichen Kombinationen von CLK und D (00, 01, 10 und 11). Verwenden Sie dazu einige der von Blatt 2 bekannten Logikgatter und das D-Latch aus Aufgabe 5.1.2 als Komponenten.

CLK	D	Q	\bar{Q}
0	x	Q_{prev}	\bar{Q}_{prev}
1	0	0	1
1	1	1	0

Tabelle 3: Wahrheitstabelle eines D -Flip-Flops.

- (1 Punkte) Damit ein Flip-Flop in einen definierten Startzustand gebracht werden kann, muss es ermöglicht werden, dieses zurücksetzen zu können (*Reset*). Erklären Sie den Unterschied zwischen Flip-Flops mit synchronem und asynchronem Reset.
- (2 Punkte) Erweitern Sie das Flip-Flop, das Sie in Aufgabenteil b entworfen haben, um die Funktion eines synchronen Resets. Zeichnen Sie das Schaltbild dieses synchronen und resetbaren Flip-Flops und implementiert es in VHDL.
- (1 Punkte) Testen Sie Ihre Implementierung mit allen Kombinationen von CLK und D (00, 01, 10, 11) und setzen Sie es danach auf den Startzustand (00) zurück.

5.3 JK-Flip-Flop in VHDL (4 Punkte)

Das JK-Flip-Flop ist ein weiterer Baustein, der ähnlich wie das D-Flip-Flop die Daten speichert und getaktet die Ausgabesignale verändern kann. Abbildung 6 zeigt das Schaltbild und die Wahrheitstabelle ist in Tabelle 4 angegeben.




Abbildung 6: Schaltbild eines JK-Flip-Flops

J	K	Q	\bar{Q}
0	0	Q_{prev}	\bar{Q}_{prev}
1	0	1	0
0	1	0	1
1	1	\bar{Q}_{prev}	Q_{prev}

Tabelle 4: Wahrheitstabelle eines JK -Flip-Flops.

Bisher wurden die Schaltungen im HaPra strukturell beschrieben, indem die Komponenten der Schaltung und deren Verbindungen beschrieben wurden. Es ist jedoch ebenfalls möglich, das Verhalten einer Schaltung zu beschreiben. In der beigelegten Datei `jk_flipflop.vhdl` geschieht dies für ein JK-Flip-Flop mit reset.

Aufgaben:

- (1 Punkt) Beschreiben Sie den Unterschied zwischen einem JK-Flipflop und einem D-Flipflop.
- (2 Punkt) Betrachten Sie die beigelegte Implementierung des JK-Flop-Flops und beschreiben Sie die Funktionsweise, um das Verhalten aus der Wahrheitstabelle zu implementieren.
- (1 Punkt) Erstellen Sie eine Testbench und testen Sie jede Kombination aus Eingangssignalen sowie die Reset-Funktion, um die Funktionsweise zu überprüfen.