计算机学院学科基础课

计算机组成原理

单周期数据通路一般性设计方法

高小鹏

北京航空航天大学计算机学院

必需的部件

• PC, NPC, IM

名称	功能	输入	输出	
		NPC[31:2]	PC[31:2]	
PC	指向指令存储器	Clk	PC[31:2] NPC[31:2]	
		Reset		
		Imm[15:0]	PC[31:2]	
NPC	计算下一个PC值	Br		
		Zero		
IM	指令存储器	PC[31:2]	IM[31:0]	

部件描述与HDL建模

■ 示例: PC

4.1.1. 基本描述

PC 模块的主要功能是将 NPC[31:0]的值保存并输出。PC 的各种取值将根据 所执行的指令、外部状态(中断)及处理器控制器的当前状态的不同,由数据通路 其他部件生成。

4.1.2. 模块接口

表 4-1 PC 接口信号定义

信号名	方向	描述
Clk	I	MIPS-C 处理器时钟
Reset	I	复位信号
NextPC[31:0]	I	下一个 PC 值
PCWr	I	PC 写使能
PC[31:0]	О	PC 输出

部件描述与HDL建模

■ 示例: PC

4.1.3. 功能定义

PC 模块的核心是一个寄存器。该寄存器在 PCWr 有效时将 NextPC[31:0]锁存并输出。

表 4-2 PC 功能需求定义

编号	功能名称	功能描述
1	初始化	当 Reset 信号有效后,PC 输出 0xBFC00000。
2	PC 更新	当时钟上升沿到来时,PCWr 有效则将 NPC 写入 PC 内部,并且从 PC 端口输出。

部件描述与HDL建模

■ 示例: PC

```
`timescale 1ns/1ns
17
   module PC( CLK I, Reset I, Addr I, PCWrite I, PC O ) ;
18
                      CLK I; // system clock
19
       input
                         Reset I; // reset signal
       input
20
                        Addr_I; // next PC
PCWrite_I; // write enable
21
       input [31:0]
22
      input
23
       output[31:0]
                           PC O; // PC output
24
25
26
       /* internal reg and wire
                                          // latch the address
27
       reg [31:0] addr;
28
       /* read register */
29
       assign PC 0 = addr;
30
31
       always@ ( posedge CLK I or posedge Reset I )
32
33
       begin
34
           if (Reset I)
               addr <= 'hBFC00000;
35
           else if( PCWrite I )
36
               addr <= Addr I;
37
       end
38
39
   endmodule
```

必需的部件: RF

- RF: 寄存器文件
 - □ 32个寄存器; 0号寄存器永远为0

名称	功能	输入	输出
		RS1[4:0]	RD1[31:0]
		RS2[4:0]	RD2[31:0]
		RD[4:0]	
RF	寄存器文件	WData[31:0]	
		RegWr	
		Clk	
		Reset	

必需的部件: ALU、DM

■ ALU: 各类运算、地址计算

■ DM: 数据存储器

名称	功能	输入	输出
A 1 11	4n /\=\tau \=\tau	A[31:0]	ALU[31:0]
ALU	加/减/或	B[31:0]	
		Ad[31:2]	DM[31:0]
DM	米九十尺 大二 4. 字 므로	WrData[31:0]	
DM	数据存储器	DMWr	
		Clk	

数据通路设计表格

- 表格记录了部件输入端的输入来源
 - □ 忽略控制类信号
 - □ 只保留数据类信号

北人	NDC	DC	RF RF		F	Al	DM	
指令	NPC	PC	IM	WData	RD	Α	В	DM


单指令数据通路构造的一般性方法

- S1: 阅读每条指令→发现所有的新增需求
- S2:对每个新增需求(2种处理方法)
 - □ 合并至已有部件
 - ◆修改已有部件设计描述: {F', I', O'}
 - □ 需要新增部件
 - ◆建立新增部件设计描述: {F, I, O}
- S3: 对每个部件设置输入来源

原则:

- ◆来源相同/相近
- ◆目的相同/相近

ADDU



ADDIU

七人	NPC	DC	10.4		RF	S_EXT		ALU		DM
指令	NPC	PC	IM	WData	RD			Α	В	DM
ADDU		NPC	PC	ALU	IM[15:11]			RF.RD1	RF.RD2	
ADDIU										

31	26	25	21	20 16	15	0
ADDIU				,		1.
001001		rs		rt	1	lunediate
6		5		5		16

Operation:

$$R[rt] \leftarrow R[rs] + sign_ext(imm16)$$

S_EXT: 新增的部件

■ S_EXT: 有符号扩展

名称	功能	输入	输出
S_EXT	将16位补码扩展为32 位补码	Imm[15:0]	S_EXT[31:0]

ADDIU

比人	NDC	DC	15.4		RF	S EXT		ALU		DNA
指令	NPC	PC	IM	WData	RD	3_	EXI	Α	В	DM
ADDU		NPC	PC	ALU	IM[15:11]			RF.RD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[20:16]	IM[5:0]	RF.RD1	S_EXT	

3	31 26	25 21	20	6 15		0
	ADDIU					and High
	001001	rs	17		ımı	mediate
	6	5	5			16

Operation:

$$R[rt] \leftarrow R[rs] + sign_ext(imm16);$$

LW

北人	NDC	PC	IM	RF		C EVT	ALU		DM
指令	NPC	1	IIVI	WData	RD	S_EXT	Α	В	DIVI
ADDU		NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
LW									

	31	26	25	21	20	16	15 0
	LW		basa				officet.
	100011		base		11		offset
١	6		5		5		16

```
vAddr ← sign_extend(offset) + GPR[base]
if vAddr<sub>1..0</sub> ≠ 0<sup>2</sup> then
    SignalException(AddressError)
endif
(pAddr, CCA) ← AddressTranslation (vAddr, DATA, LOAD)
memword← LoadMemory (CCA, WORD, pAddr, vAddr, DATA)
GPR[rt]← memword
```

????

LW

七人	NDC	PC	IM		RF	C EVT	Al	DM	
指令	NPC	1	IIVI	WData	RD	S_EXT	Α	В	DIVI
ADDU		NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
LW									

3	1 26	25 21	20 16	15 0
	LW	basa	***	offset
	100011	base	11	onset
	6	5	5	16

```
vAddr ← sign_extend(offset) + GPR[base]
if vAddr<sub>1..0</sub> ≠ 0<sup>2</sup> then
    SignalException(AddressError)
endif
(pAddr, CCA) ← AddressTranslation (vAddr, DATA, LOAD)
memword← LoadMemory (CCA, WORD, pAddr, vAddr, DATA)
GPR[rt]← memword
```

vAddr: 虚拟地址 全部忽略!

LW: 改写Operation

七人	NDC	DC	10.4		RF	C FVT		ALU		
指令	NPC	PC	IM	WData	RD	S_EXT	Α	В	DM	
ADDU		NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2		
ADDIU		NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT		
LW										


31	. 26	25 21	20 16	15 0
	LW	basa	***	offset
	100011	base	11	onset
	6	5	5	16

LW: 改写Operation

11: A	NDC	DC	IN A		RF		C FVT	Al	_U	D14
指令	NPC	PC	IM	WData	R	D	S_EXT	Α	В	DM
ADDU		NPC	PC	ALU	IM[1	5:11]		PERD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[2	0:16]	IM[15:0]	RF.RD1	S_EXT	
LW		NPC	PC	DM	IM[2	0:16]	IM[15:0]	RF.RD1	S_EXT	
31	26	25	21 2	20	16 15					0
LW 1000		base		rt				offset		
6		5		5				16		
Addr ← memword				+ GPR[l	oase]				\bigwedge	
GPR[rt] PC ← PC		word			RTL					
					R[rt]	←M	EM[R[rs	s]+sign	_ext(in	nm16)]
					PC←	-PC+	4			

SW

北人	NDC	DC	10.4		RF	C EVT	Al	DM	
指令	NPC	PC	IM WData	WData	RD	S_EXT	Α	В	DIVI
ADDU		NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
LW		NPC	PC	DM	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
SW		NPC	PC			IM[15:0]	RF.RD1	S_EXT	RF.RD2



RTL描述

MEM[R[rs]+sign_ext(imm16)] \leftarrow R[rt] PC \leftarrow PC+4

JAL: 跳转并链接

七人	NPC	PC	IM		RF	C EVT	ALU		DM
指令	NPC	PC	IIVI	WData	RD	S_EXT	А	В	DIVI
ADDU		NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
LW		NPC	PC	DM	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
SW		NPC	PC			IM[15:0]	RF.RD1	S_EXT	RF.RD2
JAL									

31 26 25

JAL o00011

instr_index

Operation:

I:
$$GPR[31] \leftarrow PC + 8$$

I+1:PC $\leftarrow PC_{GPRLEN-1...28} \mid \mid instr_index \mid \mid 0^2$

RTL描述

26

 $R[31] \leftarrow PC + 4$

PC ← PC[31:28] || instr_index || 00

JAL: 跳转并链接

北人	NDC	DC	IN A		RF		Al	DM	
指令	NPC	PC	IM	WData	RD	S_EXT	А	В	DIVI
ADDU		NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
LW		NPC	PC	DM	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
SW		NPC	PC			IM[15:0]	RF.RD1	S_EXT	RF.RD2
JAL									

31

PC+4在NPC中已经计算了 需要修改NPC的定义

str_index

26

Operation:

E PC计算方法发生变化 需要修改NPC的定义

| O² | RTL描述

 $R[31] \leftarrow PC + 4$

PC ← PC[31:28] || instr_index || 00

修改: NPC的部件定义、HDL建模

- 需要修改输入: Imm[15:0] → Imm[25:0]
- 需要增加输出: PC4[31:0]
- Br不合适了,用更通用的Op[1:0]代替
 - □ 3个功能,至少需要2位控制信号
 - □ Op: 控制器要根据指令输出对应的编码
- 需要重新修改: npc.v

Op编码	编码含义
00	PC + 4
01	BEQ指令
10	JAL指令
11	未定义

名称	功能	输入	输出
		Imm[25:0]	NPC[31:2]
NPC	1、计算下一个PC值 2、输出PC+4	Op[1:0]	PC4[31:0]
	_ , , , , , , , , , , , , , , , , , , ,	Zero	

JAL: 跳转并链接

北人	NPC	PC	IM		RF	C EVT	Al	LU	DM
指令	NPC	PC	IIVI	WData	RD	S_EXT	А	В	DIVI
ADDU		NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2	
ADDIU		NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
LW		NPC	PC	DM	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
SW		NPC	PC			IM[15:0]	RF.RD1	S_EXT	RF.RD2
JAL	IM[25:0]	NPC.NPC	PC	NPC.PC4	0x1F				

31 26 25 0

JAL 000011

instr_index

Operation:

I:
$$GPR[31] \leftarrow PC + 8$$

I+1:PC \leftarrow PC_{GPRLEN-1..28} || instr_index | 0²

RTL描述

 $R[31] \leftarrow PC + 4$

PC ← PC[31:28] || instr_index || 00

多指令数据通路合并

指令	NPC	PC	IM	RF		C EVT	ALU		DM
				WData	RD	S_EXT	Α	В	DM
ADDU		NPC.NPC	PC	ALU	IM[15:11]		RF.RD1	RF.RD2	
ADDIU		NPC.NPC	PC	ALU	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
LW		NPC.NPC	PC	DM	IM[20:16]	IM[15:0]	RF.RD1	S_EXT	
SW		NPC.NPC	PC			IM[15:0]	RF.RD1	S_EXT	RF.RD2
JAL	IM[25:0]	NPC.NPC	PC	NPC.PC4	0x1F				
合并	IM[25:0]	NPC.NPC	PC	·	IM[15:11] IM[20:16] 0x1F	IM[15:0]	RF.RD1	RF.RD2 S_EXT	RF.RD2

- 合并: 垂直方向归并, 去除相同项
- 增加MUX: 输入源多余1个的需设置MUX
 - □ 需要MUX部件描述及HDL建模
 - □ MUX控制信号由控制器产生

数据通路设计的一般性方法

单指令数 据通路构 造

```
for each 指令
    for each 新增需求
        case 可以合并至已有部件:
            修改部件设计描述、HDL建模: {F', I', O'}
        case 需要新增部件:
        建立新部件设计描述、HDL建模: {F, I, O}
        增加新部件
```

多数据通 路综合 按垂直方向合并数据通路,并去除相同项 for each 输入来源多余1个的输入端 部署1个MUX(MUX的输入规模为输入来源数) MUX设计定义、HDL建模

系统实现

■ HDL建模: 连接所有的部件及所有的MUX

for each 部件

设置输入来源

数据通路设计的一般性方法

固定复杂度 (单指令,对 每条指令理 解正确)


```
for each 指令
  for each 新增需求
    case 可以合并至已有部件:
       修改部件设计描述、HDL建模: {F', I', O'}
    case 需要新增部件:
       建立新部件设计描述、HDL建模: {F, I, O}
       增加新部件
  for each 部件
    设置输入来源
```

极低复杂度

按垂直方向合并数据通路,并去除相同项 for each 输入来源多余1个的输入端 部署1个MUX(MUX的输入规模为输入来源数) MUX设计定义、HDL建模

较低复杂度_HDL建模:连接所有的部件及所有的MUX

数据通路设计的一般性方法



VerilogHDL工程注意事项

- 文件层次清晰
- 文件名易懂
- 模块名易懂
- 端口命名易懂
- 要有注释

