Project7 VerilogHDL 开发多周期处理器(支持乘除法)

V1.0@2014.01.31

高小鹏

一、 设计说明


- 1. 处理器应支持 MIPS-C4 指令集。
 - a) MIPS-C4 几乎覆盖了常见的整数运算指令、存储指令、分支指令和跳转 指令。
 - b) MIPS-C4={ LB、LBU、LH、LHU、LW、SB、SH、SW、ADD、ADDU、SUB、SUBU、MULT、MULTU、DIV、DIVU、SLL、SRL、SRA、SLLV、SRLV、SRAV、AND、OR、XOR、NOR、ADDI、ADDIU、ANDI、ORI、XORI、LUI、SLTI、SLTIU、BEQ、BNE、BLEZ、BGTZ、BLTZ、BGEZ、J、JAL、JALR、JR、MFHI、MFLO、MTHI、MTLO }。
- 2. 所有运算类指令均可以不支持溢出。
- 3. 所有指令均可以不支持异常。
- 4. 处理器为多周期设计。

二、 乘除法要求

- 5. 2本教材均有讨论乘除运算,建议你能够认真自学。
- 6. 对于乘除法,本 project 强调的是系统结构的一致性,即要求乘除法部件内部 必须有 2 个寄存器(HI 和 LO),并支持 MULT、MULTU、DIV、DIV、MFHI、 MFLO、MTHI、MTLO 指令。
 - a) 本 project 不关心你是如何乘除法运算细节的,即无论你是学习算法后自 主开发还是二次集成已开发乘除法模块均可以。
 - b) 你可以在互联网上搜索乘除法运算的 HDL 代码。 http://opencores.org/projects是一个不错的网站。
- 7. 乘除法可以有 2 种实现方式,一种是纯组合逻辑,一种是时序逻辑。你可以 选择任意一种实现方式。
- 8. 如果你采用了时序逻辑实现方式,则必须注意的是这个运算肯定不可能在1

条指令的执行时间里完成了。因此:

- a) 需要为乘除模块提供一个 Ready 信号以便 MFHI 和 MFLO 指令能读出正确的数据。
- b) 状态机中关于 MFHI 和 MFLO 指令的执行分支需要判断 Ready 信号。设计参考如下:




- 9. 注意乘除法运算需要考虑符号,例如-7除以2,则商为-3,余数为-1。
- 10. 由于只有1个入口地址,因此只要求支持中断。

三、 数据通路与控制器

- 11. 多周期处理器由 datapath(数据通路)和 controller(控制器)组成。
 - a) 数据通路应至少包括如下 module: PC(程序计数器)、NPC(NextPC 计算单元)、GPR (通用寄存器组,也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)、乘除单元等。
- 12. Figure1 为供你参考的数据通路架构图。
 - a) 该图更多的是让你对所要设计的多周期处理器的数据通路有所认识,无法保证该设计是 100% 正确和合理的。
 - b) 乘除部件必须独立设计,不能合并在 ALU 中。
 - c) 如果你做了比较大的调整,请注意务必不要与要求 14 矛盾。

批注 [gxp1]: 为新增部件



Figurel 多周期数据通路(供参考)

- 13. 多周期数据通路应<mark>必须包括</mark>PC、NPC、IM、DM 这 4个独立模块。其中:
 - a) IM: 容量为 4KB(32bit×1024 字)。
 - b) DM: 容量为 8KB(32bit×2048 字)。
- 14. 层次及模块实例化命名必须满足下列要求:
 - a) 本 project 的顶层设计文件命名: mips.v。
 - b) PC 必须被实例化命名: U_PC。下面代码为示例。

pc U_PC (...) ; // 实例化 PC (程序计数器)

- c) 指令存储器必须被实例化命名: U_IM。
- d) 数据存储器必须被实例化命名: U_DM。
- e) 寄存器文件必须被实例化命名: U_RF。
- 15. 关于工程化方法、模块化与可读性、PC 初始值等建议请参考 Project6,这里不再赘述。

四、 模块定义【WORD】

16. 本部分要求与 Project6 完全相同,请参考之。

五、 测设要求

17. 感谢 2011 级宗毅同学为我们开发了一个较为完善的基准测试程序。

批注 [gxp2]: 注意,容量有变化!

18. 改造该基准测试程序上以产生你的基准测试程序,并力求测试完整。

六、 成绩及实验测试要求

- 19. 实验成绩包括但不限于如下内容:设计的正确性、实验报告等。
- 20. 实验测试时, 你需要重点解读乘除法实现
 - a) 解读不仅应准确,而且应力求简洁。
- 21. 考查时,教师将可能用专用 testbench 和 code.txt 检测代码执行情况。

七、 其他要求

- 22. 打包文件: VerilogHDL 工程文件、code.txt、code.txt 所对应的汇编程序、项目报告。
- 23. 时间要求: 开学第1周提交, 具体时间另行通知。
- 24. 本实验要求文档中凡是出现了【WORD】字样,就意味着该条目需要在实验报告中清晰表达。
- 25. 实验报告请按照《计算机组成原理实验报告撰写规则.doc》要求排版。

八、 开发与调试技巧

26. 请参考 Project6 的内容。