数字逻辑设计

高翠芸 School of Computer Science gaocuiyun@hit.edu.cn

Unit 7 组合逻辑元件


- 多路复用器(multiplexers)
- 三态器件(Three-state Buffer)
- 译码器(Decoders)
- 编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■利用MSI设计组合逻辑电路
- 只读存储器(ROM)

Unit 7 组合逻辑元件


- 多路复用器(multiplexers)
- 三态器件(Three-state Buffer)
- 译码器(Decoders)
- 编码器(Encoders)
- ■奇偶校验器
- ■比较器
- <u>利用MSI设计组合逻辑电路</u>
- 只读存储器(ROM)

Design with MSI blocks


- ① 了解各类典型集成电路芯片的功能、外特性;
- ② 学会查阅器件资料;
- ③ 能灵活运用,完成最佳设计。




Write the expression of F





$$F = \overline{ABC} + \overline{ABC} + A\overline{BC} + ABC$$






Use 8 to 1 MUX realize $\mathbf{F} = \mathbf{A}\mathbf{\overline{B}} + \mathbf{\overline{A}C} + \mathbf{B}\mathbf{\overline{C}}$






A B	C 00	01	11	10
0	0	1	1	1
1	1	1	0	1



K.Map of F

K.Map of MUX






Method: 降维


利用 8 to 1 MUX 设计组合逻辑:

 $F(A,B,C,D)=\sum m(1,5,6,7,9,11,12,13,14)$

 $F(A,B,C,D)=\sum m(1,5,6,7,9,11,12,13,14)$




$$f(x_1x_2....x_i....x_n)$$
= $x_i \cdot f(x_1x_2....1....x_n) + \overline{x_i} \cdot f(x_1x_2....0....x_n)$



Method: 降维


Use 4-to-1 MUX realize:

 $F(A,B,C,D)=\sum m(0,1,5,6,7,9,10,14,15)$



利用4-to-1 MUX 设计组合逻辑 $F(A,B,C,D,E)=\sum m(0,5,8,9,10,11,17,18,19,20,22,23,28,30,31)$

A B	C D	E F		A B	C D	E F	
	0 0		E		0 0		} E
00	0 1		} 0	10	0 1	- -	1
	1 0		\rightarrow E		1 0		\mathbf{F}
	1 1		} 0		1 1		} 1
	0 0		} 1		0 0		} 0
	0 1		1		0 1	-	} 0
01	1 0		} 0	11	1 0		\mathbf{F}
	1 1) 0		1 1		} 1




Use 4-to-1 MUX realize $F(A,B,C,D)=\sum m(1,2,4,9,10,11,12,14,15)$

Method: 降维


从函数的多个输入变量中选出2个作为MUX的选择控制变量。原则上讲,这种选择是任意的,但选择合适时可使设计简化。


1 Choose A and B

1 Choose A and B





2 Choose B and C





2.用译码器来实现组合逻辑电路






$$y_i = m_i$$
, $i = 0$ to $2^n - 1$ (noninverted outputs)
 $y_i = m_i' = M_i$, $i = 0$ to $2^n - 1$ (inverted outputs)

2.用译码器来实现组合逻辑电路

$$f_1(a, b, c, d) = m_1 + m_2 + m_4$$

 $f_2(a, b, c, d) = m_4 + m_7 + m_9$



利用 74LS138 设计 1-bit FA

$\mathbf{a_i}$	b _i (Si	$C_{\mathbf{i}}$	
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

741	38	Th	船	耒
<i>1</i> 🛨 I	. JU	اروس	RL	4X

ſ	吏能站	耑		输入				:	译码	输出	}		
G_1	G _{2A}	G_{2B}	С	В	Α	Y ₀	Υ ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆	Y ₇
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

$$y_i = \overline{m}_i$$

$$S_i = \sum (1,2,4,7) = \overline{\overline{m}_1 \overline{m}_2 \overline{m}_4 \overline{m}_7}$$

$$c_{i-1} = \sum (3,5,6,7) = \overline{\overline{m}_3 \, \overline{m}_5 \, \overline{m}_6 \, \overline{m}_7}$$

74138功能表

输入

X

 \mathbf{X}

С

X


 \mathbf{X}



Y₆

译码输出

$S_i = \sum (1,2,4,7)$	$= \overline{\overline{\mathbf{m}}_{1}} \overline{\overline{\mathbf{m}}_{2}} \overline{\overline{\mathbf{m}}_{4}} \overline{\overline{\mathbf{m}}_{7}}$
$c_{i-1} = \sum (3,5,6,7)$	$= \overline{\overline{\mathbf{m}}_3} \overline{\overline{\mathbf{m}}_5} \overline{\overline{\mathbf{m}}_6} \overline{\overline{\mathbf{m}}}_7$



使能端


X

 \mathbf{X}

G_{2A} G_{2B}


2.用译码器来实现组合逻辑电路

设计一个**地址译码器**,利用地址线 A₉A₈…A₀选择外设A, B, C。 三个外设的地址分别是20H~2FH, 40H~4FH, 70H~7FH。



2.用译码器来实现组合逻辑电路

Circuit




例:利用 8-to -1 MUX以及 4-10线译码器设计一个能实现2组3位数码等值比较的电路。

A	$_{3}$ A_{2} A_{1} A_{0}	$f_0 f_1 f_2 f_3 f_4 f_5 f_6 f_7 f_8 f_9$
0	0 0 0	01 1111 1111
0	0 0 1	10 1111 1111
0	0 1 0	11 0111 1111
0	0 1 1	11 1 <mark>0</mark> 11 1111
0	1 0 0	11 1101 1111
0	1 0 1	11 111 <mark>0</mark> 1111
0	1 1 0	11 1111 0111
0	1 1 1	11 1111 1 <mark>0</mark> 11
1	0 0 0	11 1111 1101
1	0 0 1	11 1111 111 <mark>0</mark>

8-to -1 MUX

S	$A_2A_1A_0$	y
1	$\times \times \times$	0
0	0 0 0	\mathbf{a}_0
0	0 0 1	\mathbf{a}_1
0	0 1 0	$\mathbf{a_2}$
0	0 1 1	$\mathbf{a_3}$
0	1 0 0	$\mathbf{a_4}$
0	1 0 1	a ₅
0	1 1 0	\mathbf{a}_{6}
0	1 1 1	a ₇



if:
$$B_2B_1B_0 = 110$$
, then $f_6 = a_6 = 0$

if:
$$C_2C_1C_0 = 110$$
, then $y = a_6 = 0$

if:
$$C_2C_1C_0 = 111$$
, then $y = a_7 = 1$

If
$$B_2B_1B_0 = C_2C_1C_0$$
,
Then $Z=0$


Unit 7 组合逻辑元件

- 多路复用器(multiplexers)
- 三态器件(Three-state Buffer)
- 译码器(Decoders)
- 编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■利用MSI设计组合逻辑电路
- 只读存储器(ROM)

可编程逻辑器件


- 固定逻辑器件
- 任何组合逻辑函数均可以 化为"与或"表达式, 用"与门-或门"二级电 路实现。
- 所以可以采用**与或阵列**的 结构实现任何组合逻辑电 路。

PROM



ROM (Read-Only Memory)

- 半导体存储器: 是一种具有n个输入b个输出的组合逻辑电路,能够存储大量二值数字信息,以类似矩阵的形式存储,每次取其中的一行。
- 输入被称为**地址输入**(address input),通常命名为A0, A1, ···, An-1。
- 输出被称为数据输出(data output),通常命名为D0, D1, ···, Db-1。



ROM和真值表


- ROM"存储"了一个n输入、b输出的组合逻辑功能的真值表。
- •一个3输入、4输出的组合功能的真值表,可以被存储在一个23 * 4 (8 * 4) 的只读存储器中。忽略延迟, ROM的数据输出总是等 于真值表中由地址输入所选择的那行输出位。

每一组地址输入 对应ROM的一个 存储单元的地址

	输入		输出					
A2	A1	A0	D3	D2	D1	D0 •		
0	0	0	1	1	1	0		
0	0	1	1	1	0	1		
0	1	0	1	0	1	1		
0	1	1	0	1	1	1		
1	0	0	0	0	0	1		
1	0	1	0	0	1	0		
1	1	0	0	1	0	0		
1	1	1	1	0	0	0		


每一组输出对应 ROM的一个存储单 元中的存放内容。

乘积项结构




用ROM实现组合逻辑函数

- 两种不同的方式来构建译码器:
 - 使用分立的门
 - 用包含真值表的8 * 4 ROM
- 使用ROM的物理实现并不是唯一的。



具有输出极性控制的2-4译码器



用存储真值表的8 * 4 ROM构建2-4译码器

FPGA (Field Programmable Gate Array)

- 即现场可编程门阵列
- FPGA能完成任何数字逻辑功能,上至高性能计算,下至简单的74系列电路,也常用于ASIC流片前的原型验证。



嵌入式硬件算法加速



协处理器

FPGA中的查找表 (LUT)

• 例: 使用LUT实现一个4与门电路逻辑功能

实际逻	辑电路	LUT的实现方式		
a_ b_ cd_	out	a16*1 RA 地址线 C(LUT)		
a、b、c、d	逻辑输出	地址	RAM中存储的内容	
0000	0	0000	0	
0001	0	0001	0	
	0		0	
1111	1	1111	1	

LUT本质就是RAM,主流的FPGA是5输入或6输入LUT A,B,C,D由FPGA芯片的管脚输入后进入可编程连线,然后作为**地址线**连到 到LUT,LUT中已经**事先写入了所有可能的逻辑结果**,通过地址查找到相 应的数据然后输出,这样组合逻辑就实现了。

FPGA内部结构

CLB

BRAM

CMT


FIFO Logic

BUFG

MGT

DSP

- 内部资源分类:
- 逻辑资源: CLB 、块存储(block ram)、DSP等;
- 连接资源: 可编程互联线(PI)、输入输出块(IOB)等;
- 其他资源: 全局时钟网络、时钟管理模块等
- 高端FPGA还会集成ARM核、PCIE核等。
- 资源分布采用ASMBL架构,相同资源 以列方式排布。



回顾



进制和编码

- ➤ 8421BCD码
- ➤ 余3码
- ▶ 格雷码





布尔代数

- > 逻辑代数定理和规则
- ▶ 代数化简法 → 本质: 提取公因子, 消除冗余项
- ▶ 最小项、最大项

电路最简



卡诺图

> 卡诺图化简法

• 多级门电路

提升效率

- > 两级门电路的设计
- > 多输出电路的设计

回顾

实际出错 ⇒



★・ 险象以及消除

- ▶ 静态冒险的判断
- ▶ 静态冒险的消除

加减法器



- ▼▶ 全加器的设计
 - > 全减器的设计
 - > 0Ci`\



组合逻辑元件

- > 数据选择器(多路复用器)
- ▶ 三态门
- > 译码器
- > 编码器



- 📈 > 奇偶校验器、比较器
 - > 只读存储器