

4.6 某机器中,已知有一个地址空间为 0000H~1FFFH 的 ROM 区域,现在再用 RAM 芯片(8K×4)形成一个 16K×8 的 RAM 区域,起始地址为 2000H,假设 RAM 芯片有CS 和WE信号控制端。CPU 地址总线为 A₁₅~A₀,数据总线为 D₇~D₀,控制信号为 R/W (读/写)和MREQ(当存储器进行读或写操作时,该信号指示地址总线上的地址是有效的)。要求画出逻辑图。



- 6.1 CPU 结构如下图所示,其中有一个累加寄存器 AC、一个状态条件寄存器和其他 4 个 寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。要求:
 - (1) 标明图中 a、b、c、d 这 4 个寄存器的名称。
 - (2) 简述指令从主存取出到产生控制信号的数据通路。
 - (3) 简述数据在运算器和主存之间进行存/取访问的数据通路。




(1) a:数据缓冲寄存器 DR; b:指令寄存器 IR;

c:主存地址寄存器 AR; d:程序计数器 PC。

- (2) M→IR→微操作信号发生器
- (3) 读: M→DR→ALU→AC;写: AC→DR→M

7.3 设某流水线计算机有一个指令和数据合一的cache,已知 cache的读/写时间为10ns,主存的读/写时间为100ns,取 指的命中率为98%,数据的命中率为95%,在执行程序时,约有1/5指令需要存/取一个操作数,为简化起见,假设指令流水线在任何时候都不阻塞。问设置cache后,与无 cache比较,计算机的运算速度可提高多少倍?



- 取指令时间 10ns× 98%+(10ns+100ns)× 2%=12ns
- 取数据时间 (10ns× 95%+(10ns+100ns)× 5%)× 1/5=3ns
- ∴平均访存时间=取指令时间+取数据时间=15ns

无cache时:

■ 平均访存时间=100ns+100ns× 1/5=120ns

∴运算速度提高=120ns/15ns=8倍