

TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN, ĐHQG-HCM
KHOA ĐIỆN TỬ – VIỄN THÔNG
MÔN VI ĐIỀU KHIỂN



BÁO CÁO TIỂU LUẬN

ĐỀ TÀI:

**DAO ĐỘNG KÝ KỸ THUẬT SỐ DỰA
TRÊN STM32 VÀ ESP32**

Sinh viên thực hiện:

Vũ Quốc Hùng	MSSV: 24207015
Nguyễn Minh Hoàng	MSSV: 24207014
Đặng Hữu Trung Kiên	MSSV: 24207032
Đỗ Hoàng Đạt	MSSV: 24207087

Lớp 24DTV-DKD3

Năm học: 2025–2026

TP. Hồ Chí Minh, tháng 3 năm 2026

MỤC LỤC

PHẦN MỞ ĐẦU	3
CHƯƠNG 1. GIỚI THIỆU	4
1.1. Lý do chọn đề tài	4
1.2. Tổng quan về Dao động ký số (DSO)	4
1.3. Mục tiêu nghiên cứu	6
CHƯƠNG 2. CƠ SỞ LÝ THUYẾT VÀ THIẾT KẾ PHẦN CỨNG	7
2.1. Sơ đồ khối của toàn bộ hệ thống.....	7
2.1.1. Khối điều chỉnh tín hiệu đầu vào (Signal adjustment circuit):	7
References	13

PHẦN MỞ ĐẦU

Bài báo cáo này trình bày quá trình đánh giá và đặc trưng hóa thực nghiệm của một hệ thống dao động ký số có bộ nhớ (DSO - Digital Storage Oscilloscope) tự phát triển. Hệ thống ứng dụng kiến trúc phần cứng lai đa vi điều khiển, trong đó vi điều khiển STM32 đảm nhiệm khâu thu thập dữ liệu tốc độ cao thông qua bộ chuyển đổi tương tự - số (ADC), trong khi module ESP32 chịu trách nhiệm xử lý luồng dữ liệu và hiển thị. Toàn bộ giao diện đồ họa người dùng (GUI) và các tính năng điều khiển tương tác được triển khai trên màn hình cảm ứng TFT có kích thước 3.5 inch, sử dụng IC điều khiển ILI9488 với độ phân giải 320X480 pixel và web server của ESP32. Để đánh giá toàn diện hiệu suất của thiết bị, các thông số kỹ thuật cốt lõi bao gồm dải đo, độ phân giải dọc và ngang, độ chính xác tuyệt đối (accuracy), độ lặp lại (precision), độ tuyến tính, độ nhảy, tần số lấy mẫu và băng thông (bandwidth) đã được phân tích chi tiết. Quá trình kiểm chuẩn được thực hiện bằng cách sử dụng một dao động ký thương mại làm mốc tham chiếu. Cụ thể, các tín hiệu chuẩn với biên độ và tần số biến thiên đa dạng đã được cấp đồng thời vào cả hai thiết bị để tiến hành đối chiếu mức độ đáp ứng. Kết quả thu được từ thực nghiệm không chỉ giúp xác định rõ giới hạn hiệu năng của chiếc dao động ký tự phát triển, mà còn khẳng định tính năng hoạt động ổn định và độ tin cậy của thiết bị. Mặc dù vẫn tồn tại nhiều hạn chế tất yếu về mặt băng thông và độ chính xác phần cứng khi so sánh với thiết bị công nghiệp chuyên nghiệp, hệ thống này hoàn toàn đáp ứng tốt các yêu cầu đo lường thực tế, phù hợp để ứng dụng trong môi trường giáo dục và thực hành tại các phòng thí nghiệm.

CHƯƠNG 1. GIỚI THIỆU

1.1. Lý do chọn đề tài


Mục tiêu được ban đầu được đặt ra là tạo ra một dự án ở mức độ dự án cá nhân quan trọng, trong bối cảnh phần lớn các đồ án cấp môn học hiện nay thường có xu hướng tập trung vào những đề tài ứng dụng IoT hay yêu cầu hệ thống cơ khí phức tạp, kiến thức vượt quá so với trình độ sinh viên năm 2. Nhằm củng cố và vận dụng thực chất chuỗi kiến thức chuyên ngành, đồ án này được thực hiện với định hướng tổng hợp được những kiến thức đã học ở các môn nền tảng trên trường (Điện tử căn bản, Điện tử số, Điện tử tương tự... và đặc biệt là Vi điều khiển). Xuất phát từ thực tế đó, dao động ký - một thiết bị đo lường thiết yếu và đồng hành xuyên suốt trong quá trình học tập, thực hành của sinh viên ngành ĐTVT - đã được lựa chọn làm đối tượng nghiên cứu và chế tạo. Việc tự thiết kế một hệ thống dao động ký không chỉ minh chứng cho khả năng nắm bắt kiến thức mà còn tạo ra một sản phẩm thực tiễn, có khả năng đáp ứng được nhu cầu cơ bản đối với những bài thực hành đơn giản.

1.2. Tổng quan về Dao động ký số (DSO)

Trong lĩnh vực kỹ thuật điện tử, dao động ký từ lâu đã là một công cụ thiết yếu của các kỹ sư để quan sát các dạng sóng tín hiệu [1]. Dựa trên công nghệ lưu trữ, thiết bị này thường được phân thành hai nhóm để phân biệt: dao động ký lưu trữ tương tự (sử dụng ống tia âm cực - CRT) và dao động ký số có bộ nhớ (DSO).


Sự khác biệt lớn nhất giữa dao động ký số và dao động ký tương tự nằm ở cách thức định tuyến và xử lý tín hiệu. Ở thiết bị tương tự, tín hiệu dọc (sau khi đi qua bộ suy giảm đầu vào và mạch tiền khuếch đại) được đưa trực tiếp vào tầng lệch tia Y để hiển thị lên ống tia âm cực (CRT) [1].

Ngược lại, dao động ký số có bộ nhớ (DSO) vận hành bằng cách lấy mẫu tín hiệu theo từng khoảng thời gian, sau đó đưa các mẫu này vào bộ chuyển đổi tương tự - số (ADC) để số hóa thành một chuỗi các con số. Mỗi con số này đại diện cho chính xác mức điện áp của đầu vào tại đúng thời điểm mà mẫu được lấy. Chuỗi dữ liệu sau khi được số hóa sẽ được lưu trữ vào bộ nhớ kênh kỹ thuật số (bao gồm một dải các IC RAM). Cuối cùng, để phục vụ cho mục đích hiển thị, các dữ liệu đang được lưu trong bộ nhớ sẽ được đọc ra một cách tuần tự và truyền qua bộ chuyển đổi số - tương tự (DAC) nhằm tái cấu trúc lại thành các mức điện áp xấp xỉ với dạng sóng ban đầu (quá trình này được minh họa cụ thể tại sơ đồ khối Hình 1.1).



Hình 1.1. Sơ đồ khối tổng quát đơn giản của một dao động ký số điển hình. [1]

Tuy nhiên, để dễ hình dung hơn, hình 1.2 trình bày một sơ đồ khối cơ bản đã được rút gọn hơn, nhằm tập trung vào luồng xử lý tín hiệu cốt lõi của dao động ký kỹ thuật số (sơ đồ được vẽ lại và biên dịch dựa trên tài liệu [2]):




Hình 1.2. Sơ đồ khối rút gọn quá trình xử lý tín hiệu của dao động ký kỹ thuật số.

Cấu trúc kỹ thuật số trên không chỉ mang lại khả năng hiển thị ổn định cho các dạng sóng tuần hoàn hay tín hiệu quá độ (transient), mà còn mở rộng hàng loạt tiện ích nâng cao như lưu trữ dữ liệu dài hạn, đối chiếu các bộ tín hiệu và tự động đo lường các đại lượng vật lý như biên độ, tần số, chu kỳ sườn dốc lên/xuống...). Năng lực hoạt động của một hệ thống DSO được đánh giá chủ yếu qua các giới hạn kỹ thuật trọng yếu như dải thông (bandwidth), tốc độ lấy mẫu, độ phân giải hiển thị, và khả năng đồng bộ tín hiệu (trigger).

1.3. Mục tiêu nghiên cứu

Xuất phát từ nền tảng lý thuyết nêu trên, nghiên cứu này tiến hành thiết kế và triển khai một hệ thống dao động ký số ứng dụng kiến trúc vi điều khiển kép. Cụ thể, hệ thống khai thác vi điều khiển STM32 làm module thu thập dữ liệu tốc độ cao, phối hợp cùng vi xử lý ESP32 phụ trách các tác vụ tính toán đồ họa và điều khiển giao diện người dùng trên nền màn hình cảm ứng TFT 3.5 inch (sử dụng IC điều khiển ILI9488). Sơ đồ nguyên lý kiến trúc tổng thể của hệ thống được minh họa chi tiết trong Hình 1.3.




Hình 1.3. Sơ đồ nguyên lý của hệ thống dao động ký.

Mục tiêu cốt lõi của nghiên cứu này là thực nghiệm, đặc trưng hóa và đánh giá toàn diện năng lực của hệ thống dao động ký số tự phát triển. Cụ thể, nghiên cứu tiến hành khảo sát các chỉ tiêu kỹ thuật trọng yếu bao gồm: dải đo điện áp, độ phân giải điện áp và thời gian, độ chính xác tuyệt đối (accuracy), độ lặp lại (precision), tính tuyến tính, độ nhạy, tốc độ lấy mẫu và giới hạn băng thông. Để đảm bảo tính khách quan, các kết quả đo lường từ hệ thống đề xuất sẽ được đối chiếu định lượng trực tiếp với một dao động ký thương mại tiêu chuẩn. Thông qua đó, nghiên cứu nhằm khẳng định mức độ đáp ứng thực tế và độ tin cậy của thiết bị trong môi trường giáo dục và thực hành, đồng thời nhận diện rõ những giới hạn phản cứng tất yếu so với các thiết bị đo lường chuyên nghiệp.

CHƯƠNG 2. CƠ SỞ LÝ THUYẾT VÀ THIẾT KẾ PHẦN CỨNG

2.1. Sơ đồ khối của toàn bộ hệ thống

Để hiện thực hóa các mục tiêu đo lường tốc độ cao và đảm bảo khả năng hiển thị mượt mà, hệ thống dao động ký số được thiết kế dựa trên kiến trúc phân tán tác vụ. Thay vì dồn ép toàn bộ nghiệp vụ xử lý vào một vi xử lý duy nhất, hệ thống được chia thành các khối chức năng chuyên biệt. Kiến trúc tổng thể được cấu thành từ 4 khối chính: Khối điều chỉnh tín hiệu đầu vào, Khối thu thập dữ liệu (STM32), Khối xử lý - hiển thị (ESP32) và Khối nguồn cung cấp.




Hình 2.1. Sơ đồ của toàn bộ hệ thống.

2.1.1. Khối điều chỉnh tín hiệu đầu vào (Signal adjustment circuit):

Trong thiết kế dao động ký số, khối điều chỉnh tín hiệu đầu vào (Analog Front-End – AFE) đóng vai trò cực kỳ quan trọng: đây là tầng đầu tiên tiếp nhận tín hiệu từ đầu dò, có nhiệm vụ bảo vệ

vi điều khiển khỏi quá điện áp, điều chỉnh biên độ tín hiệu về dải phù hợp với bộ chuyển đổi ADC, lọc nhiễu cao tần và dịch mức DC để tín hiệu xoay chiều không bị cắt xén. Về mặt lý thuyết, giải pháp tối ưu nhất cho khối AFE bao gồm: bộ khuếch đại thuật toán (op-amp) rail-to-rail tốc độ cao để đệm trở kháng, bộ suy giảm có thể lập trình (PGA), mạch chuyển mạch AC/DC coupling, mạch kẹp Zener chính xác, và bộ lọc RC bậc cao. Tuy nhiên, do giới hạn về thời gian thực hiện đề tài cũng như trình độ tay nghề linh kiện còn hạn chế, nhóm quyết định lựa chọn thiết kế mạch điều chỉnh tín hiệu ở mức tối giản nhưng vẫn đảm bảo đầy đủ chức năng cơ bản: bảo vệ quá áp, chia điện áp, lọc nhiễu và bias DC.

Mạch được thiết kế cho 2 kênh độc lập (CH1 và CH2), mỗi kênh có cấu trúc hoàn toàn đối xứng và giống nhau. Tín hiệu từ đầu nối BNC đi qua các tầng xử lý theo thứ tự: điện trở bảo vệ R_s → chia áp $R_2/R_3/R_1$ → clamp diode $D1/D2$ → lọc RC (R_f , C_f) → điện trở bảo vệ chân ADC R_a → mạch bias DC (R_5 , R_6) → chân ADC của vi điều khiển STM32F303RE.



Hình 2.2. Hình mô phỏng mạch điều chỉnh tín hiệu đầu vào.

Mạch gồm 5 tầng chức năng chính:

a) Tầng 1 – Điện trở bảo vệ R_s

Điện trở $R_s = 10k\Omega$ được nối nối tiếp ngay sau đầu nối BNC, trước tất cả các linh kiện còn lại. Chức năng của R_s là giới hạn dòng điện chạy qua mạch khi tín hiệu đầu vào vượt ngưỡng clamp, bảo vệ diode $D1/D2$ và các linh kiện phía sau khỏi bị cháy do dòng quá lớn.

Khi điện áp đầu vào V_{in} vượt ngưỡng clamp $V_+ = 4V$, dòng điện qua R_s được tính:

$$I_{R_s} = \frac{(V_{in} - V_{clamp+})}{R_s + R_2}$$

VD:

$$I_{RS} = \frac{(40 - 4)}{10k + 180k} = \frac{36}{190k} \approx 0.19mA$$

Dòng 0.19mA nằm trong giới hạn an toàn của 1N4148 ($I_{fmax} = 300mA$). Công suất tiêu tán trên Rs trong trường hợp xấu nhất:

$$P_{RS} = I_{RS}^2 \times R_s = (0.19 \times 10^{-3})^2 \times 10000 \approx 0.36mW$$

Giá trị này nhỏ hơn nhiều so với công suất định mức 250mW của điện trở 1/4W, đảm bảo an toàn tuyệt đối.

b) Tầng 2 – Bộ chia điện áp R2/R3/R1

Ba điện trở R2 = 180kΩ, R3 = 10kΩ và R1 = 10kΩ mắc nối tiếp trên đường tín hiệu tạo thành bộ chia điện áp. R2 và R3 là phần trên (series), R1 là phần dưới (shunt về GND). Mục đích là giảm biên độ tín hiệu đầu vào về mức phù hợp với dải ADC 0 – 3.3V.

Tỉ lệ chia áp k:

$$k = \frac{R_1}{R_2 + R_3 + R_1} = \frac{10k}{180k + 10k + 10k} = 0.05$$

Điện áp ra tại node B khi có tín hiệu vào Vin:

$$V_B = V_{in} \times k = 0.05 \times V_{in}$$

Dải điện áp vào tối đa an toàn (khi có bias DC Vbias = 1,65 V):

$$V_{in_max} = \frac{V_{ADC_max} - V_{bias}}{k} = \frac{3.3 - 1.65}{0.05} = 33V$$

Như vậy mạch có thể đo tín hiệu có biên độ đỉnh lên đến ±33V mà không gây hỏng ADC.

Lưu ý: R2 = 180kΩ là thành phần chiếm tỉ trọng lớn nhất (90%) trong tổng trở chia, do đó sai số của R2 ảnh hưởng trực tiếp đến độ chính xác đo lường. Nhóm sử dụng điện trở R2 loại 1% để đảm bảo sai số tỉ lệ k không vượt quá ±0.95%, tương đương sai số đọc Vin tối đa ±0.10V tại Vin = 10V.

c) Tầng 3 – Mạch clamp bảo vệ D1/D2:

Hai diode 1N4148 được mắc theo cấu hình clamp thuận (forward clamp) tại node A để bảo vệ toàn bộ mạch phía sau khỏi bị hư hỏng khi tín hiệu đột ngột vượt ngưỡng.

Diode D1 (clamp trên): Cathode nối lên nguồn 3.3V, Anode nối node A. Khi điện áp tại node A vượt quá ngưỡng:

$$V_{clamp+} = V_{3.3V} + V_f = 3.3 + 0.7 = 4V$$

thì D1 dẫn thuận, kẹp điện áp node A không vượt quá 4V.

Diode D2 (clamp dưới): Anode nối GND, Cathode nối node A. Khi điện áp tại node A xuống dưới ngưỡng:

$$V_{clamp-} = GND - V_f = 0 - 0.7 = -0.7V$$

thì D2 dẫn thuận, kẹp điện áp node A không thấp hơn -0,7V.

Trong điều kiện hoạt động bình thường (tín hiệu nằm trong dải -0,7V đến 4V tại node A), cả hai diode đều tắt hoàn toàn và không ảnh hưởng đến tín hiệu. Đây là đặc điểm quan trọng để tránh méo dạng tín hiệu.

d) Tầng 4 – Bộ lọc RC chống răng cưa:

Bộ lọc RC bậc nhất gồm $R_f = 1k\Omega$ và $C_f = 3,3nF$ tạo thành bộ lọc thông thấp (low-pass filter) để loại bỏ các thành phần tần số cao (nhiều, sóng hài) trước khi đưa vào ADC, ngăn hiện tượng aliasing (răng cưa) theo định lý Nyquist-Shannon (được nhắc đến chi tiết hơn ở mục 2.1.3)

Tần số cắt -3 dB của bộ lọc:

$$f_c = \frac{1}{2\pi \times R_f \times C_f} = \frac{1}{2\pi \times 1k \times 3.3n} \approx 48.2kHz$$

Biên độ suy hao tại tần số f bất kỳ:

$$|H(f)| = \frac{1}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}}$$

VD: Tại tần số $f = f_c = 48,2 \text{ kHz}$, suy hao là -3 dB (biên độ còn 70,7%). Tại $f = 100 \text{ kHz}$:

$$|H(100k)| = \frac{1}{\sqrt{1 + \left(\frac{100k}{48.2k}\right)^2}} \approx -6.6dB$$

Với băng thông làm việc thiết kế là 50kHz, bộ lọc đảm bảo các tín hiệu nhiễu trên 48kHz bị suy giảm đáng kể trước khi vào ADC. Tụ C_f sử dụng loại COG/NP0 để đảm bảo giá trị điện dung ổn định theo nhiệt độ, không gây trôi tần số cắt.

Thời gian tăng (rise time) của mạch lọc:

$$t_{rise} = \frac{0.35}{f_c} = \frac{0.35}{48.2k} \approx 7.26\mu s$$

e) Tầng 5 – Bias DC và bảo vệ chân ADC

Do ADC của STM32F303RE chỉ chấp nhận điện áp vào trong dải 0 V đến 3.3V, trong khi tín hiệu đo thường là xoay chiều (dao động quanh 0V), cần phải dịch mức DC (bias) để tín hiệu dao động quanh điểm giữa dải ADC là 1,65V, tránh mất phần âm của tín hiệu.

Mạch phân áp $R_{11} = R_{12} = 10k\Omega$ tạo điện áp bias:

$$V_{bias} = \frac{V_{3.3V} \times R_{12}}{R_{11} + R_{12}} = \frac{3.3 \times 10k}{20k} = 1.65V$$

Trở kháng Thevenin của mạch bias:

$$R_{bias} = R_{11} \parallel R_{12} = \frac{10k \times 10k}{10k + 10k} = 5k\Omega$$

Điện trở $R_a = 100\Omega$ được mắc nối tiếp ngay trước chân ADC để bảo vệ chân I/O khỏi điện dung ký sinh của PCB và các tác động bên ngoài. Trở kháng đầu ra tổng cộng tại chân ADC:

$$Z_{out} = R_f + Z_{th} \parallel R_{bias}$$

$$Z_{th} = R_1 \parallel (R_2 + R_3) = 10k \parallel 190k \approx 9.5k\Omega$$

$$Z_{out} = 1k + 9.5k \parallel 5k \approx 4.27k\Omega$$

Giá trị $Z_{out} = 4.27 k\Omega$ tiệm cận với yêu cầu của STM32F303RE ($Z_{out} \leq 4k\Omega$ để lấy mẫu chính xác ở tốc độ cao). Do đó, trong cấu hình CubeMX, thời gian lấy mẫu ADC được chọn là 19.5 chu kỳ (thay vì mặc định 7.5 chu kỳ) để đảm bảo tụ nội của ADC nạp đủ điện áp trước khi chốt mẫu:

$$t_{acq} = \frac{T_{sample}}{f_{ADC_CLK}} = \frac{19.5}{72 \times 10^8} = 0.271\mu s$$

f) Tần số lấy mẫu ADC

Tần số lấy mẫu của ADC được tính theo công thức:

$$f_s = \frac{f_{ADC_CLK}}{T_{sample} + T_{conv}}$$

Trong đó $T_{conv} = 12.5$ chu kỳ (cố định cho độ phân giải 12-bit), $T_{sample} = 19.5$ chu kỳ (chọn theo Z_{out}), $f_{ADC_CLK} = 72$ MHz (SYSCLK không chia):

$$f_s = \frac{72 \times 10^8}{19.5 + 12.5} = 2.25 Msps$$

(1 kênh)

Khi hoạt động ở chế độ scan 2 kênh (ADC Scan Mode), tần số lấy mẫu hiệu dụng mỗi kênh:

$$f_{s_ch} = \frac{f_s}{2} = \frac{2.25}{2} = 1.125 Msps/kênh$$

Số mẫu thu được trên mỗi chu kỳ tín hiệu tại tần số làm việc 50 kHz:

$$N = \frac{f_{sch}}{f_{signal}} = \frac{1.125 \times 10^8}{50 \times 10^3} = 22.5 \text{ mẫu/chu kỳ}$$

22 mẫu trên mỗi chu kỳ đảm bảo tái tạo dạng sóng đủ mượt mà để hiển thị trực quan, đáp ứng quy tắc lấy mẫu thực tế (khuyến nghị ≥ 10 mẫu/chu kỳ).

g) Bảng tổng hợp thông số thiết kế

Thông số	Công thức / Giá trị	Kết quả
Tỉ lệ chia áp k	$R1 / (R2 + R3 + R1) = 10k / 200k$	0.05 ($\div 20$)
Dải đo V_{in} (có bias)	$(3.3 - 1.65) / k = 1.65 / 0.05$	$\pm 33V$
Ngưỡng clamp trên	$V_{3.3V} + V_f = 3.3 + 0.7$	4V
Ngưỡng clamp dưới	$GND - V_f = 0 - 0.7$	-0.7V
Dòng diode khi clamp ($V_{in} = 40V$)	$(40 - 4) / (R_s + R2) = 36/190k$	0.19mA
Tần số cắt RC	$1 / (2\pi \times 1k \times 3,3n)$	48.2kHz
Bias DC (V_{bias})	$3,3 \times R12 / (R11 + R12) = 3,3 \times 0,5$	1.65V
Trở kháng ra Z_{out}	$R_f + Z_{th} \parallel R_{bias} \approx 1k + 3,27k$	4.27k Ω
f_{ADC_CLK}	$SYSCLK / 1$	72 MHz
T_{sample}	Chọn theo Z_{out}	19.5 chu kỳ
Tần số lấy mẫu (1 kênh)	$72M / (19.5 + 12.5)$	2.25 Msps
Tần số lấy mẫu (2 kênh)	$2.25M / 2$	1.125 Msps/kênh
Mẫu/chu kỳ 50 kHz	$1.125M / 50k$	22 mẫu
Độ phân giải tín hiệu gốc	$(3.3 / 4096) / k = (3.3 / 4096) / 0,05$	$\approx 16.1 \text{ mV/bit}$

Bảng 1. Thông số thiết kế mạch điều chỉnh tín hiệu đầu vào.

Tuy nhiên như đã nói trước đó, đây chỉ là mạch được giản lược bớt nên cũng gặp nhiều khuyết điểm:

- Suy giảm tín hiệu AC (phần này sẽ nói chi tiết hơn ở mục 2.6)

References

- [1] I. Hickman, Digital Storage Oscilloscope, Newnes, 1997.
- [2] E. López, Osciloscopio casero: trabajo final integrador, Universidad Nacional de San Luis, Argentina, 2025.