

4.4.1

Instruction memory에서 instructions를 읽어오는 것은 200ps 가 걸린다. PC+4는 I-Mem과 동시에 읽어냄.

4.4.2

Instruction: PC relative branch (unconditional)

- 1) I-memory instruction fetch
- 2) offset value (sign extended)
- 3) shift left 2
- 4) Add (PC + 4, offset)
- 5) MUX

$$\therefore 200 + 15 + 10 + 70 + 20 = 315ps.$$

4.4.3

conditional PC-relative branch

- 1) I-memory instruction fetch
- 2) register 불러오기
- 3) MUX
- 4) ALU
- 5) MUX

$$\therefore 200 + 90 + 20 + 90 + 20 = 420ps$$

4.8.1

pipelined: 가장 소모시간이 긴 350ps

non-pipelined: 모든 stage의 시간을 다 더해야 함.

$$250 + 350 + 150 + 300 + 200 = 1250ps$$

4.8.2

pipelined:

latency (한 명령어의 총 실행속도)

가장 소모시간이 긴 step: 350ps

총 5 steps

$$\therefore 350 \times 5 = 1750ps$$

non-pipelined:

1w: 5 steps 모두 실행

$$\therefore \text{total latency} = 250 + 350 + 150 + 300 + 200 = 1250ps$$

4.8.3

가장 소모시간이 긴 step에 의해 latency가 결정되므로

이를 split 함. split 이득을 2 배함으로

소모시간이 긴 300ps로 clock cycle time이

결정될 것이다. 모든 350ps 를 처리할 수 있는 한 결과가

300ps보다 크다면 ($x > 300ps$) 이므로 clock cycle time 결정.

4.8.4

ALU \Rightarrow Utilization of data memory X

Beq \Rightarrow " X

Stall 이 없기 때문에

lw & sw \Rightarrow Utilizes the data memory.

\therefore Utilization of the data memory

$$= 20 + 15 = 35\%$$

4.8.5

write register port \Rightarrow lw, ALU 과 수행할 수 있음.

(ALU 는 레지스터 값의 계산에서 반입 가능)

$$\therefore 45 + 20 = 65\%$$

4.8.6

multi-cycle:

lw: 5 Cycles 필요

sw: 4 cycles 필요 (WB X)

ALU: 4 Cycles 필요 (MEM X)

Beq: 4 cycles 필요 (WB X)

$$\Rightarrow 5 \times 0.2 + 4(0.15 + 0.45 + 0.2) = 4.2$$

∴ multi-cycle 4 times slower than
pipelined

Single Cycle:

$$\frac{\text{Total cycle time}}{\text{Cycle time of pipeline}} = \frac{1250}{350} \approx 3.57$$

∴ single-cycle 3.57 times slower than
pipelined.

4.9.1

1번: or r1, r2, r3

2번: or r2, r1, r4

3번: or r1, r1, r2

1) RAW가 r1에 존재

1번에서 r1에 쓰고 2번, 3번에서 r1을 read

2) RAW가 r2에 존재

2번에서 r2 write, 3번에서 r2 read

3) WAR이 r2에 존재

2번에서 r2 write, 1번에서 r2 read.

4) WAR이 r1에 존재

3번에서 r1 write, 2번에서 r1 read

5) WAW가 होल 문제.

1번에서 r1 write, 3번에서 r1 write.

4.9.2.

1번과 2번 명령어 간에 data hazard가
발생할 수 있다. (r1)

2번과 3번 명령어 간에 data hazard가
발생할 수 있다. (r2)

∴ or r1, r2, r3

nop

nop

or r2, r1, r4

nop

nop

or r1, r1, r2

4.9.3

IF ID EX MEM WB

IF ID EX MEM WB

IF ID EX MEM WB

forwarding을 이용할 수 없다면 hazards가 생기고
따라서 NOP를 추가할 필요로 있음.

4.9.4

total execution time

$$= (\text{num of cycles} + \text{num of stalls}) \times \text{clock cycle time}$$

no forwarding:

$$\text{total execution time} = (11 + 4) \times 250 = 2150 \text{ ps}$$

full forwarding:

$$\text{total execution time} = (11 + 0) \times 300 = 2100 \text{ ps}$$

$$\text{speedup} \Rightarrow 2150 / 2100 = 1.3095 \text{ times}$$

4.9.5

(1번)
or $r1, r2, r3$

(2번)
or $r2, r1, r4$

(3번)
or $r1, r1, r2$

∴ NOP 불필요

1번의 ALU에서 계산된 결과를
forwarding을 통해

2번 ALU 쪽으로 넘김

2번의 ALU에서 계산된 결과를

forwarding을 통해

2번 ALU 쪽으로 넘김

1번 ALU에서 계산된 1회 결과를

3번 ALU 쪽으로 넘김

4.9.6

No forwarding : total execution time = 2150 ps

ALU - ALU forwarding :

total execution time = $7 \times 290 = 2030$ ps

speedup $\Rightarrow 2150 / 2030 = 1.35$ times

4.13.1

```
add r5, r2, r1
lw r3, 4(r5)
lw r2, 0(r2)
or r3, r5, r3
sw r3, 0(r5)
```

⇒

```
add r5, r2, r1
nop
nop
lw r3, 4(r5)
lw r2, 0(r2)
nop
or r3, r5, r3
nop
nop
sw r3, 0(r5)
```

4.13.2

```
add r5, r2, r1
lw r2, 0(r2)
lw r3, 4(r5)
or r3, r5, r3
sw r3, 0(r5)
```

⇒

```
add r5, r2, r1
lw r2, 0(r2)
nop
lw r3, 4(r5)
nop
nop
or r3, r5, r3
nop
nop
sw r3, 0(r5)
```

⇒ performance improvement X

temporary value를 저장할 수 있는 r1 필요하다.

4.13.3

hazard detection이 존재하지 않는다면
stall이 필요해진다. instruction이 old value or
store data를 가져올 수 있기 때문이다.

∴ hazard detection은 forwarding이 가능해도
필요함.

4.13.4

Cycles	signals		
	PCwrite	ALUin1	ALUin2
IF ID EX MEM WB	1	X	X
IF ID EX MEM	1	X	X
IF ID EX	1	0	0
IF ID	1	1	0
IF	1	0	0

4.13.5

- EX or MEM에서 사용 value에 instruction이 depend on 한다면 ID에서 stall이 됨.
- for instruction in EX, load와 R-type에서 Rd를 check 해야함.
- for instruction in MEM, destination 레지스터가 이미 chosen / selected.
∴ register number만 체크해준다.
- ID/EX stage에서 rd에 의한 input 또한 됨.
EX/MEM stage에서 output number of output register check 됨.

∴ input we need

ID/EX stage에서의 rd
the output number of the output register from
EX/MEM stage
ID/EX에서의 rt 레지스터.

∴ output we need

특정식으로 필요하지 않다. 현재 클럭을 3개의 output으로 stall 할 수 있음.

A.13.6

Cycles	signals
	pcwrite
IF ID EX MEM WB	1. pcwrite = 1
IF ID - - - - -	2. pcwrite = 1
IF - - -	3. pcwrite = 1
- - -	4. pcwrite = 0
	5. pcwrite = 0