



廣東工業大學

数字集成电路设计课程实验

报告题目 数字集成电路设计课程实验

课程名称 数字集成电路设计课程实验

学 院 集成电路学院

专业班级 23 级集成 3 班

学 号 3123009487

姓 名 黄海鸿

2026 年 3 月 28 日

目录

一 实验 1：反向器设计	1
1.1 实验目的	1
1.2 实验内容	1
1.3 实验原理	1
1.3.1 VTC 图	1
1.3.2 延时定义	2
1.3.3 功耗计算	3
1.4 具体实现	4
1.4.1 实验 a	4
1.4.2 实验 b	6
1.4.3 实验 c	9
二 实验 2：与非门 & 电平复位电路设计	12
2.1 实验目的	12
2.2 实验内容	12
2.2.1 两输入与非门	12
2.2.2 电平复位电路	13
2.3 具体实现	13
2.3.1 实验 a	13
2.3.2 实验 b	20
三 实验 3：触发器 & 分频器设计	24

3.1 实验目的.....	24
3.2 实验内容.....	24
3.2.1 触发器.....	24
3.2.2 分频器.....	24
3.3 实验原理.....	24
3.3.1 触发器原理.....	24
3.3.2 分频器原理.....	25
3.4 具体实现.....	25
3.4.1 实验 a.....	25
3.4.2 实验 b.....	29
四 总结.....	31

一 实验 1：反向器设计

1.1 实验目的

基于 0.18um 1.8V CMOS 工艺，利用 Cadence Spectre Simulator，理解 CMOS 反相器的静态特性，动态特性，功耗

1.2 实验内容

a. 设计 CMOS 反相器的尺寸，使开关阈值 V_M 分别为 0.6V，0.9V，1.2V，给出仿真结果和尺寸；


b. 若 CMOS 反相器的尺寸为 PMOS=0.5um/0.18um，NMOS=0.33um/0.18um，通过仿真，求得 t_r ， t_f ， t_{phl} ， t_{plh} 。若 $L=0.18um$ ，设计 CMOS 反相器尺寸，使 $T_{phl}=T_{plh}$ ，给出仿真结果和尺寸；

c. 若 CMOS 反相器的尺寸为 PMOS=0.5um/0.18um，NMOS=0.23um/0.18um，CLK 周期 1us 和 0.1us。通过仿真，求 CMOS 反相器消耗的峰值电流和平均电流/功率，给出仿真结果；画出该反相器的版图，并通过 DRC 和 LVS 验证。

1.3 实验原理

1.3.1 VTC 图

CMOS 器件的开关阈值（ V_M ）是指在 CMOS 反相器中，输入电压（ V_{in} ）和输出电压（ V_{out} ）相等时的电压值。这个点通常位于电压传输特性曲线（VTC）的中点，即 $V_{in}=V_{out}$ 的点，如下图：



在 CMOS 反相器中，当输入电压 V_{in} 低于开关阈值 V_M 时，PMOS 管导通，NMOS 管截止，输出电压 V_{out} 接近电源电压 V_{DD} ；当输入电压 V_{in} 高于开关阈值 V_M 时，NMOS 管导通，PMOS 管截止，输出电压 V_{out} 接近地电位（0V）；在开关阈值 V_M 附近，PMOS 和 NMOS 管都处于饱和状态，此时两者的电流相等。

当 $V_{in}=V_{out}=V_M$ 时，PMOS 和 NMOS 管的电流相等，即：

$$I_{D,P} = I_{D,N}$$

根据 MOSFET 的电流公式：

$$I_{D,P} = \frac{1}{2} \mu_p C_{ox} \frac{W_p}{L_p} (V_{DD} - V_M - V_{Tp})^2$$

$$I_{D,N} = \frac{1}{2} \mu_n C_{ox} \frac{W_n}{L_n} (V_M - V_{Tn})^2$$

令两者相等并解方程，可以得到开关阈值 V_M 的表达式。

开关阈值 V_M 与 PMOS 和 NMOS 的尺寸比 r 有关，其中 $r=(W_p/L_p)/(W_n/L_n)$ 。

当 r 增大时，PMOS 的驱动能力增强，开关阈值 V_M 增大；当 r 减小时，NMOS 的驱动能力增强，开关阈值 V_M 减小。开关阈值 V_M 可以通过调整 PMOS 和 NMOS 的宽度来改变。例如，增加 PMOS 的宽度会使得 V_M 移向 V_{DD} ，而增加 NMOS 的宽度会使得 V_M 移向地电位（0V）。为了使 V_M 接近 $V_{DD}/2$ ，通常要求 PMOS 的宽度大于 NMOS 的宽度，具体比例取决于工艺参数。

1.3.2 延时定义

在研究 CMOS 响应时，有如下四种定义：


tr (Rise Time): 上升时间，指输出信号从低电平的 10% 上升到高电平的 90% 所需的时间。

tf (Fall Time): 下降时间，指输出信号从高电平的 90% 下降到低电平的 10% 所需的时间。

tphl (Propagation Delay from High to Low): 从输入信号由高电平变为低电平到输出信号由高电平变为低电平的传输延迟时间, 通常定义为 50%Vin 到 50%Vout 的时间。

tplh (Propagation Delay from Low to High): 从输入信号由低电平变为高电平到输出信号由低电平变为高电平的传输延迟时间, 通常定义为 50%Vin 到 50%Vout 的时间。

如下图将 tr、tf、tphl、tplh 用 V-t 图直观地展示:



1.3.3 功耗计算

研究电源线尺寸, 考虑峰值功耗; 研究电池时, 考虑平均功耗。有如下计算公式:

- 瞬时功耗:

$$p(t) = v(t)i(t) = V_{supply}i(t)$$

- 峰值功耗

$$P_{peak} = V_{supply}i_{peak}$$


- 平均功耗

$$P_{ave} = \frac{1}{T} \int_t^{t+T} p(t) dt = \frac{V_{supply}}{T} \int_t^{t+T} i_{supply}(t) dt$$


1.4 具体实现

1.4.1 实验 a

设计 CMOS 反相器的尺寸，使开关阈值 V_M 分别为 0.6V, 0.9V, 1.2V，给出仿真结果和尺寸。搭建反相器 schematic，如图 1.4.1(a)所示，并抽象成 symbol 进行仿真，如图 1.4.1(b)所示。



(a) schematic



(b) sim

图 1.4.1 CMOS Inverter

按照如图 1.4.1(b)所示进行仿真，进行反相器 VTC 曲线的绘制，如下图 1.4.2:





图 1.4.2 反相器 VTC 曲线

根据实验原理 1.3.1 所述，曲线的交点表示开关阈值电压。根据仿真曲线对 MOS 管的参数进行整，分别近似符合题目的阈值电压，如图 1.4.3(a)(b)(c)：



(a) 阈值电压为 0.6V



(b) 阈值电压为 0.9V



(c) 阈值电压为 1.2V

图 1.4.3 三个阈值电压的 VTC

调整所得的 CMOS 反相器的尺寸如表 1.4.1 所示:


尺寸(nM)/阈值电压(V)	0.6	0.9	1.2
PMOS	220/180	1000/180	15000/180
NMOS	1300/180	220/180	220/180

表 1.4.1 CMOS 反相器的尺寸(W/L)


1.4.2 实验 b

若 CMOS 反相器的尺寸为 PMOS=0.5 μ m/0.18 μ m, NMOS=0.33 μ m/0.18 μ m, 通过仿真, 求得 t_r , t_f , t_{phl} , t_{plh} 。若 $L=0.18\mu\text{m}$, 设计 CMOS 反相器尺寸, 使 $T_{phl}=T_{plh}$, 给出仿真结果和尺寸。


根据试验要求, 将电源激励设置为脉冲电压源 v_{pulse} , 周期 1 μ s, 运行仿真。仿真结果如下图 1.4.4 所示:




(a) tr



(b) tf



(c) tphi



(d) tphi

图 1.4.4 vpulse 分析

根据仿真结果，计算的：


$$tr = 506.3ns - 505.4ns = 0.9ns$$

$$tf = 1.005us - 1.004us = 1ns$$

$$tphl = 1.005us - 1.004us = 1ns$$

$$tplh = 505.8ns - 505.0ns = 0.8ns$$

当调整 PMOS 的宽度至 1250nM 拾， $tphl = tplh$ ，仿真结果如图 1.4.5 所示：






图 1.4.5 $t_{plh} = t_{phl}$

1.4.3 实验 c

若 CMOS 反相器的尺寸为 PMOS=0.5um/0.18um, NMOS=0.23um/0.18um, CLK 周期 1us 和 0.1us。通过仿真，求 CMOS 反相器消耗的峰值电流和平均电流/功率，给出仿真结果；画出该反相器的版图，并通过 DRC 和 LVS 验证。

调节 CMOS 反相器至对应尺寸，设置时钟周期为 1us，得到仿真结果如图 1.4.6 所示。其中，峰值电流为 124.3uA，平均电流为 1.83e-6uA

计算可得平均功率为

$$P_{ave} = V_{supply} I_{ave} = 1.8 \times 1.83 \times 10^{-6} = 3.294 \times 10^{-6} W$$




图 1.4.6 1us 周期下电流

修改周期为 0.1us，得到仿真结果如下图 1.4.7 所示：




图 1.4.7 0.1us 周期下电流

峰值电流为 129.2uA，平均电流为 1.80e-5uA

计算可得平均功率为

$$P_{ave} = V_{supply} I_{ave} = 1.8 \times 1.80 \times 10^{-5} = 3.240 \times 10^{-5} W$$

根据原理图，进行版图绘制，并通过 DRC 和 LVS 验证，分别如下图 1.4.8(a)(b)所示：




图 1.4.8(a) DRC




图 1.4.8(b) LVS

二 实验 2：与非门 & 电平复位电路设计

2.1 实验目的

实验目的：基于 0.18um 1.8V CMOS 工艺，利用 Cadence Spectre Simulator，理解 CMOS 组合逻辑电路静态特性，动态特性，功耗；

2.2 实验内容

2.2.1 两输入与非门

NMOS 的尺寸为 0.5um/0.18um，PMOS 的尺寸为 0.5um/0.18um。

静态特性分析（变化的输入即为 V_{in} ）：

1. 当输入 A，B 同时从 0V 变为 1.8V；
2. 当输入 A 先为 1.8V，输入 B 再从 0V 变为 1.8V；
3. 当输入 B 先为 1.8V，输入 A 再从 0V 变为 1.8V；
4. 当输入 A，B 同时从 1.8V 变为 0V；
5. 当输入 A 先为 0V，输入 B 再从 1.8V 变为 0V；
6. 当输入 B 先为 0V，输入 A 再从 1.8V 变为 0V。

通过 DC 仿真，获得六种情况下的 VTC 曲线，分别给出开关阈值，并简单对结果进行分析说明。

动态特性分析：

1. 当输入 A，B 同时从 0V 变为 1.8V；
2. 当输入 A 先为 1.8V，输入 B 再从 0V 变为 1.8V；
3. 当输入 B 先为 1.8V，输入 A 再从 0V 变为 1.8V；
4. 当输入 A，B 同时从 1.8V 变为 0V；
5. 当输入 A 先为 0V，输入 B 再从 1.8V 变为 0V；
6. 当输入 B 先为 0V，输入 A 再从 1.8V 变为 0V。

通过 TRAN 仿真，获得六种情况下的瞬态波形，分别给出传播延时（ t_{phl} 或者 t_{plh} ），并简单对结果进行分析说明。

画出该两输入与非门的版图，并通过 DRC 和 LVS 验证。

2.2.2 电平复位电路

考虑 $B=1.8V$ ， $A=0V/1.8V$ 方波情况，且 $M1=0.23\mu m/0.18\mu m$ ， $M2=0.5\mu m/0.18\mu m$ ， $Mn=0.23\mu m/0.18\mu m$ 尺寸固定。若设计 $Mr=2.0\mu m/0.18\mu m$ ， $1\mu m/0.18\mu m$ ， $0.5\mu m/0.18\mu m$ 三种不同尺寸时，仿真获得输出 OUT 波形和电流功耗，并简要分析原因。画出该电路的版图（ $Mr=0.5\mu m/0.18\mu m$ ），并通过 DRC 和 LVS 验证。

2.3 具体实现

2.3.1 实验 a

静态特性分析：通过 DC 仿真，获得六种情况下的 VTC 曲线，分别给出开关阈值，并简单对结果进行分析说明。

根据实验要求，搭建与非门 schematic，仿真电路如下图 2.3.1(a)(b)所示：




图 2.3.1(a) nand schematic




图 2.3.1(b) simulation

1. 当输入 A, B 同时从 0V 变为 1.8V

运行仿真得到 VTC 曲线如图 2.3.2 所示, 其阈值电压为 908.4mV




图 2.3.2 静态仿真 1

2. 当输入 A 先为 1.8V, 输入 B 再从 0V 变为 1.8V

运行仿真得到 VTC 曲线如图 2.3.3 所示, 其阈值电压为 741.5mV




图 2.3.3 静态仿真 2

3. 当输入 B 先为 1.8V，输入 A 再从 0V 变为 1.8V

运行仿真得到结果与静态仿真 2 相同，其阈值电压为 741.5mV

4. 当输入 A，B 同时从 1.8V 变为 0V

运行仿真得到结果与静态仿真 1 相同，其阈值电压为 908.4mV

5. 当输入 A 先为 0V，输入 B 再从 1.8V 变为 0V

由于 $\neg(0 \cdot B) = 1$ ，输出恒为 1，因此无阈值电压，如图 2.3.4 所示




图 2.3.4 静态仿真 5

6. 当输入 B 先为 0V，输入 A 再从 1.8V 变为 0V

结果同静态仿真 5，无阈值电压。

动态特性分析：通过 TRAN 仿真，获得六种情况下的瞬态波形，分别给出传播延时（ t_{phl} 或者 t_{plh} ），并简单对结果进行分析说明。

1. 当输入 A, B 同时从 0V 变为 1.8V

运行仿真得到结果如图 2.3.5 所示：



图 2.3.5 动态仿真 1

计算得：

$$t_{phl} = 4.0203\mu s - 4.0200\mu s = 0.3ns$$

2. 当输入 A 先为 1.8V，输入 B 再从 0V 变为 1.8V

运行仿真得到结果如图 2.3.6 所示：



图 2.3.6 动态仿真 2

计算得：

$$t_{phl} = 4.0201us - 4.0165us = 3.6ns$$

3. 当输入 B 先为 1.8V，输入 A 再从 0V 变为 1.8V

运行仿真得到结果与动态仿真 2 相同，其 t_{phl} 值为 3.6ns

4. 当输入 A, B 同时从 1.8V 变为 0V

运行仿真得到结果与动态仿真 1 相同，其 t_{phl} 值为 0.3ns

5. 当输入 A 先为 0V，输入 B 再从 1.8V 变为 0V

运行仿真得到结果如图 2.3.7 所示，输出恒为 1：




图 2.3.6 动态仿真 5

6. 当输入 B 先为 0V，输入 A 再从 1.8V 变为 0V

运行仿真得到结果与动态仿真 5 相同，输出恒为 1

根据原理图，进行版图绘制，并通过 DRC 和 LVS 验证，分别如下图 2.3.7(a)(b)所示：




图 2.3.7(a) DRC




图 2.3.7(b) LVS

2.3.2 实验 b

电平复位电路设计，仿真获得输出 OUT 波形和电流功耗，并简要分析原因。画出该电路的版图（ $M_r=0.5\mu\text{m}/0.18\mu\text{m}$ ），并通过 DRC 和 LVS 验证。

根据实验要求，做出电路 schematic 图如 2.3.8 所示：




图 2.3.8 reset schematic

对 M_r 按题目要求修改尺寸， $M_r=2.0\mu\text{m}/0.18\mu\text{m}$ ， $1.0\mu\text{m}/0.18\mu\text{m}$ ， $0.5\mu\text{m}/0.18\mu\text{m}$ 三种不同尺寸时，其对应仿真波形以及平均电流分别如图 2.3.9(a)(b)(c)，2.3.10(a)(b)(c)所示：




图 2.3.9(a) 2.0um out




图 2.3.9(b) 1.0um out




图 2.3.9(c) 0.5um out




图 2.3.10(a) 2.0um i




图 2.3.10(b) 1.0um i




图 2.3.10(c) 0.5um i

对应的电流功耗为电流乘 1.8V 供应电压。结果如表 2.3.1 所示：

参数/Mr 尺寸	2.0um/0.18um	1.0um/0.18um	0.5um/0.18um
平均电流	8.80e-5uA	8.62e-5uA	2.67e-7A
电流功耗	$158.40 \times 10^{-6}W$	$155.16 \times 10^{-6}W$	$4.086 \times 10^{-7}W$

表 2.3.1 电流与功耗

根据原理图，进行版图绘制，并通过 DRC 和 LVS 验证，分别如下图 2.3.11(a)(b)所示：




图 2.3.11(a) DRC




图 2.3.11(b) LVS

三 实验 3：触发器 & 分频器设计

3.1 实验目的

基于 0.18 μm 1.8VCMOS 工艺，利用 Cadence SpectreSimulator，理解 CMOS 时序逻辑电路动态特性，功能。

3.2 实验内容

3.2.1 触发器

利用传输门实现边沿触发寄存器。所有 PMOS 和 NMOS 的 $L=0.18\mu\text{m}$, $W=0.5\mu\text{m}$, D 和 CLK 用 1 μs 周期的 VPULSE 模拟。CLK 设置延时 990ns 或者 5ns。

- a) 输出 D、CLK、Q、Q 非的波形
- b) 画出 layout，并通过 DRC、LVS 验证


3.2.2 分频器

利用边沿触发寄存器设计二分频、四分频时钟分频器：时钟信号 CLK, 时钟周期 1 μs ；通过 TRAN 仿真，获得 Q 的瞬态波形，并简单对结果进行分析说明。

3.3 实验原理


3.3.1 触发器原理

边沿触发寄存器通常采用主从结构，由主锁存器和从锁存器两个锁存器构成。其中，主锁存器在时钟信号的一个电平阶段接收并暂存输入信号，从锁存器则在另一个电平阶段将暂存的数据输出。触发器结构示意图如图所示：



3.3.2 分频器原理

二分频电路的核心是利用 D 触发器的边沿触发特性实现频率分频。具体实现时，将 D 触发器的输出端 Q 与输入端 D 相连，形成反馈电路。每当时钟信号的上升沿（或下降沿）到来时，输出状态翻转一次。因此，输入时钟经过一个 D 触发器后，输出信号的频率减半，如图所示：



同理，若将两个二分频电路级联，即可实现四分频时钟电路。

3.4 具体实现

3.4.1 实验 a

根据实验要求，搭建传输门(tg)，并在其基础上实现触发器 schematic，如下图

3.4.1(a)(b)所示：




图 3.4.1(a) tg




图 3.4.1(b) reg

根据实验要求，搭建反震电路如图 3.4.2 所示，其中使用时钟周期为 1us 的 VPUSE 模式 D 和 CLK 输入，CLK 输入设置延时，以体现触发器功能。




图 3.4.2 sim

当 CLK 延时 5ns 时，仿真图像如图 3.4.3 所示。由图可得，D 在 CLK 上升沿来临之前已经达到高电平并稳定，当 CLK 上升沿来临后，触发器就能将 D 的高电平锁存并让 Q 输出高电平，Q 非输出低电平




图 3.4.3 5ns delay

当 CLK 延时 990ns 时，仿真图像如图 3.4.4 所示。由图可知，此时 D 的上升沿来的比 CLK 迟，当 CLK 上升沿来临时，D 输入仍为低。触发器就能将 D 的低电平锁存并让 Q 输出低电平。而每次 CLK 上升沿来临的时候，D 总是保持低电平，所以每个周期 Q 都输出低电平。




图 3.4.4 990ns delay

由这两个仿真对比得知，设计的触发器基本功能正常。

仿真通过后，绘制版图 layout 并通过 DRC，LVS 验证，如图 3.4.5(a)(b)所示:




图 3.4.5(a) DRC




图 3.4.5(b) LVS

3.4.2 实验 b

利用边沿触发寄存器设计二分频、四分频时钟分频器：时钟信号 CLK,时钟周期 1us；通过 TRAN 仿真，获得 Q 的瞬态波形，并简单对结果进行分析说明。

分屏器电路图如 3.4.6 所示：




图 3.4.6 分频器

其中第一级输出为二分频，第二级输出为四分频。

仿真结果如下图 3.4.7 所示：




图 3.4.7 仿真波形

四 总结

通过本次实验，我系统掌握了基于 $0.18\ \mu\text{m}$ $1.8\ \text{V}$ CMOS 工艺的电路设计流程，并深入理解了 Cadence Spectre Simulator 在电路仿真与验证中的应用。

实验中，我使用 MOS 管，成功搭建了反相器、与非门、电平复位电路、触发器和分频器等不同性能要求的 CMOS 电路，并通过仿真验证了设计的正确性。这一过程加深了我对 CMOS 电路静态特性（如开关阈值）和动态特性（如传输延迟、上升/下降时间）的理解。同时，我学会了利用 Cadence 仿真工具分析电路的功耗与功能特性，并据此优化设计以满足性能指标。

版图设计是影响电路性能与可制造性的关键环节。通过绘制上述电路的版图，并进行 DRC（设计规则检查）与 LVS（版图与原理图对比验证），我掌握了版图设计的基本方法与验证流程，深刻体会到合理布局、规范连接对电路性能的重要性。

本次实验涵盖了从基本反相器到复杂触发器与分频器等多个 CMOS 电路设计内容，全面锻炼了我在电路设计、仿真分析与版图实现方面的能力。通过实验，我不仅熟练掌握了 Cadence Spectre Simulator 的使用，也进一步深化了对 CMOS 电路特性与设计要点的理解。

在实践过程中，我按照设计要求调整 MOS 管尺寸以优化电路性能，例如调节反相器尺寸使传输延迟匹配，或改变 M_r 管尺寸以优化电平复位电路的功耗。这些环节将课堂所学理论与实际设计紧密结合，是我将知识再现的宝贵经历。与此同时，版图设计一度令我感到棘手，尤其是通过 DRC 与 LVS 验证的过程在初期耗时较长。但随着不断摸索与反复调试，我逐渐熟悉了整套流程，最终成功确保了版图的正确性。