2024《数字逻辑与处理器基础》处理器大作业——评分标准

MIPS 单周期处理器设计

2024/05/13

1. **MIPS 单周期 CPU 设计：（共 5 分）** signle-cycle 文件夹中给出了单周期处理器的 RTL 实现。请阅读各个基础模块的 Verilog 代码，理解每个模块的接口和基本功能。
   a) 根据对各个控制信号的理解，完成 MIPS 指令集子集与控制信号的真值表（如下表所示，填 0、 1、 2、 x 等），并根据填写的真值表完成 single-cycle 文

	PCSrc[1:0]	Branch	RegWrite	RegDst[1:0]	MemRead	MemWrite	MemtoReg[1:0]	ALUSrc1	ALUSrc2	ExtOp	LuOp
lw	0	0	1	0	1	0	1	0	1	1	0
sw	0	0	0	x	0	1	x	0	1	1	0
lui	0	0	1	0	0	0	0	0	1	x	1
add	0	0	1	1	0	0	0	0	0	x	x
addu	0	0	1	1	0	0	0	0	0	x	x
sub	0	0	1	1	0	0	0	0	0	x	x
subu	0	0	1	1	0	0	0	0	0	x	x
addi	0	0	1	0	0	0	0	0	1	1	0
addiu	0	0	1	0	0	0	0	0	1	1	0
mul	0	0	1	1	0	0	0	0	0	x	x
and	0	0	1	1	0	0	0	0	0	x	x
or	0	0	1	1	0	0	0	0	0	x	x
xor	0	0	1	1	0	0	0	0	0	x	x
nor	0	0	1	1	0	0	0	0	0	x	x
andi	0	0	1	0	0	0	0	0	1	0	0
sll	0	0	1	1	0	0	0	1	0	x	x
srl	0	0	1	1	0	0	0	1	0	x	x
sra	0	0	1	1	0	0	0	1	0	x	x
slt	0	0	1	1	0	0	0	0	0	x	x
sltu	0	0	1	1	0	0	0	0	0	x	x
slti	0	0	1	0	0	0	0	0	1	1	0
sltiu	0	0	1	0	0	0	0	0	1	1	0
Beq	0	1	0	x	0	0	x	0	0	1	0
j	1	x	0	x	0	0	x	x	x	x	x
jal	1	x	1	2	0	0	2	x	x	x	x
jr	2	x	0	x	0	0	x	x	x	x	x

共 1 分。全对给 1 分，错 5 个以内给 0.8，错 6-10 个给 0.5，错更多的按数量酌情给分。

件夹中控制器模块 Control.v 的 Verilog 代码实现。

b) 阅读 MIPS Assembly 1-1 中的指令代码。这段程序运行足够长时间后，寄存器 $v0, $v1, $a0, $a1, $a2, $a3, $t0, $t2, $t3 （分别对应 2-11 号寄存器）中的值应该是多少？

寄存器	寄存器编号	十六进制	十进制
v0	2	0x00000000	0
v1	3	0x00000001	1
a0	4	0x00002f5b	12123
a1	5	0xffffcfc7	-12345
a2	6	0xcfc70000	-809041920
a3	7	0xffffcfc7	-12345
t0	8	0xcfc72f5b	-809029797
t1	9	0xffcfc72f	-3160273
t2	10	0xffffd0a5	-12123
t3	11	0x00002f5b	12123

共 1 分。全对给 1 分，每错 1 个扣 0.1 分。

c) 将 Inst-q1-1.txt 中的代码粘贴至 InstructionMemory.v 的相应位置，Data-q1.txt 中的代码粘贴至 DataMemory.v 的相应位置；以 test_cpu.v 为顶层文件进行仿真。请给出 b 问中所有寄存器的仿真波形图，验证计算结果和仿真结果是否一致，验证单周期处理器的正确性。

共 1 分。有仿真结果截图且与上表寄存器结果一致给 1 分，有仿真结果但结果不一致给 0.5 分，没有仿真结果不给分。

d) 阅读 MIPS Assembly 1-2 中的指令代码。该代码实现了乘累加运算： $z = \Sigma_{k=0}^{3} x_k y_k$。这段程序运行足够长时间后，寄存器$a0, $a1, $s0 中的值应该是多少？

寄存器	寄存器编号	十六进制	十进制
a0	4	0x00000020	32
a1	5	0x00000020	32
s0	16	0x00000377	887

共 0.5 分。全对给 0.5 分，每错 1 个扣 0.2 分，不写或者全错了不给分。

e) 将 Inst-q1-2.txt 中的代码（对应 MIPS Assembly 1-2）粘贴至 InstructionMemory.v 的相应位置，Data-q1.txt 中的代码粘贴至 DataMemory.v 的相应位置；使用 Vivado 等软件进行仿真，顶层仿真模块为 test_cpu.v。请给出 d 问中所有寄存器的仿真波形图，验证乘法指令的功能正确性。

共 0.5 分。有仿真结果截图且与上表寄存器结果一致给 0.5 分，有仿真结果但结果不一致给 0.2 分，没有仿真结果不给分。

f) 面向“数逻实验课”所采用的 FPGA 板卡，基于 Vivado 工具进行综合并开展静态时序分析。要求使用附件中的约束文件 (xdc_for_both.xdc)，根据 Vivado 的资源和时序分析报告，分析说明 CPU 所可能达到的最高时钟频率和硬件资源开销。请在实验报告中附上综合分析资源和时序报告截图。

共 1 分。资源分析报告占 0.5 分，有即给分。时序分析报告占 0.5 分，有且时序满足要求（没有红字）的给 0.5 分，有时序分析报告但时序不满足要求的给 0.3 分。提交的代码里没有*.xdc 约束文件的，在本问得分基础上扣 0.3 分。