清华大学电子工程系

数字逻辑与处理器基础实验

实验一

注意事项

1. 每人一套实验器材，领用和归还实验器材需登记。

2. 每个实验硬件调试通过后，务必请助教进行现场验收。

3. 现场验收与实验报告各占该实验成绩的50%，按照网络学堂的时间按时提交实验报告。

4. FPGA 管脚分配一定要按照实验要求进行，否则可能造成短路，烧毁芯片。

5. 注意使用U 盘或其他方法保存备份设计文件和工程。


6. 实验报告内容包括：实验目的；设计方案（原理说明及框图）；关键代码及文件清单；仿真结果及分析；综合情况（面积和时序性能）；硬件调试情况。

7. 提交方式：实验报告（word 或者pdf）和设计代码打包后提交到网络学堂，提交打包文件名按照“学号_姓名_实验编号”的规则命名。

有抄袭（实验报告或者设计代码出现雷同）的实验报告核实后按零分处理。

按键时钟防抖处理

在实验中如果要求采用外部按键（例如 KEY1）作为时钟输入，通过按动按键产生有效的时钟边沿，由于机械按键存在抖动现象，表现在输入信号上会出现短时间内的震荡现象。所以，需要在设计内部首先对按键输入信号进行消抖动处理，



时钟按键可以使用防抖代码去除扰动，防抖代码为 debounce.v，使用时需在顶层模块中例化 debounce 模块，如：

```
module instance_name(system_clk, KEY1, other_inputoutput);
input system_clk, KEY1;
……
debounce xdebounce(.clk(system_clk),.key_i(KEY1),.key_o(clk_o));
……
endmodule
```

其中，system_clk 绑定到 100MHz 的系统时钟 R4 上，KEY1 是用户自己设置的按键时钟，使用防抖代码输出的 clk_o 作为最后的时钟使用。

实验一 计数器和序列检测器的设计

实验目的：

- 掌握简单时序逻辑电路的设计方法
- 了解任意进制计数器的设计方法
- 掌握有限状态机的实现原理和方法
- 掌握序列检测的方法

实验原理：

计数器是一种常用的时序电路，它按照规定的方式改变内部各触发器的状态，以记录输入的时钟脉冲的个数。按照规定的计数顺序的不同，计数器可以分为加法计数器、减法计数器、可逆计数器和不同进制的计数器；按照工作方式的不同，又可以分为异步计数器和同步计数器。在同步加法计数器中，各个触发器使用同一个计数控制时钟，每一位在时钟上升沿到来时是否翻转取决于比其低的位是否都是“1”。其中，触发器的翻转是在时钟上升沿同步进行的，其翻转稳定时间仅仅取决于单级触发器的翻转时间，而与计数器的位数无关。

有限状态机（Finite State Machine, FSM）是逻辑电路设计中经常要遇到的，在数字电路中，经常需要通过建立有限状态机的方式来进行时序数字逻辑的设计。在复杂数字系统设计中，有限状态机主要通过硬件描述语言实现，硬件描述语言能够清晰的描述状态转移过程和输入输出变量关系，使得时序逻辑设计大大简化，进而极大降低系统设计复杂度，提高系统模块化程度。有限状态机从本质上讲是由寄存器和组合逻辑构成的时序电路，各个状态之间的转移总是在时钟的触发下进行的。

实验内容：

（1） 设计一个具有异步复位控制的 4bits 十进制同步加法计数器，采用按键 KEY1 作为时钟输入。计数器的计数结果通过七段数码管显示。

（2） 设计一个序列检测器，功能要求如下：

在连续输入的串行数据流中检测特定序列“101011”，一旦检测到一个

“101011”就输出一个宽度为 1 个时钟周期的高电平脉冲。例如，当输入为“00101011010111000101011 00”时，输出为“00000000100001000000000010”。两个 101011 序列可以重叠，如例子中的第二个输出 1。

要求如下两种实现方式：

a） 用有限状态机设计序列检测器，检测序列“101011”。

b） 用移位寄存器和组合逻辑实现序列检测器，检测序列“101011”。

实验要求：

1） 采用**行为级设计**方法设计；

2） 采用拨码开关 **SW1** 作为异步复位控制信号输入；

3） 使用按键 KEY1 作为时钟输入，可先经过防抖模块处理按键抖动；

4） 在报告中，给出电路功能单元占用 FPGA 逻辑资源情况，即面积情况，时序性能在本实验中不做要求。

FPGA 外部电路连接方法：

（1）计数器：

system_clk	R4	100MHz 时钟输入，用于防抖模块
SW1	H2	拨码开关做异步复位信号
CA	N2	七段数码管数据输入，高电平点亮
CB	P5	
CC	V5	
CD	U5	
CE	T5	
CF	P1	
CG	W4	
SEL1	M2	七段数码管使能输入，高电平有效
SEL2	P2	
SEL3	R1	
SEL4	Y3	
KEY1	B22	按键时钟信号

（2）序列检测器：

状态机

system_clk	R4	100MHz 时钟输入，用于防抖模块


LED1	V2	检测状态输出
LED6-8	AA1、AB1、AB2	状态机编码显示
KEY1	B22	按键时钟输入
KEY2	B21	异步复位信号
SW1	H2	串行数据输入

移位寄存器

system_clk	R4	100MHz 时钟输入，用于防抖模块
LED1	V2	检测状态输出
LED2-7	W1、W2、Y1、Y2、AA1、AB1	移位寄存器状态显示
KEY1	B22	按键时钟输入
KEY2	B21	异步复位信号
SW1	H2	串行数据输入

“实验一”提示

如果不使用防抖模块，直接用按键输入引脚作为时钟信号，Vivado 会报出如下错误：



原因正如在这个错误消息中所说，FPGA 对时钟的引入管脚有特殊的限制，按键连接的这个引脚不能够接入时钟分配网络。

解决办法在消息中，其实已经给出：

在约束文件中，加入

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets {clk_IBUF}]

其中，红色字体标出来的信号“clk_IBUF”取决于不同设计中的信号名称，碰到上述编译错误时，根据 Vivado 所给出的提示信息添加约束文件即可。