

实验报告

实验名称: Lab2_数据通路与时序机

学生姓名: 田宏宇 学号: PB17111573


实验日期: 2019 年 3 月 29 日

一、实验内容

1. 排序: $s0 \sim s3$ 是 $x0 \sim x3$ 的排序结果

2. 除法运算: $x / y = q \dots r$


(以上均考虑无符号数)



二、实验设计

1. 排序状态机

四组数据采用冒泡排序, 至多需进行 6 次两两比较并交换



2. 除法运算

(利用减法)


as for x and y :

if $y=0$, $\text{error}=0$;

else if $(x < y)$ output: $q=0$, $r=x$;

else if $(x \geq y)$ do $x=x-y$ until $x < y$,


then output: $q=t$ (times of subtraction), $r=x$;



三、实验过程

1. 排序

SRT 第一次仿真失败, $s0-s3$ 未被赋值:




经检查发现错误原因：


给 state 的选择值赋初值时用 IN=2'h01 种方式，忽略了 state 是四位二进制数，改为 4'h01 后解决了该问题：

```
parameter READY=4'h00;
parameter IN=4'h01;
parameter CMP1=4'h02;
parameter CMP2=4'h03;
parameter CMP3=4'h04;
parameter CMP4=4'h05;
parameter CMP5=4'h06;
parameter CMP6=4'h07;
```

得到正确仿真如下



下载结果如图，BTNC 控制 clk，蓝灯亮起代表 done



下载结果如下：

红灯表示 $y=0$ 时 ERROR



蓝灯为 done



四、实验总结

在这次实验中，我学会了四组数据排序和除法器的设计，对 verilog 的数据表示、case 语句和时序逻辑等有了进一步的理解，在实验中解决仿真时遇到的问题提高了我的 debug 能力。

附

1.SRT 代码如下：

```

23 module SRT(
24     input [3:0] x0,
25     input [3:0] x1,
26     input [3:0] x2,
27     input [3:0] x3,
28     input rst,
29     input clk,
30     output reg [3:0] s0,
31     output reg [3:0] s1,
32     output reg [3:0] s2,
33     output reg [3:0] s3,
34     output reg done
35 );
36 /*reg [3:0] t0;
37 reg [3:0] t1;
38 reg [3:0] t2;
39 reg [3:0] t3;*/
40 reg [3:0] state;
41 parameter READY=4'h00;
42 parameter IN=4'h01;
43 parameter CMP1=4'h02;
44 parameter CMP2=4'h03;
45 parameter CMP3=4'h04;
46 parameter CMP4=4'h05;
47 parameter CMP5=4'h06;
48 parameter CMP6=4'h07;

```

```
51 always@(posedge clk)
52 begin
53 if(rst==1)
54 begin
55     state<=4'b0;
56     done<=0;
57 end
58 else
59 case(state)
60 IN:
61 begin
62     s0<=x0;
63     s1<=x1;
64     s2<=x2;
65     s3<=x3;
66     state<=CMP1;
67 end
68 CMP1:
69 begin
70     sort(s0,s1);
71     state<=CMP2;
72 end
73 CMP2:
74 begin
75     sort(s1,s2);
76     state<=CMP3;
77 end
```



```

78  CMP3:
79      begin
80      sort(s2, s3);
81      state<=CMP4;
82      end
83  CMP4:
84      begin
85      sort(s0, s1);
86      state<=CMP5;
87      end
88  CMP5:
89      begin
90      sort(s1, s2);
91      state<=CMP6;
92      end
93  CMP6:
94      begin
95      sort(s0, s1);
96      state<=READY;
97      done<=1;
98      end
99  READY:
100     begin
101     s0<=4'b0;
102     s1<=4'b0;
103     s2<=4'b0;
104     s3<=4'b0;
105     state<=IN;
106     done<=0;
107     end
108  default:

```

```

108 | default:
109 |     state<=READY;
110 | endcase
111 | end
112 |
113 | task sort;
114 |     inout [3:0]a;
115 |     inout [3:0]b;
116 |     reg [3:0]temp;
117 |     if(a>b)
118 |     begin
119 |         temp=a;
120 |         a=b;
121 |         b=temp;
122 |     end
123 | endtask
124 |
125 | endmodule

```

SRT 仿真代码

```

23 module SRT_test();
24     reg [3:0] x0, x1, x2, x3;
25     reg rst;
26     reg clk;
27     wire [3:0] s0, s1, s2, s3;
28     wire done;
29     SRT LU (
30         .x0(x0),
31         .x1(x1),
32         .x2(x2),
33         .x3(x3),
34         .rst(rst),
35         .clk(clk),
36         .s0(s0),
37         .s1(s1),
38         .s2(s2),
39         .s3(s3),
40         .done(done)
41     );
42     initial clk=0;
43     initial rst=1;
44     always #100 clk=~clk;
45     initial
46     begin
47         x0=4'b0101;
48         x1=4'b1101;
49         x2=4'b1110;
50         x3=4'b0100;
51     end
52     initial
53     begin
54         #150 rst=0;
55         #1000 rst=1;
56         #300 rst=0;
57     end
58     endmodule

```

2.DIV 代码如下

```

23 module DIV(
24     input [3:0]x,
25     input [3:0]y,
26     input  rst,
27     input  clk,
28     output reg [3:0]q,
29     output reg [3:0]r,
30     output reg error,
31     output reg done
32 );
33     reg [3:0] x1;
34     reg [3:0] y1;
35     reg [3:0] t;
36     reg [3:0] state;
37
38     parameter IN=4'b0000;
39     parameter W0=4'b0001;
40     parameter ERR=4'b0010;
41     parameter OUT=4'b0011;
42
43 always@(posedge clk)
44 begin
45     if(rst==1)
46     begin
47         state<=OUT;
48     end
49     else
50     case(state)
51     IN:
52     begin
53         t<=4'b0000;
54         q<=4'b0000;
55         r<=4'b0000;
56         done<=0;
57         error<=0;

```

```

58 | if(y==4'b0000)
59 |     state<=ERR;
60 | else
61 |     if(x>y)
62 |     begin
63 |         state<=W0;
64 |         x1<=x;
65 |         y1<=y;
66 |     end
67 | else
68 |     begin
69 |         x1<=x;
70 |         state<=OUT;
71 |     end
72 | end
73 | ERR:
74 | begin
75 |     q<=4'b0000;
76 |     r<=4'b0000;
77 |     error<=1;
78 |     state<=IN;
79 | end
80 | W0:
81 | begin
82 |     //x1=x1-y1;
83 |     //t=t+4'b0001;
84 |     wo(x1,y1,t);
85 |     if(x1>=y1)
86 |         state<=W0;
87 |     else
88 |         state<=OUT;
89 |     end
90 | OUT:
91 | begin
92 |     q<=t;
93 |     r<=x1;
94 |     done<=1;
95 |     state<=IN;
96 | end
97 | default:state<=ERR;
98 | endcase

97 | default:state<=ERR;
98 | endcase
99 | end
100 |
101 | task wo;
102 |     inout [3:0]a;
103 |     inout [3:0]b;
104 |     inout [3:0]c;
105 |     reg [3:0] temp;
106 | begin
107 |     temp=a-b;
108 |     a=temp;
109 |     c=c+4'b0001;
110 | end
111 | endtask
112 | endmodule
113 |

```

DIV 仿真代码

```
23 module DIV_test();
24     reg [3:0]x;
25     reg [3:0]y;
26     reg rst;
27     reg clk;
28     wire [3:0]q;
29     wire [3:0]r;
30     wire error;
31     wire done;
32     DIV LO (
33         .x(x),
34         .y(y),
35         .rst(rst),
36         .clk(clk),
37         .q(q),
38         .r(r),
39         .error(error),
40         .done(done)
41     );
42     initial clk=0;
43     initial rst=0;
44     initial begin
45         rst=1;
46         #100 rst=0;
47         x=4'h0e;
48         y=4'h06; /*
49         #600
50         rst=1;
51         #100 rst=0;
52         x=4'h0d;
53         y=4'h06;
54         #600
55         rst=1;
56         #100 rst=0;
57         x=4'h08;
58         y=4'h03; */
59     end
60     always #50 clk=~clk;
61 endmodule
```