# 实验报告


实验名称: Lab2 数据通路与状态机

实验日期: \_\_\_\_\_\_\_年 \_3\_月 \_ 29\_日

### 一、实验内容

1. 排序: s0~s3是x0~x3的排序结果


2. 除法运算: x/y=q...r (以上均考虑无符号数)



## 二、实验设计

#### 1.排序状态机

四组数据采用冒泡排序,至多需进行6次两两比较并交换



#### 2.除法运算

### (利用减法)


as for x and y:

if y=0, error=0;

else if (x < y) output: q=0, r=x;

else if (x>=y) do x=x-y until x< y,


then output: q=t (times of subtraction), r=x;



# 三、实验过程

1.排序

SRT 第一次仿真失败, s0-s3 未被赋值:




#### 经检查发现错误原因:


给 state 的选择值赋初值时用 IN=2'h01 种方式,忽略了 state 是四位二进制数,改为 4'h01 后解决了该问题:

```
parameter READY=4'h00;
parameter IN=4'h01;
parameter CMP1=4'h02;
parameter CMP2=4'h03;
parameter CMP3=4'h04;
parameter CMP4=4'h05;
parameter CMP5=4'h06;
parameter CMP6=4'h07;
```

#### 得到正确仿真如下




下载结果如图,BTNC 控制 clk, 蓝灯亮起代表 done




#### 2.除法运算

第一次仿真失败,输出结果很乱



经过研究,发现问题:

- 1.某组数据运算至 done 需要周期数较多,所以在一组还未完成运算我仿真设置的下一组数据提前到来了,导致输出出错。
- 2.在仿真时非输入输出变量不会在仿真中表现出数据变化,之前没有认识到这一点,导致出现问题时第一时间以为是 state 等值未赋进去,找了半天也没有解决。解决后:在 test 文件中改为只有一组除数与被除数,仿真如下:



### 下载结果如下:

# 红灯表示 y=0 时 ERROR



蓝灯为 done



# 四、实验总结

在这次实验中,我学会了四组数据排序和除法器的设计,对 verilog 的数据表示、case 语句和时序逻辑等有了进一步的理解,在实验中解决仿真时遇到的问题提高了我的 debug 能力。

附

1.SRT 代码如下:

```
23 🖨 module SRT(
         input [3:0] x0,
24
         input [3:0] x1,
25
         input [3:0] x2,
26
         input [3:0] x3,
27
         input rst,
28
         input clk,
29
         output reg [3:0] s0,
30
         output reg [3:0] s1,
31
         output reg [3:0] s2,
32
         output reg [3:0] s3,
33
         output reg done
34
35 ¦);
36 ⊝ /*reg [3:0] t0;
   reg [3:0] t1;
37
38 ¦ reg [3:0] t2;
39 <u>∩</u> reg [3:0] t3;*/
   reg [3:0] state;
40
41 | parameter READY=4' h00;
    parameter IN=4' h01;
42
    parameter CMP1=4' h02;
43
     parameter CMP2=4' h03;
44 :
     parameter CMP3=4'h04;
45 ¦
     parameter CMP4=4'h05;
46
     parameter CMP5=4' h06;
47
    parameter CMP6=4'h07;
48
```

```
51 	☐ always@(posedge clk)
52 🕏 begin
53 🖨 if(rst==1)
54 🖯 begin
55 | state<=4'b0;
      done<=0;
57 	← end
58 else
59 🖨 case(state)
60 ⊝ IN:
61 🖕 begin
62 | s0<=x0;
63 | s1<=x1;
64 | s2<=x2;
65 | s3<=x3;
66 state <= CMP1;
67 end
68 🖨 CMP1:
69 🖯 begin
70
      sort(s0, s1);
      state<=CMP2;
71
72 end
73 ♥ CMP2:
74 🖨 begin
75 ;
      sort(s1, s2);
76 state <= CMP3;
77 🖒 end
```

```
78 ◯ CMP3:
79 🖯
       begin
 80
        sort(s2, s3);
 81
       state<=CMP4;
82
        end
 83 🖨 CMP4:
84 🖯 begin
     sort(s0, s1);
85
      state<=CMP5;
86 ¦
87 △ end
88 🖨 CMP5:
89 🖨 begin
90 ¦
      sort(s1, s2);
91 :
       state<=CMP6;
92 🖒 end
93 	☐ CMP6:
94 🖯 begin
        sort(s0, s1);
95 ¦
96 :
        state<=READY;
97
        done<=1;
98 🖒
       end
99 🖯 READY:
100 🖨 begin
101
       s0<=4' b0;
102
       s1<=4' b0;
103
        s2<=4'b0;
104 ¦
       s3<=4'b0;
105 ¦
        state<=IN;
        done<=0;
106
107 △ end
```

```
108 ⊖ default:
109 a state <= READY;
110 \ \ \ \dot{\bigcirc} \ \ endcase
112
113 🖨 task sort;
114 | inout [3:0]a;
115 inout [3:0]b;
116 | reg [3:0]temp;
117 ⊜ if (a>b)
118 🕏 begin
119 temp=a;
120 ¦ a=b;
121 | b=temp;
122 🖒 end
123 ⊝ endtask
124
125 🖨 endmodule
```

SRT 仿真代码

```
23 🕁 module SRT_test();
24 :
        reg [3:0] x0, x1, x2, x3;
25
       reg rst;
26 :
       reg clk;
       wire [3:0] s0, s1, s2, s3;
27
28
        wire done;
       SRT LU (
29 ¦
30 !
         . x0(x0),
           . x1(x1),
31
          . x2(x2),
32
           . x3(x3),
33 ¦
           .rst(rst),
34
           .clk(clk),
35
36
           .s0(s0),
           .s1(s1),
37
38 ¦
           .s2(s2),
           .s3(s3),
39
40
            . done (done)
41
       );
42
       initial clk=0;
       initial rst=1;
43
44 ¦
       always #100 clk=~clk;
       initial
45 🖯
46 🖨
       begin
47 ¦
        x0=4' b0101;
48
        x1=4' b1101;
       x2=4' b1110;
49
50 ¦
        x3=4' b0100;
51 🗀
        end
52 🖨
        initial
53 🖨
        begin
54 ¦
        #150 rst=0;
        #1000 rst=1;
56 ¦
        #300 rst=0;
57 🗀
        end
58 🖨
        endmodule
```

2.DIV 代码如下

```
23 🕏 module DIV(
24 input [3:0]x,
25 input [3:0]y,
26 input rst,
27 | input clk,
28 output reg [3:0]q,
29 | output reg [3:0]r,
30 | output reg error,
31 output reg done
32 ; );
33 | reg [3:0] x1;
34 reg [3:0] y1;
    reg [3:0] t;
35
36
   reg [3:0] state;
37
38 | parameter IN=4' b0000;
39 | parameter WO=4' b0001;
40 parameter ERR=4' b0010;
41 parameter OUT=4'b0011;
42
43 | always@(posedge clk)
44 🖨 begin
45 ⊝ if(rst==1)
46 ⇔ begin
47 : state<=OUT;
48 ⊝ end
49 else
50 \ominus case(state)
51 ⊝ IN:
       begin
        t<=4' b0000;
53
        q<=4' b0000;
54 ¦
55
        r<=4' b0000;
56 ¦
        done<=0;
57 ¦
        error<=0;
```

```
58 🖨
        if(y==4'b0000)
59 :
60 :
            state <= ERR;
         else
61 🖨
        if(x>=y)
62 🖨
        begin
        state<=WO;
63 ;
64
        x1<=x;
y1<=y;
65 ;
66 🖨
        end
67
        else
68 🖨
       begin
       x1 \le x;
state \le 0UT;
69 ;
70 :
71 🖨
       end
 72 A
       end
73 🖨 ERR:
74 😓
       begin
        q<=4' b0000;
 75 :
 76
        r<=4' b0000;
77 :
        error<=1;
78 :
        state<=IN;
 79 🖨
        end
80 🖨 WO:
81 🖯
        begin
        //x1=x1-y1;
82 🖨
83 🖨
        //t=t+4'b0001;
84 ;
        wo(x1, y1, t);
85 🖨
        if(x1)=y1)
86 :
         state<=WO;
87 :
        else
88 🖨
        state<=OUT;
89 🖨
       end
91 🖨
       begin
92 :
       q \le t;
93 ;
       r <= x1;
94 !
       done<=1;
95 :
       state <= IN;
96 🖨
      end
97 default:state = ERR;
98 🖒 endcase
 97 | default:state<=ERR;
 98 🖒 endcase
 99 🖨 end
100
101 🖨 task wo;
102 | inout [3:0]a;
103 | inout [3:0]b;
104 | inout [3:0]c;
105 | reg [3:0] temp;
106 🕏 begin
temp=a-b;
108 a=temp;
109 c=c+4'b000
         c=c+4' b0001;
110 🖒 end
111 ⊝ endtask
112 🖒 endmodule
113 :
```

#### DIV 仿真代码

```
23 \ominus module DIV_test();
33 . x(x),
      .y(y),
.rst(rst),
.clk(clk),
34 ¦
 35
 36
37 | .q(q),
38 | .r(r),
39 | .error(error),
40 | .done(done)
41 | );
42 | initial clk=0;
43 | initial rst=0;
 44 🖯 initial begin
 45 | rst=1;
46 | #100 rst=0;
47 | x=4' h0e;
 48 \(\bar{y}\) y=4' h06; /*
 49 #600
50 | rst=1;
51 | #100 rst=0;
52 | x=4'h0d;
53 | y=4' h06;
54 #600
55 | rst=1;
57  x=4'h08;
58 \(\hat{p} y=4\) h03;*/
59 ⊝ end
60 always #50 clk=~clk;
61 🖒 endmodule
```