第9章 习题及答案

9.1 逻辑电路如图 P9.1 所示。试写出输出的逻辑表达式,列出真值表并分析其逻辑功能。




图 P9.1

解: (1) 由逻辑图写出输出信号的逻辑表达式:

$$\begin{split} L_1 &= A \oplus (B \oplus C) \\ L_2 &= \overline{\overline{C(A \oplus B)} \cdot \overline{AB}} \\ &= C(A \oplus B) + AB \\ &= C(A\overline{B} + \overline{AB}) + AB \\ &= \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC \end{split}$$


(2) 由表达式列出真值表,如解表 9.1 所示。

解表 9.1

| A | В | С | L_1 | L 2 |
|---|---|---|-------|-----|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

(3)分析真值表,可见此电路实现了考虑低位进位的一位二进制数的全加功能, L_1 为加法的和, L_2 为加法的进位。

9.3 试分析图 P9.3 所示电路的逻辑功能。



解:(1)由逻辑图写出输出信号的逻辑表达式:

$$Y = \overline{\overline{AB} + A\overline{B}} = AB + \overline{AB}$$

(2) 由表达式列出真值表

| А | В | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

- (3) 由真值表得出其逻辑功能为同或运算。
- 9.4 试分析图 P9.4 所示电路的逻辑功能。




图 P9.4

解:(1)由逻辑图写表达式:

$$Y = \overline{\overline{AB} \cdot BC} \cdot \overline{\overline{AC}} = AB + BC + \overline{AC}$$

(2)由表达式列出真值表

| A | 1 B | C | Y |
|---|-----|---|---|
| C | 0 | 0 | 0 |
| C | 0 | 1 | 1 |
| C | 1 | 0 | 1 |
| C | 1 | 1 | 1 |
| 1 | . 0 | 0 | 1 |


| 1 | 0 | 1 | 1 |
|---|---|---|---|
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |

- (3) 由真值表可知,当 A、B、C 三个变量不一致时,电路输出为"1",所以这个电路称为"不一致判别电路"。
- 9.5 设计一个组合逻辑电路。已知:输入为8421BCD码;当输入能被2或3整除时,输出为1(0可被任何数整除)。
 - (1) 列出真值表;
 - (2) 写出输出函数的最简与或表达式;
 - (3) 用门电路实现该组合逻辑电路。

解: (1) 列真值表:

| A | В | C | D | L |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | X |
| 1 | 0 | 1 | 1 | X |
| 1 | 1 | 0 | 0 | X |
| 1 | 1 | 0 | 1 | X |
| 1 | 1 | 1 | 0 | X |
| 1 | 1 | 1 | 1 | X |


(2)把真值表填入卡诺图中,用卡诺图化简,如解图 9.5(a)所示。



化简得出最简的表达式:

$$L = A + \overline{D} + \overline{B}C$$


(3)逻辑电路图如解图 9.5(b)所示。



- **9.6** 某物料传送系统由 A、B、C 三台电动机拖动,为防止物料堆积,规定只有 C 开机时 B 才可开机,只有 B 开机时 A 才可开机,否则应给出报警信号。设 A、B、C 开机时状态信号为 1。试设计电动机开机的监控电路。
- **解**: (1) 约定 A、B、C 三台电动机开机时用 1 表示,不开机时用 0 表示;监控信号用字母 Y表示,有报警信号时用 1 表示,无报警信号时用 0 表示。
 - (2) 根据设计要求建立该逻辑函数的真值表,如解表 9.6 所示。

| | 解表 9.6 | | | | | | | | |
|---|--------|---|---|--|--|--|--|--|--|
| A | В | C | L | | | | | | |
| 0 | 0 | 0 | 0 | | | | | | |
| 0 | 0 | 1 | 0 | | | | | | |
| 0 | 1 | 0 | 1 | | | | | | |
| 0 | 1 | 1 | 0 | | | | | | |
| 1 | 0 | 0 | 1 | | | | | | |
| 1 | 0 | 1 | 1 | | | | | | |
| 1 | 1 | 0 | 1 | | | | | | |
| 1 | 1 | 1 | 0 | | | | | | |

(3) 用卡诺图化简,如解图 9.6 所示。




解图 9.6

化简得到最简的表达式:

$$L = A\overline{B} + B\overline{C}$$

(4)逻辑电路图如解图 9.6(b)所示。




- 9.7 利用与非门设计一个 1 位数值范围判别电路。已知: 十进制数用 8421BCD 码表示; 当输入的十进制数大于等于 5 时,电路输出为 1; 当输入的十进制数小于等于 4 时,输出为 0。
 - 解:根据设计要求建立该逻辑函数的真值表,如解表 9.7 所示。

解表 9.7

| A | В | C | D | L |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | X |
| 1 | 0 | 1 | 1 | X |
| 1 | 1 | 0 | 0 | X |
| 1 | 1 | 0 | 1 | X |
| 1 | 1 | 1 | 0 | X |
| 1 | 1 | 1 | 1 | X |


(2)用卡诺图化简,如解图 9.7(a)所示。



化简得出最简的表达式:

$$L = A + BD + BC$$


(3)逻辑电路图如解图 9.7(b)所示。



- **9.8** 某工厂有三个车间和一个自备电站,站内有两台发电机 x 和 y。y 的发电能力是 x 的二倍。如果一个车间开工,只要启动 x 就可满足要求;如果两个车间开工,只要启动 y 就能满足要求;如果三个车间同时开工,则 x 和 y 都应启动。试设计一个控制发电机 x 和 y 启动和停止的逻辑电路。
- **解**: (1) 约定三个车间用 A、B、C 表示,车间开工时用 1 表示,不开工时用 0 表示;两台发电机用字母 X 和 Y 表示,发电机启动时用 1 表示,发电机停止时用 0 表示。
 - (2) 根据设计要求建立该逻辑函数的真值表,如解表 9.8 所示。

解表 9.8 Y ABCX

(3) 用卡诺图化简,如解图 9.8(a)所示。



解图 9.8(a)


化简得到最简的表达式: $X = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$

$$Y = AC + AB + BC$$

- (4) 逻辑电路图如解图 9.8(b)所示。
- **9.9** 设计一个血型配对指示器。输血时供血者和受血者的血型配对情况是:同一血型之间可以相互输血;*AB* 型受血者可以接受任何血型的输血;*O* 型血者可以给任何血型的受血者输血。要求用最少个数的与非门实现该逻辑要求,试画出逻辑图。
- **解:** (1) 约定 AB 表示输血者, AB=00 表示 A 型血, AB=01 表示 B 型血, AB=10 表示 AB 型血, AB=11 表示 O 型血; CD 表示受血者, CD=00 表示 A 型血, CD=01 表示 B 型血, CD=10 表示 AB 型血, CD=11 表示 O 型血; L 表示能否互相输血, L=1 表示可以互相输血, L=0 表示不可以互相输血。
 - (2) 列真值表,如解表 9.9 所示。

解表 9.9 YAВ CD

(3) 用卡诺图化简,如解图 9.9(a)所示。




解图 9.9(a)

化简得到最简的与或表达式:

$$L = AB + C\overline{D} + \overline{ABD} + B\overline{C}D$$

(4) 用最少个数的与非门实现的逻辑电路如解图 9.9(b)所示。



9.10 试设计一个组合逻辑电路。已知:在 $A \times B \times C$ 三个输入信号中, A 的优先权最高, B 次之,C 最低,它们的输出分别用 Y_A 、 Y_B 、 Y_C 表示。要求:在同一时间内电路只有一个 信号能输出;如果有两个或三个信号同时输入时,则电路只允许优先权最高的那个信号能输 出。


解: (1) 列真值表,如解表 9.10 所示。

| | 解表 9.10 | | | | | | | |
|---|---------|---|-------|-------|-------|--|--|--|
| A | В | C | Y_A | Y_B | Y_C | | | |
| 0 | 0 | 0 | 0 | 0 | 0 | | | |
| 0 | 0 | 1 | 0 | 0 | 1 | | | |
| 0 | 1 | 0 | 0 | 1 | 0 | | | |
| 0 | 1 | 1 | 0 | 1 | 0 | | | |
| 1 | 0 | 0 | 1 | 0 | 0 | | | |
| 1 | 0 | 1 | 1 | 0 | 0 | | | |
| 1 | 1 | 0 | 1 | 0 | 0 | | | |
| 1 | 1 | 1 | 1 | 0 | 0 | | | |

(2) 由真值表写表达式

$$Y_A = A$$
 $Y_B = \overline{A}B$ $Y_C = \overline{A}\overline{B}C$

(3) 逻辑图如解图 9.10 所示。



9.11 设计一个由与非门组成的 3 位二进制编码电路。

解: (1)设为高输入有效,高输出有效,列真值表,如解表 9.11 所示。 解表 9.11

| ¥7 | Y 6 | Y | 5 Y | 4 Y | 3¥2 | Y 1 | Yo | A | В | С |
|----|------------|---|-----|-----|-----|-----|---------------------------------|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 0 0 0 0 0 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | ŏ | ŏ | ĭ |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |


(2) 由真值表写表达式

$$A = Y_4 + Y_5 + Y_6 + Y_7 = \overline{\overline{Y_4} \bullet \overline{Y_5} \bullet \overline{Y_6} \bullet \overline{Y_7}}$$

$$B = Y_2 + Y_3 + Y_6 + Y_7 = \overline{\overline{\overline{Y_2} \bullet \overline{Y_3} \bullet \overline{Y_6} \bullet \overline{Y_7}}}$$

$$C = Y_1 + Y_3 + Y_5 + Y_7 = \overline{\overline{Y_1} \bullet \overline{Y_3} \bullet \overline{Y_5} \bullet \overline{Y_7}}$$

(3) 逻辑图如解图 9.11 所示。



96