第十章 习题及答案

10.2 同步 RS 触发器的电路如图 10.1.2(a)所示。设初始化状态 Q=0,R、S、CP 的波形如图 P10.2 所示,试对应地画出 Q 端的波形。





图 P10.2

解: 图 10.1.2 (a) 所示的同步 RS 触发器,在 CP=0 期间保持原状,在 CP=1 期间按照 表 10.1.2 分析次态。所得波形如解图 10.2 所示。



解图 10.2

10.3 用维持阻塞 D 触发器构成的电路及输入端 A、B、CP 的波形如图 P10.3 图所示。设初始状态 Q=0,试画出在时钟脉冲作用下 Q端的波形。





图 P10.3

解: 由图可知 D 触发器的 $Q^{n+1} = D = A \oplus B$,在 CP 的上升沿利用特性方程分析 Q, CP 的其余时刻保持原状。输出波形如解图 10.3 所示:



10.4 负边沿 JK 触发器的逻辑图以及各输入端的波形如图 P10.4 图所示。设触发器的初始状态为 Q=0,试画出在时钟脉冲作用下 Q 端的波形。






图 P10.4

解: 由图可知 R_D =A,任何时刻只要清零端为 0 触发器立刻清零;在 CP 的下降沿利用特性方程分析 Q,CP 的其余时刻保持原状。输出波形如解图 10.4 所示:



解图 10.4


10.5 各触发器的电路和 CP 的波形如图 P10.5 所示。设各触发器的初始状态 Q=0,试画出在时钟脉冲作用下各触发器 Q 端的波形。



解: 首先写出各个触发器的特性方程:

$$J_1=K_1=1$$
 所以: $Q_1^{n+1}=J_1\overline{Q_1^n}+\overline{K_1}Q_1^n=\overline{Q_1^n}$ 下降沿触发 $J_2=K_2=0$ 所以: $Q_2^{n+1}=J_2\overline{Q_2^n}+\overline{K_2}Q_2^n=Q_2^n$ 下降沿触发 $J_3=K_3=Q_3$ 所以: $Q_3^{n+1}=J_3\overline{Q_3^n}+\overline{K_3}Q_3^n=0$ 下降沿触发 $J_4=\overline{Q_4}$ $K_4=Q_4$ 所以: $Q_4^{n+1}=J_4\overline{Q_4^n}+\overline{K_4}Q_4^n=\overline{Q_4^n}$ 下降沿触发 $J_5=1$ $K_5=Q_5$ 所以: $Q_5^{n+1}=J_5\overline{Q_5^n}+\overline{K_5}Q_5^n=\overline{Q_5^n}$ 下降沿触发 $J_6=K_6=1$ 所以: $Q_6^{n+1}=J_6\overline{Q_6^n}+\overline{K_6}Q_6^n=\overline{Q_6^n}$ 下降沿触发 $D_7=\overline{Q_7}$ 所以: $Q_7^{n+1}=D_7=\overline{Q_7^n}$ 上升沿触发 $D_8=1$ 所以: $Q_8^{n+1}=D_8=1$ 上升沿触发

各触发器 Q端的波形如解图 10.5 所示:



解图 10.5

10.8 试分析如图 P10.8 所示的时序逻辑电路。要求:列出状态表,画出状态图和波形图,说明其功能。




图 P10.8

解: (a)图

(1)驱动方程
$$D_0 = \overline{Q_0^n} \bullet \overline{Q_1^n}$$
 $D_1 = Q_0^n$

(2)状态方程
$$Q_0^{n+1} = D_0 = \overline{Q_0^n} \bullet \overline{Q_1^n}$$


 $Q_1^{n+1} = D_1 = Q_0^n$

- (3)输出方程 $Z = Q_1^n \bullet CP$
- (4)列状态表如解表 10.8(a)所示:

解表 10.8 (a)

现态	次态	输出
Q_1^n Q_0^n	Q_1^{n+1} Q_0^{n+1}	Z
0 0	0 1	0
0 1	1 0	0
1 0	0 0	CP
1 1	1 0	CP

(5)状态图与时序图如解图 10.8 (a) 所示:



解图 10.8 (a)

(6) 由以上分析可见,此电路在3个状态之间循环,是具有自启动能力的同步三进制加 法计数器。

(b) 图


$$(1)$$
 驱动方程: $J_0=1$ $K_0=Q_2^n$ $J_1=\overline{Q_2^n}$ $K_1=\overline{Q_0^n}$ $K_2=\overline{Q_1^n}$

(2)状态方程


$$\begin{split} Q_0^{n+1} &= J_0 \overline{Q_0^n} + \overline{K_0} Q_0^n = \overline{Q_0^n} + \overline{Q_2^n} Q_0^n = \overline{Q_0^n} + \overline{Q_2^n} \\ Q_1^{n+1} &= J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = \overline{Q_2^n} \overline{Q_1^n} + Q_0^n Q_1^n \end{split}$$

$$Q_2^{n+1} = J_2\overline{Q_2^n} + \overline{K_2}Q_2^n = Q_1^n$$
 (3)状态表如解表 10.8 (b)所示:

解表 10.8(b)



(4)状态图与时序图如解图 10.8 (b) 所示:



解图 10.8 (b)

(5)由以上分析可见,此电路在 5 个状态之间循环,是具有自启动能力的同步五进制计数器。

(c)图

- (1) 观察电路的结构,有两个上升沿触发的 D 触发器,分别记为 FF_0 和 FF_1 ,这两个 D 触发器的时钟信号不是同一个信号,所以该电路是异步时序逻辑电路。
 - (2) 写出各触发器的时钟方程。

因为是脉冲异步时序逻辑电路, 所以必须写出时钟方程。

FF₀触发器的时钟方程: CP₀=CP (CP[↑])。

FF₁ 触发器的时钟方程: $CP_1=Q_0$ (Q_0 [↑],当 FF₀ 的 Q_0 由 $0\rightarrow 1$ 时, Q_1 才可能改变状态,否则 Q_1 将保持原状态不变)。

(3) 写出时序逻辑电路的输出方程。

$$Z = \overline{Q_1^n + Q_0^n} = \overline{Q_1^n} \bullet \overline{Q_0^n}$$

(4) 写出各触发器的驱动方程。

$$D_0 = \overline{Q_0^n} \qquad D_1 = \overline{Q_1^n}$$

(5) 将各触发器的驱动方程代入其特性方程,求得各触发器的次态方程,也就是时序逻辑电路的状态方程。

$$Q_0^{n+1} = D_0 = \overline{Q_0^n} \qquad (\mathbf{CP}^{\uparrow})$$


$$Q_1^{n+1} = D_1 = \overline{Q_1^n} \qquad (Q_0 \uparrow)$$

(6) 根据状态方程得到该时序逻辑电路的状态表如解表 10.8(c)所示。

列状态表的方法与同步时序逻辑电路基本相似,只是要特别注意各触发器是否具备有效 的时钟信号(此处为上升沿作用),为了清晰起见,在状态表中增加了各触发器 CP 信号的 状况,特别注意,不具备时钟信号的上升沿时的 CP 用 0 表示,即此处的 0 不表示 CP 时钟 信号为0,只是表示时钟沿不具备而已。具备时钟信号的上升沿时用一个向上的箭头表示, 表示有一个上升沿。


胖衣 10.8(c)			
现态	次态	输出	时钟脉冲
Q_1^n Q_0^n	Q_1^{n+1} Q_0^{n+1}	Z	CP_1 CP_0
0 0	1 1	1	↑
1 1	1 0	0	0 ↑
1 0	0 1	0	↑ ↑
0 1	0 0	0	0 ↑

(7) 根据状态表得到该时序逻辑电路的状态图如解图 10.8(c)所示。



解图 10.8(c)


(8)在时钟脉冲信号作用下的该时序逻辑电路的时序图如解图 10.8(d)所示。




(9) 根据状态图分析该时序逻辑电路的功能。

由状态图可知:该电路一共有4个状态00、01、10、11,在时钟脉冲作用下,按照"减 1" 规律循环变化, 所以是一个 4 进制减法计数器, $Q_1Q_0=00$ 时 Z=1, Q_1Q_0 为其它值时 Z=0。 Z 是借位信号。

10.9 试分析图 P10.9 所示的时序逻辑电路。要求: 列出状态表, 画出状态图, 画出在图 示输入波形 X作用下的 Q 和 Z 波形图,说明它们的功能。





解: (a)图

- (1) 了解电路组成:电路是由两个 JK 触发器组成的同步时序电路。
- (2) 写出下列各逻辑方程式:

激励方程 $J_0=K_0=1$ $J_1=K_1=X\oplus Q_0$ 输出方程 $Z=Q_0Q_1$

将激励方程代入JK触发器的特性方程得状态方程


$$\begin{split} &Q_0^{n+1} = 1 \cdot \overline{Q_0^n} + \overline{1} \cdot Q_0^n = \overline{Q_0^n} \\ &Q_1^{n+1} = X \oplus Q_0^n \cdot \overline{Q_1^n} + \overline{X \oplus Q_0^n} \cdot Q_1^n = X \oplus Q_0^n \oplus Q_1^n \end{split}$$

(3) 列出其状态转换表如解表 10.9 (a) 所示。


解表 10.9 (a)

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1}/Z$		
	X=0	<i>X</i> =1	
0 0	0 1 /0	1 1 /0	
0 1	1 0/0	0 0/0	
1 0	1 1/0	0 1/0	
1 1	0 0/1	1 0/1	

(4) 画出状态转换图和波形图如解图 10.9(a)和解图 10.9(b)所示。



解图 10.9 (a)



解图 10.9 (b)

(5) 确定电路的逻辑功能

X=0 时, 电路进行加 1 计数; X=1 时, 电路进行减 1 计数; 电路功能为可逆计数器,Z 为 进位或借位端。

(b)图

(1)同步时序逻辑电路。该电路有一个输入信号 X, 一个输出信号 Z。

(2)写出时序逻辑电路的输出方程:

$$Z = (X \oplus Q_1^n) \cdot \overline{Q_0^n}$$

(3)写出各触发器的驱动方程, FF_0 触发器的输入信号分别记为 J_0 和 K_0 , FF_1 触发器的输入信号分别记为 J_1 和 K_1

$$J_0 = X \oplus \overline{Q_1^n} \qquad K_0 = 1$$

$$J_1 = X \oplus Q_0^n \qquad K_1 = 1$$

(4)将各触发器的驱动方程代入其特性方程,求得各触发器的次态方程,也就是时序逻辑电路的状态方程。

JK 触发器的特性方程为 $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$,将驱动方程代入 JK 触发器的特性方程,得 FF₀和 FF₁ 触发器的次态方程,也就是时序逻辑电路的状态方程。


$$Q_0^{n+1} = J_0 \overline{Q_0^n} + \overline{K_0} Q_0^n = (X \oplus \overline{Q_1^n}) \overline{Q_0^n}$$

$$Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = (X \oplus Q_0^n) \cdot \overline{Q_1^n}$$

(5)根据状态方程得到该时序逻辑电路的状态表如解表 10.9 (b) 所示。

解表 10.9(b)


$Q_1^{n+1}Q_0^{n+1}X$	0	
00	01/	
01	1%	C
10	00/1	



(6)根据状态表得到该时序逻辑电路的状态图如解图 10.9(c)所示。


因为此时序逻辑电路有一个输入信号 X,所以从每个状态出来两个箭头,分别表示当输入信号 X=0 时和 X=1 时电路将要到达的次态。

(7)假定电路的初态为 $Q_1Q_0=00$ 。



(8) 根据状态图分析该时序逻辑电路的功能。


为了便于分析电路的功能,分别画出当X=0时的状态图和X=1时的状态图,如解图 10.9(e)所示。



解图 10.9 (e)

该电路一共有 4 个状态 00、01、10、11,具有自启动能力。综上所述,该电路是一个可控的 3 进制计数器,当 X=0 时,作"加"计数,Z 是进位信号;当 X=1 时,作"减"计数,Z 是借位信号。

10.14 试分析如图 P10.14 所示的电路。已知该电路用具有异步清零功能的集成计数器 74X161 构成,试画出它的状态图,说明它是几进制计数器。



- **解:**分析图 P10.14 电路可知,该电路采用反馈清零法,在状态 1001 时清零,因为是异步清零,不包括此状态,其状态图如解图 10.14 所示,所以是 9 进制计数器。
- **10.15** 试分析如图 P10.15 所示电路。已知该电路用具有同步清零功能的集成计数器 74X163 构成,试画出它的状态图,说明它是几进制计数器 (741X63 是具有同步清零功能的 4 位二进制同步加计数器,其他功能与 74X161 相同)。





图 P10.15 解图 10.15


解: 分析图 P10.15 电路可知,该电路采用反馈清零法,在状态 1001 时清零,因为是同步清零,包括此状态,其状态图如解图 10.14 所示,所以是 10 进制计数器。

10.16 试分析如图 P10.16 所示电路。已知该电路用具有同步预置功能的 8421BCD 码同步加法集成计数器 74X160 构成。试画出它的状态图,说明它是几进制计数器。



解:分析图 P10.16 电路可知,该电路采用反馈置数法,预置数据为 0001,在状态 1000时置数,因为是同步置数,包括此状态,其状态图如解图 10.16 所示,所以是 8 进制计数器。


10.17 试分析如图 P10.17 所示的电路, 画出它的状态图, 说明它是几进制计数器。



解: 分析图 P10.1 7 电路可知,该电路采用反馈置数法,同步置数,低电平有效。预置数据为 Q_3Q_2 11,在状态 Q_0 =0 时置数,其状态图如解图 10.17 所示,所以是 8 进制计数器。


10.18 试采用两种不同的方法,用计数器 74X161 设计一个八进制计数器。

解:第一种方法:采用反馈清零法,在状态 1000 时清零,因为是异步清零,不包括此状态,状态图和逻辑图如解图 10.18 (a) 所示。




解图 10.18 (a)

第二种方法:采用反馈置数法,在状态 1000 时置数,因为是同步置数,包括此状态,所以预置数据为 0001,状态图和逻辑图如解图 10.18(b)所示。



解图 10.18(b)

- **10.20** 已知某石英晶体振荡器输出脉冲信号的频率为 1024Hz,试用 74X161 组成分频器,将其分频为 1Hz 的脉冲信号。
- **解**: 因为 $1024=2^{10}$,经 10 级二分频,就可获得频率为 1Hz 的脉冲信号。因此将三片 74X161 级联,从高位片(3)的 Q_1 输出即可,其逻辑电路如解图 10.20 所示。



10.21 用计数器 74X161 及门电路构成的逻辑电路如图 P10.21 所示。试分析电路的功能,并画出输出信号 Z 的波形。





图 P 10.21

解: 74X161 具有异步清零功能,和与非门 G_1 构成了一个模 5 计数器。在 CP 作用下,计数器的状态变化如解表 10.21 所示。由于 $Z=Q_0\overline{Q_2}$,故不同状态下的输出 Z 如解表 10.21 的右列所示。因此,这是一个 01010 序列信号发生器,序列长度 P=5。Z 信号的波形图如解

图 10.21 所示。

解表 10.21

$Q_2^{\prime\prime}$	i Q	n Q	Q_0^n/Z	Q	Q^{n+1}	$Q_0^{n+1} Q_0^{n+1}$
0	0	0	/0	0	0	1
0	0	1	/1	0	1	0
0	1	0	/0	0	1	1
0	1	1	/1	1	0	0
1	0	0	/0	0	0	0



10.22 用计数器 74X161 和译码器 74X138 构成的逻辑电路如图 P10.22 所示。试分析逻辑电路的功能。






图 P10.22

解: 图 P10.22 为脉冲分配器。74X161 构成模 8 计数器,输出状态 $Q_2Q_1Q_0$ 在 000~111 之间循环变化,从而在译码器输出端 $Y_0\sim Y_7$ 分别得到如解图 10.22 所示的脉冲序列。



10.24 电路如图 P10.24 所示, 试画出它的状态图, 说明其功能。



解:图 P10.24 中,清零端 CR 加清零启动脉冲。当负脉冲启动信号到来时,不论移位寄存器原来的状态如何,移位寄存器执行清零操作,使 $Q_0 Q_1 Q_2 Q_3 = 0000$ 。

当启动信号由 0 变 1 后,因为 S_1S_0 =01,在时钟脉冲 CP 的作用下,移位寄存器进行右移操作: CP 端每输入一个时钟脉冲,寄存器中的数码就依次右移一位,并使最高位触发器 Q_3 端通过反相器接 D_{SR} 端,移入最低位触发器的 Q_0 端。经过 8 个时钟脉冲作用后,寄存器的状态回到 Q_0 Q_1 Q_2 Q_3 =01000,电路工作时的状态转换图如解图 10.24 所示。

该电路有8个计数状态,为模8计数器

10.25 电路如图 P10.25 所示。试分别画出当开关 S 断开及闭合的情况下, R_L 上的电压 波形,并标出波形的主要参数。




图 P10.25

解:第一个555接成施密特触发器;第二个555接成多谐振荡器。

当开关 S 断开时,相当于施密特触发器的输入为 1,则第一个 555 输出为 0,经过反相器后变为 1 接到第二个 555 的复位端。则 555 的复位端为无效电平,所以此时第二个 555 工作在多谐振荡状态,输出矩形波。

此时,多谐振荡矩形波的 t_{PH} 为 0.01μ F 的电容从 $\frac{1}{3}V_{cc} = \frac{1}{3} \times 12 = 4V$ 充电到 $\frac{2}{3}V_{cc} = \frac{2}{3} \times 12 = 8V$ 的时间。由三要素

$$v(t) = v(\infty) + [v(0^{+}) - v(\infty)]e^{-t/\tau}$$

$$\downarrow \qquad \qquad \downarrow \qquad \qquad \downarrow$$

$$8 \qquad 12 \qquad 4 \qquad \tau = R_{+}C = (5k + 5k) \cdot 0.01\mu F = 0.0001$$

可得 $t_{PH} = 70 \mu s$ 。

多谐振荡矩形波的 t_{PL} 为 $0.01\mu F$ 的电容从 $\frac{2}{3}V_{CC} = \frac{2}{3} \times 12 = 8V$ 放电到 $\frac{1}{3}V_{CC} = \frac{1}{3} \times 12 = 4V$ 的


时间。

由三要素



可得 $t_{PL} = 35 \mu s$ 。

根据上面的分析可画出 R, 上的波形如解图 10.25 所示。



解图 10.25

10.26 用 555 定时器构成的脉冲鉴幅电路如图 P10.26(a)所示。已知输入信号如图 P10.26(b) 所示。试回答:为了将输入信号中大于 5V的脉冲信号检出,电源电压 V_{CC} 应为多少?





图 P10.26


- **解**: 555 定时器构成的是一个施密特电路,若输入信号幅值大于 2/3 V_{CC} 时输出信号处于复位状态,能将输入信号中大于 5V 的脉冲信号检出,所以 V_{CC} 应大于 7.5V.。
- **10.27** 多谐振荡器、单稳态触发器、双稳态触发器各有几个暂稳状态和能自动保持的稳定状态?
- 答: 多谐振荡器有两个暂稳态,没有稳定状态。单稳态触发器有一个暂稳态,一个稳定状态。双稳态触发器没有暂稳态,两个能自动保持的稳定状态。
- **10.28** 由 555 定时器构成的占空比可调的多谐振荡器如图 P10.28 所示。已知:①电位器 R 的值为 $1M\Omega$,滑动触点向上调到最高位置时,滑动触点上边剩余电阻的值是 R 值的 5%;滑动触点向下调到最低位置时,滑动触点下边剩余电阻的值也是 R 值的 5%。② $V_{\rm CC}$ =12V; R_1 =10K Ω ; R_2 =51K Ω 。③假定输出电压 $u_{\rm O}$ 的高电平与电源电压相等,输出电压 $u_{\rm O}$ 的低电平是 0V。④二极管的导通压降及导通电阻可忽略不计。



- (1) 说明电路的工作原理;
- (2) 画出输出信号 uo 的波形;
- (3) 计算输出信号 uo 的频率;
- (4) 计算输出信号 uo 占空比的变化范围。

解: (1) 利用半导体二极管的单向导电特性,把电容 C 充电和放电回路隔离开来,再加上一个电位器,便可构成占空比可调的多谐振荡器。

(2) 输出信号 u_0 的波形如解图 10.28 所示。



解图 10.28

(3) 电容 C 充电路径为 $Vcc-R_1-D_1-C$ —地,C 放电路径为 $C-R_2-D_2$ —放电管 T—

可计算得: $T_1=0.7R_1C$ $T_2=0.7R_2C$ 计算得到频率

$$f = \frac{1}{T} = \frac{1}{T_1 + T_2} = \frac{1}{0.7R_1C + 0.7R_2C}$$

(4)占空比为

地。

$$q = \frac{T_1}{T} = \frac{T_1}{T_1 + T_2}$$

$$= \frac{0.7R_1C}{0.7R_1C + 0.7R_2C}$$

$$= \frac{R_1}{R_1 + R_2}$$

所以,输出信号 uo 占空比的变化范围为 5%~95%

- 10.31 用 555 定时器组成的电路如图 P10.31 (a) 所示。
- (1) 说明该电路的功能。
- (2) 计算上门限电压和下门限电压的值。
- (3) 输入信号 $u_{\rm I}$ 的波形如图 P10.31 (b) 所示, 画出输出信号 $u_{\rm OI}$ 的波形。





图 P10.31


解: (1) 该电路为施密特触发器。

- (2) 5号控制电压引脚为 3V,则上限阈值电压值为 3V,下限阈值电压值为 1.5V。
- (3) 输出信号 uo1 的波形如解图 10.31 所示。



10.32 用 555 定时器接成的电路如图 P10.32 (a) 所示。

- (1) 该电路的名称是什么?
- (2) 若 V_{CC} =10V,R=10k Ω ,C=300pF,计算输出脉冲的宽度 t_{W} 。
- (3) 已知 $u_{\rm I}$ 的波形如图 P10.32 (b) 所示, 试画出 $u_{\rm C}$ 和 $u_{\rm O}$ 的波形。







图 P10.32

解:(1)该电路为单稳态触发器。

(2) 暂态脉冲宽度

$$t_{\rm W} = \tau_1 \ln \frac{v_{\rm C}(\infty) - v_{\rm C}(0^+)}{v_{\rm C}(\infty) - v_{\rm C}(t_{\rm W})} = RC \ln \frac{V_{\rm CC} - 0}{V_{\rm CC} - \frac{2}{3}V_{\rm CC}} = RC \ln 3 = 1.1RC = 3.3 \,\mu\text{s}$$

(3) 画出 $u_{\rm C}$ 和 $u_{\rm O}$ 的波形如解图 10.32 所示。



解图 10.32

- **10.33** 由 555 定时器构成的电路如图 P10.33 所示。设:输出高电平为 5V,输出低电平为 0V,二极管为理想的; R_1 =33kΩ、 R_2 =27kΩ、 R_3 =3.3kΩ、 R_4 =2.7kΩ、C=0.082μF。
- (1) 若开关 S 断开,两个 555 定时器各构成什么电路? 计算输出信号 u_{01} 、 u_{02} 的频率之比值 $f_1/f_2=$?
 - (2) 若开关 S 闭合, 画出信号 u_{01} 、 u_{02} 的波形。




图 P10.33

解: (1) 开关 S 断开,两个 555 定时器分别构成多谐振荡器,输出信号 u_{01} 、 u_{02} 的频率之比值为 10。

$$f_1 = \frac{1}{0.7(R_1 + 2R_2)C} \approx \frac{1.43}{(R_1 + 2R_2)C} = \frac{1.43}{(33 + 2 \times 27) \times 10^3 \times 0.082 \times 10^{-6}}$$

$$f_2 = \frac{1}{0.7(R_3 + 2R_4)C} \approx \frac{1.43}{(R_3 + 2R_4)C} = \frac{1.43}{(3.3 + 2 \times 2.7) \times 10^3 \times 0.082 \times 10^{-6}}$$

(2) 若开关 S 闭合,当 u_{01} 输出为低电平时,第 2 级 555 电路输入为低电平,不能振荡。当 u_{01} 输出为高电平时,第 2 级 555 电路可以振荡。信号 u_{01} 、 u_{02} 的波形如解图 10.33 所示。

