

存储电路•专题01•锁存器



罗小罗同学

日拱一卒无有尽, 功不唐捐终入海。

关注他

13 人赞同了该文章

一、基本双稳态电路

将两个**非门G_1和G_2接成如图5.1.1所示的交叉耦合**形式,则构成最基本的双稳态电路。

▲ 赞同 13 ▼ **②** 2 条评论 **《** 分享 **③** 喜欢 ★ 收藏 △ 申请转载 …




图 5.1.1 最基本的 双稳态电路

从图5.1.1所示电路的逻辑关系可知,若 Q=0 ,经非门 G_2 反相,则 ar Q =1。ar Q 反馈到 G_1 输入端,又保证了 Q=0 。

由于两个非门**首尾相接的逻辑锁定**,因而电路能自行保持在 Q=0 、 \bar{Q} =1的状态,形成第一种稳定状态。反之,若 Q=1 , \bar{Q} =0,则形成第二种稳定状态。在两种稳定状态中,输出端 Q 和 \bar{Q} 总是**逻辑互补**的。可以定义 Q=0 为整个电路的0状态, Q=1 则是1状态。

电路进入其中任意一种逻辑状态都能长期保持下去,并可以通过 $m{Q}$ 端电平检测出来,因此, $m{\underline{c}}$ 有存储1位二进制数据的功能。

像图5.1.1所示电路这样,**具有0、1两种逻辑状态**,一旦进入其中一种状态,就能长期保持不变的单元电路,称为双稳态存储电路,简称【双稳态】电路。本节所讨论的锁存器即属于双稳态电路。

可以看出,图5.1.1 所示双稳态电路的功能极不完备。<u>在接通电源后,它可能【随机进入】0状态</u>或1状态,因为没有控制机构,所以也无法在运行中改变和控制它的状态,从而【不能作为】存储电路使用。

但是,该电路是各种锁存器、触发器等存储单元的【基础】。

二、SR锁存器

收起

双稳态电路

(存器

基本SR锁存器 (或非...

基本SR锁存器(与非...

门控SR锁存器(普通...

门控SR锁存器 (CM...

存器

传输门控 D锁存器

逻辑门控D锁存器

74HC/HCT373 (8D...

器的动态特性

基本SR锁存器的动态...

D锁存器的动态特性


锁存器(*Latch*)是一种对【**脉冲电平敏感**】的双稳态电路,它具有0和1两个稳定状态,一旦状态被确定,就能自行保持,直到有外部特定输入脉冲电平作用在电路一定位置时,才有可能改变状态。这种特性可以用于置入和存储1位二进制数据。

常见的SR锁存器可分为以下几种

1、基本SR锁存器(或非门)	2、基本SR锁存器(与非门)
3、门控SR锁存器(普通门)	4、门控SR锁存器(CMOS门)

——1)基本SR锁存器 (或非门)

将图5.1.1中双稳态电路的**非门**换成**或非门**,则构成图5.2.1 (a) 所示的基本 SR 锁存器。



它是一种具有最简单控制功能的双稳态电路。图中, $m{S}$ 和 $m{R}$ 是两个输入端, $m{Q}$ 和 $ar{m{Q}}$ 是两个输出端。

定义 Q=0 且 $ar{Q}$ =1为整个锁存器的 0 状态,Q=1 且 $ar{Q}$ =0则是锁存器的 1 状态。

下面根据 $S \setminus R$ 的4种输入状态组合来分析它的工作原理。

一、基本SR级存器的工作原理



Q= R+Q) Q= S+Q

11) S=0, R=0

Q= 0+0=Q; 0= 0+0=0 = S.R的 Q. 0无效 =>电钻状石度 => 此时电影功能与基本政務。东电路相同,可存储1位=进制数据

12) S=0> R=1

Q= R+Q=T=0;Q= Q+S=Q=0=1 =>Q=0,处于"O状态" => 铁存器置0,故 R;辨科为发证(序置1) 7年入辦;当凡二倍各消失时,则电路返回 "S=0,凡=0"物状态,使铁存器的O状态得以保持。

13) S=1, R=0

Q= R+Q=Q; Q= Q+S= T=O =>Q=1,如于"1状态" => 铁桥器置1,故S鳞科为置位10量1)新入鳞;当S=1语号消失时,则电路返回 "S=O, R=O"物状态,使铁桥器的1状态得以保持。

14) S=1, R=1


Q= R+Q=0,Q=QG=0 =)无论Q、及原来处价种状态。S=R=1普役 银存器处于脱非0,又非1的非发文状态 => S.R间时图到0时,无成确交状态 => 为保证 SR铁存器的键2作于定义状态,新以信息应遵守 SR=0的的样子许。

由上述分析可得基本 SR 锁存器的功能表,如表5.2.1所示。表中的4行内容分别对应于上面四种输入输出状态。

	表 3.2.1 用以非门构成基本 3.6 锁骨髓的功能表				
S	R	0	. 0	功能	
0	0	不变	不变	保持	
0	1	0	1	置の	
1	0	1	0	置 1	
1	1	0	0	非定义状态	

用或非门构成其本 CP 继存器的功能基

图5.2.1 (b) 所示为基本 SR 锁存器的逻辑符号,S 和 R 分别为置位端和复位端,Q 和 $ar{Q}$ 为互补的两个输出端,其中 $ar{Q}$ 输出锁存器的**非状态**,所以用小圆圈示之。



(b)

这样,不通过图5.2.1 (a) 的逻辑门电路,仅从抽象的逻辑符号也可以理解基本 SR 锁存器各输入、输出信号之间的逻辑关系。

基本 SR 锁存器的数据保持、置0和置1功能,是一个可实际应用的存储单元最基本的逻辑功能。基本 SR锁存器的典型工作波形如图5.2.2所示。




图 5.2.2 基本 SR 锁存器的典型工作波形

——2)基本SR锁存器(与非门)

基本 SR 锁存器也可以用**与非门**构成,其逻辑原理图和逻辑符号如图5.2.5所示。

注意: 此处S与R均为"低有效"

当输入为 \bar{S}=\bar{R}=0 时, Q=1 、 \bar{Q}=1 , 该锁存器处于非定义状态,因此工作时 应当受到 \bar{S} + \bar{R} = \bar{SR}=1 的条件约束,即同样应遵守 SR=0 的约束条件。

与前述**或非门**构成的基本 SR 锁存器不同,这种锁存器的输入信号\bar{S}和 \bar{R}以逻辑0作为有效作用信号,因而在图5.2.5(b)所示逻辑符号中,在输入端用小圆圈表示。

为了区别,这种锁存器有时也称为基本SR锁存器。

——3) 门控SR锁存器 (普通门)

前面所讨论的基本 SR 锁存器的输出状态是由输入信号 S 或 R 直接控制的,而图5.2.8 (a) 所示电路在基本 SR 锁存器输入端增加了一对逻辑门G_{3}、G_{4},用使能信号 E 控制锁存器在某一指定时刻,根据 S、R 输入信号确定输出状态。

这种锁存器称为门控 SR 锁存器。通过控制 E 端电平,可以实现多个锁存器【同步】的数据锁存。

从图5.2.8 (a) 可以看出,当 E=0 时, $Q_{3}=Q_{4}=0$, S 、 R 端的逻辑状态不会影响到锁存器的状态;当 E=1 时, S 、 R 端的信号被传送到基本 SR 锁存器的输入端,从而可确定 Q 和 D \bar{Q} 端的状态,其功能与表5.2.1一致。

若 E=1 时输入信号 S=R=1 ,则Q=\bar{Q}=0,锁存器将处于非定义的逻辑状态。当 E 恢复为0 时,由于Q_{3}、Q_{4}同时回到0,将不能确定锁存器的状态。

因此,应用这种锁存器必须更严格地遵守 SR=0 的约束条件。由于约束条件造成的应用限制,因而很少有独立的门控 SR 锁存器产品。但是,在许多中、大规模集成电路中时常应用这种锁存器,或用它构成触发器或存储器。所以, SR 锁存器仍是重要的基本逻辑单元。

图5.2.8 (b) 所示是门控 SR 锁存器的逻辑符号。其**方框内用** C1 和 1R 、 1S 表达内部逻辑之间



它仅用6个 NMOS 管和两个 PMOS 管便实现了图5.2.8(a)所示的两个<u>与门</u>和两个<u>或非门</u>的逻辑功能,而没有使用标准 CMOS 门电路,从而省却了一些 PMOS 晶体管。

由于<u>一般</u> CMOS <u>与或非门中的</u> PMOS <u>管占据芯片的面积远大于相应的</u> NMOS <u>管</u>,所以图5.2.10 所示电路的简化有效缩小了锁存器在集成电路芯片中所占的空间。

在正常逻辑状态下,**该电路只在状态转换瞬间存在一定的工作电流,静态功耗极微**。但需要注意,如果在 E=1 的同时 S=R=1 ,则 $T_{1} \sim T_{3}$ 和 $T_{5} \sim T_{7}$ 均处于导通状态,将使电路功耗剧增。因此,在集成电路结构设计时就必须考虑到严格遵守 SR=0 的约束条件,保证在任何时候都不出现 S=R=1 的情况。

补充:晶体管级电路的分析

三、D锁存器

与 SR 锁存器不同, D 锁存器在工作中不存在非定义状态, 因而得到广泛应用。

目前, CMOS 集成电路主要采用<u>传输门控</u> D<u>锁存器</u>和逻辑门控 D <u>锁存器</u>两种电路结构形式,特别是**前者电路结构简单、在芯片中占用面积小而更受青睐**。

——1) 传输门控 D锁存器

在图5.1.1的双稳态电路中插入两个传输门 $TG_{\{2\}}$,则可构成如图5.3.1 (a) 所示的**传输门 控 D锁存器**,图5.3.1 (b) 所示是它的逻辑符号。

当 E=1 时,\bar{C}=0, C=1, TG {1}导通,TG {2}断开,如图5.3.2(a) F	当 E=1 时。	$\begin{cases} \mathbf{C}=0 \ . \end{cases}$	C=1.	TG {1}导涌.	TG {2}断开,	如图5.3.2	(a) 所
--	----------	--	------	-----------	-----------	---------	-------

输入数据 D 经 G_{1} 、 G_{2} 两个**非门**,使 Q=D , \bar{Q}=\bar{D} 。显然,这时 Q 端跟随输入信号 D 的变化。

当 E=0 时,\bar{C}=1 , C=0 , TG_{1}断开, TG_{2}导通,如图5.3.2(b)所示,其原理与图 5.1.1所示双稳态电路相同。

由于G_{1}、 G_{2}输入端存在的分布电容对逻辑电平有暂短的保持作用、在两个传输门状态转换 瞬间并不影响电路的输出状态。之后,电路将被锁定在 E 信号由1变0前瞬间 D 信号所确定的状态,在 E=0 的条件下可保持锁存器状态不变,使1位二进制数据得以存储。

表5.3.1 概括了 D 锁存器的功能。由于这种锁存器在 E=1 时 Q 端可跟随 D 端的逻辑状态变化,故 又称为**透明锁存器**。

——2) 逻辑门控D锁存器




图5.3.5为中规模集成的 CMOS 八 D 锁存器 74HC/HCT373 的内部逻辑图,其核心电路是8个如图5.3.1 (a) 所示的传输门控 D 锁存器。

8个锁存器共用同一对互补的传输门控制信号 C 和 \bar{C} ,这对信号又由**锁存使能信号**LE 所驱动。

当 LE 为高电平时,允许各 D 锁存器的输出跟随相应输入信号的变化; LE 为低电平时则保持状态不变。

机或计算机的总线传输电路。

根据LE 和\bar{OE}的不同逻辑电平, 74 HC/HCT373 可分为三种工作模式:

①使能和读锁存器 (传送模式)	②锁存和读锁存器	③禁止输出
-----------------	----------	-------

表5.3.2 所示为其功能表。

四、锁存器的动态特性

——1) 基本SR锁存器的动态特性

此前的讨论仅考虑了电路的逻辑关系,没有涉及<u>门电路输出信号对输入信号的【时间延迟】,即电路的【动态特性】,</u>而构成图5.2.1 (a) 所示电路的两个<u>或非门</u>在工作时都存在一定的【<u>传输延</u>迟】。

当输入信号 S 或 R 变为高电平后,输出信号 Q 或 $bar\{Q\}$ 需要经过一定延迟才会产生变化。

这种延迟有时会影响到被其驱动的后续电路的动作,可能造成错误的逻辑输出或出现工作不稳定的情况。此外,**为保证锁存器状态可靠转换,对输入信号也需要有一定的时间要求**。

定时图是表达时序电路动态特性的工具之一,它表达了电路动作过程中,输出对输入信号响应的延迟时间,以及对各输入信号的时间要求。图5.2.4是基本 SR 锁存器的定时图。

图中,脉冲信号的上升沿和下降沿均用斜线表达,表示存在一定的上升时间和下降时间,脉冲沿的【基准时间】定位在上升沿和下降沿的50%。

传输延迟时间 t_{pLH} 和t_{pHL}

如图5.2.4所示,当置1信号 S 上升为高电平时,需要一定的传输延迟时间 t_{pLH} 之后, Q 端才转换为高电平。同样,置0信号 R 作用于电路, Q 端电平也经一定的传输延迟时间 t_{pHL} 才变化为0。\bar{Q} 端的变化相对于输入信号 S 或 R 的变化也存在一定的传输延迟。

这里,把 t_{pLH} 和 t_{pHL} 定义为基本 SR 锁存器的传输延迟时间。对于具体电路,由于信号通过的路径不同, t_{pLH} 和 t_{pHL} 一般不完全相等。

脉冲宽度 t_{w}

基本 SR 锁存器工作时,必须保证 S和R的高电平脉冲宽度不小于某一最小值t_{w}。

例如,图5.2.4中的 t_{w1} 和 t_{w2} 均满足要求,从而电路能可靠地实现翻转。如果加在 s 或 r 端的r 的r 如图5.2.4所示宽度为 t_{w3} 的【r 不 r 端的高电平就被撤除,**电路可能又回到原来的状态,或者使Q的最终状态不能确定**。

所以基本 SR 锁存器应用中要求输入信号 S 和 R 的脉冲宽度必须不小于一个最低限值 t_{w} , 才能保证在 S 或 R 脉冲作用之后有确定的状态。

——2) D锁存器的动态特性

图5.3.8所示是 D 锁存器的定时图,对于传输门控和逻辑门控两种电路结构的 D 锁存器都是适用的,只是具体参数值有所差异。下面对各参数进行说明。

 t_{pd} 是输出信号对输入信号的响应延迟时间,对于 D 锁存器则是指 D 信号和 E 信号共同作用后, Q (或 \bar{Q})端响应的延迟时间。

图5.3.8中所示 $t_{pLH(D-Q)}$ 是输出 Q 从低电平到高电平对 D信号的延迟时间, $t_{pHL(E-Q)}$ 则 是 Q 从高电平到低电平对 E 信号的延迟时间。

根据不同的输入状态,还存在图中没有显示的t_{pLH(E-Q)}和t_{pHL(D-Q)}。对于 CMOS 集成电路,因为输出信号对各输入信号的延迟相差不多,有时统一以 t_{pHL} 和 t_{pLH} 表达,更经常的是取平均传输延迟时间:

(2) 建立时间t {SU}

信号 D 的逻辑电平必须在使能信号 E 下降沿到来之前建立起来,才能保证正确地锁存。

t {SU}表示 D 信号对 E 下降沿的最少时间提前量。

(3) 保持时间t {H}

在 E 电平下降后, D 信号不允许立即撤除,否则不能确保数据的锁存。

 t_{H} 表示 D 信号电平在 E 电平下降后需要继续保持的最少时间。

(4) 脉冲宽度 t {w}

上述 t_{SU} 、 t_{H} 和 t_{W} 是对输入信号的时间要求。如果电路运行中达不到要求,则会分别出现如图5.3.9所示的情况,可能导致 D 锁存器不确定的逻辑输出。

- (b) t_{H} 表示 D 信号电平在 E 电平下降后需要继续保持的最少时间。此处 $t^{H}< t_{H}$, 因此无法保证正确的锁存;
- (c) 为保证 D 信号正确传送到 Q 和 \bar{Q} ,要求 E 信号的脉冲宽度不小于 t_{w} 。此处 $t^{{}_{w}}$,因此因此无法保证正确的数据传送。

编辑于 2022-11-26 15:35 · IP 属地辽宁

锁存器 数字电路



推荐阅读



诚毅学长



关于存储技术的最强入门科普

小枣君

发表于鲜枣课堂



汇编常识——存储器在计算机 中的组织

低着头走上坡路

非易失性存储器和! 的对比

非易失性存储器技术 机或者突然性、意外 的时候数据不会丢失能 失性存储器技术得到了 非易失性存储器主要给 字节寻址两类。 在很 liuliying