

École Nationale des Sciences Appliquées (ENSAT)

Département Génie Électrique

Bureau d'Étude N°3

Étude et Dimensionnement du Transistor MOS en Commutation de
Puissance : Driver de Relais

Rédigé par :
Votre Nom & Prénom

Enseignant encadrant :
Pr. [Nom de l'Enseignant]

Février 2026

Contents

Objectif du Bureau d'Étude	2
1 Conception 1 : Dimensionnement et Sélection des Composants du Commerce	2
1.1 Question 1 : Rôle, Calcul et Choix Commercial des Résistances R_1 et R_2	2
1.1.1 Explication du rôle des composants	2
1.1.2 Dimensionnement théorique	2
1.1.3 Calcul des puissances dissipées	3
1.1.4 Choix commercial et justification	3
1.2 Question 2 : Choix du Transistor NMOS du Commerce	3
1.2.1 Justifications techniques basées sur la Datasheet	3
1.3 Question 3 : Rôle et Choix Commercial de la Diode de Protection	3
1.3.1 Rôle de la diode (Diode de Roue Libre)	3
1.3.2 Proposition commerciale et justification	4
1.4 Schéma Électrique d'un Canal de Commande	4
1.5 Question 4 : Simulation et Modes de Polarisation du Transistor	4
1.6 Question 5 : Analyse de la Capacité Thermique et Choix du Radiateur	5
1.6.1 Calcul de la puissance dissipée réelle	5
1.6.2 Vérification de l'échauffement de la jonction sans radiateur	5
1.6.3 Conclusion	5
1.7 Question 6 : Intégration d'un Optocoupleur au Circuit	5
1.8 Question 7 : Industrialisation, Coût de la Carte et Soudage	6
1.8.1 Génération du fichier Gerber	6
1.8.2 Évaluation du coût global estimé de la carte (Série de 100 unités)	6
1.8.3 Méthode de soudage de la carte	6
2 Conception 2 : Dimensionnement Théorique et Layout en Technologie Intégrée	7
2.1 Question 1 : Dimensionnement du Transistor Équivalent	7
2.2 Question 2 : Validation par Simulations sous Pspice	7
2.3 Question 3 : Réalisation du Layout sur Microwind	8
Références	9

Objectif du Bureau d'Étude

L'objectif de ce bureau d'étude est d'analyser, de dimensionner et de concevoir une interface de commande (driver) basée sur un transistor MOS en mode commutation de puissance [1]. Le système vise à piloter de manière fiable six relais électromagnétiques de référence **RT42405 (DC)** à partir d'un microcontrôleur fonctionnant sous une tension de 3.3 V avec une contrainte de courant de sortie maximale de 20 mA par broche. Ce travail s'articule autour de deux phases fondamentales : la conception matérielle macroscopique à base de composants du commerce (*Conception 1*) et le dimensionnement microscopique intégré du transistor selon la technologie ENSAT (*Conception 2*).

1 Conception 1 : Dimensionnement et Sélection des Composants du Commerce

L'architecture retenue pour un canal de commande individuel intègre des résistances de protection et de tirage, un transistor NMOS faisant office d'interrupteur commandé, et une diode de protection contre les surtensions inductives.

1.1 Question 1 : Rôle, Calcul et Choix Commercial des Résistances R_1 et R_2

1.1.1 Explication du rôle des composants

- **Résistance de grille R_1** : Elle limite le courant d'appel (courant transitoire) fourni par la broche du microcontrôleur lors des commutations. La grille du MOSFET se comportant comme une capacité parasite, l'absence de R_1 provoquerait un pic de courant assimilable à un court-circuit à $t = 0$, risquant d'endommager la broche de commande.
- **Résistance de pull-down R_2** : Elle fixe de façon robuste le potentiel de la grille à 0 V (masse) lorsque la sortie du microcontrôleur est à l'état haute impédance (par exemple lors des phases de réinitialisation ou de démarrage). Cela évite les activations intempestives du relais induites par des bruits électromagnétiques ambiants.

1.1.2 Dimensionnement théorique

D'après le cahier des charges [1], la tension de sortie du microcontrôleur est $V_{OH} = 3.3$ V et le courant maximal toléré est $I_{max} = 20$ mA. En considérant la grille totalement déchargée à l'instant initial ($t = 0$), la valeur minimale de R_1 est donnée par la loi d'Ohm :

$$R_{1(\min)} = \frac{V_{OH}}{I_{max}} = \frac{3.3 \text{ V}}{0.020 \text{ A}} = 165 \text{ } \Omega \quad (1)$$

Pour s'assurer d'une marge de sécurité industrielle, on sélectionne une valeur normalisée standard supérieure : $R_1 = 220 \text{ } \Omega$.

Pour R_2 , afin de ne pas atténuer de manière excessive la tension de commande statique appliquée sur la grille via le pont diviseur, sa valeur doit être nettement supérieure à R_1 (couramment un facteur de 10 à 100). Nous fixons $R_2 = 10 \text{ k}\Omega$. La tension de commande statique résultante sur la grille (V_{GS}) est alors :

$$V_{GS} = V_{OH} \times \frac{R_2}{R_1 + R_2} = 3.3 \text{ V} \times \frac{10000}{220 + 10000} \approx 3.23 \text{ V} \quad (2)$$

1.1.3 Calcul des puissances dissipées

En régime statique établi, le courant traversant la branche de commande est :

$$I_{\text{stat}} = \frac{V_{OH}}{R_1 + R_2} = \frac{3.3 \text{ V}}{10220 \Omega} \approx 0.323 \text{ mA} \quad (3)$$

Les puissances dissipées en continu par effet Joule s'élèvent à :

- Pour R_1 : $P_{R1} = R_1 \times I_{\text{stat}}^2 = 220 \Omega \times (0.323 \text{ mA})^2 \approx 23 \mu\text{W}$
- Pour R_2 : $P_{R2} = R_2 \times I_{\text{stat}}^2 = 10000 \Omega \times (0.323 \text{ mA})^2 \approx 1.04 \text{ mW}$

1.1.4 Choix commercial et justification

Conformément à la consigne exigeant l'emploi exclusif de composants de surface (CMS) pour les éléments passifs [1], nous optons pour des résistances à couche épaisse en boîtier **0603** (ou **0805**) présentant une tolérance de $\pm 5\%$ et une puissance nominale de 0.1 W (100 mW). Ce choix est techniquement justifié par le fait que la puissance nominale du boîtier est extrêmement supérieure aux puissances dissipées calculées ($\sim 1 \text{ mW}$ au maximum), garantissant ainsi une excellente fiabilité thermique pour un encombrement minimal sur le PCB.

1.2 Question 2 : Choix du Transistor NMOS du Commerce

Le transistor choisi pour cette application est la référence **IRLML2502PbF** du fabricant International Rectifier (Infineon Technologies) en boîtier **SOT-23** (Micro3™) [2].

1.2.1 Justifications techniques basées sur la Datasheet

- **Compatibilité de la tension de commande (Logic-Level)** : La tension de seuil de la grille du composant est spécifiée entre $V_{GS(th)min} = 0.60 \text{ V}$ et $V_{GS(th)max} = 1.2 \text{ V}$ [2]. Notre tension appliquée $V_{GS} = 3.23 \text{ V}$ est largement supérieure à $V_{GS(th)max}$, plaçant ainsi de manière certaine le transistor en régime de forte conduction.
- **Résistance à l'état passant ($R_{DS(on)}$) minimale** : Pour une tension de grille basse de $V_{GS} = 2.5 \text{ V}$ (proche de notre configuration), la datasheet garantit une valeur maximale de $R_{DS(on)} = 0.080 \Omega$ [2]. Cette résistance extrêmement faible permet de minimiser drastiquement la chute de tension Drain-Source et les pertes thermiques lors de la conduction.
- **Capacités maximales de courant et tension** : Le transistor tolère une tension Drain-Source continue V_{DS} de 20 V et un courant de drain continu I_D de 4.2 A à 25°C [2]. La charge inductive à commuter (le relais RT42405 alimenté en 5 V DC consomme un courant nominal d'environ 80 mA). Le transistor est donc idéalement surdimensionné en courant et en tension, lui conférant une marge de sécurité robuste face aux courants de transition.
- **Contrainte de boîtier** : Le boîtier CMS SOT-23 s'intègre parfaitement dans les exigences géométriques et matérielles fixées par l'énoncé [1].

1.3 Question 3 : Rôle et Choix Commercial de la Diode de Protection

1.3.1 Rôle de la diode (Diode de Roue Libre)

Le relais possède une bobine de commande qui constitue une charge fortement inductive. En vertu de la loi de Lenz-Faraday, le courant traversant une inductance ne peut pas subir de discontinuité :

$$v_L(t) = L \frac{di_L(t)}{dt} \quad (4)$$


À l'instant précis où le transistor NMOS s'ouvre (blocage), le courant i_L cherche à s'annuler instantanément, ce qui engendre une variation $\frac{di_L}{dt}$ théoriquement infinie et provoque l'apparition d'une très violente surtension négative sur le drain du MOSFET. Cette surtension peut facilement dépasser le claquage de la jonction du transistor ($V_{DSS} = 20\text{ V}$) et détruire le composant. La diode positionnée en parallèle (en inverse) sur la bobine offre un chemin de conduction alternatif (dit de *roue libre*) permettant à l'énergie magnétique stockée dans l'inductance de se dissiper de façon autonome sous forme de courant circulant en boucle fermée.

1.3.2 Proposition commerciale et justification

Nous préconisons l'utilisation d'une diode de type Schottky, référence **1N5819HW** (boîtier CMS **SOD-123**). Les barrières Schottky possèdent deux avantages majeurs pour cette application : un temps de recouvrement inverse quasi-nul (t_{rr} négligeable), autorisant un blocage instantané de la surtension, et un seuil de tension direct très faible ($V_F \approx 0.4\text{ V}$). Le format de surface SOD-123 permet d'optimiser l'espace PCB conformément au cahier des charges.

1.4 Schéma Électrique d'un Canal de Commande

Ci-dessous, la structure complète implémentée pour un canal (à dupliquer 6 fois) :



1.5 Question 4 : Simulation et Modes de Polarisation du Transistor

Lors de l'analyse du cycle de fonctionnement par simulation, le transistor NMOS traverse différents états selon le signal appliqué sur la grille :

1. **À la fermeture (Phase d'activation - État Passant) :** Lorsque la tension de commande bascule à 3.3V, la capacité C_{iss} se charge à travers R_1 . Dès que $V_{GS} > V_{GS(th)}$, le canal se forme. Le transistor transite rapidement de la zone de blocage à la **zone linéaire (ou ohmique)** où la condition $V_{DS} < V_{GS} - V_{GS(th)}$ est vérifiée. Dans ce mode, le MOSFET agit comme une résistance fermée très faible ($R_{DS(on)}$), appliquant presque la totalité de la tension V_{dd} aux bornes du relais.

2. **À l'ouverture (Phase de désactivation - État Bloqué)** : Dès que la tension d'entrée retombe à 0V, la charge stockée dans la grille s'évacue à travers R_1 et R_2 . Lorsque V_{GS} passe sous le seuil minimal de 0.6V, le canal de conduction disparaît instantanément. Le transistor fonctionne alors en **mode de blocage**, caractérisé par un courant de drain $I_D \approx 0$ et une tension Drain-Source $V_{DS} \approx V_{dd} = 5$ V.

1.6 Question 5 : Analyse de la Capacité Thermique et Choix du Radiateur

1.6.1 Calcul de la puissance dissipée réelle

La puissance dissipée en régime permanent par le transistor résulte uniquement des pertes par conduction Joule :

$$P_D = R_{DS(on)} \times I_D^2 \quad (5)$$

Avec les paramètres pires cas extraits des documentations :

- $R_{DS(on)max} = 0.080 \, \Omega$ (pour $V_{GS} = 2.5$ V à 25°C [2]).
- $I_D = I_{bobine} \approx 80$ mA = 0.08 A.

$$P_D = 0.080 \times (0.08)^2 = 0.000512 \text{ W} = 0.512 \text{ mW} \quad (6)$$

1.6.2 Vérification de l'échauffement de la jonction sans radiateur

D'après la datasheet de l'IRLML2502 [2], la résistance thermique jonction-air ambiant maximale pour un montage standard sur circuit FR-4 est de $R_{\theta JA} = 100^\circ\text{C/W}$. Pour une température ambiante extrême spécifiée à $T_a = 50^\circ\text{C}$ [1], calculons la température théorique finale au cœur de la puce (T_j) :

$$T_j = T_a + (R_{\theta JA} \times P_D) = 50^\circ\text{C} + (100^\circ\text{C/W} \times 0.000512 \text{ W}) = 50.0512^\circ\text{C} \quad (7)$$

1.6.3 Conclusion

Le cahier des charges impose de supporter une température de jonction maximale allant jusqu'à 110°C [1]. L'élévation de température propre de la puce étant négligeable ($\Delta T \approx 0.05^\circ\text{C}$), la température obtenue (50.05°C) reste largement en deçà de la limite autorisée. **Un radiateur externe est donc rigoureusement inutile.** De surcroît, le boîtier SOT-23 miniature sélectionné est géométriquement incompatible avec l'adjonction d'un dissipateur thermique vissé ; il dissipe ses calories directement par conduction à travers le plan de cuivre du PCB.

1.7 Question 6 : Intégration d'un Optocoupleur au Circuit

Pour sécuriser de manière industrielle la carte électronique, il est fortement recommandé d'ajouter un étage d'isolation optique (référence **PC817** ou **LTV-817** en boîtier CMS) en amont de la grille du MOSFET.

- **Justification du choix** : L'optocoupleur réalise une isolation galvanique totale (par couplage lumineux) entre la logique de commande du microcontrôleur et l'étage de puissance connecté aux relais. Cette isolation immunise le microcontrôleur contre les perturbations électromagnétiques induites par la commutation simultanée de six charges inductives, et élimine tout risque de destruction de l'unité logique en cas de défaillance critique (court-circuit interne) sur le circuit de puissance.

1.8 Question 7 : Industrialisation, Coût de la Carte et Soudage

1.8.1 Génération du fichier Gerber

Les fichiers de fabrication Gerber (RS-274X) sont générés directement depuis l'outil de CAO électronique utilisé (Altium Designer, KiCAD ou Eagle) après routage. Ils comprennent les couches de cuivre (*Top/Bottom Copper*), de vernis épargne (*Solder Mask*) et de sérigraphie (*Silkscreen*) pour les six drivers indépendants.

1.8.2 Évaluation du coût global estimé de la carte (Série de 100 unités)

Le tableau suivant résume l'estimation financière par carte :

Composant / Élément	Prix Unitaire (€)	Quantité	Total par carte (€)
PCB double couche (FR-4, 80x60 mm)	1.50	1	1.50
Transistor NMOS IRLML2502	0.10	6	0.60
Diode Schottky 1N5819HW	0.05	6	0.30
Optocoupleur PC817	0.10	6	0.60
Résistances passives CMS (0603)	0.01	12	0.12
Relais de puissance RT42405	2.20	6	13.20
Connecteurs et divers	0.80	1	0.80
Coût Matériel Total Estimé			17.12

1.8.3 Méthode de soudage de la carte

Le procédé préconisé est le **soudage par refusion industriel (Reflow Soldering)** :

1. Déposition automatisée de la crème à braser (alliage SAC305 sans plomb conforme RoHS) à l'aide d'un pochoir (*stencil*) en acier inoxydable.
2. Placement des composants à montage en surface (CMS 0603, SOT-23, SOD-123, optocoupleurs) par une machine automatique *Pick and Place*.
3. Passage de la carte dans un four de refusion multizone suivant un profil thermique précis (préchauffage, activation du flux, pic de refusion à $\sim 245^{\circ}\text{C}$, refroidissement contrôlé).
4. S'agissant des relais RT42405, s'ils se présentent sous format traversant (*Through-Hole*), ils feront l'objet d'un second cycle de soudage sélectif à la vague ou d'une finition manuelle.

2 Conception 2 : Dimensionnement Théorique et Layout en Technologie Intégrée

Dans cette seconde phase, nous abordons l'étude au niveau du silicium en concevant un transistor sur mesure à l'aide du design kit de la technologie ENSAT [1].

2.1 Question 1 : Dimensionnement du Transistor Équivalent

Pour émuler le comportement électrique déterminé en conception 1, le transistor intégré doit être dimensionné géométriquement en agissant sur la largeur (W) et la longueur (L) de sa grille en polysilicium.

En régime ohmique/linéaire, le courant de drain d'un transistor MOS s'exprime selon la relation fondamentale de la physique des semi-conducteurs :

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{th}) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (8)$$

Pour de très faibles valeurs de V_{DS} , le terme quadratique devient négligeable, permettant d'exprimer la résistance interne $R_{DS(on)}$:

$$R_{DS(on)} \approx \frac{V_{DS}}{I_D} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})} \quad (9)$$

Afin de garantir une résistance à l'état passant équivalente à celle de notre composant commercial ($R_{DS(on)} \leq 0.08 \, \Omega$) sous une tension de commande de $V_{GS} = 3.23 \, \text{V}$, le rapport de forme géométrique $\frac{W}{L}$ est extrait théoriquement à partir des constantes technologiques fournies dans le *Design Kit ENSAT* (la mobilité des porteurs μ_n et la capacité d'oxyde surfacique C_{ox}) :

$$\frac{W}{L} = \frac{1}{R_{DS(on)max} \cdot \mu_n C_{ox} (V_{GS} - V_{th})} \quad (10)$$

En fixant la longueur L à la dimension minimale autorisée par la grille technologique pour minimiser l'encombrement et les capacités parasites de grille, on en déduit la dimension macroscopique requise pour la largeur W . Étant donné la forte valeur de courant requise comparativement à des applications logiques, la structure adoptera une géométrie de type *transistor peigne* (interdigité) pour maximiser W dans un layout compact.

2.2 Question 2 : Validation par Simulations sous Pspice

Les équations de dimensionnement géométrique sont introduites au sein du logiciel Pspice en appliquant le modèle physique adéquat (BSIM3 ou BSIM4) configuré avec les paramètres technologiques ENSAT.

- **Caractéristique de transfert $I_D = f(V_{GS})$** : La simulation valide graphiquement que pour $V_{GS} = 3.23 \, \text{V}$, le courant de drain disponible dépasse largement le besoin de $80 \, \text{mA}$ de la charge.
- **Caractéristique de sortie $I_D = f(V_{DS})$** : Les courbes permettent de mesurer précisément la pente à l'origine $\frac{\partial I_D}{\partial V_{DS}}$, confirmant que la résistance dynamique $R_{DS(on)}$ obtenue correspond à la valeur théorique cible.

2.3 Question 3 : Réalisation du Layout sur Microwind

La vue topologique finale (le *Layout*) est dessinée sous l'éditeur Microwind en respectant strictement les règles de dessin géométrique (*Design Rule Checking – DRC*) inhérentes au kit de fonderie :

1. Dessin de la zone active (caisson de type P et diffusions de type N+ fortement dopées pour implémenter la Source et le Drain).
2. Superposition de la couche de Polysilicium pour matérialiser la Grille du transistor.
3. Placement des plots de Contacts en silicium-métal sur les régions de Source, Drain et Grille.
4. Routage des lignes d'interconnexion en couche **Metal 1** de forte section pour acheminer le courant de drain vers le plot de sortie sans échauffement parasite.
5. Validation finale après exécution concluante des tests DRC (zéro erreur d'espacement ou d'extension) et extraction du schéma électrique netlist associé pour vérification finale par rapport au schéma de simulation (*LVS - Layout Versus Schematic*).

References

- [1] *Bureau d'étude N°3 : Le transistor MOS en commutation de puissance*, École Nationale des Sciences Appliquées (ENSAT), Département Génie Électrique, 2026.
- [2] International Rectifier (Infineon Technologies), *Datasheet IRLML2502PbF : HEXFET Power MOSFET, N-Channel, 20V, 4.2A, SOT-23 Package*, Révision du 24 Avril 2014, Disponible en ligne sur <http://www.irf.com>.