

实验报告

实验 3 同步时序部件设计

课程名称 数字逻辑与计算机组成 指导教师 吴海军

1 实验目的

- 掌握时序逻辑电路设计的基本方法。
- 掌握计数器和移位寄存器的设计方法和应用。
- 掌握无符号乘法器、寄存器堆、数字时钟等复杂时序部件的设计方法。

2 实验环境

- 平台：Logisim 2.16

3 实验内容


3.1 计数器实验

3.1.1 实验整体方案设计



- 顶层模块设计：实验电路较为简单，不需要顶层模块设计图。
- 输入输出引脚：

CLK	时钟信号
D0,D1,D2,D3	初始输入值
CLR	置 1 时清零计数器的值
ENT,ENP	使能端，均为 1 时计数器正常计数，至少 1 个为 0 时保持存储之前的计数值
LD	LD 为 1（且 CLR 为 0）时载入初始输入值
Q0,Q1,Q2,Q3	计数器输出端（输出次态）
RCO	指示器，Q0,Q1,Q2,Q3 均为 1 时为 1，否则为 0


3.1.2 实验原理图和电路图



4 位二进制计数器电路图




3.1.3 实验数据仿真测试图



3.1.4 错误现象及分析

错误现象为电路中出现振荡。错误原因为没有将 D 触发器设置为沿下降沿触发。修改后运行正常，成功通过了测试。

4 位同步二进制计数器错误现象截图




3.2 移位寄存器实验

3.2.1 实验整体方案设计


- 顶层模块设计：实验电路较为简单，不需要顶层模块设计图。
- 输入输出引脚：

CLK	时钟信号
CLR_L	置为 0 时清零（即低电平有效）
S1,S0	控制端，全 0 时保持，全 1 时装载，S1=1、S0=0 时右移，S1=0、S0=1 时左移
LIN RIN	分别为左移和右移时移入的值
D3D0	初始值
Q3Q1	输出值（次态）


3.2.2 实验原理图和电路图



4 位异步移位寄存器电路图



3.2.3 实验数据仿真测试图



3.2.4 错误现象及分析

实验中没有发生错误。


3.3 4 位无符号数乘法器

3.3.1 实验整体方案设计

- 顶层模块设计：见后图。
- 输入输出引脚：


CLK	时钟信号
RST	清零控制
X,Y	两个二进制无符号数
Z	乘积输出

4 位无符号数乘法器顶层模块设计图




3.3.2 实验原理图和电路图

4 位无符号数乘法器组件原理图




4 位无符号数乘法器组件电路图




请勿修改引脚名称、电路名称及电路封装外观

提示: 采用无符号数一位乘法实现4位二进制乘法器, 禁止直接使用乘法器组件




3.3.3 实验数据仿真测试图


4 位无符号数乘法器仿真测试图




仿真测试图 1



仿真测试图 2



仿真测试图 3



仿真测试图 4

3.3.4 错误现象及分析

实验中没有发生错误。


3.4 寄存器堆实验


3.4.1 实验整体方案设计

- 顶层模块设计：实验电路较为简单，不需要顶层模块设计图。
- 输入输出引脚：


RW	控制写入某个寄存器
WE	写使能信号
CLK	时钟信号
DIN	输入数据
RA RB	控制读取某个寄存器的值

3.4.2 实验原理图和电路图





3.4.3 实验数据仿真测试图



3.4.4 错误现象及分析

实验中没有发生错误。

3.5 数字时钟实验


3.5.1 实验整体方案设计

- 顶层模块设计：实验电路较为简单，不需要顶层模块设计图。
- 输入输出引脚：


CLK	时钟信号
LD	控制载入初始时间（高电平有效）
HH MM SS 0(1)	初始时间（BCD 码）
INErr	检测初试时间是否有误
LED	通过 RGB 三原色实现多种颜色


3.5.2 实验原理图和电路图

数字时钟原理图



BCD 码错误检测和三色 LED 显示信号生成电路图









3.5.3 实验数据仿真测试图

在此填写数字时钟的仿真测试说明。

数字时钟仿真测试图 1




数字时钟仿真测试图 2




3.5.4 错误现象及分析

设计的数字时钟在 23:59:59 时无法正确过渡到 00:00:00，显示为 24:00:00。错误原因是没有正确处理小时数的进位条件，组合逻辑设计错误。修改后运行正常，成功通过了测试。

数字时钟仿真错误截图 1



数字时钟仿真错误截图 2




4 思考题

4.1 修改同步计数器电路设计，实现异步清零和异步置数的 4 位计数器，并说明该计数器的应用特性。

使用 D 触发器的置位和清空功能即可。保存在文件 lab3.6.circ 中。

应用特性：


- 异步清零：无需等待时钟周期，可以在紧急情况下立即复位计数器。
- 异步置数：无需等待时钟周期，可以在紧急情况下立即加载预设值。



4.2 如何仅利用 4 位同步加法计数器在不增加其它逻辑门的情况下，实现模 10 计数器。

将连接 RCO 的五路与门更改为第 2、4 路不反转，再将 RCO 连接到每个 D 触发器的清零端即可。保存在文件 lab3.7.circ 中。

模 10 计数器



4.3 利用 4 位移位寄存器设计 8 位二进制伪随机序列电路，写出输出序列值。


用 2 片 SHRG4U 级联，初值设置为 00000001，每个时钟周期寄存器进行一次右移，Q0 被移出作为输出，插入 $Q4 \oplus Q3 \oplus Q2 \oplus Q0$ 为最高位。保存在文件 lab3.8.circ 中。

生成的随机数序列为：

1 128 64 32 16 136 196 226 113 56 28 142 71 35 145 72 164 210 233 116 58 29 14 7 3 129 192 96
48 152 76 38 147 73 36 146 201 100 178 217 236 118 59 157 78 39 19 9 4 130 65 160 80 168 212
106 181 218 109 182 91 173 214 107 53 154 77 166 211 105 52 26 13 134 195 225 240 248 124
190 223 111 183 219 237 246 123 189 94 175 215 235 117 186 93 46 23 139 69 34 17 8 132 194
97 176 216 108 54 27 141 198 227 241 120 60 158 207 231 115 57 156 206 103 51 25 140 70 163
209 104 180 90 45 150 75 37 18 137 68 162 81 40 148 74 165 82 169 84 42 149 202 229 114 185
220 238 119 187 221 110 55 155 205 230 243 121 188 222 239 247 251 253 126 191 95 47 151 203
101 50 153 204 102 179 89 172 86 43 21 138 197 98 49 24 12 6 131 193 224 112 184 92 174 87
171 85 170 213 234 245 250 125 62 159 79 167 83 41 20 10 133 66 33 144 200 228 242 249 252
254 255 127 63 31 15 135 67 161 208 232 244 122 61 30 143 199 99 177 88 44 22 11 5 2 (1)

容易验证循环周期为 255，且每个数值在 1 ~ 255 之间出现一次。

8 位二进制伪随机序列电路



4.4 如何实现寄存器堆的写后读功能。

通过 MUX 在写后读时进行特判即可。保存在文件 lab3.9.circ 中。

