





YC3121-L 芯片数据手册



Yichip Microelectronics Co., Ltd., Confidential and Proprietary



Revision History

Version	Date	Author	Description
V1.0	2021-4-1		Initial version
V1. 1	2021-05-11		更新 IO 部分数据
4			
	1		
		I	1

Confidentiality Level:

Confidential



目录

E	Z.	3
1	5片简介	8
	1.1 简介	8
	1.2 功能特性	8
	1.3 应用领域	9
2	5片结构	10
	2.1 系统架构	10
	2.2 存储器映射	11
	2.2.1 存储器地址映射	11
	2.2.2 外设地址映射	11
	2. 3 嵌入式 RAM	12
3	5片特性	12
	3.1 电气特性	12
	3.2 Bluetooth RF 特性	13
	3. 3 功耗	14
	3.4 管脚定义	14
	3.5 封装信息	18
	3.6 系统复位控制	19
	3.7 软复位	19
	3.8 时钟	20
	3.8.1 外部时钟源	21
	3.8.2 外设时钟管理	21
	3.9 低功耗控制	21
	3.10 寄存器描述	22
	3. 10. 1 SYSCTRL STATUS	
	3. 10. 2 SYSCTRL_LPM_RDATA	
	3. 10. 3 SYSCTRL HWCTRLO	
	3. 10. 4 SYSCTRL_HWCTRL1	23
	3. 10. 5 SYSCTRL HWCTRL2	24
	3. 10. 6 SYSCTRL_HWCTRL3	25
	3. 10. 7 SYSCTRL HCLK CON	26
	3. 10. 8 SYSCTRL_RSA_CLK	27
	3. 10. 9 SYSCTRL CLK CLS	
	3. 10. 10 SYSCTRL RST EN	28
	3. 10. 11 SYSCTRL_RST_TYPE	29
	3. 10. 12 SYSCTRL RESET	
4		
	4.1.1 通用 I/O (GPIO)	
	4.1.2 外部中断	
	4.1.3 外部唤醒事件	



4.	. 2 GPIO 寄存器	32
	4.2.1 配置寄存器 GPIO_CONFIG	32
	4.2.2 中断模式配置寄存器 GPIO_TRIG_MODE	33
	4.2.3 中断使能寄存器 GPIO_INTR_EN	33
5 CRC	计算单元	34
5.	.1 CRC 简介	34
5.	. 2 CRC 主要特性	34
5.	. 3 CRC 寄存器	35
	5. 3. 1 CRC_RESULT_REG	35
	5. 3. 2 CRC_MASK_REG	
	5. 3. 3 CRC_DATAB_REG	35
6 真随	直机数发生器(TRNG)	36
6.	. 1 TRNG 简介	36
	. 2 TRNG 主要特性	
6.	. 3 TRNG 功能描述	36
6.	. 4 TRNG 寄存器	38
	6. 4. 1 SYSCTRL_RNG_CTRL	38
	6. 4. 1 SYSCTRL_RNG_DATAO	38
	6. 4. 2 SYSCTRL_RNG_DATA1	38
	6. 4. 3 SYSCTRL_RNG_DATA2	39
	6. 4. 4 SYSCTRL_RNG_DATA3	39
7 OTP	控制模块(OTP_CTRL)	39
7.	.1 OTP 简介	39
7.	. 2 OTP 功能描述	
	7.2.1 OTP 只读锁定	39
	7. 2. 2 OTP 编程操作保护	40
7.	. 3 寄存器模块	40
	7. 3. 1 OTP_CTRL	40
	7. 3. 2 OTP_STATUS	40
8 CACH	HE 模块(CACHE)	41
8.	. 1 CACHE 简介	41
8.	. 2 CACHE 特性	41
8	. 3 CACHE 功能描述	41
0.	感器单元 (SENSOR)	49
	公公中元(SENSOK)	42
9 传感	.1 SENSOR 简介	
9 传感		42
9 传感 9. 9.	. 1 SENSOR 简介	42 42
9 传感 9. 9.	.1 SENSOR 简介	42 42 42
9 传感 9. 9.	.1 SENSOR 简介	42 42 42
9 传感 9. 9.	.1 SENSOR 简介	42 42 42 43
9 传感 9. 9.	. 1 SENSOR 简介	42 42 42 43 44
9 传感 9. 9.	. 1 SENSOR 简介	42 42 43 44 45
9 传感 9. 9.	. 1 SENSOR 简介	42 42 43 44 45 46



	9.3.8 LPM_SLEEP	49
	9.3.9 LPM_CLR_INTR	49
10	看门狗(WDT)	50
	10.1 看门狗外设时钟	50
	10.2 计数器(Counter)	50
	10.3 计数器预设值	50
	10.4 启用看门狗	50
	10.5 系统复位中断	50
	10.6 寄存器	51
	10.6.1 看门狗控制寄存器 WDT_CONFIG	51
		51
	10. 6. 3 WDT KICK	52
	10.6.4 看门狗中断清除寄存器 WDT_ CLEAR	52
11	定时器(TIMER) 定时器简介	52
	11. 1 定时器外设时钾	53
	11.2 通用定时器	53
	11.2.1 通用定时器计数值 11.2.2 中断处理	53
	11.2.2 中断处理	53
	11.3 PWM 模式	53
	11.4 寄存器描述	53
	11. 4. 1 TIM_PCNT	53
	11. 4. 2 TIM_NCNT	54
	11. 4. 3 TIM_CTRL	54
	11. 4. 4 TIM_CTRL1	55
	11. 4. 5 TIM CNT	55
12	实时时钟(RTC)	
	12.1 RTC 简介	56
	12.2 RTC 特性	
	12.3 RTC 寄存器	56
	12.3.1 RTC 使能	57
	12.3.2 RTC 当前计数值寄存器	57
	12.3.3 RTC 闹钟设置寄存器	57
	12.3.4 RTC 中断状态寄存器	
13	DMA 控制器 (DMAC)	
	13.1 DMA 简介	58
	13.2 DMA 主要特性	58
	13.3 DMA 的使用	58
	13.4 DMA 的中断	59
	13.5 DMA 寄存器描述	59
	13.5.1 通道 x 源地址寄存器 DMA_SRC_ADDR	59
	13.5.2 通道 x 目的地址寄存器 DMA_DEST_ADDR	59
	13.5.3 DMA 长度陪住寄存器 DMA_LEN	60
	13.5.4 DMA 控制寄存器 DMA_CONFIG	60
	13.5.5 DMA 状态寄存器 DMA_STATUS	60



13. 5. 6 DMA_RPTR	61
13. 5. 7 DMA_WPTR	61
14 UART	61
14.1 UART 简介	61
14.2 UART 外设时钟	61
14.3 中断	61
14.4 DMA 支持	62
14.5 UART 控制寄存器 UART_CTRL	
14. 5. 1 UART_INTR	
14.5.2 数据接收寄存器 UART_RDATA	63
14.5.3 状态寄存器 UART_STATUS	63
	64
	64
15.2 SPI 主要特点	64
15.3 SPI 功能描述	64
15.3.1 SPI 外设时钟及要求	64
16 USB	67
	67
16.2 USB 主要特点	67
16.3 USB 功能描述	67
16. 4. 2 USB_IRQ_MASK1	
16. 4. 3 USB_IRQ_MASK2	
16.4.4 USB IRQ MASK3	
_	
_	71
16. 4. 8 USB_CLEAR	
· · · · · · · · · · · · · · · · · · ·	
· · · · · · · · · · · · · · · · · · ·	
_ = =	
	74
*	
	74
77 - 447 4 7 7 7	74
, , , , , , , , , , , , , , , , , , ,	
	74
	75
16.11 全速/低带宽等时事务	77



17 ADC (SAR_ADC)	78
	78
17.2 ADC 特性	78
17.3 ADC 寄存器	78
17. 3. 1 ADC_ENABLE	
17. 3. 2 ADC_CTRLO	
17. 3. 5 ADC_CTRL3	
17.3.6 ADC 数据寄存器	80
18 开关机电路	80
18.1 开关电路简介	80
19 Rluetooth	81
19.1 Bluetooth Security	81
19 2 Pairing	81
19.2.1 Security Simple Pairing	
19. 5 WF1	
19.4 Bluetooth Stack	82
	82
10 1 2 Conorio Attributo Profile	





1 芯片简介

1.1 简介

YC3121-L 芯片使用 32bit RISC 内核处理器,集成 Bluetooth 5.0 双模蓝牙(BR/EDR+BLE) 具有卓越的架构、高性能和超低功耗等特性,提供高性能的及安全数据处理解决方案。

芯片内部包含安全 BOOT 程序, 支持下载、启动时对固件进行 RSA 签名校验。 芯片内置 512KB/1MB 可选安全 Flash、 64KB SRAM 和 8KB OTP 存储区。 同时集成了丰富的外设资源,用户可 在现有方案基础上进行快速开发和移植。


1.2 功能特性

- ◆32-bit RISC 内核处理器
 - ●MPU 保护单元
 - ●最高 96MHZ 主频, 支持 2, 4, 8 分频
 - ●1 个受控 JTAG 调试口
- ◆低功耗、高性能、高集成度 Bluetooth 5.0 双模蓝牙 (BR/EDR+BLE)
 - Single-end RFIO
 - -93dBm in BLE mode
 - support 250kbps, 1/2/3Mbps data rates
 - Tx Power upto +6dBm
 - frequency band: 2400MHz-2483.5MHz
- ◆64K 随机加扰 SRAM
- ◆512KB/1MB 可选安全存储 Flash
- ◆8KB OTP
- ◆2 个 UART 接口
- ◆2 个 SPI 接口, 1 个 QSPI 接口
- ◆8 个 32 位 TIMER (支持 PWM)
- ◆1 个 IIC 接口
- ◆6 个 DMA(SPIO、SPI1、UARTO、UART1、IIC、MEMCP)
- ◆1 个 CRC 模块
- ◆40 个 GPIO



- ◆1 个 USB 接口
- ◆1 个看门狗模块
- ◆10 bit ADC 模块
 - ●HVIN (锂电池) ADC 采集电压范围: 3-5V
 - ●GPIO (GPI037-44) ADC 采集电压范围: 0-1.2V


1.3应用领域





2 芯片结构

2.1 系统架构





2.2 存储器映射

2.2.1 存储器地址映射

	0xffffffff
Restricted	0xe00ff000
PPB	0xe0000000
Restricted	0x02000000
Flash(512KB)	0x01000000
Restricted	0x000fa000
Peripherals	0x000f0000
Restricted	0x00030000
RAM (64KB)	0x00020000
Restricted	0x00008000
ROM (32KB)	0x00000000

图 2 存储器映射地址

2.2.2 外设地址映射

下表为总体外设地址映射表,外设地址映射见相应章节。

外设	基地址名称	基地址
WDT	WDT_BASEADDR	0xf0000
TIMER	TIMER_BASEADDR	0xf0c00
SM4	SM4_BASEADDR	0xf5200
DES	DES_BASEADDR	0xf8000
USB	USB_ BASEADDR	0xf6000
AES	AES_ BASEADDR	0xf8300
CRC	CRC_BASEADDR	0xf8200
RSA	RSA_BASEADDR	0xf5800
SHA	SHA_BASEADDR	0xf8600
TRNG	RNG_BASEADDR	0xf852c
SYSCTRL	SYSCTRL_BASEADDR	0xf8500
MPUCTRL	MPUCTRL_BASEADDR	0xf8580
LPM	LPM_BASEADDR	0xf8400
GPIO	GPIO_BASEADDR	0xf8700
DMA	DMA_BASEADDR	0xf8800
QSPI	QSPI_BASEADDR	0xf8800
SPI	SPI_BASEADDR	0xf891c
UART	UART_ BASEADDR	0xf8b1c
IIC	IIC_ BASEADDR	0xf8d1c
SYSTICK	SYSTICK _BASEADDR	0xE000E010



NVIC	NVIC BASEADDR	0xe000e100

2.3 嵌入式 RAM

本芯片采用 RAM 数据总线宽度为 36 bits,支持 byte 写操作,RAM 存储区大小为 64K,地址范围为: 0x20000 - 0x2FFFF,主要用于存储系统临时数据。

外设	地址范围	容量	
RAM	0x0002_0000-0x0002_FFFF	64KB	

3 芯片特性

3.1 电气特性

电气特性↓

参数	说明	范围		单位	
		Min	Тур	Max	
HVIN	HVLDO 输入	3.5	4.2	5. 5	V
VIN	电源电压输入	1.8	3.0	3.6	V
VBAT	纽扣电池输入	1.9	3.0	3.6	V
VIO	GPIO 电源	1.8	3.0	3.6	V
USB 插入检测	USB 插入检测脚	4. 25	5.0	6. 5	V
IHVLDO	HVLDO 驱动电流	_	_	200	mA
Tamb	工作温度	-40	_	+80	$^{\circ}\mathbb{C}$
Tstg	储藏温度	-40	_	+125	$^{\circ}\mathbb{C}$
VSS	地	-0.3	0	+0.3	V
Voh	数字输出高电平	0.7*VIO	VIO	VIO	V
Vol	数字输出低电平	VSS	VSS	0.3*VIO	V
Ioh	拉电流	GPIO[0:7]、	GPI0[32:47	7]:25mA; of	ther:15mA
Iol	灌电流	GPIO[0:7]、	GPI0[32:47	7]:25mA ; ot	ther:15mA
Vih	数字输入高电平	0.7*VIO	VIO	VIO	V
Vi1	数字输入低电平	VSS	VSS	0.3*VIO	V

安全特性↓

XINC V					
传感器	说明	范围	单位		
温度传感器	高温检测范围	100 ± 10	$^{\circ}$		
	低温检测范围	-30 [~] -40	$^{\circ}$		
	主电源电压高压检测范围	3.7 ± 0.15	V		
电压传感器	主电源电压低压检测范围	1.9 ± 0.15	V		
	电池电压高压检测范围	3.7 ± 0.15	V		
	电池电压低压检测范围	1.9 ± 0.15	V		



外部 Tamper 电阻 Tamper 管脚上拉电阻阻值 1M±10% Ω

3.2 Bluetooth RF 特性

Name	Parameter (Condition)	Min	Тур	Max	Unit	Comment
Normal RF C	ondition					
FOP	Operating Frequency	2400		2480	MHz	
FXTAL	Crystal Frequency	12	24	32		(1)
Transmitter	Characteristics					
PRF	RF output power	-20	0	6	dBm	
CD	Carrier Drift Rate		5		kHz/50us	
PRF1	Out of band emission 2 MHz (GFSK)		-40	4	dBm	
PRF2	Out of band emission 3 MHz (GFSK)		-48		dBm	
BW	20dB bandwidth		0.9		MHz	
	Modulation Accuracy, RMS DEVM (π /4		7	20	%	
	DQPSK)					
EVM	Modulation Accuracy, RMS DEVM (8PSK)		7	13	%	
	Modulation Accuracy, 99% DEVM (π /4		14	30	%	
	DQPSK)					
	Modulation Accuracy, 99% DEVM (8PSK)		14	20	%	
	Modulation Accuracy, Peak DEVM (π /4 DQPSK & 8PSK)	/	18	35	%	
	Modulation Accuracy, Peak DEVM (8PSK)		18	25	%	
PRF1	Out of band emission 2 MHz ($\pi/4$ DQPSK		-30	-20		
	&					
	8PSK)					
PRF2	Out of band emission 3 MHz ($\pi/4$ DQPSK		-42	-40		
	&					
	8PSK)					
Receiver Ch	aracteristics					
	BT4.0 (BLE)	П	Г	Т	Ī	
SEN	High Gain mode, Sensitivity @0.1%		-93		dBm	
SEN	Standard Gain mode, Sensitivity @0.1%		-87		dBm	
MaxIn	Maximum Input Power		0		dBm	
C/ICO	Co-channel C/I, Basic Rate, GFSK		7		dB	
C/I1ST	ACS C/I 1MHz, Basic Rate, GFSK		5. 5	7	dB	
C/I2ND	ACS C/I 2MHz, Basic Rate, GFSK		-36	-34	dB	
C/I3RD	ACS C/I 3MHz, Basic Rate, GFSK		-43		dB	
C/I1STI	ACS C/I Image channel, Basic Rate, GFSK		-34		dB	
C/I2NDI	C/I 1 MHz adjacent to image channel,		-28		dB	
	Basic					
	Rate, GFSK					
	BT3. 0 (BR & EDR)					
SEN	Basic Rate, GFSK, BER<0.1%, Dirty Tx on		-90		dBm	
SEN	EDR, π/4 DQPSK, BER<0.01%, Dirty Tx on		-91		dBm	
SEN	EDR, 8PSK, BER<0.01%, Dirty Tx on		-83		dBm	
MaxIn	Maximum Input Power		0		dBm	
C/ICO	Co-channel C/I, EDR, π/4 DQPSK		10.5		dB	
C/I1ST	ACS C/I 1MHz, EDR, π/4 DQPSK		-8		dB	




3.4 管脚定义

C/I2ND	ACS C/I 2MHz, EDR, π/4 DQPSK		dB	
C/I3RD	ACS C/I 3MHz, EDR, π/4 DQPSK	-54	dB	
C/I1STI	ACS C/I Image channel, EDR, $\pi/4$ DQPSK	-27	dB	
C/I2NDI	C/I 1 MHz adjacent to image channel,	-43	dB	
	EDR, π/4 DQPSK			
C/ICO	Co-channel C/I, EDR, 8PSK	20	dB	
C/I1ST	ACS C/I 1MHz, EDR, 8PSK	0	dB	
C/I2ND	ACS C/I 2MHz, EDR, 8PSK	-20	dB	
C/I3RD	ACS C/I 3MHz, EDR, 8PSK	-45	dB	
C/I1STI	ACS C/I Image channel, EDR, 8PSK	-18	dB	
C/I2NDI	C/I 1 MHz adjacent to image channel,	-33	dB	
	EDR,			
	8PSK		*	

3.3 功耗

工作模式	说明	YC3121 功耗(包含蓝牙)
RUN	1、所有外设全开	27.35mA (@96M)
KUN	2、所有外设全关	7.46mA (@48M)
CPU Sleep	1、所有外设全关	2.0mA
Deep Sleep	支持 IO 低电平/RTC/攻击/充电和刷卡唤醒	2.0uA
VBAT	测试时所有 tamper 输入管脚接 GND,主电源掉电,内部传感器全开	1.4uA





15 / 82



YC3121-L QFN56pin 管脚定义列表

PIN No.	Pad name	说明	复用功能
1	GPIO21 (PB5)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
2	GPIO22 (PB6)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
3	GPIO26 (PB10)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
4	GPIO27 (PB11)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
5	GPIO28 (PB12)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
6	GPIO29 (PB13)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
7	GPIO30 (PB14)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
8	GPIO31 (PB15)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
9	GPIO32 (PC0)	最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
10	GPIO33/ICE (PC1)	默认为 ICE,最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
11	USBDP		无
12	USBDN		无
13	GPIO34 (PC2)	IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
14	GPIO35 (PC3)	IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
15	GPIO36 (PC4)	IO 最大驱动电流 25mA	可复用为 PIC、UARTO~1、SPIO~1、PWMO~8
16	GPIO37 (PC5)	adc_channel1,IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
17	GPIO38 (PC6)	adc_channel2,IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
18	GPIO39 (PC7)	adc_channel3,IO 最大驱动电 流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
19	GPIO40 (PC8)	adc_channel4, IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
20	GPIO41 (PC9)	adc_channel5, IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
21	GPIO42 (PC10)	adc_channel6,IO 最大驱动电 流 2 5mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
22	GPIO43 (PC11)	adc_channel7,IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
23	GPIO44 (PC12)	adc_channel8,IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8
24	RSTN	芯片 reset,低有效	无
25	DVDD	对应 VIN,主电 LDO 输出接电容	无
26	VDDBAT	对应 VBAT, 纽扣电池 LDO 输 出接电容	无
27	VBAT	纽扣电池供电	无
28	VDDLPB	对应 VINLPB,蓝牙低功耗 LDO 输出接电容	无
29	XTALOUT	24MIIa 目/未	无
30	XTALIN	24MHz 晶体	
31	HV_PWRKEY	HVLDO Power Key	无
32	RF	蓝牙	无
33	HV_IN	HVLDO 输入	无




	• • • • • • • • • • • • • • • • • • •		YC3121-L 心力		
34	HV_OUT/VIN	HV_OUT:HVLDO 输出 (3.3V);VINPA:模拟模块电源 输入	无		
35	GPIO0 (PA0) /RX	ROM BOOT UART RX,最大驱动 电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
36	VDDBT	蓝牙 LDO 输出接电容	无		
37	GPIO1 (PA1) /TX	ROM BOOT UART TX, 最大驱动 电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
38	GPIO2 (PA2)	最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
39	GPIO3 (PA3)	最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
40	GPIO4 (PA4)	最大驱动电流 25mA	可复用为 IIC、UARTO~1、SP10~1、PWMO~8		
41	GPIO5 (PA5)	IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
42	GPIO6 (PA6)	IO 最大驱动电流 25mA	可复用为 IIC、UARTO 1、SPIO 1、PWMO 8		
43	GPIO7 (PA7)	IO 最大驱动电流 25mA	可复用为 IIC、UARTO~1、SP10~1、PWM0~8		
44	GPIO8 (PA8)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
45	GPIO9 (PA9)	最大驱动电流 15mA	可复用为 TIC、UARTO~1、SPIO~1、PWMO~8		
46	GPIO10 (PA10)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
47	GPIO11 (PA11)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
48	GPIO12 (PA12)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
49	GPIO13 (PA13)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
50	VPP	写 OTP 电源输入	无		
51	GPIO14 (PA14) /SWCLK	默认 JTAG_SW_CLK, IO 最大驱 动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
52	GPIO15 (PA15) /SWDIO	默认 JTAG_SW_IO, IO 最大驱动 电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
53	GPIO16 (PB0)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
54	GPIO17 (PB1)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
55	GPIO18 (PB2)	最大驱动电流 15mA	可复用为 IIC、UARTO~1、SPIO~1、PWMO~8		
56	VIO	GPIO 电源	无		

注: 所有 GPIO 均可任意配置成 GPIO 模式中的其中一种功能, (ADC channel 除外)。



3.5 封装信息



SYMBOL	MI	LLIME	IER
SYMBOL	MIN	NOM	MAX
- C	0.70	0.75	0.80
A	0.80	0.85	0. 90
	0.85	0.90	0. 95
A1		0.02	0.05
b	0. 15	0. 20	0. 25
С	0.18	0.20	0. 25
D	6. 90	7. 00	7. 10
D2	5. 10	5. 20	5. 30
е	(0. 40BSC	
Nd		5. 20BSC	
Ne		5. 20BSC	
E	6.90	7.00	7. 10
E2	5. 10	5. 20	5. 30
K	0.20	5000	, , , , , ,
L	0.35	0.40	0.45
h	0.30	0.35	0.40
L/F载体尺寸 (mil)	.3.	217*21	7

图 5 QFN56L 封装信息




3.6 系统复位控制

在本芯片中存在以下几种类型的复位源:

- 1) VBAT 电压域 POR 上电复位;
- 2) VSEC 电压域 POR 上电复位;
- 3) Watch dog 溢出复位;
- 4) 外部 RSTN 管脚信号复位;
- 5) Sensor 检测异常;
- 6) Software 复位。

说明: 各复位功能使能由寄存器 (SYSCTRL_RST_EN) 控制。



3.7 软件复位


系统提供软件复位操作,首先要开启软件复位使能(对 SYSCTRL_RST_EN bit0 写 1), 然后对软件 复位寄存器(SYSCTRL_RESET)写 0x55 实现软件复位。



3.8 时钟

内部 192Mhz OSC 时钟经过 DPLL(/2)后为系统 96Mhz 时钟,为 CPU 以及总线上各个模块提供时钟源。内部 32768HZ 晶体为 RTC,纽扣电池模块,以及蓝牙 Wakeup timer 模块提供时钟源;内部 32K 作为 LPM 域下的时钟,在纽扣电池供电的情况下正常工作。HCLK 可由主时钟 0、2、4、8 分频,再经过分频逻辑单元作为 PCLK 时钟。

内部 40M OSC 只供蓝牙总线上各模块的时钟。





3.8.1 外部时钟源

外部 24Mhz 给内部对时间有高要求的模块(蓝牙的 RF, UART, USB)提供时钟源,同时也提供对

3.8.2 外设时钟管理

内部 32k 校准的功能。

系统提供时钟门控控制寄存器(SYSCTRL_CLK_CLS)管理外设时钟。用户可以通过该寄存器打开和 关闭对外设。外设时钟关闭后外设将不在运行,通过该寄存器可以更灵活的控制系统时钟。

3.9 低功耗控制

系统或电源复位后,安全 CPU 处于运行状态。当 CPU 不需要继续运行时,可以利用多种低功耗式来节省能耗,例如等待某个外部事件的产生。

可以通过下几种方式降低功耗:

降低系统 AHB 总线时钟

睡眠模式 (CPU 内核停止, 所有外设仍在运行)

深度睡眠模式 (CPU 内核和外设均停止运行)





3.10 寄存器描述

3. 10. 1 SYSCTRL_ STATUS

功能:系统控制状态位

地址: SYSCTRL BASEADDR +0x04 (0xf8504)

	_	DDR ONOT (ONTOODT)	1	
Bit	功能	说明	R/W	复位值
[13:0]	自检	bist_done	R	0
[27:14	自检	bist_fail	R	0
[28]	充电标志	1: CHGR_IND 为高,表示正在充电	R	0
	位	0: 充电满		
[29]		Ido_card_oc	R	0
[30]	充电唤醒	1: 外电插入唤醒(外电插入) CHGIN	R	0
	标志	为高		
[31]	GPIO 唤醒	1: GPIO唤醒或/power_key(为高)唤	R	0
	状态标志	醒		
	位			

3. 10. 2 SYSCTRL_LPM_RDATA

功能:读 LPM 域下的寄存器

地址: SYSCTRL_BASEADDR +0x10 (0xf8510)

	• □· ± • • ×	SCINE_BIREBIRDER	ONTO (ONTOGIO)		
	Bit	功能	说明	R/W	复位值
	[31:0]		LPM 域下的寄存器,读出来的值不会	R	0
			直接保存在变量中,会保存在此寄		
			存器。所以读 LPM 寄存器, 需要读		
			两次, 先读本身, 再读		
Į		·	SYSCTRL_LPM_RDATA		

3. 10. 3 SYSCTRL_HWCTRL0

地址: SYSCTRL_BASEADDR +0x18 (0xf8518)

Bit	功能	说明	R/W	复位值
[2:0]		rg_ldo_card_vtrim	R/W	101
		Enable of LDO for IC card.	R/W	0
[3]		0: off;		
		1: on		
		Output voltage control of LDO for	R/W	0
[4]		IC card.		
[4]		0: 1.8V		
		1: 3V		



			7 1 3 5 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
	Security main LDO output voltage	R/W	0
[5]	detector enable.		
[0]	0: off;		
	1: on		
	Security main LDO output voltage	R/W	0
ГСЛ	detector self-test enable.		
[6]	0: off;		
	1: on		
	Security main supply voltage	R/W	0
[7]	detector enable.		
[[[0: off;		
	1: on		
	Security main supply voltage	R/W	0
[8]	detector self-test enable.		
[8]	0: off;		
	1: on		
[9]	rg_adc_channel_sel_clk_en	R/W	1
[10]	MCR ADC enable.	R/W	0
[10]	0: off; 1: on		
	MCR ADC reference voltage enable.	R/W	0
[11]	0: off;		
	1: on		
	MCR ADC constant Gm bias enable.	R/W	0
[12]	0: off;		
	1: on		
	MCR ADC regulator enable.	R/W	0
[13]	0: off;		
	1: on		
[15:14]	rg_mcr_adc_clksel	R/W	11
[21:16]	rg_mcr_dcoc_pga0	R/W	10 0000
[23:22]	rg_mcr_adc_refbuf_vref_ctrl	R/W	10
[29:24]	rg_mcr_dcoc_pga1	R/W	10 0000
[31:30]	rg_mcr_adc_rega_vctrl	R/W	10

3. 10. 4 SYSCTRL_HWCTRL1

地址: SYSCTRL_BASEADDR +0x1c (0xf851c)

Bit	功能	说明	R/W	复位值
[5:0]		rg_mcr_dcoc_pga2	R/W	10 0000
[7:6]		rg_mcr_adc_regd_vctrl	R/W	10
[10:8]		rg_mcr_adc_ibc_refbuf	R/W	111
[11]		rg_mcr_adc_ibc_refbuf2	R/W	0
[14:12		rg_mcr_adc_vctrl_biasgen	R/W	110
[15]		MCR PGA enable. 0: off; 1: on	R/W	0
[18:16		rg_mcr_pga_csel	R/W	101
[19]		da_mcr_pga1_en	R/W	0

YC3121-L 芯片数据手册

[22:20	rg_mcr_pga_ioutsel	R/W	001
[23]	da_mcr_pga2_en	R/W	1
[26:24	rg_mcr_pga_r1sel	R/W	011
[27]	da_mcr_pga_vcm_gen_en	R/W	0
[30:28	rg_ts_otc	R/W	000
[31]	rg_mcr_pga_cm_en	R/W	1

3. 10. 5 SYSCTRL_HWCTRL2

地址: SYSCTRL BASEADDR +0x20 (0xf8520)


Bit 功能 说明 R/W 复位值 [7:0] rg_mcr_pga_reserve R/W 00000000 [10:8] rg_ts_utc R/W 000 [11] MCR PGA LDO enable. 0: off; 1: on R/W 0 [13:12] rg_adc_test_channel_sel R/W 0 [14] rg_adc_test_channel_en R/W 0 [15] rg_adc_test_out_en R/W 0 [16] rg_mcr_pga_res_bypass R/W 0 [19:17] rg_ncs_i_set R/W 0 [20] NCS enable. 0; off; 1; enable R/W 0 [21] NCS enable. 0; off; 1; enable R/W 0 [21] NCS reset. 0; reset; 1; normal R/W 0 [22] Security TRNG LDO enable. 0; off; 1; on R/W 1 [23] TRNG bias enable signal, high active R/W 1 [24] TRNG LFOSC enable signal, high active R/W 1 [25] TRNG LFOSC enable signal, high active R/W 1 [27]	地址: SY	(SCIRL_BASEA	ADDR + 0x20 + 0x18520		
Temperature Temperature	Bit	功能	说明	R/W	复位值
[11] MCR PGA LDO enable. 0: off; 1: on R/W 0 [13:12] rg_adc_test_channel_sel R/W 00 [14] rg_adc_test_channel_en R/W 0 [15] rg_adc_test_out_en R/W 0 [16] rg_mcr_pga_res_bypass R/W 0 [19:17] rg_ncs_i_set R/W 100 [20] NCS enable. 0: off; 1: enable R/W 0 [21] NCS reset. 0: reset; 1: normal operation R/W 0 [22] Security TRNG LDO enable. 0: off; 1: on R/W 1 [23] TRNG bias enable signal, high active R/W 1 [24] TRNG LFOSC enable signal, high active R/W 1 [25] TRNGB LFOSC enable signal, high active R/W 1 [26] TRNGC LFOSC enable signal, high active R/W 1 [27] TRNGD LFOSC enable signal, high active R/W 1 [28] TRNGA sample DFF output clear R/W 1 [29] TRNGB sample DFF output clear R/W 1 </td <td>[7:0]</td> <td></td> <td>rg_mcr_pga_reserve</td> <td>R/W</td> <td>00000000</td>	[7:0]		rg_mcr_pga_reserve	R/W	00000000
[13:12] rg_adc_test_channel_sel R/W 00 [14] rg_adc_test_channel_en R/W 0 [15] rg_adc_test_out_en R/W 0 [16] rg_mcr_pga_res_bypass R/W 0 [19:17] rg_ncs_i_set R/W 0 [20] NCS enable. 0: off; 1: enable R/W 0 [21] NCS reset. 0: reset: 1: normal R/W 0 [21] Operation R/W 0 [22] Security TRNG LDO enable. 0: off; 1: on R/W 1 [23] TRNG bias enable signal, high active R/W 1 [24] TRNGA LFOSC enable signal, high active R/W 1 [25] TRNGB LFOSC enable signal, high active R/W 1 [26] TRNGC LFOSC enable signal, high active R/W 1 [27] TRNGD LFOSC enable signal, high active R/W 1 [28] TRNGB sample DFF output clear R/W 1 [29] TRNGB sample DFF output clear R/W 1 [30] TRNGC sample DFF output clear R/W 1 [31] <td>[10:8]</td> <td></td> <td>rg_ts_utc</td> <td>R/W</td> <td>000</td>	[10:8]		rg_ts_utc	R/W	000
rg_adc_test_channel_sel	[11]		MCR PGA LDO enable. 0: off; 1: on	R/W	0
[15] rg_adc_test_out_en R/W 0 [16] rg_mcr_pga_res_bypass R/W 0 [19:17] rg_ncs_i_set R/W 100 [20] NCS enable. 0; off; 1; enable R/W 0 [21] NCS reset. 0; reset; 1; normal R/W 0 [21] Operation R/W 0 [22] Security TRNG LDO enable. 0; off; 1; on R/W 1 [23] TRNG bias enable signal, high active R/W 1 [24] TRNGA LFOSC enable signal, high active R/W 1 [25] TRNGB LFOSC enable signal, high active R/W 1 [26] TRNGC LFOSC enable signal, high active R/W 1 [27] TRNGA sample DFF output clear signal, high active R/W 1 [28] TRNGB sample DFF output clear R/W 1 [29] TRNGC sample DFF output clear signal, low active R/W 1 [30] TRNGC sample DFF output clear signal, low active R/W 1	[13:12		rg_adc_test_channel_sel	R/W	00
[16] rg_mcr_pga_res_bypass R/W 0 [19:17] rg_ncs_i_set R/W 100 [20] NCS enable. 0: off; 1: enable R/W 0 [21] NCS reset. 0: reset: 1: normal operation R/W 0 [22] Security TRNG LDO enable. 0: off; 1: on R/W 1 [23] TRNG bias enable signal, high active R/W 1 [24] TRNGA LFOSC enable signal, high active R/W 1 [25] TRNGB LFOSC enable signal, high active R/W 1 [26] TRNGC LFOSC enable signal, high active R/W 1 [27] TRNGD LFOSC enable signal, high active R/W 1 [28] TRNGA sample DFF output clear Signal, low active R/W 1 [29] TRNGB sample DFF output clear Signal, low active R/W 1 [30] TRNGC sample DFF output clear Signal, low active R/W 1 [31] TRNGD sample DFF output clear R/W 1	[14]		rg_adc_test_channel_en	R/W	0
Teg_ncs_i_set R/W 100	[15]		rg_adc_test_out_en	R/W	0
rg_ncs_1_set	[16]		rg_mcr_pga_res_bypass	R/W	0
NCS reset. 0: reset; 1: normal	[19:17		rg_ncs_i_set	R/W	100
[22] Security TRNG LDO enable. 0: off; 1: on R/W 1 [23] TRNG bias enable signal, high active R/W 1 [24] TRNGA LFOSC enable signal, high active R/W 1 [25] TRNGB LFOSC enable signal, high active R/W 1 [26] TRNGC LFOSC enable signal, high active R/W 1 [27] TRNGD LFOSC enable signal, high active R/W 1 [28] TRNGA sample DFF output clear R/W 1 [29] TRNGB sample DFF output clear R/W 1 [30] TRNGC sample DFF output clear R/W 1 [31] TRNGC sample DFF output clear R/W 1 [31] TRNGD sample DFF output clear R/W 1	[20]		NCS enable. 0; off; 1; enable	R/W	0
[23]TRNG bias enable signal, high activeR/W1[24]TRNGA LFOSC enable signal, high activeR/W1[25]TRNGB LFOSC enable signal, high activeR/W1[26]TRNGC LFOSC enable signal, high activeR/W1[27]TRNGD LFOSC enable signal, high activeR/W1[28]TRNGA sample DFF output clear signal, low activeR/W1[29]TRNGB sample DFF output clear signal, low activeR/W1[30]TRNGC sample DFF output clear signal, low activeR/W1[31]TRNGD sample DFF output clear signal, low activeR/W1	[21]			R/W	0
[24]TRNGA LFOSC enable signal, high activeR/W1[25]TRNGB LFOSC enable signal, high activeR/W1[26]TRNGC LFOSC enable signal, high activeR/W1[27]TRNGD LFOSC enable signal, high activeR/W1[28]TRNGA sample DFF output clear signal, low activeR/W1[29]TRNGB sample DFF output clear signal, low activeR/W1[30]TRNGC sample DFF output clear signal, low activeR/W1[31]TRNGD sample DFF output clear signal, low activeR/W1	[22]		Security TRNG LDO enable. 0: off; 1: on	R/W	1
TRNGB LFOSC enable signal, high active R/W 1 [26] TRNGC LFOSC enable signal, high active R/W 1 [27] TRNGD LFOSC enable signal, high active R/W 1 TRNGA sample DFF output clear R/W 1 signal, low active R/W 1 TRNGB sample DFF output clear R/W 1 signal, low active R/W 1 TRNGB sample DFF output clear R/W 1 signal, low active R/W 1 TRNGC sample DFF output clear R/W 1 signal, low active R/W 1 TRNGC sample DFF output clear R/W 1 signal, low active R/W 1	[23]	(TRNG bias enable signal, high active	R/W	1
[26] TRNGC LFOSC enable signal, high active R/W 1 [27] TRNGD LFOSC enable signal, high active R/W 1 TRNGA sample DFF output clear R/W 1 signal, low active R/W 1 TRNGB sample DFF output clear R/W 1 signal, low active R/W 1 TRNGB sample DFF output clear R/W 1 signal, low active R/W 1 TRNGC sample DFF output clear R/W 1 signal, low active R/W 1 TRNGD sample DFF output clear R/W 1	[24]		TRNGA LFOSC enable signal, high active	R/W	1
[27] TRNGD LFOSC enable signal, high active R/W 1 TRNGA sample DFF output clear R/W 1 signal, low active R/W 1 TRNGB sample DFF output clear R/W 1 signal, low active R/W 1 TRNGC sample DFF output clear R/W 1 signal, low active R/W 1 TRNGC sample DFF output clear R/W 1 signal, low active R/W 1	[25]		TRNGB LFOSC enable signal, high active	R/W	1
TRNGA sample DFF output clear signal, low active TRNGB sample DFF output clear R/W 1 signal, low active TRNGC sample DFF output clear R/W 1 signal, low active R/W 1 TRNGC sample DFF output clear R/W 1 signal, low active R/W 1	[26]		TRNGC LFOSC enable signal, high active	R/W	1
signal, low active TRNGB sample DFF output clear R/W 1 signal, low active TRNGC sample DFF output clear R/W 1 signal, low active R/W 1 representations of the signal sample DFF output clear R/W 1 representations of the signal sample DFF output clear R/W 1	[27]		TRNGD LFOSC enable signal, high active	R/W	1
[30] signal, low active TRNGC sample DFF output clear R/W 1 signal, low active TRNGD sample DFF output clear R/W 1	[28]			R/W	1
signal, low active TRNGD sample DFF output clear R/W 1	[29]			R/W	1
	[30]			R/W	1
	[31]			R/W	1



3. 10. 6 SYSCTRL_HWCTRL3

地址: SYSCTRL_BASEADDR +0x24 (0xf8524)

Bit	功能	说明	R/W	复位值
[1:0]		TRNGA LFOSC frequency control	R/W	11
[1:0]		signal		
[3:2]		TRNGA LFOSC vref control signal	R/W	01
[6:4]		TRNGA LFOSC jitter control signal	R/W	11
[7]		TRNGA HFOSC enable signal, high	R/W	10
[1]		active		
[9:8]		TRNGB LFOSC frequency control	R/W	11
[3.0]		signal		
[11:10]		TRNGB LFOSC vref control signal	R/W	01
[14:12]		TRNGB LFOSC jitter control signal	R/W	11
[15]		TRNGB HFOSC enable signal, high	R/W	10
[10]		active		
[17:16]		TRNGC LFOSC frequency control	R/W	11
[11.10]		signal		
[19:18]		TRNGC LFOSC vref control signal	R/W	01
[22:20]		TRNGC LFOSC jitter control signal	R/W	11
[23]		TRNGC HFOSC enable signal, high	R/W	10
[20]		active		
[25:24]		TRNGD LFOSC frequency control	R/W	11
		signal		
[27:26]		TRNGD LFOSC vref control signal	R/W	01
[30:28]		TRNGD LFOSC jitter control signal	R/W	11
[31]		TRNGD HFOSC enable signal, high	R/W	10
[01]		active		





3. 10. 7 SYSCTRL_HCLK_CON

功能: 配置 AHB 时钟频率和特殊功能

地址: SYSCTRL BASEADDR +0x60 (0xf8560)

地址: SYSCTRL_BASEADDR +0x60 (0x18560)					
Bit	功能	说明	R/W	复位值	
[3:0]	Hclk 分	生成 AHB hclk 时的分频值。f(hclk)	R/W	2' b11	
[3.0]	频选择	= clk_osc192m/(hclk_se1+2)			
[4]	预留	未使用			
		生成 AHB hclk 时,分频值 hclk_cnt	R/W	0	
		选择。			
		0: 使用 hclk_sel			
		1: rng_0data[7:4]>hclk_sel 或			
[E]		rng_0data[7:4]大于6时,使用			
[5]		rng_0data[7:4],否则使用			
		(8+rng_0data[7:4]) hclk =			
		clk_osc192m/(hclk_cnt+2),设置为			
		偶数时,点空比为50%,否则'0'			
		比'1'多一个 clk_osc192m 周期			
	预留	0: da_ncs_clk 始终为 0	R/W	0	
[6]		1:da_ncs_clk 输出,控制频率为			
[0]		hclk/(2^clkncs_sel),高电平期间			
		输出 hclk, 低电平期间,输出 0			
		clk_ncs 时钟选择信号。控制频率为	R/W	0	
[10:8]		hclk/(2^clkncs_sel),高电平期间			
		输出 hclk, 低电平期间,输出 0			
		USB 时钟 clk_usb 选择。	R/W	0	
		0: osc192m 分频后生成的 48M 时钟,			
[11]		bt_core 外			
		1: dp11192m分频后生成的48M时钟,			
		bt_core 内			
	· `	UART 时钟 clk_uart 选择。	R/W	0	
		0: osc192m 分频后生成的 48M 时钟,			
[12]		bt_core 外			
		1: dp11192m分频后生成的48M时钟,			
		bt_core 内			
[31:13	预留				



3. 10. 8 SYSCTRL_RSA_CLK

功能:配置 RSA 时钟分频

地址: SYSCTRL_BASEADDR +0x68 (0xf8568)

Bit	功能	说明	R/W	复位值
[3:0]	Hclk 分	clk_rsa 频率为 hclk,但每 16 个	R/W	0000
	频选择	clk_rsa 中,前 n 个可以强制为 0,		
		此寄存器用于选择n值。		
		1 : 3,每16个hclk中,		
		前3个周期强制为0,即为clk_rsa		
		2, 4, 5 : 2, 每 16 个 hclk 中,		
		前2个周期强制为0,即为clk_rsa		
		3 : 1,每16个hclk中,		
		第一个强制为 0,即为 clk_rsa		
		6, 7 : 0, clk_rsa 完全等价		
		于 hclk		
		others : 7,每16个hclk中,前		
		7个周期强制为0,即为clk_rsa		
[31:4]	预留	未使用		

3. 10. 9 SYSCTRL_CLK_CLS

功能: 时钟关断寄存器

地址: SYSCTRL BASEADDR +0x6c (0xf856c)

Bit	功能	说明	R/W	复位值
[0]		reserved	R/W	0
[1]		reserved	R/W	0
[2]	SHA 模块时钟	0:打开 SHA 模块时钟	R/W	0
	使能	1: 关闭 SHA 模块时钟		
[3]	CRC 模块时钟	0:打开 CRC 模块时钟	R/W	1
	控制	1:关闭 CRC 模块时钟		
[4]	TIM模块时钟	0:打开 TIM 的模块时钟	R/W	0
	控制	1:关闭 TIM 的模块时钟		
[5]	看门狗模块	0:打开看门狗的时钟	R/W	0
	时钟控制	1: 关闭看门狗的时钟		
[6]	USB模块时钟	0:打开 USB 模块的时钟	R/W	1
	控制	1: 关闭 USB 模块的时钟		
[7]	SPI 模块时钟	0:打开 SPI 控制模块时钟	R/W	0
	控制	1:关闭 SPI 控制模块时钟		
[8]	DES 模块时钟	0:打开 DES 模块时钟	R/W	0
	控制	1:关闭 DES 模块时钟		
[9]	RSA模块时钟	0:打开 RSA 模块时钟	R/W	1
	控制	1:关闭 RSA 模块时钟		
[10]	AES 模块时钟	0:打开 AES 模块时钟	R/W	0
F 7	控制	1:关闭 AES 模块时钟		
[11]	GPIO 模块时	0:打开 GPIO 模块时钟	R/W	0
	钟控制	1:关闭 GPIO 模块时钟		
[12]	蓝牙时钟	0:打开 BT 时钟	R/W	0



		1:关闭 BT 时钟		
[13]	SM4 模块时钟	0: 打开 SM4 模块时钟	R/W	1
	控制	1: 关闭 SM4 模块时钟		
[14]	UART 模块时	0: 打开 UART 模块时钟	R/W	0
	钟控制	1: 关闭 UART 模块时钟		
[15]	cpc1k		R/W	0
[31:13	预留			
]				

注:

- 1) 一旦某个模块的时钟被设置成关闭,该模块将停止运作,该模块中的 SFR 将无法被写入。所以,某个模块在使用前必须确认其时钟已经被打开。
- 2) Bit4(PIT_cls) 仅用于控制 Timer1/Timer2/Timer3 的系统时钟; TimerX 的外部时钟 (clk_timer1_ext/clk_timer2_ext/clk_timer3_ext) 不受此开关控制, 而是分别受 Timer1 控制寄存器 Timer1Ctr1[0](Timer1_en)/ Timer2 控制寄存器 Timer2Ctr1[0](Timer2_en)/ Timer3 控制寄存器 Timer3Ctr1[0](Timer3_en)控制。
- 3) Bit9(RSA_c1s) 既用于控制 RSA 系统时钟,又用于控制 RSA 外部时钟,
- 4) 当需要打开 APB 接口类模块(如 GPIO、PIT、WDT、SPI)的时钟,打开该模块的时钟后,如果 CPU 需立刻访问该模块,需要在打开该模块的时钟的指令后加 8 个 NOP 指令,因为 PCLK 可能是 HCLK 的 8 分频,所以需要一段延迟时间来打开 PCLK, PCLK 有效后才能对模块进行访问。
- 5) 因为很多安全功能需要用到 RNG 模块的随机数,所以即使在非接下也不建议关闭 RNG 模块的时钟。

3. 10. 10 SYSCTRL RST EN

功能: 复位使能寄存器

地址: CLKEN BASEADDR +0x14 (0xf8574)

说明: 可读/可写(测试模式)/ 只读(应用模式)

Bit	功能	说明	R/W	复位值
[0]	软复位使	0:	R/W	1
	能	1:使能软件复位功能		
[1]	看门狗复	0:	R/W	0
4	位使能	1:使能看门狗复位功能		
[3:2]	预留		R/W	0
[4]	安全域电		R/W	0
	源 1.2v 输	 1: 使能安全域电源 1.2v 输出低压自		
	出低压自	检复位功能		
	检复位功	他 交 匹为能		
	能			
[5]	锂 电池			0
	3.3v 输出			
	高压自检	位功能		
	复位功能			
[6]	锂 电池		R/W	0
	3.3v 输出	1: 使能锂电池 3.3v 输出低压自检复		
	低压自检	位功能		
	复位功能			
[7]	纽扣电池	1: 使能纽扣电池 1.2v 输出低压自检		0



	1.2v 输出 低压自检	复位功能		
[8]	复位功能 使能纽扣 电池3.3v 输出复位 力能	1: 使能纽扣电池 3.3v 输出高压自检 复位功能	R/W	0
[9]	使能纽扣 电池 3. 3v 输出低压 自检复位 功能	1: 使能纽扣电池 3.3v 输出低压自检 复位功能	R/W	0
[10]	使能高温 自检复位 功能	1: 使能高温自检复位功能	R/W	0
[11]	使能低温 自检复位 功能	1: 使能低温自检复位功能	R/W	0
[31:12	保留			

- 注: 1. 由于上电复位(POR)请求是必须被处理的复位请求,一旦发生必定响应,因此不允许本寄存器来控制是否使能。
- 2. 本寄存器中定义的某个复位使能一旦被设为允许响应,那么,一旦发生该类型的复位请求,则必然使系统产生规定的复位。反之,某个复位使能一旦被设为不允许响应,那么,相应的复位请求必然不

3. 10. 11 SYSCTRL_RST_TYPE

会产生系统复位。

功能: 复位类型寄存器, 读取复位的类型;软件可读写。

地址: SYSCTRL BASEADDR +0x18(0xf8578)

说明: 若对应的复位信号触发,则硬件自动置1,清0需由软件完成。

	_			
Bit	功能	说明	R/W	复位值
[0]	软复位复	0:本次复位不是软件复位请求	R/W	1
	位状态位	1:本次复位是软件复位请求		
[1]	看门狗复	0:本次复位不是看门狗复位请求	R/W	0
	位状态位	1:本次复位是看门狗复位请求		
[3:2]		reserved	R/W	0
[4]	安全域电		R/W	0
	源 1.2v 输	1: 本次复是位安全域电源 1.2v 输出		
	出低压自	低压自检复位		
	检复位			
[5]	锂 电 池		R/W	0
	3.3v 输出	1: 本次复位锂电池 3.3v 输出高压自		
	高压自检	检复位		
	复位			



[6]	锂 电 池 3.3v 输出 低压自检 复位	1: 本次复位锂电池 3.3v 输出低压自 检复位	R/W	0
[7]	纽扣电池 1.2v 输出 低压自检 复位		R/W	0
[8]	纽扣电池 3.3v 输出 高压自检 复位	1: 本次复位纽扣电池 3.3v 输出高压 自检复位	R/W	0
[9]	纽扣电池 3.3v 输出 低压自检 复位		R/W	0
[10]	高温自检 复位	1:本次复位是高温自检复位	R/W	0
[11]	低温自检 复位	1: 本次复位是低温自检复位	R/W	0
[31:12		reserved	R	0

注: 1. 一旦发生本寄存器中定义的复位请求类型,本寄存器中相应的位将自动由硬件设置为1。

- 2. 在复位使能寄存器中被设为不允许响应的复位请求将不会被记录在本寄存器中。
- 3. 软件应该在每次系统复位后立即查询本寄存器以知晓复位是由哪种(些)请求引起的,以便做出相应处理,并适时清除本寄存器中相应的位。
- 4. 如果软件同时查询到本寄存器多位为1,说明在软件查询前确实都发生过这些复位请求。

3. 10. 12 SYSCTRL RESET

功能:对本寄存器写入 0x55 的值将产生软件复位请求,写 0xAB 触发 SCI 复位;写 0xC3 触发 7811 复位地址:SYSCTRL_BASEADDR +0x7 (0xf857c)

Bit	功能	说明	R/W	复位值
[7:0]	对本寄存	1) 本寄存器为只写寄存器。	W	0
	器写入	2) 本寄存器并非真正意义上的寄存		
	0x55 的	哭		
	值将产生	3) 对本寄存器真正有意义的操作就是		
	软件复位	对本寄存器定义的地址进行写动作,并		
	请求	且数据必须是 0x55, 0xAB, 0xC3。当硬		
		件观察到该动作时,就会产生软件复位		
		请求。其余针对本寄存器的操作将不产		
		生任何影响。		
		写入 "0x55",触发软件复位,sw_rst		
		写入 "0xAB",触发 sci 复位,rst_sci		
		写入 "0xC3", 触发 7811 复位,		
		rst_7811		



4 通用输入输出(GPIO)

4.1 GPIO 功能描述

芯片一共有 40 个 GPIO。每个 GPIO 可以复用为任意外设的输入或者输出脚。GPIO 端口的每个引脚可以配置为多种工作方式。

输入模式(浮空输入、输入上拉、输入下拉);

推挽输出

模拟输入

4.1.1 通用 I/O (GPIO)

作为输出配置时,写到输出数据寄存器上的值将输出到对于 1/0 上。输入数据寄存器显示 APB 上 捕捉 I/0 上的数据。所有 GPI0 引脚上都有一个内部上拉,可以通过上拉使能寄存器控制是否有效。

4.1.2 外部中断

通过 GPIO_INTR_EN 寄存器开启中断, GPIO_TRIG_MODE 控制中断响应的类型。

GPIO 外部中断响应类型:

高电平中断;

4.1.3 外部唤醒事件

低电平中断。

芯片所有 GPIO 管脚均支持超低功耗唤醒, GPIO 支持低电平唤醒或高电平唤醒。每个 GPIO 都有独立的 GOIO 低功耗唤醒使能位,由低功耗域下寄存器 LPM GPIO WKUP 与 LPM GPIO WKHI



4.2 GPIO 寄存器

4.2.1 配置寄存器 GPIO_CONFIG

功能: GPIO 配置寄存器 地址: GPIO_BASEADDR+0x00

说明: 第 n 个 GPIO 的配置寄存器地址为 0xf8700 +n

Bit	功能	说明	R/W	复位值
[5:0]	10	赋值与功能对应关系见下表	R, W	0
	function			
[7:6]	IO mode	00:FLOAT	R、W	0
		01:PULL UP		
		10:PULL DOWN		
		11: ANALOG		

GPIO_CONFIG 寄存器值与 IO 功能对应表

寄存器值	功能	寄存器值	功能
0	Input(float)	1	预留
2	QSPI_NCS	3	QSPI_SCK
4	QSPI_I00	5	QSPI_I01
6	QSPI_I02	7	QSPI_I03
8	UARTO_TXD	9	UARTO_RXD
10	UARTO_RTS	11	UARTO_CTS
12	UART1_TXD	13	UART1_RXD
14	UART1_RTS	15	UART1_CTS
16	PWM_OUTO	17	PWM_OUT1
18	PWM_OUT2	19	PWM_OUT3
20	PWM_OUT4	21	PWM_OUT5
22	PWM_OUT6	23	PWM_OUT7
24	SPIO_NCS	25	SPIO_SCK
26	SPIO_MOSI	27	SPIO_SDIO
28	SPIO_MISO	29	GPCFG_SPIDO_NCSIN
30	GPCFG_SPIDO_SCKIN	31	GPCFG_PWM_OUT8
32	预留	33	预留
34	预留	35	预留
36	预留	37	预留
38	预留	39	预留
40	预留	41	预留
42	预留	43	预留
44	预留	45	预留
46	预留	47	预留
48	SPI1_NCS	49	SPI1_SCK
50	SPI1_MOSI	51	SPI1_SDI0
52	SPI1_MISO	53	GPCFG_SPID1_NCSIN
54	GPCFG_SPID1_SCKIN	55	预留
58	IIC_SCL	59	IIC_SDA
60	JTAG_SW_CLOCK	61	JTAG_SW_DATA



62	GPIO_OUTPUT_LOW	63	GPIO_ OUTPUT_HIGH
64	PULL UP	128	PUUL DOWN
192	ANALOG		

4.2.2 中断模式配置寄存器 GPIO_TRIG_MODE

功能: GPIO 中断触发方式配置寄存器

地址: GPIO BASEADDR+0x36 (0xf8736-0xf873b)

	TO_BRIBLIDDR OXOO (OXIO100 OXIO100)		
Bit	说明	R/W	复位值
[47:0]	0: 高电平触发 GPIO 中断	R/W	0
	1: 低电平触发 GPIO 中断		
	说明:		
	1、bit0-47 分别控制 gpio0-47 的		
	中断使能		
	2、当一直处于高或低电平是会一		
	直触发中断(采用首次进中断后将终端		
	触发方式置反来避免一直触发,当置反		
	的后的中断触发时再把中断触发方式		
	再次置反)		

4.2.3 中断使能寄存器 GPIO_INTR_EN

功能: input 模式下读取 GPIO 状态寄存器 地址: GPIO_BASEADDR+0x30 (f8730-f8735) 说明: 每个 bit 分别控制一个 IO 的中断使能

Bit	功能	说明	R/W	复位值
[0]	GPI00 中	0:	R/W	0
	断出发模	1: 使能 GPIO 中断		
	式			
[1].	分别控制		R/W	
[46]	GPI01 至	0:		
	GPI046 中	1: 使能 GPIO 中断		
	断出发模			
	式			
[47]	GP1047 中	0:	R/W	
	断出发模	1: 使能 GPIO 中断		
	式			



5 CRC 计算单元

5.1 CRC 简介

循环冗余校验计算单元(CRC)为16位的校验,校验的结果由寄存器CRC_RESULT_REG读出;校验 的初始值配置到 CRC_RESULT_REG 中。CRC 主要用来检测或校验数据传输或者保存后可能出现的错误。 CRC 模块时钟复位时关闭,使用该模块需要先打开。

5.2 CRC 主要特性

仅支持 CRC16 校验 数据按字节输入




图 10 CRC 计算单元框图



_____ 5.3 CRC 寄存器

5. 3. 1 CRC_RESULT_REG

功能: CRC 结果寄存器

地址: (CRC_BASEADDR+0X04) 0xf8204 说明: 低十六位保存 CRC 的校验值

2074 144	20/11 M(1) (E) (1/2 E) (1/2 E)					
Bit	功能	说明	R/W	复位值		
[15:0]	CRC 校验	可写: CRC 计算初始值	R/W	0		
	值	可读: CRC 计算结果				
[31:16]		reserved		0		

5.3.2 CRC_MASK_REG

功能: CRC 掩码寄存器

地址: (CRC BASEADDR+0X08) 0xf8208

Bit	功能	说明	R/W	复位值
[15:0]	CRC 校验	安全的掩码, 对校验结果没有影响	W	0
	值			

5. 3. 3 CRC_DATAB_REG

功能: CRC 数据寄存器

地址: (CRC_BASEADDR+0X80) 0xf8280

说明: 将要校验的数据写入

Bit	功能	说明	R/W	复位值
[7:0]	写入数据	每写入一次,自运算校验值	W	0
	校验			



6 真随机数发生器 (TRNG)

6.1 TRNG 简介

RNG 随机数发生器通过控制和处理物理噪声源中产生的一连串真随机数字节,为芯片在某些应用场景中提供随机数。随机数模拟模块(RNG_SRC)为随机数数字模块(RNG_UNIT)提供1bit的随机噪声源,数字电路为模拟电路提供控制信号,并对随机噪声源进行数学后处理,产生符合要求的随机数。

6.2 TRNG 主要特性

- 支持 AMBA 2.0 AHB 总线(8位,16位,32位)以小端方式进行访问,也支持系统对本模块进行权限控制。
- 一次操作产生的随机数长度为: 128Bits。
- 支持 TOT 检验。

6.3 TRNG 功能描述




图 11 后处理流程图



说明:


模块使用方法:

- 1. 使能真随机数发生器 TRNG en1、2、3、4=1, 使其输出真随机序列。
- 2. 开启真随机数质量判断功能
- 3. 真随机数发生器输出装载 M 序列,等待 n 个系统时钟的时间,软件置 Random_data_load=1,等待硬件装载 128 位 M 序列。
 - 4. 硬件装满后检查是否为全0或全1, 若是则重新装载,

硬件装满后检查 128bit 1 的个数是否满足 46<=X<=82, 如不满足则重新装载,

硬件装满后检查相邻两比特异或为 1 的个数是否满足 46<=Y<=81, 若不满足则重新装载(软件在系统起始需要配置是否进行后两项的检测); 否则硬件拉低 Random_data_load, 结束装载。此过程中 M序列中的值系统不可读。

- 5. 关闭真随机数发生器 TRNG en1、2、3、4=0(逐个关闭)。
- 6. 使能 M 序列 PRNG_en=1, 开始线性反馈移位。
- 7. 软件等待 m 个系统时钟的时间
- 8. 软件可读取 M 序列中的随机数据。
- 9. 按照上述过程,软件先后读取两次 M 序列中的随机数,进行比较,如果相同就返回错误代码,重取随机数;如果不同,两组随机数,一个做密钥,一个做明文,进行 3DES 运算,得到的密文与密钥再次异或,结果作为最后的输出。





6.4 TRNG 寄存器

6. 4. 1 SYSCTRL_RNG_CTRL

功能: 随机数控制寄存器

地址: SYSCTRL BASEADDR +0x28 (0xf8528)

- MAL . 01	DOTTED_DI	ISEADDR TOXZO (OXTOSZO)		
Bit	功能	说明	R/W	复位值
[0]		rng_gen_en	R/W	1
[1]		rng_tot_test_en	R/W	1
[2]		rng_po_check_en	R/W	1
[3]		rng_soft_seed_on	R/W	0
[6:4]		rng_tot_ctrl	R/W	1
[8:7]		rng_src_sel	R/W	1
[9]		rg_init_tot_alarm_dis	R/W	1
[10]		rng_init_po_alarm_dis	R/W	1
[11]		rng_prng_sel	R/W	1
[15:12		rng_clk_div_num	R/W	1
[16]		rng_soft_rd_test	R/W	0
[31:17		reserved	R	0

6. 4. 1 SYSCTRL_RNG_DATAO

功能: 随机数寄存器

地址: SYSCTRL_BASEADDR +0x2c (0xf852c)

Bit	功能		说明	R/W	复位值
[31:	0	rng_Odata		R	

6. 4. 2 SYSCTRL_RNG_DATA1

功能: flash 控制寄存器

地址: SYSCTRL BASEADDR +0x30 (0xf8530)

	_			
Bit	功能	说明	R/W	复位值
[31:0		rng_ldata	R	
]				



6.4.3 SYSCTRL RNG DATA2

功能: flash 控制寄存器

地址: SYSCTRL BASEADDR +0x34 (0xf8534)

Bit	功能	说明	R/W	复位值
[31:0		rng_2data	R	
]				

6.4.4 SYSCTRL RNG DATA3

功能: flash 控制寄存器

地址: SYSCTRL BASEADDR +0x38 (0xf8538)

Ві	it	功能	说明	R/W	复位值
[3]	1:0		rng_3data	R	
-]		Ing_outva	K	

7 OTP 控制模块(OTP CTRL)

7.1 OTP 简介

芯片内置一块 8KBytes 的 0TP,可以配置成三种区域只读区域,隐藏区域(不可读写),用户可操作区域,并通过 otp 锁定寄存器锁定配置(在调试和产品阶段由 ROM 控制)。该 0TP 采用 fuse 的方式,数据只能由 0 写成 1 采用的是 oxide breakdown,确保了数据的安全性。0TP 是 1 块具有单次写操作的特殊存储器,0TP 出厂时内部数据经过初始化后 bit 位均为 "0",0TP 写操作只能将内部 bit 位由 "0"写为"1",而不能由"1"改为"0"。写 0TP 需要 VPP 供 6.5V 直流电压。

7.2 OTP 功能描述

7.2.1 OTP 只读锁定

OTP 提供区域写保护和区域写保护锁定功能。

区域写保护:

OTP 区域写保护 bit 位为"0"时,对应区域可以进行编程操作,为"1"时,对应区域只能进行读



操作。

区域写保护锁定:

OTP 区域写保护锁定 bit 位为 "0"时,对应区域写保护 bit 位可以修改,为 "1"时,对应区域写

7.2.2 OTP 编程操作保护

保护 bit 位保持已有状态不可修改。

为防止用户程序对 OTP 的误操作, OTP 在启动编程/擦除操作时, 需要进行固定的寄存器操作后, 再启动编程/擦除操作使能。

7. 3. 1 OTP_CTRL

7.3 寄存器模块

功能: OTP 控制寄存器

地址: SYSCTRL_BASEADDR +0xa (0xf850a)

Bit	功能	说明	R/W	复位值
[15:0]		otp_addr	R/W	
[25:16		otp_ctrl	R/W	
]				
[31:26	预留			
]				

7. 3. 2 OTP_STATUS

功能: OTP 状态寄存器

地址: SYSCTRL BASEADDR +0x0c (0xf850c)

Bit	功能	说明	R/W	复位值
[7:0]		otp_data	R	
[8]		otp_status	R	
[15:9]	预留		R	
[24:16		Sar adc data	R	
]				
[31:25	预留		R	
]				



8 CACHE 模块 (CACHE)

8.1 CACHE 简介

Cache 用于提升处理器从低速存储器中取指的效率,为两者的中间媒介。其原理是根据程序局 部性原则,通过小容量速度快的存储器缓存部分指令或数据,以减少处理器对慢速大容量存储器的 访问次数,从而提升处理器效率。

8.2 CACHE 特性

- 处理器通过AHB Code Bus 从Cache 中取指, Cache 访问Flash 的最大空间为 16MB;
- 内含 16KByte 高速缓存 (Cache)。
- Cache line 大小为32Bytes;

8.3 CACHE 功能描述

● 包含1-Way 牺牲缓存;

CPU 通过 CodeBus 从 Cache 中取指,Cache 通过 AHB Master 从 Flash Controller 中读取数据。 Cache 访问 Flash 的最大空间为 2MB。

主缓冲区大小为4098x32bit, TAG_RAM大小为64x8x32bit 为主缓存单元对应的CodeBus 的地址标签,用于识别主缓存的命中或缺失。

Cache 工作流程为 Code Bus 发起读操作,根据 CodeBus 地址 Index 段选中的某一组,然后将该组所有路的 TAG 与 Code Bus 的 TAG 段进行匹配,确定 Cache 命中或缺失; 当命中某路,用地址 Offset 段选通数据中的某个 32-bit 数据输出; 如果均未命中则挂起总线,通过 AHB 进行 Flash 数据读操作。



9 传感器单元 (SENSOR)

9.1 SENSOR 简介

BPK、RTC、SENSOR 都处于 VBAT 电池电源域。电池和主电源同时存在的情况下,由主电源和电池 电源同时给安全区供电,此时两个电源中电压偏高的电源提供较大的电流。

9.2 SENSOR 特性

可配外部动态/静态 TAMPER

最多 8 路外部静态 TAMPER

高、低温检测

高、低压检测

Active shielding

探测到攻击后产生中断/复位选择

动态 Tamper/active shielding 翻转频率设定

9.3 外部静态/动态功能说明

外部传感器可配成静态或动态模式,静态传感器的"攻击电平"固定,外部传感器检测到攻击电平 后擦除 BPK 中的数据;

"静态传感器"指正常情况下,传感器的输入端口为固定的 0, 当该电平翻转后,则传感器认 为发生攻击。

静态配置时,各端口均为输入,外部传感器对端口的高低电平进行检测。当检测到"攻击电平" 时,激活"BPK 擦除操作"。**静态使用时是成对打开的,只使用一个静态,另一个脚需要接地,**各端口对应传感器如下表。

表 11-1 静态传感器端口表

传感器名 端口(方向均为输入)



ext_s0(高电平产生攻击)
ext_s1(高电平产生攻击)
ext_s2(高电平产生攻击)
ext_s3(高电平产生攻击)
ext_s4(高电平产生攻击)
ext_s5(高电平产生攻击)
ext_s6(高电平产生攻击)
ext_s7(高电平产生攻击)

"动态传感器"指传感器的输出输入端口组成回环,输出端口发送随机数,输入端口接收,如果 发送和接收数据不相同,则认为发生攻击。

"动态传感器"相邻两端口组成为动态传感器的输出/输入端口,各端口对应传感器如表"动态传感器端口"所示。

表 11-2 动态传感器端口表

传感器名	输出	输入
动态传感器0	ext_s0	ext_s1
动态传感器1	ext_s2	ext_s3
动态传感器2	ext_s4	ext_s5
动态传感器3	ext_s6	ext_s7

9.3.1 SECURE_CTRL

功能: sensor 检测使能。

地址: SECURE BASEADDR +0x00 (0xf8540)

	UKE_BASEADDK +UXUU (UXI85			
Bit	功能	说明	R/W	复位值
[0]	安全域电源 1. 2v 输出低 压 自 检 ad_vddsec_uv/uvb	0: 1:使能	R/W	0
[1]	锂电池 3. 3v 输出高压自 检, ad_vsec_ov/ovb	0: 1:使能	R/W	0
[2]	锂电池 3.3v 输出低压自 检,ad_vsec_uv/uvb	0: 1:使能	R/W	0
[3]	纽扣电池 1.2v 输出低压 自 检 , ad_dvddlpm_uvh/uvhb	0 : 1:使能	R/W	0
[4]	纽扣电池 3. 3v 输出高压 自检, ad_vbat_ovh/ovhb	0: 1:使能	R/W	0
[5]	纽扣电池 3.3v 输出低压 自检, ad_vbat_uvh/uvhb	0: 1:使能	R/W	0
[6]	高温自检, ad_ts_oth/othb	0: 1:使能	R/W	0
[7]	低 温 自 检 , ad_ts_uth/uthb	0: 1:使能	R/W	0
[11:8]	sensor 检测警报持续时间门限,大于此门限发出警报,否则不报警。时间门限值:	0: 1:使能	R/W	0



	(2^sensor_delay)*hclk		
[31:12]	预留	R/W	0

9. 3. 2 SECURE_STATUS

功能:安全警报

地址: SECURE_BASEADDR +0x04 (0xf8544)

Bit	功能	说明	R/W	复位值
[0]		1: [8:1]任一为 1;	R	0
[1]	安全域电源 1. 2v 输出低 压自检警报	1: 对应检测项报警。	R	0
[2]	锂电池 3. 3v 输出高压自 检警报	1: 锂电池 3.3v 输出高压自检警报	R	0
[3]	锂电池 3.3v 输出低压自 检警报	1: 锂电池 3.3v 输出低压自检警报	R	0
[4]	纽扣电池 1.2v 输出低压 自检警报	1: 纽扣电池 1.2v 输出低压自检警报	R	0
[5]	纽扣电池 3.3v 输出高压 自检警报	1: 纽扣电池 3.3v 输出高压自检警报	R	0
[6]	纽扣电池 3.3v 输出低压 自检警报	1: 纽扣电池 3.3v 输出低压自检警报	R	0
[7]	高温自检警报	1: 高温自检警报	R	0
[8]	低温自检警报		R	0
[9]	安全域电源 1. 2v 输出低 压自检电路结果输出	1: 安全域电源 1. 2v 输出低压自检电路 结果输出	R	0
[10]	安全域电源 1. 2v 输出低 压自检电路结果输出	1: 安全域电源 1. 2v 输出低压自检电路 结果输出	R	0
[11]	锂电池 3.3v 输出高压自 检电路结果输出	锂电池 3.3v 输出高压自检电路结果输出	R	0
[12]	锂电池 3.3v 输出高压自 检电路结果输出	锂电池 3.3v 输出高压自检电路结果输出	R	0
[13]	锂电池 3.3v 输出低压自 检电路结果输出	锂电池 3.3v 输出低压自检电路结果输出	R	0
[14]	锂电池 3.3v 输出低压自 检电路结果输出	锂电池 3.3v 输出低压自检电路结果输出	R	0
[15]	纽扣电池 1.2v 输出低压 自检电路结果输出	纽扣电池 1.2v 输出低压自检电路结果 输出	R	0
[16]	纽扣电池 1.2v 输出低压 自检电路结果输出	纽扣电池 1.2v 输出低压自检电路结果 输出	R	0
[17]	纽扣电池 3.3v 输出高压 自检电路结果输出	纽扣电池 3.3v 输出高压自检电路结果 输出	R	0
[18]	纽扣电池 3.3v 输出高压 自检电路结果输出	纽扣电池 3.3v 输出高压自检电路结果 输出	R	0
[19]	纽扣电池 3.3v 输出低压 自检电路结果输出	纽扣电池 3.3v 输出低压自检电路结果 输出	R	0
[20]	纽扣电池 3.3v 输出低压 自检电路结果输出	纽扣电池 3.3v 输出低压自检电路结果 输出	R	0
[21]	高温自检电路结果输出	高温自检电路结果输出	R	0
[22]	高温自检电路结果输出	高温自检电路结果输出	R	0
[23]	低温自检电路结果输出	低温自检电路结果输出	R	0



[24]	低温自检电路结果输出	低温自检电路结果输出	R	0
[31:25]		reserved	R	0

9. 3. 3 LPM_CTRL

功能: 安全电压 地址: 0xf8400

说明: LPM 域下的寄存器,

Bit 功能 说明 R/W [0] da ldo sec en Security core LDO enable. 0: off; 1: on R/W	复位值
[0] de 1de sec en Security core IDO enable 0: off: 1: or P/W	
Log da_ruo_sec_en security core Loo enable. 0. or , 1. or N/ w	0
[1] da_ldo_osc192m_ Security RC oscillator LDO enable. 0: R/W	0
en off; 1: on	
[2] da osc192m en Security RC oscillator enable. 0: off; R/W	0
1: on	
da osc192m rstn Security RC oscillator reset. 0:	0
reset; 1: normal operation	
[4] da dvddlpm vdt 1: 模拟自检使能,实际使能还受 da dvddlpm vdt	0
sensor_dur 控制。纽扣电池 1. 2v 低压位	
[5] 1: 模拟自检使能,实际使能还受	0
da_vbat_vdt_en sensor_dur 控制。纽扣电池 3.3v 高压和	
低压检测电路	
[6] 1: 模拟自检使能,实际使能还受	0
da_ts_en sensor_dur 控制。高温检测和低温检测电	
路	
[7] da_hvldo_doze_e HVLDO doze enable. 0: 700nA: 1: 100nA	0
n iivebo doze enabre. o. roona. 1. roona	
[16:8] rg_osc192m_vc rc clock 192m 频率调整	0
[17] da_ts_test_en 1: 测试用寄存器,强制模拟自检输出警报	0
[19:18 osc lpm ib ctrl	0
]	
[23:20 rg_ldo_sec_vtri LDO SEC 输出电压调整	0
J M	
[26:24 rg_ts_otc<2:0> 高温触发温度配置项	0
J	
[27] da_vbat_vdt_tes 1: 测试用寄存器,强制模拟自检输出警报	0
t_en	
[30:28 rg ts utc<2:0> 低温触发温度配置项	0
[31] da_dvddlpm_vdt_ 1: 测试用寄存器,强制模拟自检输出警报	0
test_en test_en test_en	



9.3.4 LPM_SENSOR

功能: 总线加密控制 地址: 0xf8404

说明:

况明: Bit	功能	说明	R/W	复位值
[0]		传感器检测使能。	R/W	0
[0]		[0]: 纽扣电池 1.2v 输出低压自检		
[1]		[1]: 纽扣电池 3.3v 输出高压自检	R/W	0
[2]		[2]: 纽扣电池 3.3v 输出低压自检	R/W	0
[3]		[3]: 高温自检		0
[4]		[4]: 低温自检		0
[6:5]		警报持续时间门限,大于门限的信号,将触发 KEY 擦除操作。用于滤除毛刺,防止虚警。00: 1*(1/32k)=31.25us 01: 8*(1/32k)=250us 10: 32*(1/32k)=1ms 11: 128*(1/32k)=4ms,模拟和软件确认?现在是传感器打开就检测!!!同1同0未检测		0
[7]		锁定寄存器,配置为1后,无法写回0。 0:寄存器 shield_ctrl/lock_reg/sensor_delay/se nsor_en/sensor_dur/enable_krstn可正 常配置 1:寄存器 shield_ctrl/lock_reg/sensor_delay/se nsor_en/sensor_dur/enable_krstn无法 再配置		0
[8]		enable sdio0/1		0
[9]	1	enable sdio2/3		0
[10]		enable sdio4/5		0
[11]		enable sdio6/7		0
[12]		1: sdio0/1 动态模式		0
[13]		1: sdio2/3 动态模式		0
[14]		1: sdio4/5 动态模式		0
[15]		1: sdio6/7 动态模式		0
[23:16]		pullup sdio0-7		0
[25:24		interval,硬件自动检测周期 0:=sec_inte		0
[26]		lock interval reg		0
[27]		shielding alarm en, tamper 自动检测使 能。SDIO功能使能。		0
[29:28		pu_delay,控制每个 interval 期间,SDIO		0



	拉高时间。0: always on; 1: 2ms; 2: 8ms;	
	3: 16ms。	
[21.20	alarm_delay,警报持续时间门限。0:	0
[31:30	31.25us(不推荐使用);1:1ms;2:4ms;	
	3: 8ms。	

9.3.5 LPM_WKUP_TIMER

地址: 0xf8408

Bit	功能	说明	R/W	复位值
[0]		传感器检测使能。	R/W	0
[0]		[0]: 纽扣电池 1.2v 输出低压自检		/ /
[1]		[1]: 纽扣电池 3.3v 输出高压自检	R/W	0
[2]		[2]: 纽扣电池 3.3v 输出低压自检	R/W	0
[3]		[3]: 高温自检		0
[4]		[4]: 低温自检		0
		警报持续时间门限,大于门限的信号,将		0
		触发 KEY 擦除操作。用于滤除毛刺,防止		
		虚警。		
		00: 1*(1/32k)=31.25us		
[6:5]		01: 8*(1/32k)=250us		
		10: 32*(1/32k)=1ms		
		11: 128*(1/32k)=4ms,模拟和软件确认?		
		现在是传感器打开就检测!!!同1同0		
		未检测		
		锁定寄存器,配置为1后,无法写回0。		0
		0: 寄存器		
		shield_ctrl/lock_reg/sensor_delay/se		
		nsor_en/sensor_dur/enable_krstn可正		
[7]		常配置		
		1: 寄存器		
		shield_ctrl/lock_reg/sensor_delay/se		
		nsor_en/sensor_dur/enable_krstn 无法		
		再配置		
[8]	· ·	enable sdio0/1		0
[9]		enable sdio2/3		0
[10]		enable sdio4/5		0
[11]		enable sdio6/7		0
[12]		1: sdio0/1 动态模式		0
[13]		1: sdio2/3 动态模式		0
[14]		1: sdio4/5 动态模式		0
[15]		1: sdio6/7 动态模式		0
[23:16		pullup sdio0-7		0
]				
[25:24		interval,硬件自动检测周期		0
]		0:=sec_inte		
[26]		lock interval reg		0
[27]		shielding alarm en, tamper 自动检测使		0
[4]		能。SDIO 功能使能。		



[29:28	pu_delay,控制每个 interval 期间, SDIO 拉高时间。0: always on; 1: 2ms; 2: 8ms; 3: 16ms。软件确认?	0
[31:30	alarm_delay,警报持续时间门限。0: 31.25us; 1: 1ms; 2: 4ms; 3: 8ms。软件 确认?	0

9.3.6 LPM_GPIO_WKUP

功能: GPIO 高电平唤醒功能使能

地址: 0xf8410

说明: 设置 GPI00 到 GPI031 的唤醒使能功能。

Bit	功能	说明	R/W	复位值
[0]		1: 使能 gpio0 唤醒功能	R/W	0
[1]		1: 使能 gpio1 唤醒功能	R/W	0
[2]		1: 使能 gpio2 唤醒功能	R/W	0
[3]		1: 使能 gpio3 唤醒功能		0
[4]		1: 使能 gpio4 唤醒功能		0
[5]		1: 使能 gpio5 唤醒功能		0
[6]		1: 使能 gpio6 唤醒功能		0
[7]		1: 使能 gpio7 唤醒功能		0
				0
				0
[30]		1: 使能 gpio30 唤醒功能		0
[31]		1: 使能 gpio31 唤醒功能		0

9.3.7 LPM_GPIO_WKHI

功能: GPIO 高电平唤醒功能使能说明:

地址: 0xf8414

说明: 设置 GPI032 到 GPI047 的唤醒使能功能。

Bit	功能	说明	R/W	复位值
[0]		1: 使能 gpio32 唤醒功能	R/W	0
[1]		1: 使能 gpio33 唤醒功能	R/W	0
[2]		1: 使能 gpio34 唤醒功能	R/W	0
[3]		1: 使能 gpio35 唤醒功能	R/W	0
[4]		1: 使能 gpio36 唤醒功能	R/W	0
[5]		1: 使能 gpio37 唤醒功能	R/W	0
[6]		1: 使能 gpio38 唤醒功能	R/W	0
[7]		1: 使能 gpio39 唤醒功能	R/W	0
[8]		1: 使能 gpio40 唤醒功能	R/W	0
[9]		1: 使能 gpio41 唤醒功能	R/W	0
[10]		1: 使能 gpio42 唤醒功能	R/W	0
[11]		1: 使能 gpio43 唤醒功能	R/W	0

[12]	1: 使能 gpio44 唤醒功能	R/W	0
[13]	1: 使能 gpio45 唤醒功能	R/W	0
[14]	1: 使能 gpio46 唤醒功能	R/W	0
[15]	1: 使能 gpio47 唤醒功能	R/W	0
[16]			
[17]	0: 禁止rtc timeout,清除rtc_intr中断 标志 1: rtc timeout唤醒使能,rtc timeout中 断使能	R/W	
[18]			
[19]			
[20]	0: key 软件可写,硬件警报不自动擦除 key 1: key 软件禁止写入,硬件警报自动擦除 key	R/W	
[21:22]	Sensor 检测时间长度 00: always on 01: 2ms 10: 8ms 11: 16ms	R/W	

9. 3. 8 LPM_SLEEP

功能: 总线加密控制 地址: 0xf8420

Bit	功能	说明	R/W	复位值
[7: 0]		写入"0x5A"后, LPM 进入 "SLEEPING" 状态。	R/W	0
[31: 8]	预留		R/W	0

9.3.9 LPM_CLR_INTR

功能:总线加密控制。

地址: 0xf8424

Bit	А	功能	说明	R/W	复位值
			写入"Ox6C",清除 lpm_intr。清除 lpm_intr	R/W	0
[7:0]			中断之前,应先清除 lpm_intr 的下级中断,		
[1.0]			包括 rtc_intr, sensor_alert,		
			shield_alarm,否则会继续进入中断		
[31:8]			reserved		



10 看门狗 (WDT)

10.1 看门狗外设时钟

看门狗外设时钟由 HCLK 提供,即看门狗外设时钟频率等于 HLCK 时钟频率。

10.2 计数器 (Counter)

看门狗计数器 (DWT_CCVR: Watchdog Timer Current Counter Value Register) 为递减计数器,即计数器值由预设值递减直至数值为 0。当计数器计数到 0 时,看门狗根据设定模式产生系统复位或中断。

10.3 计数器预设值

看门狗计数器预设值在 $WD_CONFIG[4:0]$ 中设置,此 5 个 bit 的值作为 2 的幂计算后为 WDT 初始计数值 (初始计数值=2 $WD_CONFIG[4:0]$)。对 WD_KICK 寄存器写 0x5937 将对 DWT_CCVR 寄存器的置重置为此预设值,完成"喂狗"操作。

10.4 启用看门狗

看门狗开启由看门狗控制寄存器 WDT_CONFIG 控制, 当 WDT_CONFIG [6] = 1 时看门狗开启。看门狗使能开启后将无法关闭,可通过复位看门狗模块来关闭看门狗。

10.5 系统复位中断

看门狗包含2种模式:

WDT CONFIG[5] = 0: 系统复位模式

WDT_ CONFIG [5] = 1: 中断模式

看门狗计数器计数到 0 后,系统立即产生复位。 中断模式:

在看门狗计数器第 1 次计数到 0 时,会产生看门狗中断(中断源为不可屏蔽中断 NMI),并 重置看门狗计数器到预设值,但不会产生系统复位。此后看门狗计数器会进入下 1 轮递减计数,用户必须



在此次计数过程中进行喂狗或清中断处理操作,否则在此次计数至0后,系统发生复位。

运行在中断模式中的看门狗,除了使用普通喂狗方式(重置看门狗计数器)外,还可以通过清除看门狗中断标记完成喂狗。

看门狗中断可以通过以下两种方式清除:

- 1、重置看门狗计数器(喂狗) 对 WDT_CONFIG 寄存器写 0x5937 后,硬件自动完成"喂狗"操作。
 - 2、读看门狗中断清除寄存器(WDT_CLEAR) WDT_CLEAR[0] 寄存器进行读操作清除看门狗中

10.6 寄存器

10.6.1 看门狗控制寄存器 WDT_CONFIG

断标。

功能: 控制寄存器

地址: WDT BASEADDR+0x00 (0xf0000)

MENT: "DI_DRODRIDDR ONGO (ONIGOOO)						
Bit	功能	说明	R/W	复位值		
[4:0]	WDT_load	此 5 个 bit 的值作为 2 的幂计算后为	R/W	0		
		WDT 初始计数值				
[5]	WDT 响应	0:计数值溢出后直接产生复位	R/W	0		
	方式	1:计数值溢出后先产生中断,如果没				
		喂狗则再产生复位				
[6]	WDT_EN	WDT 使能寄存器,这一位用于打开或	R/W	0		
		关闭 WDT 功能, 当关闭 WDT 功能,看				
		门狗计数器停止计数,这样将不会产				
		生中断或复位。一旦打开 WDT 功能,				
		只能由系统复位关闭				
		0:WDT 功能关闭.				
		1: WDT 功能打开.				
[31:5]	预留 🥒			0		

注: BIT[6] (WDT_EN) 只能写 1, 不能写 0; 也即 WDT 功能一旦开启后, 只能通过系统复位才能关闭, 该寄存器位才能清掉.

10.6.2 看门狗中断状态寄存器 WDT_ STATUS

功能: 看门狗中断状态寄存器

地址: WDT BASEADDR+0x04 (0xf0004)

Bit	功能	说明	R/W	复位值
[0]	WDT 中断		R	0
	状态	0 : 没有发生 WDT 中断		
[31:1]	预留			0



10.6.3 WDT_ KICK

功能: 喂狗寄存器

地址: WDT BASEADDR+0x08 (0xf0008)

Bit	功能	说明	R/W	复位值
[0]	当作为读寄	[0]:无	R	0
	存器的时	[1]:看门狗中断产生		
	候: 看门狗			
	的中断状态			
	标志			
[31:1]	预留		R	0
[31:0]	喂狗寄存器	此寄存器为喂狗寄存器,只能写固定	W	0
	WDT_KICK	值 0x5937 实现喂狗		

10.6.4 看门狗中断清除寄存器 WDT_ CLEAR

功能:清除WDT 中断

地址: WDT_BASEADDR+0x0c (0xf000c)

Bit	功能	说明	R/W	复位值
[0]	清除 WDT	向这个寄存器中写 1 清除 WDT 中断	W	0
	中断			
[31:1]	预留			0

11 定时器(TIMER) 定时器简介

1 个Timer 单元,包含9个独立定时器(TimerO,Timer1,Timer2,Timer3,Timer4,

Timer5, Timer6, Timer7, Timer8)

9个定时器中断源独立,每个定时器单独占1个中断源

定时器采用向下计数方式

每个单元定时器都支持PWM 模式

使用HCLK 时钟频率作为定时器计时钟源



11.1 定时器外设时钟

定时器外设时钟由 HCLK 提供,即定时器时钟频率等于 HCLK 外设时钟频率

11.2 通用定时器

11.2.1 通用定时器计数值

当定时器使能后计数值 TIM CNT 寄存器载入。

11.2.2 中断处理

11.3 PWM 模式

在TIMER模式下默认开启中断使能。

Timer 单元的 9 个独立定时器均可编程产生 PWM 信号。 当用户设定 PWM_CTRL 中对应比特为"1后,定时器进入 PWM 工作模式。此时 PWM 由 TIM_PCNT 和 TIM_NCNT 寄存器分别控制高电平及低电平

11.4 寄存器描述

11.4.1 TIM PCNT

周期翻转输出。

功能:在 PWM 模式下配置 PWM 高电平持续时间,在定时器模式下作为重复计数的重载值

地址: 0xf0c00

说明: 1、PCNT 寄存器位宽为 4byte (32bit)

- 2、第 n 通道的 PCNT 寄存器地址为 0xf0c00+n*8 (通道编号从 0 开始)
- 3、定时器模式下此寄存器的值将作为重复计数的重载值

寄存器	地址
TIMO_PCNT	0xf0c00
TIMO_NCNT	0xf0c04
TIM 1_PCNT	0xf0c08
TIM 1_NCNT	0xf0c0c



TIM 2_PCNT	0xf0c10
TIM 2_NCNT	0xf0c14
TIM 3_PCNT	0xf0c18
TIM 3_NCNT	0xf0c1c
TIM 4_PCNT	0xf0c20
TIM 4_NCNT	0xf0c24
TIM 5_PCNT	0xf0c28
TIM 5_NCNT	0xf0c2c
TIM 6_PCNT	0xf0c30
TIM 6_NCNT	0xf0c34
TIM 7_PCNT	0xf0c38
TIM 7_NCNT	0xf0c3c
TIM 8_PCNT	0xf0c40
TIM 8_NCNT	0xf0c44

Bit	功能	说明	R/W	复位值
[31:0]	配置 PWM	如果 TIM_CTRL 模式设为位为 0 (PWM	R、W	0
	高电平持	模式),该寄存器功能为配置 PWM 高电		
	续时间	平持续时间,与 NCNT 一起决定占空比。		
		如果 PWM_CTRL 模式设为位为 1 (定时		
		模式),作为重复技术重载值寄存器。		

11.4.2 TIM_NCNT

功能:配置 PWM 低电平持续时间

地址: 0xf0c48

说明: 1、NCNT 寄存器位宽为 4byte (32bit)

2、第 n 通道的 NCNT 寄存器地址为 0xf0c48+n*8 (通道编号从 0 开始),各通道地址见 PWM_PCNT

Bit	功能	说明	R/W	复位值
[31:0]	配置 PWM 低电平持 续时间	1.7	R. W	0

11.4.3 TIM_CTRL

注:详细使用见 PWM_CNT 注释

功能: PWM 控制寄存器

地址: 0xf0c30

说明:从第0位开始,每四个Bit控制一个定时器(TIMO到TIM7)。

0-3bit: TIMO 4-7bit: TIM1 8-11bit: TIM2 12-15bit: TIM3 16-19bit: TIM4 20-23bit: TIM 5 24-27bit: TIM6



28-31bit: TIM7

TIM CTRL 的 0-3bit 含义如下,从第 4bit 开始每 4bit 功能与 0-3bit 对应相同,分别控制对应的 TIM

	1			
Bit	功能	说明	R/W	复位值
[0]	模块使能	0:关闭模块	R, W	0
		1:使能模块		
		注: 先配置好其他 bit 再使能模块		
[1]	初始电平	0:初始为低电平	R, W	0
		1:初始为高电平		
[2]	定时器模	0:PWM 模式	R, W	0
	式	1:TIMER 模式		
[3]	自动重载	0:. 关闭自动重载	R、W	0
		1: . 开启自动重载		
		只有在 TIMER 模式才有意义, TIMER 模		
		式下此bit为1则在计数到0时自动从		
		PCNT 寄存器重载计数值		
[31:4]		每四个 bit 控制一个定时器		

11.4.4 TIM_CTRL1

功能: PWM 控制寄存器

地址: 0xf0c4c

说明: TIM8 配置寄存器

<u> </u>	I I I MO HLE	T 61 .11 .Ht		
Bit	功能	说明	R/W	复位值
[0]	模块使能	0: 关闭模块	R, W	0
		1:使能模块		
		注: 先配置好其他 bit 再使能模块		
[1]	初始电平	0:初始为低电平	R、W	0
		1:初始为高电平		
[2]	定时器模	0:PWM 模式	R、W	0
	式	1:TIMER 模式		
[3]	自动重载	0:. 关闭自动重载	R、W	0
		1: . 开启自动重载		
		只有在 TIMER 模式才有意义, TIMER 模		
		式下此bit为1则在计数到0时自动从		
		PCNT 寄存器重载计数值		

11.4.5 TIM_CNT

功能: PWM 模式下配置 PWM 周期; 定时模式当前计数器值

地址: PWM BASEADDR+0x50 (0xf0c34)

说明: 1、CNT 寄存器位宽为 4byte (32bit)

2、第 n 通道的 CNT 寄存器地址为 0xf0c50+n*4 (通道编号从 0 开始)

寄存器	地址
TIMO_CNT	0xf0c50
TIM1_CNT	0xf0c54
TIM2_CNT	0xf0c58
TIM3 CNT	0xf0c5c



TIM4_CNT	0xf0c60
TIM5_CNT	0xf0c64
TIM6_CNT	0xf0c68
TIM7_CNT	0xf0c6c
TIM8_CNT	0xf0c70

Bit	功能	说明	R/W	复位值
[31:0]	PWM 模式	PWM 模式: PCNT、NCNT 与 CNT 需满足	R	0
	下 配 置	CNT=PCNT+NCNT;		
	PWM 周期;	定时器模式:保存当前计数器的值		
	定时模式			
	当前计数			
	器值			

注: 周期 T= (52+PWM PCNT*28+ PWM NCNT*28) ns

12 实时时钟(RTC)

12.1 RTC 简介

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器。RTC 模块和 RTC 相关

12.2 RTC 特性

配 置寄存器都处于电池电源域,即主电源掉电对 RTC 没有任何影响,RTC 依旧保持正常计数。

以秒作为计时单位(通过配置产生秒中断);

非独立中断源, SEC 部分为同一中断源;

12.3 RTC 寄存器

RTC 的所有寄存器器属于 LPM 模块寄存器, 不能将值直接读出, 读出后保存在 SYSCTRL LPM RDATA (addr: (0xf7040[31:0])中。

读 XREG 寄存器步骤: 1. 先读寄存器: int temp = XREG;

2. 再读实际的值: int reg_value = SYSCTRL_LPM_RDATA;



12.3.1 RTC 使能

RTC 使能位包含在寄存器 LPM_GPIO_WKHI 中

功能: 开启 RTC 地址: 0xf8414

Bit	功能	说明	R/W	复位值
[16:0]		在 LPM 部分用到此功能,	R/W	0
[17]	使能 RTC	1: 使能 RTC (RTC 使能之后默认开	R/W	0
		启),中断源属于 SEC 部分。		
[31:18		在 LPM 部分用到此功能,	R/W	0
]				

12.3.2 RTC 当前计数值寄存器

LPM_RTC_CNT

功能:设置 地址: 0xf747c

Bit	功能	说明	R/W	复位值
[31:0]	读写计数	设置计数器的初始计数值,读取当前	R, W	0
	值	的计数值。		

12.3.3 RTC 闹钟设置寄存器

LPM_WKUP_TIMER

功能:超时的计数值,当写入的值等于 计数值(LPM_RTC_CNT)时触发中断。

地址: f8408

Bit	功能	说明	R/W	复位值
[31:0]	设置计数 中断值	当设置的值等于RTC寄存器的寄存器的时候产生中断。	R, W	0



12.3.4 RTC 中断状态寄存器

LPM STATUS

功能:读取 RTC 的中断状态。

地址:0xf8478

Bit	功能	说明	R/W	复位值
[30: 0]	保留在其	具体的功能请参照 LPM 部分。	R	0
	他功能			
[31]	RTC 中断	0:未产生中断	R	0
	产生标志	1:产生 RTC 的中断		

13 DMA 控制器 (DMAC)

13.1 DMA 简介

直接存储器存取 (DMA) 用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。无须 CPU 干预,数据可以通过 DMA 快速地移动,这就节省了 CPU 的资源来做其他操作。

注意:用户不可将敏感数据,通过DMA的方式发送到芯片外部,在进行密钥运算或敏感操作

13.2DMA 主要特性

时应关闭 DMA 防止误操作将敏感信息发送到芯片外部。

支持内存到内存、内存到外设、外设到内存之间的传输。

13.3 DMA 的使用

DMA 模块设立了六个独立的通道,以下为1到6通道:

DMACH SPIDO

DMACH_SPID1

DMACH_UARTO

DMACH_UART1

DMACH_IICD

DMACH MEMCP



SPI、UART、IIC 这几个外设的任一数据收发场景都需要使用到 DMA 模块。


DMA 的使用:

- 1. 使用 DMA_SRC_ADDR 寄存器设置发送数据内存的起始地址。
- 2. 使用 DMA_DEST_ADDR 寄存器设置接收数据的起始地址。
- 3. 使用 DMA_LEN 寄存器设置接收和发送能存的大小。
- 4. 使用 DMA_CONFIG 开启 DMA 使能。

完成以上步骤后,数据开始发送。DMA的状态寄存器将保存DMA的状态寄存器:DMA STATUS bit0 等于1

13.4 DMA 的中断

时表示 DMA 处于空闲状态,表示数据发送完成。



13.5.1 通道 x 源地址寄存器 DMA_SRC_ADDR

从内存到内存的通道 DMACH_MEMCP 中断类型:数据 copy 完成进入中断。

功能: DMA 源地址的指针 地址: 0xf8800 + N*0x100 说明: N 为 DMA 通道序号;

Bit	功能	说明	R/W	复位值
		送数据时,要发送的数据的 写入该寄存器。	R/W	0

13.5.2 通道 x 目的地址寄存器 DMA_DEST_ADDR

地址: 0xf8804 + N*0x100 说明: N 为 DMA 通道序号:

Bit	功能	说明	R/W	复位值
[31:0]		在 DMA 接收数据时,将保存数据的起始地址写入该寄存器	R/W	



13.5.3 DMA 长度陪住寄存器 DMA_LEN

功能:设置 DMA 的长度 (byte)

地址: 0xf8808 + N*0x100

说明: N为DMA通道序号;

Bit	功能	说明	R/W	复位值
[15:0]	发送数据 长度	DMA 发送数据时,目标地址数据的 长度	R/W	

13.5.4 DMA 控制寄存器 DMA_CONFIG

[31:16	接收数据	DMA 接收数据时,源地址数据的长		
7	长度	度		

功能:配置某外设的DMA通道

地址: 0xf880c + N*0x100 说明: N 为 DMA 通道序号;

Bit	功能	说明	R/W	复位值
[0]	UART RX	1: 开启 UART DMA 回环接收数据	R/W	0
	DMA 回环			
[1]	DMA 中断	1:开启 DMA 中断		0
[30]	清除 DMA	1: 清楚 DMA 中断	R/W	0
	中断			
[31]	DMA start	1: 开启 DMA		0

13.5.5 DMA 状态寄存器 DMA_STATUS

功能: DMA 状态寄存器

地址: 0xf8810 + N*0x100

说明: N为DMA通道序号;

Bit	功能	说明	R/W	复位值
[0]	DMA 中有	[O]DMA 有数据	R/W	0
	无数据	[1]DMA 空闲		
[31:1]	预留		R/W	0



13. 5. 6 DMA_RPTR

功能: DMA 读指针

地址: 0xf8814 + N*0x100

说明: N为DMA通道序号;

Bit	功能	说明	R/W	复位值
[31:0]	预留	存放 DMAx 发送 BUF 读指针	R/W	0

13. 5. 7 DMA_WPTR

功能: DMA 读指针

地址: 0xf8818 + N*0x100 说明: N 为 DMA 通道序号:

Bit	功能	说明	R/W	复位值
[31:0]	预留	存放 DMAx 接收 BUF 写指针	R/W	0

14 UART

14.1 UART 简介

通用异步收发器(UART)提供了一种灵活的方法与使用工业标准 NRZ 异步串行数据格式的部设

14.2 UART 外设时钟

备之间进行全双工数据交换。UART 利用波特率发生器提供宽范围的波特率选择。

14.3 中断

UART 外设时钟由内部的 RC 分频为固定 48M, 不会根据系统时钟的变化而改变, 时钟默认开启。用户可以通过 UART_CTRL 配置中断类型。



UART 外设可产生的中断类型如下:

发送数据完成中断;

接收数据有效中断;

接收数据超时中断;

接收数据中断模式下,触发中断数据的个数是可以通过 UART_CTRL 寄存器配置的。

14.4 DMA 支持

UART 外设使用 DMA 功能可以有的效减少系统中断,提高数据传输效率。每个 UART 外设可以 使

14.5 UART 控制寄存器 UART_CTRL

用2个DMA通道,分别用来接收和发送数据。

功能: UARTO 与 UART1 配置寄存器 UARTO_CTRL UART1_CTRL

地址: UARTO_CTRL: Oxf8b1c UART1_CTRL: Oxf8c1c

Bit	功能	说明	R/W	复位值
[0]	使能 rx	0: 失能 Rx	R/W	0
		1: 使能 Rx		
		(初始化寄存器时先失能再使能)		
[1]	设置奇偶	0: Parity_Even	R/W	0
	校验	1: Parity_Odd		
[2]	设置字长	0: 8 bits 字长	R/W	0
		1: 9 bits 字长		
[3]	设置停止	0: 一个停止位	R/W	0
	位停止位	1:两个停止位		
[4]	设置流控	0: 无流控	R/W	0
		1: 使能流控		
[5]	Scard	0: 关闭智能卡模式	R/W	0
		1: 开启智能卡模式		
[6]	设置字长	0: 8 bits 字长	R/W	0
		1: 9 bits 字长		
[7]	设置重置	0: 使用自动波特率	R/W	0
	波特率标	1: 重置波特率		
	志			
[15:8]	配置rx中	配置 RX 触发中断数据长度(0 为	R/W	0
	断触发数	不触发)		
	据个数			
[30:16	设置波特	写入的值为系统时钟除以要设置	R/W	0
]	率	的波特率		
[31]	使能 tx 中	0: 失能数据发送完成中断中断	R/W	0
	断	1: 使能 tx 中断		



14. 5. 1 UART_INTR

功能: 配置中断超时时间

地址: UARTO_INTR: 0xf8b20 UART1_INTR: 0xf8c20 说明: 两次接收的时间间隔超过此时间,则产生中断

Bit	功能	说明	R/W	复位值
[15:0]	设置接收	超时时间为 值*48 个 clock	R/W	0
	超时中断			
	时间			
[31:16		reserved	R	0
]				

14.5.2 数据接收寄存器 UART_RDATA

功能:接收数据寄存器

地址: UARTO_RDATA: Oxf8b24; UART1_RDATA: Oxf8c24.

说明:接收数据寄存器,

Bit	功能	说明	R/W	复位值
[7: 0]	接收数据	读取接收数据。在接收数据之前,	R	0
		要配置好接收数据的内存,即将接收数		
		据的起始地址写入 DMA_DEST_ADDR		
		(DMACH_UARTx)。		

14.5.3 状态寄存器 UART_STATUS

功能: UARTx 状态标识寄存器

地址: 0xf8b28+ N*0x100

说明: N 为 UART 序号; N=0, 则配置 UARTO, N=1; N=1, 配置 UART1

Bit	功能	说明	R/W	复位值
[31:16	接收到的	当前接收数据 buffer 中的数据个数(从		
]	数据个数	UART_RDATA 中每读出一个数,自减 1)		
[15:3]	保留	默认为0		
[2]	接收数据	[0]		
	buf 接近	[1]rx near full		
	full 标识			
[1]	接收数据	[0]rx buf满		
	buf 满	[1]rx buf 未满		
[0]	未接收数	[0]rx buf 有数据		
	据	[1]rx buf 为空		



15 SPI 接口

15.1 SPI 简介

串行外设接口(SPI)允许芯片与外部设备以半/全双工、同步、串行方式通信。此接口支持主、从模

15.2 SPI 主要特点

式,并为外部从设备提供通信时钟(SCK)。

- SPI 时钟由 HCLK 提供,即 SPI CLK = HCLK;
- Master 模式与 Slave 模式独立地址操作;
- Master 模式支持全双工、单工收、单工发、EEPROM 模式支持协议,多个 Master 冲突探测;
- DMA 支持;

15.3 SPI 功能描述

15.3.1 SPI 外设时钟及要求

SPI 时钟由 HCLK 提供,时钟复位状态为开启;

SPI_CLK: SPI 接入时钟频率,为 HCLK;


SPI M CLK: SPI 主模式总线时钟频率, 最高为主时钟的一半, 最多支持 128 分频;



15.3.1.1 MotorolaSPI 通行协议

常用 Motorola SPI 通讯协议支持的四种通讯模式,能够实现全双工通讯。系统上电默认采用模式 0 工作方式。

SCPH = 0:



sclk_out/in: 总线时钟, out: SPI 为主设备输出 CLK。in: SPI 为从设备

输入 CLK sclk_out/ in = 0: (CPHA) =0

ss_0_n/ss_in_n: 片选信号, s_0_n: SPI 为主设备时输出片选。s_in_n: SPI 为主设备时输入片选ss_oe_n: SPI 为从模式时输出使能选项。



SPI 协议规定的 4 中通讯格式说明如下:

模式 0: 时钟极性 (CPOL) =0, 时钟相位 (CPHA) =0, 该模式下串行同步时钟的空闲状态 为低电平, 芯片将在串行同步时钟的第一个跳变沿(上升沿)采样, 芯片默认为该模式:

模式 1: 时钟极性 (CPOL) =0, 时钟相位 (CPHA) =1, 该模式下串行同步时钟的空闲状态 为低电平, 芯片将在串行同步时钟的第二个跳变沿(下降沿)采样;

模式 2: 时钟极性 (CPOL) =1, 时钟相位 (CPHA) =0, 该模式下串行同步时钟的空闲状 态为高电平, 芯片将在串行同步时钟的第一个跳变沿 (下降沿) 采样:

模式 3: 时钟极性 (CPOL) =1, 时钟相位 (CPHA) =1, 该模式下串行同步时钟的空闲状态为高电平, 芯片将在串行同步时钟的第二个跳变沿 (上升沿) 采样。

15.3.1.2 SPI 主模式配置

主模式下使用 SPIx:配置流程:

SPI 时钟默认打开,通过 SPID_CTRL 寄存器配置主模式,时钟极性,时钟相位。

15.3.1.3 主模式数据收发

SPI 只通过 DMA 收发数据, 收发数据之前必须手动分配内存, 详见 DMA 部分。

15.3.1.4 SPI 寄存器描述

15.3.1.4.1 SPI 控制寄存器 SPID CTRL

功能: SPIx 控制寄存器

地址: 0xf891C+ N*0x100

说明: N 为 SPI 序号; N=0, 则配置 SPI0, N=1, 配置 SPI1

Bit	功能	说明	R/W	复位值
[2:0]	配置时钟	2*2 Value([2:0]) 为分频系数 001: 作为 Master 总线时钟频率的 1/2. 48M 主时钟时, SPI 总线时钟为 12M 010: 4分频 011: 8分频 100: HCLK/2/16 为时钟频率 111: HCLK/2/128 为时钟频率	R/W	0
[3]	模式	0: Master Mode 1: Slave Mode		



[4]	СРНА	0:奇数边沿采样	
		1: 偶数边沿采样	
[5]	CPOL	0: 空闲时时钟 IO 为电平	
		1: 空闲时时钟 IO 为高电平	
[6]	SPI_reset	1: reset SPI	
[7]		预留	
[14:8]	Delay	发送与接收反向间隔(value*16	
		个 clock)	
[31:15	预留		
]			

16 USB

16.1 USB 简介

USB 外设实现了 USB2. 0 全速总线和 APB1 总线间的接口 USB 外设支持 USB 挂起/恢复操作,支持低速和全速模式 (8 endpoints)。

16.2 USB 主要特点

● 符合 USB2. 0 全速设备的技术规范;

16.3 USB 功能描述

● CRC(循环冗余校验)生成/校验,反向不归零(NRZI)编码/解码和位填充;

USB 模块为 PC 主机和微控制器所实现的功能之间提供了符合 USB 规范的通信连接。PC 主机和微控制器之间的数据传输是通过共享一专用的数据缓冲区来完成的,该数据缓冲区能被 USB 外设直接访问。

- 支持 USB2.0
- 支持主机协商协议(HNP)和会话请求协议(SRP)
- 支持 SRP 协议的 USB 全速/低速
- 提供 512 字节的专用 RAM 和高级的 FIFO 管理
- 通过软件为不同的 FIFO 配置不同的 RAM 区域,以便灵活有效的使用 RAM
- 允许动态的分配存储区



- 不限定 FIFO 的长度(不强制 2 的幂次长度, 可以连续的使用存储区)
- 允许相同端点号(IN/OUT 端点共用同一个 FIFO, 更加有效的使用存储区)
- 拥有 EP0-EP3 4 个端点

16.4 USB 存储器描述

16. 4. 1 USB_CONFIG

● USB 状态寄存器清除状态时,往相应的 bit 位写入 1

功能: USB 模块控制寄存器

地址: USB _BASEADDR +0x00 (0xf8600)

Bit	功能	说明	R/W
[0]	ISO	1:enable ISO for endpoint 2 OUT	RW
	enable		
[1]	ISO	1:enable ISO for endpoint 2 IN	RW
	enable		
[3:2]	pad bias	USB pad bias control	RW
[4]	enable	0: 关闭 USB 模块	RW
		1:开启 USB 模块	
[5]	Speed	0:低速模式 (1.5M)	RW
		1:全速模式 (12M)	
[6]	resume	1: 复位 USB 模块	RW
[7]	Wakeup	0: 美闭端点唤醒	RW
		1:开启端点唤醒	

16. 4. 2 USB TRQ MASK1

功能: USB 中断控制寄存器 1

地址: USB BASEADDR +0x01 (0xf6001)

Bit	功能	说明	R/W
[0]	EP0	0:开启端点 0 out FIFO 接收到 packet 中断功能	RW
	packet 中	1:屏蔽端点 0 out FIFO 接收到 packet 中断功能	
	断使能		
[1]	EP1	0:开启端点1 out FIFO 接收到 packet 中断功能	RW
	packet 中	1:屏蔽端点1 out FIFO 接收到 packet 中断功能	
	断使能		
[2]	EP2	0:开启端点 2 out FIFO 接收到 packet 中断功能	RW
	packet 中	1:屏蔽端点2 out FIFO 接收到 packet 中断功能	
	断使能		
[3]	EP3	0:开启端点 3 out FIFO 接收到 packet 中断功能	RW



	packet 中 断使能	1:屏蔽端点 3 out FIFO 接收到 packet 中断功能	
[4]	Setup 包	0:开启接收到 setup 包中断功能	RW
	中断使能	1:屏蔽接收到 setup 包中断功能	
[5]	暂停中断	0:开启暂停状态中断功能	RW
	使能	1:屏蔽暂停状态中断功能	
[6]	NAK 中断	0:开启 NAK 中断功能	RW
	使能	1:屏蔽 NAK 中断功能	
[7]	STALL 中	0:开启 STALL 中断功能	RW
	断使能	1:屏蔽 STALL 中断功能	

16.4.3 USB_IRQ_MASK2

功能: USB 中断控制寄存器 2

地址: USB _BASEADDR +0x02 (0xf6002)

Bit	功能	说明	R/W
[0]	EPO IN FIFO	0:开启端点 0 IN FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 0 IN FIFO 空中断功能	
[1]	EP1 IN FIFO	0:开启端点 1 IN FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 1 IN FIFO 空中断功能	
[2]	EP2 IN FIFO	0:开启端点 2 IN FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 2 IN FIFO 空中断功能	
[3]	EP3 IN FIFO	0:开启端点 3 IN FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 3 IN FIFO 空中断功能	
[4]	EPO OUT FIFO	0:开启端点 0 OUT FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 0 OUT FIFO 空中断功能	
[5]	EP1 OUT FIFO	0:开启端点 1 OUT FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 1 OUT FIFO 空中断功能	
[6]	EP2 OUT FIFO	0:开启端点 2 OUT FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 2 OUT FIFO 空中断功能	
[7]	EP3 OUT FIFO	0:开启端点 3 OUT FIFO 空中断功能	RW
	中断使能	1:屏蔽端点 3 OUT FIFO 空中断功能	

16.4.4 USB_IRQ_MASK3

功能: USB 中断控制寄存器 3

地址: USB _BASEADDR +0x03 (0xf6003)

Bit	功能	说明	R/W
[0]	EPO IN FIFO	0:开启端点 0 IN FIFO 满中断功能	RW
	中断使能	1:屏蔽端点 0 IN FIFO 满中断功能	
[1]	EP1 IN FIFO	0:开启端点 1 IN FIFO 满中断功能	RW
	中断使能	1:屏蔽端点 1 IN FIFO 满中断功能	
[2]	EP2 IN FIFO	0:开启端点 2 IN FIFO 满中断功能	RW
	中断使能	1:屏蔽端点 2 IN FIFO 满中断功能	



[3]	EP3 IN FIFO	0:开启端点 3 IN FIFO 满中断功能	RW
	中断使能	1:屏蔽端点 3 IN FIFO 满中断功能	
[4]	EPO OUT FIFO	0:开启端点 0 OUT FIFO 满中断功能	RW
	中断使能	1:屏蔽端点 0 OUT FIFO 满中断功能	
[5]	EP1 OUT FIFO	0:开启端点 1 OUT FIFO 满中断功能	RW
	中断使能	1:屏蔽端点 1 OUT FIFO 满中断功能	
[6]	EP2 OUT FIFO	0:开启端点 2 OUT FIFO 满中断功能	RW
	中断使能	1:屏蔽端点 2 OUT FIFO 满中断功能	
[7]	EP3 OUT FIFO	0:开启端点3 OUT FIFO满中断功能	RW
	中断使能	1:屏蔽端点3 OUT FIFO满中断功能	

16. 4. 5 USB_ADDR

功能: usb 地址寄存器

地址: USB _BASEADDR +0x04 (0xf6004)

Bit	功能	说明		R/W
[6:0]	Usb addr	存放 sub 设备地址		RW
[7]	_	Disable broadcast	(address 0)	RW
		packet receive		

16. 4. 6 USB_TRG

功能: usb 发送控制寄存器

地址: USB _BASEADDR +0x10 (0xf6010)

Bit	功能	说明	R/W
[0]	send EPO	此位写1开始发送端点0 INFIFO中的数据	RW
	data	•	
[1]	send EP1	此位写1开始发送端点1 INFIFO 中的数据	RW
	data		
[2]	send EP2	此位写1开始发送端点2 INFIFO 中的数据	RW
	data		
[3]	send EP3	此位写1开始发送端点3 INFIFO中的数据	RW
	data		
[5:4]	Reply zero	端点 0,1 发送空包	RW
	packet		
[6]	Reply zero	端点2发送空包	RW
	packet		
[7]	Reply zero	端点3发送空包	RW
	packet		



16. 4. 7 USB_STALL

功能: USB STALL 控制寄存器

地址: USB _BASEADDR +0x11 (0xf6011)

Bit	功能	说明	R/W
[0]	EPO STALL	此位写 1 设置 EPO 为 STALL 状态	RW
[1]	EP1 IN STALL	此位写 1 设置 EP1 IN 为 STALL 状态	RW
[2]	EP1 OUT STALL	此位写 1 设置 EP1 OUT 为 STALL 状态	RW
[3]	EP2 IN STALL	此位写 1 设置 EP2 IN 为 STALL 状态	RW
[4]	EP2 OUT STALL	此位写 1 设置 EP2 OUT 为 STALL 状态	RW
[5]	EP3 IN STALL	此位写 1 设置 EP3 IN 为 STALL 状态	RW
[6]	EP3 OUT STALL	此位写 1 设置 EP3 OUT 为 STALL 状态	RW
[7]	_	预留	-

16. 4. 8 USB_CLEAR

功能: USB FIFO 清除控制寄存器

地址: USB _BASEADDR +0x12 (0xf6012)

	T		
Bit	功能	说明	R/W
[0]	Clear EP1 IN data	此位写 1 清空 EP1 IN 数据	RW
[1]	Clear EP1 OUT	此位写1清空 EP1 OUT 数据	RW
	data		
[2]	Clear EP2 IN data	此位写 1 清空 EP2 IN 数据	RW
[3]	Clear EP2 OUT	此位写 1 清空 EP2 OUT 数据	RW
	data		
[4]	Clear EP3 IN data	此位写 1 清空 EP3 IN 数据	RW
[5]	Clear EP3 OUT	此位写 1 清空 EP3 OUT 数据	RW
	data		
[6]	USB reset	USB 协议 reset	RW
[7]	USB reset1	清 USB 寄存器内存	RW



16. 4. 9 USB_EP

功能: USB 端点收发数据

地址: USB _BASEADDR +0x18 (0xf6018+x)

Bit	功能	说明	R/W
[7:0]	端点0读	从此寄存器读数据或者写数据; 当发送	R/W
	写数据	数据的时候写入寄存器,收数据从该寄	
		存器读数据。	
[15:8]	端点1读	从此寄存器读数据或者写数据; 当发送	R/W
	写数据	数据的时候写入寄存器,收数据从该寄	
		存器读数据。	
[23:16	端点2读	从此寄存器读数据或者写数据; 当发送	R/W
]	写数据	数据的时候写入寄存器,收数据从该寄	
		存器读数据。	
[31:17	端点3读	从此寄存器读数据或者写数据; 当发送	R/W
]	写数据	数据的时候写入寄存器,收数据从该寄	
		存器读数据。	

16. 4. 10 USB_EP_LEN

功能: 端点数据长度

地址: USB _BASEADDR +0x20 (0xf6020+x)

USB_EPO_LEN 0xf6020+0x20

USB_EP1_LEN 0xf6020+0x21

USB_EP3_LEN 0xf6020+0x23

16. 4. 11 USB_STATUS

功能: USB 中断控制寄存器 1

地址: USB _BASEADDR +0x01 (0xf6026)

	Bit	功能	说明	R/W
	[0]	ENO OUT	1: ENO OUT 中断产生。	RW
		中断状态		
Ī	[1]	EN1 OUT 中	1: EN1 OUT 中断产生。	RW
		断状态		
Ī	[2]	EN2 OUT 中	1: EN2 OUT 中断产生。	RW



	断状态		
[3]	EN3 OUT 中	1: EN3 OUT 中断产生。	RW
	断状态		
[4]	Setup 包	1:接收到 setup 中断产生	RW
	中断状态		
[5]	暂停中断	1 暂停状态中断产生	RW
	状态		
[6]	NAK 中断	1: NAK 中断产生	RW
	状态		
[7]	STALL 中	0:开启 STALL 中断功能	RW
	断状态	1:屏蔽 STALL 中断功能	

16. 4. 12 USB_FIFO_EMPTY

功能: USB FIFO 空寄存器

地址: USB _BASEADDR +0x27 (0xf6027)

Bit	功能	说明	R/W
[0]		1:端点 0 IN FIFO 空中断产生	RW
[1]		1:端点 1 IN FIFO 空中断产生	RW
[2]		1:端点 2 IN FIFO 空中断产生	RW
[3]		1:端点 3 IN FIFO 空中断产生	RW
[4]		1:端点 0 OUT FIFO 空中断产生	RW
[5]		1:端点 1 OUT FIFO 空中断产生	RW
[6]		1:端点 2 OUT FIFO 空中断产生	RW
[7]		1:端点 2 OUT FIFO 空中断产生	RW

16. 4. 13 USB_FIF0_FULL

功能: USB FIFO 满中断状态寄存器

地址: USB _BASEADDR +0x28 (0xf6028)

Bit	功能	说明	R/W
[0]		1:端点 0 IN FIFO 满中断产生	RW
[1]		1:端点 1 IN FIFO 满中断产生	RW
[2]		1:端点 2 IN FIFO 满中断产生	RW
[3]		1:端点 3 IN FIFO 满中断产生	RW
[4]		1:端点 0 OUT FIFO 满中断产生	RW
[5]		1:端点 1 OUT FIFO 满中断产生	RW
[6]		1:端点 2 OUT FIFO 满中断产生	RW
[7]		1:端点 2 OUT FIFO 满中断产生	RW



16.5 USB 复位

16.5.1 外设模式下

当充当外围设备和检测到 USB 其他重置条件时,该装置将执行以下操作:

- 设置FADDR 为0
- 设置索引为 0
- 刷新所有端点的 FIF0
- 清除所有控制/状态寄存器
- 启用所有的端点中断

产生一个复位中断 当应用软件驱动 YC3121 收到一个复位中断,应该关闭所有打开的管道并等

16.6 连接/断开

待总线枚举的开始。

相关连接和断开 YC3121 无论是在的特定行为,还是在对等通信外设模式中都可以使用。 在外设模式下操作时,该设备连接到主机上不产生中断。当主机终止会话时产生一个断开中断。

16.7 规划方案

这与以下各部分看,该装置控制所述 YC3121 芯需要执行的操作与在该影响下核心操作的各个方面。在整个讨论中,控制装置被假定为运行某些固件的单片机,但它可以定制硬布线逻辑块。

16.7.1 USB 中断处理

当在有一个 USB 中断 CPU 断开时,需要读取中断状态寄存器来确定是哪个端点造成的中断,并跳

16.8 VBUS 活动

转到相应的程序。如果是多个端点造成的中断,端点0先服务,其次是其他终端。

USB 规范定义了一系列涉及在点对点通信设备需要对应的阈值:

VBUS 有效 (要求在4.4 和4.75);



会话结束 (要求在0.2V 和0.8V 之间);


(在一特定装置中使用的实际阈值需要通过一系列比较器,外部 YC3121 核心。外部 YC3121 核心采取相应的 VBUSVALID, AVALID 和 SESSEND 依据 VBUS 级别设置输入高或低) 其中这些阈值是关键的,其中 CPU 控制 YC3121 需要响应的方式取决于设备是'A'设备或'B'设备和发生其他事件的情况。所需操作总结如下文

16.8.1 作为'B'设备操作

- 1) VBUS>会话有效值(即 Vbus[1:0](DevCTL[D4:D3])=10B,会话位(DevCt1.D0)设置)。这表明 从"A"设备活动。YC3121 将设置会话位,并采取DPPULLDOWN 输出低电平来断开D+线下拉 电阻。
- 2) VBUS<会话有效值而会话位保持设置即Vbus[1:0] (DevCTL[D4:D3])=01B会话位DevCt1.D0) 设置)。这表明"A"设备已经失去权力(或断开连接)YC3121 将清除会话位(DevCt1.D0)并产生一个断开中断(IntrUSB.D5)。CPU 结束会话。
- 3) VBUS<会话有效值(即 Vbus[1:0](DevCTL[D4:D3])=00B)。这是下一个"B"设备可以发起会话请求的条件。如果会话位(DevCt1.D0)设置,SEO 在总线上执行 2毫秒之后,YC3121 将首先脉冲数据线,然后脉冲VBUS(采取CHRGVBUS 高点)开始调整计划。


16.9 FIFO

YC3121 对每个端点的 FIFO 的大小都是固定的。端点 0 与端点 1 的大小为 64Byte,端点 2 的大小为 128Byte,端点 3 的大小为 256Byte。






16.10 BULK/低带宽中断事务





16.11 全速/低带宽等时事务





17 ADC (SAR_ADC)

17.1 ADC 简介

ADC 采样率为 3MHz, 采样精度为 10 比特。

17.2 ADC 特性

ADC 有 8 个通道,最高采样率为 3MHz,最高采样精度为 10 比特,AD 的参考电压为 1. 2V,校准值写在 OTP 中,电压范围为 $0^{\sim}1.2$ V。

17.3 ADC 寄存器

17. 3. 1 ADC ENABLE

功能: ADC 使能寄存器

地址: 0xc8906 描述: 使能 ADC

1mxr. D	me. Ku me						
Bit	功能	说明	R/W	复位值			
[0]		clkpll_en_clk2dac	R/W	0			
[1]		clkpll_en_clk2rccal	R/W	0			
[2]		clkpll_en_clk2saradc	R/W	0			
[3]		misc_saradc_en	R/W	0			
[4]		misc_saradc_en_biasgen	R/W	0			
[5]		misc_saradc_en_constgm	R/W	0			
[6]		misc_saradc_en_reg	R/W	0			
[7]		cic_en	R/W	0			

17. 3. 2 ADC_CTRL0

功能: ADC 控制寄存器

地址: 0xc8970

描述:配置 ADC 的模式。

Bit	功能	说明	R/W	复位值
[2:0]		misc_saradc_ibc_ibuf<2:0>	R/W	111



[3]	misc_saradc_ibc_cmbuf	R/W	1
[6:4]	<pre>misc_saradc_ibc_refbuf<2:0></pre>	R/W	111
[7]	misc_saradc_ibc_refbuf2	R/W	1

17. 3. 3 ADC_CTRL1

功能: ADC 控制寄存器

地址: 0xc8971

描述: ADC 的通道选择

Bit	功能	说明	R/W	复位值
[1:0]		misc_saradc_clksel	R/W	11
[3:2]		misc_saradc_ibuf_bw	R/W	11
[6:4]	ADC 模式	misc_saradc_mode:	R/W	000
	选择	000: gpio mode		
		001:gpio diff mode		
		010:hvin mode		
		011: vinlpm mode		
		110: temperature mode		
[7]		misc_saradc_ibuf_en_rc	R/W	1

17. 3. 4 ADC_CTRL2

功能: ADC 控制寄存器

地址: 0xc8972

描述: ADC 的通道选择

Bit	功能	说明	R/W	复位值
[1:0]		misc_saradc_ibuf_gc	R/W	11
[3:2]		misc_saradc_refbuf_vref_ctrl	R/W	10
[5:4]		misc_saradc_rega_vctrl	R/W	10
[7:6]		misc_saradc_regd_vctrl	R/W	10

17. 3. 5 ADC_CTRL3

功能: ADC 控制寄存器

地址: 0xc8973

描述: ADC 的通道选择

Bit	功能	说明	R/W	复位值
[2:0]	ADC 通道	misc_saradc_sel_ch_s:	R/W	0
	选择	000: 通道 1-GPI037		
		001: 通道 2-GPI038		



	 110: 通道 7-GPIO43 111: 通道 8-GPIO44		
[5:3]	misc_saradc_vctrl_biasgen	R/W	
[6]	pmu_chgpump_en	R/W	
[7]	pmu_chgpump_hv	R/W	

17.3.6 ADC 数据寄存器

功能: ADC RDATA 地址: 0xf850e


描述:读取 ADC 数据

Bit	功能	说明	R/W	复位值
[0]		预留	R	0
[10: 1]		data	R	
[15:11]		预留	R	

18 开关机电路

18.1 开关电路简介

开关机电路: 当 HVIN 为 5V 输入时,HVOUT 是否输出由 HV_OPTION (默认为低),CHGIN, KEYPOWER 共同控制。HVOUT 有输出的条件如下图所示(HVOUT 可输出则为开机状态)。寄存器 SYSCTRL_ STATUS 可查询 CHGTIN 和 KEYPOWER 的状态。






19 Bluetooth

High performance and highly integrated Bluetooth BR/EDR + BLE + 2.4G Proprietary triple-mode solution, designed for operation over the 2400MHz to 2483.5Mhz ISM frequency band.

- 2.4GHz Transceiver
 - Single-end RFIO
 - -93dBm in BLE mode
 - support 250kbps, 1/2/3Mbps data rates
 - Tx Power upto +6dBm



19. 2Pairing

• Pin Code

19.2.1 Security Simple Pairing

- Just Work (No input)
- Keyboard
- DisplayYesNo


19.3MFi

Support Apple's MFi authentication and iAP1/iAP2 protocol



19. 4Bluetooth Stack

19.4.1 Serial Port Profile



19.4.2 Generic Attribute Profile

