Improvement Requirements

← الهدف هوا اننا نزود عدد العمليات اللي ممكن الـ ALU انه يعملها, ودا هيتطلب تحسينات في الـ ALU و الـ ALU Decoder و الـ Main decoder و الـ Main decoder

ALU:

1- الـ ALU كان بيعمل مجموعة من العمليات زودنا عليهم الـ srl/srli و الـ srl/srli والـ bne :-

ALUControl	Operation	Description	Flags
3'b000	Addition (ADD)	ALUResult = SrcA + SrcB.	None
3'b001	Subtraction (SUB)	ALUResult = SrcA - SrcB . Updates Zero .	Zero , NotZero
3'b010	Bitwise AND (AND)	ALUResult = SrcA & SrcB.	None
3'b011	Bitwise OR (or)	`ALUResult = SrcA	SrcB`.
3'b100	Bitwise XOR (XOR)	ALUResult = SrcA ^ SrcB.	None
3'b101	Set Less Than (SLT)	ALUResult = (SrcA < SrcB).	None
3'b110	Shift Left Logical (SLL)	ALUResult = SrcA << SrcB[4:0].	None
3'b111	Shift Right Logical (SRL)	ALUResult = SrcA >> SrcB[4:0].	None

2- RTL Code :-

```
`timescale 1ns / 1ps
always @(*) begin
// Default values t
       Zero = 0;
        case (ALUControl)
3'b000: // ADD
            pegin
| ALUResult = SrcA + SrcB;
end
           begin
             3'b001: // SUB
            begin
                .n
ALUResult = SrcA - SrcB;
Zero = (ALUResult == 32'b0); // if Zero = 1 >> beq , else >> bne
             3'b010: // AND
            segin
| ALUResult = SrcA & SrcB;
end
            3'b011: // OR
            pegin
    ALUResult = SrcA | SrcB;
end
             3'b100: // XOR
            pegin
    ALUResult = SrcA ^ SrcB;
end
            3'b101: // SLT (Set Less Than)
            ALUResult = (SrcA < SrcB) ? 1 : 0; end
            3'b110: // Shift Left Logical (SLL)
            ALUResult = SrcA << SrcB[4:0];
            3'bl11: // Shift Right Logical (SRL)
            ALUResult = SrcA >> SrcB[4:0];
            default:
                ALUResult = 32'bx; // Unknown operation
            end
```

ALU decoder:

1- لازم الـ ALUControl signal يكون يقدر يبعت الـ ALUControl signal المناسبة للعمليات الجديدة :-

ALUOp	funct3	funct7b5 & opb5 (RtypeSub)	ALU Operation	ALUControl
00	Х	X	Addition (for lw/sw)	000
01	Х	X	Subtraction (for beq/bne)	001
10 (R/I-type)	000	0 (Add/Addi)	Addition	000
10 (R/I-type)	000	1 (Sub)	Subtraction	001
10 (R/I-type)	001	Х	Shift Left Logical (sll/slli)	110
10 (R/I-type)	010	Х	Set Less Than (slt/slti)	101
10 (R/I-type)	100	Х	XOR (xor/xori)	100
10 (R/I-type)	101	Х	Shift Right Logical (srl/srli)	111
10 (R/I-type)	110	Х	OR (or/ori)	011
10 (R/I-type)	111	Х	AND (and/andi)	010
Default	Х	X	Undefined operation	xxx

2- RTL Code :-

```
module ALU_Decoder (opb5, funct3, funct7b5, ALUOp, ALUControl);
            input wire opb5;
           input wire [2:0] funct3;
input wire funct7b5;
           input wire [1:0] ALUOp;
           output reg [2:0] ALUControl;
                                             // ALU control signals
11
            wire RtypeSub;
            {\bf assign} \ {\tt RtypeSub} \ = \ {\tt funct7b5} \ {\tt \&} \ {\tt opb5;} \ // \ {\tt If} \ {\tt TRUE} \ ({\tt R-type} \ {\tt subtract})
13
            always @(*) begin
14
                case (ALUOp)
2'b00:
15
16
                         ALUControl = 3'b000; // Addition (for lw/sw)
18
                         ALUControl = 3'b001; // Subtraction (for branch equal / branch not equal)
20
                     default:
21
                     begin
22
                         case (funct3)
                                                // R-type or I-type operations
23
                                  ALUControl = (RtypeSub) ? 3'b001 : 3'b000; // Sub or Add/Addi
24
                              3'b001:
25
                                  ALUControl = 3'b110;
                                                             // sll/slli
26
                                  ALUControl = 3'b101;
                                                             // slt/slti
28
                                  ALUControl = 3'b100;
                                                             // xor/xori
31
32
                                  ALUControl = 3'b111;
                                                             // srl/srli
33
                              3'b110:
                                  ALUControl = 3'b011;
                                                             // or/ori
34
                              3'b111:
35
                                                            // and/andi
                                  ALUControl = 3'b010;
36
37
38
                              default:
                                 ALUControl = 3'bxxx;
                                                             // Undefined operation
                         endcase
42
                 endcase
43
            end
       endmodule
```

☆ Main Decoder:

1- مما سبق هنلاحظ ان ام الـ sll/slli - srl/srli طلعوا بسهولة مباشرة من الـ ALU Decoder ودخلوا على الـ ALU وكله تمام.

2- ولكن الفكرة كلها في الـ beq و الـ bne اتعملوا ازاي ومحتاجين ايه لسه من الـbeq و الـ Main Decoder ... ؟

- هنلاقى ان المعادلة (ALUResult == 32'b0 (الـ ALUResult اللي هيا بتساوي A - B):-


-- لو الـ ALUResult ساوت الصفر فالـ Zero = 1 هتكون بواحد (Zero = 1), يعني لو متساوين (Zero = 1).

-- لو الـ ALU Result ساوت حاجه غير الصفر فالـ Zero = ٥ هتكون بصفر (Zero = 0), يعني لو مختلفين (Zero = 0).

_ اذا انا همشي في الـ beq بنفس طريقة الـ bne بمعني اني هعمل sub عشان كدا مفرقتش مبينهم في الـ ALU Decoder.

3- ولكن ازاي هنفرق ما بينهم ...؟


- دي هتكون مهمة الـ Main decoder و الـ Function 3 :-




Branch if	Zero	NotZero	Selector	out
Equal (✓)	1	0	1	1
Equal (×)	0	1	1	0
NOT Equal (✓)	0	1	0	1
NOT Equal (×)	1	0	0	0

→الـ Main decoder عليه ايضا توفير الـ ALUOp المناسبة للعمليات المطلوبة.

→ ممكن نشيل الـ Mux ونحط XOR Gate :-



Funct3[0]	Funct3[0]	Zero	Υ
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0



Made by: Hossam Ahmed Seyam