

# Improvement Requirements

← الهدف هو اننا نرود عدد العمليات اللي ممكن الـ **ALU** انه يعملها , ودا هيتطلب تحسينات في الـ **ALU Decoder** و الـ **Main decoder** .

## ALU :

1- الـ **ALU** كان بيعمل مجموعة من العمليات زودنا عليهم الـ **sll/slli** و الـ **srl/srli** و الـ **bne** :-

ALUControl	Operation	Description	Flags
3'b000	Addition ( ADD )	ALUResult = SrcA + SrcB .	None
3'b001	Subtraction ( SUB )	ALUResult = SrcA - SrcB . Updates Zero .	Zero , NotZero
3'b010	Bitwise AND ( AND )	ALUResult = SrcA & SrcB .	None
3'b011	Bitwise OR ( OR )	ALUResult = SrcA   SrcB .	None
3'b100	Bitwise XOR ( XOR )	ALUResult = SrcA ^ SrcB .	None
3'b101	Set Less Than ( SLT )	ALUResult = (SrcA < SrcB) .	None
3'b110	Shift Left Logical ( SLL )	ALUResult = SrcA << SrcB[4:0] .	None
3'b111	Shift Right Logical ( SRL )	ALUResult = SrcA >> SrcB[4:0] .	None

## 2- RTL Code :-

```

1 timescale 1ns / 1ps
2
3 module ALU (SrcA, SrcB, ALUControl, ALUResult, Zero);
4     input signed [31:0] SrcA;           // First operand
5     input signed [31:0] SrcB;           // Second operand
6     input [2:0] ALUControl;             // (from ALU Decoder)
7     output reg signed [31:0] ALUResult;
8     output reg Zero;                   // Zero flag: 1 if ALUResult is zero
9
10    always @(*) begin
11        // Default values t
12        Zero = 0;
13
14        case (ALUControl)
15            3'b000: // ADD
16            begin
17                ALUResult = SrcA + SrcB;
18            end
19
20            3'b001: // SUB
21            begin
22                ALUResult = SrcA - SrcB;
23                Zero = (ALUResult == 32'b0); // if Zero = 1 >> beq , else >> bne
24            end
25
26            3'b010: // AND
27            begin
28                ALUResult = SrcA & SrcB;
29            end
30
31            3'b011: // OR
32            begin
33                ALUResult = SrcA | SrcB;
34            end
35
36            3'b100: // XOR
37            begin
38                ALUResult = SrcA ^ SrcB;
39            end
40
41            3'b101: // SLT (Set Less Than)
42            begin
43                ALUResult = (SrcA < SrcB) ? 1 : 0;
44            end
45
46            3'b110: // Shift Left Logical (SLL)
47            begin
48                ALUResult = SrcA << SrcB[4:0];
49            end
50
51            3'b111: // Shift Right Logical (SRL)
52            begin
53                ALUResult = SrcA >> SrcB[4:0];
54            end
55
56            default:
57            begin
58                ALUResult = 32'bx; // Unknown operation
59            end
60        endcase
61    end
62 endmodule
63

```

## ALU decoder :

1- لازم الـ **ALU decoder** يكون يقدر بيعت الـ **ALUControl signal** المناسبة للعمليات الجديدة :-

ALUOp	funct3	funct7b5 & opb5 (RtypeSub)	ALU Operation	ALUControl
00	X	X	Addition (for lw/sw)	000
01	X	X	Subtraction (for beq/bne)	001
10 (R/I-type)	000	0 (Add/Addi)	Addition	000
10 (R/I-type)	000	1 (Sub)	Subtraction	001
10 (R/I-type)	001	X	Shift Left Logical (sll/slli)	110
10 (R/I-type)	010	X	Set Less Than (slt/slti)	101
10 (R/I-type)	100	X	XOR (xor/xori)	100
10 (R/I-type)	101	X	Shift Right Logical (srl/srli)	111
10 (R/I-type)	110	X	OR (or/ori)	011
10 (R/I-type)	111	X	AND (and/andi)	010
Default	X	X	Undefined operation	xxx

## 2- RTL Code :-

```

1 | `timescale 1ns / 1ps
2 |
3 | module ALU_Decoder (opb5, funct3, funct7b5, ALUOp, ALUControl);
4 |     input wire opb5;
5 |     input wire [2:0] funct3;
6 |     input wire funct7b5;
7 |     input wire [1:0] ALUOp;
8 |     output reg [2:0] ALUControl; // ALU control signals
9 |
10 |
11 |     wire RtypeSub;
12 |     assign RtypeSub = funct7b5 & opb5; // If TRUE (R-type subtract)
13 |
14 |     always @(*) begin
15 |         case (ALUOp)
16 |             2'b00:
17 |                 ALUControl = 3'b000; // Addition (for lw/sw)
18 |             2'b01:
19 |                 ALUControl = 3'b001; // Subtraction (for branch equal / branch not equal)
20 |             default:
21 |                 begin
22 |                     case (funct3) // R-type or I-type operations
23 |                         3'b000:
24 |                             ALUControl = (RtypeSub) ? 3'b001 : 3'b000; // Sub or Add/Addi
25 |                         3'b001:
26 |                             ALUControl = 3'b110; // sll/slli
27 |                         3'b010:
28 |                             ALUControl = 3'b101; // slt/slti
29 |                         3'b100:
30 |                             ALUControl = 3'b100; // xor/xori
31 |                         3'b101:
32 |                             ALUControl = 3'b111; // srl/srli
33 |                         3'b110:
34 |                             ALUControl = 3'b011; // or/ori
35 |                         3'b111:
36 |                             ALUControl = 3'b010; // and/andi
37 |                     default:
38 |                         ALUControl = 3'bxxx; // Undefined operation
39 |                 endcase
40 |             endcase
41 |         end
42 |     end
43 | endmodule
44 |

```

## ➤ Main Decoder :

1- مما سبق هنلاحظ ان ام الـ **sll/slli – srl/srli** طلعوا بسهولة مباشرة من الـ **ALU Decoder** ودخلوا علي الـ **ALU** وكله تمام.

2- ولكن الفكرة كلها في الـ **beq** و الـ **bne** اتعملوا ازاي ومحتاجين ايه لسه من الـ **Main Decoder**...؟

- هنلاقي ان المعادلة **Zero = (ALUResult == 32'b0)** (الـ **ALUResult** اللي هيا بتساوي **A - B**) :-


-- لو الـ **ALUResult** ساوت الصفر فالـ **Zero** هتكون بواحد (**Zero = 1**) , يعني لو متساوين (**Zero = 1**).

-- لو الـ **ALU Result** ساوت حاجه غير الصفر فالـ **Zero** هتكون بصفر (**Zero = 0**) , يعني لو مختلفين (**Zero = 0**).

- اذا انا همشي في الـ **beq** بنفس طريقة الـ **bne** بمعنى اني هعمل **sub** عشان كدا مفرقتش مابينهم في الـ **ALU Decoder**.

3- ولكن ازاي هنفرق ما بينهم ...؟

- دي هتكون مهمة الـ **Main decoder** و الـ **Function 3** :-




beq	1100111	000
bne	1100111	001

Branch if	Zero	NotZero	Selector	out
Equal ( ✓ )	1	0	1	1
Equal ( ✗ )	0	1	1	0
NOT Equal ( ✓ )	0	1	0	1
NOT Equal ( ✗ )	1	0	0	0

➔ الـ **Main decoder** عليه ايضاً توفير الـ **ALUOp** المناسبة للعمليات المطلوبة.

➔ ممكن نشيل الـ **Mux** ونحط **XOR Gate** :-



Func3[0]	$\overline{\text{Func3[0]}}$	Zero	Y
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0

