# **Extended Unit Block**

1- الفكرة من استخدام الـExtended Unit انه في الهاردوير لازم لازم الرقمين اللي هنجمعهم او نطرحهم يكونوا بنفس الـ Length يعنى عندنا لازم الرقمين يكونوا 32 bits .

2- وعشان كد بنستخدم الـExtended Unit لما يكون عندنا رقم اقل من رقم تاني عشان نساويهم مع بعض عن طريق الـ Signed اللي محتاجينه extension


3- الـ Extended Unit Block بيكون ليها دخلين وخرج واحد :-

# **Inputs:**

- 1- **instr** : Instruction [31:7] (25 bits).
- 2- immsrc: Immediate source<Control> (2 bits).

# **Output:**

→ immext : immediate extended (32 bits).



الـ instruction بيكون 32 bits في كل انواعة وكل الانواع بتبدا دائما بـ 7 bits بتوع الـ opcode ودا احنا مش محتاجينه وعشان كدا بندخل rs1 والـ rs2 والـ rs2 دول في حجات تانيه مش بناخدها زي الـ rd والـ rs1 والـ rs2 والـ instruction المختلفه بانواعها لان كل اللي هاممنا هوا الـ instruction المختلفه عشان كدا وعشان نخلي التصميم ابسط في الـ RISC-V بندخل كل الـ stended Unit Block وبنختار اللي احنا عاوزينه جوا الـ RISC-V .

#### 3- The RTL Code :-

```
`timescale 1ns / 1ps
     module Extend Unit(instr, immsrc, immext);
                                       // instruction part
          input wire [31:7] instr;
          input wire [1:0] immsrc;
                                          // immediate source selector
          output reg [31:0] immext;
                                          // extended immediate output
          always @(*)
10
         begin
11
             case(immsrc)
12
                  // I-type
13
                  2'b00: immext = {{20{instr[31]}}, instr[31:20]};
14
15
                 // S-type (stores)
16
                  2'b01: immext = {{20{instr[31]}}, instr[31:25], instr[11:7]};
17
18
                  // B-type (branches)
19
                  2'b10: immext = {{20{instr[31]}}, instr[7], instr[30:25], instr[11:8], 1'b0};
20
21
                 // J-type (jal)
22
                  2'b11: immext = {{12{instr[31]}}, instr[19:12], instr[20], instr[30:21], 1'b0};
23
24
                  default: immext = 32'bx; // undefined
25
              endcase
26
          end
      endmodule
```

### **→**في نقطتين مهمين :-

الاولي: احنا بنشوف اشارة الـ control بكام وعلي هذا الاساس بنختارايه الطريقة اللي همجمع بيها الـ Bits اللي بعد كدا هنعملها sign الاولي extension عشان تطلع في الاخر بالـ length اللي احنا عاوزينه (32 bits).

الثانية: كل instruction ليه طريقة في التجميع مختلفة عن غيرة, الغرض االنهائي ليا اني اجمع الـ immediate بشكل مظبوط عشان اعملة extension بعدها.

⇒ وعشان نعمل كدا محتاجين نستخدم Z operators من الـ Verilog وهما :-

Category	Examples	Bit	Length			
Concatenate	{A,,B}	L(A)	+	••••	+	L(B)
Replication	{B{A}}	{B{A}}			(A)	

1- الـ Concatenation : وهوا بيضم A bits علي B bits.

2-الـ Replication : وهوا تكرار الـ A عدد B من المرات .

## **⇒R-Type instruction :-**

### ← دا توزيع الـ 32 bits اللي موجدين في الـRegister instruction :

31	25 24	20	19	15 14	12 11	7 6 0	
fun	nct7	rs2	rs1	funct3	rd	opcode	R-type

← لا يحتاج لـ extended unit, لانه لا يوجد فيه immediate ولان الـ Sources اللي فيه بتكون متخزنه بشكل اساسي 32 bits.

#### **⇒I-Type instruction :-**

#### ← دا توزيع الـ 32 bits اللي موجدين في الـImmediate instruction :

31	HTTT:	20	19	15 14	12 11	76	0
	imm[11:0]		rs1	funct3	rd rd	opcode	I-type

← يوجد هنا immediate بحجم 12 bits , وهذا الـ immediate سيتم جمعه مع الـ base address اللذي يتكون من 32 bits حتي نحصل علي الـ signed extension , ولذلك يجب عمل Actual memory address.

← وهنا الـ immediate في الـ I-instruction في الـ RISC-V مرتب على ان يكون الـ immediate مرتبين ورا بعض من [20: 31].

--وعشان نعمل كذا هناخد الـ Lit ا ( concatenation ) و نضمهم ( concatenation ) علي الـ bit الـ 12 بعد منكرره ( Replication ) مرة.

```
// I-type
immext = {{20{instr[31]}}, instr[31:20]};
```

#### EX:

# 12 bits

instr: 010101010101\_0101010110101

immex: 000000000000\_0101010101

12 bits

## **⇒S-Type instruction :-**

#### ← دا توزيع الـ 32 bits اللي موجدين في الـ Store instruction :

31	25 24	20 19	15 14	12 11	76	0
imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode	S-type

← يوجد هنا instruction بحجم 12 bits , ولكن هذا الـ immediate متفرق في الـ instruction وعشان كدا هنجتاج نعمل حاجتبن مهمين اولا: نجمعة على بعضه بحيث يكون 12 bits كاملين , ودا هيتم عن طريق الـ concatenation .

ثانيا : نعمل signed extension عن طريق الـReplication ثم نعمل signed extension لهم .

```
// S-type
immext = {{20{instr[31]}}, instr[31:25], instr[11:7]};
```

#### EX:

instr: 1011001110001111000011111

immex 1111111111111111111111011001111111

\_\_\_\_\_

# **⇒B-Type instruction :-**

# ← دا توزيع الـ 32 bits اللي موجدين في Branch instruction

31	30 25	24 20	19 15	14	12 11 8	7	6	)
imm[12]	imm[10:5]	rs2	rs1	funct3	imm[4:1]	imm[11]	opcode	B-type

-- هنلاحظ: انهم مش مرتبين بشكل منظم كما سبق ولكن مفيش مشاكل هنظبطهم بالـ Concatenation .

-- هنلاحظ: ان انا عندي [ 1 : 12 | imm ولكن لا يوجد [ 0 | imm ودا لاني انا اللي هضيفها ولازم تكون بـ 0 وبكدا يكون الـ imm هنا 13 bit عشان تبقي word alignment.

```
// B-type (branches)
immext = {{20{instr[31]}}, instr[7], instr[30:25], instr[11:8], 1'b0};
```

#### EX:

instr: 1011001110001111000011111

immex: 111111111111111111111011001111110

#### **⇒J-Type instruction :-**

← دا توزيع الـ 32 bits اللي موجدين في Jump instruction :

31	30		21	20	19		12 11		7 6	(	0
imm[20]		imm[10:1]		imm[11]		imm[19:12]		rd	opc	ode	J-type

- -- هنلاحظ: انهم مش مرتبين بشكل منظم كما سبق ولكن مفيش مشاكل هنظبطهم بالـ Concatenation .
- -- هنلاحظ: ان انا عندي [ 12: 19 ]imm و [ 11 ]imm و [ 11: 10 ]imm و الكن لا يوجد [ 0 ]imm ودا لاني انا اللي هضيفها ولازم تكون بـ 0 وبكدا يكون الـ imm هنا 21 bit عشان تبقي word alignment.


```
// J-type (jal)
immext = {{12{instr[31]}}}, instr[19:12], instr[20], instr[30:21], 1'b0};
```

#### EX:

instr: 0110011100011110000111111


immex: 0000000000011100001111001110000


### 4- Elaborated design:-



#### 5- Testbench :-

```
`timescale 1ns / 1ps
 3
     module Extend Unit tb();
         // 1) Declare local reg and wire identifiers
         reg [31:7] instr tb;
         reg [1:0] immsrc tb;
         wire [31:0] immext tb;
10
         // 2) Instantiate the module under test
11
         Extend Unit uut (
12
                 .instr(instr tb),
13
                 .immsrc(immsrc tb),
14
                 .immext(immext tb)
15
          );
16
17
         // 3) Generate stimuli using initial and always
         initial
18
19
          begin
20
             // Stimulus 1: I-type instruction
21
             instr_tb = 25'b111111111111111111111111111111111; immsrc_tb = 2'b00; #100;
22
             instr tb = 25'b111100001111 0000111000110; immsrc tb = 2'b00; #100;
23
24
             // Stimulus 2: S-type instruction
25
             instr tb = 25'b1010101 01010101010101 0101; immsrc tb = 2'b01; #100;
             instr tb = 25'b1101110 10101010000101 0100; immsrc tb = 2'b01; #100;
26
27
28
             // Stimulus 3: B-type instruction
             instr tb = 25'b0 101010 101010101010 1010 1 0; immsrc tb = 2'b10; #100;
29
             instr tb = 25'b1 100110 011001101010 0010 1 0; immsrc tb = 2'b10; #100;
30
31
32
             // Stimulus 4: J-type instruction
33
             instr tb = 25'b1 1001100110 0 11001100 11001;
                                                             immsrc tb = 2'b11; #100;
34
             instr tb = 25'b0 1010101010 1 01010101 01010; immsrc tb = 2'b11; #100;
35
36
             $stop;
37
         end
38
     endmodule
```







instr: 1101110101010100001010100

immex: 11111111111111111111110111010100

#### **⇒B-Type instruction :-**





instr: 01010101010101010101010



instr: 1100110011001101010001010

immex: 1111111111111111111111010011001010





Made by: Hossam Ahmed Seyam