Data Memory Block

1- الهدف هوا اننا نعمل Memory عشان نحط فيها الـ Data اللي مش Frequently acceded من الـ CPU لان دي بنحطها في الـ Register file.


2- الـ Data Memory Block بيكون ليها كذا دخل وخرج واحد :-

Inputs:

- 1- we: Write Enable (we? write: reed) [1 bit].
- 2- clk: Clock Signal [1 bit].
- 3- a: The Address of a memory location [32 bits].
- 4- wd: Write Data [32 bits].

Output:

→ rd: read Data [32 bits].




الـ clock بتأثر فقط علي الـ wd ولكنها لا تتدخل في الـ rd بمعني ان الـ wd هي sequential و الـ rd تكون combinational

3- The RTL Code:-

```
`timescale 1ns / 1ps
 3
      module Data Memory(clk, we, a, wd, rd);
 5
           input wire clk;
                                   // Write enable
           input wire we;
          input wire [31:0] a; // Address input
7
          input wire [31:0] wd; // Write data input
8
          output reg [31:0] rd; // Read data output
9
10
11
          // Memory declaration
12
          reg [31:0] RAM [63:0];
13
14
          // Continuous assignment for read data
15
          always @(*) begin
16
               rd = RAM[a[31:2]]; // Word-aligned read
17
           end
18
19
           // Write to memory
20
           always @(posedge clk) begin
21
               if (we) begin
22
                   RAM[a[31:2]] \le wd;
               end
23
24
           end
```


4- Elaborated design:-



5- Testbench :-


```
`timescale 1ns / 1ps
 2
 3
     module Data_Memory_tb();
 4
          // 1) Declare local reg and wire identifiers with tb suffix
                                       // The clock signal for testbench
 5
          reg clk tb = 0;
                                       // Write Enable signal for testbench
 6
          reg we tb;
 7
                                       // Address for testbench
          reg [31:0] a tb;
                                       // Write Data for testbench
8
          reg [31:0] wd tb;
                                       // Read Data for testbench
 9
          wire [31:0] rd tb;
10
11
          // 2) Instantiate the module under test
12
          Data_Memory uut (
13
             .clk(clk_tb),
14
              .we(we_tb),
15
              .a(a_tb),
16
              .wd(wd_tb),
17
              .rd(rd tb)
18
          );
19
20
          // 3) Generate stimuli, using initial and always
          // Clock generation
21
22
          always
23
          begin
24
              #50 clk_tb = \simclk_tb;
25
26
          end
27
          //Test Cases
28
          initial
29
          begin
              a tb = 32'h0;
                             wd_tb = 32'hA5A5A5A5;
30
                                                           we_tb = 0; #80;
31
                                                                         #80;
              a_{tb} = 32'h0;
                                wd_tb = 32'h12345678;
                                                            we_tb = 1;
32
              a_{tb} = 32'h4;
                                                                         #80;
33
                               wd tb = 32'hABCDEF78;
                                                             we tb = 0;
                                wd_tb = 32'hA5A5A5A5;
34
              a_{tb} = 32'h4;
                                                             we_tb = 1;
                                                                         #80;
35
              a_{tb} = 32'h50;
36
                               wd tb = 32'h12121212;
                                                                         #80;
                                                             we tb = 0;
37
              a tb = 32'h50;
                                wd tb = 32'h12312312;
                                                            we tb = 1;
                                                                         #80;
38
39
              a tb = 32'h1023; wd tb = 32'hA1B2C3D4;
                                                            we tb = 0;
                                                                         #80;
              a tb = 32'h1023; wd tb = 32'h1A2B3C4D;
40
                                                            we tb = 1;
                                                                         #80;
41
42
          end
43
      endmodule
```

: Simulation كنتيجة الـ



-تظهر قيم الـ rd_tb علي انها unknown بسبب ان هذة الـ Addresses في الـ Data memory لا تحتوي علي قيم مسبقة مخزنه بها , ولكن بعد عملية الـ Write بها ظهرت مباشرة لانه اصبح هناك قيمة مخزنة في هذا الـ Adress.

 \rightarrow وللتاكيد تم تخزين قيمة مسبقة = 0 في هذة الـ Addresses:



Made by: Hossam Ahmed Seyam