

بسمه تعالی آزمایشگاه معماری کامپیوتر نیمسال اول ۱۴۰۳–۱۴۰۴ آزمایش شماره ۴



دانشگاه صنعتی امیرکبیر

دانشكده مهندسي كامپيوتر

- ❖ تمرینهای زیر را با نوشتن کد VHDL و Testbench مربوط به آن، پیاده سازی و تست نمایید (با استفاده از ModelSim یا ISE).
 - توجه: گزارش ارسالی باید شامل یک فایل zip شامل موارد زیر باشد:
- ۱) یک گزارش کار به صورت فایل pdf شامل توضیح کامل هر سوال و روند انجام کار، به همراه تصویر مناسب
 از خروجی شبیهسازی انجام شده پس از نوشتن فایل تست بنچ.
 - ۲) فایل کد VHDL و Testbench مربوط به آن، به ازای هر سوال.
- ۳) نام فایل آپلود شده باید به صورت HW#_LastName_StudentID.zip باشد. (همه اعضای یک گروه باید به صورت جداگانه فایل را آپلود کنند)
- به زمان تمارین دقت کنید و آن را در موعد مقرر انجام داده و گزارش را بارگزاری کنید. تا یک روز پس از دولاین تعیین شده فرصت برای بارگزاری وجود دارد ولی دقت کنید که به ازای هر ساعت تاخیر، ۱۰ درصد نمره کسر می شود.

با آرزوی موفقیت

راه ارتباطی: <u>parniansagheb@aut.ac.ir</u>



بسمه تعالی آزمایشگاه معماریکامپیوتر نیمسال اول ۱۴۰۳–۱۴۰۴ آزمایش شماره ۴



دانشگاه صنعتی امیرکبیر

دانشکده مهندسی کامپیوتر

یک جمع کننده ۴ بیتی از نوعهای زیر، طراحی و پیاده سازی کنید. (در این پیاده سازی از واحدهای Full Adder و Half Adder استفاده گردد.

Ripple Adder (Cascaded Adder) (الف

Carry-Lookahead Adder (ب

Carry Select Adder (ج