## Xilinx Zynq FPGA, TI DSP, MCU 기반의 프로그래밍 및 회로 설계 전문가 과정


#72


학생 : 김시윤

강사 : Innova Lee(이 상훈)

## FPGA 복습

FPGA GPIO 를 이용 VHDL AND, XOR 설계 후 Zybo LED 제어. Vivado 와 SDK 를 이용하여 LED 반전 (sleep) 이용





rtl\_tri\_io 에서 tri 는 뭔지 모르겠습니다. 검색해도 자세한 설명이 없었습니다.

원래 V15 를 통해 LED 를 연결해서 확인하였지만 집에 빵판과 LED 가 없기 때문에 D18 보드 LED 를 이용하였다.

```
#include <stdio.h>
#include <xgpio.h>
#include "xparameters.h"
#include "sleep.h"
int main(void){
             int i =0;
             XGpio out;
             XGpio_Initialize(&out, XPAR_AXI_GPIO_0_DEVICE_ID);
             XGpio_SetDataDirection(&out, 1,0x0);
             while(1){
                   Xil_Out32(0x41200000,0xFFFFFFF);
                   sleep(1);
                   i++;
                   printf("%d\n",i);
                   Xil_Out32(0x41200000, 0x0);
                   i++;
                   sleep(1);
                   printf("%d\n",i);
             return 0;
}
```

SDK 에서의 소스코딩이다.

지금은 기본적인것부터 복습 하려한다.

위에 커스텀 GPIO 를 설계 후 동작을 SDK 에서 소스코딩을 제어한다.

커스텀 RTI 이다.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity ander is
-- Port ();
port(
  a,b,e,f: in std_logic;
  c,g : out std_logic
  );
end ander;
architecture Behavioral of ander is
begin
c \le a and b;
g \le e xor f;
end Behavioral;
```

VHDL 연습으로 해보았다.

지금은 input 과 output 을 이용하여 간단한 로직만 설계가능하다.

요본 주말에는 좀더 공부하여 조금더 복잡한 로직을 구현할 예정이다.