
Xilinx Zynq FPGA, TI DSP, MCU 프로그래밍 및 회로 설계 전문가 과정

강사 – Innova Lee(이상훈) gcccompil3r@gmail.com

IIC - I2C(Inter-Integrated Circuit)

I2C(Serial Peripheral Interface)

이제 I2C 라는 저속의 주변장치 사이의 통신을 위해 필립스에서 만든 규격을 살펴보도록 하자! 앞서서 설명하였듯이 일대일 통신의 단점을 보완하기 위해 SPI 가 나타났는데 I2C 도 마찬가지에 해당한다. I2C 는 저속의 여러 주변장치들이 최소한의 연결선만을 사용하여 통신할 수 있도록 만들어졌다. 반면 SPI 는 고속의 통신을 목표로 하는 점에서 차이가 있다.







Comparison


SPI	I ₂ C					
Four wires	Two wires					
Full duplex	Half duplex					
Higher throughput (then I2C)	Lower throughput					
Synchronous protocol	Synchronous protocol					
No slave acknowledgment	Acknowledgment					
Simple	Complicated					

I2C 는 SPI 와 마찬가지로 Matser Slave 구조를 가지지만 연결된 Slave Device 의 개수와 무관하게 Data 전송을 위한 SDA(Serial Data), Clock 전송을 위한 SCA(Serial Clock) 2 개의 선만을 필요로 한다.


SDA 는 Data 가 전송되는 통로로 하나만 존재한다. 송신과 수신은 SDA 를 통해 이루어지므로 송신과 수신은 동시에 이루어질 수 없는 반이중(Half-Duplex) 방식을 사용한다.

SCL 은 Clock 전송을 위한 통로로 SPI 에서와 마찬가지로 Master 가 Clock 을 생성하고 Data 전송의 책임을 가지고 있다.

I2C 역시 SPI 와 마찬가지로 동기 방식으로 동작하지만 SPI 에서와는 달리 위상과 극성에 따른 여러 가지 전송 모드가 존재하지 않는다. 수신된 Data 는 SCL 이 HIGH 인 경우에만 Sampling 이 가능하다. 따라서 SCL 이 HIGH 인 경우 SDA 의 Data 는 안정된 상태에 있어야만 한다. Data Transition 은 SCL 이 LOW 인 상태에서만 가능하다.



그러나 SCL 이 HIGH 인 경우에도 전이가 발생하는 두 가지 예외 상황이 있는데 데이터 전송 시작과 종료를 나타내는 경우에 해당한다. SCL 이 HIGH 인 경우 SDA 가 HIGH 에서 LOW 로 바뀌는 경우는 데이터가 전송되기 시작함을 나타내고 LOW 에서 HIGH 로 바뀌는 경우는 데이터 전송이 끝났음을 나타낸다.




I2C 는 SPI 와 마찬가지로 1:N 통신을 지원한다.

SPI 에서는 각각의 Slave 가 전용의 SS(Slave Select) 혹은 CS(Chip Select) Line 을 가지고 HW 적으로 Data 를 송수신할 Slave 를 선택한다. 반면 I2C 에서는 Slave 가 고유의 주소를 가지고 SW 적으로 Data 를 송수신할 Slave 를 선택한다.

I2C 는 7 bit Address 를 사용한다.

7 bit 가 애매하다고 생각할지 모르지만 나머지 한 bit 는 읽기와 쓰기를 선택하기 위해 사용된다. HIGH 값이 주어진 경우 Master 는 지정한 Slave 로부터 전송되는 Data 를 SDA Line 에서 읽어들일 것임을 나타내고 LOW 값이 주어진 경우 Master 는 지정한 Slave 로 SDA Line 을 통해 Data 를 전송할 것이다.

7 bit 의 주소 중 0000 000 은 Master 가 여러 개의 Slave 에 동시에 Message 를 보내는 용도(General Call)로 사용하기 위해 예약되어 있으므로 사용할 수 없다. 1111 xxx 주소 역시 이후 사용을 위해 예약되어 있어 사용할 수 없다.



예약되어 있는 신호들의 리스트를 살펴보자면 아래와 같다.

Address	Purpose
0000000	General Call – addresses all devices supporting the general call mode
00000001	Start Byte
0000001 X	CBUS addresses
0000010 X	Reserved for different bus formats
0000011 X	Reserved for future purpose
00001XX X	High-speed Master code
11110XX X	10-bits slave addressing
11111XX X	Reserved for future purposes

Table 1: I²C addresses reserved for special puposes

Master 가 시작 신호(S) 와 7 bit 주소를 보내고 LOW 값(W)을 보냈다면 지정한 Address 를 가지는 Slave 는 Master 가 1 byte 의 Data 를 전송할 것임을 인식하고 수신을 대기하게 된다. 또한 마지막에 HIGH 값(R)을 보냈다면 지정한 Address 를 가지는 Slave 는 Master 로 1 byte 의 Data 를 전송할 것이다.

Data 를 수신한 Device 는 Data 를 수신했음을 알려주어야 한다.

I2C 는 Byte 단위로 Data 를 전송하며 8 bit 의 Data 가 전송된 이후 SDA Line 은 HIGH 상태에 있다.


Byte 단위 Data 가 전송된 이후 수신 장치는 정상적인 수신을 알리기 위해 9 번째 bit 를 송신 장치로 전송한다.

LOW 값은 ACK(Acknowledgement) bit 로 수신 장치가 송신 장치에 정상적으로 Data 를 수신했음을 알려주기 위해 사용되며

HIGH 값은 NACK bit 로 정상적인 Data 수신 이외의 상황이 발생했음을 알려주기 위해 사용된다.

Data 를 수신한 장치가 정상적으로 Data 를 수신하지 못하면 수신 확인인 ACK bit 를 전송하지 않아 SDA 는 HIGH 상태를 유지하고 있을 것이므로 별도로 NACK bit 를 전송하지 않아도 효과는 동일하다.


Master 에서 Slave 로 n byte 의 Data 를 송신하는 경우를 생각해보자! 먼저 Data 전송 시작 bit(START) 와 7 bit Address, 그리고 Data 송신 신호를 보낸다. 지정된 주소의 Slave 는 Data 를 수신할 준비를 시작하면서 9 번째 bit 인 수신 확인 신호를 보낸다. 이후 Master 는 n byte 의 Data 를 송신하게 되며 매 byte 가 수신된 이후 Slave 는 수신 확인 bit 를 Master 로 전송할 것이다. Data 전송이 끝나면 Data 송신 종료 bit(STOP) 을 전송함으로써 통신을 끝낸다.



Write mode


Sub address is not incremented automatically.

The next data byte is written in the same Sub address by transmitting data byte continuously.



Write mode (Auto increment mode)

Data byte can be written in Sub address by transmitting data byte continuously. Sub address is incremented automatically.




: Data transmission from Master

: Data transmission from Slave

Master 가 Slave 로부터 n byte 의 Data 를 수신하는 경우도 송신과 비슷하다. 먼저 Data 전송 시작 bit 와 7 bit Address, 그리고 Data 수신 신호를 보낸다. 지정된 Address 의 Slave 는 Data 를 송신할 준비를 시작하면서 9 번째 bit 인 수신 확인 신호를 보낸다. 이후 Slave 는 n byte 의 Data 를 송신하며 매 byte 가 수신된 이후에 Master 는 수신 확인 bit 를 Slave 로 전송한다. 마지막 n 번째 byte 가 수신된 이후 Master 는 NACK 를 Slave 로 전송하여 수신이 완료되었음을 알린다.


데이터 전송이 끝나면 Data 송신 종료 bit 를 전송함으로써 통신을 끝낸다. Data 송신의 경우와 마찬가지로 Data 전송이 끝났음을 나타내는 종료 bit(STOP) 는 Master 에 의해 보내진다.



Read mode (in case Sub address is not specified)

When Sub address 8 bit is not specified and data is read, this IC allows to read the value of adjacent Sub address specified in the last Write mode.


The next data byte reads the same Sub address by transmitting data byte continuously.



Read mode (in case Sub address is specified)


Sub address is not incremented automatically.

The next data byte reads the same Sub address by transmitting data byte continuously.




Read mode (Auto increment mode)

It is possible to read data byte in continuous Sub address by transmitting data byte continuously. Sub address is incremented automatically.



Master 가 Slave 로부터 n byte 의 Data 를 수신하는 경우도 송신과 비슷하다. 먼저 Data 전송 시작 bit 와 7 bit Address, 그리고 Data 수신 신호를 보낸다. 지정된 Address 의 Slave 는 Data 를 송신할 준비를 시작하면서 9 번째 bit 인 수신 확인 신호를 보낸다. 이후 Slave 는 n byte 의 Data 를 송신하며 매 byte 가 수신된 이후에 Master 는 수신 확인 bit 를 Slave 로 전송한다. 마지막 n 번째 byte 가 수신된 이후 Master 는 NACK 를 Slave 로 전송하여 수신이 완료되었음을 알린다.

데이터 전송이 끝나면 Data 송신 종료 bit 를 전송함으로써 통신을 끝낸다. Data 송신의 경우와 마찬가지로 Data 전송이 끝났음을 나타내는 종료 bit(STOP) 는 Master 에 의해 보내진다.



10 bit 주소는 아래와 같이 전송한다.

추가 정보는 http://www.byteparadigm.com/applications/introduction-to-i2c-and-spi-protocols/ 에서 확인하도록 한다.

START	1	1	1	1	0	A9	A8	Rd/ nWr	ACK	A7	A6	A5	A4	A3	A2	A1	A0	ACK	
	First address word								Sed	cond	a <mark>ddr</mark>	ess v	vord		0).	4.			


10 bits address:

A9	A8	A7	A6	A5	A4	А3	A2	A1	A0

Figure 7: I²C 10-bits addressing. A 10-bits address is split into 2 words. The first word contains a conventional code on its 5 most significant bits to mark a 10-bits address, followed by the 2 MSBs of the 10-bits address and the Rd/nWR bit. The second address word contains the 8 least significant bits of the 10-bits address. This addition ensures backward compatibility with the 7-bits addressing scheme.

10-bit I2C Addressing

10-bit addressing can be used together with 7-bit addressing since a special 7-bit address (1111 0XX) is used to signal 10-bit I2C address. When a master wants to address a slave device using 10-bit addressing, it generates a start condition, then it sends 5 bits signaling 10-bit addressing (1111 0), followed by the first two bits of the I2C address and then the standard read/write bit.



If the master will write data to the slave device it must send the remaining 8 bits of slave address as the second byte.

If the master will read data from the slave device it must send the complete 10-bit address (two bytes) as for writing, then a repeated start is sent followed by the first address byte with read/write bit set to high to signal reading. After this procedure the data can be read from the slave device.

