Xilinx FPGA, TI DSP·MCU 기반의 회로 설계 및 임베디드 전문가 과정

최준호 계획/성과 **3**주차


목차

- 내역할
- 전체 일정
- FPGA 일정
 - FPGA 다음 주 목표
- DSP 일정
 - **DSP** 다음 주 목표
- 지난 주 성과

내역할

- DSP Linux Device Driver 개발 및 각 장치 구현
- FPGA Linux Porting 및 Linux Device Driver 개발 및 장치 개발 및 PL 구현

전체 일정




*LDD : Linux Device Driver

FPGA 일정

파트 주차	03	04	05	06	07	08	09
FPGA 교재							
Linux Porting							
PL 구현							
Motor Control (PL or PS) 구현					-		
CAN, DMA 구현							-

FPGA 다음 주 목표

5월 4주차



DSP 일정

파트 주차	03	04	05	06	07	08	09
LDD					-		
DSP, DMA 구현							-

DSP 다음 주 목표

5월 4주차

22	23	24	25	26	27	28
	22	22 23	22 23 24	22 23 24 25	22 23 24 25 26	22 23 24 25 26 27

지난 주 성과

FPGA 지난, 이번 주 목표

8일

*ZYNQ 이론 완료 Overview PS 부분은 끝났고 PL 부분 공부하면 됨

*ZYNQ 펌웨어 학습

우분투 Vivado setup 끝났고 산 교재 꼼꼼히 Overview에서 공부한 내용이랑 비교해보며 공부

확실히 겹치는 게 많아서 도움이 많이 됐다고 생각

내일 학습할 부분부터 실제 예제 구현이기 때문에 시간이 많이 들 수 있다고 생각함. 실습 하면서도 아는 부분에 대해선 꼼꼼히 체크하면서 공부하는 게 필요하다고 생각. 9일

*ZYNQ 이론 완료

Overview 모두 끝냈지만 잊힐 것 같기도 하고 하여, Zybo와 이번 주 주말에 총 복습 한 번 하는 게 좋을 것 같다. 먹었다. 복습할 땐 디지털 무서로 남겨보기로 하다.

11일

*ZYNQ 펌웨어 학습 완료(~51)

Zybo와 vivado를 통해 교재에 나와 있는 대로 AND 상태일 때 LED 켜는 것을 실습해 봤다 처음 써보는 것이기도 하고 교재에 상세한 설명이 적은 부분도 있어 찾으며 하느라 애 - 먹었다.

특히 JTAG 관련 이슈 때문에 시간을 많이 뺐겼던 것 같다.


FPGA에서 사용하는 언어가 새로워서 FPGA의 앞날이 많이 어려울 수 있을 것도 같다. Verilog나 VHDL로 구현할 수 있는데, 나는 이번에 VHDL로 했지만 다음에 Verilog를 써보든가 해서 더 쉬운 언어를 쓰는 것이 좋겠다.

15일	16일	17일	18일	19일	20일	21일
Zynq 설계 기본 52~104	Custom IP 및 Timer 설계 105~156	Zynq 설계 응용 157~175	리눅스 포팅에 대한 조사 1/2	리눅스 포팅에 대한 조사 2/2	리눅스 포팅 실습 1/4	리눅스 포팅 실습 2/4


FPGA 지난 주 성과(1)


4sws, 4btn AND -> 4led







FPGA 지난 주 성과(2)





FPGA 지난 주 성과(3)





감사합니다