

# Digitaltechnik

Andrej Scheuer  
ascheuer@student.ethz.ch  
30. Dezember 2020

## Gates

### AND

$$Y = A \wedge B \quad Y = A \cdot B$$



A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

### NAND AND aus NOR





### OR

$$Y = A \vee B \quad Y = A + B$$




A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

### NOR OR aus NAND




### NOT



$$Y = \bar{A}$$



A	Y
0	1
1	0




### NOT aus NOR NOT aus NAND



## Weitere Gates


### NAND

$$C = \overline{A \wedge B}$$




### NOR

$$D = \overline{A \vee B}$$




### XOR

$$E = A \oplus B$$



### XNOR

$$F = \overline{A \oplus B}$$




A	B	C	D	E	F
0	0	1	1	0	1
0	1	1	0	1	0
1	0	1	0	1	0
1	1	0	0	0	1

$$XOR = (A \wedge \bar{B}) \vee (\bar{A} \wedge B)$$

$$XNOR = (A \wedge B) \vee (\bar{A} \wedge \bar{B})$$

### XOR aus NAND



**XOR aus NOR:** Gleiches Schema wie NAND + 1 Inverter

**XNOR aus NAND:** Gleiches Schema wie XOR aus NOR


**XNOR aus NOR:** Gleiches Schema wie XOR aus NAND

Es versteht sich natürlich, dass wenn von „Gleichem Schema wie...“ gesprochen wird, die Gates trotzdem getauscht werden müssen.

## CMOS

### NMOS


$$V_{DD} = 0.8V$$



G	Schalter	Y
0	offen	1
1	zu	0

### PMOS

$$V_{DD} = 0.8V$$




G	Schalter	Y
0	zu	1
1	offen	0

### Konstruktion von CMOS-Gates

Regeln für CMOS-Schaltungen

1. CMOS-Gates bestehen aus gleich vielen NMOS und PMOS.
2.  $m$  Eingänge:  $m$  NMOS und  $m$  PMOS.
3. **NMOS in Serie**  $\rightarrow$  **PMOS parallel**
4. **NMOS parallel**  $\rightarrow$  **PMOS Serie**

## Allg. Aufbau CMOS




Pull-up: **PMOS**  
Pull-down: **NMOS**

Pfade sind komplementär  
(Serie  $\Leftrightarrow$  Parallel)

### Umwandlung Pull-up zu Pull-down

1. Teilbereiche (Blöcke) identifizieren.
2. Schritt 1 wiederholen, bis nur noch einzelne Transistoren vorkommen.
3. Falls Pull-down:
  - Von GND aus mit äusserstem Block beginnen.
  - PMOS  $\rightarrow$  NMOS
4. Falls Pull-up:
  - Von  $V_{DD}$  aus mit äusserstem Block beginnen.
  - NMOS  $\rightarrow$  PMOS.



### Funktionsgleichung

parallel:  $\vee$  | Pull-Up:  $y = 1$  | alle I : 0  $\rightarrow$  I invert.  
Serie:  $\wedge$  | Pull-Down:  $y = 0$  | alle I : 1  $\rightarrow$  Gl. invert.

## Boolesche Algebra

### Grundregeln

### Kommutativität

$$A \wedge B = B \wedge A$$

$$A \vee B = B \vee A$$

### Assoziativität

$$A \wedge (B \wedge C) = (A \wedge B) \wedge C$$

$$A \vee (B \vee C) = (A \vee B) \vee C$$

### Distributivität

$$(A \wedge B) \vee (A \wedge C) = A \wedge (B \vee C)$$

$$(A \vee B) \wedge (A \vee C) = A \vee (B \wedge C)$$

$$\text{Nicht} \quad \bar{\bar{A}} = A$$

$$\text{Null-Th.} \quad A \vee 0 = A \quad A \wedge 0 = 0$$

$$\text{Eins-Th.} \quad A \vee 1 = 1 \quad A \wedge 1 = A$$

$$\text{Idempotenz} \quad A \vee A = A \quad A \wedge A = A$$

$$\text{V. Komp.} \quad A \vee \bar{A} = 1 \quad A \wedge \bar{A} = 0$$

$$\text{Adsorp.} \quad A \vee (\bar{A} \wedge B) = A \vee B$$

$$A \wedge (\bar{A} \vee B) = A \wedge B$$

$$\text{Adsorp.} \quad A \vee (A \wedge B) = A$$

$$A \wedge (A \vee B) = A$$

$$\text{Nachbar.G.} \quad (A \wedge B) \vee (\bar{A} \wedge B) = B$$

$$(A \vee B) \wedge (\bar{A} \vee B) = B$$

### De Morgan

$$1. \text{ Regel} \quad \overline{A \wedge B} = \bar{A} \vee \bar{B}$$

$$2. \text{ Regel} \quad \overline{A \vee B} = \bar{A} \wedge \bar{B}$$

Regeln gelten auch für  $n$  verknüpfte Terme.

### Normalformen

Minterm	Maxterm
AND-Ausdruck	OR-Ausdruck
Output: 1	Output: 0
$n$ Schaltvar. $\rightarrow 2^n$ mögl. Minterme.	$n$ Schaltvar. $\rightarrow 2^n$ mögl. Maxterme.
nicht-invertierte Var: 1	nicht-invertierte Var: 0
invertierte Var: 0	invertierte Var: 0

**Kanonisch Normalform:** Alle Terme einer Schaltfunktion; nicht vereinfacht oder gekürzt.

### Disjunktive Normalform

1. Identifiziere WT-Zeilen mit Output 1
2. **Minterme** für diese Zeilen aufstellen
3. Minterme mit **OR** verknüpfen

### Konjunktive Normalform

1. Identifiziere WT-Zeilen mit Output 0
2. **Maxterme** für diese Zeilen aufstellen
3. Maxterme mit **AND** verknüpfen

A	B	Y	Minterme	Maxterme
0	0	1	$A \wedge \bar{B}$	
0	1	0		$A \vee \bar{B}$
1	0	0		$\bar{A} \vee B$
1	1	1	$A \wedge B$	

$$\text{DNF} \quad Y = (\bar{A} \wedge \bar{B}) \vee (A \wedge B) \quad 1 \text{ Mint. erf.} \rightarrow 1$$


$$\text{KNF} \quad Y = (A \vee \bar{B}) \wedge (\bar{A} \vee B) \quad 1 \text{ Maxt. erf.} \rightarrow 0$$

### NAND/NOR Schaltungen

Schaltung nur aus:

- NAND: DNF  $\rightarrow 2 \times$  Negieren  $\rightarrow 1 \times$  De Morgan
  - NOR: KNF  $\rightarrow 2 \times$  Negieren  $\rightarrow 1 \times$  De Morgan
- oder: auf jeden Term der DNF De Morgan anwenden.



Karnaugh Diagramme (KVD)



Hat das Karnaugh Diagramm 5 Dimensionen, wird die 5te Dimension auf zwei Tabellen aufgeteilt.

Don't-Care-Zustände  $X \in \{0, 1\}$  Redundante, überflüssige oder unmögliche Kombinationen der Eingangsvariablen werden mit einem  $X$  markiert.

Schema zum Ausfüllen



Päckchen

- Päckchen immer rechteckig (Ausnahme: über Ecken).
- Umfassen möglichst grosse Zweierpotenz.
- Dürfen über Ecken und Grenzen hinausgehen und sich überlappen.

DNF KNF

1. KVD ausfüllen.

2. Päckchen mit 1 uo X.

3. Vereinfachte Minterme aufstellen.

4. Minterme mit OR verbinden.
1. KVD ausfüllen.


2. Päckchen mit 0 uo X.

3. Vereinfachte Maxterme aufstellen.

4. Maxterme mit AND verbinden.

Hazard

Kurzzeitige, unerwünschte Änderung der Signalwerte, die durch Zeitverzögerung der Gatter entstehen.



Statische Hazards Stellen im KVD, an denen sich Päckchen orthogonal berühren, aber nicht überlappen.  
Lösung Berührende Päckchen mit zusätzlichen (möglichst grossen) Päckchen verbinden.

Zahlensysteme

D zu berechnende positive Zahl  
R Basis/Radix von D  
b<sub>i</sub> Koeffizient

$$D = \sum_{i=0}^{\infty} b_i \cdot R^i$$

Darstellung D in Basis R: ... b<sub>2</sub>b<sub>1</sub>b<sub>0</sub>.b<sub>-1</sub>b<sub>-2</sub>...

Dezimal	10	b <sub>i</sub> ∈ {0, 1, ..., 9}
Dual/Binär	2	b <sub>i</sub> ∈ {0, 1}
Oktal	8	b <sub>i</sub> ∈ {0, 1, ..., 7}
Hexa	16	b <sub>i</sub> ∈ {0, 1, ..., 9, A, B, C, D, E, F}

Umwandlung Zahlensysteme

1. Ganzzahlige Division mit R:  $D/R = Q_0 + r_0$ .
2.  $Q_i/R = Q_{i+1} + r_{i+1}$   
bis  $Q_i = 0$ .
3. Erste Operation gibt MSB, letzte Operation gibt LSB (aka. unten nach oben lesen.)

Für 1 > D ≥ 0

$$D \cdot R = P_0 \quad K_{-1} = \text{floor}(P_0) \quad a_{-1} = P_0 - K_{-1}$$
$$a_{-1} \cdot R = P_{-1} \dots$$

K<sub>i</sub>: Koeffizienten für Zahlensystem. Erste Operation gibt MSB, letzte Operation gibt LSB (aka von oben nach unten lesen).

Binär zu Dezimal

2 <sup>7</sup>	2 <sup>6</sup>	2 <sup>5</sup>	2 <sup>4</sup>	2 <sup>3</sup>	2 <sup>2</sup>	2 <sup>1</sup>	2 <sup>0</sup>
128	64	32	16	8	4	2	1

2 <sup>-1</sup>	2 <sup>-2</sup>	2 <sup>-3</sup>	2 <sup>-4</sup>
0.5	0.25	0.125	0.0625

Binär zu Hex

0000	0	0100	4	1000	8	1100	C
0001	1	0101	5	1001	9	1101	D
0010	2	0110	6	1010	A	1110	E
0011	3	0111	7	1011	B	1111	F

Zweierkomplement

Sign Bit  
0: positiv 1: negativ

Konstruktion

1. Zahl |Z| in Binär B umwandeln.
2. B bitweise invertieren
3. 1 zu LSB addieren (! Übertrag)
4. Sign Bit hinzufügen (zuvorderst).

Ist die Blocklänge länger als Zahl, vorangehende 0(-en) miteinbeziehen.

2<sup>er</sup> Komplement zu Dezimal

$$D_{(10)} = -b_{n-1} \cdot 2^{n-1} + \sum_{i=0}^{n-2} b_i \cdot 2^i$$

Wertebereich 2<sup>er</sup>-Komp.  $[-2^{n-1}, 2^{n-1} - 1]$

mQn

$$D_{(10)} = -b_m \cdot 2^m + \sum_{i=0}^{m-1} b_i \cdot 2^i + \sum_{i=1}^n b_i \cdot 2^{-i}$$

m: Vorkommasbits, n: Nachkommabits  
Sign-Bit muss nur einmal vor dem m codiert werden.

Binäre Rechenoperationen

Addition

Bitweise Addition der Binärzahlen. Leere Slots werden mit 0 aufgefüllt.

Subtraktion

Addition via 2<sup>er</sup> Komp. Übertrag von MSB ignorieren.

Multiplikation

1. Bitweise Multiplikation des Multiplikanden a mit b<sub>i</sub> des Multiplikators.
2. Sukzessive Multiplikationen werden um ein Bit (0) nach links verschoben.
3. Anzahl Nachkommabits ergibt sich aus der Summe der Anzahl Nachk.bits der Operatoren.

$$\begin{array}{r} b_0 \cdot a \\ + b_1 \cdot a \cdot 0 \\ + b_2 \cdot a \cdot 0 \cdot 0 \\ + b_3 \cdot a \cdot 0 \cdot 0 \cdot 0 \\ \hline = \text{Sum} \end{array}$$

Division

1. Identifiziere Teil des Divident > Divisor (Unterblock). Für jede Stelle, sodass Divident < Divisor, 0 in Quotient.
2. Unterblock – Divisor, 1 an Quotient anhängen, Rest behalten.
3. An das Resultat der Subtraktion Bits des Dividenten anhängen. Wiederholen bis Subtraktion 0 ergibt.

$$\begin{array}{r} 11100 : 0111 = 0100 \\ \underline{1\%111} \phantom{0000} \\ 11\%111 \phantom{0000} \\ \underline{11\%111} \phantom{0000} \\ 0000\%111 \phantom{0000} \\ \underline{00000\%111} \phantom{0000} \\ 000000 \end{array}$$

Parity-Bits

Hilft Bit-Fehler zu finden.  
Bitsequenz wird in 4 Bits unterteilt. Pro Nibble wird ein Parity-Bit angefügt. Nach 4 Blöcken folgt ein Prüfwort.

Parity-Bit	Anz. 1	PB	Nibble + PB
Even P <sub>E</sub>	ungerade	1	gerade
	gerade	0	
Odd P <sub>O</sub>	ungerade	0	ungerade
	gerade	1	

01010 11011 10111 00101 00011

Korrekt P<sub>E</sub> Fehler P<sub>E</sub>



Latches und FlipFlops

Kombinatorische Schaltung  
Output hängt von Inputs und Verknüpfungen ab.

Sequentielle Schaltung  
Enthält Rückkopplungen, Outputs hängen von vorherigen Werten ab.

Latch (Takt)zustandgesteuerte Schaltung → Änderungen am Eingang können während der ganzen aktiven Taktphase den Output beeinflussen.

FlipFlops Taktflankengesteuerte Schaltung → Input zum Zeitpunkt der Taktwechsels wird wirksam.

Latches

Alle taktzustandgesteuerte Schalt. sind gegenüber Störimpulsen empfindlich. (T = 1 übernimmt jede Änderung)

SR-Latch

S S Q

R R Q

S → setzt Q auf 1

R → setzt Q auf 0

$$Q_{n+1} = S \vee (Q_n \wedge \bar{R})$$

Fall	S	R	Q <sub>n+1</sub>	
1	0	0	Q <sub>n</sub>	speichern
2	0	1	0	zurücksetzen
3	1	0	1	setzen
4	1	1	-	unzulässig

SRT-Latch

S S Q

T T Q

S<sub>int</sub> S

T<sub>int</sub> R

0 → 0

1 → S

0 → 0

1 → R

→ Datenspeicherung

→ Normales SR-Latch

Änderungen werden nur übernommen, wenn T/CLK aktiv ist.

D-Latch

D D Q

T T Q

D-Latch transparent

letzter Zustand gespeichert

T Q<sub>n+1</sub>



0 Q<sub>n</sub> → alter Ausgang gespeichert

1 D → Input übernommen

Bauelement, das Daten für die Periodendauer eines Taktes speichern kann.

$$Q_{n+1} = (Q_n \wedge \bar{T}) \vee (D \wedge T)$$

## FlipFlops




Input beim Übergang von 0 → 1 von CLK wirksam.

Input beim Übergang von 1 → 0 von CLK wirksam.




Positive/steigende Taktflanke



Negative/fallende Taktflanke


## D-FlipFlop



$$Q_{n+1} = D \quad \text{wenn CLK } 0 \rightarrow 1$$


Master low-active CLK = 0  
Slave high-active CLK = 1

## SR-FlipFlop



$$Q_{n+1} = S \vee (\bar{R} \wedge Q_n) \quad \text{wenn CLK } 0 \rightarrow 1$$

## JK-FlipFlop




$$Q_{n+1} = (J \wedge \bar{Q}_n) \vee (\bar{K} \wedge Q_n) \quad \text{wenn CLK } 0 \rightarrow 1$$

Fall	J	K	$Q_{1n+1}$	$Q_{2n+1}$	
1	0	0	$Q_{1n}$	$Q_{2n}$	speichern
2	0	1	0	1	zurücksetzen
3	1	0	1	0	setzen
4	1	1	$\bar{Q}_{1n}$	$\bar{Q}_{2n}$	wechseln

Bei J = K = 1 wechselt Output. (toggle)


## T-FlipFlop

**V1** Ausgang wechselt bei jeder aktiven Taktflanke.




$$Q_{n+1} = \bar{Q}_n \quad \text{wenn CLK } 0 \rightarrow 1$$

**V2** Ausgang wechselt bei aktiver Taktflanke nur wenn T = 1.




$$Q_{n+1} = \bar{Q}_n \quad \text{wenn CLK } 0 \rightarrow 1 \wedge T = 1$$


## BS V1



## BS V1




## BS V2




## D-FlipFlop in CMOS-Technik

### Transmission Gates




IN	T	Widerstand	OUT
0	0	hochohm.	-
0	1	niederohm.	0
1	0	hochohm.	-
1	1	niederohm.	1

TG sperrt wenn Widerstand hochohmig ist. (T = 0)



CLK 0 Input ins erste Latch übertragen  
CLK 1 Latch verriegelt, Wert im Kreis gefangen



## D-FlipFlop ↔ JK-FlipFlop

1. JK-FF kann immer durch D-FF ersetzt werden.

$$D\text{-FF: } D_n = (J \wedge \bar{Q}_n) \vee (\bar{K} \wedge Q_n) \quad \text{JK-FF}$$


2. Ein D-FF kann nur durch JK-FF ersetzt werden wenn:  
a) Schaltung eine Rückkopplung enthält.  
b) Input D als  $(F_1 \wedge \bar{Q}_n) \vee (F_2 \wedge Q_n)$  geschrieben werden kann.

### Gleichung für D-FF → JK-FF

- Wahrheitstabelle mit Einängen und Rückkopplung.
- Wahrheitstabelle in  $Q_n$  und  $\bar{Q}_n$ .
- Separat Päckchen in  $Q_n$  und  $\bar{Q}_n$  machen.
- Päckchen mit OR verbinden. Ggf.  $Q_n$  und  $\bar{Q}_n$  ausklammern.

Q <sub>n</sub> , A	BC	00	01	11	10
00					
01					
11					
01					

## Asynchroner Set/Reset Input



Können gespeicherte Zustände asynchron zu CLK überschreiben.

## Verzögerungszeiten

$t_s$  Setup-Zeit Solange muss Signal vor aktiver Taktflanke stabil anliegen.  
 $t_h$  Hold-Zeit Solange muss Signal nach aktiver Taktflanke stabil anliegen.  
 $t_{pd}$  Verzögerungszeit Durchlaufzeit


$$T_{min} \geq t_{pd1} + t_{pd,ks} + t_{s2} \quad f_{max} = \frac{1}{T_{min}}$$

$t_h$  kann bei der Berechnung von  $f_{max}$  vernachlässigt werden.

Es wird der längste Pfad zwischen zwei FlipFlops betrachtet.

**Fehlfunktionen beim Wechsel des Eingangssignals**  
vor längerster Pfad zw. FF  
nach kürzester

## Zwischenspeicher-FF



FlipFlop, dass Input bei steigender Taktflanke übernimmt und bei der nächsten fallenden Taktflanke ausgibt. (oder umgekehrte Flanken)

- ⌋ Ausgabe bei fallender Flanke
- ⌋ Ausgabe bei steigender Flanke

## Frequenzteiler und Zähler



Kaskadieren von T-FlipFlops führt zu einer Frequenzreduktion von CLK um Faktor 2. Kann als Bitzähler verwendet werden (ohne CLK). MSB ist längste Frequenz.  
 $n_{T,ff} \rightarrow 0 \dots (2^n - 1) \quad f_R = \frac{f_C}{2^n}$

## Automaten


Ein System, das auf seine Eingänge reagiert und einen Ausgang produziert, der vom Eingangssignal und momentanen Zustand abhängt.  
Bei synchronen Automaten besitzen alle Speicherelemente (FlipFlops) den gleichen Takteingang.

## Formale Beschreibung


$X = (x_1, \dots, x_e)$  Eingangsalphabet mit  $e$  Eingängen  
 $Y = (y_1, \dots, y_b)$  Ausgangsalphabet mit  $b$  Ausgängen  
 $Z = (z_1, \dots, z_m)$  Zustandsmenge mit  $m$  internen Zuständen  
 $Z_0 \in Z$  Anfangszustand  
 $f_{e1} : (X_n, Z_n) \rightarrow Z_{n+1}$  Übergangsfunktion  
 $f_{e2} : (X_n, Z_n) \rightarrow Y_n$  Ausgangsfunktion

## Automatentypen

### Mealy-Automat



### Zustandsdiagramm




### Moore-Automat

Ausgänge nur von inneren Zuständen abhängig (keine Verbindung zwischen Input und Output).

$$Y_n = f_{e2}(Z_n)$$


### Zustandsdiagramm



### Medwedjew-Automat

Ausgänge entsprechen inneren Zuständen.  
 $Y_n = Z_n$

### Zustandsdiagramm



### Nachtrag Zustandsdiagramm

**Knoten** interne Zustände  
**Kanten** Übergänge zwischen Zuständen

**Wichtig** Von jedem Knoten aus muss es für jeden Eingang eine Kante geben, diese können aber zusammengefasst werden.

Zustandsfolgetabelle

Auflistung aller möglichen Kombinationen der aktuellen inneren Zuständen sowie den Eingängen mit den dazugehörigen Folgezuständen und Ausgängen.

$x_1 \dots x_e \mid z_{1n} \dots z_{mn} \mid z_{1(n+1)} \dots z_{m(n+1)} \mid y_1 \dots y_b$   
 $e + 2m + b$  Spalten  
 $2^{e+m}$  Zeilen

**Wichtig:** für  $e, m, b$  Anzahl Bits verwenden, nicht Anzahl Zustände.

Entwurf eines Automaten

- 1. Auftrag lesen und analysieren → Automatentyp bestimmen.
- 2. Zustandsmenge bestimmen → Anzahl erforderlich D-FlipFlops  $\lceil \log_2(\text{Anzahl Zustände}) \rceil$ .
- 3. Eingangs- und Ausgangsvariablen definieren, Kodierung.
- 4. Darstellung der Zustandsfolge in einem Zustandsdiagramm.
- 5. Zustandsfolgetabelle aufstellen.
- 6. Minimierte Ausgangs- und Übergangsfunktion bestimmen mit KV-Diagrammen bestimmen.
- 7. Unbenutzte Zustände überprüfen.
- 8. Schaltplan anhand Schaltfunktion konstruieren.

Umwandlung Mealy ⇔ Moore

Moore → Mealy

- 1. Ausgänge von Folgezuständen auf Kanten schreiben.
- 2. Ausgänge bei Zuständen entfernen.

Mealy → Moore

- 1. Ausgänge in Knoten schreiben, an denen Kante endet.
  - 2. Knoten mit mehr als einem Ausgang multiplizieren → neu kodieren.
  - 3. Eingehende Kanten entsprechend der Ausgänge auf neue Knoten umhängen.
  - 4. Ausgehende Kanten für alle neue Knoten kopieren.
- Diese Umwandlung ist immer möglich, aber meistens werden mehr Zustände benötigt.
- Wichtig:** Das Zeitverhalten der Ausgänge verändert sich bei der Umwandlung.

Mealy	Eingangsveränderungen beeinflussen den Ausgang sofort.
Moore	Eingangsveränderungen haben erst bei Taktflanke Einfluss (weniger Störungsanfällig)

Asynchrönzähler

Dualzähler	Kaskadierung von T-FlipFlops
Vorwärtszähler	negativ flankengesteuerte Flip-Flops
Rückwärtszähler	$\overline{Q_i}$ benutzen oder positive flankengesteuerte FlipFlops.

- Anzahl Bits = Anzahl T-FlipFlop
- LSB nach 1. FlipFlop, MSB ganz rechts

Probleme von Asynchrönzählern

- Verzögerungen der Zustandsänderungen kumulieren sich entlang der Schaltung.
  - Zeitverzögerung ist bei jedem Zustand anders.
- Damit jeder mögliche Zustand bei  $n$  FlipFlops (kurz) auftritt:

$$f_{max} = \frac{1}{\sum_{i=1}^n t_{pd,i}}$$

Modulo-n Zähler

Zählt bis zu einem bestimmten Zustand und springt dann auf einen definierten Zustand zurück. Es werden  $n$  Zustände durchlaufen.  
Kombinatorische Schaltung (AND-Gates) registrieren den Endzustand und setzen den definierten Zustand mittels der asynchronen Set- und Reset-Eingänge.

Def. Z (Bit)	0	R	
	1	S	mit komb. Schalt. verbinden

Anderer asynchroner Eingang an GND.

Synchrönzähler

Alle FlipFlops haben das selbe Taktsignal.  
Meistens **Medwedjew**-Automaten.


Entwurf

- 1. Zustandsgraph zeichnen.
- 2. Folgezustandstabelle aufstellen.
- 3. Für alle Folgezustände KV-Diagramme erstellen → Gleichung Folgezustand.
- 4. Zeichnen (Ausgänge = interne Zustände)

Vorwärts-Rückwärtszähler

Zusätzlicher Eingang bestimmt Zählrichtung → wie Synchrönzähler entwerfen.

Alternative



D-FlipFlops mit Addierer kombinieren.

X	$B_3B_2B_1B_0$		
0	0001	→	+1
1	1111	→	-1 addiert

Schieberegister

SRAM

Einzelne Speicherzelle


**Wortleitung:** Anwählen Speicherzelle  
**Bitleitung:** Speichereinhalt lesen oder setzen

Bit	$\overline{\text{Bit}}$	
1	0	1 schreiben
0	1	0 schreiben
1	1	lesen


Wortleitung bei allen 1.

- Gespeicherte Wert steht immer auf linker Seite (Bit)
- Beim Lesen gibt Bit den Wert zurück;  $\overline{\text{Bit}}$  den Invertierten.
- Beim Schreiben muss Bit auf den gewünschten Wert und  $\overline{\text{Bit}}$  auf den Invertierten gesetzt werden.

Lesen



1 Schreiben



0 Schreiben Gleich wie Schreiben einer 1, aber Bit = 0.


DRAM

Einzelne Speicherzelle

**Wortleitung:** Anwählen Speicherzelle  
**Bitleitung:** Speichereinhalt lesen oder setzen  
**Schreiben:** Bitleitung wird auf gewünschten Wert gesetzt → Kondensator: lädt, entlädt oder bleibt gleich.  
**Lesen:** Parasitäre Kapazität wird ausgenutzt, um aus Veränderung von  $V_{out}$  gespeicherten Wert zu ermitteln.

ROM

Read-Only-Memory wird zur Herstellungszeit als 0 oder 1 programmiert.



Diverses

Physikalische Zuordnung logischer Zustände

0	Low 0 V	Ground
1	High 0.8 V	VDD

- Toleranzen:
- GND: 0 V ... 0.15 V
  - VDD 0.7 V ... 0.9 V

Schaltelemente

Multiplexer Demultiplexer

**Multiplexer:** Sendet eines von  $2^n$  Eingangssignalen an den Ausgang. Hat  $n$  Auswahlbits.

**Demultiplexer:** Sendet 1 Eingangssignal an einen von  $2^n$  Ausgängen.  $n$  Auswahlbits.

Halbaddierer

Addiert 2 Binärzahlen  $A$  und  $B$ . Produziert Summe und Carry-Out.

$$\text{SUM} = A \oplus B \quad \text{CO} = A \wedge B$$

Volladdierer

Nimmt einen zusätzlichen Input  $CI$  entgegen.

$$\text{SUM} = (A \oplus B) \oplus CI \quad \text{CO} = (A \wedge B) \vee (S_{AB} \wedge CI)$$

Serienaddierer

Addition einer Stelle pro Taktschritt.

Paralleladdierer (Normalform)

Addition aller Stellen pro Taktschritt.

<b>Vorteile</b>	<b>Nachteile</b>
<ul style="list-style-type: none"><li>• Maximal 3 Grundgatter zwischen Input und Output.</li><li>• Laufzeit ist unabhängig von Stellenzahl der Summanden.</li></ul>	Bei Addition von $n$ -stelligen Summanden müssen $\sim n \cdot 2^{2n-1}$ Min-/Maxterme verknüpft werden.

→ Schnell aber Schaltungsaufwendig

Ripple-Carry Addierer (Paralleladdierer)

- Vorteile**

  - Durch Kaskadierung einfach skalierbar.
  - Schaltungsaufwand linear zur Stellenzahl.
- Nachteile**

  - SUM und CO für die *i*-te Stelle können erst nach der Berechnung der (*i* – 1)-ten Stelle gebildet werden.
  - Addierzeit linear zu Stellenzahl

Langsamer als Normalformaddierer aber einfacher zu realisieren.

Carry-Look-Ahead Addierer (Paralleladdierer)

Kombination der Vorteile des Normalform- und Ripple-Carry-Addierer → schnelle Schaltung mit begrenztem Aufwand.

**Praktische Realisierung** Addierer werden kaskadiert, Berechnung der Überträge erfolgt parallel zur Summenbildung.  
Berechnungsaufwand ist linear zur Stellenzahl, Laufzeit bleibt konstant.

Booth-Algorithmus

Dient der Multiplikation von Binärzahlen (*A* & *B*).  
Berechnung über Zwischenprodukte *P<sub>i</sub>*.  
Division durch 2 bedeutet: Verschiebung des Kommas nach links (shift), mit Vorzeichenverdoppelung falls nötig.


<i>a<sub>i</sub></i>	<i>a<sub>i-1</sub></i>	Operation
0	0	<i>P<sub>i</sub></i> = <i>P<sub>i-1</sub></i> / 2
0	1	<i>P<sub>i</sub></i> = ( <i>P<sub>i-1</sub></i> + <i>B</i> ) / 2
1	0	<i>P<sub>i</sub></i> = ( <i>P<sub>i-1</sub></i> – <i>B</i> ) / 2
1	1	<i>P<sub>i</sub></i> = <i>P<sub>i-1</sub></i> / 2

Anfangswerte: *P*<sub>–1</sub> = 0, *a*<sub>–1</sub> = 0  
Beim letzten Schritt entfällt die Division durch 2.

Zahlencodes

Binär	BCD	Excess-3	Aiken	4-2-2-1	Gray	O'Brien
0000	0	0	0	0		
0001	1	1	1	1	1	
0010	2		2	2	3	0
0011	3	0	3	3	2	
0100	4	1	4		7	4
0101	5	2			6	3
0110	6	3		4	4	1
0111	7	4		5	5	2
1000	8	5				
1001	9	6				
1010		7				9
1011		8	5			
1100		9	6	6	8	5
1101			7	7	9	6
1110			8	8		7
1111			9	9		8

Gate Varianten



Zehnerpotenzen

Potenz	Präfix	Symbol
10 <sup>–15</sup>	Femto	f
10 <sup>–12</sup>	Piko	p
10 <sup>–9</sup>	Nano	n
10 <sup>–6</sup>	Mikro	μ
10 <sup>–3</sup>	Milli	m
10 <sup>–2</sup>	Zenti	c
10 <sup>–1</sup>	Dezi	d
10 <sup>1</sup>	Deka	da
10 <sup>2</sup>	Hekto	h
10 <sup>3</sup>	Kilo	k
10 <sup>6</sup>	Mega	M
10 <sup>9</sup>	Giga	G
10 <sup>12</sup>	Tera	T
10 <sup>15</sup>	Peta	P