
# Digitaltechnik

Andrej Scheuer ascheuer@student.ethz.ch 2. Dezember 2020


# Gates


# AND




Α	В	Y
0	0	0
0	1	0
1	0	0
1	1	1

# AND aus NOR







## OR




A	В	Y
0	0	0
0	1	1
1	0	1
1	1	1


## OR aus NAND













# Weitere Gates



		gnen C	NOR	XOR	F F
A	В	C	D	E	F
0	0	1	1	0	1
0	1	1	0	1	0
1	0	1	0	1	0
1	1	0	0	0	1

$$XOR = (A \wedge \overline{B}) \vee (\overline{A} \wedge B)$$
$$XNOR = (A \wedge B) \vee (\overline{A \wedge B})$$

## XOR aus NAND ---



XOR aus NOR: Gleiches Schema wie NAND + 1 Inverter


XNOR aus NAND: Gleiches Schema wie XOR aus NOR


XNOR aus NOR: Gleiches Schema wie XOR $aus\ NAND$ 

Es versteht sich natürlich, dass wenn von "Gleichem Schema wie…" gesprochen wird, die

# CMOS

NMOS -**PMOS** 





G	Schalter	Y	G	Schalt
0	offen	1	0	zu
1	zu	0	1	offen

# Konstruktion von CMOS-Gates

Regeln für CMOS-Schaltungen


- 1. CMOS-Gates bestehen aus gleich vielen NMOS und PMOS.
- 2. m Eingänge: m NMOS und m PMOS.
- 3. NMOS in Serie  $\rightarrow$  PMOS parallel
- 4. NMOS parallel  $\rightarrow$  PMOS Serie

# Allg. Aufbau CMOS



# Umwandlung Pull-up zu Pull-down -

- 1. Teilbereiche (Blöcke) identifizieren.
- 2. Schritt 1 wiederholen, bis nur noch einzelne Transistoren vorkommen.
- 3. Falls Pull-down:
  - Von GND aus mit äusserstem Block beginnen.
  - $PMOS \rightarrow NMOS$
- 4. Falls Pull-up: • Von  $V_{DD}$  aus mit äusserstem Block beginnen.
  - NMOS  $\rightarrow$  PMOS.



## Funktionsgleichung -

parallel: $\vee$	Pull-Up: $y = 1$	alle $I: 0 \to I$ invert.
Serie: ∧	Pull-Down: $y = 0$	alle I : 1 $\rightarrow$ Gl. invert

# **Boolsche Algebra**

## Grundregeln

Kommutativität –

$$A \wedge B = B \wedge A$$
$$A \vee B = B \vee A$$

# Assoziativität

$$A \wedge (B \wedge C) = (A \wedge B) \wedge C$$
$$A \vee (B \vee C) = (A \vee B) \vee C$$

# Distributivität -

$$(A \land B) \lor (A \land C) = A \land (B \lor C)$$
$$(A \lor B) \land (A \lor C) = A \lor (B \land C)$$

Nicht	$\overline{\overline{A}} = A$		
Null-Th.	$A\vee 0=A$	$A \wedge 0 = 0$	
Eins-Th.	$A\vee 1=1$	$A \wedge 1 = A$	
Idempotenz	$A \lor A = A$	$A \wedge A = A$	
V. Komp.	$A \vee \overline{A} = 1$	$A \wedge \overline{A} = 0$	
Adsorp.	$A \vee (\overline{A} \wedge B) = A \vee B$		
	$A \wedge (\overline{A} \vee B)$	$=A\wedge B$	
Adsorp.	$A \lor (A \land B)$	=A	
	$A \wedge (A \vee B)$	= A	
Nachbar.G.	$(A \wedge B) \vee (\overline{A})$	$\overline{A} \wedge B) = B$	
	$(A \lor B) \land (\overline{A})$	$\bar{A} \vee B) = B$	

# De Morgan

- 1. Regel  $\overline{A \wedge B} = \overline{A} \vee \overline{B}$
- 2. Regel  $\overline{A \vee B} = \overline{A} \wedge \overline{B}$

Regel<br/>n gelten auch für n verknüpfte Terme.

# Normalformen

Minterm	Maxterm
AND-Ausdruck	OR-Ausdruck
Output: 1	Output: 0
$n$ Schaltvar. $\rightarrow 2^n$ mögl. Minterme.	$n$ Schaltvar. $\rightarrow 2^n$ mögl. Maxterme.
nicht-invertierte Var: 1	nicht-invertierte Var: 0
invertierte Var: 0	invertierte Var: 0

# Disjunktive Normalform -

- 1. Identifiziere WT-Zeilen mit Output 1
- 2. Minterme für diese Zeilen aufstellen
- 3. Minterme mit  $\mathbf{OR}$  verknüpfen

## Konjunktive Normalform -

- 1. Identifiziere WT-Zeilen mit Output 0
- 2. Maxterme für diese Zeilen aufstellen
- 3. Maxterme mit AND verknüpfen

A	В	Y	Minterme	Maxterme
0	0	1	$\overline{A} \wedge \overline{B}$	
0	1	0		$A \vee \overline{B}$
1	0	0		$\overline{A} \vee B$
1	1	1	$A \wedge B$	

$$\mathbf{DNF} \hspace{0.5cm} Y = (\overline{A} \wedge \overline{B}) \vee (A \wedge B) \hspace{0.5cm} 1 \hspace{0.5cm} \mathrm{Mint.} \hspace{0.5cm} \mathrm{erf.} \hspace{0.5cm} \rightarrow \hspace{0.5cm} 1$$


# **KNF** $Y = (A \vee \overline{B}) \wedge (\overline{A} \vee B)$ 1 Maxt. erf. $\rightarrow$ 0

## NAND/NOR Schaltungen -----

Schaltung nur aus:

- NOR: KNF  $\rightarrow$  2× Negieren  $\rightarrow$  1× De Morgan
- NAND: DNF  $\rightarrow$  2× Negieren  $\rightarrow$  1× De Morgan

# Karnaugh Diagramme (KVD)



AB	00	01	11	10
00	0	1	X	
01				
11				
01				
			•	

Hat das Karnaugh Diagramm 5 Dimensionen, wird die 5te Dimension auf zwei Tabellen aufgeteilt.

Don't-Care-Zustände  $X \in \{0,1\}$  Redundante, überflüssige oder unmögliche Kombinationen der Eingangsvariablen werden mit einem  $\boldsymbol{X}$  markiert.

# Päckchen

- Päckchen immer rechteckig (Ausnahme: über Ecken).
- Umfassen möglichst grosse Zweierpotenz.
- Dürfen über Ecken und Grenzen hinausgehen und sich überlappen.

- KVD ausfüllen.
- 2. Päckchen mit 1 uo X.
- 3. Vereinfachte Minterme 3. Vereinfachte Maxterme aufstellen.
- 4. Minterme mit OR ver- 4. Maxterme mit AND binden.

# KNF ----


1. KVD ausfüllen.

aufstellen.

- Päckchen mit 0 uo X.
- verbinden.

# Hazard

Kurzzeitige, unerwünschte Änderung der Signalwerte, die durch Zeitverzögerung der Gatter entstehen.



Statische Hazards Stellen im KVD, an denen sich Päckchen orthogonal berühren, aber nicht überlappen.

Lösung Berührende Päckchen mit zusätzlichen (möglichst grossen) Päckchen verbinden.

# Zahlensysteme

- zu berechnende positive Zahl
- Basis/Radix von D
- Koeffizient

Darstellung D in Basis  $R: \ldots b_2b_1b_0.b_{-1}b_{-2}\ldots R$ 

 $b_i \in \{0, 1, \dots, 9\}$ Dezimal  $b_i \in \{0, 1\}$ Dual/Binär 2 Oktal  $b_i \in \{0, 1, \dots, 7\}$ Hexa.  $b_i \in \{0, 1, \dots, 9, A, B, C, D, E, F\}$ 

# **Umwandlung Zahlensysteme**

- 1. Ganzzahlige Division mit R:  $D/R = Q_0 + r_0$ .
  - $Q_i/R = Q_{i+1} + r_{i+1}$

bis  $Q_i = 0$ .

3. Erste Operation gibt MSB, letze Operation gibt LSB (aka. unten nach oben lesen.)

# Für $1>D\geq 0$ \_\_\_\_\_\_

$$D \cdot R = P_0 \quad K_{-1} = \text{floor}(P_0) \quad a_{-1} = P_0 - K_{-1}$$
  
 $a_{-1} \cdot R = P_{-1} \dots$ 

 $K_i$ : Koeffizienten für Zahlensystem. Erste Operation gibt MSB, letze Operation gibt LSB (aka von oben nach un-

## Bvte ---

# Binär zu Hex -----

0000	0	0100	4	1000	8	1100	C
0001	1	0101	5	1001	9	1100 1101 1110 1111	D
0010	2	0110	6	1010	A	1110	E
0011	3	0111	7	1011	B	1111	F

## Zweierkomplement

Sign Bit 0: positiv 1: negativ

## Konstruktion -

miteinbeziehen.

- 1. Zahl |Z| in Binär B umwandeln.
- 2. B bitweise invertieren
- 3. 1 zu LSB addieren (! Übertrag)
- 4. Sign Bit hinzufügen (zuvorderst).

Ist die Blocklänge länger als Zahl, vorangehende 0(-en)

# 2<sup>er</sup>Komplement zu Dezimal -----

$$D_{(10)} = -b_{n-1} \cdot 2^{n-1} + \sum_{i=0}^{n-2} b_i \cdot 2^i$$

Wertebereich 2er-Komp.  $\left\lceil -2^{n-1}, 2^{n-1} - 1 \right\rceil$ 

# mQn

$$D_{(10)} = -b_m \cdot 2^m + \sum_{i=0}^{m-1} b_i \cdot 2^i + \sum_{i=1}^n b_i \cdot 2^{-i}$$

m: Vorkommabits, n: Nachkommabits

Sign-Bit muss nur einmal vor dem m codiert werden.

# Binäre Rechenoperationen

## Addition ----

Bitweise Addition der Binärzahlen. Leere Slots werden mit 0 aufgefüllt.

# Subtraktion ----

Addition via 2<sup>er</sup>Komp. Übertrag von MSB ignorieren.

 $+b_1 \cdot a \ 0$ 

 $+b_2 \cdot a \ 0 \ 0$ 

# Multiplikation ---

- · Bitweise Multiplikation des Multiplikanden a mit  $b_i$  des Multiplika-
- Sukzessive Multiplikationen werden um ein Bit (0) nach links verschoben.
- Anzahl Nachkommabits ergibt  $+b_3 \cdot a \ 0 \ 0 \ 0$ sich aus der Summe der Anzahl Nachk.bits der Operatoren.

#### Division -

- 1. Identifiziere Teil des Divident > Divisor (Unterblock). Für jede Stelle, sodass Divident < Divisor, 0 in Quo-
- 2. Unterblock Divisor, 1 an Quotient anhängen, Rest
- 3. An das Resultat der Subtraktion Bits des Dividenten anhängen. Wiederholen bis Subtraktion 0 ergibt.

# Parity-Bits

Hilft Bit-Fehler zu finden.

Bitsequenz wird in 4 Bits unterteilt. Pro Nibble wird ein Parity-Bit angefügt. Nach 4 Blöcken folgt ein Prüfwort.

Parity-Bit	Anz. 1	PB	Nibble + PB
Even $P_E$	ungerade	1	gerade
Even r <sub>E</sub>	gerade	0	gerade
Odd $P_O$	ungerade	0	ungerade
Odd FO	gerade	1	ungerade

01010 11011 10111 00101 00011

# Korrekt $P_E$ — Fehler $P_E$ –

0	1	0	1	0
1	1	0	1	1
1	0	1	1	1
0	0	1	0	1
0	0	0	1	1

# Latches und FlipFlops

# Kombinatorische Schaltung Output hängt von Inputs und Verknüpfungen ab.

Sequentielle Schaltung Enthält Rückkopplungen, Outputs hängen von vorherigen Werten ab.

# Latch

(Takt)zustandgesteurte Schaltung → Änderungen am Eingang können während der ganzen aktiven Taktphase den Output beeinflussen.


# FlipFlops


Taktflankengesteuerte Schaltung → Input zum Zeitpunkt der Taktwechsels wird wirksam.

## Latches

Alle taktzustandgesteurte Schaltungen sind gegenüber Störimpulsen empfindlich, da bei T = 1 jede Änderung übernommen wird.

## SR-Latch -






setzt Q auf 1 R Reset setzt Q auf 0

$$Q_{n+1} = S \vee \left( Q_n \wedge \overline{R} \right)$$

Fall	$\mathbf{s}$	$\mathbf{R}$	$Q_{n+1}$	
1	0	0	$Q_n$	speichern
2	0	1	0	zurücksetzten
3	1	0	1	setzen
4	1	1	-	unzulässig


# SRT-Latch -




Datenspeicherung Normales SR-Latch

Änderungen werden nur übernommen, wenn T/CLK aktiv ist.

# D-Latch





Bauelement, das Daten für die Periodendauer eines Taktes speichern kann.

$$Q_{n+1} = \left(Q_n \wedge \overline{\mathbf{T}}\right) \vee (\mathbf{D} \wedge \mathbf{T})$$

 $Q_{n+1}$ alter Ausgang gespeichert Input übernommen



## FlipFlops






Input beim Übergang von  $\mathbf{0} \to \mathbf{1}$  von CLK wirksam.

Input beim Übergang von  $1 \rightarrow 0$  von CLK wirksam.




 $\begin{array}{ll} {\it Positive/steigende~Takt-} & {\it Negative/fallende~Takt-flanke} \\ & {\it flanke} \end{array}$ 


# D-FlipFlop



## SR-FlipFlop



# JK-FlipFlop



	,		/	/	
Fall	J	$\mathbf{K}$	$Q_{1n+1}$	$Q_{2n+1}$	
1	0	0	$Q_{1n}$	$Q_{2n}$	speichern
2	0	1	0	1	zurücksetzten
3	1	0	1	0	setzen
4	1	1	$\overline{Q_{1n}}$	$\overline{Q_{2n}}$	wechseln

Bei J = K = 1 wechselt Output. (toggel)

# T-FlipFlop -

 $\underline{V1}$  Ausgang wechselt bei jeder aktiven Taktflanke.




 $Q_{n+1} = \overline{Q_n}$  wenn CLK  $0 \to 1$ 

 $\begin{array}{c} \underline{\mathbf{V2}} \quad \text{Ausgang} \quad \text{wechselt} \\ \overline{\text{bei}} \quad \text{aktiver} \quad \text{Taktflanke} \\ \text{ke nur wenn} \quad T = \mathbf{1}. \\ \mathbf{T} \quad \mathbf{T} \quad \mathbf{T} \quad \mathbf{T} \quad \overline{\mathbf{Q}} \\ \mathbf{CLK} \quad \mathbf{C1} \quad \overline{\mathbf{Q}} \\ \mathbf{Q}_{n+1} = \overline{\mathbf{Q}_n} \\ \text{wenn CLK } 0 \rightarrow 1 \land T = \mathbf{1}. \end{array}$ 

# BS V1 BS V1 BS V2 $\begin{array}{c|c} \text{Er} & \text{Clk} & \text{C$


# D-FlipFlop in CMOS-Technik

## Transmission Gates




IN	$\mathbf{T}$	Widerstand	OUT
0	0	hochohm.	-
0	1	niederohm.	0
1	0	hochohm.	-
1	1	niederohm.	1

TG sperrt wenn Widerstand hochohmig ist. (T = 0)



CLK

0 Input ins erste Latch übertragen 1 Latch verriegelt, Wert im Kreis gefangen



## D-FlipFlop ⇔ JK-FlipFlop —

1. JK-FF kann immer durch D-FF ersetzt werden.

D-FF: 
$$D_n = \left(J \wedge \overline{Q_n}\right) \vee \left(\overline{K} \wedge Q_n\right)$$
 :JK-FF

- 2. Ein D-FF kann nur durch JK-FF ersetzt werden wenn:
  - a) Schaltung eine Rückkopplung enthält.
  - b) Input D als  $\left(F_1 \wedge \overline{Q_n}\right) \vee (F_2 \wedge Q_n)$  geschrieben werden kann.

# Gleichung für D-FF ightarrow JK-FF

- 1. Wahrheitstabelle mit Einängen und Rückkopplung.
- 2. Wahrheitstabelle in  $Q_n$  und  $\overline{Q_n}$ .
- 3. Separat Päckchen in  $Q_n$  und  $\overline{Q_n}$  machen.
- 4. Päckchen mit OR verbinden. Ggf.  $Q_n$  und  $\overline{Q_n}$  ausklammern.



## Asynchroner Set/Reset Input ---

Können gespeicherte Zustände asynchron zu CLK überschreiben.



## Verzögerungszeiten -----


$t_s$	Setup-Zeit	Solange muss Signal vor
		aktiver Taktflanke stabil
		anliegen.
$t_h$	Hold-Zeit	Solange muss Signal nach
		aktiver Taktflanke stabil
		anliegen.


 $t_{pd}$  Verzögerungszeit Durchlaufzeit

$$T_{\min} \ge t_{\text{pd1}} + t_{\text{pd,ks}} + t_{\text{s2}}$$
  $f_{\max} = \frac{1}{T_{\min}}$ 

 $t_h$ kann bei der Berechnung von  $f_{\rm max}$ vernachlässigt werden

# Zwischenspeicher-FF --





FlipFlop, dass Input bei steigender Taktflanke übernimmt und bei der nächsten fallenden Taktflanke ausgibt. (oder umgekehrte Flanken)

- ¬ Ausgabe bei fallender Flanke
- → Ausgabe bei steigender Flanke

## Frequenzteiler und Zähler ----



Kaskadeuren von T-Flipflops führt zu einer Frequenzreduktion von CLK um Faktor 2.

Kann als Bitzähler verwendet werden (ohne CLK). MSB ist längste Frequenz.  $n_{T,ff} \to 0 \dots (2^n - 1)$ 

# Diverses

## Physikalische Zuordnung logischer Zustände

 $\begin{array}{ccc} 0 & \text{Low } 0 \, \text{V} & \text{Ground} \\ 1 & \text{High } 0.8 \, \text{V} & \text{VDD} \end{array}$ 

# Toleranzen:

- GND: 0 V... 0.15 V
- VDD  $0.7\,\mathrm{V}\dots0.9\,\mathrm{V}$

# Schaltelemente

# Multiplexer -----

Sendet eines von  $2^n$ Eingangssignalen an den Ausgang. Hat n Auswahlbits.

# Demultiplexer ----

Sendet 1 Eingangssignal an einen von  $2^n$  Ausgänge. n Auswahlbits.

## Halbaddierer

Addiert 2 Binärzahlen A und B. Produziert Summe und Carry-Out.

$$\mathrm{SUM} = A \oplus B \qquad \mathrm{CO} = A \wedge B$$

#### Volladdierer ----

Nimmt einen zusätzlichen Input CI entgegen.

$$SUM = (A \oplus B) \oplus CI \qquad CO = (A \land B) \lor (S_{AB} \land CI)$$

## Serienaddierer ---

Addition einer Stelle pro Taktschritt.

## Paralleladdierer (Normalform) -----

Addition aller Stellen pro Taktschritt.

## Vorteile

- Maximal 3 Grundgatter zwischen Input und Output.
- Laufzeit ist unabhängig von Stellenzahl der Summanden.

 $\begin{array}{lll} {\color{red} {\bf Nachteile}} & {\rm Bei} & {\rm Addition} \\ {\color{red} {\bf von}} & {\color{red} n-stelligen} & {\rm Summanden} \\ {\color{red} {\bf mussen}} & \sim & n \cdot 2^{2n-1} \\ {\color{red} {\bf Min-/Maxterme}} & {\color{red} {\bf verknüpft}} & {\color{red} {\bf verknüpft}} & {\color{red} {\bf verknüpft}} & {\color{red} {\bf verknüpft}} \\ \end{array}$ 

→ Schnell aber Schaltungsaufwendig

## Ripple-Carry Addierer (Paralleladdierer) -

# Vorteile

- Durch Kaskadierung einfach skalierbar.
- Schaltungsaufwand linear zur Stellenzahl.

## Nachteile

- SUM und CO für die i-te Stelle können erst nach der Berechnung der (i - 1)-ten Stelle gebildet werden.
- Addierzeit linear zu Stellenzahl

Langsamer als Normalformaddierer aber einfacher zu realisieren.

# Carry-Look-Ahead Addierer (Paralleladdierer) ————

Kombination der Vorteile des Normalform- und Ripple-Carry-Addierer  $\rightarrow$  schnelle Schaltung mit begrenztem Aufwand.

Praktische Realisierung Addierer werden kaskadiert, Berechnung der Überträge erfolgt parallel zur Summenbildung

Berechnungsaufwand ist linear zur Stellenzahl, Laufzeit bleibt konstant.

## **Booth-Algorithmus**

Dient der Multiplikation von Binärzahlen (A & B). Berechnung über Zwischenprodukte  $P_i$ .

Division durch 2 bedeutet: Verschiebung des Kommas nach links (shift), mit Vorzeichenverdoppelung falls nötig.

$a_i$	$a_{i-1}$	Operation
0	0	$P_i = P_{i-1}/2$
0	1	$P_i = (P_{i-1} + B)/2$
1	0	$P_i = (P_{i-1} - B)/2$
1	1	$P_{i} = P_{i-1}/2$

Anfangswerte:  $P_{-1} = 0$ ,  $a_{-1} = 0$ Beim letzten Schritt entfällt die Division durch 2.