

# **INSTRUMENTE PENTRU PROIECTAREA CU CIRCUITE LOGICE PROGRAMABILE**



## Arhitecturi circuite programabile

- celule logice identice
- rețea de conexiuni posibile
- utilizarea acestor arhitecturi implică **translatarea funcțiilor dorite** de proiectant în **conexiuni intra și intercelulare** pentru a obține proiectul final



# SINTEZĂ

- **Translatare** (compilare sau fitting - potrivire)
  - convertește funcțiile proiectului în funcții realizabile
- **Verificare**
  - verifică dacă proiectul translatat este corect

**Netlist** - listă de componente și conexiuni

# TRANSLATARE

## ■ Pașii procesului de translatare

- se verifică dacă numărul pinilor de intrare / ieșire este mai mare decât numărul pinilor necesari în proiect
- se verifică dacă există suficiente celule pentru a acoperi numărul de porți logice din proiect
- se caută în proiect grupuri de componente al căror număr de intrări și de ieșiri este egal cu cel al celulei logice de bază
- se aleg întâi grupurile cele mai mari care pot fi formate

## ■ Realizarea translatării

- set de **reguli** pt. substituțiile de funcții
  - set de substituții pt. porți logice
- **strategie** pt. **utilizarea optimă** a regulilor de substituție



# IMPLEMENTARE

## ■ Etape

- maparea tehnologică - inclusiv optimizarea
- plasarea
- rutarea

# MAPARE

## ■ Optimizare netlistă

- etapă esențială
- metode clasice
  - teoremele algebrei booleene
  - metode algebrice de minimizare
  - diagrame Karnaugh

## ■ Netlist

- fișier text
  - funcțiile logice din proiect
  - conexiunile de intrare / ieșire
- aici se fac substituțiile de funcții
  - există sute de reguli



# MAPARE

## ■ Netlist

```
*
NETSTART
*
OUT3 DFF I(OUT3_D, CLOCK) O(OUT3, N_OUT3)
OUT3_D AN2 I(A1, N2O_1) O(OUT3_D)
B2O_1 INV I(A2) O(N2O_1)
OUT2_D OR2 I(N21_2, N21_4) O(OUT2_D)
OUT2 DFF I(OUT2_D, CLOCK) O(OUT2, N_OUT2)
B21_4 AN2 I(N21_3, A4) O(N21_4)
B21_2 AN2 I(N21_1, A2) O(N21_2)
B21_1 INV I(A1) O(N21_1)
B21_3 INV I(A3) O(N21_3)
OUT1 DFF I(OUT1_D, CLOCK) O(OUT1, N_OUT1)
B22_1 AN2 I(A1, A2) O(N22_1)
B22_2 AN2 I(A3, A4) O(N22_2)
OUT1_D OR2 I(N22_1, N22_2) O(OUT1_D)
*
NETEND
*
NETIN A1, A2, A3, A4, CLOCK
NETOUT OUT1, OUT2, OUT3
*
```

# PLASARE

## ■ Plasare

- proces de **amplasare fizică** a componentelor logice în celulele logice din circuitele programabile
- se urmărește amplasarea funcțiilor logice adiacente în celule alăturate
- criteriul critic de plasare - realizarea legăturilor între celule



# RUTARE

## ■ Interconectarea

- după plasarea adecvată
- inspectarea netlistei și a plasării curente
- **linii de conectare “consumate”** - la un capăt au un semnal de ieșire și la celălalt capăt un semnal de intrare
- **congestie** - nu mai sunt linii de conectare disponibile
- **re-rutare** - reluarea procesului de plasare și rutare
- **rezultat** → fișier care descrie proiectul inițial în termenii celulelor circuitelor programabile
- fișierul descrie asignarea pozițiilor celulelor și interconexiunile dintre celule
- fișierul → translatat într-o **hartă de biți** care va fi transmisă unui programator de circuite programabile ⇒ **configurarea**

# CĂI CRITICE

## ■ Probleme de temporizare

### ■ apar căi critice

- sporesc numărul de constrângeri adiționale
- complică plasarea și rutarea

### ■ de obicei se plasează celulele cu căi critice și apoi celelalte celule din proiect

### ■ rutarea începe cu celulele de pe căi critice

### ■ se recomandă un număr minim de căi critice în proiecte, pentru a scurta sesiunile de plasare și rutare



# VERIFICARE

## Instrumente de verificare

- programe
  - examinează netlista transformată
  - analizează proprietățile proiectului inițial
- verificarea se poate face în timpul translatării sau al simulării
- **exemple de verificări**
  - se izolează ieșirea unei celule și se numără la intrarea câtor altor celule este transmis acel semnal; fiecare celulă în care intră semnalul contribuie la o sarcină cumulativă a acestuia - programul intervine, distribuind sarcina respectivă la mai multe celule de ieșire identice
  - se caută intrări ale celulelor lăsate neconectate, care creează probleme de zgomote
  - se caută ieșiri care nu sunt three-state și sunt totuși legate împreună

## Simulare logică

- instrument de verificare
  - funcțională
  - a performanțelor temporale
- se creează un **model** al rețelei logice → i se aplică un model al intrărilor (numite **stimuli**) → se obține un model al ieșirilor (numite **răspunsuri**)
- permite observarea răspunsurilor logice interne (inaccesibile la pinii exteriori)



# SIMULARE

## Tipuri de simulare

- funcțională
- temporală digitală
- a defectelor

# SIMULARE

## Simulare funcțională

- se modelează celulele logice
- se combină cu un model al intrărilor binare (tensiuni)
- se generează un model relativ de răspunsuri (tensiuni)
- **avantaje:**
  - modelul este simplu
  - generează rapid rezultatele
- **dezavantaje:**
  - furnizează numai relații relative între semnale
  - nu oferă informații despre temporizare



# SIMULARE

## Simulare temporală

- se creează un model al întregului proiect
  - se conectează modelele celulelor
  - fiecare model de celulă are la ieșire un **bloc de întârziere**
- **blocul de întârziere**
  - întârzierea introdusă de celulă în sine, fără conexiuni externe
    - întârzierea pentru tranziția din "1" logic în "0" logic
    - întârzierea pentru tranziția din "0" logic în "1" logic
  - întârzierea asociată capacității de rutare a firului de metal care unește 2 celule
  - întârzierea dată de suma impedanțelor de intrare ale celulelor comandate
- **planificator de evenimente**

# SIMULARE

## Simularea defectelor

- se folosesc tehnici speciale pt. a se obține un scor = **grad de defecte**, pentru proiect și stimulii aplicați
- se testează fiecare aspect al proiectului conform standardelor industriale
- se creează probleme artificiale (defecte) și se urmărește dacă răspunsurile diferă de cele obținute în cazul normal (corect)
- simulare fundamentală
  - menținerea ieșirilor unor celule la 0 sau la 1 logic, în timp ce se aplică stimulii
  - procesul nu este efectuat pentru toate nodurile deodată
  - poate fi realizat pentru mai multe noduri simultan, dacă acestea sunt suficient de independente unul față de celălalt
  - necesită rulări multiple pentru a calcula un grad de defecte
  - este o mare consumatoare de timp



## Simulare

- depinde de tipurile de circuite programabile
  - FPGA - se folosește mai ales simularea temporală
  - CPLD-uri - se preferă simularea funcțională
  - ASIC-uri mari (circuite integrate specifice aplicației) - de regulă se face simularea de defecte

# SIMULARE

## Evaluare

- simulatorul are o **bibliotecă de funcții**
- fiecare intrare are atașată o rutină care evaluează un tabel de adevăr
- intrările într-un **tabel de adevăr de simulator** respectă mai realist condițiile electrice (ieșiri 3-state, intrări necunoscute etc.)
- cu cât numărul de intrări din simulator crește, cu atât crește și acuratețea simulării, dar cu prețul unui consum sporit de timp de rulare



# SIMULARE

## Modelul de simulare a unei porți ȘI-NU

ȘI-NU	Ø	1	*	3	#
Ø	1	1	1	1	1
1	1	Ø	*	#	#
*	1	*	*	#	#
3	1	#	#	#	#
#	1	#	#	#	#


Ø = ZERO

1 = HIGH


\* = NECUNOSCUȚ

3 = TRI-STATE

# = NEDETERMINAT



### Modelul logic



### Modelul cu o întârziere adăugată

# SIMULARE

## Simulare poartă ȘI-NU

- o poartă ȘI-NU cu 2 intrări are în tabelul de adevăr doar patru combinații de intrări
- în simulator fiecare intrare poate lua 5 valori diferite
- tabelul de adevăr din simulator are 25 de combinații de intrări
- \* = necunoscut, poate să apară într-o situație reală, dacă intrarea porții provine de la un bistabil a cărui ieșire Q este necunoscută (de exemplu la punerea sub tensiune)
- 3 = 3-state, poate să apară la o intrare dacă aceasta provine de la o ieșire 3-state de pe un nivel logic anterior
- # = nedeterminat, poate să apară dacă două buffere 3-state comandă același nod și ambele sunt în perioada de tranziție



# SIMULARE

## Modelare

- simularea performantă include folosirea unor **limbaje de modelare** speciale = BLM (Behavioral Language Models)
- BLM
  - foarte eficient
  - modele de evaluare, care generează răspunsuri de ieșire corecte, la stimuli de intrare dați
  - alcătuit din proceduri scrise pentru a reacționa corect la un stimul, dar nu conține vreun model de poartă anume
  - verificări interne pentru violări de timpi de setup și de hold în interiorul rutinei care evaluează operația logică respectivă
  - evaluează rapid, dar nu arată operațiile interne - rămâne ca o cutie neagră
  - utilizate la funcții mari

# SIMULARE

## Modelare

- exemplu de BLM simplu - bistabil D
- cod scris în VHDL (Limbaaj de Descriere Hardware)

```
EDGE_TRIGGERED_D: block (CLK = '1' and not CLK 'STABLE or CLR = '1')
begin
    Q <= guarded '0' when (CLR = '1')
    else D when (CLK = '1' and not CLK 'STABLE)
    else Q;
end block EDGE_TRIGGERED_D;
```



# SIMULARE

## Modelare

- bistabilul D - poate fi modelat și în **versiunea cu porți**
  - versiunea trebuie să aibă atașată o funcție externă, pentru a răspunde necesităților de verificare a timpilor de setup și de hold ai modelului
  - face o disecție completă a operațiilor modelului, necesitând un timp de simulare mai mare
  - permite o evaluare completă a gradului de defecte

# SIMULARE

## Biblioteci

- simulatoarele sunt livrate cu biblioteci de modele de simulare
- conțin blocurile constructive necesare gestionării celei mai mari părți a proiectelor
- includ porți elementare, bistabile, intrări, ieșiri și mai multe funcții adiționale
- se pot modifica întârzierile nodurilor interne, se pot rula subrutine ale stimulilor etc.



# SIMULARE

## Back Annotation

- Back Annotation = procesul de **alterare a întârzierilor** nodurilor interne
- modelul de simulare inițial = netlista
- înainte de plasarea și rutarea proiectului, întârzierile sunt necunoscute → după plasare și rutare, întârzierile devin precizate
- se calculează întârzierile interne folosind legile circuitului electric, lungimea firelor metalice, constantele dielectrice și alți parametri
- cu aceste întârzieri ⇒ o **netlistă nouă** cu întârzieri notate nod cu nod
- simularea pe baza noii netliste este mult mai precisă, detectând puncte critice care nu au cum să fie observate din exterior

# PROGRAMARE (CONFIGURARE)

## Programarea = configurarea circuitelor

- controlează circuitele programabile la nivel de **memorie** și de **porți logice**
- se urmărește **procesarea paralelă**, simultană a porților logice
- **optimizarea** este:
  - în spațiu - nr. mic de porți logice
  - în timp = întârzieri → viteză mare de execuție



## Configurarea

### ■ etape

- inițializare
- ștergere memorie de configurare
- încărcare date de configurare
- start-up

### ■ control sincron - Clock de configurare (CCLK)

# CONFIGURARE

## Configurarea

### ■ **inițializare**

- aplicare alimentare \_\_\_\_\_
- validare pin de intrare PROGRAM la 0 logic
- circuitul setează ieșirea DONE la 0 logic

### ■ **ștergere memorie de configurare**

- ștergerea în progres e indicată prin  $\overline{\text{INIT}}$  (bidirecțional) la 0 logic
- terminarea ștergerii setează  $\overline{\text{INIT}}$  la 1 logic

### ■ **încărcare date de configurare**

- Încărcarea datelor specifice aplicației pentru:
  - a defini operațiile funcționale ale blocurilor interne circuitelor programabile
  - a realiza legăturile între blocuri
- între 54K și 4,3G biți de configurare
- unele dintre variantele FPGA au posibilitatea de criptare / decriptare



# CONFIGURARE

## Configurarea

### ■ încărcare date de configurare

- modul de încărcare stabilit cu 3 pini dedicați:  $M_2$ ,  $M_1$ ,  $M_0$
- Slave Serial Mode
- Master Serial Mode
- Slave SelectMap Mode - paralel
- Master SelectMap Mode - paralel
- Boundary Scan (JTAG, IEEE 1532) Mode
  - (IEEE = Institute of Electrical and Electronics Engineers = I-triple-E)

# CONFIGURARE

## Configurarea


### ■ start-up

- inițiat de o **verificare CRC** (Cyclic Redundancy Check) corectă (încărcare corectă a datelor de configurare)
- **4 operații** care durează **8 cicluri de CCLK**
  - DONE se setează pe 1 logic
  - GTS (Global Three State) activează toate I/O
  - GST (Global Set/Reset) permite bistabililor să-și schimbe starea
  - GWE (Global Write Enable) permite ca memoriile și bistabilii să-și schimbe starea



# PROIECTARE

## Procesul de proiectare



# **CIRCUITE LOGICE PROGRAMMABLE**






# CPLD = Complex PLD

- **CPLD** = colecție de **PLD**-uri individuale plasate într-o **structură de interconectare programabilă** - arhitectură foldback
- **PLD**
  - un nivel de **porți ȘI**
  - blocuri logice (**macrocelule**)

# CPLD - seria 9500

## ■ Schema bloc CPLD





# FPGA - seria 4000


- **CLB** - **Configurable Logic Block** - celula logică programabilă din LCA
  - 3 generatoare (F, G, H) de funcții logice combinaționale - realizate cu memorie SRAM
  - 2 bistabili D, care comută pe front (la unele componente din familie pot fi configurați ca latch-uri)
  - mai multe căi de multiplexare și interconectare locală programabile
  - 13 intrări și 4 ieșiri

# FPGA - seria 4000

## ■ Arhitectura de interconectare

- fire metalice cu puncte de conexiuni programabile

- matrice de conectare



- memorie de interconectare SRAM - fiecare bit este dedicat controlului unui punct de conectare intern (**PIP** – Programmable Interconnection Point)
- blocurile de I/O au un inel de rutare (**VersaRing**) în jurul matricei CLB-urilor



## ■ Alimentarea FPGA

- distribuită ca o rețea
  - scădere a zgomotelor
  - izolare a I/O de partea de logică
- inele separate de Vcc și GND pentru driverele de I/O
- decuplarea fiecărui pin de Vcc la planul de masă (GND) cu condensatoare de  $1\mu\text{F}$

# FPGA - Spartan


## Caracteristici generale

- în evoluție au fost create mai multe variante: Spartan: Spartan-II 2,5V, Spartan-IIe 1,8V, Spartan-3, Spartan-3E, Spartan-3A, Spartan-3AN, Spartan-6
- număr de porți logice: de la 40.000 la 1.400.000
- frecvență: de la 80 MHz la 450 MHz
- tehnologie de la 0,18 micrometri la 45nm
- compatibilitate PCI
- versiuni la diverse tensiuni de alimentare
- **LUT** (Look-Up Table) - memorie RAM - pt. funcțiile combinatoriale din CLB
- blocuri separate de memorie
- DCM - control pentru Clock
- opțiuni 3-state pt. bus intern



# FPGA - Spartan 3

## Arhitectura



## Familia Virtex

- mai multe variante:
  - Virtex 2,5V
  - Virtex E 1,8V
  - Virtex II
  - Virtex IIPro și IIProX
  - Virtex 4
  - Virtex 5
  - Virtex 6
  - Virtex 7




# FPGA - Virtex IIPro

## Caracteristici - Îmbunătățiri

- prima familie de FPGA-uri care încorporează:
  - Multi Gigabit Transceiver (MGT) – RocketIO (3,125 Gb/s) sau RocketIO X (6,25 Gb/s)
  - procesor - IBM PowerPC 405 RISC CPU (405PPC)
    - poate executa instrucțiuni cu frecvența de 1 instrucțiune / ciclu
    - implementează User Instruction Set Architecture (UISA) ale PowerPC și extensii pt. aplicații
    - 32 registre generale de 32 biți (GPR)
    - predicție statică a ramificațiilor
    - majoritatea instrucțiunilor - 5 stagii pipeline; execuție într-un singur ciclu
    - multiplicatoare / împărțitoare hardware pt. aritmetică binară (4 cicluri înmulțirea, 35 cicluri împărțirea)
- tehnologie: 13  $\mu\text{m}$ , 9 nivele, tranzistori de mare viteză de 90 nm
- $V_{CC_{IN}} = 1,5V$ ;  $V_{CC_{AUX}} = 2,5V$

# FPGA - Virtex IIPro

## Arhitectura





# FPGA - Virtex 7

## Caracteristici

- tehnologie: 28 nm CMOS, 1Vcc (opțiune 0,9Vcc)
- folosește arhitectura ASMBL (Advanced Silicon Modular Block) - **aranjare pe coloane**
- slice
  - 4 LUT cu 6 intrări
    - opțiune dual LUT cu 5 intrări
    - folosite ca RAM de 64 biți
    - folosite ca registre de deplasare stânga-dreapta pe 32 biți
  - 8 bistabile
  - multiplicator 25 x 18
  - sumator
  - acumulator de 48 biți
  - slice-uri speciale pentru DSP (digital signal processing)
- blocuri de memorie 36 Kbit RAM/FIFO
- viteză tranceiver – până la 28 Gb/s
- 2 convertoare analog – digitale de 12 biți
- conectări dedicate pentru cascada; **conectare pe diagonale**
- monitorizare circuit pt. alimentare și temperatură


# UltraSCALE Architecture

## Comparație familii FPGA

	<u>Spartan-6</u>	<u>Artix-7</u>	<u>Kintex-7</u>	<u>Virtex-7</u>	<u>Virtex UltraScale</u>
Logic Cells	147,443	215,360	477, 760	1,954,560	4,407,480
BlockRAM	4.8Mb	13Mb	34Mb	68Mb	115Mb
DSP Slices	180	740	1,920	3,600	2,880
DSP Performance (symmetric FIR)	140GMACs	930GMACs	2,845GMACs	5,335GMACs	4,268 GMACs
Transceiver Count	8	16	32	96	104
Transceiver Speed	3.2 Gb/s	6.6 Gb/s	12.5 Gb/s	28.05 Gb/s	32.75 Gb/s
Total Transceiver Bandwidth (full duplex)	50 Gb/s	211 Gb/s	800 Gb/s	2,784 Gb/s	5,101 Gb/s
Memory Interface (DDR3)	800	1,066	1,866	1,866	2,400
PCI Express® Interface	x1 Gen1	x4 Gen2	x8 Gen2	x8 Gen3	x8 Gen3
Analog Mixed Signal (AMS)/XADC	-	XADC	XADC	XADC	System Monitor
Configuration AES	Yes	Yes	Yes	Yes	Yes
I/O Pins	576	500	500	1,200	1,456
I/O Voltage	1.2V - 3.3V	1.2V - 3.3V	1.2V - 3.3V	1.2V - 3.3V	1.0 – 3.3V




# Sisteme de procesare eterogene



\* System level combines unit with BOM cost

# UltraScale MPSoC Architecture

## Zynq UltraScale+ MPSoC Processing System




## Zynq UltraScale+ MPSoC Programmable Logic





# Versal Architecture

## Adapting Compute Acceleration Platform



# CIRCUITE PROGRAMABILE

## Avantaje

- reduceri substanțiale la:
  - dimensiuni
  - consum de putere
- creșteri substanțiale pentru:
  - viteza de operare
  - viteza de reconfigurare

## Provocări

- dezvoltarea principiilor, uneltelor și unificarea tehnologiilor actuale
- strategii viitoare pentru proiectarea arhitecturilor HW și SW