
邏輯系統實驗 Lab 9

2021/05/06 (四)

| 第1組 | |
|------|-----------|
| 組員姓名 | 學號 |
| 陳旭祺 | E24099059 |
| 張振杰 | E24085034 |
| 何啟造 | E34085337 |

● 實驗流程圖(同實驗 Lab7、Lab8)




● 實作題(一): D flip flop


```
clock_div.v
module clock_div(clk_48MHZ, clk_1HZ); //reduce clock
frequency
   input clk_48MHZ;
   output reg clk_1HZ;
   reg[31:0] counter_1HZ;
   always@(posedge clk_48MHZ) begin
       if(counter_1HZ == 32'd48000_000)
           counter_1HZ <= 32'd0; //return to 0</pre>
       else
           counter_1HZ <= counter_1HZ + 32'b1; //plus 1</pre>
repeatedly
       if(counter_1HZ < 32'd24000_000)</pre>
           clk_1HZ <= 1'd1;
       else
           clk_1HZ <= 1'd0;
   end
endmodule
                            d ff.v
module d_ff(clock,reset,din_d,dout_q,dout_nq);
   input clock;
   input reset;
   input din d;
                 //D
   output dout_q; //Q_n
   output dout_nq; //Q_n+1
   reg data;
   always@(posedge clock or posedge reset) begin
       if(reset) //reset
           data <= 1'b0;
       else begin
```

```
if(din_d) //D==1
             data <= 1'b1; //Q_n+1=1
                  //D==0
          else
             data <= 1'b0; //Q_n+1=0
      end
   end
   assign dout_q = data;
   assign dout_nq = ~data;
endmodule
// D flip-flip truth table
// +----+
// | CK | D | Q n+1 |
// +===+==+
// | 0 | X | Q_n |
// +----+
// | 1 | 0 | 0 |
// +----+
// | 1 | 1 | 1 |
// +---+
//(trasform of SR flip flip and D stands for Data)
                       SevenSeg.v
module SevenSeg(din,dout);
   input [3:0] din;
   output reg[6:0] dout;
   always@(din) begin
     case(din)
          4'b0000:dout = 7'b0111111;
          4'b0001:dout = 7'b0000110;
          4'b0010:dout = 7'b1011011;
          4'b0011:dout = 7'b1001111;
          4'b0100:dout = 7'b1100110;
          4'b0101:dout = 7'b1101101;
          4'b0110:dout = 7'b1111101;
          4'b0111:dout = 7'b0000111;
          4'b1000:dout = 7'b1111111;
```

```
4'b1001:dout = 7'b1101111;
           4'b1010:dout = 7'b1110111;
           4'b1011:dout = 7'b1111100;
           4'b1100:dout = 7'b0111001;
           4'b1101:dout = 7'b1011110;
           4'b1110:dout = 7'b1111001;
           4'b1111:dout = 7'b1110001;
           default:dout = 7'b00000000;
      endcase
   end
endmodule
                           lab9 1.v
module lab9_1(clock,reset,din,dout_digit);
   input clock,reset,din;
   output[6:0] dout_digit;
   wire[3:0] value;
   wire clk_1HZ;
//reduce clock frequency
   clock_div clock_div(
                      .clk_48MHZ (clock),
                      .clk_1HZ (clk_1HZ)
                      );
//D-flip flip
   d_ff d_ff(
                      .clock (clk_1HZ),
                      .reset (reset),
                      .din_d (din),
                      .dout_q (value[0]),
                      .dout_nq ()
                      );
//decode into Sevenseg Signal
   assign value[3:1] = 3'b000;
   SevenSeg SevenSeg(
                      .din
                              (value[3:0]),
                      .dout (dout_digit)
                      );
endmodule
```

2. FPGA result







● 實作題(二): Johnson Counter

```
`include "clock_div.v" "d_ff.v"
                      johnson_counter.v
module johnson_counter(clock,reset,dout_q,dout_j);
   input clock,reset;
   output[3:0]dout_q;
   output[7:0]dout_j;
   wire q0,q1,q2,q3;
   wire nq3;
   d_ff d_ffb0(
                  .clock (clock),
                  .reset (reset),
                  .din_d (nq3),
                  .dout_q (q0),
                  .dout_nq ()
               );
   d_ff
           d_ffb1(
                  .clock (clock),
                  .reset (reset),
                  .din_d (q0),
                  .dout_q (q1),
                  .dout_nq ()
               );
   d_ff
           d_ffb2(
                  .clock (clock),
                  .reset (reset),
                  .din_d (q1),
                  .dout_q (q2),
                  .dout_nq ()
               );
   d_ff
           d_ffb3(
                  .clock (clock),
                  .reset (reset),
                  .din_d (q2),
```

```
.dout_q (q3),
                  .dout_nq (nq3)
               );
   assign dout_q = {q3,q2,q1,q0};
   assign dout_j[0] = (~q3) & (~q0);
   assign dout_j[1] = (\sim q1) & (q0);
   assign dout_j[2] = (\sim q2) & (q1);
   assign dout_j[3] = (\sim q3) & (q2);
   assign dout_j[4] = (q3) & (q0);
   assign dout_j[5] = (q1) & (~q0);
   assign dout_j[6] = (q2) & (~q1);
   assign dout_j[7] = (q3) & (~q2);
endmodule
                           lab9 2.v
module lab9_2(clock, reset, led_a, led_b);
   input
                clock,reset;
   output [3:0] led_a;
   output [7:0] led_b;
   wire
               clock_1HZ;
   wire
               [3:0]q;
   wire
              [7:0]j;
   wire
               reset;
   clock_div clock_div(
                      .clk_48MHZ (clock),
                      .clk_1HZ (clock_1HZ)
                      );
   johnson_counter jc(
                      .clock (clock_1HZ),
                      .reset (reset),
                      .dout_q (q),
                      .dout_j (j)
                      );
   assign led_a = q;
   assign led_b = j;
endmodule
```

2. FPGA result







● 實作題(三): T flip flop

```
include "clock_div.v" "SevenSeg.v"
                          t ff.v
module t_ff(clock,reset,din_t,dout_q,dout_nq);
   input clock;
   input reset;
   input din_t;
   output dout_q;
   output dout_nq;
   reg data;
   always@(posedge clock or posedge reset) begin
      if(reset)
          data <= 1'b0;
      else begin
          if(din_t)
             data <= ~data;</pre>
          else
             data <= data;
      end
   end
   assign dout_q = data;
   assign dout_nq = ~data;
endmodule
// T flip-flip truth table
// +---+
// | CK | T | Q_n+1 |
// +===+==+
// | 0 | X | Q_n |
// +---+
// | 1 | 0 | Q_n |
// +----+
// | 1 | 1 | Q_n' |
//(trasform of JK flip flip and T stands for Toggle)
```

```
lab9_3.v
module lab9_3(clock,reset,din,dout_digit);
   input
                clock,reset,din;
   output [6:0] dout_digit;
   wire [3:0] value;
   wire
                clock_1HZ;
   clock_div clk_div(
                  .clk_48MHZ (clock),
                  .clk_1HZ (clock_1HZ)
                  );
   t_ff
          t_ff(
                  .clock (clock_1HZ),
                  .reset (reset),
                  .din_t (din),
                  .dout_q (value[0]),
                  .dout_nq ()
                  );
   assign value[3:1] = 3'b000;
   SevenSeg
               SevenSeg(
                  .din
                          (value[3:0]),
                  .dout
                          (dout_digit)
                  );
endmodule
```

2. FPGA result







● 實作題(四): 4-bit Asynchronous Up Counter

```
`include "clock_div.v" "SevenSeg.v" "t_ff"
                        asyn_counter.v
module asyn_counter(clock,reset,dout_q);
   input clock,reset;
   output [3:0]dout_q;
   wire q0,q1,q2,q3;
   wire nq0,nq1,nq2;
   t_ff diff_b0(
               .clock
                           (clock),
               .reset
                           (reset),
               .din_t
                           (1'b1),
               .dout_q
                           (q0),
               .dout_nq
                           (nq0)
               );
   t_ff diff_b1(
               .clock
                           (nq0),
                           (reset),
               .reset
               .din_t
                           (1'b1),
               .dout_q
                           (q1),
               .dout_nq
                           (nq1)
               );
   t_ff diff_b2(
               .clock
                           (nq1),
                           (reset),
               .reset
               .din_t
                           (1'b1),
               .dout_q
                           (q2),
               .dout_nq
                           (nq2)
               );
   t_ff diff_b3(
               .clock
                           (nq2),
               .reset
                           (reset),
               .din_t
                           (1'b1),
               .dout_q
                           (q3),
```

```
() //unused
              .dout_nq
              );
   assign dout_q = {q3,q2,q1,q0};
endmodule
                          lab9_4.v
module lab9_4(clock,reset,dout_digit);
   input clock,reset;
   output[6:0] dout_digit;
   wire[3:0] value;
   wire
           clock_1HZ;
   clock_div clock_div(
                      .clk_48MHZ (clock),
                      .clk_1HZ
                                 (clock_1HZ)
                     );
   asyn_counter ac(
                                 (clock_1HZ),
                      .clock
                      .reset
                                 (reset),
                                 (value)
                      .dout_q
   );
   //assign vlaue[3:1] = 3'b000;
   SevenSeg
               SevenSeg(
                      .din
                             (value),
                      .dout (dout_digit)
                  );
endmodule
```

2. FPGA result





心得

1. 組員一 陳旭祺

這次實驗共有兩個部分,一是實作 D flip-flop,並以此 block 進一步實作 Johnson Counter;二是實作 T flip-flop,並以此 block 進一步實作 4-bit Asynchronous Up Counter。

| module | 功能 |
|-------------------|--|
| clock_div.v | 降低 Clk 的頻率為一秒一次,如此我們才能肉眼觀察到變 |
| | 化 |
| SevenSeg.v | 將訊號解碼出七段顯示器的訊號並顯示 |
| d_ff.v | D flip-flop 是 RS flip-flop 之變形,用一個訊號接 S,另一個 |
| | 由原本訊號反向再接 R,如此避免原本 S=1、R=1 無效訊 |
| | 號,又能實現 RS flip-flop 所有功能 |
| johnson_counter.v | 將使用 4 個 d_ff.v,利用 D flip flip 輸入 0 下一個 state 是 |
| | 0;輸入1下一個 state 是 1,從一開始歸 0 狀態,每過一 |
| | 個 Cycle 就一直擴增 1 的訊號,直到最後一個 D flip flip 的 |
| | Q'=0 回授到一開始的輸入又變回 0,如此每過一個 Cycle |
| | 就一直擴增0的訊號,直到回到全0的狀態,共經過8個 |
| | state |
| lab9_2.v | 需另外新增led_b [7:0],讓訊號解碼出我們想要的 LED1-8 |
| t_ff.v | Tflip-flop 是 JK flip-flop 之變形,輸入 0,hold 住原本的值; |
| | 輸入 1,反轉原本的值,即為 T 代表 toggle 之原意 |
| asyn_counter.v | Up 或 down 只是單純代表訊號是輸出 Q 或是 Q',記得要 |
| | 初始化全 0 才能正常運作,第一個 T flip flop 會在 clk 一起 |
| | 來,輸出值變為原本值的倒數,如此就變為原本 Clk 的 |
| | 倍;第二級 T flip flop 吃的 clk 是前一級的輸出 Q,因此就 |
| | 變為上一級 T flip flop 輸出值的 2 倍,也就是原本 clk 的 4 |
| | 倍,如此不斷下去,實現 Clock Divider 的功能。 |

詳細圖示解說請參考以上影片會比較清楚,主要是學懂 Clk 一來會如何變化與接線、回授,如此就了解 johnson_counter.v 與 asyn_counter.v 的工作原理,而在本次實驗我也實際在各個 module 上接線,搞清楚各個 module 的功能,並做 FPGA 燒入與 Verilnstrument 虛擬裝置的驗證。

2.組員二 張振杰

這次實驗的正反器主要訊號輸入是時間訊號和一個自控訊號,而我們可以通過不同的 flipflop 結構來觀察不同的訊號輸出,就如實作 2 的 Johnson Counter 一排 LED 表示的是每一種情況,而另一排 LED 則是表示每種情況什麼輸出會有值。而其理論也值得深究。

3.組員三 何啟造

這次的實驗是做關於正反器以及除頻電路的,可讓數字、LED 燈不停地閃爍跳動。在實驗中花最多時間的部分還是去理解程式碼的邏輯,而只要一搞懂邏輯實驗就不會難了。